TimeQuest Timing Analyzer report for SPI_slave_FPGA
Wed May 22 12:53:51 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'ss_n'
 13. Slow 1200mV 85C Model Hold: 'ss_n'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Removal: 'sclk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'ss_n'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'sclk'
 37. Slow 1200mV 0C Model Setup: 'ss_n'
 38. Slow 1200mV 0C Model Hold: 'ss_n'
 39. Slow 1200mV 0C Model Hold: 'sclk'
 40. Slow 1200mV 0C Model Recovery: 'sclk'
 41. Slow 1200mV 0C Model Removal: 'sclk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'ss_n'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Slow 1200mV 0C Model Metastability Report
 55. Fast 1200mV 0C Model Setup Summary
 56. Fast 1200mV 0C Model Hold Summary
 57. Fast 1200mV 0C Model Recovery Summary
 58. Fast 1200mV 0C Model Removal Summary
 59. Fast 1200mV 0C Model Minimum Pulse Width Summary
 60. Fast 1200mV 0C Model Setup: 'sclk'
 61. Fast 1200mV 0C Model Setup: 'ss_n'
 62. Fast 1200mV 0C Model Hold: 'ss_n'
 63. Fast 1200mV 0C Model Hold: 'sclk'
 64. Fast 1200mV 0C Model Recovery: 'sclk'
 65. Fast 1200mV 0C Model Removal: 'sclk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ss_n'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Propagation Delay
 73. Minimum Propagation Delay
 74. Output Enable Times
 75. Minimum Output Enable Times
 76. Output Disable Times
 77. Minimum Output Disable Times
 78. Fast 1200mV 0C Model Metastability Report
 79. Multicorner Timing Analysis Summary
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Propagation Delay
 85. Minimum Propagation Delay
 86. Board Trace Model Assignments
 87. Input Transition Times
 88. Slow Corner Signal Integrity Metrics
 89. Fast Corner Signal Integrity Metrics
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_slave_FPGA                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk } ;
; ss_n       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.82 MHz ; 224.82 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; sclk  ; -1.724 ; -58.671            ;
; ss_n  ; -0.337 ; -1.945             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; ss_n  ; -0.329 ; -3.509            ;
; sclk  ; 0.182  ; 0.000             ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; -0.348 ; -2.052                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; sclk  ; -0.322 ; -3.486               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; sclk  ; -3.000 ; -90.000                          ;
; ss_n  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                   ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.724 ; bit_cnt[11]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.321      ; 2.560      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.713 ; bit_cnt[32]        ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.629      ;
; -1.661 ; bit_cnt[32]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.284      ; 2.460      ;
; -1.590 ; roe~reg0_emulated  ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.233     ; 1.872      ;
; -1.551 ; rd_add             ; tx_buf[12]        ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[11]        ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[10]        ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[9]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[8]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[7]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[6]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[5]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[4]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[3]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[2]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.551 ; rd_add             ; tx_buf[1]         ; sclk         ; sclk        ; 0.500        ; -0.212     ; 1.854      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[23]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[22]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[21]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[20]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[19]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[18]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[17]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[16]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[15]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[14]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[13]        ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.532 ; bit_cnt[32]        ; tx_buf[0]         ; sclk         ; sclk        ; 1.000        ; -0.029     ; 2.518      ;
; -1.523 ; rrdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.301     ; 1.737      ;
; -1.515 ; wr_add             ; roe~reg0_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.680      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.501 ; bit_cnt[2]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.454      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.488 ; bit_cnt[3]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.441      ;
; -1.430 ; bit_cnt[32]        ; miso~reg0         ; sclk         ; sclk        ; 1.000        ; 0.122      ; 2.567      ;
; -1.430 ; bit_cnt[32]        ; miso~en           ; sclk         ; sclk        ; 1.000        ; 0.122      ; 2.567      ;
; -1.405 ; rd_add             ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.022     ; 1.898      ;
; -1.405 ; rd_add             ; miso~en           ; sclk         ; sclk        ; 0.500        ; -0.022     ; 1.898      ;
; -1.401 ; rd_add             ; tx_buf[23]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[22]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[21]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[20]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[19]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[18]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[17]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[16]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[15]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[14]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[13]        ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.401 ; rd_add             ; tx_buf[0]         ; sclk         ; sclk        ; 0.500        ; -0.173     ; 1.743      ;
; -1.385 ; trdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.301     ; 1.599      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.377 ; bit_cnt[7]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.330      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
; -1.375 ; bit_cnt[5]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.328      ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ss_n'                                                                           ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.337 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 1.000        ; 2.205      ; 2.511      ;
; -0.304 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 1.000        ; 1.976      ; 2.493      ;
; -0.293 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 1.000        ; 2.203      ; 2.339      ;
; -0.165 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 1.000        ; 2.003      ; 2.381      ;
; -0.135 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 1.000        ; 1.704      ; 2.046      ;
; -0.129 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 1.000        ; 2.005      ; 2.345      ;
; -0.123 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 1.000        ; 2.004      ; 2.334      ;
; -0.115 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.687      ; 2.013      ;
; -0.104 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.711      ; 2.028      ;
; -0.101 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.710      ; 2.020      ;
; -0.060 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 1.000        ; 1.706      ; 1.975      ;
; -0.028 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.708      ; 1.948      ;
; -0.028 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.711      ; 1.954      ;
; -0.023 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.710      ; 1.944      ;
; 0.003  ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.710      ; 1.914      ;
; 0.011  ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.711      ; 1.914      ;
; 0.013  ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 1.000        ; 2.006      ; 2.364      ;
; 0.074  ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 1.000        ; 2.006      ; 2.304      ;
; 0.105  ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 1.000        ; 1.704      ; 1.969      ;
; 0.114  ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.755      ; 2.011      ;
; 0.117  ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.710      ; 1.965      ;
; 0.120  ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 1.000        ; 1.705      ; 1.956      ;
; 0.157  ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 1.000        ; 1.727      ; 1.942      ;
; 0.217  ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 1.000        ; 1.725      ; 1.880      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ss_n'                                                                            ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.329 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 0.000        ; 2.440      ; 2.141      ;
; -0.241 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 0.000        ; 1.961      ; 1.750      ;
; -0.208 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.952      ; 1.774      ;
; -0.207 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.951      ; 1.774      ;
; -0.197 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 0.000        ; 2.232      ; 2.065      ;
; -0.183 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 0.000        ; 2.442      ; 2.289      ;
; -0.175 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 0.000        ; 1.962      ; 1.817      ;
; -0.171 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.952      ; 1.811      ;
; -0.166 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.950      ; 1.814      ;
; -0.162 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 0.000        ; 1.943      ; 1.811      ;
; -0.156 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.951      ; 1.825      ;
; -0.156 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.948      ; 1.822      ;
; -0.151 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 0.000        ; 2.229      ; 2.108      ;
; -0.145 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 0.000        ; 1.942      ; 1.827      ;
; -0.137 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.989      ; 1.882      ;
; -0.121 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 0.000        ; 2.232      ; 2.141      ;
; -0.112 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 0.000        ; 1.944      ; 1.862      ;
; -0.102 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.951      ; 1.879      ;
; -0.099 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.951      ; 1.882      ;
; -0.091 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.922      ; 1.861      ;
; -0.087 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 0.000        ; 1.942      ; 1.885      ;
; -0.086 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 0.000        ; 2.231      ; 2.175      ;
; -0.027 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 0.000        ; 2.229      ; 2.232      ;
; 0.051  ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 0.000        ; 2.200      ; 2.281      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                             ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.519      ; 2.888      ;
; 0.259 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 2.454      ; 2.900      ;
; 0.357 ; ss_n        ; miso~reg0          ; ss_n         ; sclk        ; 0.000        ; 2.290      ; 2.834      ;
; 0.367 ; ss_n        ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.519      ; 3.073      ;
; 0.381 ; rd_add      ; rd_add             ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add      ; wr_add             ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]   ; rx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]   ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]   ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]   ; rx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]   ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]   ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]   ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]   ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[8]   ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[9]   ; rx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[10]  ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[11]  ; rx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[12]  ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[13]  ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[14]  ; rx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[15]  ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[16]  ; rx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[17]  ; rx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[18]  ; rx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[19]  ; rx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[20]  ; rx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[21]  ; rx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[22]  ; rx_buf[22]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[23]  ; rx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.390 ; tx_buf[16]  ; tx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.589      ;
; 0.390 ; tx_buf[10]  ; tx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.589      ;
; 0.390 ; tx_buf[8]   ; tx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.589      ;
; 0.390 ; tx_buf[2]   ; tx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.589      ;
; 0.391 ; tx_buf[19]  ; tx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.391 ; tx_buf[13]  ; tx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.391 ; tx_buf[4]   ; tx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.393 ; tx_buf[11]  ; tx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.592      ;
; 0.393 ; tx_buf[7]   ; tx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.592      ;
; 0.393 ; tx_buf[5]   ; tx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.592      ;
; 0.396 ; bit_cnt[6]  ; bit_cnt[7]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.593      ;
; 0.401 ; bit_cnt[14] ; bit_cnt[15]        ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.599      ;
; 0.402 ; bit_cnt[15] ; bit_cnt[16]        ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.600      ;
; 0.403 ; bit_cnt[16] ; bit_cnt[17]        ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.601      ;
; 0.403 ; bit_cnt[13] ; bit_cnt[14]        ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.601      ;
; 0.413 ; bit_cnt[31] ; bit_cnt[32]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.612      ;
; 0.413 ; bit_cnt[29] ; bit_cnt[30]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.612      ;
; 0.413 ; bit_cnt[23] ; bit_cnt[24]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.612      ;
; 0.413 ; bit_cnt[22] ; bit_cnt[23]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.612      ;
; 0.414 ; bit_cnt[30] ; bit_cnt[31]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.613      ;
; 0.414 ; bit_cnt[19] ; bit_cnt[20]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.613      ;
; 0.416 ; bit_cnt[11] ; bit_cnt[12]        ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.613      ;
; 0.421 ; bit_cnt[2]  ; bit_cnt[3]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.618      ;
; 0.421 ; bit_cnt[1]  ; bit_cnt[2]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.618      ;
; 0.489 ; wr_add      ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.369      ; 1.015      ;
; 0.493 ; tx_buf[18]  ; tx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.692      ;
; 0.493 ; tx_buf[1]   ; tx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.692      ;
; 0.493 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 2.519      ; 2.699      ;
; 0.494 ; tx_buf[3]   ; tx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.693      ;
; 0.495 ; tx_buf[17]  ; tx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.694      ;
; 0.495 ; tx_buf[9]   ; tx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.694      ;
; 0.495 ; tx_buf[6]   ; tx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.694      ;
; 0.495 ; wr_add      ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.379      ; 1.031      ;
; 0.497 ; wr_add      ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.379      ; 1.033      ;
; 0.497 ; wr_add      ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.379      ; 1.033      ;
; 0.499 ; wr_add      ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.379      ; 1.035      ;
; 0.536 ; tx_buf[20]  ; tx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.735      ;
; 0.537 ; tx_buf[14]  ; tx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.736      ;
; 0.538 ; tx_buf[22]  ; tx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.737      ;
; 0.539 ; bit_cnt[21] ; bit_cnt[22]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.738      ;
; 0.546 ; bit_cnt[3]  ; bit_cnt[4]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.743      ;
; 0.548 ; bit_cnt[5]  ; bit_cnt[6]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.745      ;
; 0.557 ; bit_cnt[27] ; bit_cnt[28]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.756      ;
; 0.557 ; bit_cnt[20] ; bit_cnt[21]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.756      ;
; 0.566 ; bit_cnt[10] ; bit_cnt[11]        ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.763      ;
; 0.569 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; -0.500       ; 2.454      ; 2.710      ;
; 0.636 ; tx_buf[15]  ; tx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.835      ;
; 0.644 ; bit_cnt[12] ; bit_cnt[13]        ; sclk         ; sclk        ; 0.000        ; 0.173      ; 0.974      ;
; 0.662 ; tx_buf[23]  ; tx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.861      ;
; 0.680 ; bit_cnt[4]  ; bit_cnt[5]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.877      ;
; 0.682 ; bit_cnt[28] ; bit_cnt[29]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.881      ;
; 0.685 ; bit_cnt[25] ; bit_cnt[26]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.884      ;
; 0.686 ; bit_cnt[24] ; bit_cnt[25]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.885      ;
; 0.699 ; bit_cnt[8]  ; bit_cnt[9]         ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.896      ;
; 0.699 ; roe~1       ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 0.052      ; 0.938      ;
; 0.729 ; wr_add      ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.297      ;
; 0.730 ; wr_add      ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.298      ;
; 0.730 ; wr_add      ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.298      ;
; 0.730 ; wr_add      ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.298      ;
; 0.730 ; wr_add      ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.298      ;
; 0.736 ; bit_cnt[9]  ; bit_cnt[10]        ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.933      ;
; 0.743 ; wr_add      ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.311      ;
; 0.746 ; wr_add      ; rx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.314      ;
; 0.747 ; wr_add      ; rx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.411      ; 1.315      ;
; 0.751 ; bit_cnt[18] ; bit_cnt[19]        ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.950      ;
; 0.756 ; ss_n        ; rrdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 2.519      ; 2.962      ;
; 0.776 ; bit_cnt[24] ; rx_buf[8]          ; sclk         ; sclk        ; -0.500       ; 0.503      ; 0.936      ;
; 0.784 ; wr_add      ; rx_buf[22]         ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.014      ;
; 0.785 ; wr_add      ; rx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.015      ;
; 0.785 ; wr_add      ; rx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.015      ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                        ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 2.430      ; 3.263      ;
; -0.236 ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 2.430      ; 3.151      ;
; -0.172 ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.500        ; 2.366      ; 3.023      ;
; -0.080 ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.080 ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.500        ; 1.998      ; 2.563      ;
; -0.050 ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 2.430      ; 3.465      ;
; -0.028 ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; -0.028 ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.500        ; 2.052      ; 2.565      ;
; 0.008  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.500        ; 2.090      ; 2.567      ;
; 0.008  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.500        ; 2.090      ; 2.567      ;
; 0.008  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.500        ; 2.090      ; 2.567      ;
; 0.008  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.500        ; 2.090      ; 2.567      ;
; 0.008  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.500        ; 2.090      ; 2.567      ;
; 0.037  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 2.430      ; 3.378      ;
; 0.056  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.056  ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.500        ; 1.983      ; 2.412      ;
; 0.080  ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.080  ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.500        ; 2.018      ; 2.423      ;
; 0.152  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 1.000        ; 2.366      ; 3.199      ;
; 0.276  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.500        ; 2.203      ; 2.412      ;
; 0.606  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.606  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 1.000        ; 1.998      ; 2.377      ;
; 0.632  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.632  ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 1.000        ; 2.052      ; 2.405      ;
; 0.697  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 1.000        ; 2.090      ; 2.378      ;
; 0.697  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 1.000        ; 2.090      ; 2.378      ;
; 0.697  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 1.000        ; 2.090      ; 2.378      ;
; 0.697  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 1.000        ; 2.090      ; 2.378      ;
; 0.697  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 1.000        ; 2.090      ; 2.378      ;
; 0.739  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
; 0.739  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 1.000        ; 1.983      ; 2.229      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.322 ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.000        ; 2.290      ; 2.155      ;
; -0.117 ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.117 ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.000        ; 2.097      ; 2.167      ;
; -0.092 ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.092 ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.000        ; 2.060      ; 2.155      ;
; -0.061 ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.000        ; 2.172      ; 2.298      ;
; -0.061 ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.000        ; 2.172      ; 2.298      ;
; -0.061 ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.000        ; 2.172      ; 2.298      ;
; -0.061 ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.000        ; 2.172      ; 2.298      ;
; -0.061 ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.000        ; 2.172      ; 2.298      ;
; 0.004  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.004  ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.000        ; 2.133      ; 2.324      ;
; 0.034  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.034  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.000        ; 2.076      ; 2.297      ;
; 0.345  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.519      ; 3.051      ;
; 0.357  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; -0.500       ; 2.290      ; 2.334      ;
; 0.369  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.519      ; 3.075      ;
; 0.447  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 2.454      ; 3.088      ;
; 0.560  ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.560  ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; -0.500       ; 2.097      ; 2.344      ;
; 0.587  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.587  ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; -0.500       ; 2.060      ; 2.334      ;
; 0.623  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; -0.500       ; 2.172      ; 2.482      ;
; 0.623  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; -0.500       ; 2.172      ; 2.482      ;
; 0.623  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; -0.500       ; 2.172      ; 2.482      ;
; 0.623  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; -0.500       ; 2.172      ; 2.482      ;
; 0.623  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; -0.500       ; 2.172      ; 2.482      ;
; 0.648  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 2.519      ; 2.854      ;
; 0.660  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
; 0.660  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
; 0.660  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
; 0.660  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
; 0.660  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
; 0.660  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; -0.500       ; 2.133      ; 2.480      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add             ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[10]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[12]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[13]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[15]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[8]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]          ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ss_n'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ss_n  ; Rise       ; ss_n                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|o                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; roe~1|datac                 ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; roe~1                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[22]$latch|datab     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[23]$latch|datab     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|datad           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[4]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[0]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[1]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[2]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[3]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[5]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[6]$latch|datad      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[7]$latch|datad      ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[19]$latch|datad     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[20]$latch|datad     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[23]$latch           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|combout         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[4]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[0]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[1]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[2]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[3]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[6]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[7]$latch            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[0]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[1]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[2]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[3]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[4]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[6]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[7]$latch            ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0|combout         ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[23]$latch           ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~4|combout         ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rx_req       ; sclk       ; 1.242 ; 1.369 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; 1.153 ; 1.402 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; 3.195 ; 3.732 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; 0.707 ; 0.937 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; 3.247 ; 3.714 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; 2.977 ; 3.367 ; Rise       ; sclk            ;
; mosi         ; sclk       ; 3.310 ; 3.840 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 1.133 ; 1.316 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 1.100 ; 1.293 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; 3.142 ; 3.623 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.161 ; 0.362 ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; 3.194 ; 3.605 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; 2.620 ; 3.019 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.135 ; 0.304 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rx_req       ; sclk       ; -0.864 ; -0.996 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; -0.387 ; -0.559 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; -2.595 ; -2.999 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; -0.325 ; -0.535 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; -2.804 ; -3.250 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; -2.549 ; -2.919 ; Rise       ; sclk            ;
; mosi         ; sclk       ; -1.418 ; -1.896 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; -0.492 ; -0.628 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; -0.023 ; -0.212 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; -2.056 ; -2.524 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.214  ; 0.025  ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; -2.436 ; -2.878 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; -2.185 ; -2.572 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.650  ; 0.495  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; miso         ; sclk       ; 5.504  ; 5.467  ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.144  ; 6.093  ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.697  ; 5.612  ; Fall       ; sclk            ;
; trdy         ; sclk       ; 5.806  ; 5.758  ; Fall       ; sclk            ;
; busy         ; ss_n       ; 6.486  ; 6.051  ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 5.312  ; 5.273  ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 4.863  ; 4.976  ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 5.134  ; 4.877  ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 6.486  ; 6.051  ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 5.828  ; 5.738  ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 4.863  ; 4.976  ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 10.213 ; 10.469 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 8.687  ; 8.645  ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 8.783  ; 8.829  ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 8.728  ; 8.804  ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 9.493  ; 9.520  ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 9.142  ; 9.251  ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 10.213 ; 10.469 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 9.011  ; 8.943  ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 9.336  ; 9.298  ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 6.948  ; 6.891  ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 7.170  ; 7.097  ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 7.460  ; 7.410  ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 6.954  ; 6.891  ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 7.483  ; 7.438  ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 7.488  ; 7.441  ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 6.889  ; 6.823  ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 6.979  ; 6.919  ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 7.198  ; 7.131  ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 6.952  ; 6.893  ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 8.482  ; 8.534  ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 6.984  ; 6.922  ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 6.990  ; 6.934  ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 7.036  ; 6.986  ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 7.400  ; 7.324  ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 7.249  ; 7.199  ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 5.134  ; 4.877  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+-------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+--------+------------+-----------------+
; miso         ; sclk       ; 5.380 ; 5.343  ; Rise       ; sclk            ;
; roe          ; sclk       ; 5.966 ; 5.885  ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.508 ; 5.432  ; Fall       ; sclk            ;
; trdy         ; sclk       ; 5.624 ; 5.544  ; Fall       ; sclk            ;
; busy         ; ss_n       ; 6.335 ; 5.912  ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 4.986 ; 4.931  ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 4.712 ; 4.508  ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 4.584 ; 4.684  ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 6.335 ; 5.912  ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 4.986 ; 4.931  ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 4.712 ; 4.508  ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 6.725 ; 6.659  ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 8.458 ; 8.417  ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 8.550 ; 8.593  ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 8.497 ; 8.570  ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 9.231 ; 9.256  ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 8.894 ; 8.999  ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 9.971 ; 10.220 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 8.767 ; 8.702  ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 9.079 ; 9.042  ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 6.783 ; 6.726  ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 6.994 ; 6.923  ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 7.273 ; 7.222  ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 6.786 ; 6.724  ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 7.295 ; 7.250  ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 7.299 ; 7.252  ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 6.725 ; 6.659  ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 6.811 ; 6.751  ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 7.021 ; 6.955  ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 6.785 ; 6.726  ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 8.305 ; 8.357  ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 6.817 ; 6.756  ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 6.822 ; 6.766  ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 6.865 ; 6.815  ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 7.211 ; 7.136  ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 7.066 ; 7.016  ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 4.584 ; 4.684  ; Fall       ; ss_n            ;
+--------------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 4.816 ; 5.079 ;       ;
; st_load_en   ; roe         ; 7.176 ; 7.109 ; 7.642 ; 7.603 ;
; st_load_en   ; rrdy        ; 6.905 ; 6.633 ; 7.152 ; 7.306 ;
; st_load_en   ; trdy        ;       ; 6.919 ; 7.464 ;       ;
; st_load_roe  ; roe         ; 4.804 ;       ;       ; 4.922 ;
; st_load_rrdy ; rrdy        ; 6.957 ;       ;       ; 7.288 ;
; st_load_trdy ; trdy        ; 6.919 ;       ;       ; 7.225 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 4.714 ; 4.971 ;       ;
; st_load_en   ; roe         ; 6.943 ; 6.888 ; 7.411 ; 7.344 ;
; st_load_en   ; rrdy        ; 6.669 ; 6.463 ; 6.974 ; 7.083 ;
; st_load_en   ; trdy        ;       ; 6.742 ; 7.275 ;       ;
; st_load_roe  ; roe         ; 4.673 ;       ;       ; 4.783 ;
; st_load_rrdy ; rrdy        ; 6.779 ;       ;       ; 7.100 ;
; st_load_trdy ; trdy        ; 6.746 ;       ;       ; 7.044 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.360 ; 5.360 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.065 ; 5.065 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.282     ; 5.373     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.077     ; 5.085     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 251.76 MHz ; 250.0 MHz       ; sclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -1.486 ; -48.050           ;
; ss_n  ; -0.276 ; -0.936            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; ss_n  ; -0.205 ; -1.536           ;
; sclk  ; 0.149  ; 0.000            ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; sclk  ; -0.275 ; -0.775               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; sclk  ; -0.315 ; -3.577              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.000 ; -90.000                         ;
; ss_n  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                    ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.486 ; bit_cnt[11]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.275      ; 2.276      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.450 ; bit_cnt[32]        ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.378      ;
; -1.436 ; bit_cnt[32]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.238      ; 2.189      ;
; -1.343 ; roe~reg0_emulated  ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.184     ; 1.674      ;
; -1.336 ; rd_add             ; tx_buf[12]        ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[11]        ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[10]        ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[9]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[8]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[7]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[6]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[5]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[4]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[3]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[2]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.336 ; rd_add             ; tx_buf[1]         ; sclk         ; sclk        ; 0.500        ; -0.179     ; 1.672      ;
; -1.290 ; rrdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.252     ; 1.553      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[23]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[22]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[21]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[20]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[19]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[18]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[17]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[16]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[15]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[14]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[13]        ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.282 ; bit_cnt[32]        ; tx_buf[0]         ; sclk         ; sclk        ; 1.000        ; -0.022     ; 2.275      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.259 ; bit_cnt[2]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.224      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.246 ; bit_cnt[3]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.211      ;
; -1.245 ; wr_add             ; roe~reg0_emulated ; sclk         ; sclk        ; 1.000        ; 0.127      ; 2.387      ;
; -1.193 ; rd_add             ; tx_buf[23]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[22]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[21]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[20]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[19]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[18]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[17]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[16]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[15]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[14]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[13]        ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.193 ; rd_add             ; tx_buf[0]         ; sclk         ; sclk        ; 0.500        ; -0.139     ; 1.569      ;
; -1.190 ; rd_add             ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.001     ; 1.704      ;
; -1.190 ; rd_add             ; miso~en           ; sclk         ; sclk        ; 0.500        ; -0.001     ; 1.704      ;
; -1.187 ; bit_cnt[32]        ; miso~reg0         ; sclk         ; sclk        ; 1.000        ; 0.116      ; 2.318      ;
; -1.187 ; bit_cnt[32]        ; miso~en           ; sclk         ; sclk        ; 1.000        ; 0.116      ; 2.318      ;
; -1.167 ; trdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.252     ; 1.430      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.147 ; bit_cnt[7]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.112      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.109      ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ss_n'                                                                            ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.276 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 1.000        ; 1.944      ; 2.295      ;
; -0.201 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 1.000        ; 1.740      ; 2.235      ;
; -0.183 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 1.000        ; 1.942      ; 2.093      ;
; -0.070 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 1.000        ; 1.764      ; 2.128      ;
; -0.057 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 1.000        ; 1.767      ; 2.112      ;
; -0.046 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.502      ; 1.838      ;
; -0.041 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 1.000        ; 1.499      ; 1.828      ;
; -0.026 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.502      ; 1.822      ;
; -0.024 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 1.000        ; 1.765      ; 2.081      ;
; -0.012 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.485      ; 1.789      ;
; 0.023  ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 1.000        ; 1.501      ; 1.768      ;
; 0.029  ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.500      ; 1.764      ;
; 0.050  ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.503      ; 1.749      ;
; 0.053  ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.501      ; 1.740      ;
; 0.054  ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.502      ; 1.736      ;
; 0.083  ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.503      ; 1.715      ;
; 0.094  ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 1.000        ; 1.766      ; 2.097      ;
; 0.158  ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.552      ; 1.818      ;
; 0.162  ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 1.000        ; 1.500      ; 1.764      ;
; 0.167  ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 1.000        ; 1.499      ; 1.756      ;
; 0.169  ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.502      ; 1.759      ;
; 0.172  ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 1.000        ; 1.766      ; 2.021      ;
; 0.189  ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 1.000        ; 1.517      ; 1.755      ;
; 0.260  ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 1.000        ; 1.516      ; 1.682      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ss_n'                                                                             ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.205 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 0.000        ; 2.147      ; 1.972      ;
; -0.170 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 0.000        ; 1.719      ; 1.579      ;
; -0.113 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 0.000        ; 1.720      ; 1.637      ;
; -0.109 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.710      ; 1.631      ;
; -0.108 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.711      ; 1.633      ;
; -0.092 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 0.000        ; 1.960      ; 1.898      ;
; -0.081 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.711      ; 1.660      ;
; -0.077 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 0.000        ; 2.149      ; 2.102      ;
; -0.074 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 0.000        ; 1.704      ; 1.660      ;
; -0.073 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 0.000        ; 1.703      ; 1.660      ;
; -0.072 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.710      ; 1.668      ;
; -0.070 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.709      ; 1.669      ;
; -0.059 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.707      ; 1.678      ;
; -0.058 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.752      ; 1.724      ;
; -0.053 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 0.000        ; 1.960      ; 1.937      ;
; -0.031 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 0.000        ; 1.705      ; 1.704      ;
; -0.027 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 0.000        ; 1.960      ; 1.963      ;
; -0.027 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.688      ; 1.691      ;
; -0.018 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.710      ; 1.722      ;
; -0.015 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.710      ; 1.725      ;
; -0.004 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 0.000        ; 1.703      ; 1.729      ;
; 0.009  ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 0.000        ; 1.959      ; 1.998      ;
; 0.057  ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 0.000        ; 1.958      ; 2.045      ;
; 0.128  ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 0.000        ; 1.933      ; 2.091      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                              ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.342      ; 2.665      ;
; 0.237 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 2.276      ; 2.687      ;
; 0.332 ; ss_n        ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.342      ; 2.848      ;
; 0.333 ; rd_add      ; rd_add             ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add      ; wr_add             ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]   ; rx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]   ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]   ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]   ; rx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]   ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]   ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]   ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]   ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[8]   ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[9]   ; rx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[10]  ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[11]  ; rx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[12]  ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[13]  ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[14]  ; rx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[15]  ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[16]  ; rx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[17]  ; rx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[18]  ; rx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[19]  ; rx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[20]  ; rx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[21]  ; rx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[22]  ; rx_buf[22]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[23]  ; rx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.334 ; ss_n        ; miso~reg0          ; ss_n         ; sclk        ; 0.000        ; 2.155      ; 2.663      ;
; 0.346 ; tx_buf[10]  ; tx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.529      ;
; 0.346 ; tx_buf[8]   ; tx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.529      ;
; 0.346 ; tx_buf[2]   ; tx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.529      ;
; 0.347 ; tx_buf[4]   ; tx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.530      ;
; 0.348 ; tx_buf[19]  ; tx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.529      ;
; 0.348 ; tx_buf[16]  ; tx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.529      ;
; 0.348 ; tx_buf[11]  ; tx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.531      ;
; 0.349 ; tx_buf[13]  ; tx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.530      ;
; 0.354 ; tx_buf[5]   ; tx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.537      ;
; 0.355 ; tx_buf[7]   ; tx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.538      ;
; 0.358 ; bit_cnt[6]  ; bit_cnt[7]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.539      ;
; 0.364 ; bit_cnt[15] ; bit_cnt[16]        ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.544      ;
; 0.364 ; bit_cnt[14] ; bit_cnt[15]        ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.544      ;
; 0.365 ; bit_cnt[16] ; bit_cnt[17]        ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.545      ;
; 0.366 ; bit_cnt[13] ; bit_cnt[14]        ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.546      ;
; 0.374 ; bit_cnt[31] ; bit_cnt[32]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.555      ;
; 0.374 ; bit_cnt[29] ; bit_cnt[30]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.555      ;
; 0.374 ; bit_cnt[1]  ; bit_cnt[2]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.555      ;
; 0.375 ; bit_cnt[23] ; bit_cnt[24]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; bit_cnt[22] ; bit_cnt[23]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.556      ;
; 0.376 ; bit_cnt[30] ; bit_cnt[31]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[19] ; bit_cnt[20]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[11] ; bit_cnt[12]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.379 ; bit_cnt[2]  ; bit_cnt[3]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.560      ;
; 0.437 ; tx_buf[3]   ; tx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.620      ;
; 0.437 ; tx_buf[1]   ; tx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.620      ;
; 0.438 ; tx_buf[18]  ; tx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.619      ;
; 0.438 ; tx_buf[9]   ; tx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.621      ;
; 0.438 ; tx_buf[6]   ; tx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.621      ;
; 0.440 ; tx_buf[17]  ; tx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.621      ;
; 0.453 ; wr_add      ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.324      ; 0.921      ;
; 0.471 ; wr_add      ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.334      ; 0.949      ;
; 0.474 ; wr_add      ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.334      ; 0.952      ;
; 0.475 ; wr_add      ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.334      ; 0.953      ;
; 0.476 ; wr_add      ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.334      ; 0.954      ;
; 0.483 ; tx_buf[20]  ; tx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.664      ;
; 0.484 ; tx_buf[14]  ; tx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.665      ;
; 0.485 ; tx_buf[22]  ; tx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.666      ;
; 0.491 ; bit_cnt[3]  ; bit_cnt[4]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.672      ;
; 0.492 ; bit_cnt[5]  ; bit_cnt[6]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.673      ;
; 0.497 ; bit_cnt[21] ; bit_cnt[22]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.678      ;
; 0.502 ; bit_cnt[27] ; bit_cnt[28]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.683      ;
; 0.502 ; bit_cnt[20] ; bit_cnt[21]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.683      ;
; 0.508 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 2.342      ; 2.524      ;
; 0.509 ; bit_cnt[10] ; bit_cnt[11]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.690      ;
; 0.575 ; tx_buf[15]  ; tx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.756      ;
; 0.578 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; -0.500       ; 2.276      ; 2.528      ;
; 0.587 ; bit_cnt[12] ; bit_cnt[13]        ; sclk         ; sclk        ; 0.000        ; 0.164      ; 0.895      ;
; 0.603 ; tx_buf[23]  ; tx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.784      ;
; 0.614 ; bit_cnt[4]  ; bit_cnt[5]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.795      ;
; 0.623 ; bit_cnt[28] ; bit_cnt[29]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.804      ;
; 0.625 ; bit_cnt[25] ; bit_cnt[26]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.806      ;
; 0.626 ; bit_cnt[24] ; bit_cnt[25]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.807      ;
; 0.637 ; bit_cnt[8]  ; bit_cnt[9]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.818      ;
; 0.641 ; roe~1       ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 0.040      ; 0.855      ;
; 0.667 ; wr_add      ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.178      ;
; 0.667 ; wr_add      ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.178      ;
; 0.669 ; wr_add      ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.180      ;
; 0.671 ; wr_add      ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.182      ;
; 0.671 ; wr_add      ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.182      ;
; 0.673 ; bit_cnt[9]  ; bit_cnt[10]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.854      ;
; 0.678 ; wr_add      ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.189      ;
; 0.679 ; wr_add      ; rx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.190      ;
; 0.679 ; wr_add      ; rx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.367      ; 1.190      ;
; 0.691 ; bit_cnt[18] ; bit_cnt[19]        ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.872      ;
; 0.715 ; tx_buf[12]  ; tx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.124      ; 0.983      ;
; 0.718 ; wr_add      ; rx_buf[22]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.923      ;
; 0.719 ; wr_add      ; rx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.924      ;
; 0.719 ; wr_add      ; rx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.924      ;
; 0.729 ; tx_buf[23]  ; miso~reg0          ; sclk         ; sclk        ; 0.000        ; 0.202      ; 1.075      ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.275 ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 2.264      ; 3.024      ;
; -0.166 ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 2.264      ; 2.915      ;
; -0.130 ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.500        ; 2.201      ; 2.816      ;
; -0.017 ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; -0.017 ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.500        ; 1.888      ; 2.390      ;
; 0.044  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.044  ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.500        ; 1.940      ; 2.381      ;
; 0.059  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 2.264      ; 3.190      ;
; 0.077  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.500        ; 1.973      ; 2.381      ;
; 0.077  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.500        ; 1.973      ; 2.381      ;
; 0.077  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.500        ; 1.973      ; 2.381      ;
; 0.077  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.500        ; 1.973      ; 2.381      ;
; 0.077  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.500        ; 1.973      ; 2.381      ;
; 0.105  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.105  ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.500        ; 1.869      ; 2.249      ;
; 0.132  ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.132  ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.500        ; 1.905      ; 2.258      ;
; 0.138  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 2.264      ; 3.111      ;
; 0.242  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 1.000        ; 2.201      ; 2.944      ;
; 0.314  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.500        ; 2.078      ; 2.249      ;
; 0.653  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.653  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 1.000        ; 1.888      ; 2.220      ;
; 0.668  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.668  ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 1.000        ; 1.940      ; 2.257      ;
; 0.727  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 1.000        ; 1.973      ; 2.231      ;
; 0.727  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 1.000        ; 1.973      ; 2.231      ;
; 0.727  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 1.000        ; 1.973      ; 2.231      ;
; 0.727  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 1.000        ; 1.973      ; 2.231      ;
; 0.727  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 1.000        ; 1.973      ; 2.231      ;
; 0.773  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
; 0.773  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 1.000        ; 1.869      ; 2.081      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.315 ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.000        ; 2.155      ; 2.014      ;
; -0.116 ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.000        ; 1.975      ; 2.033      ;
; -0.098 ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.098 ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.000        ; 1.938      ; 2.014      ;
; -0.062 ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.000        ; 2.046      ; 2.158      ;
; -0.062 ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.000        ; 2.046      ; 2.158      ;
; -0.062 ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.000        ; 2.046      ; 2.158      ;
; -0.062 ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.000        ; 2.046      ; 2.158      ;
; -0.062 ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.000        ; 2.046      ; 2.158      ;
; -0.003 ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; -0.003 ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.000        ; 2.012      ; 2.183      ;
; 0.016  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.016  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.000        ; 1.958      ; 2.148      ;
; 0.309  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.342      ; 2.825      ;
; 0.315  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 2.342      ; 2.831      ;
; 0.349  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; -0.500       ; 2.155      ; 2.178      ;
; 0.397  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 2.276      ; 2.847      ;
; 0.538  ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.538  ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; -0.500       ; 1.975      ; 2.187      ;
; 0.566  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.566  ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; -0.500       ; 1.938      ; 2.178      ;
; 0.585  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; -0.500       ; 2.046      ; 2.305      ;
; 0.585  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; -0.500       ; 2.046      ; 2.305      ;
; 0.585  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; -0.500       ; 2.046      ; 2.305      ;
; 0.585  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; -0.500       ; 2.046      ; 2.305      ;
; 0.585  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; -0.500       ; 2.046      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
; 0.619  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; -0.500       ; 2.012      ; 2.305      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add             ;
; 0.151  ; 0.367        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add             ;
; 0.151  ; 0.367        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[21]         ;
; 0.151  ; 0.367        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[22]         ;
; 0.151  ; 0.367        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[23]         ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[10]         ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[12]         ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[13]         ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[15]         ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[8]          ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]          ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]          ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ss_n'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ss_n  ; Rise       ; ss_n                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|o                ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|datad           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; roe~1|datac                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|combout         ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; roe~1                       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[22]$latch|datab     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[23]$latch|datab     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|combout         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[0]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[1]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[2]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[3]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[4]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[5]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[6]$latch|datad      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[7]$latch|datad      ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[19]$latch|datad     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[20]$latch|datad     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[23]$latch           ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[0]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[1]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[2]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[3]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[4]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[6]$latch            ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[7]$latch            ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[0]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[1]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[2]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[3]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[4]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[6]$latch            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[7]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[23]$latch           ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[19]$latch|datad     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[20]$latch|datad     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rx_req       ; sclk       ; 1.074 ; 1.247 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; 1.041 ; 1.231 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; 2.749 ; 3.186 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; 0.606 ; 0.837 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; 2.806 ; 3.164 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; 2.561 ; 2.860 ; Rise       ; sclk            ;
; mosi         ; sclk       ; 2.855 ; 3.279 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 0.983 ; 1.207 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 1.001 ; 1.140 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; 2.709 ; 3.095 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.127 ; 0.347 ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; 2.766 ; 3.073 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; 2.241 ; 2.575 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.105 ; 0.304 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rx_req       ; sclk       ; -0.733 ; -0.910 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; -0.364 ; -0.470 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; -2.210 ; -2.563 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; -0.264 ; -0.478 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; -2.413 ; -2.756 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; -2.180 ; -2.469 ; Rise       ; sclk            ;
; mosi         ; sclk       ; -1.180 ; -1.557 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; -0.425 ; -0.581 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; -0.038 ; -0.179 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; -1.748 ; -2.141 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.205  ; 0.004  ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; -2.084 ; -2.448 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; -1.854 ; -2.178 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.603  ; 0.416  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; miso         ; sclk       ; 5.284 ; 5.223 ; Rise       ; sclk            ;
; roe          ; sclk       ; 5.829 ; 5.750 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.423 ; 5.315 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 5.529 ; 5.456 ; Fall       ; sclk            ;
; busy         ; ss_n       ; 5.959 ; 5.622 ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 5.087 ; 5.017 ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 4.683 ; 4.744 ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 4.922 ; 4.676 ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 5.959 ; 5.622 ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 5.550 ; 5.440 ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 4.683 ; 4.744 ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 9.656 ; 9.805 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 8.146 ; 8.027 ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 8.250 ; 8.187 ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 8.176 ; 8.173 ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 8.905 ; 8.823 ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 8.546 ; 8.555 ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 9.656 ; 9.805 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 8.444 ; 8.307 ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 8.748 ; 8.660 ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 6.509 ; 6.438 ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 6.719 ; 6.624 ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 6.991 ; 6.906 ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 6.517 ; 6.438 ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 7.007 ; 6.929 ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 7.015 ; 6.935 ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 6.456 ; 6.376 ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 6.534 ; 6.457 ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 6.737 ; 6.663 ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 6.510 ; 6.436 ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 8.019 ; 8.050 ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 6.540 ; 6.461 ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 6.545 ; 6.475 ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 6.587 ; 6.520 ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 6.915 ; 6.818 ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 6.777 ; 6.713 ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 4.922 ; 4.676 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; miso         ; sclk       ; 5.173 ; 5.112 ; Rise       ; sclk            ;
; roe          ; sclk       ; 5.686 ; 5.579 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.259 ; 5.161 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 5.367 ; 5.266 ; Fall       ; sclk            ;
; busy         ; ss_n       ; 5.832 ; 5.505 ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 4.801 ; 4.721 ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 4.544 ; 4.333 ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 4.444 ; 4.488 ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 5.832 ; 5.505 ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 4.801 ; 4.721 ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 4.544 ; 4.333 ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 6.313 ; 6.234 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 7.943 ; 7.829 ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 8.043 ; 7.982 ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 7.971 ; 7.968 ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 8.671 ; 8.592 ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 8.326 ; 8.334 ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 9.441 ; 9.588 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 8.227 ; 8.096 ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 8.520 ; 8.435 ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 6.365 ; 6.295 ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 6.566 ; 6.473 ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 6.828 ; 6.743 ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 6.372 ; 6.294 ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 6.843 ; 6.766 ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 6.850 ; 6.771 ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 6.313 ; 6.234 ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 6.388 ; 6.312 ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 6.582 ; 6.510 ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 6.365 ; 6.292 ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 7.865 ; 7.898 ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 6.395 ; 6.318 ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 6.400 ; 6.331 ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 6.439 ; 6.372 ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 6.749 ; 6.654 ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 6.617 ; 6.554 ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 4.444 ; 4.488 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 4.587 ; 4.889 ;       ;
; st_load_en   ; roe         ; 6.642 ; 6.554 ; 7.042 ; 6.972 ;
; st_load_en   ; rrdy        ; 6.391 ; 6.114 ; 6.597 ; 6.699 ;
; st_load_en   ; trdy        ;       ; 6.384 ; 6.877 ;       ;
; st_load_roe  ; roe         ; 4.603 ;       ;       ; 4.730 ;
; st_load_rrdy ; rrdy        ; 6.448 ;       ;       ; 6.677 ;
; st_load_trdy ; trdy        ; 6.411 ;       ;       ; 6.641 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 4.494 ; 4.790 ;       ;
; st_load_en   ; roe         ; 6.441 ; 6.361 ; 6.840 ; 6.750 ;
; st_load_en   ; rrdy        ; 6.184 ; 5.971 ; 6.443 ; 6.506 ;
; st_load_en   ; trdy        ;       ; 6.232 ; 6.715 ;       ;
; st_load_roe  ; roe         ; 4.488 ;       ;       ; 4.605 ;
; st_load_rrdy ; rrdy        ; 6.293 ;       ;       ; 6.517 ;
; st_load_trdy ; trdy        ; 6.260 ;       ;       ; 6.487 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.092 ; 5.094 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.602 ; 4.602 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.090     ; 5.090     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.598     ; 4.699     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -1.028 ; -24.351           ;
; ss_n  ; 0.110  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; ss_n  ; -0.267 ; -4.227           ;
; sclk  ; 0.047  ; 0.000            ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; sclk  ; -0.202 ; -7.216               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; sclk  ; -0.184 ; -2.509              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.000 ; -100.706                        ;
; ss_n  ; -3.000 ; -3.003                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                    ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.028 ; roe~reg0_emulated  ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.498     ; 1.037      ;
; -1.002 ; rrdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.552     ; 0.957      ;
; -0.961 ; rd_add             ; tx_buf[12]        ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[11]        ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[10]        ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[9]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[8]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[7]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[6]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[5]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[4]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[3]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[2]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.961 ; rd_add             ; tx_buf[1]         ; sclk         ; sclk        ; 0.500        ; -0.457     ; 1.011      ;
; -0.927 ; trdy~reg0_emulated ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.552     ; 0.882      ;
; -0.897 ; rd_add             ; miso~reg0         ; sclk         ; sclk        ; 0.500        ; -0.358     ; 1.046      ;
; -0.897 ; rd_add             ; miso~en           ; sclk         ; sclk        ; 0.500        ; -0.358     ; 1.046      ;
; -0.872 ; rd_add             ; tx_buf[23]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[22]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[21]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[20]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[19]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[18]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[17]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[16]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[15]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[14]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[13]        ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.872 ; rd_add             ; tx_buf[0]         ; sclk         ; sclk        ; 0.500        ; -0.423     ; 0.956      ;
; -0.849 ; roe~1              ; miso~reg0         ; ss_n         ; sclk        ; 0.500        ; -0.486     ; 0.840      ;
; -0.645 ; ss_n               ; miso~reg0         ; ss_n         ; sclk        ; 0.500        ; 1.222      ; 2.344      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.479 ; bit_cnt[32]        ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.431      ;
; -0.416 ; wr_add             ; roe~reg0_emulated ; sclk         ; sclk        ; 1.000        ; 0.094      ; 1.517      ;
; -0.384 ; bit_cnt[11]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.540      ; 1.431      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[23]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[22]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[21]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[20]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[19]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[18]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[17]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[16]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[15]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[14]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[13]        ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.372 ; bit_cnt[32]        ; tx_buf[0]         ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.376      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[2]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.323      ;
; -0.348 ; bit_cnt[32]        ; roe~reg0_emulated ; sclk         ; sclk        ; 0.500        ; 0.517      ; 1.372      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.343 ; bit_cnt[3]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.318      ;
; -0.335 ; bit_cnt[32]        ; miso~reg0         ; sclk         ; sclk        ; 1.000        ; 0.062      ; 1.404      ;
; -0.335 ; bit_cnt[32]        ; miso~en           ; sclk         ; sclk        ; 1.000        ; 0.062      ; 1.404      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[8]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[7]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[6]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[5]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[4]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[3]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[2]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.279 ; bit_cnt[5]         ; tx_buf[1]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.254      ;
; -0.275 ; bit_cnt[7]         ; tx_buf[12]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.250      ;
; -0.275 ; bit_cnt[7]         ; tx_buf[11]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.250      ;
; -0.275 ; bit_cnt[7]         ; tx_buf[10]        ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.250      ;
; -0.275 ; bit_cnt[7]         ; tx_buf[9]         ; sclk         ; sclk        ; 1.000        ; -0.032     ; 1.250      ;
+--------+--------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ss_n'                                                                           ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.110 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 1.000        ; 1.318      ; 1.617      ;
; 0.186 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 1.000        ; 1.180      ; 1.543      ;
; 0.211 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 1.000        ; 1.317      ; 1.441      ;
; 0.312 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 1.000        ; 1.207      ; 1.442      ;
; 0.328 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.004      ; 1.225      ;
; 0.335 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 1.000        ; 1.196      ; 1.410      ;
; 0.338 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 1.000        ; 1.020      ; 1.229      ;
; 0.355 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 1.000        ; 1.198      ; 1.391      ;
; 0.360 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.004      ; 1.193      ;
; 0.366 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.011      ; 1.193      ;
; 0.387 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 1.000        ; 1.022      ; 1.183      ;
; 0.390 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.001      ; 1.160      ;
; 0.401 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.003      ; 1.150      ;
; 0.403 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.004      ; 1.149      ;
; 0.405 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.005      ; 1.150      ;
; 0.427 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.005      ; 1.127      ;
; 0.438 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 1.000        ; 1.199      ; 1.405      ;
; 0.459 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.043      ; 1.227      ;
; 0.470 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 1.000        ; 1.199      ; 1.372      ;
; 0.479 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 1.000        ; 1.020      ; 1.184      ;
; 0.488 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 1.000        ; 1.004      ; 1.160      ;
; 0.497 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 1.000        ; 1.021      ; 1.167      ;
; 0.509 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 1.000        ; 1.025      ; 1.160      ;
; 0.573 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 1.000        ; 1.024      ; 1.094      ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ss_n'                                                                             ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.267 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; ss_n        ; 0.000        ; 1.459      ; 1.222      ;
; -0.257 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; ss_n        ; 0.000        ; 1.166      ; 0.939      ;
; -0.211 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.151      ; 0.970      ;
; -0.210 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; ss_n        ; 0.000        ; 1.167      ; 0.987      ;
; -0.202 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; ss_n        ; 0.000        ; 1.163      ; 0.991      ;
; -0.194 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; ss_n        ; 0.000        ; 1.335      ; 1.171      ;
; -0.192 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; ss_n        ; 0.000        ; 1.164      ; 1.002      ;
; -0.190 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.150      ; 0.990      ;
; -0.190 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.149      ; 0.989      ;
; -0.187 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.151      ; 0.994      ;
; -0.185 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.150      ; 0.995      ;
; -0.177 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.152      ; 1.005      ;
; -0.175 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.185      ; 1.040      ;
; -0.175 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.147      ; 1.002      ;
; -0.173 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; ss_n        ; 0.000        ; 1.165      ; 1.022      ;
; -0.170 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; ss_n        ; 0.000        ; 1.343      ; 1.203      ;
; -0.163 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; ss_n        ; 0.000        ; 1.335      ; 1.202      ;
; -0.161 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; ss_n        ; 0.000        ; 1.334      ; 1.203      ;
; -0.146 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.150      ; 1.034      ;
; -0.145 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; ss_n        ; 0.000        ; 1.332      ; 1.217      ;
; -0.142 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; ss_n        ; 0.000        ; 1.163      ; 1.051      ;
; -0.137 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; ss_n        ; 0.000        ; 1.461      ; 1.354      ;
; -0.130 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; ss_n        ; 0.000        ; 1.150      ; 1.050      ;
; -0.048 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; ss_n        ; 0.000        ; 1.316      ; 1.298      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                              ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.047 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 1.783      ; 1.944      ;
; 0.070 ; ss_n        ; trdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 1.783      ; 1.467      ;
; 0.077 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 1.731      ; 1.922      ;
; 0.119 ; ss_n        ; roe~reg0_emulated  ; ss_n         ; sclk        ; -0.500       ; 1.731      ; 1.464      ;
; 0.119 ; ss_n        ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 1.783      ; 2.016      ;
; 0.147 ; ss_n        ; miso~reg0          ; ss_n         ; sclk        ; 0.000        ; 1.271      ; 1.532      ;
; 0.199 ; rd_add      ; rd_add             ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add      ; wr_add             ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]   ; rx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]   ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]   ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]   ; rx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]   ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]   ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]   ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]   ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[8]   ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[9]   ; rx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[10]  ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[11]  ; rx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[12]  ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[13]  ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[14]  ; rx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[15]  ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[16]  ; rx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[17]  ; rx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[18]  ; rx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[19]  ; rx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[20]  ; rx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[21]  ; rx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[22]  ; rx_buf[22]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[23]  ; rx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.203 ; tx_buf[5]   ; tx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.313      ;
; 0.204 ; tx_buf[7]   ; tx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.314      ;
; 0.207 ; bit_cnt[6]  ; bit_cnt[7]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.314      ;
; 0.208 ; tx_buf[10]  ; tx_buf[11]         ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.318      ;
; 0.208 ; tx_buf[8]   ; tx_buf[9]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.318      ;
; 0.208 ; tx_buf[4]   ; tx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.318      ;
; 0.208 ; tx_buf[2]   ; tx_buf[3]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.318      ;
; 0.210 ; tx_buf[11]  ; tx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.320      ;
; 0.211 ; tx_buf[16]  ; tx_buf[17]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; tx_buf[13]  ; tx_buf[14]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; bit_cnt[16] ; bit_cnt[17]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; bit_cnt[15] ; bit_cnt[16]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; bit_cnt[14] ; bit_cnt[15]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; bit_cnt[13] ; bit_cnt[14]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.212 ; tx_buf[19]  ; tx_buf[20]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.319      ;
; 0.216 ; ss_n        ; rrdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 1.783      ; 1.613      ;
; 0.217 ; bit_cnt[31] ; bit_cnt[32]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; bit_cnt[29] ; bit_cnt[30]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; bit_cnt[23] ; bit_cnt[24]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; bit_cnt[22] ; bit_cnt[23]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.325      ;
; 0.218 ; bit_cnt[19] ; bit_cnt[20]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.326      ;
; 0.219 ; bit_cnt[30] ; bit_cnt[31]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.327      ;
; 0.220 ; bit_cnt[11] ; bit_cnt[12]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.327      ;
; 0.221 ; bit_cnt[2]  ; bit_cnt[3]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.328      ;
; 0.229 ; bit_cnt[1]  ; bit_cnt[2]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.336      ;
; 0.235 ; wr_add      ; rx_buf[8]          ; sclk         ; sclk        ; 0.000        ; 0.218      ; 0.537      ;
; 0.237 ; wr_add      ; rx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.225      ; 0.546      ;
; 0.241 ; wr_add      ; rx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.225      ; 0.550      ;
; 0.242 ; wr_add      ; rx_buf[13]         ; sclk         ; sclk        ; 0.000        ; 0.225      ; 0.551      ;
; 0.243 ; wr_add      ; rx_buf[12]         ; sclk         ; sclk        ; 0.000        ; 0.225      ; 0.552      ;
; 0.262 ; tx_buf[1]   ; tx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.372      ;
; 0.263 ; tx_buf[9]   ; tx_buf[10]         ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.373      ;
; 0.263 ; tx_buf[3]   ; tx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.373      ;
; 0.264 ; tx_buf[6]   ; tx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.026      ; 0.374      ;
; 0.265 ; tx_buf[18]  ; tx_buf[19]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.372      ;
; 0.267 ; tx_buf[17]  ; tx_buf[18]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.374      ;
; 0.273 ; bit_cnt[24] ; rx_buf[8]          ; sclk         ; sclk        ; -0.500       ; 0.638      ; 0.495      ;
; 0.278 ; bit_cnt[21] ; bit_cnt[22]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.386      ;
; 0.279 ; tx_buf[20]  ; tx_buf[21]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.386      ;
; 0.280 ; tx_buf[14]  ; tx_buf[15]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.387      ;
; 0.281 ; tx_buf[22]  ; tx_buf[23]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.388      ;
; 0.283 ; bit_cnt[10] ; rrdy~reg0_emulated ; sclk         ; sclk        ; -0.500       ; 0.670      ; 0.537      ;
; 0.286 ; bit_cnt[5]  ; bit_cnt[6]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.393      ;
; 0.288 ; bit_cnt[3]  ; bit_cnt[4]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.395      ;
; 0.291 ; bit_cnt[27] ; bit_cnt[28]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.399      ;
; 0.292 ; bit_cnt[20] ; bit_cnt[21]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.400      ;
; 0.297 ; bit_cnt[10] ; bit_cnt[11]        ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.404      ;
; 0.308 ; bit_cnt[20] ; rx_buf[12]         ; sclk         ; sclk        ; -0.500       ; 0.645      ; 0.537      ;
; 0.310 ; bit_cnt[22] ; rx_buf[10]         ; sclk         ; sclk        ; -0.500       ; 0.645      ; 0.539      ;
; 0.310 ; bit_cnt[14] ; rx_buf[18]         ; sclk         ; sclk        ; -0.500       ; 0.424      ; 0.318      ;
; 0.311 ; bit_cnt[19] ; rx_buf[13]         ; sclk         ; sclk        ; -0.500       ; 0.645      ; 0.540      ;
; 0.311 ; bit_cnt[13] ; rx_buf[19]         ; sclk         ; sclk        ; -0.500       ; 0.424      ; 0.319      ;
; 0.319 ; roe~1       ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 0.064      ; 0.497      ;
; 0.324 ; bit_cnt[12] ; bit_cnt[13]        ; sclk         ; sclk        ; 0.000        ; 0.094      ; 0.502      ;
; 0.335 ; tx_buf[15]  ; tx_buf[16]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.442      ;
; 0.336 ; bit_cnt[2]  ; rd_add             ; sclk         ; sclk        ; -0.500       ; 0.478      ; 0.398      ;
; 0.351 ; bit_cnt[4]  ; bit_cnt[5]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.458      ;
; 0.352 ; bit_cnt[28] ; bit_cnt[29]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.460      ;
; 0.353 ; bit_cnt[25] ; bit_cnt[26]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.461      ;
; 0.355 ; bit_cnt[24] ; bit_cnt[25]        ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.463      ;
; 0.356 ; tx_buf[23]  ; tx_buf[0]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.463      ;
; 0.357 ; wr_add      ; rx_buf[2]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.707      ;
; 0.358 ; wr_add      ; rx_buf[6]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.708      ;
; 0.359 ; wr_add      ; rx_buf[4]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.709      ;
; 0.360 ; wr_add      ; rx_buf[1]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.710      ;
; 0.361 ; bit_cnt[8]  ; bit_cnt[9]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.468      ;
; 0.361 ; wr_add      ; rx_buf[7]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.711      ;
; 0.362 ; wr_add      ; rx_buf[5]          ; sclk         ; sclk        ; 0.000        ; 0.266      ; 0.712      ;
+-------+-------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.202 ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.500        ; 1.114      ; 1.793      ;
; -0.137 ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.137 ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.500        ; 1.157      ; 1.771      ;
; -0.125 ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.500        ; 1.159      ; 1.761      ;
; -0.125 ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.500        ; 1.159      ; 1.761      ;
; -0.125 ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.500        ; 1.159      ; 1.761      ;
; -0.125 ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.500        ; 1.159      ; 1.761      ;
; -0.125 ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.500        ; 1.159      ; 1.761      ;
; -0.099 ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.099 ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.500        ; 1.102      ; 1.678      ;
; -0.089 ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; -0.089 ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.500        ; 1.124      ; 1.690      ;
; 0.021  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.500        ; 1.222      ; 1.678      ;
; 0.419  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 1.728      ; 1.786      ;
; 0.441  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 1.728      ; 2.264      ;
; 0.468  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.500        ; 1.728      ; 1.737      ;
; 0.485  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 1.000        ; 1.728      ; 2.220      ;
; 0.506  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.500        ; 1.677      ; 1.648      ;
; 0.530  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 1.000        ; 1.677      ; 2.124      ;
; 0.753  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.753  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 1.000        ; 1.114      ; 1.338      ;
; 0.797  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.797  ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 1.000        ; 1.157      ; 1.337      ;
; 0.823  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 1.000        ; 1.159      ; 1.313      ;
; 0.823  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 1.000        ; 1.159      ; 1.313      ;
; 0.823  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 1.000        ; 1.159      ; 1.313      ;
; 0.823  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 1.000        ; 1.159      ; 1.313      ;
; 0.823  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 1.000        ; 1.159      ; 1.313      ;
; 0.835  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
; 0.835  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 1.000        ; 1.102      ; 1.244      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                          ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.184 ; ss_n      ; miso~en            ; ss_n         ; sclk        ; 0.000        ; 1.271      ; 1.201      ;
; -0.070 ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.070 ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; 0.000        ; 1.169      ; 1.213      ;
; -0.059 ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.059 ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; 0.000        ; 1.146      ; 1.201      ;
; -0.051 ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; 0.000        ; 1.205      ; 1.268      ;
; -0.051 ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; 0.000        ; 1.205      ; 1.268      ;
; -0.051 ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; 0.000        ; 1.205      ; 1.268      ;
; -0.051 ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; 0.000        ; 1.205      ; 1.268      ;
; -0.051 ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; 0.000        ; 1.205      ; 1.268      ;
; -0.026 ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[16]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[17]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[18]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[19]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[20]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[21]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[22]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; -0.026 ; ss_n      ; tx_buf[23]         ; ss_n         ; sclk        ; 0.000        ; 1.203      ; 1.291      ;
; 0.019  ; ss_n      ; tx_buf[1]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[2]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[3]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[4]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[5]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[6]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[7]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[8]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[9]          ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[10]         ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[11]         ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.019  ; ss_n      ; tx_buf[12]         ; ss_n         ; sclk        ; 0.000        ; 1.159      ; 1.292      ;
; 0.128  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 1.783      ; 2.025      ;
; 0.152  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; 0.000        ; 1.783      ; 2.049      ;
; 0.171  ; ss_n      ; rrdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 1.783      ; 1.568      ;
; 0.197  ; ss_n      ; trdy~reg0_emulated ; ss_n         ; sclk        ; -0.500       ; 1.783      ; 1.594      ;
; 0.212  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; 0.000        ; 1.731      ; 2.057      ;
; 0.244  ; ss_n      ; roe~reg0_emulated  ; ss_n         ; sclk        ; -0.500       ; 1.731      ; 1.589      ;
; 0.744  ; ss_n      ; miso~en            ; ss_n         ; sclk        ; -0.500       ; 1.271      ; 1.629      ;
; 0.857  ; ss_n      ; bit_cnt[18]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[19]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[20]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[21]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[22]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[23]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[24]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[25]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[26]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[27]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[28]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[29]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[30]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[31]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.857  ; ss_n      ; bit_cnt[32]        ; ss_n         ; sclk        ; -0.500       ; 1.169      ; 1.640      ;
; 0.869  ; ss_n      ; bit_cnt[1]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[2]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[3]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[4]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[5]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[6]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[7]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[8]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[9]         ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[10]        ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[11]        ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.869  ; ss_n      ; bit_cnt[12]        ; ss_n         ; sclk        ; -0.500       ; 1.146      ; 1.629      ;
; 0.889  ; ss_n      ; bit_cnt[13]        ; ss_n         ; sclk        ; -0.500       ; 1.205      ; 1.708      ;
; 0.889  ; ss_n      ; bit_cnt[14]        ; ss_n         ; sclk        ; -0.500       ; 1.205      ; 1.708      ;
; 0.889  ; ss_n      ; bit_cnt[15]        ; ss_n         ; sclk        ; -0.500       ; 1.205      ; 1.708      ;
; 0.889  ; ss_n      ; bit_cnt[16]        ; ss_n         ; sclk        ; -0.500       ; 1.205      ; 1.708      ;
; 0.889  ; ss_n      ; bit_cnt[17]        ; ss_n         ; sclk        ; -0.500       ; 1.205      ; 1.708      ;
; 0.900  ; ss_n      ; tx_buf[0]          ; ss_n         ; sclk        ; -0.500       ; 1.203      ; 1.717      ;
; 0.900  ; ss_n      ; tx_buf[13]         ; ss_n         ; sclk        ; -0.500       ; 1.203      ; 1.717      ;
; 0.900  ; ss_n      ; tx_buf[14]         ; ss_n         ; sclk        ; -0.500       ; 1.203      ; 1.717      ;
; 0.900  ; ss_n      ; tx_buf[15]         ; ss_n         ; sclk        ; -0.500       ; 1.203      ; 1.717      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add             ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]          ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]          ;
; -0.175 ; 0.041        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated ;
; -0.175 ; 0.041        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[10]         ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[12]         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ss_n'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ss_n  ; Rise       ; ss_n                        ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[22]$latch|datab     ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[23]$latch|datab     ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[0]$latch|datad      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[1]$latch|datad      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[3]$latch|datad      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[6]$latch|datad      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[7]$latch|datad      ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[2]$latch|datad      ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[4]$latch|datad      ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[5]$latch|datad      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[0]$latch            ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[1]$latch            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[20]$latch|datad     ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[23]$latch           ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[3]$latch            ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[6]$latch            ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[7]$latch            ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[19]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[2]$latch            ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[4]$latch            ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; ss_n  ; Fall       ; roe~1                       ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; roe~1|datac                 ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|datad           ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~0|combout         ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|datad           ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; process_1~4|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|o                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ss_n  ; Rise       ; ss_n~input|i                ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; ss_n~input|o                ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~4|combout         ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~4|datad           ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0|combout         ;
; 0.943  ; 0.943        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0|datad           ;
; 0.952  ; 0.952        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; roe~1|datac                 ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; roe~1                       ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[16]$latch           ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[8]$latch            ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[9]$latch            ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[11]$latch           ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[14]$latch           ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[18]$latch           ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[21]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[10]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[12]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[13]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[15]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[16]$latch|datad     ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[17]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[19]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[20]$latch           ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[8]$latch|datad      ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[9]$latch|datad      ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[11]$latch|datad     ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[14]$latch|datad     ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[18]$latch|datad     ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[21]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[10]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[12]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[13]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[15]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[17]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[19]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; ss_n  ; Rise       ; rx_data[20]$latch|datad     ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[22]$latch           ;
; 0.987  ; 0.987        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[5]$latch            ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; ss_n  ; Fall       ; rx_data[0]$latch            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; rx_req       ; sclk       ; 0.722  ; 1.007 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; 0.595  ; 1.115 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; 1.795  ; 2.474 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; 0.397  ; 0.799 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; 1.822  ; 2.468 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; 1.686  ; 2.288 ; Rise       ; sclk            ;
; mosi         ; sclk       ; 1.554  ; 2.220 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 0.302  ; 0.628 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 0.216  ; 0.695 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; 1.416  ; 2.054 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; -0.256 ; 0.116 ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; 1.443  ; 2.048 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; 1.124  ; 1.707 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; -0.235 ; 0.103 ; Fall       ; ss_n            ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rx_req       ; sclk       ; -0.514 ; -0.804 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; -0.177 ; -0.660 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; -1.462 ; -2.030 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; -0.188 ; -0.581 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; -1.581 ; -2.208 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; -1.450 ; -2.037 ; Rise       ; sclk            ;
; mosi         ; sclk       ; -0.486 ; -1.125 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 0.088  ; -0.225 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 0.400  ; -0.077 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; -0.801 ; -1.411 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.473  ; 0.098  ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; -1.002 ; -1.606 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; -0.873 ; -1.454 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.664  ; 0.331  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; miso         ; sclk       ; 3.207 ; 3.253 ; Rise       ; sclk            ;
; roe          ; sclk       ; 3.921 ; 3.964 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 3.671 ; 3.675 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 3.734 ; 3.760 ; Fall       ; sclk            ;
; busy         ; ss_n       ; 4.215 ; 3.606 ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 3.434 ; 3.479 ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 3.137 ; 3.279 ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 3.321 ; 3.178 ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 4.215 ; 3.606 ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 3.724 ; 3.744 ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 3.137 ; 3.279 ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 6.531 ; 6.883 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 5.511 ; 5.601 ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 5.576 ; 5.706 ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 5.559 ; 5.696 ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 5.987 ; 6.142 ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 5.820 ; 5.976 ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 6.531 ; 6.883 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 5.681 ; 5.801 ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 5.892 ; 6.059 ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 4.448 ; 4.465 ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 4.569 ; 4.597 ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 4.737 ; 4.796 ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 4.452 ; 4.466 ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 4.749 ; 4.797 ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 4.751 ; 4.799 ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 4.405 ; 4.416 ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 4.456 ; 4.473 ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 4.583 ; 4.618 ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 4.443 ; 4.459 ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 5.506 ; 5.633 ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 4.478 ; 4.491 ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 4.477 ; 4.495 ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 4.499 ; 4.523 ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 4.681 ; 4.706 ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 4.620 ; 4.641 ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 3.321 ; 3.178 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; miso         ; sclk       ; 3.139 ; 3.182 ; Rise       ; sclk            ;
; roe          ; sclk       ; 3.804 ; 3.825 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 3.558 ; 3.569 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 3.629 ; 3.635 ; Fall       ; sclk            ;
; busy         ; ss_n       ; 4.126 ; 3.527 ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 2.897 ; 2.929 ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 2.732 ; 2.664 ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 2.674 ; 2.821 ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 4.126 ; 3.527 ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 2.897 ; 2.929 ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 2.732 ; 2.664 ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 4.308 ; 4.318 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 5.378 ; 5.463 ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 5.440 ; 5.564 ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 5.423 ; 5.554 ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 5.834 ; 5.982 ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 5.674 ; 5.822 ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 6.389 ; 6.731 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 5.539 ; 5.654 ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 5.742 ; 5.901 ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 4.350 ; 4.367 ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 4.465 ; 4.492 ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 4.627 ; 4.683 ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 4.354 ; 4.367 ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 4.639 ; 4.684 ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 4.640 ; 4.686 ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 4.308 ; 4.318 ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 4.357 ; 4.373 ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 4.478 ; 4.512 ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 4.345 ; 4.360 ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 5.402 ; 5.527 ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 4.380 ; 4.392 ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 4.378 ; 4.395 ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 4.398 ; 4.421 ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 4.570 ; 4.594 ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 4.513 ; 4.534 ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 2.674 ; 2.821 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 2.886 ; 3.227 ;       ;
; st_load_en   ; roe         ; 4.179 ; 4.206 ; 4.793 ; 4.838 ;
; st_load_en   ; rrdy        ; 4.015 ; 3.909 ; 4.494 ; 4.638 ;
; st_load_en   ; trdy        ;       ; 4.072 ; 4.680 ;       ;
; st_load_roe  ; roe         ; 2.849 ;       ;       ; 3.224 ;
; st_load_rrdy ; rrdy        ; 4.042 ;       ;       ; 4.632 ;
; st_load_trdy ; trdy        ; 4.044 ;       ;       ; 4.612 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 2.830 ; 3.167 ;       ;
; st_load_en   ; roe         ; 4.049 ; 4.081 ; 4.659 ; 4.691 ;
; st_load_en   ; rrdy        ; 3.884 ; 3.815 ; 4.393 ; 4.515 ;
; st_load_en   ; trdy        ;       ; 3.973 ; 4.573 ;       ;
; st_load_roe  ; roe         ; 2.775 ;       ;       ; 3.147 ;
; st_load_rrdy ; rrdy        ; 3.944 ;       ;       ; 4.524 ;
; st_load_trdy ; trdy        ; 3.947 ;       ;       ; 4.507 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.904 ; 3.901 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.000 ; 3.000 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.955     ; 3.955     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.049     ; 3.115     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.724  ; -0.329 ; -0.348   ; -0.322  ; -3.000              ;
;  sclk            ; -1.724  ; 0.047  ; -0.348   ; -0.322  ; -3.000              ;
;  ss_n            ; -0.337  ; -0.329 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -60.616 ; -4.227 ; -7.216   ; -3.577  ; -103.709            ;
;  sclk            ; -58.671 ; 0.000  ; -7.216   ; -3.577  ; -100.706            ;
;  ss_n            ; -1.945  ; -4.227 ; N/A      ; N/A     ; -3.003              ;
+------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rx_req       ; sclk       ; 1.242 ; 1.369 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; 1.153 ; 1.402 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; 3.195 ; 3.732 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; 0.707 ; 0.937 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; 3.247 ; 3.714 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; 2.977 ; 3.367 ; Rise       ; sclk            ;
; mosi         ; sclk       ; 3.310 ; 3.840 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 1.133 ; 1.316 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 1.100 ; 1.293 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; 3.142 ; 3.623 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.161 ; 0.362 ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; 3.194 ; 3.605 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; 2.620 ; 3.019 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.135 ; 0.304 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rx_req       ; sclk       ; -0.514 ; -0.804 ; Rise       ; sclk            ;
; ss_n         ; sclk       ; -0.177 ; -0.470 ; Rise       ; sclk            ;
; st_load_en   ; sclk       ; -1.462 ; -2.030 ; Rise       ; sclk            ;
; st_load_roe  ; sclk       ; -0.188 ; -0.478 ; Rise       ; sclk            ;
; st_load_rrdy ; sclk       ; -1.581 ; -2.208 ; Rise       ; sclk            ;
; st_load_trdy ; sclk       ; -1.450 ; -2.037 ; Rise       ; sclk            ;
; mosi         ; sclk       ; -0.486 ; -1.125 ; Fall       ; sclk            ;
; rx_req       ; sclk       ; 0.088  ; -0.225 ; Fall       ; sclk            ;
; ss_n         ; sclk       ; 0.400  ; -0.077 ; Fall       ; sclk            ;
; st_load_en   ; sclk       ; -0.801 ; -1.411 ; Fall       ; sclk            ;
; st_load_roe  ; sclk       ; 0.473  ; 0.098  ; Fall       ; sclk            ;
; st_load_rrdy ; sclk       ; -1.002 ; -1.606 ; Fall       ; sclk            ;
; st_load_trdy ; sclk       ; -0.873 ; -1.454 ; Fall       ; sclk            ;
; st_load_roe  ; ss_n       ; 0.664  ; 0.495  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; miso         ; sclk       ; 5.504  ; 5.467  ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.144  ; 6.093  ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.697  ; 5.612  ; Fall       ; sclk            ;
; trdy         ; sclk       ; 5.806  ; 5.758  ; Fall       ; sclk            ;
; busy         ; ss_n       ; 6.486  ; 6.051  ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 5.312  ; 5.273  ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 4.863  ; 4.976  ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 5.134  ; 4.877  ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 6.486  ; 6.051  ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 5.828  ; 5.738  ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 4.863  ; 4.976  ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 10.213 ; 10.469 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 8.687  ; 8.645  ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 8.783  ; 8.829  ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 8.728  ; 8.804  ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 9.493  ; 9.520  ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 9.142  ; 9.251  ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 10.213 ; 10.469 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 9.011  ; 8.943  ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 9.336  ; 9.298  ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 6.948  ; 6.891  ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 7.170  ; 7.097  ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 7.460  ; 7.410  ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 6.954  ; 6.891  ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 7.483  ; 7.438  ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 7.488  ; 7.441  ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 6.889  ; 6.823  ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 6.979  ; 6.919  ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 7.198  ; 7.131  ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 6.952  ; 6.893  ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 8.482  ; 8.534  ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 6.984  ; 6.922  ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 6.990  ; 6.934  ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 7.036  ; 6.986  ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 7.400  ; 7.324  ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 7.249  ; 7.199  ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 5.134  ; 4.877  ; Fall       ; ss_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; miso         ; sclk       ; 3.139 ; 3.182 ; Rise       ; sclk            ;
; roe          ; sclk       ; 3.804 ; 3.825 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 3.558 ; 3.569 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 3.629 ; 3.635 ; Fall       ; sclk            ;
; busy         ; ss_n       ; 4.126 ; 3.527 ; Rise       ; ss_n            ;
; roe          ; ss_n       ; 2.897 ; 2.929 ; Rise       ; ss_n            ;
; rrdy         ; ss_n       ; 2.732 ; 2.664 ; Rise       ; ss_n            ;
; trdy         ; ss_n       ; 2.674 ; 2.821 ; Rise       ; ss_n            ;
; busy         ; ss_n       ; 4.126 ; 3.527 ; Fall       ; ss_n            ;
; roe          ; ss_n       ; 2.897 ; 2.929 ; Fall       ; ss_n            ;
; rrdy         ; ss_n       ; 2.732 ; 2.664 ; Fall       ; ss_n            ;
; rx_data[*]   ; ss_n       ; 4.308 ; 4.318 ; Fall       ; ss_n            ;
;  rx_data[0]  ; ss_n       ; 5.378 ; 5.463 ; Fall       ; ss_n            ;
;  rx_data[1]  ; ss_n       ; 5.440 ; 5.564 ; Fall       ; ss_n            ;
;  rx_data[2]  ; ss_n       ; 5.423 ; 5.554 ; Fall       ; ss_n            ;
;  rx_data[3]  ; ss_n       ; 5.834 ; 5.982 ; Fall       ; ss_n            ;
;  rx_data[4]  ; ss_n       ; 5.674 ; 5.822 ; Fall       ; ss_n            ;
;  rx_data[5]  ; ss_n       ; 6.389 ; 6.731 ; Fall       ; ss_n            ;
;  rx_data[6]  ; ss_n       ; 5.539 ; 5.654 ; Fall       ; ss_n            ;
;  rx_data[7]  ; ss_n       ; 5.742 ; 5.901 ; Fall       ; ss_n            ;
;  rx_data[8]  ; ss_n       ; 4.350 ; 4.367 ; Fall       ; ss_n            ;
;  rx_data[9]  ; ss_n       ; 4.465 ; 4.492 ; Fall       ; ss_n            ;
;  rx_data[10] ; ss_n       ; 4.627 ; 4.683 ; Fall       ; ss_n            ;
;  rx_data[11] ; ss_n       ; 4.354 ; 4.367 ; Fall       ; ss_n            ;
;  rx_data[12] ; ss_n       ; 4.639 ; 4.684 ; Fall       ; ss_n            ;
;  rx_data[13] ; ss_n       ; 4.640 ; 4.686 ; Fall       ; ss_n            ;
;  rx_data[14] ; ss_n       ; 4.308 ; 4.318 ; Fall       ; ss_n            ;
;  rx_data[15] ; ss_n       ; 4.357 ; 4.373 ; Fall       ; ss_n            ;
;  rx_data[16] ; ss_n       ; 4.478 ; 4.512 ; Fall       ; ss_n            ;
;  rx_data[17] ; ss_n       ; 4.345 ; 4.360 ; Fall       ; ss_n            ;
;  rx_data[18] ; ss_n       ; 5.402 ; 5.527 ; Fall       ; ss_n            ;
;  rx_data[19] ; ss_n       ; 4.380 ; 4.392 ; Fall       ; ss_n            ;
;  rx_data[20] ; ss_n       ; 4.378 ; 4.395 ; Fall       ; ss_n            ;
;  rx_data[21] ; ss_n       ; 4.398 ; 4.421 ; Fall       ; ss_n            ;
;  rx_data[22] ; ss_n       ; 4.570 ; 4.594 ; Fall       ; ss_n            ;
;  rx_data[23] ; ss_n       ; 4.513 ; 4.534 ; Fall       ; ss_n            ;
; trdy         ; ss_n       ; 2.674 ; 2.821 ; Fall       ; ss_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 4.816 ; 5.079 ;       ;
; st_load_en   ; roe         ; 7.176 ; 7.109 ; 7.642 ; 7.603 ;
; st_load_en   ; rrdy        ; 6.905 ; 6.633 ; 7.152 ; 7.306 ;
; st_load_en   ; trdy        ;       ; 6.919 ; 7.464 ;       ;
; st_load_roe  ; roe         ; 4.804 ;       ;       ; 4.922 ;
; st_load_rrdy ; rrdy        ; 6.957 ;       ;       ; 7.288 ;
; st_load_trdy ; trdy        ; 6.919 ;       ;       ; 7.225 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; rx_req       ; rrdy        ;       ; 2.830 ; 3.167 ;       ;
; st_load_en   ; roe         ; 4.049 ; 4.081 ; 4.659 ; 4.691 ;
; st_load_en   ; rrdy        ; 3.884 ; 3.815 ; 4.393 ; 4.515 ;
; st_load_en   ; trdy        ;       ; 3.973 ; 4.573 ;       ;
; st_load_roe  ; roe         ; 2.775 ;       ;       ; 3.147 ;
; st_load_rrdy ; rrdy        ; 3.944 ;       ;       ; 4.524 ;
; st_load_trdy ; trdy        ; 3.947 ;       ;       ; 4.507 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 274      ; 32       ; 36       ; 64       ;
; ss_n       ; sclk     ; 5        ; 6        ; 7        ; 11       ;
; sclk       ; ss_n     ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 274      ; 32       ; 36       ; 64       ;
; ss_n       ; sclk     ; 5        ; 6        ; 7        ; 11       ;
; sclk       ; ss_n     ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ss_n       ; sclk     ; 57       ; 57       ; 5        ; 5        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ss_n       ; sclk     ; 57       ; 57       ; 5        ; 5        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 22 12:53:47 2019
Info: Command: quartus_sta SPI_slave_FPGA -c SPI_slave_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_slave_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name ss_n ss_n
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.724             -58.671 sclk 
    Info (332119):    -0.337              -1.945 ss_n 
Info (332146): Worst-case hold slack is -0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.329              -3.509 ss_n 
    Info (332119):     0.182               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.348              -2.052 sclk 
Info (332146): Worst-case removal slack is -0.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.322              -3.486 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 sclk 
    Info (332119):    -3.000              -3.000 ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.486             -48.050 sclk 
    Info (332119):    -0.276              -0.936 ss_n 
Info (332146): Worst-case hold slack is -0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.205              -1.536 ss_n 
    Info (332119):     0.149               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.275              -0.775 sclk 
Info (332146): Worst-case removal slack is -0.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.315              -3.577 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 sclk 
    Info (332119):    -3.000              -3.000 ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.028             -24.351 sclk 
    Info (332119):     0.110               0.000 ss_n 
Info (332146): Worst-case hold slack is -0.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.267              -4.227 ss_n 
    Info (332119):     0.047               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.202              -7.216 sclk 
Info (332146): Worst-case removal slack is -0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.184              -2.509 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.706 sclk 
    Info (332119):    -3.000              -3.003 ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Wed May 22 12:53:51 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


