TimeQuest Timing Analyzer report for DE1_programmer
Mon Jul 18 12:57:21 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'mem_clk'
 14. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'
 17. Slow Model Hold: 'mem_clk'
 18. Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'
 19. Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'
 20. Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'
 21. Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'
 22. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'
 23. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'
 24. Slow Model Minimum Pulse Width: 'clk'
 25. Slow Model Minimum Pulse Width: 'mem_clk'
 26. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'
 41. Fast Model Setup: 'mem_clk'
 42. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 43. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'
 45. Fast Model Hold: 'mem_clk'
 46. Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'
 47. Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'
 48. Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'
 49. Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'
 50. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'
 51. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'
 52. Fast Model Minimum Pulse Width: 'clk'
 53. Fast Model Minimum Pulse Width: 'mem_clk'
 54. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE1_programmer                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-16        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Mon Jul 18 12:57:20 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                               ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+
; clk                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                      ;                                        ; { clk }                                  ;
; mem_clk                              ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; PLL_inst|altpll_component|pll|clk[2] ; PLL_inst|altpll_component|pll|clk[2]   ; { sdram_clk }                            ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
; PLL_inst|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[1] } ;
; PLL_inst|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk                                  ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[2] } ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 66.37 MHz ; 66.37 MHz       ; PLL_inst|altpll_component|pll|clk[1] ;      ;
; 192.2 MHz ; 192.2 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 4.933  ; 0.000         ;
; mem_clk                              ; 13.832 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 18.450 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
; mem_clk                              ; 2.616 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Recovery Summary                                   ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 13.231 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 35.985 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Removal Summary                                   ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 3.767 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 3.767 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 7.436  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[2] ; 10.000 ; 0.000         ;
; clk                                  ; 10.000 ; 0.000         ;
; mem_clk                              ; 14.118 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 18.889 ; 0.000         ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 4.933 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 15.107     ;
; 5.100 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[1] ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.937     ;
; 5.200 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.837     ;
; 5.208 ; NeonFox:CPU_inst|I_field1[6]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 14.837     ;
; 5.267 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 14.772     ;
; 5.285 ; NeonFox:CPU_inst|dest_waddr2[1]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.752     ;
; 5.357 ; NeonFox:CPU_inst|I_field1[7]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 14.684     ;
; 5.388 ; NeonFox:CPU_inst|dest_waddr2[3]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.649     ;
; 5.550 ; NeonFox:CPU_inst|I_field1[5]                              ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 14.486     ;
; 5.557 ; NeonFox:CPU_inst|L_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.480     ;
; 5.654 ; NeonFox:CPU_inst|dest_waddr2[4]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.383     ;
; 5.674 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 14.366     ;
; 5.819 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.131     ; 7.088      ;
; 5.841 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[1] ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.196     ;
; 5.842 ; NeonFox:CPU_inst|H_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.195     ;
; 5.860 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 7.046      ;
; 5.861 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 7.045      ;
; 5.867 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 7.033      ;
; 5.882 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 7.024      ;
; 5.890 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 7.011      ;
; 5.901 ; DE1_SRAM_controller:SRAM_inst|sram_a[1]                   ; sram_a[1]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.578      ;
; 5.941 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.096     ;
; 5.949 ; NeonFox:CPU_inst|I_field1[6]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 14.096     ;
; 5.960 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[4] ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 14.076     ;
; 5.970 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.131     ; 6.937      ;
; 5.972 ; DE1_SRAM_controller:SRAM_inst|sram_a[4]                   ; sram_a[4]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.507      ;
; 5.978 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.928      ;
; 5.992 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.914      ;
; 5.994 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|n            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 14.046     ;
; 6.005 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_wren         ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 14.035     ;
; 6.011 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 14.028     ;
; 6.026 ; NeonFox:CPU_inst|dest_waddr2[1]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 14.011     ;
; 6.035 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_h_en         ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 14.004     ;
; 6.041 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.858      ;
; 6.054 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 6.846      ;
; 6.065 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.834      ;
; 6.067 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.832      ;
; 6.067 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 6.833      ;
; 6.080 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.134     ; 6.824      ;
; 6.084 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 6.816      ;
; 6.088 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.811      ;
; 6.088 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.134     ; 6.816      ;
; 6.093 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.808      ;
; 6.094 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.805      ;
; 6.097 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.809      ;
; 6.098 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.808      ;
; 6.101 ; NeonFox:CPU_inst|I_field1[7]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.940     ;
; 6.108 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.131     ; 6.799      ;
; 6.111 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.795      ;
; 6.113 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.793      ;
; 6.117 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.784      ;
; 6.122 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.133     ; 6.783      ;
; 6.124 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.782      ;
; 6.132 ; NeonFox:CPU_inst|dest_waddr2[3]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.905     ;
; 6.132 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.131     ; 6.775      ;
; 6.134 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.772      ;
; 6.137 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.769      ;
; 6.159 ; DE1_SRAM_controller:SRAM_inst|sram_a[2]                   ; sram_a[2]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.320      ;
; 6.163 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.743      ;
; 6.164 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.134     ; 6.740      ;
; 6.164 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.133     ; 6.741      ;
; 6.165 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.741      ;
; 6.173 ; DE1_SRAM_controller:SRAM_inst|sram_a[17]                  ; sram_a[17]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.306      ;
; 6.176 ; DE1_SRAM_controller:SRAM_inst|sram_a[16]                  ; sram_a[16]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.303      ;
; 6.177 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.133     ; 6.728      ;
; 6.187 ; DE1_SRAM_controller:SRAM_inst|sram_a[15]                  ; sram_a[15]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.292      ;
; 6.188 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.713      ;
; 6.199 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.702      ;
; 6.200 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.699      ;
; 6.212 ; sdram_dq[7]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.133     ; 6.693      ;
; 6.224 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|n            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.815     ;
; 6.232 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.674      ;
; 6.233 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.673      ;
; 6.236 ; DE1_SRAM_controller:SRAM_inst|sram_a[3]                   ; sram_a[3]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -2.521     ; 6.243      ;
; 6.242 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 6.658      ;
; 6.243 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.658      ;
; 6.243 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.656      ;
; 6.251 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.139     ; 6.648      ;
; 6.254 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.652      ;
; 6.256 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.650      ;
; 6.265 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.133     ; 6.640      ;
; 6.266 ; NeonFox:CPU_inst|regf_wren2                               ; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[6]   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.772     ;
; 6.266 ; NeonFox:CPU_inst|reg_file:reg_file_inst|dio_read          ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.770     ;
; 6.291 ; NeonFox:CPU_inst|I_field1[5]                              ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.745     ;
; 6.298 ; NeonFox:CPU_inst|L_en2                                    ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.739     ;
; 6.314 ; NeonFox:CPU_inst|I_field1[7]                              ; NeonFox:CPU_inst|ALU:ALU_inst|n            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.727     ;
; 6.327 ; NeonFox:CPU_inst|dest_waddr2[0]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.709     ;
; 6.345 ; NeonFox:CPU_inst|dest_waddr2[3]                           ; NeonFox:CPU_inst|ALU:ALU_inst|n            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.692     ;
; 6.355 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_l_en         ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.684     ;
; 6.360 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.137     ; 6.541      ;
; 6.382 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.134     ; 6.522      ;
; 6.392 ; sdram_dq[10]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.138     ; 6.508      ;
; 6.395 ; NeonFox:CPU_inst|dest_waddr2[4]                           ; NeonFox:CPU_inst|ALU:ALU_inst|p            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.642     ;
; 6.431 ; NeonFox:CPU_inst|dest_waddr2[2]                           ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.605     ;
; 6.433 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[1] ; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[6]   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.602     ;
; 6.436 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.470      ;
; 6.436 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.132     ; 6.470      ;
; 6.502 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[0] ; NeonFox:CPU_inst|ALU:ALU_inst|z            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.534     ;
; 6.532 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.131     ; 6.375      ;
; 6.533 ; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_w_address[3] ; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[6]   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.502     ;
+-------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'mem_clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 13.832 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 5.811      ;
; 13.956 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 5.687      ;
; 14.184 ; SDRAM_DP64_I:SDRAM_controller|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.452      ;
; 14.234 ; SDRAM_DP64_I:SDRAM_controller|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.402      ;
; 14.236 ; SDRAM_DP64_I:SDRAM_controller|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.400      ;
; 14.266 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 5.380      ;
; 14.283 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 5.363      ;
; 14.313 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 5.348      ;
; 14.341 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 5.302      ;
; 14.345 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 5.316      ;
; 14.381 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 5.262      ;
; 14.469 ; SDRAM_DP64_I:SDRAM_controller|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.167      ;
; 14.477 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 5.169      ;
; 14.541 ; SDRAM_DP64_I:SDRAM_controller|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.138      ; 5.097      ;
; 14.565 ; SDRAM_DP64_I:SDRAM_controller|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.071      ;
; 14.565 ; SDRAM_DP64_I:SDRAM_controller|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.071      ;
; 14.582 ; SDRAM_DP64_I:SDRAM_controller|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.054      ;
; 14.595 ; SDRAM_DP64_I:SDRAM_controller|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 5.041      ;
; 14.598 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 5.048      ;
; 14.599 ; SDRAM_DP64_I:SDRAM_controller|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.145      ; 5.046      ;
; 14.614 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 5.032      ;
; 14.615 ; SDRAM_DP64_I:SDRAM_controller|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.145      ; 5.030      ;
; 14.618 ; SDRAM_DP64_I:SDRAM_controller|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.145      ; 5.027      ;
; 14.650 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 5.011      ;
; 14.654 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.992      ;
; 14.654 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.992      ;
; 14.657 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.989      ;
; 14.661 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 5.000      ;
; 14.664 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.982      ;
; 14.667 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.979      ;
; 14.667 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.979      ;
; 14.670 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.976      ;
; 14.673 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.973      ;
; 14.673 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.973      ;
; 14.679 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.967      ;
; 14.679 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.967      ;
; 14.694 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.952      ;
; 14.694 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.952      ;
; 14.694 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.952      ;
; 14.706 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 4.937      ;
; 14.718 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.143      ; 4.925      ;
; 14.741 ; SDRAM_DP64_I:SDRAM_controller|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.136      ; 4.895      ;
; 14.945 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 4.716      ;
; 14.954 ; SDRAM_DP64_I:SDRAM_controller|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.145      ; 4.691      ;
; 14.959 ; SDRAM_DP64_I:SDRAM_controller|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.138      ; 4.679      ;
; 14.969 ; SDRAM_DP64_I:SDRAM_controller|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.145      ; 4.676      ;
; 15.051 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.595      ;
; 15.051 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.595      ;
; 15.051 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.595      ;
; 15.051 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.146      ; 4.595      ;
; 15.084 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 1.161      ; 4.577      ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                               ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 18.450 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.588      ;
; 18.451 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.587      ;
; 18.451 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.587      ;
; 18.451 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.587      ;
; 18.453 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.585      ;
; 18.453 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.585      ;
; 18.456 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.582      ;
; 18.457 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.581      ;
; 18.457 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.581      ;
; 18.457 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.581      ;
; 18.482 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.556      ;
; 18.489 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.549      ;
; 18.492 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.546      ;
; 18.494 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.544      ;
; 18.700 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.338      ;
; 18.702 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.336      ;
; 18.703 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.335      ;
; 18.703 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.335      ;
; 18.703 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.335      ;
; 18.704 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.334      ;
; 18.704 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.334      ;
; 18.705 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.333      ;
; 18.706 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.332      ;
; 18.706 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.332      ;
; 18.710 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.328      ;
; 18.710 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.328      ;
; 18.712 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.326      ;
; 18.712 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.326      ;
; 18.716 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.322      ;
; 18.716 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.322      ;
; 18.717 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.321      ;
; 18.717 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.321      ;
; 18.718 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.320      ;
; 18.720 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.318      ;
; 18.721 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.317      ;
; 18.725 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.313      ;
; 18.731 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.307      ;
; 18.734 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.304      ;
; 18.738 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.300      ;
; 18.739 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.299      ;
; 18.739 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.299      ;
; 18.740 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.298      ;
; 18.741 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.297      ;
; 18.742 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.296      ;
; 18.743 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.295      ;
; 18.743 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.295      ;
; 18.744 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.294      ;
; 18.744 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.294      ;
; 18.745 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.293      ;
; 18.746 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.292      ;
; 18.747 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.291      ;
; 18.747 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.291      ;
; 18.748 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.290      ;
; 18.751 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.287      ;
; 18.768 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.270      ;
; 18.778 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.260      ;
; 18.935 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.103      ;
; 18.935 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.103      ;
; 18.935 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.103      ;
; 18.935 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.103      ;
; 18.935 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.103      ;
; 18.936 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.102      ;
; 18.936 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.102      ;
; 18.936 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.102      ;
; 18.937 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.937 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.101      ;
; 18.938 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.100      ;
; 18.938 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.100      ;
; 18.940 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.940 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.940 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.940 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.940 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.940 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.098      ;
; 18.941 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.097      ;
; 18.941 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.097      ;
; 18.942 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.096      ;
; 18.942 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.096      ;
; 19.053 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.985      ;
; 19.053 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.985      ;
; 19.054 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.984      ;
; 19.055 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.983      ;
; 19.055 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.983      ;
; 19.056 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.982      ;
; 19.056 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.982      ;
; 19.059 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.979      ;
; 19.061 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.977      ;
; 19.061 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.977      ;
; 19.062 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.976      ;
; 19.065 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.973      ;
; 19.065 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.973      ;
; 19.068 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.970      ;
; 19.087 ; hex_indicators[8]  ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.951      ;
; 19.087 ; hex_indicators[8]  ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.951      ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.445 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_3_count[0] ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_out[3]     ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_2_count[0] ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_out[2]     ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_1_count[0] ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_out[1]     ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_0_count[0] ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; button_debounce:debounce_inst|button_out[0]     ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; button_debounce:debounce_inst|clk_div[15]       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.633 ; button_debounce:debounce_inst|button_3_count[3] ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.640 ; button_debounce:debounce_inst|button_1_count[3] ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.646 ; button_debounce:debounce_inst|button_0_count[3] ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.659 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.945      ;
; 0.660 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.660 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.660 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.661 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.947      ;
; 0.661 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.947      ;
; 0.662 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.663 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.663 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.663 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.664 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.950      ;
; 0.664 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.950      ;
; 0.665 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.665 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.684 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.970      ;
; 0.687 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.973      ;
; 0.687 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.973      ;
; 0.690 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.691 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.691 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.693 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.979      ;
; 0.696 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.982      ;
; 0.696 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.982      ;
; 0.697 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.983      ;
; 0.697 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.983      ;
; 0.698 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.984      ;
; 0.699 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.699 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.763 ; rst_s                                           ; rst                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.769 ; switch_s[0]                                     ; rst_s                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.810 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.810 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.811 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.811 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.812 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.812 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.812 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.812 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.812 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.812 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.814 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.814 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.815 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.815 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.816 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.816 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.816 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.817 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.968 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; button_debounce:debounce_inst|clk_div[9]        ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; button_debounce:debounce_inst|clk_div[11]       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; button_debounce:debounce_inst|clk_div[2]        ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; button_debounce:debounce_inst|clk_div[4]        ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; button_debounce:debounce_inst|clk_div[7]        ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; button_debounce:debounce_inst|clk_div[13]       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; button_debounce:debounce_inst|clk_div[14]       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; button_debounce:debounce_inst|button_2_count[2] ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.984 ; button_debounce:debounce_inst|button_1_count[1] ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.992 ; button_debounce:debounce_inst|button_0_count[2] ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; button_debounce:debounce_inst|button_0_count[1] ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 1.001 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.004 ; hex_indicators[0]                               ; DE1_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.005 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.005 ; hex_indicators[4]                               ; DE1_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.292      ;
; 1.007 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; hex_indicators[3]                               ; DE1_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.295      ;
; 1.009 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.011 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.013 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.013 ; hex_indicators[3]                               ; DE1_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.445 ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]         ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[2]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|refresh_flag                        ; SDRAM_DP64_I:SDRAM_controller|refresh_flag                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|read_req                            ; SDRAM_DP64_I:SDRAM_controller|read_req                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|state.S_READ                        ; SDRAM_DP64_I:SDRAM_controller|state.S_READ                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|word_address[0]                     ; SDRAM_DP64_I:SDRAM_controller|word_address[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|word_address[1]                     ; SDRAM_DP64_I:SDRAM_controller|word_address[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|init_flag                           ; SDRAM_DP64_I:SDRAM_controller|init_flag                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|p2_req_flag                         ; SDRAM_DP64_I:SDRAM_controller|p2_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[0]                        ; interrupt_controller:intcon_inst|status[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[3]                        ; interrupt_controller:intcon_inst|status[3]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[7]                        ; interrupt_controller:intcon_inst|status[7]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|rx_active                       ; serial:serial_inst|UART:UART_inst|rx_active                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[6]                        ; interrupt_controller:intcon_inst|status[6]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|tx_active                                  ; keyboard:keyboard_inst|tx_active                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]     ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done             ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit          ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[10]                       ; interrupt_controller:intcon_inst|status[10]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[14]                       ; interrupt_controller:intcon_inst|status[14]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst1|write_active                                      ; IOMM:IOMM_inst1|write_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                         ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                   ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|p1_ready                            ; DE1_SRAM_controller:SRAM_inst|p1_ready                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst1|read_active                                       ; IOMM:IOMM_inst1|read_active                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                       ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[0]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[1]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[2]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst0|write_active                                      ; IOMM:IOMM_inst0|write_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst0|read_active                                       ; IOMM:IOMM_inst0|read_active                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|p1_req_flag            ; DE1_flash_controller:flash_controller_inst|p1_req_flag            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE  ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|p1_ready               ; DE1_flash_controller:flash_controller_inst|p1_ready               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM64:IOMM_inst2|write_active                                    ; IOMM64:IOMM_inst2|write_active                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|wren                                ; SDRAM_DP64_I:SDRAM_controller|wren                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|status[15]                       ; interrupt_controller:intcon_inst|status[15]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[0]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[2]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[0]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_active                       ; serial:serial_inst|UART:UART_inst|tx_active                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[9]                     ; serial:serial_inst|UART:UART_inst|tx_frame[9]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[8]                     ; serial:serial_inst|UART:UART_inst|tx_frame[8]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[7]                     ; serial:serial_inst|UART:UART_inst|tx_frame[7]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[6]                     ; serial:serial_inst|UART:UART_inst|tx_frame[6]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[5]                     ; serial:serial_inst|UART:UART_inst|tx_frame[5]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[4]                     ; serial:serial_inst|UART:UART_inst|tx_frame[4]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[3]                     ; serial:serial_inst|UART:UART_inst|tx_frame[3]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[2]                     ; serial:serial_inst|UART:UART_inst|tx_frame[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|UART:UART_inst|tx_frame[1]                     ; serial:serial_inst|UART:UART_inst|tx_frame[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|tx_active                                      ; serial:serial_inst|tx_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[2]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM64:IOMM_inst2|write_ready                                     ; IOMM64:IOMM_inst2|write_ready                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst0|write_ready                                       ; IOMM:IOMM_inst0|write_ready                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst1|write_ready                                       ; IOMM:IOMM_inst1|write_ready                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst0|read_ready                                        ; IOMM:IOMM_inst0|read_ready                                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IOMM:IOMM_inst1|read_ready                                        ; IOMM:IOMM_inst1|read_ready                                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[3]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[3]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NeonFox:CPU_inst|take_jmp_hold                                    ; NeonFox:CPU_inst|take_jmp_hold                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NeonFox:CPU_inst|take_brx_hold                                    ; NeonFox:CPU_inst|take_brx_hold                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NeonFox:CPU_inst|pc_ret_hold                                      ; NeonFox:CPU_inst|pc_ret_hold                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_brx                  ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_brx                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|timer[0]                         ; interrupt_controller:intcon_inst|timer[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; interrupt_controller:intcon_inst|timer[1]                         ; interrupt_controller:intcon_inst|timer[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NeonFox:CPU_inst|prev_int_rq                                      ; NeonFox:CPU_inst|prev_int_rq                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[3]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[3]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[3]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|flash_we_n             ; DE1_flash_controller:flash_controller_inst|flash_we_n             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|flash_reset_n          ; DE1_flash_controller:flash_controller_inst|flash_reset_n          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_flash_controller:flash_controller_inst|flash_oe_n             ; DE1_flash_controller:flash_controller_inst|flash_oe_n             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_we_n                           ; DE1_SRAM_controller:SRAM_inst|sram_we_n                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DE1_SRAM_controller:SRAM_inst|sram_oe_n                           ; DE1_SRAM_controller:SRAM_inst|sram_oe_n                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]                         ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'mem_clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 2.616 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 4.577      ;
; 2.649 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.595      ;
; 2.649 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.595      ;
; 2.649 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.595      ;
; 2.649 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.595      ;
; 2.731 ; SDRAM_DP64_I:SDRAM_controller|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.145      ; 4.676      ;
; 2.741 ; SDRAM_DP64_I:SDRAM_controller|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.138      ; 4.679      ;
; 2.746 ; SDRAM_DP64_I:SDRAM_controller|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.145      ; 4.691      ;
; 2.755 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 4.716      ;
; 2.959 ; SDRAM_DP64_I:SDRAM_controller|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 4.895      ;
; 2.982 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 4.925      ;
; 2.994 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 4.937      ;
; 3.006 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.952      ;
; 3.006 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.952      ;
; 3.006 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.952      ;
; 3.021 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.967      ;
; 3.021 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.967      ;
; 3.027 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.973      ;
; 3.027 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.973      ;
; 3.030 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.976      ;
; 3.033 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.979      ;
; 3.033 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.979      ;
; 3.036 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.982      ;
; 3.039 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 5.000      ;
; 3.043 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.989      ;
; 3.046 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.992      ;
; 3.046 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 4.992      ;
; 3.050 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 5.011      ;
; 3.082 ; SDRAM_DP64_I:SDRAM_controller|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.145      ; 5.027      ;
; 3.085 ; SDRAM_DP64_I:SDRAM_controller|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.145      ; 5.030      ;
; 3.086 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 5.032      ;
; 3.101 ; SDRAM_DP64_I:SDRAM_controller|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.145      ; 5.046      ;
; 3.102 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 5.048      ;
; 3.105 ; SDRAM_DP64_I:SDRAM_controller|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.041      ;
; 3.118 ; SDRAM_DP64_I:SDRAM_controller|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.054      ;
; 3.135 ; SDRAM_DP64_I:SDRAM_controller|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.071      ;
; 3.135 ; SDRAM_DP64_I:SDRAM_controller|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.071      ;
; 3.159 ; SDRAM_DP64_I:SDRAM_controller|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.138      ; 5.097      ;
; 3.223 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 5.169      ;
; 3.231 ; SDRAM_DP64_I:SDRAM_controller|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.167      ;
; 3.319 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 5.262      ;
; 3.355 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 5.316      ;
; 3.359 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 5.302      ;
; 3.387 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.161      ; 5.348      ;
; 3.417 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 5.363      ;
; 3.434 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.146      ; 5.380      ;
; 3.464 ; SDRAM_DP64_I:SDRAM_controller|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.400      ;
; 3.466 ; SDRAM_DP64_I:SDRAM_controller|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.402      ;
; 3.516 ; SDRAM_DP64_I:SDRAM_controller|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.136      ; 5.452      ;
; 3.744 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 5.687      ;
; 3.868 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 1.143      ; 5.811      ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 13.231 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 6.804      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[12]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[14]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[6]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[25]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.799      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[26]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[26]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[13]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[18]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.246 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[19]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.807      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|alu_op1[2]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.798      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.798      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.798      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[9]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[0]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|alu_op1[1]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[10]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[20]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[20]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[21]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[21]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[21]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|IO_wren1                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|IO_wren2                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[6]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[5]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 6.800      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[3]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 6.800      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 6.800      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 6.800      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[27]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[22]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[22]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[22]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[23]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[23]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[28]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[28]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[18]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[19]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[19]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[19]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 6.808      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[20]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[0]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[10]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.805      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|regf_wren1                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|regf_wren2                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|alu_op1[3]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|take_jmp_hold                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|take_jmp1                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|take_brx_hold                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|take_brx1                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|pc_ret_hold                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|pc_ret1                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|extend_flush                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 6.796      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|address_select1                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.798      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|address_select2                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 6.798      ;
; 13.247 ; rst       ; NeonFox:CPU_inst|alu_op1[0]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 6.801      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|decoder_prev_hazard           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 6.801      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 6.803      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[8]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 6.803      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[7]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 6.803      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[11]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 6.803      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[12]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.805      ;
; 13.248 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.804      ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 4.058      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.059      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.059      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.059      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.012      ; 4.065      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.059      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 4.055      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 4.055      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 4.055      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 4.055      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 4.059      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.005     ; 4.048      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.005     ; 4.048      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 4.055      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 4.049      ;
; 35.985 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.005     ; 4.048      ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.058      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.048      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.048      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.048      ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[0]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[0]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[1]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[1]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[2]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[2]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[3]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[3]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[4]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[4]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[5]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[5]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[6]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[6]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[7]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[7]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[8]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[8]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[9]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[9]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[0]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[0]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 4.041      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[1]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[1]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 4.041      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[2]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[2]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 4.041      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[3]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[3]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 4.041      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[4]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[4]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[5]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[5]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[6]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[6]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[7]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[7]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[8]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[8]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[9]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[9]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 4.040      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[10]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[10]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[10]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[10]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 4.041      ;
; 3.767 ; rst       ; keyboard:keyboard_inst|tx_active                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 4.072      ;
; 3.767 ; rst       ; IOMM:IOMM_inst1|write_active                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|prev_p1_req                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[3]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_ready                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; IOMM:IOMM_inst1|read_active                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.055      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_READ                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; IOMM:IOMM_inst1|write_data[11]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.048      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_data[11]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.048      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_WRITE               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.062      ;
; 3.767 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_from_mem[11]                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 4.061      ;
; 3.767 ; rst       ; IOMM:IOMM_inst1|read_data[11]                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 4.061      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_data[27]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.060      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_data[11]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_data[59]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_data[43]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_data[27]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_data[11]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_data[43]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_data[59]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 4.065      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_increment[11]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|write_address_low[11]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[11]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[11]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[12]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[12]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[13]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[13]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_increment[14]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; IOMM64:IOMM_inst2|read_address_low[14]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.049      ;
; 3.767 ; rst       ; keyboard:keyboard_inst|to_CPU[6]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 4.061      ;
; 3.767 ; rst       ; serial:serial_inst|to_CPU[6]                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 4.063      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|state.S_INIT        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 4.064      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_active                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.052      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|read_active                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.059      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|prev_p1_req         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 4.064      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|p1_req_flag         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 4.064      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_WRITE ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 4.064      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 4.068      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.067      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.067      ;
; 3.767 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.067      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_increment[0]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_address_low[0]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_increment[1]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_address_low[1]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_increment[2]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_address_low[2]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_increment[3]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
; 3.767 ; rst       ; IOMM:IOMM_inst0|write_address_low[3]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.054      ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg4  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 14.118 ; 20.000       ; 5.882          ; Port Rate        ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'mem_clk'                                             ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; 14.118 ; 20.000       ; 5.882          ; Port Rate ; mem_clk ; Rise       ; sdram_clk ;
+--------+--------------+----------------+-----------+---------+------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[0]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[1]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[2]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[3]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[4]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[5]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[6]               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[0] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[1] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[2] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[3] ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[0]     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[0]     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[1]     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[1]     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[2]     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[2]     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[3]     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[3]     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[0]       ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[0]       ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[1]       ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[1]       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 7.292 ; 7.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 6.513 ; 6.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 6.524 ; 6.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 6.538 ; 6.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 6.547 ; 6.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 7.292 ; 7.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 7.259 ; 7.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 7.130 ; 7.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 7.206 ; 7.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 6.944 ; 6.944 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 6.679 ; 6.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 6.722 ; 6.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 6.785 ; 6.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 6.771 ; 6.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 6.639 ; 6.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 6.944 ; 6.944 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 6.896 ; 6.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 6.551 ; 6.551 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 6.873 ; 6.873 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 6.903 ; 6.903 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 6.371 ; 6.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 6.655 ; 6.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 6.327 ; 6.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 6.793 ; 6.793 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 6.641 ; 6.641 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 6.521 ; 6.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 7.279 ; 7.279 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 7.279 ; 7.279 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 7.267 ; 7.267 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 7.097 ; 7.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 6.915 ; 6.915 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 6.728 ; 6.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 6.701 ; 6.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 6.230 ; 6.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 6.663 ; 6.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 7.200 ; 7.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 7.249 ; 7.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 7.095 ; 7.095 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 6.788 ; 6.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 6.808 ; 6.808 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 7.189 ; 7.189 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 7.138 ; 7.138 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 7.089 ; 7.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -6.265 ; -6.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -6.265 ; -6.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -6.276 ; -6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -6.290 ; -6.290 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -6.299 ; -6.299 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -7.044 ; -7.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -7.011 ; -7.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -6.882 ; -6.882 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -6.958 ; -6.958 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -5.742 ; -5.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -6.421 ; -6.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -5.742 ; -5.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -6.398 ; -6.398 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -6.327 ; -6.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -6.250 ; -6.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -6.282 ; -6.282 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -5.815 ; -5.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -5.744 ; -5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -6.435 ; -6.435 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -6.351 ; -6.351 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -5.846 ; -5.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -6.383 ; -6.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -5.931 ; -5.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -6.316 ; -6.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -6.315 ; -6.315 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -6.264 ; -6.264 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -5.982 ; -5.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -7.031 ; -7.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -7.019 ; -7.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -6.849 ; -6.849 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -6.667 ; -6.667 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -6.480 ; -6.480 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -6.453 ; -6.453 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -5.982 ; -5.982 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -6.415 ; -6.415 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -6.952 ; -6.952 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -7.001 ; -7.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -6.847 ; -6.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -6.540 ; -6.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -6.560 ; -6.560 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -6.941 ; -6.941 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -6.890 ; -6.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -6.841 ; -6.841 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 5.902 ; 5.902 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 5.890 ; 5.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 5.002 ; 5.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 5.331 ; 5.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 5.316 ; 5.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 5.106 ; 5.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 5.012 ; 5.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 5.306 ; 5.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 5.074 ; 5.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 5.068 ; 5.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 5.304 ; 5.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.986 ; 4.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.960 ; 4.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.999 ; 4.999 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 5.265 ; 5.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 5.263 ; 5.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 5.308 ; 5.308 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 5.902 ; 5.902 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 5.083 ; 5.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.968 ; 4.968 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 5.855 ; 5.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.717 ; 4.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 5.006 ; 5.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 5.000 ; 5.000 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 5.278 ; 5.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.629 ; 5.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.855 ; 5.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.266 ; 5.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.422 ; 4.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.998 ; 4.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 5.781 ; 5.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 5.781 ; 5.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 5.471 ; 5.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 5.392 ; 5.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.792 ; 4.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 5.076 ; 5.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.653 ; 4.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 5.087 ; 5.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 5.424 ; 5.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 5.019 ; 5.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 5.123 ; 5.123 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 5.356 ; 5.356 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 5.905 ; 5.905 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 5.396 ; 5.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 5.905 ; 5.905 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 5.080 ; 5.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.783 ; 4.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.768 ; 4.768 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.122 ; 5.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.268 ; 5.268 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.996 ; 4.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.138 ; 5.138 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.501 ; 5.501 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.155 ; 5.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.142 ; 5.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.119 ; 5.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 5.196 ; 5.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 5.454 ; 5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 5.139 ; 5.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 5.454 ; 5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 5.067 ; 5.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 5.260 ; 5.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 6.680 ; 6.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 6.680 ; 6.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 6.422 ; 6.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 6.345 ; 6.345 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 6.609 ; 6.609 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 5.014 ; 5.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 5.020 ; 5.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 5.021 ; 5.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 5.257 ; 5.257 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 5.583 ; 5.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 5.277 ; 5.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 5.563 ; 5.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 5.891 ; 5.891 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 5.644 ; 5.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 6.394 ; 6.394 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 6.405 ; 6.405 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 6.408 ; 6.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.026 ; 5.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.709 ; 4.709 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.716 ; 4.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 5.303 ; 5.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.698 ; 4.698 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.974 ; 4.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.958 ; 4.958 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.806 ; 4.806 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.715 ; 4.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.258 ; 5.258 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.231 ; 5.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 5.830 ; 5.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 1.237 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 1.237 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 5.890 ; 5.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 5.002 ; 5.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 5.331 ; 5.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 5.316 ; 5.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 5.106 ; 5.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 5.012 ; 5.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 5.306 ; 5.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 5.074 ; 5.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 5.068 ; 5.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 5.304 ; 5.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.986 ; 4.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.960 ; 4.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.999 ; 4.999 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 5.265 ; 5.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 5.263 ; 5.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 5.308 ; 5.308 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 5.902 ; 5.902 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 5.083 ; 5.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.968 ; 4.968 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 4.717 ; 4.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.717 ; 4.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 5.006 ; 5.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 5.000 ; 5.000 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 5.278 ; 5.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.629 ; 5.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.855 ; 5.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.266 ; 5.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.422 ; 4.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.998 ; 4.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 4.653 ; 4.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 5.781 ; 5.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 5.471 ; 5.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 5.392 ; 5.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.792 ; 4.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 5.076 ; 5.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.653 ; 4.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 5.087 ; 5.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 5.424 ; 5.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 5.019 ; 5.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 5.123 ; 5.123 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 5.356 ; 5.356 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 5.396 ; 5.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 5.396 ; 5.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 5.905 ; 5.905 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 5.080 ; 5.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.768 ; 4.768 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.783 ; 4.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.768 ; 4.768 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.122 ; 5.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.268 ; 5.268 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.996 ; 4.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.138 ; 5.138 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.501 ; 5.501 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.155 ; 5.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.142 ; 5.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.119 ; 5.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 5.196 ; 5.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 5.139 ; 5.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 5.139 ; 5.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 5.454 ; 5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 5.067 ; 5.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 5.260 ; 5.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 5.014 ; 5.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 6.680 ; 6.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 6.422 ; 6.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 6.345 ; 6.345 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 6.609 ; 6.609 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 5.014 ; 5.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 5.020 ; 5.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 5.021 ; 5.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 5.257 ; 5.257 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 5.583 ; 5.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 5.277 ; 5.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 5.563 ; 5.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 5.891 ; 5.891 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 5.644 ; 5.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 6.394 ; 6.394 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 6.405 ; 6.405 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 6.408 ; 6.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.698 ; 4.698 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.026 ; 5.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.709 ; 4.709 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.716 ; 4.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 5.303 ; 5.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.698 ; 4.698 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.974 ; 4.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.958 ; 4.958 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.806 ; 4.806 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.715 ; 4.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.258 ; 5.258 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.231 ; 5.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 5.830 ; 5.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 1.237 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 1.237 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.670 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.670 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.990 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.254 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.512 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.502 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.058 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.058 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.073 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.083 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.083 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.064 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.064 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.668 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 5.839 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.849 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.567 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.577 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.987 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.987 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.668 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.962 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.259 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.259 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.253 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.273 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.544 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.815 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.425 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.670 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.670 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.990 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.254 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.512 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.502 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.058 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.058 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.073 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.043 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.083 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.083 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.070 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.064 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.064 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.686 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.668 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 5.839 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.849 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.567 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.577 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.987 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.987 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.668 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.962 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.259 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.259 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.537 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.253 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.273 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.547 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.544 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.815 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.670     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.670     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.990     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.254     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.512     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.502     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.058     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.058     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.073     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.083     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.083     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.064     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.064     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.668     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 5.839     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.849     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.567     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.577     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.987     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.987     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.668     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.962     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.259     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.259     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.253     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.273     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.544     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.815     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 4.425     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 4.670     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 4.670     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.990     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.254     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.512     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.502     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 5.058     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.058     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.073     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 5.043     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.083     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.083     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.070     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.064     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.064     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 4.686     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.668     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 5.839     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.849     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.567     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.577     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.987     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.987     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 4.668     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 4.962     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 5.259     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.259     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 5.537     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 5.253     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 5.273     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 5.547     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.544     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.815     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 10.038 ; 0.000         ;
; mem_clk                              ; 16.015 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 19.387 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; mem_clk                              ; 1.094 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Recovery Summary                                   ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 16.674 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 37.770 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Removal Summary                                   ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 2.110 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[1] ; 2.111 ; 0.000         ;
+--------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[2] ; 10.000 ; 0.000         ;
; clk                                  ; 10.000 ; 0.000         ;
; mem_clk                              ; 15.000 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 10.038 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.744      ;
; 10.081 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.705      ;
; 10.083 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.704      ;
; 10.083 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.704      ;
; 10.091 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.244     ; 3.697      ;
; 10.092 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.694      ;
; 10.098 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.688      ;
; 10.131 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.650      ;
; 10.133 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.647      ;
; 10.142 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.639      ;
; 10.142 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.638      ;
; 10.151 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.630      ;
; 10.152 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.629      ;
; 10.153 ; sdram_dq[8]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[8]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.247     ; 3.632      ;
; 10.156 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.624      ;
; 10.156 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.631      ;
; 10.156 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.631      ;
; 10.158 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.624      ;
; 10.160 ; sdram_dq[0]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[0]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.621      ;
; 10.163 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.623      ;
; 10.168 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.619      ;
; 10.168 ; sdram_dq[2]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[2]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.614      ;
; 10.170 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.617      ;
; 10.173 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.614      ;
; 10.174 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.613      ;
; 10.176 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.611      ;
; 10.182 ; sdram_dq[11]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[11] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.244     ; 3.606      ;
; 10.189 ; sdram_dq[3]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[3]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.593      ;
; 10.191 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.596      ;
; 10.194 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.593      ;
; 10.200 ; sdram_dq[9]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[9]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.586      ;
; 10.203 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.584      ;
; 10.217 ; sdram_dq[13]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[13] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.565      ;
; 10.221 ; sdram_dq[14]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[14] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.560      ;
; 10.240 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.247     ; 3.545      ;
; 10.243 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.538      ;
; 10.243 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.539      ;
; 10.244 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.537      ;
; 10.247 ; sdram_dq[15]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[15] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.533      ;
; 10.262 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.518      ;
; 10.271 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.515      ;
; 10.291 ; sdram_dq[7]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.495      ;
; 10.297 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.247     ; 3.488      ;
; 10.299 ; DE1_SRAM_controller:SRAM_inst|sram_a[4]                   ; sram_a[4]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 3.024      ;
; 10.310 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.476      ;
; 10.314 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.473      ;
; 10.317 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.470      ;
; 10.318 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.469      ;
; 10.318 ; sdram_dq[5]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[5]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.469      ;
; 10.319 ; DE1_SRAM_controller:SRAM_inst|sram_a[1]                   ; sram_a[1]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 3.004      ;
; 10.327 ; sdram_dq[4]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[4]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.246     ; 3.459      ;
; 10.374 ; sdram_dq[10]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.407      ;
; 10.381 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data2[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.401      ;
; 10.393 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.247     ; 3.392      ;
; 10.410 ; DE1_SRAM_controller:SRAM_inst|sram_a[2]                   ; sram_a[2]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.913      ;
; 10.411 ; DE1_SRAM_controller:SRAM_inst|sram_a[3]                   ; sram_a[3]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.912      ;
; 10.422 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.244     ; 3.366      ;
; 10.423 ; DE1_SRAM_controller:SRAM_inst|sram_a[17]                  ; sram_a[17]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.900      ;
; 10.423 ; sdram_dq[7]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.358      ;
; 10.425 ; DE1_SRAM_controller:SRAM_inst|sram_a[16]                  ; sram_a[16]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.898      ;
; 10.432 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data3[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.355      ;
; 10.432 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.355      ;
; 10.435 ; DE1_SRAM_controller:SRAM_inst|sram_a[15]                  ; sram_a[15]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.888      ;
; 10.442 ; sdram_dq[10]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data0[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.338      ;
; 10.455 ; sdram_dq[12]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[12] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.245     ; 3.332      ;
; 10.479 ; sdram_dq[10]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data1[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.244     ; 3.309      ;
; 10.483 ; sdram_dq[6]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[6]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.297      ;
; 10.495 ; sdram_dq[10]                                              ; SDRAM_DP64_I:SDRAM_controller|p2_data2[10] ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.250     ; 3.287      ;
; 10.526 ; sdram_dq[7]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data1[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.255      ;
; 10.538 ; sdram_dq[7]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data0[7]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.252     ; 3.242      ;
; 10.564 ; sdram_dq[1]                                               ; SDRAM_DP64_I:SDRAM_controller|p2_data3[1]  ; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.251     ; 3.217      ;
; 10.595 ; DE1_SRAM_controller:SRAM_inst|sram_a[0]                   ; sram_a[0]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.728      ;
; 10.610 ; DE1_flash_controller:flash_controller_inst|flash_a[17]    ; flash_a[17]                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.676     ; 2.714      ;
; 10.611 ; DE1_flash_controller:flash_controller_inst|flash_a[0]     ; flash_a[0]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.671     ; 2.718      ;
; 10.612 ; DE1_SRAM_controller:SRAM_inst|sram_a[13]                  ; sram_a[13]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.711      ;
; 10.632 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[1]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.689      ;
; 10.633 ; DE1_flash_controller:flash_controller_inst|flash_data[6]  ; flash_d[6]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.674     ; 2.693      ;
; 10.642 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[0]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.679      ;
; 10.650 ; DE1_SRAM_controller:SRAM_inst|sram_oe_n                   ; sram_oe_n                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.671      ;
; 10.668 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[15]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.653      ;
; 10.688 ; DE1_SRAM_controller:SRAM_inst|sram_a[14]                  ; sram_a[14]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.635      ;
; 10.711 ; DE1_flash_controller:flash_controller_inst|flash_data[5]  ; flash_d[5]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.674     ; 2.615      ;
; 10.727 ; DE1_flash_controller:flash_controller_inst|flash_data[4]  ; flash_d[4]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.674     ; 2.599      ;
; 10.731 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[3]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.590      ;
; 10.741 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[2]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.580      ;
; 10.744 ; DE1_SRAM_controller:SRAM_inst|sram_a[12]                  ; sram_a[12]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.677     ; 2.579      ;
; 10.749 ; DE1_SRAM_controller:SRAM_inst|sram_a[9]                   ; sram_a[9]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.673     ; 2.578      ;
; 10.761 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[13]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.560      ;
; 10.763 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[14]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.558      ;
; 10.771 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; sram_d[10]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.679     ; 2.550      ;
; 10.776 ; DE1_SRAM_controller:SRAM_inst|sram_a[10]                  ; sram_a[10]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.673     ; 2.551      ;
; 10.777 ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[6]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.680     ; 2.543      ;
; 10.787 ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; flash_d[7]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.680     ; 2.533      ;
; 10.806 ; DE1_SRAM_controller:SRAM_inst|sram_data[7]                ; sram_d[7]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.668     ; 2.526      ;
; 10.815 ; DE1_SRAM_controller:SRAM_inst|sram_data[1]                ; sram_d[1]                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.667     ; 2.518      ;
; 10.831 ; DE1_flash_controller:flash_controller_inst|flash_a[2]     ; flash_a[2]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.671     ; 2.498      ;
; 10.841 ; DE1_flash_controller:flash_controller_inst|flash_a[3]     ; flash_a[3]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.671     ; 2.488      ;
; 10.845 ; DE1_flash_controller:flash_controller_inst|flash_a[15]    ; flash_a[15]                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.675     ; 2.480      ;
; 10.851 ; DE1_flash_controller:flash_controller_inst|flash_a[6]     ; flash_a[6]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.671     ; 2.478      ;
; 10.855 ; DE1_flash_controller:flash_controller_inst|flash_a[9]     ; flash_a[9]                                 ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -1.671     ; 2.474      ;
+--------+-----------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'mem_clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 16.015 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.737      ;
; 16.141 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.611      ;
; 16.220 ; SDRAM_DP64_I:SDRAM_controller|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.530      ;
; 16.250 ; SDRAM_DP64_I:SDRAM_controller|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.500      ;
; 16.254 ; SDRAM_DP64_I:SDRAM_controller|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.496      ;
; 16.274 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.482      ;
; 16.296 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.460      ;
; 16.298 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.454      ;
; 16.303 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.464      ;
; 16.304 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.463      ;
; 16.332 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.425      ;
; 16.342 ; SDRAM_DP64_I:SDRAM_controller|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.408      ;
; 16.345 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.407      ;
; 16.366 ; SDRAM_DP64_I:SDRAM_controller|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.251      ; 2.385      ;
; 16.372 ; SDRAM_DP64_I:SDRAM_controller|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.378      ;
; 16.376 ; SDRAM_DP64_I:SDRAM_controller|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.374      ;
; 16.392 ; SDRAM_DP64_I:SDRAM_controller|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.358      ;
; 16.398 ; SDRAM_DP64_I:SDRAM_controller|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.358      ;
; 16.399 ; SDRAM_DP64_I:SDRAM_controller|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.351      ;
; 16.400 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.367      ;
; 16.403 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.353      ;
; 16.407 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.349      ;
; 16.413 ; SDRAM_DP64_I:SDRAM_controller|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.343      ;
; 16.420 ; SDRAM_DP64_I:SDRAM_controller|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.336      ;
; 16.428 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.329      ;
; 16.428 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.329      ;
; 16.438 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.319      ;
; 16.438 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.319      ;
; 16.441 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.326      ;
; 16.443 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.314      ;
; 16.443 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.314      ;
; 16.448 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.309      ;
; 16.448 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.309      ;
; 16.450 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.307      ;
; 16.451 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.306      ;
; 16.451 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.306      ;
; 16.452 ; SDRAM_DP64_I:SDRAM_controller|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.250      ; 2.298      ;
; 16.457 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.295      ;
; 16.464 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.293      ;
; 16.464 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.293      ;
; 16.467 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.252      ; 2.285      ;
; 16.468 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.289      ;
; 16.488 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.279      ;
; 16.539 ; SDRAM_DP64_I:SDRAM_controller|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.217      ;
; 16.541 ; SDRAM_DP64_I:SDRAM_controller|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.251      ; 2.210      ;
; 16.545 ; SDRAM_DP64_I:SDRAM_controller|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.256      ; 2.211      ;
; 16.588 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.267      ; 2.179      ;
; 16.606 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.151      ;
; 16.606 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.151      ;
; 16.606 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.151      ;
; 16.606 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 20.000       ; 0.257      ; 2.151      ;
+--------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                               ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 19.387 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.646      ;
; 19.393 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.640      ;
; 19.393 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.640      ;
; 19.393 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.640      ;
; 19.393 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.640      ;
; 19.394 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.639      ;
; 19.394 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.639      ;
; 19.395 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.638      ;
; 19.395 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.638      ;
; 19.396 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.637      ;
; 19.396 ; hex_indicators[11] ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.637      ;
; 19.397 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.636      ;
; 19.398 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.635      ;
; 19.399 ; hex_indicators[5]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.634      ;
; 19.476 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.557      ;
; 19.477 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.556      ;
; 19.479 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.554      ;
; 19.480 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.553      ;
; 19.480 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.553      ;
; 19.481 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.552      ;
; 19.481 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.552      ;
; 19.481 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.552      ;
; 19.482 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.551      ;
; 19.483 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.550      ;
; 19.485 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.548      ;
; 19.485 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.548      ;
; 19.485 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.548      ;
; 19.486 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.547      ;
; 19.487 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.546      ;
; 19.487 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.546      ;
; 19.487 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.546      ;
; 19.487 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.546      ;
; 19.487 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.546      ;
; 19.488 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.545      ;
; 19.489 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.544      ;
; 19.489 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.544      ;
; 19.489 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.544      ;
; 19.490 ; hex_indicators[12] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.543      ;
; 19.490 ; hex_indicators[4]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.543      ;
; 19.490 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.543      ;
; 19.490 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.543      ;
; 19.490 ; hex_indicators[0]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.543      ;
; 19.491 ; hex_indicators[3]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.542      ;
; 19.493 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.540      ;
; 19.493 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.540      ;
; 19.494 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.539      ;
; 19.494 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.539      ;
; 19.495 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.538      ;
; 19.496 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.537      ;
; 19.497 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.536      ;
; 19.497 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.536      ;
; 19.498 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.535      ;
; 19.499 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.534      ;
; 19.499 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.534      ;
; 19.501 ; hex_indicators[10] ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.532      ;
; 19.504 ; hex_indicators[14] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.529      ;
; 19.557 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.476      ;
; 19.558 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.475      ;
; 19.559 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.474      ;
; 19.559 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.474      ;
; 19.559 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.474      ;
; 19.560 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.473      ;
; 19.560 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.473      ;
; 19.560 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.473      ;
; 19.561 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.472      ;
; 19.561 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.472      ;
; 19.561 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.472      ;
; 19.561 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.472      ;
; 19.561 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.472      ;
; 19.562 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.471      ;
; 19.562 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.471      ;
; 19.562 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.471      ;
; 19.562 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.471      ;
; 19.563 ; hex_indicators[9]  ; DE1_hex_driver:hex_inst|hex2_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.470      ;
; 19.563 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.470      ;
; 19.565 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.468      ;
; 19.566 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.467      ;
; 19.566 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.467      ;
; 19.566 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.467      ;
; 19.566 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.467      ;
; 19.567 ; hex_indicators[7]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.466      ;
; 19.567 ; hex_indicators[1]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.466      ;
; 19.567 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.466      ;
; 19.568 ; hex_indicators[13] ; DE1_hex_driver:hex_inst|hex3_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.465      ;
; 19.594 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.439      ;
; 19.594 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.439      ;
; 19.595 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.438      ;
; 19.595 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.438      ;
; 19.596 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.437      ;
; 19.596 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.437      ;
; 19.597 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.436      ;
; 19.600 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.433      ;
; 19.602 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[5] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.431      ;
; 19.602 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.431      ;
; 19.603 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[2] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.430      ;
; 19.605 ; hex_indicators[6]  ; DE1_hex_driver:hex_inst|hex1_q[3] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.428      ;
; 19.605 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[4] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.428      ;
; 19.608 ; hex_indicators[2]  ; DE1_hex_driver:hex_inst|hex0_q[6] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.425      ;
; 19.613 ; hex_indicators[8]  ; DE1_hex_driver:hex_inst|hex2_q[0] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.420      ;
; 19.613 ; hex_indicators[8]  ; DE1_hex_driver:hex_inst|hex2_q[1] ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 0.420      ;
+--------+--------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_3_count[0] ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[3]     ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_2_count[0] ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[2]     ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_1_count[0] ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[1]     ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_0_count[0] ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; button_debounce:debounce_inst|button_out[0]     ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; button_debounce:debounce_inst|clk_div[15]       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; button_debounce:debounce_inst|button_3_count[3] ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; button_debounce:debounce_inst|button_1_count[3] ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; button_debounce:debounce_inst|button_0_count[3] ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.260 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.413      ;
; 0.261 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.414      ;
; 0.261 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.414      ;
; 0.261 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.414      ;
; 0.262 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.415      ;
; 0.263 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.416      ;
; 0.263 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.416      ;
; 0.264 ; hex_indicators[15]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.417      ;
; 0.265 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.418      ;
; 0.265 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.418      ;
; 0.266 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.419      ;
; 0.266 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.419      ;
; 0.267 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.420      ;
; 0.267 ; hex_indicators[8]                               ; DE1_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.420      ;
; 0.272 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.425      ;
; 0.275 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.428      ;
; 0.275 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.428      ;
; 0.277 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.430      ;
; 0.278 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.431      ;
; 0.278 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.431      ;
; 0.280 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.433      ;
; 0.283 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.436      ;
; 0.284 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.437      ;
; 0.284 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.437      ;
; 0.285 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.438      ;
; 0.285 ; hex_indicators[6]                               ; DE1_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.438      ;
; 0.286 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.439      ;
; 0.286 ; hex_indicators[2]                               ; DE1_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.439      ;
; 0.289 ; switch_s[0]                                     ; rst_s                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.441      ;
; 0.312 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.465      ;
; 0.313 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.466      ;
; 0.313 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.466      ;
; 0.313 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.466      ;
; 0.314 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.467      ;
; 0.314 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.467      ;
; 0.314 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.467      ;
; 0.314 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.467      ;
; 0.315 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.468      ;
; 0.317 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.470      ;
; 0.317 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.470      ;
; 0.318 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.471      ;
; 0.318 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.471      ;
; 0.318 ; hex_indicators[1]                               ; DE1_hex_driver:hex_inst|hex0_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.471      ;
; 0.318 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.471      ;
; 0.319 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.320 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.474      ;
; 0.321 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.474      ;
; 0.321 ; hex_indicators[7]                               ; DE1_hex_driver:hex_inst|hex1_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.474      ;
; 0.322 ; hex_indicators[13]                              ; DE1_hex_driver:hex_inst|hex3_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; hex_indicators[9]                               ; DE1_hex_driver:hex_inst|hex2_q[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; rst_s                                           ; rst                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.358 ; button_debounce:debounce_inst|clk_div[0]        ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; button_debounce:debounce_inst|clk_div[9]        ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; button_debounce:debounce_inst|clk_div[11]       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; button_debounce:debounce_inst|clk_div[2]        ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; button_debounce:debounce_inst|clk_div[4]        ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; button_debounce:debounce_inst|clk_div[7]        ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; button_debounce:debounce_inst|clk_div[13]       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; button_debounce:debounce_inst|clk_div[14]       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; button_debounce:debounce_inst|button_2_count[2] ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; button_debounce:debounce_inst|button_1_count[1] ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; button_debounce:debounce_inst|clk_div[3]        ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; button_debounce:debounce_inst|clk_div[8]        ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; button_debounce:debounce_inst|clk_div[10]       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; button_debounce:debounce_inst|button_0_count[2] ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; button_debounce:debounce_inst|button_0_count[1] ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; button_debounce:debounce_inst|clk_div[5]        ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; button_debounce:debounce_inst|clk_div[6]        ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; button_debounce:debounce_inst|clk_div[12]       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; button_debounce:debounce_inst|button_1_count[2] ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; button_debounce:debounce_inst|button_3_count[1] ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.529      ;
; 0.378 ; button_debounce:debounce_inst|button_2_count[1] ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[6]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.532      ;
; 0.380 ; button_debounce:debounce_inst|button_2_count[3] ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[4]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.534      ;
; 0.381 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.534      ;
; 0.382 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.535      ;
; 0.383 ; hex_indicators[14]                              ; DE1_hex_driver:hex_inst|hex3_q[5]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.536      ;
; 0.383 ; hex_indicators[10]                              ; DE1_hex_driver:hex_inst|hex2_q[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.536      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]         ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[2]               ; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|refresh_flag                        ; SDRAM_DP64_I:SDRAM_controller|refresh_flag                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|read_req                            ; SDRAM_DP64_I:SDRAM_controller|read_req                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|state.S_READ                        ; SDRAM_DP64_I:SDRAM_controller|state.S_READ                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|word_address[0]                     ; SDRAM_DP64_I:SDRAM_controller|word_address[0]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|word_address[1]                     ; SDRAM_DP64_I:SDRAM_controller|word_address[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|init_flag                           ; SDRAM_DP64_I:SDRAM_controller|init_flag                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|p2_req_flag                         ; SDRAM_DP64_I:SDRAM_controller|p2_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[0]                        ; interrupt_controller:intcon_inst|status[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[3]                        ; interrupt_controller:intcon_inst|status[3]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[7]                        ; interrupt_controller:intcon_inst|status[7]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|rx_active                       ; serial:serial_inst|UART:UART_inst|rx_active                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[6]                        ; interrupt_controller:intcon_inst|status[6]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]            ; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]           ; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[3]           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|tx_active                                  ; keyboard:keyboard_inst|tx_active                                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]     ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done             ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit          ; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[10]                       ; interrupt_controller:intcon_inst|status[10]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[14]                       ; interrupt_controller:intcon_inst|status[14]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|write_active                                      ; IOMM:IOMM_inst1|write_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                         ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                   ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                   ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|p1_ready                            ; DE1_SRAM_controller:SRAM_inst|p1_ready                            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|read_active                                       ; IOMM:IOMM_inst1|read_active                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                       ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[0]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[1]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[2]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|write_active                                      ; IOMM:IOMM_inst0|write_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|read_active                                       ; IOMM:IOMM_inst0|read_active                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|p1_req_flag            ; DE1_flash_controller:flash_controller_inst|p1_req_flag            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE  ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|p1_ready               ; DE1_flash_controller:flash_controller_inst|p1_ready               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM64:IOMM_inst2|write_active                                    ; IOMM64:IOMM_inst2|write_active                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|wren                                ; SDRAM_DP64_I:SDRAM_controller|wren                                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|status[15]                       ; interrupt_controller:intcon_inst|status[15]                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[0]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[0]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[2]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[2]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[0]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[0]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_active                       ; serial:serial_inst|UART:UART_inst|tx_active                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[9]                     ; serial:serial_inst|UART:UART_inst|tx_frame[9]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[8]                     ; serial:serial_inst|UART:UART_inst|tx_frame[8]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[7]                     ; serial:serial_inst|UART:UART_inst|tx_frame[7]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[6]                     ; serial:serial_inst|UART:UART_inst|tx_frame[6]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[5]                     ; serial:serial_inst|UART:UART_inst|tx_frame[5]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[4]                     ; serial:serial_inst|UART:UART_inst|tx_frame[4]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[3]                     ; serial:serial_inst|UART:UART_inst|tx_frame[3]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[2]                     ; serial:serial_inst|UART:UART_inst|tx_frame[2]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|UART:UART_inst|tx_frame[1]                     ; serial:serial_inst|UART:UART_inst|tx_frame[1]                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|tx_active                                      ; serial:serial_inst|tx_active                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[2]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[2]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM64:IOMM_inst2|write_ready                                     ; IOMM64:IOMM_inst2|write_ready                                     ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|write_ready                                       ; IOMM:IOMM_inst0|write_ready                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|write_ready                                       ; IOMM:IOMM_inst1|write_ready                                       ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst0|read_ready                                        ; IOMM:IOMM_inst0|read_ready                                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IOMM:IOMM_inst1|read_ready                                        ; IOMM:IOMM_inst1|read_ready                                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]                ; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[3]            ; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[3]            ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|take_jmp_hold                                    ; NeonFox:CPU_inst|take_jmp_hold                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|take_brx_hold                                    ; NeonFox:CPU_inst|take_brx_hold                                    ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|pc_ret_hold                                      ; NeonFox:CPU_inst|pc_ret_hold                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_brx                  ; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_brx                  ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|timer[0]                         ; interrupt_controller:intcon_inst|timer[0]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; interrupt_controller:intcon_inst|timer[1]                         ; interrupt_controller:intcon_inst|timer[1]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeonFox:CPU_inst|prev_int_rq                                      ; NeonFox:CPU_inst|prev_int_rq                                      ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|write_addr[3]               ; serial:serial_inst|queue_8_8:tx_queue|write_addr[3]               ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial:serial_inst|queue_8_8:tx_queue|read_addr[3]                ; serial:serial_inst|queue_8_8:tx_queue|read_addr[3]                ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|flash_we_n             ; DE1_flash_controller:flash_controller_inst|flash_we_n             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|flash_reset_n          ; DE1_flash_controller:flash_controller_inst|flash_reset_n          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_flash_controller:flash_controller_inst|flash_oe_n             ; DE1_flash_controller:flash_controller_inst|flash_oe_n             ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_we_n                           ; DE1_SRAM_controller:SRAM_inst|sram_we_n                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DE1_SRAM_controller:SRAM_inst|sram_oe_n                           ; DE1_SRAM_controller:SRAM_inst|sram_oe_n                           ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2]                        ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2]                        ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]                          ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]                          ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]                         ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]                         ; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'mem_clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node      ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+
; 1.094 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.151      ;
; 1.094 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.151      ;
; 1.094 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.151      ;
; 1.094 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.151      ;
; 1.112 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[5]   ; sdram_a[5]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.179      ;
; 1.155 ; SDRAM_DP64_I:SDRAM_controller|data_out[1]  ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.211      ;
; 1.159 ; SDRAM_DP64_I:SDRAM_controller|data_out[2]  ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.251      ; 2.210      ;
; 1.161 ; SDRAM_DP64_I:SDRAM_controller|data_out[0]  ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.217      ;
; 1.212 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[3]   ; sdram_a[3]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.279      ;
; 1.232 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.289      ;
; 1.233 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[9]   ; sdram_a[9]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.285      ;
; 1.236 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.293      ;
; 1.236 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.293      ;
; 1.243 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[8]   ; sdram_a[8]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.295      ;
; 1.248 ; SDRAM_DP64_I:SDRAM_controller|data_out[5]  ; sdram_dq[5]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.298      ;
; 1.249 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[2]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.306      ;
; 1.249 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.306      ;
; 1.250 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2] ; sdram_ras_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.307      ;
; 1.252 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.309      ;
; 1.252 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.309      ;
; 1.257 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.314      ;
; 1.257 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.314      ;
; 1.259 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[4]   ; sdram_a[4]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.326      ;
; 1.262 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1] ; sdram_cas_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.319      ;
; 1.262 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.319      ;
; 1.272 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.329      ;
; 1.272 ; SDRAM_DP64_I:SDRAM_controller|gate_out     ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.329      ;
; 1.280 ; SDRAM_DP64_I:SDRAM_controller|data_out[14] ; sdram_dq[14] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.336      ;
; 1.287 ; SDRAM_DP64_I:SDRAM_controller|data_out[3]  ; sdram_dq[3]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.343      ;
; 1.293 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[10]  ; sdram_a[10]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.349      ;
; 1.297 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[0] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.353      ;
; 1.300 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[6]   ; sdram_a[6]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.367      ;
; 1.301 ; SDRAM_DP64_I:SDRAM_controller|data_out[13] ; sdram_dq[13] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.351      ;
; 1.302 ; SDRAM_DP64_I:SDRAM_controller|data_out[10] ; sdram_dq[10] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.358      ;
; 1.308 ; SDRAM_DP64_I:SDRAM_controller|data_out[12] ; sdram_dq[12] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.358      ;
; 1.324 ; SDRAM_DP64_I:SDRAM_controller|data_out[7]  ; sdram_dq[7]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.374      ;
; 1.328 ; SDRAM_DP64_I:SDRAM_controller|data_out[6]  ; sdram_dq[6]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.378      ;
; 1.334 ; SDRAM_DP64_I:SDRAM_controller|data_out[15] ; sdram_dq[15] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.251      ; 2.385      ;
; 1.355 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[11]  ; sdram_a[11]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.407      ;
; 1.358 ; SDRAM_DP64_I:SDRAM_controller|data_out[4]  ; sdram_dq[4]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.408      ;
; 1.368 ; SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0] ; sdram_wre_n  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.257      ; 2.425      ;
; 1.396 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[7]   ; sdram_a[7]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.463      ;
; 1.397 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]   ; sdram_a[2]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.267      ; 2.464      ;
; 1.402 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[0]  ; sdram_ba[0]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.454      ;
; 1.404 ; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0] ; sdram_dqm[1] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.460      ;
; 1.426 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[1]   ; sdram_a[1]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.256      ; 2.482      ;
; 1.446 ; SDRAM_DP64_I:SDRAM_controller|data_out[11] ; sdram_dq[11] ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.496      ;
; 1.450 ; SDRAM_DP64_I:SDRAM_controller|data_out[9]  ; sdram_dq[9]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.500      ;
; 1.480 ; SDRAM_DP64_I:SDRAM_controller|data_out[8]  ; sdram_dq[8]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.250      ; 2.530      ;
; 1.559 ; SDRAM_DP64_I:SDRAM_controller|sdram_a[0]   ; sdram_a[0]   ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.611      ;
; 1.685 ; SDRAM_DP64_I:SDRAM_controller|sdram_ba[1]  ; sdram_ba[1]  ; PLL_inst|altpll_component|pll|clk[1] ; mem_clk     ; 0.000        ; 0.252      ; 2.737      ;
+-------+--------------------------------------------+--------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 16.674 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 3.354      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[9]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[12]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[20]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[20]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[21]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[21]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[14]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[6]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[3]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[26]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[26]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[13]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[18]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[18]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[18]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[19]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[19]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[19]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 3.357      ;
; 16.687 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[19]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.356      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|alu_op1[2]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 3.346      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|decoder_prev_hazard           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.351      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[0]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 3.346      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[8]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[7]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|alu_op1[1]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 3.346      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[20]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[10]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[11]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[12]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[21]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[21]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|IO_select1                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 3.348      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|IO_select2                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 3.348      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|IO_wren1                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 3.350      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|IO_wren2                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 3.350      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[30]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[30]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[30]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[30]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[30]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[14]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[14]                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 3.352      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[6]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[5]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 3.357      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 3.352      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[5]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.351      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[4]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 3.351      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 3.349      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[4]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 3.349      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[3]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[2]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 3.349      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[1]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[1]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 3.349      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|data_wren1                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 3.348      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|data_wren2                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 3.348      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_miss_next[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 3.352      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|PC_reg[27]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 3.354      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[27]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 3.353      ;
; 16.688 ; rst       ; NeonFox:CPU_inst|PC:PC_inst|A_current_I[27]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 3.355      ;
+--------+-----------+-----------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 2.264      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 2.265      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 2.265      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 2.265      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 2.271      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 2.265      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 2.261      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 2.261      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 2.261      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.001     ; 2.261      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 2.265      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 2.255      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 2.255      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.262      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 2.256      ;
; 37.770 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 2.255      ;
+--------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|clk_div[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.264      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_3_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.265      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_3_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.265      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_3_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.265      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_3_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.271      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_out[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.265      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_2_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.261      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_2_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.261      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_2_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.261      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_2_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.261      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_out[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.265      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_1_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.255      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_1_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_1_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_1_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_out[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.255      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_0_count[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.262      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_0_count[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_0_count[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_0_count[1] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.256      ;
; 2.110 ; rst       ; button_debounce:debounce_inst|button_out[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.255      ;
+-------+-----------+-------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[0]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[0]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[1]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[1]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[2]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[2]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[3]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[3]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[4]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[4]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[5]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[5]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[6]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[6]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[7]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[7]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[8]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[8]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[9]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[9]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.263      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[0]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[0]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.252      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[1]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[1]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.252      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[2]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[2]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.252      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[3]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[3]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.252      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[4]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[4]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[5]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[5]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[6]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[6]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[7]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[7]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[8]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[8]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[9]                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[9]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.251      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[10]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[10]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[10]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[10]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.252      ;
; 2.111 ; rst       ; keyboard:keyboard_inst|tx_active                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 2.276      ;
; 2.111 ; rst       ; IOMM:IOMM_inst1|write_active                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|prev_p1_req                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_req_flag                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_cycle[3]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_ready                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; IOMM:IOMM_inst1|read_active                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_READ                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; IOMM:IOMM_inst1|write_data[11]                                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_data[11]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.257      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_WRITE               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|sram_gate_out                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_SRAM_controller:SRAM_inst|p1_from_mem[11]                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM:IOMM_inst1|read_data[11]                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_data[27]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.264      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_data[11]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.264      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_data[59]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.264      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_data[43]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_data[27]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_data[11]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_data[43]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_data[59]                                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_increment[11]                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|write_address_low[11]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[11]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[11]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[12]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[12]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[13]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[13]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_increment[14]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; IOMM64:IOMM_inst2|read_address_low[14]                         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 2.258      ;
; 2.111 ; rst       ; keyboard:keyboard_inst|to_CPU[6]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.269      ;
; 2.111 ; rst       ; serial:serial_inst|to_CPU[6]                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|state.S_INIT        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.271      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_active                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.260      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|read_active                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.266      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|prev_p1_req         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|p1_req_flag         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.270      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|state.S_FLASH_WRITE ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.271      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.274      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.273      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.274      ;
; 2.111 ; rst       ; DE1_flash_controller:flash_controller_inst|flash_cycle[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.274      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_increment[0]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_address_low[0]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_increment[1]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_address_low[1]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_increment[2]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_address_low[2]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_increment[3]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
; 2.111 ; rst       ; IOMM:IOMM_inst0|write_address_low[3]                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.262      ;
+-------+-----------+----------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a0~portb_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[1] ; Rise       ; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ram_block1a10~portb_address_reg4  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[2]'                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; PLL_inst|altpll_component|_clk2~clkctrl_e_sdram_clk|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk|datain                                             ;
; 15.000 ; 20.000       ; 5.000          ; Port Rate        ; PLL_inst|altpll_component|pll|clk[2] ; Rise       ; sdram_clk                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'mem_clk'                                             ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+---------+------------+-----------+
; 15.000 ; 20.000       ; 5.000          ; Port Rate ; mem_clk ; Rise       ; sdram_clk ;
+--------+--------------+----------------+-----------+---------+------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex0_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex1_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex2_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[3]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[4]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[5]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DE1_hex_driver:hex_inst|hex3_q[6]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_0_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_1_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_2_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_3_count[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_out[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[0]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[0]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[1]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; button_debounce:debounce_inst|button_s[1]       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 4.126 ; 4.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 3.750 ; 3.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 3.753 ; 3.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 3.763 ; 3.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 3.768 ; 3.768 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 4.126 ; 4.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 4.112 ; 4.112 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 4.039 ; 4.039 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 4.088 ; 4.088 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 3.983 ; 3.983 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 3.869 ; 3.869 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 3.759 ; 3.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 3.940 ; 3.940 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 3.929 ; 3.929 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 3.711 ; 3.711 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 3.818 ; 3.818 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 3.870 ; 3.870 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 3.730 ; 3.730 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 3.983 ; 3.983 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 3.938 ; 3.938 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 3.647 ; 3.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 3.853 ; 3.853 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 3.599 ; 3.599 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 3.930 ; 3.930 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 3.858 ; 3.858 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 3.778 ; 3.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 4.121 ; 4.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.118 ; 4.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 4.121 ; 4.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 4.006 ; 4.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 3.932 ; 3.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 3.878 ; 3.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 3.862 ; 3.862 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 3.637 ; 3.637 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 3.838 ; 3.838 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.076 ; 4.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 4.091 ; 4.091 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.003 ; 4.003 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 3.840 ; 3.840 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 3.859 ; 3.859 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.065 ; 4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 4.026 ; 4.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 4.003 ; 4.003 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -3.630 ; -3.630 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -3.630 ; -3.630 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -3.633 ; -3.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -3.643 ; -3.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -3.648 ; -3.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -4.006 ; -4.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -3.992 ; -3.992 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -3.919 ; -3.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -3.968 ; -3.968 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -3.337 ; -3.337 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -3.337 ; -3.337 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -3.733 ; -3.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -3.712 ; -3.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -3.574 ; -3.574 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -3.583 ; -3.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -3.418 ; -3.418 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -3.363 ; -3.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -3.748 ; -3.748 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -3.701 ; -3.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -3.406 ; -3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -3.719 ; -3.719 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -3.446 ; -3.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -3.684 ; -3.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -3.680 ; -3.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -3.654 ; -3.654 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -3.517 ; -3.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -3.998 ; -3.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -4.001 ; -4.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -3.886 ; -3.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -3.812 ; -3.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -3.758 ; -3.758 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -3.742 ; -3.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -3.517 ; -3.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -3.718 ; -3.718 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -3.956 ; -3.956 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -3.971 ; -3.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -3.883 ; -3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -3.720 ; -3.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -3.739 ; -3.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -3.945 ; -3.945 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -3.906 ; -3.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -3.883 ; -3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 2.446  ; 2.446  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.445  ; 2.445  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.215  ; 2.215  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.153  ; 2.153  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.127  ; 2.127  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.132  ; 2.132  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.070  ; 2.070  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.064  ; 2.064  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.093  ; 2.093  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.189  ; 2.189  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.211  ; 2.211  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.446  ; 2.446  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.139  ; 2.139  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 1.966  ; 1.966  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 1.873  ; 1.873  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 2.423  ; 2.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.997  ; 1.997  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.101  ; 2.101  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.096  ; 2.096  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.329  ; 2.329  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.345  ; 2.345  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.423  ; 2.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.200  ; 2.200  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 1.899  ; 1.899  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 1.875  ; 1.875  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.088  ; 2.088  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 2.338  ; 2.338  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.338  ; 2.338  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.176  ; 2.176  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 1.991  ; 1.991  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 1.891  ; 1.891  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.079  ; 2.079  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.175  ; 2.175  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.022  ; 2.022  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.012  ; 2.012  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.072  ; 2.072  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.134  ; 2.134  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.464  ; 2.464  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.181  ; 2.181  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.464  ; 2.464  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.041  ; 2.041  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 2.259  ; 2.259  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 1.940  ; 1.940  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 1.934  ; 1.934  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 1.938  ; 1.938  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.137  ; 2.137  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.027  ; 2.027  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.107  ; 2.107  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.259  ; 2.259  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.229  ; 2.229  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.081  ; 2.081  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.087  ; 2.087  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.080  ; 2.080  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.059  ; 2.059  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.113  ; 2.113  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.183  ; 2.183  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.076  ; 2.076  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.183  ; 2.183  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.029  ; 2.029  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.147  ; 2.147  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.757  ; 2.757  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.461  ; 2.461  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.737  ; 2.737  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.646  ; 2.646  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.645  ; 2.645  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.757  ; 2.757  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.109  ; 2.109  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.114  ; 2.114  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.115  ; 2.115  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.178  ; 2.178  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.307  ; 2.307  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.280  ; 2.280  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.312  ; 2.312  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.444  ; 2.444  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.368  ; 2.368  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.621  ; 2.621  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.631  ; 2.631  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.633  ; 2.633  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 2.250  ; 2.250  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.241  ; 2.241  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 1.981  ; 1.981  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 1.985  ; 1.985  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.097  ; 2.097  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.250  ; 2.250  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 1.971  ; 1.971  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.099  ; 2.099  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.053  ; 2.053  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 1.984  ; 1.984  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.174  ; 2.174  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.154  ; 2.154  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.406  ; 2.406  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 1.896  ; 1.896  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; -0.021 ;        ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;        ; -0.021 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 1.873  ; 1.873  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.445  ; 2.445  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.215  ; 2.215  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.153  ; 2.153  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.127  ; 2.127  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.132  ; 2.132  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.070  ; 2.070  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.064  ; 2.064  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.093  ; 2.093  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.189  ; 2.189  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.211  ; 2.211  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.446  ; 2.446  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.139  ; 2.139  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 1.966  ; 1.966  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 1.873  ; 1.873  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 1.997  ; 1.997  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.997  ; 1.997  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.101  ; 2.101  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.096  ; 2.096  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.329  ; 2.329  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.345  ; 2.345  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.423  ; 2.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.200  ; 2.200  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 1.899  ; 1.899  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 1.875  ; 1.875  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.088  ; 2.088  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 1.891  ; 1.891  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.338  ; 2.338  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.176  ; 2.176  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 1.991  ; 1.991  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 1.891  ; 1.891  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.079  ; 2.079  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.175  ; 2.175  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.022  ; 2.022  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.012  ; 2.012  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.072  ; 2.072  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.134  ; 2.134  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.181  ; 2.181  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.181  ; 2.181  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.464  ; 2.464  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.041  ; 2.041  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.934  ; 1.934  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 1.940  ; 1.940  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 1.934  ; 1.934  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 1.938  ; 1.938  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.137  ; 2.137  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.027  ; 2.027  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.107  ; 2.107  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.259  ; 2.259  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.229  ; 2.229  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.081  ; 2.081  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.087  ; 2.087  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.080  ; 2.080  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.059  ; 2.059  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.113  ; 2.113  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.076  ; 2.076  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.076  ; 2.076  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.183  ; 2.183  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.029  ; 2.029  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.147  ; 2.147  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.109  ; 2.109  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.461  ; 2.461  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.737  ; 2.737  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.646  ; 2.646  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.645  ; 2.645  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.757  ; 2.757  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.109  ; 2.109  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.114  ; 2.114  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.115  ; 2.115  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.178  ; 2.178  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.307  ; 2.307  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.280  ; 2.280  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.312  ; 2.312  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.444  ; 2.444  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.368  ; 2.368  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.621  ; 2.621  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.631  ; 2.631  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.633  ; 2.633  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.971  ; 1.971  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.241  ; 2.241  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 1.981  ; 1.981  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 1.985  ; 1.985  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.097  ; 2.097  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.250  ; 2.250  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 1.971  ; 1.971  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.099  ; 2.099  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.053  ; 2.053  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 1.984  ; 1.984  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.174  ; 2.174  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.154  ; 2.154  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.406  ; 2.406  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 1.896  ; 1.896  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; -0.021 ;        ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;        ; -0.021 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 1.959 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 1.959 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.090 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.183 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.279 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.269 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.015 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.015 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.028 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.028 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.041 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.011 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.051 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.051 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.031 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.031 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.960 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.414 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.424 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.315 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.325 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 1.960 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.074 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.187 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.187 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.285 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.179 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.199 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.295 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.293 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.388 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+---------------+------------+-------+------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 1.880 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 1.959 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 1.959 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.090 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.183 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.279 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.269 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.015 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.015 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.028 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.028 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.041 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.011 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.051 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.051 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.036 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.031 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.031 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 1.873 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.960 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.414 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.424 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.315 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.325 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.095 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 1.960 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.074 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.187 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.187 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.285 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.179 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.199 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.295 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.293 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.388 ;      ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 1.959     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 1.959     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.090     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.183     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.279     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.269     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.015     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.015     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.028     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.028     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.041     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.011     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.051     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.051     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.031     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.031     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.960     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.414     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.424     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.315     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.325     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.095     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.095     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 1.960     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.074     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.187     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.187     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.285     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.179     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.199     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.295     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.293     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.388     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 1.880     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 1.959     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 1.959     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.090     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.183     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.279     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.269     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 2.015     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 2.015     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 2.028     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.028     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.041     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.011     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.051     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.051     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.036     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.031     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.031     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 1.873     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.960     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.414     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.424     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.315     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.325     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 2.095     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 2.095     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 1.960     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.074     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 2.187     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.187     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.285     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.179     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.199     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 2.295     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.293     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.388     ;           ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 4.933  ; 0.215 ; 13.231   ; 2.110   ; 7.436               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 18.450 ; 0.215 ; 35.985   ; 2.110   ; 18.889              ;
;  PLL_inst|altpll_component|pll|clk[1] ; 4.933  ; 0.215 ; 13.231   ; 2.111   ; 7.436               ;
;  PLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  clk                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  mem_clk                              ; 13.832 ; 1.094 ; N/A      ; N/A     ; 14.118              ;
; Design-wide TNS                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem_clk                              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; 7.292 ; 7.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 6.513 ; 6.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 6.524 ; 6.524 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 6.538 ; 6.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 6.547 ; 6.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 7.292 ; 7.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 7.259 ; 7.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 7.130 ; 7.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 7.206 ; 7.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 6.944 ; 6.944 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 6.679 ; 6.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 6.722 ; 6.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 6.785 ; 6.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 6.771 ; 6.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 6.639 ; 6.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 6.944 ; 6.944 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 6.896 ; 6.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 6.551 ; 6.551 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 6.873 ; 6.873 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 6.903 ; 6.903 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 6.371 ; 6.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 6.655 ; 6.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 6.327 ; 6.327 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 6.793 ; 6.793 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 6.641 ; 6.641 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 6.521 ; 6.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 7.279 ; 7.279 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 7.279 ; 7.279 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 7.267 ; 7.267 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 7.097 ; 7.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 6.915 ; 6.915 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 6.728 ; 6.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 6.701 ; 6.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 6.230 ; 6.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 6.663 ; 6.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 7.200 ; 7.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 7.249 ; 7.249 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 7.095 ; 7.095 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 6.788 ; 6.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 6.808 ; 6.808 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 7.189 ; 7.189 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 7.138 ; 7.138 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 7.089 ; 7.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_d[*]    ; clk        ; -3.630 ; -3.630 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; -3.630 ; -3.630 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; -3.633 ; -3.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; -3.643 ; -3.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; -3.648 ; -3.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; -4.006 ; -4.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; -3.992 ; -3.992 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; -3.919 ; -3.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; -3.968 ; -3.968 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; -3.337 ; -3.337 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; -3.337 ; -3.337 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; -3.733 ; -3.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; -3.712 ; -3.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; -3.574 ; -3.574 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; -3.583 ; -3.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; -3.418 ; -3.418 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; -3.363 ; -3.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; -3.748 ; -3.748 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; -3.701 ; -3.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; -3.406 ; -3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; -3.719 ; -3.719 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; -3.446 ; -3.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; -3.684 ; -3.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; -3.680 ; -3.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; -3.654 ; -3.654 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; -3.517 ; -3.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; -3.998 ; -3.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; -4.001 ; -4.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; -3.886 ; -3.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; -3.812 ; -3.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; -3.758 ; -3.758 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; -3.742 ; -3.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; -3.517 ; -3.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; -3.718 ; -3.718 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; -3.956 ; -3.956 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; -3.971 ; -3.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; -3.883 ; -3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; -3.720 ; -3.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; -3.739 ; -3.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; -3.945 ; -3.945 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; -3.906 ; -3.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; -3.883 ; -3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+------------+-------+-------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 5.902 ; 5.902 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 5.890 ; 5.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 5.002 ; 5.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 5.331 ; 5.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 5.316 ; 5.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 5.106 ; 5.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 5.012 ; 5.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 5.306 ; 5.306 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 5.074 ; 5.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 5.068 ; 5.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 5.304 ; 5.304 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 4.986 ; 4.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 4.960 ; 4.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 4.999 ; 4.999 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 5.265 ; 5.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 5.263 ; 5.263 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 5.308 ; 5.308 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 5.902 ; 5.902 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 5.083 ; 5.083 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 4.968 ; 4.968 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 5.855 ; 5.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 4.717 ; 4.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 5.006 ; 5.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 5.000 ; 5.000 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 5.278 ; 5.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 5.629 ; 5.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 5.855 ; 5.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 5.266 ; 5.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 4.452 ; 4.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 4.422 ; 4.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 4.998 ; 4.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 5.781 ; 5.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 5.781 ; 5.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 5.471 ; 5.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 5.392 ; 5.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 4.792 ; 4.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 5.076 ; 5.076 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 4.653 ; 4.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 5.087 ; 5.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 5.424 ; 5.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 5.019 ; 5.019 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 5.123 ; 5.123 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 5.356 ; 5.356 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 5.905 ; 5.905 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 5.396 ; 5.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 5.905 ; 5.905 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 5.080 ; 5.080 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 4.783 ; 4.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 4.768 ; 4.768 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 4.778 ; 4.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 5.122 ; 5.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 5.268 ; 5.268 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 4.996 ; 4.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 5.172 ; 5.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 5.138 ; 5.138 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 5.501 ; 5.501 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 5.155 ; 5.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 5.142 ; 5.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 5.119 ; 5.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 5.196 ; 5.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 5.454 ; 5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 5.139 ; 5.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 5.454 ; 5.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 5.067 ; 5.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 5.260 ; 5.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 6.680 ; 6.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 6.680 ; 6.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 6.422 ; 6.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 6.345 ; 6.345 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 6.609 ; 6.609 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 5.014 ; 5.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 5.020 ; 5.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 5.021 ; 5.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 5.257 ; 5.257 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 5.583 ; 5.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 5.553 ; 5.553 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 5.277 ; 5.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 5.563 ; 5.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 5.891 ; 5.891 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 5.644 ; 5.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 6.394 ; 6.394 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 6.405 ; 6.405 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 6.408 ; 6.408 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 4.988 ; 4.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 5.026 ; 5.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 4.709 ; 4.709 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 4.716 ; 4.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 5.303 ; 5.303 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 4.698 ; 4.698 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 4.974 ; 4.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 4.958 ; 4.958 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 4.806 ; 4.806 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 4.715 ; 4.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 5.258 ; 5.258 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 5.231 ; 5.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 5.830 ; 5.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 4.444 ; 4.444 ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; 1.237 ;       ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;       ; 1.237 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+------------+--------+--------+------------+--------------------------------------+
; flash_a[*]    ; clk        ; 1.873  ; 1.873  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[0]   ; clk        ; 2.445  ; 2.445  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[1]   ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[2]   ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[3]   ; clk        ; 2.215  ; 2.215  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[4]   ; clk        ; 2.153  ; 2.153  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[5]   ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[6]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[7]   ; clk        ; 2.127  ; 2.127  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[8]   ; clk        ; 2.132  ; 2.132  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[9]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[10]  ; clk        ; 2.070  ; 2.070  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[11]  ; clk        ; 2.064  ; 2.064  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[12]  ; clk        ; 2.093  ; 2.093  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[13]  ; clk        ; 2.189  ; 2.189  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[14]  ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[15]  ; clk        ; 2.211  ; 2.211  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[16]  ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[17]  ; clk        ; 2.446  ; 2.446  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[18]  ; clk        ; 2.139  ; 2.139  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[19]  ; clk        ; 1.966  ; 1.966  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[20]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_a[21]  ; clk        ; 1.873  ; 1.873  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_d[*]    ; clk        ; 1.997  ; 1.997  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[0]   ; clk        ; 1.997  ; 1.997  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[1]   ; clk        ; 2.101  ; 2.101  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[2]   ; clk        ; 2.096  ; 2.096  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[3]   ; clk        ; 2.201  ; 2.201  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[4]   ; clk        ; 2.329  ; 2.329  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[5]   ; clk        ; 2.345  ; 2.345  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[6]   ; clk        ; 2.423  ; 2.423  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  flash_d[7]   ; clk        ; 2.200  ; 2.200  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_oe_n    ; clk        ; 1.899  ; 1.899  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_reset_n ; clk        ; 1.875  ; 1.875  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; flash_we_n    ; clk        ; 2.088  ; 2.088  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_a[*]    ; clk        ; 1.891  ; 1.891  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[0]   ; clk        ; 2.338  ; 2.338  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[1]   ; clk        ; 2.205  ; 2.205  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[2]   ; clk        ; 2.176  ; 2.176  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[3]   ; clk        ; 1.991  ; 1.991  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[4]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[5]   ; clk        ; 1.891  ; 1.891  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[6]   ; clk        ; 2.079  ; 2.079  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[7]   ; clk        ; 2.175  ; 2.175  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[8]   ; clk        ; 2.022  ; 2.022  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[9]   ; clk        ; 2.012  ; 2.012  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[10]  ; clk        ; 2.072  ; 2.072  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_a[11]  ; clk        ; 2.134  ; 2.134  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ba[*]   ; clk        ; 2.181  ; 2.181  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[0]  ; clk        ; 2.181  ; 2.181  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_ba[1]  ; clk        ; 2.464  ; 2.464  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_cas_n   ; clk        ; 2.041  ; 2.041  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dq[*]   ; clk        ; 1.934  ; 1.934  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[0]  ; clk        ; 1.940  ; 1.940  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[1]  ; clk        ; 1.934  ; 1.934  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[2]  ; clk        ; 1.938  ; 1.938  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[3]  ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[4]  ; clk        ; 2.137  ; 2.137  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[5]  ; clk        ; 2.027  ; 2.027  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[6]  ; clk        ; 2.107  ; 2.107  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[7]  ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[8]  ; clk        ; 2.259  ; 2.259  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[9]  ; clk        ; 2.229  ; 2.229  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[10] ; clk        ; 2.081  ; 2.081  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[11] ; clk        ; 2.225  ; 2.225  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[12] ; clk        ; 2.087  ; 2.087  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[13] ; clk        ; 2.080  ; 2.080  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[14] ; clk        ; 2.059  ; 2.059  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dq[15] ; clk        ; 2.113  ; 2.113  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_dqm[*]  ; clk        ; 2.076  ; 2.076  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[0] ; clk        ; 2.076  ; 2.076  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sdram_dqm[1] ; clk        ; 2.183  ; 2.183  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_ras_n   ; clk        ; 2.029  ; 2.029  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_wre_n   ; clk        ; 2.147  ; 2.147  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_a[*]     ; clk        ; 2.109  ; 2.109  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[0]    ; clk        ; 2.461  ; 2.461  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[1]    ; clk        ; 2.737  ; 2.737  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[2]    ; clk        ; 2.646  ; 2.646  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[3]    ; clk        ; 2.645  ; 2.645  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[4]    ; clk        ; 2.757  ; 2.757  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[5]    ; clk        ; 2.109  ; 2.109  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[6]    ; clk        ; 2.114  ; 2.114  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[7]    ; clk        ; 2.115  ; 2.115  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[8]    ; clk        ; 2.178  ; 2.178  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[9]    ; clk        ; 2.307  ; 2.307  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[10]   ; clk        ; 2.280  ; 2.280  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[11]   ; clk        ; 2.187  ; 2.187  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[12]   ; clk        ; 2.312  ; 2.312  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[13]   ; clk        ; 2.444  ; 2.444  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[14]   ; clk        ; 2.368  ; 2.368  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[15]   ; clk        ; 2.621  ; 2.621  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[16]   ; clk        ; 2.631  ; 2.631  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_a[17]   ; clk        ; 2.633  ; 2.633  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_d[*]     ; clk        ; 1.971  ; 1.971  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[0]    ; clk        ; 2.091  ; 2.091  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[1]    ; clk        ; 2.241  ; 2.241  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[2]    ; clk        ; 2.105  ; 2.105  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[3]    ; clk        ; 2.103  ; 2.103  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[4]    ; clk        ; 1.981  ; 1.981  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[5]    ; clk        ; 1.985  ; 1.985  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[6]    ; clk        ; 2.097  ; 2.097  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[7]    ; clk        ; 2.250  ; 2.250  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[8]    ; clk        ; 1.971  ; 1.971  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[9]    ; clk        ; 2.099  ; 2.099  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[10]   ; clk        ; 2.066  ; 2.066  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[11]   ; clk        ; 2.053  ; 2.053  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[12]   ; clk        ; 2.038  ; 2.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[13]   ; clk        ; 1.984  ; 1.984  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[14]   ; clk        ; 2.174  ; 2.174  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
;  sram_d[15]   ; clk        ; 2.154  ; 2.154  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_oe_n     ; clk        ; 2.406  ; 2.406  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sram_we_n     ; clk        ; 1.896  ; 1.896  ; Rise       ; PLL_inst|altpll_component|pll|clk[1] ;
; sdram_clk     ; clk        ; -0.021 ;        ; Rise       ; PLL_inst|altpll_component|pll|clk[2] ;
; sdram_clk     ; clk        ;        ; -0.021 ; Fall       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[1] ; mem_clk                              ; 51       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 798      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 112      ; 0        ; 0        ; 0        ;
; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 1120     ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 180140   ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[1] ; mem_clk                              ; 51       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 798      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[0] ; 112      ; 0        ; 0        ; 0        ;
; mem_clk                              ; PLL_inst|altpll_component|pll|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 1120     ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[1] ; PLL_inst|altpll_component|pll|clk[1] ; 180140   ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 949      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[1] ; 949      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 18 12:57:19 2022
Info: Command: quartus_sta DE1_programmer -c DE1_programmer
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[1]} {PLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[2]} {PLL_inst|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.933         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    13.832         0.000 mem_clk 
    Info (332119):    18.450         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     2.616         0.000 mem_clk 
Info (332146): Worst-case recovery slack is 13.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    13.231         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    35.985         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.767
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.767         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.767         0.000 PLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 7.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.436         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 PLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    10.000         0.000 clk 
    Info (332119):    14.118         0.000 mem_clk 
    Info (332119):    18.889         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 10.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.038         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    16.015         0.000 mem_clk 
    Info (332119):    19.387         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     1.094         0.000 mem_clk 
Info (332146): Worst-case recovery slack is 16.674
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.674         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    37.770         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.110
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.110         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.111         0.000 PLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 PLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    10.000         0.000 clk 
    Info (332119):    15.000         0.000 mem_clk 
    Info (332119):    19.000         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4668 megabytes
    Info: Processing ended: Mon Jul 18 12:57:21 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


