vendor_name = ModelSim
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/registradorGenerico.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/muxGenerico2x1.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/ULAsoma.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/fetch.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/somaConstante.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/projeto1.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/memoriaROM.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/processador.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/arquitetura.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/ULA.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/flag.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/UC.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/bancoRegistradoresArqRegMem.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/decodificador.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/flipFlop.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/memoriaRAM.vhd
source_file = 1, codificadorEnderecos.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/conversorHex7Seg.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/interfaceDisplay.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/interfaceChave.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/interfaceBotao.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/divisorGenerico_e_Interface.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/divisorGenerico.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/flipflopGenerico.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/output_files/Waveform2.vwf
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/Waveform8.vwf
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/Waveform9.vwf
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/Waveform11.vwf
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, C:/Users/roger/Documents/Insper/2020.2/Design de Computadores/descomp_aps/Projeto relógio/db/projeto1.cbx.xml
design_name = projeto1
instance = comp, \HEX0[0]~output\, HEX0[0]~output, projeto1, 1
instance = comp, \HEX0[1]~output\, HEX0[1]~output, projeto1, 1
instance = comp, \HEX0[2]~output\, HEX0[2]~output, projeto1, 1
instance = comp, \HEX0[3]~output\, HEX0[3]~output, projeto1, 1
instance = comp, \HEX0[4]~output\, HEX0[4]~output, projeto1, 1
instance = comp, \HEX0[5]~output\, HEX0[5]~output, projeto1, 1
instance = comp, \HEX0[6]~output\, HEX0[6]~output, projeto1, 1
instance = comp, \HEX1[0]~output\, HEX1[0]~output, projeto1, 1
instance = comp, \HEX1[1]~output\, HEX1[1]~output, projeto1, 1
instance = comp, \HEX1[2]~output\, HEX1[2]~output, projeto1, 1
instance = comp, \HEX1[3]~output\, HEX1[3]~output, projeto1, 1
instance = comp, \HEX1[4]~output\, HEX1[4]~output, projeto1, 1
instance = comp, \HEX1[5]~output\, HEX1[5]~output, projeto1, 1
instance = comp, \HEX1[6]~output\, HEX1[6]~output, projeto1, 1
instance = comp, \HEX2[0]~output\, HEX2[0]~output, projeto1, 1
instance = comp, \HEX2[1]~output\, HEX2[1]~output, projeto1, 1
instance = comp, \HEX2[2]~output\, HEX2[2]~output, projeto1, 1
instance = comp, \HEX2[3]~output\, HEX2[3]~output, projeto1, 1
instance = comp, \HEX2[4]~output\, HEX2[4]~output, projeto1, 1
instance = comp, \HEX2[5]~output\, HEX2[5]~output, projeto1, 1
instance = comp, \HEX2[6]~output\, HEX2[6]~output, projeto1, 1
instance = comp, \HEX3[0]~output\, HEX3[0]~output, projeto1, 1
instance = comp, \HEX3[1]~output\, HEX3[1]~output, projeto1, 1
instance = comp, \HEX3[2]~output\, HEX3[2]~output, projeto1, 1
instance = comp, \HEX3[3]~output\, HEX3[3]~output, projeto1, 1
instance = comp, \HEX3[4]~output\, HEX3[4]~output, projeto1, 1
instance = comp, \HEX3[5]~output\, HEX3[5]~output, projeto1, 1
instance = comp, \HEX3[6]~output\, HEX3[6]~output, projeto1, 1
instance = comp, \HEX4[0]~output\, HEX4[0]~output, projeto1, 1
instance = comp, \HEX4[1]~output\, HEX4[1]~output, projeto1, 1
instance = comp, \HEX4[2]~output\, HEX4[2]~output, projeto1, 1
instance = comp, \HEX4[3]~output\, HEX4[3]~output, projeto1, 1
instance = comp, \HEX4[4]~output\, HEX4[4]~output, projeto1, 1
instance = comp, \HEX4[5]~output\, HEX4[5]~output, projeto1, 1
instance = comp, \HEX4[6]~output\, HEX4[6]~output, projeto1, 1
instance = comp, \HEX5[0]~output\, HEX5[0]~output, projeto1, 1
instance = comp, \HEX5[1]~output\, HEX5[1]~output, projeto1, 1
instance = comp, \HEX5[2]~output\, HEX5[2]~output, projeto1, 1
instance = comp, \HEX5[3]~output\, HEX5[3]~output, projeto1, 1
instance = comp, \HEX5[4]~output\, HEX5[4]~output, projeto1, 1
instance = comp, \HEX5[5]~output\, HEX5[5]~output, projeto1, 1
instance = comp, \HEX5[6]~output\, HEX5[6]~output, projeto1, 1
instance = comp, \pinoTeste[0]~output\, pinoTeste[0]~output, projeto1, 1
instance = comp, \pinoTeste[1]~output\, pinoTeste[1]~output, projeto1, 1
instance = comp, \pinoTeste[2]~output\, pinoTeste[2]~output, projeto1, 1
instance = comp, \pinoTeste[3]~output\, pinoTeste[3]~output, projeto1, 1
instance = comp, \pinoTeste[4]~output\, pinoTeste[4]~output, projeto1, 1
instance = comp, \pinoTeste[5]~output\, pinoTeste[5]~output, projeto1, 1
instance = comp, \pinoTeste[6]~output\, pinoTeste[6]~output, projeto1, 1
instance = comp, \pinoTeste[7]~output\, pinoTeste[7]~output, projeto1, 1
instance = comp, \pinoTeste[8]~output\, pinoTeste[8]~output, projeto1, 1
instance = comp, \pinoTeste[9]~output\, pinoTeste[9]~output, projeto1, 1
instance = comp, \t_outMem[0]~output\, t_outMem[0]~output, projeto1, 1
instance = comp, \t_outMem[1]~output\, t_outMem[1]~output, projeto1, 1
instance = comp, \t_outMem[2]~output\, t_outMem[2]~output, projeto1, 1
instance = comp, \t_outMem[3]~output\, t_outMem[3]~output, projeto1, 1
instance = comp, \t_outMem[4]~output\, t_outMem[4]~output, projeto1, 1
instance = comp, \t_outMem[5]~output\, t_outMem[5]~output, projeto1, 1
instance = comp, \t_outMem[6]~output\, t_outMem[6]~output, projeto1, 1
instance = comp, \t_outMem[7]~output\, t_outMem[7]~output, projeto1, 1
instance = comp, \t_BT[0]~output\, t_BT[0]~output, projeto1, 1
instance = comp, \t_BT[1]~output\, t_BT[1]~output, projeto1, 1
instance = comp, \t_BT[2]~output\, t_BT[2]~output, projeto1, 1
instance = comp, \t_BT[3]~output\, t_BT[3]~output, projeto1, 1
instance = comp, \t_BT[4]~output\, t_BT[4]~output, projeto1, 1
instance = comp, \t_BT[5]~output\, t_BT[5]~output, projeto1, 1
instance = comp, \t_BT[6]~output\, t_BT[6]~output, projeto1, 1
instance = comp, \t_BT[7]~output\, t_BT[7]~output, projeto1, 1
instance = comp, \CLOCK_50~input\, CLOCK_50~input, projeto1, 1
instance = comp, \CLOCK_50~inputCLKENA0\, CLOCK_50~inputCLKENA0, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~1\, processador|fetch|somPC|Add0~1, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[0]~feeder\, processador|fetch|registerPC|DOUT[0]~feeder, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~5\, processador|fetch|somPC|Add0~5, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~9\, processador|fetch|somPC|Add0~9, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~13\, processador|fetch|somPC|Add0~13, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~29\, processador|fetch|somPC|Add0~29, projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~33\, processador|fetch|somPC|Add0~33, projeto1, 1
instance = comp, \~GND\, ~GND, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~2\, processador|fetch|ROM|memROM~2, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~4\, processador|fetch|ROM|memROM~4, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~1\, processador|fetch|ROM|memROM~1, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~0\, processador|fetch|ROM|memROM~0, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~3\, processador|fetch|ROM|memROM~3, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~27\, processador|fetch|ROM|memROM~27, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~30\, processador|fetch|ROM|memROM~30, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~29\, processador|fetch|ROM|memROM~29, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~28\, processador|fetch|ROM|memROM~28, projeto1, 1
instance = comp, \processador|UC|operacao[0]~2\, processador|UC|operacao[0]~2, projeto1, 1
instance = comp, \processador|UC|operacao[2]~1\, processador|UC|operacao[2]~1, projeto1, 1
instance = comp, \processador|UC|comb~3\, processador|UC|comb~3, projeto1, 1
instance = comp, \processador|UC|comb~2\, processador|UC|comb~2, projeto1, 1
instance = comp, \processador|UC|operacao[0]\, processador|UC|operacao[0], projeto1, 1
instance = comp, \processador|UC|operacao[1]~0\, processador|UC|operacao[1]~0, projeto1, 1
instance = comp, \processador|UC|comb~0\, processador|UC|comb~0, projeto1, 1
instance = comp, \processador|UC|comb~1\, processador|UC|comb~1, projeto1, 1
instance = comp, \processador|UC|operacao[1]\, processador|UC|operacao[1], projeto1, 1
instance = comp, \processador|arquitetura|ULA|Equal7~0\, processador|arquitetura|ULA|Equal7~0, projeto1, 1
instance = comp, \processador|UC|Equal7~0\, processador|UC|Equal7~0, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~6\, processador|fetch|ROM|memROM~6, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~33\, processador|fetch|ROM|memROM~33, projeto1, 1
instance = comp, \SW[3]~input\, SW[3]~input, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~7\, processador|fetch|ROM|memROM~7, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~13\, processador|fetch|ROM|memROM~13, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~11\, processador|fetch|ROM|memROM~11, projeto1, 1
instance = comp, \de|Equal9~0\, de|Equal9~0, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~34\, processador|fetch|ROM|memROM~34, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~10\, processador|fetch|ROM|memROM~10, projeto1, 1
instance = comp, \de|enderecoChave[0]~0\, de|enderecoChave[0]~0, projeto1, 1
instance = comp, \SW[7]~input\, SW[7]~input, projeto1, 1
instance = comp, \SW[1]~input\, SW[1]~input, projeto1, 1
instance = comp, \de|enderecoChave[1]~1\, de|enderecoChave[1]~1, projeto1, 1
instance = comp, \SW[0]~input\, SW[0]~input, projeto1, 1
instance = comp, \SW[6]~input\, SW[6]~input, projeto1, 1
instance = comp, \SW[2]~input\, SW[2]~input, projeto1, 1
instance = comp, \de|habilitaChave~1\, de|habilitaChave~1, projeto1, 1
instance = comp, \SW[4]~input\, SW[4]~input, projeto1, 1
instance = comp, \out_dataRAM[0]~9\, out_dataRAM[0]~9, projeto1, 1
instance = comp, \SW[5]~input\, SW[5]~input, projeto1, 1
instance = comp, \out_dataRAM[0]~0\, out_dataRAM[0]~0, projeto1, 1
instance = comp, \de|Equal9~1\, de|Equal9~1, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~12\, processador|fetch|ROM|memROM~12, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~14\, processador|fetch|ROM|memROM~14, projeto1, 1
instance = comp, \de|Equal16~1\, de|Equal16~1, projeto1, 1
instance = comp, \de|habilitaBotao~0\, de|habilitaBotao~0, projeto1, 1
instance = comp, \de|Equal16~0\, de|Equal16~0, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[10]~DUPLICATE\, baseTempo|baseTempo|contador[10]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~5\, baseTempo|baseTempo|Add0~5, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[0]~DUPLICATE\, baseTempo|baseTempo|contador[0]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~13\, baseTempo|baseTempo|Add0~13, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[1]~DUPLICATE\, baseTempo|baseTempo|contador[1]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~17\, baseTempo|baseTempo|Add0~17, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[2]\, baseTempo|baseTempo|contador[2], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~21\, baseTempo|baseTempo|Add0~21, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[3]~DUPLICATE\, baseTempo|baseTempo|contador[3]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~69\, baseTempo|baseTempo|Add0~69, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[4]\, baseTempo|baseTempo|contador[4], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~9\, baseTempo|baseTempo|Add0~9, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[5]\, baseTempo|baseTempo|contador[5], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~29\, baseTempo|baseTempo|Add0~29, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[6]~DUPLICATE\, baseTempo|baseTempo|contador[6]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~25\, baseTempo|baseTempo|Add0~25, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[7]\, baseTempo|baseTempo|contador[7], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~65\, baseTempo|baseTempo|Add0~65, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[8]\, baseTempo|baseTempo|contador[8], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~61\, baseTempo|baseTempo|Add0~61, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[9]\, baseTempo|baseTempo|contador[9], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~57\, baseTempo|baseTempo|Add0~57, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[10]\, baseTempo|baseTempo|contador[10], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~53\, baseTempo|baseTempo|Add0~53, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[11]\, baseTempo|baseTempo|contador[11], projeto1, 1
instance = comp, \baseTempo|baseTempo|Equal0~2\, baseTempo|baseTempo|Equal0~2, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[0]\, baseTempo|baseTempo|contador[0], projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[6]\, baseTempo|baseTempo|contador[6], projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[1]\, baseTempo|baseTempo|contador[1], projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[3]\, baseTempo|baseTempo|contador[3], projeto1, 1
instance = comp, \baseTempo|baseTempo|Equal0~0\, baseTempo|baseTempo|Equal0~0, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~1\, baseTempo|baseTempo|Add0~1, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[12]\, baseTempo|baseTempo|contador[12], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~49\, baseTempo|baseTempo|Add0~49, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[13]~DUPLICATE\, baseTempo|baseTempo|contador[13]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~45\, baseTempo|baseTempo|Add0~45, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[14]~DUPLICATE\, baseTempo|baseTempo|contador[14]~DUPLICATE, projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~41\, baseTempo|baseTempo|Add0~41, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[15]\, baseTempo|baseTempo|contador[15], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~37\, baseTempo|baseTempo|Add0~37, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[16]\, baseTempo|baseTempo|contador[16], projeto1, 1
instance = comp, \baseTempo|baseTempo|Add0~33\, baseTempo|baseTempo|Add0~33, projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[17]\, baseTempo|baseTempo|contador[17], projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[14]\, baseTempo|baseTempo|contador[14], projeto1, 1
instance = comp, \baseTempo|baseTempo|contador[13]\, baseTempo|baseTempo|contador[13], projeto1, 1
instance = comp, \baseTempo|baseTempo|Equal0~1\, baseTempo|baseTempo|Equal0~1, projeto1, 1
instance = comp, \baseTempo|baseTempo|Equal0~3\, baseTempo|baseTempo|Equal0~3, projeto1, 1
instance = comp, \baseTempo|baseTempo|tick~0\, baseTempo|baseTempo|tick~0, projeto1, 1
instance = comp, \baseTempo|baseTempo|tick\, baseTempo|baseTempo|tick, projeto1, 1
instance = comp, \baseTempo|registraUmSegundo|DOUT~feeder\, baseTempo|registraUmSegundo|DOUT~feeder, projeto1, 1
instance = comp, \processador|UC|Equal7~1\, processador|UC|Equal7~1, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~15\, processador|fetch|ROM|memROM~15, projeto1, 1
instance = comp, \de|Equal8~0\, de|Equal8~0, projeto1, 1
instance = comp, \de|limpaLeitura\, de|limpaLeitura, projeto1, 1
instance = comp, \baseTempo|registraUmSegundo|DOUT~DUPLICATE\, baseTempo|registraUmSegundo|DOUT~DUPLICATE, projeto1, 1
instance = comp, \out_dataRAM[0]~13\, out_dataRAM[0]~13, projeto1, 1
instance = comp, \out_dataRAM[0]~4\, out_dataRAM[0]~4, projeto1, 1
instance = comp, \KEY[3]~input\, KEY[3]~input, projeto1, 1
instance = comp, \de|comb~2\, de|comb~2, projeto1, 1
instance = comp, \de|enderecoBotao[1]\, de|enderecoBotao[1], projeto1, 1
instance = comp, \KEY[1]~input\, KEY[1]~input, projeto1, 1
instance = comp, \de|comb~1\, de|comb~1, projeto1, 1
instance = comp, \de|comb~0\, de|comb~0, projeto1, 1
instance = comp, \de|enderecoBotao[0]\, de|enderecoBotao[0], projeto1, 1
instance = comp, \KEY[2]~input\, KEY[2]~input, projeto1, 1
instance = comp, \KEY[0]~input\, KEY[0]~input, projeto1, 1
instance = comp, \out_dataRAM[0]~5\, out_dataRAM[0]~5, projeto1, 1
instance = comp, \SW[8]~input\, SW[8]~input, projeto1, 1
instance = comp, \out_dataRAM[0]~7\, out_dataRAM[0]~7, projeto1, 1
instance = comp, \de|habilitaChave~0\, de|habilitaChave~0, projeto1, 1
instance = comp, \out_dataRAM[0]~14\, out_dataRAM[0]~14, projeto1, 1
instance = comp, \out_dataRAM[0]~8\, out_dataRAM[0]~8, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~34\, processador|arquitetura|ULA|Add0~34, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~9\, processador|arquitetura|ULA|Add0~9, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~13\, processador|arquitetura|ULA|Add0~13, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[1]~9\, processador|arquitetura|ULA|saida[1]~9, projeto1, 1
instance = comp, \processador|UC|habilitaResgistrador~0\, processador|UC|habilitaResgistrador~0, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~25\, processador|fetch|ROM|memROM~25, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~26\, processador|fetch|ROM|memROM~26, projeto1, 1
instance = comp, \processador|UC|habilitaResgistrador~1\, processador|UC|habilitaResgistrador~1, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~21\, processador|fetch|ROM|memROM~21, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~23\, processador|fetch|ROM|memROM~23, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~22\, processador|fetch|ROM|memROM~22, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~24\, processador|fetch|ROM|memROM~24, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~144\, processador|arquitetura|memReg|registrador~144, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~37\, processador|arquitetura|memReg|registrador~37, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~143\, processador|arquitetura|memReg|registrador~143, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~21\, processador|arquitetura|memReg|registrador~21, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~146\, processador|arquitetura|memReg|registrador~146, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~29\, processador|arquitetura|memReg|registrador~29, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~145\, processador|arquitetura|memReg|registrador~145, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~13\, processador|arquitetura|memReg|registrador~13, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~112\, processador|arquitetura|memReg|registrador~112, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~141\, processador|arquitetura|memReg|registrador~141, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~45\, processador|arquitetura|memReg|registrador~45, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~142\, processador|arquitetura|memReg|registrador~142, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~61\, processador|arquitetura|memReg|registrador~61, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~140\, processador|arquitetura|memReg|registrador~140, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~53\, processador|arquitetura|memReg|registrador~53, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~80\, processador|arquitetura|memReg|registrador~80, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[1]~2\, processador|arquitetura|ULA|saida[1]~2, projeto1, 1
instance = comp, \processador|arquitetura|muxInstRAM|saida_MUX[0]~3\, processador|arquitetura|muxInstRAM|saida_MUX[0]~3, projeto1, 1
instance = comp, \baseTempo|registraUmSegundo|DOUT\, baseTempo|registraUmSegundo|DOUT, projeto1, 1
instance = comp, \out_dataRAM[0]~6\, out_dataRAM[0]~6, projeto1, 1
instance = comp, \processador|arquitetura|muxInstRAM|saida_MUX[0]~2\, processador|arquitetura|muxInstRAM|saida_MUX[0]~2, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[0]~3\, processador|arquitetura|ULA|saida[0]~3, projeto1, 1
instance = comp, \processador|UC|Equal7~2\, processador|UC|Equal7~2, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT~1\, processador|arquitetura|flag|flipFlop|DOUT~1, projeto1, 1
instance = comp, \processador|arquitetura|muxInstRAM|saida_MUX[4]~0\, processador|arquitetura|muxInstRAM|saida_MUX[4]~0, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~48\, processador|arquitetura|memReg|registrador~48, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~56\, processador|arquitetura|memReg|registrador~56, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~64\, processador|arquitetura|memReg|registrador~64, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~40\, processador|arquitetura|memReg|registrador~40, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~32\, processador|arquitetura|memReg|registrador~32, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~24\, processador|arquitetura|memReg|registrador~24, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~16\, processador|arquitetura|memReg|registrador~16, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~124\, processador|arquitetura|memReg|registrador~124, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~92\, processador|arquitetura|memReg|registrador~92, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~31\, processador|fetch|ROM|memROM~31, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~17\, processador|fetch|ROM|memROM~17, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[2]~4\, processador|arquitetura|ULA|saida[2]~4, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~17\, processador|arquitetura|ULA|Add0~17, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[2]~10\, processador|arquitetura|ULA|saida[2]~10, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~38\, processador|arquitetura|memReg|registrador~38, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~30\, processador|arquitetura|memReg|registrador~30, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~22\, processador|arquitetura|memReg|registrador~22, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~14feeder\, processador|arquitetura|memReg|registrador~14feeder, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~14\, processador|arquitetura|memReg|registrador~14, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~116\, processador|arquitetura|memReg|registrador~116, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~54\, processador|arquitetura|memReg|registrador~54, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~46\, processador|arquitetura|memReg|registrador~46, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~62\, processador|arquitetura|memReg|registrador~62, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~84\, processador|arquitetura|memReg|registrador~84, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~21\, processador|arquitetura|ULA|Add0~21, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[3]~5\, processador|arquitetura|ULA|saida[3]~5, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[3]~11\, processador|arquitetura|ULA|saida[3]~11, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~23\, processador|arquitetura|memReg|registrador~23, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~39\, processador|arquitetura|memReg|registrador~39, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~31\, processador|arquitetura|memReg|registrador~31, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~15\, processador|arquitetura|memReg|registrador~15, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~120\, processador|arquitetura|memReg|registrador~120, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~55\, processador|arquitetura|memReg|registrador~55, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~47\, processador|arquitetura|memReg|registrador~47, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~63\, processador|arquitetura|memReg|registrador~63, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~88\, processador|arquitetura|memReg|registrador~88, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~1\, processador|arquitetura|ULA|Add0~1, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[4]~0\, processador|arquitetura|ULA|saida[4]~0, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT~0\, processador|arquitetura|flag|flipFlop|DOUT~0, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[6]~6\, processador|arquitetura|ULA|saida[6]~6, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[6]~12\, processador|arquitetura|ULA|saida[6]~12, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~58\, processador|arquitetura|memReg|registrador~58, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~50feeder\, processador|arquitetura|memReg|registrador~50feeder, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~50\, processador|arquitetura|memReg|registrador~50, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~66\, processador|arquitetura|memReg|registrador~66, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~42\, processador|arquitetura|memReg|registrador~42, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~26\, processador|arquitetura|memReg|registrador~26, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~34\, processador|arquitetura|memReg|registrador~34, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~18\, processador|arquitetura|memReg|registrador~18, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~132\, processador|arquitetura|memReg|registrador~132, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~100\, processador|arquitetura|memReg|registrador~100, projeto1, 1
instance = comp, \processador|arquitetura|muxInstRAM|saida_MUX[5]~1\, processador|arquitetura|muxInstRAM|saida_MUX[5]~1, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~32\, processador|fetch|ROM|memROM~32, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~5\, processador|arquitetura|ULA|Add0~5, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[5]~1\, processador|arquitetura|ULA|saida[5]~1, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~57\, processador|arquitetura|memReg|registrador~57, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~49\, processador|arquitetura|memReg|registrador~49, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~65\, processador|arquitetura|memReg|registrador~65, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~25\, processador|arquitetura|memReg|registrador~25, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~33\, processador|arquitetura|memReg|registrador~33, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~41\, processador|arquitetura|memReg|registrador~41, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~17\, processador|arquitetura|memReg|registrador~17, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~128\, processador|arquitetura|memReg|registrador~128, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~96\, processador|arquitetura|memReg|registrador~96, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~25\, processador|arquitetura|ULA|Add0~25, projeto1, 1
instance = comp, \processador|arquitetura|ULA|Add0~29\, processador|arquitetura|ULA|Add0~29, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[7]~13\, processador|arquitetura|ULA|saida[7]~13, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~27\, processador|arquitetura|memReg|registrador~27, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~35\, processador|arquitetura|memReg|registrador~35, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~43\, processador|arquitetura|memReg|registrador~43, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~19\, processador|arquitetura|memReg|registrador~19, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~136\, processador|arquitetura|memReg|registrador~136, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~59\, processador|arquitetura|memReg|registrador~59, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~51\, processador|arquitetura|memReg|registrador~51, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~67\, processador|arquitetura|memReg|registrador~67, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~104\, processador|arquitetura|memReg|registrador~104, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[7]~7\, processador|arquitetura|ULA|saida[7]~7, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT~3\, processador|arquitetura|flag|flipFlop|DOUT~3, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT~2\, processador|arquitetura|flag|flipFlop|DOUT~2, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT~4\, processador|arquitetura|flag|flipFlop|DOUT~4, projeto1, 1
instance = comp, \processador|arquitetura|flag|flipFlop|DOUT\, processador|arquitetura|flag|flipFlop|DOUT, projeto1, 1
instance = comp, \processador|UC|sel_muxJump~0\, processador|UC|sel_muxJump~0, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[8]\, processador|fetch|registerPC|DOUT[8], projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~37\, processador|fetch|somPC|Add0~37, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[9]\, processador|fetch|registerPC|DOUT[9], projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~18\, processador|fetch|ROM|memROM~18, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[3]\, processador|fetch|registerPC|DOUT[3], projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~17\, processador|fetch|somPC|Add0~17, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[4]\, processador|fetch|registerPC|DOUT[4], projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~21\, processador|fetch|somPC|Add0~21, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[5]\, processador|fetch|registerPC|DOUT[5], projeto1, 1
instance = comp, \processador|fetch|somPC|Add0~25\, processador|fetch|somPC|Add0~25, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[6]\, processador|fetch|registerPC|DOUT[6], projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[7]\, processador|fetch|registerPC|DOUT[7], projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~5\, processador|fetch|ROM|memROM~5, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~16\, processador|fetch|ROM|memROM~16, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[2]\, processador|fetch|registerPC|DOUT[2], projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~8\, processador|fetch|ROM|memROM~8, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~9\, processador|fetch|ROM|memROM~9, projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[0]\, processador|fetch|registerPC|DOUT[0], projeto1, 1
instance = comp, \processador|fetch|registerPC|DOUT[1]\, processador|fetch|registerPC|DOUT[1], projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~19\, processador|fetch|ROM|memROM~19, projeto1, 1
instance = comp, \processador|fetch|ROM|memROM~20\, processador|fetch|ROM|memROM~20, projeto1, 1
instance = comp, \processador|arquitetura|ULA|saida[0]~8\, processador|arquitetura|ULA|saida[0]~8, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~20\, processador|arquitetura|memReg|registrador~20, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~28\, processador|arquitetura|memReg|registrador~28, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~36\, processador|arquitetura|memReg|registrador~36, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~12\, processador|arquitetura|memReg|registrador~12, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~108\, processador|arquitetura|memReg|registrador~108, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~44\, processador|arquitetura|memReg|registrador~44, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~60\, processador|arquitetura|memReg|registrador~60, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~52\, processador|arquitetura|memReg|registrador~52, projeto1, 1
instance = comp, \processador|arquitetura|memReg|registrador~76\, processador|arquitetura|memReg|registrador~76, projeto1, 1
instance = comp, \display|display0|rascSaida7seg[0]~0\, display|display0|rascSaida7seg[0]~0, projeto1, 1
instance = comp, \de|habilitaDisplay~0\, de|habilitaDisplay~0, projeto1, 1
instance = comp, \de|enderecoDisplay~0\, de|enderecoDisplay~0, projeto1, 1
instance = comp, \de|Equal5~0\, de|Equal5~0, projeto1, 1
instance = comp, \de|enderecoDisplay[1]~1\, de|enderecoDisplay[1]~1, projeto1, 1
instance = comp, \de|enderecoDisplay[0]~2\, de|enderecoDisplay[0]~2, projeto1, 1
instance = comp, \de|enderecoDisplay[2]~3\, de|enderecoDisplay[2]~3, projeto1, 1
instance = comp, \de|enderecoDisplay[2]~4\, de|enderecoDisplay[2]~4, projeto1, 1
instance = comp, \display|Equal0~0\, display|Equal0~0, projeto1, 1
instance = comp, \display|display0|saida7seg[0]\, display|display0|saida7seg[0], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[1]~1\, display|display0|rascSaida7seg[1]~1, projeto1, 1
instance = comp, \display|display0|saida7seg[1]\, display|display0|saida7seg[1], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[2]~2\, display|display0|rascSaida7seg[2]~2, projeto1, 1
instance = comp, \display|display0|saida7seg[2]\, display|display0|saida7seg[2], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[3]~3\, display|display0|rascSaida7seg[3]~3, projeto1, 1
instance = comp, \display|display0|saida7seg[3]\, display|display0|saida7seg[3], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[4]~4\, display|display0|rascSaida7seg[4]~4, projeto1, 1
instance = comp, \display|display0|saida7seg[4]\, display|display0|saida7seg[4], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[5]~5\, display|display0|rascSaida7seg[5]~5, projeto1, 1
instance = comp, \display|display0|saida7seg[5]\, display|display0|saida7seg[5], projeto1, 1
instance = comp, \display|display0|rascSaida7seg[6]~6\, display|display0|rascSaida7seg[6]~6, projeto1, 1
instance = comp, \display|display0|saida7seg[6]\, display|display0|saida7seg[6], projeto1, 1
instance = comp, \display|Equal0~1\, display|Equal0~1, projeto1, 1
instance = comp, \display|display1|saida7seg[0]\, display|display1|saida7seg[0], projeto1, 1
instance = comp, \display|display1|saida7seg[1]\, display|display1|saida7seg[1], projeto1, 1
instance = comp, \display|display1|saida7seg[2]\, display|display1|saida7seg[2], projeto1, 1
instance = comp, \display|display1|saida7seg[3]\, display|display1|saida7seg[3], projeto1, 1
instance = comp, \display|display1|saida7seg[4]\, display|display1|saida7seg[4], projeto1, 1
instance = comp, \display|display1|saida7seg[5]\, display|display1|saida7seg[5], projeto1, 1
instance = comp, \display|display1|saida7seg[6]\, display|display1|saida7seg[6], projeto1, 1
instance = comp, \display|Equal0~2\, display|Equal0~2, projeto1, 1
instance = comp, \display|display2|saida7seg[0]\, display|display2|saida7seg[0], projeto1, 1
instance = comp, \display|display2|saida7seg[1]\, display|display2|saida7seg[1], projeto1, 1
instance = comp, \display|display2|saida7seg[2]\, display|display2|saida7seg[2], projeto1, 1
instance = comp, \display|display2|saida7seg[3]\, display|display2|saida7seg[3], projeto1, 1
instance = comp, \display|display2|saida7seg[4]\, display|display2|saida7seg[4], projeto1, 1
instance = comp, \display|display2|saida7seg[5]\, display|display2|saida7seg[5], projeto1, 1
instance = comp, \display|display2|saida7seg[6]\, display|display2|saida7seg[6], projeto1, 1
instance = comp, \display|Equal0~3\, display|Equal0~3, projeto1, 1
instance = comp, \display|display3|saida7seg[0]\, display|display3|saida7seg[0], projeto1, 1
instance = comp, \display|display3|saida7seg[1]\, display|display3|saida7seg[1], projeto1, 1
instance = comp, \display|display3|saida7seg[2]\, display|display3|saida7seg[2], projeto1, 1
instance = comp, \display|display3|saida7seg[3]\, display|display3|saida7seg[3], projeto1, 1
instance = comp, \display|display3|saida7seg[4]\, display|display3|saida7seg[4], projeto1, 1
instance = comp, \display|display3|saida7seg[5]\, display|display3|saida7seg[5], projeto1, 1
instance = comp, \display|display3|saida7seg[6]\, display|display3|saida7seg[6], projeto1, 1
instance = comp, \display|Equal0~4\, display|Equal0~4, projeto1, 1
instance = comp, \display|display4|saida7seg[0]\, display|display4|saida7seg[0], projeto1, 1
instance = comp, \display|display4|saida7seg[1]\, display|display4|saida7seg[1], projeto1, 1
instance = comp, \display|display4|saida7seg[2]\, display|display4|saida7seg[2], projeto1, 1
instance = comp, \display|display4|saida7seg[3]\, display|display4|saida7seg[3], projeto1, 1
instance = comp, \display|display4|saida7seg[4]\, display|display4|saida7seg[4], projeto1, 1
instance = comp, \display|display4|saida7seg[5]\, display|display4|saida7seg[5], projeto1, 1
instance = comp, \display|display4|saida7seg[6]\, display|display4|saida7seg[6], projeto1, 1
instance = comp, \display|Equal0~5\, display|Equal0~5, projeto1, 1
instance = comp, \display|display5|saida7seg[0]\, display|display5|saida7seg[0], projeto1, 1
instance = comp, \display|display5|saida7seg[1]\, display|display5|saida7seg[1], projeto1, 1
instance = comp, \display|display5|saida7seg[2]\, display|display5|saida7seg[2], projeto1, 1
instance = comp, \display|display5|saida7seg[3]\, display|display5|saida7seg[3], projeto1, 1
instance = comp, \display|display5|saida7seg[4]\, display|display5|saida7seg[4], projeto1, 1
instance = comp, \display|display5|saida7seg[5]\, display|display5|saida7seg[5], projeto1, 1
instance = comp, \display|display5|saida7seg[6]\, display|display5|saida7seg[6], projeto1, 1
instance = comp, \baseTempo|leituraUmSegundo[0]~0\, baseTempo|leituraUmSegundo[0]~0, projeto1, 1
