# 202602_xxx_CDR_PAM3_56Gbaud (0) Theoretical Basics and Project Preparations

> [!Note|style:callout|label:Infor]
> Initially published by YiDingg at 00:40 on 2026-01-17 in Beijing.
> dingyi233@mails.ucas.ac.cn

## Introduction

本次项目旨在参与设计一款支持 56 Gbaud/s 速率的 PAM3 CDR (Clock and Data Recovery) 电路 **(Baud Rate = 56 Gbaud/s, Data Rate = 84 Gb/s, CK Rate = 14 GHz)** ，用于高速数据通信系统中 (TX 和 RX 的其它部分由另两位师兄完成)。本文档将介绍项目的设计目标以及项目准备工作 (包括所需的理论基础等)。



## 1. Theoretical Basics

我们先学完必要的理论基础，再来对项目进行详细规划，这样可以更好地把握设计要求与难点，从而制定合理设计方案。

<!-- 有关 CDR 的理论基础详见文章： -->


### 1.3 signal integrity
### 1.1 PAM3 signaling
### 1.2 CDR fundamentals
### 1.4 jitter analysis
### 1.5 clock recovery techniques
### 1.6 PAM3 CDR architectures
### 1.7 performance metrics
### 1.8 design challenges
### 1.9 literature review
### 1.10 workflow

