Classic Timing Analyzer report for tyjcqzofwb
Mon Jan 01 16:19:00 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From    ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.889 ns                                       ; we      ; rb[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.980 ns                                      ; ra[3]   ; a[3]  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 14.187 ns                                      ; raa0    ; a[3]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.661 ns                                      ; bus2[6] ; ra[6] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; ra[0]   ; ra[0] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;         ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                 ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; ra[0] ; ra[0] ; clk        ; clk      ; None                        ; None                      ; 0.835 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------+
; tsu                                                            ;
+-------+--------------+------------+---------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To    ; To Clock ;
+-------+--------------+------------+---------+-------+----------+
; N/A   ; None         ; 6.889 ns   ; we      ; rb[1] ; clk      ;
; N/A   ; None         ; 6.889 ns   ; we      ; rb[2] ; clk      ;
; N/A   ; None         ; 6.889 ns   ; we      ; rb[6] ; clk      ;
; N/A   ; None         ; 6.889 ns   ; we      ; rb[7] ; clk      ;
; N/A   ; None         ; 6.875 ns   ; we      ; ra[1] ; clk      ;
; N/A   ; None         ; 6.875 ns   ; we      ; ra[2] ; clk      ;
; N/A   ; None         ; 6.875 ns   ; we      ; ra[6] ; clk      ;
; N/A   ; None         ; 6.875 ns   ; we      ; ra[7] ; clk      ;
; N/A   ; None         ; 6.865 ns   ; we      ; rc[1] ; clk      ;
; N/A   ; None         ; 6.865 ns   ; we      ; rc[2] ; clk      ;
; N/A   ; None         ; 6.791 ns   ; we      ; ra[3] ; clk      ;
; N/A   ; None         ; 6.791 ns   ; we      ; ra[4] ; clk      ;
; N/A   ; None         ; 6.791 ns   ; we      ; ra[5] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[0] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[3] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[4] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[5] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[6] ; clk      ;
; N/A   ; None         ; 6.756 ns   ; we      ; rc[7] ; clk      ;
; N/A   ; None         ; 6.556 ns   ; rwba1   ; rb[1] ; clk      ;
; N/A   ; None         ; 6.556 ns   ; rwba1   ; rb[2] ; clk      ;
; N/A   ; None         ; 6.556 ns   ; rwba1   ; rb[6] ; clk      ;
; N/A   ; None         ; 6.556 ns   ; rwba1   ; rb[7] ; clk      ;
; N/A   ; None         ; 6.541 ns   ; rwba1   ; ra[1] ; clk      ;
; N/A   ; None         ; 6.541 ns   ; rwba1   ; ra[2] ; clk      ;
; N/A   ; None         ; 6.541 ns   ; rwba1   ; ra[6] ; clk      ;
; N/A   ; None         ; 6.541 ns   ; rwba1   ; ra[7] ; clk      ;
; N/A   ; None         ; 6.533 ns   ; rwba1   ; rc[1] ; clk      ;
; N/A   ; None         ; 6.533 ns   ; rwba1   ; rc[2] ; clk      ;
; N/A   ; None         ; 6.457 ns   ; rwba1   ; ra[3] ; clk      ;
; N/A   ; None         ; 6.457 ns   ; rwba1   ; ra[4] ; clk      ;
; N/A   ; None         ; 6.457 ns   ; rwba1   ; ra[5] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[0] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[3] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[4] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[5] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[6] ; clk      ;
; N/A   ; None         ; 6.424 ns   ; rwba1   ; rc[7] ; clk      ;
; N/A   ; None         ; 6.240 ns   ; rwba0   ; rb[1] ; clk      ;
; N/A   ; None         ; 6.240 ns   ; rwba0   ; rb[2] ; clk      ;
; N/A   ; None         ; 6.240 ns   ; rwba0   ; rb[6] ; clk      ;
; N/A   ; None         ; 6.240 ns   ; rwba0   ; rb[7] ; clk      ;
; N/A   ; None         ; 6.227 ns   ; rwba0   ; ra[1] ; clk      ;
; N/A   ; None         ; 6.227 ns   ; rwba0   ; ra[2] ; clk      ;
; N/A   ; None         ; 6.227 ns   ; rwba0   ; ra[6] ; clk      ;
; N/A   ; None         ; 6.227 ns   ; rwba0   ; ra[7] ; clk      ;
; N/A   ; None         ; 6.215 ns   ; rwba0   ; rc[1] ; clk      ;
; N/A   ; None         ; 6.215 ns   ; rwba0   ; rc[2] ; clk      ;
; N/A   ; None         ; 6.143 ns   ; rwba0   ; ra[3] ; clk      ;
; N/A   ; None         ; 6.143 ns   ; rwba0   ; ra[4] ; clk      ;
; N/A   ; None         ; 6.143 ns   ; rwba0   ; ra[5] ; clk      ;
; N/A   ; None         ; 6.113 ns   ; we      ; rb[0] ; clk      ;
; N/A   ; None         ; 6.113 ns   ; we      ; rb[3] ; clk      ;
; N/A   ; None         ; 6.113 ns   ; we      ; rb[4] ; clk      ;
; N/A   ; None         ; 6.113 ns   ; we      ; rb[5] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[0] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[3] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[4] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[5] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[6] ; clk      ;
; N/A   ; None         ; 6.106 ns   ; rwba0   ; rc[7] ; clk      ;
; N/A   ; None         ; 5.780 ns   ; rwba1   ; rb[0] ; clk      ;
; N/A   ; None         ; 5.780 ns   ; rwba1   ; rb[3] ; clk      ;
; N/A   ; None         ; 5.780 ns   ; rwba1   ; rb[4] ; clk      ;
; N/A   ; None         ; 5.780 ns   ; rwba1   ; rb[5] ; clk      ;
; N/A   ; None         ; 5.464 ns   ; rwba0   ; rb[0] ; clk      ;
; N/A   ; None         ; 5.464 ns   ; rwba0   ; rb[3] ; clk      ;
; N/A   ; None         ; 5.464 ns   ; rwba0   ; rb[4] ; clk      ;
; N/A   ; None         ; 5.464 ns   ; rwba0   ; rb[5] ; clk      ;
; N/A   ; None         ; 5.453 ns   ; rwba1   ; ra[0] ; clk      ;
; N/A   ; None         ; 5.141 ns   ; rwba0   ; ra[0] ; clk      ;
; N/A   ; None         ; 5.137 ns   ; bus2[1] ; rb[1] ; clk      ;
; N/A   ; None         ; 5.000 ns   ; bus2[1] ; ra[1] ; clk      ;
; N/A   ; None         ; 4.921 ns   ; we      ; ra[0] ; clk      ;
; N/A   ; None         ; 4.491 ns   ; bus2[4] ; rb[4] ; clk      ;
; N/A   ; None         ; 4.427 ns   ; bus2[1] ; rc[1] ; clk      ;
; N/A   ; None         ; 4.397 ns   ; bus2[7] ; rc[7] ; clk      ;
; N/A   ; None         ; 4.261 ns   ; bus2[7] ; ra[7] ; clk      ;
; N/A   ; None         ; 4.170 ns   ; bus2[4] ; ra[4] ; clk      ;
; N/A   ; None         ; 4.169 ns   ; bus2[4] ; rc[4] ; clk      ;
; N/A   ; None         ; 4.102 ns   ; bus2[5] ; ra[5] ; clk      ;
; N/A   ; None         ; 4.101 ns   ; bus2[5] ; rc[5] ; clk      ;
; N/A   ; None         ; 4.023 ns   ; bus2[2] ; rc[2] ; clk      ;
; N/A   ; None         ; 3.825 ns   ; bus2[0] ; rc[0] ; clk      ;
; N/A   ; None         ; 3.774 ns   ; bus2[5] ; rb[5] ; clk      ;
; N/A   ; None         ; 3.772 ns   ; bus2[7] ; rb[7] ; clk      ;
; N/A   ; None         ; 3.684 ns   ; bus2[3] ; rc[3] ; clk      ;
; N/A   ; None         ; 3.681 ns   ; bus2[3] ; ra[3] ; clk      ;
; N/A   ; None         ; 3.662 ns   ; bus2[2] ; ra[2] ; clk      ;
; N/A   ; None         ; 3.640 ns   ; bus2[0] ; ra[0] ; clk      ;
; N/A   ; None         ; 3.640 ns   ; bus2[0] ; rb[0] ; clk      ;
; N/A   ; None         ; 3.297 ns   ; bus2[3] ; rb[3] ; clk      ;
; N/A   ; None         ; 3.276 ns   ; bus2[2] ; rb[2] ; clk      ;
; N/A   ; None         ; 1.174 ns   ; bus2[6] ; rc[6] ; clk      ;
; N/A   ; None         ; 0.749 ns   ; bus2[6] ; rb[6] ; clk      ;
; N/A   ; None         ; 0.713 ns   ; bus2[6] ; ra[6] ; clk      ;
+-------+--------------+------------+---------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 10.980 ns  ; ra[3] ; a[3] ; clk        ;
; N/A   ; None         ; 10.501 ns  ; rb[3] ; a[3] ; clk        ;
; N/A   ; None         ; 9.697 ns   ; rc[3] ; a[3] ; clk        ;
; N/A   ; None         ; 9.479 ns   ; ra[0] ; a[0] ; clk        ;
; N/A   ; None         ; 9.320 ns   ; ra[6] ; a[6] ; clk        ;
; N/A   ; None         ; 9.190 ns   ; ra[2] ; a[2] ; clk        ;
; N/A   ; None         ; 9.121 ns   ; ra[7] ; a[7] ; clk        ;
; N/A   ; None         ; 9.049 ns   ; rb[0] ; a[0] ; clk        ;
; N/A   ; None         ; 8.771 ns   ; ra[4] ; a[4] ; clk        ;
; N/A   ; None         ; 8.758 ns   ; ra[5] ; a[5] ; clk        ;
; N/A   ; None         ; 8.673 ns   ; rb[2] ; a[2] ; clk        ;
; N/A   ; None         ; 8.646 ns   ; rb[7] ; a[7] ; clk        ;
; N/A   ; None         ; 8.362 ns   ; rb[6] ; a[6] ; clk        ;
; N/A   ; None         ; 8.286 ns   ; rb[5] ; a[5] ; clk        ;
; N/A   ; None         ; 8.252 ns   ; rb[4] ; a[4] ; clk        ;
; N/A   ; None         ; 8.153 ns   ; rb[1] ; a[1] ; clk        ;
; N/A   ; None         ; 8.005 ns   ; rc[0] ; a[0] ; clk        ;
; N/A   ; None         ; 7.955 ns   ; rc[2] ; a[2] ; clk        ;
; N/A   ; None         ; 7.949 ns   ; rc[1] ; a[1] ; clk        ;
; N/A   ; None         ; 7.682 ns   ; ra[1] ; a[1] ; clk        ;
; N/A   ; None         ; 7.470 ns   ; rc[5] ; a[5] ; clk        ;
; N/A   ; None         ; 7.454 ns   ; rc[4] ; a[4] ; clk        ;
; N/A   ; None         ; 7.329 ns   ; rc[7] ; a[7] ; clk        ;
; N/A   ; None         ; 7.041 ns   ; rc[6] ; a[6] ; clk        ;
+-------+--------------+------------+-------+------+------------+


+-----------------------------------------------------------+
; tpd                                                       ;
+-------+-------------------+-----------------+------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To   ;
+-------+-------------------+-----------------+------+------+
; N/A   ; None              ; 14.187 ns       ; raa0 ; a[3] ;
; N/A   ; None              ; 14.052 ns       ; raa1 ; a[3] ;
; N/A   ; None              ; 12.476 ns       ; raa0 ; a[0] ;
; N/A   ; None              ; 12.333 ns       ; raa1 ; a[0] ;
; N/A   ; None              ; 12.312 ns       ; raa1 ; a[2] ;
; N/A   ; None              ; 12.281 ns       ; raa1 ; a[7] ;
; N/A   ; None              ; 11.978 ns       ; raa0 ; a[5] ;
; N/A   ; None              ; 11.946 ns       ; raa0 ; a[4] ;
; N/A   ; None              ; 11.838 ns       ; raa1 ; a[6] ;
; N/A   ; None              ; 11.832 ns       ; raa1 ; a[5] ;
; N/A   ; None              ; 11.797 ns       ; raa1 ; a[4] ;
; N/A   ; None              ; 11.690 ns       ; raa1 ; a[1] ;
; N/A   ; None              ; 11.648 ns       ; raa0 ; a[2] ;
; N/A   ; None              ; 11.617 ns       ; raa0 ; a[7] ;
; N/A   ; None              ; 11.020 ns       ; raa0 ; a[6] ;
; N/A   ; None              ; 11.008 ns       ; raa0 ; a[1] ;
+-------+-------------------+-----------------+------+------+


+----------------------------------------------------------------------+
; th                                                                   ;
+---------------+-------------+-----------+---------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To    ; To Clock ;
+---------------+-------------+-----------+---------+-------+----------+
; N/A           ; None        ; -0.661 ns ; bus2[6] ; ra[6] ; clk      ;
; N/A           ; None        ; -0.697 ns ; bus2[6] ; rb[6] ; clk      ;
; N/A           ; None        ; -1.122 ns ; bus2[6] ; rc[6] ; clk      ;
; N/A           ; None        ; -3.224 ns ; bus2[2] ; rb[2] ; clk      ;
; N/A           ; None        ; -3.245 ns ; bus2[3] ; rb[3] ; clk      ;
; N/A           ; None        ; -3.588 ns ; bus2[0] ; ra[0] ; clk      ;
; N/A           ; None        ; -3.588 ns ; bus2[0] ; rb[0] ; clk      ;
; N/A           ; None        ; -3.610 ns ; bus2[2] ; ra[2] ; clk      ;
; N/A           ; None        ; -3.629 ns ; bus2[3] ; ra[3] ; clk      ;
; N/A           ; None        ; -3.632 ns ; bus2[3] ; rc[3] ; clk      ;
; N/A           ; None        ; -3.720 ns ; bus2[7] ; rb[7] ; clk      ;
; N/A           ; None        ; -3.722 ns ; bus2[5] ; rb[5] ; clk      ;
; N/A           ; None        ; -3.773 ns ; bus2[0] ; rc[0] ; clk      ;
; N/A           ; None        ; -3.971 ns ; bus2[2] ; rc[2] ; clk      ;
; N/A           ; None        ; -4.049 ns ; bus2[5] ; rc[5] ; clk      ;
; N/A           ; None        ; -4.050 ns ; bus2[5] ; ra[5] ; clk      ;
; N/A           ; None        ; -4.117 ns ; bus2[4] ; rc[4] ; clk      ;
; N/A           ; None        ; -4.118 ns ; bus2[4] ; ra[4] ; clk      ;
; N/A           ; None        ; -4.209 ns ; bus2[7] ; ra[7] ; clk      ;
; N/A           ; None        ; -4.345 ns ; bus2[7] ; rc[7] ; clk      ;
; N/A           ; None        ; -4.375 ns ; bus2[1] ; rc[1] ; clk      ;
; N/A           ; None        ; -4.439 ns ; bus2[4] ; rb[4] ; clk      ;
; N/A           ; None        ; -4.869 ns ; we      ; ra[0] ; clk      ;
; N/A           ; None        ; -4.948 ns ; bus2[1] ; ra[1] ; clk      ;
; N/A           ; None        ; -5.085 ns ; bus2[1] ; rb[1] ; clk      ;
; N/A           ; None        ; -5.089 ns ; rwba0   ; ra[0] ; clk      ;
; N/A           ; None        ; -5.401 ns ; rwba1   ; ra[0] ; clk      ;
; N/A           ; None        ; -5.412 ns ; rwba0   ; rb[0] ; clk      ;
; N/A           ; None        ; -5.412 ns ; rwba0   ; rb[3] ; clk      ;
; N/A           ; None        ; -5.412 ns ; rwba0   ; rb[4] ; clk      ;
; N/A           ; None        ; -5.412 ns ; rwba0   ; rb[5] ; clk      ;
; N/A           ; None        ; -5.728 ns ; rwba1   ; rb[0] ; clk      ;
; N/A           ; None        ; -5.728 ns ; rwba1   ; rb[3] ; clk      ;
; N/A           ; None        ; -5.728 ns ; rwba1   ; rb[4] ; clk      ;
; N/A           ; None        ; -5.728 ns ; rwba1   ; rb[5] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[0] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[3] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[4] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[5] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[6] ; clk      ;
; N/A           ; None        ; -6.054 ns ; rwba0   ; rc[7] ; clk      ;
; N/A           ; None        ; -6.061 ns ; we      ; rb[0] ; clk      ;
; N/A           ; None        ; -6.061 ns ; we      ; rb[3] ; clk      ;
; N/A           ; None        ; -6.061 ns ; we      ; rb[4] ; clk      ;
; N/A           ; None        ; -6.061 ns ; we      ; rb[5] ; clk      ;
; N/A           ; None        ; -6.091 ns ; rwba0   ; ra[3] ; clk      ;
; N/A           ; None        ; -6.091 ns ; rwba0   ; ra[4] ; clk      ;
; N/A           ; None        ; -6.091 ns ; rwba0   ; ra[5] ; clk      ;
; N/A           ; None        ; -6.163 ns ; rwba0   ; rc[1] ; clk      ;
; N/A           ; None        ; -6.163 ns ; rwba0   ; rc[2] ; clk      ;
; N/A           ; None        ; -6.175 ns ; rwba0   ; ra[1] ; clk      ;
; N/A           ; None        ; -6.175 ns ; rwba0   ; ra[2] ; clk      ;
; N/A           ; None        ; -6.175 ns ; rwba0   ; ra[6] ; clk      ;
; N/A           ; None        ; -6.175 ns ; rwba0   ; ra[7] ; clk      ;
; N/A           ; None        ; -6.188 ns ; rwba0   ; rb[1] ; clk      ;
; N/A           ; None        ; -6.188 ns ; rwba0   ; rb[2] ; clk      ;
; N/A           ; None        ; -6.188 ns ; rwba0   ; rb[6] ; clk      ;
; N/A           ; None        ; -6.188 ns ; rwba0   ; rb[7] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[0] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[3] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[4] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[5] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[6] ; clk      ;
; N/A           ; None        ; -6.372 ns ; rwba1   ; rc[7] ; clk      ;
; N/A           ; None        ; -6.405 ns ; rwba1   ; ra[3] ; clk      ;
; N/A           ; None        ; -6.405 ns ; rwba1   ; ra[4] ; clk      ;
; N/A           ; None        ; -6.405 ns ; rwba1   ; ra[5] ; clk      ;
; N/A           ; None        ; -6.481 ns ; rwba1   ; rc[1] ; clk      ;
; N/A           ; None        ; -6.481 ns ; rwba1   ; rc[2] ; clk      ;
; N/A           ; None        ; -6.489 ns ; rwba1   ; ra[1] ; clk      ;
; N/A           ; None        ; -6.489 ns ; rwba1   ; ra[2] ; clk      ;
; N/A           ; None        ; -6.489 ns ; rwba1   ; ra[6] ; clk      ;
; N/A           ; None        ; -6.489 ns ; rwba1   ; ra[7] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba1   ; rb[1] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba1   ; rb[2] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba1   ; rb[6] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba1   ; rb[7] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[0] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[3] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[4] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[5] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[6] ; clk      ;
; N/A           ; None        ; -6.704 ns ; we      ; rc[7] ; clk      ;
; N/A           ; None        ; -6.739 ns ; we      ; ra[3] ; clk      ;
; N/A           ; None        ; -6.739 ns ; we      ; ra[4] ; clk      ;
; N/A           ; None        ; -6.739 ns ; we      ; ra[5] ; clk      ;
; N/A           ; None        ; -6.813 ns ; we      ; rc[1] ; clk      ;
; N/A           ; None        ; -6.813 ns ; we      ; rc[2] ; clk      ;
; N/A           ; None        ; -6.823 ns ; we      ; ra[1] ; clk      ;
; N/A           ; None        ; -6.823 ns ; we      ; ra[2] ; clk      ;
; N/A           ; None        ; -6.823 ns ; we      ; ra[6] ; clk      ;
; N/A           ; None        ; -6.823 ns ; we      ; ra[7] ; clk      ;
; N/A           ; None        ; -6.837 ns ; we      ; rb[1] ; clk      ;
; N/A           ; None        ; -6.837 ns ; we      ; rb[2] ; clk      ;
; N/A           ; None        ; -6.837 ns ; we      ; rb[6] ; clk      ;
; N/A           ; None        ; -6.837 ns ; we      ; rb[7] ; clk      ;
+---------------+-------------+-----------+---------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 01 16:19:00 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off tyjcqzofwb -c tyjcqzofwb --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 275.03 MHz between source register "ra[0]" and destination register "ra[0]"
    Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.835 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X1_Y16_N5; Fanout = 2; REG Node = 'ra[0]'
            Info: 2: + IC(0.526 ns) + CELL(0.309 ns) = 0.835 ns; Loc. = LC_X1_Y16_N5; Fanout = 2; REG Node = 'ra[0]'
            Info: Total cell delay = 0.309 ns ( 37.01 % )
            Info: Total interconnect delay = 0.526 ns ( 62.99 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.954 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 24; CLK Node = 'clk'
                Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X1_Y16_N5; Fanout = 2; REG Node = 'ra[0]'
                Info: Total cell delay = 2.180 ns ( 73.80 % )
                Info: Total interconnect delay = 0.774 ns ( 26.20 % )
            Info: - Longest clock path from clock "clk" to source register is 2.954 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 24; CLK Node = 'clk'
                Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X1_Y16_N5; Fanout = 2; REG Node = 'ra[0]'
                Info: Total cell delay = 2.180 ns ( 73.80 % )
                Info: Total interconnect delay = 0.774 ns ( 26.20 % )
        Info: + Micro clock to output delay of source is 0.224 ns
        Info: + Micro setup delay of destination is 0.037 ns
Info: tsu for register "rb[1]" (data pin = "we", clock pin = "clk") is 6.889 ns
    Info: + Longest pin to register delay is 9.806 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_39; Fanout = 4; PIN Node = 'we'
        Info: 2: + IC(5.628 ns) + CELL(0.590 ns) = 7.687 ns; Loc. = LC_X1_Y16_N4; Fanout = 8; COMB Node = 'rb[0]~8'
        Info: 3: + IC(1.252 ns) + CELL(0.867 ns) = 9.806 ns; Loc. = LC_X1_Y15_N9; Fanout = 1; REG Node = 'rb[1]'
        Info: Total cell delay = 2.926 ns ( 29.84 % )
        Info: Total interconnect delay = 6.880 ns ( 70.16 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X1_Y15_N9; Fanout = 1; REG Node = 'rb[1]'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
Info: tco from clock "clk" to destination pin "a[3]" through register "ra[3]" is 10.980 ns
    Info: + Longest clock path from clock "clk" to source register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X2_Y16_N9; Fanout = 1; REG Node = 'ra[3]'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 7.802 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y16_N9; Fanout = 1; REG Node = 'ra[3]'
        Info: 2: + IC(0.743 ns) + CELL(0.114 ns) = 0.857 ns; Loc. = LC_X1_Y16_N2; Fanout = 1; COMB Node = 'a~38'
        Info: 3: + IC(0.690 ns) + CELL(0.114 ns) = 1.661 ns; Loc. = LC_X2_Y16_N1; Fanout = 1; COMB Node = 'a~39'
        Info: 4: + IC(4.017 ns) + CELL(2.124 ns) = 7.802 ns; Loc. = PIN_165; Fanout = 0; PIN Node = 'a[3]'
        Info: Total cell delay = 2.352 ns ( 30.15 % )
        Info: Total interconnect delay = 5.450 ns ( 69.85 % )
Info: Longest tpd from source pin "raa0" to destination pin "a[3]" is 14.187 ns
    Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 8; PIN Node = 'raa0'
    Info: 2: + IC(5.183 ns) + CELL(0.590 ns) = 7.242 ns; Loc. = LC_X1_Y16_N2; Fanout = 1; COMB Node = 'a~38'
    Info: 3: + IC(0.690 ns) + CELL(0.114 ns) = 8.046 ns; Loc. = LC_X2_Y16_N1; Fanout = 1; COMB Node = 'a~39'
    Info: 4: + IC(4.017 ns) + CELL(2.124 ns) = 14.187 ns; Loc. = PIN_165; Fanout = 0; PIN Node = 'a[3]'
    Info: Total cell delay = 4.297 ns ( 30.29 % )
    Info: Total interconnect delay = 9.890 ns ( 69.71 % )
Info: th for register "ra[6]" (data pin = "bus2[6]", clock pin = "clk") is -0.661 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X2_Y15_N7; Fanout = 1; REG Node = 'ra[6]'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 3.630 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 3; PIN Node = 'bus2[6]'
        Info: 2: + IC(2.046 ns) + CELL(0.115 ns) = 3.630 ns; Loc. = LC_X2_Y15_N7; Fanout = 1; REG Node = 'ra[6]'
        Info: Total cell delay = 1.584 ns ( 43.64 % )
        Info: Total interconnect delay = 2.046 ns ( 56.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 206 megabytes
    Info: Processing ended: Mon Jan 01 16:19:01 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


