doitgen_refsrc_4_Isrc_17_0_16_14_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_17_0_16_14_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_3_7_15_10_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else Isrc1)
doitgen_refsrc_4_Isrc_3_7_15_10_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else Isrc1)
doitgen_refsrc_3_Isrc_1_6_10_7_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B1) && (Isrc2 < B2)) then 0 else 6)
doitgen_refsrc_3_Isrc_1_6_10_7_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B1) && (Isrc2 < B2)) then 0 else 6)
doitgen_refsrc_3_Isrc_1_18_18_12_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc2 < B2) && (Isrc2 < B1)) then 0 else Isrc2)
doitgen_refsrc_3_Isrc_1_18_18_12_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc2 < B2) && (Isrc2 < B1)) then 0 else Isrc2)
doitgen_refsrc_5_Isrc_14_3_12_refsnk_5.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_5_Isrc_14_3_12_refsnk_5.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_4_Isrc_13_1_17_16_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 1)
doitgen_refsrc_4_Isrc_13_1_17_16_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_9_15_1_0_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_3_Isrc_9_15_1_0_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_4_Isrc_1_14_2_17_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_4_Isrc_1_14_2_17_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_4_Isrc_9_2_10_12_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 2)
doitgen_refsrc_4_Isrc_9_2_10_12_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 2)
doitgen_refsrc_2_Isrc_19_1_17_12_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 1)
doitgen_refsrc_2_Isrc_19_1_17_12_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 1)
doitgen_refsrc_1_Isrc_2_1_14_10_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if (B2 < Isrc2) then 0 else 1)
doitgen_refsrc_1_Isrc_2_1_14_10_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if (B2 < Isrc2) then 0 else 1)
doitgen_refsrc_6_Isrc_5_13_0_refsnk_6.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_6_Isrc_5_13_0_refsnk_6.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_2_Isrc_1_13_14_17_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_2_Isrc_1_13_14_17_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc1)
doitgen_refsrc_2_Isrc_1_0_16_7_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_2_Isrc_1_0_16_7_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_3_14_16_11_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else Isrc1)
doitgen_refsrc_4_Isrc_3_14_16_11_refsnk_3.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else Isrc1)
doitgen_refsrc_1_Isrc_14_3_0_9_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 3)
doitgen_refsrc_1_Isrc_14_3_0_9_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 3)
doitgen_refsrc_1_Isrc_4_2_1_4_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 2)
doitgen_refsrc_1_Isrc_4_2_1_4_refsnk_1.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 2)
doitgen_refsrc_2_Isrc_1_7_15_11_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B1) && (Isrc2 < B2)) then 0 else (Isrc2 - Isrc1))
doitgen_refsrc_2_Isrc_1_7_15_11_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B1) && (Isrc2 < B2)) then 0 else (Isrc2 - Isrc1))
doitgen_refsrc_3_Isrc_9_6_0_3_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 6)
doitgen_refsrc_3_Isrc_9_6_0_3_refsnk_4.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 6)
doitgen_refsrc_2_Isrc_7_2_10_10_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 2)
doitgen_refsrc_2_Isrc_7_2_10_10_refsnk_2.Isnk1.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 2)
