TimeQuest Timing Analyzer report for uart
Tue Feb 18 16:54:58 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.04 MHz ; 238.04 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.201 ; -100.848           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -53.115                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.201 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.690      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.137 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.056      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.121 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.610      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.067 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.987      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.060 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.980      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.054 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.974      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.048 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.968      ;
; -3.045 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.965      ;
; -3.045 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.078     ; 3.965      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; UartMain:u|Hello:Hello|blkReg     ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; res_cnt[1]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; res_cnt[2]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; res_cnt[0]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.674      ;
; 0.432 ; res_reg1                          ; res_reg2                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.697      ;
; 0.438 ; res_cnt[0]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.703      ;
; 0.447 ; res_cnt[2]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.712      ;
; 0.447 ; res_cnt[2]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.712      ;
; 0.448 ; res_cnt[0]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.713      ;
; 0.543 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.239      ;
; 0.559 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.254      ;
; 0.562 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.258      ;
; 0.639 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.922      ;
; 0.643 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.926      ;
; 0.653 ; res_cnt[0]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.918      ;
; 0.655 ; res_cnt[1]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.920      ;
; 0.655 ; res_cnt[1]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.920      ;
; 0.656 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; UartMain:u|Hello:Hello|cntReg[31] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.666 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.361      ;
; 0.669 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.365      ;
; 0.677 ; int_res                           ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.942      ;
; 0.683 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[0]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.948      ;
; 0.685 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.380      ;
; 0.689 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.385      ;
; 0.694 ; res_cnt[1]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.959      ;
; 0.697 ; res_cnt[2]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.962      ;
; 0.754 ; res_reg2                          ; int_res                           ; clock        ; clock       ; 0.000        ; 0.081      ; 1.021      ;
; 0.792 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.487      ;
; 0.796 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.492      ;
; 0.815 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.511      ;
; 0.916 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.612      ;
; 0.923 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.619      ;
; 0.935 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.631      ;
; 0.941 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.637      ;
; 0.974 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.975 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.242      ;
; 0.986 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.251      ;
; 0.986 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.252      ;
; 0.988 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.253      ;
; 0.988 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.253      ;
; 0.989 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.255      ;
; 0.991 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.992 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.257      ;
; 0.993 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.260      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 258.2 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.873 ; -89.746           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -53.115                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.873 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.405      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.797 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.329      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.758 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.686      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.668      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.733 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.662      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.643      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.711 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.640      ;
; -2.691 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.620      ;
; -2.691 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.620      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; UartMain:u|Hello:Hello|blkReg     ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; res_cnt[1]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; res_cnt[2]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; res_cnt[0]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.608      ;
; 0.398 ; res_cnt[0]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; res_reg1                          ; res_reg2                          ; clock        ; clock       ; 0.000        ; 0.070      ; 0.640      ;
; 0.412 ; res_cnt[2]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.653      ;
; 0.413 ; res_cnt[2]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.654      ;
; 0.415 ; res_cnt[0]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.656      ;
; 0.489 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.127      ;
; 0.497 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.135      ;
; 0.507 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.145      ;
; 0.584 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.087      ; 0.842      ;
; 0.588 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.227      ;
; 0.597 ; res_cnt[0]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.838      ;
; 0.599 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.237      ;
; 0.600 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; res_cnt[1]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; UartMain:u|Hello:Hello|cntReg[31] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; res_cnt[1]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.245      ;
; 0.618 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.256      ;
; 0.620 ; int_res                           ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.861      ;
; 0.625 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[0]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.866      ;
; 0.630 ; res_cnt[1]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.070      ; 0.871      ;
; 0.631 ; res_cnt[2]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.070      ; 0.872      ;
; 0.699 ; res_reg2                          ; int_res                           ; clock        ; clock       ; 0.000        ; 0.072      ; 0.942      ;
; 0.702 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.340      ;
; 0.710 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.348      ;
; 0.728 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.366      ;
; 0.808 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.446      ;
; 0.824 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.462      ;
; 0.826 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.464      ;
; 0.838 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.476      ;
; 0.886 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.127      ;
; 0.886 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.127      ;
; 0.887 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.131      ;
; 0.890 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.131      ;
; 0.890 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.133      ;
; 0.893 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.136      ;
; 0.901 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.142      ;
; 0.901 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.144      ;
; 0.904 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.145      ;
; 0.905 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.147      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.008 ; -30.663           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -53.406                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.954      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.897      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.946 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.690      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.935 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.881      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.873      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.918 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.865      ;
; -0.901 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.846      ;
; -0.901 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.846      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; UartMain:u|Hello:Hello|blkReg     ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; res_cnt[1]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; res_cnt[2]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; res_cnt[0]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; res_reg1                          ; res_reg2                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.315      ;
; 0.200 ; res_cnt[2]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; res_cnt[0]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; res_cnt[2]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.324      ;
; 0.203 ; res_cnt[0]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.327      ;
; 0.244 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.572      ;
; 0.258 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.585      ;
; 0.259 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.587      ;
; 0.292 ; UartMain:u|Hello:Hello|cntReg[21] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; UartMain:u|Hello:Hello|cntReg[16] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.298 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; res_cnt[0]                        ; res_cnt[1]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.422      ;
; 0.299 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; UartMain:u|Hello:Hello|cntReg[31] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[17] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; res_cnt[1]                        ; res_cnt[0]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; res_cnt[1]                        ; res_cnt[2]                        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.310 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[0]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.639      ;
; 0.312 ; int_res                           ; UartMain:u|Hello:Hello|blkReg     ; clock        ; clock       ; 0.000        ; 0.040      ; 0.436      ;
; 0.321 ; res_cnt[2]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.445      ;
; 0.322 ; res_cnt[1]                        ; res_reg1                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.446      ;
; 0.324 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.651      ;
; 0.325 ; res_reg2                          ; int_res                           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.451      ;
; 0.326 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.654      ;
; 0.376 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.703      ;
; 0.378 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.706      ;
; 0.392 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.720      ;
; 0.439 ; UartMain:u|Hello:Hello|cntReg[15] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.767      ;
; 0.445 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.773      ;
; 0.448 ; UartMain:u|Hello:Hello|cntReg[5]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; UartMain:u|Hello:Hello|cntReg[13] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; UartMain:u|Hello:Hello|cntReg[3]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[1]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[7]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[19] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[11] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[17] ; UartMain:u|Hello:Hello|cntReg[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[29] ; UartMain:u|Hello:Hello|cntReg[30] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; UartMain:u|Hello:Hello|cntReg[27] ; UartMain:u|Hello:Hello|cntReg[28] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; UartMain:u|Hello:Hello|cntReg[9]  ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; UartMain:u|Hello:Hello|cntReg[23] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; UartMain:u|Hello:Hello|cntReg[25] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.575      ;
; 0.454 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[21] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.782      ;
; 0.457 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[16] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.785      ;
; 0.458 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[1]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[7]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; UartMain:u|Hello:Hello|cntReg[14] ; UartMain:u|Hello:Hello|cntReg[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[5]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[13] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[30] ; UartMain:u|Hello:Hello|cntReg[31] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[19] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[25] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; UartMain:u|Hello:Hello|cntReg[26] ; UartMain:u|Hello:Hello|cntReg[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; UartMain:u|Hello:Hello|cntReg[28] ; UartMain:u|Hello:Hello|cntReg[29] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; UartMain:u|Hello:Hello|cntReg[0]  ; UartMain:u|Hello:Hello|cntReg[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; UartMain:u|Hello:Hello|cntReg[6]  ; UartMain:u|Hello:Hello|cntReg[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; UartMain:u|Hello:Hello|cntReg[2]  ; UartMain:u|Hello:Hello|cntReg[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; UartMain:u|Hello:Hello|cntReg[8]  ; UartMain:u|Hello:Hello|cntReg[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; UartMain:u|Hello:Hello|cntReg[22] ; UartMain:u|Hello:Hello|cntReg[24] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[20] ; UartMain:u|Hello:Hello|cntReg[22] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[4]  ; UartMain:u|Hello:Hello|cntReg[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[12] ; UartMain:u|Hello:Hello|cntReg[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[18] ; UartMain:u|Hello:Hello|cntReg[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[10] ; UartMain:u|Hello:Hello|cntReg[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; UartMain:u|Hello:Hello|cntReg[24] ; UartMain:u|Hello:Hello|cntReg[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.201   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.201   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -100.848 ; 0.0   ; 0.0      ; 0.0     ; -53.406             ;
;  clock           ; -100.848 ; 0.000 ; N/A      ; N/A     ; -53.406             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1632     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1632     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Feb 18 16:54:57 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -100.848 clock 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.115 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.873
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.873             -89.746 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.115 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.008             -30.663 clock 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.406 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 886 megabytes
    Info: Processing ended: Tue Feb 18 16:54:58 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


