                                                           共 15 頁  第 2 頁 
圖 1：混合式編碼器之編碼端方塊圖。 
圖 2：混合式編碼器之解碼端方塊圖。 
 
計畫所提及的插值補償函數（Interpolation Function）在影像壓縮系統中具有極高
的應用性，其可以輕易地與任一傳統的影像或視訊編碼系統搭配使用，大幅提升原影
像壓縮系統的編碼效率[1, 2]，圖 3 為搭配插值補償函數之改良型 JPEG/MPEG-4 編解
碼器系統方塊圖，由圖 3 中可發現，此改良型 JPEG/MPEG-4 編解碼器最大的特點為不
需更動原編解碼器架構，便可提升原系統之壓縮率。 
The Modified JPEG/MPEG-4 Encoder
Interpolation
Encoder
JPEG/MPEG-4
Encoder
Original Still/
Moving Image Bit Stream
JPEG/MPEG-4
Decoder
Interpolation
Decoder
The Modified JPEG/MPEG-4 Decoder
Bit StreamReconstructed Still/
Moving Image
 
圖 3：搭配插值補償函數之改良型 JPEG/MPEG-4 編解碼器系統方塊圖。 
DCT Q VLC
IQ
IDCT
Frame
Memory
Motion
Compensation
Motion
Estimation
-
Input Video Output Bitstream
VLD IQ IDCT
Frame
Memory
Motion
Compensation
Input
Bitstream
Reconstructed
Video
                                                           共 15 頁  第 4 頁 
（二）研究方法、進行步驟 
本團隊在這三年成功整合各項影像處理的技術與硬體實現，第一年完成研究為快
速二維立方樣條插值補償函數之直接運算模式推導；第二年為快速二維立方樣條插值
補償函數之 DSP 單晶片實現，同時搭配 JPEG 及 MPEG-4 編碼器來測試其提升原視訊
編碼器之壓縮率成效；第三年也完成快速二維立方樣條插值補償函數之 VLSI 架構設計
及實現。以下為各年度之研究成果及完成之工作項目。 
 
【第一年】 
插值補償函數主要用於推估數位影像取樣點間的數值，達到影像放大或縮小的功
能，若能選用適當的插值補償函數，甚至可以減少重建影像與原影像間的誤差值。本
計畫所提的立方樣條插值補償法與其它插值補償法最大的不同點在於該方法不使用原
信號之取樣點，而改利用最小平方法重新計算之取樣點值，並利用立方迴旋插值函數
重建影像，使得重建影像與原影像間之誤差值減至最小。圖 4 為立方樣條插值補償法
之簡單範例。 
 
e1
e2 e3
e4
e5
$e1
$e2
$e3
$e4
X(1)
X(2)
X(3)
X(4)
X(5)
X(6)
X(7)
X(8)
X(9)
X1
X2
X3
X4
X5
$X1
$X2
$X3
$X4
原信號
利用立方迴旋樣條插補法求得之重建信號
 
圖 4：立方樣條插值補償法示意圖。 
 
在圖 4 中， )9(),2(),1( XXX L 為原信號值，而 521 ,, XXX L 為利用最小平方法所求
得的新取樣點值， 421 ˆ,ˆ,ˆ XXX L 為利用立方迴旋插值補償函數所算出的取樣點間重建信
號值。令 521 ,, eee L 為取樣點與原信號間之誤差值，其可以(1)式表示之： 
( )ii XiXe −−= )12( , for 5  ,2 ,1 L=i .         (1) 
                                                           共 15 頁  第 6 頁 
其中 nkj )( − 代表 nkj   mod  )( − 之餘數， ∑+
+−=
−≤≤+=
12
12
     ,      10)()(
τ
τ
τ
t
j njjtxtry ，
∑+
+−=
− −+=
12
12
)( ))(()(
τ
τ
τ
t
kj kjtrtrb n 。 
步驟 3：將(7)式推導成矩陣型式，如(8)式所示。 
BXY = ,              (8) 
其中 TnTn xxxyyyY ] ......., , ,[X  ,] ......., , ,[ 110110 −− == ,而且 
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎣
⎡
=
−−
−−−
−−−
−−−
012321
321012
232101
123210
..00
..........
..........
00..
0...0
..00
bbbbbb
bbbbbb
bbbbbb
bbbbbb
B
nn
nnn
nnn
nnn
     (9) 
在 (9)中， α=0b , β== −11 nbb , γ== −22 nbb , δ== −33 nbb , 04 =b , 05 =b ,…, 
04 =−nb 。當 2=τ 時, 依[1]之解法可算出 641.1=α , 246.0=β , 07.0−=γ , 004.0=δ 。 
步驟 4：運用反矩陣直接運算法解出(8)式中 110 ,, −nXXX L 之值，使得 ),,( 110 −nXXXL L
為最小。 
即 AYYBX == −1 ，其中 1−=BA 。         (10) 
由(9)中可發覺該矩陣內含有大量零的元素而且具有循環特性，因此其反矩陣 A 也
包含有大量零的元素同時具有循環特性，反矩陣 A 之展開式如下： 
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎢
⎣
⎡
=
−−−−−−
−−−−−−
−−−−−−
−−−−−−
0123456654321
1012345665432
2345665432101
1234566543210
,,,,,,...,,,,,,,
,,,,,,,...,,,,,,
.                                .                         .
.                                .                         .
.                                .                         .
,,,,...,,,,,,,,,
,,,,,...,,,,,,,,
aaaaaaaaaaaaa
aaaaaaaaaaaaa
aaaaaaaaaaaaa
aaaaaaaaaaaaa
A
nnnnnn
nnnnnn
nnnnnn
nnnnnn
    (11) 
其中 ,646.0  0 =a ,109.0    11 −== −naa  ,0467.0     22 == −naa  ,014.0     33 −== −naa  
                                                           共 15 頁  第 8 頁 
0 10 20 30 40 50 60 70
80
90
100
110
120
130
140
Original :
Cubic Convolution :
 
圖 5.3 : Waveform of cubic convolution interpolation for τ = 2   
 
0 10 20 30 40 50 60 70
80
90
100
110
120
130
140
Original :
Cubic B-Spline :
 
圖 5.4 : Waveform of cubic B-spline interpolation for τ = 2   
 
0 10 20 30 40 50 60 70
80
90
100
110
120
130
140
Original :
Cubic Convolution Spline :
 
圖 5.5 : Waveform of cubic convolution spline interpolation for τ = 2   
 
 
 
 
                                                           共 15 頁  第 10 頁 
時搭配 JPEG 及 MPEG-4 編碼器來測試其提升原視訊編碼器之壓縮率成效。由於 DSP
可引入 C code 來實現，因此利用 DSP 實現可縮短實作完成時間並具有可隨時修正的特
性，非常適合用於此新型快速二維立方樣條插值補償函數之實現。 
在數位影像處理的 DSP 晶片組選用上，本計畫將採用美國德州儀器（TI）生產的
TMS320DSC 系列產品，目前發展較成熟的晶片組為 TMS320DSC25，其 CPU 運算效
能約 100MHz，並支援 TI 開發的 iMX 平行處理加速器，可加速如濾波器、DCT、矩陣
處理等運算達四倍，非常適合當為本計畫所提的快速二維立方樣條插值補償函數之實
現平台，圖 6 為 TMS320DSC25 之系統方塊圖。同時，該 DSP 系列產品原本便是設計
用來實現 JPEG 及 MPEG 等編碼器，因此，計畫成功把二維立方樣條插值補償法與 JPEG
或 MPEG-4 同時在一顆 DSP 晶片上實現。 
SDRAM
Controller
SDRAM
ARM7
OSD
＋
NTSC/PAL
Encoder
I/O
Block
DSP
IMaging
EXtension
(iMX)
Image Buffers
Monitor
LCD
Memory
CCD
Module
VLCD
DSP
Sub-
System
Preview
Engine
CCD
Cntrlr
Flash ROM
CFC/SSFDC
SD/MMC
USB
UART
Serial IF
GIO
 
圖 6：TMS320DSC25 之系統方塊圖。 
此年度計畫已完成一下列步驟達成目標： 
步驟 1：在 DSP 晶片上實現二維立方樣條插值補償法。 
步驟 2：在 DSP 晶片上實現 JPEG 編碼器。 
步驟 3：整合二維立方樣條插值補償法及 JPEG編碼器在同一顆DSP晶片上實現。 
步驟 4：在 DSP 晶片上實現 MPEG-4 編碼器。 
步驟 5：整合二維立方樣條插值補償法及 MPEG-4 編碼器在同一顆 DSP 晶片上
實現。 
                                                           共 15 頁  第 12 頁 
1. 已完成由快速一維之立方樣條插值補償函數中，再推導出快速二維之立方樣
條插值補償函數。 
2. 運用反矩陣直接運算法求取在快速二維立方樣條插值補償函數中，能獲致最
小平方之取樣點值。 
3. 完成電腦模擬驗證。 
4. 研究成果報告撰寫。 
5. 相關研究成果論文撰寫，預計在國內外相關領域的研討會或期刊中發表。 
z 貢獻 
本年度計畫之研究對於影像及視訊編碼系統之研發具有啟發性的貢獻，以往在編
碼系統中，壓縮效果不盡理想的諸多插值補償函數，皆可換用本計畫所提及的快速立
方樣條插值補償函數來大幅增進編碼效率，而其編碼演算法中採用反矩陣直接運算法
更具有極高的硬體實作潛力並深具學術研究價值，對於國內近幾年蓬勃發展的數位掃
瞄器、數位相機、視訊電話/會議等等工業助益極大。除此之外，其它與影像壓縮有關
的應用，例如廣告、出版、光碟機、軟式或硬式磁碟、電子黑板以及影像式電傳視訊
等方面均可借助此技術，應用發展非常廣泛。 
參與研究的人員將可在執行計畫的過程中，對於各種插值補償函數獲得深入的了
解，同時學習到如何把反矩陣直接運算法應用在插值補償函數的推導上，並熟習 C++
與 Matlab 等程式語言之撰寫，培養解決問題的基礎能力。 
 
                                                           共 15 頁  第 14 頁 
【第三年】 
z 完成之工作項目 
1. 利用 FPGA 實現快速二維立方樣條插值補償函數之 VLSI 架構。 
2. 快速二維立方樣條插值補償函數之 VLSI 架構模擬與驗證。 
3. 研究成果報告撰寫。 
4. 相關研究成果論文撰寫，預計在國內外相關領域的研討會或期刊中發表。 
z 貢獻 
本年度計畫所研製的快速二維立方樣條插值補償函數 VLSI 架構及其 IP 可提供給
國內廠商做為新型數位影像商品開發所用，與前一年計畫所研發的 DSP 架構不同的地
方在於此 VLSI 架構之 IP 可用於 ASIC 或嵌入式產品開發，適用範圍包括了 PDA、行
動電話、具影像或視訊功能的消費性電子產品等等，用途相當廣泛。 
參與研究的人員在執行計畫的過程中，對於 VLSI、FPGA 等實作獲得深入的了解，
同時學習到如何把快速立方樣條插值補償函數利用 ALTERA 及 Quartus II 開發工具軟
體實現，進一步培養也對 VLSI 設計的產生興趣。 
 
Using Altera Device FLEX for CSI Codec 
Tool: Quartus II Version 4.2 Build 178 01/19/2005 SP 1 SJ Web Edition. 
Family: FLEX10KE 
Device: EPF10K200SRC240-1X 
Total logic elements 9,984 
Total pins         182 
Total memory bits  98,304 
 
Fitter Resource Usage Summary  
Using Altera Device FLEX for CSI Encoder  
Image Size 720*480 
Resource Usage 
Combinational with no register 16*22 
Register only 16*22 
Logic elements by mode  
Arithmetic mode 16*7 
Multiplier 16bit 380*7 
Multiplexer 16 bit 16*28 
Total logic elements 3924 
Total memory bits 98,304 
I/O pins 30 
