<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:24.2624</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0164072</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>패리티 동작의 지연을 감소시킨 스토리지 장치, 컨트롤러 및 컨트롤러의 동작 방법</inventionTitle><inventionTitleEng>STORAGE DEVICE, CONTROLLER AND METHOD FOR  OPERATING THEREOF FOR REDUCING DELAY OF PARITY  OPERATION</inventionTitleEng><openDate>2024.06.07</openDate><openNumber>10-2024-0080584</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 29/42</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예들은, 제1 프로세서가 패리티 동작 모드에서 패리티 영역으로 이용되는 버퍼 메모리의 버퍼 영역의 상태 정보를 관리하고 상태 정보에 따른 제어 신호를 출력하여, 버퍼 영역을 이용하여 패리티 동작을 수행하는 제2 프로세서가 제1 프로세서의 제어 신호에 따라 패리티 동작을 수행하므로, 패리티 동작 시 버퍼 영역을 이용하는 과정에서 시간 지연을 감소시키고 패리티 동작의 효율이 개선될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다수의 메모리 영역들을 포함하는 메인 메모리; 및상기 메인 메모리를 제어하는 컨트롤러를 포함하고,상기 컨트롤러는,버퍼 메모리;상기 메인 메모리에 라이트되는 데이터에 대한 패리티 값이 생성되는 패리티 동작 모드에서, 상기 버퍼 메모리에 포함된 다수의 버퍼 영역들의 적어도 하나의 상태 정보를 관리하고, 상기 상태 정보에 따른 제어 신호를 출력하는 제1 프로세서; 및상기 제1 프로세서의 상기 제어 신호에 따라 동작하고, 상기 패리티 값을 상기 버퍼 메모리에 라이트하는 제2 프로세서를 포함하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 프로세서는,상기 패리티 동작 모드에서, 상기 다수의 버퍼 영역들의 적어도 하나를 패리티 영역으로 할당하고, 상기 패리티 영역으로 할당된 상기 버퍼 영역의 상기 상태 정보를 패리티 동작 상태로 설정하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 프로세서는,상기 다수의 메모리 영역들 중 기 지정된 메모리 영역에 라이트되는 상기 데이터에 대한 상기 패리티 값을 생성하고, 상기 패리티 영역으로 할당된 상기 버퍼 영역에 상기 패리티 값을 라이트하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 프로세서는,상기 기 지정된 메모리 영역에 라이트되는 상기 데이터에 대한 상기 패리티 값의 생성이 완료되면 상기 제1 프로세서로 패리티 프로그램 요청 신호를 전송하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 프로세서는,상기 패리티 프로그램 요청 신호를 수신하면 상기 패리티 영역으로 할당된 상기 버퍼 영역의 상기 상태 정보를 패리티 프로그램 상태로 설정하고, 상기 제2 프로세서로 패리티 프로그램 명령 신호를 전송하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2 프로세서는,상기 패리티 프로그램 명령 신호를 수신하면 상기 패리티 영역으로 할당된 상기 버퍼 영역에 라이트된 상기 패리티 값을 상기 메인 메모리에 라이트하고, 상기 패리티 영역으로 할당된 상기 버퍼 영역을 초기화하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 프로세서는,상기 제2 프로세서로 상기 패리티 프로그램 명령 신호를 전송하면, 상기 패리티 영역으로 할당된 상기 버퍼 영역의 상기 상태 정보를 릴리스 상태로 설정하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 제2 프로세서는,상기 패리티 영역으로 할당된 상기 버퍼 영역의 초기화 없이 상기 패리티 값을 상기 패리티 영역으로 할당된 상기 버퍼 영역에 라이트하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 제1 프로세서는,상기 메인 메모리에 상기 데이터가 라이트되는 과정이 정상적으로 종료되지 않으면 상기 패리티 영역으로 할당된 상기 버퍼 영역의 상기 상태 정보를 서든 릴리스 상태로 설정하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 프로세서는,상기 서든 릴리스 상태로 설정된 상기 버퍼 영역이 새로운 패리티 영역으로 할당되면 상기 버퍼 영역의 상기 상태 정보를 예비 패리티 동작 상태로 설정하고, 상기 예비 패리티 동작 상태를 지시하는 플래그를 상기 제2 프로세서로 전송하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 프로세서는,상기 예비 패리티 동작 상태를 지시하는 상기 플래그를 수신하면 상기 예비 패리티 동작 상태로 설정된 상기 버퍼 영역을 초기화한 후 상기 버퍼 영역에 상기 패리티 값을 라이트하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 프로세서는,상기 예비 패리티 동작 상태를 지시하는 상기 플래그를 상기 제2 프로세서로 전송하면 상기 예비 패리티 동작 상태로 설정된 상기 버퍼 영역의 상기 상태 정보를 상기 패리티 동작 상태로 설정하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 프로세서는,부팅 시 상기 버퍼 메모리에 포함된 상기 다수의 버퍼 영역들의 상기 상태 정보를 서든 릴리스 상태로 설정하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>14. 버퍼 메모리;외부에 위치하는 메모리에 라이트되는 데이터에 대한 패리티 값이 생성되는 패리티 동작 모드에서, 상기 버퍼 메모리에 포함된 다수의 버퍼 영역들의 적어도 하나의 상태 정보를 관리하고, 상기 상태 정보에 따른 제어 신호를 출력하는 제1 프로세서; 및상기 제1 프로세서의 상기 제어 신호에 따라 동작하고, 상기 패리티 값을 상기 버퍼 메모리에 라이트하는 제2 프로세서를 포함하는 컨트롤러.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제2 프로세서는,상기 버퍼 메모리에 라이트된 상기 패리티 값을 상기 제1 프로세서의 명령에 따라 상기 외부에 위치하는 상기 메모리에 라이트하는 컨트롤러.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제2 프로세서는,상기 외부에 위치하는 상기 메모리에 상기 패리티 값의 라이트를 완료하면 상기 버퍼 메모리에서 상기 패리티 값이 라이트된 버퍼 영역을 초기화하는 컨트롤러.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 제1 프로세서는,상기 다수의 버퍼 영역들 중 상기 제2 프로세서에 의해 상기 패리티 값이 라이트되지 않는 버퍼 영역의 상기 상태 정보를 초기화가 요구되지 않는 릴리스 상태 또는 초기화가 요구되는 서든 릴리스 상태로 설정하는 컨트롤러.</claim></claimInfo><claimInfo><claim>18. 버퍼 메모리에 포함된 다수의 버퍼 영역들의 적어도 하나를 패리티 영역으로 할당하는 단계;외부에 위치하는 메모리의 기 지정된 메모리 영역에 라이트되는 데이터에 대한 패리티 값을 생성하고 상기 패리티 영역에 라이트하는 단계;상기 기 지정된 메모리 영역에 라이트되는 상기 데이터에 대한 상기 패리티 값의 라이트가 완료되면 상기 패리티 값을 상기 외부에 위치하는 상기 메모리에 라이트하는 단계; 및상기 패리티 값이 라이트된 상기 패리티 영역을 초기화하는 단계를 포함하는 컨트롤러의 동작 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 기 지정된 메모리 영역에 상기 데이터의 라이트가 정상적으로 종료되지 않으면 상기 패리티 값의 생성을 중지하고 상기 패리티 영역으로 할당된 버퍼 영역의 상태 정보를 서든 릴리스 상태로 관리하는 단계를 더 포함하는 컨트롤러의 동작 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 서든 릴리스 상태로 설정된 상기 버퍼 영역이 새로운 패리티 영역으로 할당되면 상기 새로운 패리티 영역의 초기화를 지시하는 플래그를 출력하는 단계를 더 포함하는 컨트롤러의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>CHOI, Hyo Jin</engName><name>최효진</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>LEE, Kwan Su</engName><name>이관수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.30</receiptDate><receiptNumber>1-1-2022-1284468-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.17</receiptDate><receiptNumber>1-1-2025-1160041-60</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220164072.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932edc0da828ec31fea53e911c151cbb15d535c80376282d93d005174c79338acb4077d08858dda23d2219a903a236c78d11e1581dbf716ef5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1882ae4c47252dfa211b8ff9fbf4cf50e60c26cfe3bec6ed432992aa06369f493974ea9e17dd035ee2c04305f8776ba620b81c720eed02f5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>