2 
 
技術必須整合能涵蓋多種資通訊系統標準的電路與元件，這樣的 I/O密度量級將無法應付需求。 
現今開始全球在系統製程技術發展上進入了結合矽晶片載體封裝(Si carrier packaging)及晶片堆
疊 (chip stacking)技術，意謂利用矽晶片載體取代有機 /陶瓷封裝基板與電路板來整合互連線
(interconnects)與被動元件，同時，多晶片模組利用垂直堆疊技術來減小系統晶片面積，這樣的製程技
術可將 I/O密度量級提升到每平方公分 104至 105。矽晶片載體封裝的重要技術特徵在於原先晶片上、
有機/陶瓷封裝基板上、以及 PCB上之互連線與被動元件[0.2]-[0.5]都能整合至矽基板載體中，這也說
明積體化被動元件(IPD, integrated passive device)[0.6]-[0.9]的發展勢在必行，IPD意謂將系統所需被動
元件整合在矽基板載體或與矽製程同樣精密的薄膜製程基板上。晶片堆疊的重要技術特徵在於垂直堆
疊之晶片彼此間互連技術需要依靠矽基板貫穿孔(TSV, through silicon via)[0.10]-[0.12]，而傳統的鎊線
(bondwire)互連方式將不再適用。未來則將進一步朝向三維晶片製程技術發展，意謂在單晶片中發展
多層之積體電路結構，而積體電路間互連線則是往三維發展，這樣的製程技術可將 I/O密度量級提升
至每平方公分 105至 108。 
故本計畫致力於三維高 I/O 密度系統級構裝之關鍵射頻技術整合開發工作並進行相關專利佈局，
目的在藉由發展三維高密度系統級構裝關鍵射頻設計分析能力與量測技術，能夠促進 IC 產品效能的
提升，讓我國封裝業者能從 OEM的角色升級為 ODM ，或甚至成為 IC設計業者在開發新 IC產品的
design-in夥伴。 
二、文獻探討 
目前系統級構裝技術發展趨勢可分為基板(substrate)、互連(interconnect)、被動式元件整合(passive 
integration)以及縮小化(miniaturization)四大方向，分別探討如下： 
(1) 基板技術 
可概分為壓(增)層(laminate/build-up)基板、薄膜製程(thin film)基板以及厚膜製程(thick film)基板三
大類，壓(增)層基板常用如 FR4、BT以及軟板等有機基板，薄膜製程基板則以氧化鋁、玻璃、及高阻
值矽、砷化鎵等基板為代表，厚膜製程基板則以低溫共燒陶瓷基板最為大家所熟悉。分析系統級構裝
各種基板技術彼此競爭之優勢與劣勢[0.13]-[0.17]，其中壓(增)層基板最大優勢是成本低，但損耗大及
熱傳導不佳。低溫共燒陶瓷基板最大優勢在於層數多，可有較大往垂直方向的佈局空間，並且容易內
埋被動式元件，但因需要經過共燒過程，基板會收縮而限制其佈線密度且所用金屬材料損耗偏高。而
一般薄膜基板則有高佈線密度、低損耗以及熱傳導較佳等特性，但製造成本高。近年來隨著材料科技
的進步，以上所述各基板製程技術已逐漸往改善缺點的方向邁進，如 FR4/BT基板增添 PTFE材料[0.13]
及軟板增添 LCP 材料[0.17]可使壓(增)層基板損耗大幅降低；低溫共燒陶瓷基板在共燒過程中已發展
出無收縮性製程並可採用銅金屬材料，可大幅提高佈線密度並且降低金屬損耗[0.15]；薄膜基板製程
良率也逐漸上升而導致成本下降，並且藉由 SiC等寬能隙且高楊氏係數基板技術的開發，除了更適合
高功率元件的應用外，其佈線密度已不亞於先進的半導體製程技術[0.18],[0.19]。 
(2) 互連技術 
主要區分為鎊線(bondwire)及覆晶(flip chip)兩種類型，相較於傳統的鎊線技術，覆晶技術擁有較
短的電性及散熱路徑，並適合陣列式高腳數密度封裝[0.20]，但成本較高。近年來由於單晶片系統(SOC, 
system on chip)的發展上需要用到高腳數密度封裝，而使得覆晶技術成為 SOC產品主要封裝技術，封
4 
 
2004. 
[3] R. Wood and S. Bantas, (2003, December). Passive integration activates wireless [Online]. Available: 
http://www.eet.com. 
[4] C. T. Chiu, C. L. Lin, T. S. Horng, S. M. Wu, and C. P. Hung, “Design of super-miniature bandpass filters 
embedded in the organic substrate without using large-value capacitors,” in Proc. IEEE Electron. Comp. Technol. 
Conf., 2006, pp. 1356-1359. 
[5] C. T. Chiu, C. H. Huang, B. N. Li, T. S. Horng, and C. P. Hung, “Design and implementation of embedded 
miniature bandpass filters for RF-system-in-organic-package applications,” in Proc. IEEE Electron. Comp. 
Technol. Conf., 2007, pp. 175-178. 
[6] H. M. Clearfield, J. L. Young, S. D. Wijeyesekera, and E. A. Logan, “Wafer-level chip scale packaging: benefits 
for integrated passive devices,” IEEE Trans. Adv. Packag., vol. 23, no.2, pp. 247-251, May 2000. 
[7] G. J. Carchon, W. D. Raedt, and E. Beyne, “Wafer-level packaging technology for high-Q on-chip inductors and 
transmission lines,” IEEE Trans. Microw. Theory Tech., vol. 52, no. 4, pp. 1245-1251, April 2004. 
[8] K. Zoschke, M. J. Wolf, M. Töpper, O. Ehrmann, T. Fritzsch, K. Kaletta, F. Schmückle, and H. Reìchl, 
“Fabrication of application specific integrated passive devices using wafer level packaging technologies,” IEEE 
Trans. Adv. Packag., vol. 30, no.3, pp. 359-368, Aug. 2007. 
[9] D. W. Kim, I. H. Jeong, H. S. Sung, T. O. Kong, J. S. Lee, C. M. Nam, and Y. S. Kwon, “High performance RF 
passive integration on Si smart substrate,” in IEEE MTT-S Int. Microwave Symp. Dig, 2002, pp. 1561-1564. 
[10] J. Spiesshoefer and L. Schaper, “IC stacking technology using fine pitch, nanoscale through silicon vias,” in Proc. 
53th Electron. Comp. Technol. Conf., 2003, pp.631-633. 
[11] K. Takahashi and M. Sekiguchi, “Through silicon via and 3-D wafer/chip stacking technology,” in Symp. VLSI 
Circuits Dig. Tech. Papers, 2006, pp. 89-92. 
[12] T. Bauer, “High density through wafer via technology,” Proc. Nanotechnology Conference and Trade Show, vol. 
3, pp. 116-119, 2004. 
[13] T. Edwards and M. B. Steer, Foundations of Interconnect and Microstrip Design, 3rd ed., England, John Wiley & 
Sons Ltd., 2000. 
[14] D. J. Mathews and M. P. Gaynor. (2004, April). RF system in package: consideration, technologies and solutions 
[Online]. Available: http://www.amkor.com 
[15] J. Wu, D. Coller, M. J. Anderson, and G. Guth, “RF SiP technology: integration and innovation,” in Int. Conf. 
Compound Semiconductor Manufacturing Technology Dig., 2004. pp. 10A.3. 
[16] A. B. Smolders, N. J. Pulsford, P. Philippe, and F. E. Straten, “RF SiP: the next wave for wireless system 
integration,” in IEEE RFIC Symp. Dig., 2003, pp. 233-236. 
[17] M. M. Tentzeris et al., “3-D integrated RF and millimeter-waves functions and module using liquid crystal 
polymer system-on-package technology,” IEEE Trans. Adv. Packag., vol. 27, no.2, pp. 332-340, May 2004. 
[18] R. Tummala et al., (2004). Next-Generation Packaging Material [Online]. Available: http://www.semipark.co.kr 
[19] V. Sundaram et al., “Next-generation microvia and global wiring technologies for SOP,” IEEE Trans. Adv. 
Packag., vol. 27, no. 2, pp. 315-325, May 2004. 
[20] L. John, Flip Chip Technologies, New York: McGraw-Hill, 1996. 
[21] S.N. Towle, et. al., “Bumpless build-up layer packaging,” in Proc. 52nd Electronic Component Technology Conf., 
2002, pp. 353-358. 
[22] High Density Interconnect & Wafer Level Packaging, Technical University of Berlin and Fraunhofer Institutie, 
2004. 
[23] S. Spiesshoefe and L. Schaper, “IC stacking technology using fine pitch, nanoscale through silicon vias,” in Proc. 
53th Electron. Comp. Technol. Conf., 2003, pp.631-633. 
[24] J. U. Knickerbocker, C. S. Patel, P. S. Andry, C. K. Tsang, L. P. Buchwalter, E. Sprogis, H. Gan, R. R. Horton, R. 
Polastre, W. L. Wright, C. Schuster, C. Baks, F. Doany, J. Rosner, and S. Cordes, “Three dimensional silicon 
integration using fine pitch interconnection, silicon processing and silicon carrier packaging technology,” in Proc. 
IEEE Custom Integrated Circuits Conf., 2005, pp. 659–662. 
[25] C. M. Scanlan and N. Karim. (2001). System-in-Package technology, application and trends [Online]. Available: 
http://www.amkor.com 
[26] G. Oliver, “RF system-in-package design: new tools and methods for LTCC,” Agilent EEsof Seminar, April 
2004. 
[27] R. Wood and S. Bantas, (2003, December). Passive integration activates wireless [Online]. Available: 
6 
 
    
                        (a)                                 (b) 
 
                                     (c) 
圖 0.1 (a) 增層式基板橫截面 (b) 包含內埋式帶通濾波器之無線區域網路系統級封裝收發機照片 (c) 
應用於之無線區域網路系統級封裝收發機之架構 
考慮到系統級封裝晶片相對應層之整體佈局時，對於內埋式帶通濾波器其可利用的空間相對的就
受到了限制。於是，在設計時我們就利用三維連結來取代原本相鄰排列之結構。圖 0.2則為此帶通濾
波器之三維結構表示圖。其中，兩個串聯電感 Lse以及其並聯電容 Csp被置放於第二層與第五層中，
其所對應的接地層則分別為第一與第六層。然而，對應於第三層電感器的參考接地面則被置於第四層，
其原因乃是為減少額外的寄生電容，以增加電感器之品質因數。並聯電感 Lsh被置於第三層，並透過
並聯電容 Csh連結至第二層。串聯電容 Cse被置於第二、第五層，而相對應之接地層為第三以及第四
層，其型態則類似一MIM電容。此內埋式濾波器除第三層外，其餘數層皆只使用了約 2 x 1.5mm2的
空間，如此一來不但能大幅度的減少整體收發機尺寸外，更能提供設計者更多的空間對此系統級封裝
收發機進行高密度佈線工作。最終，在本濾波器設計中，兩個串聯電感之間的耦合效應在整合設計時，
將比相鄰排列時更需被謹慎的來計算。 
由於此濾波器在設計時，其輸入及輸出腳位分別被設計在基板的最上層及最下層，對於此型態結
構，我們使用了雙面高頻探針量測技術來進行濾波器高頻量測，其量測的概念以及實際下針量測照片
如圖 0.3(a)與 0.3(b)所示。由圖 0.4的量測結果可知，濾波器再操作頻率 2.4到 2.5 GHz內，其插入損
耗約為 2.2 dB，反射係數約為 12.29 dB。此外，濾波器在 1 GHz提供了一傳輸零點，來避免 GSM系
統干擾。在整合所有設計後，我們進行接收端與發射端系統測試，測試的結果如表 0.1所示。表格中，
傳統的接收機設計是使用 SMD型態的濾波器，而本接收機則是採用內埋式濾波器進行系統測試。我
們可從表 0.1中得知，使用內埋式濾波器之接收機均可通過無線區域網路系統規範，雖在性能上略低
於傳統式架構，但卻能大幅的縮小接收機尺寸。 
C o re
4 0μm
5 0μm
5 0μm
4 0μm
2 0 0μm
2 5μm
2 5μm
H ig h  K
P .P
S o ld e r  M a sk
5 6 0μm
Embedded BPF
Switch
Power 
Amplifier
Balun
Matching Circuit
EEPROM
Wireless
SOC
Crystal
802.11 b/g
SOC
BalunMatchingCircuit
Power Amplifier
Switch BPF
EEPROM Crystal
8 
 
在本研究中，我們已成功的將一個 3D的內埋式帶通濾波器整合到一無線區域網路的系統級封裝
收發機中，此研究將能幫助系統設計者將一無線通訊模組更加的微小化。然而在設計內埋式元件的同
時，我們更必須仔細考慮因為其物理結構所產生的寄生效應與耦合效應對整體性能之影響。在本研究
所設計之內埋式濾波器中，對整體系統級封裝收發機提供了插入損耗約為 2.2 dB，反射係數約為 12.29 
dB。在不影響到收發機特性之下，我們使用了相同的基板製程，將濾波器成功的整合於系統當中，如
此一來便可有效的減少製作成本。 
在此無線通訊系統架構設計中，我們在濾波器部分需針對 GSM (1.8-1.9 GHz)以及WCDMA (2.1 
GHz)兩個頻帶有更多的衰減，避免兩個頻帶的訊號干擾我們所需的訊號。在未來設計目標上，我們
可將此濾波器之寄生與互連效應考慮至系統方程式中，期望能夠有效提升非系統應用頻帶的隔絕率。 
 
四、計畫成果自評 
    本計畫涵蓋三分項計畫，研究成果包括發表 SCI期刊論文 4篇，發表 EI國際會議論文 17篇，申
請專利件數 7件，簽訂及完成技術移轉工作一項，成果頗為豐碩。詳細成果內容整理如下： 
(1) 發表國際期刊論文 
1. C.J. Li, C.T. Chen, T.S. Horng, J.K. Jau, J.Y. Li, and D.S. Deng, “Hybrid Quadrature Polar 
Modulation-based transmitter with digital predistorter for simultaneous enhancement of ACPR and PAE,” 
IET Microwaves, Antennas & Propagation, Vol. 2, No. 8, pp. 801-812, Dec. 2008. 
2. C.T. Chen, C.J. Li, T.S. Horng, J.K. Jau, and J.Y. Li, “Design and linearization of class-E power amplifier 
for non-constant envelope modulation,” IEEE Transactions on Microwave Theory and Techniques, Vol. 57, 
No. 4, pp. 957-964, Apr. 2009. 
3. C.H. Chen, C.H. Huang, T.S. Horng, S.M. Wu, J.Y. Li, C.C. Chen, C.T. Chiu, and C.P. Hung, “Very 
compact stacked LC resonator-based bandpass filters with a novel approach to tune the transmission zeros,” 
IEEE Microwave and Wireless Components Letters, Vol. 19, No. 5, pp. 293-295, May 2009. 
4. C.J. Li, F.K. Wang, T.S. Horng, and K.C. Peng, “A novel RF sensing circuit using injection locking and 
frequency demodulation for cognitive radio applications,” IEEE Transactions on Microwave Theory and 
Techniques, accepted, Vol. 57, No. 12, Dec. 2009. 
(2) 發表 EI國際會議論文 
1. C.H. Huang , T.C. Wei , T.S. Horng, S.M. Wu, C.C. Wang , C.T. Chiu, and C.P. Hung, “High-performance 
Marchand-type balun design and fabrication using an integrated passives device (IPD) technology,” 
International Conference on Electronic Materials and Packaging, pp. 137-140, Oct. 2008. 
2. C.H. Chen, C.T. Chiu, C.H. Huang, T.S. Horng, B.N. Li, J. Chen and C.P. Hung, “Design of miniature 
bandpass filters on an organic laminate substrate using a modified T prototype,” European Microwave 
Conference, pp. 725-728, Oct. 2008. 
3. C.Y. Ho, C.H. Huang, T.S. Horng, K.H. Lin, S.Y. Liao, and L.F. Huang, “Conducted susceptibility 
diagnosis of vehicle electronic circuit using mixed-mode S-parameter method,” Asia Pacific Microwave 
Conference, pp. J4-09:1-4, Dec. 2008. 
4. C.H. Chen, C.H. Huang, T.S. Horng, and S.M. Wu,, “A novel compact LC resonator-based bandpass filter 
