TimeQuest Timing Analyzer report for pratica2
Fri Oct 07 16:08:07 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Tstep_Q.T4'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Setup: 'Tstep_Q.T0'
 14. Slow Model Setup: 'regn:reg_IR|dado[10]'
 15. Slow Model Hold: 'Tstep_Q.T4'
 16. Slow Model Hold: 'Clock'
 17. Slow Model Hold: 'Tstep_Q.T0'
 18. Slow Model Hold: 'regn:reg_IR|dado[10]'
 19. Slow Model Recovery: 'regn:reg_IR|dado[10]'
 20. Slow Model Removal: 'regn:reg_IR|dado[10]'
 21. Slow Model Minimum Pulse Width: 'Clock'
 22. Slow Model Minimum Pulse Width: 'Tstep_Q.T4'
 23. Slow Model Minimum Pulse Width: 'Tstep_Q.T0'
 24. Slow Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'Tstep_Q.T4'
 35. Fast Model Setup: 'Clock'
 36. Fast Model Setup: 'Tstep_Q.T0'
 37. Fast Model Setup: 'regn:reg_IR|dado[10]'
 38. Fast Model Hold: 'Clock'
 39. Fast Model Hold: 'Tstep_Q.T4'
 40. Fast Model Hold: 'Tstep_Q.T0'
 41. Fast Model Hold: 'regn:reg_IR|dado[10]'
 42. Fast Model Recovery: 'regn:reg_IR|dado[10]'
 43. Fast Model Removal: 'regn:reg_IR|dado[10]'
 44. Fast Model Minimum Pulse Width: 'Clock'
 45. Fast Model Minimum Pulse Width: 'Tstep_Q.T4'
 46. Fast Model Minimum Pulse Width: 'Tstep_Q.T0'
 47. Fast Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                ;
; regn:reg_IR|dado[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regn:reg_IR|dado[10] } ;
; Tstep_Q.T0           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T0 }           ;
; Tstep_Q.T4           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T4 }           ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+----------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                    ;
+------------+-----------------+----------------------+-------------------------+
; INF MHz    ; 181.82 MHz      ; regn:reg_IR|dado[10] ; limit due to hold check ;
; 71.86 MHz  ; 71.86 MHz       ; Clock                ;                         ;
; 108.96 MHz ; 108.96 MHz      ; Tstep_Q.T4           ;                         ;
; 497.51 MHz ; 162.23 MHz      ; Tstep_Q.T0           ; limit due to hold check ;
+------------+-----------------+----------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -8.370 ; -147.968      ;
; Clock                ; -7.420 ; -1323.608     ;
; Tstep_Q.T0           ; -5.778 ; -16.116       ;
; regn:reg_IR|dado[10] ; -2.117 ; -8.330        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -3.390 ; -34.717       ;
; Clock                ; -3.257 ; -30.920       ;
; Tstep_Q.T0           ; -3.082 ; -9.278        ;
; regn:reg_IR|dado[10] ; -2.750 ; -15.039       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|dado[10] ; -2.947 ; -14.657       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|dado[10] ; 1.083 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T4           ; -0.363 ; -7.986        ;
; Tstep_Q.T0           ; 0.500  ; 0.000         ;
; regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -8.370 ; Select[1]                                                                                                   ; ULAn:ula|result[15] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.197     ; 7.715      ;
; -8.362 ; Select[1]                                                                                                   ; ULAn:ula|result[14] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.195     ; 7.682      ;
; -8.341 ; Select[1]                                                                                                   ; ULAn:ula|result[13] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.195     ; 7.698      ;
; -8.316 ; Select[0]                                                                                                   ; ULAn:ula|result[15] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.203     ; 7.655      ;
; -8.308 ; Select[0]                                                                                                   ; ULAn:ula|result[14] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.201     ; 7.622      ;
; -8.287 ; Select[0]                                                                                                   ; ULAn:ula|result[13] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.201     ; 7.638      ;
; -8.265 ; Select[1]                                                                                                   ; ULAn:ula|result[9]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.233     ; 7.583      ;
; -8.234 ; Select[1]                                                                                                   ; ULAn:ula|result[12] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.196     ; 7.589      ;
; -8.225 ; Select[1]                                                                                                   ; ULAn:ula|result[11] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.212     ; 7.556      ;
; -8.211 ; Select[0]                                                                                                   ; ULAn:ula|result[9]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.239     ; 7.523      ;
; -8.180 ; Select[0]                                                                                                   ; ULAn:ula|result[12] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.202     ; 7.529      ;
; -8.178 ; Select[1]                                                                                                   ; ULAn:ula|result[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.505     ; 7.715      ;
; -8.171 ; Select[0]                                                                                                   ; ULAn:ula|result[11] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.218     ; 7.496      ;
; -8.170 ; Select[1]                                                                                                   ; ULAn:ula|result[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.503     ; 7.682      ;
; -8.149 ; Select[1]                                                                                                   ; ULAn:ula|result[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.503     ; 7.698      ;
; -8.135 ; Select[1]                                                                                                   ; ULAn:ula|result[10] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.208     ; 7.442      ;
; -8.124 ; Select[0]                                                                                                   ; ULAn:ula|result[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.511     ; 7.655      ;
; -8.116 ; Select[0]                                                                                                   ; ULAn:ula|result[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.509     ; 7.622      ;
; -8.095 ; Select[0]                                                                                                   ; ULAn:ula|result[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.509     ; 7.638      ;
; -8.081 ; Select[0]                                                                                                   ; ULAn:ula|result[10] ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.214     ; 7.382      ;
; -8.073 ; Select[1]                                                                                                   ; ULAn:ula|result[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.541     ; 7.583      ;
; -8.042 ; Select[1]                                                                                                   ; ULAn:ula|result[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.504     ; 7.589      ;
; -8.033 ; Select[1]                                                                                                   ; ULAn:ula|result[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.520     ; 7.556      ;
; -8.019 ; Select[0]                                                                                                   ; ULAn:ula|result[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.547     ; 7.523      ;
; -7.988 ; Select[0]                                                                                                   ; ULAn:ula|result[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.510     ; 7.529      ;
; -7.984 ; Select[1]                                                                                                   ; ULAn:ula|result[8]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.210     ; 7.314      ;
; -7.979 ; Select[0]                                                                                                   ; ULAn:ula|result[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.526     ; 7.496      ;
; -7.963 ; Select[1]                                                                                                   ; ULAn:ula|result[7]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.232     ; 7.292      ;
; -7.943 ; Select[1]                                                                                                   ; ULAn:ula|result[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.516     ; 7.442      ;
; -7.930 ; Select[0]                                                                                                   ; ULAn:ula|result[8]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.216     ; 7.254      ;
; -7.909 ; Select[0]                                                                                                   ; ULAn:ula|result[7]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.238     ; 7.232      ;
; -7.889 ; Select[0]                                                                                                   ; ULAn:ula|result[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.522     ; 7.382      ;
; -7.876 ; Select[1]                                                                                                   ; ULAn:ula|result[5]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.342     ; 7.169      ;
; -7.850 ; Select[1]                                                                                                   ; ULAn:ula|result[3]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.345     ; 6.995      ;
; -7.822 ; Select[0]                                                                                                   ; ULAn:ula|result[5]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.348     ; 7.109      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.801 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.116      ; 9.459      ;
; -7.796 ; Select[0]                                                                                                   ; ULAn:ula|result[3]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.351     ; 6.935      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.793 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.426      ;
; -7.792 ; Select[1]                                                                                                   ; ULAn:ula|result[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.518     ; 7.314      ;
; -7.779 ; Select[1]                                                                                                   ; ULAn:ula|result[4]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.344     ; 7.098      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.772 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.118      ; 9.442      ;
; -7.771 ; Select[1]                                                                                                   ; ULAn:ula|result[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.540     ; 7.292      ;
; -7.738 ; Select[0]                                                                                                   ; ULAn:ula|result[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.524     ; 7.254      ;
; -7.725 ; Select[0]                                                                                                   ; ULAn:ula|result[4]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.350     ; 7.038      ;
; -7.717 ; Select[0]                                                                                                   ; ULAn:ula|result[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.546     ; 7.232      ;
; -7.703 ; Select[1]                                                                                                   ; ULAn:ula|result[6]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.342     ; 7.024      ;
; -7.703 ; Select[1]                                                                                                   ; ULAn:ula|result[0]  ; Tstep_Q.T0   ; Tstep_Q.T4  ; 0.500        ; -0.238     ; 6.976      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.696 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.080      ; 9.327      ;
; -7.684 ; Select[1]                                                                                                   ; ULAn:ula|result[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.650     ; 7.169      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.665 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.117      ; 9.333      ;
; -7.658 ; Select[1]                                                                                                   ; ULAn:ula|result[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 1.000        ; -0.653     ; 6.995      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
; -7.656 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 2.101      ; 9.300      ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                            ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -7.420 ; Select[1] ; regn:reg_0|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.281      ;
; -7.393 ; Select[1] ; regn:reg_2|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 5.264      ;
; -7.384 ; Select[1] ; regn:reg_1|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.685     ; 5.235      ;
; -7.366 ; Select[0] ; regn:reg_0|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.221      ;
; -7.361 ; Select[1] ; regn:reg_3|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.222      ;
; -7.358 ; Select[0] ; regn:reg_1|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.691     ; 5.203      ;
; -7.352 ; Select[1] ; regn:reg_6|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.230      ;
; -7.349 ; Select[1] ; regn:reg_0|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.210      ;
; -7.348 ; Select[1] ; regn:reg_4|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.226      ;
; -7.343 ; Select[1] ; regn:reg_5|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 5.213      ;
; -7.340 ; Select[0] ; regn:reg_3|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.195      ;
; -7.339 ; Select[0] ; regn:reg_2|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 5.204      ;
; -7.330 ; Select[0] ; regn:reg_4|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 5.195      ;
; -7.325 ; Select[0] ; regn:reg_0|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.180      ;
; -7.323 ; Select[1] ; regn:reg_6|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.201      ;
; -7.323 ; Select[0] ; regn:reg_0|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.178      ;
; -7.322 ; Select[1] ; regn:reg_4|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.200      ;
; -7.317 ; Select[0] ; regn:reg_5|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.672     ; 5.181      ;
; -7.309 ; Select[1] ; regn:reg_0|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.170      ;
; -7.308 ; Select[1] ; regn:reg_6|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.186      ;
; -7.308 ; Select[1] ; regn:reg_4|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.186      ;
; -7.307 ; Select[0] ; regn:reg_3|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.162      ;
; -7.306 ; Select[1] ; regn:reg_4|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.184      ;
; -7.303 ; Select[1] ; regn:reg_6|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 5.181      ;
; -7.298 ; Select[0] ; regn:reg_6|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 5.170      ;
; -7.294 ; Select[0] ; regn:reg_4|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 5.166      ;
; -7.288 ; Select[0] ; regn:reg_0|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.143      ;
; -7.285 ; Select[0] ; regn:reg_5|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.672     ; 5.149      ;
; -7.282 ; Select[0] ; regn:reg_6|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 5.154      ;
; -7.282 ; Select[0] ; regn:reg_4|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 5.154      ;
; -7.254 ; Select[0] ; regn:reg_4|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 5.119      ;
; -7.254 ; Select[0] ; regn:reg_5|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 5.119      ;
; -7.250 ; Select[1] ; regn:reg_5|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 5.120      ;
; -7.222 ; Select[1] ; regn:reg_5|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 5.092      ;
; -7.218 ; Select[0] ; regn:DOUT|dado[13]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.691     ; 5.063      ;
; -7.197 ; Select[1] ; regn:reg_1|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.685     ; 5.048      ;
; -7.187 ; Select[1] ; regn:reg_0|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.048      ;
; -7.181 ; Select[1] ; regn:reg_2|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.042      ;
; -7.175 ; Select[1] ; regn:reg_A|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.677     ; 5.034      ;
; -7.175 ; Select[1] ; regn:reg_4|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 5.046      ;
; -7.172 ; Select[1] ; regn:reg_5|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 5.043      ;
; -7.163 ; Select[0] ; regn:reg_2|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 5.028      ;
; -7.162 ; Select[1] ; regn:reg_1|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.662     ; 5.036      ;
; -7.155 ; Select[0] ; regn:reg_2|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 5.010      ;
; -7.149 ; Select[0] ; regn:reg_A|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.683     ; 5.002      ;
; -7.148 ; Select[1] ; regn:DOUT|dado[12]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 5.009      ;
; -7.143 ; Select[1] ; regn:reg_1|dado[15]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.662     ; 5.017      ;
; -7.141 ; Select[1] ; regn:reg_A|dado[2]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.677     ; 5.000      ;
; -7.133 ; Select[1] ; regn:reg_1|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.994      ;
; -7.111 ; Select[1] ; regn:reg_3|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.972      ;
; -7.110 ; Select[1] ; regn:reg_3|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.971      ;
; -7.109 ; Select[1] ; regn:reg_1|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.685     ; 4.960      ;
; -7.108 ; Select[0] ; regn:reg_1|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.668     ; 4.976      ;
; -7.096 ; Select[1] ; regn:reg_3|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.957      ;
; -7.093 ; Select[1] ; regn:reg_5|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 4.963      ;
; -7.092 ; Select[0] ; regn:DOUT|dado[11]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 4.947      ;
; -7.085 ; Select[0] ; regn:reg_3|dado[7]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 4.940      ;
; -7.077 ; Select[0] ; regn:reg_2|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 4.942      ;
; -7.075 ; Select[0] ; regn:reg_0|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 4.930      ;
; -7.070 ; Select[1] ; regn:reg_A|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.677     ; 4.929      ;
; -7.062 ; Select[0] ; regn:reg_A|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.923      ;
; -7.062 ; Select[0] ; regn:reg_6|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.934      ;
; -7.061 ; Select[0] ; regn:reg_4|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.933      ;
; -7.058 ; Select[1] ; regn:reg_A|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 4.928      ;
; -7.040 ; Select[0] ; regn:reg_4|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.912      ;
; -7.037 ; Select[0] ; regn:reg_6|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.909      ;
; -7.037 ; Select[0] ; regn:reg_1|dado[15]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.668     ; 4.905      ;
; -7.030 ; Select[1] ; regn:reg_0|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.686     ; 4.880      ;
; -7.027 ; Select[1] ; programCounter:PC_1|pc[0] ; Tstep_Q.T0   ; Clock       ; 0.500        ; -2.350     ; 5.213      ;
; -7.008 ; Select[0] ; regn:reg_A|dado[2]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.683     ; 4.861      ;
; -7.007 ; Select[1] ; regn:reg_3|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.868      ;
; -7.004 ; Select[1] ; regn:reg_A|dado[15]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 4.874      ;
; -7.004 ; Select[0] ; regn:reg_A|dado[0]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.672     ; 4.868      ;
; -7.002 ; Select[1] ; regn:reg_0|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.863      ;
; -6.999 ; Select[1] ; regn:reg_5|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 4.869      ;
; -6.998 ; Select[1] ; regn:reg_2|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 4.869      ;
; -6.997 ; Select[1] ; regn:reg_1|dado[5]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.858      ;
; -6.997 ; Select[1] ; regn:reg_4|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 4.868      ;
; -6.992 ; Select[1] ; regn:reg_0|dado[13]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.853      ;
; -6.989 ; Select[0] ; regn:reg_5|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.672     ; 4.853      ;
; -6.986 ; Select[1] ; regn:reg_6|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 4.864      ;
; -6.984 ; Select[1] ; regn:reg_4|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 4.862      ;
; -6.982 ; Select[0] ; regn:reg_6|dado[1]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.854      ;
; -6.982 ; Select[0] ; regn:reg_4|dado[1]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.664     ; 4.854      ;
; -6.978 ; Select[1] ; regn:reg_3|dado[14]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.675     ; 4.839      ;
; -6.973 ; Select[0] ; regn:reg_4|dado[8]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 4.838      ;
; -6.973 ; Select[0] ; programCounter:PC_1|pc[0] ; Tstep_Q.T0   ; Clock       ; 0.500        ; -2.356     ; 5.153      ;
; -6.968 ; Select[1] ; regn:reg_4|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 4.839      ;
; -6.962 ; Select[1] ; regn:reg_2|dado[4]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 4.833      ;
; -6.961 ; Select[1] ; regn:reg_A|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.666     ; 4.831      ;
; -6.956 ; Select[0] ; regn:reg_5|dado[3]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.672     ; 4.820      ;
; -6.953 ; Select[1] ; regn:reg_6|dado[15]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.658     ; 4.831      ;
; -6.950 ; Select[1] ; regn:reg_4|dado[10]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.665     ; 4.821      ;
; -6.941 ; Select[0] ; regn:reg_0|dado[8]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.681     ; 4.796      ;
; -6.941 ; Select[0] ; regn:reg_4|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 4.806      ;
; -6.939 ; Select[0] ; regn:reg_3|dado[11]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.657     ; 4.818      ;
; -6.938 ; Select[1] ; regn:reg_A|dado[14]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.677     ; 4.797      ;
; -6.938 ; Select[0] ; regn:reg_5|dado[12]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 4.803      ;
; -6.937 ; Select[0] ; regn:reg_A|dado[6]        ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.683     ; 4.790      ;
; -6.932 ; Select[0] ; regn:reg_4|dado[10]       ; Tstep_Q.T4   ; Clock       ; 0.500        ; -2.671     ; 4.797      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T0'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -5.778 ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.200      ; 5.514      ;
; -5.578 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.200      ; 5.314      ;
; -5.507 ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.200      ; 5.243      ;
; -5.497 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.200      ; 5.233      ;
; -4.711 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.185      ; 4.432      ;
; -3.749 ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.194      ; 4.823      ;
; -3.520 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.194      ; 4.594      ;
; -3.471 ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.185      ; 3.192      ;
; -3.409 ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.952      ; 4.489      ;
; -3.316 ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.179      ; 4.375      ;
; -3.246 ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.194      ; 4.320      ;
; -3.200 ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.952      ; 4.280      ;
; -3.180 ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.933      ; 4.277      ;
; -3.110 ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.200      ; 2.846      ;
; -3.018 ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.933      ; 4.115      ;
; -2.944 ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.952      ; 4.024      ;
; -2.881 ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.937      ; 3.946      ;
; -2.843 ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.933      ; 3.940      ;
; -2.796 ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.952      ; 3.876      ;
; -2.775 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.179      ; 3.834      ;
; -2.767 ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.933      ; 3.864      ;
; -2.706 ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.933      ; 3.803      ;
; -2.441 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 2.373      ; 3.350      ;
; -2.280 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.937      ; 3.345      ;
; -2.134 ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 1.194      ; 3.208      ;
; -2.067 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 2.117      ; 4.348      ;
; -2.035 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 2.378      ; 4.293      ;
; -1.712 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.918      ; 2.794      ;
; -1.259 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 5.017      ; 4.562      ;
; -0.759 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 5.017      ; 4.562      ;
; -0.505 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 5.017      ; 3.808      ;
; -0.005 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 5.017      ; 3.808      ;
; 1.169  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 5.011      ; 3.472      ;
; 1.391  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 4.750      ; 3.273      ;
; 1.395  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 0.500        ; 5.011      ; 3.246      ;
; 1.596  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 4.769      ; 3.051      ;
; 1.669  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 5.011      ; 3.472      ;
; 1.891  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 4.750      ; 3.273      ;
; 1.895  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 1.000        ; 5.011      ; 3.246      ;
; 2.096  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 4.769      ; 3.051      ;
; 2.243  ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 4.750      ; 2.421      ;
; 2.462  ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 5.011      ; 2.179      ;
; 2.743  ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 4.750      ; 2.421      ;
; 2.962  ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 5.011      ; 2.179      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regn:reg_IR|dado[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -2.117 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.966      ; 1.882      ;
; -1.362 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 2.022      ;
; -1.344 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 1.992      ;
; -1.195 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 1.843      ;
; -1.145 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 1.846      ;
; -1.141 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 1.801      ;
; -1.088 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 1.016      ; 2.033      ;
; -0.911 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 1.612      ;
; -0.697 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 1.565      ;
; -0.577 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 1.475      ;
; -0.521 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 1.389      ;
; -0.397 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 1.295      ;
; 0.670  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.783      ; 2.662      ;
; 1.170  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.783      ; 2.662      ;
; 1.661  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.537      ; 2.566      ;
; 1.821  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.817      ; 2.394      ;
; 1.842  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.578      ; 2.426      ;
; 1.945  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.862      ; 2.490      ;
; 2.161  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.537      ; 2.566      ;
; 2.179  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.833      ; 2.333      ;
; 2.321  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.817      ; 2.394      ;
; 2.342  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.578      ; 2.426      ;
; 2.445  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.862      ; 2.490      ;
; 2.679  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.833      ; 2.333      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T4'                                                                                                     ;
+--------+----------------------+---------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+----------------------+-------------+--------------+------------+------------+
; -3.390 ; Tstep_Q.T0           ; Select[1]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 5.319      ; 2.179      ;
; -2.890 ; Tstep_Q.T0           ; Select[1]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 5.319      ; 2.179      ;
; -2.887 ; Tstep_Q.T0           ; Select[2]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 5.058      ; 2.421      ;
; -2.759 ; regn:reg_IR|dado[10] ; Select[1]           ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.000        ; 5.319      ; 2.810      ;
; -2.443 ; Tstep_Q.T4           ; Select[1]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.319      ; 3.126      ;
; -2.387 ; Tstep_Q.T0           ; Select[2]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 5.058      ; 2.421      ;
; -2.276 ; Tstep_Q.T4           ; Select[3]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.077      ; 3.051      ;
; -2.259 ; regn:reg_IR|dado[10] ; Select[1]           ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; -0.500       ; 5.319      ; 2.810      ;
; -2.165 ; Tstep_Q.T4           ; ULAn:ula|result[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.778      ; 2.863      ;
; -2.035 ; Tstep_Q.T4           ; Select[2]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.058      ; 3.273      ;
; -2.002 ; Tstep_Q.T4           ; ULAn:ula|result[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.773      ; 3.021      ;
; -1.957 ; Tstep_Q.T0           ; Select[0]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 5.325      ; 3.618      ;
; -1.943 ; Tstep_Q.T4           ; Select[1]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.319      ; 3.126      ;
; -1.863 ; Tstep_Q.T4           ; ULAn:ula|result[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.800      ; 3.187      ;
; -1.776 ; Tstep_Q.T4           ; Select[3]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.077      ; 3.051      ;
; -1.700 ; Tstep_Q.T4           ; ULAn:ula|result[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.799      ; 3.349      ;
; -1.693 ; Tstep_Q.T4           ; ULAn:ula|result[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.800      ; 3.357      ;
; -1.690 ; Tstep_Q.T4           ; ULAn:ula|result[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.801      ; 3.361      ;
; -1.689 ; Tstep_Q.T4           ; ULAn:ula|result[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.803      ; 3.364      ;
; -1.665 ; Tstep_Q.T4           ; ULAn:ula|result[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.778      ; 2.863      ;
; -1.535 ; Tstep_Q.T4           ; Select[2]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.058      ; 3.273      ;
; -1.503 ; Tstep_Q.T4           ; ULAn:ula|result[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.779      ; 3.526      ;
; -1.502 ; Tstep_Q.T4           ; ULAn:ula|result[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.773      ; 3.021      ;
; -1.496 ; Tstep_Q.T4           ; Select[0]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.325      ; 4.079      ;
; -1.457 ; Tstep_Q.T0           ; Select[0]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 5.325      ; 3.618      ;
; -1.431 ; Tstep_Q.T4           ; ULAn:ula|result[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.666      ; 3.485      ;
; -1.384 ; Tstep_Q.T4           ; ULAn:ula|result[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.815      ; 3.681      ;
; -1.382 ; Tstep_Q.T4           ; ULAn:ula|result[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.816      ; 3.684      ;
; -1.363 ; Tstep_Q.T4           ; ULAn:ula|result[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.800      ; 3.187      ;
; -1.264 ; Tstep_Q.T4           ; ULAn:ula|result[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.816      ; 3.802      ;
; -1.253 ; Tstep_Q.T4           ; ULAn:ula|result[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.814      ; 3.811      ;
; -1.200 ; Tstep_Q.T4           ; ULAn:ula|result[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.799      ; 3.349      ;
; -1.193 ; Tstep_Q.T4           ; ULAn:ula|result[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.800      ; 3.357      ;
; -1.190 ; Tstep_Q.T4           ; ULAn:ula|result[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.801      ; 3.361      ;
; -1.189 ; Tstep_Q.T4           ; ULAn:ula|result[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.803      ; 3.364      ;
; -1.105 ; Tstep_Q.T4           ; ULAn:ula|result[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.669      ; 3.814      ;
; -1.102 ; Tstep_Q.T4           ; ULAn:ula|result[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.667      ; 3.815      ;
; -1.003 ; Tstep_Q.T4           ; ULAn:ula|result[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.779      ; 3.526      ;
; -0.996 ; Tstep_Q.T4           ; Select[0]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.325      ; 4.079      ;
; -0.981 ; Tstep_Q.T4           ; ULAn:ula|result[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.669      ; 3.938      ;
; -0.931 ; Tstep_Q.T4           ; ULAn:ula|result[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.666      ; 3.485      ;
; -0.884 ; Tstep_Q.T4           ; ULAn:ula|result[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.815      ; 3.681      ;
; -0.882 ; Tstep_Q.T4           ; ULAn:ula|result[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.816      ; 3.684      ;
; -0.764 ; Tstep_Q.T4           ; ULAn:ula|result[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.816      ; 3.802      ;
; -0.753 ; Tstep_Q.T4           ; ULAn:ula|result[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.814      ; 3.811      ;
; -0.605 ; Tstep_Q.T4           ; ULAn:ula|result[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.669      ; 3.814      ;
; -0.602 ; Tstep_Q.T4           ; ULAn:ula|result[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.667      ; 3.815      ;
; -0.481 ; Tstep_Q.T4           ; ULAn:ula|result[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.669      ; 3.938      ;
; 0.264  ; regn:reg_A|dado[15]  ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.120      ; 1.884      ;
; 0.497  ; regn:reg_A|dado[2]   ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.158      ; 2.155      ;
; 0.597  ; regn:reg_A|dado[12]  ; ULAn:ula|result[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.173      ; 2.270      ;
; 0.613  ; regn:reg_A|dado[1]   ; ULAn:ula|result[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.158      ; 2.271      ;
; 0.693  ; regn:reg_A|dado[9]   ; ULAn:ula|result[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.136      ; 2.329      ;
; 0.762  ; regn:reg_A|dado[0]   ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.120      ; 2.382      ;
; 0.783  ; regn:reg_A|dado[14]  ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 2.457      ;
; 0.848  ; regn:reg_A|dado[1]   ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.158      ; 2.506      ;
; 0.862  ; regn:reg_A|dado[9]   ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.161      ; 2.523      ;
; 0.975  ; regn:reg_A|dado[13]  ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 2.649      ;
; 1.013  ; regn:reg_IR|dado[0]  ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.681      ; 3.194      ;
; 1.059  ; regn:reg_A|dado[10]  ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.105      ; 2.664      ;
; 1.109  ; Tstep_Q.T3           ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.493      ; 2.102      ;
; 1.125  ; regn:reg_A|dado[9]   ; ULAn:ula|result[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.173      ; 2.798      ;
; 1.129  ; regn:reg_A|dado[4]   ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.025      ; 2.654      ;
; 1.135  ; regn:reg_A|dado[2]   ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.024      ; 2.659      ;
; 1.147  ; regn:reg_A|dado[9]   ; ULAn:ula|result[11] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.157      ; 2.804      ;
; 1.171  ; regn:reg_A|dado[1]   ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.024      ; 2.695      ;
; 1.192  ; regn:reg_A|dado[3]   ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.013      ; 2.705      ;
; 1.276  ; regn:reg_A|dado[13]  ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 2.950      ;
; 1.304  ; regn:reg_A|dado[14]  ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.172      ; 2.976      ;
; 1.310  ; regn:reg_A|dado[12]  ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 2.984      ;
; 1.311  ; regn:reg_A|dado[13]  ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.172      ; 2.983      ;
; 1.326  ; regn:reg_A|dado[12]  ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 3.000      ;
; 1.345  ; regn:reg_A|dado[12]  ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.172      ; 3.017      ;
; 1.362  ; regn:reg_A|dado[9]   ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 3.036      ;
; 1.375  ; regn:reg_A|dado[2]   ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.137      ; 3.012      ;
; 1.376  ; regn:reg_A|dado[2]   ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.025      ; 2.901      ;
; 1.398  ; regn:reg_A|dado[0]   ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.147      ; 3.045      ;
; 1.411  ; regn:reg_A|dado[1]   ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.137      ; 3.048      ;
; 1.412  ; regn:reg_A|dado[1]   ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.025      ; 2.937      ;
; 1.424  ; regn:reg_A|dado[7]   ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.120      ; 3.044      ;
; 1.429  ; regn:reg_A|dado[9]   ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.174      ; 3.103      ;
; 1.443  ; regn:reg_A|dado[4]   ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.137      ; 3.080      ;
; 1.449  ; regn:reg_A|dado[5]   ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.120      ; 3.069      ;
; 1.475  ; regn:reg_A|dado[0]   ; ULAn:ula|result[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.147      ; 3.122      ;
; 1.481  ; regn:reg_A|dado[2]   ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.161      ; 3.142      ;
; 1.487  ; regn:reg_A|dado[13]  ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.131      ; 3.118      ;
; 1.494  ; regn:reg_A|dado[3]   ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.120      ; 3.114      ;
; 1.514  ; regn:reg_A|dado[10]  ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.135      ; 3.149      ;
; 1.517  ; regn:reg_A|dado[1]   ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.161      ; 3.178      ;
; 1.530  ; Tstep_Q.T5           ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.493      ; 2.523      ;
; 1.549  ; regn:reg_A|dado[4]   ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.161      ; 3.210      ;
; 1.561  ; regn:reg_A|dado[9]   ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.172      ; 3.233      ;
; 1.565  ; regn:reg_A|dado[2]   ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.159      ; 3.224      ;
; 1.601  ; regn:reg_A|dado[1]   ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.159      ; 3.260      ;
; 1.606  ; regn:reg_A|dado[8]   ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.133      ; 3.239      ;
; 1.624  ; regn:reg_A|dado[2]   ; ULAn:ula|result[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.136      ; 3.260      ;
; 1.633  ; regn:reg_A|dado[4]   ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.159      ; 3.292      ;
; 1.634  ; regn:reg_A|dado[2]   ; ULAn:ula|result[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.027      ; 3.161      ;
; 1.660  ; regn:reg_A|dado[1]   ; ULAn:ula|result[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.136      ; 3.296      ;
; 1.667  ; regn:reg_A|dado[6]   ; ULAn:ula|result[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 2.027      ; 3.194      ;
+--------+----------------------+---------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                 ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; -3.257 ; Tstep_Q.T4           ; Tstep_Q.T5                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 3.832      ; 1.091      ;
; -2.757 ; Tstep_Q.T4           ; Tstep_Q.T5                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 3.832      ; 1.091      ;
; -2.520 ; Tstep_Q.T0           ; Tstep_Q.T0                 ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 0.657      ;
; -2.020 ; Tstep_Q.T0           ; Tstep_Q.T0                 ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 0.657      ;
; -1.929 ; regn:reg_IR|dado[10] ; Tstep_Q.T5                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 3.832      ; 2.419      ;
; -1.830 ; Tstep_Q.T4           ; W:wren|w                   ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.661      ; 1.347      ;
; -1.429 ; regn:reg_IR|dado[10] ; Tstep_Q.T5                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 3.832      ; 2.419      ;
; -1.330 ; Tstep_Q.T4           ; W:wren|w                   ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.661      ; 1.347      ;
; -1.266 ; Tstep_Q.T0           ; Tstep_Q.T1                 ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.653      ; 1.903      ;
; -1.018 ; Tstep_Q.T4           ; regn:reg_G|dado[7]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.661      ; 2.159      ;
; -0.896 ; regn:reg_IR|dado[10] ; Tstep_Q.T0                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 2.661      ; 2.281      ;
; -0.888 ; Tstep_Q.T4           ; Tstep_Q.T0                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.661      ; 2.289      ;
; -0.766 ; Tstep_Q.T0           ; Tstep_Q.T1                 ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.653      ; 1.903      ;
; -0.750 ; regn:reg_IR|dado[10] ; Tstep_Q.T4                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 2.653      ; 2.419      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[2]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[3]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[5]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[6]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[7]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[8]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[9]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[10] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[11] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[12] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[13] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[14] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[1]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[15] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[4]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.710 ; Tstep_Q.T0           ; programCounter:PC_1|pc[0]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.661      ; 2.467      ;
; -0.653 ; Tstep_Q.T2           ; Tstep_Q.T3                 ; Clock                ; Clock       ; 0.000        ; 1.179      ; 0.792      ;
; -0.591 ; Tstep_Q.T4           ; regn:reg_G|dado[9]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.653      ; 2.578      ;
; -0.573 ; Tstep_Q.T4           ; regn:reg_G|dado[0]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.653      ; 2.596      ;
; -0.556 ; Tstep_Q.T4           ; regn:reg_G|dado[8]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.642      ; 2.602      ;
; -0.518 ; Tstep_Q.T4           ; regn:reg_G|dado[7]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.661      ; 2.159      ;
; -0.396 ; regn:reg_IR|dado[10] ; Tstep_Q.T0                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 2.661      ; 2.281      ;
; -0.388 ; Tstep_Q.T4           ; Tstep_Q.T0                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.661      ; 2.289      ;
; -0.357 ; Tstep_Q.T4           ; F:F_1|f                    ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.658      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[5]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[6]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[12]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[13]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[14]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[15]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.350 ; Tstep_Q.T4           ; regn:reg_G|dado[4]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.651      ; 2.817      ;
; -0.326 ; Tstep_Q.T4           ; regn:reg_G|dado[2]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.643      ; 2.833      ;
; -0.326 ; Tstep_Q.T4           ; regn:reg_G|dado[3]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.643      ; 2.833      ;
; -0.250 ; regn:reg_IR|dado[10] ; Tstep_Q.T4                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 2.653      ; 2.419      ;
; -0.230 ; Tstep_Q.T4           ; regn:DOUT|dado[14]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.654      ; 2.940      ;
; -0.230 ; Tstep_Q.T4           ; regn:DOUT|dado[7]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.654      ; 2.940      ;
; -0.230 ; Tstep_Q.T4           ; regn:DOUT|dado[4]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.654      ; 2.940      ;
; -0.230 ; Tstep_Q.T4           ; regn:DOUT|dado[3]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.654      ; 2.940      ;
; -0.230 ; Tstep_Q.T4           ; regn:DOUT|dado[0]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.654      ; 2.940      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[2]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[3]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[5]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[6]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[7]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[8]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[9]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[10] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[11] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[12] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[13] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[14] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[1]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[15] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[4]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.210 ; Tstep_Q.T0           ; programCounter:PC_1|pc[0]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 2.661      ; 2.467      ;
; -0.196 ; Tstep_Q.T4           ; regn:DOUT|dado[15]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.662      ; 2.982      ;
; -0.188 ; Tstep_Q.T4           ; regn:DOUT|dado[13]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.634      ; 2.962      ;
; -0.188 ; Tstep_Q.T4           ; regn:DOUT|dado[10]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.634      ; 2.962      ;
; -0.188 ; Tstep_Q.T4           ; regn:DOUT|dado[2]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.634      ; 2.962      ;
; -0.148 ; Tstep_Q.T4           ; Tstep_Q.T4                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.653      ; 3.021      ;
; -0.127 ; Tstep_Q.T4           ; regn:reg_G|dado[10]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.650      ; 3.039      ;
; -0.127 ; Tstep_Q.T4           ; regn:reg_G|dado[11]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.650      ; 3.039      ;
; -0.127 ; Tstep_Q.T4           ; regn:reg_G|dado[1]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.650      ; 3.039      ;
; -0.104 ; Tstep_Q.T0           ; regn:ADDR|dado[7]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.654      ; 3.066      ;
; -0.104 ; Tstep_Q.T0           ; regn:ADDR|dado[4]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.654      ; 3.066      ;
; -0.104 ; Tstep_Q.T0           ; regn:ADDR|dado[3]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.654      ; 3.066      ;
; -0.104 ; Tstep_Q.T0           ; regn:ADDR|dado[0]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.654      ; 3.066      ;
; -0.095 ; Tstep_Q.T0           ; regn:ADDR|dado[6]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.643      ; 3.064      ;
; -0.095 ; Tstep_Q.T0           ; regn:ADDR|dado[5]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.643      ; 3.064      ;
; -0.095 ; Tstep_Q.T0           ; regn:ADDR|dado[2]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.643      ; 3.064      ;
; -0.095 ; Tstep_Q.T0           ; regn:ADDR|dado[1]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 2.643      ; 3.064      ;
; -0.091 ; Tstep_Q.T4           ; regn:reg_G|dado[9]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.653      ; 2.578      ;
; -0.073 ; Tstep_Q.T4           ; regn:reg_G|dado[0]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.653      ; 2.596      ;
; -0.056 ; Tstep_Q.T4           ; regn:reg_G|dado[8]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.642      ; 2.602      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[12]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[11]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[9]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[8]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[6]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[5]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.032  ; Tstep_Q.T4           ; regn:DOUT|dado[1]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.644      ; 3.192      ;
; 0.143  ; Tstep_Q.T4           ; F:F_1|f                    ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.658      ; 2.817      ;
; 0.150  ; Tstep_Q.T4           ; regn:reg_G|dado[5]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.651      ; 2.817      ;
; 0.150  ; Tstep_Q.T4           ; regn:reg_G|dado[6]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.651      ; 2.817      ;
; 0.150  ; Tstep_Q.T4           ; regn:reg_G|dado[12]        ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.651      ; 2.817      ;
; 0.150  ; Tstep_Q.T4           ; regn:reg_G|dado[13]        ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.651      ; 2.817      ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T0'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -3.082 ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 5.011      ; 2.179      ;
; -2.582 ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 5.011      ; 2.179      ;
; -2.579 ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 4.750      ; 2.421      ;
; -2.451 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 0.000        ; 5.011      ; 2.810      ;
; -2.135 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 5.011      ; 3.126      ;
; -2.079 ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 4.750      ; 2.421      ;
; -1.968 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 4.769      ; 3.051      ;
; -1.951 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; -0.500       ; 5.011      ; 2.810      ;
; -1.727 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 4.750      ; 3.273      ;
; -1.649 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 5.017      ; 3.618      ;
; -1.635 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 5.011      ; 3.126      ;
; -1.468 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 4.769      ; 3.051      ;
; -1.227 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 4.750      ; 3.273      ;
; -1.188 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 5.017      ; 4.079      ;
; -1.149 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 5.017      ; 3.618      ;
; -0.688 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 5.017      ; 4.079      ;
; 0.821  ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 2.373      ; 3.194      ;
; 0.917  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.185      ; 2.102      ;
; 1.338  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.185      ; 2.523      ;
; 1.489  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.200      ; 2.689      ;
; 1.493  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 2.378      ; 3.871      ;
; 1.553  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.194      ; 2.747      ;
; 1.650  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.200      ; 2.850      ;
; 1.706  ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 2.117      ; 3.823      ;
; 1.791  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.200      ; 2.991      ;
; 1.876  ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.918      ; 2.794      ;
; 2.122  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.933      ; 3.055      ;
; 2.145  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.194      ; 3.339      ;
; 2.273  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.179      ; 3.452      ;
; 2.408  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.937      ; 3.345      ;
; 2.512  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.933      ; 3.445      ;
; 2.644  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.952      ; 3.596      ;
; 2.651  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.933      ; 3.584      ;
; 2.855  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.933      ; 3.788      ;
; 2.858  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.933      ; 3.791      ;
; 2.900  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.952      ; 3.852      ;
; 2.924  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.952      ; 3.876      ;
; 2.983  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.194      ; 4.177      ;
; 3.009  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.937      ; 3.946      ;
; 3.022  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.194      ; 4.216      ;
; 3.193  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.200      ; 4.393      ;
; 3.196  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.179      ; 4.375      ;
; 3.231  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.952      ; 4.183      ;
; 3.835  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 1.200      ; 5.035      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regn:reg_IR|dado[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -2.750 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.833      ; 2.333      ;
; -2.673 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.817      ; 2.394      ;
; -2.622 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.862      ; 2.490      ;
; -2.402 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.578      ; 2.426      ;
; -2.371 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.783      ; 2.662      ;
; -2.250 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.833      ; 2.333      ;
; -2.221 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.537      ; 2.566      ;
; -2.173 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.817      ; 2.394      ;
; -2.122 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.862      ; 2.490      ;
; -1.902 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.578      ; 2.426      ;
; -1.871 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.783      ; 2.662      ;
; -1.721 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.537      ; 2.566      ;
; 0.344  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 1.389      ;
; 0.520  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 1.565      ;
; 0.572  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 1.295      ;
; 0.752  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 1.475      ;
; 0.843  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 1.843      ;
; 0.851  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 1.612      ;
; 0.916  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.966      ; 1.882      ;
; 0.992  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 1.992      ;
; 1.017  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 1.016      ; 2.033      ;
; 1.081  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 1.801      ;
; 1.085  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 1.846      ;
; 1.302  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 2.022      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regn:reg_IR|dado[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -2.947 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.966      ; 2.712      ;
; -2.869 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.966      ; 2.634      ;
; -2.842 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.966      ; 2.607      ;
; -2.801 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.951      ; 2.551      ;
; -2.681 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.951      ; 2.431      ;
; -2.386 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.966      ; 2.151      ;
; -2.248 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 2.896      ;
; -2.170 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 2.818      ;
; -2.143 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 2.791      ;
; -2.102 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.985      ; 2.735      ;
; -2.096 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 2.756      ;
; -2.018 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 2.678      ;
; -1.991 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 2.651      ;
; -1.982 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.985      ; 2.615      ;
; -1.950 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.705      ; 2.595      ;
; -1.878 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 2.579      ;
; -1.847 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 2.715      ;
; -1.830 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.705      ; 2.475      ;
; -1.823 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.016      ; 2.768      ;
; -1.818 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 2.716      ;
; -1.800 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 2.501      ;
; -1.773 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 2.474      ;
; -1.769 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 2.637      ;
; -1.745 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.016      ; 2.690      ;
; -1.742 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 2.610      ;
; -1.740 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 2.638      ;
; -1.732 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.746      ; 2.418      ;
; -1.718 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.016      ; 2.663      ;
; -1.713 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 2.611      ;
; -1.701 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.030      ; 2.554      ;
; -1.687 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.000      ; 2.335      ;
; -1.677 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.001      ; 2.607      ;
; -1.672 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.708      ; 2.555      ;
; -1.612 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.746      ; 2.298      ;
; -1.581 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.030      ; 2.434      ;
; -1.557 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.001      ; 2.487      ;
; -1.552 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.708      ; 2.435      ;
; -1.535 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.720      ; 2.195      ;
; -1.317 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.761      ; 2.018      ;
; -1.286 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.045      ; 2.154      ;
; -1.262 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.016      ; 2.207      ;
; -1.257 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.723      ; 2.155      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regn:reg_IR|dado[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 1.083 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 2.128      ;
; 1.109 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 2.154      ;
; 1.159 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.966      ; 2.125      ;
; 1.165 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.016      ; 2.181      ;
; 1.185 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.966      ; 2.151      ;
; 1.191 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.016      ; 2.207      ;
; 1.231 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 1.992      ;
; 1.257 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 2.018      ;
; 1.309 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 2.309      ;
; 1.335 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 2.335      ;
; 1.404 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.030      ; 2.434      ;
; 1.406 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 2.129      ;
; 1.432 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 2.155      ;
; 1.437 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 2.482      ;
; 1.449 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 2.169      ;
; 1.475 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 2.195      ;
; 1.480 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.951      ; 2.431      ;
; 1.486 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.001      ; 2.487      ;
; 1.498 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.045      ; 2.543      ;
; 1.513 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.966      ; 2.479      ;
; 1.519 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.016      ; 2.535      ;
; 1.524 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.030      ; 2.554      ;
; 1.552 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.746      ; 2.298      ;
; 1.574 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.966      ; 2.540      ;
; 1.580 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.016      ; 2.596      ;
; 1.585 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 2.346      ;
; 1.600 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.951      ; 2.551      ;
; 1.606 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.001      ; 2.607      ;
; 1.630 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.985      ; 2.615      ;
; 1.646 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.761      ; 2.407      ;
; 1.663 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 2.663      ;
; 1.672 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.746      ; 2.418      ;
; 1.724 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.000      ; 2.724      ;
; 1.727 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.708      ; 2.435      ;
; 1.750 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.985      ; 2.735      ;
; 1.760 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 2.483      ;
; 1.770 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.705      ; 2.475      ;
; 1.803 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 2.523      ;
; 1.821 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.723      ; 2.544      ;
; 1.847 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.708      ; 2.555      ;
; 1.864 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.720      ; 2.584      ;
; 1.890 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.705      ; 2.595      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]                        ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]                        ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]|datab                  ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]|datab                  ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]                        ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]                        ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]|datab                  ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]|datab                  ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]                        ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]                        ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]|datad                  ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]|datad                  ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]                        ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]                        ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]|datad                  ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]|datad                  ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|inclk[0]      ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|inclk[0]      ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|outclk        ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|outclk        ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|combout              ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|datab                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|datab                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[10]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[10]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[11]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[11]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[12]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[12]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[13]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[13]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[14]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[14]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[15]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[15]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[1]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[2]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[2]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[3]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[4]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[4]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[5]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[5]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[6]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[6]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[7]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[8]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[9]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[9]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[0]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[0]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[10]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[10]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[11]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[11]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[12]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[12]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[13]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[13]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[14]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[14]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[3]|datad              ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T0'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[0]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[0]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Selector1~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Selector1~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Tstep_Q.T0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Tstep_Q.T0|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.871 ; 0.871 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 2.297 ; 2.297 ; Fall       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.186  ; 0.186  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -1.389 ; -1.389 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Done      ; Clock                ; 11.931 ; 11.931 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 6.148  ;        ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;        ; 6.148  ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 5.890  ; 5.890  ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 5.890  ; 5.890  ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 9.605 ; 9.605 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 6.148 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 6.148 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 5.890 ; 5.890 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 5.890 ; 5.890 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -3.865 ; -66.760       ;
; Clock                ; -3.210 ; -520.832      ;
; Tstep_Q.T0           ; -2.020 ; -5.089        ;
; regn:reg_IR|dado[10] ; -0.415 ; -0.551        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -1.832 ; -36.986       ;
; Tstep_Q.T4           ; -1.815 ; -22.308       ;
; Tstep_Q.T0           ; -1.711 ; -5.445        ;
; regn:reg_IR|dado[10] ; -1.601 ; -8.757        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|dado[10] ; -0.781 ; -2.818        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|dado[10] ; 0.510 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T4           ; 0.134  ; 0.000         ;
; Tstep_Q.T0           ; 0.500  ; 0.000         ;
; regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.865 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.824      ; 4.791      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.852 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.771      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.847 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.782      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.821 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.801      ; 4.730      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.802 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.825      ; 4.733      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.800 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.812      ; 4.716      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.761 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.816      ; 4.673      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.681 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.815      ; 4.598      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.642 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.802      ; 4.557      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.589 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.762      ; 4.492      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.585 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; ULAn:ula|result[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.756      ; 4.413      ;
; -3.545 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; ULAn:ula|result[0]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.798      ; 4.437      ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.210 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[0]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.699      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.156 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[11] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.645      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.106 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[10] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.595      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.090 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[14] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.579      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.055 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[4]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.544      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.021 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[1]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.510      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.013 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[7]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.502      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.005 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[13] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.494      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.003 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[3]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.492      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -3.002 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[12] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.491      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.969 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; programCounter:PC_1|pc[15] ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.458      ;
; -2.951 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; programCounter:PC_1|pc[5]  ; Clock        ; Clock       ; 0.500        ; -0.043     ; 3.440      ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T0'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -2.020 ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.529      ; 2.434      ;
; -1.930 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.529      ; 2.344      ;
; -1.920 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.529      ; 2.334      ;
; -1.906 ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.529      ; 2.320      ;
; -1.585 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.519      ; 1.989      ;
; -1.150 ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.525      ; 2.192      ;
; -1.051 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.525      ; 2.093      ;
; -1.033 ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.408      ; 2.070      ;
; -1.029 ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.519      ; 1.433      ;
; -0.949 ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.408      ; 1.986      ;
; -0.944 ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.515      ; 1.976      ;
; -0.931 ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.525      ; 1.973      ;
; -0.886 ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.393      ; 1.933      ;
; -0.860 ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.529      ; 1.274      ;
; -0.826 ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.398      ; 1.853      ;
; -0.815 ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.408      ; 1.852      ;
; -0.799 ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.393      ; 1.846      ;
; -0.756 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.515      ; 1.788      ;
; -0.744 ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.408      ; 1.781      ;
; -0.722 ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.393      ; 1.769      ;
; -0.695 ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.393      ; 1.742      ;
; -0.684 ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.393      ; 1.731      ;
; -0.640 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.964      ; 1.489      ;
; -0.528 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.398      ; 1.555      ;
; -0.474 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.974      ; 1.965      ;
; -0.458 ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.525      ; 1.500      ;
; -0.444 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.842      ; 1.940      ;
; -0.259 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T0  ; 1.000        ; 0.383      ; 1.296      ;
; 0.078  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 2.588      ; 2.036      ;
; 0.412  ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 2.588      ; 1.702      ;
; 0.578  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 2.588      ; 2.036      ;
; 0.912  ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 2.588      ; 1.702      ;
; 1.158  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 2.584      ; 1.584      ;
; 1.246  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 2.452      ; 1.501      ;
; 1.280  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 0.500        ; 2.584      ; 1.462      ;
; 1.305  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.500        ; 2.467      ; 1.432      ;
; 1.631  ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 2.452      ; 1.116      ;
; 1.658  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 2.584      ; 1.584      ;
; 1.728  ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.500        ; 2.584      ; 1.014      ;
; 1.746  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 2.452      ; 1.501      ;
; 1.780  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 1.000        ; 2.584      ; 1.462      ;
; 1.805  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 1.000        ; 2.467      ; 1.432      ;
; 2.131  ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 2.452      ; 1.116      ;
; 2.228  ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 1.000        ; 2.584      ; 1.014      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regn:reg_IR|dado[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -0.415 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.438      ; 0.881      ;
; -0.083 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 0.950      ;
; -0.053 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 0.922      ;
; 0.011  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 0.858      ;
; 0.025  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 0.870      ;
; 0.032  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.465      ; 0.965      ;
; 0.038  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 0.829      ;
; 0.149  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 0.746      ;
; 0.248  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 0.725      ;
; 0.297  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 0.676      ;
; 0.298  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 0.679      ;
; 0.349  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 0.628      ;
; 0.919  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.497      ; 1.247      ;
; 1.369  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.377      ; 1.198      ;
; 1.419  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.497      ; 1.247      ;
; 1.443  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.500      ; 1.126      ;
; 1.476  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.406      ; 1.119      ;
; 1.513  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.521      ; 1.160      ;
; 1.633  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.524      ; 1.064      ;
; 1.869  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.377      ; 1.198      ;
; 1.943  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.500      ; 1.126      ;
; 1.976  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.406      ; 1.119      ;
; 2.013  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.521      ; 1.160      ;
; 2.133  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.524      ; 1.064      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                 ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; -1.832 ; Tstep_Q.T4           ; Tstep_Q.T5                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.069      ; 0.530      ;
; -1.565 ; Tstep_Q.T0           ; Tstep_Q.T0                 ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.639      ; 0.367      ;
; -1.332 ; Tstep_Q.T4           ; Tstep_Q.T5                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.069      ; 0.530      ;
; -1.274 ; Tstep_Q.T4           ; W:wren|w                   ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.639      ; 0.658      ;
; -1.236 ; regn:reg_IR|dado[10] ; Tstep_Q.T5                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 2.069      ; 1.126      ;
; -1.065 ; Tstep_Q.T0           ; Tstep_Q.T0                 ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.639      ; 0.367      ;
; -1.034 ; Tstep_Q.T0           ; Tstep_Q.T1                 ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.632      ; 0.891      ;
; -0.910 ; regn:reg_IR|dado[10] ; Tstep_Q.T0                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 1.639      ; 1.022      ;
; -0.879 ; Tstep_Q.T4           ; Tstep_Q.T0                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.639      ; 1.053      ;
; -0.839 ; Tstep_Q.T4           ; regn:reg_G|dado[7]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.639      ; 1.093      ;
; -0.799 ; regn:reg_IR|dado[10] ; Tstep_Q.T4                 ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 1.632      ; 1.126      ;
; -0.774 ; Tstep_Q.T4           ; W:wren|w                   ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.639      ; 0.658      ;
; -0.736 ; regn:reg_IR|dado[10] ; Tstep_Q.T5                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 2.069      ; 1.126      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[2]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[3]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[5]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[6]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[7]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[8]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[9]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[10] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[11] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[12] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[13] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[14] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[1]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[15] ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[4]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.702 ; Tstep_Q.T0           ; programCounter:PC_1|pc[0]  ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.640      ; 1.231      ;
; -0.649 ; Tstep_Q.T4           ; regn:reg_G|dado[9]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.276      ;
; -0.635 ; Tstep_Q.T4           ; regn:reg_G|dado[0]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.290      ;
; -0.619 ; Tstep_Q.T4           ; regn:reg_G|dado[8]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.619      ; 1.293      ;
; -0.599 ; Tstep_Q.T4           ; F:F_1|f                    ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.634      ; 1.328      ;
; -0.544 ; Tstep_Q.T4           ; Tstep_Q.T4                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.381      ;
; -0.534 ; Tstep_Q.T0           ; Tstep_Q.T1                 ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.632      ; 0.891      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[5]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[6]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[12]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[13]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[14]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[15]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.534 ; Tstep_Q.T4           ; regn:reg_G|dado[4]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.628      ; 1.387      ;
; -0.519 ; Tstep_Q.T4           ; regn:reg_G|dado[2]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.621      ; 1.395      ;
; -0.519 ; Tstep_Q.T4           ; regn:reg_G|dado[3]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.621      ; 1.395      ;
; -0.473 ; Tstep_Q.T4           ; regn:DOUT|dado[14]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.452      ;
; -0.473 ; Tstep_Q.T4           ; regn:DOUT|dado[7]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.452      ;
; -0.473 ; Tstep_Q.T4           ; regn:DOUT|dado[4]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.452      ;
; -0.473 ; Tstep_Q.T4           ; regn:DOUT|dado[3]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.452      ;
; -0.473 ; Tstep_Q.T4           ; regn:DOUT|dado[0]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.632      ; 1.452      ;
; -0.445 ; Tstep_Q.T4           ; regn:DOUT|dado[15]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.640      ; 1.488      ;
; -0.438 ; Tstep_Q.T4           ; regn:reg_G|dado[10]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.626      ; 1.481      ;
; -0.438 ; Tstep_Q.T4           ; regn:reg_G|dado[11]        ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.626      ; 1.481      ;
; -0.438 ; Tstep_Q.T4           ; regn:reg_G|dado[1]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.626      ; 1.481      ;
; -0.432 ; Tstep_Q.T4           ; regn:DOUT|dado[13]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.612      ; 1.473      ;
; -0.432 ; Tstep_Q.T4           ; regn:DOUT|dado[10]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.612      ; 1.473      ;
; -0.432 ; Tstep_Q.T4           ; regn:DOUT|dado[2]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.612      ; 1.473      ;
; -0.410 ; regn:reg_IR|dado[10] ; Tstep_Q.T0                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 1.639      ; 1.022      ;
; -0.391 ; Tstep_Q.T0           ; regn:ADDR|dado[7]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.632      ; 1.534      ;
; -0.391 ; Tstep_Q.T0           ; regn:ADDR|dado[4]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.632      ; 1.534      ;
; -0.391 ; Tstep_Q.T0           ; regn:ADDR|dado[3]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.632      ; 1.534      ;
; -0.391 ; Tstep_Q.T0           ; regn:ADDR|dado[0]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.632      ; 1.534      ;
; -0.381 ; Tstep_Q.T0           ; regn:ADDR|dado[6]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.621      ; 1.533      ;
; -0.381 ; Tstep_Q.T0           ; regn:ADDR|dado[5]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.621      ; 1.533      ;
; -0.381 ; Tstep_Q.T0           ; regn:ADDR|dado[2]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.621      ; 1.533      ;
; -0.381 ; Tstep_Q.T0           ; regn:ADDR|dado[1]          ; Tstep_Q.T0           ; Clock       ; 0.000        ; 1.621      ; 1.533      ;
; -0.379 ; Tstep_Q.T4           ; Tstep_Q.T0                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.639      ; 1.053      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[12]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[11]         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[9]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[8]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[6]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[5]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.347 ; Tstep_Q.T4           ; regn:DOUT|dado[1]          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.624      ; 1.570      ;
; -0.339 ; Tstep_Q.T4           ; regn:reg_G|dado[7]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.639      ; 1.093      ;
; -0.299 ; regn:reg_IR|dado[10] ; Tstep_Q.T4                 ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 1.632      ; 1.126      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[2]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[3]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[5]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[6]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[7]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[8]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[9]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[10] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[11] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[12] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[13] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[14] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[1]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[15] ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[4]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.202 ; Tstep_Q.T0           ; programCounter:PC_1|pc[0]  ; Tstep_Q.T0           ; Clock       ; -0.500       ; 1.640      ; 1.231      ;
; -0.196 ; Tstep_Q.T2           ; Tstep_Q.T3                 ; Clock                ; Clock       ; 0.000        ; 0.437      ; 0.393      ;
; -0.149 ; Tstep_Q.T4           ; regn:reg_G|dado[9]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.632      ; 1.276      ;
; -0.135 ; Tstep_Q.T4           ; regn:reg_G|dado[0]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.632      ; 1.290      ;
; -0.119 ; Tstep_Q.T4           ; regn:reg_G|dado[8]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.619      ; 1.293      ;
; -0.099 ; Tstep_Q.T4           ; F:F_1|f                    ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.634      ; 1.328      ;
; -0.044 ; Tstep_Q.T4           ; Tstep_Q.T4                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.632      ; 1.381      ;
; -0.034 ; Tstep_Q.T4           ; regn:reg_G|dado[5]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.628      ; 1.387      ;
; -0.034 ; Tstep_Q.T4           ; regn:reg_G|dado[6]         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.628      ; 1.387      ;
; -0.034 ; Tstep_Q.T4           ; regn:reg_G|dado[12]        ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.628      ; 1.387      ;
+--------+----------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T4'                                                                                                          ;
+--------+---------------------------+---------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------+-------------+--------------+------------+------------+
; -1.815 ; Tstep_Q.T0                ; Select[1]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 2.688      ; 1.014      ;
; -1.581 ; Tstep_Q.T0                ; Select[2]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 2.556      ; 1.116      ;
; -1.541 ; regn:reg_IR|dado[10]      ; Select[1]           ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.000        ; 2.688      ; 1.288      ;
; -1.384 ; Tstep_Q.T4                ; Select[1]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.688      ; 1.445      ;
; -1.329 ; Tstep_Q.T4                ; ULAn:ula|result[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.484      ; 1.296      ;
; -1.315 ; Tstep_Q.T0                ; Select[1]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 2.688      ; 1.014      ;
; -1.280 ; Tstep_Q.T4                ; Select[3]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.571      ; 1.432      ;
; -1.248 ; Tstep_Q.T4                ; ULAn:ula|result[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.481      ; 1.374      ;
; -1.196 ; Tstep_Q.T4                ; Select[2]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.556      ; 1.501      ;
; -1.185 ; Tstep_Q.T0                ; Select[0]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; 0.000        ; 2.692      ; 1.648      ;
; -1.185 ; Tstep_Q.T4                ; ULAn:ula|result[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.496      ; 1.452      ;
; -1.113 ; Tstep_Q.T4                ; ULAn:ula|result[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.495      ; 1.523      ;
; -1.107 ; Tstep_Q.T4                ; ULAn:ula|result[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.497      ; 1.531      ;
; -1.106 ; Tstep_Q.T4                ; ULAn:ula|result[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.498      ; 1.533      ;
; -1.106 ; Tstep_Q.T4                ; ULAn:ula|result[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.499      ; 1.534      ;
; -1.081 ; Tstep_Q.T0                ; Select[2]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 2.556      ; 1.116      ;
; -1.041 ; regn:reg_IR|dado[10]      ; Select[1]           ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; -0.500       ; 2.688      ; 1.288      ;
; -1.022 ; Tstep_Q.T4                ; ULAn:ula|result[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.485      ; 1.604      ;
; -1.000 ; Tstep_Q.T4                ; ULAn:ula|result[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.439      ; 1.580      ;
; -0.965 ; Tstep_Q.T4                ; ULAn:ula|result[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.508      ; 1.684      ;
; -0.965 ; Tstep_Q.T4                ; Select[0]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.692      ; 1.868      ;
; -0.963 ; Tstep_Q.T4                ; ULAn:ula|result[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.508      ; 1.686      ;
; -0.918 ; Tstep_Q.T4                ; ULAn:ula|result[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.508      ; 1.731      ;
; -0.898 ; Tstep_Q.T4                ; ULAn:ula|result[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.507      ; 1.750      ;
; -0.884 ; Tstep_Q.T4                ; Select[1]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.688      ; 1.445      ;
; -0.844 ; Tstep_Q.T4                ; ULAn:ula|result[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.445      ; 1.742      ;
; -0.843 ; Tstep_Q.T4                ; ULAn:ula|result[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.444      ; 1.742      ;
; -0.829 ; Tstep_Q.T4                ; ULAn:ula|result[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.484      ; 1.296      ;
; -0.800 ; Tstep_Q.T4                ; ULAn:ula|result[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.444      ; 1.785      ;
; -0.780 ; Tstep_Q.T4                ; Select[3]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.571      ; 1.432      ;
; -0.748 ; Tstep_Q.T4                ; ULAn:ula|result[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.481      ; 1.374      ;
; -0.696 ; Tstep_Q.T4                ; Select[2]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.556      ; 1.501      ;
; -0.685 ; Tstep_Q.T0                ; Select[0]           ; Tstep_Q.T0           ; Tstep_Q.T4  ; -0.500       ; 2.692      ; 1.648      ;
; -0.685 ; Tstep_Q.T4                ; ULAn:ula|result[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.496      ; 1.452      ;
; -0.613 ; Tstep_Q.T4                ; ULAn:ula|result[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.495      ; 1.523      ;
; -0.607 ; Tstep_Q.T4                ; ULAn:ula|result[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.497      ; 1.531      ;
; -0.606 ; Tstep_Q.T4                ; ULAn:ula|result[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.498      ; 1.533      ;
; -0.606 ; Tstep_Q.T4                ; ULAn:ula|result[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.499      ; 1.534      ;
; -0.522 ; Tstep_Q.T4                ; ULAn:ula|result[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.485      ; 1.604      ;
; -0.500 ; Tstep_Q.T4                ; ULAn:ula|result[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.439      ; 1.580      ;
; -0.465 ; Tstep_Q.T4                ; ULAn:ula|result[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.508      ; 1.684      ;
; -0.465 ; Tstep_Q.T4                ; Select[0]           ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.692      ; 1.868      ;
; -0.463 ; Tstep_Q.T4                ; ULAn:ula|result[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.508      ; 1.686      ;
; -0.418 ; Tstep_Q.T4                ; ULAn:ula|result[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.508      ; 1.731      ;
; -0.398 ; Tstep_Q.T4                ; ULAn:ula|result[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.507      ; 1.750      ;
; -0.344 ; Tstep_Q.T4                ; ULAn:ula|result[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.445      ; 1.742      ;
; -0.343 ; Tstep_Q.T4                ; ULAn:ula|result[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.444      ; 1.742      ;
; -0.300 ; Tstep_Q.T4                ; ULAn:ula|result[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.444      ; 1.785      ;
; 0.518  ; regn:reg_A|dado[15]       ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.849      ; 0.867      ;
; 0.581  ; regn:reg_A|dado[2]        ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.878      ; 0.959      ;
; 0.632  ; regn:reg_A|dado[1]        ; ULAn:ula|result[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.877      ; 1.009      ;
; 0.633  ; regn:reg_A|dado[12]       ; ULAn:ula|result[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.022      ;
; 0.671  ; regn:reg_A|dado[9]        ; ULAn:ula|result[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.865      ; 1.036      ;
; 0.707  ; regn:reg_A|dado[1]        ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.878      ; 1.085      ;
; 0.714  ; regn:reg_A|dado[9]        ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.880      ; 1.094      ;
; 0.717  ; regn:reg_A|dado[14]       ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.106      ;
; 0.734  ; regn:reg_A|dado[0]        ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.849      ; 1.083      ;
; 0.803  ; regn:reg_A|dado[13]       ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.192      ;
; 0.825  ; regn:reg_A|dado[2]        ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.820      ; 1.145      ;
; 0.839  ; Tstep_Q.T3                ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.623      ; 0.962      ;
; 0.841  ; regn:reg_A|dado[9]        ; ULAn:ula|result[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.230      ;
; 0.846  ; regn:reg_A|dado[9]        ; ULAn:ula|result[11] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.876      ; 1.222      ;
; 0.846  ; regn:reg_A|dado[1]        ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.820      ; 1.166      ;
; 0.866  ; regn:reg_A|dado[4]        ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.191      ;
; 0.874  ; regn:reg_IR|dado[0]       ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.068      ; 1.442      ;
; 0.882  ; regn:reg_A|dado[10]       ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.835      ; 1.217      ;
; 0.893  ; regn:reg_A|dado[3]        ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.807      ; 1.200      ;
; 0.897  ; regn:reg_A|dado[13]       ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.286      ;
; 0.910  ; regn:reg_A|dado[14]       ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.888      ; 1.298      ;
; 0.918  ; regn:reg_A|dado[12]       ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.307      ;
; 0.918  ; regn:reg_A|dado[13]       ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.888      ; 1.306      ;
; 0.929  ; regn:reg_A|dado[12]       ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.318      ;
; 0.939  ; regn:reg_A|dado[12]       ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.888      ; 1.327      ;
; 0.943  ; regn:reg_A|dado[2]        ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.268      ;
; 0.963  ; regn:reg_A|dado[9]        ; ULAn:ula|result[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.352      ;
; 0.964  ; regn:reg_A|dado[1]        ; ULAn:ula|result[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.289      ;
; 0.969  ; regn:reg_A|dado[0]        ; ULAn:ula|result[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.865      ; 1.334      ;
; 0.974  ; regn:reg_A|dado[7]        ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.849      ; 1.323      ;
; 0.976  ; regn:reg_A|dado[2]        ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.866      ; 1.342      ;
; 0.988  ; programCounter:PC_1|pc[3] ; ULAn:ula|result[3]  ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.799      ; 1.787      ;
; 0.993  ; regn:reg_A|dado[9]        ; ULAn:ula|result[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.889      ; 1.382      ;
; 0.997  ; regn:reg_A|dado[0]        ; ULAn:ula|result[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.864      ; 1.361      ;
; 0.997  ; regn:reg_A|dado[1]        ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.866      ; 1.363      ;
; 0.999  ; regn:reg_A|dado[5]        ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.849      ; 1.348      ;
; 1.004  ; regn:reg_A|dado[4]        ; ULAn:ula|result[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.866      ; 1.370      ;
; 1.011  ; regn:reg_A|dado[13]       ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.862      ; 1.373      ;
; 1.016  ; Tstep_Q.T5                ; Select[0]           ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.623      ; 1.139      ;
; 1.026  ; regn:reg_A|dado[3]        ; ULAn:ula|result[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.849      ; 1.375      ;
; 1.032  ; regn:reg_A|dado[2]        ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.880      ; 1.412      ;
; 1.044  ; regn:reg_A|dado[9]        ; ULAn:ula|result[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.888      ; 1.432      ;
; 1.053  ; regn:reg_A|dado[1]        ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.880      ; 1.433      ;
; 1.057  ; regn:reg_A|dado[2]        ; ULAn:ula|result[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.382      ;
; 1.060  ; regn:reg_A|dado[4]        ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.880      ; 1.440      ;
; 1.062  ; regn:reg_A|dado[2]        ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.879      ; 1.441      ;
; 1.067  ; regn:reg_A|dado[10]       ; ULAn:ula|result[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.853      ; 1.420      ;
; 1.078  ; regn:reg_A|dado[1]        ; ULAn:ula|result[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.403      ;
; 1.080  ; regn:reg_A|dado[2]        ; ULAn:ula|result[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.826      ; 1.406      ;
; 1.083  ; regn:reg_A|dado[1]        ; ULAn:ula|result[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.879      ; 1.462      ;
; 1.085  ; regn:reg_A|dado[4]        ; ULAn:ula|result[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.825      ; 1.410      ;
; 1.085  ; programCounter:PC_1|pc[1] ; ULAn:ula|result[1]  ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.856      ; 1.941      ;
+--------+---------------------------+---------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T0'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -1.711 ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 2.584      ; 1.014      ;
; -1.477 ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 2.452      ; 1.116      ;
; -1.437 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; 0.000        ; 2.584      ; 1.288      ;
; -1.280 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 2.584      ; 1.445      ;
; -1.211 ; Tstep_Q.T0           ; Select[1] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 2.584      ; 1.014      ;
; -1.176 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 2.467      ; 1.432      ;
; -1.092 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 2.452      ; 1.501      ;
; -1.081 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; 0.000        ; 2.588      ; 1.648      ;
; -0.977 ; Tstep_Q.T0           ; Select[2] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 2.452      ; 1.116      ;
; -0.937 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T0  ; -0.500       ; 2.584      ; 1.288      ;
; -0.861 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; 0.000        ; 2.588      ; 1.868      ;
; -0.780 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 2.584      ; 1.445      ;
; -0.676 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 2.467      ; 1.432      ;
; -0.592 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 2.452      ; 1.501      ;
; -0.581 ; Tstep_Q.T0           ; Select[0] ; Tstep_Q.T0           ; Tstep_Q.T0  ; -0.500       ; 2.588      ; 1.648      ;
; -0.361 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T0  ; -0.500       ; 2.588      ; 1.868      ;
; 0.443  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.519      ; 0.962      ;
; 0.478  ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.964      ; 1.442      ;
; 0.620  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.519      ; 1.139      ;
; 0.697  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.529      ; 1.226      ;
; 0.755  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.529      ; 1.284      ;
; 0.757  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.525      ; 1.282      ;
; 0.784  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.974      ; 1.758      ;
; 0.843  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.529      ; 1.372      ;
; 0.878  ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.842      ; 1.720      ;
; 0.913  ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.383      ; 1.296      ;
; 1.003  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.393      ; 1.396      ;
; 1.011  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.525      ; 1.536      ;
; 1.095  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.515      ; 1.610      ;
; 1.157  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.398      ; 1.555      ;
; 1.181  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.393      ; 1.574      ;
; 1.230  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.393      ; 1.623      ;
; 1.269  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.408      ; 1.677      ;
; 1.319  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.393      ; 1.712      ;
; 1.319  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.393      ; 1.712      ;
; 1.373  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.408      ; 1.781      ;
; 1.381  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.525      ; 1.906      ;
; 1.382  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.408      ; 1.790      ;
; 1.391  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.525      ; 1.916      ;
; 1.455  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.398      ; 1.853      ;
; 1.461  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.515      ; 1.976      ;
; 1.480  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.529      ; 2.009      ;
; 1.509  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.408      ; 1.917      ;
; 1.734  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T0  ; 0.000        ; 0.529      ; 2.263      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regn:reg_IR|dado[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -1.601 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.524      ; 1.064      ;
; -1.515 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.500      ; 1.126      ;
; -1.502 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.521      ; 1.160      ;
; -1.428 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.406      ; 1.119      ;
; -1.391 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.497      ; 1.247      ;
; -1.320 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.377      ; 1.198      ;
; -1.101 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.524      ; 1.064      ;
; -1.015 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.500      ; 1.126      ;
; -1.002 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.521      ; 1.160      ;
; -0.928 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.406      ; 1.119      ;
; -0.891 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.497      ; 1.247      ;
; -0.820 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.377      ; 1.198      ;
; 0.214  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 0.676      ;
; 0.263  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 0.725      ;
; 0.305  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 0.628      ;
; 0.356  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 0.679      ;
; 0.399  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 0.746      ;
; 0.417  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 0.858      ;
; 0.443  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.438      ; 0.881      ;
; 0.481  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 0.922      ;
; 0.500  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.465      ; 0.965      ;
; 0.511  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 0.829      ;
; 0.523  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 0.870      ;
; 0.632  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 0.950      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regn:reg_IR|dado[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -0.781 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.438      ; 1.247      ;
; -0.728 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.438      ; 1.194      ;
; -0.724 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.438      ; 1.190      ;
; -0.701 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.428      ; 1.157      ;
; -0.653 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.428      ; 1.109      ;
; -0.510 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.438      ; 0.976      ;
; -0.493 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 1.362      ;
; -0.440 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 1.309      ;
; -0.436 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 1.305      ;
; -0.413 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.431      ; 1.272      ;
; -0.400 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 1.267      ;
; -0.365 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.431      ; 1.224      ;
; -0.347 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 1.214      ;
; -0.343 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 1.210      ;
; -0.320 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.308      ; 1.177      ;
; -0.313 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 1.208      ;
; -0.288 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.465      ; 1.285      ;
; -0.278 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 1.251      ;
; -0.272 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.308      ; 1.129      ;
; -0.265 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 1.242      ;
; -0.260 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 1.155      ;
; -0.256 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 1.151      ;
; -0.235 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.465      ; 1.232      ;
; -0.233 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.337      ; 1.118      ;
; -0.231 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.465      ; 1.228      ;
; -0.225 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 1.198      ;
; -0.222 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.441      ; 1.091      ;
; -0.221 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 1.194      ;
; -0.212 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 1.189      ;
; -0.208 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.455      ; 1.195      ;
; -0.208 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 1.185      ;
; -0.198 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.452      ; 1.161      ;
; -0.185 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.337      ; 1.070      ;
; -0.185 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.313      ; 1.152      ;
; -0.160 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.455      ; 1.147      ;
; -0.150 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.452      ; 1.113      ;
; -0.137 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.313      ; 1.104      ;
; -0.129 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.318      ; 0.996      ;
; -0.042 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.347      ; 0.937      ;
; -0.017 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.465      ; 1.014      ;
; -0.007 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.462      ; 0.980      ;
; 0.006  ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.323      ; 0.971      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regn:reg_IR|dado[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 0.510 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 0.972      ;
; 0.518 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 0.980      ;
; 0.530 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.438      ; 0.968      ;
; 0.538 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.438      ; 0.976      ;
; 0.541 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.465      ; 1.006      ;
; 0.549 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.465      ; 1.014      ;
; 0.582 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 0.929      ;
; 0.590 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 0.937      ;
; 0.640 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 0.963      ;
; 0.642 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 1.083      ;
; 0.648 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 0.971      ;
; 0.650 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 1.091      ;
; 0.657 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 1.119      ;
; 0.661 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.452      ; 1.113      ;
; 0.670 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 0.988      ;
; 0.677 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.438      ; 1.115      ;
; 0.678 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 0.996      ;
; 0.681 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.428      ; 1.109      ;
; 0.688 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.465      ; 1.153      ;
; 0.692 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.455      ; 1.147      ;
; 0.699 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.462      ; 1.161      ;
; 0.709 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.452      ; 1.161      ;
; 0.719 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.438      ; 1.157      ;
; 0.729 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 1.076      ;
; 0.729 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.428      ; 1.157      ;
; 0.730 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.465      ; 1.195      ;
; 0.733 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.337      ; 1.070      ;
; 0.740 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.455      ; 1.195      ;
; 0.771 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.347      ; 1.118      ;
; 0.781 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.337      ; 1.118      ;
; 0.787 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 1.110      ;
; 0.789 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 1.230      ;
; 0.791 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.313      ; 1.104      ;
; 0.793 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.431      ; 1.224      ;
; 0.817 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 1.135      ;
; 0.821 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.308      ; 1.129      ;
; 0.829 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.323      ; 1.152      ;
; 0.831 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.441      ; 1.272      ;
; 0.839 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.313      ; 1.152      ;
; 0.841 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.431      ; 1.272      ;
; 0.859 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.318      ; 1.177      ;
; 0.869 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.308      ; 1.177      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------+
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]                        ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]                        ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]|datab                  ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]|datab                  ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]                        ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]                        ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]|datab                  ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]|datab                  ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]                        ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]                        ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]|datad                  ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]|datad                  ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]                        ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]                        ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]|datad                  ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]|datad                  ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|inclk[0]      ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|inclk[0]      ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|outclk        ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4clkctrl|outclk        ;
; 0.134 ; 0.134        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|combout              ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~4|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~4|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[10]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[10]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[11]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[11]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[12]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[12]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[13]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[13]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[14]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[14]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[15]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[15]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[4]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[4]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[5]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[5]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[6]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[6]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[7]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[7]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[8]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[8]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[9]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULAn:ula|result[9]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[15]~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|result[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|result[3]|datad              ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T0'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[0]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[0]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Fall       ; Selector1~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Fall       ; Selector1~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Selector1~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Selector1~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T0 ; Rise       ; Tstep_Q.T0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T0 ; Rise       ; Tstep_Q.T0|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.132 ; 0.132 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.867 ; 0.867 ; Fall       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.360  ; 0.360  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.457 ; -0.457 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 6.093 ; 6.093 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 3.069 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 3.069 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 4.995 ; 4.995 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 3.069 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 3.069 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Clock                 ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack      ; -8.370    ; -3.390  ; -2.947   ; 0.510   ; -2.000              ;
;  Clock                ; -7.420    ; -3.257  ; N/A      ; N/A     ; -2.000              ;
;  Tstep_Q.T0           ; -5.778    ; -3.082  ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T4           ; -8.370    ; -3.390  ; N/A      ; N/A     ; -0.363              ;
;  regn:reg_IR|dado[10] ; -2.117    ; -2.750  ; -2.947   ; 0.510   ; 0.500               ;
; Design-wide TNS       ; -1496.022 ; -89.954 ; -14.657  ; 0.0     ; -395.596            ;
;  Clock                ; -1323.608 ; -36.986 ; N/A      ; N/A     ; -387.610            ;
;  Tstep_Q.T0           ; -16.116   ; -9.278  ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T4           ; -147.968  ; -34.717 ; N/A      ; N/A     ; -7.986              ;
;  regn:reg_IR|dado[10] ; -8.330    ; -15.039 ; -14.657  ; 0.000   ; 0.000               ;
+-----------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.871 ; 0.871 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 2.297 ; 2.297 ; Fall       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.360  ; 0.360  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.457 ; -0.457 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Done      ; Clock                ; 11.931 ; 11.931 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 6.148  ;        ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;        ; 6.148  ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 5.890  ; 5.890  ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 5.890  ; 5.890  ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 4.995 ; 4.995 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 3.069 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 3.069 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 2.941 ; 2.941 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 3224     ; 157      ; 456      ; 152      ;
; regn:reg_IR|dado[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T0           ; Clock                ; 2154     ; 10       ; 240      ; 16       ;
; Tstep_Q.T4           ; Clock                ; 40       ; 2216     ; 0        ; 224      ;
; Clock                ; regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T0           ; 91       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T0           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T0           ; Tstep_Q.T0           ; 5        ; 5        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T0           ; 8        ; 8        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 0        ; 0        ; 5910     ; 288      ;
; regn:reg_IR|dado[10] ; Tstep_Q.T4           ; 0        ; 0        ; 2        ; 2        ;
; Tstep_Q.T0           ; Tstep_Q.T4           ; 0        ; 0        ; 4293     ; 5        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 0        ; 0        ; 42       ; 4330     ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 3224     ; 157      ; 456      ; 152      ;
; regn:reg_IR|dado[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T0           ; Clock                ; 2154     ; 10       ; 240      ; 16       ;
; Tstep_Q.T4           ; Clock                ; 40       ; 2216     ; 0        ; 224      ;
; Clock                ; regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T0           ; 91       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T0           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T0           ; Tstep_Q.T0           ; 5        ; 5        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T0           ; 8        ; 8        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 0        ; 0        ; 5910     ; 288      ;
; regn:reg_IR|dado[10] ; Tstep_Q.T4           ; 0        ; 0        ; 2        ; 2        ;
; Tstep_Q.T0           ; Tstep_Q.T4           ; 0        ; 0        ; 4293     ; 5        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 0        ; 0        ; 42       ; 4330     ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 07 16:08:06 2022
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name regn:reg_IR|dado[10] regn:reg_IR|dado[10]
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T0 Tstep_Q.T0
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T4 Tstep_Q.T4
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.370
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.370      -147.968 Tstep_Q.T4 
    Info (332119):    -7.420     -1323.608 Clock 
    Info (332119):    -5.778       -16.116 Tstep_Q.T0 
    Info (332119):    -2.117        -8.330 regn:reg_IR|dado[10] 
Info (332146): Worst-case hold slack is -3.390
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.390       -34.717 Tstep_Q.T4 
    Info (332119):    -3.257       -30.920 Clock 
    Info (332119):    -3.082        -9.278 Tstep_Q.T0 
    Info (332119):    -2.750       -15.039 regn:reg_IR|dado[10] 
Info (332146): Worst-case recovery slack is -2.947
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.947       -14.657 regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is 1.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.083         0.000 regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):    -0.363        -7.986 Tstep_Q.T4 
    Info (332119):     0.500         0.000 Tstep_Q.T0 
    Info (332119):     0.500         0.000 regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.865
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.865       -66.760 Tstep_Q.T4 
    Info (332119):    -3.210      -520.832 Clock 
    Info (332119):    -2.020        -5.089 Tstep_Q.T0 
    Info (332119):    -0.415        -0.551 regn:reg_IR|dado[10] 
Info (332146): Worst-case hold slack is -1.832
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.832       -36.986 Clock 
    Info (332119):    -1.815       -22.308 Tstep_Q.T4 
    Info (332119):    -1.711        -5.445 Tstep_Q.T0 
    Info (332119):    -1.601        -8.757 regn:reg_IR|dado[10] 
Info (332146): Worst-case recovery slack is -0.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.781        -2.818 regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is 0.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.510         0.000 regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):     0.134         0.000 Tstep_Q.T4 
    Info (332119):     0.500         0.000 Tstep_Q.T0 
    Info (332119):     0.500         0.000 regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Fri Oct 07 16:08:07 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


