<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:48.1948</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7003026</applicationNumber><claimCount>32</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>조정 가능한 하이브리드 광대역 LNA 아키텍처</inventionTitle><inventionTitleEng>TUNABLE HYBRID WIDEBAND LNA ARCHITECTURE</inventionTitleEng><openDate>2025.03.04</openDate><openNumber>10-2025-0029210</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/193</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/195</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 넓은 출력 임피던스 정합을 갖는 높은 이득을 제공하는 제 1 모드와, 중간 이득에서 개선된 NF 및 선형성을 갖는 광대역 출력 임피던스 정합을 제공하는 제 2 모드의 선택을 가능하게 하는 LNA를 위한 회로들 및 방법들. 일부 실시예들에서는 다중 중간 모드들이 이득 대 선형성 및 NF의 선택을 가능하게 한다. 일 실시예에서는 증폭기 코어의 증폭 신호 단자에 커플링되도록 구성된 입력 단자와, 출력 단자를 갖는 정합 네트워크를 포함하고, 정합 네트워크는 입력 단자와 제 1 노드 사이에 커플링된 제 1 인덕터; 제 1 노드에 커플링된 제 2 인덕터; 입력 단자와 출력 단자 사이에 커플링된 부스트 증폭 브랜치; 및 제 1 노드와 출력 단자 사이에 커플링된 비증폭 브랜치를 포함하며, 여기서 부스트 증폭 브랜치는 제 1 모드에서 활성화되고, 비증폭 브랜치는 제 2 모드에서 활성화된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.01.04</internationOpenDate><internationOpenNumber>WO2024006069</internationOpenNumber><internationalApplicationDate>2023.06.13</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/025218</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 증폭 코어의 증폭 신호 단자에 커플링되도록 구성된 입력 단자와, 무선 주파수(RF) 출력 단자에 커플링되도록 구성된 출력 단자를 갖는 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크에 있어서, (a) 상기 입력 단자와 제 1 노드 사이에 커플링된 제 1 인덕터;(b) 상기 제 1 노드에 커플링되고, 전력 공급부에 커플링되도록 구성된 제 2 인덕터;(c) 상기 입력 단자와 상기 출력 단자 사이에 커플링된 부스트 증폭 브랜치(boosted amplification branch); 및(d) 상기 제 1 노드와 상기 출력 단자 사이에 커플링된 비증폭 브랜치(non-amplification branch);를 포함하며,상기 부스트 증폭 브랜치는 제 1 동작 모드에서 활성화되고, 상기 비증폭 브랜치는 제 2 동작 모드에서 활성화되는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 부스트 증폭 브랜치는,(a) 상기 입력 단자에 커플링된 제 1 차단 커패시터(blocking capacitor);(b) 기준 전압에 커플링되도록 구성된 제 3 인덕터;(c) 제어 게이트, 상기 제 3 인덕터에 커플링된 소스, 상기 전력 공급부에 커플링되도록 구성된 드레인을 갖는 FET;(d) 상기 제 1 차단 커패시터와 상기 FET의 제어 게이트 사이에 커플링된 제 1 스위치;(e) 상기 FET의 소스와 제 2 노드 사이에 커플링된 제 2 차단 커패시터;(f) 상기 제 2 노드와 상기 출력 단자 사이에 커플링된 제 2 스위치; 및(g) 상기 제 2 노드에 커플링되고, 상기 기준 전압에 커플링되도록 구성된 제 3 스위치를 포함하는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 비증폭 브랜치는,(a) 상기 제 1 노드에 커플링된 제 1 차단 커패시터;(b) 상기 제 1 차단 커패시터와 제 2 노드 사이에 커플링된 제 1 스위치;(c) 상기 제 2 노드와 상기 출력 단자 사이에 커플링된 제 2 스위치; 및(d) 상기 제 2 노드에 커플링되고, 기준 전압에 커플링되도록 구성된 제 3 스위치를 포함하는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 제 1 인덕터와 상기 제 2 인덕터는 비대칭 T-코일로서 구현되는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 제 1 인덕터와 상기 제 2 인덕터 중 적어도 하나는 조정될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 제 1 인덕터와 상기 제 2 인덕터 중 적어도 하나는 동적으로 가변될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>7. 증폭 코어의 증폭 신호 단자에 커플링되도록 구성된 입력 단자와, 무선 주파수(RF) 출력 단자에 커플링되도록 구성된 출력 단자를 갖는 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크에 있어서,(a) 상기 입력 단자와 제 1 노드 사이에 커플링된 제 1 인덕터;(b) 상기 제 1 노드에 커플링되고, 전력 공급부에 커플링되도록 구성된 제 2 인덕터;(c) 상기 입력 단자와 상기 출력 단자 사이에 커플링된 제 1 브랜치로서, 상기 제 1 브랜치는, (1) 상기 입력 단자에 커플링된 제 1 차단 커패시터; (2) 기준 전압에 커플링되도록 구성된 제 3 인덕터; (3) 제어 게이트, 상기 제 3 인덕터에 커플링된 소스, 상기 전력 공급부에 커플링되도록 구성된 드레인을 갖는 FET; (4) 상기 제 1 차단 커패시터와 상기 FET의 제어 게이트 사이에 커플링된 제 1 스위치; (5) 상기 FET의 소스와 제 2 노드 사이에 커플링된 제 2 차단 커패시터; (6) 상기 제 2 노드와 상기 출력 단자 사이에 커플링된 제 2 스위치; 및 (7) 상기 제 2 노드에 커플링되고, 상기 기준 전압에 커플링되도록 구성된 제 3 스위치를 포함하는, 상기 제 1 브랜치; 및(d) 상기 제 1 노드와 상기 출력 단자 사이에 커플링된 제 2 브랜치로서, 상기 제 2 브랜치는, (1) 상기 제 1 노드에 커플링된 제 3 차단 커패시터; (2) 상기 제 3 차단 커패시터와 제 3 노드 사이에 커플링된 제 4 스위치; (3) 상기 제 3 노드와 상기 출력 단자 사이에 커플링된 제 5 스위치; 및 (4) 상기 제 3 노드에 커플링되고, 상기 기준 전압에 커플링되도록 구성된 제 6 스위치를 포함하는, 상기 제 2 브랜치를 포함하며,상기 제 1 브랜치는 제 1 동작 모드에서 활성화되고, 상기 제 2 브랜치는 제 2 동작 모드에서 활성화되는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 상기 제 1 인덕터 및 상기 제 2 인덕터는 비대칭 T-코일로 구현되는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서, 상기 제 1 인덕터 및/또는 상기 제 2 인덕터 중 적어도 하나는 조정될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>10. 제 7 항에 있어서, 상기 제 1 인덕터 및/또는 상기 제 2 인덕터 중 적어도 하나는 동적으로 가변될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>11. 제 7 항에 있어서, 상기 제 3 인덕터, 상기 제 1 차단 커패시터, 상기 제 2 차단 커패시터 및/또는 상기 제 3 차단 커패시터 중 적어도 하나는 조정될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>12. 제 7 항에 있어서, 상기 제 3 인덕터, 상기 제 1 차단 커패시터, 상기 제 2 차단 커패시터 및/또는 상기 제 3 차단 커패시터 중 적어도 하나는 동적으로 가변될 수 있는, 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크.</claim></claimInfo><claimInfo><claim>13. 증폭기에 있어서,(a) 증폭기 코어로서, (1) 무선 주파수(RF) 신호를 수신하도록 구성된 증폭기 입력 단자; 및 (2) 증폭 신호 단자를 포함하는, 상기 증폭기 코어;(b) 상기 증폭기 코어의 증폭 신호 단자에 커플링된 네트워크 입력 단자와, 네트워크 출력 단자를 갖는 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크;를 포함하며,상기 조정 가능한 하이브리드 광대역 출력 임피던스 정합 네트워크는, (1) 상기 네트워크 입력 단자와 제 1 노드 사이에 커플링된 제 1 인덕터; (2) 상기 제 1 노드에 커플링되고, 전력 공급부에 커플링되도록 구성된 제 2 인덕터; (3) 상기 네트워크 입력 단자와 상기 네트워크 출력 단자 사이에 커플링된 부스트 증폭 브랜치; (4) 상기 제 1 노드와 상기 네트워크 출력 단자 사이에 커플링된 비증폭 브랜치;를 포함하고,상기 부스트 증폭 브랜치는 제 1 동작 모드에서 활성화되고, 상기 비증폭 브랜치는 제 2 동작 모드에서 활성화되는, 증폭기.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 부스트 증폭 브랜치는,(a) 상기 입력 단자에 커플링된 제 1 차단 커패시터;(b) 기준 전압에 커플링되도록 구성된 제 3 인덕터;(c) 제어 게이트, 상기 제 3 인덕터에 커플링된 소스, 상기 전력 공급부에 커플링되도록 구성된 드레인을 갖는 FET;(d) 상기 제 1 차단 커패시터와 상기 FET의 제어 게이트 사이에 커플링된 제 1 스위치;(e) 상기 FET의 소스와 제 2 노드 사이에 커플링된 제 2 차단 커패시터;(f) 상기 제 2 노드와 상기 출력 단자 사이에 커플링된 제 2 스위치; 및(g) 상기 제 2 노드에 커플링되고, 상기 기준 전압에 커플링되도록 구성된 제 3 스위치;를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서, 상기 비증폭 브랜치는,(a) 상기 제 1 노드에 커플링된 제 1 차단 커패시터;(b) 상기 제 1 차단 커패시터와 제 2 노드 사이에 커플링된 제 1 스위치;(c) 상기 제 2 노드와 상기 출력 단자 사이에 커플링된 제 2 스위치; 및(d) 상기 제 2 노드에 커플링되고, 기준 전압에 커플링되도록 구성된 제 3 스위치;를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>16. 제 13 항에 있어서, 상기 제 1 인덕터 및 상기 제 2 인덕터는 비대칭 T-코일로 구현되는, 증폭기.</claim></claimInfo><claimInfo><claim>17. 제 13 항에 있어서, 상기 제 1 인덕터 및/또는 상기 제 2 인덕터 중 적어도 하나는 조정될 수 있는, 증폭기.</claim></claimInfo><claimInfo><claim>18. 제 13 항에 있어서, 상기 제 1 인덕터 및/또는 상기 제 2 인덕터 중 적어도 하나는 동적으로 가변될 수 있는, 증폭기.</claim></claimInfo><claimInfo><claim>19. 제 13 항에 있어서, 상기 증폭기는 저잡음 증폭기인, 증폭기.</claim></claimInfo><claimInfo><claim>20. 제 13 항에 있어서, 상기 증폭기는 실리콘-온-인슐레이터(silicon-on-insulator) 기술로 제조된 집적 회로로서 구현되고, MOS 장치들을 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>21. 제 13 항에 있어서, 상기 증폭기는 회로 모듈에 조립된 집적 회로로서 구현되는, 증폭기.</claim></claimInfo><claimInfo><claim>22. 제 13 항에 있어서, 상기 증폭기는 통신 장치의 일부를 구성하는 집적 회로로서 구현되는, 증폭기.</claim></claimInfo><claimInfo><claim>23. 제 13 항에 있어서, 상기 증폭기 코어는 상기 증폭기 코어의 출력 신호 경로에 피드백 노드를 더 포함하고, 상기 증폭기 입력 단자와 상기 피드백 노드 사이에 커플링된 입력 피드백 회로를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>24. 제 23 항에 있어서, 상기 입력 피드백 회로는 활성화 상태와 비활성화 상태 사이에서 선택적으로 전환될 수 있는, 증폭기.</claim></claimInfo><claimInfo><claim>25. 제 13 항에 있어서, 상기 증폭기 코어는 상기 증폭기 코어의 출력 신호 경로에 피드백 노드를 더 포함하고, 상기 증폭기 코어 내의 공통 게이트 상부(upper) FET의 게이트와 상기 피드백 노드 사이에 커플링된 출력 피드백 회로를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서, 상기 출력 피드백 회로는 활성화 상태와 비활성화 상태 사이에서 선택적으로 전환될 수 있는, 증폭기.</claim></claimInfo><claimInfo><claim>27. 제 13 항에 있어서,상기 증폭기 코어는,(a) 상기 증폭기 입력 단자에 커플링된 게이트, 소스, 및 드레인을 갖는 공통 소스 FET;(b) 적어도 하나의 공통 게이트 FET를 포함하는 스택;을 더 포함하고,각각의 공통 게이트 FET는 게이트, 소스, 및 드레인을 갖고, 상기 수신된 RF 신호의 증폭된 버전을 출력하며, 상기 적어도 하나의 공통 게이트 FET 중 하나의 공통 게이트 FET의 소스는 상기 공통 소스 FET의 드레인에 커플링되고, 상기 적어도 하나의 공통 게이트 FET 중 하나의 공통 게이트 FET의 드레인은 상기 스택의 증폭 신호 단자에 커플링되는, 증폭기.</claim></claimInfo><claimInfo><claim>28. 제 13 항에 있어서, 상기 증폭기 코어는 디제너레이션 단자(degeneration terminal)를 포함하고, 또한 상기 디제너레이션 단자에 커플링되고 기준 전위에 커플링되도록 구성된 디제너레이션 회로(degeneration circuit)를 더 포함하며, 상기 디제너레이션 회로는 디제너레이션 인덕터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>29. 제 28 항에 있어서,상기 디제너레이션 인덕터와 병렬로 커플링된 바이패스 스위치를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>30. 제 13 항에 있어서,상기 증폭기 입력 단자에 커플링되고, 상기 RF 신호를 수신하도록 구성된 입력 임피던스 정합 회로를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>31. 제 30 항에 있어서,상기 입력 임피던스 정합 회로는 상기 입력 단자에 커플링되고 상기 RF 신호를 수신하도록 구성된 직렬 인덕터, 및 상기 직렬 인덕터와 기준 전위 사이에 커플링된 션트 인덕터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>32. 증폭 신호 단자를 구비한 증폭기 코어를 갖는 무선 주파수 증폭기에 대한 서로 다른 이득 모드들을 달성하는 방법에 있어서,(a) 상기 증폭 신호 단자와 제 1 노드 사이에 제 1 인덕터를 커플링하는 단계;(b) 제 2 인덕터를 상기 제 1 노드에 커플링하고, 상기 제 2 인덕터를 전력 공급부에 커플링되도록 구성하는 단계;(c) 상기 증폭 신호 단자와 출력 단자 사이에 부스트 증폭 브랜치를 커플링하는 단계;(d) 상기 제 1 노드와 상기 출력 단자 사이에 비증폭 브랜치를 커플링하는 단계;(e) 제 1 동작 모드에서 상기 부스트 증폭 브랜치를 선택적으로 활성화하는 단계; 및(f) 제 2 동작 모드에서 상기 비증폭 브랜치를 선택적으로 활성화하는 단계;를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 교토후 나가오카쿄시 히가시코타리 *초메 **반 *고</address><code>519980960646</code><country>일본</country><engName>Murata Manufacturing Co., Ltd.</engName><name>가부시키가이샤 무라타 세이사쿠쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 샌디에이...</address><code> </code><country>미국</country><engName>AYRANCI, Emre</engName><name>아이란시 엠레</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 샌디에이...</address><code> </code><country>방글라데시</country><engName>QAYYUM, Jubaid</engName><name>카이윰 주바이드</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 샌디에이...</address><code> </code><country>인도</country><engName>YERRAMILLI, Phanindra</engName><name>예라밀리 파닌드라</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 샌디에이...</address><code> </code><country>미국</country><engName>SANNER, Miles</engName><name>새너 마일스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)</address><code>920050001107</code><country>대한민국</country><engName>KIM TAEHUN</engName><name>김태헌</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.06.30</priorityApplicationDate><priorityApplicationNumber>17/855,418</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.01.24</receiptDate><receiptNumber>1-1-2025-0104753-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.03</receiptDate><receiptNumber>1-5-2025-0018017-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257003026.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93665ac818b216ffc511fe65c49c10ef7d5a16b38fe6ccc5d80046ac34297cb01a72844d96f60b35d9b41df7c0e4317688d60bd881b5e8d2f3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf95fc9c1fad04230ff4a26615197aed283343c1ecfd93a0be9485a895f04df35d68f1dc6f7b2103b4ac768fc7a3954ed047955b8aefed7775</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>