TimeQuest Timing Analyzer report for FPGA2AR9331
Mon Oct 19 17:34:15 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'FPGA2AR9331:inst|ctrl_clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'FPGA2AR9331:inst|ctrl_clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'FPGA2AR9331:inst|ctrl_clk'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'FPGA2AR9331:inst|ctrl_clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA2AR9331                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; FPGA2AR9331:inst|ctrl_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA2AR9331:inst|ctrl_clk } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 184.98 MHz ; 184.98 MHz      ; clk                       ;      ;
; 398.72 MHz ; 398.72 MHz      ; FPGA2AR9331:inst|ctrl_clk ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -4.406 ; -148.009      ;
; FPGA2AR9331:inst|ctrl_clk ; -1.508 ; -8.245        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -2.542 ; -2.542        ;
; FPGA2AR9331:inst|ctrl_clk ; 0.499  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.777 ; -62.621       ;
; FPGA2AR9331:inst|ctrl_clk ; -0.742 ; -11.872       ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                      ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.406 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.438      ;
; -4.403 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 5.437      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.387 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.417      ;
; -4.384 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.008     ; 5.416      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.363 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.393      ;
; -4.360 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.008     ; 5.392      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.295 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 5.329      ;
; -4.292 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.004     ; 5.328      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.259 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.291      ;
; -4.256 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 5.290      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.232 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.264      ;
; -4.229 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 5.263      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.209 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.010     ; 5.239      ;
; -4.206 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.008     ; 5.238      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.144 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.141 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.181      ;
; -4.127 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|clk_out          ; clk          ; clk         ; 1.000        ; 0.004      ; 5.171      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.106 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.144      ;
; -4.103 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.143      ;
; -4.087 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|ctrl_clk         ; clk          ; clk         ; 1.000        ; -0.002     ; 5.125      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.076 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 5.108      ;
; -4.073 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 5.107      ;
; -4.071 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.111      ;
; -4.071 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.111      ;
; -4.057 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 5.099      ;
; -4.057 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 5.099      ;
; -4.055 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|ack_save         ; clk          ; clk         ; 1.000        ; -0.002     ; 5.093      ;
; -4.055 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 5.093      ;
; -4.055 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 5.093      ;
; -4.055 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 5.093      ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.508 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.548      ;
; -1.453 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.493      ;
; -1.422 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.462      ;
; -1.367 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.407      ;
; -1.336 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.376      ;
; -1.324 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.364      ;
; -1.281 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.321      ;
; -1.250 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.290      ;
; -1.238 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.278      ;
; -1.195 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.235      ;
; -1.180 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.220      ;
; -1.164 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.204      ;
; -1.153 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.193      ;
; -1.152 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.192      ;
; -1.109 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.149      ;
; -1.094 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.134      ;
; -1.078 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.118      ;
; -1.067 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.107      ;
; -1.066 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.106      ;
; -1.023 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.063      ;
; -1.008 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.048      ;
; -1.008 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.048      ;
; -0.981 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.021      ;
; -0.981 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.021      ;
; -0.980 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.020      ;
; -0.922 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.962      ;
; -0.922 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.962      ;
; -0.501 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.541      ;
; -0.501 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.541      ;
; -0.500 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.540      ;
; -0.487 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.527      ;
; -0.443 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.483      ;
; -0.443 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.483      ;
; -0.435 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.475      ;
; -0.011 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.051      ;
; 0.235  ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.805      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.542 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 2.737      ; 0.805      ;
; -2.042 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; -0.500       ; 2.737      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[0]            ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|clk_out                     ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 1.182  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.213  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.216  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.241  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.241  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.455  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.761      ;
; 1.471  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.777      ;
; 1.480  ; FPGA2AR9331:inst|current_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.786      ;
; 1.510  ; FPGA2AR9331:inst|current_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.816      ;
; 1.517  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.823      ;
; 1.518  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.824      ;
; 1.577  ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.050      ;
; 1.578  ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.051      ;
; 1.579  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 1.887      ;
; 1.579  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 1.887      ;
; 1.591  ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.064      ;
; 1.591  ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.064      ;
; 1.633  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.002     ; 1.937      ;
; 1.679  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.680  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.986      ;
; 1.752  ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.225      ;
; 1.773  ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.246      ;
; 1.774  ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.247      ;
; 1.775  ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.833     ; 1.248      ;
; 1.813  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.117      ;
; 1.835  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.836  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.142      ;
; 1.862  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.863  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.963  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.263      ;
; 1.963  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.263      ;
; 1.964  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.264      ;
; 1.965  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.265      ;
; 1.967  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.271      ;
; 1.975  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.279      ;
; 1.991  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.295      ;
; 2.007  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.307      ;
; 2.008  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.308      ;
; 2.008  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.318      ;
; 2.009  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.319      ;
; 2.010  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.310      ;
; 2.011  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 2.311      ;
; 2.076  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|ctrl_clk                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.382      ;
; 2.141  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.155  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.459      ;
; 2.159  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.465      ;
; 2.177  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.002      ; 2.485      ;
; 2.187  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 2.489      ;
; 2.188  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 2.490      ;
; 2.188  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 2.490      ;
; 2.201  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.511      ;
; 2.202  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.512      ;
; 2.215  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.521      ;
; 2.224  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 2.526      ;
; 2.225  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 2.527      ;
; 2.240  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.544      ;
; 2.258  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.562      ;
; 2.268  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.566      ;
; 2.274  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.572      ;
; 2.275  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.573      ;
; 2.277  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.575      ;
; 2.288  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.594      ;
; 2.309  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.613      ;
; 2.314  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.612      ;
; 2.316  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.614      ;
; 2.318  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.616      ;
; 2.320  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 2.618      ;
; 2.333  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.002     ; 2.637      ;
; 2.348  ; FPGA2AR9331:inst|current_state.IDLE          ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.654      ;
; 2.348  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.658      ;
; 2.349  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.659      ;
; 2.355  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.661      ;
; 2.386  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.696      ;
; 2.387  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.697      ;
; 2.397  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.703      ;
; 2.438  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.748      ;
; 2.439  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.749      ;
; 2.441  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.747      ;
; 2.442  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|current_state.IDLE       ; clk                       ; clk         ; 0.000        ; 0.002      ; 2.750      ;
; 2.445  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.755      ;
; 2.446  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.004      ; 2.756      ;
; 2.499  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 2.807      ;
; 2.499  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 2.807      ;
; 2.513  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.819      ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.051      ;
; 1.169 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.475      ;
; 1.177 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.483      ;
; 1.221 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.527      ;
; 1.234 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.541      ;
; 1.656 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.962      ;
; 1.714 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.020      ;
; 1.715 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.021      ;
; 1.742 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.048      ;
; 1.757 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.063      ;
; 1.800 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.106      ;
; 1.801 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.107      ;
; 1.812 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.118      ;
; 1.828 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.134      ;
; 1.843 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.149      ;
; 1.886 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.192      ;
; 1.887 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.193      ;
; 1.898 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.204      ;
; 1.914 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.220      ;
; 1.929 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.235      ;
; 1.972 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.278      ;
; 1.984 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.290      ;
; 2.015 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.321      ;
; 2.058 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.364      ;
; 2.070 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.376      ;
; 2.101 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.407      ;
; 2.156 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.462      ;
; 2.187 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.493      ;
; 2.242 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.548      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ctrl_clk|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ctrl_clk|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ack       ; clk        ; -0.284 ; -0.284 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.314 ; 8.314 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.306 ; 8.306 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.356 ; 8.356 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.050 ; 8.050 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.078 ; 8.078 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.314 ; 8.314 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.306 ; 8.306 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.356 ; 8.356 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.050 ; 8.050 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.078 ; 8.078 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 7.883 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.883 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.267 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.225 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.591 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.326 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.305 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.194 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 7.883 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.883 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.267 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.225 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.591 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.326 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.305 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.194 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 7.883     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.883     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.267     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.225     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.591     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.326     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.305     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.194     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 7.883     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.883     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.267     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.225     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.591     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.326     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.305     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.194     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.796 ; -21.846       ;
; FPGA2AR9331:inst|ctrl_clk ; 0.141  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.388 ; -1.388        ;
; FPGA2AR9331:inst|ctrl_clk ; 0.215  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.222 ; -42.222       ;
; FPGA2AR9331:inst|ctrl_clk ; -0.500 ; -8.000        ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                      ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.820      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.796 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.819      ;
; -0.795 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.821      ;
; -0.795 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.820      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.785 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.808      ;
; -0.784 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.809      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.766 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.790      ;
; -0.765 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.004     ; 1.793      ;
; -0.765 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.791      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.756 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.780      ;
; -0.755 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.781      ;
; -0.724 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.724 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.717 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.739      ;
; -0.716 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.748      ;
; -0.715 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.740      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.729      ;
; -0.698 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|data_out[6]~en   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.730      ;
; -0.694 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.728      ;
; -0.694 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.728      ;
; -0.693 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.727      ;
; -0.693 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.727      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|ack_save         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[3]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[2]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[1]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[0]~en   ; clk          ; clk         ; 1.000        ; -0.002     ; 1.721      ;
; -0.691 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|ack_save         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.720      ;
; -0.691 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.720      ;
; -0.691 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[5]~en   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.720      ;
; -0.691 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[4]~en   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.720      ;
; -0.691 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|data_out[3]~en   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.720      ;
+--------+-------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.141 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.891      ;
; 0.153 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.879      ;
; 0.176 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.856      ;
; 0.188 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.844      ;
; 0.211 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.821      ;
; 0.223 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.809      ;
; 0.246 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.786      ;
; 0.258 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.774      ;
; 0.258 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.774      ;
; 0.275 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.757      ;
; 0.281 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.751      ;
; 0.292 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.740      ;
; 0.293 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.310 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.722      ;
; 0.316 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.716      ;
; 0.327 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.704      ;
; 0.328 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.704      ;
; 0.345 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.687      ;
; 0.345 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.687      ;
; 0.361 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.671      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.669      ;
; 0.380 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.652      ;
; 0.501 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.531      ;
; 0.502 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.529      ;
; 0.510 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.522      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.514      ;
; 0.639 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.388 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 1.462      ; 0.367      ;
; -0.888 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; -0.500       ; 1.462      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[0]            ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|clk_out                     ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.322  ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.392      ;
; 0.323  ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.393      ;
; 0.331  ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.401      ;
; 0.332  ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.402      ;
; 0.370  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.378  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.398  ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.468      ;
; 0.410  ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.480      ;
; 0.412  ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.482      ;
; 0.413  ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; -0.082     ; 0.483      ;
; 0.445  ; FPGA2AR9331:inst|current_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.448  ; FPGA2AR9331:inst|current_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.452  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.461  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.473  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.474  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.480  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 0.634      ;
; 0.481  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 0.635      ;
; 0.495  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.646      ;
; 0.516  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.548  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.699      ;
; 0.587  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.597  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.598  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.608  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.764      ;
; 0.609  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.765      ;
; 0.617  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.768      ;
; 0.625  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.776      ;
; 0.628  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.779      ;
; 0.629  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.775      ;
; 0.630  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.776      ;
; 0.631  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.777      ;
; 0.631  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.777      ;
; 0.632  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.778      ;
; 0.632  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.778      ;
; 0.633  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.779      ;
; 0.633  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; -0.006     ; 0.779      ;
; 0.656  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.662  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.669  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|ctrl_clk                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.670  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.826      ;
; 0.671  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.827      ;
; 0.678  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.829      ;
; 0.684  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; -0.002     ; 0.834      ;
; 0.691  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.708  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.002      ; 0.862      ;
; 0.719  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; -0.002     ; 0.869      ;
; 0.720  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.864      ;
; 0.721  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.865      ;
; 0.724  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.868      ;
; 0.725  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.869      ;
; 0.725  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.869      ;
; 0.726  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.870      ;
; 0.726  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.870      ;
; 0.726  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; -0.008     ; 0.870      ;
; 0.731  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.883      ;
; 0.734  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.890      ;
; 0.735  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 0.883      ;
; 0.735  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 0.883      ;
; 0.735  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 0.883      ;
; 0.735  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.891      ;
; 0.737  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.738  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.738  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.739  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 0.887      ;
; 0.740  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.004     ; 0.888      ;
; 0.741  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.003      ; 0.896      ;
; 0.741  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.003      ; 0.896      ;
; 0.743  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.003      ; 0.898      ;
; 0.746  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.003      ; 0.901      ;
; 0.746  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.747  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.898      ;
; 0.752  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 0.906      ;
; 0.752  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.908      ;
; 0.753  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.004      ; 0.909      ;
; 0.758  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.909      ;
; 0.760  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.760  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.002      ; 0.914      ;
; 0.771  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.924      ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.514      ;
; 0.370 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.377 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.500 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.652      ;
; 0.517 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.671      ;
; 0.535 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.687      ;
; 0.552 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.705      ;
; 0.564 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.716      ;
; 0.570 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.722      ;
; 0.587 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.740      ;
; 0.599 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.751      ;
; 0.605 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.757      ;
; 0.622 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.774      ;
; 0.634 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.786      ;
; 0.657 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.809      ;
; 0.669 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.692 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.844      ;
; 0.704 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.856      ;
; 0.727 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.879      ;
; 0.739 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.891      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ctrl_clk|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ctrl_clk|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 1.361 ; 1.361 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.254 ; 0.254 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.877 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.907 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.863 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.976 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.838 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.827 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.767 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.877 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.907 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.863 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.976 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.838 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.827 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.767 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.877     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.907     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.863     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.976     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.838     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.827     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.767     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.877     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.907     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.863     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.976     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.838     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.827     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.767     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.406   ; -2.542 ; N/A      ; N/A     ; -1.777              ;
;  FPGA2AR9331:inst|ctrl_clk ; -1.508   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  clk                       ; -4.406   ; -2.542 ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS            ; -156.254 ; -2.542 ; 0.0      ; 0.0     ; -74.493             ;
;  FPGA2AR9331:inst|ctrl_clk ; -8.245   ; 0.000  ; N/A      ; N/A     ; -11.872             ;
;  clk                       ; -148.009 ; -2.542 ; N/A      ; N/A     ; -62.621             ;
+----------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.254 ; 0.254 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.314 ; 8.314 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.306 ; 8.306 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.356 ; 8.356 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.050 ; 8.050 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.078 ; 8.078 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 1090     ; 0        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; clk                       ; 11       ; 3        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 36       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 1090     ; 0        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; clk                       ; 11       ; 3        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 36       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Oct 19 17:34:13 2015
Info: Command: quartus_sta FPGA2AR9331 -c FPGA2AR9331
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA2AR9331.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name FPGA2AR9331:inst|ctrl_clk FPGA2AR9331:inst|ctrl_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.406      -148.009 clk 
    Info (332119):    -1.508        -8.245 FPGA2AR9331:inst|ctrl_clk 
Info (332146): Worst-case hold slack is -2.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.542        -2.542 clk 
    Info (332119):     0.499         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777       -62.621 clk 
    Info (332119):    -0.742       -11.872 FPGA2AR9331:inst|ctrl_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.796
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.796       -21.846 clk 
    Info (332119):     0.141         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332146): Worst-case hold slack is -1.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.388        -1.388 clk 
    Info (332119):     0.215         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -42.222 clk 
    Info (332119):    -0.500        -8.000 FPGA2AR9331:inst|ctrl_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 460 megabytes
    Info: Processing ended: Mon Oct 19 17:34:15 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


