标题title
一种锁相环跳频时间的优化方法
摘要abst
本发明提供一种锁相环跳频时间的优化方法，一通过使用鉴相器HIK模式，获得比较大的电荷泵电流，使整个锁相环的环路带宽变宽，使其频点快速跳变，然后再改回正常模式。该方法针对的是以HMC704为鉴相器的锁相环，使用HMC704鉴相器的HIK MOD实现跳频时间的优化；优化的目标是频率跨度比较大的跳频。
权利要求书clms
1.一种锁相环跳频时间的优化方法，其特征在于：使用鉴相器HIK模式，获得增大的电荷泵电流，使整个锁相环的环路带宽变宽，使其频点快速跳变，然后再改回正常模式。2.根据权利要求1所述的一种锁相环跳频时间的优化方法，其特征在于，具体包括以下步骤：当T0时刻，接收到跳频指令，向鉴相器发送指令，发送的指令是HIK模式，将频点快速切换到需要的频点，记为T1时刻；然后再修改寄存器，将模式改回正常模式，等待锁定，也记为T2时刻。3.根据权利要求1或2所述的一种锁相环跳频时间的优化方法，其特征在于，使用HMC704鉴相器的HIK MOD实现跳频时间的优化。
说明书desc
技术领域本发明涉及一种锁相环跳频时间的优化方法，属于锁相环技术领域。背景技术锁相环作为一种常见的信号产生方式，应用十分广泛，其基本实现框图如图1。对于基本的锁相环，一旦其器件选型和环路参数确定后，其各项指标基本确定，一般情况下跳频间隔越大，跳频时间越长。一般锁相环在相邻频点频率跳变时，跳频时间比较小。但是当频率跨度较大时，例如首尾频点跳变时，跳频时间会变大很多，对于随机跳频的应用来说，需要按照最大跳频时间来预估，这样整个锁相环的输出频率跳频时间就是首尾频点的跳频时间。相邻频点跳频时间再小也没有实际意义。目前比较通用的方法是通过DAC预置一个电压，如图2，先将振荡器预置到目标频点附件，然后切换至正常环路进行锁定。这种办法主要的问题是需要对应的修改硬件，增加硬件成本和体积。发明内容针对上述技术问题，本发明的目的是提供一种锁相环跳频时间的优化方法，该方法旨在不增加硬件成本的基础上将跨度较大的频率跳变时间减小。为了解决以上问题，本发明采用的技术方案是：一种基于线程池的模型并行化数据仿真方法，通过使用鉴相器HIK模式，获得比较大的电荷泵电流，使整个锁相环的环路带宽变宽，使其频点快速跳变，然后再改回正常模式。具体的：当T0时刻，接收到跳频指令，向鉴相器发送指令，此时发送的指令是HIK模式，将频点快速切换到需要的频点，记为T1时刻，然后再修改寄存器，将模式改回正常模式，等待锁定，也记为T2时刻。由于利用HIK模式将频点快速变换至目标频点，然后再正常锁定，此时T2时刻比小跨度跳频预计多10us以内，就可以锁定。该方法针对的是以HMC704为鉴相器的锁相环，使用HMC704鉴相器的HIK MOD实现跳频时间的优化。优化的目标是频率跨度比较大的跳频。附图说明图1是现有技术的锁相环示意图；图2是现有技术的锁相环改进示意图；图3是现有技术基本锁相环的配置方式示意图；图4是本发明的锁相环的配置方式示意图。具体实施方式以下结合附图实施例对本发明的实施方案进一步说明，但本发明并不限于下述实施例：一种锁相环跳频时间的优化方法，包含以下步骤，通过使用鉴相器HIK模式，获得比较大的电荷泵电流，使整个锁相环的环路带宽变宽，使其频点快速跳变，然后再改回正常模式。现有技术中，基本锁相环的配置方式：如图3所示，当T0时刻，接收到跳频指令，向鉴相器发送指令，直接发送最终的指令。然后等待锁相环锁定，即为T2时刻。由于频率跨度较大，锁相环输出频率缓慢变化，造成T2值比较大。该值和频率跨度相关，有的时候会很大。本发明优化后的配置方式，如图4所示：当T0时刻，接收到跳频指令，向鉴相器发送指令，此时发送的指令是HIK模式，将频点快速切换到需要的频点，记为T1时刻，然后再修改寄存器，将模式改回正常模式，等待锁定，也记为T2时刻。由于利用HIK模式将频点快速变换至目标频点，然后再正常锁定，此时T2时刻比小跨度跳频预计多10us以内，就可以锁定。提供一个具体的实施例：锁相环输出频率13.4-14.2GHz，频率步进50MHz，使用HMC704鉴相器，鉴相频率50MHz，使用小数分频。为了抑制小数分频杂散，环路带宽设计为300KHz左右。此时相邻频点跳频时间约为15us，首尾频点跳频时间约为40us。使用跳频优化，T1时间大约为10us，优化后相邻频点跳频时间略有恶化，大概18us，首尾跳频频点改善较多，约为22us。
