Fitter report for Inc_Dec
Wed May 22 19:09:58 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed May 22 19:09:58 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Inc_Dec                                    ;
; Top-level Entity Name              ; Inc_Dec                                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 8,835 / 15,408 ( 57 % )                    ;
;     Total combinational functions  ; 8,834 / 15,408 ( 57 % )                    ;
;     Dedicated logic registers      ; 130 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 130                                        ;
; Total pins                         ; 36 / 347 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------+
; I/O Assignment Warnings                                           ;
+----------------------------+--------------------------------------+
; Pin Name                   ; Reason                               ;
+----------------------------+--------------------------------------+
; output_value_displayed[0]  ; Missing drive strength and slew rate ;
; output_value_displayed[1]  ; Missing drive strength and slew rate ;
; output_value_displayed[2]  ; Missing drive strength and slew rate ;
; output_value_displayed[3]  ; Missing drive strength and slew rate ;
; output_value_displayed[4]  ; Missing drive strength and slew rate ;
; output_value_displayed[5]  ; Missing drive strength and slew rate ;
; output_value_displayed[6]  ; Missing drive strength and slew rate ;
; output_value_displayed[7]  ; Missing drive strength and slew rate ;
; output_value_displayed[8]  ; Missing drive strength and slew rate ;
; output_value_displayed[9]  ; Missing drive strength and slew rate ;
; output_value_displayed[10] ; Missing drive strength and slew rate ;
; output_value_displayed[11] ; Missing drive strength and slew rate ;
; output_value_displayed[12] ; Missing drive strength and slew rate ;
; output_value_displayed[13] ; Missing drive strength and slew rate ;
; output_value_displayed[14] ; Missing drive strength and slew rate ;
; output_value_displayed[15] ; Missing drive strength and slew rate ;
; output_value_displayed[16] ; Missing drive strength and slew rate ;
; output_value_displayed[17] ; Missing drive strength and slew rate ;
; output_value_displayed[18] ; Missing drive strength and slew rate ;
; output_value_displayed[19] ; Missing drive strength and slew rate ;
; output_value_displayed[20] ; Missing drive strength and slew rate ;
; output_value_displayed[21] ; Missing drive strength and slew rate ;
; output_value_displayed[22] ; Missing drive strength and slew rate ;
; output_value_displayed[23] ; Missing drive strength and slew rate ;
; output_value_displayed[24] ; Missing drive strength and slew rate ;
; output_value_displayed[25] ; Missing drive strength and slew rate ;
; output_value_displayed[26] ; Missing drive strength and slew rate ;
; output_value_displayed[27] ; Missing drive strength and slew rate ;
; output_value_displayed[28] ; Missing drive strength and slew rate ;
; output_value_displayed[29] ; Missing drive strength and slew rate ;
; output_value_displayed[30] ; Missing drive strength and slew rate ;
; output_value_displayed[31] ; Missing drive strength and slew rate ;
+----------------------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9048 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9048 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9038    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DAELN/Downloads/Inc_Dec/output_files/Inc_Dec.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 8,835 / 15,408 ( 57 % ) ;
;     -- Combinational with no register       ; 8705                    ;
;     -- Register only                        ; 1                       ;
;     -- Combinational with a register        ; 129                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2596                    ;
;     -- 3 input functions                    ; 2867                    ;
;     -- <=2 input functions                  ; 3371                    ;
;     -- Register only                        ; 1                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 5855                    ;
;     -- arithmetic mode                      ; 2979                    ;
;                                             ;                         ;
; Total registers*                            ; 130 / 17,068 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 130 / 15,408 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 673 / 963 ( 70 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 36 / 347 ( 10 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 20% / 19% / 22%         ;
; Peak interconnect usage (total/H/V)         ; 30% / 31% / 35%         ;
; Maximum fan-out                             ; 291                     ;
; Highest non-global fan-out                  ; 291                     ;
; Total fan-out                               ; 25792                   ;
; Average fan-out                             ; 2.85                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8835 / 15408 ( 57 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 8705                  ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;     -- Combinational with a register        ; 129                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2596                  ; 0                              ;
;     -- 3 input functions                    ; 2867                  ; 0                              ;
;     -- <=2 input functions                  ; 3371                  ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5855                  ; 0                              ;
;     -- arithmetic mode                      ; 2979                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 130                   ; 0                              ;
;     -- Dedicated logic registers            ; 130 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 673 / 963 ( 70 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 36                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 25787                 ; 5                              ;
;     -- Registered Connections               ; 165                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 32                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk              ; G21   ; 6        ; 41           ; 15           ; 0            ; 130                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; input_button_dec ; F1    ; 1        ; 0            ; 23           ; 0            ; 37                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; input_button_inc ; G3    ; 1        ; 0            ; 23           ; 14           ; 37                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst              ; H2    ; 1        ; 0            ; 21           ; 7            ; 112                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output_value_displayed[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[11] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[12] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[13] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[14] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[15] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[16] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[17] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[18] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[19] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[20] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[21] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[22] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[23] ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[24] ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[25] ; W15   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[26] ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[27] ; AB18  ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[28] ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[29] ; T14   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[30] ; T15   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[31] ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_value_displayed[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[7]  ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[8]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_value_displayed[9]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+----------------------------------------+--------------------------+----------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name           ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+----------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~        ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~    ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                          ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~              ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~             ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                          ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                          ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                          ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                          ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                          ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                          ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                          ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~              ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; output_value_displayed[20] ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; output_value_displayed[21] ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; output_value_displayed[13] ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; output_value_displayed[6]  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; output_value_displayed[14] ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; output_value_displayed[15] ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; output_value_displayed[10] ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; output_value_displayed[7]  ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; output_value_displayed[11] ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; output_value_displayed[12] ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; output_value_displayed[8]  ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; output_value_displayed[9]  ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; output_value_displayed[0]  ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; output_value_displayed[1]  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+----------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 33 ( 21 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 7 / 41 ( 17 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 24 / 47 ( 51 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; output_value_displayed[8]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; output_value_displayed[11]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; output_value_displayed[14]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; output_value_displayed[17]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; output_value_displayed[20]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; output_value_displayed[23]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; output_value_displayed[27]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; output_value_displayed[31]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; output_value_displayed[9]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; output_value_displayed[12]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; output_value_displayed[15]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; output_value_displayed[18]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; output_value_displayed[21]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; output_value_displayed[10]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; output_value_displayed[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; output_value_displayed[16]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; output_value_displayed[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; output_value_displayed[13]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; output_value_displayed[19]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; input_button_dec                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; output_value_displayed[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; output_value_displayed[5]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; output_value_displayed[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; output_value_displayed[22]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; input_button_inc                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; output_value_displayed[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; output_value_displayed[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; output_value_displayed[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; output_value_displayed[29]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 161        ; 4        ; output_value_displayed[30]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; output_value_displayed[28]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; output_value_displayed[26]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 4        ; output_value_displayed[24]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; output_value_displayed[25]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |Inc_Dec                               ; 8835 (440)  ; 130 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 36   ; 0            ; 8705 (378)   ; 1 (1)             ; 129 (61)         ; |Inc_Dec                                                                                                 ;              ;
;    |debouncer:button1|                 ; 81 (81)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 34 (34)          ; |Inc_Dec|debouncer:button1                                                                               ;              ;
;    |debouncer:button2|                 ; 81 (81)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 34 (34)          ; |Inc_Dec|debouncer:button2                                                                               ;              ;
;    |lpm_divide:Div0|                   ; 564 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 564 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_gvo:auto_generated|  ; 564 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 564 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div0|lpm_divide_gvo:auto_generated                                                   ;              ;
;          |abs_divider_kbg:divider|     ; 564 (61)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 564 (61)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                           ;              ;
;             |alt_u_div_t5f:divider|    ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider     ;              ;
;             |lpm_abs_9v9:my_abs_num|   ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num    ;              ;
;    |lpm_divide:Div1|                   ; 680 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_jvo:auto_generated|  ; 680 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div1|lpm_divide_jvo:auto_generated                                                   ;              ;
;          |abs_divider_nbg:divider|     ; 680 (55)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (55)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider                           ;              ;
;             |alt_u_div_36f:divider|    ; 625 (625)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 625 (625)    ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider     ;              ;
;    |lpm_divide:Div2|                   ; 794 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_t0p:auto_generated|  ; 794 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (0)      ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div2|lpm_divide_t0p:auto_generated                                                   ;              ;
;          |abs_divider_1dg:divider|     ; 794 (49)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (49)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider                           ;              ;
;             |alt_u_div_n8f:divider|    ; 744 (744)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (744)    ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider     ;              ;
;             |lpm_abs_9v9:my_abs_num|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num    ;              ;
;    |lpm_divide:Mod0|                   ; 1617 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1617 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_cbm:auto_generated|  ; 1617 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1617 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod0|lpm_divide_cbm:auto_generated                                                   ;              ;
;          |sign_div_unsign_anh:divider| ; 1617 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1617 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider                       ;              ;
;             |alt_u_div_v8f:divider|    ; 1617 (1617) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1617 (1617)  ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 1601 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1601 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_cbm:auto_generated|  ; 1601 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1601 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod1|lpm_divide_cbm:auto_generated                                                   ;              ;
;          |sign_div_unsign_anh:divider| ; 1601 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1601 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider                       ;              ;
;             |alt_u_div_v8f:divider|    ; 1601 (1601) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1601 (1601)  ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 1535 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1535 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_cbm:auto_generated|  ; 1535 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1535 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod2|lpm_divide_cbm:auto_generated                                                   ;              ;
;          |sign_div_unsign_anh:divider| ; 1535 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1535 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider                       ;              ;
;             |alt_u_div_v8f:divider|    ; 1535 (1535) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1535 (1535)  ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider ;              ;
;    |lpm_divide:Mod3|                   ; 1442 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1442 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod3                                                                                 ;              ;
;       |lpm_divide_cbm:auto_generated|  ; 1442 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1442 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod3|lpm_divide_cbm:auto_generated                                                   ;              ;
;          |sign_div_unsign_anh:divider| ; 1442 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1442 (0)     ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider                       ;              ;
;             |alt_u_div_v8f:divider|    ; 1442 (1442) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1442 (1442)  ; 0 (0)             ; 0 (0)            ; |Inc_Dec|lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+
; output_value_displayed[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_value_displayed[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst                        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; input_button_dec           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; input_button_inc           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; clk                                               ;                   ;         ;
; rst                                               ;                   ;         ;
;      - output_value[0]                            ; 1                 ; 0       ;
;      - output_value[1]                            ; 1                 ; 0       ;
;      - output_value[2]                            ; 1                 ; 0       ;
;      - output_value[3]                            ; 1                 ; 0       ;
;      - output_value[4]                            ; 1                 ; 0       ;
;      - output_value[5]                            ; 1                 ; 0       ;
;      - output_value[6]                            ; 1                 ; 0       ;
;      - output_value[7]                            ; 1                 ; 0       ;
;      - output_value[8]                            ; 1                 ; 0       ;
;      - output_value[9]                            ; 1                 ; 0       ;
;      - output_value[10]                           ; 1                 ; 0       ;
;      - output_value[11]                           ; 1                 ; 0       ;
;      - output_value[12]                           ; 1                 ; 0       ;
;      - output_value[13]                           ; 1                 ; 0       ;
;      - output_value[14]                           ; 1                 ; 0       ;
;      - output_value[15]                           ; 1                 ; 0       ;
;      - output_value[16]                           ; 1                 ; 0       ;
;      - output_value[17]                           ; 1                 ; 0       ;
;      - output_value[18]                           ; 1                 ; 0       ;
;      - output_value[19]                           ; 1                 ; 0       ;
;      - output_value[20]                           ; 1                 ; 0       ;
;      - output_value[21]                           ; 1                 ; 0       ;
;      - output_value[22]                           ; 1                 ; 0       ;
;      - output_value[23]                           ; 1                 ; 0       ;
;      - output_value[24]                           ; 1                 ; 0       ;
;      - output_value[25]                           ; 1                 ; 0       ;
;      - output_value[26]                           ; 1                 ; 0       ;
;      - output_value[27]                           ; 1                 ; 0       ;
;      - output_value[28]                           ; 1                 ; 0       ;
;      - output_value[29]                           ; 1                 ; 0       ;
;      - output_value[30]                           ; 1                 ; 0       ;
;      - output_value[31]                           ; 1                 ; 0       ;
;      - previous_bt1_state                         ; 1                 ; 0       ;
;      - previous_bt2_state                         ; 1                 ; 0       ;
;      - displays_output[0]~5                       ; 0                 ; 0       ;
;      - displays_output[8]~14                      ; 0                 ; 0       ;
;      - displays_output[16]~23                     ; 0                 ; 0       ;
;      - displays_output[24]~32                     ; 0                 ; 0       ;
;      - debouncer:button1|new_data~_emulated       ; 1                 ; 0       ;
;      - debouncer:button1|new_data~2               ; 1                 ; 0       ;
;      - debouncer:button2|new_data~_emulated       ; 1                 ; 0       ;
;      - debouncer:button2|new_data~2               ; 1                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[0]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[1]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[2]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[3]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[4]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[5]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[6]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[7]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[9]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[8]  ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[10] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[11] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[12] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[14] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[13] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[15] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[19] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[18] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[17] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[16] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[20] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[21] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[22] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[23] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[24] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[25] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[26] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[27] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[28] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[29] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[30] ; 0                 ; 0       ;
;      - debouncer:button1|debounce_clk_counter[31] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[0]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[1]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[2]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[3]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[4]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[6]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[5]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[7]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[9]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[8]  ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[10] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[11] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[12] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[14] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[13] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[15] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[19] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[18] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[17] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[16] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[20] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[21] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[22] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[23] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[24] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[25] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[26] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[27] ; 0                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[28] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[29] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[30] ; 1                 ; 0       ;
;      - debouncer:button2|debounce_clk_counter[31] ; 1                 ; 0       ;
;      - debouncer:button1|last_data~_emulated      ; 0                 ; 0       ;
;      - debouncer:button1|last_data~0              ; 0                 ; 0       ;
;      - debouncer:button2|last_data~_emulated      ; 1                 ; 0       ;
;      - debouncer:button2|last_data~0              ; 0                 ; 0       ;
;      - debouncer:button1|new_data~1               ; 1                 ; 0       ;
;      - debouncer:button2|new_data~1               ; 1                 ; 0       ;
; input_button_dec                                  ;                   ;         ;
;      - debouncer:button1|new_data~2               ; 0                 ; 6       ;
;      - debouncer:button1|new_data~3               ; 0                 ; 6       ;
;      - debouncer:button1|new_data~5               ; 0                 ; 6       ;
;      - debouncer:button1|last_data~0              ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~0   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~1   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~2   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~3   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~4   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~5   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~6   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~7   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~8   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~9   ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~10  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~11  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~12  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~13  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~14  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~15  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~16  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~17  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~18  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~19  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~20  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~21  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~22  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~23  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~24  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~25  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~26  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~27  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~28  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~29  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~30  ; 0                 ; 6       ;
;      - debouncer:button1|debounce_clk_counter~31  ; 0                 ; 6       ;
;      - debouncer:button1|new_data~1               ; 0                 ; 6       ;
; input_button_inc                                  ;                   ;         ;
;      - debouncer:button2|new_data~2               ; 1                 ; 6       ;
;      - debouncer:button2|new_data~3               ; 1                 ; 6       ;
;      - debouncer:button2|new_data~5               ; 1                 ; 6       ;
;      - debouncer:button2|last_data~0              ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~0   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~1   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~2   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~3   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~4   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~5   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~6   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~7   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~8   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~9   ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~10  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~11  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~12  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~13  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~14  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~15  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~16  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~17  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~18  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~19  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~20  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~21  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~22  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~23  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~24  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~25  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~26  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~27  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~28  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~29  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~30  ; 1                 ; 6       ;
;      - debouncer:button2|debounce_clk_counter~31  ; 1                 ; 6       ;
;      - debouncer:button2|new_data~1               ; 1                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                          ; PIN_G21            ; 130     ; Clock                                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; debouncer:button1|new_data~5 ; LCCOMB_X7_Y11_N26  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; debouncer:button2|new_data~5 ; LCCOMB_X17_Y5_N14  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; displays_output[0]~5         ; LCCOMB_X11_Y13_N12 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; displays_output[16]~23       ; LCCOMB_X30_Y25_N2  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; displays_output[24]~32       ; LCCOMB_X32_Y3_N0   ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; displays_output[8]~14        ; LCCOMB_X36_Y19_N12 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; rst                          ; PIN_H2             ; 112     ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
+------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_G21  ; 130     ; 10                                   ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Add1~62                                                                                                                      ; 291     ;
; rst~input                                                                                                                    ; 112     ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|_~0                                                    ; 62      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|_~0                                                    ; 59      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|_~0                                                    ; 56      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; input_button_inc~input                                                                                                       ; 37      ;
; input_button_dec~input                                                                                                       ; 37      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; debouncer:button2|last_data~0                                                                                                ; 33      ;
; debouncer:button1|last_data~0                                                                                                ; 33      ;
; debouncer:button2|Equal0~10                                                                                                  ; 33      ;
; debouncer:button1|Equal0~10                                                                                                  ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_17_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_16_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_15_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_14_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_13_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_12_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_11_result_int[12]~18     ; 33      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_10_result_int[11]~16     ; 33      ;
; process_0~7                                                                                                                  ; 32      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_32_result_int[33]~64 ; 31      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[12]~18     ; 31      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_32_result_int[33]~64 ; 31      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_32_result_int[33]~64 ; 31      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_32_result_int[33]~64 ; 31      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_9_result_int[10]~14      ; 29      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_11_result_int[12]~22 ; 27      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_25_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_24_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_23_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_22_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_21_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_20_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_19_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_18_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_17_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[9]~14       ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[9]~14       ; 24      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[8]~12       ; 24      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_8_result_int[9]~16   ; 21      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[7]~10       ; 21      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_30_result_int[12]~18     ; 20      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_30_result_int[9]~14      ; 16      ;
; lpm_divide:Mod1|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_5_result_int[6]~10   ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_29_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_28_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_27_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_26_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_25_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_24_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_23_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_22_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_21_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_20_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_19_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_18_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_17_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_16_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_15_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_14_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_13_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_12_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_11_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[6]~10      ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_5_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_4_result_int[5]~8        ; 15      ;
; Add1~18                                                                                                                      ; 15      ;
; Add1~48                                                                                                                      ; 14      ;
; Add1~42                                                                                                                      ; 14      ;
; Add1~36                                                                                                                      ; 14      ;
; Add1~22                                                                                                                      ; 14      ;
; Add1~14                                                                                                                      ; 14      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~61                     ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~60                     ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~59                     ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_3_result_int[4]~6        ; 13      ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; Add1~30                                                                                                                      ; 13      ;
; Add1~10                                                                                                                      ; 13      ;
; Add1~6                                                                                                                       ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~88                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[19]~87                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~86                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~76                      ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~75                      ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~74                      ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~73                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~72                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~68                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~67                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~66                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~65                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~58                     ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~54                      ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_30_result_int[6]~10      ; 12      ;
; Add1~26                                                                                                                      ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[25]~85                     ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~70                     ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~69                      ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~64                     ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~53                      ; 11      ;
; Add5~2                                                                                                                       ; 11      ;
; Add1~54                                                                                                                      ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[28]~84                     ; 10      ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~0                       ; 10      ;
; Add9~4                                                                                                                       ; 10      ;
; Add9~2                                                                                                                       ; 10      ;
; Add9~0                                                                                                                       ; 10      ;
; Add7~4                                                                                                                       ; 10      ;
; Add7~2                                                                                                                       ; 10      ;
; Add5~4                                                                                                                       ; 10      ;
; Add3~4                                                                                                                       ; 10      ;
; Add3~2                                                                                                                       ; 10      ;
; Add3~0                                                                                                                       ; 10      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~90                     ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~79                     ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~78                     ; 9       ;
; Equal30~9                                                                                                                    ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~71                     ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~62                     ; 9       ;
; Equal0~9                                                                                                                     ; 9       ;
; Add7~0                                                                                                                       ; 9       ;
; Add5~0                                                                                                                       ; 9       ;
; displays_output[24]~32                                                                                                       ; 7       ;
; displays_output[16]~23                                                                                                       ; 7       ;
; displays_output[8]~14                                                                                                        ; 7       ;
; displays_output[0]~5                                                                                                         ; 7       ;
; Add1~2                                                                                                                       ; 7       ;
; Add1~0                                                                                                                       ; 7       ;
; Equal20~9                                                                                                                    ; 6       ;
; Equal10~9                                                                                                                    ; 6       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[2]~77                      ; 6       ;
; debouncer:button2|new_data~1                                                                                                 ; 5       ;
; debouncer:button1|new_data~1                                                                                                 ; 5       ;
; Add1~58                                                                                                                      ; 5       ;
; Add1~56                                                                                                                      ; 5       ;
; Add1~24                                                                                                                      ; 5       ;
; Add1~20                                                                                                                      ; 5       ;
; Add1~16                                                                                                                      ; 5       ;
; Add1~4                                                                                                                       ; 5       ;
; Equal20~8                                                                                                                    ; 4       ;
; Equal10~8                                                                                                                    ; 4       ;
; Add8~42                                                                                                                      ; 4       ;
; Add8~40                                                                                                                      ; 4       ;
; Add8~38                                                                                                                      ; 4       ;
; Add8~36                                                                                                                      ; 4       ;
; Add8~34                                                                                                                      ; 4       ;
; Add8~32                                                                                                                      ; 4       ;
; Add8~30                                                                                                                      ; 4       ;
; Add8~28                                                                                                                      ; 4       ;
; Add8~26                                                                                                                      ; 4       ;
; Add8~24                                                                                                                      ; 4       ;
; Add8~22                                                                                                                      ; 4       ;
; Add8~20                                                                                                                      ; 4       ;
; Add8~18                                                                                                                      ; 4       ;
; Add8~16                                                                                                                      ; 4       ;
; Add8~14                                                                                                                      ; 4       ;
; Add8~12                                                                                                                      ; 4       ;
; Add8~10                                                                                                                      ; 4       ;
; Add8~8                                                                                                                       ; 4       ;
; Add8~6                                                                                                                       ; 4       ;
; Add7~6                                                                                                                       ; 4       ;
; Add6~48                                                                                                                      ; 4       ;
; Add6~46                                                                                                                      ; 4       ;
; Add6~44                                                                                                                      ; 4       ;
; Add6~42                                                                                                                      ; 4       ;
; Add6~40                                                                                                                      ; 4       ;
; Add6~38                                                                                                                      ; 4       ;
; Add6~36                                                                                                                      ; 4       ;
; Add6~34                                                                                                                      ; 4       ;
; Add6~32                                                                                                                      ; 4       ;
; Add6~30                                                                                                                      ; 4       ;
; Add6~28                                                                                                                      ; 4       ;
; Add6~26                                                                                                                      ; 4       ;
; Add6~24                                                                                                                      ; 4       ;
; Add6~22                                                                                                                      ; 4       ;
; Add6~20                                                                                                                      ; 4       ;
; Add6~18                                                                                                                      ; 4       ;
; Add6~16                                                                                                                      ; 4       ;
; Add6~14                                                                                                                      ; 4       ;
; Add6~12                                                                                                                      ; 4       ;
; Add6~10                                                                                                                      ; 4       ;
; Add6~8                                                                                                                       ; 4       ;
; Add6~6                                                                                                                       ; 4       ;
; Add4~54                                                                                                                      ; 4       ;
; Add4~52                                                                                                                      ; 4       ;
; Add4~50                                                                                                                      ; 4       ;
; Add4~48                                                                                                                      ; 4       ;
; Add4~46                                                                                                                      ; 4       ;
; Add4~44                                                                                                                      ; 4       ;
; Add4~42                                                                                                                      ; 4       ;
; Add4~40                                                                                                                      ; 4       ;
; Add4~38                                                                                                                      ; 4       ;
; Add4~36                                                                                                                      ; 4       ;
; Add4~34                                                                                                                      ; 4       ;
; Add4~32                                                                                                                      ; 4       ;
; Add4~30                                                                                                                      ; 4       ;
; Add4~28                                                                                                                      ; 4       ;
; Add4~26                                                                                                                      ; 4       ;
; Add4~24                                                                                                                      ; 4       ;
; Add4~22                                                                                                                      ; 4       ;
; Add4~20                                                                                                                      ; 4       ;
; Add4~18                                                                                                                      ; 4       ;
; Add4~16                                                                                                                      ; 4       ;
; Add4~14                                                                                                                      ; 4       ;
; Add4~12                                                                                                                      ; 4       ;
; Add4~10                                                                                                                      ; 4       ;
; Add4~8                                                                                                                       ; 4       ;
; Add4~6                                                                                                                       ; 4       ;
; Add2~56                                                                                                                      ; 4       ;
; Add2~54                                                                                                                      ; 4       ;
; Add2~52                                                                                                                      ; 4       ;
; Add2~50                                                                                                                      ; 4       ;
; Add2~48                                                                                                                      ; 4       ;
; Add2~46                                                                                                                      ; 4       ;
; Add2~44                                                                                                                      ; 4       ;
; Add2~42                                                                                                                      ; 4       ;
; Add2~40                                                                                                                      ; 4       ;
; Add2~38                                                                                                                      ; 4       ;
; Add2~36                                                                                                                      ; 4       ;
; Add2~34                                                                                                                      ; 4       ;
; Add2~32                                                                                                                      ; 4       ;
; Add2~30                                                                                                                      ; 4       ;
; Add2~28                                                                                                                      ; 4       ;
; Add2~26                                                                                                                      ; 4       ;
; Add2~24                                                                                                                      ; 4       ;
; Add2~22                                                                                                                      ; 4       ;
; Add2~20                                                                                                                      ; 4       ;
; Add2~18                                                                                                                      ; 4       ;
; Add2~16                                                                                                                      ; 4       ;
; Add2~14                                                                                                                      ; 4       ;
; Add2~12                                                                                                                      ; 4       ;
; Add2~10                                                                                                                      ; 4       ;
; Add2~8                                                                                                                       ; 4       ;
; Add2~6                                                                                                                       ; 4       ;
; Add1~60                                                                                                                      ; 4       ;
; Add1~50                                                                                                                      ; 4       ;
; Add1~44                                                                                                                      ; 4       ;
; Add1~38                                                                                                                      ; 4       ;
; Add1~32                                                                                                                      ; 4       ;
; Add1~12                                                                                                                      ; 4       ;
; Add1~8                                                                                                                       ; 4       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~80                     ; 3       ;
; debouncer:button2|new_data~2                                                                                                 ; 3       ;
; debouncer:button1|new_data~2                                                                                                 ; 3       ;
; Equal20~11                                                                                                                   ; 3       ;
; Equal10~11                                                                                                                   ; 3       ;
; output_value[31]                                                                                                             ; 3       ;
; Add8~48                                                                                                                      ; 3       ;
; Add8~46                                                                                                                      ; 3       ;
; Add8~44                                                                                                                      ; 3       ;
; Add8~4                                                                                                                       ; 3       ;
; Add8~2                                                                                                                       ; 3       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|op_1~48                                                ; 3       ;
; Add6~54                                                                                                                      ; 3       ;
; Add6~52                                                                                                                      ; 3       ;
; Add6~50                                                                                                                      ; 3       ;
; Add6~4                                                                                                                       ; 3       ;
; Add6~2                                                                                                                       ; 3       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~54                                                ; 3       ;
; Add5~6                                                                                                                       ; 3       ;
; Add4~60                                                                                                                      ; 3       ;
; Add4~58                                                                                                                      ; 3       ;
; Add4~56                                                                                                                      ; 3       ;
; Add4~4                                                                                                                       ; 3       ;
; Add4~2                                                                                                                       ; 3       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~60                                                ; 3       ;
; Add2~62                                                                                                                      ; 3       ;
; Add2~60                                                                                                                      ; 3       ;
; Add2~58                                                                                                                      ; 3       ;
; Add2~4                                                                                                                       ; 3       ;
; Add2~2                                                                                                                       ; 3       ;
; Add1~52                                                                                                                      ; 3       ;
; Add1~46                                                                                                                      ; 3       ;
; Add1~40                                                                                                                      ; 3       ;
; Add1~34                                                                                                                      ; 3       ;
; Add1~28                                                                                                                      ; 3       ;
; Add0~62                                                                                                                      ; 3       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1025]~1898          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[992]~1897           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[959]~1896           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[926]~1895           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[893]~1894           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[860]~1893           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[827]~1892           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[794]~1891           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[761]~1890           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[728]~1889           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[695]~1888           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[662]~1887           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[629]~1886           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[596]~1885           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[563]~1884           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[530]~1883           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[497]~1882           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[464]~1881           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[431]~1880           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[398]~1879           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[399]~1878           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[400]~1877           ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[350]~983                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[326]~982                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[302]~981                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[278]~980                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[254]~979                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[230]~978                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[206]~977                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[194]~976                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[170]~975                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[158]~974                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[134]~973                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[135]~972                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[124]~971                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[125]~970                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[127]~969                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[128]~968                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[129]~967                ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1025]~2033          ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[992]~2032           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[959]~2031           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[926]~2030           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[893]~2029           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[860]~2028           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[827]~2027           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[794]~2026           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[761]~2025           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[728]~2024           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[695]~2023           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[662]~2022           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[629]~2021           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[596]~2020           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[563]~2019           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[530]~2018           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[497]~2017           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[464]~2016           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[431]~2015           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[398]~2014           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[365]~2013           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[332]~2012           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[299]~2011           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[300]~2010           ; 2       ;
; lpm_divide:Mod2|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[301]~2009           ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[263]~815                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[245]~814                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[227]~813                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[209]~812                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[191]~811                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[173]~810                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[155]~809                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[146]~808                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[128]~807                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[119]~806                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[101]~805                ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~804                 ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[74]~803                 ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[75]~802                 ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[67]~801                 ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[68]~800                 ; 2       ;
; lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[69]~799                 ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1025]~2157          ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[992]~2156           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[959]~2155           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[926]~2154           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[893]~2153           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[860]~2152           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[827]~2151           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[794]~2150           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[761]~2149           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[728]~2148           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[695]~2147           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[662]~2146           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[629]~2145           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[596]~2144           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[563]~2143           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[530]~2142           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[497]~2141           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[464]~2140           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[431]~2139           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[398]~2138           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[365]~2137           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[332]~2136           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[299]~2135           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[266]~2134           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[233]~2133           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[200]~2132           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[167]~2131           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[168]~2130           ; 2       ;
; lpm_divide:Mod0|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[169]~2129           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1027]~1876          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1028]~1875          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1029]~1874          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1030]~1873          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1031]~1872          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1032]~1871          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1033]~1870          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1034]~1869          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1035]~1868          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1036]~1867          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1037]~1866          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1038]~1865          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1039]~1864          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1040]~1863          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1041]~1862          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1042]~1861          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1043]~1860          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1044]~1859          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1045]~1858          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1046]~1857          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1047]~1856          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1048]~1855          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1049]~1854          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1050]~1853          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1051]~1852          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1052]~1851          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1053]~1850          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1026]~1848          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[993]~1847           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[994]~1846           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[995]~1845           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[996]~1844           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[997]~1843           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[998]~1842           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[999]~1841           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1000]~1840          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1001]~1839          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1002]~1838          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1003]~1837          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1004]~1836          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1005]~1835          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1006]~1834          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1007]~1833          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1008]~1832          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1009]~1831          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1010]~1830          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1011]~1829          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1012]~1828          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1013]~1827          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1014]~1826          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1015]~1825          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1016]~1824          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1017]~1823          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1018]~1822          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1019]~1821          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[1020]~1820          ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[960]~1819           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[961]~1818           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[962]~1817           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[963]~1816           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[964]~1815           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[965]~1814           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[966]~1813           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[967]~1812           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[968]~1811           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[969]~1810           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[970]~1809           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[971]~1808           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[972]~1807           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[973]~1806           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[974]~1805           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[975]~1804           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[976]~1803           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[977]~1802           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[978]~1801           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[979]~1800           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[980]~1799           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[981]~1798           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[982]~1797           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[983]~1796           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[984]~1795           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[985]~1794           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[986]~1793           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[927]~1792           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[928]~1791           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[929]~1790           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[930]~1789           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[931]~1788           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[932]~1787           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[933]~1786           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[934]~1785           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[935]~1784           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[936]~1783           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[937]~1782           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[938]~1781           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[939]~1780           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[940]~1779           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[941]~1778           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[942]~1777           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[943]~1776           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[944]~1775           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[945]~1774           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[946]~1773           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[947]~1772           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[948]~1771           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[949]~1770           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[950]~1769           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[951]~1768           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[952]~1767           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[894]~1766           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[895]~1765           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[896]~1764           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[897]~1763           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[898]~1762           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[899]~1761           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[900]~1760           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[901]~1759           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[902]~1758           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[903]~1757           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[904]~1756           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[905]~1755           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[906]~1754           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[907]~1753           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[908]~1752           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[909]~1751           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[910]~1750           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[911]~1749           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[912]~1748           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[913]~1747           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[914]~1746           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[915]~1745           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[916]~1744           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[917]~1743           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[918]~1742           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[861]~1741           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[862]~1740           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[863]~1739           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[864]~1738           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[865]~1737           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[866]~1736           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[867]~1735           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[868]~1734           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[869]~1733           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[870]~1732           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[871]~1731           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[872]~1730           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[873]~1729           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[874]~1728           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[875]~1727           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[876]~1726           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[877]~1725           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[878]~1724           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[879]~1723           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[880]~1722           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[881]~1721           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[882]~1720           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[883]~1719           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[884]~1718           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[828]~1717           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[829]~1716           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[830]~1715           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[831]~1714           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[832]~1713           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[833]~1712           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[834]~1711           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[835]~1710           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[836]~1709           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[837]~1708           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[838]~1707           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[839]~1706           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[840]~1705           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[841]~1704           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[842]~1703           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[843]~1702           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[844]~1701           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[845]~1700           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[846]~1699           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[847]~1698           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[848]~1697           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[849]~1696           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[850]~1695           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[795]~1694           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[796]~1693           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[797]~1692           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[798]~1691           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[799]~1690           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[800]~1689           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[801]~1688           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[802]~1687           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[803]~1686           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[804]~1685           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[805]~1684           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[806]~1683           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[807]~1682           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[808]~1681           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[809]~1680           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[810]~1679           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[811]~1678           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[812]~1677           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[813]~1676           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[814]~1675           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[815]~1674           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[816]~1673           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[762]~1672           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[763]~1671           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[764]~1670           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[765]~1669           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[766]~1668           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[767]~1667           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[768]~1666           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[769]~1665           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[770]~1664           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[771]~1663           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[772]~1662           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[773]~1661           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[774]~1660           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[775]~1659           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[776]~1658           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[777]~1657           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[778]~1656           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[779]~1655           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[780]~1654           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[781]~1653           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[782]~1652           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[729]~1651           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[730]~1650           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[731]~1649           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[732]~1648           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[733]~1647           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[734]~1646           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[735]~1645           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[736]~1644           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[737]~1643           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[738]~1642           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[739]~1641           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[740]~1640           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[741]~1639           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[742]~1638           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[743]~1637           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[744]~1636           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[745]~1635           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[746]~1634           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[747]~1633           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[748]~1632           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[696]~1631           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[697]~1630           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[698]~1629           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[699]~1628           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[700]~1627           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[701]~1626           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[702]~1625           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[703]~1624           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[704]~1623           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[705]~1622           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[706]~1621           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[707]~1620           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[708]~1619           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[709]~1618           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[710]~1617           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[711]~1616           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[712]~1615           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[713]~1614           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[714]~1613           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[663]~1612           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[664]~1611           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[665]~1610           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[666]~1609           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[667]~1608           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[668]~1607           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[669]~1606           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[670]~1605           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[671]~1604           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[672]~1603           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[673]~1602           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[674]~1601           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[675]~1600           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[676]~1599           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[677]~1598           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[678]~1597           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[679]~1596           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[680]~1595           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[630]~1594           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[631]~1593           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[632]~1592           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[633]~1591           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[634]~1590           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[635]~1589           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[636]~1588           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[637]~1587           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[638]~1586           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[639]~1585           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[640]~1584           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[641]~1583           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[642]~1582           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[643]~1581           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[644]~1580           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[645]~1579           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[646]~1578           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[597]~1577           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[598]~1576           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[599]~1575           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[600]~1574           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[601]~1573           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[602]~1572           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[603]~1571           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[604]~1570           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[605]~1569           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[606]~1568           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[607]~1567           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[608]~1566           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[609]~1565           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[610]~1564           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[611]~1563           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[612]~1562           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[564]~1561           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[565]~1560           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[566]~1559           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[567]~1558           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[568]~1557           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[569]~1556           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[570]~1555           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[571]~1554           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[572]~1553           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[573]~1552           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[574]~1551           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[575]~1550           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[576]~1549           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[577]~1548           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[578]~1547           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[531]~1546           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[532]~1545           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[533]~1544           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[534]~1543           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[535]~1542           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[536]~1541           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[537]~1540           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[538]~1539           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[539]~1538           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[540]~1537           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[541]~1536           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[542]~1535           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[543]~1534           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[544]~1533           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[498]~1532           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[499]~1531           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[500]~1530           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[501]~1529           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[502]~1528           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[503]~1527           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[504]~1526           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[505]~1525           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[506]~1524           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[507]~1523           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[508]~1522           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[509]~1521           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[510]~1520           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[465]~1519           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[466]~1518           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[467]~1517           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[468]~1516           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[469]~1515           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[470]~1514           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[471]~1513           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[472]~1512           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[473]~1511           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[474]~1510           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[475]~1509           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[476]~1508           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[432]~1507           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[433]~1506           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[434]~1505           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[435]~1504           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[436]~1503           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[437]~1502           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[438]~1501           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[439]~1500           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[440]~1499           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[441]~1498           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[442]~1497           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[401]~1496           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[402]~1495           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[403]~1494           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[404]~1493           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[405]~1492           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[406]~1491           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[407]~1490           ; 2       ;
; lpm_divide:Mod3|lpm_divide_cbm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_v8f:divider|StageOut[408]~1489           ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[351]~956                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[352]~955                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[353]~954                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[354]~953                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[355]~952                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[356]~951                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[357]~950                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[338]~948                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[339]~947                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[340]~946                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[341]~945                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[342]~944                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[343]~943                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[344]~942                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[345]~941                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[327]~939                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[328]~938                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[329]~937                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[330]~936                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[331]~935                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[332]~934                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[333]~933                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[314]~931                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[315]~930                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[316]~929                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[317]~928                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[318]~927                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[319]~926                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[320]~925                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[321]~924                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[303]~922                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[304]~921                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[305]~920                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[306]~919                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[307]~918                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[308]~917                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[309]~916                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[290]~914                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[291]~913                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[292]~912                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[293]~911                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[294]~910                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[295]~909                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[296]~908                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[297]~907                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[279]~905                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[280]~904                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[281]~903                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[282]~902                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[283]~901                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[284]~900                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[285]~899                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[266]~897                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[267]~896                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[268]~895                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[269]~894                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[270]~893                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[271]~892                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[272]~891                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[273]~890                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[255]~888                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[256]~887                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[257]~886                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[258]~885                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[259]~884                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[260]~883                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[261]~882                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[242]~880                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[243]~879                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[244]~878                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[245]~877                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[246]~876                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[247]~875                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[248]~874                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[249]~873                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[231]~871                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[232]~870                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[233]~869                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[234]~868                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[235]~867                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[236]~866                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[237]~865                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[218]~863                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[205]~860                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[219]~859                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[220]~858                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[221]~857                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[222]~856                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[223]~855                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[224]~854                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[225]~853                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[207]~851                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[208]~850                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[209]~849                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[210]~848                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[211]~847                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[212]~846                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[213]~845                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[195]~843                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[196]~842                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[197]~841                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[198]~840                ; 2       ;
; lpm_divide:Div2|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[199]~839                ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 13,809 / 47,787 ( 29 % ) ;
; C16 interconnects           ; 130 / 1,804 ( 7 % )      ;
; C4 interconnects            ; 6,912 / 31,272 ( 22 % )  ;
; Direct links                ; 2,486 / 47,787 ( 5 % )   ;
; Global clocks               ; 1 / 20 ( 5 % )           ;
; Local interconnects         ; 2,855 / 15,408 ( 19 % )  ;
; R24 interconnects           ; 169 / 1,775 ( 10 % )     ;
; R4 interconnects            ; 8,091 / 41,310 ( 20 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 673) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 24                            ;
; 2                                           ; 21                            ;
; 3                                           ; 19                            ;
; 4                                           ; 13                            ;
; 5                                           ; 13                            ;
; 6                                           ; 13                            ;
; 7                                           ; 8                             ;
; 8                                           ; 10                            ;
; 9                                           ; 17                            ;
; 10                                          ; 12                            ;
; 11                                          ; 14                            ;
; 12                                          ; 18                            ;
; 13                                          ; 19                            ;
; 14                                          ; 14                            ;
; 15                                          ; 33                            ;
; 16                                          ; 425                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.06) ; Number of LABs  (Total = 673) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 23                            ;
; 1 Clock enable                     ; 15                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.18) ; Number of LABs  (Total = 673) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 24                            ;
; 2                                            ; 21                            ;
; 3                                            ; 18                            ;
; 4                                            ; 14                            ;
; 5                                            ; 11                            ;
; 6                                            ; 12                            ;
; 7                                            ; 10                            ;
; 8                                            ; 11                            ;
; 9                                            ; 18                            ;
; 10                                           ; 13                            ;
; 11                                           ; 14                            ;
; 12                                           ; 16                            ;
; 13                                           ; 18                            ;
; 14                                           ; 18                            ;
; 15                                           ; 95                            ;
; 16                                           ; 343                           ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.57) ; Number of LABs  (Total = 673) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 27                            ;
; 2                                                ; 24                            ;
; 3                                                ; 24                            ;
; 4                                                ; 15                            ;
; 5                                                ; 15                            ;
; 6                                                ; 20                            ;
; 7                                                ; 17                            ;
; 8                                                ; 24                            ;
; 9                                                ; 32                            ;
; 10                                               ; 36                            ;
; 11                                               ; 31                            ;
; 12                                               ; 39                            ;
; 13                                               ; 46                            ;
; 14                                               ; 61                            ;
; 15                                               ; 64                            ;
; 16                                               ; 195                           ;
; 17                                               ; 0                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.42) ; Number of LABs  (Total = 673) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 15                            ;
; 3                                            ; 10                            ;
; 4                                            ; 17                            ;
; 5                                            ; 15                            ;
; 6                                            ; 12                            ;
; 7                                            ; 8                             ;
; 8                                            ; 13                            ;
; 9                                            ; 12                            ;
; 10                                           ; 10                            ;
; 11                                           ; 12                            ;
; 12                                           ; 4                             ;
; 13                                           ; 24                            ;
; 14                                           ; 13                            ;
; 15                                           ; 16                            ;
; 16                                           ; 31                            ;
; 17                                           ; 26                            ;
; 18                                           ; 38                            ;
; 19                                           ; 35                            ;
; 20                                           ; 25                            ;
; 21                                           ; 44                            ;
; 22                                           ; 31                            ;
; 23                                           ; 27                            ;
; 24                                           ; 41                            ;
; 25                                           ; 18                            ;
; 26                                           ; 29                            ;
; 27                                           ; 30                            ;
; 28                                           ; 30                            ;
; 29                                           ; 23                            ;
; 30                                           ; 17                            ;
; 31                                           ; 26                            ;
; 32                                           ; 16                            ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                  ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                 ; 28           ; 0            ; 28           ; 0            ; 0            ; 36        ; 28           ; 0            ; 36        ; 36        ; 0            ; 32           ; 0            ; 0            ; 4            ; 0            ; 32           ; 4            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable         ; 8            ; 36           ; 8            ; 36           ; 36           ; 0         ; 8            ; 36           ; 0         ; 0         ; 36           ; 4            ; 36           ; 36           ; 32           ; 36           ; 4            ; 32           ; 36           ; 36           ; 36           ; 4            ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; output_value_displayed[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[16] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[17] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[18] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[19] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[20] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[21] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[22] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[23] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_value_displayed[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_button_dec           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_button_inc           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 19.2              ;
; clk,rst,I/O     ; clk                  ; 3.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                          ;
+---------------------------------------+--------------------------------------------+-------------------+
; Source Register                       ; Destination Register                       ; Delay Added in ns ;
+---------------------------------------+--------------------------------------------+-------------------+
; rst                                   ; debouncer:button2|debounce_clk_counter[31] ; 2.791             ;
; debouncer:button2|new_data~1          ; debouncer:button2|last_data~_emulated      ; 1.096             ;
; debouncer:button2|new_data~_emulated  ; debouncer:button2|last_data~_emulated      ; 1.096             ;
; input_button_inc                      ; debouncer:button2|last_data~_emulated      ; 1.096             ;
; debouncer:button1|new_data~_emulated  ; previous_bt1_state                         ; 0.768             ;
; input_button_dec                      ; previous_bt1_state                         ; 0.768             ;
; debouncer:button1|new_data~1          ; previous_bt1_state                         ; 0.768             ;
; debouncer:button2|last_data~_emulated ; debouncer:button2|debounce_clk_counter[31] ; 0.274             ;
+---------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Inc_Dec"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 36 total pins
    Info (169086): Pin output_value_displayed[24] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[25] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[26] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[27] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[28] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[29] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[30] not assigned to an exact location on the device
    Info (169086): Pin output_value_displayed[31] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Inc_Dec.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 24 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:35
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 15.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/DAELN/Downloads/Inc_Dec/output_files/Inc_Dec.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 775 megabytes
    Info: Processing ended: Wed May 22 19:10:00 2019
    Info: Elapsed time: 00:01:28
    Info: Total CPU time (on all processors): 00:01:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DAELN/Downloads/Inc_Dec/output_files/Inc_Dec.fit.smsg.


