---
title : 内存模块的加速和扩容
sidebar_position : 2
slug : 内存模块的加速和扩容
---
# 内存模块的加速和扩容


## 加速技术

### 双端口

有两组独立的地址线、数据线、读写控制线。多核CPU想要访问一个内存，是不是意味着第一个CPU访问了一次之后，第二个CPU也需要等这么长的恢复时间，它才可以接着进行访问？这个问题如何解决多核CPU，我们可以用双端口`RAM`这种方式来解决。CPU和IO设备同时访问主存也适用。

### 多模块

空间并行技术，利用多个结构完全相同的存储模块的并行工作来提高存储器的吞吐率，常用的有单体多字存储器和多体低位交叉存储器。单体多字和高位交叉模块内的地址是连续的，存取方式是串行存取，因此这种存储器仍然是顺序存储。

1. 单体多字存储器：存储字长= n×机器字长。一个存储器，每个存储单元存储m个字，总线宽度也是m个字。一次并行读出m个字，地址必须顺序排列并处于同一存储单元中。

2. 多体并行存储器：高位交叉编址是顺序存储，高位是存储体号，低位是体内地址，不能并行访问，不能提高存储器的吞吐率。

3. 低位交叉编址（计算）

4. 有m个存储体，低位模m交叉编址，各个模块有独立的读写控制电路、地址寄存器和数据寄存器

5. 假设模块字长=数据总线宽度，模块存取一个字的存取周期是T，总线传输周期是r，在不改变模块存取周期的前提下，为了实现流水线方式存取，提高存储器的带宽，存储器交叉模块数应该大于等于m = T/r

6. 交叉存储器要求其模块数必须大于等于m，以保证某模块在经过m×r的时间后在此启动该模块时，其上此的存取操作已经完成（流水线不间断）

7. 满足局部性原理

## 扩容技术


1. 位扩展：`chip`连接`abus`的方式相同，连接`dbus`的方式不同。片选信号连接所有`chip`，扩展到编址单位

2. 字扩展：`chip`连接`abus`和`dbus`的方式相同，片选信号或译码器连接相应的芯片

片选信号：

1. 线选法：某地址线信息=0，选中对应的存储芯片

2. 译码片选法：译码器