TimeQuest Timing Analyzer report for ADC
Mon Mar 24 21:01:52 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'UART:send_data|tx_clk_tick'
 12. Setup: 'CLK'
 13. Hold: 'UART:send_data|tx_clk_tick'
 14. Hold: 'CLK'
 15. Recovery: 'UART:send_data|tx_clk_tick'
 16. Recovery: 'CLK'
 17. Removal: 'UART:send_data|tx_clk_tick'
 18. Removal: 'CLK'
 19. Minimum Pulse Width: 'CLK'
 20. Minimum Pulse Width: 'RST'
 21. Minimum Pulse Width: 'UART:send_data|tx_clk_tick'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Setup Transfers
 29. Hold Transfers
 30. Recovery Transfers
 31. Removal Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ADC                                                ;
; Device Family      ; MAX V                                              ;
; Device Name        ; 5M1270ZT144A5                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLK                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                        ;
; RST                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RST }                        ;
; UART:send_data|tx_clk_tick ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:send_data|tx_clk_tick } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Fmax Summary                                                     ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 141.34 MHz ; 141.34 MHz      ; CLK                        ;      ;
; 154.66 MHz ; 154.66 MHz      ; UART:send_data|tx_clk_tick ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Setup Summary                                       ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -9.369 ; -25.129       ;
; CLK                        ; -6.075 ; -77.190       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Hold Summary                                       ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; UART:send_data|tx_clk_tick ; 1.094 ; 0.000         ;
; CLK                        ; 1.947 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Recovery Summary                                    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -9.911 ; -47.904       ;
; CLK                        ; -5.584 ; -78.176       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Removal Summary                                    ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; UART:send_data|tx_clk_tick ; 2.786 ; 0.000         ;
; CLK                        ; 5.522 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Minimum Pulse Width Summary                         ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -2.289 ; -2.289        ;
; RST                        ; -2.289 ; -2.289        ;
; UART:send_data|tx_clk_tick ; 0.230  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'UART:send_data|tx_clk_tick'                                                                                                                                                                    ;
+--------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -9.369 ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.792     ; 4.739      ;
; -9.097 ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -5.340     ; 3.919      ;
; -8.969 ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -5.204     ; 3.927      ;
; -8.860 ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.790     ; 4.232      ;
; -8.809 ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.800     ; 4.171      ;
; -8.711 ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.991     ; 3.882      ;
; -8.231 ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.658     ; 3.735      ;
; -7.697 ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; -4.798     ; 3.061      ;
; -5.466 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.128      ;
; -5.283 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 5.945      ;
; -4.994 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 5.656      ;
; -4.804 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 5.466      ;
; -3.571 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.233      ;
; -3.384 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.046      ;
; -3.233 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.895      ;
; -3.044 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.706      ;
; -3.043 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.705      ;
; -3.033 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.695      ;
; -2.728 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.390      ;
; -2.720 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.382      ;
; -2.697 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.359      ;
; -2.357 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.019      ;
; -2.356 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.018      ;
; -2.252 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.914      ;
; -2.251 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.913      ;
; -2.243 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.905      ;
; -2.238 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.900      ;
; -2.097 ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.759      ;
; -1.658 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.320      ;
; -0.656 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 1.318      ;
+--------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -6.075 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.737      ;
; -6.041 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.703      ;
; -6.009 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.671      ;
; -5.901 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.563      ;
; -5.879 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.541      ;
; -5.858 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.520      ;
; -5.842 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.504      ;
; -5.781 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.443      ;
; -5.777 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.439      ;
; -5.776 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.438      ;
; -5.767 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.429      ;
; -5.707 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.369      ;
; -5.700 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.362      ;
; -5.664 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.326      ;
; -5.610 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.272      ;
; -5.597 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.259      ;
; -5.584 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.246      ;
; -5.548 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.210      ;
; -5.544 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.206      ;
; -5.531 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.193      ;
; -5.519 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.181      ;
; -5.518 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.180      ;
; -5.459 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.121      ;
; -5.433 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.095      ;
; -5.432 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.094      ;
; -5.431 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.093      ;
; -5.393 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.055      ;
; -5.377 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.039      ;
; -5.324 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.986      ;
; -5.303 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.965      ;
; -5.299 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.961      ;
; -5.293 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.955      ;
; -5.292 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.954      ;
; -5.291 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.953      ;
; -5.290 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.952      ;
; -5.290 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.952      ;
; -5.286 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.948      ;
; -5.271 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.933      ;
; -5.270 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.932      ;
; -5.269 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.931      ;
; -5.258 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.920      ;
; -5.250 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.912      ;
; -5.205 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.867      ;
; -5.188 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.850      ;
; -5.165 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.827      ;
; -5.159 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.821      ;
; -5.158 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.820      ;
; -5.139 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.801      ;
; -5.139 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.801      ;
; -5.132 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.794      ;
; -5.121 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.783      ;
; -5.119 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.781      ;
; -5.099 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.761      ;
; -5.098 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.760      ;
; -5.097 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.759      ;
; -5.092 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.754      ;
; -5.056 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.718      ;
; -5.055 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.717      ;
; -5.055 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.717      ;
; -5.054 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.716      ;
; -5.030 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.692      ;
; -5.026 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.688      ;
; -5.017 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.679      ;
; -4.943 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.605      ;
; -4.939 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.601      ;
; -4.911 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.573      ;
; -4.911 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.573      ;
; -4.910 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.572      ;
; -4.907 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.569      ;
; -4.885 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.547      ;
; -4.859 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.521      ;
; -4.841 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.503      ;
; -4.828 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.490      ;
; -4.780 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.442      ;
; -4.775 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.437      ;
; -4.765 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.427      ;
; -4.752 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.414      ;
; -4.740 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.402      ;
; -4.694 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.356      ;
; -4.631 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.293      ;
; -4.503 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.165      ;
; -4.492 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.154      ;
; -4.486 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.148      ;
; -4.443 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.105      ;
; -4.437 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.099      ;
; -4.423 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.085      ;
; -4.422 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.084      ;
; -4.386 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.048      ;
; -4.373 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.035      ;
; -4.346 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.008      ;
; -4.324 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.986      ;
; -4.313 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.975      ;
; -4.303 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.965      ;
; -4.220 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.882      ;
; -4.212 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.874      ;
; -4.205 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.867      ;
; -4.178 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.840      ;
; -4.152 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.814      ;
; -4.145 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.807      ;
; -4.109 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.771      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'UART:send_data|tx_clk_tick'                                                                                                                                                                    ;
+-------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.094 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 1.318      ;
; 2.096 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.320      ;
; 2.535 ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.759      ;
; 2.676 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.900      ;
; 2.681 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.905      ;
; 2.689 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.913      ;
; 2.690 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.914      ;
; 2.794 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.018      ;
; 2.795 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.019      ;
; 3.128 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.352      ;
; 3.135 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.359      ;
; 3.158 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.382      ;
; 3.166 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.390      ;
; 3.471 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.695      ;
; 3.481 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.705      ;
; 3.482 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.706      ;
; 3.671 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.895      ;
; 3.747 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.971      ;
; 3.815 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.039      ;
; 3.822 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.046      ;
; 4.009 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.233      ;
; 4.101 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.325      ;
; 8.135 ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.798     ; 3.061      ;
; 8.669 ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.658     ; 3.735      ;
; 9.149 ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.991     ; 3.882      ;
; 9.247 ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.800     ; 4.171      ;
; 9.298 ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.790     ; 4.232      ;
; 9.407 ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -5.204     ; 3.927      ;
; 9.535 ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -5.340     ; 3.919      ;
; 9.807 ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; -4.792     ; 4.739      ;
+-------+----------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.947 ; trigger                                   ; trigger                         ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.171      ;
; 1.949 ; trigger                                   ; wr                              ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 2.340 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.564      ;
; 2.550 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.774      ;
; 2.667 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.891      ;
; 2.951 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.175      ;
; 3.132 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.356      ;
; 3.198 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.422      ;
; 3.275 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.499      ;
; 3.302 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.526      ;
; 3.429 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.653      ;
; 3.537 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.761      ;
; 3.661 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.885      ;
; 3.689 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.913      ;
; 3.711 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.935      ;
; 3.737 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.961      ;
; 3.791 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.015      ;
; 3.819 ; UART:send_data|TRANSMIT:transmitter|ready ; trigger                         ; UART:send_data|tx_clk_tick ; CLK         ; 0.000        ; -2.161     ; 1.882      ;
; 3.820 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.044      ;
; 3.896 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.120      ;
; 3.897 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.121      ;
; 3.898 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.122      ;
; 3.936 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.160      ;
; 3.967 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.191      ;
; 3.979 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.203      ;
; 3.995 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.219      ;
; 4.001 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.225      ;
; 4.077 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.301      ;
; 4.078 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.302      ;
; 4.079 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.303      ;
; 4.094 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.318      ;
; 4.122 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.346      ;
; 4.137 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.361      ;
; 4.159 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.383      ;
; 4.180 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.404      ;
; 4.247 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.471      ;
; 4.248 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.472      ;
; 4.249 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.473      ;
; 4.271 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.495      ;
; 4.287 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[0]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.511      ;
; 4.338 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.562      ;
; 4.382 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[1]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.606      ;
; 4.389 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.613      ;
; 4.402 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.626      ;
; 4.411 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.635      ;
; 4.486 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.710      ;
; 4.506 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.730      ;
; 4.506 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.730      ;
; 4.527 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.751      ;
; 4.547 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.771      ;
; 4.551 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.775      ;
; 4.588 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.812      ;
; 4.590 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.814      ;
; 4.615 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.839      ;
; 4.650 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.874      ;
; 4.656 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.880      ;
; 4.657 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.881      ;
; 4.658 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.882      ;
; 4.687 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.911      ;
; 4.736 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.960      ;
; 4.741 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.965      ;
; 4.762 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.986      ;
; 4.784 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.008      ;
; 4.794 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.018      ;
; 4.811 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.035      ;
; 4.821 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.045      ;
; 4.857 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.081      ;
; 4.860 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.084      ;
; 4.881 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.105      ;
; 4.900 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.124      ;
; 4.913 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.137      ;
; 4.924 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.148      ;
; 4.966 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.190      ;
; 5.048 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.272      ;
; 5.132 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.356      ;
; 5.166 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.390      ;
; 5.173 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.397      ;
; 5.178 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.402      ;
; 5.186 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.410      ;
; 5.201 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.425      ;
; 5.244 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.468      ;
; 5.266 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.490      ;
; 5.297 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.521      ;
; 5.315 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.539      ;
; 5.347 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.571      ;
; 5.349 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.573      ;
; 5.349 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.573      ;
; 5.355 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.579      ;
; 5.390 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.614      ;
; 5.411 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.635      ;
; 5.416 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.640      ;
; 5.431 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.655      ;
; 5.432 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.656      ;
; 5.434 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.658      ;
; 5.451 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.675      ;
; 5.468 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.692      ;
; 5.493 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.717      ;
; 5.494 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.718      ;
; 5.521 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.745      ;
; 5.528 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.752      ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'UART:send_data|tx_clk_tick'                                                                                                                                                                ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -9.911 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.573     ;
; -9.911 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.573     ;
; -9.911 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.573     ;
; -9.760 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.422     ;
; -9.760 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.422     ;
; -9.760 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.422     ;
; -9.570 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.232     ;
; -9.570 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.232     ;
; -9.570 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 10.232     ;
; -9.224 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.886      ;
; -9.224 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.886      ;
; -9.224 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.886      ;
; -6.057 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.719      ;
; -6.057 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.719      ;
; -6.057 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.719      ;
; -5.906 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.568      ;
; -5.906 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.568      ;
; -5.906 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.568      ;
; -5.716 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.378      ;
; -5.716 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.378      ;
; -5.716 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.378      ;
; -5.425 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 8.248      ;
; -5.425 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 8.248      ;
; -5.425 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 8.248      ;
; -5.370 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.032      ;
; -5.370 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.032      ;
; -5.370 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.032      ;
; -5.362 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[1] ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 11.450     ;
; -5.362 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[3] ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 11.450     ;
; -5.362 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|ready   ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 11.450     ;
; -4.862 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[1] ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 11.450     ;
; -4.862 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[3] ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 11.450     ;
; -4.862 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|ready   ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 11.450     ;
; -2.848 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[0] ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 8.936      ;
; -2.848 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[2] ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 8.936      ;
; -2.848 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.500        ; 5.926      ; 8.936      ;
; -2.711 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 5.534      ;
; -2.711 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 5.534      ;
; -2.711 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                        ; UART:send_data|tx_clk_tick ; 1.000        ; 2.161      ; 5.534      ;
; -2.348 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[0] ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 8.936      ;
; -2.348 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[2] ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 8.936      ;
; -2.348 ; RST                                         ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 1.000        ; 5.926      ; 8.936      ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'CLK'                                                                                                            ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -5.584 ; RST       ; UART:send_data|tx_clk_tick      ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[12] ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[10] ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[11] ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[0]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[6]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[8]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[7]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[9]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[1]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[4]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[5]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[3]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.584 ; RST       ; UART:send_data|tx_clk_count[2]  ; RST          ; CLK         ; 0.500        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_tick      ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[12] ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[10] ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[11] ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[0]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[6]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[8]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[7]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[9]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[1]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[4]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[5]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[3]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
; -5.084 ; RST       ; UART:send_data|tx_clk_count[2]  ; RST          ; CLK         ; 1.000        ; 3.765      ; 9.511      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'UART:send_data|tx_clk_tick'                                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.786  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[0] ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 8.936      ;
; 2.786  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[2] ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 8.936      ;
; 2.786  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 8.936      ;
; 3.149  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 5.534      ;
; 3.149  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 5.534      ;
; 3.149  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 5.534      ;
; 3.286  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[0] ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 8.936      ;
; 3.286  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[2] ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 8.936      ;
; 3.286  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|TX      ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 8.936      ;
; 4.464  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[1] ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 10.614     ;
; 4.464  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[3] ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 10.614     ;
; 4.464  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|ready   ; RST                        ; UART:send_data|tx_clk_tick ; 0.000        ; 5.926      ; 10.614     ;
; 4.964  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[1] ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 10.614     ;
; 4.964  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|step[3] ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 10.614     ;
; 4.964  ; RST                                         ; UART:send_data|TRANSMIT:transmitter|ready   ; RST                        ; UART:send_data|tx_clk_tick ; -0.500       ; 5.926      ; 10.614     ;
; 5.808  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.032      ;
; 5.808  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.032      ;
; 5.808  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.032      ;
; 5.863  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 8.248      ;
; 5.863  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 8.248      ;
; 5.863  ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                        ; UART:send_data|tx_clk_tick ; 0.000        ; 2.161      ; 8.248      ;
; 6.154  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.378      ;
; 6.154  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.378      ;
; 6.154  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.378      ;
; 6.344  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.568      ;
; 6.344  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.568      ;
; 6.344  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.568      ;
; 6.495  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.719      ;
; 6.495  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.719      ;
; 6.495  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 6.719      ;
; 9.662  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.886      ;
; 9.662  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.886      ;
; 9.662  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.886      ;
; 10.008 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.232     ;
; 10.008 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.232     ;
; 10.008 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.232     ;
; 10.198 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.422     ;
; 10.198 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.422     ;
; 10.198 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.422     ;
; 10.349 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.573     ;
; 10.349 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.573     ;
; 10.349 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 10.573     ;
+--------+---------------------------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Removal: 'CLK'                                                                                                            ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 5.522 ; RST       ; UART:send_data|tx_clk_tick      ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[12] ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[10] ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[11] ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[0]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[6]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[8]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[7]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[9]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[1]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[4]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[5]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[3]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 5.522 ; RST       ; UART:send_data|tx_clk_count[2]  ; RST          ; CLK         ; 0.000        ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_tick      ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[12] ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[10] ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[11] ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[0]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[6]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[8]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[7]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[9]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[1]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[4]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[5]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[3]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
; 6.022 ; RST       ; UART:send_data|tx_clk_count[2]  ; RST          ; CLK         ; -0.500       ; 3.765      ; 9.511      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                             ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; wr                              ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; wr                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; wr|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; wr|clk                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RST'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; RST   ; Rise       ; RST                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[3]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[3]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[5]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[5]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[6]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[6]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|latch[7]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|latch[7]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|ready~1|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|ready~1|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; send_data|transmitter|ready~1|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; send_data|transmitter|ready~1|datad          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:send_data|tx_clk_tick'                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADC[*]    ; RST        ; -1.698 ; -1.698 ; Fall       ; RST             ;
;  ADC[0]   ; RST        ; -3.177 ; -3.177 ; Fall       ; RST             ;
;  ADC[1]   ; RST        ; -2.475 ; -2.475 ; Fall       ; RST             ;
;  ADC[2]   ; RST        ; -2.382 ; -2.382 ; Fall       ; RST             ;
;  ADC[3]   ; RST        ; -3.219 ; -3.219 ; Fall       ; RST             ;
;  ADC[4]   ; RST        ; -2.584 ; -2.584 ; Fall       ; RST             ;
;  ADC[5]   ; RST        ; -2.661 ; -2.661 ; Fall       ; RST             ;
;  ADC[6]   ; RST        ; -2.478 ; -2.478 ; Fall       ; RST             ;
;  ADC[7]   ; RST        ; -1.698 ; -1.698 ; Fall       ; RST             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC[*]    ; RST        ; 4.894 ; 4.894 ; Fall       ; RST             ;
;  ADC[0]   ; RST        ; 4.711 ; 4.711 ; Fall       ; RST             ;
;  ADC[1]   ; RST        ; 4.006 ; 4.006 ; Fall       ; RST             ;
;  ADC[2]   ; RST        ; 4.205 ; 4.205 ; Fall       ; RST             ;
;  ADC[3]   ; RST        ; 4.894 ; 4.894 ; Fall       ; RST             ;
;  ADC[4]   ; RST        ; 4.074 ; 4.074 ; Fall       ; RST             ;
;  ADC[5]   ; RST        ; 4.688 ; 4.688 ; Fall       ; RST             ;
;  ADC[6]   ; RST        ; 4.301 ; 4.301 ; Fall       ; RST             ;
;  ADC[7]   ; RST        ; 3.892 ; 3.892 ; Fall       ; RST             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; OWR       ; CLK                        ; 8.591  ; 8.591  ; Rise       ; CLK                        ;
; OTXRDY    ; UART:send_data|tx_clk_tick ; 10.710 ; 10.710 ; Rise       ; UART:send_data|tx_clk_tick ;
; TX        ; UART:send_data|tx_clk_tick ; 12.451 ; 12.451 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; OWR       ; CLK                        ; 8.591  ; 8.591  ; Rise       ; CLK                        ;
; OTXRDY    ; UART:send_data|tx_clk_tick ; 10.710 ; 10.710 ; Rise       ; UART:send_data|tx_clk_tick ;
; TX        ; UART:send_data|tx_clk_tick ; 12.451 ; 12.451 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 8.450 ;    ;    ; 8.450 ;
; ADC[1]     ; DATA[1]     ; 8.843 ;    ;    ; 8.843 ;
; ADC[2]     ; DATA[2]     ; 8.833 ;    ;    ; 8.833 ;
; ADC[3]     ; DATA[3]     ; 8.888 ;    ;    ; 8.888 ;
; ADC[4]     ; DATA[4]     ; 8.863 ;    ;    ; 8.863 ;
; ADC[5]     ; DATA[5]     ; 9.354 ;    ;    ; 9.354 ;
; ADC[6]     ; DATA[6]     ; 8.838 ;    ;    ; 8.838 ;
; ADC[7]     ; DATA[7]     ; 9.358 ;    ;    ; 9.358 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 8.450 ;    ;    ; 8.450 ;
; ADC[1]     ; DATA[1]     ; 8.843 ;    ;    ; 8.843 ;
; ADC[2]     ; DATA[2]     ; 8.833 ;    ;    ; 8.833 ;
; ADC[3]     ; DATA[3]     ; 8.888 ;    ;    ; 8.888 ;
; ADC[4]     ; DATA[4]     ; 8.863 ;    ;    ; 8.863 ;
; ADC[5]     ; DATA[5]     ; 9.354 ;    ;    ; 9.354 ;
; ADC[6]     ; DATA[6]     ; 8.838 ;    ;    ; 8.838 ;
; ADC[7]     ; DATA[7]     ; 9.358 ;    ;    ; 9.358 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; RST                        ; UART:send_data|tx_clk_tick ; 0        ; 8        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 38       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; RST                        ; UART:send_data|tx_clk_tick ; 0        ; 8        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 38       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; RST                        ; CLK                        ; 14       ; 14       ; 0        ; 0        ;
; CLK                        ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; RST                        ; UART:send_data|tx_clk_tick ; 9        ; 9        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 24       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; RST                        ; CLK                        ; 14       ; 14       ; 0        ; 0        ;
; CLK                        ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; RST                        ; UART:send_data|tx_clk_tick ; 9        ; 9        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick ; UART:send_data|tx_clk_tick ; 24       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 24 21:01:51 2014
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART:send_data|tx_clk_tick UART:send_data|tx_clk_tick
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name RST RST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.369
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.369             -25.129 UART:send_data|tx_clk_tick 
    Info (332119):    -6.075             -77.190 CLK 
Info (332146): Worst-case hold slack is 1.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.094               0.000 UART:send_data|tx_clk_tick 
    Info (332119):     1.947               0.000 CLK 
Info (332146): Worst-case recovery slack is -9.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.911             -47.904 UART:send_data|tx_clk_tick 
    Info (332119):    -5.584             -78.176 CLK 
Info (332146): Worst-case removal slack is 2.786
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.786               0.000 UART:send_data|tx_clk_tick 
    Info (332119):     5.522               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):    -2.289              -2.289 RST 
    Info (332119):     0.230               0.000 UART:send_data|tx_clk_tick 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Mon Mar 24 21:01:52 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


