TimeQuest Timing Analyzer report for processor
Fri Mar 25 21:01:28 2016
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'proc:p|regn:reg_IR|Q[6]'
 13. Slow Model Setup: 'proc:p|regn:reg_ADDR|Q[12]'
 14. Slow Model Hold: 'proc:p|regn:reg_IR|Q[6]'
 15. Slow Model Hold: 'CLOCK_50'
 16. Slow Model Hold: 'proc:p|regn:reg_ADDR|Q[12]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'proc:p|regn:reg_ADDR|Q[12]'
 19. Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Setup: 'proc:p|regn:reg_IR|Q[6]'
 31. Fast Model Setup: 'proc:p|regn:reg_ADDR|Q[12]'
 32. Fast Model Hold: 'proc:p|regn:reg_IR|Q[6]'
 33. Fast Model Hold: 'CLOCK_50'
 34. Fast Model Hold: 'proc:p|regn:reg_ADDR|Q[12]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'proc:p|regn:reg_ADDR|Q[12]'
 37. Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
; proc:p|regn:reg_ADDR|Q[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:p|regn:reg_ADDR|Q[12] } ;
; proc:p|regn:reg_IR|Q[6]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:p|regn:reg_IR|Q[6] }    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+-------------+-----------------+-------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                    ;
+-------------+-----------------+-------------------------+-------------------------+
; 170.07 MHz  ; 170.07 MHz      ; CLOCK_50                ;                         ;
; 2976.19 MHz ; 191.64 MHz      ; proc:p|regn:reg_IR|Q[6] ; limit due to hold check ;
+-------------+-----------------+-------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -8.792 ; -1589.724     ;
; proc:p|regn:reg_IR|Q[6]    ; -4.168 ; -79.744       ;
; proc:p|regn:reg_ADDR|Q[12] ; -0.692 ; -4.763        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[6]    ; -2.609 ; -35.705       ;
; CLOCK_50                   ; -1.315 ; -36.835       ;
; proc:p|regn:reg_ADDR|Q[12] ; -0.802 ; -8.532        ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -2.000 ; -484.380      ;
; proc:p|regn:reg_ADDR|Q[12] ; 0.500  ; 0.000         ;
; proc:p|regn:reg_IR|Q[6]    ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                            ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; -8.792 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 7.181      ;
; -8.659 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 7.196      ;
; -8.650 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 7.049      ;
; -8.633 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 7.022      ;
; -8.600 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 7.129      ;
; -8.562 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.951      ;
; -8.541 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.926      ;
; -8.501 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.887      ;
; -8.500 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 7.037      ;
; -8.491 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.880      ;
; -8.491 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.890      ;
; -8.460 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.142     ; 6.854      ;
; -8.457 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.847      ;
; -8.441 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.970      ;
; -8.433 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.950      ;
; -8.429 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 6.966      ;
; -8.420 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.809      ;
; -8.420 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.819      ;
; -8.382 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.767      ;
; -8.370 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.899      ;
; -8.358 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 6.895      ;
; -8.349 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.738      ;
; -8.349 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.748      ;
; -8.348 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.879      ;
; -8.342 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.728      ;
; -8.327 ; proc:p|BusSel[1] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.994     ; 6.869      ;
; -8.311 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.696      ;
; -8.299 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.828      ;
; -8.298 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.688      ;
; -8.287 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 6.824      ;
; -8.278 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.667      ;
; -8.278 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.677      ;
; -8.274 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.791      ;
; -8.272 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.657      ;
; -8.271 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.657      ;
; -8.262 ; proc:p|BusSel[6] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.652      ;
; -8.242 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.140     ; 6.638      ;
; -8.240 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.625      ;
; -8.228 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.757      ;
; -8.227 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.617      ;
; -8.216 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 6.753      ;
; -8.207 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.606      ;
; -8.203 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.720      ;
; -8.203 ; proc:p|BusSel[0] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.002     ; 6.737      ;
; -8.200 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.586      ;
; -8.198 ; proc:p|BusSel[5] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.132     ; 6.602      ;
; -8.189 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.720      ;
; -8.170 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.145     ; 6.561      ;
; -8.169 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.554      ;
; -8.168 ; proc:p|BusSel[7] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.558      ;
; -8.166 ; proc:p|BusSel[2] ; proc:p|regn:reg_DOUT|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.141     ; 6.561      ;
; -8.157 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.012     ; 7.181      ;
; -8.157 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.686      ;
; -8.156 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.546      ;
; -8.145 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.999     ; 6.682      ;
; -8.136 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.535      ;
; -8.132 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.649      ;
; -8.129 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.515      ;
; -8.125 ; proc:p|BusSel[3] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.141     ; 6.520      ;
; -8.118 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.649      ;
; -8.113 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.498      ;
; -8.109 ; proc:p|BusSel[1] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -1.992     ; 6.653      ;
; -8.101 ; proc:p|BusSel[4] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.014     ; 6.623      ;
; -8.091 ; proc:p|BusSel[2] ; proc:p|regn:reg_DOUT|Q[15] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.143     ; 6.484      ;
; -8.091 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[8]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.480      ;
; -8.090 ; proc:p|BusSel[2] ; proc:p|regn:reg_ADDR|Q[15] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.141     ; 6.485      ;
; -8.086 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.007     ; 6.615      ;
; -8.085 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.475      ;
; -8.076 ; proc:p|BusSel[8] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.145     ; 6.467      ;
; -8.065 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[8]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.464      ;
; -8.061 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.578      ;
; -8.058 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.443      ;
; -8.058 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.444      ;
; -8.054 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.439      ;
; -8.047 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.578      ;
; -8.044 ; proc:p|BusSel[6] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.144     ; 6.436      ;
; -8.042 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.427      ;
; -8.036 ; proc:p|BusSel[9] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.000     ; 6.572      ;
; -8.027 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.416      ;
; -8.024 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -1.864     ; 7.196      ;
; -8.023 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.145     ; 6.414      ;
; -8.020 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.147     ; 6.409      ;
; -8.017 ; proc:p|BusSel[2] ; proc:p|regn:reg_ADDR|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.142     ; 6.411      ;
; -8.015 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.002     ; 7.049      ;
; -8.014 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.146     ; 6.404      ;
; -7.999 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.384      ;
; -7.999 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.384      ;
; -7.998 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -2.012     ; 7.022      ;
; -7.994 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.137     ; 6.393      ;
; -7.990 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.019     ; 6.507      ;
; -7.987 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.150     ; 6.373      ;
; -7.985 ; proc:p|BusSel[0] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.000     ; 6.521      ;
; -7.980 ; proc:p|BusSel[5] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.130     ; 6.386      ;
; -7.978 ; proc:p|BusSel[0] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.509      ;
; -7.976 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.145     ; 6.367      ;
; -7.976 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.005     ; 6.507      ;
; -7.974 ; proc:p|BusSel[0] ; proc:p|regn:reg_DOUT|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.001     ; 6.509      ;
; -7.971 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.356      ;
; -7.967 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -2.151     ; 6.352      ;
; -7.965 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 1.000        ; -1.872     ; 7.129      ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:p|regn:reg_IR|Q[6]'                                                                                           ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -4.168 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.849      ;
; -4.124 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.805      ;
; -4.124 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.801      ;
; -4.122 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.799      ;
; -4.103 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.780      ;
; -4.089 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.770      ;
; -4.089 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.766      ;
; -4.073 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.750      ;
; -4.064 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.741      ;
; -4.013 ; proc:p|regn:reg_G|Q[7]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.694      ;
; -4.001 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.678      ;
; -3.960 ; proc:p|regn:reg_G|Q[10] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.641      ;
; -3.932 ; proc:p|regn:reg_G|Q[9]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.613      ;
; -3.871 ; proc:p|regn:reg_G|Q[14] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.552      ;
; -3.832 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.525      ;
; -3.803 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.002      ; 5.849      ;
; -3.788 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.481      ;
; -3.788 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.477      ;
; -3.786 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.475      ;
; -3.768 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.460      ;
; -3.767 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.456      ;
; -3.759 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.002      ; 5.805      ;
; -3.759 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.801      ;
; -3.757 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.799      ;
; -3.757 ; proc:p|regn:reg_G|Q[11] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.438      ;
; -3.753 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.019      ; 5.429      ;
; -3.753 ; proc:p|regn:reg_G|Q[12] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.446      ;
; -3.753 ; proc:p|regn:reg_G|Q[0]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.442      ;
; -3.745 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.608      ;
; -3.743 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.607      ;
; -3.741 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.048      ; 5.460      ;
; -3.741 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.457      ;
; -3.738 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.780      ;
; -3.737 ; proc:p|regn:reg_G|Q[4]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.426      ;
; -3.736 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.429      ;
; -3.728 ; proc:p|regn:reg_G|Q[6]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.417      ;
; -3.724 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 2.002      ; 5.770      ;
; -3.724 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.766      ;
; -3.724 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.416      ;
; -3.724 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.412      ;
; -3.722 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.410      ;
; -3.709 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.019      ; 5.385      ;
; -3.709 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.015      ; 5.381      ;
; -3.708 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.750      ;
; -3.707 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.015      ; 5.379      ;
; -3.706 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.381      ;
; -3.703 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.391      ;
; -3.703 ; proc:p|regn:reg_IR|Q[8] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.715      ; 5.075      ;
; -3.701 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.564      ;
; -3.701 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.560      ;
; -3.699 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 1.000        ; 1.998      ; 5.741      ;
; -3.699 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.558      ;
; -3.699 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.563      ;
; -3.699 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.559      ;
; -3.697 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.151      ; 5.388      ;
; -3.697 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.557      ;
; -3.697 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.048      ; 5.416      ;
; -3.697 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.044      ; 5.412      ;
; -3.697 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.413      ;
; -3.697 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.409      ;
; -3.695 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.150      ; 5.385      ;
; -3.695 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.044      ; 5.410      ;
; -3.695 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.407      ;
; -3.692 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.385      ;
; -3.692 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.142      ; 5.381      ;
; -3.690 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.142      ; 5.379      ;
; -3.689 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.381      ;
; -3.689 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.377      ;
; -3.688 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.015      ; 5.360      ;
; -3.680 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.539      ;
; -3.678 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.538      ;
; -3.677 ; proc:p|regn:reg_G|Q[7]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.370      ;
; -3.676 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.044      ; 5.391      ;
; -3.676 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.388      ;
; -3.674 ; proc:p|regn:reg_G|Q[12] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.019      ; 5.350      ;
; -3.674 ; proc:p|regn:reg_G|Q[0]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.015      ; 5.346      ;
; -3.673 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.361      ;
; -3.671 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.142      ; 5.360      ;
; -3.666 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.529      ;
; -3.666 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.525      ;
; -3.665 ; proc:p|regn:reg_G|Q[3]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.143      ; 5.354      ;
; -3.664 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.352      ;
; -3.664 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.050      ; 5.528      ;
; -3.664 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.046      ; 5.524      ;
; -3.662 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.337      ;
; -3.662 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.333      ;
; -3.662 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.048      ; 5.381      ;
; -3.662 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.044      ; 5.377      ;
; -3.662 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.049      ; 5.378      ;
; -3.662 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.045      ; 5.374      ;
; -3.660 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.133      ; 5.331      ;
; -3.658 ; proc:p|regn:reg_G|Q[4]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.015      ; 5.330      ;
; -3.657 ; proc:p|regn:reg_G|Q[12] ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.146      ; 5.350      ;
; -3.657 ; proc:p|regn:reg_G|Q[0]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.142      ; 5.346      ;
; -3.656 ; proc:p|regn:reg_G|Q[8]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.137      ; 5.337      ;
; -3.653 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.151      ; 5.344      ;
; -3.653 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.340      ;
; -3.652 ; proc:p|regn:reg_IR|Q[8] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 1.843      ; 5.041      ;
; -3.651 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.147      ; 5.338      ;
; -3.651 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 2.150      ; 5.341      ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:p|regn:reg_ADDR|Q[12]'                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; -0.692 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12] ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.744      ; 2.458      ;
; -0.626 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10] ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.608      ; 2.404      ;
; -0.613 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11] ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.608      ; 2.390      ;
; -0.546 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]  ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.728      ; 2.300      ;
; -0.507 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.637      ; 2.314      ;
; -0.496 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.637      ; 2.302      ;
; -0.479 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.625      ; 2.275      ;
; -0.472 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]  ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.744      ; 2.263      ;
; -0.457 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]  ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.721      ; 2.239      ;
; -0.394 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.773      ; 2.189      ;
; -0.392 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]  ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.596      ; 2.159      ;
; -0.350 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.757      ; 2.133      ;
; -0.346 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.773      ; 2.166      ;
; -0.317 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]  ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.657      ; 2.150      ;
; -0.161 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.627      ; 1.956      ;
; -0.130 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]  ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.656      ; 1.962      ;
; -0.090 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15] ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.656      ; 2.027      ;
; -0.075 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.751      ; 2.147      ;
; -0.073 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]  ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.598      ; 1.839      ;
; -0.063 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.750      ; 1.874      ;
; -0.053 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]  ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.657      ; 2.024      ;
; -0.052 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13] ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.655      ; 2.021      ;
; 0.012  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]  ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.722      ; 2.031      ;
; 0.050  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]  ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.757      ; 2.028      ;
; 0.052  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14] ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.757      ; 2.019      ;
; 0.108  ; regn:reg_SW|Q[12]                                                               ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.773      ; 1.687      ;
; 0.208  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.686      ; 1.792      ;
; 0.211  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.685      ; 1.755      ;
; 0.226  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.686      ; 1.636      ;
; 0.243  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.684      ; 1.755      ;
; 0.246  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.685      ; 1.615      ;
; 0.315  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.786      ; 1.792      ;
; 0.343  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.786      ; 1.757      ;
; 0.689  ; regn:reg_SW|Q[7]                                                                ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.621      ; 1.103      ;
; 0.701  ; regn:reg_SW|Q[10]                                                               ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.633      ; 1.102      ;
; 0.705  ; regn:reg_SW|Q[4]                                                                ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.628      ; 1.091      ;
; 0.708  ; regn:reg_SW|Q[11]                                                               ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.633      ; 1.094      ;
; 0.721  ; regn:reg_SW|Q[15]                                                               ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.685      ; 1.245      ;
; 0.723  ; regn:reg_SW|Q[2]                                                                ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.686      ; 1.277      ;
; 0.731  ; regn:reg_SW|Q[0]                                                                ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.686      ; 1.131      ;
; 0.754  ; regn:reg_SW|Q[13]                                                               ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.684      ; 1.244      ;
; 0.760  ; regn:reg_SW|Q[6]                                                                ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.685      ; 1.101      ;
; 0.791  ; regn:reg_SW|Q[5]                                                                ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.752      ; 1.282      ;
; 0.811  ; regn:reg_SW|Q[9]                                                                ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.756      ; 0.971      ;
; 0.828  ; regn:reg_SW|Q[1]                                                                ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.786      ; 1.279      ;
; 0.845  ; regn:reg_SW|Q[3]                                                                ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.755      ; 0.971      ;
; 0.849  ; regn:reg_SW|Q[8]                                                                ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.770      ; 0.968      ;
; 0.859  ; regn:reg_SW|Q[14]                                                               ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 1.786      ; 1.241      ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:p|regn:reg_IR|Q[6]'                                                                                                         ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.609 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.669      ; 2.310      ;
; -2.582 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.669      ; 2.337      ;
; -2.474 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.534      ; 2.310      ;
; -2.447 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.534      ; 2.337      ;
; -2.283 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.699      ; 2.666      ;
; -2.148 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.564      ; 2.666      ;
; -2.109 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.669      ; 2.310      ;
; -2.082 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.669      ; 2.337      ;
; -1.974 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.534      ; 2.310      ;
; -1.947 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.534      ; 2.337      ;
; -1.841 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.674      ; 3.083      ;
; -1.814 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.809      ; 3.245      ;
; -1.783 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.699      ; 2.666      ;
; -1.706 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.539      ; 3.083      ;
; -1.679 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.674      ; 3.245      ;
; -1.673 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.673      ; 3.250      ;
; -1.648 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.564      ; 2.666      ;
; -1.599 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.721      ; 3.372      ;
; -1.597 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.722      ; 3.375      ;
; -1.595 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.720      ; 3.375      ;
; -1.568 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.679      ; 3.361      ;
; -1.538 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.538      ; 3.250      ;
; -1.535 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.674      ; 3.389      ;
; -1.523 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.819      ; 3.546      ;
; -1.518 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.677      ; 3.409      ;
; -1.464 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.586      ; 3.372      ;
; -1.462 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.587      ; 3.375      ;
; -1.460 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.585      ; 3.375      ;
; -1.450 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.722      ; 3.522      ;
; -1.448 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.721      ; 3.523      ;
; -1.433 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.544      ; 3.361      ;
; -1.400 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.539      ; 3.389      ;
; -1.388 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.684      ; 3.546      ;
; -1.383 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.542      ; 3.409      ;
; -1.364 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.822      ; 3.708      ;
; -1.357 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.823      ; 3.716      ;
; -1.341 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.674      ; 3.083      ;
; -1.315 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.587      ; 3.522      ;
; -1.314 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.809      ; 3.245      ;
; -1.313 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.586      ; 3.523      ;
; -1.300 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.823      ; 3.773      ;
; -1.295 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.809      ; 3.764      ;
; -1.281 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.818      ; 3.787      ;
; -1.275 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.809      ; 3.784      ;
; -1.229 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.687      ; 3.708      ;
; -1.222 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.688      ; 3.716      ;
; -1.206 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.539      ; 3.083      ;
; -1.198 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.691      ; 3.743      ;
; -1.179 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.674      ; 3.245      ;
; -1.173 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.673      ; 3.250      ;
; -1.165 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.688      ; 3.773      ;
; -1.160 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.674      ; 3.764      ;
; -1.146 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.683      ; 3.787      ;
; -1.140 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.674      ; 3.784      ;
; -1.099 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.721      ; 3.372      ;
; -1.097 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.722      ; 3.375      ;
; -1.095 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.720      ; 3.375      ;
; -1.068 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.679      ; 3.361      ;
; -1.063 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 4.556      ; 3.743      ;
; -1.038 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.538      ; 3.250      ;
; -1.035 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.674      ; 3.389      ;
; -1.023 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.819      ; 3.546      ;
; -1.018 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.677      ; 3.409      ;
; -0.964 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.586      ; 3.372      ;
; -0.962 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.587      ; 3.375      ;
; -0.960 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.585      ; 3.375      ;
; -0.950 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.722      ; 3.522      ;
; -0.948 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.721      ; 3.523      ;
; -0.933 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.544      ; 3.361      ;
; -0.900 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.539      ; 3.389      ;
; -0.888 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.684      ; 3.546      ;
; -0.883 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.542      ; 3.409      ;
; -0.864 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.822      ; 3.708      ;
; -0.857 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.823      ; 3.716      ;
; -0.815 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.587      ; 3.522      ;
; -0.813 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.586      ; 3.523      ;
; -0.800 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.823      ; 3.773      ;
; -0.795 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.809      ; 3.764      ;
; -0.781 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.818      ; 3.787      ;
; -0.775 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.809      ; 3.784      ;
; -0.729 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.687      ; 3.708      ;
; -0.722 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.688      ; 3.716      ;
; -0.698 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.691      ; 3.743      ;
; -0.665 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.688      ; 3.773      ;
; -0.660 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.674      ; 3.764      ;
; -0.646 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.683      ; 3.787      ;
; -0.640 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.674      ; 3.784      ;
; -0.563 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 4.556      ; 3.743      ;
; 0.177  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[7]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.992      ; 2.169      ;
; 0.202  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[7]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.992      ; 2.194      ;
; 0.236  ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RGin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.733      ; 1.969      ;
; 0.286  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[4]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.856      ; 2.142      ;
; 0.351  ; proc:p|upcount:Tstep|Q[2] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.710      ; 2.061      ;
; 0.370  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[7]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.992      ; 2.362      ;
; 0.388  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[6]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.904      ; 2.292      ;
; 0.394  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.904      ; 2.298      ;
; 0.399  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[2]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.905      ; 2.304      ;
; 0.408  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[2]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.905      ; 2.313      ;
; 0.411  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[0]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.903      ; 2.314      ;
; 0.424  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[0]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 1.903      ; 2.327      ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                 ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.315 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 2.974      ; 2.175      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[9]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[10]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[11]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[12]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[13]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[14]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.314 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[15]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.676      ; 1.878      ;
; -1.313 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 2.974      ; 2.177      ;
; -1.313 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 2.974      ; 2.177      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[0]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[1]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[2]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[3]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[4]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[5]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[6]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[7]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -1.311 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[8]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 1.883      ;
; -0.935 ; proc:p|regn:reg_ADDR|Q[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.733      ; 2.282      ;
; -0.815 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 2.974      ; 2.175      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[9]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[10]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[11]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[12]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[13]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[14]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.814 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[15]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.676      ; 1.878      ;
; -0.813 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 2.974      ; 2.177      ;
; -0.813 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 2.974      ; 2.177      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[0]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[1]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[2]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[3]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[4]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[5]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[6]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[7]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.811 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[8]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 1.883      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.528 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.666      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.523 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.678      ; 2.671      ;
; -0.435 ; proc:p|regn:reg_ADDR|Q[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.733      ; 2.282      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.269 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.924      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.246 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 2.677      ; 2.947      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.028 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.666      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; -0.023 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.678      ; 2.671      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.231  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.924      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.254  ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 2.677      ; 2.947      ;
; 0.391  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[1]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[2]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[0]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; proc:p|regn:reg_DOUT|Q[12] ; regn:reg_LED|Q[12]                                                                                ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:p|regn:reg_ADDR|Q[12]'                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; -0.802 ; regn:reg_SW|Q[8]                                                                ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.770      ; 0.968      ;
; -0.785 ; regn:reg_SW|Q[9]                                                                ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.756      ; 0.971      ;
; -0.784 ; regn:reg_SW|Q[3]                                                                ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.755      ; 0.971      ;
; -0.584 ; regn:reg_SW|Q[6]                                                                ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.685      ; 1.101      ;
; -0.555 ; regn:reg_SW|Q[0]                                                                ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.686      ; 1.131      ;
; -0.545 ; regn:reg_SW|Q[14]                                                               ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.786      ; 1.241      ;
; -0.539 ; regn:reg_SW|Q[11]                                                               ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.633      ; 1.094      ;
; -0.537 ; regn:reg_SW|Q[4]                                                                ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.628      ; 1.091      ;
; -0.531 ; regn:reg_SW|Q[10]                                                               ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.633      ; 1.102      ;
; -0.518 ; regn:reg_SW|Q[7]                                                                ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.621      ; 1.103      ;
; -0.507 ; regn:reg_SW|Q[1]                                                                ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.786      ; 1.279      ;
; -0.470 ; regn:reg_SW|Q[5]                                                                ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.752      ; 1.282      ;
; -0.440 ; regn:reg_SW|Q[15]                                                               ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.685      ; 1.245      ;
; -0.440 ; regn:reg_SW|Q[13]                                                               ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.684      ; 1.244      ;
; -0.409 ; regn:reg_SW|Q[2]                                                                ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.686      ; 1.277      ;
; -0.086 ; regn:reg_SW|Q[12]                                                               ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.773      ; 1.687      ;
; -0.070 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.685      ; 1.615      ;
; -0.050 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.686      ; 1.636      ;
; -0.029 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.786      ; 1.757      ;
; 0.006  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.786      ; 1.792      ;
; 0.070  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.685      ; 1.755      ;
; 0.071  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.684      ; 1.755      ;
; 0.106  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.686      ; 1.792      ;
; 0.124  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.750      ; 1.874      ;
; 0.241  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]  ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.598      ; 1.839      ;
; 0.262  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14] ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.757      ; 2.019      ;
; 0.271  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]  ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.757      ; 2.028      ;
; 0.306  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]  ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.656      ; 1.962      ;
; 0.309  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]  ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.722      ; 2.031      ;
; 0.329  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.627      ; 1.956      ;
; 0.366  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13] ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.655      ; 2.021      ;
; 0.367  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]  ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.657      ; 2.024      ;
; 0.371  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15] ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.656      ; 2.027      ;
; 0.376  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.757      ; 2.133      ;
; 0.393  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.773      ; 2.166      ;
; 0.396  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.751      ; 2.147      ;
; 0.416  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.773      ; 2.189      ;
; 0.493  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]  ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.657      ; 2.150      ;
; 0.518  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]  ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.721      ; 2.239      ;
; 0.519  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]  ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.744      ; 2.263      ;
; 0.563  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]  ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.596      ; 2.159      ;
; 0.572  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]  ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.728      ; 2.300      ;
; 0.650  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.625      ; 2.275      ;
; 0.665  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.637      ; 2.302      ;
; 0.677  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.637      ; 2.314      ;
; 0.714  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12] ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.744      ; 2.458      ;
; 0.782  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11] ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.608      ; 2.390      ;
; 0.796  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10] ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 1.608      ; 2.404      ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:p|regn:reg_ADDR|Q[12]'                                                                  ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[10]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[10]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[11]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[11]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[12]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[12]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[13]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[13]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[14]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[14]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[14]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[14]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[15]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[15]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[8]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[8]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[9]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[9]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; p|reg_ADDR|Q[12]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; p|reg_ADDR|Q[12]|regout  ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'                                                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.060 ; -0.060 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.257 ; -0.257 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.247 ; -0.247 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.186  ; 0.186  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.471  ; 0.471  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.157  ; 0.157  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.168  ; 0.168  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.629  ; 0.629  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.719  ; 0.719  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.712  ; 0.712  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.695  ; 0.695  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.181  ; 0.181  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.490  ; 0.490  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.426  ; 4.426  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.185  ; 4.185  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.487  ; 0.487  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.290  ; 0.290  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.487  ; 0.487  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.477  ; 0.477  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.044  ; 0.044  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.241 ; -0.241 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.073  ; 0.073  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.399 ; -0.399 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.489 ; -0.489 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.482 ; -0.482 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.465 ; -0.465 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.049  ; 0.049  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.260 ; -0.260 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -4.196 ; -4.196 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -4.329 ; -4.329 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.955 ; -3.955 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 7.947  ; 7.947  ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 8.760  ; 8.760  ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 7.596  ; 7.596  ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 8.709  ; 8.709  ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 8.278  ; 8.278  ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 8.517  ; 8.517  ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 8.102  ; 8.102  ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 8.102  ; 8.102  ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 7.754  ; 7.754  ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 7.606  ; 7.606  ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 7.584  ; 7.584  ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 7.285  ; 7.285  ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 7.659  ; 7.659  ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 7.628  ; 7.628  ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 7.638  ; 7.638  ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 7.621  ; 7.621  ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 7.511  ; 7.511  ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 7.601  ; 7.601  ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 7.638  ; 7.638  ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 7.360  ; 7.360  ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 7.366  ; 7.366  ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 7.490  ; 7.490  ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 7.799  ; 7.799  ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 7.622  ; 7.622  ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 7.796  ; 7.796  ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 7.579  ; 7.579  ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 7.754  ; 7.754  ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 7.777  ; 7.777  ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 7.756  ; 7.756  ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 7.799  ; 7.799  ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 9.102  ; 9.102  ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 9.102  ; 9.102  ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.406  ; 8.406  ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 8.427  ; 8.427  ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 10.237 ; 10.237 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.046  ; 8.046  ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 7.837  ; 7.837  ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.252  ; 8.252  ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.340  ; 8.340  ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.291  ; 8.291  ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.024  ; 8.024  ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.113  ; 8.113  ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 8.024  ; 8.024  ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.557  ; 7.557  ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 7.748  ; 7.748  ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.779  ; 7.779  ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.786  ; 7.786  ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.082  ; 8.082  ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.012  ; 8.012  ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 10.237 ; 10.237 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;        ; 7.667  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;        ; 7.667  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 7.667  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 7.667  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 7.596 ; 7.596 ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 7.947 ; 7.947 ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 8.760 ; 8.760 ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 7.596 ; 7.596 ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 8.709 ; 8.709 ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 9.083 ; 9.083 ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 8.278 ; 8.278 ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 8.517 ; 8.517 ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 7.285 ; 7.285 ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 8.102 ; 8.102 ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 7.754 ; 7.754 ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 7.606 ; 7.606 ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 7.584 ; 7.584 ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 7.285 ; 7.285 ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 7.659 ; 7.659 ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 7.628 ; 7.628 ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 7.360 ; 7.360 ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 7.621 ; 7.621 ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 7.511 ; 7.511 ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 7.601 ; 7.601 ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 7.638 ; 7.638 ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 7.360 ; 7.360 ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 7.366 ; 7.366 ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 7.490 ; 7.490 ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 7.579 ; 7.579 ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 7.622 ; 7.622 ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 7.796 ; 7.796 ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 7.579 ; 7.579 ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 7.754 ; 7.754 ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 7.777 ; 7.777 ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 7.756 ; 7.756 ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 7.799 ; 7.799 ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 8.406 ; 8.406 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 9.102 ; 9.102 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.406 ; 8.406 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 8.427 ; 8.427 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 7.557 ; 7.557 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.194 ; 8.194 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.046 ; 8.046 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 7.837 ; 7.837 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.252 ; 8.252 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.340 ; 8.340 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.291 ; 8.291 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.024 ; 8.024 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.113 ; 8.113 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 8.024 ; 8.024 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.557 ; 7.557 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 7.748 ; 7.748 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.779 ; 7.779 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.168 ; 8.168 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.786 ; 7.786 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.082 ; 8.082 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.012 ; 8.012 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 9.131 ; 9.131 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 7.667 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 7.667 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 7.667 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 7.667 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.470 ; -610.331      ;
; proc:p|regn:reg_IR|Q[6]    ; -1.721 ; -30.054       ;
; proc:p|regn:reg_ADDR|Q[12] ; 0.141  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[6]    ; -1.471 ; -22.871       ;
; CLOCK_50                   ; -0.962 ; -34.941       ;
; proc:p|regn:reg_ADDR|Q[12] ; -0.248 ; -2.255        ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -2.000 ; -484.380      ;
; proc:p|regn:reg_ADDR|Q[12] ; 0.500  ; 0.000         ;
; proc:p|regn:reg_IR|Q[6]    ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                            ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; -3.470 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 3.193      ;
; -3.457 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 3.172      ;
; -3.391 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 3.165      ;
; -3.381 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 3.160      ;
; -3.376 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 3.099      ;
; -3.368 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 3.081      ;
; -3.363 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 3.078      ;
; -3.353 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 3.065      ;
; -3.341 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 3.064      ;
; -3.328 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 3.043      ;
; -3.326 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.814     ; 3.044      ;
; -3.308 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.766     ; 3.074      ;
; -3.306 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 3.029      ;
; -3.297 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 3.071      ;
; -3.293 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 3.008      ;
; -3.288 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 3.067      ;
; -3.287 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 3.066      ;
; -3.284 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 3.001      ;
; -3.274 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.987      ;
; -3.271 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 2.994      ;
; -3.262 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 3.036      ;
; -3.259 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.971      ;
; -3.258 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.973      ;
; -3.252 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 3.031      ;
; -3.250 ; proc:p|BusSel[1] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.750     ; 3.032      ;
; -3.239 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.952      ;
; -3.236 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 2.959      ;
; -3.235 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.812     ; 2.955      ;
; -3.227 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 3.001      ;
; -3.226 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.938      ;
; -3.226 ; proc:p|BusSel[6] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.941      ;
; -3.224 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.936      ;
; -3.223 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.938      ;
; -3.217 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.996      ;
; -3.214 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.766     ; 2.980      ;
; -3.204 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.917      ;
; -3.201 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 2.924      ;
; -3.197 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.913      ;
; -3.195 ; proc:p|BusSel[0] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.755     ; 2.972      ;
; -3.194 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.973      ;
; -3.193 ; proc:p|BusSel[5] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.806     ; 2.919      ;
; -3.192 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 2.966      ;
; -3.190 ; proc:p|BusSel[2] ; proc:p|regn:reg_DOUT|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.812     ; 2.910      ;
; -3.190 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 2.907      ;
; -3.189 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.901      ;
; -3.188 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.903      ;
; -3.182 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.961      ;
; -3.179 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.766     ; 2.945      ;
; -3.177 ; proc:p|BusSel[4] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.763     ; 2.946      ;
; -3.169 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.882      ;
; -3.166 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[8]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 2.889      ;
; -3.159 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.938      ;
; -3.159 ; proc:p|BusSel[1] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.748     ; 2.943      ;
; -3.159 ; proc:p|BusSel[7] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.874      ;
; -3.157 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 2.931      ;
; -3.156 ; proc:p|BusSel[5] ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.808     ; 2.880      ;
; -3.155 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 2.872      ;
; -3.155 ; proc:p|BusSel[8] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.871      ;
; -3.154 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.866      ;
; -3.153 ; proc:p|BusSel[3] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.812     ; 2.873      ;
; -3.153 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[8]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.868      ;
; -3.147 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.926      ;
; -3.144 ; proc:p|BusSel[9] ; proc:p|regn:reg_4|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.750     ; 2.926      ;
; -3.144 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.766     ; 2.910      ;
; -3.143 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.859      ;
; -3.142 ; proc:p|BusSel[2] ; proc:p|regn:reg_DOUT|Q[15] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 2.859      ;
; -3.135 ; proc:p|BusSel[6] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 2.852      ;
; -3.134 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[10]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.847      ;
; -3.134 ; proc:p|BusSel[0] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.757     ; 2.909      ;
; -3.132 ; proc:p|BusSel[2] ; proc:p|regn:reg_ADDR|Q[15] ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.812     ; 2.852      ;
; -3.132 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.844      ;
; -3.131 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.809     ; 2.854      ;
; -3.129 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.822     ; 2.839      ;
; -3.127 ; proc:p|BusSel[0] ; proc:p|regn:reg_DOUT|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.906      ;
; -3.124 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.903      ;
; -3.123 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.822     ; 2.833      ;
; -3.122 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.822     ; 2.832      ;
; -3.122 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.822     ; 2.832      ;
; -3.122 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.758     ; 2.896      ;
; -3.121 ; proc:p|BusSel[5] ; proc:p|regn:reg_1|Q[2]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.808     ; 2.845      ;
; -3.120 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[12]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.815     ; 2.837      ;
; -3.120 ; proc:p|BusSel[0] ; proc:p|regn:reg_0|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.763     ; 2.889      ;
; -3.118 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.817     ; 2.833      ;
; -3.113 ; proc:p|BusSel[0] ; proc:p|regn:reg_3|Q[7]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.763     ; 2.882      ;
; -3.112 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.891      ;
; -3.110 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.823      ;
; -3.109 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.766     ; 2.875      ;
; -3.108 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[2]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.824      ;
; -3.104 ; proc:p|BusSel[0] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.883      ;
; -3.103 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.819      ;
; -3.102 ; proc:p|BusSel[5] ; proc:p|regn:reg_6|Q[15]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.804     ; 2.830      ;
; -3.102 ; proc:p|BusSel[7] ; proc:p|regn:reg_1|Q[14]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.815      ;
; -3.099 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.819     ; 2.812      ;
; -3.097 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[13]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.820     ; 2.809      ;
; -3.096 ; proc:p|BusSel[2] ; proc:p|regn:reg_ADDR|Q[5]  ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.813     ; 2.815      ;
; -3.094 ; proc:p|BusSel[1] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.752     ; 2.874      ;
; -3.094 ; proc:p|BusSel[8] ; proc:p|regn:reg_1|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.818     ; 2.808      ;
; -3.089 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[11]    ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.753     ; 2.868      ;
; -3.088 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[5]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.814     ; 2.806      ;
; -3.088 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[9]     ; proc:p|regn:reg_IR|Q[6] ; CLOCK_50    ; 0.500        ; -0.816     ; 2.804      ;
+--------+------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:p|regn:reg_IR|Q[6]'                                                                                           ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -1.721 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.632      ;
; -1.694 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.601      ;
; -1.692 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.599      ;
; -1.684 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.591      ;
; -1.667 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.578      ;
; -1.662 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.569      ;
; -1.661 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.568      ;
; -1.656 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.563      ;
; -1.651 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.562      ;
; -1.647 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.803      ; 2.554      ;
; -1.636 ; proc:p|regn:reg_G|Q[7]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.547      ;
; -1.586 ; proc:p|regn:reg_G|Q[10] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.497      ;
; -1.578 ; proc:p|regn:reg_G|Q[9]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.489      ;
; -1.574 ; proc:p|regn:reg_G|Q[14] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.485      ;
; -1.519 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.447      ;
; -1.518 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.817      ; 2.441      ;
; -1.517 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.521      ;
; -1.512 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.517      ;
; -1.512 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.779      ; 2.445      ;
; -1.510 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.778      ; 2.445      ;
; -1.510 ; proc:p|regn:reg_G|Q[11] ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.421      ;
; -1.492 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.416      ;
; -1.491 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.410      ;
; -1.490 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.414      ;
; -1.490 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.490      ;
; -1.489 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.408      ;
; -1.488 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.488      ;
; -1.487 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.815      ; 2.408      ;
; -1.485 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.486      ;
; -1.485 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.414      ;
; -1.483 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.484      ;
; -1.483 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.412      ;
; -1.483 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.414      ;
; -1.482 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.406      ;
; -1.481 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.766      ; 2.397      ;
; -1.481 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.400      ;
; -1.481 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.412      ;
; -1.480 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.480      ;
; -1.479 ; proc:p|regn:reg_G|Q[13] ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.808      ; 2.391      ;
; -1.476 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.809      ; 2.388      ;
; -1.475 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.476      ;
; -1.475 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.404      ;
; -1.473 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.404      ;
; -1.467 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.820      ; 2.390      ;
; -1.465 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.393      ;
; -1.464 ; proc:p|regn:reg_G|Q[13] ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.819      ; 2.385      ;
; -1.464 ; proc:p|regn:reg_G|Q[15] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.817      ; 2.387      ;
; -1.463 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.467      ;
; -1.462 ; proc:p|regn:reg_G|Q[8]  ; proc:p|Rin[3]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.807      ; 2.373      ;
; -1.460 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.384      ;
; -1.460 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.811      ; 2.377      ;
; -1.459 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.383      ;
; -1.459 ; proc:p|regn:reg_G|Q[6]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.378      ;
; -1.458 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.463      ;
; -1.458 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.779      ; 2.391      ;
; -1.458 ; proc:p|regn:reg_G|Q[4]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.377      ;
; -1.458 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.458      ;
; -1.458 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.811      ; 2.375      ;
; -1.457 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.457      ;
; -1.456 ; proc:p|regn:reg_G|Q[15] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.778      ; 2.391      ;
; -1.454 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.762      ; 2.366      ;
; -1.454 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.378      ;
; -1.453 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.454      ;
; -1.453 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.382      ;
; -1.453 ; proc:p|regn:reg_G|Q[0]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.372      ;
; -1.452 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.453      ;
; -1.452 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.381      ;
; -1.452 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.762      ; 2.364      ;
; -1.452 ; proc:p|regn:reg_G|Q[5]  ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.804      ; 2.360      ;
; -1.452 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.452      ;
; -1.451 ; proc:p|regn:reg_G|Q[6]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.382      ;
; -1.450 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[3] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.811      ; 2.367      ;
; -1.450 ; proc:p|regn:reg_G|Q[4]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.381      ;
; -1.450 ; proc:p|regn:reg_G|Q[1]  ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.804      ; 2.358      ;
; -1.449 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.805      ; 2.357      ;
; -1.449 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.377      ;
; -1.448 ; proc:p|regn:reg_G|Q[12] ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.817      ; 2.371      ;
; -1.447 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.805      ; 2.355      ;
; -1.447 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.451      ;
; -1.447 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.448      ;
; -1.447 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.376      ;
; -1.445 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.369      ;
; -1.445 ; proc:p|regn:reg_G|Q[0]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.376      ;
; -1.444 ; proc:p|regn:reg_G|Q[3]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.813      ; 2.363      ;
; -1.444 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[4] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.762      ; 2.356      ;
; -1.443 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[5]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.443      ;
; -1.442 ; proc:p|regn:reg_G|Q[2]  ; proc:p|Rin[7]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.804      ; 2.350      ;
; -1.442 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.447      ;
; -1.442 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.779      ; 2.375      ;
; -1.440 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.816      ; 2.359      ;
; -1.440 ; proc:p|regn:reg_G|Q[12] ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.778      ; 2.375      ;
; -1.439 ; proc:p|regn:reg_G|Q[2]  ; proc:p|BusSel[5] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.805      ; 2.347      ;
; -1.438 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[1]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.776      ; 2.439      ;
; -1.438 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[6]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.775      ; 2.367      ;
; -1.438 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[6] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.816      ; 2.357      ;
; -1.437 ; proc:p|regn:reg_G|Q[5]  ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.815      ; 2.354      ;
; -1.436 ; proc:p|regn:reg_G|Q[3]  ; proc:p|Rin[0]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.774      ; 2.367      ;
; -1.435 ; proc:p|regn:reg_G|Q[1]  ; proc:p|BusSel[8] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.815      ; 2.352      ;
; -1.434 ; proc:p|regn:reg_G|Q[7]  ; proc:p|Rin[2]    ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.780      ; 2.362      ;
; -1.433 ; proc:p|regn:reg_G|Q[7]  ; proc:p|BusSel[2] ; CLOCK_50     ; proc:p|regn:reg_IR|Q[6] ; 0.500        ; 0.817      ; 2.356      ;
+--------+-------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:p|regn:reg_ADDR|Q[12]'                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; 0.141 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12] ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.699      ; 1.155      ;
; 0.184 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10] ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.645      ; 1.117      ;
; 0.196 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11] ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.645      ; 1.105      ;
; 0.218 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]  ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.690      ; 1.072      ;
; 0.253 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]  ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.700      ; 1.051      ;
; 0.264 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]  ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.682      ; 1.030      ;
; 0.282 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.686      ; 1.060      ;
; 0.291 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]  ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.638      ; 1.001      ;
; 0.295 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.686      ; 1.047      ;
; 0.301 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.679      ; 1.032      ;
; 0.335 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.740      ; 1.002      ;
; 0.343 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]  ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.674      ; 0.991      ;
; 0.352 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.731      ; 0.979      ;
; 0.353 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.741      ; 0.992      ;
; 0.407 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]  ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.673      ; 0.925      ;
; 0.436 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15] ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.673      ; 0.944      ;
; 0.442 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.679      ; 0.890      ;
; 0.445 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]  ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.638      ; 0.846      ;
; 0.455 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13] ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.672      ; 0.941      ;
; 0.468 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]  ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.674      ; 0.931      ;
; 0.474 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.723      ; 0.973      ;
; 0.476 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]  ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.682      ; 0.930      ;
; 0.478 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.723      ; 0.857      ;
; 0.496 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14] ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.706      ; 0.933      ;
; 0.506 ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]  ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.705      ; 0.925      ;
; 0.521 ; regn:reg_SW|Q[12]                                                               ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.740      ; 0.816      ;
; 0.617 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.714      ; 0.804      ;
; 0.618 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.715      ; 0.822      ;
; 0.622 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.715      ; 0.753      ;
; 0.631 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.713      ; 0.806      ;
; 0.632 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.714      ; 0.741      ;
; 0.657 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.746      ; 0.815      ;
; 0.667 ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.747      ; 0.803      ;
; 0.783 ; regn:reg_SW|Q[7]                                                                ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.675      ; 0.546      ;
; 0.792 ; regn:reg_SW|Q[10]                                                               ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.684      ; 0.548      ;
; 0.795 ; regn:reg_SW|Q[4]                                                                ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.680      ; 0.538      ;
; 0.800 ; regn:reg_SW|Q[11]                                                               ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.684      ; 0.540      ;
; 0.808 ; regn:reg_SW|Q[15]                                                               ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.714      ; 0.613      ;
; 0.811 ; regn:reg_SW|Q[0]                                                                ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.715      ; 0.564      ;
; 0.815 ; regn:reg_SW|Q[2]                                                                ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.715      ; 0.625      ;
; 0.824 ; regn:reg_SW|Q[13]                                                               ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.713      ; 0.613      ;
; 0.827 ; regn:reg_SW|Q[5]                                                                ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.724      ; 0.621      ;
; 0.828 ; regn:reg_SW|Q[6]                                                                ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.714      ; 0.545      ;
; 0.838 ; regn:reg_SW|Q[9]                                                                ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.730      ; 0.492      ;
; 0.849 ; regn:reg_SW|Q[3]                                                                ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.729      ; 0.492      ;
; 0.852 ; regn:reg_SW|Q[8]                                                                ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.738      ; 0.490      ;
; 0.852 ; regn:reg_SW|Q[1]                                                                ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.746      ; 0.620      ;
; 0.864 ; regn:reg_SW|Q[14]                                                               ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 1.000        ; 0.747      ; 0.606      ;
+-------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:p|regn:reg_IR|Q[6]'                                                                                                         ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.471 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.402      ; 1.072      ;
; -1.457 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.402      ; 1.086      ;
; -1.408 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.339      ; 1.072      ;
; -1.394 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.339      ; 1.086      ;
; -1.308 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.422      ; 1.255      ;
; -1.245 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.359      ; 1.255      ;
; -1.143 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.405      ; 1.403      ;
; -1.114 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.459      ; 1.486      ;
; -1.080 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.342      ; 1.403      ;
; -1.059 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.403      ; 1.485      ;
; -1.051 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.396      ; 1.486      ;
; -1.031 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.430      ; 1.540      ;
; -1.030 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.429      ; 1.540      ;
; -1.030 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.431      ; 1.542      ;
; -1.016 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.404      ; 1.529      ;
; -1.012 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.468      ; 1.597      ;
; -0.996 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.340      ; 1.485      ;
; -0.996 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.409      ; 1.554      ;
; -0.971 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.402      ; 1.072      ;
; -0.968 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.367      ; 1.540      ;
; -0.967 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.366      ; 1.540      ;
; -0.967 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.368      ; 1.542      ;
; -0.960 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.431      ; 1.612      ;
; -0.957 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.402      ; 1.086      ;
; -0.956 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.431      ; 1.616      ;
; -0.953 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.341      ; 1.529      ;
; -0.949 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.405      ; 1.597      ;
; -0.946 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.470      ; 1.665      ;
; -0.944 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.405      ; 1.602      ;
; -0.940 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.471      ; 1.672      ;
; -0.933 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.346      ; 1.554      ;
; -0.922 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.471      ; 1.690      ;
; -0.908 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|DOUTin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.339      ; 1.072      ;
; -0.897 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.368      ; 1.612      ;
; -0.894 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|W_D       ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.339      ; 1.086      ;
; -0.894 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.466      ; 1.713      ;
; -0.893 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.368      ; 1.616      ;
; -0.892 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.460      ; 1.709      ;
; -0.883 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.407      ; 1.665      ;
; -0.881 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.342      ; 1.602      ;
; -0.878 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.417      ; 1.680      ;
; -0.877 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.408      ; 1.672      ;
; -0.872 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.458      ; 1.727      ;
; -0.859 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.408      ; 1.690      ;
; -0.831 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.403      ; 1.713      ;
; -0.829 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.397      ; 1.709      ;
; -0.815 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.354      ; 1.680      ;
; -0.809 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 2.395      ; 1.727      ;
; -0.808 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.422      ; 1.255      ;
; -0.745 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|incr_pc   ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.359      ; 1.255      ;
; -0.643 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.405      ; 1.403      ;
; -0.614 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.459      ; 1.486      ;
; -0.580 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|ADDRin    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.342      ; 1.403      ;
; -0.559 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.403      ; 1.485      ;
; -0.551 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.396      ; 1.486      ;
; -0.531 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.430      ; 1.540      ;
; -0.530 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.429      ; 1.540      ;
; -0.530 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.431      ; 1.542      ;
; -0.516 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.404      ; 1.529      ;
; -0.512 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.468      ; 1.597      ;
; -0.496 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.340      ; 1.485      ;
; -0.496 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.409      ; 1.554      ;
; -0.468 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.367      ; 1.540      ;
; -0.467 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.366      ; 1.540      ;
; -0.467 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.368      ; 1.542      ;
; -0.460 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.431      ; 1.612      ;
; -0.456 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.431      ; 1.616      ;
; -0.453 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.341      ; 1.529      ;
; -0.449 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.405      ; 1.597      ;
; -0.446 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.470      ; 1.665      ;
; -0.444 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.405      ; 1.602      ;
; -0.440 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.471      ; 1.672      ;
; -0.433 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.346      ; 1.554      ;
; -0.422 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.471      ; 1.690      ;
; -0.397 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.368      ; 1.612      ;
; -0.394 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.466      ; 1.713      ;
; -0.393 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.368      ; 1.616      ;
; -0.392 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.460      ; 1.709      ;
; -0.383 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.407      ; 1.665      ;
; -0.381 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.342      ; 1.602      ;
; -0.378 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.417      ; 1.680      ;
; -0.377 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.408      ; 1.672      ;
; -0.372 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.458      ; 1.727      ;
; -0.359 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.408      ; 1.690      ;
; -0.331 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.403      ; 1.713      ;
; -0.329 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.397      ; 1.709      ;
; -0.315 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.354      ; 1.680      ;
; -0.309 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[6] ; proc:p|regn:reg_IR|Q[6] ; -0.500       ; 2.395      ; 1.727      ;
; 0.136  ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RGin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.800      ; 0.936      ;
; 0.165  ; proc:p|upcount:Tstep|Q[2] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.788      ; 0.953      ;
; 0.208  ; proc:p|upcount:Tstep|Q[0] ; proc:p|RGin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.800      ; 1.008      ;
; 0.208  ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.788      ; 0.996      ;
; 0.215  ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[2] ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.788      ; 1.003      ;
; 0.253  ; proc:p|upcount:Tstep|Q[2] ; proc:p|W_D       ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.722      ; 0.975      ;
; 0.296  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[7]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.738      ; 1.034      ;
; 0.297  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[7]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.738      ; 1.035      ;
; 0.311  ; proc:p|upcount:Tstep|Q[2] ; proc:p|RAin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.741      ; 1.052      ;
; 0.323  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[4]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.682      ; 1.005      ;
; 0.335  ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RAin      ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.741      ; 1.076      ;
; 0.362  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; CLOCK_50                ; proc:p|regn:reg_IR|Q[6] ; 0.000        ; 0.709      ; 1.071      ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                 ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[9]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[10]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[11]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[12]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[13]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[14]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.962 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[15]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 0.984      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[0]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[1]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[2]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[3]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[4]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[5]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[6]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[7]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.959 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[8]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 0.990      ;
; -0.905 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 1.617      ; 1.005      ;
; -0.904 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 1.617      ; 1.006      ;
; -0.904 ; proc:p|regn:reg_ADDR|Q[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.715      ; 1.090      ;
; -0.903 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; 0.000        ; 1.617      ; 1.007      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.637 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.312      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.633 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.656      ; 1.316      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.509 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.437      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.501 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; 0.000        ; 1.653      ; 1.445      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[9]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[10]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[11]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[12]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[13]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[14]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.462 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[15]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 0.984      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[0]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[1]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[2]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[3]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[4]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[5]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[6]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[7]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.459 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_LED|Q[8]                                                                                 ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 0.990      ;
; -0.405 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[0]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 1.617      ; 1.005      ;
; -0.404 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[1]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 1.617      ; 1.006      ;
; -0.404 ; proc:p|regn:reg_ADDR|Q[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.715      ; 1.090      ;
; -0.403 ; proc:p|regn:reg_IR|Q[6]    ; proc:p|upcount:Tstep|Q[2]                                                                         ; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50    ; -0.500       ; 1.617      ; 1.007      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.137 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX3|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.312      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.133 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX0|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.656      ; 1.316      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.009 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX2|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.437      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[0]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[1]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[2]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[3]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[4]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[5]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; -0.001 ; proc:p|regn:reg_ADDR|Q[12] ; regn:reg_HEX1|Q[6]                                                                                ; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50    ; -0.500       ; 1.653      ; 1.445      ;
; 0.215  ; proc:p|upcount:Tstep|Q[1]  ; proc:p|upcount:Tstep|Q[1]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; proc:p|upcount:Tstep|Q[2]  ; proc:p|upcount:Tstep|Q[2]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; proc:p|upcount:Tstep|Q[0]  ; proc:p|upcount:Tstep|Q[0]                                                                         ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; proc:p|regn:reg_DOUT|Q[12] ; regn:reg_LED|Q[12]                                                                                ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:p|regn:reg_ADDR|Q[12]'                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+
; -0.248 ; regn:reg_SW|Q[8]                                                                ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.738      ; 0.490      ;
; -0.238 ; regn:reg_SW|Q[9]                                                                ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.730      ; 0.492      ;
; -0.237 ; regn:reg_SW|Q[3]                                                                ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.729      ; 0.492      ;
; -0.169 ; regn:reg_SW|Q[6]                                                                ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.714      ; 0.545      ;
; -0.151 ; regn:reg_SW|Q[0]                                                                ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.715      ; 0.564      ;
; -0.144 ; regn:reg_SW|Q[11]                                                               ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.684      ; 0.540      ;
; -0.142 ; regn:reg_SW|Q[4]                                                                ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.680      ; 0.538      ;
; -0.141 ; regn:reg_SW|Q[14]                                                               ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.747      ; 0.606      ;
; -0.136 ; regn:reg_SW|Q[10]                                                               ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.684      ; 0.548      ;
; -0.129 ; regn:reg_SW|Q[7]                                                                ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.675      ; 0.546      ;
; -0.126 ; regn:reg_SW|Q[1]                                                                ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.746      ; 0.620      ;
; -0.103 ; regn:reg_SW|Q[5]                                                                ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.724      ; 0.621      ;
; -0.101 ; regn:reg_SW|Q[15]                                                               ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.714      ; 0.613      ;
; -0.100 ; regn:reg_SW|Q[13]                                                               ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.713      ; 0.613      ;
; -0.090 ; regn:reg_SW|Q[2]                                                                ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.715      ; 0.625      ;
; 0.027  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.714      ; 0.741      ;
; 0.038  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.715      ; 0.753      ;
; 0.056  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.747      ; 0.803      ;
; 0.069  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.746      ; 0.815      ;
; 0.076  ; regn:reg_SW|Q[12]                                                               ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.740      ; 0.816      ;
; 0.090  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.714      ; 0.804      ;
; 0.093  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.713      ; 0.806      ;
; 0.107  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.715      ; 0.822      ;
; 0.134  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.723      ; 0.857      ;
; 0.208  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]  ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.638      ; 0.846      ;
; 0.211  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[4]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.679      ; 0.890      ;
; 0.220  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]  ; DIN[1]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.705      ; 0.925      ;
; 0.227  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14] ; DIN[14] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.706      ; 0.933      ;
; 0.248  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.731      ; 0.979      ;
; 0.248  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]  ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.682      ; 0.930      ;
; 0.250  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[5]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.723      ; 0.973      ;
; 0.251  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.741      ; 0.992      ;
; 0.252  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]  ; DIN[6]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.673      ; 0.925      ;
; 0.257  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]  ; DIN[2]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.674      ; 0.931      ;
; 0.262  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.740      ; 1.002      ;
; 0.269  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13] ; DIN[13] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.672      ; 0.941      ;
; 0.271  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15] ; DIN[15] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.673      ; 0.944      ;
; 0.317  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]  ; DIN[0]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.674      ; 0.991      ;
; 0.348  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]  ; DIN[3]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.682      ; 1.030      ;
; 0.351  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]  ; DIN[8]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.700      ; 1.051      ;
; 0.353  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.679      ; 1.032      ;
; 0.361  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.686      ; 1.047      ;
; 0.363  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]  ; DIN[7]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.638      ; 1.001      ;
; 0.374  ; proc:p|regn:reg_ADDR|Q[15]                                                      ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.686      ; 1.060      ;
; 0.382  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]  ; DIN[9]  ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.690      ; 1.072      ;
; 0.456  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12] ; DIN[12] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.699      ; 1.155      ;
; 0.460  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11] ; DIN[11] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.645      ; 1.105      ;
; 0.472  ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10] ; DIN[10] ; CLOCK_50     ; proc:p|regn:reg_ADDR|Q[12] ; 0.000        ; 0.645      ; 1.117      ;
+--------+---------------------------------------------------------------------------------+---------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_1fc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:p|regn:reg_ADDR|Q[12]'                                                                  ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[10]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[10]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[11]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[11]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[12]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[12]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[13]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[13]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[14]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[14]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[14]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[14]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[15]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[15]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[8]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[8]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[9]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; DIN[9]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; DIN[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; p|reg_ADDR|Q[12]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_ADDR|Q[12] ; Rise       ; p|reg_ADDR|Q[12]|regout  ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[6]'                                                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|ADDRin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|AddSub    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[8] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|BusSel[9] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|DOUTin    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|IRin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RAin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|RGin      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|Rin[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Rise       ; proc:p|W_D       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[6] ; Fall       ; proc:p|W_D       ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 2.488  ; 2.488  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.319 ; -0.319 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.396 ; -0.396 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.388 ; -0.388 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.183 ; -0.183 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.032 ; -0.032 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.185 ; -0.185 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.167 ; -0.167 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.093  ; 0.093  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.140  ; 0.140  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.129  ; 0.129  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.058  ; 0.058  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.167 ; -0.167 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.008 ; -0.008 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 2.410  ; 2.410  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 2.488  ; 2.488  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.302  ; 2.302  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.516  ; 0.516  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.439  ; 0.439  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.516  ; 0.516  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.508  ; 0.508  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.303  ; 0.303  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.152  ; 0.152  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.305  ; 0.305  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.287  ; 0.287  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.027  ; 0.027  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.020 ; -0.020 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.009 ; -0.009 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.287  ; 0.287  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.128  ; 0.128  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.290 ; -2.290 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.368 ; -2.368 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.182 ; -2.182 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 4.434 ; 4.434 ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 4.763 ; 4.763 ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 4.289 ; 4.289 ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 4.744 ; 4.744 ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 4.585 ; 4.585 ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 4.659 ; 4.659 ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 4.459 ; 4.459 ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 4.459 ; 4.459 ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 4.290 ; 4.290 ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 4.158 ; 4.158 ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 4.064 ; 4.064 ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 4.205 ; 4.205 ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 4.193 ; 4.193 ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 4.202 ; 4.202 ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 4.189 ; 4.189 ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 4.117 ; 4.117 ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 4.175 ; 4.175 ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 4.202 ; 4.202 ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 4.070 ; 4.070 ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 4.075 ; 4.075 ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 4.266 ; 4.266 ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 4.210 ; 4.210 ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 4.266 ; 4.266 ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 4.190 ; 4.190 ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 4.242 ; 4.242 ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 4.254 ; 4.254 ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 4.261 ; 4.261 ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.477 ; 4.477 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 5.243 ; 5.243 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.543 ; 4.543 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.368 ; 4.368 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.536 ; 4.536 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.599 ; 4.599 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.565 ; 4.565 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.438 ; 4.438 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.424 ; 4.424 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.294 ; 4.294 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.504 ; 4.504 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.468 ; 4.468 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.429 ; 4.429 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 5.243 ; 5.243 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 4.289 ; 4.289 ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 4.434 ; 4.434 ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 4.763 ; 4.763 ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 4.289 ; 4.289 ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 4.744 ; 4.744 ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 4.585 ; 4.585 ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 4.659 ; 4.659 ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 4.064 ; 4.064 ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 4.459 ; 4.459 ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 4.290 ; 4.290 ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 4.158 ; 4.158 ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 4.064 ; 4.064 ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 4.205 ; 4.205 ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 4.193 ; 4.193 ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 4.070 ; 4.070 ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 4.189 ; 4.189 ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 4.117 ; 4.117 ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 4.175 ; 4.175 ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 4.202 ; 4.202 ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 4.070 ; 4.070 ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 4.075 ; 4.075 ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 4.190 ; 4.190 ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 4.210 ; 4.210 ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 4.266 ; 4.266 ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 4.190 ; 4.190 ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 4.242 ; 4.242 ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 4.254 ; 4.254 ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 4.261 ; 4.261 ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 4.477 ; 4.477 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.477 ; 4.477 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.543 ; 4.543 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.368 ; 4.368 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.536 ; 4.536 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.599 ; 4.599 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.565 ; 4.565 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.438 ; 4.438 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.424 ; 4.424 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.294 ; 4.294 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.504 ; 4.504 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.468 ; 4.468 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.429 ; 4.429 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 4.767 ; 4.767 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -8.792    ; -2.609  ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                   ; -8.792    ; -1.315  ; N/A      ; N/A     ; -2.000              ;
;  proc:p|regn:reg_ADDR|Q[12] ; -0.692    ; -0.802  ; N/A      ; N/A     ; 0.500               ;
;  proc:p|regn:reg_IR|Q[6]    ; -4.168    ; -2.609  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -1674.231 ; -81.072 ; 0.0      ; 0.0     ; -484.38             ;
;  CLOCK_50                   ; -1589.724 ; -36.835 ; N/A      ; N/A     ; -484.380            ;
;  proc:p|regn:reg_ADDR|Q[12] ; -4.763    ; -8.532  ; N/A      ; N/A     ; 0.000               ;
;  proc:p|regn:reg_IR|Q[6]    ; -79.744   ; -35.705 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.060 ; -0.060 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.257 ; -0.257 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.247 ; -0.247 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.186  ; 0.186  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.471  ; 0.471  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.157  ; 0.157  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.168  ; 0.168  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.629  ; 0.629  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.719  ; 0.719  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.712  ; 0.712  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.695  ; 0.695  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.181  ; 0.181  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.490  ; 0.490  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.426  ; 4.426  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.185  ; 4.185  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.516  ; 0.516  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.439  ; 0.439  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.516  ; 0.516  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.508  ; 0.508  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.303  ; 0.303  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.152  ; 0.152  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.305  ; 0.305  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.287  ; 0.287  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.027  ; 0.027  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.020 ; -0.020 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.009 ; -0.009 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.287  ; 0.287  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.128  ; 0.128  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.290 ; -2.290 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.368 ; -2.368 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.182 ; -2.182 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 7.947  ; 7.947  ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 8.760  ; 8.760  ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 7.596  ; 7.596  ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 8.709  ; 8.709  ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 8.278  ; 8.278  ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 8.517  ; 8.517  ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 8.102  ; 8.102  ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 8.102  ; 8.102  ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 7.754  ; 7.754  ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 7.606  ; 7.606  ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 7.584  ; 7.584  ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 7.285  ; 7.285  ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 7.659  ; 7.659  ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 7.628  ; 7.628  ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 7.638  ; 7.638  ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 7.621  ; 7.621  ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 7.511  ; 7.511  ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 7.601  ; 7.601  ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 7.638  ; 7.638  ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 7.360  ; 7.360  ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 7.366  ; 7.366  ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 7.490  ; 7.490  ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 7.799  ; 7.799  ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 7.622  ; 7.622  ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 7.796  ; 7.796  ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 7.579  ; 7.579  ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 7.754  ; 7.754  ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 7.777  ; 7.777  ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 7.756  ; 7.756  ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 7.799  ; 7.799  ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 9.102  ; 9.102  ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 9.102  ; 9.102  ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 8.406  ; 8.406  ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 8.427  ; 8.427  ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 10.237 ; 10.237 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 8.046  ; 8.046  ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 7.837  ; 7.837  ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 8.252  ; 8.252  ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 8.340  ; 8.340  ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 8.291  ; 8.291  ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 8.024  ; 8.024  ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 8.113  ; 8.113  ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 8.024  ; 8.024  ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 7.557  ; 7.557  ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 7.748  ; 7.748  ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 7.779  ; 7.779  ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 7.786  ; 7.786  ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 8.082  ; 8.082  ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 8.012  ; 8.012  ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 10.237 ; 10.237 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;        ; 7.667  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;        ; 7.667  ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 7.667  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 7.667  ;        ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; HEX0[*]   ; CLOCK_50                ; 4.289 ; 4.289 ; Rise       ; CLOCK_50                ;
;  HEX0[0]  ; CLOCK_50                ; 4.434 ; 4.434 ; Rise       ; CLOCK_50                ;
;  HEX0[1]  ; CLOCK_50                ; 4.763 ; 4.763 ; Rise       ; CLOCK_50                ;
;  HEX0[2]  ; CLOCK_50                ; 4.289 ; 4.289 ; Rise       ; CLOCK_50                ;
;  HEX0[3]  ; CLOCK_50                ; 4.744 ; 4.744 ; Rise       ; CLOCK_50                ;
;  HEX0[4]  ; CLOCK_50                ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                ;
;  HEX0[5]  ; CLOCK_50                ; 4.585 ; 4.585 ; Rise       ; CLOCK_50                ;
;  HEX0[6]  ; CLOCK_50                ; 4.659 ; 4.659 ; Rise       ; CLOCK_50                ;
; HEX1[*]   ; CLOCK_50                ; 4.064 ; 4.064 ; Rise       ; CLOCK_50                ;
;  HEX1[0]  ; CLOCK_50                ; 4.459 ; 4.459 ; Rise       ; CLOCK_50                ;
;  HEX1[1]  ; CLOCK_50                ; 4.290 ; 4.290 ; Rise       ; CLOCK_50                ;
;  HEX1[2]  ; CLOCK_50                ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                ;
;  HEX1[3]  ; CLOCK_50                ; 4.158 ; 4.158 ; Rise       ; CLOCK_50                ;
;  HEX1[4]  ; CLOCK_50                ; 4.064 ; 4.064 ; Rise       ; CLOCK_50                ;
;  HEX1[5]  ; CLOCK_50                ; 4.205 ; 4.205 ; Rise       ; CLOCK_50                ;
;  HEX1[6]  ; CLOCK_50                ; 4.193 ; 4.193 ; Rise       ; CLOCK_50                ;
; HEX2[*]   ; CLOCK_50                ; 4.070 ; 4.070 ; Rise       ; CLOCK_50                ;
;  HEX2[0]  ; CLOCK_50                ; 4.189 ; 4.189 ; Rise       ; CLOCK_50                ;
;  HEX2[1]  ; CLOCK_50                ; 4.117 ; 4.117 ; Rise       ; CLOCK_50                ;
;  HEX2[2]  ; CLOCK_50                ; 4.175 ; 4.175 ; Rise       ; CLOCK_50                ;
;  HEX2[3]  ; CLOCK_50                ; 4.202 ; 4.202 ; Rise       ; CLOCK_50                ;
;  HEX2[4]  ; CLOCK_50                ; 4.070 ; 4.070 ; Rise       ; CLOCK_50                ;
;  HEX2[5]  ; CLOCK_50                ; 4.075 ; 4.075 ; Rise       ; CLOCK_50                ;
;  HEX2[6]  ; CLOCK_50                ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                ;
; HEX3[*]   ; CLOCK_50                ; 4.190 ; 4.190 ; Rise       ; CLOCK_50                ;
;  HEX3[0]  ; CLOCK_50                ; 4.210 ; 4.210 ; Rise       ; CLOCK_50                ;
;  HEX3[1]  ; CLOCK_50                ; 4.266 ; 4.266 ; Rise       ; CLOCK_50                ;
;  HEX3[2]  ; CLOCK_50                ; 4.190 ; 4.190 ; Rise       ; CLOCK_50                ;
;  HEX3[3]  ; CLOCK_50                ; 4.242 ; 4.242 ; Rise       ; CLOCK_50                ;
;  HEX3[4]  ; CLOCK_50                ; 4.254 ; 4.254 ; Rise       ; CLOCK_50                ;
;  HEX3[5]  ; CLOCK_50                ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                ;
;  HEX3[6]  ; CLOCK_50                ; 4.261 ; 4.261 ; Rise       ; CLOCK_50                ;
; LEDG[*]   ; CLOCK_50                ; 4.477 ; 4.477 ; Rise       ; CLOCK_50                ;
;  LEDG[0]  ; CLOCK_50                ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                ;
;  LEDG[1]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDG[2]  ; CLOCK_50                ; 4.477 ; 4.477 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; CLOCK_50                ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                ;
;  LEDR[0]  ; CLOCK_50                ; 4.543 ; 4.543 ; Rise       ; CLOCK_50                ;
;  LEDR[1]  ; CLOCK_50                ; 4.485 ; 4.485 ; Rise       ; CLOCK_50                ;
;  LEDR[2]  ; CLOCK_50                ; 4.368 ; 4.368 ; Rise       ; CLOCK_50                ;
;  LEDR[3]  ; CLOCK_50                ; 4.536 ; 4.536 ; Rise       ; CLOCK_50                ;
;  LEDR[4]  ; CLOCK_50                ; 4.599 ; 4.599 ; Rise       ; CLOCK_50                ;
;  LEDR[5]  ; CLOCK_50                ; 4.565 ; 4.565 ; Rise       ; CLOCK_50                ;
;  LEDR[6]  ; CLOCK_50                ; 4.438 ; 4.438 ; Rise       ; CLOCK_50                ;
;  LEDR[7]  ; CLOCK_50                ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                ;
;  LEDR[8]  ; CLOCK_50                ; 4.424 ; 4.424 ; Rise       ; CLOCK_50                ;
;  LEDR[9]  ; CLOCK_50                ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                ;
;  LEDR[10] ; CLOCK_50                ; 4.294 ; 4.294 ; Rise       ; CLOCK_50                ;
;  LEDR[11] ; CLOCK_50                ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                ;
;  LEDR[12] ; CLOCK_50                ; 4.504 ; 4.504 ; Rise       ; CLOCK_50                ;
;  LEDR[13] ; CLOCK_50                ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                ;
;  LEDR[14] ; CLOCK_50                ; 4.468 ; 4.468 ; Rise       ; CLOCK_50                ;
;  LEDR[15] ; CLOCK_50                ; 4.429 ; 4.429 ; Rise       ; CLOCK_50                ;
;  LEDR[17] ; CLOCK_50                ; 4.767 ; 4.767 ; Rise       ; CLOCK_50                ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ;       ; 3.776 ; Rise       ; proc:p|regn:reg_IR|Q[6] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[6] ; 3.776 ;       ; Fall       ; proc:p|regn:reg_IR|Q[6] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 3254     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50                   ; 345      ; 45       ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50                   ; 29252    ; 29252    ; 0        ; 0        ;
; CLOCK_50                   ; proc:p|regn:reg_ADDR|Q[12] ; 48       ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; proc:p|regn:reg_IR|Q[6]    ; 1498     ; 0        ; 1498     ; 0        ;
; proc:p|regn:reg_IR|Q[6]    ; proc:p|regn:reg_IR|Q[6]    ; 76       ; 76       ; 76       ; 76       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 3254     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_ADDR|Q[12] ; CLOCK_50                   ; 345      ; 45       ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[6]    ; CLOCK_50                   ; 29252    ; 29252    ; 0        ; 0        ;
; CLOCK_50                   ; proc:p|regn:reg_ADDR|Q[12] ; 48       ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; proc:p|regn:reg_IR|Q[6]    ; 1498     ; 0        ; 1498     ; 0        ;
; proc:p|regn:reg_IR|Q[6]    ; proc:p|regn:reg_IR|Q[6]    ; 76       ; 76       ; 76       ; 76       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 53    ; 53   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 25 21:01:25 2016
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "p|RGin|combout" is a latch
    Warning (335094): Node "p|RAin|combout" is a latch
    Warning (335094): Node "p|AddSub|combout" is a latch
    Warning (335094): Node "DIN[14]|combout" is a latch
    Warning (335094): Node "p|IRin|combout" is a latch
    Warning (335094): Node "p|Rin[0]|combout" is a latch
    Warning (335094): Node "p|BusSel[2]|combout" is a latch
    Warning (335094): Node "p|BusSel[3]|combout" is a latch
    Warning (335094): Node "DIN[0]|combout" is a latch
    Warning (335094): Node "DIN[15]|combout" is a latch
    Warning (335094): Node "p|incr_pc|combout" is a latch
    Warning (335094): Node "p|BusSel[0]|combout" is a latch
    Warning (335094): Node "p|BusSel[8]|combout" is a latch
    Warning (335094): Node "p|BusSel[7]|combout" is a latch
    Warning (335094): Node "p|BusSel[6]|combout" is a latch
    Warning (335094): Node "p|BusSel[5]|combout" is a latch
    Warning (335094): Node "p|BusSel[1]|combout" is a latch
    Warning (335094): Node "p|BusSel[9]|combout" is a latch
    Warning (335094): Node "p|BusSel[4]|combout" is a latch
    Warning (335094): Node "p|Rin[1]|combout" is a latch
    Warning (335094): Node "p|Rin[2]|combout" is a latch
    Warning (335094): Node "p|Rin[4]|combout" is a latch
    Warning (335094): Node "p|Rin[6]|combout" is a latch
    Warning (335094): Node "p|Rin[5]|combout" is a latch
    Warning (335094): Node "DIN[13]|combout" is a latch
    Warning (335094): Node "p|ADDRin|combout" is a latch
    Warning (335094): Node "DIN[11]|combout" is a latch
    Warning (335094): Node "DIN[12]|combout" is a latch
    Warning (335094): Node "DIN[10]|combout" is a latch
    Warning (335094): Node "p|Rin[7]|combout" is a latch
    Warning (335094): Node "p|Rin[3]|combout" is a latch
    Warning (335094): Node "p|DOUTin|combout" is a latch
    Warning (335094): Node "DIN[9]|combout" is a latch
    Warning (335094): Node "DIN[8]|combout" is a latch
    Warning (335094): Node "DIN[7]|combout" is a latch
    Warning (335094): Node "p|W_D|combout" is a latch
    Warning (335094): Node "DIN[1]|combout" is a latch
    Warning (335094): Node "DIN[2]|combout" is a latch
    Warning (335094): Node "DIN[3]|combout" is a latch
    Warning (335094): Node "DIN[4]|combout" is a latch
    Warning (335094): Node "DIN[6]|combout" is a latch
    Warning (335094): Node "DIN[5]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name proc:p|regn:reg_IR|Q[6] proc:p|regn:reg_IR|Q[6]
    Info (332105): create_clock -period 1.000 -name proc:p|regn:reg_ADDR|Q[12] proc:p|regn:reg_ADDR|Q[12]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: p|Mux7~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.792     -1589.724 CLOCK_50 
    Info (332119):    -4.168       -79.744 proc:p|regn:reg_IR|Q[6] 
    Info (332119):    -0.692        -4.763 proc:p|regn:reg_ADDR|Q[12] 
Info (332146): Worst-case hold slack is -2.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.609       -35.705 proc:p|regn:reg_IR|Q[6] 
    Info (332119):    -1.315       -36.835 CLOCK_50 
    Info (332119):    -0.802        -8.532 proc:p|regn:reg_ADDR|Q[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -484.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc:p|regn:reg_ADDR|Q[12] 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 55 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: p|Mux7~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.470      -610.331 CLOCK_50 
    Info (332119):    -1.721       -30.054 proc:p|regn:reg_IR|Q[6] 
    Info (332119):     0.141         0.000 proc:p|regn:reg_ADDR|Q[12] 
Info (332146): Worst-case hold slack is -1.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.471       -22.871 proc:p|regn:reg_IR|Q[6] 
    Info (332119):    -0.962       -34.941 CLOCK_50 
    Info (332119):    -0.248        -2.255 proc:p|regn:reg_ADDR|Q[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -484.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc:p|regn:reg_ADDR|Q[12] 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 48 warnings
    Info: Peak virtual memory: 315 megabytes
    Info: Processing ended: Fri Mar 25 21:01:28 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


