
L2统一cache的访问延迟是200个时钟周期，且全局内存访问指令的发射延迟是4个时钟周期（maxwell）。
如果写干净一点 如YHs那样 LDG和FADD指令分开且连续 那么200个周期的访存指令覆盖FADD指令 确实没多大影响。
也就是说 达到极限访存的操作是 TLP完成的，而不是ILP。
要想掩盖最后一个LDG的200个时钟周期，就需要大量的warp切换发射新的LDG。并且只有流水线超长的时候 流水线结束时的尾耗时才能忽略不计。
此外，核函数写干净一点才能 LDG的指令占比尽可能的高，更接近极限。
这就是T4论文里说 与访存延迟相比，浮点加消耗的时间可以忽略不计的原因。


YHs来源： https://github.com/Yinghan-Li/YHs_Sample && https://zhuanlan.zhihu.com/p/441146275