# ğŸ“ Thiáº¿t Káº¿ Pháº§n Cá»©ng vÃ  Há»‡ Thá»‘ng SoC trÃªn FPGA â€“ Level 0 (Kria KV260)

ChÃ o má»«ng báº¡n Ä‘áº¿n vá»›i **Level 0** trong series **Thiáº¿t káº¿ pháº§n cá»©ng vÃ  há»‡ thá»‘ng SoC trÃªn FPGA**.  
Repository nÃ y chá»©a toÃ n bá»™ tÃ i liá»‡u, mÃ£ nguá»“n vÃ  hÆ°á»›ng dáº«n liÃªn quan Ä‘áº¿n viá»‡c hiá»‡n thá»±c má»™t mÃ´-Ä‘un pháº§n cá»©ng Ä‘Æ¡n giáº£n vÃ  tÃ­ch há»£p vÃ o há»‡ thá»‘ng SoC trÃªn bo máº¡ch **Xilinx Kria KV260**.

---

## ğŸ“˜ Giá»›i thiá»‡u

Trong Level 0 nÃ y, chÃºng ta sáº½ hiá»‡n thá»±c hÃ m toÃ¡n há»c cÆ¡ báº£n:

> **Y = A Ã— X + B**

báº±ng ngÃ´n ngá»¯ **Verilog HDL**, vÃ  tÃ­ch há»£p nÃ³ vÃ o há»‡ thá»‘ng SoC sá»­ dá»¥ng **Vivado** vÃ  **PetaLinux**.

BÃ i há»c Ä‘Æ°á»£c thiáº¿t káº¿ cho nhá»¯ng ngÆ°á»i má»›i báº¯t Ä‘áº§u vá»›i phÃ¡t triá»ƒn há»‡ thá»‘ng SoC trÃªn ná»n FPGA.

---

## ğŸ§± Ná»™i dung chÃ­nh

- âœ… XÃ¡c Ä‘á»‹nh Ä‘áº·c táº£ há»‡ thá»‘ng vÃ  váº½ sÆ¡ Ä‘á»“ khá»‘i
- âœ… MÃ´ táº£ pháº§n cá»©ng báº±ng Verilog HDL
- âœ… MÃ´ phá»ng chá»©c nÄƒng trÃªn Vivado
- âœ… ÄÃ³ng gÃ³i IP vÃ  táº¡o giao diá»‡n AXI4-Lite
- âœ… Thiáº¿t káº¿ há»‡ thá»‘ng SoC sá»­ dá»¥ng Block Design (Zynq MPSoC + IP tá»± thiáº¿t káº¿)
- âœ… Tá»•ng há»£p, Place & Route vÃ  táº¡o file bitstream
- âœ… Xuáº¥t file pháº§n cá»©ng `.xsa` cho PetaLinux
- âœ… Thiáº¿t láº­p PetaLinux, táº¡o driver vÃ  cáº¥u hÃ¬nh thiáº¿t bá»‹
- âœ… Táº¡o bá»™ khá»Ÿi Ä‘á»™ng Linux (BOOT.BIN, rootfs)
- âœ… Láº­p trÃ¬nh nhÃºng (Embedded C) Ä‘á»ƒ Ä‘iá»u khiá»ƒn IP tá»« há»‡ Ä‘iá»u hÃ nh Linux
 
[![Xem video demo](https://img.youtube.com/vi/F1vxzkd7_DI/0.jpg)](https://www.youtube.com/watch?v=F1vxzkd7_DI)


