<table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong><br />
A</p></td>
<td><p><strong>输出</strong><br />
NOT A</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
</tbody>
</table>

[Not-gate-en.svg](https://zh.wikipedia.org/wiki/File:Not-gate-en.svg "fig:Not-gate-en.svg")

**反相器**（）也称**非门**（），是数字逻辑中实现[逻辑非的](https://zh.wikipedia.org/wiki/逻辑非 "wikilink")[逻辑门](https://zh.wikipedia.org/wiki/逻辑门 "wikilink")，功能见右侧[真值表](../Page/真值表.md "wikilink")。

这种功能代表了[数字电路](../Page/数字电路.md "wikilink")中[理想开关表现的假定](https://zh.wikipedia.org/wiki/理想开关 "wikilink")，但是在实际的反相器设计中，元-{}-件有其需要特别关注的电气特性。实际上，[CMOS反相器的非理想过渡区表现使其能在](https://zh.wikipedia.org/wiki/CMOS "wikilink")[模拟电路](../Page/模拟电路.md "wikilink")中用作[A类功率放大器](https://zh.wikipedia.org/wiki/放大器電路#A.E9.A1.9E "wikilink")（如作为[运算放大器](../Page/运算放大器.md "wikilink")的输出级\[1\]）。

## 概述

下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标符号（IEC
60617-12）和不再使用的[DIN符号](https://zh.wikipedia.org/wiki/DIN "wikilink")（DIN
40700）。其他的逻辑门符号见[逻辑门符号表](https://zh.wikipedia.org/wiki/逻辑门#符号表 "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符号</p></th>
<th><p>功能表</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE Std 91-1984</p></td>
<td><p>IEC 60617-12</p></td>
<td><p>DIN 40700</p></td>
</tr>
<tr class="even">
<td><p><span class="math inline">$Y = \overline{X}$</span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NOT_ANSI.svg" title="fig:NOT_ANSI.svg">NOT_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NOT_IEC.svg" title="fig:NOT_IEC.svg">NOT_IEC.svg</a><br />
<a href="https://zh.wikipedia.org/wiki/File:IEC_NOT.svg" title="fig:IEC_NOT.svg">IEC_NOT.svg</a></p></td>
</tr>
</tbody>
</table>

## 电路实现

<File:NMOS> NOT.png|NMOS反相器 <File:PMOS> NOT.png|PMOS反相器
[File:TTL_NOT_gate.svg|TTL反相器](File:TTL_NOT_gate.svg%7CTTL反相器)
<File:CMOS> Inverter.svg|静态CMOS反相器
[File:DigitalInverter.png|饱和负载数字反相器](File:DigitalInverter.png%7C饱和负载数字反相器)
<File:Inverter>
(Transistor).png|[三极管反相器](https://zh.wikipedia.org/wiki/三极管 "wikilink")
[File:Not.PNG|开关实现的反相器](File:Not.PNG%7C开关实现的反相器)

[7404_Hex_Inverters.PNG](https://zh.wikipedia.org/wiki/File:7404_Hex_Inverters.PNG "fig:7404_Hex_Inverters.PNG")
反相器电路输出电压所代表的逻辑电平与输入相反。反相器可以仅用一个[NMOS晶体管或一个](https://zh.wikipedia.org/wiki/NMOS逻辑 "wikilink")[PMOS连接一个](https://zh.wikipedia.org/wiki/PMOS逻辑 "wikilink")[电阻](../Page/电阻.md "wikilink")来构建。因为这种“阻性漏极”方式只需要使用一种类型的晶体管，其制造成本非常小。不过，由於电流以两种状态之一流过电阻，这种阻性漏极配置有功耗和状态改变的处理速率问题。另外，反相器可以用两个互补晶体管配置成[CMOS反相器](https://zh.wikipedia.org/wiki/CMOS "wikilink")。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。处理速率也能得到很好的提高，因为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻相对较低。反相器也可以[电阻－晶体管逻辑](https://zh.wikipedia.org/wiki/电阻－晶体管逻辑 "wikilink")（RTL）或[晶体管－晶体管逻辑](https://zh.wikipedia.org/wiki/晶体管－晶体管逻辑 "wikilink")（TTL）使用[三极管](https://zh.wikipedia.org/wiki/三极管 "wikilink")（BJT）构建。

[數碼电子电路在逻辑](https://zh.wikipedia.org/wiki/數碼 "wikilink")0和1（[二进制](https://zh.wikipedia.org/wiki/二进制 "wikilink")）对应的固定电压电平范围内进行运算。反相器电路是基本的逻辑门，可以在两个电压电平间变换。实际构建的反相器的电压都是不同的，例如TTL电路中0是低电平，+5V是高电平。

### 数字功能模块

[CMOS_4049_diagram.svg](https://zh.wikipedia.org/wiki/File:CMOS_4049_diagram.svg "fig:CMOS_4049_diagram.svg")
反相器是数字电路中的一种基本功能模块。将两个串行反相器的输出作为一位寄存器的输入就构成了[锁存器](https://zh.wikipedia.org/wiki/锁存器 "wikilink")。锁存器、[数据选择器](../Page/数据选择器.md "wikilink")、\[

1.  [Intersil数据表](https://zh.wikipedia.org/wiki/Intersil "wikilink")：[CA3130
    BiMOS运算放大器](http://www.intersil.com/data/fn/fn817.pdf) 和[CA3160
    BiMOS运算放大器](http://www.intersil.com/data/fn/fn976.pdf)