<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:02.222</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.07.16</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0095790</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>공통 설계로부터 전체 다이 및 부분 다이 테이프 아웃</inventionTitle><inventionTitleEng>FULL DIE AND PARTIAL DIE TAPE OUTS FROM COMMON DESIGN</inventionTitleEng><openDate>2025.07.29</openDate><openNumber>10-2025-0114260</openNumber><originalApplicationDate>2022.08.22</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0104738</originalApplicationNumber><originalExaminationRequestDate>2025.07.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/398</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/392</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/394</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 89/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 111/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 115/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 111/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 117/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220104738</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 칩 설계 방법 및 공통 설계 데이터베이스로부터 테이프 아웃되는(taped out) 집적 회로들의 세트가 개시된다. 집적 회로의 전체 인스턴스의 영역이 정의되고, 하나 이상의 촙 라인들은 하나 이상의 부분 인스턴스들에 대해 제거될 부분들을 식별하도록 정의된다. 다양한 기술들 및 메커니즘들이 공통 설계 데이터베이스로부터 테이프 아웃이 발생하도록 정의되어, 부분 인스턴스들을 테이프 아웃하려는 노력이 전체 인스턴스를 테이프 아웃하는 것 이상으로 최소화될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로로서,상기 집적 회로를 형성하는 반도체 기판의 표면 상에 물리적으로 배열된 복수의 회로 컴포넌트들; 및상기 표면의 단일 에지를 따르는 상기 집적 회로의 스터브(stub) 영역에 형성된 복수의 종단 연결부들을 포함하고, 상기 복수의 종단 연결부들은 와이어들 상에 고정된 디지털 로직 레벨들을 제공하기 위해 상기 집적 회로의 복수의 공급 와이어들에 전기적으로 연결되고, 상기 와이어들은 상기 복수의 회로 컴포넌트들 중 하나 이상에 대한 입력들이고, 상기 단일 에지와 교차하도록 배열되고, 상기 와이어들을 구동하도록 구성된 회로가 없고, 상기 스터브 영역은 활성 회로 요소들을 배제하는, 집적 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 회로 컴포넌트들의 2개 이상의 회로 컴포넌트들은 복수의 멀티플렉서 회로들을 포함하고,상기 복수의 멀티플렉서 회로들 중 주어진 멀티플렉서 회로는 제1 입력 와이어, 제2 입력 와이어 및 선택 제어 와이어를 갖고;상기 스터브 영역은 상기 선택 제어 와이어의 전원이고,상기 제2 입력 와이어들은 상기 표면의 상기 단일 에지에 도달하며, 연결되지 않고,상기 선택 제어 와이어들은 상기 집적 회로의 공급 와이어들에 전기적으로 연결되고, 사용 동안 상기 공급 와이어들 상의 전압은 상기 복수의 멀티플렉서 회로들로 하여금 상기 제1 입력 와이어들을 상기 복수의 멀티플렉서 회로들의 출력들로서 선택하게 하는 디지털 로직 레벨에 대응하는, 집적 회로.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 스터브 영역은 상기 반도체 기판의 표면 영역 위의 하나 이상의 금속화 층들에 배선만을 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 회로 컴포넌트들의 2개 이상의 제1 회로 컴포넌트들은 상기 반도체 기판의 상기 표면의 제1 하위 영역 내에 물리적으로 배열되고;상기 집적 회로는,	상기 반도체 기판의 각각의 코너들에 있는 복수의 배제 구역들 - 회로 컴포넌트들은 상기 집적 회로를 제조하기 위해 이용된 제조 프로세스의 기계적 요건들에 따라 상기 복수의 배제 구역들로부터 배제됨 -; 및	상기 반도체 기판의 한 쌍의 공칭적으로 평행한 에지들을 따라 그리고 상기 제1 하위 영역의 코너들에서 상기 각각의 코너들과 별개인 다른 복수의 배제 구역들을 더 포함하고, 회로 컴포넌트들은 상기 다른 복수의 배제 구역들로부터 배제되고, 상기 다른 복수의 배제 구역들은 상기 복수의 배제 구역들과 실질적으로 동일하게 치수가 정해지는, 집적 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 배제 구역들 사이의 라인을 따르는 제2 배제 구역을 더 포함하고, 제어된 붕괴 칩 연결(C4) 연결부들은 상기 제2 배제 구역에서 배제되는, 집적 회로.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 하위 영역 내의 하나 이상의 제1 아날로그 입력들 - 상기 하나 이상의 제1 아날로그 입력들은 상기 제1 하위 영역과 함께 유지됨 -; 및상기 제1 하위 영역에 인접한 제2 하위 영역 내의 하나 이상의 제2 아날로그 입력들 - 상기 하나 이상의 제2 아날로그 입력들은 상기 제2 하위 영역 내에 유지됨 - 을 더 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 제1 하위 영역 내에 클록들을 분배하기 위한 하나 이상의 제1 클록 트리들; 및상기 제1 하위 영역에 인접한 제2 하위 영역에 클록들을 분배하기 위한 하나 이상의 제2 클록 트리들을 더 포함하고;상기 하나 이상의 제1 클록 트리들은 상기 하나 이상의 제2 클록 트리들로부터 전기적으로 격리되는, 집적 회로.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 회로 컴포넌트들의 2개 이상의 제1 회로 컴포넌트들은 상기 반도체 기판의 상기 표면의 제1 하위 영역 내에 물리적으로 배열되고;상기 복수의 회로 컴포넌트들의 2개 이상의 제2 회로 컴포넌트들은 상기 반도체 기판의 상기 표면의 제2 하위 영역 내에 물리적으로 배열되고;상기 제1 하위 영역 내에 제1 DFT(design-for-test) 포트가 배열되고;상기 제2 하위 영역 내에 제2 DFT 포트가 배열되는, 집적 회로.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 2개 이상의 제1 회로 컴포넌트들은 컴포넌트들의 제1 스캔 체인을 포함하고;상기 2개 이상의 제2 회로 컴포넌트들은 상기 2개 이상의 제2 회로 컴포넌트들 내의 컴포넌트들의 제2 스캔 체인을 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 복수의 회로 컴포넌트들은 자동화된 테스트를 위해 스캔 네트워크에 연결된 컴포넌트들의 세트를 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 복수의 회로 컴포넌트들의 2개 이상의 제1 회로 컴포넌트들은 상기 반도체 기판의 상기 표면의 제1 하위 영역 내에 물리적으로 배열되고;상기 2개 이상의 제1 회로 컴포넌트들 내의 하나 이상의 회로 컴포넌트들은 프로그래밍가능 자원을 포함하고;상기 프로그래밍가능 자원은 상기 집적 회로가 상기 반도체 기판의 상기 표면의 제2 하위 영역 내에 배열된 2개 이상의 제2 회로 컴포넌트들을 포함하는지 여부를 반영하는 구성 데이터를 저장하는, 집적 회로.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 하나 이상의 회로 컴포넌트들은 네트워크 스위치를 포함하고;상기 구성 데이터는 상기 네트워크 스위치에 커플링된 하나 이상의 추가 네트워크 스위치를 식별하는, 집적 회로.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 구성 데이터는 상기 복수의 회로 컴포넌트들에 포함된 메모리 제어기들에 대한 메모리 어드레스 공간의 맵핑을 포함하는, 집적 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>HAUZI, Haim</engName><name>하우지, 하임</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>TAMARI, Eran</engName><name>타마리, 에란</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>HAMMARLUND, Per H.</engName><name>함마룬드, 퍼 에이치.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>REDSHAW, Jonathan M.</engName><name>레드쇼, 조나단 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>KOSTIANOVSKY, Alfredo</engName><name>코스티아노브스키, 알프레도</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>NISSEL, Idan</engName><name>니셀, 이단</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>GITELMAN, Leonid</engName><name>지텔만, 레오니드</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>BETZALEL, Oren</engName><name>베트잘렐, 오렌</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>HAIM, Dalia R.</engName><name>하임, 달리아 알.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이스라엘</country><engName>ZIMET, Lior</engName><name>지메트, 리오르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.23</priorityApplicationDate><priorityApplicationNumber>63/236,013</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.26</priorityApplicationDate><priorityApplicationNumber>17/873,694</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.07.16</receiptDate><receiptNumber>1-1-2025-0802637-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.16</receiptDate><receiptNumber>1-1-2025-0803940-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250095790.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9383608a5d4bc6347ad6751876ba6ffdeb375317d64c8ac28cfa0e0224b954a1c4c4d29f2c90acfc22ac77d4d362ce7fb049cae7ee6820e12b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe5869ea1b5a20610ebec9969a9eec0988980336f262a19bf76511ed688768cdc1b95917d0d0322549df7af7c0e8be16723e0b40906244383</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>