Fitter report for DE2_70
Wed May 18 12:54:26 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 18 12:54:26 2016            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; DE2_70                                           ;
; Top-level Entity Name              ; DE2_70                                           ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C70F896C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 2,153 / 68,416 ( 3 % )                           ;
;     Total combinational functions  ; 1,849 / 68,416 ( 3 % )                           ;
;     Dedicated logic registers      ; 1,417 / 68,416 ( 2 % )                           ;
; Total registers                    ; 1487                                             ;
; Total pins                         ; 530 / 622 ( 85 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 73,784 / 1,152,000 ( 6 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                  ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Maximum processors allowed for parallel compilation                        ; Default                        ; 1                              ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.72        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.8%      ;
;     Processors 3-4         ;  22.2%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                      ;
+----------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; Node                                                     ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node                                         ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; Sdram_Control_4Port:u7|command:command1|OE               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[0]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[1]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[2]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[3]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[4]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[5]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[6]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[7]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[8]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[9]                                               ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[10]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[11]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[12]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[13]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[14]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[15]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[2]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[2]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[3]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[3]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[4]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[4]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[5]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[5]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[6]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[6]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[7]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[7]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[8]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[8]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[9]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[9]                                               ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[10]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[10]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[11]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[11]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[12]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[12]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[13]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[13]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u7|mDATAOUT[14]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[14]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[16]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[17]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[18]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[19]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[20]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[21]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[22]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[23]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[24]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9  ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[25]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[26]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[27]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[28]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[29]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[30]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15 ; REGOUT           ;                       ;
; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[31]                                              ; OE               ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[2]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[18]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[3]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[19]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[4]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[20]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[5]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[21]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[6]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[22]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[7]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[23]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[8]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[24]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[9]                       ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[25]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[12]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[28]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[13]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[29]                                              ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[14]                      ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[30]                                              ; COMBOUT          ;                       ;
; rCCD_DATA[0]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]                                               ; COMBOUT          ;                       ;
; rCCD_DATA[1]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]                                               ; COMBOUT          ;                       ;
; rCCD_DATA[2]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[3]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[4]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[5]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[6]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[7]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[8]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[9]                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[2]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[10]                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]                                                ; COMBOUT          ;                       ;
; rCCD_DATA[11]                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[0]                                                ; COMBOUT          ;                       ;
; rCCD_FVAL                                                ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[18]                                               ; COMBOUT          ;                       ;
; rCCD_LVAL                                                ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[17]                                               ; COMBOUT          ;                       ;
+----------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+---------------+----------------+--------------+---------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+---------------+---------------+----------------+
; Global Signal ; DE2_70         ;              ; GPIO_CLKIN_P1 ; GLOBAL CLOCK  ; QSF Assignment ;
+---------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3923 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3923 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3915    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/enjac2/4063/GitPortable/Data/home/ECE4063-Project/Final/DE2_70.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,153 / 68,416 ( 3 % )     ;
;     -- Combinational with no register       ; 736                        ;
;     -- Register only                        ; 304                        ;
;     -- Combinational with a register        ; 1113                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 837                        ;
;     -- 3 input functions                    ; 424                        ;
;     -- <=2 input functions                  ; 588                        ;
;     -- Register only                        ; 304                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1415                       ;
;     -- arithmetic mode                      ; 434                        ;
;                                             ;                            ;
; Total registers*                            ; 1,487 / 70,234 ( 2 % )     ;
;     -- Dedicated logic registers            ; 1,417 / 68,416 ( 2 % )     ;
;     -- I/O registers                        ; 70 / 1,818 ( 4 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 193 / 4,276 ( 5 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 530 / 622 ( 85 % )         ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )             ;
;                                             ;                            ;
; Global signals                              ; 11                         ;
; M4Ks                                        ; 21 / 250 ( 8 % )           ;
; Total block memory bits                     ; 73,784 / 1,152,000 ( 6 % ) ;
; Total block memory implementation bits      ; 96,768 / 1,152,000 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 11 / 16 ( 69 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%               ;
; Peak interconnect usage (total/H/V)         ; 9% / 11% / 7%              ;
; Maximum fan-out                             ; 711                        ;
; Highest non-global fan-out                  ; 104                        ;
; Total fan-out                               ; 11195                      ;
; Average fan-out                             ; 2.75                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2153 / 68416 ( 3 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 736                  ; 0                              ;
;     -- Register only                        ; 304                  ; 0                              ;
;     -- Combinational with a register        ; 1113                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 837                  ; 0                              ;
;     -- 3 input functions                    ; 424                  ; 0                              ;
;     -- <=2 input functions                  ; 588                  ; 0                              ;
;     -- Register only                        ; 304                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1415                 ; 0                              ;
;     -- arithmetic mode                      ; 434                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1487                 ; 0                              ;
;     -- Dedicated logic registers            ; 1417 / 68416 ( 2 % ) ; 0 / 68416 ( 0 % )              ;
;     -- I/O registers                        ; 70                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 193 / 4276 ( 5 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 530                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 73784                ; 0                              ;
; Total RAM block bits                        ; 96768                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 21 / 250 ( 8 % )     ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 7 / 20 ( 35 % )      ; 4 / 20 ( 20 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 861                  ; 2                              ;
;     -- Registered Input Connections         ; 850                  ; 0                              ;
;     -- Output Connections                   ; 2                    ; 861                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11398                ; 867                            ;
;     -- Registered Connections               ; 5848                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 863                            ;
;     -- hard_block:auto_generated_inst       ; 863                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 64                   ; 2                              ;
;     -- Output Ports                         ; 261                  ; 4                              ;
;     -- Bidir Ports                          ; 205                  ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_CLKIN_N0 ; T25   ; 6        ; 95           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_N1 ; AH14  ; 8        ; 49           ; 0            ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P0 ; T24   ; 6        ; 95           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P1 ; AG15  ; 8        ; 49           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT   ; E19   ; 4        ; 67           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28       ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50       ; AD15  ; 7        ; 49           ; 0            ; 1           ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2     ; D16   ; 4        ; 47           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_3     ; R28   ; 5        ; 95           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4     ; R3    ; 2        ; 0            ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iENET_INT     ; C27   ; 4        ; 89           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iEXT_CLOCK    ; R29   ; 5        ; 95           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iFLASH_RY_N   ; AH30  ; 6        ; 95           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD     ; W22   ; 6        ; 95           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]       ; T29   ; 6        ; 95           ; 24           ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; T28   ; 6        ; 95           ; 24           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]       ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]       ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ0    ; G12   ; 3        ; 22           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ1    ; F12   ; 3        ; 26           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT0     ; F13   ; 3        ; 33           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT1     ; J13   ; 3        ; 33           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]        ; AA23  ; 6        ; 95           ; 8            ; 1           ; 45                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]       ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]       ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]       ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]       ; T9    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]       ; L5    ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]       ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]       ; L7    ; 2        ; 0            ; 43           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]       ; L8    ; 2        ; 0            ; 43           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]        ; AB26  ; 6        ; 95           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]        ; AB25  ; 6        ; 95           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]        ; AC27  ; 6        ; 95           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]        ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]        ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]        ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]        ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]        ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]        ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_CLK27    ; G15   ; 3        ; 47           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[0]     ; A6    ; 3        ; 11           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[1]     ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[2]     ; A5    ; 3        ; 9            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[3]     ; B5    ; 3        ; 9            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[4]     ; B4    ; 3        ; 7            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[5]     ; C4    ; 3        ; 9            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[6]     ; A3    ; 3        ; 3            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[7]     ; B3    ; 3        ; 5            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_HS       ; E13   ; 3        ; 33           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_VS       ; E14   ; 3        ; 40           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_CLK27    ; H15   ; 3        ; 47           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[0]     ; C10   ; 3        ; 20           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[1]     ; A9    ; 3        ; 24           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[2]     ; B9    ; 3        ; 24           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[3]     ; C9    ; 3        ; 18           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[4]     ; A8    ; 3        ; 18           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[5]     ; B8    ; 3        ; 18           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[6]     ; A7    ; 3        ; 13           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[7]     ; B7    ; 3        ; 13           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_HS       ; E15   ; 3        ; 44           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_VS       ; D15   ; 3        ; 42           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS     ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD     ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; oAUD_DACDAT   ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oAUD_XCK      ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[0]   ; AA4   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[10]  ; Y8    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[11]  ; AE4   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[12]  ; AF4   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[1]   ; AA5   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[2]   ; AA6   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[3]   ; AB5   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[4]   ; AB7   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[5]   ; AC4   ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[6]   ; AC5   ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[7]   ; AC6   ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[8]   ; AD4   ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[9]   ; AC7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_BA[0]  ; AA9   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_BA[1]  ; AA10  ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CAS_N  ; W10   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CKE    ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CLK    ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CS_N   ; Y10   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_LDQM0  ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_RAS_N  ; Y9    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_UDQM1  ; AB6   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_WE_N   ; W9    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[0]   ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[10]  ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[11]  ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[12]  ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[1]   ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[2]   ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[3]   ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[4]   ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[5]   ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[6]   ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[7]   ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[8]   ; W7    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[9]   ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[0]  ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[1]  ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CAS_N  ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CKE    ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CLK    ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CS_N   ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_LDQM0  ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_RAS_N  ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_UDQM1  ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_WE_N   ; M9    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CLK     ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CMD     ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CS_N    ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_IOR_N   ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_IOW_N   ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_RESET_N ; B29   ; 4        ; 91           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[0]   ; AF24  ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[10]  ; AH26  ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[11]  ; AJ26  ; 7        ; 85           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[12]  ; AK26  ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[13]  ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[14]  ; AK25  ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[15]  ; AH24  ; 7        ; 85           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[16]  ; AG25  ; 7        ; 87           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[17]  ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[18]  ; AD21  ; 7        ; 89           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[19]  ; AK28  ; 7        ; 89           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[1]   ; AG24  ; 7        ; 85           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[20]  ; AJ28  ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[21]  ; AE20  ; 7        ; 78           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[2]   ; AE23  ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[3]   ; AG23  ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[4]   ; AF23  ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[5]   ; AG22  ; 7        ; 80           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[6]   ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[7]   ; AF22  ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[8]   ; AH27  ; 7        ; 91           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[9]   ; AJ27  ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_BYTE_N ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_CE_N   ; AG28  ; 6        ; 95           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_OE_N   ; AG29  ; 6        ; 95           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_RST_N  ; AH28  ; 6        ; 95           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_WE_N   ; AJ29  ; 6        ; 95           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_WP_N   ; AH29  ; 6        ; 95           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_DP      ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[0]    ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1]    ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2]    ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3]    ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4]    ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5]    ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6]    ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_DP      ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0]    ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1]    ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2]    ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3]    ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4]    ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5]    ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6]    ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_DP      ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0]    ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1]    ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2]    ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3]    ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4]    ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5]    ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6]    ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_DP      ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0]    ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1]    ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2]    ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3]    ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4]    ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5]    ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6]    ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_DP      ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0]    ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1]    ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2]    ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3]    ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4]    ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5]    ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6]    ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_DP      ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0]    ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1]    ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2]    ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3]    ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4]    ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5]    ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6]    ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_DP      ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0]    ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1]    ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2]    ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3]    ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4]    ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5]    ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6]    ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_DP      ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0]    ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1]    ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2]    ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3]    ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4]    ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5]    ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6]    ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oI2C_SCLK     ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oIRDA_TXD     ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_BLON     ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_EN       ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_ON       ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RS       ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RW       ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]      ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]      ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[2]      ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[3]      ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[4]      ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[5]      ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[6]      ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[7]      ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[8]      ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]      ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]     ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]     ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]     ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]     ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]     ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]     ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[16]     ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[17]     ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]      ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]      ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]      ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]      ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]      ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]      ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]      ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]      ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]      ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_A[0]     ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_A[1]     ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_CS_N     ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_DACK0_N  ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_DACK1_N  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_OE_N     ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_RESET_N  ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_WE_N     ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSD_CLK       ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSC_N  ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSP_N  ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADV_N   ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[0]    ; AG8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[10]   ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[11]   ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[12]   ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[13]   ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[14]   ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[15]   ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[16]   ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[17]   ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[18]   ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[1]    ; AF8   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[2]    ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[3]    ; AG7   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[4]    ; AG6   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[5]    ; AG5   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[6]    ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[7]    ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[8]    ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[9]    ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[0] ; AC21  ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[1] ; AC20  ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[2] ; AD20  ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[3] ; AH20  ; 7        ; 74           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE1_N   ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE2     ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE3_N   ; AD22  ; 7        ; 85           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CLK     ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_GW_N    ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_OE_N    ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_WE_N    ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oTD1_RESET_N  ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oTD2_RESET_N  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_CTS     ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_TXD     ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_BLANK_N  ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[0]     ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[1]     ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[2]     ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[3]     ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[4]     ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[5]     ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[6]     ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[7]     ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[8]     ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[9]     ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_CLOCK    ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[0]     ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[1]     ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[2]     ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[3]     ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[4]     ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[5]     ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[6]     ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[7]     ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[8]     ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[9]     ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_HS       ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[0]     ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[1]     ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[2]     ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[3]     ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[4]     ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[5]     ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[6]     ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[7]     ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[8]     ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[9]     ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_SYNC_N   ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_VS       ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                            ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------+---------------------+
; AUD_ADCLRCK    ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; AUD_BCLK       ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; AUD_DACLRCK    ; G18   ; 4        ; 60           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; DRAM_DQ[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[16]    ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[17]    ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[18]    ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[19]    ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[20]    ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[21]    ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[22]    ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[23]    ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[24]    ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[25]    ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[26]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[27]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[28]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[29]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[30]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[31]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u8|command:command1|oe4     ; -                   ;
; DRAM_DQ[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; DRAM_DQ[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|oe4     ; -                   ;
; ENET_D[0]      ; A23   ; 4        ; 76           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[10]     ; B25   ; 4        ; 82           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[11]     ; A25   ; 4        ; 80           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[12]     ; C24   ; 4        ; 78           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[13]     ; B24   ; 4        ; 80           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[14]     ; A24   ; 4        ; 78           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[15]     ; B23   ; 4        ; 78           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[1]      ; C22   ; 4        ; 76           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[2]      ; B22   ; 4        ; 71           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[3]      ; A22   ; 4        ; 71           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[4]      ; B21   ; 4        ; 69           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[5]      ; A21   ; 4        ; 67           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[6]      ; B20   ; 4        ; 62           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[7]      ; A20   ; 4        ; 62           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[8]      ; B26   ; 4        ; 85           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; ENET_D[9]      ; A26   ; 4        ; 85           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ15_AM1 ; AE24  ; 7        ; 93           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[0]    ; AF29  ; 6        ; 95           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[10]   ; AD29  ; 6        ; 95           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[11]   ; AC28  ; 6        ; 95           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[12]   ; AC30  ; 6        ; 95           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[13]   ; AB30  ; 6        ; 95           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[14]   ; AA30  ; 6        ; 95           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[1]    ; AE28  ; 6        ; 95           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[2]    ; AE30  ; 6        ; 95           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[3]    ; AD30  ; 6        ; 95           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[4]    ; AC29  ; 6        ; 95           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[5]    ; AB29  ; 6        ; 95           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[6]    ; AA29  ; 6        ; 95           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[7]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[8]    ; AF30  ; 6        ; 95           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; FLASH_DQ[9]    ; AE29  ; 6        ; 95           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[0]      ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[10]     ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[11]     ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[12]     ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[13]     ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[14]     ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[15]     ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[16]     ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[17]     ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[18]     ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[19]     ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[1]      ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[20]     ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[21]     ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[22]     ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[23]     ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[24]     ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[25]     ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[26]     ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[27]     ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[28]     ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[29]     ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[2]      ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[30]     ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[31]     ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd_3wire_config:u11|I2S_Controller:u0|mSDATA~1 ; -                   ;
; GPIO_0[3]      ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[4]      ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[5]      ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[6]      ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[7]      ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[8]      ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_0[9]      ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[0]      ; G27   ; 5        ; 95           ; 44           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[10]     ; K29   ; 5        ; 95           ; 35           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[11]     ; M25   ; 5        ; 95           ; 39           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[12]     ; K30   ; 5        ; 95           ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[13]     ; M24   ; 5        ; 95           ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[14]     ; L29   ; 5        ; 95           ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[15]     ; L30   ; 5        ; 95           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[16]     ; P26   ; 5        ; 95           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[17]     ; P28   ; 5        ; 95           ; 30           ; 3           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[18]     ; P25   ; 5        ; 95           ; 30           ; 0           ; 0                     ; 4                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[19]     ; P27   ; 5        ; 95           ; 30           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_CCD_Config:u9|I2C_Controller:u0|SDO         ; -                   ;
; GPIO_1[1]      ; G28   ; 5        ; 95           ; 44           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[20]     ; M29   ; 5        ; 95           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[21]     ; R26   ; 5        ; 95           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[22]     ; M30   ; 5        ; 95           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[23]     ; R27   ; 5        ; 95           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[24]     ; P24   ; 5        ; 95           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[25]     ; N28   ; 5        ; 95           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[26]     ; P23   ; 5        ; 95           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[27]     ; N29   ; 5        ; 95           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[28]     ; R23   ; 5        ; 95           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[29]     ; P29   ; 5        ; 95           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[2]      ; H27   ; 5        ; 95           ; 44           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[30]     ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[31]     ; P30   ; 5        ; 95           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[3]      ; L24   ; 5        ; 95           ; 41           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[4]      ; H28   ; 5        ; 95           ; 44           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[5]      ; L25   ; 5        ; 95           ; 41           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[6]      ; K27   ; 5        ; 95           ; 38           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[7]      ; L28   ; 5        ; 95           ; 35           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[8]      ; K28   ; 5        ; 95           ; 38           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_1[9]      ; L27   ; 5        ; 95           ; 35           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_CLKOUT_N0 ; H23   ; 5        ; 95           ; 49           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_CLKOUT_N1 ; AF27  ; 6        ; 95           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_CLKOUT_P0 ; G24   ; 5        ; 95           ; 49           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; GPIO_CLKOUT_P1 ; AF28  ; 6        ; 95           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; I2C_SDAT       ; H18   ; 4        ; 65           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[0]       ; E1    ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[1]       ; E3    ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[2]       ; D2    ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[3]       ; D3    ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[4]       ; C1    ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[5]       ; C2    ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[6]       ; C3    ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; LCD_D[7]       ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[0]       ; H10   ; 3        ; 7            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[10]      ; D6    ; 3        ; 11           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[11]      ; E7    ; 3        ; 1            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[12]      ; D7    ; 3        ; 11           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[13]      ; E8    ; 3        ; 3            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[14]      ; D9    ; 3        ; 18           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[15]      ; G10   ; 3        ; 7            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[1]       ; G9    ; 3        ; 5            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[2]       ; G11   ; 3        ; 15           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[3]       ; F11   ; 3        ; 24           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[4]       ; J12   ; 3        ; 20           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[5]       ; H12   ; 3        ; 22           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[6]       ; H13   ; 3        ; 29           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[7]       ; G13   ; 3        ; 31           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[8]       ; D4    ; 3        ; 1            ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_D[9]       ; D5    ; 3        ; 1            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_FSPEED     ; F7    ; 3        ; 1            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; OTG_LSPEED     ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; PS2_KBCLK      ; F24   ; 4        ; 93           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; PS2_KBDAT      ; E24   ; 4        ; 93           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; PS2_MSCLK      ; D26   ; 4        ; 91           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; PS2_MSDAT      ; D25   ; 4        ; 82           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SD_CMD         ; W28   ; 6        ; 95           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SD_DAT         ; W29   ; 6        ; 95           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SD_DAT3        ; Y30   ; 6        ; 95           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DPA[0]    ; AK9   ; 8        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DPA[1]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DPA[2]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DPA[3]    ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[0]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[10]    ; AH17  ; 7        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[11]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[12]    ; AH18  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[13]    ; AK19  ; 7        ; 62           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[14]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[15]    ; AK23  ; 7        ; 76           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[16]    ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[17]    ; AK21  ; 7        ; 69           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[18]    ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[19]    ; AK22  ; 7        ; 71           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[1]     ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[20]    ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[21]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[22]    ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[23]    ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[24]    ; AK14  ; 8        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[25]    ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[27]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[28]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[29]    ; AK7   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[2]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[30]    ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[31]    ; AK8   ; 8        ; 22           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[3]     ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[4]     ; AK11  ; 8        ; 31           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[5]     ; AH12  ; 8        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[6]     ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[7]     ; AH16  ; 7        ; 51           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
; SRAM_DQ[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                               ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 76 / 85 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 79 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 66 / 72 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 68 / 85 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 81 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 68 / 74 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 69 / 72 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; iTD1_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; iTD1_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 615        ; 3        ; iTD1_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 612        ; 3        ; iTD2_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 606        ; 3        ; iTD2_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 594        ; 3        ; iTD2_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ENET_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 532        ; 4        ; ENET_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ENET_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 518        ; 4        ; ENET_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 514        ; 4        ; ENET_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 510        ; 4        ; ENET_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 503        ; 4        ; ENET_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; oENET_IOR_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; DRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; DRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; DRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; oDRAM0_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; oDRAM0_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; oDRAM0_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; oDRAM0_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; oDRAM0_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; oDRAM0_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; FLASH_DQ[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; FLASH_DQ[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; DRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; DRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; oDRAM0_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; oDRAM0_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; oDRAM0_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; FLASH_DQ[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; FLASH_DQ[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; oDRAM0_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; oDRAM0_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; oDRAM0_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; oDRAM0_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; FLASH_DQ[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ; 365        ; 6        ; FLASH_DQ[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; FLASH_DQ[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; oDRAM0_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; oDRAM0_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; oFLASH_A[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; FLASH_DQ[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; FLASH_DQ[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 147        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; oDRAM0_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; oFLASH_A[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; oFLASH_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; FLASH_DQ15_AM1                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; FLASH_DQ[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 352        ; 6        ; FLASH_DQ[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; FLASH_DQ[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 154        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; oDRAM0_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oFLASH_A[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; oFLASH_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; oFLASH_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; oFLASH_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GPIO_CLKOUT_N1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GPIO_CLKOUT_P1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 343        ; 6        ; FLASH_DQ[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; FLASH_DQ[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GPIO_CLKIN_P1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; oFLASH_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; oFLASH_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; oFLASH_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; oFLASH_A[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; oFLASH_CE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; oFLASH_OE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GPIO_CLKIN_N1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; oFLASH_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; oFLASH_A[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; oFLASH_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; oFLASH_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; oFLASH_RST_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH29     ; 332        ; 6        ; oFLASH_WP_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 334        ; 6        ; iFLASH_RY_N                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; SRAM_DPA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; SRAM_DPA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oFLASH_A[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; oFLASH_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; oFLASH_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; oFLASH_A[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; oFLASH_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; SRAM_DPA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; SRAM_DPA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; oFLASH_A[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; oFLASH_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; oFLASH_A[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; iTD1_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 621        ; 3        ; iTD1_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 618        ; 3        ; iTD1_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 614        ; 3        ; iTD1_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 611        ; 3        ; iTD2_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 3        ; iTD2_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 593        ; 3        ; iTD2_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oTD2_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ENET_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 531        ; 4        ; ENET_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 527        ; 4        ; ENET_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 517        ; 4        ; ENET_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 513        ; 4        ; ENET_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ENET_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ENET_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 499        ; 4        ; oENET_CMD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 496        ; 4        ; oENET_IOW_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 493        ; 4        ; oENET_RESET_N                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; iTD1_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 624        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; iTD2_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 600        ; 3        ; iTD2_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; ENET_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; ENET_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; iENET_INT                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 492        ; 4        ; oENET_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OTG_D[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OTG_D[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OTG_D[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OTG_D[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 608        ; 3        ; oOTG_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 604        ; 3        ; OTG_D[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 599        ; 3        ; oOTG_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oOTG_DACK0_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 588        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; iTD2_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; oENET_CLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OTG_D[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OTG_D[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 609        ; 3        ; oOTG_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 607        ; 3        ; oOTG_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 596        ; 3        ; oOTG_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 589        ; 3        ; oOTG_DACK1_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 579        ; 3        ; iTD1_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 570        ; 3        ; iTD1_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 566        ; 3        ; iTD2_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OTG_FSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OTG_LSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OTG_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 590        ; 3        ; iOTG_DREQ1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 580        ; 3        ; iOTG_INT0                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; oDRAM1_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OTG_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 623        ; 3        ; OTG_D[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OTG_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 597        ; 3        ; iOTG_DREQ0                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OTG_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 576        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; iTD1_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 555        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GPIO_CLKOUT_P0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; OTG_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 602        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; OTG_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OTG_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oOTG_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 563        ; 3        ; iTD2_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 557        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GPIO_CLKOUT_N0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 467        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OTG_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 581        ; 3        ; iOTG_INT1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 446        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; oDRAM1_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 449        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 435        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 431        ; 5        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 432        ; 5        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; oDRAM1_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; oDRAM1_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 447        ; 5        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 437        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 426        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; oDRAM1_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; oDRAM1_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; oDRAM1_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 419        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 418        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 417        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 416        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 415        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 407        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 403        ; 5        ; iCLK_50_3                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 404        ; 5        ; iEXT_CLOCK                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oDRAM1_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oDRAM1_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oDRAM1_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oDRAM1_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oDRAM1_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GPIO_CLKIN_P0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 401        ; 6        ; GPIO_CLKIN_N0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; DRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; DRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; DRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; oDRAM1_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; oDRAM1_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oDRAM1_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oDRAM1_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; DRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; DRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; oDRAM1_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; oDRAM1_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; oDRAM0_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; DRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; DRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; DRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; oDRAM1_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; oDRAM1_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; oDRAM1_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; oDRAM0_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; oDRAM0_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; DRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; DRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; DRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oDRAM1_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; oDRAM1_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; oDRAM0_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; oDRAM0_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; oDRAM0_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; FLASH_DQ[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; oFLASH_BYTE_N                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                          ;
+----------------------------------+------------------------------------------+----------------------------------------+
; Name                             ; sdram_pll:u6|altpll:altpll_component|pll ; vga_pll:u5|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+----------------------------------------+
; SDC pin name                     ; u6|altpll_component|pll                  ; u5|altpll_component|pll                ;
; PLL mode                         ; Normal                                   ; Normal                                 ;
; Compensate clock                 ; clock0                                   ; clock0                                 ;
; Compensated input/output pins    ; --                                       ; --                                     ;
; Self reset on gated loss of lock ; Off                                      ; Off                                    ;
; Gate lock counter                ; --                                       ; --                                     ;
; Input frequency 0                ; 50.0 MHz                                 ; 50.0 MHz                               ;
; Input frequency 1                ; --                                       ; --                                     ;
; Nominal PFD frequency            ; 50.0 MHz                                 ; 50.0 MHz                               ;
; Nominal VCO frequency            ; 750.2 MHz                                ; 800.0 MHz                              ;
; VCO post scale K counter         ; --                                       ; --                                     ;
; VCO multiply                     ; --                                       ; --                                     ;
; VCO divide                       ; --                                       ; --                                     ;
; Freq min lock                    ; 33.33 MHz                                ; 31.25 MHz                              ;
; Freq max lock                    ; 66.67 MHz                                ; 62.5 MHz                               ;
; M VCO Tap                        ; 2                                        ; 0                                      ;
; M Initial                        ; 2                                        ; 1                                      ;
; M value                          ; 15                                       ; 16                                     ;
; N value                          ; 1                                        ; 1                                      ;
; Preserve PLL counter order       ; Off                                      ; Off                                    ;
; PLL location                     ; PLL_2                                    ; PLL_3                                  ;
; Inclk0 signal                    ; iCLK_50_3                                ; iCLK_50_2                              ;
; Inclk1 signal                    ; --                                       ; --                                     ;
; Inclk0 signal type               ; Dedicated Pin                            ; Dedicated Pin                          ;
; Inclk1 signal type               ; --                                       ; --                                     ;
+----------------------------------+------------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                           ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 2       ; 2       ; u6|altpll_component|pll|clk[0] ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; clock1       ; 3    ; 1   ; 150.0 MHz        ; -90 (-1667 ps) ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; 1       ; 0       ; u6|altpll_component|pll|clk[1] ;
; sdram_pll:u6|altpll:altpll_component|_clk2 ; clock2       ; 3    ; 1   ; 150.0 MHz        ; -90 (-1667 ps) ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; 1       ; 0       ; u6|altpll_component|pll|clk[2] ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; clock0       ; 2    ; 3   ; 33.33 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 24            ; 12/12 Even ; 1       ; 0       ; u5|altpll_component|pll|clk[0] ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                            ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_70                                          ; 2153 (3)    ; 1417 (1)                  ; 70 (70)       ; 73784       ; 21   ; 0            ; 0       ; 0         ; 530  ; 0            ; 736 (2)      ; 304 (0)           ; 1113 (1)         ; |DE2_70                                                                                                                                                        ; work         ;
;    |Arbitrator:arbiter|                          ; 138 (138)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 3 (3)             ; 75 (75)          ; |DE2_70|Arbitrator:arbiter                                                                                                                                     ; work         ;
;    |CCD_Capture:u2|                              ; 88 (88)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 78 (78)          ; |DE2_70|CCD_Capture:u2                                                                                                                                         ; work         ;
;    |I2C_CCD_Config:u9|                           ; 245 (166)   ; 133 (95)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (71)     ; 17 (6)            ; 116 (89)         ; |DE2_70|I2C_CCD_Config:u9                                                                                                                                      ; work         ;
;       |I2C_Controller:u0|                        ; 79 (79)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 11 (11)           ; 27 (27)          ; |DE2_70|I2C_CCD_Config:u9|I2C_Controller:u0                                                                                                                    ; work         ;
;    |RAW2RGB:u3|                                  ; 232 (217)   ; 111 (101)                 ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (116)    ; 26 (26)           ; 85 (75)          ; |DE2_70|RAW2RGB:u3                                                                                                                                             ; work         ;
;       |Line_Buffer:L1|                           ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1                                                                                                                              ; work         ;
;          |altshift_taps:altshift_taps_component| ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component                                                                                        ; work         ;
;             |shift_taps_0jn:auto_generated|      ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated                                                          ; work         ;
;                |altsyncram_sj81:altsyncram2|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2                              ; work         ;
;                |cntr_opf:cntr1|                  ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1                                           ; work         ;
;                   |cmpr_ldc:cmpr5|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_70|RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|cmpr_ldc:cmpr5                            ; work         ;
;    |RGB2GRAY:r2g|                                ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 52 (52)          ; |DE2_70|RGB2GRAY:r2g                                                                                                                                           ; work         ;
;    |Reset_Delay:u1|                              ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |DE2_70|Reset_Delay:u1                                                                                                                                         ; work         ;
;    |SEG7_LUT_8:u4|                               ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4                                                                                                                                          ; work         ;
;       |SEG7_LUT:u0|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u0                                                                                                                              ; work         ;
;       |SEG7_LUT:u1|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u1                                                                                                                              ; work         ;
;       |SEG7_LUT:u2|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u2                                                                                                                              ; work         ;
;       |SEG7_LUT:u3|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u3                                                                                                                              ; work         ;
;       |SEG7_LUT:u4|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u4                                                                                                                              ; work         ;
;       |SEG7_LUT:u5|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u5                                                                                                                              ; work         ;
;       |SEG7_LUT:u6|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u6                                                                                                                              ; work         ;
;       |SEG7_LUT:u7|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:u4|SEG7_LUT:u7                                                                                                                              ; work         ;
;    |Sdram_Control_4Port:u7|                      ; 578 (153)   ; 422 (88)                  ; 0 (0)         ; 23040       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (65)     ; 118 (7)           ; 304 (81)         ; |DE2_70|Sdram_Control_4Port:u7                                                                                                                                 ; work         ;
;       |Sdram_FIFO:read_fifo1|                    ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 48 (0)            ; 60 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                           ; work         ;
;          |dcfifo:dcfifo_component|               ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 48 (0)            ; 60 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                   ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 133 (33)    ; 108 (21)                  ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (6)       ; 48 (17)           ; 60 (11)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 14 (14)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ; work         ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ; work         ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ; work         ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ; work         ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ; work         ;
;       |Sdram_FIFO:write_fifo1|                   ; 130 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 47 (0)            ; 61 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 130 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 47 (0)            ; 61 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 130 (36)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (3)       ; 47 (18)           ; 61 (13)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ; work         ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ; work         ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ; work         ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ; work         ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ; work         ;
;                |dffpipe_kec:rs_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ; work         ;
;                |dffpipe_kec:rs_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;       |Sdram_FIFO:write_fifo2|                   ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 15 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 15 (0)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 23 (3)      ; 16 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 1 (0)             ; 15 (1)           ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;       |command:command1|                         ; 61 (61)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 48 (48)          ; |DE2_70|Sdram_Control_4Port:u7|command:command1                                                                                                                ; work         ;
;       |control_interface:control1|               ; 80 (80)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 14 (14)           ; 41 (41)          ; |DE2_70|Sdram_Control_4Port:u7|control_interface:control1                                                                                                      ; work         ;
;    |Sdram_Control_4Port:u8|                      ; 540 (152)   ; 401 (88)                  ; 0 (0)         ; 22016       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (61)     ; 120 (7)           ; 281 (85)         ; |DE2_70|Sdram_Control_4Port:u8                                                                                                                                 ; work         ;
;       |Sdram_FIFO:read_fifo1|                    ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 5632        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 50 (0)            ; 58 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1                                                                                                           ; work         ;
;          |dcfifo:dcfifo_component|               ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 5632        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 50 (0)            ; 58 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                   ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 133 (33)    ; 108 (21)                  ; 0 (0)         ; 5632        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 50 (18)           ; 58 (10)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ; work         ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ; work         ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ; work         ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ; work         ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ; work         ;
;       |Sdram_FIFO:write_fifo1|                   ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 53 (0)            ; 55 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 53 (0)            ; 55 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 136 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (6)       ; 53 (17)           ; 55 (10)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ; work         ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ; work         ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ; work         ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ; work         ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ; work         ;
;                |dffpipe_kec:rs_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ; work         ;
;                |dffpipe_kec:rs_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;       |Sdram_FIFO:write_fifo2|                   ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 22 (2)      ; 16 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 16 (2)           ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;       |command:command1|                         ; 60 (60)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 47 (47)          ; |DE2_70|Sdram_Control_4Port:u8|command:command1                                                                                                                ; work         ;
;       |control_interface:control1|               ; 41 (41)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 25 (25)          ; |DE2_70|Sdram_Control_4Port:u8|control_interface:control1                                                                                                      ; work         ;
;    |lcd_3wire_config:u11|                        ; 98 (50)     ; 54 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (23)      ; 3 (3)             ; 51 (24)          ; |DE2_70|lcd_3wire_config:u11                                                                                                                                   ; work         ;
;       |I2S_Controller:u0|                        ; 48 (48)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 27 (27)          ; |DE2_70|lcd_3wire_config:u11|I2S_Controller:u0                                                                                                                 ; work         ;
;    |sdram_pll:u6|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|sdram_pll:u6                                                                                                                                           ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|sdram_pll:u6|altpll:altpll_component                                                                                                                   ; work         ;
;    |touch_tcon:u10|                              ; 78 (78)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 3 (3)             ; 48 (48)          ; |DE2_70|touch_tcon:u10                                                                                                                                         ; work         ;
;    |vga_pll:u5|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|vga_pll:u5                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|vga_pll:u5|altpll:altpll_component                                                                                                                     ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; FLASH_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLASH_DQ15_AM1 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[16]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[17]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[18]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[19]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[20]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[21]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[22]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[23]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[24]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[25]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[26]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[27]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[28]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[29]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[30]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[31]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DPA[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DPA[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DPA[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DPA[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[0]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[1]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[2]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[3]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[4]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[5]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[6]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[7]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[8]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[9]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[10]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[11]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[12]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[13]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[14]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_D[15]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_FSPEED     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_LSPEED     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LCD_D[0]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[1]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[2]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[3]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[4]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[5]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[6]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[7]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT3        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_CMD         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I2C_SDAT       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_KBDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_KBCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_MSDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_MSCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[8]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[9]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[10]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[11]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[12]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[13]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[14]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_D[15]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCLRCK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[12]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[13]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[16]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[22]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[23]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[24]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKOUT_P1 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[3]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[4]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[5]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[6]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[7]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[8]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[9]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[10]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[11]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[12]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[13]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[14]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[18]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[19]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[20]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[21]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[22]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[23]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[24]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[25]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[28]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[29]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[30]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; DRAM_DQ[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[1]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[2]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[3]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[4]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[5]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[6]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[7]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[8]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[9]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[10]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[11]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[12]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[13]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[14]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[15]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[16]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKOUT_N0 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKOUT_P0 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[1]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[2]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[3]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[4]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[5]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[6]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[7]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[8]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[9]      ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[10]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[11]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[14]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[15]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[18]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[19]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_1[20]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKOUT_N1 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iCLK_28        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iCLK_50_4      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iEXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; oHEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_CTS      ; Output   ; --            ; --            ; --                    ; --  ;
; iUART_RTS      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oIRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; iIRDA_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; oDRAM0_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_RST_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WP_N    ; Output   ; --            ; --            ; --                    ; --  ;
; iFLASH_RY_N    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; oFLASH_BYTE_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_OE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_CE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSC_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSP_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADV_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE1_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE2      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE3_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_GW_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_OE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_WE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iOTG_INT0      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iOTG_INT1      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iOTG_DREQ0     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iOTG_DREQ1     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oOTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; oSD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_CLOCK     ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOW_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOR_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_RESET_N  ; Output   ; --            ; --            ; --                    ; --  ;
; iENET_INT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; iAUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oAUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; iTD1_CLK27     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[5]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[6]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_D[7]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_HS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD1_VS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oTD1_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iTD2_CLK27     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[5]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[6]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_D[7]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_HS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iTD2_VS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oTD2_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKIN_N0  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKIN_P0  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_CLKIN_P1  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iSW[0]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[1]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[2]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[3]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[4]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[5]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[6]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[7]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[8]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[9]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[10]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[11]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[12]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[13]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[14]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[15]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[16]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iUART_RXD      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_CLKIN_N1  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iCLK_50_3      ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iKEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iCLK_50        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; iKEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iCLK_50_2      ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; FLASH_DQ[0]                                            ;                   ;         ;
; FLASH_DQ[1]                                            ;                   ;         ;
; FLASH_DQ[2]                                            ;                   ;         ;
; FLASH_DQ[3]                                            ;                   ;         ;
; FLASH_DQ[4]                                            ;                   ;         ;
; FLASH_DQ[5]                                            ;                   ;         ;
; FLASH_DQ[6]                                            ;                   ;         ;
; FLASH_DQ[7]                                            ;                   ;         ;
; FLASH_DQ[8]                                            ;                   ;         ;
; FLASH_DQ[9]                                            ;                   ;         ;
; FLASH_DQ[10]                                           ;                   ;         ;
; FLASH_DQ[11]                                           ;                   ;         ;
; FLASH_DQ[12]                                           ;                   ;         ;
; FLASH_DQ[13]                                           ;                   ;         ;
; FLASH_DQ[14]                                           ;                   ;         ;
; FLASH_DQ15_AM1                                         ;                   ;         ;
; SRAM_DQ[0]                                             ;                   ;         ;
; SRAM_DQ[1]                                             ;                   ;         ;
; SRAM_DQ[2]                                             ;                   ;         ;
; SRAM_DQ[3]                                             ;                   ;         ;
; SRAM_DQ[4]                                             ;                   ;         ;
; SRAM_DQ[5]                                             ;                   ;         ;
; SRAM_DQ[6]                                             ;                   ;         ;
; SRAM_DQ[7]                                             ;                   ;         ;
; SRAM_DQ[8]                                             ;                   ;         ;
; SRAM_DQ[9]                                             ;                   ;         ;
; SRAM_DQ[10]                                            ;                   ;         ;
; SRAM_DQ[11]                                            ;                   ;         ;
; SRAM_DQ[12]                                            ;                   ;         ;
; SRAM_DQ[13]                                            ;                   ;         ;
; SRAM_DQ[14]                                            ;                   ;         ;
; SRAM_DQ[15]                                            ;                   ;         ;
; SRAM_DQ[16]                                            ;                   ;         ;
; SRAM_DQ[17]                                            ;                   ;         ;
; SRAM_DQ[18]                                            ;                   ;         ;
; SRAM_DQ[19]                                            ;                   ;         ;
; SRAM_DQ[20]                                            ;                   ;         ;
; SRAM_DQ[21]                                            ;                   ;         ;
; SRAM_DQ[22]                                            ;                   ;         ;
; SRAM_DQ[23]                                            ;                   ;         ;
; SRAM_DQ[24]                                            ;                   ;         ;
; SRAM_DQ[25]                                            ;                   ;         ;
; SRAM_DQ[26]                                            ;                   ;         ;
; SRAM_DQ[27]                                            ;                   ;         ;
; SRAM_DQ[28]                                            ;                   ;         ;
; SRAM_DQ[29]                                            ;                   ;         ;
; SRAM_DQ[30]                                            ;                   ;         ;
; SRAM_DQ[31]                                            ;                   ;         ;
; SRAM_DPA[0]                                            ;                   ;         ;
; SRAM_DPA[1]                                            ;                   ;         ;
; SRAM_DPA[2]                                            ;                   ;         ;
; SRAM_DPA[3]                                            ;                   ;         ;
; OTG_D[0]                                               ;                   ;         ;
; OTG_D[1]                                               ;                   ;         ;
; OTG_D[2]                                               ;                   ;         ;
; OTG_D[3]                                               ;                   ;         ;
; OTG_D[4]                                               ;                   ;         ;
; OTG_D[5]                                               ;                   ;         ;
; OTG_D[6]                                               ;                   ;         ;
; OTG_D[7]                                               ;                   ;         ;
; OTG_D[8]                                               ;                   ;         ;
; OTG_D[9]                                               ;                   ;         ;
; OTG_D[10]                                              ;                   ;         ;
; OTG_D[11]                                              ;                   ;         ;
; OTG_D[12]                                              ;                   ;         ;
; OTG_D[13]                                              ;                   ;         ;
; OTG_D[14]                                              ;                   ;         ;
; OTG_D[15]                                              ;                   ;         ;
; OTG_FSPEED                                             ;                   ;         ;
; OTG_LSPEED                                             ;                   ;         ;
; LCD_D[0]                                               ;                   ;         ;
; LCD_D[1]                                               ;                   ;         ;
; LCD_D[2]                                               ;                   ;         ;
; LCD_D[3]                                               ;                   ;         ;
; LCD_D[4]                                               ;                   ;         ;
; LCD_D[5]                                               ;                   ;         ;
; LCD_D[6]                                               ;                   ;         ;
; LCD_D[7]                                               ;                   ;         ;
; SD_DAT                                                 ;                   ;         ;
; SD_DAT3                                                ;                   ;         ;
; SD_CMD                                                 ;                   ;         ;
; I2C_SDAT                                               ;                   ;         ;
; PS2_KBDAT                                              ;                   ;         ;
; PS2_KBCLK                                              ;                   ;         ;
; PS2_MSDAT                                              ;                   ;         ;
; PS2_MSCLK                                              ;                   ;         ;
; ENET_D[0]                                              ;                   ;         ;
; ENET_D[1]                                              ;                   ;         ;
; ENET_D[2]                                              ;                   ;         ;
; ENET_D[3]                                              ;                   ;         ;
; ENET_D[4]                                              ;                   ;         ;
; ENET_D[5]                                              ;                   ;         ;
; ENET_D[6]                                              ;                   ;         ;
; ENET_D[7]                                              ;                   ;         ;
; ENET_D[8]                                              ;                   ;         ;
; ENET_D[9]                                              ;                   ;         ;
; ENET_D[10]                                             ;                   ;         ;
; ENET_D[11]                                             ;                   ;         ;
; ENET_D[12]                                             ;                   ;         ;
; ENET_D[13]                                             ;                   ;         ;
; ENET_D[14]                                             ;                   ;         ;
; ENET_D[15]                                             ;                   ;         ;
; AUD_ADCLRCK                                            ;                   ;         ;
; AUD_DACLRCK                                            ;                   ;         ;
; AUD_BCLK                                               ;                   ;         ;
; GPIO_0[0]                                              ;                   ;         ;
; GPIO_1[12]                                             ;                   ;         ;
; GPIO_1[13]                                             ;                   ;         ;
; GPIO_1[16]                                             ;                   ;         ;
; GPIO_1[21]                                             ;                   ;         ;
; GPIO_1[22]                                             ;                   ;         ;
; GPIO_1[23]                                             ;                   ;         ;
; GPIO_1[24]                                             ;                   ;         ;
; GPIO_1[25]                                             ;                   ;         ;
; GPIO_1[26]                                             ;                   ;         ;
; GPIO_1[27]                                             ;                   ;         ;
; GPIO_1[28]                                             ;                   ;         ;
; GPIO_1[29]                                             ;                   ;         ;
; GPIO_1[30]                                             ;                   ;         ;
; GPIO_1[31]                                             ;                   ;         ;
; GPIO_CLKOUT_P1                                         ;                   ;         ;
; DRAM_DQ[0]                                             ;                   ;         ;
; DRAM_DQ[1]                                             ;                   ;         ;
; DRAM_DQ[2]                                             ;                   ;         ;
; DRAM_DQ[3]                                             ;                   ;         ;
; DRAM_DQ[4]                                             ;                   ;         ;
; DRAM_DQ[5]                                             ;                   ;         ;
; DRAM_DQ[6]                                             ;                   ;         ;
; DRAM_DQ[7]                                             ;                   ;         ;
; DRAM_DQ[8]                                             ;                   ;         ;
; DRAM_DQ[9]                                             ;                   ;         ;
; DRAM_DQ[10]                                            ;                   ;         ;
; DRAM_DQ[11]                                            ;                   ;         ;
; DRAM_DQ[12]                                            ;                   ;         ;
; DRAM_DQ[13]                                            ;                   ;         ;
; DRAM_DQ[14]                                            ;                   ;         ;
; DRAM_DQ[15]                                            ;                   ;         ;
; DRAM_DQ[16]                                            ;                   ;         ;
; DRAM_DQ[17]                                            ;                   ;         ;
; DRAM_DQ[18]                                            ;                   ;         ;
; DRAM_DQ[19]                                            ;                   ;         ;
; DRAM_DQ[20]                                            ;                   ;         ;
; DRAM_DQ[21]                                            ;                   ;         ;
; DRAM_DQ[22]                                            ;                   ;         ;
; DRAM_DQ[23]                                            ;                   ;         ;
; DRAM_DQ[24]                                            ;                   ;         ;
; DRAM_DQ[25]                                            ;                   ;         ;
; DRAM_DQ[26]                                            ;                   ;         ;
; DRAM_DQ[27]                                            ;                   ;         ;
; DRAM_DQ[28]                                            ;                   ;         ;
; DRAM_DQ[29]                                            ;                   ;         ;
; DRAM_DQ[30]                                            ;                   ;         ;
; DRAM_DQ[31]                                            ;                   ;         ;
; GPIO_0[1]                                              ;                   ;         ;
; GPIO_0[2]                                              ;                   ;         ;
; GPIO_0[3]                                              ;                   ;         ;
; GPIO_0[4]                                              ;                   ;         ;
; GPIO_0[5]                                              ;                   ;         ;
; GPIO_0[6]                                              ;                   ;         ;
; GPIO_0[7]                                              ;                   ;         ;
; GPIO_0[8]                                              ;                   ;         ;
; GPIO_0[9]                                              ;                   ;         ;
; GPIO_0[10]                                             ;                   ;         ;
; GPIO_0[11]                                             ;                   ;         ;
; GPIO_0[12]                                             ;                   ;         ;
; GPIO_0[13]                                             ;                   ;         ;
; GPIO_0[14]                                             ;                   ;         ;
; GPIO_0[15]                                             ;                   ;         ;
; GPIO_0[16]                                             ;                   ;         ;
; GPIO_0[17]                                             ;                   ;         ;
; GPIO_0[18]                                             ;                   ;         ;
; GPIO_0[19]                                             ;                   ;         ;
; GPIO_0[20]                                             ;                   ;         ;
; GPIO_0[21]                                             ;                   ;         ;
; GPIO_0[22]                                             ;                   ;         ;
; GPIO_0[23]                                             ;                   ;         ;
; GPIO_0[24]                                             ;                   ;         ;
; GPIO_0[25]                                             ;                   ;         ;
; GPIO_0[26]                                             ;                   ;         ;
; GPIO_0[27]                                             ;                   ;         ;
; GPIO_0[28]                                             ;                   ;         ;
; GPIO_0[29]                                             ;                   ;         ;
; GPIO_0[30]                                             ;                   ;         ;
; GPIO_0[31]                                             ;                   ;         ;
; GPIO_CLKOUT_N0                                         ;                   ;         ;
; GPIO_CLKOUT_P0                                         ;                   ;         ;
; GPIO_1[0]                                              ;                   ;         ;
; GPIO_1[1]                                              ;                   ;         ;
; GPIO_1[2]                                              ;                   ;         ;
; GPIO_1[3]                                              ;                   ;         ;
; GPIO_1[4]                                              ;                   ;         ;
; GPIO_1[5]                                              ;                   ;         ;
; GPIO_1[6]                                              ;                   ;         ;
; GPIO_1[7]                                              ;                   ;         ;
; GPIO_1[8]                                              ;                   ;         ;
; GPIO_1[9]                                              ;                   ;         ;
; GPIO_1[10]                                             ;                   ;         ;
; GPIO_1[11]                                             ;                   ;         ;
; GPIO_1[14]                                             ;                   ;         ;
; GPIO_1[15]                                             ;                   ;         ;
; GPIO_1[17]                                             ;                   ;         ;
; GPIO_1[18]                                             ;                   ;         ;
; GPIO_1[19]                                             ;                   ;         ;
;      - I2C_CCD_Config:u9|I2C_Controller:u0|ACK1~3      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u9|I2C_Controller:u0|ACK2~1      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u9|I2C_Controller:u0|ACK3~2      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u9|I2C_Controller:u0|ACK4~9      ; 0                 ; 6       ;
; GPIO_1[20]                                             ;                   ;         ;
; GPIO_CLKOUT_N1                                         ;                   ;         ;
; iCLK_28                                                ;                   ;         ;
; iCLK_50_4                                              ;                   ;         ;
; iEXT_CLOCK                                             ;                   ;         ;
; iUART_RTS                                              ;                   ;         ;
; iIRDA_RXD                                              ;                   ;         ;
; iFLASH_RY_N                                            ;                   ;         ;
; iOTG_INT0                                              ;                   ;         ;
; iOTG_INT1                                              ;                   ;         ;
; iOTG_DREQ0                                             ;                   ;         ;
; iOTG_DREQ1                                             ;                   ;         ;
; iENET_INT                                              ;                   ;         ;
; iAUD_ADCDAT                                            ;                   ;         ;
; iTD1_CLK27                                             ;                   ;         ;
; iTD1_D[0]                                              ;                   ;         ;
; iTD1_D[1]                                              ;                   ;         ;
; iTD1_D[2]                                              ;                   ;         ;
; iTD1_D[3]                                              ;                   ;         ;
; iTD1_D[4]                                              ;                   ;         ;
; iTD1_D[5]                                              ;                   ;         ;
; iTD1_D[6]                                              ;                   ;         ;
; iTD1_D[7]                                              ;                   ;         ;
; iTD1_HS                                                ;                   ;         ;
; iTD1_VS                                                ;                   ;         ;
; iTD2_CLK27                                             ;                   ;         ;
; iTD2_D[0]                                              ;                   ;         ;
; iTD2_D[1]                                              ;                   ;         ;
; iTD2_D[2]                                              ;                   ;         ;
; iTD2_D[3]                                              ;                   ;         ;
; iTD2_D[4]                                              ;                   ;         ;
; iTD2_D[5]                                              ;                   ;         ;
; iTD2_D[6]                                              ;                   ;         ;
; iTD2_D[7]                                              ;                   ;         ;
; iTD2_HS                                                ;                   ;         ;
; iTD2_VS                                                ;                   ;         ;
; GPIO_CLKIN_N0                                          ;                   ;         ;
; GPIO_CLKIN_P0                                          ;                   ;         ;
; GPIO_CLKIN_P1                                          ;                   ;         ;
; iSW[0]                                                 ;                   ;         ;
;      - I2C_CCD_Config:u9|senosr_exposure[10]           ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[10]~33        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[9]~31         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[15]~52        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[8]            ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[8]~29         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[12]~46        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[11]~44        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[7]~27         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[13]~48        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[14]~50        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[6]~25         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[3]~19         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[4]~21         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[5]~23         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[2]~17         ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[3]~0                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[2]~1                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[1]~2                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[0]~3                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[4]~4                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[5]~5                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[6]~6                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[0]~0                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[2]~1                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[3]~2                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[4]~3                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[5]~4                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[6]~5                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[7]~6                  ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[0]~0                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[1]~1                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[2]~2                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[3]~3                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[4]~4                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[5]~5                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[6]~6                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_red[7]~7                    ; 1                 ; 6       ;
;      - touch_tcon:u10|read_blue[7]~7                   ; 1                 ; 6       ;
;      - touch_tcon:u10|read_green[1]~7                  ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[1]~35         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[1]~39         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|senosr_exposure[0]~54         ; 1                 ; 6       ;
;      - iSW[0]~_wirecell                                ; 1                 ; 6       ;
;      - oLEDR[0]                                        ; 1                 ; 6       ;
; iSW[1]                                                 ;                   ;         ;
;      - Arbitrator:arbiter|rSelect~0                    ; 1                 ; 6       ;
;      - oLEDR[1]                                        ; 1                 ; 6       ;
; iSW[2]                                                 ;                   ;         ;
;      - Arbitrator:arbiter|rSelect~2                    ; 0                 ; 6       ;
;      - oLEDR[2]                                        ; 0                 ; 6       ;
; iSW[3]                                                 ;                   ;         ;
;      - Arbitrator:arbiter|rSelect~1                    ; 1                 ; 6       ;
;      - oLEDR[3]                                        ; 1                 ; 6       ;
; iSW[4]                                                 ;                   ;         ;
;      - oLEDR[4]                                        ; 0                 ; 6       ;
; iSW[5]                                                 ;                   ;         ;
;      - oLEDR[5]                                        ; 1                 ; 6       ;
; iSW[6]                                                 ;                   ;         ;
;      - oLEDR[6]                                        ; 0                 ; 6       ;
; iSW[7]                                                 ;                   ;         ;
;      - oLEDR[7]                                        ; 1                 ; 6       ;
; iSW[8]                                                 ;                   ;         ;
;      - oLEDR[8]                                        ; 1                 ; 6       ;
; iSW[9]                                                 ;                   ;         ;
;      - oLEDR[9]                                        ; 0                 ; 6       ;
; iSW[10]                                                ;                   ;         ;
;      - oLEDR[10]                                       ; 0                 ; 6       ;
; iSW[11]                                                ;                   ;         ;
;      - oLEDR[11]                                       ; 0                 ; 6       ;
; iSW[12]                                                ;                   ;         ;
;      - oLEDR[12]                                       ; 0                 ; 6       ;
; iSW[13]                                                ;                   ;         ;
;      - oLEDR[13]                                       ; 0                 ; 6       ;
; iSW[14]                                                ;                   ;         ;
;      - oLEDR[14]                                       ; 0                 ; 6       ;
; iSW[15]                                                ;                   ;         ;
;      - oLEDR[15]                                       ; 1                 ; 6       ;
; iSW[16]                                                ;                   ;         ;
;      - oLEDR[16]                                       ; 1                 ; 6       ;
; iSW[17]                                                ;                   ;         ;
;      - I2C_CCD_Config:u9|Mux8~0                        ; 0                 ; 6       ;
;      - RAW2RGB:u3|mirror_sw                            ; 0                 ; 6       ;
;      - oLEDR[17]                                       ; 0                 ; 6       ;
; iUART_RXD                                              ;                   ;         ;
;      - oUART_TXD                                       ; 0                 ; 6       ;
; GPIO_CLKIN_N1                                          ;                   ;         ;
; iCLK_50_3                                              ;                   ;         ;
; iKEY[2]                                                ;                   ;         ;
;      - CCD_Capture:u2|mSTART~0                         ; 1                 ; 6       ;
; iKEY[3]                                                ;                   ;         ;
;      - CCD_Capture:u2|mSTART~0                         ; 0                 ; 6       ;
; iCLK_50                                                ;                   ;         ;
; iKEY[0]                                                ;                   ;         ;
;      - Reset_Delay:u1|oRST_2                           ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[0]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[1]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[2]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[3]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[4]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[5]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[6]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[7]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[8]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[9]                          ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[10]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[11]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[12]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[13]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[14]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[15]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[16]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[17]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[18]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[19]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[20]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[21]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[22]                         ; 0                 ; 6       ;
;      - Reset_Delay:u1|Cont[23]                         ; 0                 ; 6       ;
;      - GPIO_0[29]                                      ; 0                 ; 6       ;
;      - Reset_Delay:u1|oRST_1                           ; 0                 ; 6       ;
;      - Reset_Delay:u1|oRST_0                           ; 0                 ; 6       ;
; iCLK_50_2                                              ;                   ;         ;
; iKEY[1]                                                ;                   ;         ;
;      - I2C_CCD_Config:u9|always1~2                     ; 1                 ; 6       ;
;      - I2C_CCD_Config:u9|iexposure_adj_delay[0]~feeder ; 1                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Arbitrator:arbiter|disp_G[2]~2                                                                                                 ; LCCOMB_X2_Y25_N24  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Arbitrator:arbiter|disp_R[6]~12                                                                                                ; LCCOMB_X3_Y25_N8   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Arbitrator:arbiter|rSelect[1]                                                                                                  ; LCFF_X8_Y25_N1     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|X_Cont[1]~34                                                                                                    ; LCCOMB_X10_Y23_N14 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|X_Cont[1]~35                                                                                                    ; LCCOMB_X10_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|Y_Cont[1]~18                                                                                                    ; LCCOMB_X10_Y23_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|always2~0                                                                                                       ; LCCOMB_X16_Y23_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|mCCD_FVAL                                                                                                       ; LCFF_X16_Y23_N19   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|oDVAL                                                                                                           ; LCCOMB_X21_Y23_N18 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; GPIO_CLKIN_N1                                                                                                                  ; PIN_AH14           ; 442     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD[23]~2                                                                                   ; LCCOMB_X81_Y26_N0  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[5]~1                                                                            ; LCCOMB_X79_Y26_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|LUT_INDEX[4]                                                                                                 ; LCFF_X77_Y25_N17   ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|LUT_INDEX[5]~1                                                                                               ; LCCOMB_X77_Y25_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|LessThan2~4                                                                                                  ; LCCOMB_X75_Y26_N2  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|LessThan3~0                                                                                                  ; LCCOMB_X77_Y25_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|always1~2                                                                                                    ; LCCOMB_X85_Y25_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|i2c_reset                                                                                                    ; LCCOMB_X85_Y25_N18 ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|iexposure_adj_delay[3]                                                                                       ; LCFF_X85_Y25_N17   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|mI2C_CTRL_CLK                                                                                                ; LCFF_X48_Y27_N7    ; 71      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; I2C_CCD_Config:u9|mI2C_DATA[23]~0                                                                                              ; LCCOMB_X77_Y25_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u9|senosr_exposure[1]~43                                                                                        ; LCCOMB_X80_Y25_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|cout_actual       ; LCCOMB_X18_Y22_N0  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u3|rBlue[9]~40                                                                                                         ; LCCOMB_X12_Y23_N18 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u1|Equal0~7                                                                                                        ; LCCOMB_X50_Y1_N0   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u1|oRST_0                                                                                                          ; LCFF_X50_Y1_N27    ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u1|oRST_1                                                                                                          ; LCFF_X1_Y25_N15    ; 65      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u1|oRST_1                                                                                                          ; LCFF_X1_Y25_N15    ; 201     ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Reset_Delay:u1|oRST_2                                                                                                          ; LCFF_X50_Y1_N17    ; 131     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                ; LCCOMB_X13_Y15_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X51_Y22_N3    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~1               ; LCCOMB_X56_Y24_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~2                  ; LCCOMB_X56_Y24_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                  ; LCCOMB_X56_Y21_N12 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X18_Y7_N9     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X15_Y7_N4   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                   ; LCCOMB_X15_Y7_N22  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                 ; LCCOMB_X15_Y11_N24 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X15_Y8_N31    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                        ; LCFF_X15_Y8_N1     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|oe4                                                                                    ; LCFF_X8_Y17_N21    ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~1                                                                          ; LCCOMB_X11_Y17_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                     ; LCFF_X11_Y10_N23   ; 51      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                  ; LCCOMB_X13_Y10_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                    ; LCCOMB_X12_Y17_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mADDR[8]~1                                                                                              ; LCCOMB_X10_Y15_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]~20                                                                                        ; LCCOMB_X11_Y14_N20 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]~21                                                                                        ; LCCOMB_X13_Y15_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]~20                                                                                        ; LCCOMB_X12_Y15_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]~21                                                                                        ; LCCOMB_X13_Y15_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|CMD[1]~0                                                                                                ; LCCOMB_X11_Y20_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X54_Y24_N31   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~1               ; LCCOMB_X56_Y24_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~0                  ; LCCOMB_X56_Y24_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                  ; LCCOMB_X51_Y23_N30 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X20_Y19_N17   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X19_Y18_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                   ; LCCOMB_X19_Y18_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                 ; LCCOMB_X15_Y18_N6  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X15_Y17_N13   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                        ; LCFF_X16_Y17_N9    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|command:command1|oe4                                                                                    ; LCFF_X8_Y19_N7     ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|command:command1|rp_shift[2]~1                                                                          ; LCCOMB_X10_Y19_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ~1                                                                    ; LCCOMB_X12_Y20_N14 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|mADDR[8]~1                                                                                              ; LCCOMB_X18_Y20_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD1_ADDR[18]~20                                                                                        ; LCCOMB_X16_Y20_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD1_ADDR[18]~21                                                                                        ; LCCOMB_X19_Y20_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rWR1_ADDR[17]~20                                                                                        ; LCCOMB_X15_Y20_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rWR1_ADDR[17]~21                                                                                        ; LCCOMB_X12_Y20_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                        ; PIN_AD15           ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                        ; PIN_AD15           ; 103     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iCLK_50_2                                                                                                                      ; PIN_D16            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iCLK_50_3                                                                                                                      ; PIN_R28            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iKEY[0]                                                                                                                        ; PIN_T29            ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|LessThan0~4                                                                             ; LCCOMB_X92_Y26_N14 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK                                                                                ; LCFF_X92_Y26_N29   ; 37      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mSCLK~1                                                                                 ; LCCOMB_X94_Y26_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mSDATA~1                                                                                ; LCCOMB_X94_Y26_N0  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[4]~16                                                                               ; LCCOMB_X93_Y26_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[4]~5                                                                                ; LCCOMB_X94_Y26_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|LessThan0~1                                                                                               ; LCCOMB_X92_Y27_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|lut_index[4]                                                                                              ; LCFF_X92_Y27_N15   ; 21      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|lut_index[5]~0                                                                                            ; LCCOMB_X92_Y27_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|m3wire_data[0]~1                                                                                          ; LCCOMB_X92_Y27_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:u11|m3wire_str                                                                                                ; LCFF_X92_Y26_N19   ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                     ; PLL_2              ; 687     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; touch_tcon:u10|Equal0~3                                                                                                        ; LCCOMB_X56_Y25_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_pll:u5|altpll:altpll_component|_clk0                                                                                       ; PLL_3              ; 148     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+-------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                            ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; GPIO_CLKIN_N1                                   ; PIN_AH14         ; 442     ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u9|mI2C_CTRL_CLK                 ; LCFF_X48_Y27_N7  ; 71      ; Global Clock         ; GCLK10           ; --                        ;
; Reset_Delay:u1|oRST_0                           ; LCFF_X50_Y1_N27  ; 418     ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u1|oRST_1                           ; LCFF_X1_Y25_N15  ; 201     ; Global Clock         ; GCLK3            ; --                        ;
; Reset_Delay:u1|oRST_2                           ; LCFF_X50_Y1_N17  ; 131     ; Global Clock         ; GCLK12           ; --                        ;
; iCLK_50                                         ; PIN_AD15         ; 103     ; Global Clock         ; GCLK14           ; --                        ;
; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; LCFF_X92_Y26_N29 ; 37      ; Global Clock         ; GCLK4            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0      ; PLL_2            ; 687     ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk1      ; PLL_2            ; 1       ; Global Clock         ; GCLK6            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk2      ; PLL_2            ; 1       ; Global Clock         ; GCLK5            ; --                        ;
; vga_pll:u5|altpll:altpll_component|_clk0        ; PLL_3            ; 148     ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                         ; 104     ;
; Reset_Delay:u1|oRST_1                                                                                                                                        ; 64      ;
; Arbitrator:arbiter|rSelect[2]                                                                                                                                ; 52      ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                   ; 51      ;
; Arbitrator:arbiter|rSelect[0]                                                                                                                                ; 48      ;
; iSW[0]                                                                                                                                                       ; 45      ;
; I2C_CCD_Config:u9|i2c_reset                                                                                                                                  ; 42      ;
; I2C_CCD_Config:u9|LUT_INDEX[2]                                                                                                                               ; 34      ;
; I2C_CCD_Config:u9|LUT_INDEX[4]                                                                                                                               ; 33      ;
; I2C_CCD_Config:u9|LUT_INDEX[3]                                                                                                                               ; 33      ;
; RAW2RGB:u3|rBlue[9]~38                                                                                                                                       ; 32      ;
; Arbitrator:arbiter|rSelect[1]                                                                                                                                ; 31      ;
; CCD_Capture:u2|always2~0                                                                                                                                     ; 31      ;
; I2C_CCD_Config:u9|LUT_INDEX[1]                                                                                                                               ; 30      ;
; Arbitrator:arbiter|disp_G[2]~2                                                                                                                               ; 30      ;
; touch_tcon:u10|y_cnt[3]                                                                                                                                      ; 29      ;
; iKEY[0]                                                                                                                                                      ; 28      ;
; I2C_CCD_Config:u9|LUT_INDEX[0]                                                                                                                               ; 28      ;
; I2C_CCD_Config:u9|iexposure_adj_delay[3]                                                                                                                     ; 26      ;
; touch_tcon:u10|display_area~1                                                                                                                                ; 25      ;
; I2C_CCD_Config:u9|mI2C_DATA[23]~0                                                                                                                            ; 24      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD[23]~2                                                                                                                 ; 24      ;
; Reset_Delay:u1|Equal0~7                                                                                                                                      ; 24      ;
; Sdram_Control_4Port:u8|mWR                                                                                                                                   ; 24      ;
; Sdram_Control_4Port:u7|mWR                                                                                                                                   ; 24      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[3]                                                                                                            ; 22      ;
; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; 22      ;
; lcd_3wire_config:u11|lut_index[4]                                                                                                                            ; 21      ;
; lcd_3wire_config:u11|lut_index[0]                                                                                                                            ; 21      ;
; RAW2RGB:u3|rRed[11]~51                                                                                                                                       ; 20      ;
; RAW2RGB:u3|rRed[11]~10                                                                                                                                       ; 20      ;
; Sdram_Control_4Port:u8|command:command1|do_writea                                                                                                            ; 20      ;
; Sdram_Control_4Port:u8|command:command1|do_reada                                                                                                             ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_writea                                                                                                            ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_reada                                                                                                             ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[2]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[1]                                       ; 20      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[0]                                       ; 20      ;
; CCD_Capture:u2|oDVAL                                                                                                                                         ; 19      ;
; lcd_3wire_config:u11|lut_index[3]                                                                                                                            ; 19      ;
; lcd_3wire_config:u11|lut_index[2]                                                                                                                            ; 19      ;
; lcd_3wire_config:u11|lut_index[1]                                                                                                                            ; 19      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[0]                                                                                                            ; 19      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[2]                                                                                                            ; 19      ;
; CCD_Capture:u2|X_Cont[0]                                                                                                                                     ; 19      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[1]                                                                                                            ; 18      ;
; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                                  ; 18      ;
; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; 18      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                     ; 18      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                     ; 18      ;
; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                                         ; 18      ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; 18      ;
; RAW2RGB:u3|rGreen[2]~55                                                                                                                                      ; 17      ;
; Sdram_Control_4Port:u8|Equal0~0                                                                                                                              ; 17      ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                                              ; 17      ;
; I2C_CCD_Config:u9|always1~2                                                                                                                                  ; 16      ;
; I2C_CCD_Config:u9|senosr_exposure[1]~43                                                                                                                      ; 16      ;
; RAW2RGB:u3|rGreen[2]~12                                                                                                                                      ; 16      ;
; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ~1                                                                                                  ; 16      ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                                                  ; 16      ;
; I2C_CCD_Config:u9|LessThan2~4                                                                                                                                ; 16      ;
; lcd_3wire_config:u11|I2S_Controller:u0|LessThan0~4                                                                                                           ; 16      ;
; Arbitrator:arbiter|disp_B[8]~9                                                                                                                               ; 16      ;
; Arbitrator:arbiter|LessThan0~1                                                                                                                               ; 16      ;
; CCD_Capture:u2|X_Cont[1]~35                                                                                                                                  ; 16      ;
; CCD_Capture:u2|X_Cont[1]~34                                                                                                                                  ; 16      ;
; CCD_Capture:u2|Y_Cont[1]~18                                                                                                                                  ; 16      ;
; RAW2RGB:u3|rBlue[9]~39                                                                                                                                       ; 15      ;
; RAW2RGB:u3|rBlue[9]~17                                                                                                                                       ; 15      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u8|rRD1_ADDR[18]~21                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u8|rRD1_ADDR[18]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u8|rWR1_ADDR[17]~21                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u8|rWR1_ADDR[17]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]~21                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]~21                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                ; 15      ;
; lcd_3wire_config:u11|m3wire_data[0]~1                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Arbitrator:arbiter|rGray_valid                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u8|mADDR[8]~1                                                                                                                            ; 15      ;
; Sdram_Control_4Port:u7|mADDR[8]~1                                                                                                                            ; 15      ;
; Sdram_Control_4Port:u8|ST[0]                                                                                                                                 ; 15      ;
; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; 15      ;
; lcd_3wire_config:u11|m3wire_str                                                                                                                              ; 14      ;
; iSW[0]~_wirecell                                                                                                                                             ; 13      ;
; rCCD_LVAL                                                                                                                                                    ; 13      ;
; touch_tcon:u10|Equal0~3                                                                                                                                      ; 13      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 13      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 13      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[4]                                                                                                            ; 13      ;
; I2C_CCD_Config:u9|Mux10~2                                                                                                                                    ; 12      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~0                                                ; 12      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~2                                                ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                ; 12      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 12      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                 ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                 ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                               ; 12      ;
; Reset_Delay:u1|oRST_0                                                                                                                                        ; 12      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[5]                                                                                                            ; 12      ;
; Sdram_Control_4Port:u8|command:command1|rw_flag~0                                                                                                            ; 12      ;
; Sdram_Control_4Port:u8|Equal6~0                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|command:command1|rw_flag~0                                                                                                            ; 12      ;
; Sdram_Control_4Port:u7|Equal6~0                                                                                                                              ; 12      ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[4]                                                                                                                ; 12      ;
; CCD_Capture:u2|Y_Cont[0]                                                                                                                                     ; 12      ;
; RAW2RGB:u3|rGreen[2]~56                                                                                                                                      ; 11      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~1                                             ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~1                                             ; 11      ;
; Arbitrator:arbiter|disp_B[8]~4                                                                                                                               ; 11      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                               ; 11      ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[6]                                                                                                            ; 11      ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[1]                                                                                                                ; 11      ;
; RAW2RGB:u3|rRed[11]~52                                                                                                                                       ; 10      ;
; RAW2RGB:u3|rBlue[9]~40                                                                                                                                       ; 10      ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|cout_actual                                     ; 10      ;
; Arbitrator:arbiter|disp_B[8]~6                                                                                                                               ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; 10      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                              ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                              ; 10      ;
; Sdram_Control_4Port:u8|command:command1|always0~5                                                                                                            ; 10      ;
; Sdram_Control_4Port:u7|command:command1|always0~5                                                                                                            ; 10      ;
; Sdram_Control_4Port:u8|ST[8]~3                                                                                                                               ; 10      ;
; Sdram_Control_4Port:u7|ST[8]~3                                                                                                                               ; 10      ;
; Sdram_Control_4Port:u8|ST[1]                                                                                                                                 ; 10      ;
; Sdram_Control_4Port:u7|ST[1]                                                                                                                                 ; 10      ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[0]                                                                                                                ; 10      ;
; Sdram_Control_4Port:u8|ST[1]~16                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u7|ST[1]~16                                                                                                                              ; 9       ;
; RAW2RGB:u3|mirror_sw                                                                                                                                         ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 9       ;
; I2C_CCD_Config:u9|mI2C_GO                                                                                                                                    ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; 9       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; 9       ;
; Sdram_Control_4Port:u8|command:command1|command_done                                                                                                         ; 9       ;
; Sdram_Control_4Port:u7|command:command1|command_done                                                                                                         ; 9       ;
; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; 9       ;
; Sdram_Control_4Port:u8|command:command1|do_refresh                                                                                                           ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_refresh                                                                                                           ; 9       ;
; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                                         ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; 9       ;
; I2C_CCD_Config:u9|LessThan3~0                                                                                                                                ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 8       ;
; Arbitrator:arbiter|disp_R[6]~12                                                                                                                              ; 8       ;
; Arbitrator:arbiter|rRGB_valid                                                                                                                                ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; 8       ;
; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                                            ; 8       ;
; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                                            ; 8       ;
; Sdram_Control_4Port:u8|Equal5~2                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Equal5~2                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[9]                                                                                              ; 8       ;
; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[30]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[29]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[28]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[27]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[26]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[25]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[24]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[23]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[22]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[21]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[20]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[19]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[18]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[17]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[16]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[15]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[14]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[13]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[12]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[11]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[10]                                                                                                                                ; 8       ;
; CCD_Capture:u2|Frame_Cont[9]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[8]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[7]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[6]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[5]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[4]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[3]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[2]                                                                                                                                 ; 8       ;
; CCD_Capture:u2|Frame_Cont[1]                                                                                                                                 ; 8       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 7       ;
; Sdram_Control_4Port:u8|command:command1|command_delay[0]                                                                                                     ; 7       ;
; Sdram_Control_4Port:u7|command:command1|command_delay[0]                                                                                                     ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 7       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 7       ;
; Sdram_Control_4Port:u8|ST[2]                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u8|ST[8]                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u7|ST[2]                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u7|ST[8]                                                                                                                                 ; 7       ;
; RAW2RGB:u3|Equal9~7                                                                                                                                          ; 6       ;
; I2C_CCD_Config:u9|Mux17~0                                                                                                                                    ; 6       ;
; lcd_3wire_config:u11|lut_index[5]~0                                                                                                                          ; 6       ;
; lcd_3wire_config:u11|LessThan0~1                                                                                                                             ; 6       ;
; RAW2RGB:u3|Equal6~4                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 6       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD_COUNTER[5]~1                                                                                                          ; 6       ;
; touch_tcon:u10|x_cnt[10]                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 6       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 6       ;
; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                                    ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; 6       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SDO                                                                                                                      ; 6       ;
; Sdram_Control_4Port:u8|Equal5~3                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Equal5~3                                                                                                                              ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[23]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[22]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[21]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[19]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[20]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[18]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[17]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[15]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[16]                            ; 6       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[14]                            ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[14]                                                                                             ; 6       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[3]                                                                                                                ; 6       ;
; CCD_Capture:u2|X_Cont[7]                                                                                                                                     ; 6       ;
; RAW2RGB:u3|wData1_d1[11]                                                                                                                                     ; 5       ;
; RAW2RGB:u3|wData2_d1[11]                                                                                                                                     ; 5       ;
; RAW2RGB:u3|wData1_d1[10]                                                                                                                                     ; 5       ;
; RAW2RGB:u3|wData2_d1[10]                                                                                                                                     ; 5       ;
; RAW2RGB:u3|wData1_d1[9]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[9]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[8]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[8]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[7]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[7]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[6]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[6]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[5]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[5]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[4]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[4]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[3]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[3]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData1_d1[2]                                                                                                                                      ; 5       ;
; RAW2RGB:u3|wData2_d1[2]                                                                                                                                      ; 5       ;
; I2C_CCD_Config:u9|Add4~0                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 5       ;
; I2C_CCD_Config:u9|mSetup_ST.0010                                                                                                                             ; 5       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|END                                                                                                                      ; 5       ;
; RAW2RGB:u3|Equal9~4                                                                                                                                          ; 5       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[4]~16                                                                                                             ; 5       ;
; touch_tcon:u10|y_cnt[4]                                                                                                                                      ; 5       ;
; touch_tcon:u10|y_cnt[2]                                                                                                                                      ; 5       ;
; touch_tcon:u10|y_cnt[0]                                                                                                                                      ; 5       ;
; touch_tcon:u10|y_cnt[1]                                                                                                                                      ; 5       ;
; touch_tcon:u10|y_cnt[9]                                                                                                                                      ; 5       ;
; touch_tcon:u10|x_cnt[4]                                                                                                                                      ; 5       ;
; touch_tcon:u10|x_cnt[5]                                                                                                                                      ; 5       ;
; touch_tcon:u10|x_cnt[3]                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; 5       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; 5       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; RAW2RGB:u3|oDval                                                                                                                                             ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; Sdram_Control_4Port:u8|PM_STOP                                                                                                                               ; 5       ;
; Sdram_Control_4Port:u7|PM_STOP                                                                                                                               ; 5       ;
; lcd_3wire_config:u11|I2S_Controller:u0|Equal3~0                                                                                                              ; 5       ;
; Sdram_Control_4Port:u8|Equal4~0                                                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|Equal4~0                                                                                                                              ; 5       ;
; Sdram_Control_4Port:u8|Read                                                                                                                                  ; 5       ;
; Sdram_Control_4Port:u8|Write                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u7|Read                                                                                                                                  ; 5       ;
; Sdram_Control_4Port:u7|Write                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u8|Equal7~0                                                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|Equal7~0                                                                                                                              ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[11]                            ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[10]                            ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[9]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[8]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[7]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[6]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[5]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[4]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[3]                             ; 5       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[2]                             ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[8]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[7]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[4]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[5]                                                                                              ; 5       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[2]                                                                                                                ; 5       ;
; iCLK_50                                                                                                                                                      ; 4       ;
; GPIO_1[19]~30                                                                                                                                                ; 4       ;
; rCCD_FVAL                                                                                                                                                    ; 4       ;
; I2C_CCD_Config:u9|Mux14~2                                                                                                                                    ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 4       ;
; I2C_CCD_Config:u9|Mux1~0                                                                                                                                     ; 4       ;
; I2C_CCD_Config:u9|mSetup_ST.0001                                                                                                                             ; 4       ;
; lcd_3wire_config:u11|WideOr4~0                                                                                                                               ; 4       ;
; touch_tcon:u10|Equal1~2                                                                                                                                      ; 4       ;
; lcd_3wire_config:u11|lut_index[5]                                                                                                                            ; 4       ;
; lcd_3wire_config:u11|msetup_st.0011                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                              ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                              ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor8                         ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                                              ; 4       ;
; Sdram_Control_4Port:u8|command:command1|rp_shift[2]~1                                                                                                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor8                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~1                                                                                                        ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; 4       ;
; touch_tcon:u10|LessThan2~2                                                                                                                                   ; 4       ;
; touch_tcon:u10|LessThan3~1                                                                                                                                   ; 4       ;
; touch_tcon:u10|x_cnt[6]                                                                                                                                      ; 4       ;
; touch_tcon:u10|x_cnt[7]                                                                                                                                      ; 4       ;
; lcd_3wire_config:u11|I2S_Controller:u0|Equal0~0                                                                                                              ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 4       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control_4Port:u7|command:command1|do_initial                                                                                                           ; 4       ;
; Sdram_Control_4Port:u8|Equal2~0                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|Equal2~0                                                                                                                              ; 4       ;
; CCD_Capture:u2|mCCD_LVAL                                                                                                                                     ; 4       ;
; CCD_Capture:u2|mSTART                                                                                                                                        ; 4       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[13]                            ; 4       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[12]                            ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[2]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[5]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[4]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[3]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[1]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[6]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[14]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[13]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[7]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[11]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[12]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[15]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[8]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[9]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u9|senosr_exposure[10]                                                                                                                        ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[6]                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[13]                                                                                             ; 4       ;
; Reset_Delay:u1|Cont[23]                                                                                                                                      ; 4       ;
; Reset_Delay:u1|Cont[22]                                                                                                                                      ; 4       ;
; Reset_Delay:u1|Cont[21]                                                                                                                                      ; 4       ;
; Reset_Delay:u1|Cont[20]                                                                                                                                      ; 4       ;
; CCD_Capture:u2|X_Cont[4]                                                                                                                                     ; 4       ;
; CCD_Capture:u2|X_Cont[3]                                                                                                                                     ; 4       ;
; CCD_Capture:u2|X_Cont[5]                                                                                                                                     ; 4       ;
; CCD_Capture:u2|X_Cont[6]                                                                                                                                     ; 4       ;
; iSW[17]                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u8|command:command1|REF_ACK~_wirecell                                                                                                    ; 3       ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK~_wirecell                                                                                                    ; 3       ;
; RAW2RGB:u3|wData1_d1[1]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData2_d1[1]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[11]                                                                                                                                     ; 3       ;
; RAW2RGB:u3|wData0_d1[10]                                                                                                                                     ; 3       ;
; RAW2RGB:u3|wData0_d1[9]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[8]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[7]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[6]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[5]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[4]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[3]                                                                                                                                      ; 3       ;
; RAW2RGB:u3|wData0_d1[2]                                                                                                                                      ; 3       ;
; I2C_CCD_Config:u9|LUT_INDEX[5]~1                                                                                                                             ; 3       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|ACK2                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                              ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                              ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                              ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                              ; 3       ;
; RAW2RGB:u3|rGreen[7]                                                                                                                                         ; 3       ;
; RAW2RGB:u3|rGreen[6]                                                                                                                                         ; 3       ;
; RAW2RGB:u3|rGreen[5]                                                                                                                                         ; 3       ;
; RAW2RGB:u3|rRed[11]                                                                                                                                          ; 3       ;
; RAW2RGB:u3|rRed[10]                                                                                                                                          ; 3       ;
; RAW2RGB:u3|rRed[9]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rRed[8]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rRed[7]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rRed[6]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rRed[5]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rRed[4]                                                                                                                                           ; 3       ;
; RAW2RGB:u3|rGreen[12]                                                                                                                                        ; 3       ;
; RAW2RGB:u3|rGreen[11]                                                                                                                                        ; 3       ;
; RAW2RGB:u3|rGreen[10]                                                                                                                                        ; 3       ;
; RAW2RGB:u3|rGreen[9]                                                                                                                                         ; 3       ;
; RAW2RGB:u3|rGreen[8]                                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 3       ;
; lcd_3wire_config:u11|Mux1~0                                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                             ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~0                                                ; 3       ;
; touch_tcon:u10|x_cnt[0]                                                                                                                                      ; 3       ;
; touch_tcon:u10|x_cnt[1]                                                                                                                                      ; 3       ;
; touch_tcon:u10|x_cnt[2]                                                                                                                                      ; 3       ;
; lcd_3wire_config:u11|LessThan0~0                                                                                                                             ; 3       ;
; lcd_3wire_config:u11|msetup_st.0010                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|cntr_cout[5]~0                   ; 3       ;
; Arbitrator:arbiter|Mux27~0                                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 3       ;
; Arbitrator:arbiter|LessThan0~0                                                                                                                               ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|cntr_cout[5]~0                   ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 3       ;
; Sdram_Control_4Port:u8|command:command1|rp_shift[2]~0                                                                                                        ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 3       ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~0                                                                                                        ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|LOAD_MODE~1                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~0                                                                                                ; 3       ;
; touch_tcon:u10|Equal1~0                                                                                                                                      ; 3       ;
; touch_tcon:u10|y_cnt[6]                                                                                                                                      ; 3       ;
; touch_tcon:u10|y_cnt[7]                                                                                                                                      ; 3       ;
; touch_tcon:u10|y_cnt[8]                                                                                                                                      ; 3       ;
; touch_tcon:u10|y_cnt[5]                                                                                                                                      ; 3       ;
; touch_tcon:u10|Equal0~0                                                                                                                                      ; 3       ;
; touch_tcon:u10|x_cnt[8]                                                                                                                                      ; 3       ;
; touch_tcon:u10|x_cnt[9]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                            ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 3       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control_4Port:u8|IN_REQ                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u8|mWR_DONE                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u8|mRD_DONE                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u8|always3~1                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u8|command:command1|always0~1                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u7|always3~1                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u7|command:command1|always0~1                                                                                                            ; 3       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SCLK                                                                                                                     ; 3       ;
; lcd_3wire_config:u11|I2S_Controller:u0|Equal2~0                                                                                                              ; 3       ;
; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                                                ; 3       ;
; Sdram_Control_4Port:u8|command:command1|always4~0                                                                                                            ; 3       ;
; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                                    ; 3       ;
; Sdram_Control_4Port:u8|Pre_RD                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|command:command1|always4~0                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; 3       ;
; Sdram_Control_4Port:u7|Pre_RD                                                                                                                                ; 3       ;
; Reset_Delay:u1|Equal0~5                                                                                                                                      ; 3       ;
; Reset_Delay:u1|Cont[0]                                                                                                                                       ; 3       ;
; Reset_Delay:u1|Equal0~0                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u8|ST[3]                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u8|ST[4]                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|ST[3]                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|ST[4]                                                                                                                                 ; 3       ;
; CCD_Capture:u2|Pre_FVAL                                                                                                                                      ; 3       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mACK                                                                                                                  ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[1]                             ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[0]                             ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[35]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[34]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[32]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[33]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[31]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[30]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[28]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[29]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[27]                            ; 3       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[26]                            ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                                             ; 3       ;
; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                                              ; 3       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; 3       ;
; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[1]                                                                                              ; 3       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                                                                                                                           ; 3       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11]                                                                                                      ; 3       ;
; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                                              ; 3       ;
; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; 3       ;
; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; 3       ;
; CCD_Capture:u2|X_Cont[14]                                                                                                                                    ; 3       ;
; CCD_Capture:u2|X_Cont[2]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|X_Cont[1]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|X_Cont[9]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|X_Cont[8]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[8]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[7]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[6]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[5]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[4]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[3]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[2]                                                                                                                                     ; 3       ;
; CCD_Capture:u2|Y_Cont[1]                                                                                                                                     ; 3       ;
; iKEY[1]                                                                                                                                                      ; 2       ;
; iSW[3]                                                                                                                                                       ; 2       ;
; iSW[2]                                                                                                                                                       ; 2       ;
; iSW[1]                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr~_wirecell                                            ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr~_wirecell                                            ; 2       ;
; RAW2RGB:u3|Equal9~8                                                                                                                                          ; 2       ;
; RAW2RGB:u3|wData2_d2[6]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[6]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[5]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[5]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[4]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[4]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[3]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[3]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[2]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[2]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[11]                                                                                                                                     ; 2       ;
; RAW2RGB:u3|wData2_d2[11]                                                                                                                                     ; 2       ;
; RAW2RGB:u3|wData1_d2[10]                                                                                                                                     ; 2       ;
; RAW2RGB:u3|wData2_d2[10]                                                                                                                                     ; 2       ;
; RAW2RGB:u3|wData1_d2[9]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[9]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[8]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[8]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d1[0]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData1_d2[7]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|wData2_d2[7]                                                                                                                                      ; 2       ;
; RAW2RGB:u3|Equal9~6                                                                                                                                          ; 2       ;
; RAW2RGB:u3|Equal9~5                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[9]~16                                                                                                                                       ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|ACK~0                                                                                                                    ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|ACK4                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|ACK3                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|ACK1                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|iexposure_adj_delay[0]                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|senosr_exposure[0]                                                                                                                         ; 2       ;
; I2C_CCD_Config:u9|Mux11~2                                                                                                                                    ; 2       ;
; I2C_CCD_Config:u9|Mux1~1                                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|mSetup_ST.0000                                                                                                                             ; 2       ;
; I2C_CCD_Config:u9|Mux9~0                                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|Mux5~0                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~6                              ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~6                              ; 2       ;
; lcd_3wire_config:u11|msetup_st.0100                                                                                                                          ; 2       ;
; RAW2RGB:u3|rGreen[4]                                                                                                                                         ; 2       ;
; RAW2RGB:u3|rGreen[3]                                                                                                                                         ; 2       ;
; RAW2RGB:u3|rRed[3]                                                                                                                                           ; 2       ;
; RAW2RGB:u3|rRed[2]                                                                                                                                           ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~2                               ; 2       ;
; Sdram_Control_4Port:u8|CMD[1]~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~2                               ; 2       ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~2                                                                                                ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SD[23]~1                                                                                                                 ; 2       ;
; lcd_3wire_config:u11|WideOr4~1                                                                                                                               ; 2       ;
; Sdram_Control_4Port:u8|OUT_VALID                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~5               ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~0               ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1                                                ; 2       ;
; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~5               ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~0               ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; touch_tcon:u10|LessThan1~0                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|disp_G~18                                                                                                                                 ; 2       ;
; Arbitrator:arbiter|Mux27~13                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Arbitrator:arbiter|disp_R[2]~9                                                                                                                               ; 2       ;
; Arbitrator:arbiter|disp_R~8                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                              ; 2       ;
; Arbitrator:arbiter|Mux27~11                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|Mux27~9                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|Mux27~7                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|rGray[7]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|rGray[6]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|Mux27~5                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|rGray[5]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|rGray[4]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|Mux27~3                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|rGray[3]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|rGray[2]                                                                                                                                  ; 2       ;
; Arbitrator:arbiter|Mux27~1                                                                                                                                   ; 2       ;
; Arbitrator:arbiter|rGray[1]                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Arbitrator:arbiter|disp_B~2                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                              ; 2       ;
; Sdram_Control_4Port:u8|command:command1|always3~0                                                                                                            ; 2       ;
; Sdram_Control_4Port:u8|Equal8~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u8|Equal7~1                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; 2       ;
; Sdram_Control_4Port:u8|CMD[1]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u8|CMD[0]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|command:command1|always3~0                                                                                                            ; 2       ;
; Sdram_Control_4Port:u7|Equal8~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|Equal7~1                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; 2       ;
; Sdram_Control_4Port:u7|CMD[1]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|CMD[0]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~2                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~1                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|PRECHARGE~0                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|always3~4                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LOAD_MODE~2                                                                                                ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SCLK~1                                                                                                                   ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|SCLK~0                                                                                                                   ; 2       ;
; I2C_CCD_Config:u9|LessThan2~3                                                                                                                                ; 2       ;
; I2C_CCD_Config:u9|LessThan2~2                                                                                                                                ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|LessThan2~1                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|Equal4~7                                                                                                                                   ; 2       ;
; I2C_CCD_Config:u9|Equal4~4                                                                                                                                   ; 2       ;
; I2C_CCD_Config:u9|iexposure_adj_delay[2]                                                                                                                     ; 2       ;
; I2C_CCD_Config:u9|I2C_Controller:u0|Mux0~16                                                                                                                  ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mST[4]~5                                                                                                              ; 2       ;
; touch_tcon:u10|LessThan4~0                                                                                                                                   ; 2       ;
; touch_tcon:u10|LessThan5~1                                                                                                                                   ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mSCLK~1                                                                                                               ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|LessThan0~3                                                                                                           ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|LessThan0~2                                                                                                           ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5               ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0               ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~5              ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~0              ; 2       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~5              ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~0              ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|REFRESH                                                                                                    ; 2       ;
; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                                               ; 2       ;
; Sdram_Control_4Port:u8|command:command1|always0~3                                                                                                            ; 2       ;
; Sdram_Control_4Port:u8|command:command1|always0~2                                                                                                            ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|PRECHARGE                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                               ; 2       ;
; Sdram_Control_4Port:u7|command:command1|always0~3                                                                                                            ; 2       ;
; Sdram_Control_4Port:u7|command:command1|always0~2                                                                                                            ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LOAD_MODE                                                                                                  ; 2       ;
; rClk[0]                                                                                                                                                      ; 2       ;
; I2C_CCD_Config:u9|mI2C_CTRL_CLK                                                                                                                              ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mSCLK                                                                                                                 ; 2       ;
; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK                                                                                                              ; 2       ;
; Sdram_Control_4Port:u8|command:command1|CS_N~0                                                                                                               ; 2       ;
; Sdram_Control_4Port:u7|command:command1|CS_N~0                                                                                                               ; 2       ;
; Sdram_Control_4Port:u8|command:command1|WE_N~0                                                                                                               ; 2       ;
; Sdram_Control_4Port:u7|command:command1|WE_N~0                                                                                                               ; 2       ;
; Sdram_Control_4Port:u8|ST[8]~15                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u8|Equal10~0                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u7|ST[8]~15                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|Equal10~0                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u8|ST[8]~2                                                                                                                               ; 2       ;
; Sdram_Control_4Port:u8|Pre_WR                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|ST[8]~2                                                                                                                               ; 2       ;
; Sdram_Control_4Port:u7|Pre_WR                                                                                                                                ; 2       ;
; Reset_Delay:u1|Equal0~6                                                                                                                                      ; 2       ;
; Reset_Delay:u1|oRST_2~0                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u8|DQM~0                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u7|DQM~0                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u8|Equal5~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u8|ST[5]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u7|Equal5~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|ST[5]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u7|ST[6]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u7|ST[7]                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u7|ST[9]                                                                                                                                 ; 2       ;
; RAW2RGB:u3|Equal9~2                                                                                                                                          ; 2       ;
; CCD_Capture:u2|LessThan0~2                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|command:command1|rp_shift[3]                                                                                                          ; 2       ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[3]                                                                                                          ; 2       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[24]                            ; 2       ;
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[25]                            ; 2       ;
; RAW2RGB:u3|rBlue[11]                                                                                                                                         ; 2       ;
; RAW2RGB:u3|rBlue[10]                                                                                                                                         ; 2       ;
; RAW2RGB:u3|rBlue[9]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[8]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[7]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[6]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[5]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[4]                                                                                                                                          ; 2       ;
; RAW2RGB:u3|rBlue[3]                                                                                                                                          ; 2       ;
; lcd_3wire_config:u11|Add0~0                                                                                                                                  ; 2       ;
; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[14]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[13]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[12]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[11]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[10]                                                                                                                                    ; 2       ;
; CCD_Capture:u2|Y_Cont[9]                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[15]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[14]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[13]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[12]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[11]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[10]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[9]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[8]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[7]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[6]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[5]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[4]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[3]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[2]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[1]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u8|control_interface:control1|timer[0]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[15]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[14]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[13]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[12]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[11]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[10]                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[9]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[8]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[7]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[6]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[5]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[4]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[3]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[2]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[1]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[0]                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[12]                                                                                             ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[11]                                                                                             ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[10]                                                                                             ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                                                                                                                           ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                                                                                                                           ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                                                                                                                           ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                                                                                                                           ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                                                                                                                           ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                                                                                                                            ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[24]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[23]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[22]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[21]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[20]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[19]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[18]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[17]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[16]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[15]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[14]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[13]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[12]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[11]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[10]                                                                                                                              ; 2       ;
; I2C_CCD_Config:u9|combo_cnt[9]                                                                                                                               ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 36           ; 798          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 28728 ; 798                         ; 36                          ; 798                         ; 36                          ; 28728               ; 9    ; None ; M4K_X17_Y26, M4K_X17_Y23, M4K_X17_Y22, M4K_X37_Y25, M4K_X17_Y24, M4K_X17_Y25, M4K_X37_Y26, M4K_X37_Y24, M4K_X37_Y23 ; Old data             ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 2    ; None ; M4K_X55_Y21, M4K_X55_Y22                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y8, M4K_X17_Y7                                                                                              ; Don't care           ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y10, M4K_X17_Y6                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 11                          ; 512                         ; 11                          ; 5632                ; 2    ; None ; M4K_X55_Y23, M4K_X55_Y24                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y19, M4K_X17_Y18                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y20, M4K_X17_Y17                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,852 / 197,592 ( 1 % ) ;
; C16 interconnects           ; 105 / 6,270 ( 2 % )     ;
; C4 interconnects            ; 1,337 / 123,120 ( 1 % ) ;
; Direct links                ; 823 / 197,592 ( < 1 % ) ;
; Global clocks               ; 11 / 16 ( 69 % )        ;
; Local interconnects         ; 1,214 / 68,416 ( 2 % )  ;
; R24 interconnects           ; 331 / 5,926 ( 6 % )     ;
; R4 interconnects            ; 1,995 / 167,484 ( 1 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.16) ; Number of LABs  (Total = 193) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 7                             ;
; 3                                           ; 10                            ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 6                             ;
; 7                                           ; 10                            ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 5                             ;
; 11                                          ; 5                             ;
; 12                                          ; 2                             ;
; 13                                          ; 4                             ;
; 14                                          ; 5                             ;
; 15                                          ; 12                            ;
; 16                                          ; 91                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 193) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 96                            ;
; 1 Clock                            ; 153                           ;
; 1 Clock enable                     ; 43                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.92) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 18                            ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 8                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 2                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 6                             ;
; 25                                           ; 9                             ;
; 26                                           ; 5                             ;
; 27                                           ; 8                             ;
; 28                                           ; 13                            ;
; 29                                           ; 7                             ;
; 30                                           ; 7                             ;
; 31                                           ; 8                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.75) ; Number of LABs  (Total = 193) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 28                            ;
; 2                                               ; 12                            ;
; 3                                               ; 14                            ;
; 4                                               ; 14                            ;
; 5                                               ; 6                             ;
; 6                                               ; 9                             ;
; 7                                               ; 18                            ;
; 8                                               ; 5                             ;
; 9                                               ; 8                             ;
; 10                                              ; 20                            ;
; 11                                              ; 12                            ;
; 12                                              ; 4                             ;
; 13                                              ; 6                             ;
; 14                                              ; 11                            ;
; 15                                              ; 9                             ;
; 16                                              ; 15                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.58) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 22                            ;
; 4                                            ; 25                            ;
; 5                                            ; 10                            ;
; 6                                            ; 7                             ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 8                             ;
; 10                                           ; 7                             ;
; 11                                           ; 10                            ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 10                            ;
; 15                                           ; 8                             ;
; 16                                           ; 3                             ;
; 17                                           ; 11                            ;
; 18                                           ; 3                             ;
; 19                                           ; 4                             ;
; 20                                           ; 6                             ;
; 21                                           ; 6                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C70F896C6 for design "DE2_70"
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of -90 degrees (-1667 ps) for sdram_pll:u6|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of -90 degrees (-1667 ps) for sdram_pll:u6|altpll:altpll_component|_clk2 port
Info (15535): Implemented PLL "vga_pll:u5|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for vga_pll:u5|altpll:altpll_component|_clk0 port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" has a port clk1 that is stuck at GND
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info (332104): Reading SDC File: 'DE2_70.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk0} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk1} {u6|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk2} {u6|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {u5|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {vga_pll:u5|altpll:altpll_component|_clk0} {u5|altpll_component|pll|clk[0]}
Warning (332174): Ignored filter at DE2_70.sdc(100): CCD_Capture:u2|mCCD_DATA could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(100): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(101): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332174): Ignored filter at DE2_70.sdc(103): CCD_Capture:u3|Pre_FVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(103): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(104): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(106): CCD_Capture:u3|mCCD_LVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(106): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(107): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(112): Sdram_Control_4Port:u6|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(112): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(113): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(115): Sdram_Control_4Port:u11|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(115): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(116): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKOUT_N1 could not be matched with a clock
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKIN_N1 could not be matched with a clock
Warning (332060): Node: Reset_Delay:u1|oRST_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u9|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000     CCD_MCLK
    Info (332111):   16.667   CCD_PIXCLK
    Info (332111):   20.000      iCLK_50
    Info (332111):   20.000    iCLK_50_2
    Info (332111):   20.000    iCLK_50_3
    Info (332111):   10.000          N/C
    Info (332111):    6.666   oDRAM0_CLK
    Info (332111):    6.666 sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332111):    6.666 sdram_pll:u6|altpll:altpll_component|_clk1
    Info (332111):    6.666 sdram_pll:u6|altpll:altpll_component|_clk2
    Info (332111):   30.000 vga_pll:u5|altpll:altpll_component|_clk0
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node vga_pll:u5|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node GPIO_CLKIN_N1 (placed in PIN AH14 (CLK14, LVDSCLK7n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
        Info (176357): Destination node Reset_Delay:u1|oRST_1
        Info (176357): Destination node I2C_CCD_Config:u9|mI2C_CTRL_CLK
        Info (176357): Destination node rClk[0]
Info (176353): Automatically promoted node I2C_CCD_Config:u9|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u9|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u9|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lcd_3wire_config:u11|I2S_Controller:u0|I2S_CLK
        Info (176357): Destination node lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK~0
Info (176353): Automatically promoted node Reset_Delay:u1|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u7|always3~0
        Info (176357): Destination node Sdram_Control_4Port:u8|always3~0
        Info (176357): Destination node Reset_Delay:u1|oRST_0~0
        Info (176357): Destination node lcd_3wire_config:u11|m3wire_data[0]~0
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[14]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[14]~21
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[22]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[22]~21
        Info (176357): Destination node Sdram_Control_4Port:u8|rWR1_ADDR[17]~17
        Info (176357): Destination node Sdram_Control_4Port:u8|rWR1_ADDR[17]~21
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Reset_Delay:u1|oRST_1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Arbitrator:arbiter|disp_B[2]
        Info (176357): Destination node Arbitrator:arbiter|disp_B[3]
        Info (176357): Destination node Arbitrator:arbiter|disp_G[2]
        Info (176357): Destination node Arbitrator:arbiter|disp_G[3]
        Info (176357): Destination node GPIO_1[14]
        Info (176357): Destination node Reset_Delay:u1|oRST_1~0
        Info (176357): Destination node I2C_CCD_Config:u9|i2c_reset~0
        Info (176357): Destination node Arbitrator:arbiter|disp_G[2]~2
        Info (176357): Destination node Arbitrator:arbiter|disp_B[8]~9
        Info (176357): Destination node Arbitrator:arbiter|disp_R~8
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Reset_Delay:u1|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u1|oRST_2~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 70 registers into blocks of type I/O
    Extra Info (176220): Created 30 register duplicates
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|pll" output port clk[2] feeds output pin "oDRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "vga_pll:u5|altpll:altpll_component|pll" output port clk[0] feeds output pin "GPIO_0[7]" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y13 to location X23_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.79 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 466 output pins without output pin load capacitance assignment
    Info (306007): Pin "FLASH_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ15_AM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_P1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_N0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_P0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_N1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_WP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_BYTE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_IOW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_IOR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oTD2_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 171 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FLASH_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[7] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[8] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[9] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[10] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[11] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[12] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[13] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[14] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ15_AM1 has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[16] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[17] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[18] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[19] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[20] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[21] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[22] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[23] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[24] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[25] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[26] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[27] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[28] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[29] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[30] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[31] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_D[0] has a permanently disabled output enable
    Info (169065): Pin OTG_D[1] has a permanently disabled output enable
    Info (169065): Pin OTG_D[2] has a permanently disabled output enable
    Info (169065): Pin OTG_D[3] has a permanently disabled output enable
    Info (169065): Pin OTG_D[4] has a permanently disabled output enable
    Info (169065): Pin OTG_D[5] has a permanently disabled output enable
    Info (169065): Pin OTG_D[6] has a permanently disabled output enable
    Info (169065): Pin OTG_D[7] has a permanently disabled output enable
    Info (169065): Pin OTG_D[8] has a permanently disabled output enable
    Info (169065): Pin OTG_D[9] has a permanently disabled output enable
    Info (169065): Pin OTG_D[10] has a permanently disabled output enable
    Info (169065): Pin OTG_D[11] has a permanently disabled output enable
    Info (169065): Pin OTG_D[12] has a permanently disabled output enable
    Info (169065): Pin OTG_D[13] has a permanently disabled output enable
    Info (169065): Pin OTG_D[14] has a permanently disabled output enable
    Info (169065): Pin OTG_D[15] has a permanently disabled output enable
    Info (169065): Pin OTG_FSPEED has a permanently disabled output enable
    Info (169065): Pin OTG_LSPEED has a permanently disabled output enable
    Info (169065): Pin LCD_D[0] has a permanently disabled output enable
    Info (169065): Pin LCD_D[1] has a permanently disabled output enable
    Info (169065): Pin LCD_D[2] has a permanently disabled output enable
    Info (169065): Pin LCD_D[3] has a permanently disabled output enable
    Info (169065): Pin LCD_D[4] has a permanently disabled output enable
    Info (169065): Pin LCD_D[5] has a permanently disabled output enable
    Info (169065): Pin LCD_D[6] has a permanently disabled output enable
    Info (169065): Pin LCD_D[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin PS2_KBDAT has a permanently disabled output enable
    Info (169065): Pin PS2_KBCLK has a permanently disabled output enable
    Info (169065): Pin PS2_MSDAT has a permanently disabled output enable
    Info (169065): Pin PS2_MSCLK has a permanently disabled output enable
    Info (169065): Pin ENET_D[0] has a permanently disabled output enable
    Info (169065): Pin ENET_D[1] has a permanently disabled output enable
    Info (169065): Pin ENET_D[2] has a permanently disabled output enable
    Info (169065): Pin ENET_D[3] has a permanently disabled output enable
    Info (169065): Pin ENET_D[4] has a permanently disabled output enable
    Info (169065): Pin ENET_D[5] has a permanently disabled output enable
    Info (169065): Pin ENET_D[6] has a permanently disabled output enable
    Info (169065): Pin ENET_D[7] has a permanently disabled output enable
    Info (169065): Pin ENET_D[8] has a permanently disabled output enable
    Info (169065): Pin ENET_D[9] has a permanently disabled output enable
    Info (169065): Pin ENET_D[10] has a permanently disabled output enable
    Info (169065): Pin ENET_D[11] has a permanently disabled output enable
    Info (169065): Pin ENET_D[12] has a permanently disabled output enable
    Info (169065): Pin ENET_D[13] has a permanently disabled output enable
    Info (169065): Pin ENET_D[14] has a permanently disabled output enable
    Info (169065): Pin ENET_D[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_CLKOUT_P1 has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently enabled output enable
    Info (169065): Pin GPIO_CLKOUT_N0 has a permanently enabled output enable
    Info (169065): Pin GPIO_CLKOUT_P0 has a permanently enabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently enabled output enable
    Info (169065): Pin GPIO_CLKOUT_N1 has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/enjac2/4063/GitPortable/Data/home/ECE4063-Project/Final/DE2_70.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 1174 megabytes
    Info: Processing ended: Wed May 18 12:54:26 2016
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/enjac2/4063/GitPortable/Data/home/ECE4063-Project/Final/DE2_70.fit.smsg.


