學號:B05901999, B04902888 

通過gate-level simulation之cell area report：
通過gate-level simulation之clock cycle time (ns)：
通過post-layout simulation之clock cycle time (ns)：

