2 
 
端的線驅動電路(Line Driver)，放大該控制指令並送給
類比數位轉換器(ADC)將類比訊號轉換成數位訊號，接
著送到網路控制傳輸晶片 (ATM/Ethernet Bridge + 
FIFO)，由該晶片將指令訊號送給模糊直接轉矩控制
(Fuzzy-DTC)去進行運算，並將運算結果送給變頻器去
控制馬達的運轉。 
 
 
圖 1：本計畫預定完成的系統架構圖。 
 
二、模糊直接轉矩控制系統晶片設計 
 
2.1 控制系統架構 
    模糊直接轉矩控制系統晶片的內部電路架構如圖
2 所示[1]，其包含有：模糊控制器(Fuzzy controller)、
模糊電壓向量選擇表 (Fuzzy voltage vector selection 
table)、電壓偵測(Voltage detection)、三相轉二相系統
(abc-dq transformation)、磁通計算(Flux calculation)、合
成磁通大小與位置計算 (Flux magnitude & angular 
calculation)、轉矩計算(Torque calculation)、速度回授計
算 (Speed feedback)及防止短路保護時間設計 (Dead 
time)等功能，各項功能先經由硬體描述語言撰寫完
成，然後由 FPGA 驗證功能，在確認功能正常後，即
可接上三相感應馬達，實際量測各項參數的正確性。 
 
轉矩誤差
磁通誤差
模
糊
電
壓
向
量
選
擇
表
變頻器
類比數位
轉換器
三相轉二相電壓計算
磁通計算角度選擇
轉矩計算
AC220V
-
+
*
r
r
( )r err
*
eT
eT
 a
S
bS
cS
asI
bsI
asV
bsV
dsV qsV dsI qsI
ds
qs
s
*
s

三相交流
感應馬達

霍爾元件
PaPb
防止
短路
電路
a
a
b
b
c
c
-
-
速度回授
計算
模糊
控制器
圖 2：模糊直接轉矩控制系統架構圖。 
 
2.2 電路設計與模擬結果 
(1). 電壓偵測 
   三相感應馬達的電壓偵測是經由變頻器輸出端所
量測到的三相電壓與直流電壓( dV )的關係而計算出來
的，其電壓偵測的公式如(1)、(2)、(3)所示。 
           (2 )
3
d
an a b c
V
V S S S                (1) 
           ( 2 )
3
d
bn a b c
V
V S S S               (2) 
           ( 2 )
3
d
cn a b c
V
V S S S               (3) 
其中 Sa , Sb , Sc 為變頻器輸出端所量測到的三相電
壓。 
(2). 三相轉兩相系統 
三相座標轉二相座標最主要的好處就是減少參
數，讓整個控制系統在計算過程中，不會過於龐大且
複雜，藉此可以提高反應速度且可減少數位晶片的面
積，減少製造成本。相關的電壓與電流轉換公式如公
式(4)與(5)所示[2]。 
1 0
1 2
3 3
s s
ds as
s s
qs bs
v v
v v
    
    
       
       (4) 
1 0
1 2
3 3
s s
ds as
s s
qs bs
i i
i i
    
    
       
          (5) 
圖 3 所示為本研究所設計完成的三相轉二相系統
方塊圖。三相電壓 Vsas輸入後，先與開根號乘上 64 倍
的值相乘之後，取其整數部分進行數位運算，即將輸
入的三相電壓分別乘上 37 或 74，來完成初步的數位計
算，然後再除以 64 倍，即可得到正確的計算結果。其
中，除以 64 的動作係使用移位暫存器完成的。 
(3). 模糊控制器 
   如前所述，選用模糊控制器與模糊向量選擇表之理
由是可以減少傳統直接轉矩控制的轉矩、磁通響應漣
波過大的缺點，同時改善速度響應使系統更為穩定。
也就是說，由馬達回授取得的速度誤差 e 與速度誤差
變化量△e 經由模糊控制器的處理，可以得到適當的轉
矩值 u [3]。其中，e 與△e 係被劃分為五個模糊集合變
量，分別為{負大,負小,零,正小,正大}，對應的代表符
號為{NB, NS, ZE, PS, PB}，圖 4 所示為模糊控制器歸
屬函數，而表 1 為模糊控制器規則表。 
 
圖 3：本研究所採用的三相轉二相系統方塊圖。 
 
表 1：模糊控制器規則表。 
e  △e NB NS ZE PS PB 
NB NB NB NS NS ZE 
NS NB NS NS ZE PS 
ZE NS NS ZE PS PS 
PS NS ZE PS PS PB 
PB ZE PS PS PB PB 
 
4 
 
保護時間
h
ig
h
lo
w

上臂 (Up)
下臂 (Down)
保護時間
上臂 (Up)
下臂 (Down)
lo
w
h
ig
h

 
圖 8：利用方波信號來加入防止短路時間的設計概念。 
 
 2.3 模擬與驗證 
本研究係使用硬體描述語言來完成所有硬體架構
分析與模擬驗證工作，同時配合以 ModelSim 軟體寫
好的測試平台(testbench)來進行暫存器轉換階層(RTL)
模擬，正確無誤後再將程式燒錄至 FPGA 開發板，進
行實際的硬體驗證，並使用邏輯分析儀(Logic Analyzer)
以及示波器等儀器去分析輸出之數位訊號。圖 9 所示
為本研究利用 Quartus 軟體所設計完成的控制系統方
塊圖，而圖 10 為本研究所模擬得到的六臂信號波形
圖，該圖顯示其輸出波形是正確的。 
 
圖 9：Quartus 軟體所設計完成的控制系統方塊圖。 
 
 
圖 10：Quartus 軟體所模擬得到的六臂信號波形圖。 
 
    在確認模擬的功能正確後，即可將程式碼燒錄到
FPGA 實驗板進行硬體驗證工作，並由邏輯分析儀讀
出，圖 11 所示為邏輯分析儀讀取的六臂開關切換訊
號，而圖 12 所示為 U 相上臂和下臂的輸出信號，其
上下臂具有反向動作，且具有防止短路的保護時間，
表示硬體實證的功能是正常的。圖 13 為本系統的晶片
佈局圖，而表 3 為本晶片的系統規格表。其次，我們
進行穩定性分析，圖 14 所示為傳統直接轉矩控制所模
擬出來的定子磁通軌跡[5]，而圖 15 為本研究所模擬得
到的定子磁通軌跡，可以清楚發現漣波減少許多，系
統也更為穩定。 
 
圖 11：邏輯分析儀讀取之六臂開關波形圖。 
 
 
圖 12：馬達 U 相輸出的上下臂訊號圖。 
 
 
圖 13：模糊直接轉矩控制系統晶片佈局圖。 
 
 
圖 14：傳統直接轉矩控制定子磁通軌跡。 
 
 
圖 15：模糊直接轉矩控制定子磁通軌跡。 
6 
 
應的出口，例如，有一筆 8 位元的資料 00111111 進入
到分類器中，首先檢查他的標頭，發現是 00，代表這
筆資料是屬於高優先權的資料，因此將他送往高優先
權的出口(Data_out1)。 
 
3.3 輸入埠佇列 (Input_Queue_Module) 
資料寫入時，先判斷資料是否為空封包
(Data_In=0)。若資料不為空封包，則判斷佇列是否
為非滿且空 ((!Full) &&(Empty))；若是，則將資料
寫入佇列中，而 head 指標加一；再判斷 head 指標
是否等於佇列大小的最大值，若是則指標回到最前
面 1 的位置。若佇列不是非滿且空，則判斷 head 指
標和 tail 指標是否相等(head=tail)；若是，則代表此
佇列為滿；否則，將資料寫入佇列中，而 head 指標
加一；再判斷 head 指標是否等於佇列大小的最大
值，若是則指標回到最前面 1 的位置。 
資 料 讀 取 時 ， 當 資 料 被 讀 取 時
(Read_enable=1)，先判斷佇列是否為空的(Empty)；
若是，則發出佇列為空的信號(empty=1)；否則，將
佇列 tail 指標所指位置的資料輸出 (data_out = 
RAM[tail])且將 full 信號標示為 0(full=0)，將 tail 指
標加一(tail = tail + 1)，判斷 tail 指標是否為最大值
(tail==maxsize)；若是，指標 tail 回到 1 的位置；再
判斷 tail 指標是否等於 head 指標(tail ==head)，若是
則代表佇列為空(empty=1)，否則為非空(empty=0)。 
 
3.4 差額循環模組(Deficit Round Robin) 
差額循環模組主要紀錄和計算每一個輸入埠佇列
所擁有的定額值(Quantum)和差額計數器，會根據排程
器所指向的佇列來計算該佇列的差額值，圖 20 為差額
循環的模擬結果。例如排程器正在執行第一個佇列，
此時判斷第一個佇列的差額計數器是否大於等於 1；若
是，則 
(1).將第一個佇列的差額計數器(DC1)減 1。 
(2).將資料送往輸出埠佇列等待傳送。 
(3).將換下一個佇列的信號設定為 0。 
(4).將繼續請求的信號設定為 1。 
否則，第一個佇列的差額計數器就是為零，此時: 
(1).將第一個佇列的差額計數器設定預設值。 
(2).將資料送往輸出埠佇列等待傳送。 
(3).將換下一個佇列的信號設定為 1。 
(4).將繼續請求的信號設定為 0。 
 
3.5 排程器模組(Scheduler) 
排程模組(scheduler)主要是接收差額循環模組所
發出的信號(換下一個佇列信號或是繼續要求)來決定
現在該執行的佇列。 
收到換下一個佇列信號時，若收到換下一個佇
列的信號，佇列指標加 1(代表指標指向下一個佇
列)，並且再判斷指標加 1 後是否大於佇列的數目；
若是，大於佇列的數目指標就指回到第一個佇列；
否則，排程器就對剛才加 1 後的指標所指的佇列做
讀取。 
 
收到繼續請求信號時，若排程器收到繼續請求
傳送資料的信號，指標繼續指向原來的佇列，若讀
取過程中剛好佇列已空但是仍然要傳送資料，則排
程器必須強迫換下一個佇列執行；否則，會一直浪
費時間去讀取空的佇列，圖 21 為排程器模擬結果。 
 
 
圖 20：差額循環模擬結果。 
 
 
圖 21：排程器模擬結果。 
 
3.5 輸出埠佇列模組 
輸出埠佇列與輸入埠佇列功能相同，功能是讓
橋接器內其他模組讀取。圖 22 和圖 23 分別是由
QuartusII 所產生的四位元 DRR 和八位元 DRR 的系
統方塊圖，其中四位元 DRR 包含了分類器、排程
器、兩個輸入埠佇列、差額排程和輸出埠佇列；八
位元則包含了分類器、排程器、四個輸入埠佇列、
差額排程和輸出埠佇列。 
 
 
圖 22：四位元 DRR 系統。 
 
 
圖 23：八位元 DRR 系統。 
8 
 
四、XDSL 發射端晶片設計 
 
4.1 發射端與接收端的功能介紹 
圖 29 所示為三相感應馬達控制系統之發射端與接收
端的功能方塊圖，其可分為四個區塊：數位訊號處理器
(DSP)、傳送端(Transmitter)、接收端(Receiver)與混合網路
(Hybrid network)[12-13]。在傳送端部分（圖 29 上方），分
別為數位暫存器(FIFO)、數位類比轉換器(DAC)與線驅動
器(LD)。傳送訊號時，數位訊號會經由數位訊號處理器處
理後準備傳送，先將訊號送至數位暫存器，再經由 12 位
元 200 MHz 之數位類比轉換器將訊號轉換成類比訊號，
該類比訊號經由一階低通濾波器後，將不必要的高頻訊
號過濾，再輸入至 100 MHz -53 dB THD 之線驅動器，
進而將此類比訊號放大並輸出至傳輸線上，完成發射動
作。在接收端部分(圖 29 下方)，分別為可調增益放大器、
類比數位轉換器與數位暫存器。在接收端從 XDSL 接收到
控制訊號時，由於輸入的類比控制訊號無法確定大小，因
此必須要使用到可調增益放大器，將訊號放大至類比數位
轉換器的輸入訊號最大值，才能將每一個位元有效解出，
再把轉換的數位訊號傳送至暫存器中儲存。 
 
VGA
Pipelined
ADC
DAC LD
Hybrid
Network
FIFO
FIFO
DSP
Transmitter
Receiver  
圖 29：三相感應馬達控制系統之發射端與接收端功能方塊圖。 
 
4.2 數位類比轉換器設計 
本研究所採用的十二位元數位類比轉換器，其架構如
圖 30 所示，其為 9+3 之架構[14]，設計一個等效於 9 位元
溫度計碼解碼器與 3 位元二進位制之數位類比轉換器。但
因 9 位元溫度計碼架構之數位解碼電路過於龐大，因此將
它拆成 6+3 之架構來實現溫度計碼部份，如圖 30 虛線所
框之處。 
 
6bit array decoder 3bit decoder inverter
latch
CLK
200MHz
CS5
CS
3
CS
2
RL 50Ω
Ioutp
Ioutn
latch
CS4
CS
1
latch
cell decoder
B0B1B2B3B4B5B6B7B8B9B10B11
Current
Source3
Current
Source2
Current
Source1
 
圖 30：十二位元數位類比轉換器架構圖。 
 
如圖 31 所示，圈起來為抗製程變因的偏壓電路[15]，
其將電晶體 Mp3 與 Mp2 設計成匹配後，使|VTH2|與|VTH3|
相等，相減之後即可得到與製程變因無關的偏壓電路。 
              
VDD
Mp3
Mp2
Mp4
To Load+ To Load-
Vb1
Vb2
D D
Mn1
Mp5 Mp6
I3
I2
Va
 
圖 31：抗製程變因的偏壓電流源。 
 
如圖 32 所示之電流源電路中，因電荷累積在閘極與電
晶體通道間，所以在電晶體開關切換時，會有突波的產生，
在閘極電位改變時，如電晶體由導通轉為關閉時，電荷會
往通道上移動，使電流產生上升現象；反之，電晶體由關
閉轉為導通時，會吸收通道上的電荷，使電流產生下降現
象，又稱之為電荷注入效應(Charge Injection)。為了減少突
波對輸出造成的影響，我們在輸出端串聯緩衝電晶體來抑
制突波[16]。 
 
VDD
MP3 MP4
MP2
MP1
IOUT
IOUT
Vb1
Vb2
MP5 MP6
Cgs
 
圖 32：串聯緩衝電晶體對之電流源電路。 
 
4.3 線驅動器設計  
圖 33 為全差動電流迴授 (Full Differential Current 
Feedback)模式之線驅動器示意圖[17]，RL表示傳輸線上
看到的負載，調整 R2 的數值來設定線驅動器的訊號增
益。 
AIiRi
R2
R2
RL Vout
D/A 
Converter
Ii
 
圖 33：全差動電流迴授模式線驅動器。 
 
圖 34 為線驅動器之電路圖。以誤差放大器 EP 而言，
電晶體 Mp1 為正端的共閘級輸入級，Mn2 與 Mn3 為折
疊串接電路，Mp2、Mp3、Mp4 及 Mp5 為交叉耦合二極
體連接式之適應式負載[18-19]，Mp8、Mp9、Mn8 及 Mn9
為輸出阻抗合成電路。為了解決失真現象，在節點 A 及
B 與輸入端間加入一前饋電容 CF，因電容在高頻呈現低
10 
 
 
4.5 數位發射機設計 
圖40為數位發射機之基本架構示意圖，在數位類比
轉換器與線驅動器之間，加上一低通濾波器，藉以濾掉
數位類比轉換器輸出之高頻雜訊，並將線驅動器的輸入
訊號限制在100 MHz以內，以減少不必要的高頻訊號。
圖41為正弦波輸出電壓之模擬結果。最後，我們將此數位
發射機的模擬結果整理於表6。 
 
R2
R2
RL Vout
D/A 
Converter
Low-Pass 
Filter
CLK
B9
B0
 
圖 40：數位發射機之基本架構示意圖。 
 
 
圖 41：正弦波輸出電壓模擬結果。 
 
表 6：數位發射機規格表。 
項目 數值 
製程 TSMC 0.18 μm 
電源電壓 1.8 V 
操作頻率 200 MHz 
輸出電壓振幅 ±1 V 
輸出電流振幅 ±10 mA 
功率消耗 60.3 mW 
 
 
五、XDSL 接收端晶片設計 
 
5.1 可調增益放大器電路設計 
本研究是使用兩階具有直流消除迴路的可調增益放大
器所組成(如圖 42)，每一級可調增益放大器(如圖 43)都使
用一組直流消除迴路(如圖 44)與共模位準補償電路(如圖
45)，再利用電壓轉電流控制器去調整電壓增益[21-22]。 
 
DC offset
VGA
Vin Vout1
DC offset
VGA
Vout2
cmfb cmfb
V to I
Vcontrol  
圖 42：兩階具有直流消除電路的可調增益放大器。 
 
  圖 43 所示為每一級可調增益放大器的電路圖，該放大
器係選用較線性化的電路，因此採用了源極退化的 NMOS
差動對電路，此電路具有較佳的線性輸出。 
 
VDD
Vin+
Vin-
Vout- Vout+
VDD
Vin+
Vcmfb
VS1 VS2
IS1 IS2IS1 IS2
 
圖 43：每一級可調增益放大器電路圖。 
 
  圖 44 所示為圖 42 電路所使用的直流消除電路(DC 
offset canceller)，此電路也是屬於低通濾波器的一種，利用
RC 濾波器使低頻訊號通過，接著經由共源極放大器放大，
再將輸出信號回授至輸入信號，將兩信號相減，得以減小
直流偏壓的效應。 
 
Vbias2
Vin-Vin+
Vout- Vout+
 
圖 44：直流消除電路。 
 
  為了解決直流準位的問題，在此電路中使用共模回授
電路(如圖 45)，該電路會先平均差動輸出電壓，將此電壓
與共模電壓比較，當輸出準位漂移時，會自動回授電壓，
調整可調增益放大器的輸出。 
VDD
Vbias2
VDD
Vcmfb
Vcm
Vout+
Vout-
Vout+
Vout-  
圖 45：共模回授電路。 
 
5.2 管線型類比數位轉換器設計 
如圖 46 所示為本研究所設計的管線型類比數位轉換
器整體設計架構圖，除了最前端的混合訊號之取樣保持電
路(Mixed-Mode Sample and Hold Circuit)與最後一階 2-bit
快閃式類比數位轉換器，其餘每一階所解得之位元數為
1.5-bit，各階的輸出數位碼經過移位暫存器適當的延遲之
後，輸入至數位錯誤更正電路，做重疊位元修正之動作，
將解得 10 位元之數位碼輸出[23]。 
圖 47 所示為本研究所使用的混合訊號取樣保持電路
架構圖，由一個單位增益反相放大器與動態比較器、編碼
器所組成。當 ph1 為高電位時為取樣模式，輸入訊號儲存
於 Cs中，同時將運算放大器的正、負輸出端短路以減少雜
12 
 
Test bench
Analog part
Digital part
Power
Bias
Analog input Output
 
圖 52：混合模擬電路圖。 
 
 
Vout_vga1-
Vout_vga1+
Vout_vga2-
Vout_vga2+
Vout_adc_sh-
Vout_adc_sh+
Vout_adc1-
Vout_adc1+
Vout_adc2-
Vout_adc2+
Vout_adc3-
Vout_adc3+
Vout_adc4-
Vout_adc4+
 
圖 53：類比區塊模擬結果(VGA+ADC)。 
 
 
Vout_adc<9>
Vout_adc<8>
Vout_adc<7>
Vout_adc<6>
Vout_adc<5>
Vout_adc<4>
Vout_adc<3>
Vout_adc<2>
Vout_adc<1>
Vout_adc<0>
 
圖 54：ADC 數位碼輸出結果。 
 
表 7：接收端晶片系統規格表。 
Technology TSMC 0.18μm 1P6M 
Supply voltage 1.8 V 
Operating frequency (Max.) 100 MHz 
FIFO Handshake Cycle 12 ns (Read)、5 ns (Write) 
Rising and Falling Times < 7 ns 
Settling Time 10 ns 
INL (ADC) -0.7 LSB ~ +0.75 LSB 
DNL (ADC) -0.45 LSB ~ +0.5 LSB 
Input Voltage Range 1.6 Vpp 
SNDR 58.5 dB 
ENOB 9.45 bits 
Band-pass Frequency (VGA) 0.96 kHz ~ 58.4 MHz 
Gain (VGA) -18 dB ~ 37 dB 
Power consumption  104 mW 
Chip Size 1.476 × 1.485 mm2 
本晶片利用混合模式0.18 μm CMOS技術來設計，將
VGA、管線型ADC與FIFO三區塊電路做成一個混合型晶
片，能夠有效地節省ADC與FIFO間的接腳距離，使得晶片
前端訊號與後端訊號擁有更直接的連線，能夠減少電路連
接時雜訊的影響，並且提高傳送速度，圖55為本研究所設
計完成的晶片佈局平面圖。 
 
 
圖 55：接收端晶片佈局平面圖。 
 
六、結論 
本研究以傳統直接轉矩控制為主要架構，成功設計出
具有模糊控制方法的直接轉矩控制三相感應馬達驅動晶
片，提高系統的穩定度。此外，本研究使用模糊控制器與
模糊向量選擇表，可以減少磁滯控制器造成切換週期頻率
不固定，導致轉矩、磁通響應漣波過大的缺點，並且改善
速度響應，使系統更為穩定。而在 DRR 法則的研究上，
用以取代橋接器中的先進先出排程法則，目的是讓系統維
持公平性之外，也使具高優先權的資料更快速的傳送，藉
以提昇寬頻網際網路的即時切換能力與系統穩定度。此
法則有兩種規格，分別為四位元和八位元，而其邏輯閘分
別是 1672 和 4093，記憶體大小分別為 128 個位元組
(4bit*256)和 256 bytes (8 bits256)。 
接著，本研究成功設計完成一個工作電壓為 1.8 V、
操作頻率為 200 MHz、具有十二位元解析度之數位發射
機，其主要包含有:12 位元 200 MHz 之數位類比轉換器、
一階低通濾波器與電流模式全差動線驅動器三大部分。模
擬結果顯示，12 位元數位類比轉換器的最大輸出電流、
INL 及 DNL 分別為 4095 μA，0.32 及 0.39；而該線驅動
器在 1.8 V 的供應電壓下，能驅動 100 Ω 輸出端負載，
產生 100 MHz 與 2 VPP 的電壓訊號振幅。同時，成功設
計完成一顆具有類比與數位訊號的混合訊號型 XDSL接收
端晶片，該混合型晶片主要包含一個 VGA、一個 10 位元
管線型 ADC 與一個數位型 FIFO 暫存器。在 VGA 設計部
分，主要是利用直流消除電路與共模電壓回授來穩定輸
出；在管線型 ADC 設計部分，前端利用了混合訊號取樣
技術，在對類比輸入訊號取樣之餘，以數位與類比二種形
式將訊號儲存，儲存的數位訊號就為 ADC 之數位輸出碼
中的最高位元(MSB)，而儲存的類比訊號則由後面各階電
路繼續解析，由於訊號以數位與類比的形式儲存，混合訊
號之取樣保持電路的類比輸出訊號擺幅為傳統取樣保持電
路的一半，使電路處理的訊號擺幅下降，放寬了運算放大
表 Y04 1 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                               100 年 7 月 21 日 
報告人 
姓名 
宋國明 
服務機構 
及職稱 
國立台北科技大學電機工程系 
副教授 
時間 
會議地點 
100 年 7 月 18-21 日 
吉隆坡, 馬來西亞 
本會核定 
補助文號 
NSC 99-2221-E-027-116 
會議 
名稱 
(中文) 第三屆亞洲區具有特性的電子設計國際研討會議 
(英文) 3rd Asia Symposium on Quality Electronic Design (ASQED 2011) 
發表論文 
題目(一) 
(中文) 具有三位元可調式控制器的白色發光二極體背光驅動晶片 
(英文) A White LED Backlight Driving IC with 3-Bit Dimming Controller 
發表論文 
題目(二) 
(中文) 3.1 到 10.6 億赫茲頻率可調式超頻寬低雜訊放大器 
(英文) A 3.1-10.6 GHz Frequency Tunable Ultra Wideband LNA 
報告內容應包括下列各項： 
 
一、參加會議經過： 
余於 7/18早上搭乘中華航空公司 CI721班機赴馬來西亞吉隆坡參加 2011年第三屆亞洲
區具有特性的電子設計國際研討會議，該會議預計舉行二天，並於第三天安排參觀大學
的活動。抵達吉隆坡當天為大會的預先報到時間，報到地點在 CROWNE PLAZA 
MUTIARA HOTEL 的地下一樓，報到完成後就回到飯店準備明天的論文發表工作。第
二天早上為開幕典禮，典禮後進行三場 Keynote Speaker 演講，第一場由 Prof. Arokia 
Nathan 主講，題目為”Nanotechnology and the Challenges Facing Design of Circuits and 
Systems”，深入剖析次微米製程對電路與系統設計的影響及其所需面對的問題，該題目
對我受益良多，未來的電路設計應有較新的想法才能有所突破；第二場是由 Dr. Bernard 
Courtois 主講，其題目為”Electronics for Energy Management”，其提出 3D 晶片節能的設
計理念，並且提到未來的研究方向為：Biomedicine for health care、Energy saving (3D IC)
及 Security 等領域，可為我國研究方向之參考；第三場是由 Prof. Young-Gap You 主講，
其題目為 ”The Packaging Technology Domain: Reflecting the National Economic 
Development Frontier”，主要是探討韓國所面對的大學生快速成長與就業問題，同樣問
題在台灣也已經發生，創見不多；由於該主題與技術性無關，演講期間有多人進出，無
形中失去焦點。專題演講後，隨即進行最佳論文頒獎，其中國立交通大學 Hui-Men Cheng
所發表的論文 ”Random Work Functions Induced DC and Dynamic Characteristic 
Fluctuations in 16-nm High-k/Metal gate CMOS Device and Digital Circuit”獲得最佳論文
奬，由其博士班學生代表領奬。頒獎後，大會舉辦午宴來歡迎與會人員，會中巧遇國立
勤益科技大學謝韶徽教授，大家在國內都很忙而且不易聚會，正可趁此機會多多交流。
由於個人的專長在類比電路與射頻電路領域，因此參加的場次以“Advances in Analog IC 
Design”(Session 1B)、”High Performance Memory and Logic Circuits”(Session 2A)、”Noise 
Analysis and Characterization”(Session 3B) 及 ”Advanced VLSI Architectures and 
Applications”(Session 4B)等場次為主，均是類比晶片與數位晶片領域的技術發表。個人
發表的論文被安排在第一天下午”Advances in Analog IC Design”與” High Performance 
Memory and Logic Circuits”二個場次發表；第一場次的主持人是香港科技大學 Prof. 
Kursun，而第二場次的主持人是韓國 PoHang 科技大學 Prof. Kim；其中，第二場次的 
 
表 Y04 3 
 
三、 建議： 
1. 建議國內學者多多參與該會議，其可被視為是與回教國家或歐洲研究體系相連結的踏
板；在未來的學術與經濟發展中，回教或歐洲國家均佔有舉足輕重的地位。 
2. 本會議常年均在馬來西亞舉行，今年已經第三屆，其母體－國際具有特性的電路與系
統設計協會有意擴大參與團體或國家，希望其他亞洲國家可以儘快接手；個人認為台
灣若有意接手，其機會是相當大的，因為大部份的晶片均在 TSMC 下片，由台灣主
辦合情合理的。 
3. 國內學者很少人參與該會議的技術委員會，使得論文投受度降低，個人建議論文審查
時宜用心，以便多多參與該會議。 
4. 由發表的論文觀之，大多數的論文是集中在小系統或小電路的研發，對於大系統或大
電路的研究似乎仍有努力的空間，值得注意。 
 
四、 攜回資料名稱及內容： 
攜回 2011 第三屆亞洲區具有特性的電子設計國際研討會議之議程、受邀請演講者的投
影片紙本與論文光碟一片（內含本會議發表之所有論文），可供國內或校內研究生參考。 
 
五、 其他： 
謹此感謝國科會補助本人參加此次研討會，個人獲益良多。 
 
六、 考察參觀活動(無是項活動者省略)： 
第三天大會安排參觀馬來西亞大學及其研究機構，惟因公佈時間太晚，我已經事先訂
好回程機票，故只好忍痛割愛。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Hence, the flatness of gain and impedance matching can be 
achieved by choosing proper Rf in equation (4). 
On the part of bandpass filter (BPF), the Butterworth 
filter is selected with a considerable flatness of gain 
although it is a low-pass filter (LPF) [6]. That is, we 
need to transfer the low-pass filter into the bandpass 
filter. Figure 2 shows the transferring diagram from LPF 
to BPF. To complete a Butterworth BPF, an inductor L＇ 
and a capacitor C＇in LPF need to be replaced with a serial 
pair of L1 and C1 and a parallel pair of L2 and C2, 
respectively, at a resonant frequency of 0 which is equal to 
(12)1/2 with bandwidth from 1 to 2 [6]. 
 
 
Figure 2: Transferring diagram from LPF to BPF. 
 
Figure 3 shows the current reused circuit that the input 
signal can be amplified twice at the low impedance path 
which consists of Cs and Ls, whereas the impedance of 
inductor (Lb) is adequately large to block the signal. 
Besides, a large capacitance (Cb) is used to meet an ideal 
AC ground [7]. 
Moreover, a shunt peaking technique, which 
composed of inductance L and resistance R in series, is 
used to widen the bandwidth of LNA by transforming one 
pole into two poles and a zero in the transfer function [8]. 
Notify that a maximal flatness of gain can be obtained by 
choosing proper values of L and R. 
However, high power consumption and noise will be 
result from the source resistor of input transistor. A source 
inductor can correct those faults, but the gain flatness gets 
worse. We find that the gain will decrease sharply at 
operating frequency of 7.9 GHz using simulation method. 
In order to improve this problem, we need to add a gate 
inductor in series between the input stage and second stage. 
The inductive topology not only eliminates the parasitic 
capacitance between input stage and second stage but also 
widens the operating bandwidth by eliminating a pole. 
Figure 4 shows the modified current reused circuit. 
Furthermore, a multiple gated circuit is used to 
improve the linearity of LNA in input stage [9]. The main 
idea is that the nonlinear third-order harmonic of two 
transistors can be cancelled mutually in both 
subthreshold and saturation regions. Figure 5 shows the 
adopted multiple gated circuit. 
In the second stage of the proposed UWB LNA, a 
simple cascode amplifier which has high gain and good 
isolation is presented to achieve a better performance. In 
the meantime, a shunt-peaking circuit is employed to widen 
the bandwidth, too. Figure 6 shows the second stage of the 
proposed UWB LNA. 
 
Figure 3: Adopted current reused circuit. 
 
Figure 4: Modified current reused circuit. 
 
 
Figure 5: Multiple gated circuit. 
 
 
GHz to 10.6 GHz. Figure 15 presents the chip layout of the 
proposed UWB LNA with a chip area of 1.3 mm × 1.3 mm 
including pads. Table 2 summarizes the simulated 
specifications of the proposed UWB LNA. 
4 5 6 7 8 9 103 11
-130
-120
-110
-100
-90
-140
-80
freq, GHz
dB
(S
(1
,2
))
m1
m2
m1
freq=
dB(S(1,2))=-83.794
Max
10.60GHz
m2
freq=
dB(S(1,2))=-132.330
Min
3.100GHz
 
Figure 11: Simulated isolations (S12) of proposed UWB 
LNA. 
 
Table 1: Simulated P1dB of proposed UWB LNA. 
Operating frequency 
(GHz) P1dB (dBm) 
3.1 -12.14 
4 -11.73 
5 -11.31 
6 -11.25 
7 -11.30 
8 -11.28 
9 -11.44 
10 -11.95 
10.6 -12.42 
 
2 4 6 8 10 12 14 16 180 20
-60
-50
-40
-30
-20
-10
0
10
-70
20
freq, GHz
dB
(S
(2
,1
))
m4 m11
m4
freq=
dB(S(2,1))=13.327
3.000GHz
m11
freq=
dB(S(2,1))=13.034
10.60GHz
 
Figure 12: Simulated gain of proposed UWB LNA. 
 
4 5 6 7 8 9 103 11
4.0
4.2
4.4
4.6
3.8
4.8
freq, GHz
nf
(2
)
m5
m10
N
Fm
in
m5
freq=
nf(2)=4.749
Max
10.60GHz
m10
freq=
nf(2)=3.860
Min
3.600GHz
 
Figure 13: Simulated noise figure (NF) of proposed UWB 
LNA. 
 
 
 
Figure 14: Simulation IIP3 of proposed UWB LNA at 
frequency bandwidth from 3.1 GHz to 10.6 GHz. 
 
 
 
 
Figure 15: Chip layout of the proposed UWB LNA with 
a chip area of 1.3 mm×1.3 mm including pads. 
 978-1-4577-0144-3/11/$26.00 ©2011 IEEE                79         3rd Asia Symposium on Quality Electronic Design 
A White LED Backlight Driving IC with 3-Bit Dimming Controller 
 
Guo-Ming Sung1, Sheng-Kai Peng2, Yen-Tang Chang2 
1Department of Electrical Engineering, National Taipei University of Technology, 
2Graduate Institute of Automation Technology, National Taipei University of Technology, 
1, Sec. 3, Zhung-Xiao E. Road, Taipei, Taiwan 
1E-mail: gmsung@ntut.edu.tw 
 
Abstract 
This paper presents a white LED backlight driving chip 
with 3-bit dimming controller and duty-variable power 
MOS which can be modified with the voltage-mode pulse 
width modulation (PWM). In the proposed chip, a 3-bit 
digital-to-analog converter (DAC) and a ramp generator 
are used to provide eight pulses with variable width 
through a voltage comparator. Thus, a 3-bit dimming 
controller can be implemented with those duty cycles for 
white LED backlight driver. In this paper, the proposed 
chip is designed and implemented with TSMC 0.35 μm 
2P4M CMOS process. The simulation results of the 
switching DC-DC boost converter show that the output 
voltage, output current, and chip area are 20 V, 20 mA, and 
1.451.28 mm2, respectively, at the supply voltage of 3.7 V. 
The output voltage of 20 V can drive five white LEDs 
because that a white LED works with a driving voltage of 
3.5 V and a driving current of 20 mA. 
 
Keywords 
DC-DC boost converter, pulse-width modulation, LED 
backlight driver, digital-to-analog converter, dimming 
controller 
 
1. Introduction 
Owing to the wide requirement for portable color LCD, 
the backlight of monitor made from CCFL or EL is replaced 
with light emitting diode (LED) module which works with 
small, light, cheapness, low power consumption and high 
stability [1]. Furthermore, a variable backlight converter is on 
demand to modify the intensity of monitor. This study 
provides a 3-bit dimming controller to implement eight 
control signals for white LED backlight driver. 
As is well known to modulator, there are two general 
modulators in design DC-to-DC boost converter. One is 
pulse-width modulator (PWM), the other is pulse-frequency 
modulator (PFM). To obtain small ripple in heavy load, the 
voltage-mode PWM is used in this study [2]. In general, a 
white LED usually needs driving voltage of roughly 4.0 V 
and driving current of about 20mA. The backlight module of 
TFTLCD always has 5 LEDs in series to have about 20 V for 
LCD backlight. However, a lithium battery only has 3.7 V; 
we need a DC-to-DC boost converter to increase the supply 
voltage. Thus, a white LED backlight driving chip with 3-bit 
dimming controller is used to have features of high efficiency, 
high output voltage and low output ripple.。 
 
2. White LED backlight driving chip 
Figure 1 shows the circuit diagram of the proposed white 
LED backlight driving chip with 3-bit dimming controller for 
TFT-LCD. There are bandgap reference, error amplifier, 
ramp generator, voltage comparator, R-S flip-flop latch, clock 
generator, driving buffer, 3-bit dimming controller and 
unity-gain buffer in the proposed white LED backlight 
driving chip which is implemented with 0.35-m 2P4M 
CMOS process. Notably, a slope-compensation method is 
used to have a stable inductance current while the duty cycle 
D is larger than 0.5 and a 3-bit dimming controller is used to 
provide eight dimming signals using the voltage-mode PWM. 
 
 
Figure 1: Circuit diagram of the proposed white LED 
backlight driving chip with 3-bit dimming controller for 
TFT-LCD. 
 
In Fig. 1, an external loop senses the load voltage of 
4-chanel LED strings to generate a feedback voltage Vfb by 
passing through two sensing resistors, Rfb1 and Rfb2. 
Comparing Vfb with bandgap reference Vref, an error voltage 
Ve is formed with error amplifier. On the other side, a ramp 
waveform is generated with a ramp generator to complete the 
slope-compensation. Comparing the ramp waveform with the 
error voltage Ve in hysteresis comparator, an output voltage 
Vcom is formed. When the voltage Vcom is “high”, the output 
voltage VC of R-S latch follows the output voltage Vclock of 
clock generator. However, the output voltage VC of R-S latch 
will turn off the power MOS (IRF_7805) if the voltage Vcom 
is “low”. Besides, a 3-bit dimming controller is used to 
provide the gate of trimming transistor with eight levels. 
Those levels will control the light intensity of LED using 
various gate-to-source voltages VGS with a constant bias 
voltage Vbias at gate node. That is, eight light intensities of 
LED backlight will be completed with 3-bit dimming 
controller. 
discharges from VH to VL. The output level of clock is low. 
This procedure will be proceeded repeatedly to generate 
clock waveform with oscillation frequency f.  
 
 
Figure 3: Two-stage operational amplifier (OPA) with 
PMOS input stage. 
 
 
Figure 4: Post-simulation of OPA with DC gain of 79.8 dB, 
unity-gain frequency of 15.4 MHz, and phase margin of 600. 
 
F
igure 5: Linear ramp and oscillation generator with both 
ramp and clock waveforms. 
 
3.4. Voltage comparator 
Figure 6 presents a voltage comparator whose critical 
point can be decided by adjusting those W/L ratios of 
transistors M3-M6 [6]. Besides, a second stage which consists 
of transistors M7-M10 is presented to increase the amplifier 
gain. Finally, transistors, Minv1-Minv4, are used to construct an 
output buffer. They not only strengthen the transient response, 
but also increase the driving capability of the adopted voltage 
comparator. Notably, the voltage gain of the positive 
feedback AV in voltage comparator can be expressed as 
 
  

 1
1
1
3
LW
LW
A
n
p
V
                 (8) 
where the positive feedback factor  is defined as 
 
 
 
 4
6
3
5
LW
LW
LW
LW                    (9) 
Figure 6: Adopted voltage comparator with two inverters. 
 
3.5. R-S flip-flop latch circuit 
A latch circuit which consists of NOR circuit has a big 
trouble (error) when both input levels of R and S, as shown in 
Fig. 7, are high. To correct this error, a shift state circuit 
which consists of AND and NAND is added in front of the 
latch circuit. That is, a new R-S latch circuit is completed 
with inputs R’ and S’, and outputs Q and Q . Figure 7 shows 
the modified R-S latch circuits with a shift state circuit [9]. 
 
Figure 7: Modified R-S flip-flop latch circuit with a shift 
state circuit. 
 
3.6. Driving buffer 
Owing to the large load capacitor of power MOS, the 
R-S latch circuit fails to drive the power MOS. The 
misallocation causes a wrong switching and a considerable 
delay. To alleviate the delay of power MOS, many inverters 
must be added stage by stage. Figure 8 shows the schematic 
diagram of driving buffer. Notably, the W/L ratio of the latter 
buffer must be larger than that of the former with magnified 
79.8 dB 
15.4 MHz 
62° 
 
 
Figure 12: Output waveform of the proposed white LED 
backlight driving chip with 3-bit dimming controller. 
 
Figure 13 shows the simulated ripples of output voltage 
and current for the proposed white LED backlight driving 
chip with 3-bit dimming. The maximum ripple of output 
voltage is about 10.9 mV; and that the maximum ripple of 
output current is roughly 44.1 A. 
 
 
Figure 13: Simulated ripples of output voltage and current 
for the proposed white LED backlight driving chip. 
 
 
Figure 14: Two input waveforms, V- (from DAC) and V+ 
(from ramp generator), and output waveform of the voltage 
comparator. 
 
 
 
Figure 15: Chip layout of the proposed white LED backlight 
driving chip with 3-bit dimming controller. 
 
Figure 14 shows two input waveforms, V- (from DAC) 
and V+ (from ramp generator), and output waveform of the 
voltage comparator. In the output waveform, we find that 
those duty cycles are modified with 3-bit DAC. That is, the 
proposed white LED backlight driving chip with 3-bit 
dimming controller works correctly. Figure 15 shows the chip 
layout of the proposed white LED backlight driving chip with 
3-bit dimming controller. Table 1 summarizes the 
performances of the proposed white LED backlight driving 
chip with 3-bit dimming controller. 
 
Table 1: Simulated results of the proposed white LED 
backlight driving chip with 3-bit dimming controller. 
Technology 0.35-μm CMOS 2P4M 
Supply voltage (V) 3.7 
Output voltage (V) 19.88 
Operating frequency 
(kHz) 
722 
Power efficiency (%) 84.9 
Maximum ripple of 
output voltage (mV) 
10.9 
Maximum ripple of 
output current (A) 44.1 
Dimming frequency 
(kHz) 
7.5 
Dimming range (%) 22~100 
Power dissipation (mW) 4.326 
Chip size (mm2) 1.451.28 
 
5. Conclusion 
In this paper, a white LED backlight driving chip with 
3-bit dimming controller implemented with TSMC 0.35 m 
2P4M CMOS process. Moreover, a slope compensation 
method is used to mitigate the impact on the sub-harmonic 
10.9 mV 
44.1 μA 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/02
國科會補助計畫
計畫名稱: 具有數位發射器與類比數位轉換器之交流感應馬達控制混合訊號晶片之研製
計畫主持人: 宋國明
計畫編號: 99-2221-E-027-116- 學門領域: 電力電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
