
/// @file SatEngineImpl.cc
/// @brief SatEngineImpl の実装ファイル
/// @author Yusuke Matsunaga (松永 裕介)
///
/// Copyright (C) 2005-2010, 2012-2013 Yusuke Matsunaga
/// All rights reserved.


#include "SatEngineImpl.h"

#include "../DtpgSat.h"
#include "DtpgStats.h"
#include "TpgNode.h"
#include "TpgPrimitive.h"
#include "TpgFault.h"
#include "BackTracer.h"
#include "InputLiteral.h"
#include "ym_logic/SatSolver.h"
#include "ym_logic/SatStats.h"


#define VERIFY_MAIMP 0


BEGIN_NAMESPACE_YM_SATPG

// @brief SatEngine の継承クラスを生成する．
SatEngine*
new_SatEngine(DtpgSat& dtpg)
{
  return new nsSatEngine::SatEngineImpl(dtpg);
}

END_NAMESPACE_YM_SATPG

BEGIN_NAMESPACE_YM_SATPG_SAT_ENGINE

BEGIN_NONAMESPACE

// @brief 故障挿入回路を表す CNF 式を作る．
// @param[in] solver SAT ソルバー
// @param[in] ivar 入力の変数
// @param[in] fvar 故障変数
// @param[in] ovar 出力の変数
// @param[in] fval 故障値
void
make_flt_cnf(SatSolver& solver,
	     VarId ivar,
	     VarId fvar,
	     VarId ovar,
	     int vval)
{
  Literal l0(ivar, kPolPosi);
  Literal l1(fvar, kPolPosi);
  Literal l2(ovar, kPolPosi);
  if ( vval == 0 ) {
    solver.add_clause( l0, ~l2);
    solver.add_clause(~l1, ~l2);
    solver.add_clause(~l0,  l1, l2);
  }
  else {
    solver.add_clause(~l0, l2);
    solver.add_clause(~l1, l2);
    solver.add_clause( l0, l1, ~l2);
  }
}

// @brief ノードに正常回路用の変数を設定する．
// @param[in] solver SAT ソルバー
// @param[in] node 対象のノード
void
set_gvar(SatSolver& solver,
	 TpgNode* node)
{
  // ノードそのものに割り当てる．
  VarId gvar = solver.new_var();
  node->set_gvar(gvar);
}

// @brief ノードに正常回路用の変数を設定する．
// @param[in] solver SAT ソルバー
// @param[in] node 対象のノード
void
set_fvar(SatSolver& solver,
	 TpgNode* node)
{
  // ノードそのものに割り当てる．
  VarId fvar = solver.new_var();
  VarId dvar = solver.new_var();
  node->set_fvar(fvar, dvar);
}

// @brief ゲートの入出力関係を表す CNF を作る．
// @param[in] solver SAT ソルバー
// @param[in] gate_type ゲートタイプ
// @param[in] output 出力のリテラル
// @param[in] inputs 入力のリテラル
void
make_gate_cnf(SatSolver& solver,
	      tTgGateType gate_type,
	      Literal output,
	      const InputLiteral& inputs)
{
  ymuint ni = inputs.size();
  switch ( gate_type ) {
  case kTgGateBuff:
    solver.add_clause( inputs[0], ~output);
    solver.add_clause(~inputs[0],  output);
    break;

  case kTgGateNot:
    solver.add_clause( inputs[0],  output);
    solver.add_clause(~inputs[0], ~output);
    break;

  case kTgGateAnd:
    switch ( ni ) {
    case 2:
      solver.add_clause(~inputs[0], ~inputs[1], output);
      break;

    case 3:
      solver.add_clause(~inputs[0], ~inputs[1], ~inputs[2], output);
      break;

    case 4:
      solver.add_clause(~inputs[0], ~inputs[1], ~inputs[2], ~inputs[3], output);
      break;

    default:
      {
	vector<Literal> tmp(ni + 1);
	for (ymuint i = 0; i < ni; ++ i) {
	  tmp[i] = ~inputs[i];
	}
	tmp[ni] = output;
	solver.add_clause(tmp);
      }
      break;
    }
    for (ymuint i = 0; i < ni; ++ i) {
      solver.add_clause(inputs[i], ~output);
    }
    break;

  case kTgGateNand:
    switch ( ni ) {
    case 2:
      solver.add_clause(~inputs[0], ~inputs[1], ~output);
      break;

    case 3:
      solver.add_clause(~inputs[0], ~inputs[1], ~inputs[2], ~output);
      break;

    case 4:
      solver.add_clause(~inputs[0], ~inputs[1], ~inputs[2], ~inputs[3], ~output);
      break;

    default:
      {
	vector<Literal> tmp(ni + 1);
	for (ymuint i = 0; i < ni; ++ i) {
	  tmp[i] = ~inputs[i];
	}
	tmp[ni] = ~output;
	solver.add_clause(tmp);
      }
      break;
    }
    for (ymuint i = 0; i < ni; ++ i) {
      solver.add_clause(inputs[i], output);
    }
    break;

  case kTgGateOr:
    switch ( ni ) {
    case 2:
      solver.add_clause(inputs[0], inputs[1], ~output);
      break;

    case 3:
      solver.add_clause(inputs[0], inputs[1], inputs[2], ~output);
      break;

    case 4:
      solver.add_clause(inputs[0], inputs[1], inputs[2], inputs[3], ~output);
      break;

    default:
      {
	vector<Literal> tmp(ni + 1);
	for (ymuint i = 0; i < ni; ++ i) {
	  tmp[i] = inputs[i];
	}
	tmp[ni] = ~output;
	solver.add_clause(tmp);
      }
      break;
    }
    for (ymuint i = 0; i < ni; ++ i) {
      solver.add_clause(~inputs[i], output);
    }
    break;

  case kTgGateNor:
    switch ( ni ) {
    case 2:
      solver.add_clause(inputs[0], inputs[1], output);
      break;

    case 3:
      solver.add_clause(inputs[0], inputs[1], inputs[2], output);
      break;

    case 4:
      solver.add_clause(inputs[0], inputs[1], inputs[2], inputs[3], output);
      break;

    default:
      {
	vector<Literal> tmp(ni + 1);
	for (ymuint i = 0; i < ni; ++ i) {
	  tmp[i] = inputs[i];
	}
	tmp[ni] = output;
	solver.add_clause(tmp);
      }
      break;
    }
    for (ymuint i = 0; i < ni; ++ i) {
      solver.add_clause(~inputs[i], ~output);
    }
    break;

  case kTgGateXor:
    if ( ni == 2 ) {
      solver.add_clause(~inputs[0],  inputs[1],  output);
      solver.add_clause( inputs[0], ~inputs[1],  output);
      solver.add_clause( inputs[0],  inputs[1], ~output);
      solver.add_clause(~inputs[0], ~inputs[1], ~output);
    }
    else {
      vector<Literal> tmp(ni + 1);
      ymuint nip = (1U << ni);
      for (ymuint p = 0; p < nip; ++ p) {
	ymuint c = 0;
	for (ymuint i = 0; i < ni; ++ i) {
	  if ( p & (1U << i) ) {
	    tmp[i] = inputs[i];
	  }
	  else {
	    tmp[i] = ~inputs[i];
	    ++ c;
	  }
	}
	if ( (c % 2) == 0 ) {
	  tmp[ni] = ~output;
	}
	else {
	  tmp[ni] = output;
	}
	solver.add_clause(tmp);
      }
    }
    break;

  case kTgGateXnor:
    if ( ni == 2 ) {
      solver.add_clause(~inputs[0],  inputs[1], ~output);
      solver.add_clause( inputs[0], ~inputs[1], ~output);
      solver.add_clause( inputs[0],  inputs[1],  output);
      solver.add_clause(~inputs[0], ~inputs[1],  output);
    }
    else {
      vector<Literal> tmp(ni + 1);
      ymuint nip = (1U << ni);
      for (ymuint p = 0; p < nip; ++ p) {
	ymuint c = 0;
	for (ymuint i = 0; i < ni; ++ i) {
	  if ( p & (1U << i) ) {
	    tmp[i] = inputs[i];
	  }
	  else {
	    tmp[i] = ~inputs[i];
	    ++ c;
	  }
	}
	if ( (c % 2) == 0 ) {
	  tmp[ni] = output;
	}
	else {
	  tmp[ni] = ~output;
	}
	solver.add_clause(tmp);
      }
    }
    break;

  default:
    assert_not_reached(__FILE__, __LINE__);
    break;
  }
}

// @brief 正常回路におけるノードの入出力の関係を表す CNF を作る．
void
make_gnode_cnf(SatSolver& solver,
	       TpgNode* node)
{
  if ( node->is_input() ) {
    return;
  }

  Literal output(node->gvar(), kPolPosi);

  if ( node->is_output() ) {
    TpgNode* inode = node->fanin(0);
    Literal input(inode->gvar(), kPolPosi);
    solver.add_clause( input, ~output);
    solver.add_clause(~input,  output);
    return;
  }

  if ( node->is_cplx_logic() ) {
    // 複数のプリミティブで構成されたノードの場合
    ymuint n = node->primitive_num();
    for (ymuint i = 0; i < n; ++ i) {
      TpgPrimitive* prim = node->primitive(i);
      Literal olit;
      if ( prim->is_input() ) {
	// 入力プリミティブの場合
	// 対応する TpgNode の変数を持ってくる．
	ymuint ipos = prim->input_id();
	TpgNode* inode = node->fanin(ipos);
	olit = Literal(inode->gvar(), kPolPosi);;
      }
      else if ( prim->is_not_input() ) {
	// 否定付き入力プリミティブの場合
	// 対応する TpgNode の変数を持ってきて否定する．
	ymuint ipos = prim->input_id();
	TpgNode* inode = node->fanin(ipos);
	olit = Literal(inode->gvar(), kPolNega);
      }
      else {
	if ( i == n - 1 ) {
	  // 根のプリミティブの場合
	  // node の変数を使う．
	  olit = Literal(node->gvar(), kPolPosi);
	}
	else {
	  // それ以外の場合
	  // 新たな変数を割り当てる．
	  olit = Literal(solver.new_var(), kPolPosi);
	}

	// プリミティブの入出力の関係を表す CNF 式を作る．
	make_gate_cnf(solver, prim->gate_type(), olit,
		      PrimGvarInputLiteral(prim));
      }
      // prim の glit と flit の両方に登録しておく
      prim->set_glit(olit);
      prim->set_flit(olit);
    }
  }
  else {
    // 単純な組み込み型の場合
    make_gate_cnf(solver, node->gate_type(), output,
		  GvarInputLiteral(node));
  }
}

// @brief 故障回路におけるノードの入出力の関係を表す CNF を作る．
void
make_fnode_cnf(SatSolver& solver,
	       TpgNode* node)
{
  if ( node->is_input() ) {
    return;
  }

  Literal output(node->fvar(), kPolPosi);
  Literal dlit(node->dvar(), kPolPosi);

  if ( node->is_output() ) {
    TpgNode* inode = node->fanin(0);
    Literal input(inode->fvar(), kPolPosi);
    solver.add_clause( input, ~output);
    solver.add_clause(~input,  output);

    // dlit 用の節の追加
    Literal idlit(inode->dvar(), kPolPosi);
    solver.add_clause(idlit, ~dlit);

    return;
  }

  ymuint ni = node->fanin_num();

  // dlit が 1 の時，入力のノードの dlit の最低1つは1でなければならない．
  vector<Literal> dep;
  dep.reserve(ni + 1);
  dep.push_back(~dlit);
  for (ymuint i = 0; i < ni; ++ i) {
    TpgNode* inode = node->fanin(i);
    if ( inode->has_fvar() ) {
      dep.push_back(Literal(inode->dvar(), kPolPosi));
    }
  }
  solver.add_clause(dep);

  if ( node->is_cplx_logic() ) {
    // 複数のプリミティブで構成されたノードの場合
    ymuint n = node->primitive_num();
    for (ymuint i = 0; i < n; ++ i) {
      TpgPrimitive* prim = node->primitive(i);
      Literal olit;
      if ( prim->is_input() ) {
	// 入力プリミティブの場合
	// 対応する TpgNode の fvar を用いる．
	ymuint ipos = prim->input_id();
	TpgNode* inode = node->fanin(ipos);
	olit = Literal(inode->fvar(), kPolPosi);
      }
      else if ( prim->is_not_input() ) {
	// 否定付き入力プリミティブの場合
	// 対応する TpgNode の fvar を用いる．
	ymuint ipos = prim->input_id();
	TpgNode* inode = node->fanin(ipos);
	olit = Literal(inode->fvar(), kPolNega);
      }
      else {
	if ( i == n - 1 ) {
	  // 根のプリミティブの場合
	  // node の fvar を用いる．
	  olit = Literal(node->fvar(), kPolPosi);
	}
	else {
	  // それ以外の場合
	  // 新たな変数を割り当てる．
	  olit = Literal(solver.new_var(), kPolPosi);
	}

	// プリミティブの入出力の関係を表す CNF 式を作る．
	make_gate_cnf(solver, prim->gate_type(), olit,
		      PrimFvarInputLiteral(prim));
      }
      // プリミティブの変数を登録する．
      prim->set_flit(olit);
    }
  }
  else {
    make_gate_cnf(solver, node->gate_type(), output,
		  FvarInputLiteral(node));
  }
}

END_NONAMESPACE


// @brief コンストラクタ
SatEngineImpl::SatEngineImpl(DtpgSat& dtpg) :
  mDtpg(dtpg)
{
  mTimerEnable = false;
}

// @brief デストラクタ
SatEngineImpl::~SatEngineImpl()
{
}

// @brief 使用する SAT エンジンを指定する．
void
SatEngineImpl::set_mode(const string& type,
			const string& option,
			ostream* outp)
{
  mType = type;
  mOption = option;
  mOutP = outp;
}

// @brief 統計情報をクリアする．
void
SatEngineImpl::clear_stats()
{
  mRunCount = 0;
  mSatCount = 0;
  mRestart = 0;
  mVarNum = 0;
  mConstrClauseNum = 0;
  mConstrLitNum = 0;
  mLearntClauseNum = 0;
  mLearntLitNum = 0;
  mConflictNum = 0;
  mDecisionNum = 0;
  mPropagationNum = 0;

  mCnfCount = 0;
  mCnfTime.set(0.0, 0.0, 0.0);
  mDetCount = 0;
  mDetTime.set(0.0, 0.0, 0.0);
  mUndetCount = 0;
  mUndetTime.set(0.0, 0.0, 0.0);
  mAbortCount = 0;
  mAbortTime.set(0.0, 0.0, 0.0);
}


BEGIN_NONAMESPACE

// f が対象の故障の場合 true を返す．
inline
bool
is_valid(TpgFault* f,
	 const vector<TpgFault*>& flist)
{
  if ( f == NULL ) {
    return false;
  }
  ymuint fid = f->tmp_id();
  if ( fid < flist.size() && flist[fid] == f ) {
    return true;
  }
  return false;
}

END_NONAMESPACE

// @brief テストパタン生成を行なう．
// @param[in] flist 故障リスト
// @param[in] max_id ノード番号の最大値 + 1
void
SatEngineImpl::run(const vector<TpgFault*>& flist,
		   ymuint max_id,
		   BackTracer& bt)
{
  if ( mTimerEnable ) {
    mTimer.reset();
    mTimer.start();
  }

  SatSolver solver(mType, mOption, mOutP);

  mMarkArray.clear();
  mMarkArray.resize(max_id, 0U);

  mTfoList.clear();
  mTfoList.reserve(max_id);

  mTfiList.clear();
  mTfiList.reserve(max_id);

  // 故障に一時的なID番号を割り振る．
  // 故障のあるノードの TFO を mTfoList に入れる．
  // TFO の TFI のノードを mTfiList に入れる．
  ymuint nf = flist.size();
  for (ymuint i = 0; i < nf; ++ i) {
    TpgFault* f = flist[i];
    f->set_tmp_id(i);
    TpgNode* fnode = f->node();
    if ( !tfo_mark(fnode) ) {
      set_tfo_mark(fnode);
      mTfoList.push_back(fnode);
    }
  }

  for (ymuint rpos = 0; rpos < mTfoList.size(); ++ rpos) {
    TpgNode* node = mTfoList[rpos];
    ymuint nfo = node->active_fanout_num();
    for (ymuint i = 0; i < nfo; ++ i) {
      TpgNode* fonode = node->active_fanout(i);
      if ( !tfo_mark(fonode) ) {
	set_tfo_mark(fonode);
	mTfoList.push_back(fonode);
      }
    }
  }

  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    ymuint ni = node->fanin_num();
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* finode = node->fanin(i);
      if ( !tfo_mark(finode) && !tfi_mark(finode) ) {
	set_tfi_mark(finode);
	mTfiList.push_back(finode);
      }
    }
  }
  for (ymuint rpos = 0; rpos < mTfiList.size(); ++ rpos) {
    TpgNode* node = mTfiList[rpos];
    ymuint ni = node->fanin_num();
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* finode = node->fanin(i);
      if ( !tfo_mark(finode) && !tfi_mark(finode) ) {
	set_tfi_mark(finode);
	mTfiList.push_back(finode);
      }
    }
  }

  // TFO マークのついたノード用の変数の生成
  mUsedNodeList.clear();
  mUsedNodeList.reserve(mTfoList.size() + mTfiList.size());
  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    set_gvar(solver, node);
    set_fvar(solver, node);
    mUsedNodeList.push_back(node);
  }

  // TFI マークのついたノード用の変数の生成
  for (vector<TpgNode*>::iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    set_gvar(solver, node);
    mUsedNodeList.push_back(node);
  }

  // mInputList を作る．
  mInputList.clear();
  for (vector<TpgNode*>::iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    if ( node->is_input() ) {
      mInputList.push_back(node);
    }
  }

  // mOutputList を作る．
  mOutputList.clear();
  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    if ( node->is_input() ) {
      mInputList.push_back(node);
    }
    if ( node->is_output() ) {
      mOutputList.push_back(node);
    }
  }

  // 故障を活性化するとき true にする変数．
  vector<VarId> flt_var(nf);
  // 故障挿入回路の出力に対応する変数．
  vector<VarId> tmp_var(nf);
  for (ymuint i = 0; i < nf; ++ i) {
    flt_var[i] = solver.new_var();
    tmp_var[i] = solver.new_var();
  }


  //////////////////////////////////////////////////////////////////////
  // 正常回路の CNF を生成
  //////////////////////////////////////////////////////////////////////

  for (vector<TpgNode*>::const_iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    make_gnode_cnf(solver, node);
  }
  for (vector<TpgNode*>::const_iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    make_gnode_cnf(solver, node);
  }

  //////////////////////////////////////////////////////////////////////
  // 故障回路の CNF を生成
  //////////////////////////////////////////////////////////////////////
  vector<Literal> dep;
  for (ymuint i = 0; i < mTfoList.size(); ++ i) {
    TpgNode* node = mTfoList[i];

    // inputs[] に入力変数を表すリテラルを格納する．
    // ただし，入力の故障を仮定する場合には故障挿入回路の出力変数となる．
    ymuint ni = node->fanin_num();
    vector<Literal> inputs(ni);
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* inode = node->fanin(i);
      VarId ivar = inode->fvar();
      for (ymint val = 0; val < 2; ++ val) {
	TpgFault* f = node->input_fault(val, i);
	if ( is_valid(f, flist) ) {
	  ymuint fid = f->tmp_id();
	  make_flt_cnf(solver, ivar, flt_var[fid], tmp_var[fid], val);
	  ivar = tmp_var[fid];
	}
      }
      inputs[i] = Literal(ivar, kPolPosi);
    }

    // ovar に出力変数を入れる．
    // こちらは入力の故障と異なり，故障挿入回路の出力が node->fvar() となる．
    // 逆に ovar はゲートの直接の出力変数となる．
    VarId ovar = node->fvar();
    for (ymint val = 0; val < 2; ++ val) {
      TpgFault* f = node->output_fault(val);
      if ( is_valid(f, flist) ) {
	ymuint fid = f->tmp_id();
	make_flt_cnf(solver, tmp_var[fid], flt_var[fid], ovar, val);
	ovar = tmp_var[fid];
      }
    }

    Literal glit(node->gvar(), kPolPosi);
    Literal flit(node->fvar(), kPolPosi);
    Literal dlit(node->dvar(), kPolPosi);

    // XOR(glit, flit, dlit) を追加する．
    // 要するに正常回路と故障回路で異なっているとき dlit が 1 となる．
    solver.add_clause(~glit, ~flit, ~dlit);
    solver.add_clause(~glit,  flit,  dlit);
    solver.add_clause( glit, ~flit,  dlit);
    solver.add_clause( glit,  flit, ~dlit);

    Literal gate_output(ovar, kPolPosi);
    if ( node->is_input() ) {
      solver.add_clause(~glit,  gate_output);
      solver.add_clause( glit, ~gate_output);
    }
    else {
      if ( node->is_output() ) {
	solver.add_clause( inputs[0], ~gate_output);
	solver.add_clause(~inputs[0],  gate_output);
      }
      else {
	if ( node->is_cplx_logic() ) {
	  ymuint n = node->primitive_num();
	  ymuint n1 = n - 1;
	  for (ymuint i = 0; i < n; ++ i) {
	    TpgPrimitive* prim = node->primitive(i);
	    if ( !prim->is_input() ) {
	      ymuint ni1 = prim->fanin_num();
	      vector<Literal> inputs1(ni1);
	      for (ymuint j = 0; j < ni1; ++ j) {
		const TpgPrimitive* iprim = prim->fanin(j);
		if ( iprim->is_input() ) {
		  ymuint ipos = iprim->input_id();
		  inputs1[j] = inputs[ipos];
		}
		else if ( iprim->is_not_input() ) {
		  ymuint ipos = iprim->input_id();
		  inputs1[j] = ~inputs[ipos];
		}
		else {
		  inputs1[j] = iprim->flit();
		}
	      }
	      Literal output;
	      if ( i == n1 ) {
		output = gate_output;
	      }
	      else {
		output = prim->flit();
	      }
	      make_gate_cnf(solver, prim->gate_type(), output,
			    VectorInputLiteral(inputs1));
	    }
	  }
	}
	else {
	  make_gate_cnf(solver, node->gate_type(), gate_output,
			VectorInputLiteral(inputs));
	}
      }

      // 出力の dlit が1になる条件を作る．
      // - 入力の dlit のいずれかが 1
      // - 入力のいずれかに故障がある．
      // - 出力に故障がある．
      dep.clear();
      dep.reserve(ni * 3 + 3);
      Literal dlit(node->dvar(), kPolNega);
      dep.push_back(dlit);
      for (ymuint j = 0; j < ni; ++ j) {
	TpgNode* inode = node->fanin(j);
	if ( inode->has_fvar() ) {
	  dep.push_back(Literal(inode->dvar(), kPolPosi));
	}
	TpgFault* fi0 = node->input_fault(0, j);
	if ( is_valid(fi0, flist) ) {
	  ymuint fid = fi0->tmp_id();
	  dep.push_back(Literal(flt_var[fid], kPolPosi));
	}

	TpgFault* fi1 = node->input_fault(1, j);
	if ( is_valid(fi1, flist) ) {
	  ymuint fid = fi1->tmp_id();
	  dep.push_back(Literal(flt_var[fid], kPolPosi));
	}
      }

      TpgFault* fo0 = node->output_fault(0);
      if ( is_valid(fo0, flist) ) {
	ymuint fid = fo0->tmp_id();
	dep.push_back(Literal(flt_var[fid], kPolPosi));
      }

      TpgFault* fo1 = node->output_fault(1);
      if ( is_valid(fo1, flist) ) {
	ymuint fid = fo1->tmp_id();
	dep.push_back(Literal(flt_var[fid], kPolPosi));
      }

      solver.add_clause(dep);
    }
  }


  //////////////////////////////////////////////////////////////////////
  // 故障の検出条件
  //////////////////////////////////////////////////////////////////////
  vector<Literal> odiff;
  odiff.reserve(mOutputList.size());
  for (vector<TpgNode*>::iterator p = mOutputList.begin();
       p != mOutputList.end(); ++ p) {
    TpgNode* node = *p;
    Literal dlit(node->dvar(), kPolPosi);
    odiff.push_back(dlit);
  }
  solver.add_clause(odiff);

  if ( mTimerEnable ) {
    mTimer.stop();
    mCnfTime += mTimer.time();
    ++ mCnfCount;
  }

  // 個々の故障に対するテスト生成を行なう．
  for (ymuint i = 0; i < nf; ++ i) {
    TpgFault* f = flist[i];

    if ( f->status() == kFsDetected ) {
      // 他の故障のパタンで検出済みになっている場合がある．
      continue;
    }

    mAssumptions.clear();
    mAssumptions.reserve(mTfoList.size() + nf);

    // 該当の故障に対する変数のみ1にする．
    for (ymuint j = 0; j < nf; ++ j) {
      tPol pol = (j == i) ? kPolPosi : kPolNega;
      mAssumptions.push_back(Literal(flt_var[j], pol));
    }

    // 故障ノードの TFO 以外の dlit を0にする．
    mTmpNodeList.clear();
    mTmpNodeList.reserve(mTfoList.size());
    set_tmp_mark(f->node());
    mTmpNodeList.push_back(f->node());
    for (ymuint rpos = 0; rpos < mTmpNodeList.size(); ++ rpos) {
      TpgNode* node = mTmpNodeList[rpos];
      ymuint nfo = node->active_fanout_num();
      for (ymuint i = 0; i < nfo; ++ i) {
	TpgNode* fonode = node->active_fanout(i);
	if ( !tmp_mark(fonode) ) {
	  set_tmp_mark(fonode);
	  mTmpNodeList.push_back(fonode);
	}
      }
    }
    for (vector<TpgNode*>::const_iterator p = mTfoList.begin();
	 p != mTfoList.end(); ++ p) {
      TpgNode* node = *p;
      if ( node->has_fvar() && !tmp_mark(node) ) {
	Literal dlit(node->dvar(), kPolNega);
	mAssumptions.push_back(dlit);
      }
    }
    for (vector<TpgNode*>::iterator p = mTmpNodeList.begin();
	 p != mTmpNodeList.end(); ++ p) {
      TpgNode* node = *p;
      clear_tmp_mark(node);
    }
    mTmpNodeList.clear();

    // dominator ノードの dvar は1でなければならない．
    for (TpgNode* node = f->node(); node != NULL; node = node->imm_dom()) {
      Literal dlit(node->dvar(), kPolPosi);
      mAssumptions.push_back(dlit);
    }

    TpgNode* fnode = f->node();
    if ( f->is_input_fault() ) {
      fnode = fnode->fanin(f->pos());
    }
    tPol pol = (f->val() == 0) ? kPolPosi : kPolNega;
    mAssumptions.push_back(Literal(fnode->gvar(), pol));

    solve(solver, f, bt);
  }
  clear_node_mark();

  update_stats(solver, nf);
}

// @brief テストパタン生成を行なう．
// @param[in] flist 故障リスト
// @param[in] max_id ノード番号の最大値 + 1
void
SatEngineImpl::run(TpgFault* fault,
		   ymuint max_id,
		   BackTracer& bt)
{
  if ( mTimerEnable ) {
    mTimer.reset();
    mTimer.start();
  }

  SatSolver solver(mType, mOption, mOutP);

  mMarkArray.clear();
  mMarkArray.resize(max_id, 0U);

  mTfoList.clear();
  mTfoList.reserve(max_id);

  mTfiList.clear();
  mTfiList.reserve(max_id);

  // 故障のあるノードの TFO を mTfoList に入れる．
  TpgNode* fnode = fault->node();
  if ( !tfo_mark(fnode) ) {
    set_tfo_mark(fnode);
    mTfoList.push_back(fnode);
  }
  for (ymuint rpos = 0; rpos < mTfoList.size(); ++ rpos) {
    TpgNode* node = mTfoList[rpos];
    ymuint nfo = node->active_fanout_num();
    for (ymuint i = 0; i < nfo; ++ i) {
      TpgNode* fonode = node->active_fanout(i);
      if ( !tfo_mark(fonode) ) {
	set_tfo_mark(fonode);
	mTfoList.push_back(fonode);
      }
    }
  }

  // TFO の TFI のノードを mTfiList に入れる．
  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    ymuint ni = node->fanin_num();
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* finode = node->fanin(i);
      if ( !tfo_mark(finode) && !tfi_mark(finode) ) {
	set_tfi_mark(finode);
	mTfiList.push_back(finode);
      }
    }
  }
  for (ymuint rpos = 0; rpos < mTfiList.size(); ++ rpos) {
    TpgNode* node = mTfiList[rpos];
    ymuint ni = node->fanin_num();
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* finode = node->fanin(i);
      if ( !tfo_mark(finode) && !tfi_mark(finode) ) {
	set_tfi_mark(finode);
	mTfiList.push_back(finode);
      }
    }
  }

  // TFO マークのついたノード用の変数の生成
  mUsedNodeList.clear();
  mUsedNodeList.reserve(mTfoList.size() + mTfiList.size());
  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    set_gvar(solver, node);
    set_fvar(solver, node);
    mUsedNodeList.push_back(node);
  }

  // TFI マークのついたノード用の変数の生成
  for (vector<TpgNode*>::iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    set_gvar(solver, node);
    mUsedNodeList.push_back(node);
  }

  // mInputList を作る．
  mInputList.clear();
  for (vector<TpgNode*>::iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    if ( node->is_input() ) {
      mInputList.push_back(node);
    }
  }

  // mOutputList を作る．
  mOutputList.clear();
  for (vector<TpgNode*>::iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    if ( node->is_input() ) {
      mInputList.push_back(node);
    }
    if ( node->is_output() ) {
      mOutputList.push_back(node);
    }
  }


  //////////////////////////////////////////////////////////////////////
  // 正常回路の CNF を生成
  //////////////////////////////////////////////////////////////////////

  for (vector<TpgNode*>::const_iterator p = mTfiList.begin();
       p != mTfiList.end(); ++ p) {
    TpgNode* node = *p;
    make_gnode_cnf(solver, node);
  }
  for (vector<TpgNode*>::const_iterator p = mTfoList.begin();
       p != mTfoList.end(); ++ p) {
    TpgNode* node = *p;
    make_gnode_cnf(solver, node);
  }

  //////////////////////////////////////////////////////////////////////
  // 故障回路の CNF を生成
  //////////////////////////////////////////////////////////////////////
  vector<Literal> dep;
  for (ymuint i = 0; i < mTfoList.size(); ++ i) {
    TpgNode* node = mTfoList[i];

    Literal glit(node->gvar(), kPolPosi);
    Literal flit(node->fvar(), kPolPosi);
    Literal dlit(node->dvar(), kPolPosi);

    // XOR(glit, flit, dlit) を追加する．
    // 要するに正常回路と故障回路で異なっているとき dlit が 1 となる．
    solver.add_clause(~glit, ~flit, ~dlit);
#if 0
    solver.add_clause(~glit,  flit,  dlit);
    solver.add_clause( glit, ~flit,  dlit);
#endif
    solver.add_clause( glit,  flit, ~dlit);

    // inputs[] に入力変数を表すリテラルを格納する．
    // ただし，入力の故障を仮定する場合には故障挿入回路の出力変数となる．
    ymuint ni = node->fanin_num();
    vector<Literal> inputs(ni);
    for (ymuint i = 0; i < ni; ++ i) {
      TpgNode* inode = node->fanin(i);
      if ( node == fnode && fault->is_input_fault() && fault->pos() == i ) {
	VarId ivar = solver.new_var();
	if ( fault->val() == 0 ) {
	  solver.add_clause(Literal(ivar, kPolNega));
	}
	else {
	  solver.add_clause(Literal(ivar, kPolPosi));
	}
	inputs[i] = Literal(ivar, kPolPosi);
      }
      else {
	VarId ivar = inode->fvar();
	inputs[i] = Literal(ivar, kPolPosi);
      }
    }

    // ovar に出力変数を入れる．
    // こちらは入力の故障と異なり，故障挿入回路の出力が node->fvar() となる．
    // 逆に ovar はゲートの直接の出力変数となる．
    VarId ovar = node->fvar();
    if ( node == fnode && fault->is_output_fault() ) {
      continue;
    }

    Literal gate_output(ovar, kPolPosi);
    if ( node->is_input() ) {
      solver.add_clause(~glit,  gate_output);
      solver.add_clause( glit, ~gate_output);
    }
    else {
      if ( node->is_output() ) {
	solver.add_clause( inputs[0], ~gate_output);
	solver.add_clause(~inputs[0],  gate_output);
      }
      else {
	if ( node->is_cplx_logic() ) {
	  ymuint n = node->primitive_num();
	  ymuint n1 = n - 1;
	  for (ymuint i = 0; i < n; ++ i) {
	    TpgPrimitive* prim = node->primitive(i);
	    if ( !prim->is_input() ) {
	      ymuint ni1 = prim->fanin_num();
	      vector<Literal> inputs1(ni1);
	      for (ymuint j = 0; j < ni1; ++ j) {
		const TpgPrimitive* iprim = prim->fanin(j);
		if ( iprim->is_input() ) {
		  ymuint ipos = iprim->input_id();
		  inputs1[j] = inputs[ipos];
		}
		else if ( iprim->is_not_input() ) {
		  ymuint ipos = iprim->input_id();
		  inputs1[j] = ~inputs[ipos];
		}
		else {
		  inputs1[j] = iprim->flit();
		}
	      }
	      Literal output;
	      if ( i == n1 ) {
		output = gate_output;
	      }
	      else {
		output = prim->flit();
	      }
	      make_gate_cnf(solver, prim->gate_type(), output,
			    VectorInputLiteral(inputs1));
	    }
	  }
	}
	else {
	  make_gate_cnf(solver, node->gate_type(), gate_output,
			VectorInputLiteral(inputs));
	}
      }

      if ( node != fnode ) {
	// 出力の dlit が1になる条件を作る．
	// - 入力の dlit のいずれかが 1
	dep.clear();
	dep.reserve(ni);
	Literal dlit(node->dvar(), kPolPosi);
	dep.push_back(~dlit);
	for (ymuint j = 0; j < ni; ++ j) {
	  TpgNode* inode = node->fanin(j);
	  if ( inode->has_fvar() ) {
	    dep.push_back(Literal(inode->dvar(), kPolPosi));
	  }
	}

	solver.add_clause(dep);
      }
    }
  }


  //////////////////////////////////////////////////////////////////////
  // 故障の検出条件
  //////////////////////////////////////////////////////////////////////
  vector<Literal> odiff;
  odiff.reserve(mOutputList.size());
  for (vector<TpgNode*>::iterator p = mOutputList.begin();
       p != mOutputList.end(); ++ p) {
    TpgNode* node = *p;
    Literal dlit(node->dvar(), kPolPosi);
    odiff.push_back(dlit);
  }
  solver.add_clause(odiff);

  if ( mTimerEnable ) {
    mTimer.stop();
    mCnfTime += mTimer.time();
    ++ mCnfCount;
  }

  mAssumptions.clear();

  // dominator ノードの dvar は1でなければならない．
  for (TpgNode* node = fault->node(); node != NULL; node = node->imm_dom()) {
    Literal dlit(node->dvar(), kPolPosi);
    mAssumptions.push_back(dlit);
  }

  if ( fault->is_input_fault() ) {
    fnode = fnode->fanin(fault->pos());
  }
  tPol pol = (fault->val() == 0) ? kPolPosi : kPolNega;
  mAssumptions.push_back(Literal(fnode->gvar(), pol));

  solve(solver, fault, bt);

  clear_node_mark();

  update_stats(solver, 1);
}

// @brief 一つの SAT問題を解く．
void
SatEngineImpl::solve(SatSolver& solver,
		     TpgFault* f,
		     BackTracer& bt)
{
  if ( mTimerEnable ) {
    mTimer.reset();
    mTimer.start();
  }

  Bool3 ans = solver.solve(mAssumptions, mModel);
  if ( ans == kB3True ) {
    // パタンが求まった．

    // バックトレースを行う．
    TestVector* tv = bt(f->node(), mModel, mInputList, mOutputList);

    // パタンの登録などを行う．
    mDtpg.set_detected(f, tv);

    if ( mTimerEnable ) {
      mTimer.stop();
      mDetTime += mTimer.time();
      ++ mDetCount;
    }
  }
  else if ( ans == kB3False ) {
    // 検出不能と判定された．
    mDtpg.set_untestable(f);

    if ( mTimerEnable ) {
      mTimer.stop();
      mUndetTime += mTimer.time();
      ++ mUndetCount;
    }
  }
  else { // ans == kB3X つまりアボート
    if ( mTimerEnable ) {
      mTimer.stop();
      mAbortTime += mTimer.time();
      ++ mAbortCount;
    }
  }
}

// @brief ノードの変数割り当てフラグを消す．
void
SatEngineImpl::clear_node_mark()
{
  for (vector<TpgNode*>::iterator p = mUsedNodeList.begin();
       p != mUsedNodeList.end(); ++ p) {
    TpgNode* node = *p;
    node->clear_var();
  }
  mUsedNodeList.clear();
}

// @brief 統計情報を得る．
// @param[in] stats 結果を格納する構造体
void
SatEngineImpl::get_stats(DtpgStats& stats) const
{
  stats.mCnfGenCount = mCnfCount;
  stats.mCnfGenTime = mCnfTime;
  stats.mDetCount = mDetCount;
  stats.mDetTime = mDetTime;
  stats.mRedCount = mUndetCount;
  stats.mRedTime = mUndetTime;
  stats.mAbortCount = mAbortCount;
  stats.mAbortTime = mAbortTime;

#if 0
  if ( mRunCount > 0 ) {
    cout << "# of runs:                       " << mRunCount << endl
	 << "# of problems:                   " << mSatCount << endl
	 << "Ave. # of restarts:              " << (double) mRestart / mSatCount << endl
	 << "Ave. # of variables:             " << (double) mVarNum / mRunCount << endl
	 << "Ave. # of constraint clauses:    " << (double) mConstrClauseNum / mRunCount << endl
	 << "Ave. # of constraint literals:   " << (double) mConstrLitNum / mRunCount << endl
	 << "Ave. # of learnt clauses:        " << (double) mLearntClauseNum / mRunCount << endl
	 << "Ave. # of learnt literals:       " << (double) mLearntLitNum / mRunCount << endl
	 << "Ave. # of conflicts:             " << (double) mConflictNum / mSatCount << endl
	 << "Ave. # of decisions:             " << (double) mDecisionNum / mSatCount << endl
	 << "Ave. # of implications:          " << (double) mPropagationNum / mSatCount << endl;
  }
#endif
}

// @breif 時間計測を制御する．
void
SatEngineImpl::timer_enable(bool enable)
{
  mTimerEnable = enable;
}

// @brief 統計情報を得る．
void
SatEngineImpl::update_stats(SatSolver& solver,
			    ymuint n)
{
  SatStats sat_stat;
  solver.get_stats(sat_stat);

  ++ mRunCount;
  mSatCount += n;
  mRestart += sat_stat.mRestart;
  mVarNum += sat_stat.mVarNum;
  mConstrClauseNum += sat_stat.mConstrClauseNum;
  mConstrLitNum += sat_stat.mConstrLitNum;
  mLearntClauseNum += sat_stat.mLearntClauseNum;
  mLearntLitNum += sat_stat.mLearntLitNum;
  mConflictNum += sat_stat.mConflictNum;
  mDecisionNum += sat_stat.mDecisionNum;
  mPropagationNum += sat_stat.mPropagationNum;
}

END_NAMESPACE_YM_SATPG_SAT_ENGINE
