Fitter report for ZHENLIE-CHENGFAQI
Sat May 22 13:56:22 2021
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sat May 22 13:56:22 2021   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; ZHENLIE-CHENGFAQI                       ;
; Top-level Entity Name              ; ZHENLIE-CHENGFAQI                       ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C7                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 129 / 8,256 ( 2 % )                     ;
;     Total combinational functions  ; 129 / 8,256 ( 2 % )                     ;
;     Dedicated logic registers      ; 16 / 8,256 ( < 1 % )                    ;
; Total registers                    ; 16                                      ;
; Total pins                         ; 34 / 138 ( 25 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8Q208C7                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 179 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 179 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 179     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dell/Desktop/sdu-computer-organization-project/HeRui/ZHENLIE-CHENGFAQI/ZHENLIE-CHENGFAQI.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 129 / 8,256 ( 2 % )  ;
;     -- Combinational with no register       ; 113                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 16                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 97                   ;
;     -- 3 input functions                    ; 9                    ;
;     -- <=2 input functions                  ; 23                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 129                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 16 / 8,646 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 16 / 8,256 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 9 / 516 ( 2 % )      ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 34 / 138 ( 25 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 36 ( 0 % )       ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 8 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 2%         ;
; Maximum fan-out node                        ; X7                   ;
; Maximum fan-out                             ; 16                   ;
; Highest non-global fan-out signal           ; X7                   ;
; Highest non-global fan-out                  ; 16                   ;
; Total fan-out                               ; 526                  ;
; Average fan-out                             ; 2.87                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CP   ; 132   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RE   ; 206   ; 2        ; 1            ; 19           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X0   ; 77    ; 4        ; 18           ; 0            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X1   ; 80    ; 4        ; 23           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X2   ; 81    ; 4        ; 23           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X3   ; 82    ; 4        ; 23           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X4   ; 84    ; 4        ; 25           ; 0            ; 3           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X5   ; 86    ; 4        ; 25           ; 0            ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X6   ; 87    ; 4        ; 25           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; X7   ; 88    ; 4        ; 25           ; 0            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y0   ; 67    ; 4        ; 9            ; 0            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y1   ; 68    ; 4        ; 12           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y2   ; 69    ; 4        ; 12           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y3   ; 70    ; 4        ; 14           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y4   ; 72    ; 4        ; 16           ; 0            ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y5   ; 74    ; 4        ; 16           ; 0            ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y6   ; 75    ; 4        ; 16           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Y7   ; 76    ; 4        ; 18           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Q0   ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q1   ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q10  ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q11  ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q12  ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q13  ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q14  ; 164   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q15  ; 165   ; 2        ; 30           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q2   ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q3   ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q4   ; 146   ; 3        ; 34           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q5   ; 147   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q6   ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q7   ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q8   ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q9   ; 152   ; 3        ; 34           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 32 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 7 / 35 ( 20 % )  ; 3.3V          ; --           ;
; 3        ; 12 / 35 ( 34 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 36 ( 44 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 33         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; Y0                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; Y1                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; Y2                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; Y3                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; Y4                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; Y5                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; Y6                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; Y7                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; X0                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; X1                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; X2                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; X3                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; X4                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; X5                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; X6                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; X7                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; CP                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; Q0                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; Q1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; Q2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; Q3                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; Q4                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; Q5                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; Q6                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; Q7                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; Q8                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; Q9                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; Q10                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; Q11                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; Q12                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; Q13                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; Q14                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; Q15                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 171      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; RE                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                              ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; |ZHENLIE-CHENGFAQI                 ; 129 (0)     ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 34   ; 0            ; 113 (0)      ; 0 (0)             ; 16 (0)           ; |ZHENLIE-CHENGFAQI                               ; work         ;
;    |IR-16:inst2|                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |ZHENLIE-CHENGFAQI|IR-16:inst2                   ; work         ;
;       |IR-8:inst2|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ZHENLIE-CHENGFAQI|IR-16:inst2|IR-8:inst2        ; work         ;
;       |IR-8:inst3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ZHENLIE-CHENGFAQI|IR-16:inst2|IR-8:inst3        ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst10| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst10 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst11| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst11 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst12| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst12 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst15| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst15 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst16| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst16 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst17| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst17 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst18| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst18 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst19| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst19 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst20| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst20 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst21| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst21 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst22| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst22 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst23| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst23 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst24| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst24 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst25| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst25 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst26| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst26 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst27| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst27 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst28| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst28 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst29| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst29 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst30| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst30 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst31 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst32| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst32 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst33| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst33 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst34| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst34 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst35| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst35 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst36| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst36 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst37| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst37 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst38| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst38 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst39| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst39 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst40| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst40 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst41| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst41 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst42| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst42 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst43| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst43 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst44| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst44 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst45| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst45 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst46| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst46 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst47| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst47 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst48| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst48 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst49| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst49 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst50| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst50 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst51| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst51 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst52| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst52 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst53| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst53 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst54| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst54 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst55| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst55 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst56| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst56 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst57| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst57 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst58| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst58 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst59| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst59 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst60| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst60 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst61| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst61 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst62| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst62 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst63| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst63 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst64| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst64 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst65| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst65 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst66| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst66 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst67| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst67 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst68| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst68 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst69| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst69 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst70| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst70 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst71| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst71 ; work         ;
;    |ZHENLIE-CHENGFAQI-UNIT:inst9|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ZHENLIE-CHENGFAQI|ZHENLIE-CHENGFAQI-UNIT:inst9  ; work         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------+
; Delay Chain Summary                                                           ;
+------+----------+---------------+---------------+-----------------------+-----+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------+----------+---------------+---------------+-----------------------+-----+
; Q15  ; Output   ; --            ; --            ; --                    ; --  ;
; Q14  ; Output   ; --            ; --            ; --                    ; --  ;
; Q13  ; Output   ; --            ; --            ; --                    ; --  ;
; Q12  ; Output   ; --            ; --            ; --                    ; --  ;
; Q11  ; Output   ; --            ; --            ; --                    ; --  ;
; Q10  ; Output   ; --            ; --            ; --                    ; --  ;
; Q9   ; Output   ; --            ; --            ; --                    ; --  ;
; Q8   ; Output   ; --            ; --            ; --                    ; --  ;
; Q7   ; Output   ; --            ; --            ; --                    ; --  ;
; Q6   ; Output   ; --            ; --            ; --                    ; --  ;
; Q5   ; Output   ; --            ; --            ; --                    ; --  ;
; Q4   ; Output   ; --            ; --            ; --                    ; --  ;
; Q3   ; Output   ; --            ; --            ; --                    ; --  ;
; Q2   ; Output   ; --            ; --            ; --                    ; --  ;
; Q1   ; Output   ; --            ; --            ; --                    ; --  ;
; Q0   ; Output   ; --            ; --            ; --                    ; --  ;
; X7   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y7   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y6   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y5   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y4   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y3   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y2   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y1   ; Input    ; 6             ; 6             ; --                    ; --  ;
; Y0   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X6   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X5   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X4   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X3   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X2   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X0   ; Input    ; 6             ; 6             ; --                    ; --  ;
; X1   ; Input    ; 6             ; 6             ; --                    ; --  ;
; CP   ; Input    ; 0             ; 0             ; --                    ; --  ;
; RE   ; Input    ; 6             ; 6             ; --                    ; --  ;
+------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; X7                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst16|inst2    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst16|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst24|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst24|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst32|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst32|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst40|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst40|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst48|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst48|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst56|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst56|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst64|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst64|inst1~11 ; 0                 ; 6       ;
; Y7                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst71|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst70|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst69|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst68|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst67|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst66|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst65|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst64|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst64|inst1~11 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst65|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst66|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst67|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst68|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst69|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst71|inst     ; 0                 ; 6       ;
; Y6                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst63|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst62|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst61|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst60|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst59|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst58|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst57|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst56|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst56|inst1~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst57|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst58|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst59|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst60|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst61|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst63|inst     ; 1                 ; 6       ;
; Y5                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst53|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst55|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst54|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst52|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst51|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst50|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst49|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst48|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst48|inst1~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst49|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst50|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst51|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst52|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst55|inst     ; 1                 ; 6       ;
; Y4                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst44|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst47|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst46|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst45|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst43|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst42|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst41|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst40|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst40|inst1~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst41|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst42|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst43|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst45|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst44|inst     ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst47|inst     ; 1                 ; 6       ;
; Y3                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst35|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst39|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst38|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst37|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst36|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst34|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst33|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst32|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst32|inst1~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst33|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst34|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst36|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst37|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst35|inst     ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst39|inst     ; 1                 ; 6       ;
; Y2                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst26|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst31|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst30|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst29|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst28|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst27|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst25|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst24|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst24|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst25|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst27|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst28|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst29|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst26|inst     ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst31|inst     ; 1                 ; 6       ;
; Y1                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst21|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst20|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst19|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst18|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst16|inst2    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst16|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst     ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst18|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst19|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst20|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst21|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 1                 ; 6       ;
; Y0                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst9|inst5     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst10|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst11|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst12|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~11 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~39 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst15|inst5    ; 0                 ; 6       ;
; X6                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst9|inst5     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst17|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst25|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst25|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst33|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst33|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst41|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst41|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst49|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst49|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst57|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst57|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst65|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst65|inst1    ; 0                 ; 6       ;
; X5                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst10|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst18|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst26|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst18|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst34|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst34|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst42|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst42|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst50|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst50|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst58|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst58|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst66|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst66|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst26|inst     ; 0                 ; 6       ;
; X4                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst11|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst19|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst19|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst27|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst35|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst27|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst43|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst43|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst51|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst51|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst59|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst59|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst67|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst67|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst35|inst     ; 1                 ; 6       ;
; X3                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst12|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst20|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst20|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst28|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst28|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst36|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst44|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst36|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst52|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst52|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst60|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst60|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst68|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst68|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst44|inst     ; 0                 ; 6       ;
; X2                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst21|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst21|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst29|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst29|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst37|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst37|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst45|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst53|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst45|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst61|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst61|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst69|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst69|inst1    ; 0                 ; 6       ;
; X0                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst31|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~39 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst39|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst47|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst55|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst63|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst71|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst15|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst71|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst63|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst55|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst47|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst39|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst31|inst     ; 0                 ; 6       ;
; X1                                            ;                   ;         ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~11 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~39 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst30|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst38|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst46|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst54|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst62|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst70|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 0                 ; 6       ;
; CP                                            ;                   ;         ;
; RE                                            ;                   ;         ;
;      - IR-16:inst2|IR-8:inst3|inst1           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst3           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst            ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst2           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst5           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst7           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst4           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst3|inst6           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst1           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst3           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst            ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst2           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst5           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst7           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst4           ; 0                 ; 6       ;
;      - IR-16:inst2|IR-8:inst2|inst6           ; 0                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CP   ; PIN_132  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RE   ; PIN_206  ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CP   ; PIN_132  ; 16      ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; RE                                     ; 16      ;
; X0                                     ; 16      ;
; X7                                     ; 16      ;
; X2                                     ; 15      ;
; X3                                     ; 15      ;
; X4                                     ; 15      ;
; X5                                     ; 15      ;
; X6                                     ; 15      ;
; Y1                                     ; 15      ;
; Y2                                     ; 15      ;
; Y3                                     ; 15      ;
; Y4                                     ; 15      ;
; Y6                                     ; 15      ;
; Y7                                     ; 15      ;
; Y5                                     ; 14      ;
; Y0                                     ; 11      ;
; X1                                     ; 9       ;
; ZHENLIE-CHENGFAQI-UNIT:inst62|inst1    ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst54|inst1    ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst46|inst1    ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst45|inst4~10 ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst38|inst1    ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst36|inst4~10 ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst30|inst1    ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst27|inst4~10 ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst18|inst4~10 ; 3       ;
; ZHENLIE-CHENGFAQI-UNIT:inst44|inst     ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst35|inst     ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst26|inst     ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst65|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst66|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst67|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst68|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst69|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst70|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst70|inst5    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst61|inst1    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst71|inst5    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst60|inst1    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst59|inst1    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst58|inst1    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst57|inst1    ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst56|inst1~12 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst56|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst57|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst58|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst59|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst60|inst4~10 ; 2       ;
; ZHENLIE-CHENGFAQI-UNIT:inst61|inst4~10 ; 2       ;
+----------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 143 / 26,052 ( < 1 % ) ;
; C16 interconnects          ; 17 / 1,156 ( 1 % )     ;
; C4 interconnects           ; 123 / 17,952 ( < 1 % ) ;
; Direct links               ; 5 / 26,052 ( < 1 % )   ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; Local interconnects        ; 72 / 8,256 ( < 1 % )   ;
; R24 interconnects          ; 8 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 117 / 22,440 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 14.33) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 8                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.11) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 5                           ;
; 1 Clock                            ; 5                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 16.11) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 3                           ;
; 17                                           ; 0                           ;
; 18                                           ; 1                           ;
; 19                                           ; 2                           ;
; 20                                           ; 2                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 6.56) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 2                           ;
; 6                                               ; 1                           ;
; 7                                               ; 3                           ;
; 8                                               ; 0                           ;
; 9                                               ; 1                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 13.78) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 1                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 1                           ;
; 13                                           ; 1                           ;
; 14                                           ; 0                           ;
; 15                                           ; 3                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
; 18                                           ; 0                           ;
; 19                                           ; 0                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                         ;
+------------------------------------------------------------------+------------+
; Name                                                             ; Value      ;
+------------------------------------------------------------------+------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff         ;
; Mid Wire Use - Fit Attempt 1                                     ; 1          ;
; Mid Slack - Fit Attempt 1                                        ; 2147483639 ;
; Internal Atom Count - Fit Attempt 1                              ; 146        ;
; LE/ALM Count - Fit Attempt 1                                     ; 130        ;
; LAB Count - Fit Attempt 1                                        ; 10         ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.900      ;
; Inputs per LAB - Fit Attempt 1                                   ; 11.900     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.500      ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:10       ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:5;1:5    ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:5;1:5    ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:10       ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:5;1:5    ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:5;1:5    ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:10       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:5;1:5    ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:5;1:5    ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:10       ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:10       ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:10       ;
; LEs in Chains - Fit Attempt 1                                    ; 0          ;
; LEs in Long Chains - Fit Attempt 1                               ; 0          ;
; LABs with Chains - Fit Attempt 1                                 ; 0          ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0          ;
; Time - Fit Attempt 1                                             ; 0          ;
+------------------------------------------------------------------+------------+


+--------------------------------------------------+
; Advanced Data - Placement                        ;
+-------------------------------------+------------+
; Name                                ; Value      ;
+-------------------------------------+------------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff         ;
; Early Wire Use - Fit Attempt 1      ; 0          ;
; Early Slack - Fit Attempt 1         ; 2147483639 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff         ;
; Mid Wire Use - Fit Attempt 1        ; 1          ;
; Mid Slack - Fit Attempt 1           ; 2147483639 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff         ;
; Mid Wire Use - Fit Attempt 1        ; 1          ;
; Mid Slack - Fit Attempt 1           ; 2147483639 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Late Wire Use - Fit Attempt 1       ; 1          ;
; Late Slack - Fit Attempt 1          ; 2147483639 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000      ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff         ;
; Time - Fit Attempt 1                ; 0          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.016      ;
+-------------------------------------+------------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 2147483639  ;
; Early Wire Use - Fit Attempt 1      ; 1           ;
; Peak Regional Wire - Fit Attempt 1  ; 2           ;
; Mid Slack - Fit Attempt 1           ; 2147483639  ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 1           ;
; Time - Fit Attempt 1                ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.016       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat May 22 13:56:20 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ZHENLIE-CHENGFAQI -c ZHENLIE-CHENGFAQI
Info: Selected device EP2C8Q208C7 for design "ZHENLIE-CHENGFAQI"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 108
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node CP (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "Q15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 215 megabytes
    Info: Processing ended: Sat May 22 13:56:22 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


