Fitter report for DE2_115
Sat Jan 23 19:54:56 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 23 19:54:56 2016           ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Standard Edition ;
; Revision Name                      ; DE2_115                                         ;
; Top-level Entity Name              ; DE2_115                                         ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 28,959 / 114,480 ( 25 % )                       ;
;     Total combinational functions  ; 27,687 / 114,480 ( 24 % )                       ;
;     Dedicated logic registers      ; 6,925 / 114,480 ( 6 % )                         ;
; Total registers                    ; 6925                                            ;
; Total pins                         ; 518 / 529 ( 98 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 155,904 / 3,981,312 ( 4 % )                     ;
; Embedded Multiplier 9-bit elements ; 28 / 532 ( 5 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;   2.0%      ;
;     Processor 4            ;   1.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; SMA_CLKOUT       ; Missing drive strength               ;
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDG[8]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; LCD_BLON         ; Missing drive strength               ;
; LCD_EN           ; Missing drive strength               ;
; LCD_ON           ; Missing drive strength               ;
; LCD_RS           ; Missing drive strength               ;
; LCD_RW           ; Missing drive strength               ;
; UART_CTS         ; Missing drive strength               ;
; UART_TXD         ; Missing drive strength               ;
; SD_CLK           ; Missing drive strength               ;
; VGA_B[0]         ; Missing drive strength               ;
; VGA_B[1]         ; Missing drive strength               ;
; VGA_B[2]         ; Missing drive strength               ;
; VGA_B[3]         ; Missing drive strength               ;
; VGA_B[4]         ; Missing drive strength               ;
; VGA_B[5]         ; Missing drive strength               ;
; VGA_B[6]         ; Missing drive strength               ;
; VGA_B[7]         ; Missing drive strength               ;
; VGA_BLANK_N      ; Missing drive strength               ;
; VGA_CLK          ; Missing drive strength               ;
; VGA_G[0]         ; Missing drive strength               ;
; VGA_G[1]         ; Missing drive strength               ;
; VGA_G[2]         ; Missing drive strength               ;
; VGA_G[3]         ; Missing drive strength               ;
; VGA_G[4]         ; Missing drive strength               ;
; VGA_G[5]         ; Missing drive strength               ;
; VGA_G[6]         ; Missing drive strength               ;
; VGA_G[7]         ; Missing drive strength               ;
; VGA_HS           ; Missing drive strength               ;
; VGA_R[0]         ; Missing drive strength               ;
; VGA_R[1]         ; Missing drive strength               ;
; VGA_R[2]         ; Missing drive strength               ;
; VGA_R[3]         ; Missing drive strength               ;
; VGA_R[4]         ; Missing drive strength               ;
; VGA_R[5]         ; Missing drive strength               ;
; VGA_R[6]         ; Missing drive strength               ;
; VGA_R[7]         ; Missing drive strength               ;
; VGA_SYNC_N       ; Missing drive strength               ;
; VGA_VS           ; Missing drive strength               ;
; AUD_DACDAT       ; Missing drive strength               ;
; AUD_XCK          ; Missing drive strength               ;
; EEP_I2C_SCLK     ; Missing drive strength               ;
; I2C_SCLK         ; Missing drive strength               ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET1_MDC        ; Missing drive strength and slew rate ;
; ENET1_RST_N      ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET1_TX_EN      ; Missing drive strength and slew rate ;
; ENET1_TX_ER      ; Missing drive strength and slew rate ;
; TD_RESET_N       ; Missing drive strength               ;
; OTG_ADDR[0]      ; Missing drive strength               ;
; OTG_ADDR[1]      ; Missing drive strength               ;
; OTG_CS_N         ; Missing drive strength               ;
; OTG_WR_N         ; Missing drive strength               ;
; OTG_RD_N         ; Missing drive strength               ;
; OTG_RST_N        ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_DQM[0]      ; Missing drive strength               ;
; DRAM_DQM[1]      ; Missing drive strength               ;
; DRAM_DQM[2]      ; Missing drive strength               ;
; DRAM_DQM[3]      ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; SRAM_ADDR[0]     ; Missing drive strength               ;
; SRAM_ADDR[1]     ; Missing drive strength               ;
; SRAM_ADDR[2]     ; Missing drive strength               ;
; SRAM_ADDR[3]     ; Missing drive strength               ;
; SRAM_ADDR[4]     ; Missing drive strength               ;
; SRAM_ADDR[5]     ; Missing drive strength               ;
; SRAM_ADDR[6]     ; Missing drive strength               ;
; SRAM_ADDR[7]     ; Missing drive strength               ;
; SRAM_ADDR[8]     ; Missing drive strength               ;
; SRAM_ADDR[9]     ; Missing drive strength               ;
; SRAM_ADDR[10]    ; Missing drive strength               ;
; SRAM_ADDR[11]    ; Missing drive strength               ;
; SRAM_ADDR[12]    ; Missing drive strength               ;
; SRAM_ADDR[13]    ; Missing drive strength               ;
; SRAM_ADDR[14]    ; Missing drive strength               ;
; SRAM_ADDR[15]    ; Missing drive strength               ;
; SRAM_ADDR[16]    ; Missing drive strength               ;
; SRAM_ADDR[17]    ; Missing drive strength               ;
; SRAM_ADDR[18]    ; Missing drive strength               ;
; SRAM_ADDR[19]    ; Missing drive strength               ;
; SRAM_CE_N        ; Missing drive strength               ;
; SRAM_LB_N        ; Missing drive strength               ;
; SRAM_OE_N        ; Missing drive strength               ;
; SRAM_UB_N        ; Missing drive strength               ;
; SRAM_WE_N        ; Missing drive strength               ;
; FL_ADDR[0]       ; Missing drive strength               ;
; FL_ADDR[1]       ; Missing drive strength               ;
; FL_ADDR[2]       ; Missing drive strength               ;
; FL_ADDR[3]       ; Missing drive strength               ;
; FL_ADDR[4]       ; Missing drive strength               ;
; FL_ADDR[5]       ; Missing drive strength               ;
; FL_ADDR[6]       ; Missing drive strength               ;
; FL_ADDR[7]       ; Missing drive strength               ;
; FL_ADDR[8]       ; Missing drive strength               ;
; FL_ADDR[9]       ; Missing drive strength               ;
; FL_ADDR[10]      ; Missing drive strength               ;
; FL_ADDR[11]      ; Missing drive strength               ;
; FL_ADDR[12]      ; Missing drive strength               ;
; FL_ADDR[13]      ; Missing drive strength               ;
; FL_ADDR[14]      ; Missing drive strength               ;
; FL_ADDR[15]      ; Missing drive strength               ;
; FL_ADDR[16]      ; Missing drive strength               ;
; FL_ADDR[17]      ; Missing drive strength               ;
; FL_ADDR[18]      ; Missing drive strength               ;
; FL_ADDR[19]      ; Missing drive strength               ;
; FL_ADDR[20]      ; Missing drive strength               ;
; FL_ADDR[21]      ; Missing drive strength               ;
; FL_ADDR[22]      ; Missing drive strength               ;
; FL_CE_N          ; Missing drive strength               ;
; FL_OE_N          ; Missing drive strength               ;
; FL_RST_N         ; Missing drive strength               ;
; FL_WE_N          ; Missing drive strength               ;
; FL_WP_N          ; Missing drive strength               ;
; HSMC_CLKOUT0     ; Missing drive strength and slew rate ;
; LCD_DATA[0]      ; Missing drive strength               ;
; LCD_DATA[1]      ; Missing drive strength               ;
; LCD_DATA[2]      ; Missing drive strength               ;
; LCD_DATA[3]      ; Missing drive strength               ;
; LCD_DATA[4]      ; Missing drive strength               ;
; LCD_DATA[5]      ; Missing drive strength               ;
; LCD_DATA[6]      ; Missing drive strength               ;
; LCD_DATA[7]      ; Missing drive strength               ;
; PS2_CLK          ; Missing drive strength               ;
; PS2_DAT          ; Missing drive strength               ;
; PS2_CLK2         ; Missing drive strength               ;
; PS2_DAT2         ; Missing drive strength               ;
; SD_CMD           ; Missing drive strength               ;
; SD_DAT[0]        ; Missing drive strength               ;
; SD_DAT[1]        ; Missing drive strength               ;
; SD_DAT[2]        ; Missing drive strength               ;
; SD_DAT[3]        ; Missing drive strength               ;
; EEP_I2C_SDAT     ; Missing drive strength               ;
; OTG_DATA[0]      ; Missing drive strength               ;
; OTG_DATA[1]      ; Missing drive strength               ;
; OTG_DATA[2]      ; Missing drive strength               ;
; OTG_DATA[3]      ; Missing drive strength               ;
; OTG_DATA[4]      ; Missing drive strength               ;
; OTG_DATA[5]      ; Missing drive strength               ;
; OTG_DATA[6]      ; Missing drive strength               ;
; OTG_DATA[7]      ; Missing drive strength               ;
; OTG_DATA[8]      ; Missing drive strength               ;
; OTG_DATA[9]      ; Missing drive strength               ;
; OTG_DATA[10]     ; Missing drive strength               ;
; OTG_DATA[11]     ; Missing drive strength               ;
; OTG_DATA[12]     ; Missing drive strength               ;
; OTG_DATA[13]     ; Missing drive strength               ;
; OTG_DATA[14]     ; Missing drive strength               ;
; OTG_DATA[15]     ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; DRAM_DQ[16]      ; Missing drive strength               ;
; DRAM_DQ[17]      ; Missing drive strength               ;
; DRAM_DQ[18]      ; Missing drive strength               ;
; DRAM_DQ[19]      ; Missing drive strength               ;
; DRAM_DQ[20]      ; Missing drive strength               ;
; DRAM_DQ[21]      ; Missing drive strength               ;
; DRAM_DQ[22]      ; Missing drive strength               ;
; DRAM_DQ[23]      ; Missing drive strength               ;
; DRAM_DQ[24]      ; Missing drive strength               ;
; DRAM_DQ[25]      ; Missing drive strength               ;
; DRAM_DQ[26]      ; Missing drive strength               ;
; DRAM_DQ[27]      ; Missing drive strength               ;
; DRAM_DQ[28]      ; Missing drive strength               ;
; DRAM_DQ[29]      ; Missing drive strength               ;
; DRAM_DQ[30]      ; Missing drive strength               ;
; DRAM_DQ[31]      ; Missing drive strength               ;
; SRAM_DQ[0]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
; FL_DQ[0]         ; Missing drive strength               ;
; FL_DQ[1]         ; Missing drive strength               ;
; FL_DQ[2]         ; Missing drive strength               ;
; FL_DQ[3]         ; Missing drive strength               ;
; FL_DQ[4]         ; Missing drive strength               ;
; FL_DQ[5]         ; Missing drive strength               ;
; FL_DQ[6]         ; Missing drive strength               ;
; FL_DQ[7]         ; Missing drive strength               ;
; HSMC_D[0]        ; Missing drive strength and slew rate ;
; HSMC_D[1]        ; Missing drive strength and slew rate ;
; HSMC_D[2]        ; Missing drive strength and slew rate ;
; HSMC_D[3]        ; Missing drive strength and slew rate ;
; EX_IO[0]         ; Missing drive strength               ;
; EX_IO[1]         ; Missing drive strength               ;
; EX_IO[2]         ; Missing drive strength               ;
; EX_IO[3]         ; Missing drive strength               ;
; EX_IO[4]         ; Missing drive strength               ;
; EX_IO[5]         ; Missing drive strength               ;
; EX_IO[6]         ; Missing drive strength               ;
; AUD_ADCLRCK      ; Missing drive strength               ;
; AUD_BCLK         ; Missing drive strength               ;
; AUD_DACLRCK      ; Missing drive strength               ;
; I2C_SDAT         ; Missing drive strength               ;
; GPIO[0]          ; Missing drive strength               ;
; GPIO[1]          ; Missing drive strength               ;
; GPIO[2]          ; Missing drive strength               ;
; GPIO[3]          ; Missing drive strength               ;
; GPIO[4]          ; Missing drive strength               ;
; GPIO[5]          ; Missing drive strength               ;
; GPIO[6]          ; Missing drive strength               ;
; GPIO[7]          ; Missing drive strength               ;
; GPIO[8]          ; Missing drive strength               ;
; GPIO[9]          ; Missing drive strength               ;
; GPIO[10]         ; Missing drive strength               ;
; GPIO[11]         ; Missing drive strength               ;
; GPIO[12]         ; Missing drive strength               ;
; GPIO[13]         ; Missing drive strength               ;
; GPIO[14]         ; Missing drive strength               ;
; GPIO[15]         ; Missing drive strength               ;
; GPIO[16]         ; Missing drive strength               ;
; GPIO[17]         ; Missing drive strength               ;
; GPIO[18]         ; Missing drive strength               ;
; GPIO[19]         ; Missing drive strength               ;
; GPIO[20]         ; Missing drive strength               ;
; GPIO[21]         ; Missing drive strength               ;
; GPIO[22]         ; Missing drive strength               ;
; GPIO[23]         ; Missing drive strength               ;
; GPIO[24]         ; Missing drive strength               ;
; GPIO[25]         ; Missing drive strength               ;
; GPIO[26]         ; Missing drive strength               ;
; GPIO[27]         ; Missing drive strength               ;
; GPIO[28]         ; Missing drive strength               ;
; GPIO[29]         ; Missing drive strength               ;
; GPIO[30]         ; Missing drive strength               ;
; GPIO[31]         ; Missing drive strength               ;
; GPIO[32]         ; Missing drive strength               ;
; GPIO[33]         ; Missing drive strength               ;
; GPIO[34]         ; Missing drive strength               ;
; GPIO[35]         ; Missing drive strength               ;
+------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Location     ;                ;              ; HSMC_CLKIN_N1   ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2   ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1  ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2  ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]  ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10] ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11] ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12] ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13] ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14] ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15] ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16] ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]  ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]  ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]  ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]  ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]  ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]  ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]  ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]  ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]  ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]  ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10] ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11] ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12] ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13] ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14] ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15] ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16] ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]  ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]  ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]  ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]  ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]  ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]  ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]  ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]  ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]  ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[0]     ; PIN_J1        ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKIN_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKIN_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKOUT_N1  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKOUT_N2  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[9]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[9]  ; LVDS          ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 36431 ) ; 0.00 % ( 0 / 36431 )       ; 0.00 % ( 0 / 36431 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 36431 ) ; 0.00 % ( 0 / 36431 )       ; 0.00 % ( 0 / 36431 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 36420 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/quartus/nios/DE2_115/output_files/DE2_115.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 28,959 / 114,480 ( 25 % )   ;
;     -- Combinational with no register       ; 22034                       ;
;     -- Register only                        ; 1272                        ;
;     -- Combinational with a register        ; 5653                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 23043                       ;
;     -- 3 input functions                    ; 3302                        ;
;     -- <=2 input functions                  ; 1342                        ;
;     -- Register only                        ; 1272                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 25844                       ;
;     -- arithmetic mode                      ; 1843                        ;
;                                             ;                             ;
; Total registers*                            ; 6,925 / 117,053 ( 6 % )     ;
;     -- Dedicated logic registers            ; 6,925 / 114,480 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 2,246 / 7,155 ( 31 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 518 / 529 ( 98 % )          ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; Global signals                              ; 4                           ;
; M9Ks                                        ; 20 / 432 ( 5 % )            ;
; Total block memory bits                     ; 155,904 / 3,981,312 ( 4 % ) ;
; Total block memory implementation bits      ; 184,320 / 3,981,312 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 28 / 532 ( 5 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 4 / 20 ( 20 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 23.2% / 22.3% / 24.5%       ;
; Peak interconnect usage (total/H/V)         ; 85.7% / 82.8% / 89.9%       ;
; Maximum fan-out                             ; 6863                        ;
; Highest non-global fan-out                  ; 4347                        ;
; Total fan-out                               ; 132748                      ;
; Average fan-out                             ; 3.61                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 28959 / 114480 ( 25 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 22034                   ; 0                              ;
;     -- Register only                        ; 1272                    ; 0                              ;
;     -- Combinational with a register        ; 5653                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 23043                   ; 0                              ;
;     -- 3 input functions                    ; 3302                    ; 0                              ;
;     -- <=2 input functions                  ; 1342                    ; 0                              ;
;     -- Register only                        ; 1272                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 25844                   ; 0                              ;
;     -- arithmetic mode                      ; 1843                    ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 6925                    ; 0                              ;
;     -- Dedicated logic registers            ; 6925 / 114480 ( 6 % )   ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 2246 / 7155 ( 31 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 518                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28 / 532 ( 5 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 155904                  ; 0                              ;
; Total RAM block bits                        ; 184320                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 20 / 432 ( 4 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )          ; 2 / 24 ( 8 % )                 ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 188                     ; 1                              ;
;     -- Registered Input Connections         ; 46                      ; 0                              ;
;     -- Output Connections                   ; 142                     ; 47                             ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 133334                  ; 55                             ;
;     -- Registered Connections               ; 37374                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 282                     ; 48                             ;
;     -- hard_block:auto_generated_inst       ; 48                      ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 91                      ; 1                              ;
;     -- Output Ports                         ; 248                     ; 2                              ;
;     -- Bidir Ports                          ; 141                     ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT         ; D2    ; 1        ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK2_50          ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK3_50          ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET0_INT_N        ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_LINK100      ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET0_MDIO         ; B21   ; 7        ; 87           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_CLK       ; A15   ; 7        ; 56           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_COL       ; E15   ; 7        ; 58           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_CRS       ; D15   ; 7        ; 58           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[0]   ; C16   ; 7        ; 62           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[1]   ; D16   ; 7        ; 62           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[2]   ; D17   ; 7        ; 81           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[3]   ; C15   ; 7        ; 58           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DV        ; C17   ; 7        ; 81           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_ER        ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_TX_CLK       ; B17   ; 7        ; 60           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_INT_N        ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_LINK100      ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET1_MDIO         ; D25   ; 7        ; 105          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_CLK       ; B15   ; 7        ; 56           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_COL       ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_CRS       ; D20   ; 7        ; 85           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[0]   ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[1]   ; C21   ; 7        ; 91           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[2]   ; A23   ; 7        ; 102          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[3]   ; D21   ; 7        ; 96           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DV        ; A22   ; 7        ; 89           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_ER        ; C24   ; 7        ; 98           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_TX_CLK       ; C22   ; 7        ; 96           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENETCLK_25         ; A14   ; 8        ; 56           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FL_RY              ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN0        ; AH15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1      ; J27   ; 6        ; 115          ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1(n)   ; J28   ; 6        ; 115          ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_CLKIN_P2      ; Y27   ; 5        ; 115          ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P2(n)   ; Y28   ; 5        ; 115          ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[0]     ; F24   ; 6        ; 115          ; 68           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[0](n)  ; F25   ; 6        ; 115          ; 68           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[10]    ; U25   ; 5        ; 115          ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[10](n) ; U26   ; 5        ; 115          ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[11]    ; L21   ; 6        ; 115          ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[11](n) ; L22   ; 6        ; 115          ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[12]    ; N25   ; 6        ; 115          ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[12](n) ; N26   ; 6        ; 115          ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[13]    ; P25   ; 6        ; 115          ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[13](n) ; P26   ; 6        ; 115          ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[14]    ; P21   ; 5        ; 115          ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[14](n) ; R21   ; 5        ; 115          ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[15]    ; R22   ; 5        ; 115          ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[15](n) ; R23   ; 5        ; 115          ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[16]    ; T21   ; 5        ; 115          ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[16](n) ; T22   ; 5        ; 115          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[1]     ; D26   ; 6        ; 115          ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[1](n)  ; C27   ; 6        ; 115          ; 61           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[2]     ; F26   ; 6        ; 115          ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[2](n)  ; E26   ; 6        ; 115          ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[3]     ; G25   ; 6        ; 115          ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[3](n)  ; G26   ; 6        ; 115          ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[4]     ; H25   ; 6        ; 115          ; 58           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[4](n)  ; H26   ; 6        ; 115          ; 58           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[5]     ; K25   ; 6        ; 115          ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[5](n)  ; K26   ; 6        ; 115          ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[6]     ; L23   ; 6        ; 115          ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[6](n)  ; L24   ; 6        ; 115          ; 48           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[7]     ; M25   ; 6        ; 115          ; 47           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[7](n)  ; M26   ; 6        ; 115          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[8]     ; R25   ; 5        ; 115          ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[8](n)  ; R26   ; 5        ; 115          ; 33           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[9]     ; T25   ; 5        ; 115          ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[9](n)  ; T26   ; 5        ; 115          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; IRDA_RXD           ; Y15   ; 3        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]             ; M23   ; 6        ; 115          ; 40           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]             ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]             ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]             ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; OTG_INT            ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SD_WP_N            ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SMA_CLKIN          ; AH14  ; 3        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]              ; AB28  ; 5        ; 115          ; 17           ; 0            ; 650                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]             ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]             ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]             ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]             ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]             ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]             ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]             ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]             ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]              ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]              ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]              ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]              ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]              ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]              ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]              ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]              ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]              ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; TD_CLK27           ; B14   ; 8        ; 56           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[0]         ; E8    ; 8        ; 11           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[1]         ; A7    ; 8        ; 29           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[2]         ; D8    ; 8        ; 16           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[3]         ; C7    ; 8        ; 16           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[4]         ; D7    ; 8        ; 13           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[5]         ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[6]         ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[7]         ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_HS              ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_VS              ; E4    ; 8        ; 1            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RTS           ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD           ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT         ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK            ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]       ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]      ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]      ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]      ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]       ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]       ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]       ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]       ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]       ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]       ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]       ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]       ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]       ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]         ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]         ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N         ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE           ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK           ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N          ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]        ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]        ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]        ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]        ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N         ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N          ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EEP_I2C_SCLK       ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_GTX_CLK      ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_MDC          ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N        ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0]   ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1]   ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2]   ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3]   ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN        ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_ER        ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_GTX_CLK      ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_MDC          ; D23   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_RST_N        ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[0]   ; C25   ; 7        ; 105          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[1]   ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[2]   ; B26   ; 7        ; 113          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[3]   ; C26   ; 7        ; 113          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_EN        ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_ER        ; A25   ; 7        ; 109          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[0]         ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]        ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]        ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]        ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]        ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]        ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]        ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]        ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]        ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]        ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]        ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]         ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]        ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]        ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[22]        ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]         ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]         ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]         ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]         ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]         ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]         ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]         ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]         ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N            ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N            ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N           ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N            ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N            ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]            ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]            ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]            ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]            ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]            ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]            ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]            ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]            ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]            ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]            ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]            ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]            ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]            ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]            ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]            ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]            ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]            ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]            ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]            ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]            ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]            ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]            ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]            ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]            ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]            ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]            ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]            ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]            ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]            ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]            ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]            ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]            ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]            ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]            ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]            ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]            ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]            ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]            ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]            ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]            ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]            ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]            ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]            ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]            ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]            ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]            ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]            ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]            ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]            ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]            ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]            ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]            ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]            ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]            ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]            ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]            ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0       ; AD28  ; 5        ; 115          ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1     ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1(n)  ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_CLKOUT_P2     ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P2(n)  ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[0]     ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[0](n)  ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[10]    ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[10](n) ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[11]    ; L27   ; 6        ; 115          ; 48           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[11](n) ; L28   ; 6        ; 115          ; 47           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[12]    ; V25   ; 5        ; 115          ; 23           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[12](n) ; V26   ; 5        ; 115          ; 23           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[13]    ; R27   ; 5        ; 115          ; 34           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[13](n) ; R28   ; 5        ; 115          ; 34           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[14]    ; U27   ; 5        ; 115          ; 29           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[14](n) ; U28   ; 5        ; 115          ; 28           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[15]    ; V27   ; 5        ; 115          ; 22           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[15](n) ; V28   ; 5        ; 115          ; 22           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[16]    ; U22   ; 5        ; 115          ; 26           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[16](n) ; V22   ; 5        ; 115          ; 26           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[1]     ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[1](n)  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[2]     ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[2](n)  ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[3]     ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[3](n)  ; G28   ; 6        ; 115          ; 52           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[4]     ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[4](n)  ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[5]     ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[5](n)  ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[6]     ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[6](n)  ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[7]     ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[7](n)  ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[8]     ; J23   ; 6        ; 115          ; 63           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[8](n)  ; J24   ; 6        ; 115          ; 63           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[9]     ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[9](n)  ; P28   ; 6        ; 115          ; 43           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; I2C_SCLK           ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON           ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN             ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON             ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS             ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW             ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]            ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]            ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]            ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]            ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]            ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]            ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]            ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]            ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]            ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]            ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]           ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]           ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]           ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]           ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]           ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]           ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]           ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]           ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]            ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]            ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]            ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]            ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]            ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]            ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]            ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]            ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]            ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]        ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]        ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N           ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N           ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N          ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N           ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK             ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SMA_CLKOUT         ; AE23  ; 4        ; 105          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]       ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]      ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]      ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]      ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]      ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]      ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]      ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]      ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]      ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]      ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]      ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]       ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]       ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]       ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]       ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]       ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]       ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]       ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]       ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]       ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N          ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N          ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N          ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N          ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N          ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N         ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS           ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD           ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N        ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]           ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]           ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]           ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]           ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]           ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]           ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]           ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]           ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK            ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]           ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]           ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]           ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]           ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]           ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]           ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]           ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]           ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS             ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]           ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]           ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]           ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]           ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]           ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]           ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]           ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]           ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N         ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS             ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; AUD_ADCLRCK  ; C2    ; 1        ; 0            ; 69           ; 7            ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; AUD_BCLK     ; F2    ; 1        ; 0            ; 60           ; 14           ; 60                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; AUD_DACLRCK  ; E3    ; 1        ; 0            ; 66           ; 14           ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[16]  ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[17]  ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[18]  ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[19]  ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[20]  ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[21]  ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[22]  ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[23]  ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[24]  ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[25]  ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[26]  ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[27]  ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[28]  ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[29]  ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[30]  ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[31]  ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EEP_I2C_SDAT ; E14   ; 8        ; 45           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[0]     ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[1]     ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[2]     ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[3]     ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[4]     ; F14   ; 8        ; 45           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[5]     ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[6]     ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[0]     ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[1]     ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[2]     ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[3]     ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[4]     ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[5]     ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[6]     ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; FL_DQ[7]     ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[0]      ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[10]     ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[11]     ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[12]     ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[13]     ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[14]     ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[15]     ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[16]     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[17]     ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[18]     ; AE22  ; 4        ; 96           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[19]     ; AF21  ; 4        ; 87           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[1]      ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[20]     ; AF22  ; 4        ; 96           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[21]     ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[22]     ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[23]     ; AD25  ; 4        ; 100          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[24]     ; AH25  ; 4        ; 91           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[25]     ; AE25  ; 4        ; 89           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[26]     ; AG22  ; 4        ; 79           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[27]     ; AE24  ; 4        ; 100          ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[28]     ; AH22  ; 4        ; 79           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[29]     ; AF26  ; 4        ; 89           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[2]      ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[30]     ; AE20  ; 4        ; 85           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[31]     ; AG23  ; 4        ; 81           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[32]     ; AF20  ; 4        ; 85           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[33]     ; AH26  ; 4        ; 113          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[34]     ; AH23  ; 4        ; 81           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[35]     ; AG26  ; 4        ; 113          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[3]      ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[4]      ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[5]      ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[6]      ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[7]      ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[8]      ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[9]      ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[0]    ; AE26  ; 5        ; 115          ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[1]    ; AE28  ; 5        ; 115          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[2]    ; AE27  ; 5        ; 115          ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[3]    ; AF27  ; 5        ; 115          ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; SetCodec:init|I2cSender:sender|oe_r ;
; LCD_DATA[0]  ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[1]  ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[2]  ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[3]  ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[4]  ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[5]  ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[6]  ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[7]  ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; PS2_CLK      ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; PS2_CLK2     ; G5    ; 1        ; 0            ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; PS2_DAT      ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; PS2_DAT2     ; F5    ; 1        ; 0            ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SD_DAT[0]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SD_DAT[1]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SD_DAT[2]    ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SD_DAT[3]    ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; HSMC_RX_D_P[16](n)      ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; HSMC_RX_D_P[16]         ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; HSMC_RX_D_P[13](n)      ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; HSMC_RX_D_P[13]         ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; HSMC_TX_D_P[9](n)       ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; HSMC_TX_D_P[9]          ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; HSMC_TX_D_P[3](n)       ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; HSMC_TX_D_P[3]          ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; HSMC_TX_D_P[2](n)       ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; HSMC_TX_D_P[2]          ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; HSMC_TX_D_P[1](n)       ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; HSMC_TX_D_P[0](n)       ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; HSMC_TX_D_P[0]          ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; HSMC_RX_D_P[1](n)       ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; ENET1_RX_COL            ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; EEP_I2C_SCLK            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; EX_IO[2]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; EX_IO[6]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 55 / 56 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 63 / 63 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 73 / 73 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 71 / 71 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 65 / 65 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 58 / 58 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 72 / 72 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 65 / 71 ( 92 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WR_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; ENETCLK_25                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; ENET1_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; ENET1_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; ENET1_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 404        ; 7        ; ENET1_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; HSMC_CLKOUT0                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; SMA_CLKOUT                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; HSMC_D[0]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; HSMC_D[2]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 283        ; 5        ; HSMC_D[1]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; HSMC_D[3]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; SMA_CLKIN                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; HSMC_CLKIN0                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; ENET1_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; ENET1_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; ENET1_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; ENET1_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; ENET1_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; ENET1_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; ENET1_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 415        ; 7        ; ENET1_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; ENET1_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 411        ; 7        ; ENET1_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; ENET1_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; HSMC_RX_D_P[1](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; OTG_INT                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; EX_IO[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; ENET1_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 477        ; 8        ; EEP_I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; ENET1_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 419        ; 7        ; ENET1_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; ENET1_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; ENET1_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 417        ; 7        ; ENET1_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 410        ; 7        ; ENET1_MDIO                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 383        ; 6        ; HSMC_RX_D_P[1]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; HSMC_TX_D_P[0]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; HSMC_TX_D_P[0](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; TD_VS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; TD_HS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; EX_IO[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; EEP_I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; HSMC_RX_D_P[2](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 375        ; 6        ; HSMC_TX_D_P[1]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; HSMC_TX_D_P[1](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; EX_IO[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; HSMC_RX_D_P[0]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; HSMC_RX_D_P[0](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 379        ; 6        ; HSMC_RX_D_P[2]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; HSMC_TX_D_P[2]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; HSMC_TX_D_P[2](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; HSMC_CLKOUT_P1                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; HSMC_CLKOUT_P1(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 393        ; 6        ; HSMC_RX_D_P[3]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; HSMC_RX_D_P[3](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 367        ; 6        ; HSMC_TX_D_P[3]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; HSMC_TX_D_P[3](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; EX_IO[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 480        ; 8        ; EX_IO[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; HSMC_TX_D_P[7]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; HSMC_TX_D_P[7](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 377        ; 6        ; HSMC_RX_D_P[4]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; HSMC_RX_D_P[4](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; EX_IO[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; EX_IO[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; HSMC_TX_D_P[8]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 386        ; 6        ; HSMC_TX_D_P[8](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 365        ; 6        ; HSMC_TX_D_P[10]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; HSMC_TX_D_P[10](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 338        ; 6        ; HSMC_CLKIN_P1                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; HSMC_CLKIN_P1(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; HSMC_TX_D_P[6]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; HSMC_TX_D_P[6](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; HSMC_RX_D_P[5]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; HSMC_RX_D_P[5](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 362        ; 6        ; HSMC_TX_D_P[4]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; HSMC_TX_D_P[4](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; HSMC_RX_D_P[11]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; HSMC_RX_D_P[11](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; HSMC_RX_D_P[6]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; HSMC_RX_D_P[6](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; HSMC_TX_D_P[11]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; HSMC_TX_D_P[11](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; HSMC_RX_D_P[7]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; HSMC_RX_D_P[7](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; HSMC_TX_D_P[5]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; HSMC_TX_D_P[5](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; HSMC_RX_D_P[12]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; HSMC_RX_D_P[12](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; HSMC_RX_D_P[14]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; HSMC_RX_D_P[13]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; HSMC_RX_D_P[13](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; HSMC_TX_D_P[9]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; HSMC_TX_D_P[9](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; HSMC_RX_D_P[14](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 332        ; 5        ; HSMC_RX_D_P[15]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; HSMC_RX_D_P[15](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; HSMC_RX_D_P[8]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 326        ; 5        ; HSMC_RX_D_P[8](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 329        ; 5        ; HSMC_TX_D_P[13]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; HSMC_TX_D_P[13](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; HSMC_RX_D_P[16]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; HSMC_RX_D_P[16](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; HSMC_RX_D_P[9]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; HSMC_RX_D_P[9](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; HSMC_TX_D_P[16]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; HSMC_RX_D_P[10]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; HSMC_RX_D_P[10](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; HSMC_TX_D_P[14]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; HSMC_TX_D_P[14](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; HSMC_TX_D_P[16](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; HSMC_CLKOUT_P2                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; HSMC_CLKOUT_P2(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 307        ; 5        ; HSMC_TX_D_P[12]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; HSMC_TX_D_P[12](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; HSMC_TX_D_P[15]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; HSMC_TX_D_P[15](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; IRDA_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; HSMC_CLKIN_P2                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; HSMC_CLKIN_P2(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------+
; PLL Summary                                                                          ;
+-------------------------------+------------------------------------------------------+
; Name                          ; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------+
; SDC pin name                  ; core|pll|sd1|pll7                                    ;
; PLL mode                      ; Normal                                               ;
; Compensate clock              ; clock3                                               ;
; Compensated input/output pins ; --                                                   ;
; Switchover type               ; --                                                   ;
; Input frequency 0             ; 50.0 MHz                                             ;
; Input frequency 1             ; --                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                             ;
; Nominal VCO frequency         ; 600.0 MHz                                            ;
; VCO post scale K counter      ; 2                                                    ;
; VCO frequency control         ; Auto                                                 ;
; VCO phase shift step          ; 208 ps                                               ;
; VCO multiply                  ; --                                                   ;
; VCO divide                    ; --                                                   ;
; Freq min lock                 ; 25.0 MHz                                             ;
; Freq max lock                 ; 54.18 MHz                                            ;
; M VCO Tap                     ; 0                                                    ;
; M Initial                     ; 1                                                    ;
; M value                       ; 12                                                   ;
; N value                       ; 1                                                    ;
; Charge pump current           ; setting 1                                            ;
; Loop filter resistance        ; setting 27                                           ;
; Loop filter capacitance       ; setting 0                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                   ;
; Bandwidth type                ; Medium                                               ;
; Real time reconfigurable      ; Off                                                  ;
; Scan chain MIF file           ; --                                                   ;
; Preserve PLL counter order    ; Off                                                  ;
; PLL location                  ; PLL_1                                                ;
; Inclk0 signal                 ; CLOCK_50                                             ;
; Inclk1 signal                 ; --                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                        ;
; Inclk1 signal type            ; --                                                   ;
+-------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2]            ; clock2       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)    ; 0.90 (208 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even   ; --            ; 1       ; 0       ; core|pll|sd1|pll7|clk[2] ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]            ; clock3       ; 1    ; 500 ; 0.1 MHz          ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; C1            ; 1       ; 0       ; core|pll|sd1|pll7|clk[3] ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C1      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ;                          ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                  ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+-------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115                                                                                                    ; 28959 (324)   ; 6925 (0)                  ; 0 (0)         ; 155904      ; 20   ; 28           ; 0       ; 14        ; 518  ; 0            ; 22034 (291)   ; 1272 (0)          ; 5653 (36)        ; |DE2_115                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |CountFFT:count_fft|                                                                                     ; 11 (11)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 11 (11)          ; |DE2_115|CountFFT:count_fft                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |Debounce:reset|                                                                                         ; 6 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 5 (5)            ; |DE2_115|Debounce:reset                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |DownSample:down_sample|                                                                                 ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; |DE2_115|DownSample:down_sample                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |FFT:fft|                                                                                                ; 5009 (0)      ; 4534 (0)                  ; 0 (0)         ; 155904      ; 20   ; 24           ; 0       ; 12        ; 0    ; 0            ; 474 (0)       ; 1228 (0)          ; 3307 (0)         ; |DE2_115|FFT:fft                                                                                                                                                                                                                                                                                                                                                                                   ; FFT          ;
;       |FFT_fft_ii_0:fft_ii_0|                                                                               ; 5009 (0)      ; 4534 (0)                  ; 0 (0)         ; 155904      ; 20   ; 24           ; 0       ; 12        ; 0    ; 0            ; 474 (0)       ; 1228 (0)          ; 3307 (0)         ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0                                                                                                                                                                                                                                                                                                                                                             ; FFT          ;
;          |asj_fft_sglstream:asj_fft_sglstream_inst|                                                         ; 5009 (545)    ; 4534 (518)                ; 0 (0)         ; 155904      ; 20   ; 24           ; 0       ; 12        ; 0    ; 0            ; 474 (27)      ; 1228 (69)         ; 3307 (447)       ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst                                                                                                                                                                                                                                                                                                                    ; fft          ;
;             |asj_fft_3dp_rom:twrom|                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom                                                                                                                                                                                                                                                                                              ; fft          ;
;                |twid_rom:\gen_M4K:cos_1n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_jat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_jat3:auto_generated                                                                                                                                         ; work         ;
;                |twid_rom:\gen_M4K:cos_2n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_kat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_kat3:auto_generated                                                                                                                                         ; work         ;
;                |twid_rom:\gen_M4K:cos_3n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_rat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_rat3:auto_generated                                                                                                                                         ; work         ;
;                |twid_rom:\gen_M4K:sin_1n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_oat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_oat3:auto_generated                                                                                                                                         ; work         ;
;                |twid_rom:\gen_M4K:sin_2n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_pat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_pat3:auto_generated                                                                                                                                         ; work         ;
;                |twid_rom:\gen_M4K:sin_3n|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n                                                                                                                                                                                                                                                                     ; fft          ;
;                   |altera_fft_single_port_rom:\gen_auto:rom_component|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                                  ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                        ; work         ;
;                         |altsyncram_qat3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_qat3:auto_generated                                                                                                                                         ; work         ;
;             |asj_fft_4dp_ram:\gen_M4K_Output:dat_C|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C                                                                                                                                                                                                                                                                              ; fft          ;
;                |asj_fft_data_ram:\gen_rams:0:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:0:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:1:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:1:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:2:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:2:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:3:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:3:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;             |asj_fft_4dp_ram:\gen_M4K_Output:dat_D|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D                                                                                                                                                                                                                                                                              ; fft          ;
;                |asj_fft_data_ram:\gen_rams:0:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:0:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:1:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:1:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:2:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:2:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:3:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:3:dat_A                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                  ; work         ;
;             |asj_fft_4dp_ram:dat_A|                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A                                                                                                                                                                                                                                                                                              ; fft          ;
;                |asj_fft_data_ram:\gen_rams:0:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:1:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:2:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:3:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;             |asj_fft_4dp_ram:dat_B|                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B                                                                                                                                                                                                                                                                                              ; fft          ;
;                |asj_fft_data_ram:\gen_rams:0:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:0:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:1:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:1:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:2:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:2:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;                |asj_fft_data_ram:\gen_rams:3:dat_A|                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:3:dat_A                                                                                                                                                                                                                                                           ; fft          ;
;                   |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                           ; fft          ;
;                      |altsyncram:\old_ram_gen:old_ram_component|                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                                 ; work         ;
;                         |altsyncram_acp3:auto_generated|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated                                                                                                                                  ; work         ;
;             |asj_fft_bfp_ctrl:\gen_dft_2:bfpc|                                                              ; 32 (20)       ; 27 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 27 (15)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc                                                                                                                                                                                                                                                                                   ; fft          ;
;                |asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass2| ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass2                                                                                                                                                                                        ; fft          ;
;                |asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|  ; 11 (11)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 11 (11)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass                                                                                                                                                                                         ; fft          ;
;             |asj_fft_cnt_ctrl:ccc|                                                                          ; 464 (464)     ; 464 (464)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 464 (464)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cnt_ctrl:ccc                                                                                                                                                                                                                                                                                               ; fft          ;
;             |asj_fft_cxb_addr:\gen_radix_4_last_pass:gen_M4K_output_sel:ram_cxb_rd_lpp|                     ; 9 (9)         ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (6)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_addr:\gen_radix_4_last_pass:gen_M4K_output_sel:ram_cxb_rd_lpp                                                                                                                                                                                                                                          ; fft          ;
;             |asj_fft_cxb_addr:\gen_wrsw_2:ram_cxb_wr|                                                       ; 34 (34)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 14 (14)           ; 20 (20)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_addr:\gen_wrsw_2:ram_cxb_wr                                                                                                                                                                                                                                                                            ; fft          ;
;             |asj_fft_cxb_addr:ram_cxb_rd|                                                                   ; 18 (18)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 18 (18)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_addr:ram_cxb_rd                                                                                                                                                                                                                                                                                        ; fft          ;
;             |asj_fft_cxb_data:ram_cxb_wr_data|                                                              ; 128 (128)     ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 128 (128)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_data:ram_cxb_wr_data                                                                                                                                                                                                                                                                                   ; fft          ;
;             |asj_fft_cxb_data_r:\gen_radix_4_last_pass:ram_cxb_lpp_data|                                    ; 128 (128)     ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 128 (128)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_data_r:\gen_radix_4_last_pass:ram_cxb_lpp_data                                                                                                                                                                                                                                                         ; fft          ;
;             |asj_fft_cxb_data_r:ram_cxb_bfp_data|                                                           ; 128 (128)     ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 128 (128)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_cxb_data_r:ram_cxb_bfp_data                                                                                                                                                                                                                                                                                ; fft          ;
;             |asj_fft_dataadgen:\gen_wrsw_2:wr_adgen|                                                        ; 17 (17)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dataadgen:\gen_wrsw_2:wr_adgen                                                                                                                                                                                                                                                                             ; fft          ;
;             |asj_fft_dataadgen:rd_adgen|                                                                    ; 33 (33)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 0 (0)             ; 20 (20)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dataadgen:rd_adgen                                                                                                                                                                                                                                                                                         ; fft          ;
;             |asj_fft_dft_bfp:\gen_dft_2:bfpdft|                                                             ; 2434 (1053)   ; 2161 (1042)               ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 273 (13)      ; 787 (449)         ; 1374 (529)       ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft                                                                                                                                                                                                                                                                                  ; fft          ;
;                |asj_fft_bfp_i:\gen_cont:bfp_scale_1pt|                                                      ; 243 (243)     ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)       ; 0 (0)             ; 191 (191)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_i:\gen_cont:bfp_scale_1pt                                                                                                                                                                                                                                            ; fft          ;
;                |asj_fft_bfp_i:\gen_cont:bfp_scale|                                                          ; 243 (243)     ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)     ; 0 (0)             ; 128 (128)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_i:\gen_cont:bfp_scale                                                                                                                                                                                                                                                ; fft          ;
;                |asj_fft_bfp_o:\gen_cont:bfp_detect|                                                         ; 61 (52)       ; 33 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)       ; 10 (1)            ; 35 (35)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o:\gen_cont:bfp_detect                                                                                                                                                                                                                                               ; fft          ;
;                   |asj_fft_tdl_bit:\gen_blk_float:gen_streaming:gen_cont:delay_next_pass|                   ; 9 (9)         ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 9 (9)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o:\gen_cont:bfp_detect|asj_fft_tdl_bit:\gen_blk_float:gen_streaming:gen_cont:delay_next_pass                                                                                                                                                                         ; fft          ;
;                |asj_fft_bfp_o_1pt:\gen_cont:bfp_detect_1pt|                                                 ; 24 (24)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 0 (0)             ; 4 (4)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o_1pt:\gen_cont:bfp_detect_1pt                                                                                                                                                                                                                                       ; fft          ;
;                |asj_fft_cmult_std:\gen_da0:gen_std:cm1|                                                     ; 225 (14)      ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)         ; 91 (14)           ; 133 (0)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1                                                                                                                                                                                                                                           ; fft          ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                 ; 39 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 39 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 39 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 39 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_3l6g:auto_generated|                                                ; 39 (39)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (1)         ; 5 (5)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                 ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_4m6g:auto_generated|                                                ; 37 (37)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (4)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                   ; 40 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 7 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 40 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 7 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 40 (40)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 7 (7)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                   ; 39 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 39 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 39 (39)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (6)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 28 (28)           ; 4 (4)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; fft          ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 27 (27)           ; 5 (5)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; fft          ;
;                |asj_fft_cmult_std:\gen_da0:gen_std:cm2|                                                     ; 224 (12)      ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)         ; 91 (12)           ; 133 (0)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2                                                                                                                                                                                                                                           ; fft          ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                 ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_3l6g:auto_generated|                                                ; 37 (37)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 4 (4)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                 ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 34 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 34 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 34 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 37 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 34 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_4m6g:auto_generated|                                                ; 37 (37)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (3)             ; 34 (34)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                   ; 38 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 38 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 38 (38)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 5 (5)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                   ; 39 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 39 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 39 (39)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (6)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 32 (32)           ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; fft          ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 29 (29)           ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; fft          ;
;                |asj_fft_cmult_std:\gen_da0:gen_std:cm3|                                                     ; 224 (22)      ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)         ; 90 (22)           ; 134 (0)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3                                                                                                                                                                                                                                           ; fft          ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                 ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 5 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_3l6g:auto_generated|                                                ; 38 (38)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 5 (5)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                 ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 35 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; fft          ;
;                      |altera_fft_mult_add:MULT_ADD_component|                                               ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 35 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; fft          ;
;                         |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|               ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 35 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; fft          ;
;                            |altmult_add:ALTMULT_ADD_component|                                              ; 38 (0)        ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (0)             ; 35 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; work         ;
;                               |mult_add_4m6g:auto_generated|                                                ; 38 (38)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 3 (3)             ; 35 (35)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated                         ; work         ;
;                                  |ded_mult_la91:ded_mult1|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1 ; work         ;
;                                  |ded_mult_la91:ded_mult2|                                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2 ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                   ; 37 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 37 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 4 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 37 (37)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 4 (4)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                   ; 34 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; fft          ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                      ; 34 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (0)             ; 33 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; work         ;
;                         |add_sub_knj:auto_generated|                                                        ; 34 (34)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 33 (33)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                                                                                          ; work         ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 28 (28)           ; 4 (4)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; fft          ;
;                   |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                              ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 27 (27)           ; 5 (5)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; fft          ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|                                         ; 35 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)        ; 16 (0)            ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 35 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)        ; 16 (0)            ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 35 (35)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 16 (16)           ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|                                         ; 35 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)        ; 16 (0)            ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 35 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)        ; 16 (0)            ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 35 (35)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 16 (16)           ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                                                                                               ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                    ; work         ;
;                |asj_fft_tdl_bit:\gen_cont:delay_next_blk|                                                   ; 26 (26)       ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 24 (24)           ; 2 (2)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_tdl_bit:\gen_cont:delay_next_blk                                                                                                                                                                                                                                         ; fft          ;
;             |asj_fft_in_write_sgl:writer|                                                                   ; 72 (72)       ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 8 (8)             ; 60 (60)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer                                                                                                                                                                                                                                                                                        ; fft          ;
;             |asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|                                                 ; 396 (357)     ; 313 (281)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (78)       ; 45 (44)           ; 269 (235)        ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp                                                                                                                                                                                                                                                                      ; fft          ;
;                |asj_fft_pround:\gen_full_rnd:u0|                                                            ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0                                                                                                                                                                                                                                      ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 19 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                                      ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 19 (19)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 16 (16)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                           ; work         ;
;                |asj_fft_pround:\gen_full_rnd:u1|                                                            ; 20 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 1 (0)             ; 18 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1                                                                                                                                                                                                                                      ; fft          ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                         ; 20 (0)        ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 1 (0)             ; 18 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                                      ; work         ;
;                      |add_sub_onj:auto_generated|                                                           ; 20 (20)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 1 (1)             ; 18 (18)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                                                                                           ; work         ;
;             |asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|                                        ; 36 (21)       ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 6 (6)             ; 27 (12)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                                                                                                                                             ; fft          ;
;                |asj_fft_tdl_bit_rst:delay_en|                                                               ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 5 (5)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en                                                                                                                                                                                                                                ; fft          ;
;                |asj_fft_tdl_rst:\gen_M4K:delay_swd|                                                         ; 10 (10)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 10 (10)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd                                                                                                                                                                                                                          ; fft          ;
;             |asj_fft_m_k_counter:\gen_gt256_mk:ctrl|                                                        ; 34 (34)       ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 4 (4)             ; 23 (23)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl                                                                                                                                                                                                                                                                             ; fft          ;
;             |asj_fft_tdl:\gen_wrsw_2:k_delay|                                                               ; 168 (168)     ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 163 (163)         ; 5 (5)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl:\gen_wrsw_2:k_delay                                                                                                                                                                                                                                                                                    ; fft          ;
;             |asj_fft_tdl:\gen_wrsw_2:p_delay|                                                               ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 3 (3)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl:\gen_wrsw_2:p_delay                                                                                                                                                                                                                                                                                    ; fft          ;
;             |asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|                                                ; 20 (20)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 20 (20)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2                                                                                                                                                                                                                                                                     ; fft          ;
;             |asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|                                                 ; 9 (9)         ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 9 (9)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done                                                                                                                                                                                                                                                                      ; fft          ;
;             |asj_fft_tdl_bit_rst:delay_ctrl_np|                                                             ; 7 (7)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 7 (7)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np                                                                                                                                                                                                                                                                                  ; fft          ;
;             |asj_fft_tdl_bit_rst:delay_lpp_en|                                                              ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en                                                                                                                                                                                                                                                                                   ; fft          ;
;             |asj_fft_twadgen:twid_factors|                                                                  ; 70 (70)       ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 53 (53)           ; 12 (12)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_twadgen:twid_factors                                                                                                                                                                                                                                                                                       ; fft          ;
;             |asj_fft_wrengen:sel_we|                                                                        ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_wrengen:sel_we                                                                                                                                                                                                                                                                                             ; fft          ;
;             |asj_fft_wrswgen:\gen_wrsw_2:get_wr_swtiches|                                                   ; 18 (18)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 2 (2)             ; 9 (9)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_wrswgen:\gen_wrsw_2:get_wr_swtiches                                                                                                                                                                                                                                                                        ; fft          ;
;             |auk_dspip_avalon_streaming_controller:auk_dsp_interface_controller_1|                          ; 6 (6)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 2 (2)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_controller:auk_dsp_interface_controller_1                                                                                                                                                                                                                                               ; fft          ;
;             |auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|                                       ; 105 (84)      ; 67 (51)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (32)       ; 18 (18)           ; 50 (34)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1                                                                                                                                                                                                                                                            ; fft          ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                    ; 21 (0)        ; 16 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 16 (0)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                                    ; work         ;
;                   |scfifo_r2j1:auto_generated|                                                              ; 21 (2)        ; 16 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)         ; 0 (0)             ; 16 (1)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated                                                                                                                                                                                         ; work         ;
;                      |a_dpfifo_fc81:dpfifo|                                                                 ; 19 (11)       ; 15 (7)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 15 (7)           ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo                                                                                                                                                                    ; work         ;
;                         |altsyncram_m8j1:FIFOram|                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram                                                                                                                                            ; work         ;
;                         |cntr_ao7:usedw_counter|                                                            ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                             ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                               ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                                ; work         ;
;                         |cntr_unb:wr_ptr|                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 3 (3)            ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr                                                                                                                                                    ; work         ;
;             |auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|                                   ; 104 (104)     ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 47 (47)           ; 47 (47)          ; |DE2_115|FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1                                                                                                                                                                                                                                                        ; fft          ;
;    |HPS:hps|                                                                                                ; 23444 (22856) ; 2263 (2263)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21181 (20593) ; 14 (14)           ; 2249 (2249)      ; |DE2_115|HPS:hps                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div0|                                                                                     ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_qim:auto_generated|                                                                    ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div0|lpm_divide_qim:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_ilh:divider|                                                                   ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_o6f:divider|                                                                      ; 60 (60)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div1|                                                                                     ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_rim:auto_generated|                                                                    ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div1|lpm_divide_rim:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div1|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 81 (81)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div1|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div2|                                                                                     ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_rim:auto_generated|                                                                    ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div2|lpm_divide_rim:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div2|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 73 (73)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div2|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div3|                                                                                     ; 79 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div3                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_rim:auto_generated|                                                                    ; 79 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div3|lpm_divide_rim:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 79 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div3|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 79 (79)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Div3|lpm_divide_rim:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Mod0|                                                                                     ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_tam:auto_generated|                                                                    ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod0|lpm_divide_tam:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_ilh:divider|                                                                   ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod0|lpm_divide_tam:auto_generated|sign_div_unsign_ilh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_o6f:divider|                                                                      ; 60 (60)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod0|lpm_divide_tam:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Mod1|                                                                                     ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_uam:auto_generated|                                                                    ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod1|lpm_divide_uam:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod1|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 81 (81)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod1|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Mod2|                                                                                     ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_uam:auto_generated|                                                                    ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod2|lpm_divide_uam:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 73 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod2|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 73 (73)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod2|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Mod3|                                                                                     ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod3                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_uam:auto_generated|                                                                    ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod3|lpm_divide_uam:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_jlh:divider|                                                                   ; 81 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod3|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_q6f:divider|                                                                      ; 81 (81)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)       ; 0 (0)             ; 0 (0)            ; |DE2_115|HPS:hps|lpm_divide:Mod3|lpm_divide_uam:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider                                                                                                                                                                                                                                                                                   ; work         ;
;    |Listen:listen|                                                                                          ; 63 (63)       ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 29 (29)           ; 16 (16)          ; |DE2_115|Listen:listen                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |Play:play|                                                                                              ; 39 (39)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)       ; 1 (1)             ; 11 (11)          ; |DE2_115|Play:play                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |SetCodec:init|                                                                                          ; 80 (10)       ; 46 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (5)        ; 0 (0)             ; 46 (9)           ; |DE2_115|SetCodec:init                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |I2cSender:sender|                                                                                    ; 71 (71)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 0 (0)             ; 42 (42)          ; |DE2_115|SetCodec:init|I2cSender:sender                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |ToFFT:tofft|                                                                                            ; 17 (17)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 10 (10)          ; |DE2_115|ToFFT:tofft                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |easy:core|                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core                                                                                                                                                                                                                                                                                                                                                                                 ; easy         ;
;       |easy_pll:pll|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core|easy_pll:pll                                                                                                                                                                                                                                                                                                                                                                    ; easy         ;
;          |easy_pll_altpll_02o2:sd1|                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1                                                                                                                                                                                                                                                                                                                                           ; easy         ;
;    |lpm_mult:Mult0|                                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |mult_36t:auto_generated|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |lpm_mult:Mult1|                                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |mult_36t:auto_generated|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |DE2_115|lpm_mult:Mult1|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                                                                    ; work         ;
+-------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENETCLK_25         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKIN          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKOUT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_WP_N            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SCLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_GTX_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_INT_N        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_MDC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_MDIO         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RST_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_COL       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_CRS       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DV        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_ER        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_ER        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_LINK100      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_GTX_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_INT_N        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_MDC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_MDIO         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RST_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_COL       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_CRS       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DV        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_ER        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_ER        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_LINK100      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_CLK27           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_HS              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_RESET_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_VS              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WR_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IRDA_RXD           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[16]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[17]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[18]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[19]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[20]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[21]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[22]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_CE_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_OE_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RST_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RY              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FL_WE_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_WP_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P1      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P2      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN0        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[0]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[1]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[2]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[3]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[4]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[5]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[6]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[8]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[9]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK2           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT2           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD             ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[3]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SDAT       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[9]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[12]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[13]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[14]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[15]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[0]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[1]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[2]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[3]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[4]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[5]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[6]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[7]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[0]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[1]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[2]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[3]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[0]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[1]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[2]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[3]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[4]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[5]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[6]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK        ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; AUD_BCLK           ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; AUD_DACLRCK        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I2C_SDAT           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[19]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[20]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[21]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[22]           ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[23]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[24]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[25]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[26]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[27]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[28]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[29]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[30]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[31]           ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[32]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[33]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[34]           ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[35]           ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[0]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[10]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[11]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[12]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[13]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[14]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[15]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[16]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCDAT         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_CLKIN_P1(n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P2(n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P1(n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P2(n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[0](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[1](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[2](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[3](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[4](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[5](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[6](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[7](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[8](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[9](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[0](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[1](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[2](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[3](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[4](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[5](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[6](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[7](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[8](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[9](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[10](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[11](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[12](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[13](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[14](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[15](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[16](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[10](n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[11](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[12](n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[13](n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[14](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[15](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[16](n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                           ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                           ;                   ;         ;
; ENETCLK_25                                                                                                                                                                                                          ;                   ;         ;
; SMA_CLKIN                                                                                                                                                                                                           ;                   ;         ;
; KEY[1]                                                                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                                                                                              ;                   ;         ;
; SW[1]                                                                                                                                                                                                               ;                   ;         ;
; SW[2]                                                                                                                                                                                                               ;                   ;         ;
; SW[3]                                                                                                                                                                                                               ;                   ;         ;
; SW[4]                                                                                                                                                                                                               ;                   ;         ;
; SW[5]                                                                                                                                                                                                               ;                   ;         ;
; SW[6]                                                                                                                                                                                                               ;                   ;         ;
; SW[7]                                                                                                                                                                                                               ;                   ;         ;
; SW[8]                                                                                                                                                                                                               ;                   ;         ;
; SW[9]                                                                                                                                                                                                               ;                   ;         ;
; SW[10]                                                                                                                                                                                                              ;                   ;         ;
; SW[11]                                                                                                                                                                                                              ;                   ;         ;
; SW[12]                                                                                                                                                                                                              ;                   ;         ;
; SW[13]                                                                                                                                                                                                              ;                   ;         ;
; SW[14]                                                                                                                                                                                                              ;                   ;         ;
; SW[15]                                                                                                                                                                                                              ;                   ;         ;
; SW[16]                                                                                                                                                                                                              ;                   ;         ;
; SW[17]                                                                                                                                                                                                              ;                   ;         ;
; UART_RTS                                                                                                                                                                                                            ;                   ;         ;
; UART_RXD                                                                                                                                                                                                            ;                   ;         ;
; SD_WP_N                                                                                                                                                                                                             ;                   ;         ;
; ENET0_INT_N                                                                                                                                                                                                         ;                   ;         ;
; ENET0_MDIO                                                                                                                                                                                                          ;                   ;         ;
; ENET0_RX_CLK                                                                                                                                                                                                        ;                   ;         ;
; ENET0_RX_COL                                                                                                                                                                                                        ;                   ;         ;
; ENET0_RX_CRS                                                                                                                                                                                                        ;                   ;         ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                    ;                   ;         ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                    ;                   ;         ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                    ;                   ;         ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                    ;                   ;         ;
; ENET0_RX_DV                                                                                                                                                                                                         ;                   ;         ;
; ENET0_RX_ER                                                                                                                                                                                                         ;                   ;         ;
; ENET0_TX_CLK                                                                                                                                                                                                        ;                   ;         ;
; ENET0_LINK100                                                                                                                                                                                                       ;                   ;         ;
; ENET1_INT_N                                                                                                                                                                                                         ;                   ;         ;
; ENET1_MDIO                                                                                                                                                                                                          ;                   ;         ;
; ENET1_RX_CLK                                                                                                                                                                                                        ;                   ;         ;
; ENET1_RX_COL                                                                                                                                                                                                        ;                   ;         ;
; ENET1_RX_CRS                                                                                                                                                                                                        ;                   ;         ;
; ENET1_RX_DATA[0]                                                                                                                                                                                                    ;                   ;         ;
; ENET1_RX_DATA[1]                                                                                                                                                                                                    ;                   ;         ;
; ENET1_RX_DATA[2]                                                                                                                                                                                                    ;                   ;         ;
; ENET1_RX_DATA[3]                                                                                                                                                                                                    ;                   ;         ;
; ENET1_RX_DV                                                                                                                                                                                                         ;                   ;         ;
; ENET1_RX_ER                                                                                                                                                                                                         ;                   ;         ;
; ENET1_TX_CLK                                                                                                                                                                                                        ;                   ;         ;
; ENET1_LINK100                                                                                                                                                                                                       ;                   ;         ;
; TD_CLK27                                                                                                                                                                                                            ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                                          ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                                          ;                   ;         ;
; TD_HS                                                                                                                                                                                                               ;                   ;         ;
; TD_VS                                                                                                                                                                                                               ;                   ;         ;
; OTG_INT                                                                                                                                                                                                             ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                            ;                   ;         ;
; FL_RY                                                                                                                                                                                                               ;                   ;         ;
; HSMC_CLKIN_P1                                                                                                                                                                                                       ;                   ;         ;
; HSMC_CLKIN_P2                                                                                                                                                                                                       ;                   ;         ;
; HSMC_CLKIN0                                                                                                                                                                                                         ;                   ;         ;
; HSMC_RX_D_P[0]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[1]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[2]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[3]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[4]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[5]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[6]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[7]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[8]                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_D_P[9]                                                                                                                                                                                                      ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                                                         ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                             ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                             ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                                            ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                                            ;                   ;         ;
; SD_CMD                                                                                                                                                                                                              ;                   ;         ;
; SD_DAT[0]                                                                                                                                                                                                           ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                                           ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                                           ;                   ;         ;
; SD_DAT[3]                                                                                                                                                                                                           ;                   ;         ;
; EEP_I2C_SDAT                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[0]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[1]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[2]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[3]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[4]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[5]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[6]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[7]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[8]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[9]                                                                                                                                                                                                         ;                   ;         ;
; OTG_DATA[10]                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[11]                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[12]                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[13]                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[14]                                                                                                                                                                                                        ;                   ;         ;
; OTG_DATA[15]                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                                                          ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                                         ;                   ;         ;
; FL_DQ[0]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                                            ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                                            ;                   ;         ;
; HSMC_D[0]                                                                                                                                                                                                           ;                   ;         ;
; HSMC_D[1]                                                                                                                                                                                                           ;                   ;         ;
; HSMC_D[2]                                                                                                                                                                                                           ;                   ;         ;
; HSMC_D[3]                                                                                                                                                                                                           ;                   ;         ;
; EX_IO[0]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[1]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[2]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[3]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[4]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[5]                                                                                                                                                                                                            ;                   ;         ;
; EX_IO[6]                                                                                                                                                                                                            ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                         ;                   ;         ;
;      - DownSample:down_sample|cnt_r                                                                                                                                                                                 ; 0                 ; 0       ;
;      - Listen:listen|sound_w[10]~0                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|clk_r[2]~11                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Listen:listen|sound_w~1                                                                                                                                                                                      ; 1                 ; 0       ;
;      - Listen:listen|sound_w[9]~2                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[8]~3                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[11]~4                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|sound_w[5]~5                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[6]~6                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[4]~7                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[7]~8                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[2]~9                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|sound_w[1]~10                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|sound_w[0]~11                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|sound_w[3]~12                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|sound_w[13]~13                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Listen:listen|sound_w[14]~14                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Listen:listen|sound_w[12]~15                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Listen:listen|sound_w[15]~16                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Listen:listen|state_r~feeder                                                                                                                                                                                 ; 1                 ; 0       ;
; AUD_BCLK                                                                                                                                                                                                            ;                   ;         ;
;      - Listen:listen|clk_r[0]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[1]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[2]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[3]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[4]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[5]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[6]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[7]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[8]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[9]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Listen:listen|clk_r[10]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Listen:listen|o_sound_r[10]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Play:play|clk_r[1]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[0]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Listen:listen|o_sound_r[9]                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Listen:listen|o_sound_r[8]                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Listen:listen|o_sound_r[11]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Play:play|clk_r[3]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[2]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Listen:listen|o_sound_r[5]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[6]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[4]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[7]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[2]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[1]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[0]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[3]                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[13]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[14]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[12]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Listen:listen|o_sound_r[15]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Play:play|clk_r[10]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Play:play|clk_r[9]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[8]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[7]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[6]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[5]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Play:play|clk_r[4]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Debounce:reset|o_debounced_r                                                                                                                                                                                 ; 0                 ; 0       ;
;      - Listen:listen|sound_r[10]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Play:play|state_r                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Listen:listen|sound_r[9]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[8]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[11]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Listen:listen|sound_r[5]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[6]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[4]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[7]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[2]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[1]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[0]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[3]                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Listen:listen|sound_r[13]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Listen:listen|sound_r[14]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Listen:listen|sound_r[12]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Listen:listen|sound_r[15]                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Debounce:reset|counter_r[2]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Debounce:reset|counter_r[1]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Debounce:reset|counter_r[0]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Listen:listen|state_r                                                                                                                                                                                        ; 0                 ; 0       ;
; AUD_DACLRCK                                                                                                                                                                                                         ;                   ;         ;
;      - Play:play|clk_w[1]~0                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_r[3]~0                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[0]~1                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[3]~2                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[2]~3                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[10]~4                                                                                                                                                                                        ; 0                 ; 6       ;
;      - Play:play|clk_w[9]~5                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[8]~6                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[7]~7                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[6]~8                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[5]~9                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Play:play|clk_w[4]~10                                                                                                                                                                                        ; 0                 ; 6       ;
;      - Play:play|state_r~feeder                                                                                                                                                                                     ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                                                            ;                   ;         ;
; GPIO[0]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[1]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[2]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[3]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[4]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[5]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[6]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[7]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[8]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[9]                                                                                                                                                                                                             ;                   ;         ;
; GPIO[10]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[11]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[12]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[13]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[14]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[15]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[16]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[17]                                                                                                                                                                                                            ;                   ;         ;
; GPIO[18]                                                                                                                                                                                                            ;                   ;         ;
;      - note[9]~7                                                                                                                                                                                                    ; 0                 ; 6       ;
; GPIO[19]                                                                                                                                                                                                            ;                   ;         ;
;      - note[0]~8                                                                                                                                                                                                    ; 0                 ; 6       ;
; GPIO[20]                                                                                                                                                                                                            ;                   ;         ;
;      - note[10]~9                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[21]                                                                                                                                                                                                            ;                   ;         ;
;      - note[1]~10                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[22]                                                                                                                                                                                                            ;                   ;         ;
;      - note[11]~11                                                                                                                                                                                                  ; 1                 ; 6       ;
; GPIO[23]                                                                                                                                                                                                            ;                   ;         ;
;      - note[2]~12                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[24]                                                                                                                                                                                                            ;                   ;         ;
;      - note[12]~13                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[25]                                                                                                                                                                                                            ;                   ;         ;
;      - note[3]~14                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[26]                                                                                                                                                                                                            ;                   ;         ;
;      - note[13]~15                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[27]                                                                                                                                                                                                            ;                   ;         ;
;      - note[4]~16                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[28]                                                                                                                                                                                                            ;                   ;         ;
;      - note[14]~17                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[29]                                                                                                                                                                                                            ;                   ;         ;
;      - note[5]~18                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[30]                                                                                                                                                                                                            ;                   ;         ;
;      - note[17]~19                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[31]                                                                                                                                                                                                            ;                   ;         ;
;      - note[6]~20                                                                                                                                                                                                   ; 1                 ; 6       ;
; GPIO[32]                                                                                                                                                                                                            ;                   ;         ;
;      - note[16]~21                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[33]                                                                                                                                                                                                            ;                   ;         ;
;      - note[7]~22                                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO[34]                                                                                                                                                                                                            ;                   ;         ;
;      - note[15]~23                                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO[35]                                                                                                                                                                                                            ;                   ;         ;
;      - note[8]~24                                                                                                                                                                                                   ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                               ;                   ;         ;
;      - note[24]~0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[23]~1                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[22]~2                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[21]~3                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[20]~4                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[19]~5                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[18]~6                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0                                                                                  ; 0                 ; 6       ;
;      - note[9]~7                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - note[0]~8                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - note[10]~9                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[1]~10                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[11]~11                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[2]~12                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[12]~13                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[3]~14                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[13]~15                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[4]~16                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[14]~17                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[5]~18                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[17]~19                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[6]~20                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[16]~21                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[7]~22                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - note[15]~23                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - note[8]~24                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out[6]~0                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|exponent_out~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|val_out~1                                                                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~0                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|Selector0~0                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|master_source_sop~0                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~2                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~3                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~4                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~5                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp~6                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~11                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~12                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~13                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~14                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~15                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_imag_out~16                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~11                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~12                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~13                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~14                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_real_out~15                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp_acc[2]~8                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en|tdl_arr~0                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass2|tdl_arr~0 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[0]~12                                                                                                                ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~0                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_s2_cur.IDLE~1                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|sop_out~0                                                                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_imag_o[0]~0                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~0                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~1                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~2                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~3                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~4                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~5                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~6                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~7                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~8                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~9                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~10                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~11                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~12                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~13                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~14                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~15                                                                          ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|slb_last~0                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en|tdl_arr~1                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~0  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~1                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|slb_last~2                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|slb_last~4                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~0                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en|tdl_arr~2                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~1  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~2                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o:\gen_cont:bfp_detect|sdet~7                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~1                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en|tdl_arr~3                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~2  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~3                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~0                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~1                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~2                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~3                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~4                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~5                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~6                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~7                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~8                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~9                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~2                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en|tdl_arr~4                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~3  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~4                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~10                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~11                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~12                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~13                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|blk_done_vec~0                                                                                      ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~14                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~15                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~16                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~17                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~18                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~19                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~4  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_lpp_en|tdl_arr~5                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~20                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~21                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~22                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~23                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~3                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|blk_done_vec~1                                                                                      ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~24                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~25                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~26                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~27                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~28                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~29                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|en_d~0                                                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~0                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~5  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~19                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~22                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~0                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~1                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~30                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~31                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~32                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~33                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~4                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~0                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|blk_done_vec~2                                                                                      ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~34                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~35                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~36                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~37                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~38                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~39                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~1                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|counter_i~0                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~6  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~23                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~24                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~25                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~26                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~27                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~28                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~29                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~30                                                                                 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~2                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~3                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~40                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~41                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~42                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~43                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~5                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~1                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~44                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~45                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~46                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~47                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~48                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~49                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~2                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~7  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~0                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~0                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~1                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~2                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~3                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~4                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~5                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~6                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~7                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~0                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~8                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~9                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~4                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~10                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|rdaddress_c_bus~11                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~5                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~50                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~51                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~52                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~53                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~6                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~2                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~54                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~55                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~56                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~57                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~58                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~59                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~3                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~8  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~1                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~1                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~6                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~7                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~62                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~63                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~64                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~65                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~66                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~67                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~68                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~69                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~7                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~3                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~4                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~9  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~2                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~2                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~8                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr~9                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~11                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~12                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~13                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~14                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~15                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~16                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~17                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~18                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~19                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~20                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~21                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~22                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~23                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~24                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~25                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~26                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~27                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~28                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~29                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~30                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~31                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~32                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~33                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~34                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~35                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~36                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~37                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~38                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~39                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~40                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~41                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~42                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~43                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~44                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~45                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~46                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~47                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~48                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~49                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~50                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~51                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~52                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~53                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~54                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~55                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~56                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~57                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~58                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~59                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~60                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~61                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~62                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~63                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~64                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~65                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~66                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~67                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~68                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~69                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~70                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~71                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~72                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~73                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~74                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~75                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~76                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~77                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~78                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~79                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~80                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~81                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~82                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~83                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~84                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~85                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~86                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~87                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~88                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~89                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~90                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~91                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~92                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~93                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~94                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|twiddle_data~95                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~70                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~71                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~72                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~73                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~74                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~75                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~76                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~77                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done|tdl_arr~8                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~4                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~5                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr~10 ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~3                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                      ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~3                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~78                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~79                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~80                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~81                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~82                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~83                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~84                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~85                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~5                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~6                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~4                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~4                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~86                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~87                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~88                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~89                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~90                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~91                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~92                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~93                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|p[0]~2                                                                                         ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|p~5                                                                                            ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|next_pass_i~0                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|next_pass_vec~0                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~7                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:delay_ctrl_np|tdl_arr~6                                                                                           ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~5                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~5                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~94                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~95                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~96                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~97                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~98                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~99                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~100                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~101                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|cnt_k~0                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|next_pass_vec~1                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~8                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec~6                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~102                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~103                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~104                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~105                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec~6                                                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~106                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~107                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~108                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~109                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~110                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~111                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~112                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~113                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~114                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~115                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~116                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~117                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~118                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~119                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~120                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~121                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~122                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~123                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|next_pass_vec~2                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~9                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~124                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~125                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~126                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~127                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~128                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~129                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~130                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~131                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~132                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~133                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~134                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~135                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~136                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~137                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~10                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~0                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~138                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~139                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~140                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~141                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~142                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~143                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~144                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~145                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~146                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~147                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~148                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~149                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~150                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~151                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~1                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~11                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~2                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~152                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~153                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~154                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~155                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~156                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~157                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~158                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~159                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~160                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~161                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~162                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~163                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~164                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~165                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~3                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~12                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~4                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~166                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~167                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~168                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~169                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~170                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~171                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~172                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~173                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~174                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~175                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~176                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~177                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~178                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~179                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~5                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~6                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~0                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~0                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~1                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~2                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~3                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~4                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~5                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~6                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|wr_address_i_int~7                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~7                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~8                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~1                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~2                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~3                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~4                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~5                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~6                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~7                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~8                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~9                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~10                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~11                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~12                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~13                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~14                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_r~15                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~0                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~1                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~2                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~3                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~4                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~5                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~6                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~7                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~8                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~9                                                                                               ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~10                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~11                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~12                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~13                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~14                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|data_in_i~15                                                                                              ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~13                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~9                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~180                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~181                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~182                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~183                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~184                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~185                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~186                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~187                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~188                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~189                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~190                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~191                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~192                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|reg_no_twiddle~193                                                                                  ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~10                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~11                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~12                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~11                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~12                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~13                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~14                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_real_in~15                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~0                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~1                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~2                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~3                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~4                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~5                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~6                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~7                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~8                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~11                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~12                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~13                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~14                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|core_imag_in~15                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~14                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~13                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~14                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~0                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~15                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~9                                                                                                                        ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~1                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~2                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~3                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~4                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~5                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~6                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~7                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~8                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~9                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~10                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~11                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~12                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~13                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~14                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_real_in_reg~15                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~0                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~1                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~2                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~3                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~4                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~5                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~6                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~7                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~8                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~9                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~10                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~11                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~12                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~13                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~14                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_imag_in_reg~15                                                                                                                   ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~15                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~16                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~17                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_rdy_vec~10                                                                                                                       ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~16                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~18                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~19                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~17                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~20                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~21                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~18                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~22                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_tdl_bit_rst:\gen_dft_2:delay_blk_done2|tdl_arr~19                                                                             ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~23                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~24                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~25                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~26                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~27                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~28                                                                                                                    ; 0                 ; 6       ;
;      - FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|ram_a_not_b_vec~29                                                                                                                    ; 0                 ; 6       ;
; HSMC_RX_D_P[10]                                                                                                                                                                                                     ;                   ;         ;
;      - note[24]~0                                                                                                                                                                                                   ; 0                 ; 6       ;
; HSMC_RX_D_P[11]                                                                                                                                                                                                     ;                   ;         ;
;      - note[23]~1                                                                                                                                                                                                   ; 1                 ; 6       ;
; HSMC_RX_D_P[12]                                                                                                                                                                                                     ;                   ;         ;
;      - note[22]~2                                                                                                                                                                                                   ; 0                 ; 6       ;
; HSMC_RX_D_P[13]                                                                                                                                                                                                     ;                   ;         ;
;      - note[21]~3                                                                                                                                                                                                   ; 0                 ; 6       ;
; HSMC_RX_D_P[14]                                                                                                                                                                                                     ;                   ;         ;
;      - note[20]~4                                                                                                                                                                                                   ; 1                 ; 6       ;
; HSMC_RX_D_P[15]                                                                                                                                                                                                     ;                   ;         ;
;      - note[19]~5                                                                                                                                                                                                   ; 1                 ; 6       ;
; HSMC_RX_D_P[16]                                                                                                                                                                                                     ;                   ;         ;
;      - note[18]~6                                                                                                                                                                                                   ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                            ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                          ;                   ;         ;
;      - Listen:listen|sound_w[0]~11                                                                                                                                                                                  ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                              ;                   ;         ;
;      - Debounce:reset|always0~0                                                                                                                                                                                     ; 1                 ; 6       ;
;      - Debounce:reset|counter_w[1]~1                                                                                                                                                                                ; 1                 ; 6       ;
;      - Debounce:reset|counter_w[0]~2                                                                                                                                                                                ; 1                 ; 6       ;
; HSMC_CLKIN_P1(n)                                                                                                                                                                                                    ;                   ;         ;
; HSMC_CLKIN_P2(n)                                                                                                                                                                                                    ;                   ;         ;
; HSMC_RX_D_P[0](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[1](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[2](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[3](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[4](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[5](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[6](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[7](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[8](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[9](n)                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_D_P[10](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[24]~0                                                                                                                                                                                                   ; 0                 ; 0       ;
; HSMC_RX_D_P[11](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[23]~1                                                                                                                                                                                                   ; 1                 ; 0       ;
; HSMC_RX_D_P[12](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[22]~2                                                                                                                                                                                                   ; 0                 ; 0       ;
; HSMC_RX_D_P[13](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[21]~3                                                                                                                                                                                                   ; 0                 ; 0       ;
; HSMC_RX_D_P[14](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[20]~4                                                                                                                                                                                                   ; 1                 ; 0       ;
; HSMC_RX_D_P[15](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[19]~5                                                                                                                                                                                                   ; 1                 ; 0       ;
; HSMC_RX_D_P[16](n)                                                                                                                                                                                                  ;                   ;         ;
;      - note[18]~6                                                                                                                                                                                                   ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                       ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AUD_ADCLRCK                                                                                                                                                                                                                ; PIN_C2              ; 20      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; AUD_BCLK                                                                                                                                                                                                                   ; PIN_F2              ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                   ; PIN_Y2              ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CountFFT:count_fft|start_r                                                                                                                                                                                                 ; FF_X14_Y33_N27      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Debounce:reset|o_debounced_r                                                                                                                                                                                               ; FF_X1_Y36_N11       ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DownSample:down_sample|cnt_r                                                                                                                                                                                               ; FF_X1_Y69_N29       ; 6862    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp[0]~1                                                                                                       ; LCCOMB_X25_Y29_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp_acc[0]~9                                                                                                   ; LCCOMB_X25_Y29_N24  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|blk_exp_acc[2]~8                                                                                                   ; LCCOMB_X25_Y29_N30  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_bfp_ctrl:\gen_dft_2:bfpc|slb_last[2]~1                                                                                                      ; LCCOMB_X25_Y23_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o:\gen_cont:bfp_detect|delay_next_pass_counter~2                                                      ; LCCOMB_X24_Y20_N14  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_bfp_o:\gen_cont:bfp_detect|slb_i[3]~0                                                                     ; LCCOMB_X24_Y20_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|slb_1pt[1]                                                                                                        ; LCCOMB_X26_Y26_N12  ; 96      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|slb_1pt[2]~0                                                                                                      ; LCCOMB_X26_Y26_N14  ; 96      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|slb_nm1[1]                                                                                                        ; LCCOMB_X29_Y19_N10  ; 96      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|slb_nm1[2]~0                                                                                                      ; LCCOMB_X25_Y19_N10  ; 96      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|state_cnt[0]~13                                                                                                   ; LCCOMB_X28_Y22_N22  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|state_cnt~12                                                                                                      ; LCCOMB_X28_Y22_N16  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_in_write_sgl:writer|counter_i~0                                                                                                             ; LCCOMB_X30_Y28_N20  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0                                                                                                ; LCCOMB_X1_Y36_N12   ; 2507    ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0                                                                                                ; LCCOMB_X1_Y36_N12   ; 526     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_imag_o[0]~0                                                                                      ; LCCOMB_X33_Y33_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr[4][1]                                             ; FF_X35_Y28_N23      ; 128     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                    ; LCCOMB_X39_Y28_N30  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|cnt_k~0                                                                                                      ; LCCOMB_X12_Y21_N26  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|k[0]~12                                                                                                      ; LCCOMB_X12_Y21_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_m_k_counter:\gen_gt256_mk:ctrl|p[0]~4                                                                                                       ; LCCOMB_X12_Y21_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_wrswgen:\gen_wrsw_2:get_wr_swtiches|swa_tdl[0][1]                                                                                           ; FF_X35_Y27_N25      ; 140     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|LessThan0~2                                                                                 ; LCCOMB_X13_Y31_N30  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|Selector7~0                                                                                 ; LCCOMB_X16_Y31_N20  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|at_sink_ready_s                                                                             ; FF_X12_Y33_N31      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|count[1]~14                                                                                 ; LCCOMB_X10_Y33_N8   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|count[1]~15                                                                                 ; LCCOMB_X10_Y33_N10  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|data_take                                                                                   ; LCCOMB_X10_Y33_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                ; LCCOMB_X12_Y33_N6   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~6 ; LCCOMB_X18_Y31_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~8 ; LCCOMB_X12_Y33_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                            ; LCCOMB_X16_Y31_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|Mux1~0                                                                                  ; LCCOMB_X14_Y33_N22  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|stall_controller_comb~0                                                                 ; LCCOMB_X16_Y33_N0   ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|was_stalled~0                                                                           ; LCCOMB_X16_Y31_N0   ; 4347    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_count_sig[5]~31                                                                                                                                ; LCCOMB_X18_Y33_N22  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|data_count_sig[9]~32                                                                                                                                ; LCCOMB_X18_Y33_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_s2_cur.IDLE~0                                                                                                                                   ; LCCOMB_X23_Y32_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[0]~12                                                                                                                              ; LCCOMB_X19_Y32_N10  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|sw_r_tdl[4][1]                                                                                                                                      ; FF_X23_Y26_N7       ; 128     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wc_vec[6]                                                                                                                                           ; FF_X34_Y27_N1       ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wd_vec[6]                                                                                                                                           ; FF_X41_Y28_N9       ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_a[0]                                                                                                                                           ; FF_X35_Y27_N13      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_a[1]                                                                                                                                           ; FF_X35_Y27_N31      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_a[2]                                                                                                                                           ; FF_X35_Y27_N9       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_a[3]                                                                                                                                           ; FF_X35_Y27_N15      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_b[0]                                                                                                                                           ; FF_X36_Y27_N21      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_b[1]                                                                                                                                           ; FF_X36_Y27_N31      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_b[2]                                                                                                                                           ; FF_X36_Y27_N25      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|wren_b[3]                                                                                                                                           ; FF_X36_Y27_N7       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|Equal37~9                                                                                                                                                                                                          ; LCCOMB_X94_Y35_N6   ; 2307    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[0][7]~270                                                                                                                                                                                               ; LCCOMB_X94_Y40_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[10][2]~219                                                                                                                                                                                              ; LCCOMB_X82_Y44_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[11][21]~232                                                                                                                                                                                             ; LCCOMB_X87_Y46_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[12][30]~321                                                                                                                                                                                             ; LCCOMB_X92_Y38_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[13][19]~309                                                                                                                                                                                             ; LCCOMB_X95_Y42_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[14][13]~315                                                                                                                                                                                             ; LCCOMB_X89_Y51_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[15][1]~328                                                                                                                                                                                              ; LCCOMB_X100_Y42_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[16][22]~202                                                                                                                                                                                             ; LCCOMB_X105_Y37_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[17][18]~188                                                                                                                                                                                             ; LCCOMB_X82_Y38_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[18][14]~195                                                                                                                                                                                             ; LCCOMB_X98_Y39_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[19][1]~209                                                                                                                                                                                              ; LCCOMB_X95_Y47_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[1][28]~257                                                                                                                                                                                              ; LCCOMB_X90_Y40_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[20][28]~297                                                                                                                                                                                             ; LCCOMB_X96_Y36_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[21][26]~281                                                                                                                                                                                             ; LCCOMB_X99_Y41_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[22][2]~288                                                                                                                                                                                              ; LCCOMB_X80_Y41_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[23][22]~303                                                                                                                                                                                             ; LCCOMB_X113_Y40_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[24][20]~248                                                                                                                                                                                             ; LCCOMB_X88_Y35_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[25][7]~237                                                                                                                                                                                              ; LCCOMB_X90_Y42_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[26][23]~242                                                                                                                                                                                             ; LCCOMB_X97_Y35_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[27][12]~253                                                                                                                                                                                             ; LCCOMB_X88_Y29_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[28][15]~347                                                                                                                                                                                             ; LCCOMB_X105_Y33_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[29][14]~334                                                                                                                                                                                             ; LCCOMB_X103_Y39_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[2][27]~263                                                                                                                                                                                              ; LCCOMB_X106_Y32_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[30][28]~341                                                                                                                                                                                             ; LCCOMB_X102_Y40_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[31][6]~353                                                                                                                                                                                              ; LCCOMB_X92_Y42_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[32][13]~477                                                                                                                                                                                             ; LCCOMB_X100_Y41_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[33][3]~465                                                                                                                                                                                              ; LCCOMB_X97_Y39_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[34][12]~472                                                                                                                                                                                             ; LCCOMB_X82_Y51_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[35][13]~483                                                                                                                                                                                             ; LCCOMB_X96_Y43_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[36][0]~176                                                                                                                                                                                              ; LCCOMB_X94_Y37_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[37][11]~162                                                                                                                                                                                             ; LCCOMB_X76_Y33_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[38][24]~169                                                                                                                                                                                             ; LCCOMB_X86_Y36_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[39][14]~182                                                                                                                                                                                             ; LCCOMB_X79_Y42_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[3][17]~276                                                                                                                                                                                              ; LCCOMB_X97_Y40_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[40][26]~400                                                                                                                                                                                             ; LCCOMB_X97_Y36_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[41][24]~388                                                                                                                                                                                             ; LCCOMB_X97_Y39_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[42][14]~395                                                                                                                                                                                             ; LCCOMB_X89_Y40_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[43][29]~407                                                                                                                                                                                             ; LCCOMB_X75_Y39_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[44][11]~126                                                                                                                                                                                             ; LCCOMB_X92_Y47_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[45][21]~114                                                                                                                                                                                             ; LCCOMB_X86_Y39_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[46][22]~120                                                                                                                                                                                             ; LCCOMB_X96_Y46_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[47][5]~132                                                                                                                                                                                              ; LCCOMB_X95_Y42_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[48][10]~426                                                                                                                                                                                             ; LCCOMB_X92_Y48_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[49][13]~414                                                                                                                                                                                             ; LCCOMB_X97_Y39_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[4][17]~372                                                                                                                                                                                              ; LCCOMB_X94_Y37_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[50][6]~420                                                                                                                                                                                              ; LCCOMB_X91_Y49_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[51][13]~434                                                                                                                                                                                             ; LCCOMB_X101_Y40_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[52][5]~101                                                                                                                                                                                              ; LCCOMB_X96_Y38_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[53][6]~87                                                                                                                                                                                               ; LCCOMB_X101_Y37_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[54][24]~94                                                                                                                                                                                              ; LCCOMB_X98_Y42_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[55][7]~108                                                                                                                                                                                              ; LCCOMB_X80_Y47_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[56][2]~451                                                                                                                                                                                              ; LCCOMB_X96_Y46_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[57][4]~441                                                                                                                                                                                              ; LCCOMB_X95_Y39_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[58][0]~446                                                                                                                                                                                              ; LCCOMB_X95_Y43_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[59][11]~458                                                                                                                                                                                             ; LCCOMB_X95_Y38_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[5][10]~359                                                                                                                                                                                              ; LCCOMB_X94_Y43_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[60][17]~150                                                                                                                                                                                             ; LCCOMB_X91_Y40_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[61][5]~138                                                                                                                                                                                              ; LCCOMB_X102_Y39_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[62][31]~144                                                                                                                                                                                             ; LCCOMB_X91_Y38_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[63][28]~157                                                                                                                                                                                             ; LCCOMB_X100_Y42_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[6][24]~365                                                                                                                                                                                              ; LCCOMB_X92_Y42_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[7][23]~379                                                                                                                                                                                              ; LCCOMB_X98_Y41_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[8][22]~225                                                                                                                                                                                              ; LCCOMB_X87_Y40_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|f_domain_r[9][1]~213                                                                                                                                                                                               ; LCCOMB_X91_Y39_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|max_r[7]~1                                                                                                                                                                                                         ; LCCOMB_X94_Y35_N30  ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|note_r[24]~2                                                                                                                                                                                                       ; LCCOMB_X102_Y19_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|power_band_r[30]~96                                                                                                                                                                                                ; LCCOMB_X94_Y35_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|power_high_r[6]~94                                                                                                                                                                                                 ; LCCOMB_X94_Y35_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HPS:hps|power_low_r[1]~96                                                                                                                                                                                                  ; LCCOMB_X94_Y35_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Listen:listen|LessThan0~3                                                                                                                                                                                                  ; LCCOMB_X1_Y65_N4    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Listen:listen|clk_r[2]~11                                                                                                                                                                                                  ; LCCOMB_X1_Y69_N0    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Listen:listen|sound_w~1                                                                                                                                                                                                    ; LCCOMB_X2_Y69_N10   ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Play:play|clk_r[3]~0                                                                                                                                                                                                       ; LCCOMB_X1_Y52_N18   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|byte_counter_r[0]~19                                                                                                                                                                        ; LCCOMB_X5_Y36_N4    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|data_r[8]~1                                                                                                                                                                                 ; LCCOMB_X5_Y36_N28   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|oe_r                                                                                                                                                                                        ; FF_X1_Y36_N5        ; 6       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|state_r.S_IDLE                                                                                                                                                                              ; FF_X1_Y36_N1        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|state_r.S_TRANS                                                                                                                                                                             ; FF_X1_Y36_N17       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                                                                                     ; LCCOMB_X1_Y36_N30   ; 636     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]                                                                                                                                                           ; PLL_1               ; 46      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DownSample:down_sample|cnt_r                                                                                                ; FF_X1_Y69_N29     ; 6862    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0 ; LCCOMB_X1_Y36_N12 ; 2507    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2]                                                            ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]                                                            ; PLL_1             ; 46      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|was_stalled~0 ; 4347    ;
; HPS:hps|Equal37~9                                                                                                                                ; 2307    ;
; CountFFT:count_fft|fft_cnt_r[8]                                                                                                                  ; 1116    ;
; CountFFT:count_fft|fft_cnt_r[5]                                                                                                                  ; 1057    ;
; CountFFT:count_fft|fft_cnt_r[3]                                                                                                                  ; 1041    ;
; CountFFT:count_fft|fft_cnt_r[4]                                                                                                                  ; 1031    ;
; CountFFT:count_fft|fft_cnt_r[7]                                                                                                                  ; 1014    ;
; CountFFT:count_fft|fft_cnt_r[6]                                                                                                                  ; 1012    ;
; CountFFT:count_fft|fft_cnt_r[2]                                                                                                                  ; 953     ;
; CountFFT:count_fft|fft_cnt_r[1]                                                                                                                  ; 869     ;
; CountFFT:count_fft|fft_cnt_r[0]                                                                                                                  ; 820     ;
; SW[0]~input                                                                                                                                      ; 650     ;
; comb~1                                                                                                                                           ; 636     ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0                      ; 525     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_jat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; FFT_fft_ii_0_1n1024cos.hex ; M9K_X37_Y15_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_kat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; FFT_fft_ii_0_2n1024cos.hex ; M9K_X15_Y26_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_rat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; FFT_fft_ii_0_3n1024cos.hex ; M9K_X15_Y22_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_oat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; FFT_fft_ii_0_1n1024sin.hex ; M9K_X37_Y15_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_pat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 2    ; FFT_fft_ii_0_2n1024sin.hex ; M9K_X37_Y15_N0, M9K_X15_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_qat3:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 2    ; FFT_fft_ii_0_3n1024sin.hex ; M9K_X15_Y26_N0, M9K_X15_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y32_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y26_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y30_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_C|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y27_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y31_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y25_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y29_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:\gen_M4K_Output:dat_D|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y28_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y23_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y22_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y21_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y24_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y19_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y18_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y20_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_4dp_ram:dat_B|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_acp3:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                       ; M9K_X37_Y17_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272  ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                       ; M9K_X15_Y31_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 14          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 14          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 28          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 14          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_36t:auto_generated|mac_out2                                                                                                                                                                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                    ;                            ; DSPMULT_X44_Y31_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                                                                                                                                                                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                    ;                            ; DSPMULT_X44_Y30_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X22_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X22_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X22_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X22_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X22_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_3l6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X22_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X22_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_dft_bfp:\gen_dft_2:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_4m6g:auto_generated|ded_mult_la91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X22_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 53,052 / 342,891 ( 15 % ) ;
; C16 interconnects     ; 3,137 / 10,120 ( 31 % )   ;
; C4 interconnects      ; 45,061 / 209,544 ( 22 % ) ;
; Direct links          ; 3,266 / 342,891 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 15,822 / 119,088 ( 13 % ) ;
; R24 interconnects     ; 3,297 / 9,963 ( 33 % )    ;
; R4 interconnects      ; 54,420 / 289,782 ( 19 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.89) ; Number of LABs  (Total = 2246) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 143                            ;
; 2                                           ; 79                             ;
; 3                                           ; 39                             ;
; 4                                           ; 29                             ;
; 5                                           ; 23                             ;
; 6                                           ; 25                             ;
; 7                                           ; 23                             ;
; 8                                           ; 31                             ;
; 9                                           ; 49                             ;
; 10                                          ; 42                             ;
; 11                                          ; 51                             ;
; 12                                          ; 64                             ;
; 13                                          ; 96                             ;
; 14                                          ; 132                            ;
; 15                                          ; 255                            ;
; 16                                          ; 1165                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.60) ; Number of LABs  (Total = 2246) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 906                            ;
; 1 Clock                            ; 1282                           ;
; 1 Clock enable                     ; 684                            ;
; 1 Sync. clear                      ; 79                             ;
; 1 Sync. load                       ; 88                             ;
; 2 Clock enables                    ; 563                            ;
; 2 Clocks                           ; 1                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.71) ; Number of LABs  (Total = 2246) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 98                             ;
; 2                                            ; 92                             ;
; 3                                            ; 18                             ;
; 4                                            ; 46                             ;
; 5                                            ; 10                             ;
; 6                                            ; 31                             ;
; 7                                            ; 12                             ;
; 8                                            ; 26                             ;
; 9                                            ; 16                             ;
; 10                                           ; 33                             ;
; 11                                           ; 35                             ;
; 12                                           ; 64                             ;
; 13                                           ; 55                             ;
; 14                                           ; 90                             ;
; 15                                           ; 139                            ;
; 16                                           ; 562                            ;
; 17                                           ; 126                            ;
; 18                                           ; 337                            ;
; 19                                           ; 93                             ;
; 20                                           ; 56                             ;
; 21                                           ; 22                             ;
; 22                                           ; 16                             ;
; 23                                           ; 13                             ;
; 24                                           ; 19                             ;
; 25                                           ; 20                             ;
; 26                                           ; 28                             ;
; 27                                           ; 17                             ;
; 28                                           ; 27                             ;
; 29                                           ; 23                             ;
; 30                                           ; 19                             ;
; 31                                           ; 15                             ;
; 32                                           ; 86                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.07) ; Number of LABs  (Total = 2246) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 204                            ;
; 2                                               ; 153                            ;
; 3                                               ; 174                            ;
; 4                                               ; 429                            ;
; 5                                               ; 255                            ;
; 6                                               ; 174                            ;
; 7                                               ; 160                            ;
; 8                                               ; 174                            ;
; 9                                               ; 149                            ;
; 10                                              ; 107                            ;
; 11                                              ; 61                             ;
; 12                                              ; 47                             ;
; 13                                              ; 27                             ;
; 14                                              ; 23                             ;
; 15                                              ; 19                             ;
; 16                                              ; 69                             ;
; 17                                              ; 6                              ;
; 18                                              ; 8                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 1                              ;
; 24                                              ; 1                              ;
; 25                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 21.90) ; Number of LABs  (Total = 2246) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 21                             ;
; 3                                            ; 47                             ;
; 4                                            ; 91                             ;
; 5                                            ; 34                             ;
; 6                                            ; 53                             ;
; 7                                            ; 66                             ;
; 8                                            ; 33                             ;
; 9                                            ; 37                             ;
; 10                                           ; 40                             ;
; 11                                           ; 36                             ;
; 12                                           ; 27                             ;
; 13                                           ; 40                             ;
; 14                                           ; 38                             ;
; 15                                           ; 21                             ;
; 16                                           ; 47                             ;
; 17                                           ; 24                             ;
; 18                                           ; 57                             ;
; 19                                           ; 59                             ;
; 20                                           ; 84                             ;
; 21                                           ; 59                             ;
; 22                                           ; 101                            ;
; 23                                           ; 95                             ;
; 24                                           ; 65                             ;
; 25                                           ; 77                             ;
; 26                                           ; 66                             ;
; 27                                           ; 85                             ;
; 28                                           ; 82                             ;
; 29                                           ; 78                             ;
; 30                                           ; 212                            ;
; 31                                           ; 121                            ;
; 32                                           ; 93                             ;
; 33                                           ; 98                             ;
; 34                                           ; 42                             ;
; 35                                           ; 50                             ;
; 36                                           ; 39                             ;
; 37                                           ; 15                             ;
; 38                                           ; 11                             ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ; 78 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ; 78 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                                       ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 480          ; 480          ; 0            ; 0            ; 518       ; 480          ; 0            ; 0            ; 0            ; 0            ; 122          ; 73           ; 0            ; 0            ; 0            ; 0            ; 213          ; 73           ; 0            ; 213          ; 0            ; 0            ; 73           ; 0            ; 518       ; 518       ; 518       ; 446          ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 518          ; 38           ; 38           ; 518          ; 518          ; 0         ; 38           ; 518          ; 518          ; 518          ; 518          ; 396          ; 445          ; 518          ; 518          ; 518          ; 518          ; 305          ; 445          ; 518          ; 305          ; 518          ; 518          ; 445          ; 518          ; 0         ; 0         ; 0         ; 72           ; 518          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; CLOCK2_50          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENETCLK_25         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_BLON           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_EN             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_ON             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_RS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_RW             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; UART_CTS           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; UART_RTS           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_WP_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_BLANK_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_HS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_SYNC_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_VS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_DACDAT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_XCK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SCLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; I2C_SCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_GTX_CLK      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_INT_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_MDIO         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_RX_CLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[2]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[3]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_EN        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_ER        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET0_LINK100      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_INT_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDC          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_MDIO         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RST_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_RX_CLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_COL       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CRS       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_ER        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_CLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[2]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[3]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_EN        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_ER        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; ENET1_LINK100      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; TD_VS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_ADDR[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_CS_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_WR_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_RD_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_INT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; IRDA_RXD           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[13]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[14]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[15]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[16]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[17]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[18]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[19]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_CE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_LB_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_OE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_UB_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_WE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[16]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[17]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[18]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[19]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[20]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[21]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[22]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_CE_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_OE_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_RST_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_RY              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_WP_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN0        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_P1     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT0       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PS2_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PS2_DAT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PS2_CLK2           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PS2_DAT2           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_CMD             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SDAT       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[8]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[9]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[10]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[11]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[12]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[13]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[14]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[15]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[16]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[17]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[18]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[19]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[20]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[21]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[22]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[23]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[24]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[25]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[26]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[27]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[28]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[29]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[30]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[31]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_ADCLRCK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_BCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_DACLRCK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; I2C_SDAT           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[18]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[19]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[20]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[21]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[22]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[23]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[24]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[25]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[26]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[27]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[28]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[29]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[30]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[31]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[32]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[33]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[34]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[35]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_P1(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P1(n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2(n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[10](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                    ;
+---------------------------------------+----------------------+-------------------+
; Source Clock(s)                       ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------------+----------------------+-------------------+
; I/O                                   ; AUD_BCLK             ; 29.9              ;
; AUD_BCLK,I/O                          ; AUD_BCLK             ; 25.2              ;
; AUD_BCLK,core|pll|sd1|pll7|clk[3]     ; AUD_BCLK             ; 5.6               ;
; AUD_BCLK,core|pll|sd1|pll7|clk[3],I/O ; AUD_BCLK,AUD_ADCLRCK ; 1.9               ;
+---------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                  ;
+------------------------------+-----------------------------+-------------------+
; Source Register              ; Destination Register        ; Delay Added in ns ;
+------------------------------+-----------------------------+-------------------+
; AUD_ADCLRCK                  ; Listen:listen|state_r       ; 3.202             ;
; SetCodec:init|cnt_r[0]       ; Play:play|clk_r[1]          ; 2.955             ;
; SetCodec:init|cnt_r[2]       ; Play:play|clk_r[1]          ; 2.916             ;
; SetCodec:init|cnt_r[1]       ; Play:play|clk_r[1]          ; 2.916             ;
; Debounce:reset|o_debounced_r ; Play:play|clk_r[1]          ; 2.916             ;
; SW[0]                        ; HPS:hps|note_r[18]          ; 1.911             ;
; Listen:listen|sound_r[10]    ; Listen:listen|sound_r[11]   ; 1.486             ;
; Listen:listen|state_r        ; Listen:listen|sound_r[11]   ; 1.486             ;
; Listen:listen|sound_r[11]    ; Listen:listen|sound_r[12]   ; 1.457             ;
; Listen:listen|sound_r[14]    ; Listen:listen|sound_r[15]   ; 1.343             ;
; Listen:listen|sound_r[13]    ; Listen:listen|sound_r[14]   ; 1.343             ;
; Listen:listen|sound_r[12]    ; Listen:listen|sound_r[13]   ; 1.343             ;
; Listen:listen|sound_r[9]     ; Listen:listen|sound_r[10]   ; 1.343             ;
; Listen:listen|sound_r[8]     ; Listen:listen|sound_r[9]    ; 1.343             ;
; Listen:listen|sound_r[7]     ; Listen:listen|sound_r[8]    ; 1.343             ;
; Listen:listen|sound_r[6]     ; Listen:listen|sound_r[7]    ; 1.343             ;
; Listen:listen|sound_r[5]     ; Listen:listen|sound_r[6]    ; 1.343             ;
; Listen:listen|sound_r[4]     ; Listen:listen|sound_r[5]    ; 1.343             ;
; Listen:listen|sound_r[3]     ; Listen:listen|sound_r[4]    ; 1.343             ;
; Listen:listen|sound_r[2]     ; Listen:listen|sound_r[3]    ; 1.343             ;
; AUD_ADCDAT                   ; Listen:listen|sound_r[0]    ; 1.343             ;
; Listen:listen|sound_r[0]     ; Listen:listen|sound_r[1]    ; 1.343             ;
; Listen:listen|sound_r[1]     ; Listen:listen|sound_r[2]    ; 1.343             ;
; AUD_BCLK                     ; Debounce:reset|counter_r[0] ; 1.338             ;
; Listen:listen|clk_r[9]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[8]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[7]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[6]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[5]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[4]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[2]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[1]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[0]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[3]       ; Listen:listen|clk_r[10]     ; 1.185             ;
; Listen:listen|clk_r[10]      ; Listen:listen|clk_r[10]     ; 1.185             ;
+------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" has been set to clock3 File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Info (15535): Implemented PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" as Cyclone IV E PLL type File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2] port File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 500, and phase shift of 0 degrees (0 ps) for easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] port File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 38 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "HSMC_CLKIN_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P1(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 127
    Warning (176118): Pin "HSMC_CLKIN_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P2(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 128
    Warning (176118): Pin "HSMC_CLKOUT_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P1(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 130
    Warning (176118): Pin "HSMC_CLKOUT_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P2(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 131
    Warning (176118): Pin "HSMC_RX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[0](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[1](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[2](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[3](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[4](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[5](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[6](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[7](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[8](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[9](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_TX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[0](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[1](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[2](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[3](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[4](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[5](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[6](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[7](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[8](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[9](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[10](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[11](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[12](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[13](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[14](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[15](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_TX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[16](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 135
    Warning (176118): Pin "HSMC_RX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[10](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[11](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[12](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[13](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[14](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[15](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
    Warning (176118): Pin "HSMC_RX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[16](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 134
Info (332104): Reading SDC File: 'qsys/easy/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_115.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {core|pll|sd1|pll7|inclk[0]} -divide_by 25 -multiply_by 6 -duty_cycle 50.00 -name {core|pll|sd1|pll7|clk[2]} {core|pll|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {core|pll|sd1|pll7|inclk[0]} -divide_by 500 -duty_cycle 50.00 -name {core|pll|sd1|pll7|clk[3]} {core|pll|sd1|pll7|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE2_115.sdc(8): CLOCK50 could not be matched with a clock File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 8
Warning (332049): Ignored set_input_delay at DE2_115.sdc(8): Argument -clock is not an object ID File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 8
    Info (332050): set_input_delay 0 -clock CLOCK50 [all_inputs] File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 8
Warning (332049): Ignored set_output_delay at DE2_115.sdc(9): Argument -clock is not an object ID File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 9
    Info (332050): set_output_delay 0 -clock CLOCK50 [all_outputs] File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 9
Info (332104): Reading SDC File: '/home/quartus/nios/DE2_115/db/ip/easy/submodules/altera_reset_controller.sdc'
Warning (332060): Node: DownSample:down_sample|cnt_r was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|at_source_data[21] is being clocked by DownSample:down_sample|cnt_r
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111): 31250.000  AUD_ADCLRCK
    Info (332111):   83.000     AUD_BCLK
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   83.333 core|pll|sd1|pll7|clk[2]
    Info (332111): 10000.000 core|pll|sd1|pll7|clk[3]
Info (176353): Automatically promoted node easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1) File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] (placed in counter C2 of PLL_1) File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node DownSample:down_sample|cnt_r  File: /home/quartus/nios/DE2_115/src/DownSample.sv Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DownSample:down_sample|cnt_r~0 File: /home/quartus/nios/DE2_115/src/DownSample.sv Line: 20
Info (176353): Automatically promoted node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|Add0~0  File: /home/quartus/altera/15.1/quartus/libraries/vhdl/synopsys/ieee/syn_arit.vhd Line: 845
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_s2_cur.WAIT_FOR_LPP_INPUT File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 236
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|fft_s2_cur.LPP_C_OUTPUT File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 236
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[0] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[1] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[2] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[3] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[4] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[5] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[6] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176357): Destination node FFT:fft|FFT_fft_ii_0:fft_ii_0|asj_fft_sglstream:asj_fft_sglstream_inst|lpp_count_offset[7] File: /home/quartus/nios/DE2_115/FFT/synthesis/submodules/asj_fft_sglstream.vhd Line: 1893
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" output port clk[2] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:25
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:35
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 75% of the available device resources in the region that extends from location X69_Y37 to location X80_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:04:07
Info (11888): Total time spent on timing analysis during the Fitter is 97.32 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 163 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 3
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 4
    Info (169178): Pin ENETCLK_25 uses I/O standard 3.3-V LVTTL at A14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 5
    Info (169178): Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AH14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 6
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 27
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 28
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 37
    Info (169178): Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 71
    Info (169178): Pin ENET1_LINK100 uses I/O standard 3.3-V LVTTL at D13 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 87
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 88
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 89
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at E5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 90
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 92
    Info (169178): Pin OTG_INT uses I/O standard 3.3-V LVTTL at D5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 98
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at Y15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 100
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 123
    Info (169178): Pin HSMC_CLKIN0 uses I/O standard 3.3-V LVTTL at AH15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 129
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 30
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 31
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 32
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 33
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 35
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169178): Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at E14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 53
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169178): Pin EX_IO[0] uses I/O standard 3.3-V LVTTL at J10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[1] uses I/O standard 3.3-V LVTTL at J14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[2] uses I/O standard 3.3-V LVTTL at H13 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[3] uses I/O standard 3.3-V LVTTL at H14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[4] uses I/O standard 3.3-V LVTTL at F14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[5] uses I/O standard 3.3-V LVTTL at E10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin EX_IO[6] uses I/O standard 3.3-V LVTTL at D9 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 48
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 55
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 2
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 46
Warning (169064): Following 140 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 21
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 30
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 31
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 32
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 33
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 35
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169065): Pin EEP_I2C_SDAT has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 53
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 93
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 107
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 113
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 120
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 133
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 133
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 133
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 133
    Info (169065): Pin EX_IO[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin EX_IO[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 137
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 48
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin GPIO[0] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[1] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[2] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[3] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[4] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[5] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[6] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[7] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[8] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[9] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[10] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[11] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[12] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[13] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[14] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[15] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[16] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[17] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 126
Info (144001): Generated suppressed messages file /home/quartus/nios/DE2_115/output_files/DE2_115.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 89 warnings
    Info: Peak virtual memory: 2044 megabytes
    Info: Processing ended: Sat Jan 23 19:55:00 2016
    Info: Elapsed time: 00:05:58
    Info: Total CPU time (on all processors): 00:07:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/quartus/nios/DE2_115/output_files/DE2_115.fit.smsg.


