Timing Analyzer report for designtemplate
Wed Jan 17 13:41:12 2007
Version 5.1 Build 176 10/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK_Y'
  6. tco
  7. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                         ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------------------------+---------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                                         ; To                              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------------------------+---------------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 14.500 ns                        ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGA_Z                          ; CLK_Y      ; --       ; 0            ;
; Clock Setup: 'CLK_Y'         ; N/A   ; None          ; 76.92 MHz ( period = 13.000 ns ) ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                               ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                                              ;                                 ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------------------------+---------------------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EPM7128SLC84-7     ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK_Y           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK_Y'                                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 125.00 MHz ( period = 8.000 ns )                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; CLK_Y      ; CLK_Y    ; None                        ; None                      ; 4.000 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                 ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                    ;
+-------+--------------+------------+--------------------------------------------------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To     ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+--------+------------+
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGG_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGG_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGG_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGG_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGF_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGF_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGF_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGF_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGE_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGE_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGE_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGE_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGD_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGD_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGD_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGD_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGC_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGC_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGC_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGC_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGB_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGB_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGB_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGB_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0] ; SEGA_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1] ; SEGA_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2] ; SEGA_Z ; CLK_Y      ;
; N/A   ; None         ; 14.500 ns  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3] ; SEGA_Z ; CLK_Y      ;
+-------+--------------+------------+--------------------------------------------------------------+--------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Wed Jan 17 13:41:11 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off designtemplate -c designtemplate
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK_Y" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "INT_CLK_GEN:UC1|CLK_1HZ_Z" as buffer
Info: Clock "CLK_Y" has Internal fmax of 76.92 MHz between source register "INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]" and destination register "INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]" (period= 13.0 ns)
    Info: + Longest register to register delay is 9.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC1; Fanout = 35; REG Node = 'INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]'
        Info: 2: + IC(1.000 ns) + CELL(4.000 ns) = 5.000 ns; Loc. = LC12; Fanout = 1; COMB Node = 'INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59'
        Info: 3: + IC(1.000 ns) + CELL(3.000 ns) = 9.000 ns; Loc. = LC13; Fanout = 13; REG Node = 'INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]'
        Info: Total cell delay = 7.000 ns ( 77.78 % )
        Info: Total interconnect delay = 2.000 ns ( 22.22 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK_Y" to destination register is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(1.500 ns) = 1.500 ns; Loc. = PIN_83; Fanout = 26; CLK Node = 'CLK_Y'
            Info: 2: + IC(0.000 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC13; Fanout = 13; REG Node = 'INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]'
            Info: Total cell delay = 1.500 ns ( 100.00 % )
        Info: - Longest clock path from clock "CLK_Y" to source register is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(1.500 ns) = 1.500 ns; Loc. = PIN_83; Fanout = 26; CLK Node = 'CLK_Y'
            Info: 2: + IC(0.000 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC1; Fanout = 35; REG Node = 'INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]'
            Info: Total cell delay = 1.500 ns ( 100.00 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Micro setup delay of destination is 3.000 ns
Info: tco from clock "CLK_Y" to destination pin "SEGG_Z" through register "lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]" is 14.500 ns
    Info: + Longest clock path from clock "CLK_Y" to source register is 6.500 ns
        Info: 1: + IC(0.000 ns) + CELL(1.500 ns) = 1.500 ns; Loc. = PIN_83; Fanout = 26; CLK Node = 'CLK_Y'
        Info: 2: + IC(0.000 ns) + CELL(1.000 ns) = 2.500 ns; Loc. = LC32; Fanout = 4; REG Node = 'INT_CLK_GEN:UC1|CLK_1HZ_Z'
        Info: 3: + IC(1.000 ns) + CELL(3.000 ns) = 6.500 ns; Loc. = LC19; Fanout = 16; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]'
        Info: Total cell delay = 5.500 ns ( 84.62 % )
        Info: Total interconnect delay = 1.000 ns ( 15.38 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Longest register to pin delay is 7.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC19; Fanout = 16; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]'
        Info: 2: + IC(1.000 ns) + CELL(4.000 ns) = 5.000 ns; Loc. = LC104; Fanout = 1; COMB Node = 'BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79'
        Info: 3: + IC(0.000 ns) + CELL(2.000 ns) = 7.000 ns; Loc. = PIN_67; Fanout = 0; PIN Node = 'SEGG_Z'
        Info: Total cell delay = 6.000 ns ( 85.71 % )
        Info: Total interconnect delay = 1.000 ns ( 14.29 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Processing ended: Wed Jan 17 13:41:12 2007
    Info: Elapsed time: 00:00:01


