\section{Pipeline}
Il processore \textbf{pipeline} si organizza (al livello logico) più moduli in grado eseguire le
fasi di fetch, decode ed execute sfruttando il parallelismo di tipo temporale.

Come già anticipato nel capitolo \ref{ch: parallelismo}, una volta che riusciamo a far lavorare
tutti i moduli contemporaneamente andiamo \emph{a regime} e questo ci permette di ottenere un
risultato di un'istruzione ogni ciclo di clock.

Chiariamo che anche il processore single cycle esegue termina un'istruzione per ogni ciclo di clock
ma ha un ciclo di clock più lungo. Semplificando, dividiamo un processore pipeline in tre moduli,
uno per il fetch, uno per il decode e uno per l'execute e supponiamo che tutti e tre impieghino lo
stesso tempo per terminare.

Così facendo possiamo immaginarci di ridurre il ciclo di clock ad $1 / 3$ del ciclo di clock di un
processore single cycle.

Questo tipo di architettura porta con se delle complicazioni legati principalmente alla separazione
dei moduli e all'introduzione del parallelismo.
\begin{itemize}
	\item Ci sono più stadi che nello specifico sono, fetch, decode, execute, passaggio dalla
	      memoria e fase di \emph{write back} in cui andiamo a scrivere i risultati dell'esecuzione
	      nei registri.
	\item Possono esserci \textbf{dipendenze} tra i dati. Per esempio se andiamo ad eseguire se
	      abbiamo un'istruzione \verb|CMP| seguita da una \verb|BEQ|, dobbiamo andare a settare
	      i flags di condizione prima che avvenga la decodifica dell'istruzione \verb|BEQ|.
\end{itemize}
In un processore pipeline abbiamo di nuovo la memoria istruzioni e la memoria dati separate ma,
similmente al processore multi-cycle, abbiamo diverse zone del circuito separate da registri.
\begin{center}
	\includesvg[inkscapelatex=false, scale=0.7] {circuiti/pipeline.svg}
\end{center}
Come possiamo vedere dall'immagine, i registri colorati servono proprio separare le varie fasi di
elaborazione.

Nell'immagine manca l'unità di controllo che è molto più complessa rispetto a quella vista in
precedenza e gioca un ruolo chiave per il funzionamento corretto del processore pipeline.

\subsection{Dipendenze}
Si ha un problema di \textbf{dipendenza} tra le istruzioni quando una certa unità deve leggere un
dato che ancora non è stato prodotto da un'altra unità. Tale dipendenza prende il nome di
\textbf{Read After Write}, la quale ci dice che dobbiamo leggere solo dopo aver scritto il dato
corretto. Questo tipo di dipendenza si verifica ad esempio con istruzioni di tipo condizionale,
come ad esempio
\begin{minted}{gas}
cmp r1, r2
beq end
\end{minted}
Nel caso single cycle, l'esecuzione delle due istruzioni viene iniziata e terminata in due cicli di
clock differenti. In questo modo non si creano situazioni di dipendenza poiché tutto quello che
deve leggere l'istruzione \verb|beq| è stato già scritto al ciclo di clock precedente.
\begin{center}
	\includesvg[inkscapelatex=false, scale=0.8] {circuiti/dipendenze1.svg}
\end{center}
Se non facessimo le opportune modifiche, nel caso pipeline incapperemmo in un problema di
dipendenze non soddisfatte. Se eseguissimo le stesse istruzioni in processore pipeline avremmo una
situazione di questo tipo
\begin{center}
	\includesvg[inkscapelatex=false, scale=0.8] {circuiti/dipendenze2.svg}
\end{center}
Come possiamo vedere, durante il secondo ciclo clock ci ritroviamo in una situazione in cui
vogliamo decodificare l'istruzione \verb|beq| ma la \verb|cmp| non ha ancora scritto i flag
necessari, che invece andrà a scrivere alla fine del ciclo di clock.

Le due principali soluzioni sono il \textbf{forwarding} e creare situazioni di \textbf{stallo}.
Dato che i flag in uscita dalla ALU vengono scritti nel registro \verb|CPSR| e solo al giro di
clock successivo verrebbero trasmessi all'unità di controllo per effettuare correttamente la fase
di decodifica, potremmo creare un collegamento che manda l'uscita della ALU direttamente all'unità
di controllo gestendo le due casistiche tramite un multiplexer.

Il forwarding complica un po' il circuito ed è per questo che si è pensato di provocare degli
stalli. Uno stallo è uno \textbf{stop} momentaneo del funzionamento del pipeline nel momento in
cui, in un certo stadio, produciamo qualcosa di necessario ad uno degli stadi precedenti per
funzionare correttamente.

\subsubsection{Stalli}
In sostanza blocchiamo il passaggio del risultato da un certo stadio al successivo finché non
abbiamo scritto le informazioni necessarie nello stadio che ne ha bisogno. Nel frattempo gli stadi
in attesa ricevono un segnale \verb|WE| a 0 impedendo quindi di andare avanti nel processo,
rallentando tutta la catena.
\begin{center}
	\includesvg[inkscapelatex=false, scale=0.8] {circuiti/stallo.svg}
\end{center}
In questo caso blocchiamo l'istruzione \verb|beq| nello stadio di fetch poiché, per eseguire una
decodifica corretta abbiamo bisogno che i flag di condizione siano scritti correttamente.

Per riuscire ad implementare gli stalli si aggiunge un modulo detta \textbf{hazard unit} che
gestisce, un po' come l'unità di controllo, i segnali di \verb|WE| e bit di controllo appositamente
nei casi di stallo. L'hazard unit ci è utile anche per implementare del forwarding come nel caso in
cui volessimo eseguire il seguente codice
\begin{minted}{gas}
ldr r0, [r1]
add r1, r0, r2
\end{minted}
avremmo una dipendenza tra le due istruzioni poiché per eseguire la \verb|add| dovremmo aspettare
che il valore \verb|r0| sia stato caricato e scritto nel modulo \verb|REG|. Come possiamo notare
dallo schema del processore pipeline, dal momento in cui ricaviamo il valore di \verb|r0| dalla
memoria dati a quando lo andiamo a scrivere in \verb|REG| passano diversi cicli di clock.

Quello che possiamo fare, aiutandoci con l'hazard unit è inviare il valore \verb|r0| direttamente
ad uno degli ingressi della ALU permettendoci così di eseguire la \verb|add| un ciclo di clock in
anticipo.

\begin{tcolorbox}
	Possiamo quindi dire che il processore pipeline è riceve i segnali in modo ritardato dall'unità
	di controllo, poiché ogni volta questi devono attraversare i vari registri. Una volta
	attraversato un registro, i segnali diventano disponibili alla parte successiva al registro.
\end{tcolorbox}

Considerando ancora l'esempio appena fatto l'operazione \verb|beq| è subito dopo \verb|cmp| ma, in
generale potrebbe essere eseguita più avanti. A seconda dei casi potremmo aver bisogno di provocare
uno stallo o meno.

Se per esempio dopo la \verb|cmp| avremmo delle semplici operazioni aritmetiche non sarebbe
necessario uno stallo poiché i flags sarebbero già stati scritti e una volta arrivato il momento di
eseguire la \verb|beq| avremmo già tutto ciò che ci serve.

Questo tipo di ottimizzazioni possono essere fatte sia dal programmatore che dal compilatore che,
tramite alcune regole, cambia l'ordine delle istruzioni, senza alterare la semantica del programma,
in modo da evitare il più possibile gli stalli e non sprecare cicli di clock. Il codice
\begin{minted}{gas}
mov r0, #0
cmp r1, r2
beq end
\end{minted}
è equivalente a
\begin{minted}{gas}
cmp r1, r2
mov r0, #0
beq end
\end{minted}
ma nel primo caso creiamo uno stallo e nel secondo caso no. Per capire se possiamo cambiare
l'ordine di alcune istruzioni consideriamo un insieme di due istruzioni \verb|istr1| e \verb|istr2|
e consideriamo
\begin{gather*}
	R_1 = \{ \text{registri letti da istr1} \} \\
	W_1 = \{ \text{registri scritti da istr1} \} \\
	R_2 = \{ \text{registri letti da istr2} \} \\
	W_2 = \{ \text{registri scritti da istr2} \}
\end{gather*}
Possiamo invertire l'ordine di esecuzione di \verb|istr1| e \verb|istr2| senza alterare la
semantica del programma se e solo se valgono le seguenti tre regole
\begin{gather*}
	R_1 \cap W_2 = \emptyset \\
	W_1 \cap R_2 = \emptyset \\
	W_1 \cap W_2 = \emptyset
\end{gather*}
In genere i compilatori sono in grado di effettuare queste ottimizzazioni in modo da evitare, per
quanto possibile gli stalli.