Fitter report for an108_adda_vga_test
Tue Mar 20 17:42:55 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. |top|da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 20 17:42:55 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; an108_adda_vga_test                         ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 348 / 6,272 ( 6 % )                         ;
;     Total combinational functions  ; 301 / 6,272 ( 5 % )                         ;
;     Dedicated logic registers      ; 229 / 6,272 ( 4 % )                         ;
; Total registers                    ; 229                                         ;
; Total pins                         ; 38 / 180 ( 21 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 12,288 / 276,480 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 2 / 2 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 639 ) ; 0.00 % ( 0 / 639 )         ; 0.00 % ( 0 / 639 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 639 ) ; 0.00 % ( 0 / 639 )         ; 0.00 % ( 0 / 639 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 624 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/intel_project/AX301/demo/23_an108_adda_vga_test/output_files/an108_adda_vga_test.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 348 / 6,272 ( 6 % )      ;
;     -- Combinational with no register       ; 119                      ;
;     -- Register only                        ; 47                       ;
;     -- Combinational with a register        ; 182                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 93                       ;
;     -- 3 input functions                    ; 23                       ;
;     -- <=2 input functions                  ; 185                      ;
;     -- Register only                        ; 47                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 155                      ;
;     -- arithmetic mode                      ; 146                      ;
;                                             ;                          ;
; Total registers*                            ; 229 / 7,124 ( 3 % )      ;
;     -- Dedicated logic registers            ; 229 / 6,272 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 34 / 392 ( 9 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 38 / 180 ( 21 % )        ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 12,288 / 276,480 ( 4 % ) ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 2 / 2 ( 100 % )          ;
; Global signals                              ; 4                        ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.9% / 0.9%       ;
; Peak interconnect usage (total/H/V)         ; 1.3% / 1.4% / 1.2%       ;
; Maximum fan-out                             ; 168                      ;
; Highest non-global fan-out                  ; 147                      ;
; Total fan-out                               ; 1717                     ;
; Average fan-out                             ; 2.59                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 348 / 6272 ( 6 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 119                ; 0                              ;
;     -- Register only                        ; 47                 ; 0                              ;
;     -- Combinational with a register        ; 182                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 93                 ; 0                              ;
;     -- 3 input functions                    ; 23                 ; 0                              ;
;     -- <=2 input functions                  ; 185                ; 0                              ;
;     -- Register only                        ; 47                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 155                ; 0                              ;
;     -- arithmetic mode                      ; 146                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 229                ; 0                              ;
;     -- Dedicated logic registers            ; 229 / 6272 ( 4 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 34 / 392 ( 9 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 38                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 12288              ; 0                              ;
; Total RAM block bits                        ; 18432              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 2 / 2 ( 100 % )                ;
; M9K                                         ; 2 / 30 ( 6 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )     ; 3 / 12 ( 25 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 234                ; 2                              ;
;     -- Registered Input Connections         ; 230                ; 0                              ;
;     -- Output Connections                   ; 2                  ; 234                            ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1712               ; 246                            ;
;     -- Registered Connections               ; 856                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 236                            ;
;     -- hard_block:auto_generated_inst       ; 236                ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 10                 ; 2                              ;
;     -- Output Ports                         ; 28                 ; 3                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ad9280_data[0] ; T5    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[1] ; R4    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[2] ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[3] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[4] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[5] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[6] ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad9280_data[7] ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk            ; E1    ; 1        ; 0            ; 11           ; 7            ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n          ; N13   ; 5        ; 34           ; 2            ; 21           ; 147                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad9280_clk     ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_clk     ; T13   ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[0] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[1] ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[2] ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[3] ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[4] ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[5] ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[6] ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad9708_data[7] ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[0]   ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[1]   ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[2]   ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[3]   ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[4]   ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[0]   ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[1]   ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[2]   ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[3]   ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[4]   ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[5]   ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_hs     ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[0]   ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[1]   ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[2]   ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[3]   ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[4]   ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_vs     ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 2        ; 6 / 19 ( 32 % )  ; 3.3V          ; --           ;
; 3        ; 11 / 26 ( 42 % ) ; 3.3V          ; --           ;
; 4        ; 11 / 27 ( 41 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 26 ( 15 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; vga_out_b[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; vga_out_b[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; vga_out_b[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; vga_out_b[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; vga_out_g[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; vga_out_b[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; vga_out_g[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; vga_out_g[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; vga_out_g[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; vga_out_r[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; vga_out_r[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; vga_out_g[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; vga_out_r[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; vga_out_r[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; vga_out_hs                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; vga_out_r[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; vga_out_g[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; ad9280_clk                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; ad9280_data[7]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; vga_out_vs                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; ad9280_data[5]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; ad9280_data[3]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; ad9280_data[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; ad9708_data[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; ad9708_data[3]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; ad9708_data[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; ad9708_data[7]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; ad9280_data[6]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; ad9280_data[4]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; ad9280_data[2]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; ad9280_data[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; ad9708_data[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; ad9708_data[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; ad9708_data[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; ad9708_data[6]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; ad9708_clk                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 ; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; adda_pll_m0|altpll_component|auto_generated|pll1                                 ; video_pll_m0|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                           ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                           ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                               ; --                                                                                  ;
; Switchover type               ; --                                                                               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                         ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                               ; --                                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                         ; 50.0 MHz                                                                            ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                       ; 650.0 MHz                                                                           ;
; VCO post scale K counter      ; --                                                                               ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                             ; Auto                                                                                ;
; VCO phase shift step          ; 100 ps                                                                           ; 192 ps                                                                              ;
; VCO multiply                  ; --                                                                               ; --                                                                                  ;
; VCO divide                    ; --                                                                               ; --                                                                                  ;
; Freq min lock                 ; 24.01 MHz                                                                        ; 23.08 MHz                                                                           ;
; Freq max lock                 ; 52.02 MHz                                                                        ; 50.02 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                                ; 0                                                                                   ;
; M Initial                     ; 1                                                                                ; 1                                                                                   ;
; M value                       ; 25                                                                               ; 13                                                                                  ;
; N value                       ; 1                                                                                ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                                        ; setting 1                                                                           ;
; Loop filter resistance        ; setting 27                                                                       ; setting 27                                                                          ;
; Loop filter capacitance       ; setting 0                                                                        ; setting 0                                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                               ; 680 kHz to 980 kHz                                                                  ;
; Bandwidth type                ; Medium                                                                           ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                              ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                               ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                              ; Off                                                                                 ;
; PLL location                  ; PLL_1                                                                            ; PLL_2                                                                               ;
; Inclk0 signal                 ; clk                                                                              ; clk                                                                                 ;
; Inclk1 signal                 ; --                                                                               ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ; Global Clock                                                                        ;
; Inclk1 signal type            ; --                                                                               ; --                                                                                  ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[0]    ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 4.50 (100 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; adda_pll_m0|altpll_component|auto_generated|pll1|clk[0]  ;
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[1]    ; clock1       ; 25   ; 39  ; 32.05 MHz        ; 0 (0 ps)    ; 1.15 (100 ps)    ; 50/50      ; C1      ; 39            ; 20/19 Odd  ; --            ; 1       ; 0       ; adda_pll_m0|altpll_component|auto_generated|pll1|clk[1]  ;
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 13   ; 10  ; 65.0 MHz         ; 0 (0 ps)    ; 4.50 (192 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; ad9280_clk     ; Missing drive strength ;
; ad9708_data[0] ; Missing drive strength ;
; ad9708_data[1] ; Missing drive strength ;
; ad9708_data[2] ; Missing drive strength ;
; ad9708_data[3] ; Missing drive strength ;
; ad9708_data[4] ; Missing drive strength ;
; ad9708_data[5] ; Missing drive strength ;
; ad9708_data[6] ; Missing drive strength ;
; ad9708_data[7] ; Missing drive strength ;
; ad9708_clk     ; Missing drive strength ;
; vga_out_hs     ; Missing drive strength ;
; vga_out_vs     ; Missing drive strength ;
; vga_out_r[0]   ; Missing drive strength ;
; vga_out_r[1]   ; Missing drive strength ;
; vga_out_r[2]   ; Missing drive strength ;
; vga_out_r[3]   ; Missing drive strength ;
; vga_out_r[4]   ; Missing drive strength ;
; vga_out_g[0]   ; Missing drive strength ;
; vga_out_g[1]   ; Missing drive strength ;
; vga_out_g[2]   ; Missing drive strength ;
; vga_out_g[3]   ; Missing drive strength ;
; vga_out_g[4]   ; Missing drive strength ;
; vga_out_g[5]   ; Missing drive strength ;
; vga_out_b[0]   ; Missing drive strength ;
; vga_out_b[1]   ; Missing drive strength ;
; vga_out_b[2]   ; Missing drive strength ;
; vga_out_b[3]   ; Missing drive strength ;
; vga_out_b[4]   ; Missing drive strength ;
+----------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Entity Name      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |top                                         ; 348 (9)     ; 229 (9)                   ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 38   ; 0            ; 119 (0)      ; 47 (0)            ; 182 (9)          ; |top                                                                                                              ; top              ; work         ;
;    |ad9280_sample:ad9280_sample_m0|          ; 82 (82)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 7 (7)             ; 46 (46)          ; |top|ad9280_sample:ad9280_sample_m0                                                                               ; ad9280_sample    ; work         ;
;    |adda_pll:adda_pll_m0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|adda_pll:adda_pll_m0                                                                                         ; adda_pll         ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|adda_pll:adda_pll_m0|altpll:altpll_component                                                                 ; altpll           ; work         ;
;          |adda_pll_altpll:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated                                  ; adda_pll_altpll  ; work         ;
;    |color_bar:color_bar_m0|                  ; 79 (79)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 2 (2)             ; 44 (44)          ; |top|color_bar:color_bar_m0                                                                                       ; color_bar        ; work         ;
;    |da_rom:da_rom_m0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|da_rom:da_rom_m0                                                                                             ; da_rom           ; work         ;
;       |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|da_rom:da_rom_m0|altsyncram:altsyncram_component                                                             ; altsyncram       ; work         ;
;          |altsyncram_u291:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated                              ; altsyncram_u291  ; work         ;
;    |grid_display:grid_display_m0|            ; 82 (45)     ; 52 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (28)      ; 12 (1)            ; 41 (16)          ; |top|grid_display:grid_display_m0                                                                                 ; grid_display     ; work         ;
;       |timing_gen_xy:timing_gen_xy_m0|       ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 25 (25)          ; |top|grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0                                                  ; timing_gen_xy    ; work         ;
;    |video_pll:video_pll_m0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0                                                                                       ; video_pll        ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0|altpll:altpll_component                                                               ; altpll           ; work         ;
;          |video_pll_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated                               ; video_pll_altpll ; work         ;
;    |wav_display:wav_display_m0|              ; 98 (55)     ; 69 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (27)      ; 26 (10)           ; 44 (18)          ; |top|wav_display:wav_display_m0                                                                                   ; wav_display      ; work         ;
;       |dpram1024x8:buffer|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer                                                                ; dpram1024x8      ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component                                ; altsyncram       ; work         ;
;             |altsyncram_8bk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated ; altsyncram_8bk1  ; work         ;
;       |timing_gen_xy:timing_gen_xy_m0|       ; 43 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 26 (26)          ; |top|wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0                                                    ; timing_gen_xy    ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; ad9280_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad9708_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_hs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_vs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad9280_data[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad9280_data[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad9280_data[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad9280_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad9280_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad9280_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad9280_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad9280_data[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                          ;                   ;         ;
; rst_n                                                                        ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[0]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[1]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[2]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[3]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[4]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[5]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[6]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[7]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[8]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[9]                          ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[0]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|state.S_SAMPLE                         ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[0]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[2]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[3]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[4]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[6]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[0]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[1]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[2]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[3]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[4]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[5]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[6]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[7]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[8]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[9]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[9]    ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[10]   ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[11]   ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[10]   ; 0                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[11]   ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[0]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[2]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[3]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[4]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[6]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[9]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[10] ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[11] ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[0]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[1]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[2]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[3]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[4]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[5]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[6]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[7]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[8]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[9]  ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[10] ; 0                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[11] ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[1]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[2]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[3]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[4]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[5]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[6]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[7]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[8]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[9]                                    ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[10]                                   ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[11]                                   ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[1]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[2]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[3]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[5]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[4]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[6]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[7]                         ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[31]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[30]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[29]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[28]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[24]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[27]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[26]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[25]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[22]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[21]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[20]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[23]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[19]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[18]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[16]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[17]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[14]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[13]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[12]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[15]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[11]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[10]                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[9]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[8]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[6]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[7]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[5]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[4]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[3]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[2]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[1]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|wait_cnt[0]                            ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|state.S_WAIT                           ; 0                 ; 6       ;
;      - ad9280_sample:ad9280_sample_m0|sample_cnt[10]                         ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|hs_reg_d0                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|vs_reg_d0                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|hs_reg                                         ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|vs_reg                                         ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|video_active_d0                                ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[7]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[3]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[4]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[2]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[1]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[0]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[6]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[11]                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[9]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[10]                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[8]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[5]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[3]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[1]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[11]                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[10]                                      ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[7]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[6]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[4]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[9]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[8]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[5]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[2]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[0]                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_r_reg[7]                                   ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|h_active                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|v_active                                       ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_g_reg[7]                                   ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_b_reg[7]                                   ; 0                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[0]                                    ; 0                 ; 6       ;
; ad9280_data[0]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[0]~feeder                  ; 1                 ; 6       ;
; ad9280_data[1]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[1]                         ; 1                 ; 6       ;
; ad9280_data[2]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[2]~feeder                  ; 1                 ; 6       ;
; ad9280_data[3]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[3]~feeder                  ; 0                 ; 6       ;
; ad9280_data[5]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[5]~feeder                  ; 0                 ; 6       ;
; ad9280_data[4]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[4]                         ; 1                 ; 6       ;
; ad9280_data[6]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[6]~feeder                  ; 0                 ; 6       ;
; ad9280_data[7]                                                               ;                   ;         ;
;      - ad9280_sample:ad9280_sample_m0|adc_data_d0[7]~feeder                  ; 1                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ad9280_sample:ad9280_sample_m0|state.S_SAMPLE                                                   ; FF_X29_Y9_N25      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ad9280_sample:ad9280_sample_m0|state.S_WAIT                                                     ; FF_X29_Y9_N3       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[0]    ; PLL_1              ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[1]    ; PLL_1              ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk                                                                                             ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                             ; PIN_E1             ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; color_bar:color_bar_m0|Equal1~3                                                                 ; LCCOMB_X31_Y8_N6   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; color_bar:color_bar_m0|LessThan0~3                                                              ; LCCOMB_X31_Y6_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; color_bar:color_bar_m0|rgb_r_reg[7]~2                                                           ; LCCOMB_X28_Y9_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|grid_x[4]~13                                                       ; LCCOMB_X17_Y14_N20 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|de_d1                               ; FF_X18_Y10_N19     ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|vs_edge                             ; LCCOMB_X18_Y10_N4  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]~32                         ; LCCOMB_X18_Y10_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                           ; PIN_N13            ; 147     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 168     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; wav_display:wav_display_m0|always1~0                                                            ; LCCOMB_X12_Y13_N24 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|de_d1                                 ; FF_X12_Y10_N25     ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|vs_edge                               ; LCCOMB_X12_Y10_N12 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]~14                           ; LCCOMB_X12_Y10_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[0]    ; PLL_1    ; 11      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[1]    ; PLL_1    ; 55      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clk                                                                                             ; PIN_E1   ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2    ; 168     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF        ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ALTSYNCRAM                              ; AUTO ; ROM              ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; sin512.mif ; M9K_X27_Y1_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None       ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000001) (201) (129) (81)   ;(10000011) (203) (131) (83)   ;(10000100) (204) (132) (84)   ;(10000110) (206) (134) (86)   ;(10000111) (207) (135) (87)   ;(10001001) (211) (137) (89)   ;(10001010) (212) (138) (8A)   ;
;8;(10001100) (214) (140) (8C)    ;(10001110) (216) (142) (8E)   ;(10001111) (217) (143) (8F)   ;(10010001) (221) (145) (91)   ;(10010010) (222) (146) (92)   ;(10010100) (224) (148) (94)   ;(10010101) (225) (149) (95)   ;(10010111) (227) (151) (97)   ;
;16;(10011000) (230) (152) (98)    ;(10011010) (232) (154) (9A)   ;(10011011) (233) (155) (9B)   ;(10011101) (235) (157) (9D)   ;(10011110) (236) (158) (9E)   ;(10100000) (240) (160) (A0)   ;(10100010) (242) (162) (A2)   ;(10100011) (243) (163) (A3)   ;
;24;(10100101) (245) (165) (A5)    ;(10100110) (246) (166) (A6)   ;(10100111) (247) (167) (A7)   ;(10101001) (251) (169) (A9)   ;(10101010) (252) (170) (AA)   ;(10101100) (254) (172) (AC)   ;(10101101) (255) (173) (AD)   ;(10101111) (257) (175) (AF)   ;
;32;(10110000) (260) (176) (B0)    ;(10110010) (262) (178) (B2)   ;(10110011) (263) (179) (B3)   ;(10110101) (265) (181) (B5)   ;(10110110) (266) (182) (B6)   ;(10110111) (267) (183) (B7)   ;(10111001) (271) (185) (B9)   ;(10111010) (272) (186) (BA)   ;
;40;(10111100) (274) (188) (BC)    ;(10111101) (275) (189) (BD)   ;(10111110) (276) (190) (BE)   ;(11000000) (300) (192) (C0)   ;(11000001) (301) (193) (C1)   ;(11000010) (302) (194) (C2)   ;(11000100) (304) (196) (C4)   ;(11000101) (305) (197) (C5)   ;
;48;(11000110) (306) (198) (C6)    ;(11001000) (310) (200) (C8)   ;(11001001) (311) (201) (C9)   ;(11001010) (312) (202) (CA)   ;(11001011) (313) (203) (CB)   ;(11001101) (315) (205) (CD)   ;(11001110) (316) (206) (CE)   ;(11001111) (317) (207) (CF)   ;
;56;(11010000) (320) (208) (D0)    ;(11010010) (322) (210) (D2)   ;(11010011) (323) (211) (D3)   ;(11010100) (324) (212) (D4)   ;(11010101) (325) (213) (D5)   ;(11010110) (326) (214) (D6)   ;(11010111) (327) (215) (D7)   ;(11011001) (331) (217) (D9)   ;
;64;(11011010) (332) (218) (DA)    ;(11011011) (333) (219) (DB)   ;(11011100) (334) (220) (DC)   ;(11011101) (335) (221) (DD)   ;(11011110) (336) (222) (DE)   ;(11011111) (337) (223) (DF)   ;(11100000) (340) (224) (E0)   ;(11100001) (341) (225) (E1)   ;
;72;(11100010) (342) (226) (E2)    ;(11100011) (343) (227) (E3)   ;(11100100) (344) (228) (E4)   ;(11100101) (345) (229) (E5)   ;(11100110) (346) (230) (E6)   ;(11100111) (347) (231) (E7)   ;(11101000) (350) (232) (E8)   ;(11101001) (351) (233) (E9)   ;
;80;(11101010) (352) (234) (EA)    ;(11101010) (352) (234) (EA)   ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;
;88;(11110000) (360) (240) (F0)    ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;(11110101) (365) (245) (F5)   ;
;96;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111001) (371) (249) (F9)   ;
;104;(11111010) (372) (250) (FA)    ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;112;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;120;(11111110) (376) (254) (FE)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;128;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;136;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;
;144;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;
;152;(11111010) (372) (250) (FA)    ;(11111001) (371) (249) (F9)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110110) (366) (246) (F6)   ;
;160;(11110101) (365) (245) (F5)    ;(11110101) (365) (245) (F5)   ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;(11110010) (362) (242) (F2)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;
;168;(11110000) (360) (240) (F0)    ;(11101111) (357) (239) (EF)   ;(11101110) (356) (238) (EE)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101100) (354) (236) (EC)   ;(11101011) (353) (235) (EB)   ;(11101010) (352) (234) (EA)   ;
;176;(11101010) (352) (234) (EA)    ;(11101001) (351) (233) (E9)   ;(11101000) (350) (232) (E8)   ;(11100111) (347) (231) (E7)   ;(11100110) (346) (230) (E6)   ;(11100101) (345) (229) (E5)   ;(11100100) (344) (228) (E4)   ;(11100011) (343) (227) (E3)   ;
;184;(11100010) (342) (226) (E2)    ;(11100001) (341) (225) (E1)   ;(11100000) (340) (224) (E0)   ;(11011111) (337) (223) (DF)   ;(11011110) (336) (222) (DE)   ;(11011101) (335) (221) (DD)   ;(11011100) (334) (220) (DC)   ;(11011011) (333) (219) (DB)   ;
;192;(11011010) (332) (218) (DA)    ;(11011001) (331) (217) (D9)   ;(11010111) (327) (215) (D7)   ;(11010110) (326) (214) (D6)   ;(11010101) (325) (213) (D5)   ;(11010100) (324) (212) (D4)   ;(11010011) (323) (211) (D3)   ;(11010010) (322) (210) (D2)   ;
;200;(11010000) (320) (208) (D0)    ;(11001111) (317) (207) (CF)   ;(11001110) (316) (206) (CE)   ;(11001101) (315) (205) (CD)   ;(11001011) (313) (203) (CB)   ;(11001010) (312) (202) (CA)   ;(11001001) (311) (201) (C9)   ;(11001000) (310) (200) (C8)   ;
;208;(11000110) (306) (198) (C6)    ;(11000101) (305) (197) (C5)   ;(11000100) (304) (196) (C4)   ;(11000010) (302) (194) (C2)   ;(11000001) (301) (193) (C1)   ;(11000000) (300) (192) (C0)   ;(10111110) (276) (190) (BE)   ;(10111101) (275) (189) (BD)   ;
;216;(10111100) (274) (188) (BC)    ;(10111010) (272) (186) (BA)   ;(10111001) (271) (185) (B9)   ;(10110111) (267) (183) (B7)   ;(10110110) (266) (182) (B6)   ;(10110101) (265) (181) (B5)   ;(10110011) (263) (179) (B3)   ;(10110010) (262) (178) (B2)   ;
;224;(10110000) (260) (176) (B0)    ;(10101111) (257) (175) (AF)   ;(10101101) (255) (173) (AD)   ;(10101100) (254) (172) (AC)   ;(10101010) (252) (170) (AA)   ;(10101001) (251) (169) (A9)   ;(10100111) (247) (167) (A7)   ;(10100110) (246) (166) (A6)   ;
;232;(10100101) (245) (165) (A5)    ;(10100011) (243) (163) (A3)   ;(10100010) (242) (162) (A2)   ;(10100000) (240) (160) (A0)   ;(10011110) (236) (158) (9E)   ;(10011101) (235) (157) (9D)   ;(10011011) (233) (155) (9B)   ;(10011010) (232) (154) (9A)   ;
;240;(10011000) (230) (152) (98)    ;(10010111) (227) (151) (97)   ;(10010101) (225) (149) (95)   ;(10010100) (224) (148) (94)   ;(10010010) (222) (146) (92)   ;(10010001) (221) (145) (91)   ;(10001111) (217) (143) (8F)   ;(10001110) (216) (142) (8E)   ;
;248;(10001100) (214) (140) (8C)    ;(10001010) (212) (138) (8A)   ;(10001001) (211) (137) (89)   ;(10000111) (207) (135) (87)   ;(10000110) (206) (134) (86)   ;(10000100) (204) (132) (84)   ;(10000011) (203) (131) (83)   ;(10000001) (201) (129) (81)   ;
;256;(01111111) (177) (127) (7F)    ;(01111110) (176) (126) (7E)   ;(01111100) (174) (124) (7C)   ;(01111011) (173) (123) (7B)   ;(01111001) (171) (121) (79)   ;(01111000) (170) (120) (78)   ;(01110110) (166) (118) (76)   ;(01110101) (165) (117) (75)   ;
;264;(01110011) (163) (115) (73)    ;(01110001) (161) (113) (71)   ;(01110000) (160) (112) (70)   ;(01101110) (156) (110) (6E)   ;(01101101) (155) (109) (6D)   ;(01101011) (153) (107) (6B)   ;(01101010) (152) (106) (6A)   ;(01101000) (150) (104) (68)   ;
;272;(01100111) (147) (103) (67)    ;(01100101) (145) (101) (65)   ;(01100100) (144) (100) (64)   ;(01100010) (142) (98) (62)   ;(01100001) (141) (97) (61)   ;(01011111) (137) (95) (5F)   ;(01011101) (135) (93) (5D)   ;(01011100) (134) (92) (5C)   ;
;280;(01011010) (132) (90) (5A)    ;(01011001) (131) (89) (59)   ;(01011000) (130) (88) (58)   ;(01010110) (126) (86) (56)   ;(01010101) (125) (85) (55)   ;(01010011) (123) (83) (53)   ;(01010010) (122) (82) (52)   ;(01010000) (120) (80) (50)   ;
;288;(01001111) (117) (79) (4F)    ;(01001101) (115) (77) (4D)   ;(01001100) (114) (76) (4C)   ;(01001010) (112) (74) (4A)   ;(01001001) (111) (73) (49)   ;(01001000) (110) (72) (48)   ;(01000110) (106) (70) (46)   ;(01000101) (105) (69) (45)   ;
;296;(01000011) (103) (67) (43)    ;(01000010) (102) (66) (42)   ;(01000001) (101) (65) (41)   ;(00111111) (77) (63) (3F)   ;(00111110) (76) (62) (3E)   ;(00111101) (75) (61) (3D)   ;(00111011) (73) (59) (3B)   ;(00111010) (72) (58) (3A)   ;
;304;(00111001) (71) (57) (39)    ;(00110111) (67) (55) (37)   ;(00110110) (66) (54) (36)   ;(00110101) (65) (53) (35)   ;(00110100) (64) (52) (34)   ;(00110010) (62) (50) (32)   ;(00110001) (61) (49) (31)   ;(00110000) (60) (48) (30)   ;
;312;(00101111) (57) (47) (2F)    ;(00101101) (55) (45) (2D)   ;(00101100) (54) (44) (2C)   ;(00101011) (53) (43) (2B)   ;(00101010) (52) (42) (2A)   ;(00101001) (51) (41) (29)   ;(00101000) (50) (40) (28)   ;(00100110) (46) (38) (26)   ;
;320;(00100101) (45) (37) (25)    ;(00100100) (44) (36) (24)   ;(00100011) (43) (35) (23)   ;(00100010) (42) (34) (22)   ;(00100001) (41) (33) (21)   ;(00100000) (40) (32) (20)   ;(00011111) (37) (31) (1F)   ;(00011110) (36) (30) (1E)   ;
;328;(00011101) (35) (29) (1D)    ;(00011100) (34) (28) (1C)   ;(00011011) (33) (27) (1B)   ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;(00011000) (30) (24) (18)   ;(00010111) (27) (23) (17)   ;(00010110) (26) (22) (16)   ;
;336;(00010101) (25) (21) (15)    ;(00010101) (25) (21) (15)   ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00010001) (21) (17) (11)   ;(00010000) (20) (16) (10)   ;
;344;(00001111) (17) (15) (0F)    ;(00001110) (16) (14) (0E)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;
;352;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00001001) (11) (9) (09)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;
;360;(00000101) (5) (5) (05)    ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;
;368;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;376;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;400;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;
;408;(00000101) (5) (5) (05)    ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;(00001001) (11) (9) (09)   ;
;416;(00001010) (12) (10) (0A)    ;(00001010) (12) (10) (0A)   ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001110) (16) (14) (0E)   ;
;424;(00001111) (17) (15) (0F)    ;(00010000) (20) (16) (10)   ;(00010001) (21) (17) (11)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;(00010100) (24) (20) (14)   ;(00010101) (25) (21) (15)   ;
;432;(00010101) (25) (21) (15)    ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;(00011000) (30) (24) (18)   ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00011011) (33) (27) (1B)   ;(00011100) (34) (28) (1C)   ;
;440;(00011101) (35) (29) (1D)    ;(00011110) (36) (30) (1E)   ;(00011111) (37) (31) (1F)   ;(00100000) (40) (32) (20)   ;(00100001) (41) (33) (21)   ;(00100010) (42) (34) (22)   ;(00100011) (43) (35) (23)   ;(00100100) (44) (36) (24)   ;
;448;(00100101) (45) (37) (25)    ;(00100110) (46) (38) (26)   ;(00101000) (50) (40) (28)   ;(00101001) (51) (41) (29)   ;(00101010) (52) (42) (2A)   ;(00101011) (53) (43) (2B)   ;(00101100) (54) (44) (2C)   ;(00101101) (55) (45) (2D)   ;
;456;(00101111) (57) (47) (2F)    ;(00110000) (60) (48) (30)   ;(00110001) (61) (49) (31)   ;(00110010) (62) (50) (32)   ;(00110100) (64) (52) (34)   ;(00110101) (65) (53) (35)   ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;
;464;(00111001) (71) (57) (39)    ;(00111010) (72) (58) (3A)   ;(00111011) (73) (59) (3B)   ;(00111101) (75) (61) (3D)   ;(00111110) (76) (62) (3E)   ;(00111111) (77) (63) (3F)   ;(01000001) (101) (65) (41)   ;(01000010) (102) (66) (42)   ;
;472;(01000011) (103) (67) (43)    ;(01000101) (105) (69) (45)   ;(01000110) (106) (70) (46)   ;(01001000) (110) (72) (48)   ;(01001001) (111) (73) (49)   ;(01001010) (112) (74) (4A)   ;(01001100) (114) (76) (4C)   ;(01001101) (115) (77) (4D)   ;
;480;(01001111) (117) (79) (4F)    ;(01010000) (120) (80) (50)   ;(01010010) (122) (82) (52)   ;(01010011) (123) (83) (53)   ;(01010101) (125) (85) (55)   ;(01010110) (126) (86) (56)   ;(01011000) (130) (88) (58)   ;(01011001) (131) (89) (59)   ;
;488;(01011010) (132) (90) (5A)    ;(01011100) (134) (92) (5C)   ;(01011101) (135) (93) (5D)   ;(01011111) (137) (95) (5F)   ;(01100001) (141) (97) (61)   ;(01100010) (142) (98) (62)   ;(01100100) (144) (100) (64)   ;(01100101) (145) (101) (65)   ;
;496;(01100111) (147) (103) (67)    ;(01101000) (150) (104) (68)   ;(01101010) (152) (106) (6A)   ;(01101011) (153) (107) (6B)   ;(01101101) (155) (109) (6D)   ;(01101110) (156) (110) (6E)   ;(01110000) (160) (112) (70)   ;(01110001) (161) (113) (71)   ;
;504;(01110011) (163) (115) (73)    ;(01110101) (165) (117) (75)   ;(01110110) (166) (118) (76)   ;(01111000) (170) (120) (78)   ;(01111001) (171) (121) (79)   ;(01111011) (173) (123) (7B)   ;(01111100) (174) (124) (7C)   ;(01111110) (176) (126) (7E)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 336 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 16 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 168 / 21,816 ( < 1 % ) ;
; Direct links          ; 101 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 240 / 10,320 ( 2 % )   ;
; R24 interconnects     ; 16 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 206 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.24) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.76) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.03) ; Number of LABs  (Total = 34) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 4                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.32) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 6                            ;
; 4                                           ; 4                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 5                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 2                            ;
; 20                                          ; 2                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 38        ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 38        ; 38        ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 0         ; 0         ; 38           ; 38           ; 38           ; 38           ; 28           ; 38           ; 38           ; 28           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ad9280_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9708_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_hs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_vs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad9280_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                    ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                               ; Destination Register                                                                                                                         ; Delay Added in ns ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ad9280_sample:ad9280_sample_m0|adc_data_d0[3] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.369             ;
; ad9280_sample:ad9280_sample_m0|adc_data_d0[0] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.369             ;
; rom_addr[0]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.362             ;
; wav_display:wav_display_m0|rdaddress[1]       ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.217             ;
; rom_addr[3]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.039             ;
; rom_addr[8]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.037             ;
; rom_addr[7]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.033             ;
; rom_addr[2]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.032             ;
; rom_addr[5]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.032             ;
; rom_addr[4]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.032             ;
; ad9280_sample:ad9280_sample_m0|adc_data_d0[4] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.030             ;
; rom_addr[1]                                   ; da_rom:da_rom_m0|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0                              ; 0.030             ;
; ad9280_sample:ad9280_sample_m0|adc_data_d0[5] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.016             ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 13 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "an108_adda_vga_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 25, clock division of 39, and phase shift of 0 degrees (0 ps) for adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[1] port File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 43
Info (15535): Implemented PLL "video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 13, clock division of 10, and phase shift of 0 degrees (0 ps) for video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 and the PLL adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 77
    Info (176120): The values of the parameter "M" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 25
        Info (176121): The value of the parameter "M" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 13
    Info (176120): The values of the parameter "VCO POST SCALE" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 2
    Info (176120): The values of the parameter "Min VCO Period" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Max VCO Period" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 1666
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 3333
    Info (176120): The values of the parameter "Center VCO Period" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 19225
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 19994
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 and PLL video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1 is 41650
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 is 43329
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad7606_vga_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "ad9708_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 43
Warning (15064): PLL "adda_pll:adda_pll_m0|altpll:altpll_component|adda_pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "ad9280_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/adda_pll_altpll.v Line: 43
Warning (15055): PLL "video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 43
    Info (15024): Input port INCLK[0] of node "video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1" is driven by clk~inputclkctrl which is OUTCLK output port of Clock control block type node clk~inputclkctrl File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/db/video_pll_altpll.v Line: 43
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 10 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 30
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 31
    Info (169178): Pin ad9280_data[0] uses I/O standard 3.3-V LVTTL at T5 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[1] uses I/O standard 3.3-V LVTTL at R4 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[2] uses I/O standard 3.3-V LVTTL at T4 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[3] uses I/O standard 3.3-V LVTTL at R3 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[5] uses I/O standard 3.3-V LVTTL at P3 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[4] uses I/O standard 3.3-V LVTTL at T3 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[6] uses I/O standard 3.3-V LVTTL at T2 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
    Info (169178): Pin ad9280_data[7] uses I/O standard 3.3-V LVTTL at M9 File: D:/intel_project/AX301/demo/23_an108_adda_vga_test/src/top.v Line: 33
Info (144001): Generated suppressed messages file D:/intel_project/AX301/demo/23_an108_adda_vga_test/output_files/an108_adda_vga_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1379 megabytes
    Info: Processing ended: Tue Mar 20 17:42:56 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/intel_project/AX301/demo/23_an108_adda_vga_test/output_files/an108_adda_vga_test.fit.smsg.


