<<<<<<< HEAD
# Možnosti realizace posuvu a rotace v jazyce VHDL
=======
# Možnosti realizace posuvu a rotace v jazyce VHDL – 
>>>>>>> 0522515d420d095c03c30020898568088f29684b
# Operátory posuvu a rotace, 

- operátory rotace a posuvu: 
	1. rol – rotate left - posuneme bity doleva a ty co přetečou tak pokračujou na rduhý straně kde chybí $1001 -> 0011$
	2. ror – rotate right - posuneme bity doprava $0110 -> 0011$ 
	3. sll – shift left logic $110 -> 100$
	4. srl – shift right logic $110 -> 011$
	5. sla – shift left arithmetic $1 001 -> 1 010$ - První bit se zachovává (určuje znaménko)
	6. sra – shift right arithmetic stejné jako sla, akorát doprava
 

### Funkce posuvu a rotace, 

operátor zřetězení, 
- & - spojujeme několik std_logic do jednoho std_logic_vector
logický a aritmetický posuv. 
- Logický posuv nedbá na znaménkový bit a posune daným všechny bity, "nové" bity vyplní nulou
- Aritmetický zachovává znaménkový bit a ostatní posune

Příklad realizace jednoduchého registru v jazyce VHDL s funkcí posuvu a rotace. 
```vhdl
signal reg : bit_vector (7 downto 0) :="11111101";
begin 
process(Clock) 
begin if Clock='1' and Clock'event then 
reg <= reg sla 1; 
end if; 
end process; 
Data_out <= to_stdlogicvector(reg); 
end Behavioral; 
```

Idea realizace front v jazyce VHDL, 

fronta typu LIFO,FIFO. 
### FIFO
- First in, first out
- Bit co strčíme do fronty první první také vyleze
```vhdl
entity FIFO is 
port(Clock, Data_in : in std_logic; Data_out : out std_logic); 
end FIFO; 
architecture Behavioral of FIFO is 
begin process(Clock) 
variable reg : std_logic_vector (7 downto 0); 
begin 
if Clock='1' and Clock'event then 
Data_out<=reg(7); 
reg := reg(6 downto 0) & Data_in; 
end if; 
end process; 
end Behavioral;
```
### LIFO
- Last in first out
- Bit co je poslední ve frontě vylejzá jako první

## Smyčky v jazyce VHDL, Smyčky typu for a while, Způsoby použití, omezení, vlastnosti, příklad.
- užitečné pro opakované vykonávání stejné části kódu ve VHDL
- **smyčka for** – smyčka je provedena pro předem stanovený počet opakování 
- **smyčka while** – smyčka s podmínkou, určující, zda se opakování provede nebo ne
- Problémy:
	- Smyčky jsou realizovány tak, že se cykly rozbalí do několika fyzických zapojení, tzn.: každý cyklus smyčky je fyzický obvod
	- Nekonečné smyčky nelze provést