Fitter report for code
Sun Aug 06 00:56:35 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 06 00:56:35 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; code                                        ;
; Top-level Entity Name              ; code                                        ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,280 / 4,608 ( 28 % )                      ;
;     Total combinational functions  ; 1,279 / 4,608 ( 28 % )                      ;
;     Dedicated logic registers      ; 156 / 4,608 ( 3 % )                         ;
; Total registers                    ; 156                                         ;
; Total pins                         ; 20 / 142 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1461 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1461 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1458    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/code/output_files/code.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,280 / 4,608 ( 28 % ) ;
;     -- Combinational with no register       ; 1124                   ;
;     -- Register only                        ; 1                      ;
;     -- Combinational with a register        ; 155                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 561                    ;
;     -- 3 input functions                    ; 84                     ;
;     -- <=2 input functions                  ; 634                    ;
;     -- Register only                        ; 1                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 743                    ;
;     -- arithmetic mode                      ; 536                    ;
;                                             ;                        ;
; Total registers*                            ; 156 / 5,010 ( 3 % )    ;
;     -- Dedicated logic registers            ; 156 / 4,608 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 94 / 288 ( 33 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 20 / 142 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 8 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 8% / 7% / 9%           ;
; Peak interconnect usage (total/H/V)         ; 12% / 11% / 15%        ;
; Maximum fan-out                             ; 138                    ;
; Highest non-global fan-out                  ; 76                     ;
; Total fan-out                               ; 4114                   ;
; Average fan-out                             ; 2.82                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1280 / 4608 ( 28 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1124                 ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;     -- Combinational with a register        ; 155                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 561                  ; 0                              ;
;     -- 3 input functions                    ; 84                   ; 0                              ;
;     -- <=2 input functions                  ; 634                  ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 743                  ; 0                              ;
;     -- arithmetic mode                      ; 536                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 156                  ; 0                              ;
;     -- Dedicated logic registers            ; 156 / 4608 ( 3 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 94 / 288 ( 33 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 20                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4114                 ; 0                              ;
;     -- Registered Connections               ; 1207                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[0] ; 30    ; 1        ; 0            ; 5            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[1] ; 15    ; 1        ; 0            ; 11           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[2] ; 14    ; 1        ; 0            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[3] ; 13    ; 1        ; 0            ; 11           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; out[0]  ; 43    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[1]  ; 41    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[2]  ; 48    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[3]  ; 47    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[4]  ; 45    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[5]  ; 40    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out[6]  ; 44    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[0]  ; 34    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[1]  ; 33    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[2]  ; 32    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[3]  ; 31    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scan[0] ; 35    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scan[1] ; 36    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scan[2] ; 37    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scan[3] ; 39    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 34 ( 62 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 37 ( 5 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; col[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; col[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; col[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; col[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 26         ; 1        ; row[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 27         ; 1        ; row[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 28         ; 1        ; row[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 29         ; 1        ; row[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 30         ; 1        ; scan[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 31         ; 1        ; scan[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 37       ; 32         ; 1        ; scan[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; scan[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 35         ; 1        ; out[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 41       ; 36         ; 1        ; out[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; out[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 1        ; out[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 1        ; out[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; out[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 42         ; 1        ; out[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 96         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                            ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name  ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
; |code                      ; 1280 (0)    ; 156 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 1124 (0)     ; 1 (0)             ; 155 (0)          ; |code                ;              ;
;    |charing:inst2|         ; 1032 (1032) ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 975 (975)    ; 0 (0)             ; 57 (57)          ; |code|charing:inst2  ;              ;
;    |f_1hz:inst|            ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 17 (17)          ; |code|f_1hz:inst     ;              ;
;    |keyboard:inst1|        ; 224 (224)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 0 (0)             ; 83 (83)          ; |code|keyboard:inst1 ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; row[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; row[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; row[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; row[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; scan[3] ; Output   ; --            ; --            ; --                    ; --  ;
; scan[2] ; Output   ; --            ; --            ; --                    ; --  ;
; scan[1] ; Output   ; --            ; --            ; --                    ; --  ;
; scan[0] ; Output   ; --            ; --            ; --                    ; --  ;
; clk     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; col[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; col[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; col[1]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; col[0]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; clk                              ;                   ;         ;
; col[3]                           ;                   ;         ;
;      - keyboard:inst1|always0~0  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~2  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~3  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~7  ; 1                 ; 6       ;
; col[2]                           ;                   ;         ;
;      - keyboard:inst1|always0~0  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~2  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~3  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~7  ; 1                 ; 6       ;
; col[1]                           ;                   ;         ;
;      - keyboard:inst1|always0~0  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~2  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~3  ; 1                 ; 6       ;
;      - keyboard:inst1|always0~7  ; 1                 ; 6       ;
; col[0]                           ;                   ;         ;
;      - keyboard:inst1|always0~0  ; 0                 ; 6       ;
;      - keyboard:inst1|always0~2  ; 0                 ; 6       ;
;      - keyboard:inst1|i3~2       ; 0                 ; 6       ;
;      - keyboard:inst1|always0~8  ; 0                 ; 6       ;
;      - keyboard:inst1|always0~10 ; 0                 ; 6       ;
;      - keyboard:inst1|always0~11 ; 0                 ; 6       ;
;      - keyboard:inst1|i7~0       ; 0                 ; 6       ;
;      - keyboard:inst1|i4~0       ; 0                 ; 6       ;
+----------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; charing:inst2|T1[1]~1        ; LCCOMB_X13_Y6_N6  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; charing:inst2|T2[1]~2        ; LCCOMB_X13_Y8_N8  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; charing:inst2|number[10]~112 ; LCCOMB_X13_Y7_N6  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; charing:inst2|number[10]~27  ; LCCOMB_X13_Y7_N18 ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; charing:inst2|number[10]~28  ; LCCOMB_X13_Y6_N8  ; 10      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; charing:inst2|out2[2]~5      ; LCCOMB_X13_Y6_N26 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; charing:inst2|out2[7]~2      ; LCCOMB_X13_Y8_N4  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; charing:inst2|state.s2       ; LCFF_X12_Y7_N21   ; 25      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                          ; PIN_132           ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; f_1hz:inst|clkout1           ; LCFF_X1_Y5_N25    ; 138     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; keyboard:inst1|i[0]          ; LCFF_X8_Y7_N19    ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                         ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name               ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+
; clk                ; PIN_132        ; 18      ; Global Clock         ; GCLK6            ; --                        ;
; f_1hz:inst|clkout1 ; LCFF_X1_Y5_N25 ; 138     ; Global Clock         ; GCLK2            ; --                        ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; keyboard:inst1|Equal20~1       ; 76      ;
; keyboard:inst1|i3[1]~4         ; 68      ;
; keyboard:inst1|i3[1]~10        ; 67      ;
; charing:inst2|number[10]~20    ; 67      ;
; charing:inst2|Selector24~0     ; 62      ;
; charing:inst2|Selector21~1     ; 62      ;
; charing:inst2|Selector23~3     ; 61      ;
; keyboard:inst1|reset           ; 46      ;
; charing:inst2|number[5]        ; 41      ;
; keyboard:inst1|out2            ; 40      ;
; charing:inst2|number[4]        ; 39      ;
; charing:inst2|number[15]       ; 38      ;
; charing:inst2|number[14]       ; 38      ;
; keyboard:inst1|out5            ; 37      ;
; charing:inst2|number[13]       ; 37      ;
; charing:inst2|number[12]       ; 37      ;
; charing:inst2|number[11]       ; 37      ;
; charing:inst2|number[10]       ; 37      ;
; charing:inst2|number[9]        ; 37      ;
; charing:inst2|number[8]        ; 37      ;
; charing:inst2|number[7]        ; 37      ;
; charing:inst2|number[6]        ; 37      ;
; charing:inst2|number[3]        ; 35      ;
; keyboard:inst1|out1            ; 32      ;
; keyboard:inst1|out4            ; 31      ;
; charing:inst2|state.s1         ; 30      ;
; charing:inst2|state.s5         ; 30      ;
; keyboard:inst1|out3            ; 28      ;
; keyboard:inst1|out6            ; 28      ;
; charing:inst2|state.s3         ; 27      ;
; keyboard:inst1|out7            ; 27      ;
; charing:inst2|number[2]        ; 26      ;
; charing:inst2|state.s0         ; 25      ;
; charing:inst2|state.s2         ; 25      ;
; keyboard:inst1|out8            ; 19      ;
; charing:inst2|number[1]        ; 17      ;
; charing:inst2|number[10]~24    ; 16      ;
; charing:inst2|number~30        ; 15      ;
; charing:inst2|number[10]~26    ; 15      ;
; charing:inst2|number[10]~25    ; 15      ;
; charing:inst2|number[10]~23    ; 15      ;
; charing:inst2|number[10]~22    ; 15      ;
; charing:inst2|number[10]~21    ; 15      ;
; charing:inst2|change           ; 13      ;
; charing:inst2|state.s6         ; 13      ;
; keyboard:inst1|out9            ; 11      ;
; keyboard:inst1|i[0]            ; 11      ;
; charing:inst2|count[1]         ; 11      ;
; charing:inst2|number[10]~112   ; 10      ;
; charing:inst2|number[10]~28    ; 10      ;
; charing:inst2|number[10]~27    ; 10      ;
; charing:inst2|state.s4         ; 10      ;
; charing:inst2|T2[1]~0          ; 9       ;
; col[0]                         ; 8       ;
; keyboard:inst1|reset~_wirecell ; 8       ;
; charing:inst2|number[0]        ; 8       ;
; keyboard:inst1|out11           ; 8       ;
; keyboard:inst1|ok              ; 7       ;
; keyboard:inst1|Equal16~1       ; 7       ;
; keyboard:inst1|out5~0          ; 7       ;
; charing:inst2|Selector21~3     ; 7       ;
; charing:inst2|number[10]~19    ; 7       ;
; charing:inst2|WideOr0~0        ; 7       ;
; charing:inst2|Selector21~0     ; 7       ;
; charing:inst2|data[3]~9        ; 7       ;
; charing:inst2|data[2]~7        ; 7       ;
; charing:inst2|data[1]~5        ; 7       ;
; charing:inst2|data[0]~3        ; 7       ;
; charing:inst2|switch           ; 7       ;
; charing:inst2|Equal0~3         ; 6       ;
; keyboard:inst1|Equal12~1       ; 6       ;
; keyboard:inst1|Equal19~1       ; 6       ;
; keyboard:inst1|Equal18~1       ; 6       ;
; keyboard:inst1|start           ; 6       ;
; charing:inst2|data[1]~1        ; 6       ;
; charing:inst2|data[1]~0        ; 6       ;
; charing:inst2|state~22         ; 5       ;
; keyboard:inst1|out5~1          ; 5       ;
; keyboard:inst1|Equal10~1       ; 5       ;
; charing:inst2|Selector37~2     ; 5       ;
; keyboard:inst1|row[0]          ; 5       ;
; keyboard:inst1|row[1]          ; 5       ;
; keyboard:inst1|row[2]          ; 5       ;
; keyboard:inst1|row[3]          ; 5       ;
; keyboard:inst1|Add3~8          ; 5       ;
; keyboard:inst1|Add1~8          ; 5       ;
; col[1]                         ; 4       ;
; col[2]                         ; 4       ;
; col[3]                         ; 4       ;
; charing:inst2|state~21         ; 4       ;
; keyboard:inst1|Equal11~0       ; 4       ;
; keyboard:inst1|out11~0         ; 4       ;
; keyboard:inst1|Equal1~0        ; 4       ;
; keyboard:inst1|i3[1]~3         ; 4       ;
; keyboard:inst1|Equal9~0        ; 4       ;
; keyboard:inst1|always0~2       ; 4       ;
; keyboard:inst1|Equal0~0        ; 4       ;
; charing:inst2|Selector21~4     ; 4       ;
; charing:inst2|Selector23~1     ; 4       ;
; charing:inst2|out2[2]~5        ; 4       ;
; charing:inst2|T1[1]~1          ; 4       ;
; charing:inst2|out2[7]~2        ; 4       ;
; charing:inst2|Selector37~3     ; 4       ;
; charing:inst2|Selector24~1     ; 4       ;
; keyboard:inst1|Add4~8          ; 4       ;
; keyboard:inst1|Add6~8          ; 4       ;
; keyboard:inst1|Add5~8          ; 4       ;
; keyboard:inst1|Add0~8          ; 4       ;
; charing:inst2|Selector14~8     ; 3       ;
; charing:inst2|number~37        ; 3       ;
; charing:inst2|Selector37~10    ; 3       ;
; charing:inst2|Selector37~4     ; 3       ;
; keyboard:inst1|Equal17~1       ; 3       ;
; keyboard:inst1|Equal15~1       ; 3       ;
; keyboard:inst1|out6~0          ; 3       ;
; keyboard:inst1|out4~0          ; 3       ;
; keyboard:inst1|Equal12~0       ; 3       ;
; keyboard:inst1|Equal14~0       ; 3       ;
; keyboard:inst1|Equal13~0       ; 3       ;
; keyboard:inst1|always0~7       ; 3       ;
; keyboard:inst1|always0~6       ; 3       ;
; keyboard:inst1|always0~3       ; 3       ;
; keyboard:inst1|Equal8~1        ; 3       ;
; keyboard:inst1|Equal8~0        ; 3       ;
; keyboard:inst1|always0~0       ; 3       ;
; charing:inst2|Selector18~2     ; 3       ;
; charing:inst2|T2[1]~2          ; 3       ;
; charing:inst2|Selector21~2     ; 3       ;
; charing:inst2|T2[2]            ; 3       ;
; keyboard:inst1|Add7~8          ; 3       ;
; keyboard:inst1|Add9~8          ; 3       ;
; charing:inst2|Selector37~12    ; 2       ;
; charing:inst2|secten~11        ; 2       ;
; charing:inst2|Selector6~8      ; 2       ;
; keyboard:inst1|out11~1         ; 2       ;
; charing:inst2|Selector37~9     ; 2       ;
; charing:inst2|Selector37~5     ; 2       ;
; charing:inst2|Equal0~2         ; 2       ;
; charing:inst2|Equal0~1         ; 2       ;
; charing:inst2|Equal0~0         ; 2       ;
; charing:inst2|secten[0]        ; 2       ;
; keyboard:inst1|out3~4          ; 2       ;
; keyboard:inst1|out5~2          ; 2       ;
; keyboard:inst1|out3~2          ; 2       ;
; keyboard:inst1|out3~1          ; 2       ;
; keyboard:inst1|Equal15~0       ; 2       ;
; keyboard:inst1|Equal17~0       ; 2       ;
; keyboard:inst1|always0~4       ; 2       ;
; keyboard:inst1|Equal9~1        ; 2       ;
; f_1hz:inst|Equal0~5            ; 2       ;
; f_1hz:inst|Equal0~4            ; 2       ;
; f_1hz:inst|Equal0~3            ; 2       ;
; f_1hz:inst|Equal0~2            ; 2       ;
; charing:inst2|Selector22~4     ; 2       ;
; charing:inst2|Selector27~0     ; 2       ;
; charing:inst2|Selector24~8     ; 2       ;
; charing:inst2|out2[2]~3        ; 2       ;
; charing:inst2|Selector15~0     ; 2       ;
; charing:inst2|Selector24~6     ; 2       ;
; charing:inst2|flag             ; 2       ;
; charing:inst2|number~18        ; 2       ;
; charing:inst2|secten[11]       ; 2       ;
; charing:inst2|secten[10]       ; 2       ;
; charing:inst2|secten[9]        ; 2       ;
; charing:inst2|secten[8]        ; 2       ;
; charing:inst2|secten[7]        ; 2       ;
; charing:inst2|secten[6]        ; 2       ;
; charing:inst2|secten[5]        ; 2       ;
; charing:inst2|secten[4]        ; 2       ;
; charing:inst2|secten[3]        ; 2       ;
; charing:inst2|secten[2]        ; 2       ;
; charing:inst2|secten[1]        ; 2       ;
; keyboard:inst1|Add8~8          ; 2       ;
; keyboard:inst1|Add8~6          ; 2       ;
; keyboard:inst1|Add8~4          ; 2       ;
; keyboard:inst1|Add8~2          ; 2       ;
; keyboard:inst1|Add8~0          ; 2       ;
; keyboard:inst1|Add4~6          ; 2       ;
; keyboard:inst1|Add4~4          ; 2       ;
; keyboard:inst1|Add4~2          ; 2       ;
; keyboard:inst1|Add4~0          ; 2       ;
; keyboard:inst1|Add3~6          ; 2       ;
; keyboard:inst1|Add3~4          ; 2       ;
; keyboard:inst1|Add3~2          ; 2       ;
; keyboard:inst1|Add3~0          ; 2       ;
; keyboard:inst1|Add6~6          ; 2       ;
; keyboard:inst1|Add6~4          ; 2       ;
; keyboard:inst1|Add6~2          ; 2       ;
; keyboard:inst1|Add6~0          ; 2       ;
; keyboard:inst1|Add5~6          ; 2       ;
; keyboard:inst1|Add5~4          ; 2       ;
; keyboard:inst1|Add5~2          ; 2       ;
; keyboard:inst1|Add5~0          ; 2       ;
; keyboard:inst1|Add7~6          ; 2       ;
; keyboard:inst1|Add7~4          ; 2       ;
; keyboard:inst1|Add7~2          ; 2       ;
; keyboard:inst1|Add7~0          ; 2       ;
; keyboard:inst1|Add9~6          ; 2       ;
; keyboard:inst1|Add9~4          ; 2       ;
; keyboard:inst1|Add9~2          ; 2       ;
; keyboard:inst1|Add9~0          ; 2       ;
; keyboard:inst1|Add12~8         ; 2       ;
; keyboard:inst1|Add12~6         ; 2       ;
; keyboard:inst1|Add12~4         ; 2       ;
; keyboard:inst1|Add12~2         ; 2       ;
; keyboard:inst1|Add12~0         ; 2       ;
; keyboard:inst1|Add11~8         ; 2       ;
; keyboard:inst1|Add11~6         ; 2       ;
; keyboard:inst1|Add11~4         ; 2       ;
; keyboard:inst1|Add11~2         ; 2       ;
; keyboard:inst1|Add11~0         ; 2       ;
; keyboard:inst1|Add10~8         ; 2       ;
; keyboard:inst1|Add10~6         ; 2       ;
; keyboard:inst1|Add10~4         ; 2       ;
; keyboard:inst1|Add10~2         ; 2       ;
; keyboard:inst1|Add10~0         ; 2       ;
; keyboard:inst1|Add2~8          ; 2       ;
; keyboard:inst1|Add2~6          ; 2       ;
; keyboard:inst1|Add2~4          ; 2       ;
; keyboard:inst1|Add2~2          ; 2       ;
; keyboard:inst1|Add2~0          ; 2       ;
; keyboard:inst1|Add1~6          ; 2       ;
; keyboard:inst1|Add1~4          ; 2       ;
; keyboard:inst1|Add1~2          ; 2       ;
; keyboard:inst1|Add1~0          ; 2       ;
; keyboard:inst1|Add0~6          ; 2       ;
; keyboard:inst1|Add0~4          ; 2       ;
; keyboard:inst1|Add0~2          ; 2       ;
; keyboard:inst1|Add0~0          ; 2       ;
; f_1hz:inst|Add0~32             ; 2       ;
; f_1hz:inst|Add0~30             ; 2       ;
; f_1hz:inst|Add0~28             ; 2       ;
; f_1hz:inst|Add0~26             ; 2       ;
; f_1hz:inst|Add0~24             ; 2       ;
; f_1hz:inst|Add0~22             ; 2       ;
; f_1hz:inst|Add0~20             ; 2       ;
; f_1hz:inst|Add0~18             ; 2       ;
; f_1hz:inst|Add0~16             ; 2       ;
; f_1hz:inst|Add0~14             ; 2       ;
; f_1hz:inst|Add0~12             ; 2       ;
; f_1hz:inst|Add0~10             ; 2       ;
; f_1hz:inst|Add0~8              ; 2       ;
; f_1hz:inst|Add0~6              ; 2       ;
; f_1hz:inst|Add0~4              ; 2       ;
; f_1hz:inst|Add0~2              ; 2       ;
; f_1hz:inst|Add0~0              ; 2       ;
; charing:inst2|secten[0]~35     ; 1       ;
; keyboard:inst1|i[0]~0          ; 1       ;
; charing:inst2|count[1]~0       ; 1       ;
; charing:inst2|Selector4~27     ; 1       ;
; charing:inst2|Selector4~26     ; 1       ;
; charing:inst2|Selector6~27     ; 1       ;
; charing:inst2|Selector6~26     ; 1       ;
; charing:inst2|Selector8~25     ; 1       ;
; charing:inst2|number~115       ; 1       ;
; charing:inst2|number~114       ; 1       ;
; charing:inst2|Selector16~8     ; 1       ;
; charing:inst2|number~113       ; 1       ;
; charing:inst2|Selector2~27     ; 1       ;
; charing:inst2|Selector2~26     ; 1       ;
; charing:inst2|Selector29~3     ; 1       ;
; charing:inst2|Selector17~3     ; 1       ;
; charing:inst2|Selector30~2     ; 1       ;
; charing:inst2|Selector22~8     ; 1       ;
; charing:inst2|Selector18~3     ; 1       ;
; charing:inst2|Selector26~3     ; 1       ;
; charing:inst2|Selector31~2     ; 1       ;
; charing:inst2|Selector19~2     ; 1       ;
; charing:inst2|Selector32~2     ; 1       ;
; charing:inst2|Selector20~2     ; 1       ;
; charing:inst2|Selector28~2     ; 1       ;
; charing:inst2|Selector0~2      ; 1       ;
; charing:inst2|Selector0~1      ; 1       ;
; charing:inst2|Selector0~0      ; 1       ;
; keyboard:inst1|ok~1            ; 1       ;
; keyboard:inst1|ok~0            ; 1       ;
; charing:inst2|secten~12        ; 1       ;
; keyboard:inst1|i9~4            ; 1       ;
; keyboard:inst1|i9~3            ; 1       ;
; keyboard:inst1|i9~2            ; 1       ;
; keyboard:inst1|i9~1            ; 1       ;
; keyboard:inst1|i9~0            ; 1       ;
; keyboard:inst1|i5~4            ; 1       ;
; keyboard:inst1|i5~3            ; 1       ;
; keyboard:inst1|i5~2            ; 1       ;
; keyboard:inst1|i5~1            ; 1       ;
; keyboard:inst1|i5~0            ; 1       ;
; keyboard:inst1|i4~5            ; 1       ;
; keyboard:inst1|i4~4            ; 1       ;
; keyboard:inst1|i4~3            ; 1       ;
; keyboard:inst1|i4~2            ; 1       ;
; keyboard:inst1|i4~1            ; 1       ;
; keyboard:inst1|i7~5            ; 1       ;
; keyboard:inst1|i7~4            ; 1       ;
; keyboard:inst1|i7~3            ; 1       ;
; keyboard:inst1|i7~2            ; 1       ;
; keyboard:inst1|i7~1            ; 1       ;
; keyboard:inst1|i6~5            ; 1       ;
; keyboard:inst1|i6~4            ; 1       ;
; keyboard:inst1|i6~3            ; 1       ;
; keyboard:inst1|i6~2            ; 1       ;
; keyboard:inst1|i6~1            ; 1       ;
; keyboard:inst1|i8~4            ; 1       ;
; keyboard:inst1|i8~3            ; 1       ;
; keyboard:inst1|i8~2            ; 1       ;
; keyboard:inst1|i8~1            ; 1       ;
; keyboard:inst1|i8~0            ; 1       ;
; keyboard:inst1|i10~4           ; 1       ;
; keyboard:inst1|i10~3           ; 1       ;
; keyboard:inst1|i10~2           ; 1       ;
; keyboard:inst1|i10~1           ; 1       ;
; keyboard:inst1|i10~0           ; 1       ;
; keyboard:inst1|i13~4           ; 1       ;
; keyboard:inst1|i13~3           ; 1       ;
; keyboard:inst1|i13~2           ; 1       ;
; keyboard:inst1|i13~1           ; 1       ;
; keyboard:inst1|i13~0           ; 1       ;
; keyboard:inst1|i12~4           ; 1       ;
; keyboard:inst1|i12~3           ; 1       ;
; keyboard:inst1|i12~2           ; 1       ;
; keyboard:inst1|i12~1           ; 1       ;
; keyboard:inst1|i12~0           ; 1       ;
; keyboard:inst1|i11~4           ; 1       ;
; keyboard:inst1|i11~3           ; 1       ;
; keyboard:inst1|i11~2           ; 1       ;
; keyboard:inst1|i11~1           ; 1       ;
; keyboard:inst1|i11~0           ; 1       ;
; keyboard:inst1|i3~9            ; 1       ;
; keyboard:inst1|i3~8            ; 1       ;
; keyboard:inst1|i3~7            ; 1       ;
; keyboard:inst1|i3~6            ; 1       ;
; keyboard:inst1|i3~5            ; 1       ;
; keyboard:inst1|i2~5            ; 1       ;
; keyboard:inst1|i2~4            ; 1       ;
; keyboard:inst1|i2~3            ; 1       ;
; keyboard:inst1|i2~2            ; 1       ;
; keyboard:inst1|i2~1            ; 1       ;
; keyboard:inst1|i1~4            ; 1       ;
; keyboard:inst1|i1~3            ; 1       ;
; keyboard:inst1|i1~2            ; 1       ;
; keyboard:inst1|i1~1            ; 1       ;
; keyboard:inst1|i1~0            ; 1       ;
; f_1hz:inst|i1~1                ; 1       ;
; f_1hz:inst|i1~0                ; 1       ;
; charing:inst2|Selector3~21     ; 1       ;
; charing:inst2|Selector3~20     ; 1       ;
; charing:inst2|Selector3~19     ; 1       ;
; charing:inst2|Selector3~18     ; 1       ;
; charing:inst2|Selector3~17     ; 1       ;
; charing:inst2|Selector3~16     ; 1       ;
; charing:inst2|Selector3~15     ; 1       ;
; charing:inst2|Selector3~14     ; 1       ;
; charing:inst2|Selector3~13     ; 1       ;
; charing:inst2|Selector3~12     ; 1       ;
; charing:inst2|Selector3~11     ; 1       ;
; charing:inst2|Selector3~10     ; 1       ;
; charing:inst2|Selector3~9      ; 1       ;
; charing:inst2|Selector3~8      ; 1       ;
; charing:inst2|Selector3~7      ; 1       ;
; charing:inst2|Selector3~6      ; 1       ;
; charing:inst2|Selector3~5      ; 1       ;
; charing:inst2|Selector3~4      ; 1       ;
; charing:inst2|Selector3~3      ; 1       ;
; charing:inst2|Selector3~2      ; 1       ;
; charing:inst2|Selector3~1      ; 1       ;
; charing:inst2|Selector3~0      ; 1       ;
; charing:inst2|Selector4~25     ; 1       ;
; charing:inst2|Selector4~24     ; 1       ;
; charing:inst2|Selector4~23     ; 1       ;
; charing:inst2|Selector4~22     ; 1       ;
; charing:inst2|Selector4~21     ; 1       ;
; charing:inst2|Selector4~20     ; 1       ;
; charing:inst2|Selector4~19     ; 1       ;
; charing:inst2|Selector4~18     ; 1       ;
; charing:inst2|Selector4~17     ; 1       ;
; charing:inst2|Selector4~16     ; 1       ;
; charing:inst2|Selector4~15     ; 1       ;
; charing:inst2|Selector4~14     ; 1       ;
; charing:inst2|Selector4~13     ; 1       ;
; charing:inst2|Selector4~12     ; 1       ;
; charing:inst2|Selector4~11     ; 1       ;
; charing:inst2|Selector4~10     ; 1       ;
; charing:inst2|Selector4~9      ; 1       ;
; charing:inst2|Selector4~8      ; 1       ;
; charing:inst2|Selector4~7      ; 1       ;
; charing:inst2|Selector4~6      ; 1       ;
; charing:inst2|Selector4~5      ; 1       ;
; charing:inst2|Selector4~4      ; 1       ;
; charing:inst2|Selector5~21     ; 1       ;
; charing:inst2|Selector5~20     ; 1       ;
; charing:inst2|Selector5~19     ; 1       ;
; charing:inst2|Selector5~18     ; 1       ;
; charing:inst2|Selector5~17     ; 1       ;
; charing:inst2|Selector5~16     ; 1       ;
; charing:inst2|Selector5~15     ; 1       ;
; charing:inst2|Selector5~14     ; 1       ;
; charing:inst2|Selector5~13     ; 1       ;
; charing:inst2|Selector5~12     ; 1       ;
; charing:inst2|Selector5~11     ; 1       ;
; charing:inst2|Selector5~10     ; 1       ;
; charing:inst2|Selector5~9      ; 1       ;
; charing:inst2|Selector5~8      ; 1       ;
; charing:inst2|Selector5~7      ; 1       ;
; charing:inst2|Selector5~6      ; 1       ;
; charing:inst2|Selector5~5      ; 1       ;
; charing:inst2|Selector5~4      ; 1       ;
; charing:inst2|Selector5~3      ; 1       ;
; charing:inst2|Selector5~2      ; 1       ;
; charing:inst2|Selector5~1      ; 1       ;
; charing:inst2|Selector5~0      ; 1       ;
; charing:inst2|Selector6~25     ; 1       ;
; charing:inst2|Selector6~24     ; 1       ;
; charing:inst2|Selector6~23     ; 1       ;
; charing:inst2|Selector6~22     ; 1       ;
; charing:inst2|Selector6~21     ; 1       ;
; charing:inst2|Selector6~20     ; 1       ;
; charing:inst2|Selector6~19     ; 1       ;
; charing:inst2|Selector6~18     ; 1       ;
; charing:inst2|Selector6~17     ; 1       ;
; charing:inst2|Selector6~16     ; 1       ;
; charing:inst2|Selector6~15     ; 1       ;
; charing:inst2|Selector6~14     ; 1       ;
; charing:inst2|Selector6~13     ; 1       ;
; charing:inst2|Selector6~12     ; 1       ;
; charing:inst2|Selector6~11     ; 1       ;
; charing:inst2|Selector6~10     ; 1       ;
; charing:inst2|Selector6~9      ; 1       ;
; charing:inst2|Selector6~7      ; 1       ;
; charing:inst2|Selector6~6      ; 1       ;
; charing:inst2|Selector6~5      ; 1       ;
; charing:inst2|Selector6~4      ; 1       ;
; charing:inst2|Selector7~21     ; 1       ;
; charing:inst2|Selector7~20     ; 1       ;
; charing:inst2|Selector7~19     ; 1       ;
; charing:inst2|Selector7~18     ; 1       ;
; charing:inst2|Selector7~17     ; 1       ;
; charing:inst2|Selector7~16     ; 1       ;
; charing:inst2|Selector7~15     ; 1       ;
; charing:inst2|Selector7~14     ; 1       ;
; charing:inst2|Selector7~13     ; 1       ;
; charing:inst2|Selector7~12     ; 1       ;
; charing:inst2|Selector7~11     ; 1       ;
; charing:inst2|Selector7~10     ; 1       ;
; charing:inst2|Selector7~9      ; 1       ;
; charing:inst2|Selector7~8      ; 1       ;
; charing:inst2|Selector7~7      ; 1       ;
; charing:inst2|Selector7~6      ; 1       ;
; charing:inst2|Selector7~5      ; 1       ;
; charing:inst2|Selector7~4      ; 1       ;
; charing:inst2|Selector7~3      ; 1       ;
; charing:inst2|Selector7~2      ; 1       ;
; charing:inst2|Selector7~1      ; 1       ;
; charing:inst2|Selector7~0      ; 1       ;
; charing:inst2|Selector8~24     ; 1       ;
; charing:inst2|Selector8~23     ; 1       ;
; charing:inst2|Selector8~22     ; 1       ;
; charing:inst2|Selector8~21     ; 1       ;
; charing:inst2|Selector8~20     ; 1       ;
; charing:inst2|Selector8~19     ; 1       ;
; charing:inst2|Selector8~18     ; 1       ;
; charing:inst2|Selector8~17     ; 1       ;
; charing:inst2|Selector8~16     ; 1       ;
; charing:inst2|Selector8~15     ; 1       ;
; charing:inst2|Selector8~14     ; 1       ;
; charing:inst2|Selector8~13     ; 1       ;
; charing:inst2|Selector8~12     ; 1       ;
; charing:inst2|Selector8~11     ; 1       ;
; charing:inst2|Selector8~10     ; 1       ;
; charing:inst2|Selector8~9      ; 1       ;
; charing:inst2|Selector8~8      ; 1       ;
; charing:inst2|Selector8~7      ; 1       ;
; charing:inst2|Selector8~6      ; 1       ;
; charing:inst2|Selector8~5      ; 1       ;
; charing:inst2|Selector8~4      ; 1       ;
; charing:inst2|Selector8~3      ; 1       ;
; charing:inst2|Selector8~2      ; 1       ;
; charing:inst2|Selector9~21     ; 1       ;
; charing:inst2|Selector9~20     ; 1       ;
; charing:inst2|Selector9~19     ; 1       ;
; charing:inst2|Selector9~18     ; 1       ;
; charing:inst2|Selector9~17     ; 1       ;
; charing:inst2|Selector9~16     ; 1       ;
; charing:inst2|Selector9~15     ; 1       ;
; charing:inst2|Selector9~14     ; 1       ;
; charing:inst2|Selector9~13     ; 1       ;
; charing:inst2|Selector9~12     ; 1       ;
; charing:inst2|Selector9~11     ; 1       ;
; charing:inst2|Selector9~10     ; 1       ;
; charing:inst2|Selector9~9      ; 1       ;
; charing:inst2|Selector9~8      ; 1       ;
; charing:inst2|Selector9~7      ; 1       ;
; charing:inst2|Selector9~6      ; 1       ;
; charing:inst2|Selector9~5      ; 1       ;
; charing:inst2|Selector9~4      ; 1       ;
; charing:inst2|Selector9~3      ; 1       ;
; charing:inst2|Selector9~2      ; 1       ;
; charing:inst2|Selector9~1      ; 1       ;
; charing:inst2|Selector9~0      ; 1       ;
; charing:inst2|Selector10~22    ; 1       ;
; charing:inst2|Selector10~21    ; 1       ;
; charing:inst2|Selector10~20    ; 1       ;
; charing:inst2|Selector10~19    ; 1       ;
; charing:inst2|Selector10~18    ; 1       ;
; charing:inst2|Selector10~17    ; 1       ;
; charing:inst2|Selector10~16    ; 1       ;
; charing:inst2|Selector10~15    ; 1       ;
; charing:inst2|Selector10~14    ; 1       ;
; charing:inst2|Selector10~13    ; 1       ;
; charing:inst2|Selector10~12    ; 1       ;
; charing:inst2|Selector10~11    ; 1       ;
; charing:inst2|Selector10~10    ; 1       ;
; charing:inst2|Selector10~9     ; 1       ;
; charing:inst2|Selector10~8     ; 1       ;
; charing:inst2|Selector10~7     ; 1       ;
; charing:inst2|Selector10~6     ; 1       ;
; charing:inst2|Selector10~5     ; 1       ;
; charing:inst2|Selector10~4     ; 1       ;
; charing:inst2|Selector10~3     ; 1       ;
; charing:inst2|Selector10~2     ; 1       ;
; charing:inst2|Selector10~1     ; 1       ;
; charing:inst2|Selector10~0     ; 1       ;
; charing:inst2|Selector11~12    ; 1       ;
; charing:inst2|Selector11~11    ; 1       ;
; charing:inst2|Selector11~10    ; 1       ;
; charing:inst2|Selector11~9     ; 1       ;
; charing:inst2|Selector11~8     ; 1       ;
; charing:inst2|Selector11~7     ; 1       ;
; charing:inst2|Selector11~6     ; 1       ;
; charing:inst2|Selector11~5     ; 1       ;
; charing:inst2|Add2~34          ; 1       ;
; charing:inst2|Add2~33          ; 1       ;
; charing:inst2|Add2~32          ; 1       ;
; charing:inst2|Add2~31          ; 1       ;
; charing:inst2|Add2~30          ; 1       ;
; charing:inst2|Add2~29          ; 1       ;
; charing:inst2|Selector11~4     ; 1       ;
; charing:inst2|Selector11~3     ; 1       ;
; charing:inst2|number~111       ; 1       ;
; charing:inst2|number~110       ; 1       ;
; charing:inst2|number~109       ; 1       ;
; charing:inst2|number~108       ; 1       ;
; charing:inst2|number~107       ; 1       ;
; charing:inst2|number~106       ; 1       ;
; charing:inst2|Selector11~2     ; 1       ;
; charing:inst2|number~105       ; 1       ;
; charing:inst2|number~104       ; 1       ;
; charing:inst2|number~103       ; 1       ;
; charing:inst2|number~102       ; 1       ;
; charing:inst2|number~101       ; 1       ;
; charing:inst2|number~100       ; 1       ;
; charing:inst2|Selector11~1     ; 1       ;
; charing:inst2|number~99        ; 1       ;
; charing:inst2|number~98        ; 1       ;
; charing:inst2|number~97        ; 1       ;
; charing:inst2|number~96        ; 1       ;
; charing:inst2|number~95        ; 1       ;
; charing:inst2|number~94        ; 1       ;
; charing:inst2|Selector11~0     ; 1       ;
; charing:inst2|Selector13~10    ; 1       ;
; charing:inst2|Selector13~9     ; 1       ;
; charing:inst2|Selector13~8     ; 1       ;
; charing:inst2|Selector13~7     ; 1       ;
; charing:inst2|Selector13~6     ; 1       ;
; charing:inst2|Selector13~5     ; 1       ;
; charing:inst2|number~93        ; 1       ;
; charing:inst2|number~92        ; 1       ;
; charing:inst2|number~91        ; 1       ;
; charing:inst2|number~90        ; 1       ;
; charing:inst2|number~89        ; 1       ;
; charing:inst2|number~88        ; 1       ;
; charing:inst2|number~87        ; 1       ;
; charing:inst2|number~86        ; 1       ;
; charing:inst2|number~85        ; 1       ;
; charing:inst2|number~84        ; 1       ;
; charing:inst2|Selector13~4     ; 1       ;
; charing:inst2|Selector13~3     ; 1       ;
; charing:inst2|number~83        ; 1       ;
; charing:inst2|number~82        ; 1       ;
; charing:inst2|number~81        ; 1       ;
; charing:inst2|number~80        ; 1       ;
; charing:inst2|number~79        ; 1       ;
; charing:inst2|number~78        ; 1       ;
; charing:inst2|Selector13~2     ; 1       ;
; charing:inst2|number~77        ; 1       ;
; charing:inst2|number~76        ; 1       ;
; charing:inst2|number~75        ; 1       ;
; charing:inst2|number~74        ; 1       ;
; charing:inst2|number~73        ; 1       ;
; charing:inst2|Selector13~1     ; 1       ;
; charing:inst2|Selector12~12    ; 1       ;
; charing:inst2|Selector12~11    ; 1       ;
; charing:inst2|Selector12~10    ; 1       ;
; charing:inst2|Selector12~9     ; 1       ;
; charing:inst2|Selector12~8     ; 1       ;
; charing:inst2|Selector12~7     ; 1       ;
; charing:inst2|Selector12~6     ; 1       ;
; charing:inst2|Selector12~5     ; 1       ;
; charing:inst2|number~72        ; 1       ;
; charing:inst2|number~71        ; 1       ;
; charing:inst2|number~70        ; 1       ;
; charing:inst2|number~69        ; 1       ;
; charing:inst2|number~68        ; 1       ;
; charing:inst2|number~67        ; 1       ;
; charing:inst2|Selector12~4     ; 1       ;
; charing:inst2|Selector12~3     ; 1       ;
; charing:inst2|number~66        ; 1       ;
; charing:inst2|number~65        ; 1       ;
; charing:inst2|number~64        ; 1       ;
; charing:inst2|number~63        ; 1       ;
; charing:inst2|number~62        ; 1       ;
; charing:inst2|number~61        ; 1       ;
; charing:inst2|Selector12~2     ; 1       ;
; charing:inst2|number~60        ; 1       ;
; charing:inst2|number~59        ; 1       ;
; charing:inst2|number~58        ; 1       ;
; charing:inst2|number~57        ; 1       ;
; charing:inst2|number~56        ; 1       ;
; charing:inst2|number~55        ; 1       ;
; charing:inst2|Selector12~1     ; 1       ;
; charing:inst2|Add2~28          ; 1       ;
; charing:inst2|Add2~27          ; 1       ;
; charing:inst2|Add2~26          ; 1       ;
; charing:inst2|Add2~25          ; 1       ;
; charing:inst2|Add2~24          ; 1       ;
; charing:inst2|Selector12~0     ; 1       ;
; charing:inst2|Selector14~7     ; 1       ;
; charing:inst2|Selector14~6     ; 1       ;
; charing:inst2|Selector14~5     ; 1       ;
; charing:inst2|number~54        ; 1       ;
; charing:inst2|number~53        ; 1       ;
; charing:inst2|number~52        ; 1       ;
; charing:inst2|Selector14~4     ; 1       ;
; charing:inst2|number~51        ; 1       ;
; charing:inst2|number~50        ; 1       ;
; charing:inst2|number~49        ; 1       ;
; charing:inst2|number~48        ; 1       ;
; charing:inst2|number~47        ; 1       ;
; charing:inst2|Selector14~3     ; 1       ;
; charing:inst2|number~46        ; 1       ;
; charing:inst2|number~45        ; 1       ;
; charing:inst2|number~44        ; 1       ;
; charing:inst2|number~43        ; 1       ;
; charing:inst2|number~42        ; 1       ;
; charing:inst2|number~41        ; 1       ;
; charing:inst2|Selector14~2     ; 1       ;
; charing:inst2|Selector14~1     ; 1       ;
; charing:inst2|Selector14~0     ; 1       ;
; charing:inst2|Selector13~0     ; 1       ;
; charing:inst2|Selector16~7     ; 1       ;
; charing:inst2|Selector16~6     ; 1       ;
; charing:inst2|Selector16~5     ; 1       ;
; charing:inst2|Selector16~4     ; 1       ;
; charing:inst2|Selector16~3     ; 1       ;
; charing:inst2|Selector16~2     ; 1       ;
; charing:inst2|Selector15~7     ; 1       ;
; charing:inst2|Selector15~6     ; 1       ;
; charing:inst2|Selector15~5     ; 1       ;
; charing:inst2|Selector15~4     ; 1       ;
; charing:inst2|Selector15~3     ; 1       ;
; charing:inst2|number~40        ; 1       ;
; charing:inst2|number~39        ; 1       ;
; charing:inst2|number~38        ; 1       ;
; charing:inst2|number~36        ; 1       ;
; charing:inst2|Selector15~2     ; 1       ;
; charing:inst2|number~35        ; 1       ;
; charing:inst2|number~34        ; 1       ;
; charing:inst2|number~33        ; 1       ;
; charing:inst2|number~32        ; 1       ;
; charing:inst2|number~31        ; 1       ;
; charing:inst2|Selector15~1     ; 1       ;
; charing:inst2|flag~0           ; 1       ;
; charing:inst2|Selector1~21     ; 1       ;
; charing:inst2|Selector1~20     ; 1       ;
; charing:inst2|Selector1~19     ; 1       ;
; charing:inst2|Selector1~18     ; 1       ;
; charing:inst2|Selector1~17     ; 1       ;
; charing:inst2|Selector1~16     ; 1       ;
; charing:inst2|Selector1~15     ; 1       ;
; charing:inst2|Selector1~14     ; 1       ;
; charing:inst2|Selector1~13     ; 1       ;
; charing:inst2|Selector1~12     ; 1       ;
; charing:inst2|Selector1~11     ; 1       ;
; charing:inst2|Selector1~10     ; 1       ;
; charing:inst2|Selector1~9      ; 1       ;
; charing:inst2|Selector1~8      ; 1       ;
; charing:inst2|Selector1~7      ; 1       ;
; charing:inst2|Selector1~6      ; 1       ;
; charing:inst2|Selector1~5      ; 1       ;
; charing:inst2|Selector1~4      ; 1       ;
; charing:inst2|Selector1~3      ; 1       ;
; charing:inst2|Selector1~2      ; 1       ;
; charing:inst2|Selector1~1      ; 1       ;
; charing:inst2|Selector1~0      ; 1       ;
; charing:inst2|number[10]~29    ; 1       ;
; charing:inst2|Selector2~25     ; 1       ;
; charing:inst2|Selector2~24     ; 1       ;
; charing:inst2|Selector2~23     ; 1       ;
; charing:inst2|Selector2~22     ; 1       ;
; charing:inst2|Selector2~21     ; 1       ;
; charing:inst2|Selector2~20     ; 1       ;
; charing:inst2|Selector2~19     ; 1       ;
; charing:inst2|Selector2~18     ; 1       ;
; charing:inst2|Selector2~17     ; 1       ;
; charing:inst2|Selector2~16     ; 1       ;
; charing:inst2|Selector2~15     ; 1       ;
; charing:inst2|Selector2~14     ; 1       ;
; charing:inst2|Selector2~13     ; 1       ;
; charing:inst2|Selector2~12     ; 1       ;
; charing:inst2|Selector2~11     ; 1       ;
; charing:inst2|Selector2~10     ; 1       ;
; charing:inst2|Selector2~9      ; 1       ;
; charing:inst2|Selector2~8      ; 1       ;
; charing:inst2|Selector2~7      ; 1       ;
; charing:inst2|Selector2~6      ; 1       ;
; charing:inst2|Selector2~5      ; 1       ;
; charing:inst2|Selector2~4      ; 1       ;
; keyboard:inst1|out11~4         ; 1       ;
; keyboard:inst1|out11~3         ; 1       ;
; keyboard:inst1|out11~2         ; 1       ;
; keyboard:inst1|start~0         ; 1       ;
; charing:inst2|Selector33~3     ; 1       ;
; charing:inst2|Selector33~2     ; 1       ;
; charing:inst2|Selector33~1     ; 1       ;
; charing:inst2|Selector33~0     ; 1       ;
; charing:inst2|Selector34~1     ; 1       ;
; charing:inst2|Selector34~0     ; 1       ;
; charing:inst2|Selector39~2     ; 1       ;
; charing:inst2|Selector39~1     ; 1       ;
; charing:inst2|Selector39~0     ; 1       ;
; charing:inst2|Selector37~11    ; 1       ;
; charing:inst2|Selector38~1     ; 1       ;
; charing:inst2|Selector38~0     ; 1       ;
; charing:inst2|Selector35~0     ; 1       ;
; charing:inst2|Selector37~8     ; 1       ;
; charing:inst2|Selector37~7     ; 1       ;
; charing:inst2|Selector37~6     ; 1       ;
; keyboard:inst1|reset~2         ; 1       ;
; keyboard:inst1|reset~1         ; 1       ;
; keyboard:inst1|reset~0         ; 1       ;
; charing:inst2|Selector36~1     ; 1       ;
; charing:inst2|Selector36~0     ; 1       ;
; keyboard:inst1|out2~1          ; 1       ;
; keyboard:inst1|out2~0          ; 1       ;
; keyboard:inst1|out9~2          ; 1       ;
; keyboard:inst1|out9~1          ; 1       ;
; keyboard:inst1|out9~0          ; 1       ;
; keyboard:inst1|out8~1          ; 1       ;
; keyboard:inst1|out8~0          ; 1       ;
; keyboard:inst1|out3~5          ; 1       ;
; keyboard:inst1|out3~3          ; 1       ;
; keyboard:inst1|out4~2          ; 1       ;
; keyboard:inst1|out4~1          ; 1       ;
; keyboard:inst1|out5~3          ; 1       ;
; keyboard:inst1|out6~2          ; 1       ;
; keyboard:inst1|out6~1          ; 1       ;
; keyboard:inst1|Equal13~1       ; 1       ;
; keyboard:inst1|out7~2          ; 1       ;
; keyboard:inst1|out7~1          ; 1       ;
; keyboard:inst1|out7~0          ; 1       ;
; keyboard:inst1|Equal14~1       ; 1       ;
; keyboard:inst1|out1~1          ; 1       ;
; keyboard:inst1|Equal16~0       ; 1       ;
; keyboard:inst1|i9[4]           ; 1       ;
; keyboard:inst1|i9[3]           ; 1       ;
; keyboard:inst1|always0~13      ; 1       ;
; keyboard:inst1|i9[0]           ; 1       ;
; keyboard:inst1|i9[1]           ; 1       ;
; keyboard:inst1|i9[2]           ; 1       ;
; keyboard:inst1|out3~0          ; 1       ;
; keyboard:inst1|always0~12      ; 1       ;
; keyboard:inst1|i5[0]           ; 1       ;
; keyboard:inst1|i5[1]           ; 1       ;
; keyboard:inst1|i5[2]           ; 1       ;
; keyboard:inst1|i5[3]           ; 1       ;
; keyboard:inst1|i5[4]           ; 1       ;
; keyboard:inst1|i4~0            ; 1       ;
; keyboard:inst1|i4[0]           ; 1       ;
; keyboard:inst1|i4[1]           ; 1       ;
; keyboard:inst1|i4[2]           ; 1       ;
; keyboard:inst1|i4[3]           ; 1       ;
; keyboard:inst1|i4[4]           ; 1       ;
; keyboard:inst1|i7~0            ; 1       ;
; keyboard:inst1|i7[0]           ; 1       ;
; keyboard:inst1|i7[1]           ; 1       ;
; keyboard:inst1|i7[2]           ; 1       ;
; keyboard:inst1|i7[3]           ; 1       ;
; keyboard:inst1|i7[4]           ; 1       ;
; keyboard:inst1|i6~0            ; 1       ;
; keyboard:inst1|i6[0]           ; 1       ;
; keyboard:inst1|i6[1]           ; 1       ;
; keyboard:inst1|i6[2]           ; 1       ;
; keyboard:inst1|i6[3]           ; 1       ;
; keyboard:inst1|i6[4]           ; 1       ;
; keyboard:inst1|always0~11      ; 1       ;
; keyboard:inst1|i8[0]           ; 1       ;
; keyboard:inst1|i8[1]           ; 1       ;
; keyboard:inst1|i8[2]           ; 1       ;
; keyboard:inst1|i8[3]           ; 1       ;
; keyboard:inst1|i8[4]           ; 1       ;
; keyboard:inst1|always0~10      ; 1       ;
; keyboard:inst1|i10[0]          ; 1       ;
; keyboard:inst1|i10[1]          ; 1       ;
; keyboard:inst1|i10[2]          ; 1       ;
; keyboard:inst1|i10[3]          ; 1       ;
; keyboard:inst1|i10[4]          ; 1       ;
; keyboard:inst1|out1~0          ; 1       ;
; keyboard:inst1|i13[4]          ; 1       ;
; keyboard:inst1|i13[3]          ; 1       ;
; keyboard:inst1|i13[2]          ; 1       ;
; keyboard:inst1|Equal20~0       ; 1       ;
; keyboard:inst1|i13[1]          ; 1       ;
; keyboard:inst1|always0~9       ; 1       ;
; keyboard:inst1|i13[0]          ; 1       ;
; keyboard:inst1|Equal19~0       ; 1       ;
; keyboard:inst1|i12[4]          ; 1       ;
; keyboard:inst1|i12[3]          ; 1       ;
; keyboard:inst1|always0~8       ; 1       ;
; keyboard:inst1|i12[0]          ; 1       ;
; keyboard:inst1|i12[1]          ; 1       ;
; keyboard:inst1|i12[2]          ; 1       ;
; keyboard:inst1|Equal18~0       ; 1       ;
; keyboard:inst1|i11[4]          ; 1       ;
; keyboard:inst1|i11[3]          ; 1       ;
; keyboard:inst1|always0~5       ; 1       ;
; keyboard:inst1|i11[0]          ; 1       ;
; keyboard:inst1|i11[1]          ; 1       ;
; keyboard:inst1|i11[2]          ; 1       ;
; keyboard:inst1|Equal10~0       ; 1       ;
; keyboard:inst1|i3[4]           ; 1       ;
; keyboard:inst1|i3[3]           ; 1       ;
; keyboard:inst1|i3~2            ; 1       ;
; keyboard:inst1|i3[0]           ; 1       ;
; keyboard:inst1|i3[1]           ; 1       ;
; keyboard:inst1|i3[2]           ; 1       ;
; keyboard:inst1|i2~0            ; 1       ;
; keyboard:inst1|i2[0]           ; 1       ;
; keyboard:inst1|i2[1]           ; 1       ;
; keyboard:inst1|i2[2]           ; 1       ;
; keyboard:inst1|i2[3]           ; 1       ;
; keyboard:inst1|i2[4]           ; 1       ;
; keyboard:inst1|always0~1       ; 1       ;
; keyboard:inst1|i1[0]           ; 1       ;
; keyboard:inst1|i1[1]           ; 1       ;
; keyboard:inst1|i1[2]           ; 1       ;
; keyboard:inst1|i1[3]           ; 1       ;
; keyboard:inst1|i1[4]           ; 1       ;
; f_1hz:inst|Equal0~1            ; 1       ;
; f_1hz:inst|Equal0~0            ; 1       ;
; f_1hz:inst|i1[0]               ; 1       ;
; f_1hz:inst|i1[1]               ; 1       ;
; f_1hz:inst|i1[2]               ; 1       ;
; f_1hz:inst|i1[3]               ; 1       ;
; f_1hz:inst|i1[4]               ; 1       ;
; f_1hz:inst|i1[5]               ; 1       ;
; f_1hz:inst|i1[6]               ; 1       ;
; f_1hz:inst|i1[7]               ; 1       ;
; f_1hz:inst|i1[8]               ; 1       ;
; f_1hz:inst|i1[9]               ; 1       ;
; f_1hz:inst|i1[10]              ; 1       ;
; f_1hz:inst|i1[11]              ; 1       ;
; f_1hz:inst|i1[12]              ; 1       ;
; f_1hz:inst|i1[13]              ; 1       ;
; f_1hz:inst|i1[14]              ; 1       ;
; f_1hz:inst|i1[15]              ; 1       ;
; f_1hz:inst|i1[16]              ; 1       ;
; charing:inst2|data[1]~10       ; 1       ;
; charing:inst2|scan[2]~4        ; 1       ;
; keyboard:inst1|Decoder0~1      ; 1       ;
; keyboard:inst1|Decoder0~0      ; 1       ;
; charing:inst2|Selector21~5     ; 1       ;
; charing:inst2|Selector25~0     ; 1       ;
; charing:inst2|Selector22~7     ; 1       ;
; charing:inst2|Selector22~6     ; 1       ;
; charing:inst2|Selector22~5     ; 1       ;
; charing:inst2|T2~4             ; 1       ;
; charing:inst2|T2~3             ; 1       ;
; charing:inst2|Selector23~2     ; 1       ;
; charing:inst2|Selector27~1     ; 1       ;
; charing:inst2|Selector23~0     ; 1       ;
; charing:inst2|out2[2]~4        ; 1       ;
; charing:inst2|Selector29~2     ; 1       ;
; charing:inst2|T2[1]~1          ; 1       ;
; charing:inst2|Selector24~7     ; 1       ;
; charing:inst2|Selector24~5     ; 1       ;
; charing:inst2|Selector24~4     ; 1       ;
; charing:inst2|Selector24~3     ; 1       ;
; charing:inst2|Selector24~2     ; 1       ;
; charing:inst2|T1[1]~0          ; 1       ;
; charing:inst2|Selector17~2     ; 1       ;
; charing:inst2|switch~0         ; 1       ;
; charing:inst2|out2[7]~1        ; 1       ;
; charing:inst2|out2[7]~0        ; 1       ;
; charing:inst2|Selector26~2     ; 1       ;
; charing:inst2|scan[0]~3        ; 1       ;
; charing:inst2|scan[1]~2        ; 1       ;
; charing:inst2|scan[2]~1        ; 1       ;
; charing:inst2|scan[3]~0        ; 1       ;
; charing:inst2|Mux10~0          ; 1       ;
; charing:inst2|Mux9~0           ; 1       ;
; charing:inst2|Mux8~0           ; 1       ;
; charing:inst2|Mux7~0           ; 1       ;
; charing:inst2|Mux6~0           ; 1       ;
; charing:inst2|Mux5~0           ; 1       ;
; charing:inst2|Mux4~0           ; 1       ;
; charing:inst2|data[3]~8        ; 1       ;
; charing:inst2|T2[3]            ; 1       ;
; charing:inst2|out2[7]          ; 1       ;
; charing:inst2|data[2]~6        ; 1       ;
; charing:inst2|data[1]~4        ; 1       ;
; charing:inst2|T2[1]            ; 1       ;
; charing:inst2|out2[5]          ; 1       ;
; charing:inst2|data[0]~2        ; 1       ;
; charing:inst2|T2[0]            ; 1       ;
; charing:inst2|secten[11]~33    ; 1       ;
; charing:inst2|secten[10]~32    ; 1       ;
; charing:inst2|secten[10]~31    ; 1       ;
; charing:inst2|secten[9]~30     ; 1       ;
; charing:inst2|secten[9]~29     ; 1       ;
; charing:inst2|secten[8]~28     ; 1       ;
; charing:inst2|secten[8]~27     ; 1       ;
; charing:inst2|secten[7]~26     ; 1       ;
; charing:inst2|secten[7]~25     ; 1       ;
; charing:inst2|secten[6]~24     ; 1       ;
; charing:inst2|secten[6]~23     ; 1       ;
; charing:inst2|secten[5]~22     ; 1       ;
; charing:inst2|secten[5]~21     ; 1       ;
; charing:inst2|secten[4]~20     ; 1       ;
; charing:inst2|secten[4]~19     ; 1       ;
; charing:inst2|secten[3]~18     ; 1       ;
; charing:inst2|secten[3]~17     ; 1       ;
; charing:inst2|secten[2]~16     ; 1       ;
; charing:inst2|secten[2]~15     ; 1       ;
; charing:inst2|secten[1]~14     ; 1       ;
; charing:inst2|secten[1]~13     ; 1       ;
; charing:inst2|number[13]~7     ; 1       ;
; charing:inst2|number[12]~6     ; 1       ;
; charing:inst2|number[11]~5     ; 1       ;
; charing:inst2|number[10]~4     ; 1       ;
; charing:inst2|number[9]~3      ; 1       ;
; charing:inst2|number[8]~2      ; 1       ;
; charing:inst2|number[7]~1      ; 1       ;
; charing:inst2|number[6]~0      ; 1       ;
; charing:inst2|Add28~30         ; 1       ;
; charing:inst2|Add30~30         ; 1       ;
; charing:inst2|Add33~28         ; 1       ;
; charing:inst2|Add36~30         ; 1       ;
; charing:inst2|Add35~24         ; 1       ;
; charing:inst2|Add34~30         ; 1       ;
; charing:inst2|Add32~30         ; 1       ;
; charing:inst2|Add31~26         ; 1       ;
; charing:inst2|Add29~28         ; 1       ;
; charing:inst2|Add19~28         ; 1       ;
; charing:inst2|Add21~28         ; 1       ;
; charing:inst2|Add24~26         ; 1       ;
; charing:inst2|Add27~28         ; 1       ;
; charing:inst2|Add25~28         ; 1       ;
; charing:inst2|Add26~22         ; 1       ;
; charing:inst2|Add22~24         ; 1       ;
; charing:inst2|Add23~28         ; 1       ;
; charing:inst2|Add20~26         ; 1       ;
; charing:inst2|Add10~26         ; 1       ;
; charing:inst2|Add12~26         ; 1       ;
; charing:inst2|Add15~24         ; 1       ;
; charing:inst2|Add18~26         ; 1       ;
; charing:inst2|Add17~20         ; 1       ;
; charing:inst2|Add16~26         ; 1       ;
; charing:inst2|Add14~26         ; 1       ;
; charing:inst2|Add13~22         ; 1       ;
; charing:inst2|Add11~24         ; 1       ;
; charing:inst2|Add1~24          ; 1       ;
; charing:inst2|number[15]~9     ; 1       ;
; charing:inst2|Add3~24          ; 1       ;
; charing:inst2|Add6~22          ; 1       ;
; charing:inst2|Add9~24          ; 1       ;
; charing:inst2|Add7~24          ; 1       ;
; charing:inst2|Add8~18          ; 1       ;
; charing:inst2|Add4~20          ; 1       ;
; charing:inst2|Add5~24          ; 1       ;
; charing:inst2|Add2~22          ; 1       ;
; charing:inst2|Add28~29         ; 1       ;
; charing:inst2|Add28~28         ; 1       ;
; charing:inst2|Add28~27         ; 1       ;
; charing:inst2|Add28~26         ; 1       ;
; charing:inst2|Add28~25         ; 1       ;
; charing:inst2|Add28~24         ; 1       ;
; charing:inst2|Add28~23         ; 1       ;
; charing:inst2|Add28~22         ; 1       ;
; charing:inst2|Add28~21         ; 1       ;
; charing:inst2|Add28~20         ; 1       ;
; charing:inst2|Add28~19         ; 1       ;
; charing:inst2|Add28~18         ; 1       ;
; charing:inst2|Add28~17         ; 1       ;
; charing:inst2|Add28~16         ; 1       ;
; charing:inst2|Add28~15         ; 1       ;
; charing:inst2|Add28~14         ; 1       ;
; charing:inst2|Add28~13         ; 1       ;
; charing:inst2|Add28~12         ; 1       ;
; charing:inst2|Add28~11         ; 1       ;
; charing:inst2|Add28~10         ; 1       ;
; charing:inst2|Add28~9          ; 1       ;
+--------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,834 / 15,666 ( 12 % ) ;
; C16 interconnects           ; 3 / 812 ( < 1 % )       ;
; C4 interconnects            ; 1,048 / 11,424 ( 9 % )  ;
; Direct links                ; 151 / 15,666 ( < 1 % )  ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 565 / 4,608 ( 12 % )    ;
; R24 interconnects           ; 6 / 652 ( < 1 % )       ;
; R4 interconnects            ; 1,057 / 13,328 ( 8 % )  ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 94) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 6                            ;
; 11                                          ; 1                            ;
; 12                                          ; 5                            ;
; 13                                          ; 8                            ;
; 14                                          ; 6                            ;
; 15                                          ; 16                           ;
; 16                                          ; 43                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.68) ; Number of LABs  (Total = 94) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 8                            ;
; 1 Sync. load                       ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.28) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 5                            ;
; 12                                           ; 3                            ;
; 13                                           ; 8                            ;
; 14                                           ; 5                            ;
; 15                                           ; 12                           ;
; 16                                           ; 23                           ;
; 17                                           ; 7                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.45) ; Number of LABs  (Total = 94) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 13                           ;
; 2                                               ; 5                            ;
; 3                                               ; 6                            ;
; 4                                               ; 9                            ;
; 5                                               ; 5                            ;
; 6                                               ; 4                            ;
; 7                                               ; 6                            ;
; 8                                               ; 0                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 7                            ;
; 14                                              ; 9                            ;
; 15                                              ; 7                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.68) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 5                            ;
; 14                                           ; 2                            ;
; 15                                           ; 5                            ;
; 16                                           ; 8                            ;
; 17                                           ; 3                            ;
; 18                                           ; 6                            ;
; 19                                           ; 7                            ;
; 20                                           ; 3                            ;
; 21                                           ; 5                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 5                            ;
; 30                                           ; 7                            ;
; 31                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "code"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'code.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node f_1hz:inst|clkout1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.97 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 15 output pins without output pin load capacitance assignment
    Info (306007): Pin "out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file H:/code/output_files/code.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1136 megabytes
    Info: Processing ended: Sun Aug 06 00:56:36 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/code/output_files/code.fit.smsg.


