EINVAL,VAR_0
RLC_LB_CNTL,VAR_1
RLC_LB_CNTR_INIT,VAR_2
RLC_LB_CNTR_MAX,VAR_3
RLC_LB_INIT_CU_MASK,VAR_4
RLC_MC_CNTL,VAR_5
RLC_RL_BASE,VAR_6
RLC_RL_SIZE,VAR_7
RLC_UCODE_ADDR,VAR_8
RLC_UCODE_CNTL,VAR_9
RLC_UCODE_DATA,VAR_10
SI_RLC_UCODE_SIZE,VAR_11
WREG32,FUNC_0
be32_to_cpup,FUNC_1
le32_to_cpu,FUNC_2
le32_to_cpup,FUNC_3
radeon_ucode_print_rlc_hdr,FUNC_4
si_enable_lbpw,FUNC_5
si_init_cg,FUNC_6
si_init_pg,FUNC_7
si_lbpw_supported,FUNC_8
si_rlc_reset,FUNC_9
si_rlc_start,FUNC_10
si_rlc_stop,FUNC_11
si_rlc_resume,FUNC_12
rdev,VAR_12
i,VAR_13
hdr,VAR_14
fw_size,VAR_15
fw_data,VAR_16
fw_data,VAR_17
