QJDW_EP4CE10_100：2019-5-17 16:49:29
	用STM32代码测试过，有数据标志可清，中断可清，STM32可正常读写FPGA寄存器。
	具体STM32操作FPGA参考STM32测试工程中的spi_4p4ce10.c和main函数
	
	
stm32f103ze_ep4ce10_100：2019-5-17 16:53:34
	与FPGA代码QJDW_EP4CE10_100配套使用
	已有功能：
		1:将与FPGA的 cfg_down引脚相连的引脚置为输入模式，否则会导致fpga通过jtag下载后无法运行
		2:将两个电源控制脚拉低，开启FPGA电源和模拟部分电源。
		3:初始化了SPI1，通过SPI1可以读写FPGA的寄存器。
			unsigned short read_ep4ce10_one_reg(unsigned char reg_addr,unsigned char cha)　读FPGA某个通道的寄存器
			unsigned char write_ep4ce10_one_reg(unsigned char reg_addr,unsigned char cha,unsigned short reg_value)写FPGA某个通道的寄存器
		4:注意事项，因为SPI接口用的是软件CS，所有在调用SPI发送模块后要稍微延时一点，再将CS拉高，否则会出线CS世纪数据还没发完，CS恢复高电平导致SPI通信失败。
		
		
QJDW_EP4CE10_101：2019-5-18 22:13:47
	修改了读AD9231代码，用AD9231返回的20M时钟读数据，一个上升沿读，一个下降沿读，否则会导致有一路读到的数据不正常，噪声很大并且跟随另一路。
	最核心调试是硬件修改，AD9231的输入差分时钟硬件上有设计有一边是有电容到地的，电容要拆掉，否则输给AD9231的时钟实际又变单端了。会导致很大的噪声，各种莫名其妙的尖峰，并且溢出位还有输出，
	很容易误以为是前面模拟部分问题。
	
	注意：AD9231的低通滤波要稍微低点。用1K的电阻与10pF电容组合
		  四层板需要将所有的地连起来，反而AD9231的噪声低，？？？
	
	