set tool_name "ModelSim-Altera (VHDL)"
set corner_file_list {
	{{"Slow Model"} {ProjetoFinal.vho ProjetoFinal_vhd.sdo}}
	{{"Fast Model"} {ProjetoFinal_fast.vho ProjetoFinal_vhd_fast.sdo}}
}
