vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/half_adder.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/full_adder.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/ripple_carry_adder.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/mux2_1.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/edge_triggered_d_n.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/shifter_a_sinistra.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/serial_div_restoring.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/latch_d_en.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/contatore_modulo_4.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/add_sub.vhd"
vhdl work "/media/sf_ASE/VHDL/Milo/divisore_restoring/divisore_restoring/divisore_restoring.vhd"
