# 発展編

基本編で作ったCPUを、さらに高機能化、高速化します。


```
 目次未定

 パフォーマンスカウンタ
 分岐予測
 	Bimodal
 	gshare
 	tournament
 	perceptron
 TLB
 	TLBの仕組み
	 レベル別TLB
	 高速なTLB
	 TLBのフラッシュ
 L1キャッシュ
	 コヒーレンシ
 	ダイレクトマップ方式
 	セットアソシアティブ方式
 	パイプライン処理化
 アウトオブオーダー実行
 	Tomasuloのアルゴリズム
 	デコード
 	レジスタリネーム
 	リザベーションステーション
 	リオーダバッファ
	 制御ハザード
	 メモリ命令
	 CSR命令
 マルチコア化
 L2キャッシュ
	 コヒーレンシ
	 実装
	 フェンス命令
 命令の融合
	Zicond拡張
	セキュリティ
		PMP
	 TEE
	 サイドチャネル攻撃
 F拡張
 D拡張
 B拡張
 V拡張
 暗号系の拡張
 Hypervisor拡張
 メモリモデル
 RISC-V Profile
 Trace
 AIA
 UEFI
 SBI
```