{"patent_id": "10-2021-0073569", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0165069", "출원번호": "10-2021-0073569", "발명의 명칭": "뉴로모픽 컴퓨팅 시스템에 사용되는 다층의 중간 장벽막을 이용한 플래시 메모리 장치", "출원인": "한국과학기술연구원", "발명자": "곽준영"}}
{"patent_id": "10-2021-0073569", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판;상기 기판 상에 배치되는 채널막;상기 채널막의 양단부에 배치되는 소스 및 드레인;상기 채널막 상에 배치되는 터널링 절연막;상기 터널링 절연막 상에 배치되며, 복수의 질화물층들을 포함하는 트랩핑막;상기 트랩핑막 내에 삽입되며, 고유전율 산화물층을 포함하는 중간 장벽막;상기 트랩핑막 상에 배치되는 블로킹 절연막; 및상기 블로킹 절연막 상에 배치되는 상부 게이트를 포함하는 플래시 메모리 장치."}
{"patent_id": "10-2021-0073569", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 트랩핑막의 질화물층들과 상기 중간 장벽막의 산화물층이 번갈아 적층된 구조의 플래시 메모리 장치."}
{"patent_id": "10-2021-0073569", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 채널막은 MoS2를 포함하고,상기 트랩핑막은 Si3N4를 포함하고,상기 중간 장벽막은 Al2O3를 포함하는 플래시 메모리 장치."}
{"patent_id": "10-2021-0073569", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 중간 장벽막에 의해 선형적 컨턱던스 특성 및 온/오프 비율이 개선되는 플래시 메모리 장치."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "뉴로모픽 컴퓨팅 시스템에 사용되는 다층의 중간 장벽막을 이용한 플래시 메모리 장치를 제공한다. 플래시 메모 리 장치는 기판, 기판 상에 배치되는 채널막, 채널막의 양단부에 배치되는 소스 및 드레인, 채널막 상에 배치되 는 터널링 절연막, 터널링 절연막 상에 배치되며, 복수의 질화물층들을 포함하는 트랩핑막, 트랩핑막 내에 삽입 되며, 고유전율 산화물층을 포함하는 중간 장벽막, 트랩핑막 상에 배치되는 블로킹 절연막, 및 블로킹 절연막 상 에 배치되는 상부 게이트를 포함한다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 플래시 메모리 장치에 관한 것으로, 보다 상세하게는 뉴로모픽 컴퓨팅 시스템에 사용되는 다층의 중 간 장벽막을 이용한 플래시 메모리 장치에 관한 것이다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능(AI; artificial intelligence)에 대한 관심이 높아지고 있다. 언어, 이미지 및 소리의 인식을 위해 방 대한 양의 데이터를 처리하기 위해서는 빠르고 정확한 계산이 필요하다. 그러나 현재의 폰 노이만 기반(von Neumann-based) 컴퓨팅 아키텍처에서, 데이터 정보 처리를 위한 CPU와 메모리 간의 데이터 버스는 빅 데이터를 위한 고속 및 저전력 컴퓨팅의 주요 장애물이고 있다. 이와 관련하여, 인간의 뇌를 모방한 뉴로모픽 컴퓨팅 시스템(neuromorphic computing system)은 미래 컴퓨팅 시 스템에서 이런 장애물들을 개선할 수 있는 기술로 주목받고 있다. 뉴로모픽 컴퓨팅 시스템은 주로 두 가지 유형의 장치, 즉 뉴런과 시냅스로 구성될 수 있다. 시냅스는 시냅스전 뉴런에서 시냅스후 뉴런으로 정보를 전송하는 데 중요한 역할을 한다. 시냅스는 뉴런 활동이 뉴런 간의 연결 강도를 변경할 때, 변경되는 가중치 정보를 포함 한다. 뉴로모픽 컴퓨팅 시스템에서, 가중치는 일반적으로 시냅스 장치의 컨덕턴스 레벨로 표현될 수 있다. Memristor(ReRAM, PCRAM 등)과 같은 2 단자 장치가 인공 시냅스의 유망한 후보로 소개되고 있다. 이름에서 알 수 있듯이, memristor는 메모리 저항기 역할을 한다. 그러나 2 단자 memristor를 사용하여 인공 신경망용 어레 이를 형성하는 과정에서, 스니크 경로(sneak path)를 통한 원치 않는 누설 전류는 시스템 구현을 방해할 수 있 다. 이러한 문제를 해결하기 위하여, 트랜지스터, 다이오드, 및 OTS(ovonic threshold switch) 장치와 같은 추 가 선택 장치를 사용하거나 복잡한 펄스 입력을 적용하는 것과 같은 많은 연구가 진행되고 있다. 최근에는, 이 문제를 해결하기 위한 노력으로써, 3 단자 기반 시냅스 장치가 사용되고 있다. 3 단자 장치의 게 이트는 가중치 업데이트 및 읽기 경로를 제어하고 분리하여, 스니크 경로 문제를 효과적으로 방지한다. 또한, 2 단자 기반 시냅스 어레이에 필요한 추가 선택 장치가 3 단자 장치에는 없어도 되기 때문에, 전체 칩 면적을 줄 이는데 도움이 된다. 앞서 언급한 장점을 감안할 때, 플래시 메모리 장치는 뉴로모픽 컴퓨팅 시스템에서 시냅스 장치로 사용될 수 있 는 유망한 후보가 될 수 있다. 실리콘, CNT(carbon nanotube), 및 TMDC(transition metal dichalcogenide) 기 반 플래시 메모리 장치를 포함한 여러 플래시 유형 시냅스 장치들이 기존의 시냅스 장치들의 문제점들을 개선할 수 있다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본원 발명이 해결하고자 하는 과제는 뉴로모픽 컴퓨팅 시스템에 사용되는 다층의 중간 장벽막을 이용한 플래시 메모리 장치를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 플래시 메모리 장치는, 기판; 상기 기판 상에 배치되는 채널막; 상기 채널막의 양단 부에 배치되는 소스 및 드레인; 상기 채널막 상에 배치되는 터널링 절연막; 상기 터널링 절연막 상에 배치되며, 복수의 질화물층들을 포함하는 트랩핑막; 상기 트랩핑막 내에 삽입되며, 고유전율 산화물층을 포함하는 중간 장 벽막; 상기 트랩핑막 상에 배치되는 블로킹 절연막; 및 상기 블로킹 절연막 상에 배치되는 상부 게이트를 포함 한다. 실시 예로서, 상기 트랩핑막의 질화물층들과 상기 중간 장벽막의 산화물층이 번갈아 적층된 구조를 가질 수 있 다. 실시 예로서, 상기 채널막은 MoS2를 포함하고, 상기 트랩핑막은 Si3N4를 포함하고, 상기 중간 장벽막은 Al2O3를 포함할 수 있다. 상기 중간 장벽막에 의해 선형적 컨턱던스 특성 및 온/오프 비율이 개선될 수 있다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시 예에 따른 플래시 메모리 장치는 고유전율 물질을 갖는 중간 장벽막 스택을 사용하여 높은 온/오프 비율과 선형 컨덕턴스를 개선할 수 있다. 또한, 본 발명의 플래시 메모리 장치에서 STDP(spike-timing- dependent plasticity)을 에뮬레이트하여, SNN(spiking neural network) 기반 뉴로모픽 컴퓨팅 시스템을 구현 할 수 있다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 또한, 본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 본 발명 의 실시 예들에 따른 플래시 메모리 장치를 설명하기로 한다. 도 1은 본 발명의 일 실시 예에 따른 플래시 메모리 장치를 설명하기 위한 사시도이다. 도 1을 참조하면, 플래 시 메모리 장치는, 기판, 채널막, 소스 및 드레인(120a, 120b), 터널링 절연막, 트랩핑 막, 블로킹 절연막, 및 상부 게이트를 포함할 수 있다. 기판은 절연성 물질(예를 들면, 유리), 절연성 물질에 덮인 반도체 또는 도전체, 또는 반도체 특성을 갖는 소재(예를 들면, 실리콘 웨이퍼) 중 하나일 수 있다. 일 실시 예에 따르면, 기판은 SiO2를 열 성장시킨 고 농도로 도핑된 p형 Si로 구성될 수 있다. 채널막은 기판 상에 배치되며, 2차원 물질로 이루어질 수 있다. 일 실시 예에 따르면, 채널막은 MoS2를 포함할 수 있다. MoS2는, 벌크의 경우 1.2 eV, 단일층의 경우 1.8 eV의 큰 밴드 갭을 가지며, 높은 정전 기 무결성(electrostatic integrity)으로 우수한 열 및 주변 안정성을 보일 수 있다. 또한, MoS2을 포함하는 채 널막은 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD) 공정을 이용하여 형성될 수 있다. 소스 및 드레인(120a, 120b)은 채널막의 양단부에 서로 마주하며 배치될 수 있다. 소스 및 드레인(120a, 120b) 각각은 전자빔 증착 공정에 의해 순차적으로 형성된 Ti/Au 전극일 수 있다. 이때, Ti층은 접착층의 역할 을 할 수 있다. 터널링 절연막은 채널막 상에 배치되며, 소스 및 드레인(120a, 120b) 각각의 적어도 일부를 덮을 수 있다. 터널링 절연막은 실리콘 산화물을 포함할 수 있다. 일 예로, 터널링 절연막은 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 공정을 이용하여 형성될 수 있다. 트랩핑막은 복수의 질화물층으로 구성될 수 있다. 일 실시 예에 따르면, 트랩핑막의 질화물층은 PECVD로 형성된 Si3N4을 포함할 수 있다. 중간 장벽막은 트랩핑막의 복수의 산화물층 사이에 삽입되는 산화물층을 포함할 수 있다. 일 실시 예 에 따르면, 중간 장벽막의 산화물층은 실리콘 산화물보다 높은 유전율을 갖는 고유전율 물질을 포함할 수 있다. 예컨대, 중간 장벽막은 원자층 적층(atomic layer deposition: ALD) 공정으로 형성된 Al2O3을 포함 할 수 있다. 이처럼 중간 장벽막이 트랩핑막에 삽입된 구조를 가짐으로써, 트랩 사이트가 증가시킬 수 있다. 블로킹 절연막은 트랩핑막 상에 배치될 수 있다. 블로킹 절연막은 실리콘 산화물보다 큰 유전율 을 갖는 고유전율 물질을 포함할 수 있다. 일 실시 예에 따르면, 블로킹 절연막은 ALD에 의해 형성된 Al2O3 를 포함할 수 있다. 상부 게이트는 블로킹 절연막 상에 배치될 수 있다. 상부 게이트는 순차적으로 적층된 Ti/Au을 포함할 수 있으며, 원자층 적층 공정 및 E-빔(E-beam) 증착에 의해 형성될 수 있다. 플래시 메모리 장치의 전기적 특성 도 2a 및 도 2b은 본 발명의 일 실시 예에 따른 플래시 메모리 장치의 전기적 특성을 나타내기 위한 그래프들이 다. 드레인 및 상부 게이트에 2 개의 소스 측정 장치를 사용하여 소스가 접지된 상태에서 전압을 스위프하여(sweep) 측정한다. 출력 커브(Ids-Vds)의 선형 및 대칭 드레인-소스 전류(Ids)는 도 2a에 도시된 바와 같이, MoS2와 Ti/Au 사이의 오믹 접촉(ohmic contact)을 의미한다. 도 2b는 0.1V, 1V, 및 2V의 다양한 드레인-소스 전압(Vds)에서 -10V 내지 10V 범위의 상단 게이트를 스위핑하여 측정한 전송 커브(Ids -Vds)을 보여준다. 본 발명의 일 실시 예에 따른 플래시 메모리 장치는, MoS2의 독특한 특성에 의해 n형 동작을 나타내고, 2.1 cm2V-1s-1의 필드효과 이동성(field-effect mobility)를 갖는다. 이동성은 하기의 수학식 1을 사용하여 도 2b의 전달 커브로부터 추출될 수 있다. 수학식 1"}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서 L은 길이(5μm), W는 장치의 채널 폭(5μm), Ci는 단위당 게이트 절연체의 커패시턴스이다. 뉴런 스파이크 트레인(neuronal spike train)을 나타내는 전압 펄스(Vgs)가, 생물학적 시냅스의 강화 (potentiation) 및 억압(depression) 동작을 모방하기 위해, 상단 게이트에 연속적으로 인가된다. 플래시 메모 리 장치의 작동 메커니즘은 터널링 핫 전자 및 전하 트래핑 상태와 관련이 있다. 음의 전압 펄스가 상부 게이트 전극에 인가되면, 3개의 질화물 층에서 갇힌(trapped) 전자의 일부가 채널로 방출된다. 결과적으로, 플래시 메 모리 장치는 낮은 임계 전압 상태(소거 상태)로 이동하고, 채널 전류(컨덕턴스)가 증가한다. 반대로, 상단 게이 트 전극에 양의 전압 펄스가 인가되면, 채널에서 터널링된 전자에 의해 3개의 질화물 층이 점차적으로 충전되어 높은 임계값 상태(프로그램 상태)가 된다. 이러한 상태는 채널 전류(컨덕턴스)를 효과적으로 감소시킨다. 이하에서는, 본 발명의 일 실시 예에 따른 플래시 메모리 장치와 비교예에 따른 플래시 메모리 장치의 시냅스 특성을 살펴보도록 한다. 도 3a은 본 발명의 일 실시 예에 따른 플래시 메모리 장치를 도시하고, 도 3b는 비교 예에 따른 플래시 메모리 장치를 도시한다. 실시 예 도 3a를 참조하면, 기판 상에 4nm의 SiO2을 터널링 산화막으로 사용하고, 블로킹 산화막의 경우 6nm 의 Al2O3를 사용한다. 터널링 산화막 및 블로킹 산화막 사이에 2nm의 Si3N4막 및 2nm의 Al2O3막 을 5회 번갈아 적층하여 트랩핑막 및 중간 장벽 산화막을 형성한다. 비교예 도 3b를 참조하면, 기판 상에 4nm의 SiO2을 터널링 산화막으로 사용하고, 블로킹 산화막의 경우 6nm 의 Al2O3를 사용한다. 터널링 산화막 및 블로킹 산화막 사이에 2nm의 Si3N4막 및 2nm의 SiO2막 을 5회 번갈아 적층하여 트랩핑막 및 중간 장벽 산화막을 형성한다. 즉, 중간 장벽 산화막으로 SiO2막을 사용한다는 점을 제외하고는 실시 예와 동일하다. 실험예 도 4a 내지 도 4d, 및 도 5는 본 발명의 일 실시 예에 따른 플래시 메모리 장치 및 비교예에 따른 플래시 메모 리 장치의 시냅스 특성을 나타내는 도면들이다. 도 4a 및 도 4b는 32 개의 시냅스 가중치 상태를 갖는 시냅스 장치의 강화 및 억제 커브를 보여준다. 강화일 때 는 10μs의 펄스 폭으로 -13V의 연속 전압 펄스를, 억제일 때는 10μs의 펄스 폭으로 +13V의 연속 전압 펄스를, 상부 게이트에 연속적으로 인가하여 가중치를 업데이트하고, 각 펄스를 인가한 후 채널 전류(또는 컨덕턴스)을읽는다. 실시 예는 Al2O3를 중간 장벽 산화막을 가짐으로써, 비교예에 비하여 더 높은 컨덕턴트 온/오프 비율을 보여준다. 이는 비교예 및 실시 예 사이의 커플링 비율이 기여하는 것이다. 플래시 메모리 장치의 커플링 비율 은 소정의 상부 게이트 전압에서 터널링 산화막을 가로지는 인가된 전압의 일부로 판단한다. 그러므로, 더 큰 커플링 비율은 채널과 트랩핑막 사이에 인가되는 터널링 전압을 더 높게 한다. 실시 예 및 비교예에서 각각 측정된 커플링 비율은 0.34 및 0.28이다. 이러한 측정값으로부터, 도 4a 및 도 4b 에 도시된 바와 같이, 높은 커플링 비율을 갖는 실시 예는 더 큰 컨덕턴스 온/오프 비율과 더 우수한 선형성 강 화 및 억제 커브를 보여준다. 높은 커플링 비율은 터널링 효율과, 문턱 전압 쉬프트에 대한 메모리 윈도우를 강화하여, 플레시 메모리 장치의 시냅스 행동을 발전시킬 수 있다. 도 4c 및 도 4d는 실시 예 및 비교예의 강화 및 억압 동작을 14 사이클 수행 한 비선형값을 보여준다. 비선형성 인자는 하기의 수학식 2 및 수학식 3에서 파생된다. 강화(potentiation): 수학식 2"}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "억압(depression): 수학식 3"}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이때, 에서, Gmax 및 Gmin은 각각 최대 및 최소 컨덕턴스이고, v는 비선형성의 매 개 변수이다. P는 정규화된 펄스 수이다. 강화 작업에서, 실시 예와 비교예에서 32번의 컨덕턴스 단계에서 평균 비선형성 값은 각각 3.49 및 4.48로 추정 된다. 억압 작업에서, 장치의 평균 비선형성 값은 각각 8.27 및 12.76으로 추정된다. 도 5는 강화 및 억압 작업 에서 896개 전압 펄스의 반복적인 프로세스를 통해 시냅스 장치의 견고성을 보여준다. 이하에서는, 도 6a 내지 도 6c는 시간에 따른 시냅스 가중치 변화에 대한 STDP(spike-timing-dependent plasticity)를 보여주는 도면들이다. STDP 학습 규칙에 기반한 시냅스 가중치 업데이트는 SNN 기반 신경 형태 시스템에서 생물학적 과정을 모방하기 위한 것으로 설명된다. STDP 동작은 상대적인 스파이크 타이밍 차이에 따라 시냅스 전 뉴런 및 시냅스 후 뉴런 간의 시냅스 가중치 정보를 변조한다. STDP 동작을 보여주기 위해, 도 6a 및 도 6b에서는 시냅스 전 펄스(Vpre) 와 시냅스 후 펄스(Vpost) 사이의 타이밍 차이 정보(Delta time = tpost-tpre)를 포함하는 다른 모양의 펄스 세트 (Vapplied)가 상부 게이트로 인가된다. Vpre가 Vpost 전에 스파이크하면(양성 Delta time 경우), 시냅스 가중치가 증가하는 반면 Vpost가 Vpre 이전에 스파 이크하면(음의 Delta time 경우), 시냅스가 약화된다. 도 6c는 각 Delta time에서 시냅스의 가중치(전도도) 변 화의 양을 보여준다. 두 극성의 지수 피팅 라인은 잘 작동되는 STDP 학습 규칙을 나타낸다. 즉, Delta time가 짧을수록, 가중치의 변화량이 커진다. 고유전율 산화물을 포함하는 중간 장벽 산화막으로 플래시 메모리 장치의 메모리 임계 전압 시프트 윈도우가 증 가하여 더 높은 온/오프 비율과 우수한 선형 컨덕턴스 변화를 보인다. 또한, 본 발명의 일 실시 예에 따른 플래시 메모리 장치가 SNN 기반 신경 형태 시스템에 대한 실행 가능한 시냅스 장치 중 하나가 될 수 있음을 시사한 다."}
{"patent_id": "10-2021-0073569", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정 적이 아닌 것으로 이해해야만 한다."}
{"patent_id": "10-2021-0073569", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시 예에 따른 플래시 메모리 장치를 설명하기 위한 사시도이다. 도 2a 및 도 2b은 본 발명의 일 실시 예에 따른 플래시 메모리 장치의 전기적 특성을 나타내기 위한 그래프들이 다.도 3a은 본 발명의 일 실시 예에 따른 플래시 메모리 장치를 도시하고, 도 3b는 비교예에 따른 플래시 메모리 장치를 도시한다. 도 4a, 도 4b, 및 도 5는 본 발명의 일 실시 예에 따른 플래시 메모리 장치 및 비교예에 따른 플래시 메모리 장 치의 시냅스 특성을 나타내는 도면들이다. 도 6a 내지 도 6c는 시간에 따른 시냅스 가중치 변화에 대한 STDP(spike-timing-dependent plasticity)를 보여 주는 도면들이다."}
