---
title: 《集成电路静态时序分析与建模》学习笔记
date: 2023-08-10 16:25:45
updated: 2023-08-10 16:25:45
cover: cover.jpg
tags:
    - EDA
    - STA
categories:
    - 学习笔记
---

## 第一章 - 引论

### 静态时序分析

静态时序分析（static timing analysis, STA）是分析、调试并确认一个门级系统设计时序性能的比较彻底的方法。静态时序分析既要检验门级电路的最大延迟、以保证电路在指定的频率下能够满足建立时间的要求，同时又要检验门级电路的最小延迟、以满足保持时间的要求。

静态时序分析的优点：
- 静态时序分析执行速度快
- 静态时序分析不需要测试向量
- 静态时序分析对于有时序路径的时序，测试覆盖率可以近乎达到 100%
- 静态时序分析能够完成动态仿真所不能实现的复杂分析

静态时序分析的缺点：
- 静态时序分析不能验证设计的功能
- 静态时序分析只能验证同步时序电路的时序特性
- 静态时序分析不能自动识别设计中的特殊路径

## 第二章 - 静态时序分析的基础知识


