<!DOCTYPE html>
<html>
  <head>
    <meta name="viewport" content="width=device-width, initial-scale=1"><title>lab08</title>
  </head>
  <body>
    <p>Lab-08</p>
    <p><i>Design of 101 non-overlapping sequence detector using Moore FSM</i></p>
    <p><i><span style="color: #993300;">// Code your design here<br>
          module moore101nov(dout,din,rst,clk);<br>
          &nbsp; input rst,clk,din;<br>
          &nbsp; output reg dout;<br>
          &nbsp; reg [1:0] state;<br>
          &nbsp; parameter s0=0,s1=1,s2=2,s3=3;<br>
          &nbsp; initial dout=0;<br>
          &nbsp; initial state=0;<br>
          &nbsp; always @(posedge clk)<br>
          &nbsp;&nbsp;&nbsp; begin<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; if(rst)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; begin<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; state=0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; dout=0<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; end<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; else<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; case(state)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s0: begin<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          if(din)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s1;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          else<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          end<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s1: begin<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          if(din)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s1;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          else<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s2;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          end<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s2: begin<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          if(din)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s3;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          else<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          state=s0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
          end<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s3: state=s0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; endcase<br>
          &nbsp;&nbsp;&nbsp; end<br>
          always @(state) begin<br>
          &nbsp;&nbsp;&nbsp; case(state)<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s0: dout=0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s1: dout=0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s2: dout=0;<br>
          &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; s3: dout=1;<br>
          &nbsp;&nbsp;&nbsp; endcase<br>
          &nbsp; end<br>
          endmodule</span><br>
        <br>
        <span style="color: #000099;">//testbench<br>
          // Code your testbench here<br>
          // or browse Examples<br>
          module moore101_tb();<br>
          &nbsp; reg din,clk,rst;<br>
          &nbsp; wire dout;<br>
          &nbsp; moore101nov L00(dout,din,rst,clk);<br>
          &nbsp; initial begin<br>
          &nbsp;&nbsp;&nbsp; $dumpfile("dump.vcd");<br>
          &nbsp;&nbsp;&nbsp; $dumpvars;<br>
          &nbsp;&nbsp;&nbsp; clk=0;<br>
          &nbsp;&nbsp;&nbsp; rst=1;<br>
          &nbsp;&nbsp;&nbsp; din=0;<br>
          &nbsp;&nbsp;&nbsp; #10;<br>
          &nbsp;&nbsp;&nbsp; rst=0;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=1;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=1;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=1;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=1;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=1;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#10;<br>
          &nbsp;&nbsp;&nbsp; din=0;#100;<br>
          &nbsp;&nbsp;&nbsp; $finish;&nbsp;&nbsp;&nbsp; <br>
          &nbsp; end<br>
          &nbsp; always #5 clk=!clk;<br>
          endmodule</span><br>
      </i></p>
  </body>
</html>
