Fitter report for ModelMachine
Sat May 22 16:49:57 2021
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sat May 22 16:49:57 2021   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; ModelMachine                            ;
; Top-level Entity Name              ; ModelMachine                            ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C7                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 294 / 8,256 ( 4 % )                     ;
;     Total combinational functions  ; 282 / 8,256 ( 3 % )                     ;
;     Dedicated logic registers      ; 107 / 8,256 ( 1 % )                     ;
; Total registers                    ; 107                                     ;
; Total pins                         ; 75 / 138 ( 54 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8Q208C7                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 463 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 463 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 463     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dell/Desktop/sdu-computer-organization-project/ModelMachine/ModelMachine.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 294 / 8,256 ( 4 % ) ;
;     -- Combinational with no register       ; 187                 ;
;     -- Register only                        ; 12                  ;
;     -- Combinational with a register        ; 95                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 191                 ;
;     -- 3 input functions                    ; 55                  ;
;     -- <=2 input functions                  ; 36                  ;
;     -- Register only                        ; 12                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 282                 ;
;     -- arithmetic mode                      ; 0                   ;
;                                             ;                     ;
; Total registers*                            ; 107 / 8,646 ( 1 % ) ;
;     -- Dedicated logic registers            ; 107 / 8,256 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 21 / 516 ( 4 % )    ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 75 / 138 ( 54 % )   ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )      ;
; Global signals                              ; 8                   ;
; M4Ks                                        ; 0 / 36 ( 0 % )      ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 8 / 8 ( 100 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%        ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%        ;
; Maximum fan-out node                        ; CLR                 ;
; Maximum fan-out                             ; 107                 ;
; Highest non-global fan-out signal           ; CLR                 ;
; Highest non-global fan-out                  ; 107                 ;
; Total fan-out                               ; 1402                ;
; Average fan-out                             ; 2.93                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; C0N              ; 102   ; 4        ; 32           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CHOOSE_AdIR_H2   ; 127   ; 3        ; 34           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CHOOSE_AdIR_L2   ; 118   ; 3        ; 34           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CHOOSE_MAR       ; 117   ; 3        ; 34           ; 5            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CHOOSE_PC        ; 116   ; 3        ; 34           ; 5            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLR              ; 77    ; 4        ; 18           ; 0            ; 0           ; 107                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CONTINUOUS_PULSE ; 131   ; 3        ; 34           ; 10           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPMULTU          ; 112   ; 3        ; 34           ; 3            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPPSW            ; 110   ; 3        ; 34           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CP_CHOOSE_A      ; 113   ; 3        ; 34           ; 3            ; 0           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CP_CHOOSE_B      ; 114   ; 3        ; 34           ; 4            ; 2           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CP_CHOOSE_C      ; 115   ; 3        ; 34           ; 4            ; 0           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EN_BUS_CHOOSE_A  ; 105   ; 3        ; 34           ; 1            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EN_BUS_CHOOSE_B  ; 106   ; 3        ; 34           ; 1            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EN_BUS_CHOOSE_C  ; 108   ; 3        ; 34           ; 2            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; HALT             ; 94    ; 4        ; 28           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MULTU_CHOOSE_H8  ; 104   ; 4        ; 32           ; 0            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MULTU_CHOOSE_L8  ; 103   ; 4        ; 32           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PC_PR            ; 97    ; 4        ; 30           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RAM_ENREAD       ; 96    ; 4        ; 30           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RAM_EN_write     ; 95    ; 4        ; 30           ; 0            ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; S0_S3            ; 101   ; 4        ; 32           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; S1_S2            ; 99    ; 4        ; 30           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; START_CP         ; 132   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uPC_CHOOSE_A     ; 89    ; 4        ; 28           ; 0            ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uPC_CHOOSE_B     ; 90    ; 4        ; 28           ; 0            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uPC_CHOOSE_C     ; 92    ; 4        ; 28           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; CPuIR     ; 61    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L0        ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L1        ; 35    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L2        ; 37    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L3        ; 39    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L4        ; 40    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L5        ; 41    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L6        ; 43    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; L7        ; 44    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA0     ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA1     ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA2     ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA3     ; 171   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA4     ; 173   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA5     ; 175   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA6     ; 176   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMA7     ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML0     ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML1     ; 12    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML2     ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML3     ; 14    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML4     ; 15    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML5     ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML6     ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAML7     ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAM_READ  ; 63    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAM_write ; 64    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA0     ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA1     ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA2     ; 182   ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA3     ; 185   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA4     ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA5     ; 188   ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA6     ; 189   ; 2        ; 12           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ROMA7     ; 191   ; 2        ; 12           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SIG_C     ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SIG_N     ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SIG_V     ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SIG_Z     ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; uRD       ; 60    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; RAMD0 ; 192   ; 2        ; 9            ; 19           ; 0           ; 22                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD1 ; 193   ; 2        ; 9            ; 19           ; 1           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD2 ; 195   ; 2        ; 9            ; 19           ; 2           ; 21                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD3 ; 197   ; 2        ; 5            ; 19           ; 0           ; 21                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD4 ; 198   ; 2        ; 5            ; 19           ; 1           ; 21                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD5 ; 199   ; 2        ; 3            ; 19           ; 0           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD6 ; 200   ; 2        ; 3            ; 19           ; 1           ; 22                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RAMD7 ; 201   ; 2        ; 3            ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 32 ( 56 % ) ; 3.3V          ; --           ;
; 2        ; 24 / 35 ( 69 % ) ; 3.3V          ; --           ;
; 3        ; 18 / 35 ( 51 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 36 ( 47 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RAML0                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; RAML1                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; RAML2                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; RAML3                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; RAML4                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; RAML5                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; RAML6                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RAML7                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; L0                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; L1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; L2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; L3                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 44         ; 1        ; L4                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 41       ; 45         ; 1        ; L5                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; L6                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 49         ; 1        ; L7                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; uRD                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; CPuIR                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RAM_READ                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; RAM_write                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; CLR                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; uPC_CHOOSE_A                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; uPC_CHOOSE_B                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; uPC_CHOOSE_C                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; HALT                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; RAM_EN_write                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 94         ; 4        ; RAM_ENREAD                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; PC_PR                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; S1_S2                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; S0_S3                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 98         ; 4        ; C0N                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 99         ; 4        ; MULTU_CHOOSE_L8                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ; 100        ; 4        ; MULTU_CHOOSE_H8                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 101        ; 3        ; EN_BUS_CHOOSE_A                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 102        ; 3        ; EN_BUS_CHOOSE_B                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; EN_BUS_CHOOSE_C                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; CPPSW                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; CPMULTU                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 109        ; 3        ; CP_CHOOSE_A                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 110        ; 3        ; CP_CHOOSE_B                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 112        ; 3        ; CP_CHOOSE_C                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; CHOOSE_PC                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 114        ; 3        ; CHOOSE_MAR                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 117        ; 3        ; CHOOSE_AdIR_L2                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; CHOOSE_AdIR_H2                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; CONTINUOUS_PULSE                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 130        ; 3        ; START_CP                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; SIG_C                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; SIG_N                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; SIG_V                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; SIG_Z                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RAMA0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; RAMA1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; RAMA2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; RAMA3                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RAMA4                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RAMA5                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; RAMA6                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RAMA7                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; ROMA0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; ROMA1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; ROMA2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; ROMA3                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; ROMA4                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; ROMA5                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 183        ; 2        ; ROMA6                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; ROMA7                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 192      ; 185        ; 2        ; RAMD0                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 193      ; 186        ; 2        ; RAMD1                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RAMD2                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RAMD3                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; RAMD4                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; RAMD5                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; RAMD6                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; RAMD7                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                       ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                  ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; |ModelMachine                         ; 294 (25)    ; 107 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 75   ; 0            ; 187 (25)     ; 12 (0)            ; 95 (3)           ; |ModelMachine                                                        ; work         ;
;    |74138:CP_CHOOSER|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|74138:CP_CHOOSER                                       ; work         ;
;    |74138:inst6|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|74138:inst6                                            ; work         ;
;    |74138:inst75|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|74138:inst75                                           ; work         ;
;    |ALU-8:ALU|                        ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 11 (0)           ; |ModelMachine|ALU-8:ALU                                              ; work         ;
;       |74181:inst2|                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |ModelMachine|ALU-8:ALU|74181:inst2                                  ; work         ;
;       |74181:inst|                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |ModelMachine|ALU-8:ALU|74181:inst                                   ; work         ;
;       |74182:inst1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ALU-8:ALU|74182:inst1                                  ; work         ;
;    |IR-8:IR|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |ModelMachine|IR-8:IR                                                ; work         ;
;    |IR-8:MAR|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|IR-8:MAR                                               ; work         ;
;    |IR-8:MDR|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|IR-8:MDR                                               ; work         ;
;    |IR-8:PSW|                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ModelMachine|IR-8:PSW                                               ; work         ;
;    |IR-8:R0|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |ModelMachine|IR-8:R0                                                ; work         ;
;    |IR-8:R1|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ModelMachine|IR-8:R1                                                ; work         ;
;    |IR-8:R2|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ModelMachine|IR-8:R2                                                ; work         ;
;    |IR-8:R3|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ModelMachine|IR-8:R3                                                ; work         ;
;    |IR-8:Y|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ModelMachine|IR-8:Y                                                 ; work         ;
;    |IR-8:Z|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|IR-8:Z                                                 ; work         ;
;    |START-CP:inst20|                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|START-CP:inst20                                        ; work         ;
;    |THREE-STATE-DOUBLE-GATE:inst2|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |ModelMachine|THREE-STATE-DOUBLE-GATE:inst2                          ; work         ;
;    |THREE-STATE-DOUBLE-GATE:inst3|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|THREE-STATE-DOUBLE-GATE:inst3                          ; work         ;
;    |THREE-STATE-ONE-GATE:inst73|      ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 7 (7)            ; |ModelMachine|THREE-STATE-ONE-GATE:inst73                            ; work         ;
;    |ZHENLIE-CHENGFAQI:inst84|         ; 99 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 19 (0)           ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84                               ; work         ;
;       |IR-16:inst2|                   ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|IR-16:inst2                   ; work         ;
;          |IR-8:inst2|                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2        ; work         ;
;          |IR-8:inst3|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3        ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst10| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst10 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst11| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst11 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst12| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst12 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst15| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst15 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst17| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst17 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst18| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst18 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst19| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst19 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst20| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst20 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst21| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst21 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst22| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst23| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst23 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst25| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst25 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst26| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst26 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst27| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst27 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst28| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst28 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst29| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst29 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst30| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst30 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst31 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst33| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst33 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst34| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst34 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst35| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst35 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst36| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst36 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst37| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst37 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst38| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst38 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst39| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst39 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst41| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst41 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst42| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst42 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst43| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst43 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst44| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst44 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst45| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst45 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst46| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst46 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst47| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst47 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst49| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst49 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst50| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst50 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst51| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst51 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst52| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst52 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst53| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst53 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst54| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst54 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst55| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst55 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst57| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst57 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst58| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst58 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst59| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst59 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst60| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst60 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst61| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst61 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst62| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst62 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst63| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst63 ; work         ;
;       |ZHENLIE-CHENGFAQI-UNIT:inst9|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst9  ; work         ;
;    |count8:pc|                        ; 14 (2)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 8 (0)            ; |ModelMachine|count8:pc                                              ; work         ;
;       |count2:inst1|                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (1)            ; |ModelMachine|count8:pc|count2:inst1                                 ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:pc|count2:inst1|select2-1:inst3                 ; work         ;
;       |count2:inst2|                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (1)            ; |ModelMachine|count8:pc|count2:inst2                                 ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:pc|count2:inst2|select2-1:inst3                 ; work         ;
;       |count2:inst3|                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (0)            ; |ModelMachine|count8:pc|count2:inst3                                 ; work         ;
;          |select2-1:inst2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:pc|count2:inst3|select2-1:inst2                 ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:pc|count2:inst3|select2-1:inst3                 ; work         ;
;       |count2:inst|                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (1)            ; |ModelMachine|count8:pc|count2:inst                                  ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:pc|count2:inst|select2-1:inst3                  ; work         ;
;    |count8:uPC|                       ; 23 (2)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 12 (0)           ; |ModelMachine|count8:uPC                                             ; work         ;
;       |count2:inst1|                  ; 8 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |ModelMachine|count8:uPC|count2:inst1                                ; work         ;
;          |select2-1:inst2|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst1|select2-1:inst2                ; work         ;
;          |select2-1:inst3|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst1|select2-1:inst3                ; work         ;
;          |select2-1:inst4|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|count8:uPC|count2:inst1|select2-1:inst4                ; work         ;
;       |count2:inst2|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |ModelMachine|count8:uPC|count2:inst2                                ; work         ;
;          |select2-1:inst2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst2|select2-1:inst2                ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst2|select2-1:inst3                ; work         ;
;       |count2:inst3|                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (0)            ; |ModelMachine|count8:uPC|count2:inst3                                ; work         ;
;          |select2-1:inst2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst3|select2-1:inst2                ; work         ;
;          |select2-1:inst3|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst3|select2-1:inst3                ; work         ;
;       |count2:inst|                   ; 8 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |ModelMachine|count8:uPC|count2:inst                                 ; work         ;
;          |select2-1:inst2|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst|select2-1:inst2                 ; work         ;
;          |select2-1:inst3|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|count8:uPC|count2:inst|select2-1:inst3                 ; work         ;
;          |select2-1:inst4|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ModelMachine|count8:uPC|count2:inst|select2-1:inst4                 ; work         ;
;    |selector-2bit:inst17|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ModelMachine|selector-2bit:inst17                                   ; work         ;
;    |selector:inst28|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ModelMachine|selector:inst28                                        ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; RAMD7            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD6            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD5            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD4            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD3            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD2            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD1            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAMD0            ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; RAM_READ         ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA7            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA6            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA0            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA1            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA2            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA3            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA4            ; Output   ; --            ; --            ; --                    ; --  ;
; ROMA5            ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_write        ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA7            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA6            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA5            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA4            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA3            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA2            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA1            ; Output   ; --            ; --            ; --                    ; --  ;
; RAMA0            ; Output   ; --            ; --            ; --                    ; --  ;
; CPuIR            ; Output   ; --            ; --            ; --                    ; --  ;
; uRD              ; Output   ; --            ; --            ; --                    ; --  ;
; RAML0            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML1            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML2            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML3            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML4            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML5            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML6            ; Output   ; --            ; --            ; --                    ; --  ;
; RAML7            ; Output   ; --            ; --            ; --                    ; --  ;
; SIG_V            ; Output   ; --            ; --            ; --                    ; --  ;
; SIG_C            ; Output   ; --            ; --            ; --                    ; --  ;
; SIG_N            ; Output   ; --            ; --            ; --                    ; --  ;
; SIG_Z            ; Output   ; --            ; --            ; --                    ; --  ;
; L0               ; Output   ; --            ; --            ; --                    ; --  ;
; L1               ; Output   ; --            ; --            ; --                    ; --  ;
; L2               ; Output   ; --            ; --            ; --                    ; --  ;
; L3               ; Output   ; --            ; --            ; --                    ; --  ;
; L4               ; Output   ; --            ; --            ; --                    ; --  ;
; L5               ; Output   ; --            ; --            ; --                    ; --  ;
; L6               ; Output   ; --            ; --            ; --                    ; --  ;
; L7               ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ENREAD       ; Input    ; 6             ; 6             ; --                    ; --  ;
; HALT             ; Input    ; 6             ; 0             ; --                    ; --  ;
; CONTINUOUS_PULSE ; Input    ; 0             ; 0             ; --                    ; --  ;
; RAM_EN_write     ; Input    ; 6             ; 6             ; --                    ; --  ;
; CHOOSE_MAR       ; Input    ; 6             ; 6             ; --                    ; --  ;
; CHOOSE_PC        ; Input    ; 6             ; 6             ; --                    ; --  ;
; START_CP         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLR              ; Input    ; 6             ; 6             ; --                    ; --  ;
; uPC_CHOOSE_A     ; Input    ; 0             ; 6             ; --                    ; --  ;
; uPC_CHOOSE_C     ; Input    ; 0             ; 6             ; --                    ; --  ;
; uPC_CHOOSE_B     ; Input    ; 0             ; 6             ; --                    ; --  ;
; PC_PR            ; Input    ; 6             ; 6             ; --                    ; --  ;
; S1_S2            ; Input    ; 6             ; 6             ; --                    ; --  ;
; S0_S3            ; Input    ; 6             ; 6             ; --                    ; --  ;
; C0N              ; Input    ; 6             ; 6             ; --                    ; --  ;
; CPMULTU          ; Input    ; 6             ; 0             ; --                    ; --  ;
; CP_CHOOSE_C      ; Input    ; 6             ; 0             ; --                    ; --  ;
; CP_CHOOSE_B      ; Input    ; 0             ; 6             ; --                    ; --  ;
; CP_CHOOSE_A      ; Input    ; 6             ; 0             ; --                    ; --  ;
; CPPSW            ; Input    ; 0             ; 0             ; --                    ; --  ;
; EN_BUS_CHOOSE_B  ; Input    ; 6             ; 6             ; --                    ; --  ;
; EN_BUS_CHOOSE_A  ; Input    ; 6             ; 6             ; --                    ; --  ;
; EN_BUS_CHOOSE_C  ; Input    ; 6             ; 6             ; --                    ; --  ;
; CHOOSE_AdIR_H2   ; Input    ; 0             ; 0             ; --                    ; --  ;
; CHOOSE_AdIR_L2   ; Input    ; 0             ; 0             ; --                    ; --  ;
; MULTU_CHOOSE_L8  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MULTU_CHOOSE_H8  ; Input    ; 6             ; 6             ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; RAMD7                                                                  ;                   ;         ;
;      - count8:pc|count2:inst|inst                                      ; 0                 ; 6       ;
;      - IR-8:MAR|inst1                                                  ; 0                 ; 6       ;
;      - IR-8:IR|inst1                                                   ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|51~14                                     ; 0                 ; 6       ;
;      - inst19                                                          ; 0                 ; 6       ;
;      - D2~30                                                           ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst27~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst27~20                         ; 0                 ; 6       ;
;      - IR-8:Y|inst1~feeder                                             ; 0                 ; 6       ;
; RAMD6                                                                  ;                   ;         ;
;      - IR-8:MAR|inst3                                                  ; 0                 ; 6       ;
;      - IR-8:IR|inst3                                                   ; 0                 ; 6       ;
;      - count8:pc|count2:inst|select2-1:inst3|inst3~120                 ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|45~14                                     ; 0                 ; 6       ;
;      - IR-8:Y|inst3                                                    ; 0                 ; 6       ;
;      - D3~183                                                          ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst9|inst5     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst17|inst5    ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst25~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst25~20                         ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst25|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst25|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst33|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst33|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst41|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst41|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst49|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst49|inst1~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst57|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst57|inst1~11 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst26|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst17|inst2    ; 0                 ; 6       ;
; RAMD5                                                                  ;                   ;         ;
;      - count8:pc|count2:inst1|inst                                     ; 0                 ; 6       ;
;      - IR-8:MAR|inst                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst                                                    ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|44~14                                     ; 0                 ; 6       ;
;      - IR-8:Y|inst                                                     ; 0                 ; 6       ;
;      - D3~183                                                          ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst10|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst18|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst26|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst18|inst4~10 ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst23~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst23~20                         ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst34|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst34|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst42|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst42|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst50|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst50|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst58|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst58|inst1    ; 0                 ; 6       ;
; RAMD4                                                                  ;                   ;         ;
;      - IR-8:MAR|inst2                                                  ; 0                 ; 6       ;
;      - IR-8:IR|inst2                                                   ; 0                 ; 6       ;
;      - count8:pc|count2:inst1|select2-1:inst3|inst3~112                ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|43~14                                     ; 0                 ; 6       ;
;      - IR-8:Y|inst2                                                    ; 0                 ; 6       ;
;      - D3~183                                                          ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst11|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst19|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst19|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst27|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst35|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst27|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst43|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst43|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst51|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst51|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst59|inst4~10 ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst21~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst21~20                         ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst59|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst35|inst     ; 0                 ; 6       ;
; RAMD3                                                                  ;                   ;         ;
;      - count8:pc|count2:inst2|inst                                     ; 0                 ; 6       ;
;      - IR-8:MAR|inst5                                                  ; 0                 ; 6       ;
;      - IR-8:Y|inst5                                                    ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|51~14                                      ; 0                 ; 6       ;
;      - D3~183                                                          ; 0                 ; 6       ;
;      - IR-8:IR|inst5                                                   ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst12|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst20|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst20|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst28|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst28|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst36|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst44|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst36|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst52|inst4~10 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst52|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst60|inst4~10 ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst19~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst19~20                         ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst60|inst1    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst44|inst     ; 0                 ; 6       ;
; RAMD2                                                                  ;                   ;         ;
;      - IR-8:MAR|inst7                                                  ; 1                 ; 6       ;
;      - count8:pc|count2:inst2|select2-1:inst3|inst3~104                ; 1                 ; 6       ;
;      - ALU-8:ALU|74181:inst|45~14                                      ; 1                 ; 6       ;
;      - IR-8:Y|inst7                                                    ; 1                 ; 6       ;
;      - D3~184                                                          ; 1                 ; 6       ;
;      - IR-8:IR|inst7                                                   ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst21|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst21|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst29|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst29|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst37|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst37|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst45|inst1    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst53|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst45|inst4~10 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst61|inst4~10 ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst17~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst17~20                         ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst61|inst1    ; 1                 ; 6       ;
; RAMD1                                                                  ;                   ;         ;
;      - IR-8:MAR|inst4                                                  ; 1                 ; 6       ;
;      - count8:pc|count2:inst3|select2-1:inst2|inst3~58                 ; 1                 ; 6       ;
;      - ALU-8:ALU|74181:inst|44~14                                      ; 1                 ; 6       ;
;      - IR-8:Y|inst4                                                    ; 1                 ; 6       ;
;      - D3~184                                                          ; 1                 ; 6       ;
;      - IR-8:IR|inst4                                                   ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~39 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst30|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~11 ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst38|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst46|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst54|inst5    ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst62|inst5    ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst16~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst16~20                         ; 1                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 1                 ; 6       ;
; RAMD0                                                                  ;                   ;         ;
;      - IR-8:MAR|inst6                                                  ; 0                 ; 6       ;
;      - count8:pc|count2:inst3|select2-1:inst3|inst3~10                 ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|43~14                                      ; 0                 ; 6       ;
;      - IR-8:Y|inst6                                                    ; 0                 ; 6       ;
;      - D3~184                                                          ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst55|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst47|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst39|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst31|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst1~40 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12 ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst63|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst23|inst     ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst~20                           ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst~20                           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst15|inst5    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst63|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst55|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst47|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst39|inst     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst31|inst     ; 0                 ; 6       ;
;      - IR-8:IR|inst6~feeder                                            ; 0                 ; 6       ;
; RAM_ENREAD                                                             ;                   ;         ;
;      - inst8                                                           ; 1                 ; 6       ;
; HALT                                                                   ;                   ;         ;
;      - inst8                                                           ; 0                 ; 6       ;
;      - START-CP:inst20|inst4~21                                        ; 1                 ; 0       ;
;      - inst90                                                          ; 1                 ; 0       ;
;      - inst80                                                          ; 1                 ; 0       ;
;      - inst9                                                           ; 1                 ; 0       ;
; CONTINUOUS_PULSE                                                       ;                   ;         ;
; RAM_EN_write                                                           ;                   ;         ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~158                          ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~162                          ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst16~69                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst15~92                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst14~92                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst13~92                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst12~92                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst11~92                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst10~92                           ; 0                 ; 6       ;
;      - RAM_write                                                       ; 1                 ; 6       ;
; CHOOSE_MAR                                                             ;                   ;         ;
;      - selector:inst28|inst46                                          ; 0                 ; 6       ;
;      - selector:inst28|inst47                                          ; 0                 ; 6       ;
;      - selector:inst28|inst48                                          ; 0                 ; 6       ;
;      - selector:inst28|inst49                                          ; 0                 ; 6       ;
;      - selector:inst28|inst50                                          ; 0                 ; 6       ;
;      - selector:inst28|inst51                                          ; 0                 ; 6       ;
;      - selector:inst28|inst52                                          ; 0                 ; 6       ;
;      - selector:inst28|inst53                                          ; 0                 ; 6       ;
; CHOOSE_PC                                                              ;                   ;         ;
;      - selector:inst28|inst46                                          ; 1                 ; 6       ;
;      - selector:inst28|inst47                                          ; 1                 ; 6       ;
;      - selector:inst28|inst48                                          ; 1                 ; 6       ;
;      - selector:inst28|inst49                                          ; 1                 ; 6       ;
;      - selector:inst28|inst50                                          ; 1                 ; 6       ;
;      - selector:inst28|inst51                                          ; 1                 ; 6       ;
;      - selector:inst28|inst52                                          ; 1                 ; 6       ;
;      - selector:inst28|inst53                                          ; 1                 ; 6       ;
; START_CP                                                               ;                   ;         ;
; CLR                                                                    ;                   ;         ;
;      - count8:pc|count2:inst2|inst1                                    ; 0                 ; 6       ;
;      - count8:pc|count2:inst3|inst                                     ; 0                 ; 6       ;
;      - count8:pc|count2:inst3|inst1                                    ; 0                 ; 6       ;
;      - count8:pc|count2:inst1|inst1                                    ; 0                 ; 6       ;
;      - count8:pc|count2:inst|inst1                                     ; 0                 ; 6       ;
;      - IR-8:MAR|inst1                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst3                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst                                                   ; 0                 ; 6       ;
;      - IR-8:MAR|inst2                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst5                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst7                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst4                                                  ; 0                 ; 6       ;
;      - IR-8:MAR|inst6                                                  ; 0                 ; 6       ;
;      - IR-8:PSW|inst5                                                  ; 0                 ; 6       ;
;      - IR-8:PSW|inst7                                                  ; 0                 ; 6       ;
;      - IR-8:PSW|inst4                                                  ; 0                 ; 6       ;
;      - IR-8:PSW|inst6                                                  ; 0                 ; 6       ;
;      - count8:uPC|count2:inst2|inst                                    ; 0                 ; 6       ;
;      - count8:uPC|count2:inst2|inst1                                   ; 0                 ; 6       ;
;      - count8:uPC|count2:inst3|inst                                    ; 0                 ; 6       ;
;      - count8:uPC|count2:inst3|inst1                                   ; 0                 ; 6       ;
;      - START-CP:inst20|inst6                                           ; 0                 ; 6       ;
;      - count8:uPC|count2:inst|inst                                     ; 0                 ; 6       ;
;      - count8:uPC|count2:inst|inst1                                    ; 0                 ; 6       ;
;      - count8:uPC|count2:inst1|inst1                                   ; 0                 ; 6       ;
;      - count8:uPC|count2:inst1|inst                                    ; 0                 ; 6       ;
;      - count8:pc|count2:inst|inst                                      ; 0                 ; 6       ;
;      - count8:pc|count2:inst1|inst                                     ; 0                 ; 6       ;
;      - count8:pc|count2:inst2|inst                                     ; 0                 ; 6       ;
;      - IR-8:IR|inst1                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst3                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst2                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst2                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst5                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst6                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst4                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst7                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst                                                     ; 0                 ; 6       ;
;      - IR-8:Y|inst3                                                    ; 0                 ; 6       ;
;      - IR-8:Y|inst1                                                    ; 0                 ; 6       ;
;      - IR-8:R0|inst1                                                   ; 0                 ; 6       ;
;      - IR-8:R3|inst1                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst4                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst5                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst7                                                   ; 0                 ; 6       ;
;      - IR-8:IR|inst6                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst1                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst1                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst1                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst1                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst1           ; 0                 ; 6       ;
;      - IR-8:Z|inst3                                                    ; 0                 ; 6       ;
;      - IR-8:MDR|inst3                                                  ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst3           ; 0                 ; 6       ;
;      - IR-8:R1|inst3                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst3                                                   ; 0                 ; 6       ;
;      - IR-8:R3|inst3                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst3                                                   ; 0                 ; 6       ;
;      - IR-8:R3|inst                                                    ; 0                 ; 6       ;
;      - IR-8:R0|inst                                                    ; 0                 ; 6       ;
;      - IR-8:R1|inst                                                    ; 0                 ; 6       ;
;      - IR-8:R2|inst                                                    ; 0                 ; 6       ;
;      - IR-8:MDR|inst                                                   ; 0                 ; 6       ;
;      - IR-8:Z|inst                                                     ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst            ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst            ; 0                 ; 6       ;
;      - IR-8:R3|inst2                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst2                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst2                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst2                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst2                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst2                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst2           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst2           ; 0                 ; 6       ;
;      - IR-8:R3|inst5                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst5                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst5                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst5                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst5                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst5                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst5           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst5           ; 0                 ; 6       ;
;      - IR-8:R3|inst7                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst7                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst7                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst7                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst7                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst7                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst7           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst7           ; 0                 ; 6       ;
;      - IR-8:R3|inst4                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst4                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst4                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst4                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst4                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst4                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst4           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst4           ; 0                 ; 6       ;
;      - IR-8:R3|inst6                                                   ; 0                 ; 6       ;
;      - IR-8:R0|inst6                                                   ; 0                 ; 6       ;
;      - IR-8:R1|inst6                                                   ; 0                 ; 6       ;
;      - IR-8:R2|inst6                                                   ; 0                 ; 6       ;
;      - IR-8:MDR|inst6                                                  ; 0                 ; 6       ;
;      - IR-8:Z|inst6                                                    ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst3|inst6           ; 0                 ; 6       ;
;      - ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst6           ; 0                 ; 6       ;
; uPC_CHOOSE_A                                                           ;                   ;         ;
;      - count8:uPC|count2:inst|select2-1:inst2|inst3~41                 ; 1                 ; 6       ;
;      - inst66~24                                                       ; 1                 ; 6       ;
;      - count8:uPC|count2:inst|select2-1:inst3|inst3~19                 ; 1                 ; 6       ;
;      - inst18~14                                                       ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|select2-1:inst3|inst3~60                ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|select2-1:inst2|inst3~41                ; 1                 ; 6       ;
;      - inst9~17                                                        ; 0                 ; 0       ;
; uPC_CHOOSE_C                                                           ;                   ;         ;
;      - count8:uPC|count2:inst|inst~2                                   ; 1                 ; 6       ;
;      - count8:uPC|count2:inst|inst1~2                                  ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|inst1~2                                 ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|inst~2                                  ; 1                 ; 6       ;
;      - inst66~24                                                       ; 1                 ; 6       ;
;      - inst18~14                                                       ; 1                 ; 6       ;
;      - inst9~16                                                        ; 0                 ; 0       ;
;      - inst9~17                                                        ; 0                 ; 0       ;
; uPC_CHOOSE_B                                                           ;                   ;         ;
;      - count8:uPC|count2:inst|inst                                     ; 1                 ; 6       ;
;      - count8:uPC|count2:inst|inst1                                    ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|inst1                                   ; 1                 ; 6       ;
;      - count8:uPC|count2:inst1|inst                                    ; 1                 ; 6       ;
;      - inst66~24                                                       ; 1                 ; 6       ;
;      - inst18~14                                                       ; 1                 ; 6       ;
;      - inst9~16                                                        ; 0                 ; 0       ;
; PC_PR                                                                  ;                   ;         ;
;      - count8:pc|count2:inst|inst                                      ; 0                 ; 6       ;
;      - count8:pc|count2:inst1|inst                                     ; 0                 ; 6       ;
;      - count8:pc|count2:inst2|inst                                     ; 0                 ; 6       ;
;      - count8:pc|count2:inst|select2-1:inst3|inst3~120                 ; 0                 ; 6       ;
;      - count8:pc|count2:inst1|select2-1:inst3|inst3~112                ; 0                 ; 6       ;
;      - count8:pc|count2:inst2|select2-1:inst3|inst3~104                ; 0                 ; 6       ;
;      - count8:pc|count2:inst3|select2-1:inst2|inst3~58                 ; 0                 ; 6       ;
;      - count8:pc|count2:inst3|select2-1:inst3|inst3~10                 ; 0                 ; 6       ;
; S1_S2                                                                  ;                   ;         ;
;      - ALU-8:ALU|74181:inst2|45~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|44~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|43~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|51~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|45~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|44~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|43~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|51~14                                     ; 0                 ; 6       ;
; S0_S3                                                                  ;                   ;         ;
;      - ALU-8:ALU|74181:inst2|45~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|44~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|43~14                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|51~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|45~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|44~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|43~14                                      ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst2|51~14                                     ; 0                 ; 6       ;
; C0N                                                                    ;                   ;         ;
;      - ALU-8:ALU|74181:inst|74~220                                     ; 0                 ; 6       ;
;      - ALU-8:ALU|74181:inst|80                                         ; 0                 ; 6       ;
; CPMULTU                                                                ;                   ;         ;
;      - D2~30                                                           ; 0                 ; 6       ;
;      - D3~185                                                          ; 0                 ; 6       ;
;      - D3~186                                                          ; 0                 ; 6       ;
;      - inst80                                                          ; 1                 ; 0       ;
; CP_CHOOSE_C                                                            ;                   ;         ;
;      - inst24                                                          ; 1                 ; 0       ;
;      - inst1                                                           ; 1                 ; 0       ;
;      - inst29                                                          ; 1                 ; 0       ;
;      - inst26                                                          ; 1                 ; 0       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst27~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst27~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst25~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst25~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst23~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst23~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst21~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst21~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst19~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst19~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst17~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst17~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst16~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst16~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst~20                           ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst~20                           ; 0                 ; 6       ;
;      - 74138:CP_CHOOSER|15~40                                          ; 1                 ; 0       ;
;      - inst7                                                           ; 1                 ; 0       ;
;      - inst22                                                          ; 1                 ; 0       ;
; CP_CHOOSE_B                                                            ;                   ;         ;
;      - inst24                                                          ; 0                 ; 0       ;
;      - inst1                                                           ; 0                 ; 0       ;
;      - inst29                                                          ; 0                 ; 0       ;
;      - inst26                                                          ; 0                 ; 0       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst27~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst27~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst25~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst25~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst23~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst23~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst21~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst21~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst19~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst19~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst17~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst17~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst16~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst16~20                         ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst~20                           ; 1                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst~20                           ; 1                 ; 6       ;
;      - 74138:CP_CHOOSER|15~40                                          ; 0                 ; 0       ;
;      - inst7                                                           ; 0                 ; 0       ;
;      - inst22                                                          ; 0                 ; 0       ;
; CP_CHOOSE_A                                                            ;                   ;         ;
;      - inst24                                                          ; 1                 ; 0       ;
;      - inst1                                                           ; 1                 ; 0       ;
;      - inst29                                                          ; 1                 ; 0       ;
;      - inst26                                                          ; 1                 ; 0       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst27~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst27~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst25~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst25~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst23~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst23~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst21~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst21~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst19~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst19~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst17~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst17~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst16~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst16~20                         ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst2|inst~20                           ; 0                 ; 6       ;
;      - THREE-STATE-DOUBLE-GATE:inst3|inst~20                           ; 0                 ; 6       ;
;      - 74138:CP_CHOOSER|15~40                                          ; 1                 ; 0       ;
;      - inst7                                                           ; 1                 ; 0       ;
;      - inst22                                                          ; 1                 ; 0       ;
; CPPSW                                                                  ;                   ;         ;
;      - inst90                                                          ; 0                 ; 0       ;
; EN_BUS_CHOOSE_B                                                        ;                   ;         ;
;      - 74138:inst75|18                                                 ; 1                 ; 6       ;
;      - 74138:inst75|16                                                 ; 1                 ; 6       ;
;      - 74138:inst75|15                                                 ; 1                 ; 6       ;
;      - 74138:inst75|17~22                                              ; 1                 ; 6       ;
;      - 74138:inst75|19                                                 ; 1                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~162                          ; 1                 ; 6       ;
;      - 74138:inst6|17~41                                               ; 1                 ; 6       ;
; EN_BUS_CHOOSE_A                                                        ;                   ;         ;
;      - 74138:inst75|18                                                 ; 1                 ; 6       ;
;      - 74138:inst75|16                                                 ; 1                 ; 6       ;
;      - 74138:inst75|15                                                 ; 1                 ; 6       ;
;      - 74138:inst75|17~22                                              ; 1                 ; 6       ;
;      - 74138:inst75|19                                                 ; 1                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~162                          ; 1                 ; 6       ;
;      - 74138:inst6|17~41                                               ; 1                 ; 6       ;
; EN_BUS_CHOOSE_C                                                        ;                   ;         ;
;      - 74138:inst75|18                                                 ; 0                 ; 6       ;
;      - 74138:inst75|16                                                 ; 0                 ; 6       ;
;      - 74138:inst75|15                                                 ; 0                 ; 6       ;
;      - 74138:inst75|17~22                                              ; 0                 ; 6       ;
;      - 74138:inst75|19                                                 ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~162                          ; 0                 ; 6       ;
;      - 74138:inst6|17~41                                               ; 0                 ; 6       ;
; CHOOSE_AdIR_H2                                                         ;                   ;         ;
;      - selector-2bit:inst17|inst11                                     ; 0                 ; 0       ;
;      - selector-2bit:inst17|inst12                                     ; 0                 ; 0       ;
; CHOOSE_AdIR_L2                                                         ;                   ;         ;
;      - selector-2bit:inst17|inst11                                     ; 1                 ; 0       ;
;      - selector-2bit:inst17|inst12                                     ; 1                 ; 0       ;
; MULTU_CHOOSE_L8                                                        ;                   ;         ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~159                          ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst16~68                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst15~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst14~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst13~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst12~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst11~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst10~93                           ; 0                 ; 6       ;
; MULTU_CHOOSE_H8                                                        ;                   ;         ;
;      - THREE-STATE-ONE-GATE:inst73|inst17~159                          ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst15~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst14~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst13~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst12~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst11~93                           ; 0                 ; 6       ;
;      - THREE-STATE-ONE-GATE:inst73|inst10~93                           ; 0                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLR                                    ; PIN_77            ; 107     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; PC_PR                                  ; PIN_97            ; 8       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; START_CP                               ; PIN_132           ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; THREE-STATE-ONE-GATE:inst73|inst17~162 ; LCCOMB_X24_Y8_N26 ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; inst1                                  ; LCCOMB_X25_Y6_N20 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; inst10                                 ; LCCOMB_X33_Y6_N24 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; inst11                                 ; LCCOMB_X33_Y6_N28 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; inst12                                 ; LCCOMB_X33_Y6_N14 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; inst13                                 ; LCCOMB_X33_Y6_N18 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; inst22                                 ; LCCOMB_X25_Y6_N6  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; inst24                                 ; LCCOMB_X25_Y6_N18 ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; inst26                                 ; LCCOMB_X25_Y6_N10 ; 8       ; Clock         ; no     ; --                   ; --               ; --                        ;
; inst29                                 ; LCCOMB_X25_Y6_N0  ; 8       ; Clock         ; no     ; --                   ; --               ; --                        ;
; inst7                                  ; LCCOMB_X25_Y6_N28 ; 8       ; Clock         ; no     ; --                   ; --               ; --                        ;
; inst80                                 ; LCCOMB_X25_Y7_N4  ; 14      ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; inst9                                  ; LCCOMB_X25_Y7_N14 ; 8       ; Clock         ; no     ; --                   ; --               ; --                        ;
; inst90                                 ; LCCOMB_X25_Y7_N26 ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; uPC_CHOOSE_B                           ; PIN_90            ; 7       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; Name   ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; inst1  ; LCCOMB_X25_Y6_N20 ; 8       ; Global Clock         ; GCLK1            ; --                        ;
; inst10 ; LCCOMB_X33_Y6_N24 ; 8       ; Global Clock         ; GCLK6            ; --                        ;
; inst11 ; LCCOMB_X33_Y6_N28 ; 8       ; Global Clock         ; GCLK7            ; --                        ;
; inst12 ; LCCOMB_X33_Y6_N14 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; inst13 ; LCCOMB_X33_Y6_N18 ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; inst22 ; LCCOMB_X25_Y6_N6  ; 8       ; Global Clock         ; GCLK2            ; --                        ;
; inst24 ; LCCOMB_X25_Y6_N18 ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; inst80 ; LCCOMB_X25_Y7_N4  ; 14      ; Global Clock         ; GCLK0            ; --                        ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; CLR                                    ; 107     ;
; CP_CHOOSE_A                            ; 23      ;
; CP_CHOOSE_B                            ; 23      ;
; CP_CHOOSE_C                            ; 23      ;
; RAMD0~0                                ; 22      ;
; RAMD6~0                                ; 22      ;
; RAMD2~0                                ; 21      ;
; RAMD3~0                                ; 21      ;
; RAMD4~0                                ; 21      ;
; RAMD5~0                                ; 20      ;
; IR-8:Y|inst4                           ; 17      ;
; RAMD1~0                                ; 16      ;
; IR-8:Y|inst3                           ; 16      ;
; IR-8:Y|inst5                           ; 16      ;
; IR-8:Y|inst2                           ; 16      ;
; selector-2bit:inst17|inst12            ; 15      ;
; selector-2bit:inst17|inst11            ; 15      ;
; IR-8:Y|inst                            ; 15      ;
; IR-8:Y|inst7                           ; 15      ;
; IR-8:Y|inst6                           ; 11      ;
; START-CP:inst20|inst4~21               ; 11      ;
; RAM_EN_write                           ; 10      ;
; 74138:inst75|18                        ; 10      ;
; RAMD7~0                                ; 9       ;
; MULTU_CHOOSE_L8                        ; 8       ;
; S0_S3                                  ; 8       ;
; S1_S2                                  ; 8       ;
; PC_PR                                  ; 8       ;
; uPC_CHOOSE_C                           ; 8       ;
; CHOOSE_PC                              ; 8       ;
; CHOOSE_MAR                             ; 8       ;
; inst9                                  ; 8       ;
; inst7                                  ; 8       ;
; inst26                                 ; 8       ;
; inst29                                 ; 8       ;
; THREE-STATE-ONE-GATE:inst73|inst17~162 ; 8       ;
; 74138:inst75|19                        ; 8       ;
; 74138:inst75|17~22                     ; 8       ;
; 74138:inst75|15                        ; 8       ;
; 74138:inst75|16                        ; 8       ;
; 74138:inst6|15                         ; 8       ;
; 74138:inst6|18                         ; 8       ;
; count8:uPC|count2:inst1|inst1          ; 8       ;
; MULTU_CHOOSE_H8                        ; 7       ;
; EN_BUS_CHOOSE_C                        ; 7       ;
; EN_BUS_CHOOSE_A                        ; 7       ;
; EN_BUS_CHOOSE_B                        ; 7       ;
; uPC_CHOOSE_B                           ; 7       ;
; uPC_CHOOSE_A                           ; 7       ;
; count8:pc|count2:inst3|inst1           ; 7       ;
+----------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 567 / 26,052 ( 2 % )  ;
; C16 interconnects          ; 30 / 1,156 ( 3 % )    ;
; C4 interconnects           ; 412 / 17,952 ( 2 % )  ;
; Direct links               ; 91 / 26,052 ( < 1 % ) ;
; Global clocks              ; 8 / 8 ( 100 % )       ;
; Local interconnects        ; 151 / 8,256 ( 2 % )   ;
; R24 interconnects          ; 47 / 1,020 ( 5 % )    ;
; R4 interconnects           ; 482 / 22,440 ( 2 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.00) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.76) ; Number of LABs  (Total = 21) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 18                           ;
; 1 Clock                            ; 7                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.76) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.76) ; Number of LABs  (Total = 21) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 1                            ;
; 8                                                ; 0                            ;
; 9                                                ; 2                            ;
; 10                                               ; 3                            ;
; 11                                               ; 1                            ;
; 12                                               ; 3                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 0                            ;
; 16                                               ; 1                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.24) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                       ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                  ; Delay Added in ns ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; START_CP        ; HALT,CONTINUOUS_PULSE,START_CP,CPMULTU                                ; 2.58437           ;
; START_CP        ; HALT,CONTINUOUS_PULSE,START_CP,CPPSW                                  ; 4.08937           ;
; START_CP        ; uPC_CHOOSE_A,uPC_CHOOSE_C,uPC_CHOOSE_B,HALT,CONTINUOUS_PULSE,START_CP ; 4.98837           ;
+-----------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                              ;
+------------------------------------------------------------------+-----------------+
; Name                                                             ; Value           ;
+------------------------------------------------------------------+-----------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff              ;
; Mid Wire Use - Fit Attempt 1                                     ; 2               ;
; Mid Slack - Fit Attempt 1                                        ; -20916          ;
; Internal Atom Count - Fit Attempt 1                              ; 389             ;
; LE/ALM Count - Fit Attempt 1                                     ; 295             ;
; LAB Count - Fit Attempt 1                                        ; 22              ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.273          ;
; Inputs per LAB - Fit Attempt 1                                   ; 19.591          ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.818           ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:11;1:8;2:3    ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:4;1:7;2:8;3:3 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:4;1:7;2:8;3:3 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:22            ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:7;1:12;2:3    ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:4;1:7;2:11    ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:11;1:9;2:2    ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:4;1:6;2:12    ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:4;1:18        ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:9;1:13        ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:22            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:22            ;
; LEs in Chains - Fit Attempt 1                                    ; 0               ;
; LEs in Long Chains - Fit Attempt 1                               ; 0               ;
; LABs with Chains - Fit Attempt 1                                 ; 0               ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0               ;
; Time - Fit Attempt 1                                             ; 0               ;
+------------------------------------------------------------------+-----------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 1      ;
; Early Slack - Fit Attempt 1         ; -22039 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 3      ;
; Mid Slack - Fit Attempt 1           ; -16406 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 2      ;
; Mid Slack - Fit Attempt 1           ; -14393 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 3      ;
; Late Slack - Fit Attempt 1          ; -14249 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 0      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.047  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -10010      ;
; Early Wire Use - Fit Attempt 1      ; 3           ;
; Peak Regional Wire - Fit Attempt 1  ; 7           ;
; Mid Slack - Fit Attempt 1           ; -9869       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 3           ;
; Time - Fit Attempt 1                ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.078       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat May 22 16:49:55 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ModelMachine -c ModelMachine
Info: Selected device EP2C8Q208C7 for design "ModelMachine"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node inst80 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst10 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst11 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst12 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst13 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst22 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst24 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 14.346 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y5; Fanout = 11; REG Node = 'IR-8:Y|inst6'
    Info: 2: + IC(0.216 ns) + CELL(0.521 ns) = 0.737 ns; Loc. = LAB_X23_Y5; Fanout = 1; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~11'
    Info: 3: + IC(0.498 ns) + CELL(0.178 ns) = 1.413 ns; Loc. = LAB_X23_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst22|inst4~12'
    Info: 4: + IC(0.498 ns) + CELL(0.178 ns) = 2.089 ns; Loc. = LAB_X23_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst21|inst4~10'
    Info: 5: + IC(0.498 ns) + CELL(0.178 ns) = 2.765 ns; Loc. = LAB_X23_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst20|inst1'
    Info: 6: + IC(0.588 ns) + CELL(0.322 ns) = 3.675 ns; Loc. = LAB_X22_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst29|inst1'
    Info: 7: + IC(0.354 ns) + CELL(0.319 ns) = 4.348 ns; Loc. = LAB_X22_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst38|inst4~10'
    Info: 8: + IC(0.732 ns) + CELL(0.178 ns) = 5.258 ns; Loc. = LAB_X23_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst37|inst4~10'
    Info: 9: + IC(0.498 ns) + CELL(0.178 ns) = 5.934 ns; Loc. = LAB_X23_Y5; Fanout = 3; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst36|inst4~10'
    Info: 10: + IC(1.034 ns) + CELL(0.178 ns) = 7.146 ns; Loc. = LAB_X25_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst35|inst4~11'
    Info: 11: + IC(0.498 ns) + CELL(0.178 ns) = 7.822 ns; Loc. = LAB_X25_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst34|inst1'
    Info: 12: + IC(0.588 ns) + CELL(0.319 ns) = 8.729 ns; Loc. = LAB_X24_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst43|inst4~10'
    Info: 13: + IC(1.034 ns) + CELL(0.178 ns) = 9.941 ns; Loc. = LAB_X26_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst42|inst4~10'
    Info: 14: + IC(0.498 ns) + CELL(0.178 ns) = 10.617 ns; Loc. = LAB_X26_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst41|inst1~12'
    Info: 15: + IC(0.890 ns) + CELL(0.319 ns) = 11.826 ns; Loc. = LAB_X24_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst50|inst4~10'
    Info: 16: + IC(1.034 ns) + CELL(0.178 ns) = 13.038 ns; Loc. = LAB_X26_Y5; Fanout = 2; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst49|inst4~10'
    Info: 17: + IC(0.890 ns) + CELL(0.322 ns) = 14.250 ns; Loc. = LAB_X24_Y5; Fanout = 1; COMB Node = 'ZHENLIE-CHENGFAQI:inst84|ZHENLIE-CHENGFAQI-UNIT:inst57|inst1~11'
    Info: 18: + IC(0.000 ns) + CELL(0.096 ns) = 14.346 ns; Loc. = LAB_X24_Y5; Fanout = 1; REG Node = 'ZHENLIE-CHENGFAQI:inst84|IR-16:inst2|IR-8:inst2|inst2'
    Info: Total cell delay = 3.998 ns ( 27.87 % )
    Info: Total interconnect delay = 10.348 ns ( 72.13 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 6% of the available device resources in the region that extends from location X23_Y0 to location X34_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 48 output pins without output pin load capacitance assignment
    Info: Pin "RAMD7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMD0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAM_READ" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ROMA5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAM_write" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAMA0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CPuIR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RAML7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SIG_V" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SIG_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SIG_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SIG_Z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "L7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin uRD has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: THREE-STATE-ONE-GATE:inst73|inst17~162
        Info: Type bi-directional pin RAMD7 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD6 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD5 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD4 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD3 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD2 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD1 uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAMD0 uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 216 megabytes
    Info: Processing ended: Sat May 22 16:49:58 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


