`timescale 1ns / 1ps

module or_gate_eight(input i_1,i_2,i_3,i_4,i_5,i_6,i_7,i_8,output o);

    assign o = i_1 | i_2 | i_3 | i_4 | i_5 | i_6 | i_7 | i_8;

endmodule
