autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 18 \wire7
  wire width 2 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 2 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'01
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 2 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'10
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 16 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000000100111000
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 1 \wire21

  cell $logic_and $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire20
    connect \B \wire14
    connect \Y \wire21
  end

  wire width 16 \wire23

  cell $eq $cell24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000001001110000
    connect \Y \wire23
  end

  wire width 1 \wire25
  connect \wire25 \wire23 [0]
  wire width 1 \wire26

  cell $logic_and $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire17
    connect \Y \wire26
  end

  wire width 3 \wire28
  wire width 3 \wire30

  cell $eq $cell31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire30
  end

  wire width 1 \wire32
  connect \wire32 \wire30 [0]
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $mux $cell36
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire32
    connect \Y \wire35
  end

  wire width 3 \wire37

  cell $mux $cell38
    parameter \WIDTH 3
    connect \A \wire28
    connect \B \wire35
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire37
  end


  process $proc29
    


    sync posedge \clk
      update \wire28 \wire37
  end

  wire width 3 \wire39

  cell $eq $cell40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire39
  end

  wire width 1 \wire41
  connect \wire41 \wire39 [0]
  wire width 8 \wire42
  wire width 8 \wire44

  cell $mux $cell45
    parameter \WIDTH 8
    connect \A \wire42
    connect \B { { \wire26 \rx } [0:0] \wire42 [7:7] \wire42 [6:6] \wire42 [5:5] \wire42 [4:4] \wire42 [3:3] \wire42 [2:2] \wire42 [1:1] }
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire44
  end


  process $proc43
    


    sync posedge \clk
      update \wire42 \wire44
  end

  wire width 1 \wire46
  wire width 1 \wire48

  cell $logic_and $cell49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire41
    connect \B { \wire26 \rx } [1:1]
    connect \Y \wire48
  end


  process $proc47
    


    sync posedge \clk
      update \wire46 \wire48
  end

  wire width 1 \wire50

  cell $logic_and $cell51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire50
  end

  wire width 1 \wire52

  cell $logic_and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire21
    connect \Y \wire52
  end

  wire width 1 \wire54

  cell $logic_and $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire46 \wire42 } [8:8]
    connect \B \wire17
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $logic_and $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire21
    connect \Y \wire56
  end

  wire width 2 \wire58

  cell $eq $cell59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'11
    connect \Y \wire58
  end

  wire width 1 \wire60
  connect \wire60 \wire58 [0]
  wire width 1 \wire61

  cell $logic_and $cell62
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire60
    connect \Y \wire61
  end

  wire width 1 \wire63

  cell $logic_or $cell64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire56
    connect \B \wire61
    connect \Y \wire63
  end

  wire width 2 \wire65

  cell $mux $cell66
    parameter \WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \S \wire63
    connect \Y \wire65
  end

  wire width 2 \wire67

  cell $mux $cell68
    parameter \WIDTH 2
    connect \A \wire65
    connect \B 2'11
    connect \S \wire54
    connect \Y \wire67
  end

  wire width 2 \wire69

  cell $mux $cell70
    parameter \WIDTH 2
    connect \A \wire67
    connect \B 2'10
    connect \S \wire52
    connect \Y \wire69
  end

  wire width 2 \wire71

  cell $mux $cell72
    parameter \WIDTH 2
    connect \A \wire69
    connect \B 2'01
    connect \S \wire50
    connect \Y \wire71
  end

  wire width 1 \wire73

  cell $logic_or $cell74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire11
    connect \B \wire21
    connect \Y \wire73
  end

  wire width 1 \wire75

  cell $logic_or $cell76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire73
    connect \B \wire25
    connect \Y \wire75
  end

  wire width 16 \wire77

  cell $add $cell78
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 1'1
    connect \Y \wire77
  end

  wire width 16 \wire79

  cell $mux $cell80
    parameter \WIDTH 16
    connect \A \wire77
    connect \B 16'0000000000000000
    connect \S \wire75
    connect \Y \wire79
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { \wire79 \wire71 }
  end

  wire width 8 \wire81

  cell $eq $cell82
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A 8'00001010
    connect \B { \wire46 \wire42 } [7:0]
    connect \Y \wire81
  end

  wire width 1 \wire83
  connect \wire83 \wire81 [0]
  wire width 1 \wire84

  cell $logic_not $cell85
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire83
    connect \Y \wire84
  end

  wire width 15 \wire86
  wire width 14 \wire88

  cell $sub $cell89
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 14
    parameter \Y_WIDTH 14
    connect \A \wire86 [14:1]
    connect \B 14'00000000000001
    connect \Y \wire88
  end

  wire width 14 \wire90

  cell $eq $cell91
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 14
    parameter \Y_WIDTH 14
    connect \A \wire88
    connect \B 14'00000000000000
    connect \Y \wire90
  end

  wire width 1 \wire92
  connect \wire92 \wire90 [0]
  wire width 1 \wire93
  wire width 1 \wire94

  cell $logic_not $cell95
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire93
    connect \Y \wire94
  end

  wire width 1 \wire96

  cell $logic_and $cell97
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire46 \wire42 } [8:8]
    connect \B \wire84
    connect \Y \wire96
  end

  wire width 1 \wire98

  cell $eq $cell99
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'0
    connect \Y \wire98
  end

  wire width 1 \wire100
  connect \wire100 \wire98 [0]
  wire width 1 \wire101

  cell $eq $cell102
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'1
    connect \Y \wire101
  end

  wire width 1 \wire103
  connect \wire103 \wire101 [0]
  wire width 36 \wire104

  cell $mux $cell105
    parameter \WIDTH 36
    connect \A { \wire94 1'0 \wire88 20'00000000000000000000 }
    connect \B { \wire96 1'1 \wire86 [14:1] 8'00000000 { \wire46 \wire42 } [7:0] 4'0011 }
    connect \S \wire100
    connect \Y \wire104
  end

  wire width 16 \wire107
  attribute \module_not_derived 1
  cell \SB_SPRAM256KA \SB_SPRAM256KA_INST106
    connect \ADDRESS \wire104 [34:0] [33:20]
    connect \DATAIN \wire104 [34:0] [19:4]
    connect \MASKWREN \wire104 [34:0] [3:0]
    connect \WREN \wire104 [34:0] [34:34]
    connect \CHIPSELECT \wire104 [35:35]
    connect \CLOCK \clk
    connect \STANDBY 1'0
    connect \SLEEP 1'0
    connect \POWEROFF 1'1
    connect \DATAOUT \wire107
  end

  wire width 1 \wire108
  wire width 1 \wire110

  cell $logic_not $cell111
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire104 [34:0] [34:34]
    connect \Y \wire110
  end

  wire width 1 \wire112

  cell $logic_and $cell113
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire104 [35:35]
    connect \B \wire110
    connect \Y \wire112
  end


  process $proc109
    


    sync posedge \clk
      update \wire108 \wire112
  end

  wire width 1 \wire114
  wire width 1 \wire116

  cell $eq $cell117
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire114
    connect \B 1'0
    connect \Y \wire116
  end

  wire width 1 \wire118
  connect \wire118 \wire116 [0]
  wire width 16 \wire119
  wire width 16 \wire121

  cell $eq $cell122
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire119
    connect \B 16'0000001001110000
    connect \Y \wire121
  end

  wire width 1 \wire123
  connect \wire123 \wire121 [0]
  wire width 1 \wire124

  cell $logic_or $cell125
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire118
    connect \B \wire123
    connect \Y \wire124
  end

  wire width 16 \wire126

  cell $add $cell127
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire119
    connect \B 1'1
    connect \Y \wire126
  end

  wire width 16 \wire128

  cell $mux $cell129
    parameter \WIDTH 16
    connect \A \wire126
    connect \B 16'0000000000000000
    connect \S \wire124
    connect \Y \wire128
  end


  process $proc120
    


    sync posedge \clk
      update \wire119 \wire128
  end

  wire width 16 \wire130

  cell $eq $cell131
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire119
    connect \B 16'0000001001110000
    connect \Y \wire130
  end

  wire width 1 \wire132
  connect \wire132 \wire130 [0]
  wire width 1 \wire133

  cell $logic_not $cell134
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire132
    connect \Y \wire133
  end

  wire width 8 \wire135
  wire width 8 \wire137

  cell $eq $cell138
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire135
    connect \B 8'00001001
    connect \Y \wire137
  end

  wire width 1 \wire139
  connect \wire139 \wire137 [0]
  wire width 8 \wire140

  cell $add $cell141
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire135
    connect \B 1'1
    connect \Y \wire140
  end

  wire width 8 \wire142

  cell $mux $cell143
    parameter \WIDTH 8
    connect \A \wire140
    connect \B 8'00000000
    connect \S \wire139
    connect \Y \wire142
  end

  wire width 8 \wire144

  cell $mux $cell145
    parameter \WIDTH 8
    connect \A \wire142
    connect \B \wire135
    connect \S \wire133
    connect \Y \wire144
  end


  process $proc136
    


    sync posedge \clk
      update \wire135 \wire144
  end

  wire width 8 \wire146

  cell $eq $cell147
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire135
    connect \B 8'00000000
    connect \Y \wire146
  end

  wire width 1 \wire148
  connect \wire148 \wire146 [0]
  wire width 8 \wire149

  cell $eq $cell150
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire135
    connect \B 8'00001001
    connect \Y \wire149
  end

  wire width 1 \wire151
  connect \wire151 \wire149 [0]
  wire width 8 \wire152
  wire width 8 \wire154

  cell $shr $cell155
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire152
    connect \B 1'1
    connect \Y \wire154
  end

  wire width 8 \wire156

  cell $mux $cell157
    parameter \WIDTH 8
    connect \A \wire154
    connect \B \wire152
    connect \S \wire133
    connect \Y \wire156
  end

  wire width 8 \wire158

  cell $mux $cell159
    parameter \WIDTH 8
    connect \A \wire156
    connect \B \wire152
    connect \S \wire148
    connect \Y \wire158
  end

  wire width 8 \wire160

  cell $mux $cell161
    parameter \WIDTH 8
    connect \A \wire158
    connect \B { { \wire108 \wire107 } [16:16] { \wire108 \wire107 } [15:0] [7:0] } [7:0]
    connect \S \wire118
    connect \Y \wire160
  end


  process $proc153
    


    sync posedge \clk
      update \wire152 \wire160
  end

  wire width 1 \wire162
  connect \wire162 \wire152 [0]
  wire width 1 \wire163

  cell $mux $cell164
    parameter \WIDTH 1
    connect \A \wire162
    connect \B 1'1
    connect \S \wire151
    connect \Y \wire163
  end

  wire width 1 \wire165

  cell $mux $cell166
    parameter \WIDTH 1
    connect \A \wire163
    connect \B 1'0
    connect \S \wire148
    connect \Y \wire165
  end

  wire width 1 \wire167

  cell $mux $cell168
    parameter \WIDTH 1
    connect \A \wire165
    connect \B 1'1
    connect \S \wire118
    connect \Y \wire167
  end

  wire output 169 \tx
  connect \tx \wire167
  wire width 1 \wire170

  cell $logic_and $cell171
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire132
    connect \B \wire151
    connect \Y \wire170
  end

  wire width 1 \wire172

  cell $logic_not $cell173
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire170
    connect \Y \wire172
  end

  wire width 1 \wire174

  cell $mux $cell175
    parameter \WIDTH 1
    connect \A \wire172
    connect \B { { \wire108 \wire107 } [16:16] { \wire108 \wire107 } [15:0] [7:0] } [8:8]
    connect \S \wire118
    connect \Y \wire174
  end


  process $proc115
    


    sync posedge \clk
      update \wire114 \wire174
  end

  connect \wire93 \wire114
  wire width 1 \wire176
  wire width 1 \wire178

  cell $logic_not $cell179
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire93
    connect \Y \wire178
  end


  process $proc177
    


    sync posedge \clk
      update \wire176 \wire178
  end

  wire width 1 \wire180

  cell $logic_and $cell181
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire46 \wire42 } [8:8]
    connect \B \wire84
    connect \Y \wire180
  end

  wire width 1 \wire182

  cell $logic_and $cell183
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire93
    connect \B \wire176
    connect \Y \wire182
  end

  wire width 14 \wire184

  cell $add $cell185
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 14
    connect \A \wire86 [14:1]
    connect \B 1'1
    connect \Y \wire184
  end

  wire width 14 \wire186

  cell $mux $cell187
    parameter \WIDTH 14
    connect \A \wire86 [14:1]
    connect \B \wire184
    connect \S \wire180
    connect \Y \wire186
  end

  wire width 1 \wire188

  cell $eq $cell189
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'0
    connect \Y \wire188
  end

  wire width 1 \wire190
  connect \wire190 \wire188 [0]
  wire width 14 \wire191

  cell $sub $cell192
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 14
    connect \A \wire86 [14:1]
    connect \B 1'1
    connect \Y \wire191
  end

  wire width 14 \wire193

  cell $mux $cell194
    parameter \WIDTH 14
    connect \A \wire86 [14:1]
    connect \B \wire191
    connect \S \wire182
    connect \Y \wire193
  end

  wire width 1 \wire195

  cell $eq $cell196
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'1
    connect \Y \wire195
  end

  wire width 1 \wire197
  connect \wire197 \wire195 [0]
  wire width 14 \wire198

  cell $mux $cell199
    parameter \WIDTH 14
    connect \A \wire193
    connect \B \wire186
    connect \S \wire190
    connect \Y \wire198
  end

  wire width 9 \wire200

  cell $eq $cell201
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire46 \wire42 }
    connect \B 9'100001010
    connect \Y \wire200
  end

  wire width 1 \wire202
  connect \wire202 \wire200 [0]
  wire width 1 \wire203

  cell $mux $cell204
    parameter \WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'1
    connect \S \wire202
    connect \Y \wire203
  end

  wire width 1 \wire205

  cell $eq $cell206
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'0
    connect \Y \wire205
  end

  wire width 1 \wire207
  connect \wire207 \wire205 [0]
  wire width 1 \wire208

  cell $logic_and $cell209
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire182
    connect \B \wire92
    connect \Y \wire208
  end

  wire width 1 \wire210

  cell $mux $cell211
    parameter \WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'0
    connect \S \wire208
    connect \Y \wire210
  end

  wire width 1 \wire212

  cell $eq $cell213
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire86 [0:0]
    connect \B 1'1
    connect \Y \wire212
  end

  wire width 1 \wire214
  connect \wire214 \wire212 [0]
  wire width 1 \wire215

  cell $mux $cell216
    parameter \WIDTH 1
    connect \A \wire210
    connect \B \wire203
    connect \S \wire207
    connect \Y \wire215
  end


  process $proc87
    


    sync posedge \clk
      update \wire86 { \wire198 \wire215 }
  end

end
