
-- VHDL code for 1-4 DEMUX
-- Muhammet Dinç

Library IEEE;
USE IEEE.std_logic_1164.all;

Entity demux1_4 IS
-- A veri giri?i, S iki bitlik seçme giri?i,
-- X0,X1,X2,X3 ç?k??lar? belirtilmi?tir.
Port(A: IN std_logic_vector(1 downto 0);
     S: IN std_logic_vector(1 downto 0);
     X0,X1,X2,X3:OUT std_logic_vector(1 downto 0));
End demux1_4;

Architecture Behv3 of demux1_4 IS
Begin
-- Verilen S de?erlerine göre a giri?ini,
-- X0,X1,X2,X3 ç?k?? de?erlerinden birine
-- aktarm?? oluruz.
-- Bu formülü olu?turmak için a??a??daki
-- i?lemler yerine getirilmi?tir.
-- X0 = S1'S0'A
-- X1 = S1'S0 A
-- X2 = S1 S0'A
-- X3 = S1 S0 A
-- Bu i?lemler sonucunda iki bitlik seçme
-- giri?ine göre A giri?inin hangi ç?k??a
-- aktar?lmas? gerekti?ini görmü? oluruz.
X0<= A WHEN S="00" ELSE "ZZ";
X1<= A WHEN S="01" ELSE "ZZ";
X2<= A WHEN S="10" ELSE "ZZ";
X3<= A WHEN S="11" ELSE "ZZ";

End Behv3;

