  
 
 摘要 
“節能省碳”已經是為了拯救地球使氣候免於暖化，每
個人都必須遵行的目標。在各種電器用品內降低能量消耗最
有效的方法之一，就是降低大電流路徑上的電阻值。因此，
降低半導體功率元件的導通電阻一直是電力電子產業迫切希
望半導體業能盡到責任的關鍵處。本計畫的目的在開發新形
式的低導通電阻高壓功率半導體元件與其元件模型的建立。 
為了電路設計需求，高壓元件的平面化製程調整，必須將
傳統垂直式的元件結構改成橫向式設計，因而可與傳統邏輯電
路整合於同一晶片上，即高電壓與低電壓的整合製程。高壓製
程是一種特殊應用之製程技術，這種製程技術主要應用領域為
電源管理、面板驅動、汽車電子、工業控制等領域。近年來，
在面板驅動和電源管理兩大市場驅動下，高壓製程的整合性越
來越受重視。其中 JFET元件的空乏型操作模式，有較好的雜
訊容忍度、導通特性等優點，若能將 JFET元件整合於高壓製
程裡，可以提供電路設計者有更多元件選擇性，也能利用 
JFET元件的優點，整合在同一晶片上。 
本計劃討論製程與電性間的影響，進而設計出符合電路需
求的高壓元件。提供電路操作需求，設計負閘極電壓關閉的元
件結構，在此採用高壓製程技術，藉由模擬的設計，實驗的驗
證，實現負閘極電壓控制的 JFET，最後量測結果得到符合模
擬預期設計的目標。JFET 具有壓控電阻功能，導通電阻比
MOSFET 小，在電路設計上應用非常廣泛。本計劃擬以 BCD
製程技術研製多種 JFET元件結構，達到耐壓 40V，輸出電阻
高等特性。 
利用高壓製程，在不增加光罩的情況下做出可調變夾止電
壓與飽和電流之 JFET元件，有利於日後整合於同一晶片上。
本計劃利用製程與電性模擬軟體分析不同佈局設計對 0.5微米
高壓製程中 JFET元件電性的影響，進而設計可調變夾止電壓
之 JFET元件。同時也使用模擬軟體設計出具有飽和電流特性
之 JFET元件。再經由實際下線，成功的將 N通道 JFET元件
結構整合於 0.5 微米製程中，提供電路設計者更多元件選擇
性，也能利用 JFET元件的優點，整合在晶片上，提高整體電
路的效能。 
 
關鍵詞：接合面場效電晶體、夾止電壓、功率元件。 
 
 
Abstract 
Energy saving is the ultimate goal of many research projects. 
One of the most effective methods is to reduce the resistance in 
high current paths. Therefore, to lower down the semiconductor 
power devices’ turn-on resistance is highly desired by power 
electronic engineers. The purpose of this project is to develop new 
structure power devices that have lower on-resistance than 
conventional LDMOSFETs, and to build equivalent circuit 
models that are related to energy-saving systems. 
In order to develop low conduction loss switching transistors 
this project plans to fabricate 40V Junction Field Effect Transistor 
with CMOS compatible process technology. This device should 
have lower on-resistance than MOSFETs and it can be a good 
choice as medium voltage switching transistors.  
JFET is essentially a voltage-controlled-resistor, it is widely 
used in control systems. In this project, we will develop several 
CMOS compatible JFET structures. These devices should sustain 
a breakdown voltage of 40V and have high output resistance.  
A new ideal of high-voltage junction FET (JFET) was 
designed by using a 40V n-LDMOS without additional mask in 
this process. Usually, JFET is a normally-on device which is 
adopted in power integrated circuit, like converters or start-up 
circuit. In switching converters, it provids a self-powered circuit 
and minimizes standby power losses with gate control at negative 
bias. In this n-LDMOS process, we propose a method to design 
different pinch-off voltages of JFET with its fixed process layer of 
the n-LDMOSFET. This JFET also has the same breakdown 
capability as the n-LDMOSFET. The pinch-off voltage of JFET 
was determined by the lightly doping of n-type well. And its 
pinch-off voltage was almost unchanged with temperature 
variation. Thorough our proposed method, we can design several 
kind of JFETs in one chip. This JFET fabrication method can be 
used for circuit application with varying JFET pinch-off voltages. 
 
Keywords：JFET、pinch-off voltage、power device。 
 
 
 I. 介紹 
本計畫為接面場效電晶體(JFET)的製作，其製造歷
程由首先的模擬設計，接著規劃光罩以及光罩的設計，
再透過晶圓製造將一批多井區製程 JFET 投片製作，最
後將此多井區製程 JFET測試，並與模擬的趨勢做比較。
接下來介紹 JFET 的相關背景知識與應用，JFET 是
normally-on元件的一種，normally-on元件主要有空乏型
MOSFET與 JFET，在此計畫中的 JFET元件是利用一固
定的雙接面電晶體-互補式金氧半場效電晶體-雙擴散金
氧半場效電晶體(Bipolar-CMOS-DMOS，BCD) 的製程
技術，從其中適當選取需要的製程光罩與順序，創造出
吾人所欲設計的 JFET元件。關於 JFET元件在產品應用
的方式，就此類的高壓元件而言，常被使用於功率積體
電路中，通常被設計為功率開關的用途使用，元件截止
時(off-state)用於承載電源端到接地端的高電壓，所以在
不導通的狀態中，需要有很高的反向崩潰電壓，但是在
導通狀態(on-state)下，希望不要有電阻造成損耗，低導
通損耗亦是高壓元件的設計指標之一，而這類使用高壓
元件的產品應用通常都是手持裝置，為了輕薄短小，手
持裝置取代 linear regulator。手持裝置系統中，包含電源
管理電路(Power Management IC)、穩壓電路(Band-gap 
circuit)、直流電壓對直流電壓轉換器 (DC-to-DC 
converter)、啟動電路(Start-up circuit)等等。就以 Start-up
電路而言，如圖一所示，在電源是開通的狀態下，Start-up
電路負責提供主要電路所需的操作電壓，在此主要電路
所需的操作電壓尚未達到時，Start-up 電路的動作就不
會停止。在 Start-up電路的操作中，需要一顆 normal-on
元件，讓電源端電荷透過此 normal-on 元件對提供主要
電路的操作電壓的電容充電，在此時使用的 normally-on
元件就是橫向 JFET。在此計劃中，探討橫向 JFET的電
流驅動能力與製程的能力是直接相關，越短的閘極長度
就可以得到越大的電流值(表示通道導通電阻越小)，即
越先進製程技術就有能力設計通道電阻越小的橫向
JFET，換句話說，橫向 JFET 元件的能力也會受製程技
術的限制。  
 
 
II. JFET 結構設計與調變 
就此計畫中設計的 JFET 元件的結構，依據平坦化
製程的需求，吾人選用橫向(Lateral)的 JFET結構為主要
設計，就橫向 JFET 結構的種類相當多，在此僅以吾人
設計的橫向 JFET結構作探討，如平行式(圖二)與垂直式
(圖三)的區別在於空乏區的增加方向與電流的流動方向
是呈現平行或是垂直，圖二中元件的電極由左到右分別
  
 
變，即改變p型高壓井與p型基板之間的距離，藉由控制
此距離去設計JFET元件的夾止電壓值。 
標準的JFET元件製程流程如圖九所示，JFET元件的
製作，選取適當濃度的p型基板，藉由光阻決定n型高壓
井的邊界，執行熱擴散(Thermal Diffusion Process)製程，
此熱擴散製程講決定n型高壓井與p型基板之間的pn接
面位置以及n型高壓井的濃度分部，也決定了n+源極與p+
基極的接面崩潰電壓，接著藉由光阻決定p型高壓井的
邊界，同樣施行熱擴散製程，決定p型高壓井與n型高壓
井之間的pn接面位置，也決定了p+閘極與n+源極的接面
崩潰電壓，此時n型高壓井與p型基板之間的pn接面位置
會受到第二次熱擴散製程的影響，pn接面位置更深入p
型基板，在n型高壓井/p型基板接面與p型高壓井/n型高
壓井接面都完成後，接著定義n+歐姆接觸(Ohmic contact)
與p+歐姆接觸的位置，最後塗佈金屬，定義金屬電極的
位置。吾人將利用此標準的JFET元件製程流程，設計出  
 
P_sub
n-well
p-well
n+n+p+ p+p+
 
圖九 標準的 JFET元件製程流程。 
P_sub
 
 
P_sub
N-
PR PR
 
 
P_sub
n-well
 
 
P_sub
PR
n-well
P-
PR
 
 
P_sub
n-well
p-well
 
 
P_sub
n-well
p-well
PRPR PRPR
n+n+p+ p+
PR
p+
PR
 
 
 
n+ n+p+
Source Gate Drain
控制此距離
P_sub
p-well
 
 
 
圖八 控制 p型高壓井與 p型基板之間的距離。 
 
 
 
 
 
n-型中性區
源極 汲極
閘極
閘極
p-型中性區
p-型中性區
電流
控制Vp
 
 
圖七 臨限電壓的控制。 
 
 
 
 
 
 
圖六 理想 JFET電流對電壓特性圖。 
 
  
 
 
間，不僅僅增加製程上的成本，也是不允許的方法。透
過製程模擬軟體(Tsuprem4)，吾人提出的JFET的夾止電
壓值調變方法已被模擬軟體驗證，接著吾人針對元件的
電特性進行模擬，使用電性模擬軟體(Medici)，預測夾
止電壓值與調變W1的關係，針對夾止電壓值得模擬，設
定汲極電壓為0.1伏特，源極為0伏特，閘極則是由0伏特
往負電壓方向遞減，一開始JFET元件有n型中性區，電
流藉由中性區從源極流向汲極，往負方向增加的閘極與 
基極負電壓會壓縮此中性區的通道寬窄，使得汲極電流
開始下降，觀察汲極電流由初始值遞減到1E-7安培時，
定義汲極電流等於1E-7時對應的閘極電壓就稱為夾止電
壓值，當閘極電壓達到夾止電壓值，電流的通道已被夾
止(Pinch off)，如圖十四所示，灰色部分代表空乏區，綠
色部分代表中性區，固定汲極到源極有0.1伏特的電壓
差，此0.1伏特的水平電場引起汲極電流，再將閘極與基
極外加反向偏壓，增加p型高壓井/n型高壓井與p型基板
/n型高壓井的空乏區，直到通到夾止，圖十四的模擬結
果是W1等於STD+3微米的夾止情況。討論不同W1的調
變，可以由圖十五得知，W1越大，得到的夾止電壓值越
小，這是因為W1越大，n型高壓井的深度越淺，容易被
空乏區占滿，W1等於STD與STD+1微米的夾止電壓值大
於-20伏特、W1等於STD+2微米的夾止電壓值為-13伏
特、W1等於STD+3微米的夾止電壓值為-6.5伏特、W1等
於STD+4微米的夾止電壓值為-2伏特。 
上述討論不同大小的W1 值對夾止電壓值，接著討
論不同大小的W1對閘極到源極崩潰電壓值的影響，由於
改變斷開的n型高壓井造成閘極底下的n型高壓井與p型
基板間的pn接面幾何形狀改變，對此pn接面的崩潰電壓
值是否有退化(degradation)的影響，經由電性模擬設定，
崩潰電壓為閘極持續加負電壓直到pn接面的崩潰電流
產生，如圖十六所示，崩潰電壓值差別不大，從W1等於
STD到W1等於STD+3微米的崩潰電壓值差距小於5伏
特，表示崩潰的位置不變，此斷開的n型高壓井的調變
方法並沒有造成崩潰電壓值的退化，由JFET元件的崩潰
 
 
 
圖十五 調變不同的W1，得到不同的夾止電壓值。 
 
 
 
Channel Pinch-off
 
 
圖十四 閘極電壓達到夾止電壓值，電流通道被夾止。 
 
 
 
(A) 
 
(B) 
 
(C) 
圖十三 調變 W1，控制 n型高壓井深淺的模擬結果。(A) 
W1 = STD + 1 微米， (B) W1 = STD + 2 微米， (C) W1 = 
STD + 3 微米。  
 
 
n-well
p-well
n+n+p+ p+p+
W1
P_sub
n-well
 
 
圖十二 調變 W1，控制 n型高壓井深淺。 
 
  
 
/p+閘極，中間的黑色虛線是模擬的情況，邊緣標示的際
佈局考量要更加謹慎。藉由模擬，吾人得知p型Lpunch
是模擬無法預知的情況，針對Lpunch此參數而言，它就
像第二顆JFET元件，就前述的JFET元件操作，主要的控
制部分是p型高壓井下方的n型高壓井，但是此Lpunch造
成另一個JFET元件產生，有兩種可能性，一是當閘極外
加負電壓時，p型高壓井下方的n型高壓井已夾止，但是
Lpunch部分的n型高壓井通道尚未被夾止。換言之，p型
高壓井下方的n型高壓井尚未夾止，但是Lpunch部分的n
型高壓井通道已夾止。乍聽之下，認為只要Lpunch部分
的n型高壓井通道先夾止，似乎就可行，但是其實不然，
先夾止Lpunch部分的JFET元件會提早崩潰，使得JFET
元件比預期提早崩潰。也可以設法設計Lpunch部分的
JFET元件與p型高壓井下方的JFET元件有相同的夾止電
壓，但是多一變數等於多一影響元件的參數，表示採用
開放型JFET元件佈局方式，是個不妥當的方法，也需增
加下線的實驗次數，增加額外的實驗成本等等因素。 
考量開放型JFET元件佈局方式的不穩定性，吾人決
定採用封閉型的佈局方式，避免開放型佈局的邊緣問
題，一般採用的封閉型元件佈局都是矩形，如圖二十二
所示，消除邊緣效應，但是矩形的佈局方式，易造成電
場集中在尖角，造成元件提早崩潰，為了消除尖角效
應，採用圓弧的佈局方式是較佳的佈局方法，此種佈局
方式常見於高壓元件，就nLDMOSFET而言，通常在n+
汲極的邊緣以及閘極邊緣，就JFET元件的佈局方式，如
圖二十三所示，圓形的JFET元件佈局方式，汲極到源極
的電力線更均勻，得到接近模擬的結果。 
此JFET元件的圓形佈局尺寸如下，以電極的中心部
分開始計算，汲極的佈局的半徑是2.5微米、閘極的佈局
的半徑是10微米、源極的佈局的半徑是20微米、源極的
佈局的半徑是30微米。此斷開的n型高壓井的調變方法
在圓形JFET元件的佈局，如圖二十四所示，兩條圓形的
白色虛線中間是被斷開的n型高壓井，實際的下線如模
擬相同，有4種條件STD、STD+1微米、STD+2微米、
STD+3微米，完成佈局後，我們開始討論實踐下線的結
果。 
 
 
III. 實驗結果與討論 
圖二十五顯示W1等於STD的條件下，閘極電壓分別
為0、-7.5、-15、-22.5、-30伏特，對應的汲極電流，當
閘極電壓為0伏特時，空乏區占有n型高壓井的中性區的
比例最少，所以有最小的導通電阻以及最大的飽和電
流。理所當然，當閘極電壓為-30伏特時，空乏區占滿n
型高壓井的中性區，電流為0安培。由圖觀察可知，當
閘極電壓等於0伏特時，導通電阻為352mΩ-mm2、飽和
電流為3m安培，當閘極電壓等於-7.5伏特時，導通電阻
為1035mΩ-mm2、飽和電流為2m安培，當閘極電壓等於
-15伏特時，導通電阻為3900mΩ-mm2、飽和電流為0.5m
安培，當閘極電壓等於-22.5、-30伏特時，導通電阻為無
限大、飽和電流為0安培。 
針對不同W1寬度的條件下，閘極電壓對汲極電流的
關係，如圖二十六所示，當W1等於STD+3微米時，位於
p型高壓井下方的n型高壓井的電流通道最窄，所以導通
電阻最大以及最小的飽和電流。若是W1等於STD時，則
是p型高壓井下方的n型高壓井的電流通道最寬，擁有導
 
 
 
圖二十二 矩形封閉型 JFET元件佈局。 
 
 
 
 
圖二十 JFET元件的導通崩潰狀態。 
 
 
 
Source DrainGateBulk
Ledge1
Ledge2
Lpunch1
Lpunch2
Lgate
 
圖二十一 開放型 JFET元件佈局。 
 
 
  
依據上述的實際下線的量測結果，證明吾人提出的新穎
概念的JFET元件夾止電壓調變方法，不僅僅模擬可行，
實際下線的晶圓，其量測結果也再次驗證此方法的可行
性、可信度。將上述的量測結果，整理後藉由表格表示，
說明此方法的實用之處。 
表一中列下，W1寬度對應的夾止電壓值，一般夾止
電壓值的萃取都是將汲極電壓操作在線性區，對於汲極
電壓操作在飽和區，由於汲極到源極的橫向電場增強，
使得相較於汲極等於0.1伏特下，有1~2伏特的電壓誤
差，這是因為增強的橫向電場，需要更強的閘極垂直電
場去抵銷。表二列下W1寬度對應的導通電阻值，當閘極
電壓為0伏特時。表三列下W1寬度對應的崩潰電壓值，
當汲極電壓為5伏特時，接面崩潰電壓值約為42至45伏
特。 
對於在不同溫度下的操作，其夾止電壓值幾乎不受
溫度的影響，如圖二十八所示，夾止電壓值的曲線完全
一致，但是對於不導通狀態電流(Off-state current)與崩潰
電壓值就有很大的影響，由圖觀察可知，當溫度等於-40
度時，其不導通狀態電流小於1E-12、崩潰電壓-45伏特，
當溫度等於25度時，其不導通狀態電流約等於1E-11、崩
潰電壓-47伏特，當溫度等於125度時，其不導通狀態電
流小於8E-11、崩潰電壓-52伏特。表四列下不同溫度下
的操作，其夾止電壓值，在溫度等於-40度時是-3.3伏特，
在溫度等於25度時是-3.2伏特，在溫度等於125度時是
-3.1伏特。由結果可得知，此JFET元件的夾止電壓值，
不受溫度效應的影響。 
 
 
IV. 結論 
本計畫為 JFET 的製作，歷程由首先的模擬設計，
規劃光罩以及光罩的設計，透過多井區製程 JFET 投片
製作，最後將此多井區製程 JFET測試。一個新穎的 JFET
元件，藉由斷開的 n型高壓井的調變方式，控制夾止電
壓值的方法已被提出。 調變不同斷開的 n 型高壓井的
間 距 ， 得 到 預 設 計 的 夾 止 電 壓 值 ， 而
且
此調變方法，不需要任何額外的光罩。透過調變方法，
吾人可以設計夾止電壓值從-1 伏特到-30 伏特，而且不
影響崩潰電壓值。同時電路設計者，可以使用不同夾止
電壓值的 JFET元件設計電路，增加電路設計的多元性。 
 
 
參考論文 
[1] J. J. Liou, and Y. Yue, “An Improved Model for 
Four-Terminal Junction Field-Effect Transistors”, IEEE 
Transactions on Electron Devices, vol. 43, no. 8, p. 
1309-1311, 1996. 
[2] V. Radeka, P. Rehak, S. Rescia, E. Gatti, A. Longoni, M. 
Sampietro, G. Bertuccio, P. Holl, L. Struder, and J. Kemmer, 
“Implanted Silicon JFET on Completely Depleted 
High-Resistivity Devices”, IEEE Electron Device Letter, 
vol. 10, no. 2, p. 91-94, 1989. 
[3] R. Mitova, J. C. Crebier, L. Aubard, and C. Schacffer, 
“Integrated driver supply with JFET as a linear regulaor”, 
IEEE Power Electron, Conf., p. 4163-4169, 2004.  
[4] T. McNutt, V. Veliads, E. Stewart, H. Hearne, J. Reichl, P. 
Oda, S. Van Campen, J. Ostop, and R. C. Clarke, “Silicon 
Carbide JFET Cascode Switch for Power Conditioning 
Applications”, in Proc. IEEE Vehicle Power and Propulsion 
Conference, p. 574-581, 2005. 
[5] C. Arnaboldi, G. Boella, E. Panzeri,and G. Pessina, “JFET 
Transistors for Low-Noise Applications at Low Frequency”, 
IEEE Transactions on Nuclear Science, vol. 51, no. 6, Dec. 
2004. 
[6] F. A. Levinzon, Member, IEEE, “Noise of the JFET 
 Amplifier”, IEEE Transaction on Circuit and System-I: 
 Fundamental Theory and Applications, vol. 47, no. 7, July 
2000.  
[7] A. C. Patil, X.-A. Fu, M. Mehregany and S.n L. Garverick  
 
表四夾止電壓值與溫度的關係，當W1等於 STD+3
微米且汲極電壓為 0.1 伏特。 
溫度 125OC 25OC -40OC 
VP(VDS=0.1V) -3.1V -3.2V -3.3V 
 
 
-50 -40 -30 -20 -10 010
-1310
-1210
-1110
-1010
-910
-810
-710
-610
-510
-410
-3
 
 
D
ra
in
 
to
 
So
u
rc
e
 
Cu
rr
e
n
t (A
)
Gate to Source Voltage (V)
VDS=0.1V
 125oC
 25oC
 -40oC
 
圖二十八 不同溫度的影響，當 W1等於 STD+3 微米
時且汲極電壓為 0.1 伏特。 
 
 
表三W1 寬度與崩潰電壓值的關係 
SPLIT STD STD+1UM STD+2UM STD+3UM 
BVGSS 
(VDS=0.1V) 
-52.6V -53.2V -50.2V -46.8V 
BVGSS 
(VDS=5V) 
-43.6V -44.7V -43.8V -41.9V 
 
 
表二W1 寬度與導通電阻的關係當 VGS = 0 V 
SPLIT STD STD+1UM STD+2UM STD+3UM 
RONSP (mΩ-mm2) 352 445 683 1372 
 
表一 W1 寬度與夾止電壓值/汲極電壓的關係 
SPLIT STD STD+1UM STD+2UM STD+3UM 
VP(VDS=0.1V) -27.7V -19V -9.6V -3.2V 
VP(VDS=5V) -29.9V -21.1V -11.4V -4.5V 
 
  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否
適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評
估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 撰寫中 □無 
專利：□已獲得 申請中 □無 
技轉：□已技轉 □洽談中 無 
其他：（以 100 字為限） 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
本計劃在不改變製程條件的情況下，設計適當的光罩佈局，以幾何長度控制
JFET 的夾止電壓。電路設計者可以在固定的範圍內選取需要的規格以達到系
統需求。在計劃內完成了三種不同結構的 JFET 設計，其崩潰電壓均與該製程
額定的崩潰電壓相同。經測試分析，比較出各結構電學特性的優劣以及其溫
度穩定性。 
 
 
 
 
 
 
 
 
 
 
  
即使有著精闢的想法，卻因為表達能力不足而無法將想法闡述供他人明白，實在可惜。 
 
三、考察參觀活動(無是項活動者略) 
無 
 
四、建議 
(1).因為此次會議地點通常是在上海市中心舉辦，附近的旅館飯店住宿價錢相當昂貴，可
以提早與會議合作的飯店聯繫可以有很大的折扣。 
(2).除了充實自己的專業知識技能之外，更要加強英文口語以及表達技巧，以便能將自己
的想法精準的向全世界表達。 
 
五、攜回資料名稱及內容 
(1)ICSICT 會議論文集與光碟片各一。  
(2) ICSICT 紀念雙肩背包一個。  
 
六、其他 
無 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  
報告內容應包括下列各項： 
一、參加會議經過 
ICSICT是亞洲地區研究固態電子和積體電路方面最大的會議，每隔二年舉辦一次，分別在北京
與上海。因此在本篇論文發表之前就感到有些壓力。本次發表於 ICSICT的論文題目是高電壓橫
向雙擴散金氧半場效電晶體的高頻特性需上台報告，將研究成果以簡潔又不失完整性的報告給
各位參加此次會議的研發人員了解。會議討論的這四天，每天有數場的報告，分別針對於最先
進的奈米級技術與最新的研究發展，中間也安排一些共同討論時間，給予參加此會議的人，有
更多互相認識與交流的機會。 
 
二、與會心得 
出國參加學術研討會，能與國際知名公司員工和國外名校學生交流，除了使本身的知識領域更
加開闊之外，也親身實際感受此類社交活動與人際互動之重要性。也藉由參加過如此盛大的國
際會議之後，對於英文口語與表達能力的重要性更是展露無疑。即使有著精闢的想法，卻因為
表達能力不足而無法將想法闡述供他人明白，實在可惜。因此大家除了充實自己的專業知識技
能之外，更因加強英文口語以及表達技巧，以便將自己的想法精準的向全世界表達。 
 
三、考察參觀活動(無是項活動者省略)    無 
 
四、建議 
由於搭國內航空公司直飛上海的航班，所以在時間上，節省了許多的時間。但相對的在航空公
司的機票上就會比較貴一些。對學生來說也是一大負擔。 
 
五、攜回資料名稱及內容 
一、會議光碟論文集。 
二、未來相關其他會議之資料。 
三、紀念筆記型電腦包。 
 
六、其他                              無 
 
 
 
 
 
(5) Silicon/germanium devices and device physics  
(6) Interconnect, Low K, High K and other process technologies  
(7) Advance memories technology (Flash, FeRAM, PCM，ReRAM, MRAM etc.)  
(8) Unconventional and nano-electronics  
(9) Organic semiconductor devices and technologies  
(10) Compound semiconductor devices and circuits  
(11) Displays, sensors and MEMS  
(12) Semiconductor materials and material characterization  
(13) Reliability  
(14) Modeling and simulation  
(15) Packaging and testing technology  
(16) Equipment technology  
(17) Solar cell & other devices for new energy sources  
 
二、與會心得 
這是第一次參加國際型的研討會，本次發表於 ICSICT 的論文是藉由海報發表，將研究成果以簡
潔又不失完整性的報告給各位參加此次會議的研發人員了解。來來往往的人還是相的多不乏論述與
交流，所以海報貼的位置雖然位於較裡面，但還是有人過來觀摩與發問，可見場面相當熱絡。藉由
參加過如此盛大的國際會議之後，對於英文口語與表達能力的重要性更是展露無疑。即使有著精闢
的想法，卻因為表達能力不足而無法將想法闡述供他人明白，實在可惜。 
 
三、考察參觀活動(無是項活動者略) 
無 
 
四、建議 
(1).因為此次會議地點通常是在上海市中心舉辦，附近的旅館飯店住宿價錢相當昂貴，可以提
國科會補助專題研究計畫項下出席國際學術會議心得報告 
 日期： 100 年 10 月 30 日 
計畫編號 NSC－99－2221－E－029－037 
計畫名稱 低導通電阻高壓功率半導體元件研製 
Design of Low Turn-on Resistance High Voltage 
Semiconductor Devices 
出國人員姓名 胡智閔 
服務機構
及職稱 
清華大學電子工程研究所
-博士班研究生 
會議時間 
2010 年 11 月 1 日 
至  
2010 年 11 月 4 日 
會議地點 
中國 – 上海 
會議名稱 
(中文) 2010 年第 10 屆固態和積體電路國際會議 (ICSICT-2010) 
(英文) 2010 10th International Conference on Solid-State 
and Integrated Circuit Technology (ICSICT-2010) 
發表論文題目 
(中文) 高電壓橫向雙擴散金氧半場效電晶體的高頻特性 
(英文) RF Characteristics of A High Voltage LDMOSFET 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/04
國科會補助計畫
計畫名稱: 低導通電阻高壓功率半導體元件研製
計畫主持人: 龔正
計畫編號: 99-2221-E-029-037- 學門領域: 電力電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
