<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(270,30)" to="(300,30)"/>
    <wire from="(270,270)" to="(270,330)"/>
    <wire from="(180,170)" to="(300,170)"/>
    <wire from="(180,350)" to="(180,410)"/>
    <wire from="(70,30)" to="(270,30)"/>
    <wire from="(270,210)" to="(300,210)"/>
    <wire from="(180,110)" to="(300,110)"/>
    <wire from="(270,210)" to="(270,270)"/>
    <wire from="(350,220)" to="(470,220)"/>
    <wire from="(330,50)" to="(470,50)"/>
    <wire from="(180,50)" to="(180,110)"/>
    <wire from="(370,400)" to="(470,400)"/>
    <wire from="(270,330)" to="(300,330)"/>
    <wire from="(180,230)" to="(180,290)"/>
    <wire from="(270,390)" to="(300,390)"/>
    <wire from="(180,50)" to="(300,50)"/>
    <wire from="(180,170)" to="(180,230)"/>
    <wire from="(350,100)" to="(470,100)"/>
    <wire from="(180,230)" to="(300,230)"/>
    <wire from="(270,90)" to="(270,150)"/>
    <wire from="(360,160)" to="(470,160)"/>
    <wire from="(180,410)" to="(300,410)"/>
    <wire from="(270,270)" to="(300,270)"/>
    <wire from="(180,110)" to="(180,170)"/>
    <wire from="(470,30)" to="(470,40)"/>
    <wire from="(270,30)" to="(270,90)"/>
    <wire from="(330,30)" to="(470,30)"/>
    <wire from="(360,340)" to="(470,340)"/>
    <wire from="(270,150)" to="(300,150)"/>
    <wire from="(180,290)" to="(180,350)"/>
    <wire from="(40,50)" to="(180,50)"/>
    <wire from="(180,290)" to="(300,290)"/>
    <wire from="(270,150)" to="(270,210)"/>
    <wire from="(270,90)" to="(300,90)"/>
    <wire from="(360,280)" to="(470,280)"/>
    <wire from="(180,350)" to="(300,350)"/>
    <wire from="(270,330)" to="(270,390)"/>
    <comp lib="0" loc="(470,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s8"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(268,475)" name="Text">
      <a name="text" val="Alvaro Henrique de Araujo Rungue - 395487"/>
    </comp>
    <comp lib="0" loc="(40,50)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(470,50)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s2"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(330,30)" name="NOT Gate"/>
    <comp lib="0" loc="(70,30)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(470,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s6"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(330,50)" name="NOT Gate"/>
    <comp lib="1" loc="(350,100)" name="OR Gate"/>
    <comp lib="1" loc="(360,160)" name="NOR Gate"/>
    <comp lib="1" loc="(360,280)" name="NAND Gate"/>
    <comp lib="0" loc="(470,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(360,340)" name="XOR Gate"/>
    <comp lib="1" loc="(350,220)" name="AND Gate"/>
    <comp lib="0" loc="(470,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s3"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(470,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s5"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(370,400)" name="XNOR Gate"/>
    <comp lib="0" loc="(470,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s7"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(470,30)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
