TimeQuest Timing Analyzer report for top_inf_rec
Sat Jul 31 15:24:50 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'HEX8:HEX8_inst|clk_1k'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'HEX8:HEX8_inst|clk_1k'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'sys_clk'
 30. Slow 1200mV 0C Model Setup: 'HEX8:HEX8_inst|clk_1k'
 31. Slow 1200mV 0C Model Hold: 'sys_clk'
 32. Slow 1200mV 0C Model Hold: 'HEX8:HEX8_inst|clk_1k'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'sys_clk'
 46. Fast 1200mV 0C Model Setup: 'HEX8:HEX8_inst|clk_1k'
 47. Fast 1200mV 0C Model Hold: 'sys_clk'
 48. Fast 1200mV 0C Model Hold: 'HEX8:HEX8_inst|clk_1k'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_inf_rec                                                        ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; HEX8:HEX8_inst|clk_1k ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HEX8:HEX8_inst|clk_1k } ;
; sys_clk               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }               ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                    ;
+------------+-----------------+-----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                           ;
+------------+-----------------+-----------------------+------------------------------------------------+
; 207.99 MHz ; 207.99 MHz      ; sys_clk               ;                                                ;
; 835.42 MHz ; 402.09 MHz      ; HEX8:HEX8_inst|clk_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary            ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; sys_clk               ; -3.808 ; -318.049      ;
; HEX8:HEX8_inst|clk_1k ; -0.197 ; -0.579        ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary            ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; sys_clk               ; 0.070 ; 0.000         ;
; HEX8:HEX8_inst|clk_1k ; 0.511 ; 0.000         ;
+-----------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------------+--------+------------------+
; Clock                 ; Slack  ; End Point TNS    ;
+-----------------------+--------+------------------+
; sys_clk               ; -3.000 ; -181.440         ;
; HEX8:HEX8_inst|clk_1k ; -1.487 ; -8.922           ;
+-----------------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.728      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.797 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.717      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.788 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.708      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.595 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.515      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.585 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.505      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.474 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 4.398      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.359      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.353      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.422 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.342      ;
; -3.409 ; led_ctrl:led_ctrl_inst|cnt[2]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.329      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'HEX8:HEX8_inst|clk_1k'                                                                                                ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.197 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 1.118      ;
; -0.196 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 1.117      ;
; -0.174 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 1.095      ;
; -0.011 ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 0.932      ;
; -0.001 ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 0.922      ;
; 0.002  ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.080     ; 0.919      ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.070 ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k ; sys_clk     ; 0.000        ; 2.603      ; 3.176      ;
; 0.434 ; inf_rec:inf_rec_inst|cnt_data[0]    ; inf_rec:inf_rec_inst|cnt_data[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; inf_rec:inf_rec_inst|data_reg[17]   ; inf_rec:inf_rec_inst|data_reg[17]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|cnt_data[4]    ; inf_rec:inf_rec_inst|cnt_data[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|cnt_data[1]    ; inf_rec:inf_rec_inst|cnt_data[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|cnt_data[5]    ; inf_rec:inf_rec_inst|cnt_data[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|cnt_data[2]    ; inf_rec:inf_rec_inst|cnt_data[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|cnt_data[3]    ; inf_rec:inf_rec_inst|cnt_data[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|data_reg[23]   ; inf_rec:inf_rec_inst|data_reg[23]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|data_reg[22]   ; inf_rec:inf_rec_inst|data_reg[22]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|data_reg[26]   ; inf_rec:inf_rec_inst|data_reg[26]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|data_reg[19]   ; inf_rec:inf_rec_inst|data_reg[19]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inf_rec:inf_rec_inst|data_reg[27]   ; inf_rec:inf_rec_inst|data_reg[27]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|state.ARBIT    ; inf_rec:inf_rec_inst|state.ARBIT    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|state.REPEAT   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|state.DATA     ; inf_rec:inf_rec_inst|state.DATA     ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[31]   ; inf_rec:inf_rec_inst|data_reg[31]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[30]   ; inf_rec:inf_rec_inst|data_reg[30]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[18]   ; inf_rec:inf_rec_inst|data_reg[18]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[24]   ; inf_rec:inf_rec_inst|data_reg[24]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[16]   ; inf_rec:inf_rec_inst|data_reg[16]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[25]   ; inf_rec:inf_rec_inst|data_reg[25]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[20]   ; inf_rec:inf_rec_inst|data_reg[20]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[29]   ; inf_rec:inf_rec_inst|data_reg[29]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[21]   ; inf_rec:inf_rec_inst|data_reg[21]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[28]   ; inf_rec:inf_rec_inst|data_reg[28]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[11]   ; inf_rec:inf_rec_inst|data_reg[11]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[3]    ; inf_rec:inf_rec_inst|data_reg[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[10]   ; inf_rec:inf_rec_inst|data_reg[10]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[2]    ; inf_rec:inf_rec_inst|data_reg[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[8]    ; inf_rec:inf_rec_inst|data_reg[8]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[9]    ; inf_rec:inf_rec_inst|data_reg[9]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[1]    ; inf_rec:inf_rec_inst|data_reg[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[0]    ; inf_rec:inf_rec_inst|data_reg[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[12]   ; inf_rec:inf_rec_inst|data_reg[12]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[13]   ; inf_rec:inf_rec_inst|data_reg[13]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[4]    ; inf_rec:inf_rec_inst|data_reg[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[5]    ; inf_rec:inf_rec_inst|data_reg[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[14]   ; inf_rec:inf_rec_inst|data_reg[14]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[6]    ; inf_rec:inf_rec_inst|data_reg[6]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[7]    ; inf_rec:inf_rec_inst|data_reg[7]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inf_rec:inf_rec_inst|data_reg[15]   ; inf_rec:inf_rec_inst|data_reg[15]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.480 ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k ; sys_clk     ; -0.500       ; 2.603      ; 3.086      ;
; 0.502 ; inf_rec:inf_rec_inst|repeat_en      ; led_ctrl:led_ctrl_inst|repeat_en_d1 ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.794      ;
; 0.506 ; inf_rec:inf_rec_inst|cnt[18]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 0.818      ;
; 0.651 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.435      ;
; 0.659 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.443      ;
; 0.667 ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|flag_9ms       ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 0.959      ;
; 0.730 ; led_ctrl:led_ctrl_inst|cnt[17]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.098      ; 1.040      ;
; 0.730 ; led_ctrl:led_ctrl_inst|cnt[18]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.098      ; 1.040      ;
; 0.732 ; led_ctrl:led_ctrl_inst|cnt[19]      ; led_ctrl:led_ctrl_inst|cnt[19]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.098      ; 1.042      ;
; 0.742 ; led_ctrl:led_ctrl_inst|cnt[10]      ; led_ctrl:led_ctrl_inst|cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; led_ctrl:led_ctrl_inst|cnt[6]       ; led_ctrl:led_ctrl_inst|cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; led_ctrl:led_ctrl_inst|cnt[8]       ; led_ctrl:led_ctrl_inst|cnt[8]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; led_ctrl:led_ctrl_inst|cnt[4]       ; led_ctrl:led_ctrl_inst|cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; led_ctrl:led_ctrl_inst|cnt[1]       ; led_ctrl:led_ctrl_inst|cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; led_ctrl:led_ctrl_inst|cnt[2]       ; led_ctrl:led_ctrl_inst|cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; led_ctrl:led_ctrl_inst|cnt[7]       ; led_ctrl:led_ctrl_inst|cnt[7]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; led_ctrl:led_ctrl_inst|cnt[9]       ; led_ctrl:led_ctrl_inst|cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; led_ctrl:led_ctrl_inst|cnt[3]       ; led_ctrl:led_ctrl_inst|cnt[3]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[15]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.750 ; inf_rec:inf_rec_inst|inf_in_dly1    ; inf_rec:inf_rec_inst|inf_in_dly2    ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.042      ;
; 0.758 ; inf_rec:inf_rec_inst|state.IDLE     ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.079      ; 1.049      ;
; 0.761 ; HEX8:HEX8_inst|divider_cnt[1]       ; HEX8:HEX8_inst|divider_cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; HEX8:HEX8_inst|divider_cnt[11]      ; HEX8:HEX8_inst|divider_cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; inf_rec:inf_rec_inst|cnt[1]         ; inf_rec:inf_rec_inst|cnt[1]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; led_ctrl:led_ctrl_inst|cnt[0]       ; led_ctrl:led_ctrl_inst|cnt[0]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; HEX8:HEX8_inst|divider_cnt[6]       ; HEX8:HEX8_inst|divider_cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; HEX8:HEX8_inst|divider_cnt[9]       ; HEX8:HEX8_inst|divider_cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; inf_rec:inf_rec_inst|cnt[16]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 1.075      ;
; 0.764 ; led_ctrl:led_ctrl_inst|cnt[11]      ; led_ctrl:led_ctrl_inst|cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; HEX8:HEX8_inst|divider_cnt[2]       ; HEX8:HEX8_inst|divider_cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.570      ; 1.547      ;
; 0.765 ; led_ctrl:led_ctrl_inst|cnt[5]       ; led_ctrl:led_ctrl_inst|cnt[5]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; led_ctrl:led_ctrl_inst|cnt[13]      ; led_ctrl:led_ctrl_inst|cnt[13]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; led_ctrl:led_ctrl_inst|cnt[22]      ; led_ctrl:led_ctrl_inst|cnt[22]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; HEX8:HEX8_inst|divider_cnt[4]       ; HEX8:HEX8_inst|divider_cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; HEX8:HEX8_inst|divider_cnt[10]      ; HEX8:HEX8_inst|divider_cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; HEX8:HEX8_inst|divider_cnt[12]      ; HEX8:HEX8_inst|divider_cnt[12]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; led_ctrl:led_ctrl_inst|cnt[21]      ; led_ctrl:led_ctrl_inst|cnt[21]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|repeat_en      ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[7]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.062      ;
; 0.770 ; inf_rec:inf_rec_inst|cnt[17]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 1.082      ;
; 0.771 ; inf_rec:inf_rec_inst|cnt[3]         ; inf_rec:inf_rec_inst|cnt[3]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.063      ;
; 0.774 ; inf_rec:inf_rec_inst|cnt[9]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.100      ; 1.086      ;
; 0.779 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.532      ; 1.523      ;
; 0.780 ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[13]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.072      ;
; 0.781 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[14]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.073      ;
; 0.782 ; inf_rec:inf_rec_inst|cnt[2]         ; inf_rec:inf_rec_inst|cnt[2]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.074      ;
; 0.782 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.566      ;
; 0.782 ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.566      ;
; 0.786 ; HEX8:HEX8_inst|divider_cnt[0]       ; HEX8:HEX8_inst|divider_cnt[0]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.788 ; inf_rec:inf_rec_inst|cnt[0]         ; inf_rec:inf_rec_inst|cnt[0]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; inf_rec:inf_rec_inst|cnt[4]         ; inf_rec:inf_rec_inst|cnt[4]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[15]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.532      ; 1.532      ;
; 0.789 ; inf_rec:inf_rec_inst|cnt[10]        ; inf_rec:inf_rec_inst|cnt[10]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.574      ;
; 0.791 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.572      ; 1.575      ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'HEX8:HEX8_inst|clk_1k'                                                                                                ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.511 ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 0.803      ;
; 0.518 ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 0.810      ;
; 0.532 ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 0.824      ;
; 0.670 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 0.962      ;
; 0.724 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 1.016      ;
; 0.725 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.080      ; 1.017      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|clk_1k               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_1_69ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_2_25ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_4_5ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_560us     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_9ms       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|repeat_en      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.ARBIT    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.DATA     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.REPEAT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.TIME_9MS ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[13]      ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.166 ; 0.326 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.196 ; 0.040 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 14.000 ; 14.065 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 13.154 ; 12.876 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 12.781 ; 12.559 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 13.427 ; 13.277 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 12.714 ; 12.495 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 12.463 ; 12.419 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 12.905 ; 12.682 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 14.000 ; 14.065 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 8.185  ; 8.403  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 8.139  ; 7.996  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 8.041  ; 8.193  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 7.964  ; 8.125  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 8.123  ; 8.333  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 8.185  ; 8.403  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 7.663  ; 7.765  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 7.257  ; 7.398  ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 11.295 ; 11.360 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 10.449 ; 10.171 ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 10.076 ; 9.854  ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 10.722 ; 10.572 ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 10.009 ; 9.790  ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 9.775  ; 9.714  ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 10.200 ; 9.977  ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 11.295 ; 11.360 ; Rise       ; sys_clk               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 9.939  ; 9.697  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 10.413 ; 10.134 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 10.053 ; 9.830  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 10.672 ; 10.621 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 9.984  ; 9.764  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 9.939  ; 9.697  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 10.248 ; 9.947  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 11.276 ; 11.342 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 7.365  ; 7.464  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 7.822  ; 7.683  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 7.727  ; 7.874  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 7.653  ; 7.809  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 7.802  ; 8.004  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 7.865  ; 8.075  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 7.365  ; 7.464  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 7.004  ; 7.141  ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 9.258  ; 9.012  ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 9.728  ; 9.449  ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 9.368  ; 9.145  ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 9.987  ; 9.937  ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 9.299  ; 9.079  ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 9.258  ; 9.012  ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 9.564  ; 9.262  ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 10.591 ; 10.657 ; Rise       ; sys_clk               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                     ;
+------------+-----------------+-----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                           ;
+------------+-----------------+-----------------------+------------------------------------------------+
; 225.17 MHz ; 225.17 MHz      ; sys_clk               ;                                                ;
; 913.24 MHz ; 402.09 MHz      ; HEX8:HEX8_inst|clk_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; sys_clk               ; -3.441 ; -290.415      ;
; HEX8:HEX8_inst|clk_1k ; -0.095 ; -0.250        ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary             ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; sys_clk               ; 0.097 ; 0.000         ;
; HEX8:HEX8_inst|clk_1k ; 0.472 ; 0.000         ;
+-----------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; sys_clk               ; -3.000 ; -181.440        ;
; HEX8:HEX8_inst|clk_1k ; -1.487 ; -8.922          ;
+-----------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                          ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.441 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.371      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.335      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.396 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.326      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.215 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.145      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.137      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.109 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.041      ;
; -3.100 ; HEX8:HEX8_inst|divider_cnt[12] ; HEX8:HEX8_inst|clk_1k          ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.030      ;
; -3.089 ; HEX8:HEX8_inst|divider_cnt[10] ; HEX8:HEX8_inst|clk_1k          ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.019      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.077 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 4.007      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.064 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.994      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
; -3.061 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.991      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'HEX8:HEX8_inst|clk_1k'                                                                                                 ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.095 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 1.026      ;
; -0.094 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 1.025      ;
; -0.061 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 0.992      ;
; 0.084  ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 0.847      ;
; 0.093  ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 0.838      ;
; 0.104  ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.071     ; 0.827      ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.097 ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k ; sys_clk     ; 0.000        ; 2.391      ; 2.953      ;
; 0.381 ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k ; sys_clk     ; -0.500       ; 2.391      ; 2.737      ;
; 0.383 ; inf_rec:inf_rec_inst|cnt_data[0]    ; inf_rec:inf_rec_inst|cnt_data[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; inf_rec:inf_rec_inst|data_reg[17]   ; inf_rec:inf_rec_inst|data_reg[17]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; inf_rec:inf_rec_inst|data_reg[31]   ; inf_rec:inf_rec_inst|data_reg[31]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inf_rec:inf_rec_inst|data_reg[30]   ; inf_rec:inf_rec_inst|data_reg[30]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inf_rec:inf_rec_inst|data_reg[16]   ; inf_rec:inf_rec_inst|data_reg[16]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inf_rec:inf_rec_inst|data_reg[25]   ; inf_rec:inf_rec_inst|data_reg[25]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inf_rec:inf_rec_inst|data_reg[11]   ; inf_rec:inf_rec_inst|data_reg[11]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|cnt_data[4]    ; inf_rec:inf_rec_inst|cnt_data[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|cnt_data[1]    ; inf_rec:inf_rec_inst|cnt_data[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|cnt_data[5]    ; inf_rec:inf_rec_inst|cnt_data[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|cnt_data[2]    ; inf_rec:inf_rec_inst|cnt_data[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|state.ARBIT    ; inf_rec:inf_rec_inst|state.ARBIT    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|state.REPEAT   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|state.DATA     ; inf_rec:inf_rec_inst|state.DATA     ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|cnt_data[3]    ; inf_rec:inf_rec_inst|cnt_data[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[23]   ; inf_rec:inf_rec_inst|data_reg[23]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[22]   ; inf_rec:inf_rec_inst|data_reg[22]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[26]   ; inf_rec:inf_rec_inst|data_reg[26]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[19]   ; inf_rec:inf_rec_inst|data_reg[19]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[27]   ; inf_rec:inf_rec_inst|data_reg[27]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[18]   ; inf_rec:inf_rec_inst|data_reg[18]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[24]   ; inf_rec:inf_rec_inst|data_reg[24]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[20]   ; inf_rec:inf_rec_inst|data_reg[20]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[29]   ; inf_rec:inf_rec_inst|data_reg[29]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[21]   ; inf_rec:inf_rec_inst|data_reg[21]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[28]   ; inf_rec:inf_rec_inst|data_reg[28]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[3]    ; inf_rec:inf_rec_inst|data_reg[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[10]   ; inf_rec:inf_rec_inst|data_reg[10]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[2]    ; inf_rec:inf_rec_inst|data_reg[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[8]    ; inf_rec:inf_rec_inst|data_reg[8]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[9]    ; inf_rec:inf_rec_inst|data_reg[9]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[1]    ; inf_rec:inf_rec_inst|data_reg[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[0]    ; inf_rec:inf_rec_inst|data_reg[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[12]   ; inf_rec:inf_rec_inst|data_reg[12]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[13]   ; inf_rec:inf_rec_inst|data_reg[13]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[4]    ; inf_rec:inf_rec_inst|data_reg[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[5]    ; inf_rec:inf_rec_inst|data_reg[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[14]   ; inf_rec:inf_rec_inst|data_reg[14]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[6]    ; inf_rec:inf_rec_inst|data_reg[6]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[7]    ; inf_rec:inf_rec_inst|data_reg[7]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; inf_rec:inf_rec_inst|data_reg[15]   ; inf_rec:inf_rec_inst|data_reg[15]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.466 ; inf_rec:inf_rec_inst|cnt[18]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 0.752      ;
; 0.471 ; inf_rec:inf_rec_inst|repeat_en      ; led_ctrl:led_ctrl_inst|repeat_en_d1 ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.738      ;
; 0.587 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.323      ;
; 0.587 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.323      ;
; 0.625 ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|flag_9ms       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.892      ;
; 0.670 ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.538      ; 1.403      ;
; 0.679 ; led_ctrl:led_ctrl_inst|cnt[17]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.089      ; 0.963      ;
; 0.679 ; led_ctrl:led_ctrl_inst|cnt[18]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.089      ; 0.963      ;
; 0.682 ; led_ctrl:led_ctrl_inst|cnt[19]      ; led_ctrl:led_ctrl_inst|cnt[19]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.089      ; 0.966      ;
; 0.690 ; led_ctrl:led_ctrl_inst|cnt[10]      ; led_ctrl:led_ctrl_inst|cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; led_ctrl:led_ctrl_inst|cnt[6]       ; led_ctrl:led_ctrl_inst|cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; led_ctrl:led_ctrl_inst|cnt[8]       ; led_ctrl:led_ctrl_inst|cnt[8]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; led_ctrl:led_ctrl_inst|cnt[1]       ; led_ctrl:led_ctrl_inst|cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; inf_rec:inf_rec_inst|inf_in_dly1    ; inf_rec:inf_rec_inst|inf_in_dly2    ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.430      ;
; 0.694 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.494      ; 1.383      ;
; 0.694 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.430      ;
; 0.695 ; led_ctrl:led_ctrl_inst|cnt[2]       ; led_ctrl:led_ctrl_inst|cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; led_ctrl:led_ctrl_inst|cnt[4]       ; led_ctrl:led_ctrl_inst|cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; led_ctrl:led_ctrl_inst|cnt[7]       ; led_ctrl:led_ctrl_inst|cnt[7]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; led_ctrl:led_ctrl_inst|cnt[9]       ; led_ctrl:led_ctrl_inst|cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[15]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; led_ctrl:led_ctrl_inst|cnt[3]       ; led_ctrl:led_ctrl_inst|cnt[3]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.966      ;
; 0.701 ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.437      ;
; 0.706 ; HEX8:HEX8_inst|divider_cnt[11]      ; HEX8:HEX8_inst|divider_cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; inf_rec:inf_rec_inst|state.IDLE     ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; HEX8:HEX8_inst|divider_cnt[1]       ; HEX8:HEX8_inst|divider_cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; HEX8:HEX8_inst|divider_cnt[6]       ; HEX8:HEX8_inst|divider_cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; led_ctrl:led_ctrl_inst|cnt[22]      ; led_ctrl:led_ctrl_inst|cnt[22]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; HEX8:HEX8_inst|divider_cnt[9]       ; HEX8:HEX8_inst|divider_cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.445      ;
; 0.709 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.445      ;
; 0.710 ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|repeat_en      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; led_ctrl:led_ctrl_inst|cnt[11]      ; led_ctrl:led_ctrl_inst|cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; HEX8:HEX8_inst|divider_cnt[2]       ; HEX8:HEX8_inst|divider_cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; inf_rec:inf_rec_inst|cnt[16]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 0.996      ;
; 0.711 ; inf_rec:inf_rec_inst|cnt[1]         ; inf_rec:inf_rec_inst|cnt[1]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; led_ctrl:led_ctrl_inst|cnt[13]      ; led_ctrl:led_ctrl_inst|cnt[13]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; HEX8:HEX8_inst|divider_cnt[4]       ; HEX8:HEX8_inst|divider_cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; led_ctrl:led_ctrl_inst|cnt[5]       ; led_ctrl:led_ctrl_inst|cnt[5]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; HEX8:HEX8_inst|divider_cnt[10]      ; HEX8:HEX8_inst|divider_cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; HEX8:HEX8_inst|divider_cnt[12]      ; HEX8:HEX8_inst|divider_cnt[12]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; led_ctrl:led_ctrl_inst|cnt[21]      ; led_ctrl:led_ctrl_inst|cnt[21]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[7]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; inf_rec:inf_rec_inst|cnt[17]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 1.001      ;
; 0.716 ; inf_rec:inf_rec_inst|cnt[3]         ; inf_rec:inf_rec_inst|cnt[3]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.983      ;
; 0.717 ; led_ctrl:led_ctrl_inst|cnt[0]       ; led_ctrl:led_ctrl_inst|cnt[0]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; inf_rec:inf_rec_inst|cnt[9]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.091      ; 1.003      ;
; 0.719 ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.494      ; 1.408      ;
; 0.722 ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[14]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.989      ;
; 0.723 ; inf_rec:inf_rec_inst|cnt[12]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.541      ; 1.459      ;
; 0.724 ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[13]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.991      ;
; 0.726 ; led_ctrl:led_ctrl_inst|cnt[16]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.494      ; 1.415      ;
; 0.727 ; inf_rec:inf_rec_inst|cnt[2]         ; inf_rec:inf_rec_inst|cnt[2]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.994      ;
; 0.732 ; inf_rec:inf_rec_inst|cnt[4]         ; inf_rec:inf_rec_inst|cnt[4]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 0.999      ;
; 0.733 ; inf_rec:inf_rec_inst|cnt[10]        ; inf_rec:inf_rec_inst|cnt[10]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.072      ; 1.000      ;
+-------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'HEX8:HEX8_inst|clk_1k'                                                                                                 ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.472 ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.738      ;
; 0.478 ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.744      ;
; 0.498 ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.764      ;
; 0.623 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.889      ;
; 0.668 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.934      ;
; 0.669 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.071      ; 0.935      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|clk_1k               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_1_69ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_2_25ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_4_5ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_560us     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_9ms       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|repeat_en      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.ARBIT    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.DATA     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.REPEAT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.TIME_9MS ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[13]      ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.150 ; 0.404 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.176 ; -0.069 ; Rise       ; sys_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 12.811 ; 12.973 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 12.245 ; 11.867 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 11.886 ; 11.575 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 12.503 ; 12.213 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 11.818 ; 11.511 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 11.553 ; 11.463 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 11.988 ; 11.698 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 12.811 ; 12.973 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 7.472  ; 7.730  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 7.472  ; 7.156  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 7.205  ; 7.521  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 7.141  ; 7.452  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 7.287  ; 7.641  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 7.338  ; 7.730  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 6.868  ; 7.106  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 6.543  ; 6.783  ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 10.270 ; 10.432 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 9.704  ; 9.326  ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 9.345  ; 9.034  ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 9.962  ; 9.672  ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 9.277  ; 8.970  ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 9.014  ; 8.922  ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 9.447  ; 9.157  ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 10.270 ; 10.432 ; Rise       ; sys_clk               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 8.943  ; 8.667  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 9.426  ; 9.050  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 9.080  ; 8.773  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 9.670  ; 9.469  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 9.012  ; 8.710  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 8.943  ; 8.667  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 9.237  ; 8.890  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 10.013 ; 10.172 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 6.580  ; 6.810  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 7.162  ; 6.858  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 6.905  ; 7.209  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 6.843  ; 7.143  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 6.980  ; 7.320  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 7.032  ; 7.409  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 6.580  ; 6.810  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 6.296  ; 6.528  ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 8.369  ; 8.093  ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 8.852  ; 8.476  ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 8.506  ; 8.199  ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 9.096  ; 8.895  ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 8.438  ; 8.136  ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 8.369  ; 8.093  ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 8.663  ; 8.316  ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 9.439  ; 9.598  ; Rise       ; sys_clk               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; sys_clk               ; -1.042 ; -72.401       ;
; HEX8:HEX8_inst|clk_1k ; 0.491  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; sys_clk               ; -0.135 ; -0.135        ;
; HEX8:HEX8_inst|clk_1k ; 0.208  ; 0.000         ;
+-----------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; sys_clk               ; -3.000 ; -130.888        ;
; HEX8:HEX8_inst|clk_1k ; -1.000 ; -6.000          ;
+-----------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                          ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.042 ; led_ctrl:led_ctrl_inst|cnt[6]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.992      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[4]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -1.036 ; led_ctrl:led_ctrl_inst|cnt[5]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.986      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; led_ctrl:led_ctrl_inst|cnt[0]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.895      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.941 ; led_ctrl:led_ctrl_inst|cnt[3]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.891      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[8]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.884 ; led_ctrl:led_ctrl_inst|cnt[7]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.834      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.879 ; led_ctrl:led_ctrl_inst|cnt[9]  ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.829      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.875 ; led_ctrl:led_ctrl_inst|cnt[12] ; led_ctrl:led_ctrl_inst|cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.827      ;
; -0.860 ; led_ctrl:led_ctrl_inst|cnt[2]  ; led_ctrl:led_ctrl_inst|cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.810      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'HEX8:HEX8_inst|clk_1k'                                                                                                ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.491 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.460      ;
; 0.502 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.449      ;
; 0.502 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.449      ;
; 0.561 ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.390      ;
; 0.565 ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.386      ;
; 0.569 ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 1.000        ; -0.036     ; 0.382      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                              ;
+--------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.135 ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k               ; HEX8:HEX8_inst|clk_1k ; sys_clk     ; 0.000        ; 1.181      ; 1.265      ;
; 0.179  ; inf_rec:inf_rec_inst|cnt_data[0]    ; inf_rec:inf_rec_inst|cnt_data[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; inf_rec:inf_rec_inst|data_reg[17]   ; inf_rec:inf_rec_inst|data_reg[17]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; inf_rec:inf_rec_inst|data_reg[31]   ; inf_rec:inf_rec_inst|data_reg[31]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; inf_rec:inf_rec_inst|data_reg[30]   ; inf_rec:inf_rec_inst|data_reg[30]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; inf_rec:inf_rec_inst|data_reg[16]   ; inf_rec:inf_rec_inst|data_reg[16]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; inf_rec:inf_rec_inst|data_reg[25]   ; inf_rec:inf_rec_inst|data_reg[25]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; inf_rec:inf_rec_inst|data_reg[11]   ; inf_rec:inf_rec_inst|data_reg[11]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|cnt_data[4]    ; inf_rec:inf_rec_inst|cnt_data[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|cnt_data[1]    ; inf_rec:inf_rec_inst|cnt_data[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|cnt_data[5]    ; inf_rec:inf_rec_inst|cnt_data[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|cnt_data[2]    ; inf_rec:inf_rec_inst|cnt_data[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|state.ARBIT    ; inf_rec:inf_rec_inst|state.ARBIT    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|state.REPEAT   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|state.DATA     ; inf_rec:inf_rec_inst|state.DATA     ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|cnt_data[3]    ; inf_rec:inf_rec_inst|cnt_data[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[23]   ; inf_rec:inf_rec_inst|data_reg[23]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[22]   ; inf_rec:inf_rec_inst|data_reg[22]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[26]   ; inf_rec:inf_rec_inst|data_reg[26]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[19]   ; inf_rec:inf_rec_inst|data_reg[19]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[27]   ; inf_rec:inf_rec_inst|data_reg[27]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[18]   ; inf_rec:inf_rec_inst|data_reg[18]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[24]   ; inf_rec:inf_rec_inst|data_reg[24]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[20]   ; inf_rec:inf_rec_inst|data_reg[20]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[29]   ; inf_rec:inf_rec_inst|data_reg[29]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[21]   ; inf_rec:inf_rec_inst|data_reg[21]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[28]   ; inf_rec:inf_rec_inst|data_reg[28]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[3]    ; inf_rec:inf_rec_inst|data_reg[3]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[10]   ; inf_rec:inf_rec_inst|data_reg[10]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[2]    ; inf_rec:inf_rec_inst|data_reg[2]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[8]    ; inf_rec:inf_rec_inst|data_reg[8]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[9]    ; inf_rec:inf_rec_inst|data_reg[9]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[1]    ; inf_rec:inf_rec_inst|data_reg[1]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[0]    ; inf_rec:inf_rec_inst|data_reg[0]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[12]   ; inf_rec:inf_rec_inst|data_reg[12]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[13]   ; inf_rec:inf_rec_inst|data_reg[13]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[4]    ; inf_rec:inf_rec_inst|data_reg[4]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[5]    ; inf_rec:inf_rec_inst|data_reg[5]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[14]   ; inf_rec:inf_rec_inst|data_reg[14]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[6]    ; inf_rec:inf_rec_inst|data_reg[6]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[7]    ; inf_rec:inf_rec_inst|data_reg[7]    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; inf_rec:inf_rec_inst|data_reg[15]   ; inf_rec:inf_rec_inst|data_reg[15]   ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; inf_rec:inf_rec_inst|repeat_en      ; led_ctrl:led_ctrl_inst|repeat_en_d1 ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.205  ; inf_rec:inf_rec_inst|cnt[18]        ; inf_rec:inf_rec_inst|cnt[18]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.333      ;
; 0.268  ; inf_rec:inf_rec_inst|state.TIME_9MS ; inf_rec:inf_rec_inst|flag_9ms       ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.388      ;
; 0.270  ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.236      ; 0.590      ;
; 0.275  ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.236      ; 0.595      ;
; 0.293  ; led_ctrl:led_ctrl_inst|cnt[17]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.043      ; 0.420      ;
; 0.293  ; led_ctrl:led_ctrl_inst|cnt[18]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.043      ; 0.420      ;
; 0.293  ; led_ctrl:led_ctrl_inst|cnt[19]      ; led_ctrl:led_ctrl_inst|cnt[19]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.043      ; 0.420      ;
; 0.294  ; inf_rec:inf_rec_inst|inf_in_dly1    ; inf_rec:inf_rec_inst|inf_in_dly2    ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; led_ctrl:led_ctrl_inst|cnt[10]      ; led_ctrl:led_ctrl_inst|cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; inf_rec:inf_rec_inst|state.IDLE     ; inf_rec:inf_rec_inst|state.TIME_9MS ; sys_clk               ; sys_clk     ; 0.000        ; 0.035      ; 0.414      ;
; 0.296  ; led_ctrl:led_ctrl_inst|cnt[8]       ; led_ctrl:led_ctrl_inst|cnt[8]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; led_ctrl:led_ctrl_inst|cnt[1]       ; led_ctrl:led_ctrl_inst|cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; led_ctrl:led_ctrl_inst|cnt[6]       ; led_ctrl:led_ctrl_inst|cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; led_ctrl:led_ctrl_inst|cnt[2]       ; led_ctrl:led_ctrl_inst|cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; led_ctrl:led_ctrl_inst|cnt[4]       ; led_ctrl:led_ctrl_inst|cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; led_ctrl:led_ctrl_inst|cnt[7]       ; led_ctrl:led_ctrl_inst|cnt[7]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; led_ctrl:led_ctrl_inst|cnt[9]       ; led_ctrl:led_ctrl_inst|cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; led_ctrl:led_ctrl_inst|cnt[3]       ; led_ctrl:led_ctrl_inst|cnt[3]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[15]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.304  ; HEX8:HEX8_inst|divider_cnt[1]       ; HEX8:HEX8_inst|divider_cnt[1]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; HEX8:HEX8_inst|divider_cnt[11]      ; HEX8:HEX8_inst|divider_cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; led_ctrl:led_ctrl_inst|cnt[22]      ; led_ctrl:led_ctrl_inst|cnt[22]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; HEX8:HEX8_inst|divider_cnt[2]       ; HEX8:HEX8_inst|divider_cnt[2]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; HEX8:HEX8_inst|divider_cnt[6]       ; HEX8:HEX8_inst|divider_cnt[6]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; HEX8:HEX8_inst|divider_cnt[9]       ; HEX8:HEX8_inst|divider_cnt[9]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; inf_rec:inf_rec_inst|state.REPEAT   ; inf_rec:inf_rec_inst|repeat_en      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; led_ctrl:led_ctrl_inst|cnt[5]       ; led_ctrl:led_ctrl_inst|cnt[5]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; led_ctrl:led_ctrl_inst|cnt[11]      ; led_ctrl:led_ctrl_inst|cnt[11]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; HEX8:HEX8_inst|divider_cnt[4]       ; HEX8:HEX8_inst|divider_cnt[4]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; HEX8:HEX8_inst|divider_cnt[10]      ; HEX8:HEX8_inst|divider_cnt[10]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; HEX8:HEX8_inst|divider_cnt[12]      ; HEX8:HEX8_inst|divider_cnt[12]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; led_ctrl:led_ctrl_inst|cnt[13]      ; led_ctrl:led_ctrl_inst|cnt[13]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; inf_rec:inf_rec_inst|cnt[1]         ; inf_rec:inf_rec_inst|cnt[1]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; led_ctrl:led_ctrl_inst|cnt[21]      ; led_ctrl:led_ctrl_inst|cnt[21]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; led_ctrl:led_ctrl_inst|cnt[0]       ; led_ctrl:led_ctrl_inst|cnt[0]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[7]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.429      ;
; 0.309  ; inf_rec:inf_rec_inst|cnt[16]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.437      ;
; 0.310  ; inf_rec:inf_rec_inst|cnt[3]         ; inf_rec:inf_rec_inst|cnt[3]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.430      ;
; 0.312  ; inf_rec:inf_rec_inst|cnt[9]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.440      ;
; 0.312  ; inf_rec:inf_rec_inst|cnt[17]        ; inf_rec:inf_rec_inst|cnt[17]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.044      ; 0.440      ;
; 0.314  ; inf_rec:inf_rec_inst|cnt[14]        ; inf_rec:inf_rec_inst|cnt[14]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.434      ;
; 0.315  ; HEX8:HEX8_inst|divider_cnt[0]       ; HEX8:HEX8_inst|divider_cnt[0]       ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.436      ;
; 0.316  ; inf_rec:inf_rec_inst|cnt[2]         ; inf_rec:inf_rec_inst|cnt[2]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316  ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[13]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316  ; inf_rec:inf_rec_inst|inf_in_dly2    ; inf_rec:inf_rec_inst|state.ARBIT    ; sys_clk               ; sys_clk     ; 0.000        ; 0.037      ; 0.437      ;
; 0.318  ; inf_rec:inf_rec_inst|cnt[10]        ; inf_rec:inf_rec_inst|cnt[10]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.320  ; inf_rec:inf_rec_inst|cnt[4]         ; inf_rec:inf_rec_inst|cnt[4]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.440      ;
; 0.321  ; inf_rec:inf_rec_inst|cnt[0]         ; inf_rec:inf_rec_inst|cnt[0]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.441      ;
; 0.321  ; inf_rec:inf_rec_inst|cnt[12]        ; inf_rec:inf_rec_inst|cnt[12]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.441      ;
; 0.321  ; inf_rec:inf_rec_inst|cnt[15]        ; inf_rec:inf_rec_inst|cnt[15]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.441      ;
; 0.322  ; inf_rec:inf_rec_inst|cnt[11]        ; inf_rec:inf_rec_inst|cnt[11]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.442      ;
; 0.322  ; inf_rec:inf_rec_inst|cnt[5]         ; inf_rec:inf_rec_inst|cnt[5]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.036      ; 0.442      ;
; 0.325  ; inf_rec:inf_rec_inst|cnt[7]         ; inf_rec:inf_rec_inst|cnt[9]         ; sys_clk               ; sys_clk     ; 0.000        ; 0.232      ; 0.641      ;
; 0.328  ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[17]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.219      ; 0.631      ;
; 0.331  ; inf_rec:inf_rec_inst|cnt[13]        ; inf_rec:inf_rec_inst|cnt[16]        ; sys_clk               ; sys_clk     ; 0.000        ; 0.236      ; 0.651      ;
; 0.331  ; led_ctrl:led_ctrl_inst|cnt[15]      ; led_ctrl:led_ctrl_inst|cnt[18]      ; sys_clk               ; sys_clk     ; 0.000        ; 0.219      ; 0.634      ;
+--------+-------------------------------------+-------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'HEX8:HEX8_inst|clk_1k'                                                                                                 ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.208 ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.328      ;
; 0.210 ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.330      ;
; 0.213 ; HEX8:HEX8_inst|sel_r[0] ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.333      ;
; 0.267 ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|sel_r[3] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.387      ;
; 0.278 ; HEX8:HEX8_inst|sel_r[1] ; HEX8:HEX8_inst|sel_r[2] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; HEX8:HEX8_inst|sel_r[4] ; HEX8:HEX8_inst|sel_r[5] ; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 0.000        ; 0.036      ; 0.398      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|clk_1k               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; HEX8:HEX8_inst|divider_cnt[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|cnt_data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|data_reg[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_1_69ms    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_2_25ms    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_4_5ms     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_560us     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|flag_9ms       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|inf_in_dly2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|repeat_en      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.ARBIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.REPEAT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; inf_rec:inf_rec_inst|state.TIME_9MS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; led_ctrl:led_ctrl_inst|cnt[13]      ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'HEX8:HEX8_inst|clk_1k'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[0]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[1]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[2]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[3]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[4]           ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8:HEX8_inst|sel_r[5]           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|clk_1k~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[0]|clk            ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[1]|clk            ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[2]|clk            ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[3]|clk            ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[4]|clk            ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; HEX8:HEX8_inst|clk_1k ; Rise       ; HEX8_inst|sel_r[5]|clk            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.104 ; 0.407 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.053 ; -0.253 ; Rise       ; sys_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 6.785 ; 6.658 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 5.914 ; 5.998 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 5.761 ; 5.830 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 6.066 ; 6.192 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 5.713 ; 5.787 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 5.708 ; 5.748 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 5.834 ; 5.911 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 6.785 ; 6.658 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 4.015 ; 3.898 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 3.746 ; 3.898 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 3.933 ; 3.771 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 3.888 ; 3.745 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 3.954 ; 3.802 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 4.015 ; 3.856 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 3.713 ; 3.590 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 3.494 ; 3.411 ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 5.662 ; 5.535 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 4.791 ; 4.875 ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 4.638 ; 4.707 ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 4.945 ; 5.069 ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 4.592 ; 4.664 ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 4.585 ; 4.627 ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 4.713 ; 4.788 ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 5.662 ; 5.535 ; Rise       ; sys_clk               ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 4.450 ; 4.504 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 4.652 ; 4.720 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 4.498 ; 4.566 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 4.788 ; 4.916 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 4.450 ; 4.516 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 4.467 ; 4.504 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 4.565 ; 4.647 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 5.523 ; 5.403 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 3.578 ; 3.460 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 3.613 ; 3.760 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 3.793 ; 3.637 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 3.751 ; 3.612 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 3.811 ; 3.665 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 3.873 ; 3.719 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 3.578 ; 3.460 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 3.379 ; 3.299 ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 4.215 ; 4.269 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 4.416 ; 4.484 ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 4.263 ; 4.324 ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 4.553 ; 4.671 ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 4.215 ; 4.281 ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 4.222 ; 4.269 ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 4.330 ; 4.409 ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 5.278 ; 5.167 ; Rise       ; sys_clk               ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+------------------------+----------+--------+----------+---------+---------------------+
; Clock                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack       ; -3.808   ; -0.135 ; N/A      ; N/A     ; -3.000              ;
;  HEX8:HEX8_inst|clk_1k ; -0.197   ; 0.208  ; N/A      ; N/A     ; -1.487              ;
;  sys_clk               ; -3.808   ; -0.135 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS        ; -318.628 ; -0.135 ; 0.0      ; 0.0     ; -190.362            ;
;  HEX8:HEX8_inst|clk_1k ; -0.579   ; 0.000  ; N/A      ; N/A     ; -8.922              ;
;  sys_clk               ; -318.049 ; -0.135 ; N/A      ; N/A     ; -181.440            ;
+------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.166 ; 0.407 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inf_in    ; sys_clk    ; 0.196 ; 0.040 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 14.000 ; 14.065 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 13.154 ; 12.876 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 12.781 ; 12.559 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 13.427 ; 13.277 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 12.714 ; 12.495 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 12.463 ; 12.419 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 12.905 ; 12.682 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 14.000 ; 14.065 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 8.185  ; 8.403  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 8.139  ; 7.996  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 8.041  ; 8.193  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 7.964  ; 8.125  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 8.123  ; 8.333  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 8.185  ; 8.403  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 7.663  ; 7.765  ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 7.257  ; 7.398  ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 11.295 ; 11.360 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 10.449 ; 10.171 ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 10.076 ; 9.854  ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 10.722 ; 10.572 ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 10.009 ; 9.790  ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 9.775  ; 9.714  ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 10.200 ; 9.977  ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 11.295 ; 11.360 ; Rise       ; sys_clk               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; seg[*]    ; HEX8:HEX8_inst|clk_1k ; 4.450 ; 4.504 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[0]   ; HEX8:HEX8_inst|clk_1k ; 4.652 ; 4.720 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[1]   ; HEX8:HEX8_inst|clk_1k ; 4.498 ; 4.566 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[2]   ; HEX8:HEX8_inst|clk_1k ; 4.788 ; 4.916 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[3]   ; HEX8:HEX8_inst|clk_1k ; 4.450 ; 4.516 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[4]   ; HEX8:HEX8_inst|clk_1k ; 4.467 ; 4.504 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[5]   ; HEX8:HEX8_inst|clk_1k ; 4.565 ; 4.647 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  seg[6]   ; HEX8:HEX8_inst|clk_1k ; 5.523 ; 5.403 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; sel[*]    ; HEX8:HEX8_inst|clk_1k ; 3.578 ; 3.460 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[0]   ; HEX8:HEX8_inst|clk_1k ; 3.613 ; 3.760 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[1]   ; HEX8:HEX8_inst|clk_1k ; 3.793 ; 3.637 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[2]   ; HEX8:HEX8_inst|clk_1k ; 3.751 ; 3.612 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[3]   ; HEX8:HEX8_inst|clk_1k ; 3.811 ; 3.665 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[4]   ; HEX8:HEX8_inst|clk_1k ; 3.873 ; 3.719 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
;  sel[5]   ; HEX8:HEX8_inst|clk_1k ; 3.578 ; 3.460 ; Rise       ; HEX8:HEX8_inst|clk_1k ;
; led       ; sys_clk               ; 3.379 ; 3.299 ; Rise       ; sys_clk               ;
; seg[*]    ; sys_clk               ; 4.215 ; 4.269 ; Rise       ; sys_clk               ;
;  seg[0]   ; sys_clk               ; 4.416 ; 4.484 ; Rise       ; sys_clk               ;
;  seg[1]   ; sys_clk               ; 4.263 ; 4.324 ; Rise       ; sys_clk               ;
;  seg[2]   ; sys_clk               ; 4.553 ; 4.671 ; Rise       ; sys_clk               ;
;  seg[3]   ; sys_clk               ; 4.215 ; 4.281 ; Rise       ; sys_clk               ;
;  seg[4]   ; sys_clk               ; 4.222 ; 4.269 ; Rise       ; sys_clk               ;
;  seg[5]   ; sys_clk               ; 4.330 ; 4.409 ; Rise       ; sys_clk               ;
;  seg[6]   ; sys_clk               ; 5.278 ; 5.167 ; Rise       ; sys_clk               ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inf_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 6        ; 0        ; 0        ; 0        ;
; HEX8:HEX8_inst|clk_1k ; sys_clk               ; 1        ; 1        ; 0        ; 0        ;
; sys_clk               ; sys_clk               ; 2751     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; HEX8:HEX8_inst|clk_1k ; HEX8:HEX8_inst|clk_1k ; 6        ; 0        ; 0        ; 0        ;
; HEX8:HEX8_inst|clk_1k ; sys_clk               ; 1        ; 1        ; 0        ; 0        ;
; sys_clk               ; sys_clk               ; 2751     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 127   ; 127  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Jul 31 15:24:48 2021
Info: Command: quartus_sta top_inf_rec -c top_inf_rec
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_inf_rec.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name HEX8:HEX8_inst|clk_1k HEX8:HEX8_inst|clk_1k
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.808
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.808      -318.049 sys_clk 
    Info (332119):    -0.197        -0.579 HEX8:HEX8_inst|clk_1k 
Info (332146): Worst-case hold slack is 0.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.070         0.000 sys_clk 
    Info (332119):     0.511         0.000 HEX8:HEX8_inst|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -181.440 sys_clk 
    Info (332119):    -1.487        -8.922 HEX8:HEX8_inst|clk_1k 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.441      -290.415 sys_clk 
    Info (332119):    -0.095        -0.250 HEX8:HEX8_inst|clk_1k 
Info (332146): Worst-case hold slack is 0.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.097         0.000 sys_clk 
    Info (332119):     0.472         0.000 HEX8:HEX8_inst|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -181.440 sys_clk 
    Info (332119):    -1.487        -8.922 HEX8:HEX8_inst|clk_1k 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.042       -72.401 sys_clk 
    Info (332119):     0.491         0.000 HEX8:HEX8_inst|clk_1k 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.135        -0.135 sys_clk 
    Info (332119):     0.208         0.000 HEX8:HEX8_inst|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -130.888 sys_clk 
    Info (332119):    -1.000        -6.000 HEX8:HEX8_inst|clk_1k 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Sat Jul 31 15:24:50 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


