# VHDL
Este repositorio contiene dise帽os desarrollados en VHDL junto con sus respectivos testbenches para verificaci贸n funcional mediante simulaci贸n y pruebas f铆sicas.

##  Estructura del repositorio

El repositorio est谩 dividido en distintos niveles de complejidad:

- **B谩sico:** Ejercicios fundamentales para comprender la sintaxis de VHDL y construir una base s贸lida.
- **Medio:** Dise帽os que aplican conceptos b谩sicos en m贸dulos pr谩cticos como flip-flops, divisores de frecuencia, y m谩quinas de estados (FSM).
- **Avanzado:** Implementaci贸n de protocolos de comunicaci贸n utilizando los fundamentos de niveles anteriores.
- **Miniproyectos:** Aplicaciones pr谩cticas que integran los conocimientos de todos los niveles.


## И Pruebas en simulaci贸n
Para la simulaci贸n de los c贸digos se desarrollaron en los softwares ghdl y gtkwave.
- **GHDL:** Compilar
- **GTKWAVE:** Visualizar se帽ales y resultados.

## 锔 Pruebas en hardware
Los c贸digos que se presentan han sido puestos a prueba en f铆sico en un FPGA DE10-Lite.
