計畫中文摘要。 
隨著對積體電路具更多功能、更高性能及更低成本的要求，過去幾十年來，矽互補式
金氧半導體(CMOS)積體電路科技依摩爾定律快速發展。減小元件線幅與尺寸、增加晶片的
電晶體密度一直是主要的方式。然而，在材料物理極限及製程技術的限制下，全球產學界
都有一個共同的認知，那就是在矽晶圓技術走到22 nm 以下時，其系統架構及製造技術都
必須要有新的思維及突破，而異質整合就是一個受人矚目的方向。 
本三年期產學計畫係根據業界目前所遇到的物理及技術瓶頸，擬以III-V 族銻化物優異
的傳輸性能搭配創新的基板及磊晶技術，發展整合高速銻化物場效電晶體於矽基半導體積
體電路中的關鍵技術。由三個子計畫共同執行，各子計畫的研究重點方向及內涵分別為： 
1. 銻化物異質材料磊晶成長機制之研究: 利用分子束磊晶，發展成長高品質銻化物異
質結構於砷化鎵及矽基板上的技術，並探討成長超薄銻化物電晶體於圖案化矽基板之可行
性。 
2. 高速低功率銻化物金屬-絕緣體-半導體場效電晶體於矽基板上之元件開發: 利用蒸
鍍/原子層化學氣相沉積技術，於子計畫一在(圖案化)矽基板上發展出之銻化物磊晶，發展
高品質之介電層材料以及銻化物金屬-絕緣體-半導體場效電晶體。 
3. 高速低功率銻化物異質接面場效電晶體於矽基板上之元件開發: 利用子計畫一於砷
化鎵及(圖案化)矽基板上發展出之銻化物磊晶材料，設計與製作異質接面場效電晶體元件。 
本計畫最後將會根據以上所發展出之各種元件及整合技術，綜合評估製程相容性、元
件性能及製造成本，達成找出有效整合III-V 銻化物高速元件與矽基板方式的目標。 
 
關鍵詞：銻化物、金屬-絕緣體-半導體場效電晶體、異質接面場效電晶體。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
研究方法： 
本計畫的整體總目標為研究發展出於Si基板上製備超低功率及超高頻的銻化物HFET
及MISFET的磊晶材料與元件。利用銻化物材料自身優異的傳輸性能，搭配適當的基板準備
與磊晶成長技術，同時發展HFET及MISFET兩種高速元件，借由比較元件性能、整合之難
易程度及成本考量，對該技術未來整合於Si CMOS技術的可行性作一綜合的評估。重要的
工作內容包括：1.利用分子束磊晶(MBE)技術，在晶格不匹配的GaAs或Si基板上，進行元件
結構的最佳化設計，並開發具高電子遷移率之InAs/AlGaAsSb或InSb/AlInSb二維電子氣
(2DEG)的磊晶材料，2.利用原子層化學氣相沉積(ALCVD)技術，發展出高品質的閘介電層
材料，3.利用一維/二維數值模擬方法，設計出InSb/InAs為導通層的HFET或MISFET的元件
結構，4. 開發與銻化物及介電材料相容之HFET或MISFET的關鍵製程，以利高品質的元件
製作與電性特性分析，5.發展電子束微影的閘極製程，以製作出奈米級的超高頻元件。6.
評估數種不同的基板準備與磊晶成長技術。本報告第一年目標描述如下。 
 
第一年 
本計畫第一年的主要目標為：利用分子束磊晶(MBE)技術，在GaAs基板上，發展出具
高電子遷移率之銻化物HFET或MISFET元件的磊晶材料。首先將著重於InAs/AlGaAsSb 
HFET的磊晶材料與元件製作以及電氣特性分析，同時也將利用熱或電子束蒸鍍技術，在
InAs/InSb基板或銻化物磊晶上開發製作高品質、低介面能態密度之Al2O3介電材料。各子
計畫研究方法及執行方式如下所述: 
 
子計畫一: 
研究重點為利用分子束磊晶(MBE)技術發展出具優異傳輸性能的銻化物磊晶材料，作
為子計畫二與三HFET/MISFET 元件發展之用。前半年專注於發展以InAs 為導通層之元件
磊晶：由於InAs(或AlSb、GaSb)與GaAs 基板之間的晶格常數差異(約8%)很大，大量的差排
(dislocation)等缺陷會在界面上產生，且會隨著磊晶的成長方向而延伸，進而使channel 傳導
性能變差。因此，必須設計最佳化的緩衝層(buffer layer)結構，以降低基板和主動層之間缺
陷對傳輸性能的影響。我們將分別針對厚的AlSb (1~2μm)緩衝層、AlSb/GaSb 超晶格
(superlattice)緩衝層結構、以及長晶製程參數(長晶溫度、長晶速率、As 及Sb 五族分子束
分壓)對傳輸性能的影響作一系列性的研究評估。另外，除了緩衝層的發展之外，InAs 導
通層界面結構(AlAs 或InSb)對傳輸性能的影響亦是評估的重點。此外，將使用深及淺的
AlSb-InAs-AlSb 二維電子氣結構來調變量子井的背景載子濃度及表面電場誘發之載子濃
度變化。除了上述高傳輸特性二維電子氣結構之磊晶發展外，元件表面層(cap layer)材料的
發展亦是工作的重點。受限於材料選擇的限制，目前大部分銻化物HFET 的元件結構都使
用晶格常數不相匹配的In0.5Al0.5As 作為單表面層。至於雙表面層結構，文獻中僅有子計
畫三主持人林恆光教授於UCSB 發展出n+-InAs/In0.5Al0.5As 單掘入式閘極(single recessed 
gate)。藉由高掺雜的InAs 表面層、配合閘極的選擇性蝕刻製程移除此層，可降低了元件操
作時的源極級串聯電阻達50%之多。然而，不匹配的表面層材料也導致表面缺陷的產生，
除了造成元件額外漏電流的路徑外，在元件可靠度上亦有著潛在性的風險。因此，新表面
層材料的發展是非常迫切的課題，四元材料AlGaAsSb 或InAlAsSb、搭配n+-InAs 是可以評
估的方向。因AlGaAsSb 及InAlAsSb 化合物的能隙及晶格常數有寬廣調變空間，且較
(AlGa)Sb 有較佳之化學穩定性，惟兩種第五族元素(As、Sb)的引入將會增加了長晶的複雜
性。在前半年發展出以InAs為導通層之元件磊晶後，後半年磊晶的發展將專注於發展以InSb
為導通層之磊晶技術開發： InSb與GaAs基板之間的晶格常數差異更大 (約15%)，預測差排
的重點僅在於定性上的探討衝擊離化效應在不同的元件結構下所造成的影響。預估藉由二
維元件模擬器的使用，可以有效預測該結構所可能產生的問題，縮短元件發展時程。雖然
InAlSb/InSb/InAlSb HFET為典型的第一型的能帶對齊方式，有別於AlSb/InAs/AlSb材料系統
的typeII能帶對齊，但是衝擊離化所產生的載子大部份仍被局侷限於通道層中，故此材料系
統並不會為異常的高電導所擾。然而，由於InAlSb與InSb晶格常數並不匹配，為控制~150Å
之導通層InSb仍保持在未晶格鬆弛的臨界厚度之下、以維持其高傳輸特性，InAlSb中Al的
最高可能的組成含量僅約30%，而InAlSb(Al:30%)與InSb間的導電帶偏移量(ΔEC)約0.25eV、
價電帶偏移量(ΔEV) 約0.17eV，因此吾可預期該材料系統所能獲致的最高載子濃度、轉導
值(gm)、乃至電流增益(gain)、速度將會因此而受限。此外，因緩衝層(buffer layer)/InAlSb
的晶格常數較InSb通道層為小，該InSb通道層在壓應力的影響下，有效能隙也會因此增加，
進而降低衝擊離化效應。其中，吾將會藉由理論的計算來定量地決定關於能隙及能帶結構
因應變影響所造成的變化、並比較實際做出的元件結果，從而評估該應變與衝擊離化起始
電壓之間的關係。將根據上述提及的一些要點來做數種元件結構的設計，亦將使用數值模
擬來輔助預測元件的行為、以獲得元件結構。後半年的重點是進行相關於InAs/AlGaAsSb 
HFET 元件的製程發展及特性化。擬研究的元件關鍵製程重點包括開發1.低Ohmic 接觸電
阻技術，2.定義元件平台(mesa) 的溼式及乾式蝕刻技術，3. 光學微影閘極的製作技術，4. 介
電層的發展，5. 內連線的製作。其中的製造過程相當煩瑣，這裡僅就一些關鍵性的步驟及
需注意的地方作一說明。由於此材料系統同時具備了極高的遷移率及載子濃度，因此限制
元件性能的主要因素已不再是導通層的串聯源極電阻，而是源極及汲極的Ohmic 接觸電
阻。由此可知，低接觸電阻製程技術的開發實為銻化物HFET 發展為高頻元件不可或缺的
要素。以Pd 金屬為主的合金、搭配適當的退火條件，將會是主要研發的方向，文獻中已有
利用此合金而獲致小於1×10-6 ohm-mm2 的Ohmic 接觸電阻。此外，為了降低Ohmic 接點
的高溫退火(合金化)製程對平台側壁及底部之AlSb 或AlGaSb 加速氧化的影響，此Ohmic 
接觸電阻的製作將選擇在定義平台的蝕刻製程之前。其次，銻化物HFET 暴露在大氣環境
中會逐漸的老化，因此介電層的製作用以保護(passivate)所覆蓋之元件將是重點發展的項目
之一。化學氣相沉積(CVD)是廣為使用的方法，沉積的材料主要包括氮化矽(Si3N4)及氧化矽
(SiO2)。吾將使用低功率的電漿強化化學氣相沉積(PECVD)或低溫下的低壓式化學氣相沉積
(LPCVD)製作此介電層，主要原因是電漿及高溫非常容易老化此InAs 導通層的載子遷移率
(或輸送特性)，進而使元件的性能大大地退化。最佳化此保護介電層沉積的製程參數將是努
力的方向。在發展出穩定的元件製程後，將結合各種元件結構設計及開發出的磊晶材料製
作成元件，並將量化分析其直流及高頻性能，評估衝擊離化效應對其電性的影響，進而決
定最佳之元件結構。 
 
 
 
 
 
 
 
 
 
 
  
 
 
 
 
 
 
Fig.2、 載子濃度對遷移率關係圖 
 
 
目前於砷化鎵基板上成長高遷移率砷化銦HEMT元件材料，我們已經成功掌握了相關
之磊晶的參數,所以除了傳統的結構外,我們也同時發展了其他應用於不同元件的磊晶結構
及材料，如InAs MISFET 以及Recessed Gate 的結構, 利用GaSb為通道層之P型HEMT磊晶
結構及材料亦是我們工作的重點。 
 
計畫分項：A2 InSb/AlInSb 
目標：Roughness < 1nm, μ> 25,000cm2/V-s (300K, Ns = 1×1012 cm-2) 
研究成果：為了實現在砷化鎵基板上成長高遷移率的HEMT，我們必須克服其高達11.5％晶
格常數不匹配的問題，發展緩衝層的技術是最重要的課題。 
首先我們嘗試利用兩層的緩衝層來抑制差排,第一層是延續我們在InAs HEMT成功的
發展經驗,成長0.5 um的AlSb緩衝層,另外配合一層高銦含量的In0.79Al0.21Sb緩衝層,成分由
X光繞射儀決定,將晶格調到與InSb接近,結構如Fig. 3所示。我們研究方法首先針對InAlSb的
buffer 成長溫度作調整。 
 
Epi layer (320 322) Layer Structure Thickness 
(Å) 
Temperature 
(oC) 
Spacer layer In0.79Al0.21Sb 300 385 
Channel  InSb 100 385 
Bottom barrier In0.79Al0.21Sb 100 385 
layer In0.79Al0.21Sb 10000 395 and 440 
Buffer layer AlSb 5000 535 
Substrate SI GaAs     
Fig.3  
 
從肉眼觀察試片＃320（Ts=440 oC）的試片表面是霧面;另一方面試片＃322（Ts=395 oC）
的表面則是像鏡面一樣,從光學顯微鏡（Fig.4）上可以觀察高溫成長的試片表面粗糙且有小
點，從原子力顯微鏡上可以觀察到#320的粗糙度約為 10 nm， 且表面有一些突起的方形類
似 hillock,這主要由 defect所造成的[2],相對於高溫成長,試片#322的表面粗糙度則可以降到
約 4 nm,表面的 hillock 也較不明顯(Fig.5)。觀察高溫的試片 Ns 則呈現高濃度的 P-type 
(5.88x1015cm-2),低溫成長的#322 mobility 也不理想竟只有兩百多, Ns 則高達 1.85x1012cm-2
1x1012 2x1012 3x1012 4x1012 5x1012 6x1012 7x1012 8x1012 9x1012
1.2x104
1.4x104
1.6x104
1.8x104
2.0x104
2.2x104
2.4x104
 
M
ob
ilit
y 
(c
m
2 /v
-s
)
 
 
Ns(1/cm2)
根據以上的結果我們目前雖以掌握好的成長溫度但是在 InAlSb的介面卻仍然會有新的
缺陷產生,為了避免此一狀況,除了提高緩衝層的厚度之外,必需要引入多層緩衝層的技術,也
就是將緩衝層的成分作更多的漸變,或是加入超晶格（Superlattice）來改善缺陷密度。 
 
銻化銦直接成長於 Si基板上 
為了實現 Si與三五族化合物半導體的整合，我們嘗試在 Si基板上成長 InSb的材料,
首先我們在 Si（100）基板上直接成長 InSb薄膜,成長速率約 0.6um/hour，五三比約為 1.2
左右,由於我們不希望成長太厚的 InSb影響以後的整合,我們的膜厚大約是 0.35um。觀察溫
度對於薄膜的變化,發現當溫度大於 330度時，InSb的成長會開始有許多的顆粒出現，造成
表面非常粗糙，粗糙度高達 121 nm左右,電子顯微鏡發現表面的 InSb 幾乎是球狀聚集
（Fig.7）,這是由於高溫的時候 In的表面遷移率較大,在如此的高晶格不匹配情形下容易形
成島狀的成長,隨著溫度的降低降到約 270度左右,表面的粗糙度已經大幅降低從 121nm降
到 11nm如圖八所示。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
但是經過霍爾量測,我們發現即使膜的表面已經有改善,但是其電性依然相當差,電子遷
移率約為 29.6 cm²/V-s,背景濃度高達 1.3E18 cm-3,因為低溫成長的結晶品質非常差,會產生大
量的缺陷,為了改善磊晶品質兼顧成長的表面平整,我們導入了兩階段的成長技術,主要是先
成長一層低溫的 InSb 約 30 nm之後,再成長高溫約 270 nm的 InSb,我們發現藉由此一技術
表面的粗糙度仍可維持在 13 nm左右，遷移率也大幅提昇提升到 1300 cm²/V-s,背景濃度也
降至 3e17 cm-3。從 Fig.9和 Fig.7的比較，可以知道表面已經有大幅度的改善。 
 
 
 
Fig.7(a)、 330℃成長 InSb 原
子力顯微鏡圖 
Fig.8（a）、 300℃成長
InSb 原子力顯微鏡圖 
 
Fig.8(b)、 300℃成長 InSb 電
子顯微鏡圖 
Fig.7(b)、 330℃成長 InSb 電
子顯微鏡圖 
1um 
子計畫 B銻化物MISFET製作 
計畫分項：B1 Al2O3蒸鍍與表面處理製程開發 
目標：10-20 nm Dit <5 × 1012 cm-2 
研究成果：首先為了確定氧化鋁(Al2O3)薄膜的品質及組成，我們製作了在不同氧流量氣氛
下氧化鋁的能量散射光譜儀分析(X-ray energy dispersion detector, EDS)。如Fig.11所示，從
Fig.11可以看出在氧流量為20sccm時氧原子的比例為最高，但是在15sccm時氧原子和鋁原子
的比例分別為59.3%和40.7%，最接近Al2O3化學計量的要求。 
5 10 15 20 25 30
0
20
40
60
80
100
At
om
ic 
ox
yg
ne
 ra
tio
n(
%
) 
Oxygen flow(sccm)
 
 
Fig.11 
 
 在評估利用電子槍蒸鍍氧化鋁沉積在 III-V材料前，我們先行蒸鍍在 N-type silicon 基
板上預估厚度為 100A。Fig.13為其 CV量測結果，從 Fig.12可以看出，要在 200Hz且有照
光的情形下才會顯示出低頻的效應，而且 Dit非常的大。但經過 400℃ Post-Annealing後，
Dit大幅的降低至 2~3E11 eV-1cm-2，如 Fig.14所示。 
 
 
 
 
 
 
 
 
 
      Fig.12 
-4 -2 0 2 4 6
0.0
5.0x10-8
1.0x10-7
1.5x10-7
2.0x10-7
2.5x10-7
3.0x10-7
3.5x10-7
4.0x10-7
Ca
pa
cit
an
ce
(F
/c
m
2 )
Bias(V)
 1MHz_Dark
 100KHz_Dark
 10KHz_Dark
 1KHz_Dark
 500Hz_Dark
 200Hz_Light
 
-4 -3 -2 -1 0 1 2 3 4
5.0x10-8
1.0x10-7
1.5x10-7
2.0x10-7
2.5x10-7
3.0x10-7
Ca
pa
cit
an
ce
(F
/c
m
2 )
Bias(V)
 1MHz
 100KHz
 10KHz
 1KHz
 
 
     Fig.13        Fig.14 
-25 -20 -15 -10 -5 0
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
0.01
0.1
J(
A/
cm
2 )
E(MV/cm)
 
0.1 1 10
0
10
20
30
40
50
G
ai
n(
dB
)
Frequency(GHz)
VDS=0.5V
VGS=-2.6V
fmax=19.9GHz
fT=10.1GHz
Lg=2um
 
-3.0 -2.8 -2.6 -2.4 -2.2 -2.0
0
200
400
600
800
1000
Su
b-
th
re
sh
ol
d 
Sl
op
e 
(m
V/
de
c)
VGS (V)
 VD = 0.4V
 VD = 0.3V
 VD = 0.2V
 VD = 0.1V
 
 
Fig.17                                 Fig.18 
 
除了上述的結構外，我們也有發展另一個結構，其製備方法為：先蒸鍍
Pd/Ti/Pt/Au(200/400/400/500A)，經過 hot plate 180℃ 20min的退火以形成歐姆接觸(ohmic 
contact)。接著利用乾式蝕刻來定義元件平台(mesa)，再利用電子槍蒸度氧化鋁(Al2O3) 100A
在元件上，當作第一層保護層。在利用曝光顯影技術定義出閘極線寬後，連續蒸鍍閘極介
電層和閘極金屬(Al2O3/Ti/Pt/Au(100/200/400/300A)，因此閘極介電層和閘極金屬之間為連續
製程，希望能改善 Dit。最後為拉線金屬 Ti/Au(500/10000A)，其元件結構圖如 Fig.19所示。
直流與高頻特性如 Fig.20和 Fig.21所示。從 Fig.20-A, Fig.20-B可以看出，當閘極長度為 2um
時，汲極電流為 320mA/mm轉導為 680mS/mm。高頻的截止頻率為 2.85GHz，最大頻率振
盪頻率為 2.65GHz，這次高頻特性會不理想的原因可能是在蝕刻覆蓋層 InAs時間過久，導
致磊晶材料受損。次臨限斜率(sub-threshold slop s.s.)為 400mV/dec，如 Fig.22所示。 
 
        
Fig.19 
 
 
 
 
 
 
 
 
 
                                        
                A                                         B 
Fig.20 
0.0 0.1 0.2 0.3 0.4 0.5
0
50
100
150
200
250
300
350
step=-0.2
I D
 (m
A/
m
m
)
VDS (V)
DS6um gL2um
VGS =0~-2
 
-2.0 -1.5 -1.0 -0.5 0.0
0
50
100
150
200
250
300
350
0
100
200
300
400
500
600
700
G
M
 (m
S/m
m
)
I D 
(m
A/
m
m
)
VGS(V)
step=0.1
DS6um gL2um
VDS =0~0.5
 
子計畫 C銻化物 HFET製作 
計畫分項：C1 InAs/AlGaAsSb元件設計 
目標：元件模擬 
研究成果：本研究團隊設計了兩種不同的 epitaxy結構如 Fig. 23，其 band diagram如 Fig. 24。
霍爾量測結果如 Table.1所示。 
 
Epi layer Layer Structure DopantType
Thicknes
s
(Å)
Cap layer In0.5Al0.5As i 50
Top 
barrier AlSb i 200
Channel InAs i 130
Bottom 
barrier AlSb i 200
Mesa stop 
layer Al0.75Ga0.25Sb i 3000
Buffer 
layer AlSb i 15000
Buffer 
layer AlAs i 100
Substrate SI GaAs      
50iAlSbTop barrier
12nInAsDoping
Epi layer Layer Structure DopantType
Thicknes
s
(Å)
Cap layer In0.5Al0.5As i 50
spacer AlSb i 75
Channel InAs i 130
Bottom 
barrier AlSb i 200
Mesa stop 
layer Al0.75Ga0.25Sb i 3000
Buffer 
layer AlSb i 15000
Buffer 
layer AlAs i 100
Substrate SI GaAs  
Fig.23 InAs/AlGaAsSb元件 epitaxy 結構 
 
Fig.24 InAs/AlGaAsSb元件 band diagram 
 
Table.1 Hall measurement 
sample epi210 epi277 
Mob(cm²/V-s) 2.20E+04 2.48E+04 
Ns (/cm²) -1.02E+12 -1.73E+12 
Rs (ohm/sq) 278 147 
 
 
 
 
 
 
 
 
 
Epi210 Epi277 
 
Fig.26 SEM image of device DS=5um, gL=1um , Width=50um,元件全視圖 
 
Fig.27為使用 epi271結構做出的元件性能。DS=5um, gL=1um, Width=50um的 DC和
RF的結果。VD=0.5V時，IDSS= 258mA/mm, gm=680mS/mm，而在 VD=0.5V和 VG=-2.15V時
有最大的 ft=28GHz和 fmax=42GHz。 
 
 
(a)gm                                (b)I-V 
 
(c) Ig-VGS 
Fig.27  
 
E-beam gate方面 
本研究團隊先發展 optical製程，接著使用 epi210結構發展 E-beam製程。故 E-beam製
程沿用 optical製程改善後的條件，並在 mesa後，多蒸鍍一層 200A的 SiOx為了防止 mesa 
floor的氧化和隔絕與 gate metal的反應，並也阻絕了 mesa側壁和 gate所產生的漏電流。 
    此次 DC結果發現，gate width越大和 DS越短的元件幾乎是失敗的。所以這次所量測
到的 DC和 RF結果，主要是 gate width是 10um和 DS=4um以上的元件，Fig.29顯示該元
 
  
中   華   民   國  98   年  4   月      日 
計畫查核點說明（請逐年填列） 
第一年 
重要工作項目 
查核內容概述（力求量化表示） 廠商參與情形概述 
     
 前半年 後半年  前半年 後半年 
A 銻化物於砷化
鎵基板之磊晶成
長 
 
(每月)定期與中央開會討論、交換
意見 
A1 
InAs/AlGaAsSb  
- Roughness < 
1nm -μ> 
25,000cm2/V-s 
(300K, Ns = 
1×1012 cm-2)  
X  
 
協助材料結構
TEM分析 
X  
A2 InSb/AlInSb  X  
- Roughness < 
1nm -μ> 
25,000cm2/V-s 
(300K, Ns = 
1×1012 cm-2)  
 
X  
協助材料結
構TEM分析 
B Al2O3/InSb MIS 
元件製作 
 (每月)定期與中央開會討論、交換
意見 
B1 Al2O3蒸鍍與
表面處理製程開
發 
10-20 nm  
Dit <5 × 
1012 
cm-2  
 
協助材料結構
TEM分析 
以台積電的
ALD and 
MOCVD 系
統製作InSb 
系列的
capacitor，Dit 
<1012 cm-2。 
B2載子傳輸機制
量化/模型建立 
X  
確認F-N或F-P傳
輸機制 
 
X  X  
C  銻化物HFET 
元件設計與製
作 
 
(每月)定期與中央開會討論、交換
意見 
C1 
InAs/AlGaAsSb 
元件設計 
元件模擬 X  
 
X  X  
C2 InSb/AlInSb 
元件設計 
X  元件模擬 
 
X  X  
C3光罩設計 
光罩設計、製
作 
X  
 
X  X  
