\chapter{Besluit}
\label{besluit}
In dit werk werd een RRAM leescircuit ontworpen. De 1T1R-cel die de informatie bevat bestaat uit een minimale transistor en een resistief geheugenelement, de memristor (\textbf{hoofdstuk \ref{cell}}). Voor leessimulaties werden de geheugenelementen gemodeleerd als weerstanden waarvan de weerstandswaardes gebaseerd zijn op hafniumoxidememristoren.\\\\
Cellen worden in geheugenmatrices gegroepeerd (\textbf{hoofstuk \ref{architecture}}), aan deze matrices worden decoders en passgates toegevoegd die samen een local block (LB) vormen. Een local block kan aan diens uitgang zowel een datasignaal leveren als een referentiesignaal. De uitgangen van 2 LBs vormen de ingangs- en referentiespanning van een sense amplifier; de combinatie van twee LBs en een SA heet global block. Data- en referentiesignalen worden verkregen via een spanningsdeling met een bepaalde lastimpedantie en celimpedantie. Voor het datasignaal vindt er een spanningsdeling plaats op één BL, deze BL-spanning wordt naar de uitgang van het LB overgebracht door de bijhorende passgate te activeren. Voor het referentiesignaal worden er op meerdere BLs spanningsdelingen uitgevoerd, de referentiespanning wordt gevormd door de BLs kort te sluiten aan de uitgang met de passgates. Door meerdere referentiecellen te gebruiken kan de distributie van het referentiesignaal gemanipuleerd worden.\\\\
Om een zo groot mogelijk verschil tussen data- en referentiespanning te bekomen blijkt er een optimale lastimpedantie (\textbf{hoofdstuk \ref{loadanalysis}}). Verschillende topologieën van impedanties zijn onderzocht naar BL-spanningsverschil, snelheid en spanningsval over geheugenelement, alsook de invloed van variabiliteit hierop. Omwille van dit laatste is het niet mogelijk om met transistoren met minimale lengtes te werken. Een enkele transistor met niet-minimale afmetingen die gebruikt wordt als schakelaar blijkt er als beste uit te komen.\\\\
De sense amplifier moet het kleine spanningsverschil tussen data- en referentiesignaal correct versterken tot de voedingsspanning (\textbf{hoofdstuk \ref{sensamp}}). De gebruikte topologie voor de SA in dit werk is de drain-input latch-type SA. De belangrijkste eigenschap van een SA wat correcte werking betreft is de offsetspanning. De distributie hiervan wordt in kaart gebracht met sensitiviteitsanalyses. Door korte overlap tussen passgate- en SA-enable-signaal kan de spreiding van de offsetspanning kleiner gemaakt worden. Het RC-latch-effect zorgt ervoor dat de SA gedurende de snelle fase van de versterking geen invloed merkt van de grote BL-capaciteit, waaraan die blootgesteld wordt tijdens de overlap. Op basis van een lineaire sweep van transistorafmetingen werden pareto-optimale SAs bepaald wat snelheid, dynamische energie en offsetspanning betreft.\\\\
Naast lastimpedantie en SAs is er in het geheugen ook nood aan omringende logica zoals buffers, passgates, decoders,... Deze werden onderzocht in \textbf{hoofdstuk \ref{periphery}}.\\\\
\textbf{Hoofdstuk \ref{timing-optimization}} brengt de timing van alle signalen in het geheugen in kaart. Hierbij werd er gekeken welke beperkingen er opgelegd moeten worden aan de architectuur om een juiste timing te hebben. Met deze kennis worden een aantal geheugens ontworpen van 1Mbit en met elkaar vergeleken op vlak van snelheid, energieverbruik en oppervlaktegebruik.\\\\
Uiteindelijk wordt een geheugenarchitectuur met 32 woordlijnen, 32 bitlijnen en 512 global blocks gekozen als eindontwerp. Hierop wordt er een speed-vdd-test (\textbf{hoofdstuk \ref{final}}) uitgevoerd en wordt de prestatie van het circuit vergeleken met de literatuur. Men kan besluiten dat met de afbakeningen en beperkingen in het achterhoofd de schakeling een goede prestatie levert t.o.v. schakelingen in de literatuur.
