# Spike 硬件体系

> 即使已经魔改了spike好一段时间了，但是仍然对整个其模拟的硬件体系很模糊 (为啥不弄个官方一点的文档呢😪)；这里稍作总结，供大家参考。注意由于硬件端的模拟都在spike上，此次讨论的代码根目录为 `riscv-isa-sim`。

## 分而治之
*由于整个spike是基于 c++ 11 std 完成的，并严格遵守了面向对象编程，为了能够不在源代码迷宫中撞来撞去，我们还是先分各个模块来理解它的实现*

### Processor 
说到硬件模拟，处理器总会最先被人想到——如何设计的寄存器？如何完成指令运算，甚至更复杂一点，有没有对流水线进行模拟？我们将一一探讨。

- 处理器相关的代码位于 `riscv/processor.h` 与 `riscv/processor.cc`

我们看到名为*processor_t*的类，整个代码比较长，我们将分几段来分析
```c++
// this class represents one processor in a RISC-V machine.
class processor_t : public abstract_device_t {
public:
    processor_t(const char* isa, const char* priv, const char* varch,
              simif_t* sim, uint32_t id, bool halt_on_reset=false);
    ~processor_t();
......
```
首先，我们可以看到，该类继承 `abstrat_device_t` 类，这个类实现非常简单，仅仅提供了名为`load`和`store`的虚函数，具体定义在`riscv/devices.h`中。

再者，对于构造函数，我们分析其传入的参数
- *const char\* isa*: 指令集，默认为 **RV64IMAFDC**。
- *const char\* priv*: 特权，默认是 **MSU**。
- *const char\* varch*: vector 寄存器的相关设置，默认是 **vlen:128,elen:64,slen:128**
- *simif_t\* sim*: simif_t类指针，后面汇总分析
- *uint32_t id*: 该处理器的id，自然与之前文章所提到的 mhardit 相关
- *bool halt_on_reset*: 是否启动时停止，用于调试器的连接

well，内容并不多哈，我们接着先分析一下构造函数的内容

```c++
processor_t::processor_t(const char* isa, const char* priv, const char* varch,
                         simif_t* sim, uint32_t id, bool halt_on_reset)
  : debug(false), halt_request(false), sim(sim), ext(NULL), id(id), xlen(0),
  histogram_enabled(false), log_commits_enabled(false),
  halt_on_reset(halt_on_reset), last_pc(1), executions(1)
{
  VU.p = this;
  parse_isa_string(isa);
  parse_priv_string(priv);
  parse_varch_string(varch);
  register_base_instructions();
  mmu = new mmu_t(sim, this);

  disassembler = new disassembler_t(max_xlen);
  if (ext)
    for (auto disasm_insn : ext->get_disasms())
      disassembler->add_insn(disasm_insn);

  reset();
}
```
那些直接进行的赋值之中涉及的成员变量，我们就在后面讲解。这里可以看到，函数首先调用了相关的parse函数来设置好`isa`, `priv`以及`varch`。随之，在`register_base_instructions()`中注册了处理器可以执行的指令；更有趣的是我们看到了对`mmu_t`的初始化，这也表明了后续我们分析的内存管理单元`mmu_t`的粒度是pre-processor的。

有趣的是，这里还设置了名为`disassembler`的成员，我们后续再看看它干了啥

最后调用`reset()`函数完成对许多寄存器以及控制值的清零。

> 由于我们这里重在从看硬件的视角去看实现，一些细节就暂时的忽略掉了哈，整个逻辑不一定连贯

好啦，转到认真的分析，谈到risc-v处理器，让人感兴趣的自然就是
1. 寄存器
2. 指令执行
3. 特权级别
这样的话题了，我们分着看看spike的实现

#### 寄存器
我们看到`processor_t`类中，有一个名为`state`的私有成员变量，其声明如下
```c++
// architectural state of a RISC-V hart
struct state_t
{
  void reset(reg_t max_isa);
  static const int num_triggers = 4;
  reg_t pc;
  regfile_t<reg_t, NXPR, true> XPR;
  regfile_t<freg_t, NFPR, false> FPR;
  // control and status registers
  reg_t prv;    // TODO: Can this be an enum instead?
  reg_t misa;
  reg_t mstatus;
  reg_t mepc;
.......
};
```
哇，就感觉一堆寄存器甩到脸上，这个结构体承载了所有的，与处理器状态相关的量;
- 整型寄存器
```c++
regfile_t<reg_t, NXPR, true> XPR;
```
其中`regfile_t`是模板类型，其构造使用的`reg_t`为输入给该模板的类型，`NXPR`表示模板类单元的数量，`true`表示存在零寄存器；
简单的说，用一个数组来理解即可。

常量和定义在`riscv/decode.h`中
```c++
const int NXPR = 32;
const int NFPR = 32;
const int NVPR = 32;
const int NCSR = 4096;
```

- 浮点型寄存器
```c++
regfile_t<freg_t, NFPR, false> FPR;
```
不重复赘述了。注意在64位架构下，`freg_t`是128位的float

- 特权寄存器和向量寄存器
没有完全统计，但多数的特权寄存器也位于`state`之中；特权寄存器的细节还是阅读risc-v的privilege手册；
向量寄存器的话，用不到就先不去管了

#### 指令执行
寄存器就介绍介绍放哪也过于粗糙了，自然，因为寄存器无法离开指令而存在，所以要讨论到指令执行才能合适的了解对寄存器的使用。
开门见山的说，所有的指令的主要实现都放置于`riscv/insns`文件夹下，如果想自己添加指令，多数情况下依葫芦画瓢即可。
如 add 指令，如下
```c++
// riscv/insns/add.h
WRITE_RD(sext_xlen(RS1 + RS2));
```
逻辑相当简单，其中`WRITE_RD`，`RS1`，`RS2`均为`riscv/decode.h`中定义的宏，用于解析指令字段并访问之前我们讨论过的整型寄存器。

我想你可能会有疑惑，怎么就一行代码？咋编译呢？
实际上这里实现是主体内容，代码具体的内容要经过加工，我们查看代码的模板

```c++
// riscv/insn_template.h
// See LICENSE for license details.

#include "arith.h"
#include "mmu.h"
#include "softfloat.h"
#include "internals.h"
#include "specialize.h"
#include "tracer.h"
#include <assert.h>

/* ---------------------------------------- */
// riscv/insn_template.cc
// See LICENSE for license details.
#include "insn_template.h"

reg_t rv32_NAME(processor_t* p, insn_t insn, reg_t pc)
{
  int xlen = 32;
  reg_t npc = sext_xlen(pc + insn_length(OPCODE));
  #include "insns/NAME.h"
  trace_opcode(p, OPCODE, insn);
  return npc;
}

reg_t rv64_NAME(processor_t* p, insn_t insn, reg_t pc)
{
  int xlen = 64;
  reg_t npc = sext_xlen(pc + insn_length(OPCODE));
  #include "insns/NAME.h"
  trace_opcode(p, OPCODE, insn);
  return npc;
}
```
在实际build的过程，Makefile将提取这些指令头文件合成实际的cc文件用于编译，这是非常聪明的设计了。

指令设计弄懂了，但还不知道咋运行来着，我们回到处理器的代码之中。

指令的执行，其主体实现由通用函数`execute_insn`来完成
```c++
static reg_t execute_insn(processor_t* p, reg_t pc, insn_fetch_t fetch)
{
  commit_log_stash_privilege(p);
  reg_t npc = fetch.func(p, fetch.insn, pc);    // <= 这里完成了指令的执行
......
```
看样子执行和名为`fetch`的，类型为`insn_fetch_t`这一参数有关，通过查看源代码发现对其的调用都由`step()`函数完成

```c++
// fetch/decode/execute loop
void processor_t::step(size_t n)
{
    ......
```
该部分代码十分冗杂，如其注释所言，其完成代码的fetch，decode和执行几个步骤；因为指令fetch还需要了解内存管理，我们这里暂时延缓。主要看看代码的decode与execute。

不妨倒着来看，首先看看这个`insns_fetch_t`结构，其定义在`riscv/mmu.h`中
```c++
struct insn_fetch_t
{
  insn_func_t func;
  insn_t insn;
};
```
该结构体之中的`insn_t`是一个巨大的结构体，用于描述指令集下指令的构成，如怎样提取这个指令之中的rd等，提取opcode等等，声明在`riscv/decode.h`之中。
而这里的成员`insn_func_t`，如其名，应该是处理这个指令的函数的指针，其定义在`riscv/processor.h`之中
```c++
typedef reg_t (*insn_func_t)(processor_t*, insn_t, reg_t);
```
或许你已经发现了，这个函数的模样和我们前面举例子`add`时提出的模板同出一辙呀，这里就回答了如何联系到指针的实现这一个问题。

如何decode呢？虽然在没有分析fetch的时候分析解码会有点牵强，我们就简单看看；在指令的fetch过程中，有这样一行代码
```c++
insn_fetch_t fetch = {proc->decode_insn(insn), insn};
```
哈，最终还是回到了我们的processor_t类，我们接着分析一下这的解码函数
```c++
// insns/processor.cc
insn_func_t processor_t::decode_insn(insn_t insn)
{
  // look up opcode in hash table
  size_t idx = insn.bits() % OPCODE_CACHE_SIZE;
  insn_desc_t desc = opcode_cache[idx];
  if (unlikely(insn.bits() != desc.match)) {
    // fall back to linear search
    insn_desc_t* p = &instructions[0];
    while ((insn.bits() & p->mask) != p->match)
      p++;
    desc = *p;
    if (p->mask != 0 && p > &instructions[0]) {
      if (p->match != (p-1)->match && p->match != (p+1)->match) {
        // move to front of opcode list to reduce miss penalty
        while (--p >= &instructions[0])
          *(p+1) = *p;
        instructions[0] = desc;
      }
    }
    opcode_cache[idx] = desc;
    opcode_cache[idx].match = insn.bits();
  }
  return xlen == 64 ? desc.rv64 : desc.rv32;
}
```
简单看了看代码就可以发现，关键是一个名为`desc`的`insn_desc_t`类型变量，而且该变量似乎是通过哈希表来寻找的。首先了解一下结构体
```c++
// riscv/processor.h
struct insn_desc_t
{
  insn_bits_t match;
  insn_bits_t mask;
  insn_func_t rv32;
  insn_func_t rv64;
};
```
如其名，结构体存储着分别给32、64位处理的函数指针（这里的match与mask在上个提到函数的哈希表之中被用到)
同时呢，这个有趣的`opcode_cache`则是在最最开始我们提及的构造函数中的`register_base_instructions()`中的相关函数`build_opcode_map();`所完成。其过程是通过将编译时产生的指令列表 include 到代码中完成各个指令的注册来实现的。

#### 特权级别
通过阅读risc-v的手册，我们可以了解到risc-v的特权设计
> 普通的指令即用户的程序和软件是运行在最低的用户模式的，而其他两种特权模式是运行最可信代码的机器模式(machine code)与为像Linux, FreeBSD等操作系统提供的监管者模式(supervisor mode)

如何变化特权级！听起来很难，毕竟不同的特权级有着不同的访问权限呀！

好吧，毕竟是软件模拟，特权级的变化两句话就搞定了
```c++
// riscv/processor.cc
void processor_t::set_privilege(reg_t prv)
{
  mmu->flush_tlb();
  state.prv = legalize_privilege(prv);
}
```
其中首先将TLB给清空，然后`legalize_privilege`实现了一些检查。

反向看看哪儿调用了这些函数，实现是通过在指令执行过程中完成的trap的捕获完成的

```c++
void processor_t::take_trap(trap_t& t, reg_t epc)
{
    ......
```
具体的代码就不在这里分析了，简单而言代码将在这里检查`trap`的原因，来决定是否需要完成特权级的转化（自然有特权级别的升高也有特权级别的降低）


### 存储
@TODO

### 其他设备
@TODO

## 合而御之

