### 1. ARM7TDMI의 내부 구조

- <img width="554" alt="스크린샷 2024-09-13 오후 2 07 51" src="https://github.com/user-attachments/assets/8b63ff3f-82fb-4dc4-ab26-80df352632e6">
- Register Bank: 32-bit 크기의 레지스터 37개를 통칭
- Barrel Shifter: 1-wor를 입력받아 Shift 또는 Rotate 연산을 수행하는 용도로 사용한다

### 2. ARM Modes

#### 2.1 ARM Mode vs Thumb Mode
- Thumb 모드는 ARM Mode의 반쪽짜리 버전이라고 볼 수 있음. 16-bit Instruction Set이다.
- ARM은 32-bit RISC이므로 32-bit를 1-Word로 동작하는게 최고의 성능을 제공할 수 있는데도 불구하고 Thumb모드를 만든 이유는 '비즈니스' 때문
- ARM이 처음 등장했던 시절에는 임베디드 시스템 시장을 장악하던 메모리가 16-bit data line 위주였기 때문
- 물론 ARM mode로도 당시 유행하던 메모리를 사용할 수 있었지만, 하나의 instruction을 사용하기 위해 매번 2회 fetch하므로 성능면에서 굉장히 낭비였을 것이다. 따라서 thumb mode를 만든 것

#### 2.2 ARM 동작 Modes
- ![image](https://github.com/user-attachments/assets/5e5db890-bd80-45f0-b92f-373904ceec67)
- ARM은 7가지 모드로 동작, 모드의 특성을 잘 이해하면 더 적합한 모드를 선택해 SW를 구성할 수 있음
- ARM은 User Mode와 Privileged mode로 나뉜다.
- Privileged Mode는 내부적으로 6개의 모드로 나뉜다.
  1. Privileged Mode는 서로 간에 Mode 변경이 자유롭지만, User Mode -> Privileged Mode는 불가능하다
  2. Privileged Mode는 IRQ/FIQ 등의 인터럽트 사용 가능 유무를 포함해, 다양한 시스템 기능을 직접 설정할 수 있다.
- ARM의 Default 모드는 SVC(Supervisor)모드다. Boot-up 시에 ARM의 모든 기능을 사용하기 위해서는 SVC모드로 진입해야하기 때문이다.

#### 2.3 ARM 레지스터와 Context
- ![image](https://github.com/user-attachments/assets/0dd128b5-4e66-4db3-96fa-4511cd342a50)
- ARM Core는 총 37개의 레지스터를 가지고 있음
- 동작 Mode가 바뀌면 사용하는 레지스터 Set도 바뀐다
- USR와 SYS는 같은 레지스터를 사용한다. R0 ~ R14까지 15개를 사용한다.
- FIQ는 자신만의 R8 ~ R14 레지스터를 갖고 있다. SPSR까지 합쳐 8개를 사용한다.
- 다른 Mode들과 달리 FIQ만 레지스터를 많이 갖고 있는 이유는 빠른 연산을 위해서다.
- FIQ는 빠르게 인터럽트를 처리해줘야 하기 때문에 레지스터를 많이 가지고 있을수록 빠른 처리가 가능하다
- SVC, ABT, IRQ, UND는 자신만의 R13(SP), R14(LR), SPSR을 사용해 총 12개의 레지스터를 사용한다.
- 마지막으로 PC와 CPSR 레지스터를 합치면 총 37개
- 모든 Mode가 공유하는 레자스터는 PC, SPSR, R0 ~ R7이다.
- CPSR(Current Program Status Register): 현재 상태 저장하는 레지스터, SPSR(Saved PSR): 이전 시스템 상태를 백업하는 레지스터
- Thumb Mode를 사용한다면 R8 ~ R12는 사용하지 않는다
- OS에서 나오는 'Context Switching'의 Context가 Register Set을 의미한다.
  - 프로세스 A를 실행할 때 R0 ~ R14, CPSP값을 Stack과 함께 녠ㄲ에 백업한 뒤에 프로세스B의 R0 ~ R14, CPSR값을 Stack에서 꺼내어 덮어 
  - 프로세스B에서 뭘 하려고 했었는지(미래), 무엇을 하고 있었는지(현재), 무엇을 했는지(과거) 파악 가능
  - 특정 순간의 Context를 저장/복원하면 그 특정 순간으로 돌아갈 수 있다는게 Context Switching이다.
  - 이 때 각 프로세스 또는 함수가 어떤 레스터를 사용해서 작업할지는 컴파일 단게에서 결정된다.(그래야 어떤 레지스터에 스택을 저장할지 알 수 있고, 그것에 맞게 기계에를 만들 수 있다)
  -  컴파일러는 프로세스나 함수가 실행될 때, 어떤 값을 어느 레지스터에 저장할지 미리 결정합니다. 예를 들어, 특정 변수가 R0에 저장된다면, 나중에 이 변수를 사용할 때 항상 R0에서 가져오도록 코드가 생성


### AAPCS (ARM Architecture Procedure Call Standard)
![image](https://github.com/user-attachments/assets/bdd32193-a77e-48d9-a331-ec53cb2c43ce)
- ARM은 각 레지스터의 사용법에 대한 표준을 만들었고, 이 표준을 버전에 따라 PCS, APCS, AAPCS라 부른다
- ARM 컴파일러는 이 표준에 맞춰 기계어를 만든다.
- 1. R0 ~ R3(a1 ~ a4)(Argument, Result, Scratch)
     - R0 ~ R3는 함수에서 Argument(Parameter)로 넘길 때 사용한다.
     - 예를 들어, int foo(int a, int b, int c)라고 함수를 정의하고, foo(10,20,30)이라고 call하면 R0에 10, R1에 20, R2에 30이 들어간다.
     - 이 때  Return값은 보통 R0에 들어가는데, Return 값이 여러 개인 경우 R0 ~ R3를 사용한다.
     - 만일 4개를 초과하는 Argument나 Result가 있다면 어쩔 수 없이 Stack에 넣음
     - R0 ~ R3는 Scratch 레지스터라고 부르기도함(연습장이라는 의미로, CPU가 연습장처럼 연산 중간중간에 임시저장 용도로 사용된다는 의미)
     - 따라서 R0 ~ R3는 Callee(호출된 함수)가 마음대로 수정할 권리를 가지기 때문에 여기에는 Caller(호출하는 함수)가 중요한 정보를 넣어두면 안됨
     - R0 ~ R3는 함수에서 Argument(Parameter)로 넘길 때 사용한다.
     - 예를 들어, int foo(int a, int b, int c)라고 함수를 정의하고, foo(10,20,30)이라고 call하면 R0에 10, R1에 20, R2에 30이 들어간다.
     - 이 때  Return값은 보통 R0에 들어가는데, Return 값이 여러 개인 경우 R0 ~ R3를 사용한다.
     - 만일 4개를 초과하는 Argument나 Result가 있다면 어쩔 수 없이 Stack에 넣음
     - R0 ~ R3는 Scratch 레지스터라고 부르기도함(연습장이라는 의미로, CPU가 연습장처럼 연산 중간중간에 임시저장 용도로 사용된다는 의미)
     - 따라서 R0 ~ R3는 Callee(호출된 함수)가 마음대로 수정할 권리를 가지기 때문에 여기에는 Caller(호출하는 함수)가 중요한 정보를 넣어두면 안됨
     - 만약에 중요한 정보를 넣어두었다면, 복귀될 수 있도록 스택에 넣고 복구하는 추가작업을 따로 해줘야 함
  2. R4 ~ R11 (Variable)
     - Local 변수를 저장하는데 사용됨
     - 한정된 개수를 넘어가게 되면 Stack에 저장한다
  3. R12 ~ R15 (Special Puropose Registers)
     - R12: 특수용도 레지스터
     - ARM과 Thumb 모드 간의 상호작용에서 중요한 역할을 함
     - ARM-Thumb interworking 기능에서 Long branch 또는 Vaneer를 사용할 때 주소의 임시저장소로 활용한다.
     - R12 ~ R15도 임시 저장소로 사용할 수 있긴 하지만, 예기치 못한 동작을 할 수 있고, R13, R14 같은 경우 항상 유효한 SP 또는 복귀주소라고 가정하고 실행하는 OS도 있기 떄문에 권장하지 않는다.
     - 모든 레지스터는 사용하기 전에 기존에 들어있는 값을 Stack에 저장한 뒤 사용해야하고, 서브루틴이 끝난 후 복귀할 때는 다시 Stack에서 꺼내어 복구해줘야한다.

### 2.4 ARM Modes와 Exception
- Exception이란, Interrupt를 포함한 큰 사건(외부 요청, 내부 오류 등)을 의미한다.
- Exception이 발생하면 진행하던 동작을 멈추고, Exception을 처리하는데 특화된 Privileged Mode로 진입한 뒤 Exception Handler의 주소로 Jump해 처리 및 복원을 수행한다
- Exception이 발생했을 때 Jump하는 Adrress들을 모아 Exception Vector Table이라고 한다.

- ![image](https://github.com/user-attachments/assets/e9895176-ae9d-4e17-85da-42a3759cd922)

- Expection이 발생했을 때 어떤 Mode로 변경되는지 알아보기
  1. Power-on & Reset: SVC(Supervisor) Mode
  2. HW interrupt: IRQ(interrupt Request) Mode
  3. FIQ에 등록된 HW interrupt: FIQ(Fast interrupt Request: IRQ보다 우선순위) Mode
  4. 접근할 수 없는 주소로의 접근시도: ABT(Abort) Mode
  5. 이해할 수 없는 명령어(Opcode): UND(Undefined) Mode
- CPSR의 하위 5bit로 Mode 정보를 알 수 있는데, 위의 노락색으로 표시해둔 Hex값으로 구분(외우자)

- ![image](https://github.com/user-attachments/assets/077d097d-ea2e-4f3d-95e7-242916ab8dc0)
- #### 애플리케이션 실행 중 Exception(CPU 딴)이 발생했다면 어떤 조치를 취해야 할까?
- 1. 현재 진행 중인 애플리케이션에 대한 Context를 백업한다.
     1. SPSR에 CPSR값 저장
     2. R13을 움직여서 R0 ~ R12, R14값 저장
     3. R14에 실행중이던 Line주소 저장
  2. PC를 Exception Vector table 시작 주소로 바꾸고 Jump

- #### 애플리케이션 실행 중 interrupt가 발생했다면 어떻게 알아채고 조치를 취할까?
- 1. MCU 안에는 interrupt controller라는 HW가 있는데 이쪽으로 Pin을 통해 전기신호를 주면 ARM Core가 알아챈다.
  2. IRQ Mode로 진입한 후 Vector Table -> IRQ Handler로 Jump해서 대응하는 ISR을 확인한다.
  3. ISR로 Jump한 후 interrupt를 처리한다.
- 이처럼 Mode마다 자신만의 Register Set을 가지고 있으면 Mode전환이 빠르고, USR모드의 어플리케이션이 함부로 ARM 설정을 바꾸지 못하게 된다는 보안상의 장점이 있음

### 3. ARM SoC

#### 3.1 SoC
- ARM은 프로세서를 만들어서 파는 회사가 아니라 CPU Architecture를 파는 회사
- ARM이 디자인한 Architecture을 가져다 쓰는 회사로부터 로열티를 받아 비즈니스하는 회사
- ARM의 Core에 여러 기능을 덧붙여 하나의 Chip으로 만들어 판매하는 SoC(System on Chip) 시장이 생겨나게 됨
- SoC의 각각의 기능을 가진 Block을 IP(Intellectual Property)라고 명명하고, IP를 판매하는 회사도 생겨남
- ARM Core와 여러 IP를 묶어서 SoC로 엮으면 하나의 MCU가 만들어진다.

#### 3.2 AMBA
-  SoC로 엮을 때 ‘내부에서 서로 다른 IP 및 core가 어떻게 연결돼야 할까?
-  ARM은 내부 IP들끼리 잘 통신하면서 동시에 ARM Core를 가장 효율적으로 활용할 수 있는 방법을 적용한 Bus 프로토콜을 제시하였는데 이것이 AMBA(Advanced MicroController Bus Architecture) 프로토콜이다.
-  Bus 프로토콜은 Bus 위로 Data를 어떻게 송수신할 것인지에 대한 약속
-  AMBA는 AHB, ASB, APB 3가지 인터페이스로 나뉜다.
  - AHB(Advanced High Performance Bus): Burst Mode를 지원해 data의 빠른 전송이 가능한 고성능 Bus 인터페이스
  - APB(Peripheral): AHB는 고성능 Bus이므로 상대적으로 저속인 Peripheral IP가 중간에 끼면 전체 속도가 느려지게 됨
  - 이러한 저속의 IP를 묶어서 사용하기 위한 Bus 인터페이스를 만들어 효율성을 올림
  - Mux 기반 Bus 이므로 Address, Control, Data Line이 모두 하나의 Bus로 통합돼 시분할로 운용한다.
  - 예를 들어, Control 신호 쏘고, Address 쏘고, Data를 연속해서 쏴주는 Burst Mode를 사용한다
  - ASB(System)
- Bus를 사용하므로 필연적으로 중재해주는 존재가 필요한데, 이것이 Arbiter이다.
- Master와 Slave 사이의 AMBA 프로토콜을 AHB를 예로 알아봅시다.

#### AHB 버스 통신 과정
![image](https://github.com/user-attachments/assets/5431aaa7-a04e-44dd-93bd-60a556615311)
###### 1. Master의 버스 요청
- **Master**는 어떤 작업을 수행하기 위해 버스를 사용해야 할 때 **arbiter**(중재자)에게 **HBUSREQx** 신호를 보냅니다. 
- 이 신호는 '버스를 사용하고 싶다'는 요청입니다.

###### 2. Arbiter의 중재
- **Arbiter**는 현재 버스를 사용 중인 다른 마스터가 있는지 확인합니다.
- 만약 다른 마스터가 이미 버스를 사용 중이면 그 요청을 무시하고, 사용 중이 아니라면 **HGRANTx** 신호를 해당 마스터에게 보내어 버스를 사용할 수 있도록 허가합니다.

###### 3. Master의 버스 잠금
- **Master**는 버스 사용 권한을 받은 후, Arbiter에 **HLOCKx** 신호를 보냅니다.
- 이 신호는 arbiter에게 '이제 내가 버스를 사용할 것이며, 작업이 끝날 때까지는 다른 마스터가 버스를 사용하지 못하게 하라'는 의미입니다.
- Arbiter는 해당 마스터보다 Priority가 낮은 다른 IP에게는 버스를 사용하지 못하게 합니다.

##### 4. Master의 슬레이브 선택
- **Master**는 작업하려는 **slave**의 주소를 버스에 전달하며, 이 주소는 **HADDR** 신호를 통해 Decoder에 전달됩니다.
- **Decoder**는 이 주소를 보고, 해당하는 슬레이브에게 **HSELx** 신호를 보내서 '마스터가 너에게 접근하려고 한다'고 알려줍니다. 
- 이 신호로 슬레이브가 활성화됩니다.

##### 5. Control 신호 전달
- **Master**는 **HWRITE** 신호를 통해 버스 통신이 **읽기(read)**인지 **쓰기(write)**인지를 슬레이브에게 전달합니다.

##### 6. Slave의 준비 신호
- 슬레이브는 작업 준비가 완료되면 **HREADY** 신호를 **master**에게 보냅니다.
- 이는 슬레이브가 데이터를 처리할 준비가 되었음을 나타냅니다.

##### 7. 데이터 전송
- 이제 **Master**는 **HWDATA** 신호에 쓰기 데이터를 전송하여 슬레이브에게 데이터를 씁니다. 
- 또는, **Slave**는 **Master**가 요청한 데이터를 **HRDATA** 신호를 통해 읽기 작업으로 마스터에게 전송합니다.

- 오른쪽 그림은 7가지 과저을 타이밍도로 나타낸 것
  - 트랜젝션 과정은 Address phase와 data phase로 나뉜다
  - Address Phase일 때 Master가 HADDR과 HWRITE를 전달한다
  - 이후 2번의 Clock Cycle동안 준비를 한다. (Wait) 이 때 Master는 Slave가 읽을 때까지 계속 HWDATA를 유지하고 있어야 한다.
  - 준비가 끝난 Slave가 HREADY를 보내면 그 때 MAster의 HWDATA를 인식한 뒤 Write할 것이다. 또는 이때 준비한 HRDATA를 Master에게 전달할 것이다.

 - ![image](https://github.com/user-attachments/assets/75f4ef6c-1ff1-4945-9dc4-34d38f6da864)

- 다음은 HTRANS 신호에 대해서 알아보자. HTRANS는 트랜젝션의 Mode를 알려주는 역할을 하며, Burst Mode를 지원하는 AHB의 경우 현재 데이터와 다음 데이터 사이의 연관성을 나타내기도 한다.
- 우측 타이밍도 참고
    1. HADDR이 0x20가리키며 HTRANS에 NONSEQ를 날린다. (새로운 데이터 전송 시작을 알림)
    2. HREADY로 대답한 Slave는 1 cycle 뒤에(0x20에 대한) HWDATA를 받거나 HRDATA를 제공
    3. Master에 문제가 생겨 다음 전송을 이어서 할 수 없게 됨. 1 cycle만 쉬기 위해 HTRANS에 BUSY를 날리면, Slave는 알았다고 대답함.
    4. 이제 Master는 계속 데이터 전송을 이어서 할 수 있게됨. HADDR에 0x24를 가리키며 HTRANS에 SEQ를 날림 -> 지금 Burst Mode 사용 중이고, 지금 요청한 데이터는 아까의 데이터랑 연관되어있음을 알림
- 앞서 하나의 트랜젝션이 Address Phase와 Data Phase로 구성된다고 배웠지만, Burst Mode를 사용하면 한 번의 Address Phase 이후 연속해서 Data를 연속해서 접근할 수 있다.
- 이 때 Address Phase를 생략하기 위해 HADDR이 자동으로 증가하거나 감소해야 한다. HBURST 신호를 통해 증가하거나 감소하는 Bit수를 조절할 수 있다.

- ![image](https://github.com/user-attachments/assets/2c9b381b-8973-41a5-940a-5cddacb005df)
- HBURST는 3bit로 다양한 Burst Mode 표현 가능(여기 이해 잘 안됨: 2024.09.16)
  - INCR x는 x-bit씩 주소가 증가하는 것
  - WRAP x는 주소가 래핑되어 Boundary 내부에서만 Burst한다는 뜻
- ## ARM AHB Burst Mode - WRAP 4 설명

### WRAP 모드와 Boundary 개념

**WRAP 모드**에서의 버스트 전송은 특정 메모리 주소 범위 내에서 순환하며 데이터를 전송합니다. 이 때 "Boundary"는 데이터를 전송하는 메모리 범위의 경계를 의미하며, 경계 내에서 시작점으로 돌아올 때까지 데이터를 전송하는 방식입니다.

### 1. WRAP 4의 의미
- **WRAP 4**는 버스트 모드에서 **4개의 워드(word)**를 연속적으로 전송하는 경우를 의미합니다.
- ARM에서 **1 워드(word)**는 **4 바이트(byte)**이므로, **4 워드**는 **16 바이트**에 해당합니다.
- 따라서 **WRAP 4**는 **16바이트(0x10)** 단위로 메모리의 경계를 정의합니다.

### 2. 주소 0x38에서 WRAP 4 시작

버스트 전송이 **주소 0x38**에서 **WRAP 4**로 시작되면, **16바이트 단위의 경계(boundary)** 내에서 전송이 이루어집니다. 이 경계는 **0x30 ~ 0x40** 범위입니다.

**버스트 전송 순서**는 WRAP 모드 특성에 따라 경계를 넘지 않고, 경계 내에서 순환하며 데이터를 전송합니다.

- **0x38**에서 시작: 첫 번째 워드 전송
- **0x3C**: 두 번째 워드 전송
- **경계를 넘지 않기 위해 다시 0x30으로 돌아감**: 세 번째 워드 전송
- **0x34**: 네 번째 워드 전송

따라서 **WRAP 4**는 4개의 워드를 경계 내에서 순환하며 전송합니다.

### 3. Boundary 예시

- **Boundary**는 **16바이트(0x10)** 단위로 나뉩니다.
- 주소 **0x30 ~ 0x40** 범위 내에서 순환합니다.

#### 주소 0x38에서 시작하는 WRAP 4의 버스트 전송 순서:

1. **0x38**
2. **0x3C**
3. **0x30** (경계를 넘지 않고 다시 처음으로 돌아옴)
4. **0x34**

이 순서로 진행되며, 경계 내에서 순환하면서 데이터를 전송합니다.

- AMB가 발전하며 AXI도 나옴
- Burst Mode 기반 Bus이며, 시작주소만으로도 Burst Transfer가 가능함
- Response Channel이 추가됨
- R/W가 동시에 가능함
- ARM11 이상의 Backbone Bus로 이용되고 있음


###### 출처:
- https://ww1.microchip.com/downloads/en/DeviceDoc/DDI0029G_7TDMI_R3_trm.pdf
- https://velog.io/@embeddedjune/%EC%9E%84%EB%B2%A0%EB%94%94%EB%93%9C-%EB%A0%88%EC%8B%9C%ED%94%BC-%EC%9A%94%EC%95%BD-%EB%B0%8F-%EC%A0%95%EB%A6%AC-Chapter-2.-ARM
