Timing Analyzer report for Projeto_verilog
Tue Jul 09 09:31:14 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_entrada'
 13. Slow 1200mV 85C Model Hold: 'clock_entrada'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock_entrada'
 22. Slow 1200mV 0C Model Hold: 'clock_entrada'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock_entrada'
 30. Fast 1200mV 0C Model Hold: 'clock_entrada'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Projeto_verilog                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clock_entrada ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_entrada } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                  ;
+------------+-----------------+---------------+------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note ;
+------------+-----------------+---------------+------+
; 214.59 MHz ; 214.59 MHz      ; clock_entrada ;      ;
+------------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clock_entrada ; -3.660 ; -149.525      ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clock_entrada ; 0.402 ; 0.000         ;
+---------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; clock_entrada ; -3.000 ; -62.110                  ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_entrada'                                                                       ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; -3.660 ; count[18] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.116      ;
; -3.660 ; count[18] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.116      ;
; -3.660 ; count[18] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.116      ;
; -3.660 ; count[18] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.116      ;
; -3.592 ; count[18] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.048      ;
; -3.592 ; count[18] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.048      ;
; -3.592 ; count[18] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.048      ;
; -3.592 ; count[18] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.048      ;
; -3.566 ; count[22] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.022      ;
; -3.566 ; count[22] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.022      ;
; -3.566 ; count[22] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.022      ;
; -3.566 ; count[22] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 4.022      ;
; -3.522 ; count[21] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.978      ;
; -3.522 ; count[21] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.978      ;
; -3.522 ; count[21] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.978      ;
; -3.522 ; count[21] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.978      ;
; -3.520 ; count[16] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.976      ;
; -3.520 ; count[16] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.976      ;
; -3.520 ; count[16] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.976      ;
; -3.520 ; count[16] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.976      ;
; -3.519 ; count[25] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.975      ;
; -3.519 ; count[25] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.975      ;
; -3.519 ; count[25] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.975      ;
; -3.519 ; count[25] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.975      ;
; -3.504 ; count[19] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.960      ;
; -3.504 ; count[19] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.960      ;
; -3.504 ; count[19] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.960      ;
; -3.504 ; count[19] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.960      ;
; -3.502 ; count[22] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.958      ;
; -3.502 ; count[22] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.958      ;
; -3.502 ; count[22] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.958      ;
; -3.502 ; count[22] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.958      ;
; -3.480 ; count[17] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.397      ;
; -3.480 ; count[17] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.397      ;
; -3.480 ; count[17] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.397      ;
; -3.480 ; count[17] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.397      ;
; -3.464 ; count[30] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.920      ;
; -3.464 ; count[30] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.920      ;
; -3.464 ; count[30] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.920      ;
; -3.464 ; count[30] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.920      ;
; -3.463 ; count[29] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.919      ;
; -3.463 ; count[29] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.919      ;
; -3.463 ; count[29] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.919      ;
; -3.463 ; count[29] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.919      ;
; -3.460 ; count[28] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.916      ;
; -3.460 ; count[28] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.916      ;
; -3.460 ; count[28] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.916      ;
; -3.460 ; count[28] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.916      ;
; -3.458 ; count[21] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.914      ;
; -3.458 ; count[21] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.914      ;
; -3.458 ; count[21] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.914      ;
; -3.458 ; count[21] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.914      ;
; -3.456 ; count[16] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.912      ;
; -3.456 ; count[16] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.912      ;
; -3.456 ; count[16] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.912      ;
; -3.456 ; count[16] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.912      ;
; -3.455 ; count[25] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.911      ;
; -3.455 ; count[25] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.911      ;
; -3.455 ; count[25] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.911      ;
; -3.455 ; count[25] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.911      ;
; -3.438 ; count[19] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.894      ;
; -3.438 ; count[19] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.894      ;
; -3.438 ; count[19] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.894      ;
; -3.438 ; count[19] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.894      ;
; -3.414 ; count[10] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.333      ;
; -3.414 ; count[10] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.333      ;
; -3.414 ; count[10] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.333      ;
; -3.414 ; count[10] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.333      ;
; -3.412 ; count[17] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.329      ;
; -3.412 ; count[17] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.329      ;
; -3.412 ; count[17] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.329      ;
; -3.412 ; count[17] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.081     ; 4.329      ;
; -3.400 ; count[30] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.856      ;
; -3.400 ; count[30] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.856      ;
; -3.400 ; count[30] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.856      ;
; -3.400 ; count[30] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.856      ;
; -3.395 ; count[29] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.851      ;
; -3.395 ; count[29] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.851      ;
; -3.395 ; count[29] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.851      ;
; -3.395 ; count[29] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.851      ;
; -3.392 ; count[28] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.848      ;
; -3.392 ; count[28] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.848      ;
; -3.392 ; count[28] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.848      ;
; -3.392 ; count[28] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.542     ; 3.848      ;
; -3.353 ; count[15] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.272      ;
; -3.353 ; count[15] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.272      ;
; -3.353 ; count[15] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.272      ;
; -3.353 ; count[15] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.272      ;
; -3.346 ; count[10] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.265      ;
; -3.346 ; count[10] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.265      ;
; -3.346 ; count[10] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.265      ;
; -3.346 ; count[10] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.265      ;
; -3.301 ; count[7]  ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.220      ;
; -3.301 ; count[7]  ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.220      ;
; -3.301 ; count[7]  ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.220      ;
; -3.301 ; count[7]  ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.079     ; 4.220      ;
; -3.289 ; count[20] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.514     ; 3.773      ;
; -3.289 ; count[20] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.514     ; 3.773      ;
; -3.289 ; count[20] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.514     ; 3.773      ;
; -3.289 ; count[20] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.514     ; 3.773      ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_entrada'                                                                              ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; 0.402 ; clock_saida~reg0 ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; numero_atual[3]  ; numero_atual[3]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; numero_atual[1]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; numero_atual[2]  ; numero_atual[2]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; numero_atual[0]  ; numero_atual[0]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.669      ;
; 0.482 ; numero_atual[0]  ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.749      ;
; 0.510 ; count[15]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.239      ;
; 0.512 ; count[17]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.240      ;
; 0.513 ; count[27]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.241      ;
; 0.527 ; count[24]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.255      ;
; 0.529 ; count[14]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.258      ;
; 0.532 ; count[26]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.260      ;
; 0.542 ; count[1]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.239      ;
; 0.542 ; count[5]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.239      ;
; 0.560 ; count[0]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.257      ;
; 0.562 ; count[4]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.259      ;
; 0.633 ; count[17]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.361      ;
; 0.634 ; count[27]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.362      ;
; 0.636 ; count[15]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.365      ;
; 0.636 ; count[13]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.365      ;
; 0.637 ; count[21]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.922      ;
; 0.637 ; count[29]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.922      ;
; 0.639 ; count[31]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.924      ;
; 0.639 ; count[27]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.367      ;
; 0.640 ; count[23]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.925      ;
; 0.640 ; count[25]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.925      ;
; 0.640 ; count[6]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; count[16]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.926      ;
; 0.642 ; count[18]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.927      ;
; 0.642 ; count[2]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; count[28]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.928      ;
; 0.643 ; count[30]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.928      ;
; 0.653 ; count[26]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.381      ;
; 0.655 ; count[3]         ; count[3]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; count[5]         ; count[5]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; count[13]        ; count[13]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; count[15]        ; count[15]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; count[14]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.384      ;
; 0.656 ; count[1]         ; count[1]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; count[11]        ; count[11]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; count[17]        ; count[17]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; count[27]        ; count[27]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; count[12]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.385      ;
; 0.658 ; count[7]         ; count[7]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; count[9]         ; count[9]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; count[24]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.386      ;
; 0.658 ; count[26]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.386      ;
; 0.659 ; count[19]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.944      ;
; 0.660 ; count[14]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; count[12]        ; count[12]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; count[4]         ; count[4]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; count[8]         ; count[8]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; count[10]        ; count[10]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; count[24]        ; count[24]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; count[26]        ; count[26]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; count[22]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 0.947      ;
; 0.668 ; count[3]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.365      ;
; 0.682 ; count[0]         ; count[0]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 0.948      ;
; 0.742 ; numero_atual[1]  ; pulso                ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 1.009      ;
; 0.747 ; numero_atual[0]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 1.014      ;
; 0.757 ; count[15]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.486      ;
; 0.759 ; count[17]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.487      ;
; 0.760 ; count[27]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.488      ;
; 0.762 ; count[13]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.491      ;
; 0.763 ; numero_atual[0]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.510      ; 1.459      ;
; 0.763 ; count[11]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.492      ;
; 0.764 ; count[17]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.492      ;
; 0.776 ; count[14]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.505      ;
; 0.779 ; count[24]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.507      ;
; 0.779 ; count[26]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.507      ;
; 0.782 ; count[12]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.511      ;
; 0.782 ; count[10]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.511      ;
; 0.784 ; count[24]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.512      ;
; 0.794 ; count[1]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.491      ;
; 0.808 ; pulso            ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.082      ; 1.076      ;
; 0.812 ; count[0]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.511      ; 1.509      ;
; 0.820 ; numero_atual[3]  ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 1.087      ;
; 0.851 ; numero_atual[1]  ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.081      ; 1.118      ;
; 0.883 ; count[15]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.612      ;
; 0.883 ; count[13]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.612      ;
; 0.885 ; count[17]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.613      ;
; 0.888 ; numero_atual[1]  ; numAux[1]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.510      ; 1.584      ;
; 0.888 ; count[15]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.617      ;
; 0.889 ; count[11]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.618      ;
; 0.890 ; count[9]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.619      ;
; 0.902 ; count[14]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.631      ;
; 0.903 ; count[12]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.632      ;
; 0.905 ; count[24]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.542      ; 1.633      ;
; 0.907 ; count[14]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.636      ;
; 0.908 ; count[10]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.637      ;
; 0.908 ; count[8]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.543      ; 1.637      ;
; 0.947 ; numero_atual[3]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.510      ; 1.643      ;
; 0.955 ; count[29]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.240      ;
; 0.955 ; count[21]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.240      ;
; 0.969 ; count[18]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.254      ;
; 0.970 ; count[28]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.255      ;
; 0.970 ; count[30]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.255      ;
; 0.973 ; count[16]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.099      ; 1.258      ;
; 0.973 ; count[13]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; count[3]         ; count[4]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.080      ; 1.239      ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                   ;
+------------+-----------------+---------------+------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note ;
+------------+-----------------+---------------+------+
; 232.94 MHz ; 232.94 MHz      ; clock_entrada ;      ;
+------------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clock_entrada ; -3.293 ; -133.184      ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clock_entrada ; 0.353 ; 0.000         ;
+---------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clock_entrada ; -3.000 ; -62.110                 ;
+---------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_entrada'                                                                        ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; -3.293 ; count[18] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.794      ;
; -3.293 ; count[18] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.794      ;
; -3.293 ; count[18] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.794      ;
; -3.293 ; count[18] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.794      ;
; -3.230 ; count[22] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.731      ;
; -3.230 ; count[22] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.731      ;
; -3.230 ; count[22] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.731      ;
; -3.230 ; count[22] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.731      ;
; -3.224 ; count[18] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.724      ;
; -3.224 ; count[18] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.724      ;
; -3.224 ; count[18] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.724      ;
; -3.224 ; count[18] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.724      ;
; -3.202 ; count[21] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.703      ;
; -3.202 ; count[21] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.703      ;
; -3.202 ; count[21] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.703      ;
; -3.202 ; count[21] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.703      ;
; -3.194 ; count[25] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.695      ;
; -3.194 ; count[25] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.695      ;
; -3.194 ; count[25] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.695      ;
; -3.194 ; count[25] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.695      ;
; -3.192 ; count[16] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.693      ;
; -3.192 ; count[16] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.693      ;
; -3.192 ; count[16] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.693      ;
; -3.192 ; count[16] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.693      ;
; -3.180 ; count[19] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.681      ;
; -3.180 ; count[19] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.681      ;
; -3.180 ; count[19] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.681      ;
; -3.180 ; count[19] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.681      ;
; -3.161 ; count[22] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.661      ;
; -3.161 ; count[22] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.661      ;
; -3.161 ; count[22] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.661      ;
; -3.161 ; count[22] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.661      ;
; -3.151 ; count[30] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.652      ;
; -3.151 ; count[30] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.652      ;
; -3.151 ; count[30] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.652      ;
; -3.151 ; count[30] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.652      ;
; -3.139 ; count[29] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.640      ;
; -3.139 ; count[29] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.640      ;
; -3.139 ; count[29] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.640      ;
; -3.139 ; count[29] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.640      ;
; -3.135 ; count[28] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.636      ;
; -3.135 ; count[28] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.636      ;
; -3.135 ; count[28] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.636      ;
; -3.135 ; count[28] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.498     ; 3.636      ;
; -3.133 ; count[21] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.633      ;
; -3.133 ; count[21] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.633      ;
; -3.133 ; count[21] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.633      ;
; -3.133 ; count[21] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.633      ;
; -3.132 ; count[17] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.072     ; 4.059      ;
; -3.132 ; count[17] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.072     ; 4.059      ;
; -3.132 ; count[17] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.072     ; 4.059      ;
; -3.132 ; count[17] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.072     ; 4.059      ;
; -3.125 ; count[25] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.625      ;
; -3.125 ; count[25] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.625      ;
; -3.125 ; count[25] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.625      ;
; -3.125 ; count[25] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.625      ;
; -3.123 ; count[16] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.623      ;
; -3.123 ; count[16] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.623      ;
; -3.123 ; count[16] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.623      ;
; -3.123 ; count[16] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.623      ;
; -3.111 ; count[19] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.611      ;
; -3.111 ; count[19] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.611      ;
; -3.111 ; count[19] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.611      ;
; -3.111 ; count[19] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.611      ;
; -3.082 ; count[30] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.582      ;
; -3.082 ; count[30] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.582      ;
; -3.082 ; count[30] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.582      ;
; -3.082 ; count[30] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.582      ;
; -3.074 ; count[10] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 4.003      ;
; -3.074 ; count[10] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 4.003      ;
; -3.074 ; count[10] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 4.003      ;
; -3.074 ; count[10] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 4.003      ;
; -3.070 ; count[29] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.570      ;
; -3.070 ; count[29] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.570      ;
; -3.070 ; count[29] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.570      ;
; -3.070 ; count[29] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.570      ;
; -3.066 ; count[28] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.566      ;
; -3.066 ; count[28] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.566      ;
; -3.066 ; count[28] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.566      ;
; -3.066 ; count[28] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.499     ; 3.566      ;
; -3.063 ; count[17] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.073     ; 3.989      ;
; -3.063 ; count[17] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.073     ; 3.989      ;
; -3.063 ; count[17] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.073     ; 3.989      ;
; -3.063 ; count[17] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.073     ; 3.989      ;
; -3.026 ; count[15] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.955      ;
; -3.026 ; count[15] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.955      ;
; -3.026 ; count[15] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.955      ;
; -3.026 ; count[15] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.955      ;
; -3.005 ; count[10] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.933      ;
; -3.005 ; count[10] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.933      ;
; -3.005 ; count[10] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.933      ;
; -3.005 ; count[10] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.933      ;
; -2.990 ; count[7]  ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.919      ;
; -2.990 ; count[7]  ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.919      ;
; -2.990 ; count[7]  ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.919      ;
; -2.990 ; count[7]  ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.070     ; 3.919      ;
; -2.957 ; count[15] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.885      ;
; -2.957 ; count[15] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.885      ;
; -2.957 ; count[15] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.885      ;
; -2.957 ; count[15] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.071     ; 3.885      ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_entrada'                                                                               ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; 0.353 ; numero_atual[3]  ; numero_atual[3]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; numero_atual[1]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; numero_atual[2]  ; numero_atual[2]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; numero_atual[0]  ; numero_atual[0]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; clock_saida~reg0 ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.597      ;
; 0.443 ; numero_atual[0]  ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.687      ;
; 0.456 ; count[15]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.127      ;
; 0.460 ; count[27]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.129      ;
; 0.462 ; count[17]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.131      ;
; 0.467 ; count[24]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.136      ;
; 0.474 ; count[14]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.145      ;
; 0.478 ; count[26]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.147      ;
; 0.489 ; count[5]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.128      ;
; 0.492 ; count[1]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.131      ;
; 0.505 ; count[0]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.144      ;
; 0.507 ; count[4]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.146      ;
; 0.559 ; count[27]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.228      ;
; 0.561 ; count[17]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.230      ;
; 0.566 ; count[15]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.237      ;
; 0.566 ; count[13]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.237      ;
; 0.570 ; count[27]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.239      ;
; 0.577 ; count[26]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.246      ;
; 0.581 ; count[21]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.842      ;
; 0.581 ; count[29]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.842      ;
; 0.582 ; count[31]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.843      ;
; 0.584 ; count[6]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; count[14]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.255      ;
; 0.585 ; count[23]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.846      ;
; 0.585 ; count[16]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.846      ;
; 0.585 ; count[25]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.846      ;
; 0.585 ; count[12]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.256      ;
; 0.586 ; count[18]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.847      ;
; 0.586 ; count[30]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.847      ;
; 0.587 ; count[28]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.848      ;
; 0.587 ; count[2]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; count[24]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.257      ;
; 0.588 ; count[26]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.257      ;
; 0.598 ; count[3]         ; count[3]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; count[13]        ; count[13]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; count[15]        ; count[15]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; count[3]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.237      ;
; 0.599 ; count[5]         ; count[5]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; count[11]        ; count[11]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; count[27]        ; count[27]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; count[19]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.861      ;
; 0.601 ; count[1]         ; count[1]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; count[17]        ; count[17]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; count[22]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 0.862      ;
; 0.602 ; count[7]         ; count[7]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; count[9]         ; count[9]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; count[14]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; count[12]        ; count[12]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; count[4]         ; count[4]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; count[8]         ; count[8]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; count[10]        ; count[10]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; count[24]        ; count[24]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; count[26]        ; count[26]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; count[0]         ; count[0]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 0.866      ;
; 0.658 ; numero_atual[1]  ; pulso                ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.902      ;
; 0.665 ; count[15]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.336      ;
; 0.669 ; count[27]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.338      ;
; 0.671 ; count[17]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.340      ;
; 0.676 ; count[13]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.347      ;
; 0.677 ; count[11]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.348      ;
; 0.679 ; numero_atual[0]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.923      ;
; 0.682 ; count[17]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.351      ;
; 0.683 ; count[14]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.354      ;
; 0.686 ; numero_atual[0]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.467      ; 1.324      ;
; 0.687 ; count[24]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.356      ;
; 0.687 ; count[26]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.356      ;
; 0.695 ; count[12]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.366      ;
; 0.695 ; count[10]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.366      ;
; 0.698 ; count[24]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.367      ;
; 0.712 ; count[1]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.351      ;
; 0.725 ; count[0]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.468      ; 1.364      ;
; 0.731 ; numero_atual[3]  ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.975      ;
; 0.752 ; pulso            ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 0.996      ;
; 0.775 ; count[15]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.446      ;
; 0.775 ; count[13]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.446      ;
; 0.781 ; count[17]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.450      ;
; 0.786 ; count[15]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.457      ;
; 0.787 ; count[11]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.458      ;
; 0.789 ; numero_atual[1]  ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 1.033      ;
; 0.791 ; count[9]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.462      ;
; 0.793 ; numero_atual[1]  ; numAux[1]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.467      ; 1.431      ;
; 0.793 ; count[14]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.464      ;
; 0.794 ; count[12]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.465      ;
; 0.797 ; count[24]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.498      ; 1.466      ;
; 0.804 ; count[14]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.475      ;
; 0.805 ; count[10]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.476      ;
; 0.805 ; count[8]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.500      ; 1.476      ;
; 0.867 ; count[29]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.128      ;
; 0.867 ; count[21]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.128      ;
; 0.874 ; count[18]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.135      ;
; 0.874 ; count[30]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.135      ;
; 0.875 ; count[28]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.136      ;
; 0.875 ; numero_atual[3]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.467      ; 1.513      ;
; 0.883 ; numero_atual[2]  ; pulso                ; clock_entrada ; clock_entrada ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; count[16]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.090      ; 1.145      ;
; 0.884 ; count[13]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.072      ; 1.127      ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clock_entrada ; -1.294 ; -50.009       ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clock_entrada ; 0.181 ; 0.000         ;
+---------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clock_entrada ; -3.000 ; -52.107                 ;
+---------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_entrada'                                                                        ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+
; -1.294 ; count[18] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 2.026      ;
; -1.294 ; count[18] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 2.026      ;
; -1.294 ; count[18] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 2.026      ;
; -1.294 ; count[18] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 2.026      ;
; -1.259 ; count[18] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.989      ;
; -1.259 ; count[18] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.989      ;
; -1.259 ; count[18] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.989      ;
; -1.259 ; count[18] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.989      ;
; -1.248 ; count[22] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.980      ;
; -1.248 ; count[22] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.980      ;
; -1.248 ; count[22] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.980      ;
; -1.248 ; count[22] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.980      ;
; -1.224 ; count[25] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[19] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[25] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[19] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[25] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[19] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[25] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.224 ; count[19] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.956      ;
; -1.216 ; count[17] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.042     ; 2.161      ;
; -1.216 ; count[17] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.042     ; 2.161      ;
; -1.216 ; count[17] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.042     ; 2.161      ;
; -1.216 ; count[17] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.042     ; 2.161      ;
; -1.213 ; count[22] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.943      ;
; -1.213 ; count[22] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.943      ;
; -1.213 ; count[22] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.943      ;
; -1.213 ; count[22] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.943      ;
; -1.210 ; count[16] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.942      ;
; -1.210 ; count[16] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.942      ;
; -1.210 ; count[16] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.942      ;
; -1.210 ; count[16] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.942      ;
; -1.207 ; count[30] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.939      ;
; -1.207 ; count[30] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.939      ;
; -1.207 ; count[30] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.939      ;
; -1.207 ; count[30] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.939      ;
; -1.203 ; count[29] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.935      ;
; -1.203 ; count[29] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.935      ;
; -1.203 ; count[29] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.935      ;
; -1.203 ; count[29] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.935      ;
; -1.202 ; count[28] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.934      ;
; -1.202 ; count[28] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.934      ;
; -1.202 ; count[28] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.934      ;
; -1.202 ; count[28] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.934      ;
; -1.200 ; count[21] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.932      ;
; -1.200 ; count[21] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.932      ;
; -1.200 ; count[21] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.932      ;
; -1.200 ; count[21] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.255     ; 1.932      ;
; -1.189 ; count[25] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[19] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[25] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[19] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[25] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[19] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[25] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.189 ; count[19] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.919      ;
; -1.181 ; count[17] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.044     ; 2.124      ;
; -1.181 ; count[17] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.044     ; 2.124      ;
; -1.181 ; count[17] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.044     ; 2.124      ;
; -1.181 ; count[17] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.044     ; 2.124      ;
; -1.175 ; count[16] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.905      ;
; -1.175 ; count[16] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.905      ;
; -1.175 ; count[16] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.905      ;
; -1.175 ; count[16] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.905      ;
; -1.172 ; count[30] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.902      ;
; -1.172 ; count[30] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.902      ;
; -1.172 ; count[30] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.902      ;
; -1.172 ; count[30] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.902      ;
; -1.168 ; count[29] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.898      ;
; -1.168 ; count[29] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.898      ;
; -1.168 ; count[29] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.898      ;
; -1.168 ; count[29] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.898      ;
; -1.167 ; count[28] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.897      ;
; -1.167 ; count[28] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.897      ;
; -1.167 ; count[28] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.897      ;
; -1.167 ; count[28] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.897      ;
; -1.165 ; count[21] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.895      ;
; -1.165 ; count[21] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.895      ;
; -1.165 ; count[21] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.895      ;
; -1.165 ; count[21] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.895      ;
; -1.157 ; count[10] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.105      ;
; -1.157 ; count[10] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.105      ;
; -1.157 ; count[10] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.105      ;
; -1.157 ; count[10] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.105      ;
; -1.139 ; count[15] ; count[17]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.087      ;
; -1.139 ; count[15] ; count[24]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.087      ;
; -1.139 ; count[15] ; count[26]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.087      ;
; -1.139 ; count[15] ; count[27]            ; clock_entrada ; clock_entrada ; 1.000        ; -0.039     ; 2.087      ;
; -1.122 ; count[10] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.068      ;
; -1.122 ; count[10] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.068      ;
; -1.122 ; count[10] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.068      ;
; -1.122 ; count[10] ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.068      ;
; -1.109 ; count[18] ; numero_atual[3]      ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.839      ;
; -1.109 ; count[18] ; pulso                ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.839      ;
; -1.109 ; count[18] ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.839      ;
; -1.109 ; count[18] ; numero_atual[2]      ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.839      ;
; -1.109 ; count[18] ; numero_atual[0]      ; clock_entrada ; clock_entrada ; 1.000        ; -0.257     ; 1.839      ;
; -1.104 ; count[15] ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.050      ;
; -1.104 ; count[15] ; numero_saida[2]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.050      ;
; -1.104 ; count[15] ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 1.000        ; -0.041     ; 2.050      ;
+--------+-----------+----------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_entrada'                                                                               ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+
; 0.181 ; clock_saida~reg0 ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; numero_atual[3]  ; numero_atual[3]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; numero_atual[1]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; numero_atual[2]  ; numero_atual[2]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; numero_atual[0]  ; numero_atual[0]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.307      ;
; 0.217 ; numero_atual[0]  ; numero_saida[0]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.343      ;
; 0.231 ; count[15]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.572      ;
; 0.235 ; count[17]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.574      ;
; 0.235 ; count[27]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.574      ;
; 0.245 ; count[5]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.573      ;
; 0.246 ; count[1]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.574      ;
; 0.246 ; count[24]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.585      ;
; 0.246 ; count[14]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.587      ;
; 0.250 ; count[26]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.589      ;
; 0.258 ; count[0]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.586      ;
; 0.260 ; count[4]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.588      ;
; 0.290 ; count[31]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; count[21]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; count[29]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; count[6]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; count[23]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; count[16]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; count[2]         ; count[2]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; count[25]        ; count[25]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; count[30]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; count[18]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; count[28]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.428      ;
; 0.297 ; count[15]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.638      ;
; 0.298 ; count[15]        ; count[15]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; count[17]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.637      ;
; 0.298 ; count[13]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.639      ;
; 0.298 ; count[27]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.637      ;
; 0.299 ; count[3]         ; count[3]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; count[5]         ; count[5]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; count[13]        ; count[13]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; count[17]        ; count[17]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; count[27]        ; count[27]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; count[1]         ; count[1]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; count[7]         ; count[7]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; count[11]        ; count[11]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; count[8]         ; count[8]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; count[9]         ; count[9]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; count[14]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; count[24]        ; count[24]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; count[27]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.640      ;
; 0.302 ; count[12]        ; count[12]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; count[4]         ; count[4]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; count[10]        ; count[10]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; count[26]        ; count[26]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; count[19]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.436      ;
; 0.303 ; count[22]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.437      ;
; 0.311 ; count[0]         ; count[0]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; count[3]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.639      ;
; 0.312 ; count[14]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.653      ;
; 0.313 ; count[12]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.654      ;
; 0.313 ; count[26]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.652      ;
; 0.315 ; count[24]        ; count[28]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.654      ;
; 0.316 ; count[26]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.655      ;
; 0.327 ; numero_atual[0]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.655      ;
; 0.333 ; numero_atual[1]  ; pulso                ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.459      ;
; 0.346 ; numero_atual[0]  ; numero_atual[1]      ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.472      ;
; 0.358 ; pulso            ; clock_saida~reg0     ; clock_entrada ; clock_entrada ; 0.000        ; 0.043      ; 0.485      ;
; 0.360 ; numero_atual[3]  ; numero_saida[3]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.486      ;
; 0.360 ; count[15]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.701      ;
; 0.364 ; count[27]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.703      ;
; 0.364 ; count[17]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.703      ;
; 0.364 ; count[13]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.705      ;
; 0.365 ; count[11]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.706      ;
; 0.367 ; count[17]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.706      ;
; 0.375 ; count[14]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.716      ;
; 0.378 ; count[1]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.706      ;
; 0.378 ; count[24]        ; count[29]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.717      ;
; 0.379 ; count[26]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.718      ;
; 0.379 ; count[12]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.720      ;
; 0.379 ; count[10]        ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.720      ;
; 0.381 ; count[24]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.720      ;
; 0.383 ; numero_atual[1]  ; numAux[1]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.711      ;
; 0.386 ; numero_atual[1]  ; numero_saida[1]~reg0 ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.512      ;
; 0.390 ; count[0]         ; count[6]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.718      ;
; 0.414 ; numero_atual[3]  ; numAux[3]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.742      ;
; 0.426 ; count[15]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.767      ;
; 0.427 ; count[13]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.768      ;
; 0.429 ; count[15]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.770      ;
; 0.430 ; count[17]        ; count[23]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.769      ;
; 0.431 ; count[11]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.772      ;
; 0.432 ; count[9]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.773      ;
; 0.439 ; numero_atual[0]  ; numAux[2]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.244      ; 0.767      ;
; 0.440 ; count[29]        ; count[30]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; count[21]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.050      ; 0.574      ;
; 0.441 ; count[14]        ; count[21]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.782      ;
; 0.442 ; count[12]        ; count[19]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.783      ;
; 0.444 ; count[24]        ; count[31]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.255      ; 0.783      ;
; 0.444 ; count[14]        ; count[22]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.785      ;
; 0.444 ; count[8]         ; count[16]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.785      ;
; 0.445 ; count[10]        ; count[18]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.257      ; 0.786      ;
; 0.446 ; numero_atual[2]  ; pulso                ; clock_entrada ; clock_entrada ; 0.000        ; 0.042      ; 0.572      ;
; 0.448 ; count[13]        ; count[14]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; count[3]         ; count[4]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; count[7]         ; count[8]             ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; count[11]        ; count[12]            ; clock_entrada ; clock_entrada ; 0.000        ; 0.041      ; 0.574      ;
+-------+------------------+----------------------+---------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.660   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock_entrada   ; -3.660   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -149.525 ; 0.0   ; 0.0      ; 0.0     ; -62.11              ;
;  clock_entrada   ; -149.525 ; 0.000 ; N/A      ; N/A     ; -62.110             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; numero_saida[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; numero_saida[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; numero_saida[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; numero_saida[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_saida     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_entrada           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; parar                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; contar                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pausar                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; numero_saida[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; clock_saida     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; numero_saida[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; clock_saida     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; numero_saida[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; numero_saida[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; numero_saida[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; numero_saida[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; clock_saida     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clock_entrada ; clock_entrada ; 2530     ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clock_entrada ; clock_entrada ; 2530     ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; clock_entrada ; clock_entrada ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; contar     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; parar      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pausar     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clock_saida     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; contar     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; parar      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pausar     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clock_saida     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero_saida[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jul 09 09:31:12 2024
Info: Command: quartus_sta Projeto_verilog -c Projeto_verilog
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto_verilog.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_entrada clock_entrada
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.660            -149.525 clock_entrada 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock_entrada 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clock_entrada 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.293            -133.184 clock_entrada 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clock_entrada 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clock_entrada 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.294             -50.009 clock_entrada 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock_entrada 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.107 clock_entrada 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4818 megabytes
    Info: Processing ended: Tue Jul 09 09:31:14 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


