//
// Verilog description for cell dff,
// Fri Mar 29 09:36:33 2024
//
// Precision RTL Synthesis, 64-bit 2021.2.0.8//


module dff ( clk, reset, d, q, qb ) ;

input clk ;
input reset ;
input d ;
output q ;
output qb ;

wire clk_int;
wire reset_int, d_int, qb_1_0, nx140, q_1_0;



OBUF qb_obuf (.O (qb), .I (qb_1_0)) ;
OBUF q_obuf (.O (q), .I (q_1_0)) ;
IBUF d_ibuf (.O (d_int), .I (d)) ;
IBUF reset_ibuf (.O (reset_int), .I (reset)) ;
INV ix37018z1315 (.O (qb_1_0), .I (q_1_0)) ;
BUFGP clk_ibuf (.O (clk_int), .I (clk)) ;
VCC ps_vcc (.P (nx140)) ;
FDCE reg_q (.Q (q_1_0), .C (clk_int), .CE (nx140), .CLR (reset_int), .D (
d_int)) ;
endmodule
