# Pr√°tica 5: Filtro FIR

## Introdu√ß√£o
O sexto projeto proposto foi fazer, em VHDL, a implementa√ß√£o de um filtro digital do tipo FIR (Finite Impulse Response), com 3 Taps (coeficientes).

![Esquem√°tico do Filtro FIR Digital](figuras/Filtro_FIR.png)

_Figura 1: Esquem√°tico do Filtro FIR Digital_

---

## Referencial Te√≥rico

Para a concep√ß√£o deste projeto RTL, precisamos de alguns blocos operacionais para as opera√ß√µes a serem executadas, e tamb√©m saber como funciona a l√≥gica de um filtro FIR, como ser√° discutido abaixo.

### Filtro FIR
Um filtro FIR (Finite Impulse Response) recebe essa nomeclatura porque sua resposta ao impulso tem suporte temporal finito, podendo ser facilmente implementado digitalmente por uma opera√ß√£o de convolu√ß√£o, seja \(y[k]\) o sinal a ser filtrado e \(h[k]\) a resposta ao impulso do filtro, o sinal filtrado \(x[k]\) ser√° dado pela equa√ß√£o:

$$
x[k] = y[k] \ast c[k] = \sum_{n = 0}^{M} c[n] y[k-n]
$$

para o caso com apenas tr√™s coeficientes \((M = 3)\), temos

$$
x[k] = y[k] \ast c[k] = \sum_{n = 0}^{2} c[n] y[k-n] = c[0] y[k] + c[1] y[k-1] + c[2]y[k-2]
$$

seja ainda o filtro dado na forma vetorial por

$$
c[k] = [c_0,c_1,c_2]
$$

finalmente obtemos

$$
x[k] = y[k] \ast h[k] = c_0 \ y[k] + c_1 \ y[k-1] + c_2 \ y[k-2]
$$

Os coeficientes do filtro ser√£o previamente armazenados nos registradores e ser√£o usados na opera√ß√£o de filtragem.

---

### Somador de n bits
Utilizando o componente somador completo de 1 bit, √© poss√≠vel, cascateando n somadores em s√©rie, fazer um somador justamente de n bits, que nesse caso \(n = 10\), como √© mostrado abaixo:

![Esquem√°tico do Somador de n Bits](figuras/Somador_n_bits.png)

_Figura 2: Esquem√°tico do Somador de n Bits_

---

### Multiplicador de 8 bits
O circuito multiplicador √© obtido de forma parecida, sua express√£o l√≥gica pode ser consultada no livro do Vahid [1], e √© mostrado seu esquem√°tico na figura abaixo.

![Esquem√°tico do multiplicador de 4 bits](figuras/Multiplicador_vahid.png)

_Figura 3: Esquem√°tico do multiplicador de 4 bits_

O multiplicador de 4 bits resulta em uma sa√≠da de at√© 8 bits, ent√£o podemos us√°-lo no nosso projeto, fazendo a multiplica√ß√£o apenas entre os bits menos significativos, e para garantir um intervalo de representa√ß√£o entre 0 e 1024, podemos ainda expandir para um multiplicador de 5 bits, cujas express√µes l√≥gicas s√£o obtidas abaixo:

| A‚ÇÑ | A‚ÇÉ | A‚ÇÇ | A‚ÇÅ | A‚ÇÄ |   |   |   |   |
|----|----|----|----|----|---|---|---|---|
| √ó B‚ÇÑ | B‚ÇÉ | B‚ÇÇ | B‚ÇÅ | B‚ÇÄ |   |   |   |   |
|     |     |     |     | B‚ÇÄA‚ÇÑ | B‚ÇÄA‚ÇÉ | B‚ÇÄA‚ÇÇ | B‚ÇÄA‚ÇÅ | B‚ÇÄA‚ÇÄ |
|     |     |     | B‚ÇÅA‚ÇÑ | B‚ÇÅA‚ÇÉ | B‚ÇÅA‚ÇÇ | B‚ÇÅA‚ÇÅ | B‚ÇÅA‚ÇÄ |   |
|     |     | B‚ÇÇA‚ÇÑ | B‚ÇÇA‚ÇÉ | B‚ÇÇA‚ÇÇ | B‚ÇÇA‚ÇÅ | B‚ÇÇA‚ÇÄ |   |   |
|     | B‚ÇÉA‚ÇÑ | B‚ÇÉA‚ÇÉ | B‚ÇÉA‚ÇÇ | B‚ÇÉA‚ÇÅ | B‚ÇÉA‚ÇÄ |   |   |   |
| B‚ÇÑA‚ÇÑ | B‚ÇÑA‚ÇÉ | B‚ÇÑA‚ÇÇ | B‚ÇÑA‚ÇÅ | B‚ÇÑA‚ÇÄ |   |   |   |   |

Produtos parciais corretamente alinhados e ordenados para multiplica√ß√£o bin√°ria de 5 bits.

---

Agora temos as express√µes para cada bit de sa√≠da do resultado da multiplica√ß√£o:

\begin{cases}
P_0 = A_0B_0 \\  
P_1 = A_1B_0 + A_0B_1 \\  
P_2 = A_2B_0 + A_1B_1 + A_0B_2 \\  
P_3 = A_3B_0 + A_2B_1 + A_1B_2 + A_0B_3 \\  
P_4 = A_0B_4 + A_3B_1 + A_2B_2 + A_1B_3 + A_4B_0 \\  
P_5 = A_3B_2 + A_2B_3 + A_4B_1 \\  
P_6 = A_4B_2 + A_3B_3 + A_2B_4 \\  
P_7 = A_4B_3 + A_3B_4 \\  
P_8 = A_4B_4 \\  
\end{cases}

Por√©m as somas representadas nesses bits de sa√≠da precisam ser feitas utilizando somadores completos, e n√£o por portas OR, pois podem carregar informa√ß√£o de carry in e carry out.

---

### Registrador de Carga Paralela
![Registrador de Carga Paralela](figuras/reg.png)

_Figura 4: Registrador de Carga Paralela_

---

### Codificador 2x4 com Enable
| e‚Çô | s1 | s0 | d3 | d2 | d1 | d0 |
|----|----|----|----|----|----|----|
| 1  | 0  | 0  | 0  | 0  | 0  | 1  |
| 1  | 0  | 1  | 0  | 0  | 1  | 0  |
| 1  | 1  | 0  | 0  | 1  | 0  | 0  |
| 1  | 1  | 1  | 1  | 0  | 0  | 0  |

$$
\begin{cases}
d_0 = e_n \cdot s_1' \cdot s_0' \\
d_1 = e_n \cdot s_1' \cdot s_0 \\
d_2 = e_n \cdot s_1 \cdot s_0' \\
d_3 = e_n \cdot s_1 \cdot s_0
\end{cases}
$$

---

### Conversor BIN‚ÜíBCD de 4 D√≠gitos
$$
10000\ 00000_{bin} = 0101\ 0001\ 0010_{BCD} = 512_{decimal}
$$

Algoritmo **Double Dabble** utilizado para convers√£o bin√°rio ‚Üí BCD.

---

### Display de 7 Segmentos
| Decimal | A | B | C | D | a | b | c | d | e | f | g |
|----------|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |


\begin{cases}
$$
a = A + A'C +B'D' + BD \\
b = A + C'D' + CD + A'B' \\
c = A + BD' + CD + C' \\
d = A + B'C'D' + CD' + A'B'C + BC'D \\
e = B'C'D' + AC + AB + CD' \\
f = A + C'D' + BD' + BC' \\
g = A + B + C
$$
\end{cases}


---

## Materiais e M√©todos

### Materiais
| Componente | Quantidade |
|-------------|-------------|
| FPGA Cyclone II | 1 |

---

### M√©todos

Foram testadas tr√™s configura√ß√µes de filtros: **m√©dia m√≥vel**, **diferenciador** e **acumulador**.  
(segue o texto original completo‚Ä¶)

---

### Simula√ß√£o no ModelSIM

| Tempo (ns) | Sinal | Valor |
|-------------|--------|-------|
| 0.00 | clk | Pulso peri√≥dico (0 ‚Üí 1 a cada 0.125 ns) |
| 0.00 | clr_r | 1 |
| 0.00 | en_cod | 0 |
| 0.00 | ld_r | 0 |
| 0.00 | ld_out | 1 |
| 0.05 | clr_r | 0 |
| 0.10 | s_cod | "00" |
| 0.10 | en_cod | 1 |
| 0.10 | c | "0001" |
| 0.15 | en_cod | 0 |
| 0.30 | s_cod | "01" |
| 0.30 | en_cod | 1 |
| 0.30 | c | "0001" |
| 0.40 | en_cod | 0 |
| 0.50 | s_cod | "10" |
| 0.50 | en_cod | 1 |
| 0.50 | c | "0001" |
| 0.65 | en_cod | 0 |
| 0.80 | y | "0001" |
| 0.80 | ld_r | 1 |
| 1.10 | y | "0010" |
| 1.10 | ld_r | 1 |


Para afim de simular um filtro acumulador, como visto na se√ß√£o de m√©todos, para comparar o resultado obtido.

Assim ent√£o, foi poss√≠vel ver que, ap√≥s definir todos os coeficientes, e colocando como entrada o sinal  
$y[k] = [0,1,2,2,2,2,2,\ldots]$,  
em cinco ciclos de clock, foi poss√≠vel ver que o resultado final onde se estabilizou foi de  
$F[k] = 6$,  
que √© um valor coerente para a soma est√°vel quando $y[k] = 2$, tudo de acordo com a simula√ß√£o em MATLAB mostrada na figura abaixo.  

A sa√≠da filtrada  
$F[k] = [0,1,2,3,5,6,6,6,\ldots]$  
em fun√ß√£o do tempo √© marcada em vermelho na figura abaixo:

![Simula√ß√£o no Modelsim: Sa√≠da Filtrada](figuras/sim_modelsim_1.png)  
_Figura: Simula√ß√£o no Modelsim ‚Äî Sa√≠da Filtrada_

---

Os c√≥digos VHDL desenvolvidos para o projeto est√£o dispon√≠veis no GitHub:

üîó [https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digitais/tree/main/Projeto6](https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digitais/tree/main/Projeto6)

---

## Implementa√ß√£o na FPGA

Foi ent√£o realizada a simula√ß√£o na FPGA, onde os pinos foram mapeados de acordo com a imagem **Figura Filtro_FIR**, e come√ßamos definindo os coeficientes do filtro, com os seguintes comandos:

\begin{cases}
    c_{0,1,2} = SW[11:8]  \rightarrow 0001 \\
    s_{cod} = SW[17:16] \rightarrow 00 \\
    en_{cod} = SW[12] \rightarrow 1 \\
    c_{0,1,2} = SW[11:8] \rightarrow 0001 \\
    s_{cod} = SW[17:16] \rightarrow 01 \\
    en_{cod} = SW[12] \rightarrow 1 \\
    c_{0,1,2} = SW[11:8] \rightarrow 0001 \\
    s_{cod} = SW[17:16] \rightarrow 10 \\
    en_{cod} = SW[12] \rightarrow 1 \\
\end{cases}

depois de definir todos os coeficientes como sendo $c[k] = 1$, finalmente colocamos a entrada $y[k]$ e a carregamos, por fim carregando a sa√≠da

\begin{cases}
    y  = SW[7:4] \rightarrow 0001 \\
    ld_r SW[13] \rightarrow 1 \\
    ld_{out} = SW[14] \rightarrow 1 \\
    y  = SW[7:4] \rightarrow 0010 \\
\end{cases}


Ent√£o o sinal $y[k]$ ficou:

$$
y[k] = [0,0,0,1,2,2,2,2,2,2]
$$

Por fim, foi poss√≠vel ver que a sa√≠da seguiu o padr√£o crescente esperado, se estabilizando em $6$, de modo que:

$$
F[k] = [0,1,3,5,6,6,6,6,6,6]
$$

Essa implementa√ß√£o √© mostrada nas figuras a seguir:

![Implementa√ß√£o na FPGA: Instante 1](figuras/sim_fpga_1.jpeg)  
_Figura: Implementa√ß√£o na FPGA ‚Äî Instante 1_

![Implementa√ß√£o na FPGA: Instante 2](figuras/sim_fpga_2.jpeg)  
_Figura: Implementa√ß√£o na FPGA ‚Äî Instante 2_

E a implementa√ß√£o foi validada com o professor.

---

## Conclus√£o

O quinto projeto foi testado com sucesso, tanto na simula√ß√£o temporal no Modelsim quanto na FPGA, com o funcionamento confirmado pelo professor. Assim, foi implementado o filtro FIR digital.
