  I 
摘要： 
關鍵詞：LED 背光源、色序控制法、無彩色濾光片、色分離 
 
傳統的彩色液晶顯示器結合液晶,彩色濾光片與 CCFL 背光源。此種傳統液晶顯示器的
缺點為光效率低與功率損耗高。色序控制法以 LED 為背光源於液晶層後方，以不同的時序
來表現顏色故不需要彩色濾光片。因此,我們提出高效率整合型背光模組來增進光效率與降
低功率損耗。 
高效率整合型面板光源具有亮度高，功率低，厚度薄，重量輕，整合度高和高光效率
等特點，為了實現這樣的先進系統，需要整合顯示與電路設計的技術，始能完成。本計畫
包含光學、電路二個領域來提昇平面顯示器效能及整合度。這個新穎整合型面板光源結合
高效率 LED 背光源與色序法電路技術，新穎的背光板結合 LED 光源於高反射率光學腔
(Optical cavity)中。LED 光源具有優異的色彩表現能力與低功率之優點，配合色序法
(color sequential)技術，不需使用彩色濾光片(Color filter)便能提升兩倍的光效率更
有更大的色域範圍，以提升 TFT-LCD 彩色的表現能力。本計畫研究新穎高效能面板光源，
配合驅動技術，以符合高亮度低功率的需求，而達成高整合功能於平面顯示器的目標。 
 
Abstract: 
Keywords：LED backlight、Color sequential、Color filter less、Color breakup 
 
Color representation in a conventional color liquid crystal display (LCD) is combination of 
liquid crystal cells, micro color filters on each pixel, and a white backlight. The disadvantage of 
conventional LCD is low optical efficiency and high power consumption. A color sequential 
LCD reproduces each primary color component in a time sequence using LED backlights and a 
fast response liquid crystal cell without color filters. Therefore we purpose a high efficiency 
integrated backlight system to increase optical efficiency and reduce power consumption. 
 High efficiency integrated backlight has advantages of high brightness, low power 
consumption, thin thickness, light weight, high integration, and high optical efficiency. To realize 
such an advanced system, the integrated effort of the progressive techniques in displays and 
circuit design are essential. This project contains the optical and electronic domains to enhance 
the performance of flat displays and to increase integration level. This novel integrated backlight 
concept incorporates a high efficiency LED backlight and color sequential circuit technology for 
impulse-type display. LED light sources are integrated into a high reflectivity optical cavity. We 
can expect that using LED as the light sources gives advantages in terms of color performance 
and low power requirements. Without color filters, color sequential technology can more than 
double optical efficiency. The novel high efficient light source with the corresponding color 
sequential driving scheme is investigated for high brightness and low power consumption. This 
High efficiency integrated backlight will be pursued for being greatly integrated functions of the 
flat panel display. 
  3 
1. 前言 
平面顯示器產業不斷蓬勃發展。台灣加入 TFT-LCD 量產行列以來，由於具有接近 IT 市
場、可降低生產成本，並具有彈性化經營管理等優勢。但在關鍵技術的研發上仍需進一步
提升才能維持市場競爭的優勢。現今 TFT-LCD 僅有不到 10%的光效率，提升光效率並降低
功率損耗便成現階段 TFT-LCD 研究的重要課題。本子計畫便是以提升顯示器光效能、降低
功率損耗達成降低成本為目標，開發新穎的高效能整合型面板光源。 
現行背光模組的技術，仍以 CCFL 光源為主，其缺點為厚度大、工作溫度高、操作電壓
達數百伏特、光譜分布範圍受限制等。厚度是造成螢幕輕量化的阻礙，工作溫度高會影響
顯示品質與使用壽命，光譜分布範圍不夠廣，將使得螢幕的色再現能力受到限制。操作電
壓高增加功率消耗並降低螢幕壽命。在此提出以 LED 作為替代光源，LED 的優點具有使用
壽命長，低功率， 3-15V 的低操作電壓，此外，LED 具有高色純度優點和較寬的彩色反差
係數(color gamut)特性，以及較高的色階顯示能力和可調白點(tunable white point )
等優點。若將 LED 光源與 optical cavity 結合成面板光源，這種整合型面板光源具有 TFT
製程相容特性，可將背光模組整合在顯示器製程當中，更能突顯其輕、薄的優點。 
彩色濾光片為 TFT-LCD 最大光功率損耗元件，彩色濾光片會損耗至少 66%的光能量，
加上偏光板後使得整體光效率僅有不到 10%。因此，彩色濾光片是 TFT-LCD 低光效率的最
大因素，同時還影響面板的色彩顯示品質，現今 LCD 在顏色表現能力上較 CRT 弱，是受限
於彩色濾光片結合 CCFL 光源後光譜線較窄的原因。若將光源以 LED 取代 CCFL 便可以達到
較佳的色純度與彩色反差係數。增加彩色濾光片透光率的最佳方法是不使用彩色濾光片，
搭配色序法驅動技術不需使用彩色濾光片能達成高光效率及更大的色域範圍(>125% NTSC
色域)目的。 
色序法液晶顯示器(Field Sequential Color Liquid Crystal Display， FSC-LCD)
技術，利用人眼視覺暫留，使用時間混色的方法，獨立連續開關 R、G、B 之三個單色的光
源，得到全彩的影像，不僅能改善傳統液晶顯示技術的發展瓶頸，進而提升系統色域及飽
和度、降低材料成本等，甚至更能大幅提高顯示面板的電光轉換效能。然而在 FSC-LCD 中
有個潛存的影像缺陷－色分離(Color Breakup, CBU)現象。若人眼與影像有相對的移動，
由於同一畫面的 R、G、B 子畫面投射在人眼視網膜的位置不同，會產生邊緣原色錯開的現
象。色分離現象將影響此顯示器成像品質的優劣，若能有效抑制色分離現象，將是決定
FSC-LCD 是否能取代傳統型液晶顯示器的重要關鍵。 
本計畫中，提出“高效率整合型面板光源”的前瞻觀念性構想，為了在改善現行顯示
器面板光源效率偏低的問題而提出高效率整合型面板光源，目的在提升發光效率，達成無
需使用彩色濾光片的背光模組。結合顯示技術與電子元件系統的研究專家，共同開發所需
之具有具有優異光電特性的前瞻技術。此外，研究抑制色序法在液晶顯示器螢幕之色分離
現象成因，並提出受限於液晶反應時間下，可有效抑制色分離現象之方法。其研發的重點
除了強調高光效率及背光模組系統整合外，並著眼於建立完整橢圓錐光量測系統包含光學
特性分析、光學模組軟體、製程整合及驅動電路技術，以期能在研發完成後，藉由適當的
擴散機制，順利移轉產業界，提昇我國技術水準，衍生更具附加價值的新型顯示系統。 
 
 
  5 
只有一種顏色的 LED 晶片；三色的封裝內有三個不同顏色的晶片。以混成白光的效果而言，
以三色的封裝為佳，然而價格較高與整體封裝較大，是其缺點，較不利於 optical cavity
整合。 
±20∘
 
[圖一] (a) 邊射型 LED     (b)其光場示意圖 
 
在 optical cavity 的發展，主要有直下陣列排列 LED 和側邊陣列排列 LED 兩種。直下
型排列 LED，如[圖二](a)，將 LED 排列於出光面之下，優點是無須額外的導光板的設計，
可減輕整體背光模組的重量，缺點是需要較厚的模組厚度來達到均勻混光的效果。側邊陣
列排列 LED，如[圖二](b)，與傳統 CCFL 背光模組非常類似，光源在面板側邊，光進入導
光板並由擴散點導出光，優點是可在較薄的模組厚度就達到可接受的均勻度，缺點是導光
板增加了模組的重量。 
 
[圖二] (a) 直下陣列排列 LED              (b) 側邊陣列排列 LED 
在尺寸上的朝向大型化面板發展，在亮度與均勻度的考慮下，百顆以上的 LED 被放在
同一個面板中，以目前的技術而言，其散熱與功率消耗問題相當嚴重。因此，如何有效提
高光效率是極為重要的，提升光效率的優點可減少 LED 使用量，同時減少功率消耗。色序
法控制技術不需低效率的彩色濾光片，可有效提升光效率。其技術是控制 LED 光源依照
RGBRGB…的順序快速的重複作開關動作，當需紅色像素時紅色 LED 發光而綠色、藍色 LED
則關閉。控制遮光、通過的時間比例便可實現全彩化。 
色序法液晶顯示器(Field Sequential Color Liquid Crystal Display， FSC-LCD)
技術原理是利用三原色在人眼視覺暫留的時間內，將所提供的光刺激累加而得到彩色的圖
像。雖然相較於目前其它的顯示技術具有更好的顯色特性，但色分離現象(Color Breakup, 
CBU)，此缺陷會降低顯示器的影像品質，在長時間觀看下，亦可能造成眼睛疲勞，是一個
不可忽視的現象。此色分離(CBU)現象發生於影像與人眼有相對運動時，人眼移動速度不同
於顯示器的響應速度，將會使影像各原色在視網膜上造成錯位，如圖三所示。 
  7 
色分離現象在 FSC-LCD 中，在顯示應答速率有限的情況下，只能設法令色分離效應盡
量不被觀察者所感知。目前最多採用解決色分離現象的技術大多為提高顯示器的更新頻
率，如上述之前二種方法，但受限於液晶的反應時間，提高更新頻率有一定之極限。此外
動態補償方法，若眼睛與移動物體產生反向的運動，則會導致更嚴重的色分離現象發生。 
4. 研究方法 
本計畫將由背光模組建立，進而搭配液晶模組，來驗證提出之色序法顯示器優勢和有
效抑制其色分離現象的方法。在傳統液晶顯示器的結構圖如圖五。設由背光源出來的光通
量為 100％，由圖五可看出光效率損失最多之處為偏光片（損失>50％）以及彩色濾光片（損
失 67％）。因此吾人針對此二損耗提出解決方案：以色序法取代濾光片，及以次波長光柵
取代偏光片。此外，以 LED 做為光源還具備較大色域之優點；於背光模組之導光板上，吾
人將再加上微光學元件的設計，還可達到高均勻度的效果。簡言之，吾人提出的高效率背
光模組(如圖六所示)係以彩色 LED（RGB-LED）做為背光源，搭配色序法、微光學元件、次
波長光柵元件，以取代濾光片及偏光片，並具備高均勻度及大色域等優點。 
 
 
 
 
 
 
 
 
 
 
 
[圖五] 傳統液晶顯示器架構圖 
 
 
 
 
 
 
 
 
 
 
 
[圖六] 高效率背光模組示意圖 
 
分析傳統以 CCFL 做為背光源之液晶顯示器，可知當背光源提供 8500 nits 的亮度時，
Sub-wavelength grating
LED Backlight
P-ray
P-ray
S-ray
Micro Optics
Full color
Color sequential
RGB-LED
DBEF-D
BEF-III
Diffuser plate
Reflector
CCFL
100%
Flux
~40%
~34%
~11%
~10%
Polarizer
LC
Polarizer
Color filter
Diffuser lower
  9 
 
 
 
 
 
 
 
 
 
[圖九] 具備次波長光柵的背光模組 
 
此法採電子束直寫的技術定義光柵，在製作大尺寸時將會費時且高成本，故我們再提
出以奈米轉印（Nano-imprint technology）技術製作大尺寸次波長光柵偏光片之方法。 
奈米轉印技術可達之線寬約為 10 nm 左右之等級，除可滿足次波長光柵之需求外，還
有：轉印速度快、量產成本低等優勢。其技術關鍵在於「模仁結構的精密製作」。傳統上是
以電子束微影直寫、X 光微影或離子束微影技術等方式製作模仁，但以這些方法製作大尺
寸模仁將十分耗時且昂貴。針對此關鍵的奈米模仁製作，我們改以目前成熟之濺鍍技術
(Sputtering)來定義奈米線寬，方式如下：採用濺鍍法交錯鍍上百層奈米厚度的鋁膜及氧
化層膜，再以疊合或其他方式增厚層數，並以蝕刻使模仁成型（如圖十所示）。 
 
 
 
 
 
 
 
 
 
 
 
 
 
[圖十] 奈米模仁製程一:濺鍍疊合法 
 
 
 
此外，雷射刻板技術之提升也可望成為新的模仁製作方式。其方法如下: 以雷射刻板
技術定義出母模，再以射出成型法做出 PC 材質的模仁，如圖十一所示。對於大尺寸模仁而
言，雷射刻板速度遠比電子束直寫快且價廉，故此法可望快速製作奈米光柵母模。因此吾
人亦採用雷射刻板法，試驗週期為 400 nm 之奈米模仁。此技術之關鍵在於雷射刻寫的線寬； 
layer thickness:50nm
sputtering
Stacking the film etching
Al
SiO2
Polishing
Si
  11 
(a) 人眼追跡移動的白 bar               (b) CFA 法示意圖 
 
 
 
(c) 使用 CFA法時，人眼追跡物體的積分路徑 
[圖十三] CFA法的分析 
 
 
 
 
[圖十四] 連續三個 frame人眼追跡白 bar之視網膜成像說明 
 
然而此種方法有一缺點，當綠色子場頻率低於 50Hz 時，由圖十三(b)可知，此法的綠
色子色場出現頻率約為 36Hz (小於 50Hz)，人眼將會察覺到畫面有閃爍(flicker)的現象存
在，於是吾人提出四個子色場的排序方式，利用三個連續的 frame，分別為 RGBR，GBRG，
BRGB。此法綠色子色場出現頻率為 80Hz，如圖十五。此新方式能避免閃爍現象發生，同時
消除色分離現象。 
 
 
  13
 
[圖十六] 架構設計流程圖 
 
5. 結果與討論 
將所設計的 5.6 吋平台進行驗證，結果如圖十七之表列。使用色序法時的 RGB duty 
cycle 分別為 21％、19％、32％，可提供亮度為 2740 nits，LED 所耗光率為 7.24W，加上
電路上的能量損耗，總功率為 9.05W。因此，LED 之電能與亮度轉換能力為 378 nits/W。
比較我們所設計之 5.6 吋背光模組的實驗結果(三角點) 和 LuxeonTM網站提供的分析圖(圖
十七之方點)，兩者的轉換能力相近；據此預測:當我們的設計延伸至 37 吋背光模組時，其
轉換能力約為 40 nits/W。換言之，應用所設計之背光模組於 37 吋時，若要提供 2800 nits
之光亮度(大於前述之 2650 nits，以確保優於傳統 CCFL 背光模組提供 8500 nits 時之效
能)，所需 LED 功率為 70W，再加上電路耗功，總需功率為 88W，小於 90W。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
[圖十七] 實驗結果之數據、規格及 LuxeonTM之電能與亮度轉換能力分析圖 
5 10 15 20 25 30 35 40
0
100
200
300
400
500
B
ri
g
h
tn
e
s
s
 e
ff
ic
a
c
y
 (
n
it
s
/W
)
Screen Size ( inch )
Efficacy can be derived to 40 nits/W@37”. 
B/L of 2800 nits* requires 70W LED power (88W total power**).
378 nits/W @ 5.6”
measurement
40 nits/W@ 37”
* spec. 1/3 of 8500 nits **Driver efficiency 80%
from LuxeonTM website
2740 nitsBrightness
9.05 WTotal power
80 %driver efficiency
7.24 WSource only power
378 nits/WEfficacy
5 cmCavity thickness
(21%, 19%, 32%)RGB duty
180 HzFrame rate
Diffuser, BEFIII, DBEF-Dfilms
(0.312, 0.330)CIE white
12R 24G 12B5.6”
  15
[圖二十] 雷射刻板法製作之模仁 SEM 圖 
 
在搭配背光模組與液晶面板方面，電路上實現的時序圖如圖二十一。寫入畫面資料時
間(tTFT)為 1.2 ms，液晶反應時間(tLC)為 1.0 ms，背光點亮時間(tLED)為 1.9 ms，此為
一個子色場出現的時間(1/240 s)。一個完整的 frame 包含此四個子色場故畫面更新頻率為 
60 Hz。 
 
 
 
 
 
 
 
 
 
 
[圖二十一] 4-CFA 的電路時序圖 
 
在人眼感知測試方面，使用圖十三(a)之移動白 bar 做色分離測試，發現當人眼追跡著移動
中的白 bar，感知的成像將如圖二十二(a)所示，影像邊緣將無色分離現象，取代的是輝度
不同的結果。另外我們以同樣的畫面點亮了基本型 RGB 色序法液晶顯示器作比較，以人眼
追跡著移動中的白 bar，感知的成像將如圖二十二(b)所示，感知的影像邊緣色差程度明顯。
此實驗結果皆與先前的預測情況相同。表二為使用 CFA 法及傳統驅動法比較人眼感知移動
物體色差寬度的比較結果，使用 CFA 補償方法皆無色差現象，而移動物體速度愈快，其 blur
的寬度會越大。 
 
 
        
(a)                                              (b) 
[圖二十二] (a) 使用色場補償方式之影像結果(b)傳統驅動色序法之影像結果 
 
[表二] 使用 CFA法及傳統驅動法比較人眼感知移動物體色差寬度 
RGB  (n frame) RGB  (n+1 frame)
n-1 frame n frame
Vsync
Parallel
Data in
Data 
addressing 
timing
Backlight
timing
n+1 frame
t LCt TFT t LED
t
  17
of Color Break-Up for Design Field-Sequential LCDs”, Society for Information 
Display (SID), pp 338~341, (2007). 
(5) Y.T. Hsu, F.C. Lin, C.H. Chen, Y.P. Huang, and H.P.D. Shieh, “Drive and Control 
Circuitry of OCB Field-Sequential Color LCD with High Data Rate”, International 
Display Manufacturing Conference (IDMC), pp.435-438, (2007). 
(6) Y.T. Hsu, F.C. Lin, C.H. Chen, Y.P. Huang, and H.P.D. Shieh, “A Field Sequential 
Color LCD Based on Color Field Arrangement for Color Breakup and Flicker 
Reduction”, International Display Workshop (IDW), (2007). 
 
已申請之專利 
以色彩安排補償(4-CFA)來抑制色分離的方式已申請專利中 
已獲得之獎項 
由交大顯示所謝漢萍教授指導之研究團隊，2005 年以“高效率色序驅動法搭配次波長光
柵偏光片之 LED 背光模組”的研究成果，獲得第一屆友達獎，為產學合作實作競賽的首獎。 
 
 
 
 
 
 
 
  19
 
（一） 計畫中文摘要。 
 
智慧型面板具有亮度高，功率低，厚度薄，重量輕，反應時間快，整合度高，信賴性
高，畫面品質佳的特點，為了實現這樣的先進系統，除了各領域的前瞻研究外，更需高整
合性地結合顯示與半導體的先進技術，始能完成。本計畫配合液晶、光源、製程、元件等
方面的各子計畫，以提昇平面顯示器特性及增加整合度的方式，整體性地研究智慧型面板
的相關課題。本計畫研究與新型快速多穩態液晶與平面型光源所配合的驅動技術，以符合
高亮度低功率的需求，並研究基於定位晶粒控制技術及新型元件的面板設計技術，而達成
完成高整合功能的目標。 
除了上述配合整合性課題的研究之外，本計畫特別著重具變動容許的設計能力，面對
元件的變動性無法完全消除的現有狀況，從事”變動性模擬”與”抗變動性電路”的研究，一
方面，建立所需的電路模擬技術，以在設計階段即可掌握所設計的電路在元件特性不同時
的功能表現；另一方面，以新的觀念設計高變動容許度的電路，即使電路在元件特性有所
變動的情況下，仍能具有良好的功能表現。還有，基於智慧型面板的高整合度及複雜性，
本計畫亦將對其內建電路測試的課題加以研究。 
 
（二）   計畫英文摘要。 
  
Smart panel has merits of high brightness, low power consumption, thin thickness, light 
weight, fast response, high integration, high reliability, and good image quality. To realize such an 
advanced system, the integrated effort of the progressive techniques in displays and 
semiconductors are essential. This project cooperates with those subprojects in both the optical 
and electronic domains and areas of liquid crystal, light source and optics, process, and device. 
The related issues about smart panel are studied as a whole by enhancing the features of flat 
displays and increasing the level of integration. The corresponding driving scheme for the novel 
type fast multi-stable liquid crystal and the high efficient light source are investigated for high 
brightness and low power consumption. The panel design skills based on the techniques of 
controlling and positioning grain size and the novel devices will be pursued for being highly 
integrated functions of the smart panel. 
In addition to the research for integral issues above, this project emphasize on the design 
capabilities for variation. To face the current situation that the variations of device characteristics 
can not be eliminated, this project dedicates to the studies of “simulation for variation” and 
“circuit for simulation”. For the former topic, it is to establish the required circuit simulation 
  21
 
[圖一] 不同位置的 LTPS-TFT，通道中晶粒結構的不同，元件特性也會跟著不同 
 
 
 
[圖二] (a)一般製程之不同的 LTPS-TFT特性變動，(b)利用氧電漿處理(O2 plasma treatment)
和高壓退火(High pressure annealing, HPA) 改善製程條件，只減少而無法完全消除特性變動 
 
B. 文獻探討 : 
 
在目前的文獻中，由元件模型方面的論文來看[4~9]，論文著重在對元件物理的探討，
以推導最符合實際元件特性的解析性公式組和參數值，其論文建立的基礎，僅為單一個元
件的特性，如[圖三]所示，即使其理論值與實際量測值的符合度再高．也不過只能代表該單
一元件特性，而無法代表以相同製程一起製作出來的所有元件特性。 
另外，由元件特性改善方面的論文來看，大都是針對元件整體特性的提昇技術[10~13]，
僅有少數論文特別對元件的變動有所著墨；而有許多製程方面的研究計畫企圖以形成單晶
通道之 LTPS-TFT來徹底解決元件變動的問題，但以目前的研究狀況，即使晶粒愈做愈大，
仍無法完全解決問題，反而形成的晶粒大，其元件變動也隨之變大，固然，一方面可以寄
望子計畫三的研究來解決這樣的問題，但同時可由設計面著手來克服此一課題。 
  23
變動 
課題 
Site-to-Site 
Uniformity 
Lot-to-Lot 
Reproducibility 
Time-to-Time 
Reliability 
Fab-to-Fab 
Portability 
說明 
元 件 特
性 
隨機變動，如晶
粒界面 
同向變動，如厚
度，佈植量 
直流或交流操
作後劣化 
製程不同之同
質/差異性 
需建立資
料庫 
CFV 重新設計靠相
鄰元件不變動
的 電 路 ， 如
current mirror, 
OP 等 
評估電路特性
變 動 量 ， 如
delay, power等 
評估電路特性
壽命，並設計上
避免劣化操作
條件 
建立設計因應
製程不同而調
整的相關技術
與知識 
針對電路
功能區塊
個別探討 
SFV 利 用 Monte 
Carlo 模擬技巧
進行評估，建立
所需模擬技術 
利用 Corner case
模擬技巧進行
評估，建立所需
模擬技術 
利用 iteration 模
擬技巧進行評
估，建立所需模
擬技術 
建立模擬因應
製程不同而調
整的相關技術
與知識 
需 商 用
SPICE 廠
商配合 
MFV 建立充分代表
元件隨機變動
的模型 
建立充分代表
元件同向變動
的模型 
建立充分代表
元件操作變動
的模型 
建立因應製程
不同而調整的
模型 
RPI 模型
可能無法
充分代表 
EFV 分析元件隨機
變動的模型參
數之分佈，並探
討其物理意義 
分析元件同向
變動的模型參
數之分佈，並探
討其物理意義 
分析元件操作
變動的模型參
數之分佈，並探
討其物理意義 
建立共通型參
數萃取程序 
基於 RPI
模型 
[表一] Design for variation整體研究方向及重點內容 
 
此外，在電路內建之後，功能因整合度提高而更加複雜，如同 System on Chip (SoC)一
般，需特別考慮測試問題，此即為”Design for testing”的觀念，因此，本計畫在電路設計的
同時，亦需對其測試理論及方法加以研究。 
另外，由於本計畫為整合型計畫的子計畫之一，需配合子計畫一與二，研究新型液晶
及光源之驅動方法，研究該方法在內建電路中實現的可行性，並配合子計畫三，提出明確
元件需求，評估所研發之新型元件的電路應用可行性。 
 
◆參考文獻： 
1. S. Higashi, D. Abe, K. Miyashita, T. Kawamura, S. Inoue, and T. Shimoda, “Invited Paper: 
Interface – The Key to High-Performance Poly-Si TFT Fabrication,” in Proc. of the 2003 
Society Information Display (SID), pp1302-1305, (2003). 
2. M. Kimura, S. Inoue, T. Shimoda, and T. Eguchi, “Dependence of polycrystalline silicon 
thin-film transistor characteristics on the grain-boundary location,” J. Appl. Phys., vol. 89, pp. 
596-600, (2001). 
3. Y. H. Jung, J. M. Yoon, M. S. Yang, W. K. Park, H. S. Soh, H. S. Cho, A. B. Limanov, and J. 
S. Im, “The dependence of poly-Si TFT characteristics on the relative misorientation between 
grain boundaries and the active channel,” Mat. Res. Soc. Symp. Proc., vol. 621, 
Q9.14.1-Q9.14.6, (2000).  
4. Y. Byun, M. Shur, M. Hack, and K. Lee, "New Analytical Poly-Silicon Thin-Film Transistor 
  25
Temperature CMOS Polysilicon TFT Operational Amplifiers,” Electronics Letters, vol. 29, no. 
1, pp.38-40, (1993). 
19. C.-W. Lu, “A Low Power High Speed Class-AB Buffer Amplifier for Flat Panel Display 
Signal Driver Application,” in Proc. of the 2002 Society Information Display (SID), pp. 
281-283 (2002). 
20. N. D. Young, et al., “Hot carrier degradation in low temperature processed polycrystalline 
silicon thin film transistors”, Semiconductor Science and Technology, Vol. 7, No. 9, pp. 
1183-1188, 1992. 
21. J. R. Ayres, et al., “Hot carrier effects in devices and circuits formed from poly-Si”, IEE 
Proceedings: Circuits Devices and Systems, Vol. 141, No. 1, pp. 38-44, 1994. 
22. N. D. Young, et al., “Negative gate bias instability in polycrystalline silicon TFT's”, IEEE 
Trans. on Electron Devices, Vol. 42, No. 9, pp. 1623-1627, 1995. 
23. Y. Uraoka, et al., “New degradation phenomenon in wide channel poly-Si TFTs fabricated by 
low temperature process”, Technical Digest – Int’l. Electron Devices Meeting, pp. 781-784, 
1996. 
24. Y. Uraoka, et al., “Analysis of threshold voltage shift caused by bias stress in low temperature 
poly-Si TFTs”, Technical Digest - Int’l. Electron Devices Meeting, pp. 527-530, 1997. 
25. J. R. Ayres, et al., “Analysis of drain field and hot carrier stability of poly-Si thin film 
transistors”, Jap. J. of Appl. Phys. Part 1: Regular Papers & Short Notes & Review Papers, 
Vol. 37, No. 4A, pp. 1801-1808, 1998. 
26. A. T. Krishnan, et al., “Off-state stress-induced reduction of off-state current in 
polycrystalline silicon thin film transistors”, Annual Proc. - Reliability Physics (Symposium), 
pp. 42-46, 1999. 
27. Y. Uraoka, et al., “Hot carrier effects in low-temperature polysilicon thin-film transistors”, Jap. 
J. of Appl. Phys. Part 1: Regular Papers & Short Notes & Review Papers, Vol. 40, No. 4 B, pp. 
2833-2836, 2001. 
28. S. Inoue, et al., “Analysis of degradation phenomenon caused by self-heating in 
low-temperature-processed polycrystalline silicon thin film transistors”, Jap. J. of Appl. Phys. 
Part Part 1: Regular Papers & Short Notes & Review Papers, Vol. 41, No. 11A, pp. 6313-6319, 
2002. 
29. Y. Uraoka, et al., “Reliability evaluation method of low temperature poly-silicon TFTs using 
dynamic stress”, IEEE Int’l. Conf. on Microelectronic Test Structures, pp. 158-162, 2000. 
30. Y. Uraoka, et al., “Reliability of low temperature poly-silicon TFTs under inverter operation”, 
IEEE Trans. on Electron Devices,Vol. 48, No. 10, pp. 2370-2374, 2001. 
31. Y. Uraoka, et al., “Analysis of reliability in low-temperature poly-Si thin film transistors 
using pico-second time-resolved emission microscope”, Technical Digest – Int’l. Electron 
Devices Meeting, pp. 577-580, 2002. 
32. Y. Uraoka, et al., “Hot carrier effect in low-temperature poly-Si p-ch thin-film transistors 
under dynamic stress”, Jap. J. of Appl. Phys. Part 2: Letters, Vol. 41, No. 1 A/B, pp. L13-L16, 
2002. 
  27
D. 結果與討論 
◆第一年: 
A.首先以相同的製程與尺寸之 TFT 為統計標的，建立元件特性變動(包括電容對電壓
變化及可靠度變化)之資料庫，以作為元件變動量的基礎。 
B.接著將元件變動量資料庫，以統計方式，轉化成以元件模型參數表示，以作為電路
模擬的基礎。 
C.由量測所得的結果發現元件參數確實會隨著距離而有不規則的分佈，但是藉由將臨
近兩元件之參數兩兩相減之後的 micro variation，取其 standard deviation之後發現，
其值並不會隨距離而改變，針對△Mu ˋ△SSˋ△Vth 的分布，以所提出之統計性數
學模型模擬，依據設定出的元件參數組，評估各種基礎電路區塊(function blocks)性
能與元件參數變動的相關性，來判斷出各元件參數對電路區塊特性的衝擊因素，作
為高變動容許度之電路設計的研究基礎。 
 
 結果與建議 
 
 
[圖四] 不同位置在相同玻璃上的臨界電壓分布 
    
 [圖四]為枕木型的 TFT 元件的 layout(枕木型的 TFT 元件的 layout 其元件間距均為
40um，在如此接近的距離內希望能將元件的變動性降到最低)與針對不同位置所萃取出來的
臨界電壓分布，可以發現其特性變動程度並沒 site-to-site 的趨勢，同時整體的變動程度與
各點所萃取出來的平均值及標準差的分佈相似，意味著全部的元件特性的變動是雜亂的。
為了有效的描述及建立元件變動的模型，本計畫先建立了此資料庫。 
為了在實際製作之前充分掌握所設計的電路功能及特性，以 SPICE作電路模擬是當然必
要的。但是，若沒有注意到 LTPS TFT的一個重要特點：元件的變動量，即沒有“正確”的電
路模擬方式為基礎，所模擬出來的結果當然也是不對的。 
在 IC 的經驗中，可將元件的變動分為二類。第一類為宏觀變動(macro variation) : 如閘極
絕緣層的厚度、離子佈植量等等，其特點為元件的變動是同向的，在 LTPS TFT 中情況類
似；第二類為微觀變動(micro variation) : 其特點為元件的變動是隨機的，在 IC 的經驗中是
  29
 
[圖六] 分離宏觀以及微觀參數變動因子示意圖 
 
以△Vth 而言，其分布函數為高斯羅倫茲分佈，而△Mu 則為羅倫茲分佈，由圖表理可發
現，參數的分佈並不會隨著距離的改變而使得其分布函數有所改變。我們可以發現臨限電
壓與載子遷移率的分佈並不是高斯對稱的，其分佈會略為集中於中央，顯示在薄膜電晶體
中，微觀變化將足以主導元件參數整體的分佈行為。 
 
  
       a : peak        
       b :center 
c , d : fitting parameter 
 
 
[圖七-a] 隨距離的不同△Vth的分布依然可以用相同統計性函數描述 
 
 
 
       a : peak 
b :center 
c : fitting parameter 
 
 
[圖七-b] 隨距離的不同△Mu 的分布依然可以用相同統計性函數描述 
 
另外，包括因雷射掃瞄方向（水平、垂直）的晶粒結構的不匹配參數，不匹配參數與低溫
多晶矽薄膜電晶體對的主動區域相關，如[圖八]所示各元件參數之不匹配參數與主動區面
積的相關性。從元件特性來看最差的不匹配因子約為 0.2 (20%不匹配)，而整體約有 0.05 (5% 
= + 
the long-range variation 
Vth 
position 
micro variation 
(The large signal) (The small signal) 
( ) 1
2
2 2
a
y=
x  - b x  - b
1 + d * exp 1 -d *
c c
      
               
2
a
y =
x  -  b
1 + ( )
c
  31
題。有鑑於此，以 Monte Carlo 方式進行之電路模擬效能將會更適合 LTPS 之電路分析。如
[圖十]，我們模擬了 Worst Case 與 Monte Carlo 針對一個 Inverter 電路分析其訊號延遲
之結果比較，結果顯示，若用傳統 IC 之模擬方式套用於 LTPS TFT 時，其分佈區域將會較
Monte Carlo 之模擬結果寬 26%。 
接著我們討論數位區塊單元移位暫存器(shift register)，亦即 sequential 型電路的根
本，如[圖十一]。基本電路架構是由 clock inverter 形式組成的 shift register 靜態電
路。 
 
 
               [圖十] Worst Case 與 Monte Carlo 模擬之訊號延遲比較 
 
 
 
 
 
 
 
 
 
 
 
 
[圖十一] 移位暫存器(shift register) 
CLK 
CLK CLK 
CLK 
CLK 
CLK 
CLK 
CLK 
Vin 
V1 V2 V3 
Vdd Vdd Vdd Vdd 
V20 
20 stages 
  33
VDD=10V
MP5 MP6
MP1 MP2
MN3 MN4
MN7
VSS=0V
Vin
Vout
Vbias=8V
 
[圖十三] OP-Amp-type 單增益緩衝器電路 
 
  LTPS TFT 面臨宏觀變動(macro variation)與微觀變動(micro variation)，在應用的層
面，宏觀變動造成的結果是不同模組之間的差異，具有較大的忍受空間；而微觀變動卻會
直接造成電路性能很大的衝擊。 
 
   [圖十四]單增益緩衝器輸出電壓模擬結果      [圖十五]單增益緩衝器輸出電壓Monte   
     
最後我們利用變動性的分析來討論用低溫多晶矽薄膜電晶體隨耦器型的類比緩衝器的設計
窗口。[圖十六-a]為傳統的隨耦器以及其輸出波形，我們可以觀察到其最後的輸出波形並不
是一個定值常數。接著我們用外接一個主動負載來做模擬如[圖十六-b] 
 
  35
 
[圖十八]當輸入電壓為 4~6 伏特時，傳統的隨耦器外加主動負載於不同的充電時間模擬結果 
 
 
 
 
  37
所做出來的圖形亦可由同一函數描述，以△Vth而言，其分布函數亦為高斯羅倫茲分佈，而
△Mu 亦為羅倫茲分佈，同樣的參數的分佈並不會隨著距離的改變而使得其分布函數有所改
變。 
 我們使用 Monte Carlo 方法模擬與上述所提的方法針對電流鏡與有著 active load之差
動對進行模擬，所使用的電路如[圖二十二]（對應操作 frequency），其模擬結果如[表三]。
圖中之高斯分佈與我們所提出之參數分佈結果相比較:其結果顯示，以往的模擬結果往往錯
估的範圍值較真實狀況來得大許多，在不同的模擬方式下，模擬結果與真實結果的差異性
將會出現差異。 
 
 
 
 
 
 
[圖二十二]所使用的電路結構 
 
IREF 
Io 
M1 M2 
IREF I
o 
VDD 
M1 M2 
M1 M2 
M3 M4 
M5 
M6 
 
VDD 
V in,CM 
IREF 
V in,CM 
Vout 
V in,CM 
M M2 
M3 M4 
M5 M6 
IREF 
VDD 
Vout 
V in,CM 
2
2
2
22
2
11
))
2
()(
2
(
))
2
()(
2
(
)(
)(
th
thgs
th
thgs
thgs
thgsREF
v
vV
v
vV
vv
vv
Io
I
∆−−∆−
∆+−∆+
=
−
−
=
µµ
µµ
µ
µ
)
43
(
)
43
(
2
)
43
(1
545
)
43
(
. m
g
m
g
m
g
m
g
o
r
m
g
m
g
mgm
gorm
g
m
g
CMin
V
outV
CM
A
+
−
≅
++
−−
=
∆
∆
=
  39
 
[圖二十四]元件變動模型的上下限 
 
我們可以在電路中模擬出較好的特性，用這樣的分佈定義參數模擬的結果如[圖二十五]。模
擬結果顯示 105 階環形振盪器微觀變動性操作在 5 與 10 伏特的結果。發現其實際量測的數
據皆座落在模擬的範圍之內，從測試元件粹出的量測數據與模擬結果並無很大的差異，由
此可知這樣的微觀變動性模擬方式是可行的。 
 
[圖二十五]不同操作電壓下的環形振盪器 (a)操作電壓 5 伏特(b)操作電壓 10 伏特 
  41
 
[圖二十八] 實作類比緩衝器電路 
 
傳統習知液晶顯示器之畫素電路中係以單一薄膜電晶體(TFT)作為儲存電容及液晶電
容之開關閥，配合適當的時序控制作逐列掃描動作，然因電容充放電時間限制，訊號掃描
時間將無法有效縮短；運用於色彩序列驅動法(COLOR SEQUENTIAL)時，即會因過長的掃描
時間，及必須停止逐列掃描來切換背光源之限制，造成較差之影像品質。我們提出一個新
的電路用以色彩序列驅動法於新型顯示器。以新穎的電路搭配特別的時序驅動，可縮短顯
示器訊號每次掃描的時間，有效提昇其技術門檻。 
 
以多個 TFT 控制液晶電容,利用時序電路驅動的變化,即可改善顯示器技術上 color 
sequential 的問題。1.可有效縮短掃描時間。2.提出之畫素電路可用以實現色序驅動法之
影像顯示。3.可提高發光效率 4.可降低功率消耗。 
 
解決問題： 
1.本發明藉上述電路設計方法以縮短掃描的時間，亦可達到提高發光效率與降低元件之功
率消耗等功效。 
  43
的時序控制，儲存電容部份依習知方式逐條掃描驅動，而液晶電容則配合另外在適當時間
以電荷轉移方式驅動；先經由第一個輔助 TFT 將液晶電容放電重置至 Reset Source，接者
利用第二個輔助 TFT 將原本在儲存電容中的電荷與液晶電容重新分配，訊號電壓轉寫至液
晶電容。藉上述電路設計方法，可以在色序法驅動下，不需停止逐列掃描來切換背光源，
因此，畫素充電時間與發光時間皆不會縮短，而顯示器可以在更高頻率下操作，提供較佳
的畫面品質。 
 
E. 成果自評 
完成低溫多晶矽薄膜電晶體(LTPS TFT)元件特性變動資料庫之建立及元件變動模型參數之
建立，並依據設定出的元件參數組，以我們由量測數據所提出的統計性數學模型取代先前
所廣泛採用的高斯分佈，評估各種基礎電路區塊(function blocks)性能與元件參數變動的
相關性，來判斷出各元件參數對電路區塊特性的衝擊因素，作為高變動容許度之電路設計
的研究基礎。再者，本計畫特別著重具變動容許的設計能力，面對元件的變動性無法完全
消除的現有狀況，從事”變動性模擬”與”抗變動性電路”的研究，一方面，建立所需的
電路模擬技術，以在設計階段即可掌握所設計的電路在元件特性不同時的功能表現；另一
方面，以新的觀念設計高變動容許度的電路，即使電路在元件特性有所變動的情況下，仍
能具有良好的功能表現。還有，基於智慧型面板的高整合度及複雜性，本計畫亦將對其內
建電路測試的課題加以研究。 
 
F. 已發表之研討會論文 
A. Journal 
1 Ya-Hsiang Tai, Shih-Che Huang, Wan-Ping Chen and Yu-Te Chao, “A Statistical Model for 
Simulating The Effect of LTPS TFT Device Variation for SOP Applications”, IEEE/OSA 
JOURNAL OF DISPLAY TECHNOLOGY,  Accepted, 2007 
2 Ya-Hsiang Tai and Yen-Fu Kuo, “Statistical study on the temperature dependence of the 
turn-on characteristics for p-type LTPS TFTs”, Accepted, 2007 
3 Ya-Hsiang Tai*, Shih-Che Huang, and Chun-Wen Lin, “Degradation of the 
Capacitance-Voltage Behaviors of the LTPS TFTs under DC Stress”, Journal of 
ElectroChemical Society, Vol. 154, No. 7, pp. H611-H618, 2007 
4 Bo-Ting Chen*, Ya-Hsiang Tai, Ying-Jyun Wei, Kai-Fun Wei, Chun-Chien Tsai, Chun-Yao 
Huang, Yu-Ju Kuo, and Huang-Chung Cheng, “Investigation of source-follower type analog 
buffer using low temperature poly-Si TFTs” SOLID-STATE ELECTRONICS, VOL.51, NO. 
3, PP. 354-359, 2007. 
5 Ya-Hsiang Tai*, Shih-Che Huang, and Chien-Kwen Chen, “Analysis of Poly-Si TFT 
Degradation Under Gate Pulse Stress Using the Slicing Model”, IEEE ELECTRON DEVICE 
LETTERS, VOL. 27, NO. 12, PP. 981-983, 2006. 
6 Bo-Ting Chen*, Ya-Hsiang Tai, Ying-Jyun Wei, Chun-Chien Tsai, Chun-Yao Huang, Yu-Ju 
Kuo, and Huang-Chung Cheng, “Threshold Voltage Compensation Methods for AMOLED 
Pixel and Analog Buffer Circuits”, JOURNAL OF THE SOCIETY FOR INFORMATION 
  45
 
 
 
 
 
 
 
 
 
 
 
 
 
 
行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告   □期中進度報告 
高效率智慧型面板之研究-子計畫三： 
整合型低操作功率元件製程設計(1/3) 
 
 
計畫類別： □ 個別型計畫   整合型計畫 
計畫編號：NSC 93-2215-E-009-074 ， NSC 94-2218-E-009-025 ，  
NSC 95-2221-E-009-228 
執行期間：  2004年 08月 01日至 2007年 07月 31日 
 
計畫主持人：冉曉雯 助理教授 
共同主持人：李柏璁 助理教授 
  47
 
（二） 計畫中文摘要。 
 
本計畫目的是開發低操作電壓（3.3V）互補型複晶矽薄膜電晶體製程，設計新型符合
量產需求之低操作電壓高效能元件；於本計劃當中，第一年致力於發展低操作電壓結構之研
究，包含:探討自我基板偏壓複晶矽薄膜電晶體（Self-Biased Body Poly-Si TFTs，SBB TFTs）
元件製作之可行性，與 high-k 介電層材料應用之發展潛力，試圖從中選擇適合發展的低操作
電壓技術；第二年則選擇出 high-k 材料引進為主要發展技術，並於第三年度延續第二年度的
high-k 材料應用，發展符合量產需求之雙層複合性介電材料，以製作特性均勻之 CMOS 反相
器。在本報告內容中已完成製作具有高介電係數介電層之雷射結晶複晶矽薄膜電晶體；同時
亦研究於不同雷射能量密度底下的 n-type與 p-type薄膜電晶體之電特性，並取用最佳的對稱
元件模擬出 CMOS 反相器。目前已獲得最佳條件之對稱 n-type與 p-type元件，且已成功的藉
由該元件特性模擬出完整的 CMOS 反相器。 
 
（二）計畫英文摘要。 
  
In this project, LTPS technologies for low-voltage (3.3 V) CMOS TFTs are studied. In this 
first year, low-voltage device structures (such as the Self-Biased Body Poly-Si TFTs) and high-k 
gate insulating (GI) materials (such as AlN, Al2O3, Ta2O5, Si3N4) were investigated and 
evaluated. AlN was found to be a promising high-k GI. In the second year, the AlN deposition 
process window was carefully studied. The leakage mechanism and the surface roughness 
control were studied. In the third year, the influences of polycrystalline grain size on the device 
performance and on the CMOS inverter characteristics were studied. Dual layer GI (SiO2 and 
Si3N4) was also proposed to enlarge the k value. By using the heat flow simulation (FEMLAB), 
the influence of laser energy on the grain size was performed. The conventional n-type and 
p-type devices with poly-Si film crystallized by ELA at different laser energies were fabricated 
and characterized. Finally, the CMOS inverter characteristics for these devices with various 
grain size were simulated and discussed.   
 
 
 
 
 
 
 
  49
另外由於非晶矽薄膜之晶粒邊界將會降低載子遷移率及增加漏電，故而目前具較少缺
陷於元件通道中之多晶矽薄膜已逐漸被注意並應用到薄膜電晶體液晶顯示器上[6-8]。如圖
二所示，矽薄膜隨著結晶條件不同將有不同的結晶狀況，而在結晶之晶粒邊界將會影響載
子於材料中的遷移特性(如圖三)，致使載子遷移率改變並影響其材料應用，如表一所列，
單晶狀態的載子遷移率遠大於多晶與非晶狀態的矽薄膜，故而為了降低晶粒邊界對於元件
特性的影響，並提升元件的載子遷移率，有許多的半導體結晶方式已被廣泛的運用；然而
為了搭配薄膜電晶體液晶顯示器將電晶體製作於玻璃面板上之溫度限制，目前主要以雷射
再結晶、金屬誘化結晶、固相結晶…等三種低溫結晶方式為主要的方法增大晶粒，與減少
通道中之晶粒邊界以改善元件電特性[9-11]； 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
作為週邊驅動電路，CMOS 製程的開發是必要的，現今做出的 CMOS 主要有下列問
題：（1）CMOS TFT Inverter的特性曲線在 Noise margin 的表現差（如 NMH與 NML差距
過大）。其原因有可能出在，在低溫製程中所做出的閘極氧化層品質太差，以致於過多的正
[圖二]  矽薄膜結晶示意圖。 
Grain
Grain 
Boundary
Amorphous 
Structure
Polycrystalline 
Structure
Single Crystal 
Structure
 
a-Si 
amorphous 
Poly-Si 
Poly-crystal 
c-Si 
single crystal 
Field-effect mobility u 
(cm
2
/Vs) 
0.5 - 1.0 30 - 300 600 - 700 
Application Pixel Switching Driver Circuit Driver LSI 
 
[表一] 矽薄膜不同結晶狀態載子遷移率與應用比較表 
[圖三] 矽薄膜載子遷移率示意圖 
  51
1996. 
[11] N. Kuno, N. Kusumoyo, T. Insushima, and S. Ymaazaki, “Characterization of 
polycrystalline-Si thin-film transistor fabricated by excimer laser annealing method,” IEEE 
Trans. Electron Devices, Vol. 40, pp. 1876-1879, 1994. 
 
C 研究方法 
  第一年: 
(1) 探討自我基板偏壓複晶矽薄膜電晶體（Self-Biased Body Poly-Si TFTs，SBB TFTs）元
件製作之可行性 
(2) 首先針對希望成為 getting layer的 SiGe薄膜作沉積和材料分析 
(a) 在基板上成長矽鍺等薄膜為 getting center，先利用沉積時候 SiH4和 GeH4氣體流量
控制薄膜的 Ge含量。 
(b) 利用 AFM、FTIR、Raman等儀器來分析 getting center layer薄膜品質，觀察鍺於
不同製程條件下析出形成 getting center的狀態。 
(3) 也針對欲開發之 high-K薄膜做基本電性測試 
(a) 利用 E-gun 方式沉積 Ta2O5、Si3N4、Al2O3。Ta2O5 、Al2O3等薄膜。 
(b) 製做基本電容元件 
(c) 量測不同薄膜的電容大小和記憶效應。 
(d) 測量電容漏電和崩潰電壓等閘極絕緣層特性。 
 
第二年: 
(1) 低溫 High-K材料的漏電控制與分析 
(a) 在基板上成長氮化鋁(Alumina Nitride)作為低溫薄膜介電層 
(b) 利用 AFM 來分析薄膜品質，觀察不同製程條件介電層的狀態 
(c) 調變介電層沉積溫度，控制漏電 
(2) 矽鍺薄膜於雷射再結晶上的分析 
(a) 利用 UHVCVD 沉積非晶的矽鍺薄膜 
(b) 調變沉積溫度，分析矽鍺薄膜的晶相 
(c) 分析雷射再結晶的矽鍺薄膜 
(3) 薄膜電晶體的串聯電阻分析 
(a) 製作薄膜電晶體元件 
(b) 量測元件輸出特性 
(c) 改變元件通道長度，分析元件通道及串聯電阻 
 
  53
2. SiGe 薄膜 AFM 特性分析: 
利用 HDPCVD系統成長三種不同含量之 SiGe薄膜(Si0.85Ge.15、Si0.7Ge0.3、Si0.55Ge0.45)，
所成長薄膜如圖六所示應為microcrystal晶相，三種薄膜的晶粒大小相似。表面的 roughness 
在不同的 Ge含量都是在 1nm 左右，可以合適於下一個步驟的薄膜沉積。 
     
                (a)                        (b)                        (c) 
    [圖六] AFM image of (a) Si0.55Ge0.45、(b) Si0.7Ge0.3、和(c) Si0.85Ge.15薄膜 
 
 
3. SiGe 薄膜 Raman分析其不同薄膜成長條件之 SiGe鍵結狀況： 
如圖七所示，在 Si0.87Ge0.13的薄膜成長條件下，基本上沒有觀察到明顯 Si-Ge或 Ge-Ge
鍵結的峰值，Ge含量過低的薄膜，並無法順利產生穩定的鍵結。在 Si0.79Ge0.21的薄膜成
長條件下，觀察到明顯 Si-Ge或 Ge-Ge鍵結的峰值。在 Si0.7Ge0.3的薄膜成長條件下，也
觀察到明顯 Si-Ge或 Ge-Ge鍵結的峰值。 
非晶或微晶的 SiGe薄膜，Ge在濃度低的時候（Ge=13％），SiGe 鍵結不易觀察到。在
濃度高於某一個程度後（ex. Ge=21％），不同濃度 Ge含量的薄膜，SiGe鍵結和 Ge-Ge鍵
結的含量差不多，也就是過高的 Ge含量無法增加鍵結 Ge的成分，反而可能使多餘的 Ge
析出形成未鍵結的原子。目前結果看來，Ge 含量在 20%左右是較適當的低雜質 SiGe薄
膜。 
3 0 0 4 0 0 5 0 0 6 0 0 7 0 0
 
In
te
n
s
it
y
 (
a
.u
.)
R a m a n  S h i f t  ( c m - 1 )
S i - S i
S i - G e
G e -G e
S i
0 . 5 5
G e
0 . 4 5
S i
0 . 7 0
G e
0 . 3 0
S i
0 . 8 5
G e
0 . 1 5
 
 
 
 
  [圖七]不同 SiGe 薄膜之 Raman 分析比較圖 
 
  
  55
製作閘極絕緣層，希望在元件閘極電容值和漏電中取得最佳化。 
 
 
 
 
 
 
Si3N4
Field ( MV/cm )
(b) Si
3
N
4
-10 -8 -6 -4 -2 0
C
u
rr
e
n
t 
D
e
n
s
it
y
 (
 A
/c
m
2
 )
10-10
10-9
10-8
10-7
10-6
10-5
Ta2O5
Field ( MV/cm )
(d) Ta
2
O
5
-12 -10 -8 -6 -4 -2 0
C
u
rr
e
n
t 
D
e
n
s
it
y
 (
 A
/c
m
2
 )
10-6
10-5
10-4
10-3
10-2
 
Al
2
O
3
Field ( MV/cm )
(c) Al
2
O
3
-10 -8 -6 -4 -2 0
C
u
rr
e
n
t 
D
e
n
s
it
y
 (
 A
/c
m
2
 )
10-6
10-5
10-4
10-3
10-2
10-1
100
101
102
SiO
2
Field ( MV/cm )
(a) SiO
2
-6 -5 -4 -3 -2 -1 0
C
u
rr
e
n
t 
D
e
n
s
it
y
 (
 A
/c
m
2
 )
10-10
10-9
10-8
10-7
10-6
10-5
[圖十一] (a)SiO2薄膜電容以及(b)Si3N4薄膜、(c)Al2O3薄膜電容、(d)Ta2O5薄膜電容之漏
電分析。 
  2 
在漏電分析中，我們可以觀察到降低介電層的沉積溫度，有利於抑制介電層
的漏電，而根據變頻率的電容分析，在準直流分析（低頻）下的電容值約為 64 
nf/cm
2，而推算出低溫氮化鋁的相對介電係數約為”7”，而與傳統的高溫 SiO2
介電層相比，介電係數約提升了兩倍，如果將低溫氮化鋁運用在薄膜電晶體
上，將有助於操作電壓的改善。 
 
2. 矽鍺薄膜於雷射再結晶上的分析： 
 
延續去年的研究，我們開發適合雷射再結晶的矽鍺薄膜。在今年度了研究
中，我們更進一步利用超高真空化學氣相沉積系統（Ultra High Vacuum Chemical 
Vapor Deposition System）來成長非晶矽鍺薄膜。有別於 HDPCVD(High Density 
Plasma Chemical Vapor Deposition)系統所成長的矽鍺薄膜，僅能沉積高鍺含量的
微晶矽鍺薄膜；我們利用兩階段成長與基板溫度調變，可成長出非晶矽鍺薄膜。
由下圖十四的拉曼光譜可知，當基板的沉積溫度由 430°C 下降到 400°C 時，位
於 285 cm-1、405 cm-1及 489 cm-1的複晶矽鍺膜訊號將開始消失，而當沉積溫度
下降到 350°C 時，則觀察不到複晶矽鍺的訊號，這代表了降低沉積溫度則可以
沉 積 出 我 們 雷 射 再 結 晶 所 需 要 的 非 晶 矽 鍺 薄 膜 。 
0 200 400 600 800 1000
0
100
200
300
400
500
600
700
430 
o
C
 
 
 
 
In
te
n
s
it
y
 (
a
.u
.)
Raman Shift (cm
-1
)
0 200 400 600 800 1000
0
100
200
300
400
500
600
700
 
 
 
 
400 
o
C
In
te
n
s
it
y
 (
a
.u
.)
Raman Shift (cm
-1
)
0 200 400 600 800 1000
0
100
200
300
400
500
600
700
 
 
350 
o
C
In
te
n
s
it
y
 (
a
.u
.)
Raman Shift (cm
-1
)
(a) (b) (c)
 
[圖十四]不同溫度下沉積的矽鍺薄膜拉曼光譜 
要將雷射退火再結晶的技術發展到薄膜元件上，我們需要相當對於光吸收
相當好的主動層材料。我們所使用的雷射機台工作波長為 532nm，但是對於傳
統的非晶矽薄膜而言，並不具有最佳的吸收特性，為了增進主動薄膜的吸收特
性，我們引入了非晶矽鍺薄膜作為我們的主動層材料，以增加對綠光雷射的吸
收轉換效率。為驗證矽鍺薄膜對光吸收的改善，我們分析了非晶矽與非晶矽鍺
薄膜的吸收特性。如下圖十五所示，在可見光波段(400-700nm)，非晶矽鍺薄膜
具有較高的析收率，就 532nm 而言，約有 50%的提昇。這將有助於該薄膜在雷
射退火階段的吸收轉換效率。 
  4 
W/L = 3/10
Gate Voltage ( V )
-20 -10 0 10 20 30
D
ra
in
 c
u
rr
en
t 
( 
A
 )
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
V
D
 = 0.1
V
D
 = 2.1
V
D
 = 4.1
V
D
 = 6.1
W/L = 3/10
Drain Voltage ( V )
0 5 10 15 20
D
ra
in
 c
u
rr
en
t 
( 
µ
A
 )
0.0
0.5
1.0
1.5
2.0
2.5
3.0
VG = 2 ( V )
VG = 4 ( V )
VG = 6 ( V )
VG = 8 ( V )
VG = 10 ( V )
(a) (b)
 
[圖十七]低溫多晶矽薄膜電晶體的(a)傳輸與(b)輸出特性曲線 
 
根據薄膜電晶體的電阻分析理論可知，在低汲極偏壓下(VD<<VG)，從輸出
的汲極電流(ID)可求出開關電阻(Ron)，若進一步調變元件通道長度(L)，則
可萃取出通道電阻(Rch)以及串聯電阻(Rp)，分析的方式如下方程式所示： 
p
thGox
pch
VVD
D
on R
VVCW
L
RR
I
V
R
GD
+
−
=+=
∂
∂
=
<<
)(µ
 
其中 W 為元件通道寬度，μ為元件載子的漂移率，Cox為元件電容密度，
VG 為閘極電壓，Vth 為元件臨界電壓。在實驗中，我們分別選取了通道長
度為 3μm、4μm、5μm、8μm 的薄膜電晶體進行串聯電阻分析，萃取出
的電阻對通道長度關係如下圖十八： 
2 4 6 8 10
0
20
40
60
80
100
R
P
*W
l
0
 
 
 
 
 V
G
=10 V
  
 V
G
=8 V
  
 V
G
=6 V
 
R
re
s
is
ta
n
c
e
 *
 W
 (
 ΩΩ ΩΩ
-c
m
 )
Channel length ( µm )
 V
G
=4 V
 
[圖十八]不同閘極偏壓下的開關電阻(Ron)與通道長度(L)的關係圖 
 
由分析的資料可知，該元件的串聯電阻(Rp×W)與通道電阻(Rch×W)分別約
  6 
 
2. 多晶矽薄膜 SEM 特性分析: 
 
首先沉積非晶矽薄膜，並利用 Excimer Laser 退火進行再結晶(ELA)，該雷
射主要以 Xeon Fluoride ( XeF )為 source，其雷射波長為 308nm；於本計畫報告
中，將調變五種不同的雷射能量密度進行雷射再結晶多晶矽，所結晶之晶粒大
小如圖二十所示，隨著能量密度的逐漸上升，結晶晶粒尺寸將逐步上升。 
 
 
 
 
 
 
     
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
360 mJ/cm2
(Grain Size ~ 0.25μm)
340 mJ/cm2 
(Grain Size ~ 0.15μm)
380 mJ/cm2
(Grain Size ~ 0. 5μm)
420 mJ/cm2
(Grain Size ~ 0.8μm)
400 mJ/cm2
(Grain Size ~ 0.6μm)
  8 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  [圖二十三]不同雷射能量密度結晶致使元件載子遷移律改變比較圖 
Laser Energy ( mJ/cm
2 
)
320 340 360 380 400 420 440
M
o
b
il
it
y
 (
 c
m
2
 /
 V
s
 )
0
50
100
150
200
250
300
P - Type
N- Type
Laser energy ( mJ / cm
2
 )
320 340 360 380 400 420 440 460
T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 (
 V
 )
-3.0
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
N channel
P channel
T = 298 K
P channel VD = - 0.1 ( V )
N channel VD = 0.1 ( V )
W / L = 6 ( µm ) / 3 ( µm )  
  [圖二十二]不同雷射能量密度結晶致使矽膜層中之溫度分佈比較圖 
400 mJ/cm2
300 mJ/cm2
200 mJ/cm2
：相轉換潛熱時間
