---
title: "DDS_Chap07_Tasks and Functions"
excerpt: "Chapter07_Tasks and Functions"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter07_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 7: Tasks and Functions

## 1. Differences Between Tasks and Functions
- 공통점과 차이점
- 합성 가능성 (synthesis support)
- 시간 지연/이벤트 처리 여부

## 2. Tasks
- Task의 정의 및 구조
- 입출력 인자 사용법
- ANSI C 스타일 문법
- 비동기적 동작 예시 (지연 포함)
- Automatic Task (재진입 가능)

## 3. Functions
- Function의 정의 및 구조
- 조건: 입력만 존재, 반환은 단일 값
- 동기적 연산 (지연 불가)
- 다양한 예시:
  - 패리티 계산
  - 좌우 쉬프터
  - 재귀 함수 (factorial)
  - 상수 함수 (clogb2)
  - signed function
  - word aligner

## 4. Summary
- 언제 Task를 쓰고 언제 Function을 쓸지
- 재사용성과 가독성 향상 효과

---

# 1. Differences Between Tasks and Functions

## ✅ 개념 흐름 요약
Verilog에서는 **task**와 **function**을 통해 **공통 동작을 정의**하고 **재사용**할 수 있다.  
둘 다 C 언어의 서브루틴과 유사하지만, **동작 방식**, **입출력 방식**, **합성 가능성** 등에 명확한 차이가 존재한다.

---

## ✅ 공통점 (Tasks & Functions)
- 모두 **모듈 내부**에 정의되어야 함
- 모두 **behavioral 문장**(절차적 할당 등)을 포함함
- 모두 `always`, `initial`, 또는 다른 task/function 내에서 호출 가능
- 모두 `always`나 `initial` 블록 자체는 포함할 수 없음
- **재사용성, 가독성, 유지보수성 향상**에 유리함

---

## ✅ 차이점 요약 테이블

| 항목                  | **Function**                                       | **Task**                                       |
|-----------------------|----------------------------------------------------|------------------------------------------------|
| 호출 가능 대상         | 다른 function만 호출 가능                           | 다른 task/function 모두 호출 가능               |
| 시뮬레이션 시간         | 항상 0 시간에 실행 (순식간에 실행)                    | 지연 가능 (non-zero 시간 허용)                   |
| 지연/이벤트 사용 가능 여부 | ❌ 불가 (`#`, `@`, `wait` 사용 불가)                   | ✅ 가능 (`#`, `@`, `wait` 포함 가능)             |
| 인자 개수              | 최소 1개 입력 (input만 가능), 반환값 1개               | 0개 이상 가능, `input`, `output`, `inout` 지원 |
| 반환값 방식            | `function_name = 결과값;` 으로 단일 값 반환            | `output` 인자를 통해 여러 값 반환 가능          |
| 일반적인 용도          | 수학 계산, 변환 함수 (예: parity, shift 등)             | 지연 포함된 시스템 동작 제어 (예: 클럭, 시퀀스) |
| 합성 가능 여부         | ✅ 합성 가능                                         | ❌ 합성 불가                                     |

---

## ✅ 사용 조건 요약

### 📌 Function을 써야 하는 조건
- 지연, 이벤트 없음 (`#`, `@` 사용 금지)
- **최소 하나의 input**, 반환은 **단일 값**
- `output` 또는 `inout` 인자 없음
- 주로 **계산/변환 함수**에서 사용
- 합성 가능

### 📌 Task를 써야 하는 조건
- 지연(`delay`), 이벤트(`@`), 조건 대기(`wait`)가 필요한 경우
- **여러 개의 입출력 인자**가 필요한 경우
- 또는 **input 인자가 하나도 없는 경우**
- 주로 **시뮬레이션, 시퀀스 생성, 시스템 동작 모델링**에 사용
- 합성 불가

---

## ✅ 정리 포인트

- `function`은 빠르고, 순수 계산용 / 변환용
- `task`는 입출력 복잡하거나 지연이 필요한 프로세스 정의용
- 둘 다 **모듈 내부 정의**, `always`/`initial` 블록에서 호출 가능

> ✅ 함수형 코드 구조화가 필요한 경우, **기능은 function으로, 절차는 task로 나누는 습관**을 가지자!

---

# 2. Tasks – 정의, 문법, 예제, automatic

## ✅ 개념 흐름 요약
Task는 Verilog에서 **절차적 동작(프로세스)**을 정의하는 데 사용된다.  
C 언어의 서브루틴과 유사하며, **여러 개의 입출력 인자**, **지연**, **이벤트 제어** 등을 포함할 수 있다.  
주로 **시뮬레이션, 제어 시퀀스 생성** 등에 활용되며, 일반적으로 **합성은 불가**하다.

---

## ✅ Task 정의 조건

- `task ... endtask` 사이에 정의
- 반드시 **모듈 내부**에 정의되어야 함
- 내부에는 `input`, `output`, `inout` 인자를 선언할 수 있음
- 내부에 **local 변수 선언**, **절차적 할당문**, **지연/이벤트 제어** 가능
- **`initial` 또는 `always` 블록에서 호출**

---

## ✅ 기본 문법

### 🎯 일반 스타일
```verilog
task task_name;
  input ...;
  output ...;
  inout ...;

  // 지역 변수, 절차문 등
  begin
    ...
  end
endtask
```

### 🎯 ANSI C 스타일
```verilog
task task_name (output [3:0] out1, input [3:0] in1, in2);
begin
  ...
end
endtask
```

---

## ✅ 예제 1: 비트 연산 Task
```verilog
task bitwise_oper;
  output [15:0] ab_and, ab_or, ab_xor;
  input  [15:0] a, b;
begin
  #delay ab_and = a & b;
         ab_or  = a | b;
         ab_xor = a ^ b;
end
endtask

// 호출 예
always @(A or B)
  bitwise_oper(AB_AND, AB_OR, AB_XOR, A, B);
```

---

## ✅ 예제 2: 비동기적 시퀀스 생성
```verilog
task asymmetric_sequence;
begin
  #12 clock = 0;
   #5 clock = 1;
   #3 clock = 0;
  #10 clock = 1;
end
endtask

// 호출
initial init_sequence;
always    asymmetric_sequence;
```

---

## ✅ 예제 3: 4비트 가산기 Task
```verilog
task add_values;
  output reg c_out;
  output reg [3:0] sum;
  input  [3:0] data_a, data_b;
  input        c_in;
begin
  {c_out, sum} = data_a + data_b + c_in;
end
endtask

// 호출 예
always @(posedge clk or posedge reset)
  if (reset) {c_out, sum} <= 0;
  else       add_values(c_out, sum, data_a, data_b, c_in);
```

---

## ✅ Automatic Task (재진입 가능한 Task)

### 🎯 일반 Task 문제
- Task는 **기본적으로 static** → 동시에 여러 곳에서 호출되면 **변수 충돌 발생**

### 🎯 해결: `automatic` 키워드 사용
```verilog
task automatic bitwise_xor;
  output [15:0] ab_xor;
  input  [15:0] a, b;
begin
  ab_xor = a ^ b;
end
endtask
```

- 매 호출 시 **지역 변수와 내부 상태를 독립적으로 유지**
- **동시에 여러 `always` 블록에서 호출해도 안전**

---

## ✅ 정리 포인트

| 항목              | 설명                                           |
|-------------------|------------------------------------------------|
| 정의 키워드        | `task ... endtask`                            |
| 인자 타입         | input / output / inout 모두 가능               |
| 반환값             | 없음 (output 통해 값 전달)                    |
| 지연 / 이벤트 포함 | 가능 (`#`, `@`, `wait` 사용 가능)             |
| 합성 가능 여부     | ❌ (일반적으로 합성 불가)                     |
| 사용 예            | 클럭 생성, 상태 초기화, 복잡한 제어 시퀀스    |
| 자동 Task 지원     | `automatic` 키워드로 재진입 가능하게 설정 가능 |

> ✅ Task는 **프로세스처럼 동작**, 여러 값 출력 가능, 복잡한 시뮬레이션/시퀀스 모델링에 적합하다.

---

# 3. Functions – 정의, 문법, 예제, 특수 함수

## ✅ 개념 흐름 요약
Function은 Verilog에서 **순수 계산 목적**의 서브루틴으로, **항상 0시간 내 실행**, **단일 값 반환**, **지연 없이 동작**해야 한다.  
주로 **변환, 수식 계산, 신호 처리**에 사용되며, **합성 가능한 구조**로 회로로 구현될 수 있다.

---

## ✅ 사용 조건 (Function 사용 요건)
- **항상 0 simulation time**에 실행됨
- **지연, 이벤트, `wait` 등 사용 불가**
- **하나 이상의 `input` 인자 필수**
- **`output`, `inout` 인자 사용 불가**
- **반환값은 1개** (함수 이름 자체에 대입)
- **비차단 할당(`<=`) 사용 불가**
- **합성 가능** (synthesizable)

---

## ✅ 기본 문법

### 🎯 일반 문법
```verilog
function [size] func_name;
  input [width] in1, in2;
  // 지역 변수, 연산 등
  begin
    func_name = expression;
  end
endfunction
```

### 🎯 ANSI-C 스타일
```verilog
function [31:0] shift (input [31:0] address, input control);
  begin
    shift = (control == 1'b0) ? (address << 1) : (address >> 1);
  end
endfunction
```

---

## ✅ 예제 1: Parity 계산 함수
```verilog
function calc_parity;
  input [31:0] address;
  begin
    calc_parity = ^address; // XOR reduction
  end
endfunction

// 호출
parity = calc_parity(addr);
```

---

## ✅ 예제 2: 좌우 쉬프터 함수
```verilog
function [31:0] shift;
  input [31:0] address;
  input control;
  begin
    shift = (control == 1'b0) ? (address << 1) : (address >> 1);
  end
endfunction

// 호출
left  = shift(addr, 1'b0);
right = shift(addr, 1'b1);
```

---

## ✅ 예제 3: 재귀 함수 (Automatic Function)
```verilog
function automatic integer factorial;
  input [31:0] oper;
  begin
    if (oper >= 2)
      factorial = oper * factorial(oper - 1);  // 재귀 호출
    else
      factorial = 1;
  end
endfunction

// 호출
result = factorial(4);  // 출력: 24
```

- `automatic` 키워드로 각 호출마다 **스택처럼 지역 공간 확보**

---

## ✅ 예제 4: 상수 함수 – clogb2
```verilog
function integer clogb2(input integer depth);
  begin
    for (clogb2 = 0; depth > 0; clogb2 = clogb2 + 1)
      depth = depth >> 1;
  end
endfunction

// 예: 256 → 8비트 주소
parameter RAM_DEPTH = 256;
input [clogb2(RAM_DEPTH)-1:0] addr_bus;
```

---

## ✅ 예제 5: signed 함수
```verilog
function signed [63:0] compute_signed;
  input [63:0] vector;
  begin
    compute_signed = vector * -1;
  end
endfunction

// 사용 예
if (compute_signed(val) < -3) ...
```

---

## ✅ 예제 6: word aligner
```verilog
function [7:0] aligned_word;
  input [7:0] word;
  begin
    aligned_word = word;
    if (aligned_word != 0)
      while (aligned_word[7] == 0)
        aligned_word = aligned_word << 1;
  end
endfunction

// 호출
assign word_out = aligned_word(word_in);
```

---

## ✅ 정리 포인트

| 항목            | 설명                                             |
|-----------------|--------------------------------------------------|
| 정의 키워드      | `function ... endfunction`                       |
| 인자 타입       | `input`만 가능                                   |
| 반환 방식       | 함수 이름에 값을 대입하여 반환                   |
| 반환 값 개수    | 단일 값만 반환 가능                              |
| 내부 지연 사용  | ❌ `#`, `@`, `wait` 등 사용 불가                  |
| 합성 가능 여부  | ✅ 가능                                           |
| 주요 용도       | 계산, 변환, 수학 함수, 우선순위 판단 등          |
| 재귀 가능       | ✅ `automatic` 키워드 필요                        |

> ✅ Function은 **빠른 계산 + 단일 출력** 목적에 적합하며,  
> 합성 가능한 구조로 설계 시 매우 유용하다.

---

# 4. Summary – Tasks vs Functions 요약 정리

## ✅ 공통 목적

- Verilog에서 **공통 동작을 정의**하여 코드 재사용 및 모듈 구조를 간결하게 만드는 도구
- 마치 **C 언어의 함수, 서브루틴**처럼 사용
- 복잡한 회로 설계를 **작은 단위로 분해**하여 관리 가능

---

## ✅ Function 사용 조건 요약

- 항상 **0시간 내 실행**
- 반드시 **최소 1개 이상의 `input` 인자**
- 반드시 **1개만 반환 (단일 값)** → 함수 이름에 대입
- `output` 또는 `inout` 인자 사용 ❌
- `delay`, `event`, `timing control` 사용 ❌
- **합성 가능** ✅
- 사용 예: 계산, 변환, 우선순위 판단, XOR 등

---

## ✅ Task 사용 조건 요약

- **0시간 또는 지연 시간 포함 가능**
- `input`, `output`, `inout` 인자 자유롭게 사용 가능
- 반환값 없음 (출력은 `output`으로 넘김)
- `#`, `@`, `wait` 등 **timing control 사용 가능** ✅
- **합성 불가** ❌
- 사용 예: 클럭 제어, 초기화 루틴, 테스트 시퀀스, 시스템 동작 절차 등

---

## ✅ 비교 요약 테이블

| 항목               | Function                        | Task                                |
|--------------------|----------------------------------|--------------------------------------|
| 실행 시간           | 항상 0시간                        | 0 또는 지연 시간 포함 가능           |
| 입력 인자           | 최소 1개 `input`                 | 0개 이상, `input`, `output`, `inout` |
| 반환 방식           | 단일 값 (함수 이름에 대입)       | 없음 (`output`으로 반환)             |
| 지연/이벤트 제어 사용 | ❌ 불가 (`#`, `@`, `wait` 사용 불가) | ✅ 사용 가능                         |
| 합성 가능 여부      | ✅ 합성 가능                     | ❌ 합성 불가                         |
| 재귀 사용           | ✅ `automatic` 키워드로 가능       | ✅ `automatic` 키워드로 가능         |
| 일반적 용도         | 변환, 수학 연산, 로직 추출        | 시퀀스 제어, 초기화, 제어 흐름 표현 |

---

## ✅ 마무리 요약 문장

> ✅ **Function은 계산 / 변환용**,  
> ✅ **Task는 절차 / 동작 흐름 모델링용**.  
> 설계 목적에 따라 올바르게 선택하여 **구조적이고 읽기 쉬운 설계 코드**를 만들자!