<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üéµ üè• üéóÔ∏è Desenvolvimento de placas de interface no solo Xilinx Zynq 7000 para grava√ß√£o de voz em formato anal√≥gico e digital üë©üèΩ‚Äçü§ù‚Äçüë®üèø üôÜüèª üê∫</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Neste artigo, compartilharemos nossa experi√™ncia no desenvolvimento de placas de interface da unidade de interface com base no SoC ARM + FPGA Xilinx Z...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Desenvolvimento de placas de interface no solo Xilinx Zynq 7000 para grava√ß√£o de voz em formato anal√≥gico e digital</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/415435/"><img src="https://habrastorage.org/webt/rg/2_/55/rg2_55mpm_gc8ip2vlemo9tel9k.jpeg"><br><br>  Neste artigo, compartilharemos nossa experi√™ncia no desenvolvimento de placas de interface da unidade de interface com base no SoC ARM + FPGA Xilinx Zynq 7000. As placas foram projetadas para gravar sinais de fala no formato PRI / BRI anal√≥gico e digital (ISDN, E1 / T1).  O dispositivo final em si ser√° usado para registrar negocia√ß√µes na avia√ß√£o civil. <br><a name="habracut"></a><br><h2>  Ferro: sele√ß√£o de plataforma de hardware do dispositivo </h2><br>  A escolha da plataforma de hardware foi determinada pelo suporte dos protocolos PRI / BRI, que podem ser implementados apenas no lado do FPGA.  Microcontroladores (MCUs) e microprocessadores (MPUs) n√£o se encaixavam. <br><br>  Pode-se escolher duas solu√ß√µes para esse problema: <br><br><ol><li>  S√≠ntese do n√∫cleo de microblaze IP </li><li>  SoC Zynq-7000. </li></ol><br>  Optamos por um sistema em um chip Zynq 7000 (SoC), porque  √© mais f√°cil escrever aplicativos de software e fornece mais funcionalidade para tarefas atuais e futuras. <br><br>  No total, a seguinte lista de ferro foi coletada no projeto: <br><br>  <b>1.Xilinx Zynq 7020</b> ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Mars-ZX3</a> e <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Mars EB1</a> ) <br><img src="https://habrastorage.org/webt/ls/g9/4w/lsg94w0qj20bxkf5t8k2gzvzx1e.jpeg"><br>  <i>Equipamento Mars ZX3 SOM</i> <br><img src="https://habrastorage.org/webt/ft/z3/4t/ftz34tc8zkk-9gddjcx2atmufc8.jpeg"><br>  <i>Rodap√© Enclustra Mars EB1</i> <br><br>  <b>2. TI TLV320AIC34</b> ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">tlv320aic34evm-k</a> e placa-m√£e USB). <br><br><img src="https://habrastorage.org/webt/3z/ls/g-/3zlsg-yry1k4e4qyqu1g-o0xt4a.jpeg"><br>  <i>Placa de depura√ß√£o para tlv320aic34 (tlv320aic34evm-k)</i> <br><br><img src="https://habrastorage.org/webt/pb/mk/84/pbmk84mawx1rbpmqreghow9fjim.jpeg"><br>  <i>Placa de expans√£o USB-MODEVM para tlv320aic34evm-k</i> <br><br>  <b>3. Microcircuitos IDT82P2288 - PRI, XHFC-4SU - BRI,</b> n√£o havia kits de depura√ß√£o; portanto, apenas estabelecemos as bases como um n√∫cleo de ip para testes, e o batismo de fogo ocorreu logo no processo, ap√≥s a fabrica√ß√£o de placas prot√≥tipo. <br><br><h2>  Trabalhar com o sistema no chip Xilinx Zynq 7000 </h2><br><br><img src="https://habrastorage.org/webt/t5/2n/ka/t52nkauzukagn0mp_aruobwjigm.png"><br>  <i>A estrutura interna do SoC Xilinx Zynq 7000</i> <br><br><img src="https://habrastorage.org/webt/u9/nn/nl/u9nnnlwp0nib8s4td2drrorqm54.png"><br>  <i>Etapas para gerar arquivos de inicializa√ß√£o para o Xilinx Zynq</i> <br><br>  Os arquivos execut√°veis ‚Äã‚Äãintermitentes / de download para o Zynq s√£o diferentes do download usual para o MPU.  O trabalho usual com os processadores Cortex-A √© carregar u-boot, kernel linux, rootfs.  E no Zynq, o bitstream aparece, o arquivo de firmware para FPGAs.  O fluxo de bits cont√©m uma descri√ß√£o dos blocos de hardware no FPGA e comunica√ß√£o interna com o processador.  Este arquivo √© carregado na inicializa√ß√£o do sistema.  Tamb√©m no lado do linux, existe um mecanismo que permite exibir a parte PL imediatamente durante a opera√ß√£o, um dispositivo chamado xdevcfg ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">gerenciador do ZYNQ FPGA desde 2018.1</a> ). <br><br><h2>  Interfaces PRI / BRI </h2><br><img src="https://habrastorage.org/webt/om/zo/dr/omzodrzsfz9d5oqyo-ukvvsozve.jpeg"><br>  <i>Recursos de redes digitais PRI / BRI</i> <br><br>  A Primary Rate Interface (PRI) √© uma interface de rede ISDN padr√£o que define a disciplina de conectar esta√ß√µes ISDN a troncos de banda larga que conectam centrais locais ou centrais ou comutadores de rede. <br><br><img src="https://habrastorage.org/webt/_5/p0/5k/_5p05km2btytoe7ptkdrfuz_-8o.png"><br>  <i>Tipo de quadro transmitido para PRI</i> <br><br><img src="https://habrastorage.org/webt/rp/ux/hd/rpuxhdxujlk8c2cnxxgdga74-tk.png"><br>  <i>Vista do quadro transmitido para o BRI</i> <br><br><img src="https://habrastorage.org/webt/-i/1c/90/-i1c90_mrzspj2jhrog9akk_u4g.png"><br>  <i>A estrutura interna da f√≠sica do PRI - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">IDT82P2288</a></i> <br><br><img src="https://habrastorage.org/webt/ca/iv/s5/caivs5jr2frxcu_xiign_my2db8.png"><br>  <i>A estrutura interna da f√≠sica BRI - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">XHFC-4SU</a></i> <br><br><h2>  Codec de √°udio TLV320AIC34 </h2><br>  O <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">codec de √°udio TLV320AIC34 de</a> quatro canais e baixa pot√™ncia para √°udio e telefonia port√°til √© uma boa solu√ß√£o para uso em telefonia anal√≥gica. <br><br><img src="https://habrastorage.org/webt/7i/7g/lr/7i7glrlam_fmxm2inkwcgqinrl8.png"><br>  <i>Tlv320aic34 Em parte, o codec de √°udio cont√©m dois desses blocos de fun√ß√µes</i> <br><br>  Os dados podem ser transmitidos atrav√©s da interface I2S, bem como atrav√©s de DSP, PCM, TDM. <br><br>  O I2S √© um padr√£o de interface de barramento serial, √© usado para conectar dispositivos de √°udio digital e representa eletricamente 3 condutores que passam de um dispositivo ativo para um passivo, al√©m de 4 sinais que correspondem a eles da seguinte maneira: <br><br><ol><li>  Rel√≥gio de bits (BCLK). </li><li>  Sincroniza√ß√£o do quadro de sinal do rel√≥gio (de acordo com as palavras) (WCLK). </li><li>  Sinal de dados que pode transmitir ou receber 2 canais divididos no tempo (DIN / DOUT). </li></ol><br>  Os canais para receber e transmitir dados s√£o divididos, ou seja, existe um canal separado para receber dados e um canal para transmiss√£o.  O controlador recebe os dados transmitidos pelo codec de √°udio, mas o inverso tamb√©m √© poss√≠vel. <br><br><img src="https://habrastorage.org/webt/p5/op/th/p5opthpov06xstxalowbqz_emt8.png"><br>  <i>Quadro I2S, recursos da interface I2S</i> <br><br>  Ap√≥s selecionar todos os componentes de hardware, resolvemos o problema de conex√£o do codec de √°udio e do Xilinx Zynq 7020. <br><br><h2>  Procure n√∫cleos I2S </h2><br>  Provavelmente, o momento mais dif√≠cil ao trabalhar com o fluxo de √°udio no Xilinx Zynq 7020 foi que, na parte do processador deste sistema, n√£o havia basicamente nenhum barramento I2S no chip, ent√£o tive que encontrar o n√∫cleo do I2S.  Essa tarefa foi complicada pela condi√ß√£o de que o n√∫cleo do ip deveria estar livre. <br><br>  N√≥s estabelecemos v√°rios n√∫cleos de ip.  Encontrado para o n√∫cleo bare metal I2S <b>Digilent</b> .  Encontramos v√°rios n√∫cleos de ip em <b>opencores</b> e, provavelmente, a melhor op√ß√£o para n√≥s √© o n√∫cleo de ip dos <b>dispositivos anal√≥gicos</b> .  Eles produzem n√∫cleos de ip para seus equipamentos, para intera√ß√£o FPGA / FPGA. <br><br>  Estamos interessados ‚Äã‚Äãno ip-core chamado <b>AXI-I2S-ADI.</b>  A pr√≥pria Analog Devices est√° promovendo esses n√∫cleos de ip para suas plataformas de hardware. <br><br>  Lista total de casos de uso: <br><br><ol><li>  Bare metal - n√∫cleo IP para I2S (√°udio Digilent ZYBO) </li><li>  opencores.org </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Controlador AXI-I2S-ADI</a> (Analog Devices) </li></ol><br><h3>  N√∫cleo IP AXI-I2S-ADI </h3><br>  O pr√≥prio n√∫cleo do ip se parece com o seguinte: possui as linhas bclk, wclk, din, dout.  Ele se conecta ao DMA Xilinx Zynq 7000, em nosso exemplo, a parte DMA PS √© usada.  Toda troca de dados ocorre atrav√©s do DMA.  O DMA pode ser uma unidade independente ou parte integrante do PS SoC. <br><br>  Ao configurar esse ip-kernel, √© importante n√£o esquecer de enviar a freq√º√™ncia principal do mclk para o pr√≥prio tlv320aic34, como uma op√ß√£o ao usar o kit de depura√ß√£o para o tlv320aic34 - enviar uma freq√º√™ncia principal externa. <br><br><img src="https://habrastorage.org/webt/i8/xn/z4/i8xnz4rijta_07gc1zgc2a8vfxc.png"><br>  <i>Bloco de fun√ß√µes com axi-i2s-adi conectado</i> <br><br>  Ap√≥s o procedimento de configura√ß√£o, a tarefa era iniciar a funcionalidade no sistema operacional Linux. <br><br><h2>  Iniciar e configurar a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">√°rvore de dispositivos</a> para tlv320aic34 </h2><br>  Configurando o i2c (tlv320aic34 est√° configurado nesta interface): <br><br><pre><code class="cpp hljs">i2c0: i2c@e0004000 { ... tlv320aic3x: tlv320aic3x@<span class="hljs-number"><span class="hljs-number">18</span></span> { <span class="hljs-meta"><span class="hljs-meta">#sound-dai-cells = </span><span class="hljs-meta-string"><span class="hljs-meta"><span class="hljs-meta-string">&lt;0&gt;; compatible = "ti,tlv320aic3x"; reg = &lt;0x18&gt;; gpio-reset = &lt;&amp;axi_gpio_0 0 0&gt;; ai3x-gpio-func = &lt;&amp;axi_gpio_0 1 0&gt;, /* AIC3X_GPIO1_FUNC_DISABLED */ &lt;&amp;axi_gpio_0 2 0&gt;; /* AIC3X_GPIO2_FUNC_DIGITAL_MIC_INPUT */ AVDD-supply = &lt;&amp;vmmc2&gt;; DRVDD-supply = &lt;&amp;vmmc2&gt;; IOVDD-supply = &lt;&amp;vmmc2&gt;; DVDD-supply = &lt;&amp;vmmc2&gt;; ai3x-micbias-vg = &lt;1&gt;; }; ... };</span></span></span></span></code> </pre> <br>  Configurando o i2s (os dados de √°udio s√£o transmitidos atrav√©s desta interface): <br><br><pre> <code class="cpp hljs">i2s_clk: i2s_clk { <span class="hljs-meta"><span class="hljs-meta">#clock-cells = </span><span class="hljs-meta-string"><span class="hljs-meta"><span class="hljs-meta-string">&lt;0&gt;; compatible = "fixed-clock"; clock-frequency = &lt;11289600&gt;; clock-output-names = "i2s_clk"; }; axi_i2s_adi_0: axi_i2s_adi@43C00000 { compatible = "adi,axi-i2s-1.00.a"; reg = &lt;0x43C00000 0x1000&gt;; xlnx,bclk-pol = &lt;0x0&gt;; xlnx,dma-type = &lt;0x1&gt;; xlnx,has-rx = &lt;0x1&gt;; xlnx,has-tx = &lt;0x1&gt;; xlnx,lrclk-pol = &lt;0x0&gt;; xlnx,num-ch = &lt;0x1&gt;; xlnx,s-axi-min-size = &lt;0x000001FF&gt;; xlnx,slot-width = &lt;0x18&gt;; }; &amp;axi_i2s_adi_0 { #sound-dai-cells = &lt;0&gt;; compatible = "adi,axi-i2s-1.00.a"; clocks = &lt;&amp;clkc 15&gt;, &lt;&amp;i2s_clk&gt;; clock-names = "axi", "ref"; dmas = &lt;&amp;dmac_s 0 &amp;dmac_s 1&gt;; dma-names = "tx", "rx"; };</span></span></span></span></code> </pre> <br>  Configurando a placa de som na √°rvore de dispositivos (placas de √°udio): <br><br><pre> <code class="cpp hljs"> sound { compatible = <span class="hljs-string"><span class="hljs-string">"simple-audio-card"</span></span>; simple-audio-card,name = <span class="hljs-string"><span class="hljs-string">"TLV320AIC34"</span></span>; simple-audio-card,format = <span class="hljs-string"><span class="hljs-string">"i2s"</span></span>; simple-audio-card,bitclock-master = &lt;&amp;dailink0_master&gt;; simple-audio-card,frame-master = &lt;&amp;dailink0_master&gt;; simple-audio-card,widgets = ... simple-audio-card,routing = ... dailink0_master: simple-audio-card,cpu { clocks = &lt;&amp;i2s_clk&gt;; sound-dai = &lt;&amp;axi_i2s_adi_0&gt;; }; simple-audio-card,codec { clocks = &lt;&amp;i2s_clk&gt;; sound-dai = &lt;&amp;tlv320aic3x&gt;; }; }; };</code> </pre> <br>  Depois de todas as manipula√ß√µes para configurar e configurar o codec na √°rvore de dispositivos no Linux, a cobi√ßada placa de √°udio apareceu e pudemos ouvir m√∫sica (nossa primeira faixa de m√∫sica foi Highway to Hell, AC / DC). <br><br>  Aqui est√° o que tivemos que fazer para isso: <br><br><ul><li>  Gerou a frequ√™ncia necess√°ria usando clk_wiz (assistente de rel√≥gio) </li><li>  DTS corretamente configurado para tlv320aic34 </li><li>  Adicionado suporte para o driver tlv320aic3x </li><li>  Pacotes de √°udio adicionados ao buildroot para reproduzir o fluxo de √°udio (aplay, madplay, etc.) </li></ul><br>  No processo de desenvolvimento do dispositivo final, fomos confrontados com a tarefa de conectar 4 microcircuitos tlv320aic34.  O chip tlv320aic34 descrito acima cont√©m 2 blocos para trabalhar com o fluxo de √°udio, cada bloco possui sua pr√≥pria linha i2c para configurar e configurar par√¢metros de √°udio.  Um bloco pode ter apenas quatro endere√ßos, respectivamente, √© imposs√≠vel conectar quatro microcircuitos tlv320aic34 a uma interface i2c, voc√™ precisa usar duas interfaces i2c (8 blocos de √°udio independentes).  Para cada bloco, se voc√™ iniciar mclk, blck, wclk, din / dout individualmente, precisar√° adicionar 40 linhas de sinal no total, o que √© imposs√≠vel e irracional do ponto de vista do circuito para o m√≥dulo som que escolhemos, porque al√©m desses sinais, voc√™ tinha que conectar muitas outras linhas e interfaces. <br><br>  Como resultado, decidimos mudar a placa de √°udio para o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">modo TDM</a> , no qual todas as linhas mclk, bclk, din e dout s√£o combinadas, o que reduz o n√∫mero total de linhas de comunica√ß√£o.  Essa decis√£o afetou a opera√ß√£o do axi-i2s-adi, devido ao fato de o pr√≥prio n√∫cleo do ip funcionar no modo mestre.  Al√©m disso, essa altera√ß√£o n√£o nos permitiu usar nosso ip-core no modo TDM e, com uma decis√£o decidida, tivemos que abandonar o uso do ip-core selecionado.  Eu tive que escrever um kernel ip para ouvir o tr√°fego do i2s e envi√°-lo para a dma. Essa solu√ß√£o nos permitiu criar uma interface comum para o recebimento de dados que n√£o dependiam do tipo de cart√£o para grava√ß√£o de chamadas (cart√µes anal√≥gicos e digitais). <br><br>  A arquitetura inicial para receber o fluxo de √°udio e seu processamento atrav√©s da interface i2s: <br><br><img src="https://habrastorage.org/webt/yn/24/2d/yn242d_8cm4kazs2ycwceevqqe8.jpeg"><br><br>  A arquitetura final para receber o fluxo de √°udio e seu processamento atrav√©s da interface i2s: <br><br><img src="https://habrastorage.org/webt/mz/py/dt/mzpydtgravupatvivp_zmpiitig.jpeg"><br><br>  Arquitetura de recebimento de um fluxo PRI e seu processamento: <br><br><img src="https://habrastorage.org/webt/qx/ee/7w/qxee7wt1mdazgm0tu0eukbm5rmy.jpeg"><br><br>  Arquitetura da recep√ß√£o e processamento do fluxo BRI: <br><br><img src="https://habrastorage.org/webt/wd/uf/ny/wdufnykenpfxgwyhrnr3x6ep2kg.jpeg"><br><br><h2>  Axi dma </h2><br>  Este √© um elemento importante do sistema de sincroniza√ß√£o de dados para dma. <br><br><img src="https://habrastorage.org/webt/v7/fx/pk/v7fxpk_3eemrqnlmy3iejsjrup4.png"><br>  <i>Janela de configura√ß√£o do AXI DMA no Xilinx Vivado</i> <br><br>  Na tela de impress√£o, o pr√≥prio bloco AXI DMA √© apresentado.  Tem muitos par√¢metros.  Voc√™ pode configurar o barramento quantos dados transferir.  Os dados podem ser alinhados ou em qualquer formato.  Uma descri√ß√£o detalhada da opera√ß√£o e intera√ß√£o com o axi dma √© descrita <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">na documenta√ß√£o t√©cnica</a> (de vers√£o para vers√£o, h√° uma adi√ß√£o e corre√ß√£o de imprecis√µes na descri√ß√£o, al√©m de refinamento dos kernels ip). <br><br><h2>  Verifique a transfer√™ncia de dados atrav√©s das op√ß√µes de teste do AXI DMA, AXI DMA </h2><br>  Ao desenvolver o driver, decidimos encontrar o c√≥digo aberto e adapt√°-lo √† nossa tarefa.  Como resultado, escolhemos as fontes do <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">projeto github ezdma</a> (trocadilho, lido como f√°cil dma). <br><br>  O pr√≥ximo passo √© o desenvolvimento de um driver de teste; foi uma etapa preparat√≥ria em antecipa√ß√£o ao momento em que um n√∫cleo de ip com funcionalidade pronta do departamento de desenvolvimento do FPGA chegou at√© n√≥s (o processo de desenvolvimento descrito foi formado por programadores incorporados).  Antes desse momento, decidimos pegar o AXI DMA, o AXI DATA FIFO e fazer um loopback para garantir erros futuros.  Como fizemos o loop e o envio e o recebimento de dados, verificamos o resultado do nosso trabalho e o desempenho do nosso driver.  Adaptamos um pouco a funcionalidade, adaptamos-a aos nossos desejos na interface de intera√ß√£o e mais uma vez verificamos a operabilidade do driver e o princ√≠pio de intera√ß√£o selecionado. <br><br><img src="https://habrastorage.org/webt/iw/si/uj/iwsiujsbv1tckuamu1lsjalzrao.png"><br>  <i>Design de bloco look-back, a primeira maneira de testar o AXI DMA</i> <br><br>  Um exemplo de uma descri√ß√£o de DMA e ezdma em uma √°rvore de dispositivos: <br><br><pre> <code class="cpp hljs">/ { amba_pl: amba_pl { <span class="hljs-meta"><span class="hljs-meta">#address-cells = </span><span class="hljs-meta-string"><span class="hljs-meta"><span class="hljs-meta-string">&lt;1&gt;; #size-cells = &lt;1&gt;; compatible = "simple-bus"; ranges ; axi_dma_1: axi_dma { #dma-cells = &lt;1&gt;; compatible = "xlnx,axi-dma-1.00.a"; reg = &lt;0x40400000 0x10000&gt;; clock-names = "s_axi_lite_aclk", "m_axi_sg_aclk", "m_axi_mm2s_aclk", "m_axi_s2mm_aclk"; clocks = &lt;&amp;clkc 15&gt;, &lt;&amp;clkc 15&gt;, &lt;&amp;clkc 15&gt;, &lt;&amp;clkc 15&gt;; interrupt-parent = &lt;&amp;intc&gt;; interrupts = &lt;0 29 4 0 30 4&gt;; xlnx,addrwidth = &lt;0x20&gt;; xlnx,include-sg; dma-channel@40400000 { compatible = "xlnx,axi-dma-mm2s-channel"; dma-channels = &lt;0x1&gt;; interrupts = &lt;0 29 4&gt;; xlnx,datawidth = &lt;0x20&gt;; xlnx,device-id = &lt;0x0&gt;; xlnx,include-dre ; }; dma-channel@40400030 { compatible = "xlnx,axi-dma-s2mm-channel"; dma-channels = &lt;0x1&gt;; interrupts = &lt;0 30 4&gt;; xlnx,datawidth = &lt;0x20&gt;; xlnx,device-id = &lt;0x0&gt;; xlnx,include-dre ; }; }; ezdma0 { compatible = "ezdma"; dmas = &lt;&amp;axi_dma_1 0 &amp;axi_dma_1 1&gt;; dma-names = "loop_tx", "loop_rx"; // used when obtaining reference to above DMA core using dma_request_slave_channel() ezdma,dirs = &lt;2 1&gt;; // direction of DMA channel: 1 = RX (dev-&gt;cpu), 2 = TX (cpu-&gt;dev) }; ... }; };</span></span></span></span></code> </pre> <br>  Voc√™ pode gerar facilmente arquivos dts / dtsi usando a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">ferramenta Device Tree Generator</a> . <br><br>  A segunda etapa do nosso processo de desenvolvimento √© a cria√ß√£o de um ip-kernel de teste para verificar o desempenho do driver, s√≥ que desta vez os dados ser√£o significativos, com a transfer√™ncia via AXIS para o AXI_DMA (como ser√° na vers√£o final do ip-kernel). <br><br><img src="https://habrastorage.org/webt/uc/nc/iz/ucncizx2gwl3am9mxz5iursdy1q.png"><br>  <i>Fluxo de trabalho da interface AXIS</i> <br><br>  Implementamos duas variantes de kernels ip para gera√ß√£o de dados, a primeira vers√£o testada √© implementada atrav√©s do verilog, a segunda - no HLS (nesse contexto, o HLS apareceu sob o slogan ‚Äústylish-fashion-youth‚Äù). <br><br>  O gerador de dados verilog (e geralmente nos idiomas da fam√≠lia hdl - verilog, vhdl etc.) √© uma solu√ß√£o padr√£o ao desenvolver n√∫cleos ip desse tipo.  Aqui est√£o alguns trechos de c√≥digo para o kernel intermedi√°rio de ip: <br><br><pre> <code class="hljs sql">module GenCnt ( ‚Ä¶. assign HandsHake = m_axis_din_tready &amp; m_axis_dout_tvalid; always @(posedge Clk) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (Rst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> smCnt &lt;= sIDLE; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">case</span></span> (smCnt) sIDLE: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> smCnt &lt;= sDATA; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> sDATA: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (Cnt == cTopCnt - <span class="hljs-number"><span class="hljs-number">1</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> smCnt &lt;= sLAST; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> ... endmodule</code> </pre> <br>  N√£o h√° necessidade de uma descri√ß√£o mais detalhada, pois essa √© uma tarefa t√≠pica de um designer de FPGA. <br><br>  Um "animal" mais interessante aqui √© o HLS.  <b>O Vivado HLS (s√≠ntese de alto n√≠vel)</b> √© o novo software CAD da Xilinx para criar dispositivos digitais usando linguagens de alto n√≠vel, como OpenCL, C ou C ++. <br><br>  C / C ++ s√£o as principais linguagens para um engenheiro de software incorporado, portanto, resolver um problema usando essas linguagens √© mais interessante em termos de implementa√ß√£o e an√°lise comparativa para projetos futuros. <br><br>  Aqui est√£o dois pequenos exemplos de trabalho com o HLS.  O primeiro exemplo √© um gerador de dados para o AXI_DMA, o segundo exemplo √© a troca de dados entre a parte do processador e a l√≥gica program√°vel via interface s_axilite. <br><br>  A troca de dados por meio da interface s_axilite (o segundo exemplo) foi implementada para que, a qualquer momento no procfs, fosse poss√≠vel subtrair qual fluxo de bits fosse carregado, e para que fosse poss√≠vel rastrear a corre√ß√£o do trabalho com a vers√£o para a parte PL do SoC.  Aqui um ponto muito interessante aparece com o s_axilite: o Vivado HLS gera um driver para Linux (o driver, por sua vez, adaptamos para trabalhar com procfs para preservar a hereditariedade da escrita).  Um exemplo do c√≥digo gerado para Linux est√° abaixo (o caminho para a solu√ß√£o de origem1 / impl / ip / drivers / name_xxx / src /). <br><br><img src="https://habrastorage.org/webt/ss/kd/rh/sskdrh3olokqp7miv9qm-ni1gnq.png"><br>  <i>Etapas da s√≠ntese HLS e gera√ß√£o de c√≥digo rtl</i> <br><br>  Gerador de dados HLS para verificar a opera√ß√£o com AXI_DMA: <br><br><pre> <code class="cpp hljs"><span class="hljs-meta"><span class="hljs-meta">#</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">include</span></span></span><span class="hljs-meta"> </span><span class="hljs-meta-string"><span class="hljs-meta"><span class="hljs-meta-string">&lt;ap_axi_sdata.h&gt; #include &lt;hls_stream.h&gt; #define SIZE_STREAM 1024 struct axis { int tdata; bool tlast; }; void data_generation(axis outStream[SIZE_STREAM]) { #pragma HLS INTERFACE axis port=outStream int i = 0; do{ outStream[i].tdata = i; outStream[i].tlast = (i == (SIZE_STREAM - 1)) ? 1 : 0; i++; }while( i &lt; SIZE_STREAM); }</span></span></span></span></code> </pre> <br>  Um exemplo de obten√ß√£o de vers√£o e tipo de placa de interface: <br><br><pre> <code class="cpp hljs"><span class="hljs-meta"><span class="hljs-meta">#</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">include</span></span></span><span class="hljs-meta"> </span><span class="hljs-meta-string"><span class="hljs-meta"><span class="hljs-meta-string">&lt;stdio.h&gt; void info( int &amp;aVersion, int &amp;bSubVersion, int &amp;cTypeBoard, int version, int subVersion, int typeBoard ){ #pragma HLS INTERFACE s_axilite port=aVersion #pragma HLS INTERFACE s_axilite port=bSubVersion #pragma HLS INTERFACE s_axilite port=cTypeBoard #pragma HLS INTERFACE ap_ctrl_none port=return aVersion = version; bSubVersion = subVersion; cTypeBoard = typeBoard; }</span></span></span></span></code> </pre> <br>  Como voc√™ notou, para o desenvolvimento em hls √© muito importante entender o trabalho e a aplica√ß√£o de v√°rios pragmas (HLS pragma), pois o processo de s√≠ntese est√° diretamente ligado aos pragmas. <br><br>  Driver gerado para s_axilite: <br><br><pre> <code class="cpp hljs"><span class="hljs-comment"><span class="hljs-comment">// ============================================================== // File generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC // Version: 2016.4 // Copyright (C) 1986-2016 Xilinx, Inc. All Rights Reserved. // // ============================================================== #ifdef __linux__ /***************************** Include Files *********************************/ #include "xinfo.h" /***************** Macros (Inline Functions) Definitions *********************/ #define MAX_UIO_PATH_SIZE 256 #define MAX_UIO_NAME_SIZE 64 #define MAX_UIO_MAPS 5 #define UIO_INVALID_ADDR 0 /**************************** Type Definitions ******************************/ typedef struct { u32 addr; u32 size; } XInfo_uio_map; typedef struct { int uio_fd; int uio_num; char name[ MAX_UIO_NAME_SIZE ]; char version[ MAX_UIO_NAME_SIZE ]; XInfo_uio_map maps[ MAX_UIO_MAPS ]; } XInfo_uio_info; /***************** Variable Definitions **************************************/ static XInfo_uio_info uio_info; /************************** Function Implementation *************************/ static int line_from_file(char* filename, char* linebuf) { char* s; int i; FILE* fp = fopen(filename, "r"); if (!fp) return -1; s = fgets(linebuf, MAX_UIO_NAME_SIZE, fp); fclose(fp); if (!s) return -2; for (i=0; (*s)&amp;&amp;(i&lt;MAX_UIO_NAME_SIZE); i++) { if (*s == '\n') *s = 0; s++; } return 0; } static int uio_info_read_name(XInfo_uio_info* info) { char file[ MAX_UIO_PATH_SIZE ]; sprintf(file, "/sys/class/uio/uio%d/name", info-&gt;uio_num); return line_from_file(file, info-&gt;name); } static int uio_info_read_version(XInfo_uio_info* info) { char file[ MAX_UIO_PATH_SIZE ]; sprintf(file, "/sys/class/uio/uio%d/version", info-&gt;uio_num); return line_from_file(file, info-&gt;version); } static int uio_info_read_map_addr(XInfo_uio_info* info, int n) { int ret; char file[ MAX_UIO_PATH_SIZE ]; info-&gt;maps[n].addr = UIO_INVALID_ADDR; sprintf(file, "/sys/class/uio/uio%d/maps/map%d/addr", info-&gt;uio_num, n); FILE* fp = fopen(file, "r"); if (!fp) return -1; ret = fscanf(fp, "0x%x", &amp;info-&gt;maps[n].addr); fclose(fp); if (ret &lt; 0) return -2; return 0; } static int uio_info_read_map_size(XInfo_uio_info* info, int n) { int ret; char file[ MAX_UIO_PATH_SIZE ]; sprintf(file, "/sys/class/uio/uio%d/maps/map%d/size", info-&gt;uio_num, n); FILE* fp = fopen(file, "r"); if (!fp) return -1; ret = fscanf(fp, "0x%x", &amp;info-&gt;maps[n].size); fclose(fp); if (ret &lt; 0) return -2; return 0; } int XInfo_Initialize(XInfo *InstancePtr, const char* InstanceName) { XInfo_uio_info *InfoPtr = &amp;uio_info; struct dirent **namelist; int i, n; char* s; char file[ MAX_UIO_PATH_SIZE ]; char name[ MAX_UIO_NAME_SIZE ]; int flag = 0; assert(InstancePtr != NULL); n = scandir("/sys/class/uio", &amp;namelist, 0, alphasort); if (n &lt; 0) return XST_DEVICE_NOT_FOUND; for (i = 0; i &lt; n; i++) { strcpy(file, "/sys/class/uio/"); strcat(file, namelist[i]-&gt;d_name); strcat(file, "/name"); if ((line_from_file(file, name) == 0) &amp;&amp; (strcmp(name, InstanceName) == 0)) { flag = 1; s = namelist[i]-&gt;d_name; s += 3; // "uio" InfoPtr-&gt;uio_num = atoi(s); break; } } if (flag == 0) return XST_DEVICE_NOT_FOUND; uio_info_read_name(InfoPtr); uio_info_read_version(InfoPtr); for (n = 0; n &lt; MAX_UIO_MAPS; ++n) { uio_info_read_map_addr(InfoPtr, n); uio_info_read_map_size(InfoPtr, n); } sprintf(file, "/dev/uio%d", InfoPtr-&gt;uio_num); if ((InfoPtr-&gt;uio_fd = open(file, O_RDWR)) &lt; 0) { return XST_OPEN_DEVICE_FAILED; } // </span><span class="hljs-doctag"><span class="hljs-comment"><span class="hljs-doctag">NOTE:</span></span></span><span class="hljs-comment"> slave interface 'Axilites' should be mapped to uioX/map0 InstancePtr-&gt;Axilites_BaseAddress = (u32)mmap(NULL, InfoPtr-&gt;maps[0].size, PROT_READ|PROT_WRITE, MAP_SHARED, InfoPtr-&gt;uio_fd, 0 * getpagesize()); assert(InstancePtr-&gt;Axilites_BaseAddress); InstancePtr-&gt;IsReady = XIL_COMPONENT_IS_READY; return XST_SUCCESS; } int XInfo_Release(XInfo *InstancePtr) { XInfo_uio_info *InfoPtr = &amp;uio_info; assert(InstancePtr != NULL); assert(InstancePtr-&gt;IsReady == XIL_COMPONENT_IS_READY); munmap((void*)InstancePtr-&gt;Axilites_BaseAddress, InfoPtr-&gt;maps[0].size); close(InfoPtr-&gt;uio_fd); return XST_SUCCESS; } #endif</span></span></code> </pre> <br>  Um arquivo importante que informa a localiza√ß√£o das vari√°veis ‚Äã‚Äã(registradores) no espa√ßo de endere√ßo √© o arquivo x # your_name # _hw.h.  Voc√™ sempre pode verificar a corre√ß√£o do ip-kernel gravado usando a ferramenta devmem. <br><br>  O conte√∫do deste arquivo: <br><br><pre> <code class="cpp hljs"><span class="hljs-comment"><span class="hljs-comment">// ============================================================== // File generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC // Version: 2016.4 // Copyright (C) 1986-2016 Xilinx, Inc. All Rights Reserved. // // ============================================================== // AXILiteS // 0x00 : reserved // 0x04 : reserved // 0x08 : reserved // 0x0c : reserved // 0x10 : Data signal of aVersion // bit 31~0 - aVersion[31:0] (Read) // 0x14 : Control signal of aVersion // bit 0 - aVersion_ap_vld (Read/COR) // others - reserved // 0x18 : Data signal of bSubVersion // bit 31~0 - bSubVersion[31:0] (Read) // 0x1c : Control signal of bSubVersion // bit 0 - bSubVersion_ap_vld (Read/COR) // others - reserved // 0x20 : Data signal of cTypeBoard // bit 31~0 - cTypeBoard[31:0] (Read) // 0x24 : Control signal of cTypeBoard // bit 0 - cTypeBoard_ap_vld (Read/COR) // others - reserved // (SC = Self Clear, COR = Clear on Read, TOW = Toggle on Write, COH = Clear on Handshake) #define XINFO_AXILITES_ADDR_AVERSION_DATA 0x10 #define XINFO_AXILITES_BITS_AVERSION_DATA 32 #define XINFO_AXILITES_ADDR_AVERSION_CTRL 0x14 #define XINFO_AXILITES_ADDR_BSUBVERSION_DATA 0x18 #define XINFO_AXILITES_BITS_BSUBVERSION_DATA 32 #define XINFO_AXILITES_ADDR_BSUBVERSION_CTRL 0x1c #define XINFO_AXILITES_ADDR_CTYPEBOARD_DATA 0x20 #define XINFO_AXILITES_BITS_CTYPEBOARD_DATA 32 #define XINFO_AXILITES_ADDR_CTYPEBOARD_CTRL 0x24</span></span></code> </pre><br>  Este arquivo descreve os endere√ßos dos registradores, os registradores correspondem √† localiza√ß√£o dos argumentos na fun√ß√£o.  Ap√≥s a s√≠ntese do projeto, voc√™ pode ver como o projeto criado ser√° executado em ciclos. <br><br><img src="https://habrastorage.org/webt/lj/jw/na/ljjwnalfpfgcsi4yindklhqvowe.png"><br>  <i>Exemplo de batida do projeto</i> <br><br>  Trabalhar com hls mostrou que esta ferramenta √© adequada para resolver tarefas rapidamente, especialmente se provou para resolver problemas matem√°ticos de vis√£o computacional, que podem ser facilmente descritos em C ++ ou C, bem como para criar pequenos n√∫cleos de ip para intera√ß√µes e trocas informa√ß√µes com interfaces FPGA padr√£o. <br><br>  Ao mesmo tempo, o HLS n√£o √© adequado para implementar interfaces de hardware espec√≠ficas, por exemplo, no caso foi o I2S, e o c√≥digo rtl gerado ocupa mais espa√ßo no FPGA do que √© escrito nas linguagens hdl padr√£o. <br><br>  A etapa final no teste do driver √© o desenvolvimento de um gerador de tr√°fego I2S.  Esse ip-core repete a funcionalidade dos kernels ip anteriores, exceto que gera dados incrementais (tr√°fego) que correspondem aos dados reais do I2S no modo TDM. <br><br><img src="https://habrastorage.org/webt/vc/81/xz/vc81xzbieylxtzhrp6lz-psikva.png"><br>  <i>Projeto de bloco para futuros testes de n√∫cleo I2S personalizados e gerador de tr√°fego I2S</i> <br><br>  Como resultado, obtivemos os resultados de hls, axi dma e s_axilite, verificamos o desempenho de nosso software e drivers. <br><br><h2>  Conclus√µes </h2><br>  Conseguimos desenvolver os tipos necess√°rios de placas de interface, bem como kernels ip para tdm, pri, bri.  Melhoramos significativamente a abordagem atual para o desenvolvimento de tais dispositivos e criamos uma solu√ß√£o abrangente que pode competir com placas de interface semelhantes da <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Asterick</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">patton</a> e outras.  A vantagem da nossa solu√ß√£o √© que o desenvolvedor n√£o precisa de um link intermedi√°rio entre o PC e o PCI para a transfer√™ncia de dados; ele poder√° transmitir diretamente as informa√ß√µes recebidas via Ethernet. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt415435/">https://habr.com/ru/post/pt415435/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt415423/index.html">Infraestrutura de chave p√∫blica: autoridade de certifica√ß√£o baseada no utilit√°rio OpenSSL e SQLite3 (Postcryptum)</a></li>
<li><a href="../pt415427/index.html">Toda a verdade sobre o RTOS de Colin Walls. Artigo 4. Tarefas, altern√¢ncia de contexto e interrup√ß√µes</a></li>
<li><a href="../pt415429/index.html">Toda a verdade sobre o RTOS de Colin Walls. Artigo 5. Intera√ß√£o e sincroniza√ß√£o de tarefas</a></li>
<li><a href="../pt415431/index.html">An√∫ncio Hackathon SmartMail Hack 2: Chamada de Dados</a></li>
<li><a href="../pt415433/index.html">Gerenciamento de lan√ßamentos em servi√ßos de alojamento e servi√ßos comunit√°rios - compartilhamos experi√™ncia e lutamos com a intui√ß√£o</a></li>
<li><a href="../pt415437/index.html">Como rolar ML em prod: seis rakes em que pisamos</a></li>
<li><a href="../pt415439/index.html">A comunica√ß√£o corporativa for√ßa voc√™ a sair ou arrast√°-lo para um projeto como um jogo?</a></li>
<li><a href="../pt415441/index.html">Ataques de ransomware contra ag√™ncias governamentais est√£o crescendo nos EUA</a></li>
<li><a href="../pt415443/index.html">MDG e Universidade ITMO convidam para a Escola de Ver√£o de Aprendizado de M√°quina</a></li>
<li><a href="../pt415445/index.html">Resumo de eventos para profissionais de RH na √°rea de TI em julho de 2018</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>