<test v="2.0"><p><t>Preguntas Verdadero Falso SE 1</t><d/><a>si</a><c/><v/><p/><e>GxrEjOyDPanAAtb</e><r>135266335690743</r></p><f/><c><c><t>0</t><p>Las UARTs integradas en el LPC2378 tienen un único buffer compartido para transmisión y recepción. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h> Tienen un buffer de 16 bytes para la transmisión y otro buffer de 16 bytes para la recepción.</h></c><c><t>0</t><p>Cada UART se puede configurar para detectar automáticamente la velocidad de transmisión de datos serie entrantes. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Los registros de transmisión (THR) y recepción (RBR) de las UARTs ocupan la misma posición de memoria. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Cada UART puede tener varios canales conectados al VIC. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>La trama extendida CAN 2.0B tiene mayor prioridad que la trama estándar CAN 2.0A. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El controlador CAN LPC2000 integrado en el circuito LPC2378 tiene dos interrupciones separadas asociadas una a la transmisión y otra a la recepción de tramas. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Tras un reset todos los periféricos tienen habilitado reloj y potencia. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Tras un reset la mayoría de los periféricos tienen habilitado su reloj excepto los periféricos complejos o los que tienen un elevado consumo de potencia.</h></c><c><t>0</t><p>En el VIC cualquier petición de interrupción puede asignarse a la CPU de tipo FIQ o IRQ. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El VIC del LPC2378 no permite interrupciones multinivel. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Cualquier fuente de interrupción puede ser asignada como una interrupción FIQ</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Tras un reset el “pin connect block” configura todos los pines del circuito como GPIO. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El VIC dispone de 32 espacios para el direccionamiento vectorizado de las interrupciones. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>La fuente de reloj por defecto de todos los timers es el reloj periférico PCLK del bus APB</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El modulador PWM del LPC2378 permite generar hasta seis canales Single Edge y hasta tres canales Double Edge</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Todos los puertos digitales de entrada/salida (GPIO) están conectados al bus local del core ARM7. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>. Los GPIO lentos (0 y 1) están conectados al bus APB</h></c><c><t>0</t><p>El acceso del core ARM7 a la memoria flash siempre ha de hacerse a través del módulo acelerador de memoria (MAM). </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Solo si el MAM está completamente habilitado. Puede estar deshabilitado o que esté el código en el MAM y los saltos y datos de códigos se obtienen de la memoria flash.</h></c><c><t>0</t><p>En modo usuario sólo se puede acceder a las funciones a nivel de sistema a través de llamadas al supervisor</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El modo usuario utiliza los mismos registros físicos que el modo sistema. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Todos los registros del ARM7 no son solapados, es decir, es el mismo registro físico en todos los modos de ejecución. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Los registros del R13 (SP) y R14 (LR) tienen seis bancos de registros físicos cada uno. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>Los modos usuario y sistema utilizan uno, y cada uno de los restantes modos de ejecución tiene un banco propio.</h></c></c><i/></test>