TimeQuest Timing Analyzer report for MultiCycle
Mon Apr 01 08:44:03 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'Op[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'Op[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Op[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'Op[0]'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'Op[0]'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'Op[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'Op[0]'
 51. Fast 1200mV 0C Model Hold: 'clk'
 52. Fast 1200mV 0C Model Hold: 'Op[0]'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'Op[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; MultiCycle                                         ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; Op[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Op[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 671.14 MHz ; 250.0 MHz       ; Op[0]      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 702.74 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.423 ; -1.475             ;
; Op[0] ; -0.245 ; -0.245             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.221 ; -0.800            ;
; Op[0] ; 0.082  ; 0.000             ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -15.000                          ;
; Op[0] ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.423 ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.064     ; 1.354      ;
; -0.373 ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.064     ; 1.304      ;
; -0.372 ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.064     ; 1.303      ;
; -0.280 ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.211      ;
; -0.273 ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.204      ;
; -0.271 ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.202      ;
; -0.222 ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.064     ; 1.153      ;
; -0.125 ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.056      ;
; -0.087 ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.064     ; 1.018      ;
; -0.064 ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 0.995      ;
; -0.039 ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.064     ; 0.970      ;
; -0.020 ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.500        ; 2.431      ; 2.936      ;
; 0.043  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.500        ; 2.431      ; 2.873      ;
; 0.075  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.500        ; 2.431      ; 2.841      ;
; 0.090  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 1.000        ; -0.064     ; 0.841      ;
; 0.095  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.500        ; 2.431      ; 2.821      ;
; 0.111  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.500        ; 2.431      ; 2.805      ;
; 0.230  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 1.000        ; -0.064     ; 0.701      ;
; 0.230  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 1.000        ; -0.064     ; 0.701      ;
; 0.237  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 1.000        ; -0.064     ; 0.694      ;
; 0.246  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 0.685      ;
; 0.247  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.064     ; 0.684      ;
; 0.664  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 1.000        ; 2.431      ; 2.752      ;
; 0.724  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 1.000        ; 2.431      ; 2.692      ;
; 0.745  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 1.000        ; 2.431      ; 2.671      ;
; 0.809  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 1.000        ; 2.431      ; 2.607      ;
; 0.819  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 1.000        ; 2.431      ; 2.597      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Op[0]'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.245 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.500        ; 2.234      ; 2.279      ;
; 0.066  ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 1.000        ; 2.234      ; 2.468      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.221 ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.000        ; 2.529      ; 2.495      ;
; -0.210 ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.000        ; 2.529      ; 2.506      ;
; -0.139 ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.000        ; 2.529      ; 2.577      ;
; -0.117 ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.000        ; 2.529      ; 2.599      ;
; -0.113 ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.000        ; 2.529      ; 2.603      ;
; 0.356  ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.367  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.588      ;
; 0.371  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.378  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.599      ;
; 0.382  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.603      ;
; 0.382  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.603      ;
; 0.497  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; -0.500       ; 2.529      ; 2.713      ;
; 0.502  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; -0.500       ; 2.529      ; 2.718      ;
; 0.521  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.742      ;
; 0.532  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; -0.500       ; 2.529      ; 2.748      ;
; 0.563  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; -0.500       ; 2.529      ; 2.779      ;
; 0.567  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; -0.500       ; 2.529      ; 2.783      ;
; 0.608  ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.829      ;
; 0.682  ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.903      ;
; 0.711  ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.932      ;
; 0.790  ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.011      ;
; 0.859  ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.860  ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.081      ;
; 0.865  ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.086      ;
; 0.931  ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.152      ;
; 0.931  ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.152      ;
; 0.959  ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.180      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Op[0]'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.082 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.000        ; 2.306      ; 2.388      ;
; 0.393 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; -0.500       ; 2.306      ; 2.199      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.ALUWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.BRANCH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.DECODE                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTEI                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTER                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.FETCH                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMADR                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMREAD                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH                      ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE                      ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI                    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER                    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR                      ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD                     ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH                      ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.DECODE                      ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI                    ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER                    ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.FETCH                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR                      ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD                     ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Op[0]'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Op[0] ; Rise       ; Op[0]                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|o         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Decoder1~0|datac      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Decoder1~0|datac      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|o         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Op[*]        ; Op[0]      ; 3.893 ; 4.389 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.745 ; 0.934 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; 3.893 ; 4.389 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; 1.525 ; 1.997 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; 1.525 ; 1.997 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; 3.430 ; 3.897 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; 2.855 ; 3.386 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; 3.430 ; 3.897 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; 2.798 ; 3.207 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; 2.726 ; 3.137 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; 3.317 ; 3.779 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; 2.298 ; 2.741 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; 3.189 ; 3.674 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; 3.123 ; 3.556 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; 3.126 ; 3.535 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; 3.317 ; 3.779 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; 2.389 ; 2.856 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 3.770 ; 4.282 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.306 ; 0.490 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; 3.770 ; 4.282 ; Rise       ; clk             ;
; RESET        ; clk        ; 3.133 ; 3.568 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Op[*]        ; Op[0]      ; 0.107  ; -0.082 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.107  ; -0.082 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; -2.852 ; -3.349 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; -1.126 ; -1.571 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; -1.126 ; -1.571 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; -1.881 ; -2.291 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; -2.050 ; -2.572 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; -1.884 ; -2.387 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; -1.953 ; -2.321 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; -1.881 ; -2.291 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; -1.280 ; -1.674 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; -1.280 ; -1.674 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; -2.672 ; -3.126 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; -2.555 ; -2.946 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; -2.499 ; -2.940 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; -2.761 ; -3.156 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; -1.635 ; -2.050 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 0.191  ; -0.027 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.191  ; -0.027 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; -1.990 ; -2.498 ; Rise       ; clk             ;
; RESET        ; clk        ; -1.663 ; -2.098 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 6.582 ; 6.942 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.582 ; 6.942 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 6.582 ; 6.942 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.582 ; 6.942 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 6.934 ; 6.867 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 6.934 ; 6.867 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 7.788 ; 7.925 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 7.188 ; 7.220 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 7.188 ; 7.220 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 6.890 ; 7.082 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 7.377 ; 7.334 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 6.045 ; 6.118 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 7.197 ; 7.151 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 7.785 ; 7.724 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 9.541 ; 9.554 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 7.235 ; 7.049 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 6.444 ; 6.360 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 7.235 ; 7.049 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 6.364 ; 6.713 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.364 ; 6.713 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 6.364 ; 6.713 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.364 ; 6.713 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 6.744 ; 6.678 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 6.744 ; 6.678 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 7.422 ; 7.456 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 6.524 ; 6.597 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 6.664 ; 6.597 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 6.524 ; 6.614 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 6.700 ; 6.613 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 5.848 ; 5.923 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 6.335 ; 6.252 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 6.874 ; 6.778 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 8.559 ; 8.536 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 6.236 ; 6.151 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 6.236 ; 6.151 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 6.493 ; 6.372 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+---------------+-------+-------+--------+--------+
; Input Port ; Output Port   ; RR    ; RF    ; FR     ; FF     ;
+------------+---------------+-------+-------+--------+--------+
; Funct[1]   ; ALUControl[0] ; 9.765 ;       ;        ; 10.120 ;
; Funct[1]   ; ALUControl[1] ; 7.257 ;       ;        ; 7.550  ;
; Funct[1]   ; ALUControl[2] ;       ; 7.123 ; 7.689  ;        ;
; Funct[2]   ; ALUControl[0] ;       ; 9.570 ; 10.039 ;        ;
; Funct[2]   ; ALUControl[1] ; 7.138 ;       ;        ; 7.435  ;
; Funct[2]   ; ALUControl[2] ;       ; 7.002 ; 7.534  ;        ;
; Funct[2]   ; ALUControl[3] ;       ; 7.209 ; 7.742  ;        ;
; Funct[3]   ; ALUControl[0] ; 9.541 ;       ;        ; 9.947  ;
; Funct[3]   ; ALUControl[1] ;       ; 7.005 ; 7.575  ;        ;
; Funct[3]   ; ALUControl[2] ; 7.099 ;       ;        ; 7.438  ;
; Funct[3]   ; ALUControl[3] ; 7.050 ;       ;        ; 7.347  ;
; Funct[4]   ; ALUControl[0] ; 9.788 ;       ;        ; 10.181 ;
; Funct[4]   ; ALUControl[1] ; 7.351 ; 7.195 ; 7.755  ; 7.657  ;
; Funct[4]   ; ALUControl[2] ; 7.281 ;       ;        ; 7.613  ;
; Funct[4]   ; ALUControl[3] ; 7.507 ;       ;        ; 7.820  ;
; Op[1]      ; ImmSrc[1]     ; 6.400 ;       ;        ; 6.736  ;
; Rd[0]      ; PCWrite       ; 7.897 ;       ;        ; 8.135  ;
; Rd[1]      ; PCWrite       ; 8.682 ;       ;        ; 8.951  ;
; Rd[2]      ; PCWrite       ; 8.486 ;       ;        ; 8.735  ;
; Rd[3]      ; PCWrite       ; 8.570 ;       ;        ; 8.829  ;
+------------+---------------+-------+-------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 9.424 ;       ;       ; 9.766 ;
; Funct[1]   ; ALUControl[1] ; 7.016 ;       ;       ; 7.300 ;
; Funct[1]   ; ALUControl[2] ;       ; 6.885 ; 7.439 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 9.233 ; 9.694 ;       ;
; Funct[2]   ; ALUControl[1] ; 6.901 ;       ;       ; 7.190 ;
; Funct[2]   ; ALUControl[2] ;       ; 6.766 ; 7.290 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 6.967 ; 7.489 ;       ;
; Funct[3]   ; ALUControl[0] ; 9.210 ;       ;       ; 9.601 ;
; Funct[3]   ; ALUControl[1] ;       ; 6.718 ; 7.286 ;       ;
; Funct[3]   ; ALUControl[2] ; 6.805 ;       ;       ; 7.138 ;
; Funct[3]   ; ALUControl[3] ; 6.819 ;       ;       ; 7.105 ;
; Funct[4]   ; ALUControl[0] ; 9.447 ;       ;       ; 9.826 ;
; Funct[4]   ; ALUControl[1] ; 7.107 ; 6.953 ; 7.503 ; 7.405 ;
; Funct[4]   ; ALUControl[2] ; 7.042 ;       ;       ; 7.363 ;
; Funct[4]   ; ALUControl[3] ; 7.241 ;       ;       ; 7.540 ;
; Op[1]      ; ImmSrc[1]     ; 6.196 ;       ;       ; 6.521 ;
; Rd[0]      ; PCWrite       ; 7.632 ;       ;       ; 7.864 ;
; Rd[1]      ; PCWrite       ; 8.371 ;       ;       ; 8.621 ;
; Rd[2]      ; PCWrite       ; 8.197 ;       ;       ; 8.438 ;
; Rd[3]      ; PCWrite       ; 8.277 ;       ;       ; 8.528 ;
+------------+---------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 732.06 MHz ; 250.0 MHz       ; Op[0]      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 788.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.269 ; -0.692            ;
; Op[0] ; -0.183 ; -0.183            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.160 ; -0.552           ;
; Op[0] ; 0.067  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.000                         ;
; Op[0] ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.207      ;
; -0.226 ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.164      ;
; -0.225 ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.163      ;
; -0.146 ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.084      ;
; -0.139 ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.077      ;
; -0.138 ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.076      ;
; -0.096 ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.034      ;
; 0.000  ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 1.000        ; -0.057     ; 0.938      ;
; 0.028  ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.057     ; 0.910      ;
; 0.030  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.500        ; 2.195      ; 2.650      ;
; 0.047  ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 0.891      ;
; 0.075  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.500        ; 2.195      ; 2.605      ;
; 0.079  ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.057     ; 0.859      ;
; 0.102  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.500        ; 2.195      ; 2.578      ;
; 0.130  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.500        ; 2.195      ; 2.550      ;
; 0.141  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.500        ; 2.195      ; 2.539      ;
; 0.186  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 1.000        ; -0.057     ; 0.752      ;
; 0.317  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 1.000        ; -0.057     ; 0.621      ;
; 0.317  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 1.000        ; -0.057     ; 0.621      ;
; 0.323  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 1.000        ; -0.057     ; 0.615      ;
; 0.324  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 0.614      ;
; 0.333  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.057     ; 0.605      ;
; 0.663  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 1.000        ; 2.195      ; 2.517      ;
; 0.714  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 1.000        ; 2.195      ; 2.466      ;
; 0.732  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 1.000        ; 2.195      ; 2.448      ;
; 0.784  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 1.000        ; 2.195      ; 2.396      ;
; 0.796  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 1.000        ; 2.195      ; 2.384      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Op[0]'                                                                        ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.183 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.500        ; 2.033      ; 2.090      ;
; 0.171  ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 1.000        ; 2.033      ; 2.236      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.000        ; 2.282      ; 2.296      ;
; -0.155 ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.000        ; 2.282      ; 2.301      ;
; -0.092 ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.000        ; 2.282      ; 2.364      ;
; -0.076 ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.000        ; 2.282      ; 2.380      ;
; -0.069 ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.000        ; 2.282      ; 2.387      ;
; 0.310  ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.326  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.527      ;
; 0.336  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.537      ;
; 0.342  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.543      ;
; 0.346  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.547      ;
; 0.347  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.548      ;
; 0.470  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.671      ;
; 0.500  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; -0.500       ; 2.282      ; 2.456      ;
; 0.501  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; -0.500       ; 2.282      ; 2.457      ;
; 0.538  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; -0.500       ; 2.282      ; 2.494      ;
; 0.551  ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.752      ;
; 0.563  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; -0.500       ; 2.282      ; 2.519      ;
; 0.564  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; -0.500       ; 2.282      ; 2.520      ;
; 0.612  ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.813      ;
; 0.648  ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.849      ;
; 0.710  ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.911      ;
; 0.781  ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.782  ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.983      ;
; 0.788  ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.989      ;
; 0.837  ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.057      ; 1.038      ;
; 0.838  ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.057      ; 1.039      ;
; 0.870  ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.057      ; 1.071      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Op[0]'                                                                        ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.067 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.000        ; 2.098      ; 2.165      ;
; 0.419 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; -0.500       ; 2.098      ; 2.017      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.ALUWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.BRANCH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.DECODE                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTEI                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTER                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.FETCH                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMADR                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMREAD                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD                     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB                       ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH                      ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.DECODE                      ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI                    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER                    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.FETCH                       ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR                      ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD                     ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB                       ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Op[0]'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Op[0] ; Rise       ; Op[0]                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|o         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Decoder1~0|datac      ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Decoder1~0|datac      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|o         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Op[*]        ; Op[0]      ; 3.408 ; 3.803 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.683 ; 0.829 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; 3.408 ; 3.803 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; 1.283 ; 1.654 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; 1.283 ; 1.654 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; 3.002 ; 3.363 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; 2.501 ; 2.905 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; 3.002 ; 3.363 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; 2.421 ; 2.748 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; 2.361 ; 2.678 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; 2.890 ; 3.234 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; 1.987 ; 2.316 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; 2.822 ; 3.140 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; 2.699 ; 3.042 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; 2.693 ; 3.045 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; 2.890 ; 3.234 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; 2.083 ; 2.436 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 3.308 ; 3.748 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.307 ; 0.440 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; 3.308 ; 3.748 ; Rise       ; clk             ;
; RESET        ; clk        ; 2.729 ; 3.101 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Op[*]        ; Op[0]      ; 0.081  ; -0.067 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.081  ; -0.067 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; -2.484 ; -2.875 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; -0.928 ; -1.282 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; -0.928 ; -1.282 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; -1.612 ; -1.923 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; -1.777 ; -2.183 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; -1.623 ; -2.026 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; -1.669 ; -1.974 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; -1.612 ; -1.923 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; -1.057 ; -1.388 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; -1.057 ; -1.388 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; -2.357 ; -2.666 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; -2.229 ; -2.554 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; -2.182 ; -2.531 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; -2.393 ; -2.733 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; -1.399 ; -1.713 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 0.130  ; -0.030 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.130  ; -0.030 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; -1.721 ; -2.133 ; Rise       ; clk             ;
; RESET        ; clk        ; -1.425 ; -1.756 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 5.781 ; 6.074 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 5.781 ; 6.074 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 5.781 ; 6.074 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 5.781 ; 6.074 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 6.193 ; 6.115 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 6.193 ; 6.115 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 6.935 ; 7.066 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 6.467 ; 6.436 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 6.467 ; 6.436 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 6.165 ; 6.338 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 6.649 ; 6.536 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 5.385 ; 5.490 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 6.497 ; 6.360 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 7.035 ; 6.876 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 8.625 ; 8.544 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 6.488 ; 6.301 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 5.791 ; 5.673 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 6.488 ; 6.301 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 5.589 ; 5.873 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 5.589 ; 5.873 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 5.589 ; 5.873 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 5.589 ; 5.873 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 6.019 ; 5.942 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 6.019 ; 5.942 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 6.574 ; 6.668 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 5.804 ; 5.878 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 5.988 ; 5.878 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 5.804 ; 5.940 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 6.028 ; 5.896 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 5.208 ; 5.312 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 5.699 ; 5.562 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 6.193 ; 6.037 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 7.718 ; 7.638 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 5.603 ; 5.485 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 5.603 ; 5.485 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 5.829 ; 5.677 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 8.721 ;       ;       ; 8.929 ;
; Funct[1]   ; ALUControl[1] ; 6.439 ;       ;       ; 6.606 ;
; Funct[1]   ; ALUControl[2] ;       ; 6.283 ; 6.767 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 8.480 ; 8.914 ;       ;
; Funct[2]   ; ALUControl[1] ; 6.319 ;       ;       ; 6.511 ;
; Funct[2]   ; ALUControl[2] ;       ; 6.160 ; 6.636 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 6.337 ; 6.828 ;       ;
; Funct[3]   ; ALUControl[0] ; 8.504 ;       ;       ; 8.775 ;
; Funct[3]   ; ALUControl[1] ;       ; 6.162 ; 6.666 ;       ;
; Funct[3]   ; ALUControl[2] ; 6.283 ;       ;       ; 6.509 ;
; Funct[3]   ; ALUControl[3] ; 6.245 ;       ;       ; 6.423 ;
; Funct[4]   ; ALUControl[0] ; 8.725 ;       ;       ; 8.983 ;
; Funct[4]   ; ALUControl[1] ; 6.509 ; 6.328 ; 6.826 ; 6.703 ;
; Funct[4]   ; ALUControl[2] ; 6.444 ;       ;       ; 6.664 ;
; Funct[4]   ; ALUControl[3] ; 6.654 ;       ;       ; 6.841 ;
; Op[1]      ; ImmSrc[1]     ; 5.639 ;       ;       ; 5.892 ;
; Rd[0]      ; PCWrite       ; 7.020 ;       ;       ; 7.134 ;
; Rd[1]      ; PCWrite       ; 7.738 ;       ;       ; 7.868 ;
; Rd[2]      ; PCWrite       ; 7.560 ;       ;       ; 7.676 ;
; Rd[3]      ; PCWrite       ; 7.634 ;       ;       ; 7.764 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 8.414 ;       ;       ; 8.618 ;
; Funct[1]   ; ALUControl[1] ; 6.226 ;       ;       ; 6.388 ;
; Funct[1]   ; ALUControl[2] ;       ; 6.071 ; 6.546 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 8.180 ; 8.607 ;       ;
; Funct[2]   ; ALUControl[1] ; 6.109 ;       ;       ; 6.295 ;
; Funct[2]   ; ALUControl[2] ;       ; 5.951 ; 6.420 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 6.123 ; 6.605 ;       ;
; Funct[3]   ; ALUControl[0] ; 8.207 ;       ;       ; 8.470 ;
; Funct[3]   ; ALUControl[1] ;       ; 5.906 ; 6.411 ;       ;
; Funct[3]   ; ALUControl[2] ; 6.020 ;       ;       ; 6.244 ;
; Funct[3]   ; ALUControl[3] ; 6.039 ;       ;       ; 6.212 ;
; Funct[4]   ; ALUControl[0] ; 8.419 ;       ;       ; 8.669 ;
; Funct[4]   ; ALUControl[1] ; 6.294 ; 6.116 ; 6.604 ; 6.480 ;
; Funct[4]   ; ALUControl[2] ; 6.231 ;       ;       ; 6.443 ;
; Funct[4]   ; ALUControl[3] ; 6.417 ;       ;       ; 6.594 ;
; Op[1]      ; ImmSrc[1]     ; 5.459 ;       ;       ; 5.704 ;
; Rd[0]      ; PCWrite       ; 6.786 ;       ;       ; 6.896 ;
; Rd[1]      ; PCWrite       ; 7.459 ;       ;       ; 7.577 ;
; Rd[2]      ; PCWrite       ; 7.302 ;       ;       ; 7.416 ;
; Rd[3]      ; PCWrite       ; 7.373 ;       ;       ; 7.498 ;
+------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.044 ; -0.065            ;
; Op[0] ; 0.401  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.228 ; -0.984           ;
; Op[0] ; 0.050  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.312                         ;
; Op[0] ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.044 ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.500        ; 1.415      ; 1.936      ;
; -0.014 ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.500        ; 1.415      ; 1.906      ;
; -0.007 ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.500        ; 1.415      ; 1.899      ;
; 0.008  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.500        ; 1.415      ; 1.884      ;
; 0.033  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.500        ; 1.415      ; 1.859      ;
; 0.197  ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.753      ;
; 0.236  ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.714      ;
; 0.239  ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.711      ;
; 0.292  ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.658      ;
; 0.302  ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.648      ;
; 0.303  ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.647      ;
; 0.323  ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.627      ;
; 0.369  ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.581      ;
; 0.395  ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.555      ;
; 0.408  ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.542      ;
; 0.420  ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.530      ;
; 0.490  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.460      ;
; 0.567  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.383      ;
; 0.567  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.383      ;
; 0.570  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.380      ;
; 0.578  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.372      ;
; 0.579  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.371      ;
; 0.897  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 1.000        ; 1.415      ; 1.495      ;
; 0.922  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 1.000        ; 1.415      ; 1.470      ;
; 0.935  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 1.000        ; 1.415      ; 1.457      ;
; 0.968  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 1.000        ; 1.415      ; 1.424      ;
; 0.982  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 1.000        ; 1.415      ; 1.410      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Op[0]'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.500        ; 1.518      ; 1.226      ;
; 0.474 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 1.000        ; 1.518      ; 1.653      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.228 ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; 0.000        ; 1.474      ; 1.360      ;
; -0.226 ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; 0.000        ; 1.474      ; 1.362      ;
; -0.182 ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; 0.000        ; 1.474      ; 1.406      ;
; -0.178 ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; 0.000        ; 1.474      ; 1.410      ;
; -0.170 ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; 0.000        ; 1.474      ; 1.418      ;
; 0.186  ; Register_rsten:Flag_reg32|OUT[0] ; Register_rsten:Flag_reg32|OUT[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.192  ; Register_rsten:Flag_reg32|OUT[0] ; Register_simple:CondEx_Reg|OUT[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193  ; state.EXECUTEI                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.198  ; state.MEMREAD                    ; state.MEMWB                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.200  ; state.MEMADR                     ; state.MEMREAD                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200  ; state.MEMADR                     ; state.MEMWRITE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.276  ; state.FETCH                      ; state.DECODE                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.327  ; state.EXECUTER                   ; state.ALUWB                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.363  ; state.MEMWRITE                   ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.375  ; state.DECODE                     ; state.EXECUTER                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.423  ; state.MEMWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.544      ;
; 0.451  ; state.DECODE                     ; state.EXECUTEI                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; state.DECODE                     ; state.MEMADR                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.458  ; state.DECODE                     ; state.BRANCH                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.504  ; state.BRANCH                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; state.ALUWB                      ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.515  ; state.DECODE                     ; state.FETCH                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.718  ; Op[0]                            ; state.MEMADR                      ; Op[0]        ; clk         ; -0.500       ; 1.474      ; 1.806      ;
; 0.742  ; Op[0]                            ; state.BRANCH                      ; Op[0]        ; clk         ; -0.500       ; 1.474      ; 1.830      ;
; 0.752  ; Op[0]                            ; state.EXECUTER                    ; Op[0]        ; clk         ; -0.500       ; 1.474      ; 1.840      ;
; 0.761  ; Op[0]                            ; state.FETCH                       ; Op[0]        ; clk         ; -0.500       ; 1.474      ; 1.849      ;
; 0.763  ; Op[0]                            ; state.EXECUTEI                    ; Op[0]        ; clk         ; -0.500       ; 1.474      ; 1.851      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Op[0]'                                                                        ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.050 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; 0.000        ; 1.560      ; 1.610      ;
; 0.124 ; Op[0]     ; RegSrc[1]$latch ; Op[0]        ; Op[0]       ; -0.500       ; 1.560      ; 1.184      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.ALUWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.BRANCH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.DECODE                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTEI                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.EXECUTER                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.FETCH                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMADR                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMREAD                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWB                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.MEMWRITE                    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB                       ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH                      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE                      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI                    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER                    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH                       ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR                      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD                     ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB                       ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_rsten:Flag_reg32|OUT[0]  ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Register_simple:CondEx_Reg|OUT[0] ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB                       ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH                      ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.DECODE                      ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI                    ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER                    ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.FETCH                       ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR                      ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD                     ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB                       ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE                    ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CondEx_Reg|OUT[0]|clk             ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Flag_reg32|OUT[0]|clk             ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.ALUWB|clk                   ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.BRANCH|clk                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.DECODE|clk                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTEI|clk                ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.EXECUTER|clk                ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.FETCH|clk                   ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMADR|clk                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMREAD|clk                 ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWB|clk                   ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.MEMWRITE|clk                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Op[0]'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Op[0] ; Rise       ; Op[0]                 ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Decoder1~0|datac      ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|o         ;
; 0.127  ; 0.127        ; 0.000          ; High Pulse Width ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Op[0] ; Rise       ; Op[0]~input|i         ;
; 0.872  ; 0.872        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Op[0]~input|o         ;
; 0.878  ; 0.878        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; RegSrc[1]$latch|datad ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; Op[0] ; Fall       ; Decoder1~0|combout    ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; Op[0] ; Rise       ; Decoder1~0|datac      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Op[*]        ; Op[0]      ; 1.969 ; 2.608 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.099 ; 0.526 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; 1.969 ; 2.608 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; 0.829 ; 1.417 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; 0.829 ; 1.417 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; 1.914 ; 2.538 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; 1.601 ; 2.265 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; 1.914 ; 2.538 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; 1.533 ; 2.110 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; 1.496 ; 2.076 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; 1.833 ; 2.433 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; 1.232 ; 1.852 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; 1.706 ; 2.380 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; 1.735 ; 2.305 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; 1.743 ; 2.289 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; 1.833 ; 2.433 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; 1.301 ; 1.910 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 2.122 ; 2.721 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.073 ; 0.514 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; 2.122 ; 2.721 ; Rise       ; clk             ;
; RESET        ; clk        ; 1.741 ; 2.280 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Op[*]        ; Op[0]      ; 0.376  ; -0.050 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.376  ; -0.050 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; -1.382 ; -2.016 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; -0.603 ; -1.174 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; -0.603 ; -1.174 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; -1.007 ; -1.586 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; -1.146 ; -1.806 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; -1.049 ; -1.680 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; -1.047 ; -1.598 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; -1.007 ; -1.586 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; -0.687 ; -1.235 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; -0.687 ; -1.235 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; -1.415 ; -2.070 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; -1.361 ; -1.906 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; -1.337 ; -1.903 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; -1.470 ; -2.035 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; -0.891 ; -1.471 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 0.198  ; -0.248 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.198  ; -0.248 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; -1.131 ; -1.771 ; Rise       ; clk             ;
; RESET        ; clk        ; -0.913 ; -1.501 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 3.853 ; 4.425 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.853 ; 4.425 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 3.853 ; 4.425 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.853 ; 4.425 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 4.419 ; 4.471 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 4.419 ; 4.471 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 4.722 ; 4.756 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 4.214 ; 4.351 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 4.214 ; 4.351 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 4.079 ; 4.132 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 4.293 ; 4.407 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 3.638 ; 3.596 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 4.168 ; 4.279 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 4.485 ; 4.618 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 5.552 ; 5.845 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 4.238 ; 4.217 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 3.789 ; 3.847 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 4.238 ; 4.217 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 3.721 ; 4.286 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.721 ; 4.286 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 3.721 ; 4.286 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.721 ; 4.286 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 4.305 ; 4.355 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 4.305 ; 4.355 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 4.529 ; 4.446 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 3.886 ; 3.821 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 3.909 ; 3.988 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 3.886 ; 3.821 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 3.907 ; 3.984 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 3.517 ; 3.477 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 3.674 ; 3.736 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 3.970 ; 4.048 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 4.995 ; 5.225 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 3.663 ; 3.718 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 3.663 ; 3.718 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 3.797 ; 3.840 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 5.656 ;       ;       ; 6.438 ;
; Funct[1]   ; ALUControl[1] ; 4.198 ;       ;       ; 4.787 ;
; Funct[1]   ; ALUControl[2] ;       ; 4.206 ; 4.793 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 5.792 ; 6.146 ;       ;
; Funct[2]   ; ALUControl[1] ; 4.143 ;       ;       ; 4.715 ;
; Funct[2]   ; ALUControl[2] ;       ; 4.147 ; 4.698 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 4.254 ; 4.790 ;       ;
; Funct[3]   ; ALUControl[0] ; 5.549 ;       ;       ; 6.328 ;
; Funct[3]   ; ALUControl[1] ;       ; 4.152 ; 4.718 ;       ;
; Funct[3]   ; ALUControl[2] ; 4.135 ;       ;       ; 4.715 ;
; Funct[3]   ; ALUControl[3] ; 4.083 ;       ;       ; 4.655 ;
; Funct[4]   ; ALUControl[0] ; 5.672 ;       ;       ; 6.469 ;
; Funct[4]   ; ALUControl[1] ; 4.255 ; 4.242 ; 4.828 ; 4.842 ;
; Funct[4]   ; ALUControl[2] ; 4.222 ;       ;       ; 4.825 ;
; Funct[4]   ; ALUControl[3] ; 4.322 ;       ;       ; 4.930 ;
; Op[1]      ; ImmSrc[1]     ; 3.770 ;       ;       ; 4.330 ;
; Rd[0]      ; PCWrite       ; 4.557 ;       ;       ; 5.147 ;
; Rd[1]      ; PCWrite       ; 4.976 ;       ;       ; 5.615 ;
; Rd[2]      ; PCWrite       ; 4.860 ;       ;       ; 5.491 ;
; Rd[3]      ; PCWrite       ; 4.906 ;       ;       ; 5.535 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 5.455 ;       ;       ; 6.221 ;
; Funct[1]   ; ALUControl[1] ; 4.056 ;       ;       ; 4.637 ;
; Funct[1]   ; ALUControl[2] ;       ; 4.065 ; 4.643 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 5.586 ; 5.941 ;       ;
; Funct[2]   ; ALUControl[1] ; 4.005 ;       ;       ; 4.568 ;
; Funct[2]   ; ALUControl[2] ;       ; 4.008 ; 4.551 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 4.108 ; 4.638 ;       ;
; Funct[3]   ; ALUControl[0] ; 5.354 ;       ;       ; 6.116 ;
; Funct[3]   ; ALUControl[1] ;       ; 3.981 ; 4.547 ;       ;
; Funct[3]   ; ALUControl[2] ; 3.963 ;       ;       ; 4.540 ;
; Funct[3]   ; ALUControl[3] ; 3.944 ;       ;       ; 4.509 ;
; Funct[4]   ; ALUControl[0] ; 5.472 ;       ;       ; 6.251 ;
; Funct[4]   ; ALUControl[1] ; 4.113 ; 4.099 ; 4.678 ; 4.691 ;
; Funct[4]   ; ALUControl[2] ; 4.080 ;       ;       ; 4.674 ;
; Funct[4]   ; ALUControl[3] ; 4.168 ;       ;       ; 4.760 ;
; Op[1]      ; ImmSrc[1]     ; 3.646 ;       ;       ; 4.200 ;
; Rd[0]      ; PCWrite       ; 4.403 ;       ;       ; 4.983 ;
; Rd[1]      ; PCWrite       ; 4.798 ;       ;       ; 5.418 ;
; Rd[2]      ; PCWrite       ; 4.693 ;       ;       ; 5.314 ;
; Rd[3]      ; PCWrite       ; 4.737 ;       ;       ; 5.356 ;
+------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.423 ; -0.228 ; N/A      ; N/A     ; -3.000              ;
;  Op[0]           ; -0.245 ; 0.050  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.423 ; -0.228 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1.72  ; -0.984 ; 0.0      ; 0.0     ; -18.312             ;
;  Op[0]           ; -0.245 ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.475 ; -0.984 ; N/A      ; N/A     ; -15.312             ;
+------------------+--------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Op[*]        ; Op[0]      ; 3.893 ; 4.389 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.745 ; 0.934 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; 3.893 ; 4.389 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; 1.525 ; 1.997 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; 1.525 ; 1.997 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; 3.430 ; 3.897 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; 2.855 ; 3.386 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; 3.430 ; 3.897 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; 2.798 ; 3.207 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; 2.726 ; 3.137 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; 3.317 ; 3.779 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; 2.298 ; 2.741 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; 3.189 ; 3.674 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; 3.123 ; 3.556 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; 3.126 ; 3.535 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; 3.317 ; 3.779 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; 2.389 ; 2.856 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 3.770 ; 4.282 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.307 ; 0.514 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; 3.770 ; 4.282 ; Rise       ; clk             ;
; RESET        ; clk        ; 3.133 ; 3.568 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Op[*]        ; Op[0]      ; 0.376  ; -0.050 ; Fall       ; Op[0]           ;
;  Op[0]       ; Op[0]      ; 0.376  ; -0.050 ; Fall       ; Op[0]           ;
;  Op[1]       ; Op[0]      ; -1.382 ; -2.016 ; Fall       ; Op[0]           ;
; ALUFlags[*]  ; clk        ; -0.603 ; -1.174 ; Rise       ; clk             ;
;  ALUFlags[2] ; clk        ; -0.603 ; -1.174 ; Rise       ; clk             ;
; Cond[*]      ; clk        ; -1.007 ; -1.586 ; Rise       ; clk             ;
;  Cond[0]     ; clk        ; -1.146 ; -1.806 ; Rise       ; clk             ;
;  Cond[1]     ; clk        ; -1.049 ; -1.680 ; Rise       ; clk             ;
;  Cond[2]     ; clk        ; -1.047 ; -1.598 ; Rise       ; clk             ;
;  Cond[3]     ; clk        ; -1.007 ; -1.586 ; Rise       ; clk             ;
; Funct[*]     ; clk        ; -0.687 ; -1.235 ; Rise       ; clk             ;
;  Funct[0]    ; clk        ; -0.687 ; -1.235 ; Rise       ; clk             ;
;  Funct[1]    ; clk        ; -1.415 ; -2.070 ; Rise       ; clk             ;
;  Funct[2]    ; clk        ; -1.361 ; -1.906 ; Rise       ; clk             ;
;  Funct[3]    ; clk        ; -1.337 ; -1.903 ; Rise       ; clk             ;
;  Funct[4]    ; clk        ; -1.470 ; -2.035 ; Rise       ; clk             ;
;  Funct[5]    ; clk        ; -0.891 ; -1.471 ; Rise       ; clk             ;
; Op[*]        ; clk        ; 0.198  ; -0.027 ; Rise       ; clk             ;
;  Op[0]       ; clk        ; 0.198  ; -0.027 ; Rise       ; clk             ;
;  Op[1]       ; clk        ; -1.131 ; -1.771 ; Rise       ; clk             ;
; RESET        ; clk        ; -0.913 ; -1.501 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 6.582 ; 6.942 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.582 ; 6.942 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 6.582 ; 6.942 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 6.582 ; 6.942 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 6.934 ; 6.867 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 6.934 ; 6.867 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 7.788 ; 7.925 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 7.188 ; 7.220 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 7.188 ; 7.220 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 6.890 ; 7.082 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 7.377 ; 7.334 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 6.045 ; 6.118 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 7.197 ; 7.151 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 7.785 ; 7.724 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 9.541 ; 9.554 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 7.235 ; 7.049 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 6.444 ; 6.360 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 7.235 ; 7.049 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ImmSrc[*]     ; Op[0]      ; 3.721 ; 4.286 ; Rise       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.721 ; 4.286 ; Rise       ; Op[0]           ;
; ImmSrc[*]     ; Op[0]      ; 3.721 ; 4.286 ; Fall       ; Op[0]           ;
;  ImmSrc[0]    ; Op[0]      ; 3.721 ; 4.286 ; Fall       ; Op[0]           ;
; RegSrc[*]     ; Op[0]      ; 4.305 ; 4.355 ; Fall       ; Op[0]           ;
;  RegSrc[1]    ; Op[0]      ; 4.305 ; 4.355 ; Fall       ; Op[0]           ;
; ALUSrcA       ; clk        ; 4.529 ; 4.446 ; Rise       ; clk             ;
; ALUSrcB[*]    ; clk        ; 3.886 ; 3.821 ; Rise       ; clk             ;
;  ALUSrcB[0]   ; clk        ; 3.909 ; 3.988 ; Rise       ; clk             ;
;  ALUSrcB[1]   ; clk        ; 3.886 ; 3.821 ; Rise       ; clk             ;
; AdrSrc        ; clk        ; 3.907 ; 3.984 ; Rise       ; clk             ;
; IRWrite       ; clk        ; 3.517 ; 3.477 ; Rise       ; clk             ;
; MemWrite      ; clk        ; 3.674 ; 3.736 ; Rise       ; clk             ;
; PCWrite       ; clk        ; 3.970 ; 4.048 ; Rise       ; clk             ;
; RegWrite      ; clk        ; 4.995 ; 5.225 ; Rise       ; clk             ;
; ResultSrc[*]  ; clk        ; 3.663 ; 3.718 ; Rise       ; clk             ;
;  ResultSrc[0] ; clk        ; 3.663 ; 3.718 ; Rise       ; clk             ;
;  ResultSrc[1] ; clk        ; 3.797 ; 3.840 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+---------------+-------+-------+--------+--------+
; Input Port ; Output Port   ; RR    ; RF    ; FR     ; FF     ;
+------------+---------------+-------+-------+--------+--------+
; Funct[1]   ; ALUControl[0] ; 9.765 ;       ;        ; 10.120 ;
; Funct[1]   ; ALUControl[1] ; 7.257 ;       ;        ; 7.550  ;
; Funct[1]   ; ALUControl[2] ;       ; 7.123 ; 7.689  ;        ;
; Funct[2]   ; ALUControl[0] ;       ; 9.570 ; 10.039 ;        ;
; Funct[2]   ; ALUControl[1] ; 7.138 ;       ;        ; 7.435  ;
; Funct[2]   ; ALUControl[2] ;       ; 7.002 ; 7.534  ;        ;
; Funct[2]   ; ALUControl[3] ;       ; 7.209 ; 7.742  ;        ;
; Funct[3]   ; ALUControl[0] ; 9.541 ;       ;        ; 9.947  ;
; Funct[3]   ; ALUControl[1] ;       ; 7.005 ; 7.575  ;        ;
; Funct[3]   ; ALUControl[2] ; 7.099 ;       ;        ; 7.438  ;
; Funct[3]   ; ALUControl[3] ; 7.050 ;       ;        ; 7.347  ;
; Funct[4]   ; ALUControl[0] ; 9.788 ;       ;        ; 10.181 ;
; Funct[4]   ; ALUControl[1] ; 7.351 ; 7.195 ; 7.755  ; 7.657  ;
; Funct[4]   ; ALUControl[2] ; 7.281 ;       ;        ; 7.613  ;
; Funct[4]   ; ALUControl[3] ; 7.507 ;       ;        ; 7.820  ;
; Op[1]      ; ImmSrc[1]     ; 6.400 ;       ;        ; 6.736  ;
; Rd[0]      ; PCWrite       ; 7.897 ;       ;        ; 8.135  ;
; Rd[1]      ; PCWrite       ; 8.682 ;       ;        ; 8.951  ;
; Rd[2]      ; PCWrite       ; 8.486 ;       ;        ; 8.735  ;
; Rd[3]      ; PCWrite       ; 8.570 ;       ;        ; 8.829  ;
+------------+---------------+-------+-------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; Funct[1]   ; ALUControl[0] ; 5.455 ;       ;       ; 6.221 ;
; Funct[1]   ; ALUControl[1] ; 4.056 ;       ;       ; 4.637 ;
; Funct[1]   ; ALUControl[2] ;       ; 4.065 ; 4.643 ;       ;
; Funct[2]   ; ALUControl[0] ;       ; 5.586 ; 5.941 ;       ;
; Funct[2]   ; ALUControl[1] ; 4.005 ;       ;       ; 4.568 ;
; Funct[2]   ; ALUControl[2] ;       ; 4.008 ; 4.551 ;       ;
; Funct[2]   ; ALUControl[3] ;       ; 4.108 ; 4.638 ;       ;
; Funct[3]   ; ALUControl[0] ; 5.354 ;       ;       ; 6.116 ;
; Funct[3]   ; ALUControl[1] ;       ; 3.981 ; 4.547 ;       ;
; Funct[3]   ; ALUControl[2] ; 3.963 ;       ;       ; 4.540 ;
; Funct[3]   ; ALUControl[3] ; 3.944 ;       ;       ; 4.509 ;
; Funct[4]   ; ALUControl[0] ; 5.472 ;       ;       ; 6.251 ;
; Funct[4]   ; ALUControl[1] ; 4.113 ; 4.099 ; 4.678 ; 4.691 ;
; Funct[4]   ; ALUControl[2] ; 4.080 ;       ;       ; 4.674 ;
; Funct[4]   ; ALUControl[3] ; 4.168 ;       ;       ; 4.760 ;
; Op[1]      ; ImmSrc[1]     ; 3.646 ;       ;       ; 4.200 ;
; Rd[0]      ; PCWrite       ; 4.403 ;       ;       ; 4.983 ;
; Rd[1]      ; PCWrite       ; 4.798 ;       ;       ; 5.418 ;
; Rd[2]      ; PCWrite       ; 4.693 ;       ;       ; 5.314 ;
; Rd[3]      ; PCWrite       ; 4.737 ;       ;       ; 5.356 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PCWrite       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AdrSrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MemWrite      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IRWrite       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ResultSrc[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ResultSrc[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUControl[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUControl[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUControl[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUControl[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUSrcB[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUSrcB[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUSrcA       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ImmSrc[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ImmSrc[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegWrite      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegSrc[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegSrc[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BL_ctrl       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; ALUFlags[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUFlags[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUFlags[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Op[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Op[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cond[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cond[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cond[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cond[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Funct[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUFlags[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PCWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; AdrSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IRWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUControl[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUControl[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUControl[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUControl[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ALUSrcA       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ImmSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ImmSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RegSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RegSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; BL_ctrl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PCWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; AdrSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IRWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUControl[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUControl[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUControl[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUControl[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ALUSrcA       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ImmSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ImmSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RegSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RegSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; BL_ctrl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PCWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; AdrSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IRWrite       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ResultSrc[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUControl[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUControl[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUControl[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUControl[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALUSrcB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ALUSrcA       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ImmSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ImmSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RegSrc[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RegSrc[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; BL_ctrl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18       ; 0        ; 0        ; 0        ;
; Op[0]      ; clk      ; 5        ; 5        ; 0        ; 0        ;
; Op[0]      ; Op[0]    ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18       ; 0        ; 0        ; 0        ;
; Op[0]      ; clk      ; 5        ; 5        ; 0        ; 0        ;
; Op[0]      ; Op[0]    ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Apr 01 08:44:00 2024
Info: Command: quartus_sta MultiCycle -c MultiCycle
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MultiCycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Op[0] Op[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.423              -1.475 clk 
    Info (332119):    -0.245              -0.245 Op[0] 
Info (332146): Worst-case hold slack is -0.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.221              -0.800 clk 
    Info (332119):     0.082               0.000 Op[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 Op[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.269              -0.692 clk 
    Info (332119):    -0.183              -0.183 Op[0] 
Info (332146): Worst-case hold slack is -0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.160              -0.552 clk 
    Info (332119):     0.067               0.000 Op[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 Op[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.044
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.044              -0.065 clk 
    Info (332119):     0.401               0.000 Op[0] 
Info (332146): Worst-case hold slack is -0.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.228              -0.984 clk 
    Info (332119):     0.050               0.000 Op[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.312 clk 
    Info (332119):    -3.000              -3.000 Op[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Mon Apr 01 08:44:03 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


