> 本文内容由[Gateway设计自动化](https://zh.wikipedia.org/wiki/Gateway设计自动化)转换而来。


**Gateway设计自动化**（）公司，最初名为**自动化集成设计系统**（）公司，是一个致力于[电子设计自动化的企业](https://zh.wikipedia.org/wiki/电子设计自动化 "wikilink")，该公司于1985年改为现名。最初，公司由Prabhu Goel博士持有，他是PODEM测试生成算法的发明者。\[1\] [Verilog](../Page/Verilog.md "wikilink")硬件描述语言则由菲尔·莫比（）设计\[2\]，他后来成为了Verilog-XL的首席设计师，并成为了[Cadence Design Systems的首批合伙人](https://zh.wikipedia.org/wiki/Cadence_Design_Systems "wikilink")。凭借着Verilog-XL的成功，Gateway设计自动化迅猛发展，后来它于1989年被位于[加利福尼亚州](../Page/加利福尼亚州.md "wikilink")[圣迭戈的Cadence公司收购](../Page/聖地牙哥_\(加利福尼亞州\).md "wikilink")。\[3\]

## 相关条目

  - [Verilog](../Page/Verilog.md "wikilink")

## 参考文献

[Category:电子设计自动化](https://zh.wikipedia.org/wiki/Category:电子设计自动化 "wikilink")

1.  Goel's role in PODEM invention briefly described in Alberto Sangiovanni-Vincentelli. (November-December 2003) The Tides of EDA. *IEEE Design and Test of Computers*. p.62. Viewed 20 September 2006 at [UC Berkeley web site](http://embedded.eecs.berkeley.edu/Respep/Research/asves/journal2003/ASV_ieee_design_and_test03.pdf) .
2.  Design Automation Conference. (2006). *Awards* (pdf).[DAC web site](http://www.dac.com/43rd/PDFs/awards.pdf#search=%22IEEE%20Phil%20Moorby%22)  p. 2
3.  [Verilog.com](http://www.verilog.com) viewed 20 September 2006.