{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "post_processing": [
        "post_processing",
        "StY4y",
        "module",
        3
    ],
    "tb_pp_q": [
        "tb_pp_q",
        "DKeZi",
        "module",
        6
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}