module speed_sel(
		clk,rst_n,


);

input clk;			// 50MHz主时钟
input rst_n;		//低电平复位信号


/*
parameter bps9600 = 5207;
parameter bps9600_2 = 2603;


*/







endmodule