# 📘 セイコーエプソン酒田FabにおけるDRAM技術立ち上げ（1997–2001）  
*Ramp-up of DRAM Technology at Seiko Epson Sakata Fab (1997–2001)*  

[![Hybrid License](https://img.shields.io/badge/license-Hybrid-blueviolet)](https://samizo-aitl.github.io/Edusemi-Plus/archive/#license)

---

## 🧭 序論 / Introduction
1990年代後半、Windows95の普及やPentium IIの登場により、世界の半導体需要は急拡大していた。  
この潮流の中、日本ではDRAM市場シェアの低下が進む一方で、エプソンは**酒田事業所に8インチラインを立ち上げる巨額投資**を決断した。  

当時の安川社長は入社式において「この酒田工場に勝負をかける」と宣言し、筆者（新入社員）はこのFabに配属された。  
本論文は、筆者が実際に参画した1997〜2001年の**DRAM技術移管・立ち上げ**を記録するものである。  

---

## 1️⃣ 0.35 µm 第2世代64M DRAM立ち上げ（1997）
- 筆者が初めてDRAM立ち上げに参画  
- 30ロット以上を流しても形状が安定せず、SEM測定すら困難  
- 詳細解析の結果、**洗浄工程のみ酒田仕様で、熊本Fabと異なる**ことが判明  
- 解決策は、**熊本プロセスを「鏡写し」する**こと  
- 「鏡写し」は当時の現場キーワードとなり、プロセス再現性を確保する象徴的な手法であった  
- 結果：第2世代64M DRAMは量産化に成功し、酒田Fab稼働の基盤を形成した  

---

## 2️⃣ 0.25 µm 第3世代64M DRAM立ち上げ（1998）
- 筆者は移管の最初から参画  
- 三菱熊本Fab KD棟からの**フロッピー2枚分の条件データ**をもとに立ち上げ開始  
- **SCF（Short Cycle Feedback）方式**で形式ロット・マージンロットを流し、条件最適化  
- 初期歩留まり：約65%  
- 主不良：**Pause Refresh Fail**（セル保持不良）  
- 工程解析の結果：**LDD工程での複数回レジスト剥離アッシングがプラズマダメージを蓄積**  
- 改善策：アッシング最小化、ウェット処理主体へ変更  
- 結果：歩留まりは**65% → 80%**へ改善、信頼性試験をクリア  

---

## 3️⃣ VSRAM（2001、副次的成果）
- DRAMプロセスを流用し、内部リフレッシュ制御により**疑似SRAM動作**を実現  
- モバイル用途向けに**90℃保証**を拡張  
- 主不良：Pause Refresh / Disturb Refresh  
- 対策：HF洗浄削減、バックバイアス強化、ゲートCD管理強化  
- 歩留まり改善に成功 → **世界初のカメラ付き携帯電話（SHARP製）に搭載**  
- しかし、次世代NANYA 0.18 µm（トレンチキャパシタ構造）はリーク抑制困難で断念  
- → これをもって**エプソンのDRAM型メモリ展開は終焉**  

---

## 📊 考察 / Discussion
- DRAM立ち上げは、エプソンにとって**事業戦略の中心**であり、VSRAMはあくまで副次的成果であった  
- **0.35 µm世代**：鏡写しによるプロセス再現性の確保  
- **0.25 µm世代**：SCF方式と工程解析に基づく歩留まり改善  
- 技術移管の本質は、Fabごとの差異を排除し**完全コピーを再現すること**にあった  
- 教育的には、**移管・不良解析・歩留まり改善**のプロセスを学ぶ教材価値を持つ  

---

## ✅ 結論 / Conclusion
- 本論文は1997〜2001年におけるエプソン酒田Fabの**DRAM技術立ち上げ**を記録した  
- 筆者は0.35 µmでの「鏡写し」、0.25 µmでの「SCF→不良解析→歩留まり改善」を現場で体験  
- VSRAMは成功を収めたが、副次的成果に過ぎず、事業の主軸はあくまでDRAM技術であった  
- 2001年以降、NANYA 0.18 µmの断念をもってDRAM型メモリの歴史は終焉を迎える  
- 本記録は、当時の現場を再構成した教育・技術アーカイブとして意義を持つ  

---

📘 **本記録は教育・アーカイブ目的で再構成されたものであり、企業機密とは一切関係ありません。**
