============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 26 2024  05:41:39 am
  Module:                 UART_RX
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

       Instance                Module           Cell Count  Cell Area  Net Area   Total Area   Wireload  
---------------------------------------------------------------------------------------------------------
UART_RX                                                222    519.498     0.000      519.498 <none> (D)  
  U0_data_sampling    data_sampling                     46     99.180     0.000       99.180 <none> (D)  
  U0_deserializer     deserializer_DATA_WIDTH8          28    101.574     0.000      101.574 <none> (D)  
  U0_edge_bit_counter edge_bit_counter                  59    142.956     0.000      142.956 <none> (D)  
  U0_par_chk          par_chk_DATA_WIDTH8               10     30.096     0.000       30.096 <none> (D)  
  U0_stp_chk          stp_chk                            2      8.892     0.000        8.892 <none> (D)  
  U0_strt_chk         strt_chk                           1      8.208     0.000        8.208 <none> (D)  
  U0_uart_fsm         uart_rx_fsm_DATA_WIDTH8           76    128.592     0.000      128.592 <none> (D)  
  (D) = wireload is default in technology library
