# Circuitos Lógicos Programables en Sistemas Embebidos - CESE - UBA

Este repositorio contiene los trabajos prácticos de la materia **Circuitos Lógicos Programables en Sistemas Embebidos**.

## Autor
Lic. Mariano Ariel Deville

## 

## Descripción
## Entrega

---

## Estructura del Repositorio
```
/tps_CLP
│
├── /cont_ctl
│   ├── /fuentes
│   │   ├── cont_ctl.vhd
│   │   └── cont_ctl_tb.vhd
│   └── /simulacion
│
├── /cont_top
│   ├── /fuentes
│   │   ├── cont_top.vhd
│   │   └── cont_top_tb.vhd
│   └── /simulación
│
├── /cont_universal
│   ├── /fuentes
│   │   ├── cont_universal.vhd
│   │   └── cont_universal_tb.vhd
│   └── /simulacion
│
├── /cont4b
│   ├── /fuentes
│   │   ├── cont4b.vhd
│   │   └── cont4b_tb.vhd
│   └── /simulacion
│
├── /cont8b
│   ├── /fuentes
│   │   ├── cont8b.vhd
│   │   └── cont8b_tb.vhd
│   └── /simulacion
│
├── /contNb_ModM
│   ├── /fuentes
│   │   ├── contNb_ModM.vhd
│   │   └── contNb_ModM_tb.vhd
│   └── /simulacion
│
├── /contNb_ModM_Lento
│   ├── /fuentes
│   │   ├── contNb_ModM_Lento.vhd
│   │   └── contNb_ModM_Lento_tb.vhd
│   └── /simulacion
│
├── /ffd
│   ├── /fuentes
│   │   ├── ffd.vhd
│   │   └── ffd_tb.vhd
│   └── /simulacion
│
├── /genEna
│   ├── /fuentes
│   │   ├── genEna.vhd
│   │   └── genEna_tb.vhd
│   └── /simulacion
│
├── /mux2x1
│   ├── /fuentes
│   │   ├── mux2x1.vhd
│   │   └── mux2x1_tb.vhd
│   └── /simulacion
│
├── /regNb
│   ├── /fuentes
│   │   ├── regNb.vhd
│   │   └── regNb_tb.vhd
│   └── /simulacion
│
├── /sum_res4b
│   ├── /fuentes
│   │   ├── sum_res4b.vhd
│   │   └── sum_res4b_tb.vhd
│   └── /simulacion
│
├── /sum_resNb
│   ├── /fuentes
│   │   ├── sum_resNb.vhd
│   │   └── sum_resNb_tb.vhd
│   └── /simulacion
│
├── /sum1b
│   ├── /fuentes
│   │   ├── sum1b.vhd
│   │   └── sum1b_tb.vhd
│   └── /simulacion
│
├── /sum4b
│   ├── /fuentes
│   │   ├── sum4b.vhd
│   │   └── sum4b_tb.vhd
│   └── /simulacion
│
├── /sumNb
│   ├── /fuentes
│   │   ├── sumNb.vhd
│   │   └── sumNb_tb.vhd
│   └── /simulacion
│
├── /UART
│   └── /fuentes
│       ├── meta_harden.vhd
│       ├── uart_baud_gen.vhd
│       ├── UART_cont.vhd
│       ├── UART_cont_tb.vhd
│       ├── UART_cont_top _VIO.vhd
│       ├── UART_cont_top.vhd
│       ├── cuart_led_pins_ArtyZ7.xdc
│       ├── uart_led_timing_ArtyZ7.xdc
│       ├── uart_rx.vhd
│       └── uart_rx_ctl.vhd
│
├── /UART_cont				<----------------- Trabajo práctico final de la materia
│   └── UART_cont.xpr
│
├── .gitignore
├── LICENSE
└── README.md
```
---

## Notas finales

