###################################################################

# Created by write_script -format dctcl on Thu Feb 26 20:10:44 2026

###################################################################

# Set the current_design #
current_design MY_DESIGN

set_units -time ns -resistance 1.000000e+04kOhm -capacitance 1.000000e-04pF    \
-voltage V -current uA
remove_wire_load_model
set compile_inbound_cell_optimization false
set compile_inbound_max_cell_percentage 10.0
