{"hands_on_practices": [{"introduction": "在我们学习数字逻辑时，我们通常将输入简化为理想的逻辑“1”和“0”。然而，在实际电路中，元件的物理特性至关重要。本练习将探讨一个标准TTL逻辑门特有的重要行为：其输入端悬空（floating）时的状态。理解这一点对于构建可靠的数字系统和进行故障排查至关重要。[@problem_id:1972792]", "problem": "一名电子专业的学生正在实验一个标准的74系列四输入晶体管-晶体管逻辑 (TTL) 与非门。该门电路的电源电压为 $V_{CC} = +5.0 \\text{ V}$。在一次特定的测试中，该学生按如下方式配置输入端：\n- 输入端 A 连接到地 (0 V)。\n- 输入端 B 也连接到地 (0 V)。\n- 输入端 C 直接连接到电源 $V_{CC}$。\n- 输入端 D 完全未连接，也称为“悬空”输入。\n\n在标准TTL逻辑中，逻辑低电平对应接近 0V 的电压，而逻辑高电平对应远高于地的电压，通常大于 2.4V。根据TTL输入级的基本原理，该门电路输出端的最终逻辑状态是什么？\n\nA. 输出端处于高阻态。\nB. 输出端为逻辑低电平。\nC. 输出端为逻辑高电平。\nD. 输出端在高电平和低电平之间不可预测地振荡。\nE. 状态不确定，并且在不了解晶体管的具体制造细节的情况下无法预测。", "solution": "定义逻辑低电平为 $0$，逻辑高电平为 $1$。一个四输入与非门实现了布尔函数\n$$\nY=\\overline{A \\cdot B \\cdot C \\cdot D}.\n$$\n给定输入如下：\n- $A=0$ (接地)，\n- $B=0$ (接地)，\n- $C=1$ (连接到 $V_{CC}$)，\n- $D$ 悬空。\n\n在标准TTL中，悬空输入在内部被偏置，被解释为逻辑高电平，因此我们取 $D=1$。计算与非门参数中的乘积：\n$$\nA \\cdot B = 0 \\cdot 0 = 0,\\quad \\Rightarrow \\quad A \\cdot B \\cdot C \\cdot D = 0 \\cdot C \\cdot D = 0.\n$$\n因此，输出为\n$$\nY=\\overline{0}=1,\n$$\n即逻辑高电平。此外，一个标准的74系列TTL与非门使用图腾柱输出级，除非明确设计为三态门，否则不会呈现高阻态，因此输出端被主动驱动至高电平，而不是不确定或振荡状态。", "answer": "$$\\boxed{C}$$", "id": "1972792"}, {"introduction": "理解了输入特性后，下一步是评估逻辑门的输出驱动能力。一个逻辑门的输出不能驱动无限数量的其他逻辑门输入，这个限制被称为“扇出”(fan-out)。本练习提供了一个实际场景，让您根据数据手册中的电流参数计算TTL门在低电平状态下的扇出能力，这是确保整个系统逻辑电平正确的关键。[@problem_id:1972773]", "problem": "在数字逻辑设计中，一个逻辑门的扇出（fan-out）是指其输出能够安全驱动的、属于同一逻辑家族的其他门的输入端最大数量。这个限制取决于该门输出的拉电流（current sourcing）和灌电流（current sinking）能力。\n\n考虑一个完全由肖特基晶体管-晶体管逻辑（Schottky Transistor-Transistor Logic, TTL）74Sxx家族的逻辑门构建的系统。一个标准74Sxx门的电流规格如下。正电流值表示电流流入指定端子，而负电流值表示电流流出该端子。\n\n-   最大高电平输入电流，$I_{IH(\\max)} = 50 \\, \\mu\\text{A}$\n-   最大低电平输入电流，$I_{IL(\\max)} = -2.0 \\text{ mA}$\n-   最大高电平输出电流，$I_{OH(\\max)} = -1.0 \\text{ mA}$\n-   最大低电平输出电流，$I_{OL(\\max)} = 20 \\text{ mA}$\n\n请确定在驱动门的输出处于低电平（LOW）状态时的直流扇出。结果应为在这种情况下，一个74Sxx门的输出能够驱动的相同74Sxx门输入的最大数量。您的答案应该是一个整数。", "solution": "当一个74Sxx门的输出处于低电平（LOW）状态时，它必须吸收（sink）由其驱动的各门输入端提供的电流。相关的电流限制是：\n- 驱动门的最大低电平输出电流能力，$I_{OL(\\max)}$，这是输出端能吸收的最大总电流。\n- 每个负载的最大低电平输入电流，$I_{IL(\\max)}$，这是一个输入端将向低电平驱动门输出（source）的最大电流。\n\n根据给定的符号约定，$I_{OL(\\max)} = 20\\,\\text{mA}$（正值，表示流入输出端），而 $I_{IL(\\max)} = -2.0\\,\\text{mA}$（负值，表示流出输入端）。因此，每个负载贡献的电流量值为 $|I_{IL(\\max)}|$，这部分电流必须由驱动门吸收。\n\n设 $N$ 为被驱动的相同输入的数量。在低电平状态下的直流扇出是满足以下条件的最大整数 $N$\n$$\nN\\,|I_{IL(\\max)}| \\leq I_{OL(\\max)}.\n$$\n求解 $N$ 可得\n$$\nN \\leq \\frac{I_{OL(\\max)}}{|I_{IL(\\max)}|}.\n$$\n代入给定值，\n$$\nN \\leq \\frac{20\\,\\text{mA}}{2.0\\,\\text{mA}} = 10.\n$$\n因此，可以驱动的最大输入整数数量是\n$$\nN_{\\max} = 10.\n$$", "answer": "$$\\boxed{10}$$", "id": "1972773"}, {"introduction": "除了静态的直流驱动能力，数字电路的速度性能也同样重要。逻辑门驱动的每一个输入都会增加一定的电容负载，输出级必须对这些电容进行充放电。本练习将我们的分析从直流特性扩展到交流性能，探讨电容负载如何影响门的传播延迟，并最终限制高速应用中的“交流扇出”。[@problem_id:1972820]", "problem": "一位数字系统工程师正在为一块定制处理板设计一个高速时钟分配网络，该网络使用特定系列的晶体管-晶体管逻辑（TTL）门。需要一个时钟缓冲门来驱动板上多个相同逻辑器件的时钟输入。该系统的性能关键取决于维持紧凑的时序裕度。由其驱动的器件的容性负载所引起的时钟缓冲器中的附加传播延迟必须受到严格控制。\n\n根据制造商的数据手册，时钟缓冲门的传播延迟随总负载电容线性增加。数据手册提供了以下参数：\n- 每个被驱动逻辑器件的输入电容为 $C_{\\text{in}} = 2.5 \\text{ pF}$。\n- 该门的传播延迟是在 $C_{\\text{std}} = 10 \\text{ pF}$ 的标准测试负载电容下表征的。\n- 传播延迟对附加电容的灵敏度在上升沿和下降沿是不同的。对于低到高输出转换，灵敏度为 $k_{\\text{LH}} = 0.040 \\text{ ns/pF}$。对于高到低输出转换，灵敏度为 $k_{\\text{HL}} = 0.055 \\text{ ns/pF}$。\n- 连接缓冲器到所有器件的印刷电路板（PCB）走线的总杂散电容估计为 $C_{\\text{stray}} = 15 \\text{ pF}$。\n\n设计规范要求，缓冲门相对于其在标准测试负载 $C_{\\text{std}}$ 下的延迟，其传播延迟的增加量对于任何一种转换类型（低到高或高到低）都不得超过 $\\Delta t_{p, \\text{max}} = 5.0 \\text{ ns}$。\n\n计算在满足此时序约束的情况下，可以连接到单个时钟缓冲门输出端的最大逻辑器件数量。", "solution": "设 $N$ 表示由该缓冲器驱动的相同逻辑器件的数量。缓冲器输出端的总容性负载是 PCB 杂散电容和 $N$ 个器件输入电容的总和：\n$$\nC_{\\text{L}}=C_{\\text{stray}}+N\\,C_{\\text{in}}.\n$$\n数据手册指出，相对于标准测试负载 $C_{\\text{std}}$，传播延迟的增量与超额电容呈线性关系，并且对于低到高（LH）和高到低（HL）的转换具有不同的灵敏度。因此，对于每种转换类型，\n$$\n\\Delta t_{p,\\text{edge}}=k_{\\text{edge}}\\left(C_{\\text{L}}-C_{\\text{std}}\\right),\n$$\n其中 $\\text{edge} \\in \\{\\text{LH},\\text{HL}\\}$。设计约束要求\n$$\n\\Delta t_{p,\\text{edge}} \\leq \\Delta t_{p,\\text{max}} \\quad \\text{对于 LH 和 HL 两种情况都成立。}\n$$\n代入 $C_{\\text{L}}$ 并对 $N$ 求解该不等式，得到\n$$\nk_{\\text{edge}}\\left(C_{\\text{stray}}+N\\,C_{\\text{in}}-C_{\\text{std}}\\right)\\leq \\Delta t_{p,\\text{max}}\n\\;\\;\\Longrightarrow\\;\\;\nN \\leq \\frac{\\Delta t_{p,\\text{max}}/k_{\\text{edge}}+C_{\\text{std}}-C_{\\text{stray}}}{C_{\\text{in}}}.\n$$\n对每种转换评估此界限：\n\n1) 对于 HL，其中 $k_{\\text{HL}}=0.055\\ \\text{ns/pF}$：\n$$\n\\frac{\\Delta t_{p,\\text{max}}}{k_{\\text{HL}}}=\\frac{5.0}{0.055}=\\frac{1000}{11},\n$$\n$$\nN \\leq \\frac{\\frac{1000}{11}+10-15}{2.5}\n=\\frac{\\frac{1000}{11}-5}{2.5}\n=\\frac{\\frac{945}{11}}{2.5}\n=\\frac{945}{11}\\cdot\\frac{2}{5}\n=\\frac{378}{11}\\approx 34.3636\\ldots\n$$\n\n2) 对于 LH，其中 $k_{\\text{LH}}=0.040\\ \\text{ns/pF}$：\n$$\n\\frac{\\Delta t_{p,\\text{max}}}{k_{\\text{LH}}}=\\frac{5.0}{0.040}=125,\n$$\n$$\nN \\leq \\frac{125+10-15}{2.5}=\\frac{120}{2.5}=48.\n$$\n两个约束都必须满足，因此允许的 $N$ 是两个界限中的最小值，并且由于 $N$ 必须是整数，\n$$\nN_{\\text{max}}=\\left\\lfloor \\min\\left\\{48,\\frac{378}{11}\\right\\}\\right\\rfloor=\\left\\lfloor \\frac{378}{11}\\right\\rfloor=34.\n$$\n因此，在满足两种转换的时序约束的情况下，最多可以驱动 $34$ 个器件。", "answer": "$$\\boxed{34}$$", "id": "1972820"}]}