TimeQuest Timing Analyzer report for QUSBEVB_REVA_EP2C20_Template
Mon Jun 04 13:20:19 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'control_disparo:inst|EA[0]'
 13. Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'
 14. Slow Model Hold: 'control_disparo:inst|EA[0]'
 15. Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'inst1|altpll_component|pll|clk[0]'
 18. Slow Model Removal: 'inst1|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'
 20. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'ifclk'
 22. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'
 35. Fast Model Setup: 'control_disparo:inst|EA[0]'
 36. Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'
 37. Fast Model Hold: 'control_disparo:inst|EA[0]'
 38. Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'
 39. Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'
 40. Fast Model Recovery: 'inst1|altpll_component|pll|clk[0]'
 41. Fast Model Removal: 'inst1|altpll_component|pll|clk[0]'
 42. Fast Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'
 43. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 44. Fast Model Minimum Pulse Width: 'ifclk'
 45. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Recovery Transfers
 62. Removal Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; QUSBEVB_REVA_EP2C20_Template                     ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F256C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; control_disparo:inst|EA[0]        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { control_disparo:inst|EA[0] }        ;
; ifclk                             ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { ifclk }                             ;
; inst1|altpll_component|pll|clk[0] ; Generated ; 66.665 ; 15.0 MHz   ; 0.000 ; 33.332 ; 50.00      ; 16        ; 5           ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[0] } ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 19.999 ; 50.0 MHz   ; 0.000 ; 9.999  ; 50.00      ; 24        ; 25          ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; INF MHz    ; 357.14 MHz      ; control_disparo:inst|EA[0]        ; limit due to hold check                               ;
; 165.65 MHz ; 165.65 MHz      ; inst1|altpll_component|pll|clk[0] ;                                                       ;
; 991.08 MHz ; 449.84 MHz      ; inst1|altpll_component|pll|clk[1] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -1.404 ; -14.651       ;
; control_disparo:inst|EA[0]        ; 0.760  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 18.990 ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; -1.400 ; -1.400        ;
; inst1|altpll_component|pll|clk[0] ; 0.102  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.616  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -2.974 ; -35.688       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 2.731 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; 0.500  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 8.888  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.221 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.404 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.790      ;
; -1.404 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.790      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.304 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.690      ;
; -1.166 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.552      ;
; -1.166 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 1.552      ;
; -0.345 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 0.731      ;
; -0.345 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.066      ; 0.731      ;
; 3.835  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 2.870      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 6.075      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 60.884 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.819      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.034 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.669      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.047 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.656      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.198 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.505      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.201 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.502      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.436 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.267      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.580 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.123      ;
; 61.587 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 5.116      ;
; 61.727 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.976      ;
; 61.727 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.976      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control_disparo:inst|EA[0]'                                                                                                                     ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.760 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.500        ; 1.965      ; 0.842      ;
; 1.260 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 1.000        ; 1.965      ; 0.842      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 18.990 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.047      ;
; 19.125 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.912      ;
; 19.131 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.906      ;
; 19.132 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.905      ;
; 19.135 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.902      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control_disparo:inst|EA[0]'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.400 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.000        ; 1.965      ; 0.842      ;
; -0.900 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; -0.500       ; 1.965      ; 0.842      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.102 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 0.731      ;
; 0.102 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 0.731      ;
; 0.445 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.253      ;
; 0.624 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.253      ;
; 0.923 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.552      ;
; 0.923 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.552      ;
; 0.972 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 1.010 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.061 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.690      ;
; 1.193 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.203 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.489      ;
; 1.236 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.522      ;
; 1.249 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.404 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.433 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.719      ;
; 1.440 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.451 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.484 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.494 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.780      ;
; 1.519 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.805      ;
; 1.520 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.600 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.635 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.921      ;
; 1.669 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.955      ;
; 1.680 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.729 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.015      ;
; 1.749 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.773 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.809 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.095      ;
; 1.829 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.854 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.140      ;
; 1.865 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.151      ;
; 1.883 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.169      ;
; 1.889 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.934 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.220      ;
; 1.945 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.231      ;
; 1.952 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.238      ;
; 1.963 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.249      ;
; 1.969 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.255      ;
; 2.003 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.289      ;
; 2.014 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.300      ;
; 2.021 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.307      ;
; 2.025 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.311      ;
; 2.083 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.369      ;
; 2.094 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.380      ;
; 2.126 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.412      ;
; 2.137 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.423      ;
; 2.163 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.449      ;
; 2.171 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.457      ;
; 2.206 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.492      ;
; 2.217 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.503      ;
; 2.243 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.529      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.559      ;
; 2.286 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.572      ;
; 2.297 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.583      ;
; 2.318 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.604      ;
; 2.366 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.652      ;
; 2.377 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.663      ;
; 2.462 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.748      ;
; 2.526 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.812      ;
; 2.580 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 2.870      ;
; 2.587 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.873      ;
; 2.673 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.959      ;
; 2.697 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.983      ;
; 2.700 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.986      ;
; 2.817 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.103      ;
; 2.830 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.116      ;
; 2.851 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.137      ;
; 2.864 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.150      ;
; 2.974 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.260      ;
; 3.014 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.300      ;
; 3.025 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.311      ;
; 3.025 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.311      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.616 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.619 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.906      ;
; 0.626 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.047      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'inst1|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
; -2.974 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.899     ; 1.118      ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'inst1|altpll_component|pll|clk[0]'                                                                                                                           ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
; 2.731 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.899     ; 1.118      ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; control_disparo:inst|reset ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; control_disparo:inst|reset ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|reset|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|reset|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.202 ; 20.833       ; 2.631          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 9.074 ; 9.074 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 6.631 ; 6.631 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -6.337 ; -6.337 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -6.383 ; -6.383 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 5.155 ; 4.618 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 4.804 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 9.088 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 9.155 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 4.618 ; 5.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 4.804 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 9.088 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 9.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 7.619 ; 7.619 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 7.022 ; 7.022 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 9.113 ; 9.113 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 9.460 ; 9.460 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 8.162 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 5.155 ; 4.618 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 4.804 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 9.088 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 9.155 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 4.618 ; 5.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 4.804 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 9.088 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 9.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 4.439 ; 4.439 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 5.042 ; 5.042 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 9.113 ; 9.113 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 8.162 ; 9.149 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 8.162 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.811 ;    ;    ; 10.811 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.811 ;    ;    ; 10.811 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -0.881 ; -10.021       ;
; control_disparo:inst|EA[0]        ; 0.606  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 19.555 ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; -0.503 ; -0.503        ;
; inst1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.239  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -1.544 ; -18.528       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 1.429 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; 0.500  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 8.999  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.332 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.881 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.755      ;
; -0.858 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.732      ;
; -0.858 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.732      ;
; -0.741 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.615      ;
; -0.741 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.615      ;
; -0.493 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.367      ;
; -0.493 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.304     ; 0.367      ;
; 5.614  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.086      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.364 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.333      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.454 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.243      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.500 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.197      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.541 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.156      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.586 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.111      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.596 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.101      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.668 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.029      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.713 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.984      ;
; 64.784 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.913      ;
; 64.784 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.913      ;
; 64.784 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.913      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control_disparo:inst|EA[0]'                                                                                                                     ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.606 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.500        ; 0.727      ; 0.365      ;
; 1.106 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 1.000        ; 0.727      ; 0.365      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 19.555 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.476      ;
; 19.636 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.395      ;
; 19.637 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.394      ;
; 19.638 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.393      ;
; 19.640 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.391      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control_disparo:inst|EA[0]'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.503 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.000        ; 0.727      ; 0.365      ;
; -0.003 ; control_disparo:inst|EA[0] ; control_disparo:inst|reset ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; -0.500       ; 0.727      ; 0.365      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.378 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.367      ;
; 0.378 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.367      ;
; 0.443 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.446 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.451 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.455 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.496 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.507 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.521 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.531 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.522      ;
; 0.533 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.522      ;
; 0.542 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.555 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.577 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.591 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.612 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.626 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.615      ;
; 0.626 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.615      ;
; 0.640 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.659 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.670 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.677 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.694 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.847      ;
; 0.705 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.858      ;
; 0.710 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.862      ;
; 0.729 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.731 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.883      ;
; 0.741 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.745 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.897      ;
; 0.755 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.766 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.304     ; 0.755      ;
; 0.776 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.789 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.941      ;
; 0.790 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.942      ;
; 0.799 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.811 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.963      ;
; 0.824 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.825 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.834 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.986      ;
; 0.859 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.011      ;
; 0.860 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.012      ;
; 0.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.013      ;
; 0.869 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.021      ;
; 0.894 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.904 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.905 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.906 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.919 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.929 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 1.086      ;
; 0.978 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.981 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.988 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.140      ;
; 0.990 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.142      ;
; 1.032 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.184      ;
; 1.033 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.185      ;
; 1.035 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.187      ;
; 1.074 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 1.077 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.229      ;
; 1.107 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 1.117 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.269      ;
; 1.120 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.239 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.324 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.476      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'inst1|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
; -1.544 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -1.031     ; 0.550      ;
+--------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'inst1|altpll_component|pll|clk[0]'                                                                                                                           ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
; 1.429 ; control_disparo:inst|reset ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -1.031     ; 0.550      ;
+-------+----------------------------+------------------------------------+----------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; control_disparo:inst|reset ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; control_disparo:inst|reset ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux9~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|reset|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|reset|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.453 ; 20.833       ; 2.380          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 4.654 ; 4.654 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 3.863 ; 3.863 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -3.691 ; -3.691 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.743 ; -3.743 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 2.327 ; 2.117 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 2.147 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 4.012 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 4.006 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 2.117 ; 2.327 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 2.147 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 4.012 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 4.006 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 2.923 ; 2.923 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 2.671 ; 2.671 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 3.768 ; 3.768 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 3.839 ; 3.839 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 3.218 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 2.327 ; 2.117 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 2.147 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 4.012 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 4.006 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 2.117 ; 2.327 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 2.147 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 4.012 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 4.006 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 1.799 ; 1.799 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 1.969 ; 1.969 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 3.768 ; 3.768 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 3.218 ; 3.724 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 3.218 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.448 ;    ;    ; 5.448 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.448 ;    ;    ; 5.448 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -1.404  ; -1.400 ; -2.974   ; 1.429   ; 0.500               ;
;  control_disparo:inst|EA[0]        ; 0.606   ; -1.400 ; N/A      ; N/A     ; 0.500               ;
;  ifclk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 10.416              ;
;  inst1|altpll_component|pll|clk[0] ; -1.404  ; 0.102  ; -2.974   ; 1.429   ; 32.221              ;
;  inst1|altpll_component|pll|clk[1] ; 18.990  ; 0.239  ; N/A      ; N/A     ; 8.888               ;
; Design-wide TNS                    ; -14.651 ; -1.4   ; -35.688  ; 0.0     ; 0.0                 ;
;  control_disparo:inst|EA[0]        ; 0.000   ; -1.400 ; N/A      ; N/A     ; 0.000               ;
;  ifclk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[0] ; -14.651 ; 0.000  ; -35.688  ; 0.000   ; 0.000               ;
;  inst1|altpll_component|pll|clk[1] ; 0.000   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 9.074 ; 9.074 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 6.631 ; 6.631 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -3.691 ; -3.691 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.743 ; -3.743 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 5.155 ; 4.618 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 4.804 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 9.088 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 9.155 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 4.618 ; 5.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 4.804 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 9.088 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 9.155 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 7.619 ; 7.619 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 7.022 ; 7.022 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 9.113 ; 9.113 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 9.460 ; 9.460 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 8.162 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 2.327 ; 2.117 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 2.147 ; Rise       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ; 4.012 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ; 4.006 ;       ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 2.117 ; 2.327 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 2.147 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; pb0       ; control_disparo:inst|EA[0] ;       ; 4.012 ; Fall       ; control_disparo:inst|EA[0]        ;
; pb1       ; control_disparo:inst|EA[0] ;       ; 4.006 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 1.799 ; 1.799 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 1.969 ; 1.969 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk                      ; 3.768 ; 3.768 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ; 3.218 ; 3.724 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk                      ;       ; 3.218 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.811 ;    ;    ; 10.811 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.448 ;    ;    ; 5.448 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0]        ; control_disparo:inst|EA[0]        ; 1        ; 1        ; 0        ; 0        ;
; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 13       ; 13       ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 198      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0]        ; control_disparo:inst|EA[0]        ; 1        ; 1        ; 0        ; 0        ;
; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 13       ; 13       ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 198      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 12       ; 0        ; 0        ; 0        ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0] ; inst1|altpll_component|pll|clk[0] ; 12       ; 0        ; 0        ; 0        ;
+----------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Mon Jun 04 13:20:13 2012
Info: Command: quartus_sta CSN_fpga_detect_pico -c QUSBEVB_REVA_EP2C20_Template
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "inst|reset|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'QUSBEVB_REVA_EP2C20_Template.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.833 -waveform {0.000 10.416} -name ifclk ifclk
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 16 -multiply_by 5 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[0]} {inst1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 24 -multiply_by 25 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control_disparo:inst|EA[0] control_disparo:inst|EA[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|Mux9~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.404       -14.651 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.760         0.000 control_disparo:inst|EA[0] 
    Info (332119):    18.990         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.400        -1.400 control_disparo:inst|EA[0] 
    Info (332119):     0.102         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.616         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is -2.974
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.974       -35.688 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.731
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.731         0.000 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 control_disparo:inst|EA[0] 
    Info (332119):     8.888         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.221         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "IO_D2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_C1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pa4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pb1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pb0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|Mux9~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.881       -10.021 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.606         0.000 control_disparo:inst|EA[0] 
    Info (332119):    19.555         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -0.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.503        -0.503 control_disparo:inst|EA[0] 
    Info (332119):     0.215         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.239         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is -1.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.544       -18.528 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 1.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.429         0.000 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 control_disparo:inst|EA[0] 
    Info (332119):     8.999         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.332         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 232 megabytes
    Info: Processing ended: Mon Jun 04 13:20:19 2012
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


