///////////////////////////////////////////////////////////////////////////////
//
// IAR ANSI C/C++ Compiler V7.20.2.7424/W32 for ARM       25/Jul/2015  16:58:13
// Copyright 1999-2014 IAR Systems AB.
//
//    Cpu mode     =  thumb
//    Endian       =  little
//    Source file  =  
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\lib\LPLD\HW\HW_TSI.c
//    Command line =  
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\lib\LPLD\HW\HW_TSI.c
//        -D LPLD_K60 -D USE_K60F12 -lCN
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\FLASH\List\
//        -lB
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\FLASH\List\
//        -o
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\FLASH\Obj\
//        --no_cse --no_unroll --no_inline --no_code_motion --no_tbaa
//        --no_clustering --no_scheduling --debug --endian=little
//        --cpu=Cortex-M4F -e --fpu=None --dlib_config "C:\Program Files\IAR
//        Systems\Embedded Workbench 7.0\arm\INC\c\DLib_Config_Normal.h" -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\app\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\CPU\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\common\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\LPLD\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\LPLD\HW\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\LPLD\DEV\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\LPLD\FUNC\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\uCOS-II\Ports\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\uCOS-II\Source\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\FatFs\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\FatFs\option\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\USB\common\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\USB\driver\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\USB\descriptor\
//        -I
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\..\..\..\lib\USB\class\
//        -Ol -I "C:\Program Files\IAR Systems\Embedded Workbench
//        7.0\arm\CMSIS\Include\" -D ARM_MATH_CM4
//    List file    =  
//        C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\project\ligen_carͨ��7-23-20.36\iar\FLASH\List\HW_TSI.s
//
///////////////////////////////////////////////////////////////////////////////

        #define SHT_PROGBITS 0x1

        PUBLIC LPLD_TSI_Deinit
        PUBLIC LPLD_TSI_Init
        PUBLIC LPLD_TSI_IsChxTouched
        PUBLIC TSI_CNTR
        PUBLIC TSI_ChxBaseVal
        PUBLIC TSI_IRQHandler
        PUBLIC TSI_ISR
        PUBLIC TSI_PORT

// C:\Users\Administrator\Desktop\lpld\LPLD_OSKinetis_V3.1\lib\LPLD\HW\HW_TSI.c
//    1 /**
//    2  * @file HW_TSI.c
//    3  * @version 3.0[By LPLD]
//    4  * @date 2013-06-18
//    5  * @brief TSI�ײ�ģ����غ���
//    6  *
//    7  * ���Ľ���:�������޸�
//    8  *
//    9  * ��Ȩ����:�����������µ��Ӽ������޹�˾
//   10  * http://www.lpld.cn
//   11  * mail:support@lpld.cn
//   12  *
//   13  * @par
//   14  * ����������������[LPLD]������ά������������ʹ���߿���Դ���롣
//   15  * �����߿���������ʹ�û��Դ���롣�����μ�����ע��Ӧ���Ա�����
//   16  * ���ø��Ļ�ɾ��ԭ��Ȩ���������������ο����߿��Լ�ע���ΰ�Ȩ�����ߡ�
//   17  * ��Ӧ�����ش�Э��Ļ����ϣ�����Դ���롢���ó��۴��뱾��
//   18  * �������²���������ʹ�ñ��������������κ��¹ʡ��������λ���ز���Ӱ�졣
//   19  * ����������������͡�˵��������ľ���ԭ�����ܡ�ʵ�ַ�����
//   20  * ������������[LPLD]��Ȩ�������߲��ý�������������ҵ��Ʒ��
//   21  */
//   22 
//   23 #include "common.h"

        SECTION `.text`:CODE:NOROOT(1)
        THUMB
// static __interwork __softfp void NVIC_DisableIRQ(IRQn_Type)
NVIC_DisableIRQ:
        MOVS     R1,#+1
        ANDS     R2,R0,#0x1F
        LSLS     R1,R1,R2
        LDR.N    R2,??DataTable4  ;; 0xe000e180
        SXTB     R0,R0            ;; SignExt  R0,R0,#+24,#+24
        LSRS     R0,R0,#+5
        STR      R1,[R2, R0, LSL #+2]
        BX       LR               ;; return
//   24 #include "HW_TSI.h"
//   25 
//   26 
//   27 //�û��Զ����жϷ���������

        SECTION `.bss`:DATA:REORDER:NOROOT(2)
//   28 TSI_ISR_CALLBACK TSI_ISR[2];
TSI_ISR:
        DS8 8
//   29 
//   30 //ͨ����׼ֵ

        SECTION `.bss`:DATA:REORDER:NOROOT(2)
//   31 uint16 TSI_ChxBaseVal[16];
TSI_ChxBaseVal:
        DS8 32
//   32 

        SECTION `.data`:DATA:REORDER:NOROOT(2)
//   33 const uint16* TSI_CNTR[16]={(uint16*)&TSI0->CNTR1, (uint16*)(&TSI0->CNTR1)+1,
TSI_CNTR:
        DATA
        DC32 40045100H, 40045102H, 40045104H, 40045106H, 40045108H, 4004510AH
        DC32 4004510CH, 4004510EH, 40045110H, 40045112H, 40045114H, 40045116H
        DC32 40045118H, 4004511AH, 4004511CH, 4004511EH
//   34                             (uint16*)&TSI0->CNTR3, (uint16*)(&TSI0->CNTR3)+1,
//   35                             (uint16*)&TSI0->CNTR5, (uint16*)(&TSI0->CNTR5)+1,
//   36                             (uint16*)&TSI0->CNTR7, (uint16*)(&TSI0->CNTR7)+1,
//   37                             (uint16*)&TSI0->CNTR9, (uint16*)(&TSI0->CNTR9)+1,
//   38                             (uint16*)&TSI0->CNTR11, (uint16*)(&TSI0->CNTR11)+1,
//   39                             (uint16*)&TSI0->CNTR13, (uint16*)(&TSI0->CNTR13)+1,
//   40                             (uint16*)&TSI0->CNTR15, (uint16*)(&TSI0->CNTR15)+1}; 
//   41  

        SECTION `.data`:DATA:REORDER:NOROOT(2)
//   42 const uint32* TSI_PORT[32]={(uint32*)&PORTB->PCR[0], (uint32*)&PORTA->PCR[0], (uint32*)&PORTA->PCR[1], (uint32*)&PORTA->PCR[2],
TSI_PORT:
        DATA
        DC32 4004A000H, 40049000H, 40049004H, 40049008H, 4004900CH, 40049010H
        DC32 4004A004H, 4004A008H, 4004A00CH, 4004A040H, 4004A044H, 4004A048H
        DC32 4004A04CH, 4004B000H, 4004B004H, 4004B008H
        DC8 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
        DC8 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
        DC8 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
        DC8 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
//   43                             (uint32*)&PORTA->PCR[3], (uint32*)&PORTA->PCR[4], (uint32*)&PORTB->PCR[1], (uint32*)&PORTB->PCR[2], 
//   44                             (uint32*)&PORTB->PCR[3], (uint32*)&PORTB->PCR[16], (uint32*)&PORTB->PCR[17], (uint32*)&PORTB->PCR[18], 
//   45                             (uint32*)&PORTB->PCR[19], (uint32*)&PORTC->PCR[0], (uint32*)&PORTC->PCR[1], (uint32*)&PORTC->PCR[2]};
//   46 
//   47 /*
//   48  * LPLD_TSI_Init
//   49  * TSIͨ�ó�ʼ������
//   50  * 
//   51  * ����:
//   52  *    tsi_init_struct--TSI��ʼ���ṹ�壬
//   53  *                        ���嶨���TSI_InitTypeDef
//   54  *
//   55  * ���:
//   56  *    0--���ô���
//   57  *    1--���óɹ�
//   58  */

        SECTION `.text`:CODE:NOROOT(2)
        THUMB
//   59 uint8 LPLD_TSI_Init(TSI_InitTypeDef tsi_init_struct)
//   60 {
LPLD_TSI_Init:
        PUSH     {R0-R3}
        PUSH     {R4-R6}
//   61   uint16 chs = tsi_init_struct.TSI_Chs;
        LDRH     R1,[SP, #+12]
//   62   uint8 mode = tsi_init_struct.TSI_ScanTriggerMode;
        LDRB     R0,[SP, #+14]
//   63   uint8 esor = tsi_init_struct.TSI_EndScanOrOutRangeInt;
        LDRB     R2,[SP, #+15]
//   64   boolean err = tsi_init_struct.TIS_ErrIntEnable;
        LDRB     R3,[SP, #+16]
//   65    
//   66   //�������
//   67   ASSERT( chs != 0);                  //�ж�ͨ��
//   68   ASSERT( mode <= TSI_SCAN_PERIOD);   //�ж��ж�ģʽ
//   69   ASSERT( esor <= TSI_ENDOFDCAN_INT);//�ж��ж�ģʽ
//   70   
//   71   //����TSIģ��ʱ��
//   72   SIM->SCGC5 |= (SIM_SCGC5_TSI_MASK); 
        LDR.N    R4,??DataTable4_1  ;; 0x40048038
        LDR      R4,[R4, #+0]
        ORRS     R4,R4,#0x20
        LDR.N    R5,??DataTable4_1  ;; 0x40048038
        STR      R4,[R5, #+0]
//   73   
//   74   //����ʹ�����ͨ�������Ÿ��ù���
//   75   for(uint8 i=0; i<16; i++)
        MOVS     R4,#+0
        B.N      ??LPLD_TSI_Init_0
//   76   {
//   77     if((chs>>i)&0x1L)
??LPLD_TSI_Init_1:
        UXTH     R1,R1            ;; ZeroExt  R1,R1,#+16,#+16
        ASRS     R5,R1,R4
        LSLS     R5,R5,#+31
        BPL.N    ??LPLD_TSI_Init_2
//   78     {
//   79       *((uint32 *)TSI_PORT) = PORT_PCR_MUX(0); 
        MOVS     R5,#+0
        LDR.N    R6,??DataTable4_2
        STR      R5,[R6, #+0]
//   80     }
//   81   }
??LPLD_TSI_Init_2:
        ADDS     R4,R4,#+1
??LPLD_TSI_Init_0:
        UXTB     R4,R4            ;; ZeroExt  R4,R4,#+24,#+24
        CMP      R4,#+16
        BLT.N    ??LPLD_TSI_Init_1
//   82   
//   83   //����ͨ�ÿ��ƼĴ���
//   84   TSI0->GENCS = ((TSI_GENCS_NSCN(10))  //ÿ���缫ÿ��ɨ��(10)�Ρ�
//   85                   |(TSI_GENCS_PS(3)));  //�缫����(2^3)��Ƶ
        MOVS     R4,#+5439488
        LDR.N    R5,??DataTable4_3  ;; 0x40045000
        STR      R4,[R5, #+0]
//   86   //����ɨ��Ĵ���
//   87   TSI0->SCANC = ((TSI_SCANC_EXTCHRG(3))        //0.8pF�ڲ��ο�����
//   88                   |(TSI_SCANC_REFCHRG(31))      //32uA������
//   89 #if defined(CPU_MK60DZ10)
//   90                   |(TSI_SCANC_DELVOL(7))        //600mV�����ѹ
//   91 #endif
//   92                   |(TSI_SCANC_SMOD(0))          //ɨ������mod
//   93                   |(TSI_SCANC_AMPSC(0)));       //����ʱ��(2^0)��Ƶ
        LDR.N    R4,??DataTable4_4  ;; 0xf030000
        LDR.N    R5,??DataTable4_5  ;; 0x40045004
        STR      R4,[R5, #+0]
//   94   //ʹ��ͨ��
//   95   TSI0->PEN = chs;
        UXTH     R1,R1            ;; ZeroExt  R1,R1,#+16,#+16
        LDR.N    R4,??DataTable4_6  ;; 0x40045008
        STR      R1,[R4, #+0]
//   96   
//   97   //ʹ������ж�
//   98   //TSI_ENDOFDCAN_INT��TSI_OUTOFRANGE_INTֻ��ѡ����һ
//   99   if(tsi_init_struct.TSI_EndScanIsr!=NULL && esor==TSI_ENDOFDCAN_INT)
        LDR      R4,[SP, #+20]
        CMP      R4,#+0
        BEQ.N    ??LPLD_TSI_Init_3
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        CMP      R2,#+1
        BNE.N    ??LPLD_TSI_Init_3
//  100   {
//  101     TSI0->GENCS |= TSI_GENCS_ESOR_MASK;
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x10
        LDR.N    R4,??DataTable4_3  ;; 0x40045000
        STR      R2,[R4, #+0]
//  102     TSI_ISR[0] = tsi_init_struct.TSI_EndScanIsr;
        LDR      R2,[SP, #+20]
        LDR.N    R4,??DataTable4_7
        STR      R2,[R4, #+0]
//  103     TSI0->GENCS |= TSI_GENCS_TSIIE_MASK;   
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x40
        LDR.N    R4,??DataTable4_3  ;; 0x40045000
        STR      R2,[R4, #+0]
        B.N      ??LPLD_TSI_Init_4
//  104   }
//  105   else if(tsi_init_struct.TSI_OutRangeIsr!=NULL && esor==TSI_OUTOFRANGE_INT)
??LPLD_TSI_Init_3:
        LDR      R4,[SP, #+24]
        CMP      R4,#+0
        BEQ.N    ??LPLD_TSI_Init_4
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        CMP      R2,#+0
        BNE.N    ??LPLD_TSI_Init_4
//  106   {
//  107     TSI0->GENCS &= ~(TSI_GENCS_ESOR_MASK);
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        BICS     R2,R2,#0x10
        LDR.N    R4,??DataTable4_3  ;; 0x40045000
        STR      R2,[R4, #+0]
//  108     TSI_ISR[0] = tsi_init_struct.TSI_OutRangeIsr;
        LDR      R2,[SP, #+24]
        LDR.N    R4,??DataTable4_7
        STR      R2,[R4, #+0]
//  109     TSI0->GENCS |= TSI_GENCS_TSIIE_MASK;  
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x40
        LDR.N    R4,??DataTable4_3  ;; 0x40045000
        STR      R2,[R4, #+0]
//  110   }
//  111   if(tsi_init_struct.TSI_ErrIsr!=NULL && err==TRUE)
??LPLD_TSI_Init_4:
        LDR      R2,[SP, #+28]
        CMP      R2,#+0
        BEQ.N    ??LPLD_TSI_Init_5
        UXTB     R3,R3            ;; ZeroExt  R3,R3,#+24,#+24
        CMP      R3,#+1
        BNE.N    ??LPLD_TSI_Init_5
//  112   {
//  113     TSI0->GENCS |= TSI_GENCS_ERIE_MASK;
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x20
        LDR.N    R3,??DataTable4_3  ;; 0x40045000
        STR      R2,[R3, #+0]
//  114     TSI_ISR[1] = tsi_init_struct.TSI_EndScanIsr;
        LDR      R2,[SP, #+20]
        LDR.N    R3,??DataTable4_7
        STR      R2,[R3, #+4]
//  115     TSI0->GENCS |= TSI_GENCS_TSIIE_MASK;  
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x40
        LDR.N    R3,??DataTable4_3  ;; 0x40045000
        STR      R2,[R3, #+0]
//  116   }
//  117     
//  118   //ʹ��TSIģ��  
//  119   TSI0->GENCS |= (TSI_GENCS_TSIEN_MASK); 
??LPLD_TSI_Init_5:
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x80
        LDR.N    R3,??DataTable4_3  ;; 0x40045000
        STR      R2,[R3, #+0]
//  120  
//  121   //�Ƿ���л�׼ֵУ��
//  122   if(tsi_init_struct.TSI_IsInitSelfCal == TRUE)
        LDRB     R2,[SP, #+32]
        CMP      R2,#+1
        BNE.N    ??LPLD_TSI_Init_6
//  123   {
//  124     //ʹ���������
//  125     TSI0->GENCS |= TSI_GENCS_SWTS_MASK;
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        ORRS     R2,R2,#0x100
        LDR.N    R3,??DataTable4_3  ;; 0x40045000
        STR      R2,[R3, #+0]
//  126     //�ȴ�ɨ�����
//  127     while(!(TSI0->GENCS&TSI_GENCS_EOSF_MASK)){};
??LPLD_TSI_Init_7:
        LDR.N    R2,??DataTable4_3  ;; 0x40045000
        LDR      R2,[R2, #+0]
        LSLS     R2,R2,#+16
        BPL.N    ??LPLD_TSI_Init_7
//  128     for(uint16 i=0; i<5000; i++)
        MOVS     R2,#+0
        B.N      ??LPLD_TSI_Init_8
//  129     {
//  130       for(uint8 j=0; j<200; j++)
//  131       {
//  132         asm("NOP");
??LPLD_TSI_Init_9:
        NOP
//  133       }
        ADDS     R3,R3,#+1
??LPLD_TSI_Init_10:
        UXTB     R3,R3            ;; ZeroExt  R3,R3,#+24,#+24
        CMP      R3,#+200
        BLT.N    ??LPLD_TSI_Init_9
        ADDS     R2,R2,#+1
??LPLD_TSI_Init_8:
        UXTH     R2,R2            ;; ZeroExt  R2,R2,#+16,#+16
        MOVW     R3,#+5000
        CMP      R2,R3
        BGE.N    ??LPLD_TSI_Init_11
        MOVS     R3,#+0
        B.N      ??LPLD_TSI_Init_10
//  134     }
//  135     //����׼ֵ���顢��ֵ�Ĵ���
//  136     for(uint8 i=0; i<16; i++)
??LPLD_TSI_Init_11:
        MOVS     R2,#+0
??LPLD_TSI_Init_12:
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        CMP      R2,#+16
        BGE.N    ??LPLD_TSI_Init_13
//  137     {
//  138       if((chs>>i)&0x1L)
        UXTH     R1,R1            ;; ZeroExt  R1,R1,#+16,#+16
        ASRS     R3,R1,R2
        LSLS     R3,R3,#+31
        BPL.N    ??LPLD_TSI_Init_14
//  139       {
//  140         TSI_ChxBaseVal[i] = *((uint16 *)TSI_CNTR[i]);
        LDR.N    R3,??DataTable4_8
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        LDR      R3,[R3, R2, LSL #+2]
        LDRH     R3,[R3, #+0]
        LDR.N    R4,??DataTable4_9
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        STRH     R3,[R4, R2, LSL #+1]
//  141 #if defined(CPU_MK60DZ10)
//  142         TSI0->THRESHLD[i] = TSI_ChxBaseVal[i] + TSI_OVERRUN_VAL;
//  143 #elif defined(CPU_MK60F12) || defined(CPU_MK60F15)
//  144         TSI0->THRESHOLD = TSI_ChxBaseVal[i] + TSI_OVERRUN_VAL;
        LDR.N    R3,??DataTable4_9
        UXTB     R2,R2            ;; ZeroExt  R2,R2,#+24,#+24
        LDRH     R3,[R3, R2, LSL #+1]
        ADDS     R3,R3,#+196608
        LDR.N    R4,??DataTable4_10  ;; 0x40045120
        STR      R3,[R4, #+0]
//  145 #endif
//  146       }
//  147     }  
??LPLD_TSI_Init_14:
        ADDS     R2,R2,#+1
        B.N      ??LPLD_TSI_Init_12
//  148   }
//  149   else
//  150   {
//  151     for(uint8 i=0; i<16; i++)
??LPLD_TSI_Init_6:
        MOVS     R1,#+0
        B.N      ??LPLD_TSI_Init_15
//  152     {
//  153       TSI_ChxBaseVal[i] = TSI_BASE_VAL;
??LPLD_TSI_Init_16:
        MOV      R2,#+2048
        LDR.N    R3,??DataTable4_9
        UXTB     R1,R1            ;; ZeroExt  R1,R1,#+24,#+24
        STRH     R2,[R3, R1, LSL #+1]
//  154     }
        ADDS     R1,R1,#+1
??LPLD_TSI_Init_15:
        UXTB     R1,R1            ;; ZeroExt  R1,R1,#+24,#+24
        CMP      R1,#+16
        BLT.N    ??LPLD_TSI_Init_16
//  155   }
//  156   
//  157   //����ɨ��ģʽor�������ģʽ
//  158   if(mode == TSI_SCAN_PERIOD)
??LPLD_TSI_Init_13:
        UXTB     R0,R0            ;; ZeroExt  R0,R0,#+24,#+24
        CMP      R0,#+1
        BNE.N    ??LPLD_TSI_Init_17
//  159   {
//  160     TSI0->GENCS |= TSI_GENCS_STM_MASK;
        LDR.N    R0,??DataTable4_3  ;; 0x40045000
        LDR      R0,[R0, #+0]
        ORRS     R0,R0,#0x2
        LDR.N    R1,??DataTable4_3  ;; 0x40045000
        STR      R0,[R1, #+0]
        B.N      ??LPLD_TSI_Init_18
//  161   }
//  162   else
//  163   {
//  164     TSI0->GENCS &= ~(TSI_GENCS_STM_MASK);
??LPLD_TSI_Init_17:
        LDR.N    R0,??DataTable4_3  ;; 0x40045000
        LDR      R0,[R0, #+0]
        BICS     R0,R0,#0x2
        LDR.N    R1,??DataTable4_3  ;; 0x40045000
        STR      R0,[R1, #+0]
//  165   }
//  166   
//  167   return 1;
??LPLD_TSI_Init_18:
        MOVS     R0,#+1
        POP      {R4-R6}
        ADD      SP,SP,#+16
        BX       LR               ;; return
//  168 }
//  169 
//  170 /*
//  171  * LPLD_TSI_Deinit
//  172  * TSI����ʼ������
//  173  * 
//  174  * ����:
//  175  *    ��
//  176  *
//  177  * ���:
//  178  *    ��
//  179  */

        SECTION `.text`:CODE:NOROOT(1)
        THUMB
//  180 void LPLD_TSI_Deinit(void)
//  181 {
LPLD_TSI_Deinit:
        PUSH     {R7,LR}
//  182   LPLD_TSI_DisableIrq();
        MOVS     R0,#+83
        BL       NVIC_DisableIRQ
//  183 #if defined(CPU_MK60DZ10)
//  184   TSI0->STATUS = 0xFFFFFFFF;
//  185 #endif
//  186   TSI0->PEN = 0;
        MOVS     R0,#+0
        LDR.N    R1,??DataTable4_6  ;; 0x40045008
        STR      R0,[R1, #+0]
//  187   TSI0->SCANC = 0;
        MOVS     R0,#+0
        LDR.N    R1,??DataTable4_5  ;; 0x40045004
        STR      R0,[R1, #+0]
//  188   TSI0->GENCS = 0;
        MOVS     R0,#+0
        LDR.N    R1,??DataTable4_3  ;; 0x40045000
        STR      R0,[R1, #+0]
//  189   //�ر�TSIģ��ʱ��
//  190   SIM->SCGC5 &= ~(SIM_SCGC5_TSI_MASK); 
        LDR.N    R0,??DataTable4_1  ;; 0x40048038
        LDR      R0,[R0, #+0]
        BICS     R0,R0,#0x20
        LDR.N    R1,??DataTable4_1  ;; 0x40048038
        STR      R0,[R1, #+0]
//  191 }
        POP      {R0,PC}          ;; return
//  192 
//  193 /*
//  194  * LPLD_TSI_IsChxTouched
//  195  * ͨ��x�ĵ缫�Ƿ񱻴���
//  196  * 
//  197  * ����:
//  198  *    ch_num--ͨ��x������
//  199  *      |_0~15
//  200  *
//  201  * ���:
//  202  *    TRUE-�д���
//  203  *    FALSE-δ����
//  204  */

        SECTION `.text`:CODE:NOROOT(1)
        THUMB
//  205 boolean LPLD_TSI_IsChxTouched(uint8 ch_num)
//  206 { 
//  207   if(TSI_ChxBaseVal[ch_num]<*((uint16 *)TSI_CNTR[ch_num]))
LPLD_TSI_IsChxTouched:
        LDR.N    R1,??DataTable4_9
        UXTB     R0,R0            ;; ZeroExt  R0,R0,#+24,#+24
        LDRH     R1,[R1, R0, LSL #+1]
        LDR.N    R2,??DataTable4_8
        UXTB     R0,R0            ;; ZeroExt  R0,R0,#+24,#+24
        LDR      R0,[R2, R0, LSL #+2]
        LDRH     R0,[R0, #+0]
        CMP      R1,R0
        BCS.N    ??LPLD_TSI_IsChxTouched_0
//  208     return TRUE;
        MOVS     R0,#+1
        B.N      ??LPLD_TSI_IsChxTouched_1
//  209   return FALSE;
??LPLD_TSI_IsChxTouched_0:
        MOVS     R0,#+0
??LPLD_TSI_IsChxTouched_1:
        BX       LR               ;; return
//  210 }
//  211 
//  212 /*
//  213  * TSI�жϴ�����
//  214  * �������ļ�startup_K60.s�е��ж����������
//  215  * �û������޸ģ������Զ������Ӧͨ���жϺ���
//  216  */

        SECTION `.text`:CODE:NOROOT(1)
        THUMB
//  217 void TSI_IRQHandler(void)
//  218 {
TSI_IRQHandler:
        PUSH     {R7,LR}
//  219 #if (UCOS_II > 0u)
//  220   OS_CPU_SR  cpu_sr = 0u;
//  221   OS_ENTER_CRITICAL(); //��֪ϵͳ��ʱ�Ѿ��������жϷ����Ӻ���
//  222   OSIntEnter();
//  223   OS_EXIT_CRITICAL();
//  224 #endif
//  225   
//  226   if(TSI0->GENCS&(TSI_GENCS_ESOR_MASK|TSI_GENCS_EOSF_MASK) &&
//  227      TSI_ISR[0] != NULL)
        LDR.N    R0,??DataTable4_3  ;; 0x40045000
        LDR      R0,[R0, #+0]
        MOVW     R1,#+32784
        TST      R0,R1
        BEQ.N    ??TSI_IRQHandler_0
        LDR.N    R0,??DataTable4_7
        LDR      R0,[R0, #+0]
        CMP      R0,#+0
        BEQ.N    ??TSI_IRQHandler_0
//  228   {
//  229     TSI_ISR[0]();
        LDR.N    R0,??DataTable4_7
        LDR      R0,[R0, #+0]
        BLX      R0
//  230     TSI0->GENCS |= TSI_GENCS_OUTRGF_MASK;
        LDR.N    R0,??DataTable4_3  ;; 0x40045000
        LDR      R0,[R0, #+0]
        ORRS     R0,R0,#0x4000
        LDR.N    R1,??DataTable4_3  ;; 0x40045000
        STR      R0,[R1, #+0]
//  231     TSI0->GENCS |= TSI_GENCS_EOSF_MASK;
        LDR.N    R0,??DataTable4_3  ;; 0x40045000
        LDR      R0,[R0, #+0]
        ORRS     R0,R0,#0x8000
        LDR.N    R1,??DataTable4_3  ;; 0x40045000
        STR      R0,[R1, #+0]
//  232 #if defined(CPU_MK60DZ10)
//  233     TSI0->STATUS = 0x0000FFFF;
//  234 #endif
//  235   }
//  236 #if defined(CPU_MK60DZ10)
//  237   else if(TSI0->STATUS != 0 && TSI_ISR[1] != NULL)
//  238   {
//  239     TSI_ISR[1]();
//  240     TSI0->STATUS = 0xFFFF0000;
//  241   }
//  242 #endif   
//  243 #if (UCOS_II > 0u)
//  244   OSIntExit();          //��֪ϵͳ��ʱ�����뿪�жϷ����Ӻ���
//  245 #endif
//  246 }
??TSI_IRQHandler_0:
        POP      {R0,PC}          ;; return

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4:
        DC32     0xe000e180

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_1:
        DC32     0x40048038

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_2:
        DC32     TSI_PORT

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_3:
        DC32     0x40045000

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_4:
        DC32     0xf030000

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_5:
        DC32     0x40045004

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_6:
        DC32     0x40045008

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_7:
        DC32     TSI_ISR

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_8:
        DC32     TSI_CNTR

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_9:
        DC32     TSI_ChxBaseVal

        SECTION `.text`:CODE:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
??DataTable4_10:
        DC32     0x40045120

        SECTION `.iar_vfe_header`:DATA:NOALLOC:NOROOT(2)
        SECTION_TYPE SHT_PROGBITS, 0
        DATA
        DC32 0

        SECTION __DLIB_PERTHREAD:DATA:REORDER:NOROOT(0)
        SECTION_TYPE SHT_PROGBITS, 0

        SECTION __DLIB_PERTHREAD_init:DATA:REORDER:NOROOT(0)
        SECTION_TYPE SHT_PROGBITS, 0

        END
// 
//  40 bytes in section .bss
// 192 bytes in section .data
// 586 bytes in section .text
// 
// 586 bytes of CODE memory
// 232 bytes of DATA memory
//
//Errors: none
//Warnings: none
