---
layout: default
---

# RISC-V 双周简报 (2017-10-26)

要点新闻：

- [蜂鸟E200系列处理器发布](#蜂鸟e200系列处理器发布)
- [7th RISC-V workshop workshop议程发布](7thrisc-vworkshop议程发布)
- [CARRV論文发布](#carrv論文发布)
- [IQ-Analog的14nm芯片使用了RISC-V 的 CPU](iq-analog的14nm芯片使用了risc-vcpu)
## RV新闻

### 蜂鸟E200系列处理器发布

由武汉聚芯微电子有限公司和北京九天卫星科技发展有限公司联合开发的蜂鸟E200系列处理器正式发布。
> - 处理器核采用2级流水线结构，功耗与面积均优于同级ARM Cortex-M0+核。
> - 处理器核能够运行RISC-V指令集，支持RV32I/E/A/M/C/F/D等指令子集的配置组合，只支持机器模式。
> - 蜂鸟E200主要面向极低功耗与极小面积的场景而设计，非常适合于替代传统的8051内核或者Cortex-M系列内核应用于IoT或其他低功耗场景。

### 7th RISC-V workshop议程发布
7th workshop的议程发布了，内容包括 RISC-V 架构丶软件丶硬件丶模拟环境丶应用等各个面向。GF, Lauterbach, Express Logic (ThreadX RTOS)及许多公司都会带来演讲。

#### 完整议程请见：[link](https://riscv.org/2017/10/7th-risc-v-workshop-agenda/)


### IQ-Analog的14nm芯片使用了RISC-V CPU
IQ-Analog的Ken在先前宣布了他们公司的 14nm 芯片，有採用 ETH-Zurich 及picorv32的RISC-V核。最近，test chip回来了，并在200MHz下部分的测试成功。Ken在讨论区中介绍了他们的配置，并感谢社群对RISC-V的支持和维护。恭喜他们 : )

> At IQ-Analog, we received our first ever GF 14nm ASIC test chip a couple of weeks ago and assembled evaluation boards >containing the chip this past Thursday.  After a bit of a slow startup, we were able to download and execute code yesterday >via JTAG to both the NanoRisc5 (in-house grown picorv32 variant with debug spec 0.9 debugging added) and the ETH-Zurich >versions of the RISC-V cores!
> While we have not bought up the 1GHz clock source yet to test full speed operation (1 GHz for NanoRisc5, 500 Mhz for ETH- >Zurich), we have been able to conduct these initial tests using a slower 200 MHz "debug clock input" path.  We still have a >lot of things to bring up and test on this ASIC, but I wanted to share the news of working RISC-V cores in 14nm and extend a >thank you to everyone in the RISC-V community for developing the RISC-V architecture and intrastucture.

#### 讨论连结：[link](https://groups.google.com/a/groups.riscv.org/d/msgid/hw-dev/59E3AB57.8090601%40gmail.com)

## 技术讨论

## 代码更新

### Rocket-Chip 初步支持覆盖

Rocket-Chip 最近在Chisel代码中加入了对覆盖(cover)的支持。覆盖是硬件测试的基本概念。覆盖率用来检测仿真是否触发了各个信号的所有编码状态或控制逻辑的所有分支。不过现在的覆盖支持看起来还刚刚开始，被标注为覆盖检测的信号并不会真的计算覆盖率。也或许SiFive已经在内部测试简单的覆盖支持。

Rocket-Chip PR \#998 [https://git.io/vd7D3](https://github.com/freechipsproject/rocket-chip/pull/998)

## 安全点评

## 微群热点

## 实用资料

### CARRV論文发布

CARRV (First Workshop on Computer Architecture Research with RISC-V) 的論文发佈了。这次的内容涵盖 rv 的各个面向，模拟器（gem5)、SIMT、rv8二进制转换器、rocket-chip的 diplomacy pattern 等都有包括。感觉未来用RV当作平台的研究将越来越多。

#### 详细的论文连结可参考：[https://carrv.github.io/]


## 行业视角

## 市场相关

## CNRV社区活动

## 暴走事件

### 十一月

+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7届RISC-V研讨会将在美国加州Milpitas由西部数据承办。
+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17会有两场关于RISC-V的演讲，地点在台北。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、郭雄飞

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
