# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 2
attribute \top 1
attribute \src "dut.sv:3.1-9.10"
module \mux16
  attribute \src "dut.sv:4.17-4.18"
  wire width 16 input 1 \D
  attribute \src "dut.sv:5.16-5.17"
  wire width 4 input 2 \S
  attribute \src "dut.sv:6.10-6.11"
  wire output 3 \Y
  attribute \src "dut.sv:8.17-8.20"
  cell $shiftx $shiftx$dut.sv:8$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \D
    connect \B \S
    connect \Y \Y
  end
end
