Fitter report for vending_machine
Fri Dec 15 11:17:59 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 15 11:17:59 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; vending_machine                                 ;
; Top-level Entity Name              ; vending_machine                                 ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 815 / 18,752 ( 4 % )                            ;
;     Total combinational functions  ; 812 / 18,752 ( 4 % )                            ;
;     Dedicated logic registers      ; 212 / 18,752 ( 1 % )                            ;
; Total registers                    ; 212                                             ;
; Total pins                         ; 70 / 315 ( 22 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1097 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1097 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1094    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/south/Documents/GitHub/VendingMachine---Circuitos-Digitais/vending_machine/output_files/vending_machine.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 815 / 18,752 ( 4 % ) ;
;     -- Combinational with no register       ; 603                  ;
;     -- Register only                        ; 3                    ;
;     -- Combinational with a register        ; 209                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 211                  ;
;     -- 3 input functions                    ; 192                  ;
;     -- <=2 input functions                  ; 409                  ;
;     -- Register only                        ; 3                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 516                  ;
;     -- arithmetic mode                      ; 296                  ;
;                                             ;                      ;
; Total registers*                            ; 212 / 19,649 ( 1 % ) ;
;     -- Dedicated logic registers            ; 212 / 18,752 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 66 / 1,172 ( 6 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 70 / 315 ( 22 % )    ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M4Ks                                        ; 0 / 52 ( 0 % )       ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 4 / 16 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%         ;
; Maximum fan-out                             ; 166                  ;
; Highest non-global fan-out                  ; 165                  ;
; Total fan-out                               ; 2851                 ;
; Average fan-out                             ; 2.58                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 815 / 18752 ( 4 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 603                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;     -- Combinational with a register        ; 209                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 211                 ; 0                              ;
;     -- 3 input functions                    ; 192                 ; 0                              ;
;     -- <=2 input functions                  ; 409                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 516                 ; 0                              ;
;     -- arithmetic mode                      ; 296                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 212                 ; 0                              ;
;     -- Dedicated logic registers            ; 212 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 66 / 1172 ( 6 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 70                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 20 ( 20 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2851                ; 0                              ;
;     -- Registered Connections               ; 617                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 58                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; C                   ; L2    ; 2        ; 0            ; 13           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V_input[0]          ; L22   ; 5        ; 50           ; 14           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V_input[1]          ; L21   ; 5        ; 50           ; 14           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V_input[2]          ; M22   ; 6        ; 50           ; 14           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cancel_purchase     ; M2    ; 1        ; 0            ; 13           ; 3           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; choice[0]           ; W12   ; 7        ; 26           ; 0            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; choice[1]           ; U12   ; 8        ; 26           ; 0            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; choice[2]           ; U11   ; 8        ; 26           ; 0            ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                 ; L1    ; 2        ; 0            ; 13           ; 0           ; 166                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; coin_confirm_signal ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dispense_signal     ; R22   ; 6        ; 50           ; 10           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nRST                ; M1    ; 1        ; 0            ; 13           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; D[0]        ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D[1]        ; AB7   ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D[2]        ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[0]     ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ESTQ[1]     ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[2]     ; C14   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[3]     ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[4]     ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[5]     ; W16   ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[6]     ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[7]     ; E20   ; 5        ; 50           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ESTQ[8]     ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[0]        ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[1]        ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[2]        ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[3]        ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[4]        ; N1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[5]        ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[6]        ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[7]        ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; E[8]        ; N2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[0]        ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[1]        ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[2]        ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[3]        ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[4]        ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[5]        ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[6]        ; A4    ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[7]        ; P1    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; P[8]        ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 41 ( 34 % )  ; 3.3V          ; --           ;
; 2        ; 33 / 33 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 5 / 43 ( 12 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )    ; 3.3V          ; --           ;
; 5        ; 4 / 39 ( 10 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 36 ( 17 % )   ; 3.3V          ; --           ;
; 7        ; 4 / 40 ( 10 % )   ; 3.3V          ; --           ;
; 8        ; 6 / 43 ( 14 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; P[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; E[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; ESTQ[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; D[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; E[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; P[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; E[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; display2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; display2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; ESTQ[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; display3[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; display3[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; display2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; display1[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; display1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; display1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; display3[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; display4[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; display2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; display2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; ESTQ[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; display4[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; display4[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; display1[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; display1[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; ESTQ[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; display3[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; display2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; display2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; display4[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; display4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; P[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; display3[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; display3[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; display3[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; E[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; display4[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; display4[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; display1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; C                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; display1[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; V_input[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; V_input[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; nRST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; cancel_purchase                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; E[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; E[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; V_input[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; E[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; E[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; P[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; P[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; P[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; P[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; P[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; P[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; ESTQ[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; ESTQ[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; dispense_signal                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; coin_confirm_signal                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; choice[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; choice[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; D[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; ESTQ[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; D[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 79         ; 1        ; ESTQ[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; choice[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; ESTQ[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; E[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |vending_machine                          ; 815 (363)   ; 212 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 70   ; 0            ; 603 (187)    ; 3 (3)             ; 209 (165)        ; |vending_machine                                                                                                                        ; work         ;
;    |accumulator8:accumulator|             ; 17 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 9 (9)            ; |vending_machine|accumulator8:accumulator                                                                                               ; work         ;
;       |adder8:adder|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder                                                                                  ; work         ;
;          |full_adder:bit1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit1                                                                  ; work         ;
;          |full_adder:bit2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit2                                                                  ; work         ;
;          |full_adder:bit3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit3                                                                  ; work         ;
;          |full_adder:bit4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit4                                                                  ; work         ;
;          |full_adder:bit5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit5                                                                  ; work         ;
;          |full_adder:bit6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit6                                                                  ; work         ;
;    |hex_controller:display|               ; 422 (43)    ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 395 (16)     ; 0 (0)             ; 27 (27)          ; |vending_machine|hex_controller:display                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_eem:auto_generated|  ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_uaf:divider|    ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider ; work         ;
;       |lpm_divide:Div1|                   ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_hem:auto_generated|  ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated                                                   ; work         ;
;             |sign_div_unsign_rlh:divider| ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                       ; work         ;
;                |alt_u_div_4bf:divider|    ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 173 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_28m:auto_generated|  ; 173 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9nh:divider| ; 173 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                |alt_u_div_0ef:divider|    ; 173 (173)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (173)    ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_28m:auto_generated|  ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9nh:divider| ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                |alt_u_div_0ef:divider|    ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider ; work         ;
;    |mux21:mux|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |vending_machine|mux21:mux                                                                                                              ; work         ;
;    |subtractor8:subtractor|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor                                                                                                 ; work         ;
;       |adder8:subtractor|                 ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor                                                                               ; work         ;
;          |full_adder:bit1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit1                                                               ; work         ;
;          |full_adder:bit2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit2                                                               ; work         ;
;          |full_adder:bit3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit3                                                               ; work         ;
;          |full_adder:bit4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit4                                                               ; work         ;
;          |full_adder:bit5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit5                                                               ; work         ;
;          |full_adder:bit6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit6                                                               ; work         ;
;          |full_adder:bit7|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit7                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; display1[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; display1[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; display2[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; display3[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; display4[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; P[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; P[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; E[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; D[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; D[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; D[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[2]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[3]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[4]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[5]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[6]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[7]             ; Output   ; --            ; --            ; --                    ; --  ;
; ESTQ[8]             ; Output   ; --            ; --            ; --                    ; --  ;
; clk                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; dispense_signal     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; C                   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; choice[2]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; choice[0]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; choice[1]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; cancel_purchase     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; nRST                ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; V_input[0]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; V_input[2]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; V_input[1]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; coin_confirm_signal ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk                                        ;                   ;         ;
; dispense_signal                            ;                   ;         ;
;      - Selector4~0                         ; 1                 ; 6       ;
;      - P[8]~0                              ; 1                 ; 6       ;
;      - Selector2~4                         ; 1                 ; 6       ;
;      - CSTATE~5                            ; 1                 ; 6       ;
;      - CSTATE~7                            ; 1                 ; 6       ;
;      - CSTATE~8                            ; 1                 ; 6       ;
; C                                          ;                   ;         ;
; choice[2]                                  ;                   ;         ;
; choice[0]                                  ;                   ;         ;
; choice[1]                                  ;                   ;         ;
; cancel_purchase                            ;                   ;         ;
; nRST                                       ;                   ;         ;
; V_input[0]                                 ;                   ;         ;
; V_input[2]                                 ;                   ;         ;
; V_input[1]                                 ;                   ;         ;
; coin_confirm_signal                        ;                   ;         ;
;      - accumulator8:accumulator|temp2[1]~3 ; 0                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                  ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; D[0]~8                              ; LCCOMB_X19_Y13_N26 ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ESTQ[0]~2                           ; LCCOMB_X21_Y13_N12 ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; P[8]~0                              ; LCCOMB_X1_Y13_N20  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Selector14~5                        ; LCCOMB_X19_Y13_N8  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Selector1~8                         ; LCCOMB_X16_Y12_N22 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Selector7~2                         ; LCCOMB_X22_Y16_N0  ; 37      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; accumulator8:accumulator|temp2[1]~3 ; LCCOMB_X21_Y20_N24 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cancel_purchase                     ; PIN_M2             ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                 ; PIN_L1             ; 166     ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                 ; PIN_L1             ; 47      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mux21:mux|output[8]~0               ; LCCOMB_X26_Y1_N16  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; stock_S0_reg[31]~99                 ; LCCOMB_X21_Y12_N24 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S1_reg[31]~37                 ; LCCOMB_X19_Y13_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S2_reg[31]~101                ; LCCOMB_X20_Y13_N6  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S3_reg[31]~36                 ; LCCOMB_X19_Y13_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S4_reg[31]~38                 ; LCCOMB_X19_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+-----------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                  ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+-------------------+---------+----------------------+------------------+---------------------------+
; P[8]~0                ; LCCOMB_X1_Y13_N20 ; 9       ; Global Clock         ; GCLK1            ; --                        ;
; Selector14~5          ; LCCOMB_X19_Y13_N8 ; 9       ; Global Clock         ; GCLK3            ; --                        ;
; clk                   ; PIN_L1            ; 47      ; Global Clock         ; GCLK2            ; --                        ;
; mux21:mux|output[8]~0 ; LCCOMB_X26_Y1_N16 ; 8       ; Global Clock         ; GCLK15           ; --                        ;
+-----------------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clk                                                                                                                                                 ; 165     ;
; Selector7~2                                                                                                                                         ; 37      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 35      ;
; stock_S1_reg[31]~37                                                                                                                                 ; 32      ;
; stock_S3_reg[31]~36                                                                                                                                 ; 32      ;
; stock_S4_reg[31]~38                                                                                                                                 ; 32      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[11]~20 ; 32      ;
; stock_S2_reg[31]~101                                                                                                                                ; 31      ;
; stock_S0_reg[31]~99                                                                                                                                 ; 31      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 30      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[10]~18  ; 29      ;
; cancel_purchase                                                                                                                                     ; 28      ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 28      ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 26      ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[8]~12  ; 26      ;
; choice_reg[0]                                                                                                                                       ; 21      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[9]~16   ; 21      ;
; CSTATE.Coin_Reception                                                                                                                               ; 20      ;
; accumulator8:accumulator|temp2[0]                                                                                                                   ; 20      ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_12_result_int[8]~12  ; 19      ;
; Selector1~8                                                                                                                                         ; 17      ;
; accumulator8:accumulator|temp2[1]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[2]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[3]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[4]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[5]                                                                                                                   ; 17      ;
; choice_reg[2]                                                                                                                                       ; 17      ;
; accumulator8:accumulator|temp2[6]                                                                                                                   ; 15      ;
; accumulator8:accumulator|temp2[7]                                                                                                                   ; 15      ;
; choice_reg[1]                                                                                                                                       ; 15      ;
; V_input[1]                                                                                                                                          ; 14      ;
; V_input[2]                                                                                                                                          ; 14      ;
; CSTATE.salgado_dispensation                                                                                                                         ; 14      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[5]~8   ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[5]~8   ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[5]~8    ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[5]~8    ; 13      ;
; accumulator8:accumulator|temp2[8]                                                                                                                   ; 12      ;
; V_input[0]                                                                                                                                          ; 11      ;
; choice[1]                                                                                                                                           ; 11      ;
; choice[0]                                                                                                                                           ; 11      ;
; choice[2]                                                                                                                                           ; 11      ;
; CSTATE~5                                                                                                                                            ; 10      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_12_result_int[5]~8   ; 10      ;
; accumulator8:accumulator|temp2[1]~3                                                                                                                 ; 9       ;
; nRST                                                                                                                                                ; 8       ;
; CSTATE.INIT_STATE                                                                                                                                   ; 8       ;
; Selector2~8                                                                                                                                         ; 7       ;
; Selector2~4                                                                                                                                         ; 7       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[184]~80             ; 7       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[183]~79             ; 7       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[182]~78             ; 7       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~26 ; 7       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[2]~2   ; 7       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[1]~0   ; 7       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_13_result_int[8]~12  ; 7       ;
; dispense_signal                                                                                                                                     ; 6       ;
; Selector3~1                                                                                                                                         ; 6       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~174            ; 6       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~173            ; 6       ;
; LessThan7~10                                                                                                                                        ; 6       ;
; LessThan5~10                                                                                                                                        ; 6       ;
; LessThan6~10                                                                                                                                        ; 5       ;
; NSTATE~0                                                                                                                                            ; 5       ;
; stock_S4_reg[31]~31                                                                                                                                 ; 5       ;
; C                                                                                                                                                   ; 4       ;
; price_reg[3]                                                                                                                                        ; 4       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[185]~81             ; 4       ;
; Selector4~0                                                                                                                                         ; 4       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[3]~4   ; 4       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~28 ; 4       ;
; stock_S1_reg[31]                                                                                                                                    ; 4       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~213            ; 3       ;
; Selector1~16                                                                                                                                        ; 3       ;
; hex_controller:display|Mux6~5                                                                                                                       ; 3       ;
; Mux9~0                                                                                                                                              ; 3       ;
; Mux11~0                                                                                                                                             ; 3       ;
; Mux14~0                                                                                                                                             ; 3       ;
; Selector1~12                                                                                                                                        ; 3       ;
; next_state~0                                                                                                                                        ; 3       ;
; price_reg[0]                                                                                                                                        ; 3       ;
; stock_S0_reg[31]~33                                                                                                                                 ; 3       ;
; stock_S2_reg[0]                                                                                                                                     ; 3       ;
; stock_S0_reg[0]                                                                                                                                     ; 3       ;
; LessThan6~9                                                                                                                                         ; 3       ;
; LessThan6~4                                                                                                                                         ; 3       ;
; stock_S1_reg[0]                                                                                                                                     ; 3       ;
; stock_S4_reg[31]~32                                                                                                                                 ; 3       ;
; Mux29~0                                                                                                                                             ; 3       ;
; stock_S3_reg[0]                                                                                                                                     ; 3       ;
; stock_S4_reg[0]                                                                                                                                     ; 3       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[2]~2   ; 3       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[1]~0   ; 3       ;
; mux21:mux|output[8]                                                                                                                                 ; 2       ;
; mux21:mux|output[7]                                                                                                                                 ; 2       ;
; mux21:mux|output[5]                                                                                                                                 ; 2       ;
; mux21:mux|output[4]                                                                                                                                 ; 2       ;
; mux21:mux|output[3]                                                                                                                                 ; 2       ;
; mux21:mux|output[2]                                                                                                                                 ; 2       ;
; mux21:mux|output[1]                                                                                                                                 ; 2       ;
; mux21:mux|output[0]                                                                                                                                 ; 2       ;
; E[8]$latch                                                                                                                                          ; 2       ;
; E[7]$latch                                                                                                                                          ; 2       ;
; E[6]$latch                                                                                                                                          ; 2       ;
; E[5]$latch                                                                                                                                          ; 2       ;
; E[4]$latch                                                                                                                                          ; 2       ;
; E[3]$latch                                                                                                                                          ; 2       ;
; E[2]$latch                                                                                                                                          ; 2       ;
; E[1]$latch                                                                                                                                          ; 2       ;
; E[0]$latch                                                                                                                                          ; 2       ;
; P[8]$latch                                                                                                                                          ; 2       ;
; P[7]$latch                                                                                                                                          ; 2       ;
; P[6]$latch                                                                                                                                          ; 2       ;
; P[5]$latch                                                                                                                                          ; 2       ;
; P[4]$latch                                                                                                                                          ; 2       ;
; P[3]$latch                                                                                                                                          ; 2       ;
; P[2]$latch                                                                                                                                          ; 2       ;
; P[1]$latch                                                                                                                                          ; 2       ;
; P[0]$latch                                                                                                                                          ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~212            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[142]~211            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[128]~210            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[129]~209            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[130]~208            ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~93             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~92             ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[57]~84              ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[52]~83              ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[47]~82              ; 2       ;
; stock_S2_reg[31]~100                                                                                                                                ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~197            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~196            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~195            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~194            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~193            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~192            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~191            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~190            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~189            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[143]~188            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[144]~187            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[145]~186            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[146]~185            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[147]~184            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[148]~183            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[149]~182            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[150]~181            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[131]~180            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[132]~179            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[133]~178            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[134]~177            ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit6|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit5|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit4|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit3|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit2|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit1|c_out~0                                                                                       ; 2       ;
; CSTATE~6                                                                                                                                            ; 2       ;
; ESTQ[0]~0                                                                                                                                           ; 2       ;
; D[0]~7                                                                                                                                              ; 2       ;
; D[0]~5                                                                                                                                              ; 2       ;
; D[0]~4                                                                                                                                              ; 2       ;
; Selector1~15                                                                                                                                        ; 2       ;
; price_reg[8]                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit7|c_out                                                                                      ; 2       ;
; Selector12~1                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit6|c_out                                                                                      ; 2       ;
; price_reg[7]                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit5|c_out                                                                                      ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit4|c_out                                                                                      ; 2       ;
; price_reg[5]                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit3|c_out                                                                                      ; 2       ;
; price_reg[4]                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit2|c_out                                                                                      ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit1|c_out                                                                                      ; 2       ;
; price_reg[2]                                                                                                                                        ; 2       ;
; price_reg[1]                                                                                                                                        ; 2       ;
; Selector2~7                                                                                                                                         ; 2       ;
; Selector1~11                                                                                                                                        ; 2       ;
; Selector1~10                                                                                                                                        ; 2       ;
; Mux15~0                                                                                                                                             ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[135]~122            ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~77             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~76             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~75             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~74             ; 2       ;
; Selector7~0                                                                                                                                         ; 2       ;
; stock_S1_reg[31]~31                                                                                                                                 ; 2       ;
; NSTATE~4                                                                                                                                            ; 2       ;
; Equal11~3                                                                                                                                           ; 2       ;
; Equal11~2                                                                                                                                           ; 2       ;
; Equal11~1                                                                                                                                           ; 2       ;
; Equal11~0                                                                                                                                           ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[11]~20 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[9]~16   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[8]~14   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[7]~12   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[6]~10   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[5]~8    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[4]~6    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[3]~4    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[8]~14   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[7]~12   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[6]~10   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[5]~8    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[4]~6    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[3]~4    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[0]~24  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[11]~20 ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_13_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[1]~14  ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[5]~6   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[4]~4   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[3]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[2]~0   ; 2       ;
; stock_S2_reg[31]                                                                                                                                    ; 2       ;
; stock_S2_reg[30]                                                                                                                                    ; 2       ;
; stock_S2_reg[29]                                                                                                                                    ; 2       ;
; stock_S2_reg[28]                                                                                                                                    ; 2       ;
; stock_S2_reg[27]                                                                                                                                    ; 2       ;
; stock_S2_reg[26]                                                                                                                                    ; 2       ;
; stock_S2_reg[25]                                                                                                                                    ; 2       ;
; stock_S2_reg[24]                                                                                                                                    ; 2       ;
; stock_S2_reg[23]                                                                                                                                    ; 2       ;
; stock_S2_reg[22]                                                                                                                                    ; 2       ;
; stock_S2_reg[21]                                                                                                                                    ; 2       ;
; stock_S2_reg[20]                                                                                                                                    ; 2       ;
; stock_S2_reg[19]                                                                                                                                    ; 2       ;
; stock_S2_reg[18]                                                                                                                                    ; 2       ;
; stock_S2_reg[17]                                                                                                                                    ; 2       ;
; stock_S2_reg[16]                                                                                                                                    ; 2       ;
; stock_S2_reg[15]                                                                                                                                    ; 2       ;
; stock_S2_reg[14]                                                                                                                                    ; 2       ;
; stock_S2_reg[13]                                                                                                                                    ; 2       ;
; stock_S2_reg[12]                                                                                                                                    ; 2       ;
; stock_S2_reg[11]                                                                                                                                    ; 2       ;
; stock_S2_reg[10]                                                                                                                                    ; 2       ;
; stock_S2_reg[9]                                                                                                                                     ; 2       ;
; stock_S2_reg[8]                                                                                                                                     ; 2       ;
; stock_S2_reg[7]                                                                                                                                     ; 2       ;
; stock_S2_reg[6]                                                                                                                                     ; 2       ;
; stock_S2_reg[5]                                                                                                                                     ; 2       ;
; stock_S2_reg[4]                                                                                                                                     ; 2       ;
; stock_S2_reg[3]                                                                                                                                     ; 2       ;
; stock_S2_reg[2]                                                                                                                                     ; 2       ;
; stock_S2_reg[1]                                                                                                                                     ; 2       ;
; stock_S0_reg[31]                                                                                                                                    ; 2       ;
; stock_S0_reg[30]                                                                                                                                    ; 2       ;
; stock_S0_reg[29]                                                                                                                                    ; 2       ;
; stock_S0_reg[28]                                                                                                                                    ; 2       ;
; stock_S0_reg[27]                                                                                                                                    ; 2       ;
; stock_S0_reg[26]                                                                                                                                    ; 2       ;
; stock_S0_reg[25]                                                                                                                                    ; 2       ;
; stock_S0_reg[24]                                                                                                                                    ; 2       ;
; stock_S0_reg[23]                                                                                                                                    ; 2       ;
; stock_S0_reg[22]                                                                                                                                    ; 2       ;
; stock_S0_reg[21]                                                                                                                                    ; 2       ;
; stock_S0_reg[20]                                                                                                                                    ; 2       ;
; stock_S0_reg[19]                                                                                                                                    ; 2       ;
; stock_S0_reg[18]                                                                                                                                    ; 2       ;
; stock_S0_reg[17]                                                                                                                                    ; 2       ;
; stock_S0_reg[16]                                                                                                                                    ; 2       ;
; stock_S0_reg[15]                                                                                                                                    ; 2       ;
; stock_S0_reg[14]                                                                                                                                    ; 2       ;
; stock_S0_reg[13]                                                                                                                                    ; 2       ;
; stock_S0_reg[12]                                                                                                                                    ; 2       ;
; stock_S0_reg[11]                                                                                                                                    ; 2       ;
; stock_S0_reg[10]                                                                                                                                    ; 2       ;
; stock_S0_reg[9]                                                                                                                                     ; 2       ;
; stock_S0_reg[8]                                                                                                                                     ; 2       ;
; stock_S0_reg[7]                                                                                                                                     ; 2       ;
; stock_S0_reg[6]                                                                                                                                     ; 2       ;
; stock_S0_reg[5]                                                                                                                                     ; 2       ;
; stock_S0_reg[4]                                                                                                                                     ; 2       ;
; stock_S0_reg[3]                                                                                                                                     ; 2       ;
; stock_S0_reg[2]                                                                                                                                     ; 2       ;
; stock_S0_reg[1]                                                                                                                                     ; 2       ;
; stock_S1_reg[30]                                                                                                                                    ; 2       ;
; stock_S1_reg[29]                                                                                                                                    ; 2       ;
; stock_S1_reg[28]                                                                                                                                    ; 2       ;
; stock_S1_reg[27]                                                                                                                                    ; 2       ;
; stock_S1_reg[26]                                                                                                                                    ; 2       ;
; stock_S1_reg[25]                                                                                                                                    ; 2       ;
; stock_S1_reg[24]                                                                                                                                    ; 2       ;
; stock_S1_reg[23]                                                                                                                                    ; 2       ;
; stock_S1_reg[22]                                                                                                                                    ; 2       ;
; stock_S1_reg[21]                                                                                                                                    ; 2       ;
; stock_S1_reg[20]                                                                                                                                    ; 2       ;
; stock_S1_reg[19]                                                                                                                                    ; 2       ;
; stock_S1_reg[18]                                                                                                                                    ; 2       ;
; stock_S1_reg[17]                                                                                                                                    ; 2       ;
; stock_S1_reg[16]                                                                                                                                    ; 2       ;
; stock_S1_reg[15]                                                                                                                                    ; 2       ;
; stock_S1_reg[14]                                                                                                                                    ; 2       ;
; stock_S1_reg[13]                                                                                                                                    ; 2       ;
; stock_S1_reg[12]                                                                                                                                    ; 2       ;
; stock_S1_reg[11]                                                                                                                                    ; 2       ;
; stock_S1_reg[10]                                                                                                                                    ; 2       ;
; stock_S1_reg[9]                                                                                                                                     ; 2       ;
; stock_S1_reg[8]                                                                                                                                     ; 2       ;
; stock_S1_reg[7]                                                                                                                                     ; 2       ;
; stock_S1_reg[6]                                                                                                                                     ; 2       ;
; stock_S1_reg[5]                                                                                                                                     ; 2       ;
; stock_S1_reg[4]                                                                                                                                     ; 2       ;
; stock_S1_reg[3]                                                                                                                                     ; 2       ;
; stock_S1_reg[2]                                                                                                                                     ; 2       ;
; stock_S1_reg[1]                                                                                                                                     ; 2       ;
; stock_S3_reg[31]                                                                                                                                    ; 2       ;
; stock_S3_reg[30]                                                                                                                                    ; 2       ;
; stock_S3_reg[29]                                                                                                                                    ; 2       ;
; stock_S3_reg[28]                                                                                                                                    ; 2       ;
; stock_S3_reg[27]                                                                                                                                    ; 2       ;
; stock_S3_reg[26]                                                                                                                                    ; 2       ;
; stock_S3_reg[25]                                                                                                                                    ; 2       ;
; stock_S3_reg[24]                                                                                                                                    ; 2       ;
; stock_S3_reg[23]                                                                                                                                    ; 2       ;
; stock_S3_reg[22]                                                                                                                                    ; 2       ;
; stock_S3_reg[21]                                                                                                                                    ; 2       ;
; stock_S3_reg[20]                                                                                                                                    ; 2       ;
; stock_S3_reg[19]                                                                                                                                    ; 2       ;
; stock_S3_reg[18]                                                                                                                                    ; 2       ;
; stock_S3_reg[17]                                                                                                                                    ; 2       ;
; stock_S3_reg[16]                                                                                                                                    ; 2       ;
; stock_S3_reg[15]                                                                                                                                    ; 2       ;
; stock_S3_reg[14]                                                                                                                                    ; 2       ;
; stock_S3_reg[13]                                                                                                                                    ; 2       ;
; stock_S3_reg[12]                                                                                                                                    ; 2       ;
; stock_S3_reg[11]                                                                                                                                    ; 2       ;
; stock_S3_reg[10]                                                                                                                                    ; 2       ;
; stock_S3_reg[9]                                                                                                                                     ; 2       ;
; stock_S3_reg[8]                                                                                                                                     ; 2       ;
; stock_S3_reg[7]                                                                                                                                     ; 2       ;
; stock_S3_reg[6]                                                                                                                                     ; 2       ;
; stock_S3_reg[5]                                                                                                                                     ; 2       ;
; stock_S3_reg[4]                                                                                                                                     ; 2       ;
; stock_S3_reg[3]                                                                                                                                     ; 2       ;
; stock_S3_reg[2]                                                                                                                                     ; 2       ;
; stock_S3_reg[1]                                                                                                                                     ; 2       ;
; stock_S4_reg[31]                                                                                                                                    ; 2       ;
; stock_S4_reg[30]                                                                                                                                    ; 2       ;
; stock_S4_reg[29]                                                                                                                                    ; 2       ;
; stock_S4_reg[28]                                                                                                                                    ; 2       ;
; stock_S4_reg[27]                                                                                                                                    ; 2       ;
; stock_S4_reg[26]                                                                                                                                    ; 2       ;
; stock_S4_reg[25]                                                                                                                                    ; 2       ;
; stock_S4_reg[24]                                                                                                                                    ; 2       ;
; stock_S4_reg[23]                                                                                                                                    ; 2       ;
; stock_S4_reg[22]                                                                                                                                    ; 2       ;
; stock_S4_reg[21]                                                                                                                                    ; 2       ;
; stock_S4_reg[20]                                                                                                                                    ; 2       ;
; stock_S4_reg[19]                                                                                                                                    ; 2       ;
; stock_S4_reg[18]                                                                                                                                    ; 2       ;
; stock_S4_reg[17]                                                                                                                                    ; 2       ;
; stock_S4_reg[16]                                                                                                                                    ; 2       ;
; stock_S4_reg[15]                                                                                                                                    ; 2       ;
; stock_S4_reg[14]                                                                                                                                    ; 2       ;
; stock_S4_reg[13]                                                                                                                                    ; 2       ;
; stock_S4_reg[12]                                                                                                                                    ; 2       ;
; stock_S4_reg[11]                                                                                                                                    ; 2       ;
; stock_S4_reg[10]                                                                                                                                    ; 2       ;
; stock_S4_reg[9]                                                                                                                                     ; 2       ;
; stock_S4_reg[8]                                                                                                                                     ; 2       ;
; stock_S4_reg[7]                                                                                                                                     ; 2       ;
; stock_S4_reg[6]                                                                                                                                     ; 2       ;
; stock_S4_reg[5]                                                                                                                                     ; 2       ;
; stock_S4_reg[4]                                                                                                                                     ; 2       ;
; stock_S4_reg[3]                                                                                                                                     ; 2       ;
; stock_S4_reg[2]                                                                                                                                     ; 2       ;
; stock_S4_reg[1]                                                                                                                                     ; 2       ;
; hex_controller:display|HEX3[5]~feeder                                                                                                               ; 1       ;
; hex_controller:display|HEX3[4]~feeder                                                                                                               ; 1       ;
; hex_controller:display|HEX3[3]~feeder                                                                                                               ; 1       ;
; hex_controller:display|HEX3[2]~feeder                                                                                                               ; 1       ;
; hex_controller:display|HEX3[1]~feeder                                                                                                               ; 1       ;
; hex_controller:display|HEX3[0]~feeder                                                                                                               ; 1       ;
; coin_confirm_signal                                                                                                                                 ; 1       ;
; Selector1~18                                                                                                                                        ; 1       ;
; hex_controller:display|Mux2~10                                                                                                                      ; 1       ;
; hex_controller:display|Mux4~10                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~91             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~90             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[62]~85              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[48]~81              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[98]~65              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[99]~64              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[100]~63             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[101]~62             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[102]~61             ; 1       ;
; accumulator8:accumulator|temp2~11                                                                                                                   ; 1       ;
; D[0]~9                                                                                                                                              ; 1       ;
; Selector11~4                                                                                                                                        ; 1       ;
; Selector9~4                                                                                                                                         ; 1       ;
; Selector1~17                                                                                                                                        ; 1       ;
; Selector2~10                                                                                                                                        ; 1       ;
; hex_controller:display|Mux0~5                                                                                                                       ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~207            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~206            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~205            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~204            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~203            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~202            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~201            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~200            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~199            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~198            ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~89             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~88             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~87             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~86             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~85             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~84             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~83             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~82             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[63]~80              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[58]~79              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[53]~78              ; 1       ;
; mux21:mux|output[7]~4                                                                                                                               ; 1       ;
; mux21:mux|output[4]~3                                                                                                                               ; 1       ;
; mux21:mux|output[1]~2                                                                                                                               ; 1       ;
; mux21:mux|output[1]~1                                                                                                                               ; 1       ;
; CSTATE~13                                                                                                                                           ; 1       ;
; CSTATE~12                                                                                                                                           ; 1       ;
; CSTATE~11                                                                                                                                           ; 1       ;
; CSTATE~10                                                                                                                                           ; 1       ;
; accumulator8:accumulator|temp2~10                                                                                                                   ; 1       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit1|sum                                                                                           ; 1       ;
; accumulator8:accumulator|temp2~9                                                                                                                    ; 1       ;
; Mux13~0                                                                                                                                             ; 1       ;
; accumulator8:accumulator|temp2~8                                                                                                                    ; 1       ;
; next_state~2                                                                                                                                        ; 1       ;
; accumulator8:accumulator|temp2~7                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~6                                                                                                                    ; 1       ;
; next_state~1                                                                                                                                        ; 1       ;
; accumulator8:accumulator|temp2~5                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~4                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~2                                                                                                                    ; 1       ;
; CSTATE~9                                                                                                                                            ; 1       ;
; Mux24~2                                                                                                                                             ; 1       ;
; Mux24~1                                                                                                                                             ; 1       ;
; Mux24~0                                                                                                                                             ; 1       ;
; CSTATE~8                                                                                                                                            ; 1       ;
; stock_S2_reg[0]~43                                                                                                                                  ; 1       ;
; stock_S0_reg[0]~42                                                                                                                                  ; 1       ;
; stock_S1_reg[0]~42                                                                                                                                  ; 1       ;
; stock_S1_reg[31]~36                                                                                                                                 ; 1       ;
; stock_S3_reg[0]~41                                                                                                                                  ; 1       ;
; stock_S3_reg[31]~35                                                                                                                                 ; 1       ;
; stock_S4_reg[0]~43                                                                                                                                  ; 1       ;
; stock_S4_reg[31]~37                                                                                                                                 ; 1       ;
; CSTATE~7                                                                                                                                            ; 1       ;
; ESTQ[0]~2                                                                                                                                           ; 1       ;
; ESTQ[0]~1                                                                                                                                           ; 1       ;
; D[0]~8                                                                                                                                              ; 1       ;
; D[0]~6                                                                                                                                              ; 1       ;
; D[0]~3                                                                                                                                              ; 1       ;
; D[0]~2                                                                                                                                              ; 1       ;
; Selector13~1                                                                                                                                        ; 1       ;
; Selector13~0                                                                                                                                        ; 1       ;
; Selector12~2                                                                                                                                        ; 1       ;
; Selector12~0                                                                                                                                        ; 1       ;
; Selector11~3                                                                                                                                        ; 1       ;
; Selector11~2                                                                                                                                        ; 1       ;
; Selector10~2                                                                                                                                        ; 1       ;
; Selector10~1                                                                                                                                        ; 1       ;
; Selector10~0                                                                                                                                        ; 1       ;
; Selector9~3                                                                                                                                         ; 1       ;
; Selector9~2                                                                                                                                         ; 1       ;
; Selector8~2                                                                                                                                         ; 1       ;
; Selector8~1                                                                                                                                         ; 1       ;
; Selector8~0                                                                                                                                         ; 1       ;
; Selector0~2                                                                                                                                         ; 1       ;
; Selector0~1                                                                                                                                         ; 1       ;
; Selector0~0                                                                                                                                         ; 1       ;
; Selector1~14                                                                                                                                        ; 1       ;
; Selector1~13                                                                                                                                        ; 1       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit1|sum                                                                                        ; 1       ;
; Selector14~4                                                                                                                                        ; 1       ;
; Selector14~3                                                                                                                                        ; 1       ;
; Mux29~2                                                                                                                                             ; 1       ;
; Mux29~1                                                                                                                                             ; 1       ;
; Selector14~2                                                                                                                                        ; 1       ;
; Selector14~1                                                                                                                                        ; 1       ;
; Selector14~0                                                                                                                                        ; 1       ;
; Selector2~9                                                                                                                                         ; 1       ;
; Selector1~9                                                                                                                                         ; 1       ;
; Selector2~6                                                                                                                                         ; 1       ;
; Selector2~5                                                                                                                                         ; 1       ;
; Selector22~0                                                                                                                                        ; 1       ;
; Selector21~0                                                                                                                                        ; 1       ;
; Selector20~0                                                                                                                                        ; 1       ;
; Selector19~0                                                                                                                                        ; 1       ;
; Selector18~0                                                                                                                                        ; 1       ;
; Selector17~0                                                                                                                                        ; 1       ;
; Selector16~0                                                                                                                                        ; 1       ;
; Selector15~0                                                                                                                                        ; 1       ;
; Selector3~0                                                                                                                                         ; 1       ;
; hex_controller:display|Mux0~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux0~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux0~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux2~9                                                                                                                       ; 1       ;
; hex_controller:display|Mux2~8                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux4~9                                                                                                                       ; 1       ;
; hex_controller:display|Mux4~8                                                                                                                       ; 1       ;
; hex_controller:display|Mux5~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux5~1                                                                                                                       ; 1       ;
; hex_controller:display|Mux5~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux6~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux6~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux6~2                                                                                                                       ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~176            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~175            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~172            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~171            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~170            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~169            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~168            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~167            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~166            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~165            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~164            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~163            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~162            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~161            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~160            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~159            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~158            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~157            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~156            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~155            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~154            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~153            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~152            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~151            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~150            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~149            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~148            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[140]~147            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[140]~146            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[141]~145            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[141]~144            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[142]~143            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[143]~142            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[144]~141            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[145]~140            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[146]~139            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[147]~138            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[148]~137            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[149]~136            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[150]~135            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[126]~134            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[126]~133            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[127]~132            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[127]~131            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[128]~130            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[129]~129            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[130]~128            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[131]~127            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[132]~126            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[133]~125            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[134]~124            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[135]~123            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[112]~121            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[112]~120            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[113]~119            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[113]~118            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[114]~117            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[114]~116            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[115]~115            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[115]~114            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[116]~113            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[117]~112            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[118]~111            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[119]~110            ; 1       ;
; hex_controller:display|Mux7~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux8~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux9~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux10~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux11~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux12~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux13~0                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~73             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~72             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~71             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~70             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~69             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~68             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~67             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~66             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~65             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~64             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~63             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~62             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~61             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~60             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~59             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~58             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~57             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~56             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~55             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~54             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~53             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~52             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~51             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~50             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~49             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~48             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[60]~77              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[60]~76              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[61]~75              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[61]~74              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[62]~73              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[63]~72              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[55]~71              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[55]~70              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[56]~69              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[56]~68              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[57]~67              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[58]~66              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[50]~65              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[50]~64              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[51]~63              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[51]~62              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[52]~61              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[53]~60              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[45]~59              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[45]~58              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[46]~57              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[46]~56              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[47]~55              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[48]~54              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[40]~53              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[40]~52              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[41]~51              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[41]~50              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[42]~49              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[42]~48              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[43]~47              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[43]~46              ; 1       ;
; hex_controller:display|Mux14~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux15~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux16~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux17~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux18~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux19~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux20~0                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[97]~60              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[88]~59              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[88]~58              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[97]~57              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[98]~56              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[99]~55              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[100]~54             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[101]~53             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[102]~52             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[89]~51              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[89]~50              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[90]~49              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[90]~48              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[91]~47              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[91]~46              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[92]~45              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[92]~44              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[93]~43              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[93]~42              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[94]~41              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[94]~40              ; 1       ;
; Selector7~1                                                                                                                                         ; 1       ;
; Mux27~0                                                                                                                                             ; 1       ;
; NSTATE~3                                                                                                                                            ; 1       ;
; LessThan7~9                                                                                                                                         ; 1       ;
; LessThan7~8                                                                                                                                         ; 1       ;
; LessThan7~7                                                                                                                                         ; 1       ;
; LessThan7~6                                                                                                                                         ; 1       ;
; LessThan7~5                                                                                                                                         ; 1       ;
; LessThan7~4                                                                                                                                         ; 1       ;
; LessThan7~3                                                                                                                                         ; 1       ;
; LessThan7~2                                                                                                                                         ; 1       ;
; LessThan7~1                                                                                                                                         ; 1       ;
; LessThan7~0                                                                                                                                         ; 1       ;
; NSTATE~2                                                                                                                                            ; 1       ;
; LessThan5~9                                                                                                                                         ; 1       ;
; LessThan5~8                                                                                                                                         ; 1       ;
; LessThan5~7                                                                                                                                         ; 1       ;
; LessThan5~6                                                                                                                                         ; 1       ;
; LessThan5~5                                                                                                                                         ; 1       ;
; LessThan5~4                                                                                                                                         ; 1       ;
; LessThan5~3                                                                                                                                         ; 1       ;
; LessThan5~2                                                                                                                                         ; 1       ;
; LessThan5~1                                                                                                                                         ; 1       ;
; LessThan5~0                                                                                                                                         ; 1       ;
; LessThan6~8                                                                                                                                         ; 1       ;
; LessThan6~7                                                                                                                                         ; 1       ;
; LessThan6~6                                                                                                                                         ; 1       ;
; LessThan6~5                                                                                                                                         ; 1       ;
; LessThan6~3                                                                                                                                         ; 1       ;
; LessThan6~2                                                                                                                                         ; 1       ;
; LessThan6~1                                                                                                                                         ; 1       ;
; LessThan6~0                                                                                                                                         ; 1       ;
; NSTATE~1                                                                                                                                            ; 1       ;
; LessThan8~9                                                                                                                                         ; 1       ;
; LessThan8~8                                                                                                                                         ; 1       ;
; LessThan8~7                                                                                                                                         ; 1       ;
; LessThan8~6                                                                                                                                         ; 1       ;
; LessThan8~5                                                                                                                                         ; 1       ;
; LessThan8~4                                                                                                                                         ; 1       ;
; LessThan8~3                                                                                                                                         ; 1       ;
; LessThan8~2                                                                                                                                         ; 1       ;
; LessThan8~1                                                                                                                                         ; 1       ;
; LessThan8~0                                                                                                                                         ; 1       ;
; LessThan9~9                                                                                                                                         ; 1       ;
; LessThan9~8                                                                                                                                         ; 1       ;
; LessThan9~7                                                                                                                                         ; 1       ;
; LessThan9~6                                                                                                                                         ; 1       ;
; LessThan9~5                                                                                                                                         ; 1       ;
; LessThan9~4                                                                                                                                         ; 1       ;
; LessThan9~3                                                                                                                                         ; 1       ;
; LessThan9~2                                                                                                                                         ; 1       ;
; LessThan9~1                                                                                                                                         ; 1       ;
; LessThan9~0                                                                                                                                         ; 1       ;
; hex_controller:display|HEX0[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[0]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[0]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[0]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX3[0]                                                                                                                      ; 1       ;
; stock_S2_reg[31]~98                                                                                                                                 ; 1       ;
; stock_S2_reg[30]~97                                                                                                                                 ; 1       ;
; stock_S2_reg[30]~96                                                                                                                                 ; 1       ;
; stock_S2_reg[29]~95                                                                                                                                 ; 1       ;
; stock_S2_reg[29]~94                                                                                                                                 ; 1       ;
; stock_S2_reg[28]~93                                                                                                                                 ; 1       ;
; stock_S2_reg[28]~92                                                                                                                                 ; 1       ;
; stock_S2_reg[27]~91                                                                                                                                 ; 1       ;
; stock_S2_reg[27]~90                                                                                                                                 ; 1       ;
; stock_S2_reg[26]~89                                                                                                                                 ; 1       ;
; stock_S2_reg[26]~88                                                                                                                                 ; 1       ;
; stock_S2_reg[25]~87                                                                                                                                 ; 1       ;
; stock_S2_reg[25]~86                                                                                                                                 ; 1       ;
; stock_S2_reg[24]~85                                                                                                                                 ; 1       ;
; stock_S2_reg[24]~84                                                                                                                                 ; 1       ;
; stock_S2_reg[23]~83                                                                                                                                 ; 1       ;
; stock_S2_reg[23]~82                                                                                                                                 ; 1       ;
; stock_S2_reg[22]~81                                                                                                                                 ; 1       ;
; stock_S2_reg[22]~80                                                                                                                                 ; 1       ;
; stock_S2_reg[21]~79                                                                                                                                 ; 1       ;
; stock_S2_reg[21]~78                                                                                                                                 ; 1       ;
; stock_S2_reg[20]~77                                                                                                                                 ; 1       ;
; stock_S2_reg[20]~76                                                                                                                                 ; 1       ;
; stock_S2_reg[19]~75                                                                                                                                 ; 1       ;
; stock_S2_reg[19]~74                                                                                                                                 ; 1       ;
; stock_S2_reg[18]~73                                                                                                                                 ; 1       ;
; stock_S2_reg[18]~72                                                                                                                                 ; 1       ;
; stock_S2_reg[17]~71                                                                                                                                 ; 1       ;
; stock_S2_reg[17]~70                                                                                                                                 ; 1       ;
; stock_S2_reg[16]~69                                                                                                                                 ; 1       ;
; stock_S2_reg[16]~68                                                                                                                                 ; 1       ;
; stock_S2_reg[15]~67                                                                                                                                 ; 1       ;
; stock_S2_reg[15]~66                                                                                                                                 ; 1       ;
; stock_S2_reg[14]~65                                                                                                                                 ; 1       ;
; stock_S2_reg[14]~64                                                                                                                                 ; 1       ;
; stock_S2_reg[13]~63                                                                                                                                 ; 1       ;
; stock_S2_reg[13]~62                                                                                                                                 ; 1       ;
; stock_S2_reg[12]~61                                                                                                                                 ; 1       ;
; stock_S2_reg[12]~60                                                                                                                                 ; 1       ;
; stock_S2_reg[11]~59                                                                                                                                 ; 1       ;
; stock_S2_reg[11]~58                                                                                                                                 ; 1       ;
; stock_S2_reg[10]~57                                                                                                                                 ; 1       ;
; stock_S2_reg[10]~56                                                                                                                                 ; 1       ;
; stock_S2_reg[9]~55                                                                                                                                  ; 1       ;
; stock_S2_reg[9]~54                                                                                                                                  ; 1       ;
; stock_S2_reg[8]~53                                                                                                                                  ; 1       ;
; stock_S2_reg[8]~52                                                                                                                                  ; 1       ;
; stock_S2_reg[7]~51                                                                                                                                  ; 1       ;
; stock_S2_reg[7]~50                                                                                                                                  ; 1       ;
; stock_S2_reg[6]~49                                                                                                                                  ; 1       ;
; stock_S2_reg[6]~48                                                                                                                                  ; 1       ;
; stock_S2_reg[5]~47                                                                                                                                  ; 1       ;
; stock_S2_reg[5]~46                                                                                                                                  ; 1       ;
; stock_S2_reg[4]~45                                                                                                                                  ; 1       ;
; stock_S2_reg[4]~44                                                                                                                                  ; 1       ;
; stock_S2_reg[3]~42                                                                                                                                  ; 1       ;
; stock_S2_reg[3]~41                                                                                                                                  ; 1       ;
; stock_S2_reg[2]~40                                                                                                                                  ; 1       ;
; stock_S2_reg[2]~39                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~38                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~37                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~36                                                                                                                                  ; 1       ;
; stock_S0_reg[31]~97                                                                                                                                 ; 1       ;
; stock_S0_reg[30]~96                                                                                                                                 ; 1       ;
; stock_S0_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S0_reg[29]~94                                                                                                                                 ; 1       ;
; stock_S0_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S0_reg[28]~92                                                                                                                                 ; 1       ;
; stock_S0_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S0_reg[27]~90                                                                                                                                 ; 1       ;
; stock_S0_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S0_reg[26]~88                                                                                                                                 ; 1       ;
; stock_S0_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S0_reg[25]~86                                                                                                                                 ; 1       ;
; stock_S0_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S0_reg[24]~84                                                                                                                                 ; 1       ;
; stock_S0_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S0_reg[23]~82                                                                                                                                 ; 1       ;
; stock_S0_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S0_reg[22]~80                                                                                                                                 ; 1       ;
; stock_S0_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S0_reg[21]~78                                                                                                                                 ; 1       ;
; stock_S0_reg[21]~77                                                                                                                                 ; 1       ;
; stock_S0_reg[20]~76                                                                                                                                 ; 1       ;
; stock_S0_reg[20]~75                                                                                                                                 ; 1       ;
; stock_S0_reg[19]~74                                                                                                                                 ; 1       ;
; stock_S0_reg[19]~73                                                                                                                                 ; 1       ;
; stock_S0_reg[18]~72                                                                                                                                 ; 1       ;
; stock_S0_reg[18]~71                                                                                                                                 ; 1       ;
; stock_S0_reg[17]~70                                                                                                                                 ; 1       ;
; stock_S0_reg[17]~69                                                                                                                                 ; 1       ;
; stock_S0_reg[16]~68                                                                                                                                 ; 1       ;
; stock_S0_reg[16]~67                                                                                                                                 ; 1       ;
; stock_S0_reg[15]~66                                                                                                                                 ; 1       ;
; stock_S0_reg[15]~65                                                                                                                                 ; 1       ;
; stock_S0_reg[14]~64                                                                                                                                 ; 1       ;
; stock_S0_reg[14]~63                                                                                                                                 ; 1       ;
; stock_S0_reg[13]~62                                                                                                                                 ; 1       ;
; stock_S0_reg[13]~61                                                                                                                                 ; 1       ;
; stock_S0_reg[12]~60                                                                                                                                 ; 1       ;
; stock_S0_reg[12]~59                                                                                                                                 ; 1       ;
; stock_S0_reg[11]~58                                                                                                                                 ; 1       ;
; stock_S0_reg[11]~57                                                                                                                                 ; 1       ;
; stock_S0_reg[10]~56                                                                                                                                 ; 1       ;
; stock_S0_reg[10]~55                                                                                                                                 ; 1       ;
; stock_S0_reg[9]~54                                                                                                                                  ; 1       ;
; stock_S0_reg[9]~53                                                                                                                                  ; 1       ;
; stock_S0_reg[8]~52                                                                                                                                  ; 1       ;
; stock_S0_reg[8]~51                                                                                                                                  ; 1       ;
; stock_S0_reg[7]~50                                                                                                                                  ; 1       ;
; stock_S0_reg[7]~49                                                                                                                                  ; 1       ;
; stock_S0_reg[6]~48                                                                                                                                  ; 1       ;
; stock_S0_reg[6]~47                                                                                                                                  ; 1       ;
; stock_S0_reg[5]~46                                                                                                                                  ; 1       ;
; stock_S0_reg[5]~45                                                                                                                                  ; 1       ;
; stock_S0_reg[4]~44                                                                                                                                  ; 1       ;
; stock_S0_reg[4]~43                                                                                                                                  ; 1       ;
; stock_S0_reg[3]~41                                                                                                                                  ; 1       ;
; stock_S0_reg[3]~40                                                                                                                                  ; 1       ;
; stock_S0_reg[2]~39                                                                                                                                  ; 1       ;
; stock_S0_reg[2]~38                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~37                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~36                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~35                                                                                                                                  ; 1       ;
; stock_S1_reg[31]~97                                                                                                                                 ; 1       ;
; stock_S1_reg[30]~96                                                                                                                                 ; 1       ;
; stock_S1_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S1_reg[29]~94                                                                                                                                 ; 1       ;
; stock_S1_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S1_reg[28]~92                                                                                                                                 ; 1       ;
; stock_S1_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S1_reg[27]~90                                                                                                                                 ; 1       ;
; stock_S1_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S1_reg[26]~88                                                                                                                                 ; 1       ;
; stock_S1_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S1_reg[25]~86                                                                                                                                 ; 1       ;
; stock_S1_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S1_reg[24]~84                                                                                                                                 ; 1       ;
; stock_S1_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S1_reg[23]~82                                                                                                                                 ; 1       ;
; stock_S1_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S1_reg[22]~80                                                                                                                                 ; 1       ;
; stock_S1_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S1_reg[21]~78                                                                                                                                 ; 1       ;
; stock_S1_reg[21]~77                                                                                                                                 ; 1       ;
; stock_S1_reg[20]~76                                                                                                                                 ; 1       ;
; stock_S1_reg[20]~75                                                                                                                                 ; 1       ;
; stock_S1_reg[19]~74                                                                                                                                 ; 1       ;
; stock_S1_reg[19]~73                                                                                                                                 ; 1       ;
; stock_S1_reg[18]~72                                                                                                                                 ; 1       ;
; stock_S1_reg[18]~71                                                                                                                                 ; 1       ;
; stock_S1_reg[17]~70                                                                                                                                 ; 1       ;
; stock_S1_reg[17]~69                                                                                                                                 ; 1       ;
; stock_S1_reg[16]~68                                                                                                                                 ; 1       ;
; stock_S1_reg[16]~67                                                                                                                                 ; 1       ;
; stock_S1_reg[15]~66                                                                                                                                 ; 1       ;
; stock_S1_reg[15]~65                                                                                                                                 ; 1       ;
; stock_S1_reg[14]~64                                                                                                                                 ; 1       ;
; stock_S1_reg[14]~63                                                                                                                                 ; 1       ;
; stock_S1_reg[13]~62                                                                                                                                 ; 1       ;
; stock_S1_reg[13]~61                                                                                                                                 ; 1       ;
; stock_S1_reg[12]~60                                                                                                                                 ; 1       ;
; stock_S1_reg[12]~59                                                                                                                                 ; 1       ;
; stock_S1_reg[11]~58                                                                                                                                 ; 1       ;
; stock_S1_reg[11]~57                                                                                                                                 ; 1       ;
; stock_S1_reg[10]~56                                                                                                                                 ; 1       ;
; stock_S1_reg[10]~55                                                                                                                                 ; 1       ;
; stock_S1_reg[9]~54                                                                                                                                  ; 1       ;
; stock_S1_reg[9]~53                                                                                                                                  ; 1       ;
; stock_S1_reg[8]~52                                                                                                                                  ; 1       ;
; stock_S1_reg[8]~51                                                                                                                                  ; 1       ;
; stock_S1_reg[7]~50                                                                                                                                  ; 1       ;
; stock_S1_reg[7]~49                                                                                                                                  ; 1       ;
; stock_S1_reg[6]~48                                                                                                                                  ; 1       ;
; stock_S1_reg[6]~47                                                                                                                                  ; 1       ;
; stock_S1_reg[5]~46                                                                                                                                  ; 1       ;
; stock_S1_reg[5]~45                                                                                                                                  ; 1       ;
; stock_S1_reg[4]~44                                                                                                                                  ; 1       ;
; stock_S1_reg[4]~43                                                                                                                                  ; 1       ;
; stock_S1_reg[3]~41                                                                                                                                  ; 1       ;
; stock_S1_reg[3]~40                                                                                                                                  ; 1       ;
; stock_S1_reg[2]~39                                                                                                                                  ; 1       ;
; stock_S1_reg[2]~38                                                                                                                                  ; 1       ;
; stock_S1_reg[1]~35                                                                                                                                  ; 1       ;
; stock_S1_reg[1]~34                                                                                                                                  ; 1       ;
; stock_S1_reg[1]~33                                                                                                                                  ; 1       ;
; stock_S3_reg[31]~96                                                                                                                                 ; 1       ;
; stock_S3_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S3_reg[30]~94                                                                                                                                 ; 1       ;
; stock_S3_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S3_reg[29]~92                                                                                                                                 ; 1       ;
; stock_S3_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S3_reg[28]~90                                                                                                                                 ; 1       ;
; stock_S3_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S3_reg[27]~88                                                                                                                                 ; 1       ;
; stock_S3_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S3_reg[26]~86                                                                                                                                 ; 1       ;
; stock_S3_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S3_reg[25]~84                                                                                                                                 ; 1       ;
; stock_S3_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S3_reg[24]~82                                                                                                                                 ; 1       ;
; stock_S3_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S3_reg[23]~80                                                                                                                                 ; 1       ;
; stock_S3_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S3_reg[22]~78                                                                                                                                 ; 1       ;
; stock_S3_reg[21]~77                                                                                                                                 ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,055 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 12 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 511 / 36,000 ( 1 % )   ;
; Direct links                ; 303 / 54,004 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 391 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 49 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 592 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.36) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 5                            ;
; 5                                           ; 0                            ;
; 6                                           ; 4                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.73) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 25                           ;
; 1 Clock enable                     ; 16                           ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.92) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 4                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 6                            ;
; 16                                           ; 12                           ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 0                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 3                            ;
; 5                                               ; 4                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 6                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 9                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.91) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 12                           ;
; 4                                            ; 0                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk,I/O         ; cancel_purchase      ; 20.8              ;
; clk,I/O         ; clk                  ; 17.0              ;
; I/O             ; cancel_purchase      ; 10.2              ;
; I/O             ; clk                  ; 9.8               ;
; I/O             ; choice[0]            ; 4.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                       ;
+-----------------------------+-----------------------------------+-------------------+
; Source Register             ; Destination Register              ; Delay Added in ns ;
+-----------------------------+-----------------------------------+-------------------+
; cancel_purchase             ; E[8]$latch                        ; 2.243             ;
; choice[0]                   ; choice_reg[0]                     ; 1.766             ;
; CSTATE.INIT_STATE           ; E[5]$latch                        ; 1.479             ;
; CSTATE.salgado_dispensation ; E[5]$latch                        ; 1.318             ;
; CSTATE.Coin_Reception       ; E[5]$latch                        ; 1.318             ;
; dispense_signal             ; E[5]$latch                        ; 1.318             ;
; stock_S2_reg[30]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[29]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[28]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[27]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[26]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[25]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[24]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[23]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[22]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[21]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[20]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[19]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[18]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[17]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[16]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[15]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[14]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[13]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[12]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[11]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[10]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[9]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[8]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[7]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[6]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[5]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[4]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[3]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[2]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[1]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S2_reg[0]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; C                           ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[30]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[29]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[28]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[27]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[26]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[25]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[24]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[23]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[22]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[21]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[20]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[19]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[18]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[17]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[16]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[15]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[14]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[13]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[12]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[11]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[10]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[9]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[8]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[7]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[6]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[5]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[4]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[3]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[2]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[1]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S0_reg[0]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[30]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[29]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[28]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[27]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[26]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[25]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[24]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[23]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[22]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[21]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[20]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[19]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[18]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[17]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[16]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[15]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[14]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[13]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[12]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[11]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[10]            ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[9]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[8]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[7]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[6]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[5]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[4]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[3]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[2]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[1]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
; stock_S4_reg[0]             ; accumulator8:accumulator|temp2[4] ; 1.126             ;
+-----------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "vending_machine"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 28 pins of 70 total pins
    Info (169086): Pin P[0] not assigned to an exact location on the device
    Info (169086): Pin P[1] not assigned to an exact location on the device
    Info (169086): Pin P[2] not assigned to an exact location on the device
    Info (169086): Pin P[3] not assigned to an exact location on the device
    Info (169086): Pin P[4] not assigned to an exact location on the device
    Info (169086): Pin P[5] not assigned to an exact location on the device
    Info (169086): Pin P[6] not assigned to an exact location on the device
    Info (169086): Pin P[7] not assigned to an exact location on the device
    Info (169086): Pin P[8] not assigned to an exact location on the device
    Info (169086): Pin E[0] not assigned to an exact location on the device
    Info (169086): Pin E[1] not assigned to an exact location on the device
    Info (169086): Pin E[2] not assigned to an exact location on the device
    Info (169086): Pin E[3] not assigned to an exact location on the device
    Info (169086): Pin E[4] not assigned to an exact location on the device
    Info (169086): Pin E[5] not assigned to an exact location on the device
    Info (169086): Pin E[6] not assigned to an exact location on the device
    Info (169086): Pin E[7] not assigned to an exact location on the device
    Info (169086): Pin E[8] not assigned to an exact location on the device
    Info (169086): Pin D[1] not assigned to an exact location on the device
    Info (169086): Pin D[2] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[1] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[2] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[3] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[4] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[5] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[6] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[7] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[8] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 26 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vending_machine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: P[8]~0  from: dataa  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node stock_S0_reg[1]
        Info (176357): Destination node stock_S0_reg[2]
        Info (176357): Destination node stock_S0_reg[3]
        Info (176357): Destination node stock_S0_reg[4]
        Info (176357): Destination node stock_S0_reg[5]
        Info (176357): Destination node stock_S0_reg[6]
        Info (176357): Destination node stock_S0_reg[7]
        Info (176357): Destination node stock_S0_reg[8]
        Info (176357): Destination node stock_S0_reg[9]
        Info (176357): Destination node stock_S0_reg[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node P[8]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Selector14~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux21:mux|output[8]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 28 (unused VREF, 3.3V VCCIO, 0 input, 28 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 58 output pins without output pin load capacitance assignment
    Info (306007): Pin "display1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "E[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ESTQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/south/Documents/GitHub/VendingMachine---Circuitos-Digitais/vending_machine/output_files/vending_machine.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Fri Dec 15 11:17:59 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/south/Documents/GitHub/VendingMachine---Circuitos-Digitais/vending_machine/output_files/vending_machine.fit.smsg.


