set rtl_verilog_files {
    base.sv
    fifomem.sv
    syncfifo.sv
    pe_1x1.sv
    psum_add.v
    rf_ifm.sv
    rf_psum.sv
    rf_wgt.sv
    pea_1x1.sv
    pea_ctrl.sv
    conv2d_1x1.sv
}

set rtl_vhdl_files {
}

set tb_verilog_files {
    tb_conv2d_1x1.sv
}

set tb_vhdl_files {
}
