
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/pinmux/rtl/pinmux.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Pinmux toplevel.</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: </pre>
<pre style="margin:0; padding:0 ">   8: module pinmux (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input                                         clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input                                         rst_ni,</pre>
<pre style="margin:0; padding:0 ">  11:   // Bus Interface (device)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t                     tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t                     tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // Peripheral side</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   input        [pinmux_reg_pkg::NPeriphOut-1:0] periph_to_mio_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input        [pinmux_reg_pkg::NPeriphOut-1:0] periph_to_mio_oe_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output logic [pinmux_reg_pkg::NPeriphIn-1:0]  mio_to_periph_o,</pre>
<pre style="margin:0; padding:0 ">  18:   // Pad side</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   output logic [pinmux_reg_pkg::NMioPads-1:0]   mio_out_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   output logic [pinmux_reg_pkg::NMioPads-1:0]   mio_oe_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input        [pinmux_reg_pkg::NMioPads-1:0]   mio_in_i</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   //////////////////////////////////</pre>
<pre style="margin:0; padding:0 ">  25:   // Regfile Breakout and Mapping //</pre>
<pre style="margin:0; padding:0 ">  26:   //////////////////////////////////</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   pinmux_reg_pkg::pinmux_reg2hw_t reg2hw;</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   pinmux_reg_top i_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:     .clk_i  ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:     .rst_ni ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:     .tl_i   ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:     .tl_o   ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:     .reg2hw ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:     .devmode_i(1'b1)</pre>
<pre style="margin:0; padding:0 ">  37:   );</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="margin:0; padding:0 ">  39:   ///////////////</pre>
<pre style="margin:0; padding:0 ">  40:   // Input Mux //</pre>
<pre style="margin:0; padding:0 ">  41:   ///////////////</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   for (genvar k = 0; k < pinmux_reg_pkg::NPeriphIn; k++) begin : gen_periph_in</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:     logic [pinmux_reg_pkg::NMioPads+2-1:0] data_mux;</pre>
<pre style="margin:0; padding:0 ">  45:     // stack input and default signals for convenient indexing below</pre>
<pre style="margin:0; padding:0 ">  46:     // possible defaults: constant 0 or 1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:     assign data_mux = $bits(data_mux)'({mio_in_i, 1'b1, 1'b0});</pre>
<pre style="margin:0; padding:0 ">  48:     // index using configured insel</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     assign mio_to_periph_o[k] = data_mux[reg2hw.periph_insel[k].q];</pre>
<pre style="margin:0; padding:0 ">  50:     // disallow undefined entries</pre>
<pre style="margin:0; padding:0 ">  51:     `ASSUME(InSelRange_A, reg2hw.periph_insel[k].q < pinmux_reg_pkg::NMioPads + 2, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  52:   end</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="margin:0; padding:0 ">  54:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  55:   // Output Mux //</pre>
<pre style="margin:0; padding:0 ">  56:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  57: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   for (genvar k = 0; k < pinmux_reg_pkg::NMioPads; k++) begin : gen_mio_out</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     logic [pinmux_reg_pkg::NPeriphOut+3-1:0] data_mux, oe_mux;</pre>
<pre style="margin:0; padding:0 ">  60:     // stack output data/enable and default signals for convenient indexing below</pre>
<pre style="margin:0; padding:0 ">  61:     // possible defaults: 0, 1 or 2 (high-Z)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     assign data_mux = $bits(data_mux)'({periph_to_mio_i, 1'b0, 1'b1, 1'b0});</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     assign oe_mux   = $bits(oe_mux)'({periph_to_mio_oe_i,  1'b0, 1'b1, 1'b1});</pre>
<pre style="margin:0; padding:0 ">  64:     // index using configured outsel</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     assign mio_out_o[k] = data_mux[reg2hw.mio_outsel[k].q];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:     assign mio_oe_o[k]  = oe_mux[reg2hw.mio_outsel[k].q];</pre>
<pre style="margin:0; padding:0 ">  67:     // disallow undefined entries</pre>
<pre style="margin:0; padding:0 ">  68:     `ASSUME(OutSelRange_A, reg2hw.mio_outsel[k].q < pinmux_reg_pkg::NPeriphOut + 3, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  69:   end</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  72:   // Assertions //</pre>
<pre style="margin:0; padding:0 ">  73:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  74: </pre>
<pre style="margin:0; padding:0 ">  75:   `ASSERT_KNOWN(TlDValidKnownO_A, tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  76:   `ASSERT_KNOWN(TlAReadyKnownO_A, tl_o.a_ready, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  77:   `ASSERT_KNOWN(MioToPeriphKnownO_A, mio_to_periph_o, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  78:   `ASSERT_KNOWN(MioOutKnownO_A, mio_out_o, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  79:   `ASSERT_KNOWN(MioOeKnownO_A, mio_oe_o, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">  80: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81: endmodule : pinmux</pre>
<pre style="margin:0; padding:0 ">  82: </pre>
</body>
</html>
