Fitter report for MSXUSB
Sat Apr 04 14:49:26 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Non-Global High Fan-Out Signals
 15. Other Routing Usage Summary
 16. LAB Macrocells
 17. Parallel Expander
 18. Shareable Expander
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Sat Apr 04 14:49:26 2020           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; MSXUSB                                          ;
; Top-level Entity Name     ; msxusb                                          ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7064SLC44-10                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 46 / 64 ( 72 % )                                ;
; Total pins                ; 33 / 36 ( 92 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7064SLC44-10 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Y:/Development/msx/USB/hardware/quartus/output_files/MSXUSB.pin.


+-------------------------------------------------+
; Fitter Resource Usage Summary                   ;
+------------------------------+------------------+
; Resource                     ; Usage            ;
+------------------------------+------------------+
; Logic cells                  ; 46 / 64 ( 72 % ) ;
; Registers                    ; 0 / 64 ( 0 % )   ;
; Number of pterms used        ; 178              ;
; I/O pins                     ; 33 / 36 ( 92 % ) ;
;     -- Clock pins            ; 0 / 2 ( 0 % )    ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )  ;
;                              ;                  ;
; Global signals               ; 0                ;
; Shareable expanders          ; 10 / 64 ( 16 % ) ;
; Parallel expanders           ; 8 / 60 ( 13 % )  ;
; Cells using turbo bit        ; 46 / 64 ( 72 % ) ;
; Maximum fan-out              ; 46               ;
; Highest non-global fan-out   ; 46               ;
; Total fan-out                ; 345              ;
; Average fan-out              ; 3.88             ;
+------------------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                          ;
+---------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name          ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+---------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; data[0]       ; 16    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; data[1]       ; 14    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; data[2]       ; 12    ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; data[3]       ; 11    ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; data[4]       ; 9     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; data[5]       ; 8     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a15_a13[0] ; 29    ; --       ; 3   ; 46                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a15_a13[1] ; 28    ; --       ; 3   ; 46                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[0]   ; 27    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[1]   ; 26    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[2]   ; 25    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[3]   ; 24    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[4]   ; 21    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[5]   ; 20    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[6]   ; 19    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; in_a7_a0[7]   ; 18    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; iorq_n        ; 4     ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; rd_n          ; 1     ; --       ; --  ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; reset_n       ; 44    ; --       ; --  ; 28                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; sltsl_n       ; 41    ; --       ; 4   ; 44                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; wr_n          ; 40    ; --       ; 4   ; 44                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+---------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                        ;
+----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; busdir         ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; cs_ch376s_n    ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[0] ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[1] ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[2] ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[3] ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[4] ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; out_a13_a18[5] ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; rd_n           ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCC            ; power  ;              ;         ;                 ;
; 4        ; 3          ; --       ; iorq_n         ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; cs_ch376s_n    ; output ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; busdir         ; output ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 8        ; 7          ; --       ; data[5]        ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; data[4]        ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; data[3]        ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; data[2]        ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 14       ; 13         ; --       ; data[1]        ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 16       ; 15         ; --       ; data[0]        ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; in_a7_a0[7]    ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; in_a7_a0[6]    ; input  ; TTL          ;         ; Y               ;
; 20       ; 19         ; --       ; in_a7_a0[5]    ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; in_a7_a0[4]    ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 24       ; 23         ; --       ; in_a7_a0[3]    ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; in_a7_a0[2]    ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; in_a7_a0[1]    ; input  ; TTL          ;         ; Y               ;
; 27       ; 26         ; --       ; in_a7_a0[0]    ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; in_a15_a13[1]  ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; in_a15_a13[0]  ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; out_a13_a18[5] ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 33       ; 32         ; --       ; out_a13_a18[4] ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; out_a13_a18[3] ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 36       ; 35         ; --       ; out_a13_a18[2] ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; out_a13_a18[1] ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 39       ; 38         ; --       ; out_a13_a18[0] ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; wr_n           ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; sltsl_n        ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; GND+           ;        ;              ;         ;                 ;
; 44       ; 43         ; --       ; reset_n        ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                  ;
+---------+-------+-------+-------+--------------+------------+---------+
; Name    ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+---------+-------+-------+-------+--------------+------------+---------+
; rd_n    ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; reset_n ; 44    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+---------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                 ;
+--------------------------------+------------+------+-----------------------------------+--------------+
; Compilation Hierarchy Node     ; Macrocells ; Pins ; Full Hierarchy Name               ; Library Name ;
+--------------------------------+------------+------+-----------------------------------+--------------+
; |msxusb                        ; 46         ; 33   ; |msxusb                           ; work         ;
;    |ch376:CH376|               ; 2          ; 0    ; |msxusb|ch376:CH376               ; work         ;
;    |scc_rom_mapper:ROM_MAPPER| ; 44         ; 0    ; |msxusb|scc_rom_mapper:ROM_MAPPER ; work         ;
+--------------------------------+------------+------+-----------------------------------+--------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; in_a15_a13[1]                                         ; 46      ;
; in_a15_a13[0]                                         ; 46      ;
; sltsl_n                                               ; 44      ;
; wr_n                                                  ; 44      ;
; reset_n                                               ; 28      ;
; scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0 ; 5       ;
; data[5]                                               ; 4       ;
; data[4]                                               ; 4       ;
; data[3]                                               ; 4       ;
; data[2]                                               ; 4       ;
; data[1]                                               ; 4       ;
; data[0]                                               ; 4       ;
; scc_rom_mapper:ROM_MAPPER|mem3[1]~60                  ; 3       ;
; scc_rom_mapper:ROM_MAPPER|mem2[1]~60                  ; 3       ;
; scc_rom_mapper:ROM_MAPPER|mem1[0]~57                  ; 3       ;
; scc_rom_mapper:ROM_MAPPER|mem3[0]~56                  ; 3       ;
; iorq_n                                                ; 2       ;
; in_a7_a0[7]                                           ; 2       ;
; in_a7_a0[6]                                           ; 2       ;
; in_a7_a0[5]                                           ; 2       ;
; in_a7_a0[4]                                           ; 2       ;
; in_a7_a0[3]                                           ; 2       ;
; in_a7_a0[2]                                           ; 2       ;
; in_a7_a0[1]                                           ; 2       ;
; in_a7_a0[0]                                           ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[5]~140        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[4]~136        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[3]~132        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[2]~128        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[1]~124        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[0]~120        ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem1[5]~77                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem3[5]~76                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem2[5]~76                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[5]~78                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem1[4]~73                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem3[4]~72                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem2[4]~72                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[4]~74                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem1[3]~69                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem3[3]~68                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem2[3]~68                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[3]~70                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem1[2]~65                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem3[2]~64                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem2[2]~64                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[2]~66                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem1[1]~61                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[1]~62                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem2[0]~56                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|mem0[0]~58                  ; 2       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[5]~142        ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem1[0]~109                 ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[0]~122                 ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem2[0]~108                 ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem0[0]~96                  ; 1       ;
; rd_n                                                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[1]~112                 ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[1]~99                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem2[1]~98                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem2[1]~85                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem1[0]~95                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem1[0]~82                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[0]~94                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[0]~81                  ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem1[0]~16sexpand0          ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem3[0]~15sexpand0          ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem2[0]~15sexpand0          ; 1       ;
; scc_rom_mapper:ROM_MAPPER|mem0[0]~17sexpand0          ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[5]~72         ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[4]~70         ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[3]~68         ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[2]~66         ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[1]~64         ; 1       ;
; scc_rom_mapper:ROM_MAPPER|address_upper[0]~61         ; 1       ;
; ch376:CH376|busdir~0                                  ; 1       ;
; ch376:CH376|cs_ch376s_n~3                             ; 1       ;
+-------------------------------------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 71 / 144 ( 49 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------+
; LAB Macrocells                                                        ;
+-----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 11.50) ; Number of LABs  (Total = 4) ;
+-----------------------------------------+-----------------------------+
; 0                                       ; 0                           ;
; 1                                       ; 0                           ;
; 2                                       ; 0                           ;
; 3                                       ; 0                           ;
; 4                                       ; 0                           ;
; 5                                       ; 1                           ;
; 6                                       ; 0                           ;
; 7                                       ; 0                           ;
; 8                                       ; 0                           ;
; 9                                       ; 0                           ;
; 10                                      ; 1                           ;
; 11                                      ; 0                           ;
; 12                                      ; 0                           ;
; 13                                      ; 0                           ;
; 14                                      ; 0                           ;
; 15                                      ; 1                           ;
; 16                                      ; 1                           ;
+-----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 0                            ;
; 2                        ; 4                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 2.50) ; Number of LABs  (Total = 4) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 2                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 2                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                          ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                ; Output                                                                                                                    ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC14       ; in_a7_a0[0], in_a7_a0[1], in_a7_a0[2], in_a7_a0[3], in_a7_a0[4], in_a7_a0[5], in_a7_a0[6], in_a7_a0[7], iorq_n                                                                       ; cs_ch376s_n                                                                                                               ;
;  A  ; LC11       ; rd_n, in_a7_a0[0], in_a7_a0[1], in_a7_a0[2], in_a7_a0[3], in_a7_a0[4], in_a7_a0[5], in_a7_a0[6], in_a7_a0[7], iorq_n                                                                 ; busdir                                                                                                                    ;
;  A  ; LC1        ; scc_rom_mapper:ROM_MAPPER|mem3[5]~76, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem3[0]~122, data[5]                                           ; scc_rom_mapper:ROM_MAPPER|mem3[5]~76, scc_rom_mapper:ROM_MAPPER|address_upper[5]~72                                       ;
;  A  ; LC10       ; scc_rom_mapper:ROM_MAPPER|mem0[5]~78, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem0[0]~96, data[5]                                            ; scc_rom_mapper:ROM_MAPPER|mem0[5]~78, scc_rom_mapper:ROM_MAPPER|address_upper[5]~72                                       ;
;  A  ; LC4        ; scc_rom_mapper:ROM_MAPPER|mem3[0]~81, scc_rom_mapper:ROM_MAPPER|mem3[0]~56, data[0], reset_n, wr_n, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                            ; scc_rom_mapper:ROM_MAPPER|mem3[0]~56, scc_rom_mapper:ROM_MAPPER|address_upper[0]~61, scc_rom_mapper:ROM_MAPPER|mem3[0]~81 ;
;  A  ; LC5        ; scc_rom_mapper:ROM_MAPPER|mem2[5]~76, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem2[0]~108, data[5]                                           ; scc_rom_mapper:ROM_MAPPER|mem2[5]~76, scc_rom_mapper:ROM_MAPPER|address_upper[5]~72                                       ;
;  A  ; LC2        ; in_a15_a13[1], reset_n, in_a15_a13[0]                                                                                                                                                ; scc_rom_mapper:ROM_MAPPER|mem3[0]~81                                                                                      ;
;  A  ; LC3        ; scc_rom_mapper:ROM_MAPPER|mem3[0]~94, wr_n, scc_rom_mapper:ROM_MAPPER|mem3[0]~56, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                                              ; scc_rom_mapper:ROM_MAPPER|mem3[0]~56                                                                                      ;
;  A  ; LC8        ; scc_rom_mapper:ROM_MAPPER|mem0[5]~78, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[5]~76, scc_rom_mapper:ROM_MAPPER|mem3[5]~76, scc_rom_mapper:ROM_MAPPER|mem1[5]~77 ; scc_rom_mapper:ROM_MAPPER|address_upper[5]~140                                                                            ;
;  A  ; LC6        ; scc_rom_mapper:ROM_MAPPER|mem1[5]~77, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem1[0]~109, data[5]                                           ; scc_rom_mapper:ROM_MAPPER|mem1[5]~77, scc_rom_mapper:ROM_MAPPER|address_upper[5]~72                                       ;
;  B  ; LC29       ; scc_rom_mapper:ROM_MAPPER|mem0[3]~70, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[3]~68, scc_rom_mapper:ROM_MAPPER|mem3[3]~68, scc_rom_mapper:ROM_MAPPER|mem1[3]~69 ; scc_rom_mapper:ROM_MAPPER|address_upper[3]~132                                                                            ;
;  B  ; LC25       ; scc_rom_mapper:ROM_MAPPER|mem0[4]~74, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[4]~72, scc_rom_mapper:ROM_MAPPER|mem3[4]~72, scc_rom_mapper:ROM_MAPPER|mem1[4]~73 ; scc_rom_mapper:ROM_MAPPER|address_upper[4]~136                                                                            ;
;  B  ; LC24       ; scc_rom_mapper:ROM_MAPPER|mem0[2]~66, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[2]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem0[2]~66, scc_rom_mapper:ROM_MAPPER|address_upper[2]~66                                       ;
;  B  ; LC22       ; scc_rom_mapper:ROM_MAPPER|mem2[2]~64, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[2]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem2[2]~64, scc_rom_mapper:ROM_MAPPER|address_upper[2]~66                                       ;
;  B  ; LC19       ; scc_rom_mapper:ROM_MAPPER|mem3[2]~64, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[2]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem3[2]~64, scc_rom_mapper:ROM_MAPPER|address_upper[2]~66                                       ;
;  B  ; LC30       ; scc_rom_mapper:ROM_MAPPER|mem1[2]~65, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[2]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem1[2]~65, scc_rom_mapper:ROM_MAPPER|address_upper[2]~66                                       ;
;  B  ; LC17       ; scc_rom_mapper:ROM_MAPPER|mem0[3]~70, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[3]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem0[3]~70, scc_rom_mapper:ROM_MAPPER|address_upper[3]~68                                       ;
;  B  ; LC18       ; scc_rom_mapper:ROM_MAPPER|mem2[3]~68, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[3]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem2[3]~68, scc_rom_mapper:ROM_MAPPER|address_upper[3]~68                                       ;
;  B  ; LC20       ; scc_rom_mapper:ROM_MAPPER|mem3[3]~68, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[3]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem3[3]~68, scc_rom_mapper:ROM_MAPPER|address_upper[3]~68                                       ;
;  B  ; LC21       ; scc_rom_mapper:ROM_MAPPER|mem1[3]~69, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[3]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem1[3]~69, scc_rom_mapper:ROM_MAPPER|address_upper[3]~68                                       ;
;  B  ; LC26       ; scc_rom_mapper:ROM_MAPPER|mem2[4]~72, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem2[0]~15sexpand0, data[4]                                    ; scc_rom_mapper:ROM_MAPPER|mem2[4]~72, scc_rom_mapper:ROM_MAPPER|address_upper[4]~70                                       ;
;  B  ; LC27       ; scc_rom_mapper:ROM_MAPPER|mem3[4]~72, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem3[0]~15sexpand0, data[4]                                    ; scc_rom_mapper:ROM_MAPPER|mem3[4]~72, scc_rom_mapper:ROM_MAPPER|address_upper[4]~70                                       ;
;  B  ; LC28       ; scc_rom_mapper:ROM_MAPPER|mem1[4]~73, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem1[0]~16sexpand0, data[4]                                    ; scc_rom_mapper:ROM_MAPPER|mem1[4]~73, scc_rom_mapper:ROM_MAPPER|address_upper[4]~70                                       ;
;  B  ; LC23       ; scc_rom_mapper:ROM_MAPPER|mem0[4]~74, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, scc_rom_mapper:ROM_MAPPER|mem0[0]~17sexpand0, data[4]                                    ; scc_rom_mapper:ROM_MAPPER|mem0[4]~74, scc_rom_mapper:ROM_MAPPER|address_upper[4]~70                                       ;
;  B  ; LC32       ; scc_rom_mapper:ROM_MAPPER|mem0[2]~66, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[2]~64, scc_rom_mapper:ROM_MAPPER|mem3[2]~64, scc_rom_mapper:ROM_MAPPER|mem1[2]~65 ; scc_rom_mapper:ROM_MAPPER|address_upper[2]~128                                                                            ;
;  C  ; LC47       ; scc_rom_mapper:ROM_MAPPER|mem0[0]~58, sltsl_n, in_a15_a13[1], data[0], wr_n, in_a15_a13[0], reset_n                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem0[0]~58, scc_rom_mapper:ROM_MAPPER|address_upper[0]~61                                       ;
;  C  ; LC48       ; scc_rom_mapper:ROM_MAPPER|mem2[0]~56, sltsl_n, in_a15_a13[1], data[0], wr_n, in_a15_a13[0], reset_n                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem2[0]~56, scc_rom_mapper:ROM_MAPPER|address_upper[0]~61                                       ;
;  C  ; LC39       ; scc_rom_mapper:ROM_MAPPER|mem0[1]~62, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[1]~60, scc_rom_mapper:ROM_MAPPER|mem3[1]~60, scc_rom_mapper:ROM_MAPPER|mem1[1]~61 ; scc_rom_mapper:ROM_MAPPER|address_upper[1]~124                                                                            ;
;  C  ; LC42       ; scc_rom_mapper:ROM_MAPPER|mem1[0]~82, scc_rom_mapper:ROM_MAPPER|mem1[0]~57, data[0], reset_n, wr_n, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                            ; scc_rom_mapper:ROM_MAPPER|mem1[0]~57, scc_rom_mapper:ROM_MAPPER|address_upper[0]~61, scc_rom_mapper:ROM_MAPPER|mem1[0]~82 ;
;  C  ; LC45       ; scc_rom_mapper:ROM_MAPPER|mem1[1]~61, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[1]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem1[1]~61, scc_rom_mapper:ROM_MAPPER|address_upper[1]~64                                       ;
;  C  ; LC43       ; scc_rom_mapper:ROM_MAPPER|mem0[0]~58, in_a15_a13[0], in_a15_a13[1], scc_rom_mapper:ROM_MAPPER|mem2[0]~56, scc_rom_mapper:ROM_MAPPER|mem3[0]~56, scc_rom_mapper:ROM_MAPPER|mem1[0]~57 ; scc_rom_mapper:ROM_MAPPER|address_upper[0]~120                                                                            ;
;  C  ; LC35       ; scc_rom_mapper:ROM_MAPPER|mem3[1]~99, scc_rom_mapper:ROM_MAPPER|mem3[1]~60, reset_n, data[1], wr_n, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                            ; scc_rom_mapper:ROM_MAPPER|mem3[1]~60, scc_rom_mapper:ROM_MAPPER|address_upper[1]~64, scc_rom_mapper:ROM_MAPPER|mem3[1]~99 ;
;  C  ; LC41       ; scc_rom_mapper:ROM_MAPPER|mem1[0]~95, wr_n, scc_rom_mapper:ROM_MAPPER|mem1[0]~57, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                                              ; scc_rom_mapper:ROM_MAPPER|mem1[0]~57                                                                                      ;
;  C  ; LC46       ; scc_rom_mapper:ROM_MAPPER|address_upper[5]~72, scc_rom_mapper:ROM_MAPPER|address_upper[5]~140, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~142                         ; scc_rom_mapper:ROM_MAPPER|address_upper[5]~140, out_a13_a18[5]                                                            ;
;  C  ; LC38       ; scc_rom_mapper:ROM_MAPPER|mem2[1]~85, scc_rom_mapper:ROM_MAPPER|mem2[1]~60, reset_n, data[1], wr_n, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                            ; scc_rom_mapper:ROM_MAPPER|mem2[1]~60, scc_rom_mapper:ROM_MAPPER|address_upper[1]~64, scc_rom_mapper:ROM_MAPPER|mem2[1]~85 ;
;  C  ; LC44       ; scc_rom_mapper:ROM_MAPPER|mem0[1]~62, sltsl_n, in_a15_a13[1], wr_n, in_a15_a13[0], reset_n, data[1]                                                                                  ; scc_rom_mapper:ROM_MAPPER|mem0[1]~62, scc_rom_mapper:ROM_MAPPER|address_upper[1]~64                                       ;
;  C  ; LC33       ; in_a15_a13[1], reset_n, in_a15_a13[0]                                                                                                                                                ; scc_rom_mapper:ROM_MAPPER|mem3[1]~99                                                                                      ;
;  C  ; LC40       ; in_a15_a13[1], reset_n, in_a15_a13[0]                                                                                                                                                ; scc_rom_mapper:ROM_MAPPER|mem1[0]~82                                                                                      ;
;  C  ; LC37       ; scc_rom_mapper:ROM_MAPPER|mem2[1]~98, wr_n, scc_rom_mapper:ROM_MAPPER|mem2[1]~60, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                                              ; scc_rom_mapper:ROM_MAPPER|mem2[1]~60                                                                                      ;
;  C  ; LC36       ; in_a15_a13[1], reset_n, in_a15_a13[0]                                                                                                                                                ; scc_rom_mapper:ROM_MAPPER|mem2[1]~85                                                                                      ;
;  C  ; LC34       ; scc_rom_mapper:ROM_MAPPER|mem3[1]~112, wr_n, scc_rom_mapper:ROM_MAPPER|mem3[1]~60, sltsl_n, in_a15_a13[1], in_a15_a13[0]                                                             ; scc_rom_mapper:ROM_MAPPER|mem3[1]~60                                                                                      ;
;  D  ; LC57       ; scc_rom_mapper:ROM_MAPPER|address_upper[0]~61, scc_rom_mapper:ROM_MAPPER|address_upper[0]~120, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0                  ; scc_rom_mapper:ROM_MAPPER|address_upper[0]~120, out_a13_a18[0]                                                            ;
;  D  ; LC53       ; scc_rom_mapper:ROM_MAPPER|address_upper[1]~64, scc_rom_mapper:ROM_MAPPER|address_upper[1]~124, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0                  ; scc_rom_mapper:ROM_MAPPER|address_upper[1]~124, out_a13_a18[1]                                                            ;
;  D  ; LC52       ; scc_rom_mapper:ROM_MAPPER|address_upper[2]~66, scc_rom_mapper:ROM_MAPPER|address_upper[2]~128, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0                  ; scc_rom_mapper:ROM_MAPPER|address_upper[2]~128, out_a13_a18[2]                                                            ;
;  D  ; LC49       ; scc_rom_mapper:ROM_MAPPER|address_upper[4]~70, scc_rom_mapper:ROM_MAPPER|address_upper[4]~136, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0                  ; scc_rom_mapper:ROM_MAPPER|address_upper[4]~136, out_a13_a18[4]                                                            ;
;  D  ; LC51       ; scc_rom_mapper:ROM_MAPPER|address_upper[3]~68, scc_rom_mapper:ROM_MAPPER|address_upper[3]~132, sltsl_n, wr_n, scc_rom_mapper:ROM_MAPPER|address_upper[5]~62sexpand0                  ; scc_rom_mapper:ROM_MAPPER|address_upper[3]~132, out_a13_a18[3]                                                            ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7064SLC44-10 for design "MSXUSB"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Sat Apr 04 14:49:26 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


