module Fulladd(sum, c_out,a,b,c_in);
output sum, c_out;
input a,b,c_in;

wire s1, c1, c2;

xor(s1,a,b);
and(c1,an,b);
xor(sum, s1,c_in);
and(c2,s1,_c_in);
or(c_out,c2,c1);

endmodule;