# Simulador Tomasulo - ExecuÃ§Ã£o Fora de Ordem

## ğŸ“– DescriÃ§Ã£o

Simulador didÃ¡tico do **Algoritmo de Tomasulo** com interface grÃ¡fica, implementando execuÃ§Ã£o fora de ordem (out-of-order execution) com especulaÃ§Ã£o de desvios e prediÃ§Ã£o de branches. Ferramenta educacional para visualizaÃ§Ã£o e compreensÃ£o de arquiteturas de processadores superescalares.

## âœ¨ CaracterÃ­sticas Principais

### InstruÃ§Ãµes Suportadas
- **AritmÃ©ticas**: `ADD`, `SUB`, `MUL`, `DIV`
- **MemÃ³ria**: `LW` (Load Word), `SW` (Store Word)
- **Controle**: `BEQ` (Branch on Equal)

### Estruturas Implementadas
- **ROB** (Reorder Buffer): 16 entradas - garante commit em ordem
- **RS** (Reservation Stations): 8 estaÃ§Ãµes - execuÃ§Ã£o fora de ordem
- **LSB** (Load/Store Buffer): 8 entradas - operaÃ§Ãµes de memÃ³ria
- **RAT** (Register Alias Table): renomeaÃ§Ã£o de registradores
- **Checkpoints**: para especulaÃ§Ã£o de branches com preditor 1-bit

### Funcionalidades
âœ… ExecuÃ§Ã£o especulativa de branches  
âœ… PrediÃ§Ã£o de desvios (1-bit predictor)  
âœ… Flush de instruÃ§Ãµes especulativas em misprediction  
âœ… VisualizaÃ§Ã£o ciclo a ciclo do pipeline  
âœ… MÃ©tricas de desempenho em tempo real  
âœ… Interface grÃ¡fica intuitiva com Tkinter  

## ğŸ® Como Rodar

### Requisitos
- **Python 3.8+** (Tkinter incluÃ­do na instalaÃ§Ã£o padrÃ£o)
- Sistema Operacional: Windows, Linux ou macOS

### Executar o Simulador

```bash
python tomasulo_entrega.py
```

A interface grÃ¡fica serÃ¡ aberta automaticamente.

## ğŸ“š Como Usar

### 1. Carregar um Programa

Ao abrir o simulador, vocÃª verÃ¡ um programa de exemplo prÃ©-carregado:

```assembly
BEQ R1, R2, 12 
LW F6, 0(R1) 
LW F2, 4(R2) 
MUL F0, F2, F4 
SUB F8, F6, F0 
DIV F10, F8, F2 
ADD F4, F10, F6 
SW F4, 8(R3) 
ADD R1, R1, R1 
BEQ R1, R0, 0
```

**Para carregar seu prÃ³prio programa:**
1. Digite ou cole as instruÃ§Ãµes MIPS na caixa de texto Ã  esquerda
2. Clique no botÃ£o **"Carregar programa"**

### 2. Executar a SimulaÃ§Ã£o

VocÃª tem trÃªs modos de execuÃ§Ã£o:

#### **Step (1 ciclo)**
- Executa **um Ãºnico ciclo** de relÃ³gio
- Ideal para acompanhar passo a passo o que acontece em cada ciclo
- Use para entender detalhadamente o comportamento do algoritmo

#### **Run**
- Executa continuamente atÃ© o programa terminar
- Ãštil para ver o resultado final rapidamente
- Clique em **"Pause"** para interromper

#### **Reset**
- Reinicia o simulador mantendo o programa carregado
- Zera todas as estruturas e mÃ©tricas
- Use para executar o mesmo programa novamente

### 3. Entendendo a Interface

A interface estÃ¡ dividida em vÃ¡rias seÃ§Ãµes que mostram o estado completo do simulador:

#### ğŸ“Š **MÃ©tricas (Topo da tela)**
```
Ciclo: 18 | InstruÃ§Ãµes: 10 | Committed: 8 | IPC: 0.44 | Stalls (bolhas): 8 | Mispred: 1
```

- **Ciclo**: NÃºmero atual do ciclo de relÃ³gio
- **InstruÃ§Ãµes**: Total de instruÃ§Ãµes no programa
- **Committed**: InstruÃ§Ãµes jÃ¡ commitadas (finalizadas)
- **IPC** (Instructions Per Cycle): EficiÃªncia do processador
- **Stalls (bolhas)**: Ciclos onde nenhuma instruÃ§Ã£o foi emitida
- **Mispred**: NÃºmero de prediÃ§Ãµes de branch incorretas

#### ğŸ“‹ **Tabela de InstruÃ§Ãµes / Pipeline**

Mostra o estado de cada instruÃ§Ã£o no pipeline:

| Coluna | DescriÃ§Ã£o |
|--------|-----------|
| **PC** | Program Counter (i_0, i_1, ...) |
| **Idx** | Ãndice da instruÃ§Ã£o no programa |
| **InstruÃ§Ã£o** | Texto da instruÃ§Ã£o MIPS |
| **Stage** | EstÃ¡gio atual no pipeline |
| **State** | Estado da instruÃ§Ã£o |
| **ROB** | ID da entrada no ROB |

**EstÃ¡gios do Pipeline:**
- **IF** (Instruction Fetch): Buscando instruÃ§Ã£o
- **ID** (Instruction Decode): Decodificada e na Reservation Station
- **EX** (Execute): Executando operaÃ§Ã£o aritmÃ©tica
- **MEM** (Memory): Acessando memÃ³ria (LW/SW)
- **WB** (Write Back): Resultado escrito no ROB
- **COMMIT** (Committed): InstruÃ§Ã£o commitada (finalizada)
- **FLUSSHED**: InstruÃ§Ã£o descartada por misprediction

#### ğŸ”„ **ROB (Reorder Buffer)**

Garante que instruÃ§Ãµes sejam commitadas **em ordem**, mesmo executando fora de ordem:

| Coluna | DescriÃ§Ã£o |
|--------|-----------|
| **ID** | Identificador da entrada (0-15) |
| **Busy** | Se a entrada estÃ¡ ocupada |
| **Type** | REG (registrador), STORE (memÃ³ria), BRANCH (desvio) |
| **Dest** | Registrador destino |
| **Ready** | Se o resultado estÃ¡ pronto |
| **Spec** | Se Ã© especulativa (apÃ³s branch nÃ£o resolvido) |
| **InstruÃ§Ã£o** | Texto da instruÃ§Ã£o |

#### âš™ï¸ **RS (Reservation Stations)**

Armazena instruÃ§Ãµes esperando por operandos:

| Coluna | DescriÃ§Ã£o |
|--------|-----------|
| **ID** | Identificador (0-7) |
| **Busy** | Se estÃ¡ ocupada |
| **Op** | OperaÃ§Ã£o (ADD, SUB, MUL, DIV, BEQ) |
| **Vj/Vk** | Valores dos operandos (quando disponÃ­veis) |
| **Qj/Qk** | ROB ID aguardando (quando operando nÃ£o estÃ¡ pronto) |
| **ROB** | ID no ROB desta instruÃ§Ã£o |

**Exemplo:**
- `Vj=5, Vk=3` â†’ Ambos operandos prontos, pode executar
- `Vj=5, Qk=3` â†’ Aguardando ROB[3] completar para obter segundo operando

#### ğŸ’¾ **LSB (Load/Store Buffer)**

Gerencia operaÃ§Ãµes de memÃ³ria (LW/SW):

| Coluna | DescriÃ§Ã£o |
|--------|-----------|
| **ID** | Identificador (0-7) |
| **Busy** | Se estÃ¡ ocupado |
| **Op** | LW ou SW |
| **Addr** | EndereÃ§o de memÃ³ria |
| **Vt/Qt** | Valor/Tag do dado a armazenar (SW) |
| **ROB** | ID no ROB |

#### ğŸ“ **Registradores**

Mostra os 32 registradores do processador:

```
R0: -  R1: ADD_09  R2: -  R3: -  ...
```

- **Formato**: `R{nÃºmero}: {OPERAÃ‡ÃƒO}_{Ã­ndice}`
- **Exemplo**: `R1: ADD_09` â†’ R1 foi escrito pela instruÃ§Ã£o ADD #9
- **"-"**: Registrador nÃ£o foi modificado ainda

#### ğŸ“œ **Log de Eventos**

Mostra eventos importantes como:
```
[PRED] BEQ 'BEQ R1, R2, 12' @ i_0 | PrediÃ§Ã£o=NÃ£o tomado | PrÃ³ximo PC especulado=i_1
[RESOLVE] BEQ 'BEQ R1, R2, 12' @ i_0 | PrediÃ§Ã£o=NÃ£o tomado | Real=Tomado | Status=MISPRED | EspeculaÃ§Ã£o=Flush, novo PC=i_3
Committed 1 instr(s)
Issued 1 instr(s)
```

## ğŸ”§ LatÃªncias Configuradas

As latÃªncias (em ciclos) de cada operaÃ§Ã£o sÃ£o:

| OperaÃ§Ã£o | Ciclos |
|----------|--------|
| ADD | 2 |
| SUB | 2 |
| MUL | 4 |
| DIV | 6 |
| LW | 3 |
| SW | 2 |
| BEQ | 1 |

## ğŸ“ Sintaxe das InstruÃ§Ãµes

### InstruÃ§Ãµes AritmÃ©ticas
```assembly
ADD Rd, Rs, Rt    # Rd = Rs + Rt
SUB Rd, Rs, Rt    # Rd = Rs - Rt
MUL Rd, Rs, Rt    # Rd = Rs Ã— Rt
DIV Rd, Rs, Rt    # Rd = Rs Ã· Rt
```

### InstruÃ§Ãµes de MemÃ³ria
```assembly
LW Rt, offset(Rs)     # Rt = Mem[Rs + offset]
SW Rt, offset(Rs)     # Mem[Rs + offset] = Rt
```

**Exemplo:**
```assembly
LW F6, 0(R1)     # F6 = MemÃ³ria[R1 + 0]
SW F4, 8(R3)     # MemÃ³ria[R3 + 8] = F4
```

### InstruÃ§Ãµes de Desvio
```assembly
BEQ Rs, Rt, target    # Se Rs == Rt, vai para PC=target
```

**Exemplo:**
```assembly
BEQ R1, R2, 12    # Se R1 == R2, pula para PC=12 (instruÃ§Ã£o i_3)
```

## ğŸ¯ Exemplo de Uso Passo a Passo

1. **Inicie o simulador**: Execute `python tomasulo_entrega.py`

2. **Observe o programa padrÃ£o** ou edite conforme necessÃ¡rio

3. **Clique em "Carregar programa"** para inicializar

4. **Clique em "Step (1 ciclo)"** repetidamente e observe:
   - Ciclo 1: Primeira instruÃ§Ã£o (BEQ) Ã© buscada (IF)
   - Ciclo 2: BEQ vai para ID (entra na RS), prediÃ§Ã£o Ã© feita
   - InstruÃ§Ãµes especulativas sÃ£o marcadas
   - Quando BEQ resolve, pode haver MISPRED e flush
   - InstruÃ§Ãµes executam fora de ordem conforme operandos ficam prontos
   - Commits acontecem **em ordem** atravÃ©s do ROB

5. **Analise as mÃ©tricas finais** quando o programa terminar

## ğŸ§ª ValidaÃ§Ã£o do Simulador

O simulador foi validado com o programa de exemplo, apresentando os seguintes resultados:

```
âœ“ PASS - Ciclos: 18
âœ“ PASS - IPC: 0.44
âœ“ PASS - Stalls (bolhas): 8
```

## ğŸ“š Conceitos Importantes

### ExecuÃ§Ã£o Fora de Ordem
InstruÃ§Ãµes podem ser executadas antes de instruÃ§Ãµes anteriores se seus operandos estiverem disponÃ­veis, melhorando o paralelismo.

### RenomeaÃ§Ã£o de Registradores
O RAT (Register Alias Table) elimina dependÃªncias falsas (WAR e WAW) mapeando registradores lÃ³gicos para entradas do ROB.

### EspeculaÃ§Ã£o de Branches
InstruÃ§Ãµes apÃ³s um branch sÃ£o executadas especulativamente. Se a prediÃ§Ã£o estiver errada, essas instruÃ§Ãµes sÃ£o descartadas (flushed).

### Reorder Buffer (ROB)
Garante que o estado arquitetural seja atualizado na ordem correta do programa, mesmo com execuÃ§Ã£o fora de ordem.

## ğŸ‘¨â€ğŸ’» Estrutura do CÃ³digo

```
tomasulo_entrega.py
â”œâ”€â”€ Data Structures
â”‚   â”œâ”€â”€ Instruction
â”‚   â”œâ”€â”€ ROBEntry
â”‚   â”œâ”€â”€ ReservationStation
â”‚   â”œâ”€â”€ LSBEntry
â”‚   â””â”€â”€ Checkpoint
â”œâ”€â”€ TomasuloSim (Core)
â”‚   â”œâ”€â”€ commit_stage()
â”‚   â”œâ”€â”€ write_result_stage()
â”‚   â”œâ”€â”€ execute_stage()
â”‚   â”œâ”€â”€ issue_stage()
â”‚   â””â”€â”€ resolve_branches()
â””â”€â”€ TomasuloApp (GUI)
    â””â”€â”€ Interface Tkinter
```

## ğŸ“„ LicenÃ§a

Projeto educacional desenvolvido para a disciplina de Arquitetura de Computadores III - PUC.

## ğŸ¤ ContribuiÃ§Ãµes

Para reportar bugs ou sugerir melhorias, entre em contato com o desenvolvedor.

---

**Desenvolvido com ğŸ’» para fins educacionais**
