#pragma once
#include <unordered_map>
const std::unordered_map<std::string, int> reg2slot = {
	{ "al",		0 },
	{ "bl",		1 },
	{ "cl",		2 },
	{ "dl",		3 },
	{ "ah",		0 },
	{ "bh",		1 },
	{ "ch",		2 },
	{ "dh",		3 },
	{ "spl",	4 },
	{ "bpl",	5 },
	{ "sil",	6 },
	{ "dil",	7 },
	{ "r8b",	8 },
	{ "r9b",	9 },
	{ "r10b",	10 },
	{ "r11b",	11 },
	{ "r12b",	12 },
	{ "r13b",	13 },
	{ "r14b",	14 },
	{ "r15b",	15 },
	{ "ax",		0 },
	{ "bx",		1 },
	{ "cx",		2 },
	{ "dx",		3 },
	{ "sp",		4 },
	{ "bp",		5 },
	{ "si",		6 },
	{ "di",		7 },
	{ "r8w",	8 },
	{ "r9w",	9 },
	{ "r10w",	10 },
	{ "r11w",	11 },
	{ "r12w",	12 },
	{ "r13w",	13 },
	{ "r14w",	14 },
	{ "r15w",	15 },
	{ "eax",	0 },
	{ "ebx",	1 },
	{ "ecx",	2 },
	{ "edx",	3 },
	{ "esp",	4 },
	{ "ebp",	5 },
	{ "esi",	6 },
	{ "edi",	7 },
	{ "r8d",	8 },
	{ "r9d",	9 },
	{ "r10d",	10 },
	{ "r11d",	11 },
	{ "r12d",	12 },
	{ "r13d",	13 },
	{ "r14d",	14 },
	{ "r15d",	15 },
	{ "rax",	0 },
	{ "rbx",	1 },
	{ "rcx",	2 },
	{ "rdx",	3 },
	{ "rsp",	4 },
	{ "rbp",	5 },
	{ "rsi",	6 },
	{ "rdi",	7 },
	{ "r8",		8 },
	{ "r9",		9 },
	{ "r10",	10 },
	{ "r11",	11 },
	{ "r12",	12 },
	{ "r13",	13 },
	{ "r14",	14 },
	{ "r15",	15 }
};

/*const std::unordered_map<ZydisRegister, int> zydis2slot = {
	{	ZYDIS_REGISTER_AH,		0 },
	{	ZYDIS_REGISTER_BH,		1 },
	{	ZYDIS_REGISTER_CH,		2 },
	{	ZYDIS_REGISTER_DH,		3 },
	{	ZYDIS_REGISTER_AL,		0 },
	{	ZYDIS_REGISTER_BL,		1 },
	{	ZYDIS_REGISTER_CL,		2 },
	{	ZYDIS_REGISTER_DL,		3 },
	{	ZYDIS_REGISTER_SPL,		4 },
	{	ZYDIS_REGISTER_BPL,		5 },
	{	ZYDIS_REGISTER_SIL,		6 },
	{	ZYDIS_REGISTER_DIL,		7 },
	{	ZYDIS_REGISTER_R8B,		8 },
	{	ZYDIS_REGISTER_R9B,		9 },
	{	ZYDIS_REGISTER_R10B,	10 },
	{	ZYDIS_REGISTER_R11B,	11 },
	{	ZYDIS_REGISTER_R12B,	12 },
	{	ZYDIS_REGISTER_R13B,	13 },
	{	ZYDIS_REGISTER_R14B,	14 },
	{	ZYDIS_REGISTER_R15B,	15 },
	{	ZYDIS_REGISTER_AX,		0 },
	{	ZYDIS_REGISTER_BX,		1 },
	{	ZYDIS_REGISTER_CX,		2 },
	{	ZYDIS_REGISTER_DX,		3 },
	{	ZYDIS_REGISTER_SP,		4 },
	{	ZYDIS_REGISTER_BP,		5 },
	{	ZYDIS_REGISTER_SI,		6 },
	{	ZYDIS_REGISTER_DI,		7 },
	{	ZYDIS_REGISTER_R8W,		8 },
	{	ZYDIS_REGISTER_R9W,		9 },
	{	ZYDIS_REGISTER_R10W,	10 },
	{	ZYDIS_REGISTER_R11W,	11 },
	{	ZYDIS_REGISTER_R12W,	12 },
	{	ZYDIS_REGISTER_R13W,	13 },
	{	ZYDIS_REGISTER_R14W,	14 },
	{	ZYDIS_REGISTER_R15W,	15 },
	{	ZYDIS_REGISTER_EAX,		0 },
	{	ZYDIS_REGISTER_EBX,		1 },
	{	ZYDIS_REGISTER_ECX,		2 },
	{	ZYDIS_REGISTER_EDX,		3 },
	{	ZYDIS_REGISTER_ESP,		4 },
	{	ZYDIS_REGISTER_EBP,		5 },
	{	ZYDIS_REGISTER_ESI,		6 },
	{	ZYDIS_REGISTER_EDI,		7 },
	{	ZYDIS_REGISTER_R8D,		8 },
	{	ZYDIS_REGISTER_R9D,		9 },
	{	ZYDIS_REGISTER_R10D,	10 },
	{	ZYDIS_REGISTER_R11D,	11 },
	{	ZYDIS_REGISTER_R12D,	12 },
	{	ZYDIS_REGISTER_R13D,	13 },
	{	ZYDIS_REGISTER_R14D,	14 },
	{	ZYDIS_REGISTER_R15D,	15 },
	{	ZYDIS_REGISTER_RAX,		0 },
	{	ZYDIS_REGISTER_RBX,		1 },
	{	ZYDIS_REGISTER_RCX,		2 },
	{	ZYDIS_REGISTER_RDX,		3 },
	{	ZYDIS_REGISTER_RSP,		4 },
	{	ZYDIS_REGISTER_RBP,		5 },
	{	ZYDIS_REGISTER_RSI,		6 },
	{	ZYDIS_REGISTER_RDI,		7 },
	{	ZYDIS_REGISTER_R8,		8 },
	{	ZYDIS_REGISTER_R9,		9 },
	{	ZYDIS_REGISTER_R10,		10 },
	{	ZYDIS_REGISTER_R11,		11 },
	{	ZYDIS_REGISTER_R12,		12 },
	{	ZYDIS_REGISTER_R13,		13 },
	{	ZYDIS_REGISTER_R14,		14 },
	{	ZYDIS_REGISTER_R15,		15 }
};*/