-- Curso VHDL#2
-- Autor: Júlio Rolim Schneiders 
-- Data: 23/10/2023
-- Exemplo porta and

-- Bibliotecas e pacotes

-- Entidade
entity and_gate is 
    port(
        a,b     :       in bit;
        z       :       out bit

    );
end entity and_gate; 
-- Arquitetura
architecture main of and_gate is 
begin

    z <= a and b;
end architecture main; 

-- Configuração
