module Divisor100Hz(clkMHz,clkHz);
input clkMHz;				//frec reloj=50MHz
output reg clkHz;
//freloj/fdeseada (50Mhz/100) = 250000
//log2(250000)=	17.9			= 18 bits
reg [17:0] contador;	
	
always@(negedge clkMHz)
begin
	if(contador==250000)
	begin
		clkHz<=!clkHz;
		contador<=0;
	end
	else
		contador<=contador+1;
end
endmodule
