

================================================================
== Vivado HLS Report for 'conv2d_C1'
================================================================
* Date:           Thu Mar 19 11:35:50 2020

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        lenet_cnn3_Accuracy
* Solution:       solution_data3208
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.510|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  16507|  16507|  16507|  16507|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |                    |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name     |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |- OFM               |  16506|  16506|      5502|          -|          -|     3|    no    |
        | + ROW_CLR_COL_CLR  |    784|    784|         2|          1|          1|   784|    yes   |
        | + ROW_COL          |   3924|   3924|        10|          5|          1|   784|    yes   |
        | + ROW_CPY_COL_CPY  |    785|    785|         3|          1|          1|   784|    yes   |
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|     18|       0|   2419|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        4|      -|     598|     40|    0|
|Multiplexer      |        -|      -|       -|    392|    -|
|Register         |        -|      -|    2960|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        4|     18|    3558|   2851|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        1|      8|       3|      5|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    N/A

    * Memory: 
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |C1_biases_V_0_U         |conv2d_C1_C1_biasbkb  |        0|  27|   2|    0|     3|   27|     1|           81|
    |C1_biases_V_1_U         |conv2d_C1_C1_biascud  |        0|  27|   2|    0|     3|   27|     1|           81|
    |C1_weights_V_0_0_0_0_U  |conv2d_C1_C1_weigdEe  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_0_0_U  |conv2d_C1_C1_weigeOg  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_0_1_U  |conv2d_C1_C1_weigfYi  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_0_1_U  |conv2d_C1_C1_weigg8j  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_0_2_U  |conv2d_C1_C1_weighbi  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_1_0_0_2_U  |conv2d_C1_C1_weigibs  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_0_U  |conv2d_C1_C1_weigjbC  |        0|  28|   2|    0|     3|   28|     1|           84|
    |C1_weights_V_1_0_1_0_U  |conv2d_C1_C1_weigkbM  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_1_U  |conv2d_C1_C1_weiglbW  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_1_1_U  |conv2d_C1_C1_weigmb6  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_2_U  |conv2d_C1_C1_weigncg  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_1_2_U  |conv2d_C1_C1_weigocq  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_2_0_U  |conv2d_C1_C1_weigpcA  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_0_U  |conv2d_C1_C1_weigqcK  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_2_1_U  |conv2d_C1_C1_weigrcU  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_1_U  |conv2d_C1_C1_weigsc4  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_2_2_U  |conv2d_C1_C1_weigtde  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_2_U  |conv2d_C1_C1_weigudo  |        0|  30|   2|    0|     3|   30|     1|           90|
    |acc_buf_0_V_U           |conv2d_C1_acc_bufvdy  |        2|   0|   0|    0|   784|   32|     1|        25088|
    |acc_buf_1_V_U           |conv2d_C1_acc_bufvdy  |        2|   0|   0|    0|   784|   32|     1|        25088|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                   |                      |        4| 598|  40|    0|  1628|  662|    22|        51970|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |mul_ln1118_100_fu_1275_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_101_fu_1312_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_102_fu_1317_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_103_fu_1408_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_104_fu_1423_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_105_fu_1444_p2  |     *    |      1|  0|  20|          32|          29|
    |mul_ln1118_106_fu_1449_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_107_fu_1542_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_108_fu_1557_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_109_fu_1575_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_110_fu_1580_p2  |     *    |      1|  0|  20|          32|          31|
    |mul_ln1118_111_fu_1680_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_112_fu_1695_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_113_fu_1713_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_114_fu_1718_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_115_fu_1815_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_116_fu_1830_p2  |     *    |      1|  0|  20|          32|          30|
    |mul_ln1118_fu_1260_p2      |     *    |      1|  0|  20|          32|          30|
    |add_ln1192_100_fu_1534_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_101_fu_1611_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_102_fu_1623_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_103_fu_1646_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_104_fu_1669_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_105_fu_1742_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_106_fu_1757_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_107_fu_1781_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_108_fu_1804_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_109_fu_1852_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_110_fu_1877_p2  |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_96_fu_1400_p2   |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_97_fu_1472_p2   |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_98_fu_1484_p2   |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_99_fu_1510_p2   |     +    |      0|  0|  69|          62|          62|
    |add_ln1192_fu_1383_p2      |     +    |      0|  0|  69|          62|          62|
    |add_ln203_103_fu_1082_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_104_fu_1162_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_105_fu_1252_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_106_fu_1097_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_107_fu_1290_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_108_fu_1301_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_109_fu_1196_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_110_fu_1332_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_111_fu_1341_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_112_fu_1952_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln203_113_fu_2021_p2   |     +    |      0|  0|   8|          13|          13|
    |add_ln203_114_fu_2027_p2   |     +    |      0|  0|   8|          11|          11|
    |add_ln203_fu_859_p2        |     +    |      0|  0|   8|          11|          11|
    |add_ln30_fu_788_p2         |     +    |      0|  0|  14|          10|           1|
    |add_ln39_fu_983_p2         |     +    |      0|  0|  14|          10|           1|
    |add_ln47_1_fu_965_p2       |     +    |      0|  0|  15|           5|           1|
    |add_ln47_2_fu_999_p2       |     +    |      0|  0|  15|           6|           2|
    |add_ln47_3_fu_1144_p2      |     +    |      0|  0|  15|           5|           2|
    |add_ln47_fu_951_p2         |     +    |      0|  0|  15|           6|           2|
    |add_ln48_1_fu_1187_p2      |     +    |      0|  0|  15|           5|           1|
    |add_ln48_fu_1064_p2        |     +    |      0|  0|  15|           6|           2|
    |add_ln66_fu_1909_p2        |     +    |      0|  0|  14|          10|           1|
    |add_ln703_4_fu_1898_p2     |     +    |      0|  0|  39|          32|          32|
    |add_ln703_fu_1893_p2       |     +    |      0|  0|  39|          32|          32|
    |c_3_fu_1943_p2             |     +    |      0|  0|  15|           1|           5|
    |c_fu_822_p2                |     +    |      0|  0|  15|           5|           1|
    |ofm_fu_2044_p2             |     +    |      0|  0|  12|           3|           2|
    |r_3_fu_1915_p2             |     +    |      0|  0|  15|           1|           5|
    |r_fu_794_p2                |     +    |      0|  0|  15|           5|           1|
    |sub_ln203_10_fu_1054_p2    |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_11_fu_1246_p2    |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_12_fu_1981_p2    |     -    |      0|  0|   8|          13|          13|
    |sub_ln203_13_fu_2009_p2    |     -    |      0|  0|   8|          11|          11|
    |sub_ln203_8_fu_850_p2      |     -    |      0|  0|   8|          11|          11|
    |sub_ln203_9_fu_1138_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_fu_744_p2        |     -    |      0|  0|  15|           8|           8|
    |icmp_ln28_fu_700_p2        |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln30_fu_782_p2        |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln31_fu_800_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln39_fu_977_p2        |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln40_fu_989_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_1_fu_1206_p2     |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_2_fu_1322_p2     |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_fu_971_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln66_fu_1903_p2       |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln67_fu_1921_p2       |   icmp   |      0|  0|  11|           5|           4|
    |ap_block_state1            |    or    |      0|  0|   2|           1|           1|
    |or_ln49_1_fu_1327_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_2_fu_1585_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_3_fu_1723_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_fu_1150_p2         |    or    |      0|  0|   6|           6|           6|
    |select_ln33_1_fu_814_p3    |  select  |      0|  0|   5|           1|           5|
    |select_ln33_fu_806_p3      |  select  |      0|  0|   5|           1|           1|
    |select_ln39_2_fu_1108_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln39_3_fu_1005_p3   |  select  |      0|  0|   6|           1|           6|
    |select_ln39_4_fu_1021_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln39_5_fu_1211_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln39_6_fu_1217_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln39_fu_1029_p3     |  select  |      0|  0|   5|           1|           1|
    |select_ln49_1_fu_1180_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_2_fu_1346_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_3_fu_1354_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_4_fu_1454_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_5_fu_1589_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_6_fu_1597_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_7_fu_1727_p3   |  select  |      0|  0|  32|           1|           1|
    |select_ln49_fu_1172_p3     |  select  |      0|  0|  32|           1|           1|
    |select_ln69_1_fu_1935_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln69_fu_1927_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1    |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1    |    xor   |      0|  0|   2|           2|           1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |     18|  0|2419|        2027|        1958|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |acc_buf_0_V_address0                       |  27|          5|   10|         50|
    |acc_buf_0_V_d0                             |  15|          3|   32|         96|
    |acc_buf_1_V_address0                       |  27|          5|   10|         50|
    |acc_buf_1_V_d0                             |  15|          3|   32|         96|
    |ap_NS_fsm                                  |  62|         15|    1|         15|
    |ap_done                                    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                    |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1                    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2                    |   9|          2|    1|          2|
    |ap_phi_mux_c9_0_0_phi_fu_659_p4            |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten11_phi_fu_636_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r10_0_phi_fu_682_p4             |   9|          2|    5|         10|
    |ap_phi_mux_r8_0_0_phi_fu_647_p4            |   9|          2|    5|         10|
    |ap_phi_mux_r_0_phi_fu_614_p4               |   9|          2|    5|         10|
    |c11_0_reg_689                              |   9|          2|    5|         10|
    |c9_0_0_reg_655                             |   9|          2|    5|         10|
    |c_0_reg_621                                |   9|          2|    5|         10|
    |in_V_address0                              |  33|          6|   10|         60|
    |in_V_address1                              |  27|          5|   10|         50|
    |indvar_flatten11_reg_632                   |   9|          2|   10|         20|
    |indvar_flatten23_reg_667                   |   9|          2|   10|         20|
    |indvar_flatten_reg_599                     |   9|          2|   10|         20|
    |ofm_0_reg_587                              |   9|          2|    3|          6|
    |r10_0_reg_678                              |   9|          2|    5|         10|
    |r8_0_0_reg_643                             |   9|          2|    5|         10|
    |r_0_reg_610                                |   9|          2|    5|         10|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      | 392|         83|  203|        614|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------+----+----+-----+-----------+
    |                    Name                   | FF | LUT| Bits| Const Bits|
    +-------------------------------------------+----+----+-----+-----------+
    |acc_buf_0_V_addr_4_reg_2478                |  10|   0|   10|          0|
    |acc_buf_0_V_addr_4_reg_2478_pp1_iter1_reg  |  10|   0|   10|          0|
    |acc_buf_0_V_load_2_reg_2677                |  32|   0|   32|          0|
    |acc_buf_1_V_addr_4_reg_2483                |  10|   0|   10|          0|
    |acc_buf_1_V_addr_4_reg_2483_pp1_iter1_reg  |  10|   0|   10|          0|
    |acc_buf_1_V_load_2_reg_2682                |  32|   0|   32|          0|
    |add_ln203_105_reg_2453                     |  11|   0|   11|          0|
    |add_ln203_108_reg_2473                     |  11|   0|   11|          0|
    |add_ln203_111_reg_2509                     |  11|   0|   11|          0|
    |add_ln203_113_reg_2725                     |  13|   0|   13|          0|
    |add_ln39_reg_2327                          |  10|   0|   10|          0|
    |add_ln47_1_reg_2312                        |   5|   0|    5|          0|
    |add_ln47_3_reg_2407                        |   5|   0|    5|          0|
    |add_ln48_1_reg_2429                        |   5|   0|    5|          0|
    |add_ln48_reg_2363                          |   6|   0|    6|          0|
    |add_ln703_4_reg_2692                       |  32|   0|   32|          0|
    |add_ln703_reg_2687                         |  32|   0|   32|          0|
    |ap_CS_fsm                                  |  14|   0|   14|          0|
    |ap_done_reg                                |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                    |   1|   0|    1|          0|
    |c11_0_reg_689                              |   5|   0|    5|          0|
    |c9_0_0_reg_655                             |   5|   0|    5|          0|
    |c_0_reg_621                                |   5|   0|    5|          0|
    |icmp_ln30_reg_2106                         |   1|   0|    1|          0|
    |icmp_ln39_reg_2323                         |   1|   0|    1|          0|
    |icmp_ln39_reg_2323_pp1_iter1_reg           |   1|   0|    1|          0|
    |icmp_ln40_reg_2332                         |   1|   0|    1|          0|
    |icmp_ln49_2_reg_2498                       |   1|   0|    1|          0|
    |icmp_ln49_reg_2318                         |   1|   0|    1|          0|
    |icmp_ln66_reg_2697                         |   1|   0|    1|          0|
    |icmp_ln66_reg_2697_pp2_iter1_reg           |   1|   0|    1|          0|
    |in_V_load_34_reg_2565                      |  32|   0|   32|          0|
    |indvar_flatten11_reg_632                   |  10|   0|   10|          0|
    |indvar_flatten23_reg_667                   |  10|   0|   10|          0|
    |indvar_flatten_reg_599                     |  10|   0|   10|          0|
    |lshr_ln_reg_2053                           |   2|   0|    2|          0|
    |mul_ln1118_101_reg_2488                    |  61|   0|   61|          0|
    |mul_ln1118_102_reg_2493                    |  62|   0|   62|          0|
    |mul_ln1118_103_reg_2535                    |  62|   0|   62|          0|
    |mul_ln1118_104_reg_2545                    |  62|   0|   62|          0|
    |mul_ln1118_105_reg_2555                    |  61|   0|   61|          0|
    |mul_ln1118_106_reg_2560                    |  62|   0|   62|          0|
    |mul_ln1118_107_reg_2580                    |  62|   0|   62|          0|
    |mul_ln1118_108_reg_2590                    |  62|   0|   62|          0|
    |mul_ln1118_109_reg_2600                    |  62|   0|   62|          0|
    |mul_ln1118_110_reg_2605                    |  62|   0|   62|          0|
    |mul_ln1118_111_reg_2621                    |  62|   0|   62|          0|
    |mul_ln1118_112_reg_2631                    |  61|   0|   61|          0|
    |mul_ln1118_113_reg_2641                    |  62|   0|   62|          0|
    |mul_ln1118_114_reg_2646                    |  62|   0|   62|          0|
    |mul_ln1118_115_reg_2657                    |  62|   0|   62|          0|
    |mul_ln1118_116_reg_2667                    |  61|   0|   61|          0|
    |ofm_0_reg_587                              |   3|   0|    3|          0|
    |r10_0_reg_678                              |   5|   0|    5|          0|
    |r8_0_0_reg_643                             |   5|   0|    5|          0|
    |r_0_reg_610                                |   5|   0|    5|          0|
    |select_ln33_1_reg_2120                     |   5|   0|    5|          0|
    |select_ln33_reg_2115                       |   5|   0|    5|          0|
    |select_ln39_2_reg_2396                     |   5|   0|    5|          0|
    |select_ln39_3_reg_2340                     |   6|   0|    6|          0|
    |select_ln39_4_reg_2347                     |   1|   0|    1|          0|
    |select_ln39_5_reg_2446                     |   1|   0|    1|          0|
    |select_ln39_reg_2353                       |   5|   0|    5|          0|
    |select_ln49_1_reg_2423                     |  32|   0|   32|          0|
    |select_ln49_2_reg_2514                     |  32|   0|   32|          0|
    |select_ln49_3_reg_2519                     |  32|   0|   32|          0|
    |select_ln49_4_reg_2570                     |  32|   0|   32|          0|
    |select_ln49_5_reg_2610                     |  32|   0|   32|          0|
    |select_ln49_6_reg_2616                     |  32|   0|   32|          0|
    |select_ln49_7_reg_2651                     |  32|   0|   32|          0|
    |select_ln49_reg_2418                       |  32|   0|   32|          0|
    |select_ln69_1_reg_2712                     |   5|   0|    5|          0|
    |select_ln69_reg_2706                       |   5|   0|    5|          0|
    |sext_ln1118_10_reg_2287                    |  61|   0|   61|          0|
    |sext_ln1118_11_reg_2307                    |  61|   0|   61|          0|
    |sext_ln1118_2_reg_2227                     |  61|   0|   61|          0|
    |sext_ln1118_3_reg_2232                     |  61|   0|   61|          0|
    |sext_ln1118_4_reg_2237                     |  62|   0|   62|          0|
    |sext_ln1118_5_reg_2242                     |  62|   0|   62|          0|
    |sext_ln1118_6_reg_2247                     |  62|   0|   62|          0|
    |sext_ln1118_7_reg_2257                     |  62|   0|   62|          0|
    |sext_ln1118_8_reg_2267                     |  62|   0|   62|          0|
    |sext_ln1118_9_reg_2277                     |  62|   0|   62|          0|
    |sext_ln1118_reg_2222                       |  61|   0|   61|          0|
    |sext_ln203_10_reg_2374                     |  11|   0|   11|          0|
    |sext_ln203_reg_2091                        |   7|   0|    9|          2|
    |sext_ln708_reg_2096                        |  32|   0|   32|          0|
    |sub_ln203_10_reg_2358                      |   9|   0|   11|          2|
    |sub_ln203_9_reg_2401                       |   9|   0|   11|          2|
    |tmp_144_reg_2368                           |   1|   0|    1|          0|
    |tmp_148_reg_2540                           |  32|   0|   32|          0|
    |tmp_149_reg_2550                           |  32|   0|   32|          0|
    |tmp_152_reg_2585                           |  32|   0|   32|          0|
    |tmp_153_reg_2595                           |  32|   0|   32|          0|
    |tmp_156_reg_2626                           |  32|   0|   32|          0|
    |tmp_157_reg_2636                           |  32|   0|   32|          0|
    |tmp_160_reg_2662                           |  32|   0|   32|          0|
    |tmp_161_reg_2672                           |  32|   0|   32|          0|
    |trunc_ln708_25_reg_2463                    |  31|   0|   31|          0|
    |trunc_ln708_s_reg_2458                     |  31|   0|   31|          0|
    |zext_ln1118_2_reg_2262                     |  30|   0|   62|         32|
    |zext_ln1118_3_reg_2272                     |  30|   0|   62|         32|
    |zext_ln1118_4_reg_2282                     |  30|   0|   62|         32|
    |zext_ln1118_5_reg_2292                     |  30|   0|   62|         32|
    |zext_ln1118_6_reg_2297                     |  30|   0|   62|         32|
    |zext_ln1118_7_reg_2302                     |  30|   0|   62|         32|
    |zext_ln1118_reg_2252                       |  29|   0|   61|         32|
    |zext_ln1265_reg_2059                       |   2|   0|   64|         62|
    |zext_ln203_150_reg_2385                    |   5|   0|   11|          6|
    |zext_ln203_153_reg_2435                    |   5|   0|   11|          6|
    |zext_ln708_reg_2101                        |  21|   0|   32|         11|
    +-------------------------------------------+----+----+-----+-----------+
    |Total                                      |2960|   0| 3275|        315|
    +-------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_start             |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_done              | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_continue          |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_idle              | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_ready             | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|in_V_address0        | out |   10|  ap_memory |     in_V     |     array    |
|in_V_ce0             | out |    1|  ap_memory |     in_V     |     array    |
|in_V_q0              |  in |   32|  ap_memory |     in_V     |     array    |
|in_V_address1        | out |   10|  ap_memory |     in_V     |     array    |
|in_V_ce1             | out |    1|  ap_memory |     in_V     |     array    |
|in_V_q1              |  in |   32|  ap_memory |     in_V     |     array    |
|out_c1_0_V_address0  | out |   12|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_ce0       | out |    1|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_we0       | out |    1|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_d0        | out |   32|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_1_V_address0  | out |   12|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_ce0       | out |    1|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_we0       | out |    1|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_d0        | out |   32|  ap_memory |  out_c1_1_V  |     array    |
+---------------------+-----+-----+------------+--------------+--------------+

