TimeQuest Timing Analyzer report for MemoryTest
Thu May 23 17:47:31 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; MemoryTest                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.32 MHz ; 181.32 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.515 ; -34.825            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.753 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                     ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.515 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.793      ;
; -4.430 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.696      ;
; -4.420 ; memory:U1|rw_96x8_sync:U2|RW~212  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.697      ;
; -4.418 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.715      ;
; -4.394 ; memory:U1|rw_96x8_sync:U2|RW~313  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.656      ;
; -4.383 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.647      ;
; -4.376 ; memory:U1|rw_96x8_sync:U2|RW~898  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.250      ; 5.621      ;
; -4.372 ; memory:U1|rw_96x8_sync:U2|RW~1554 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.627      ;
; -4.371 ; memory:U1|rw_96x8_sync:U2|RW~1137 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.652      ;
; -4.346 ; memory:U1|rw_96x8_sync:U2|RW~869  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.610      ;
; -4.337 ; memory:U1|rw_96x8_sync:U2|RW~1598 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.604      ;
; -4.326 ; memory:U1|rw_96x8_sync:U2|RW~953  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.599      ;
; -4.322 ; memory:U1|rw_96x8_sync:U2|RW~1703 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.614      ;
; -4.317 ; memory:U1|rw_96x8_sync:U2|RW~1378 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.584      ;
; -4.314 ; memory:U1|rw_96x8_sync:U2|RW~1402 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.564      ;
; -4.301 ; memory:U1|rw_96x8_sync:U2|RW~1849 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.562      ;
; -4.301 ; memory:U1|rw_96x8_sync:U2|RW~120  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.591      ;
; -4.299 ; memory:U1|rw_96x8_sync:U2|RW~769  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.565      ;
; -4.298 ; memory:U1|rw_96x8_sync:U2|RW~1626 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.565      ;
; -4.289 ; memory:U1|rw_96x8_sync:U2|RW~386  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.555      ;
; -4.284 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.535      ;
; -4.281 ; memory:U1|rw_96x8_sync:U2|RW~137  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.566      ;
; -4.270 ; memory:U1|rw_96x8_sync:U2|RW~354  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.537      ;
; -4.268 ; memory:U1|rw_96x8_sync:U2|RW~378  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.518      ;
; -4.257 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.508      ;
; -4.257 ; memory:U1|rw_96x8_sync:U2|RW~705  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.516      ;
; -4.254 ; memory:U1|rw_96x8_sync:U2|RW~1830 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.518      ;
; -4.253 ; memory:U1|rw_96x8_sync:U2|RW~1930 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.522      ;
; -4.249 ; memory:U1|rw_96x8_sync:U2|RW~825  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.512      ;
; -4.245 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.523      ;
; -4.234 ; memory:U1|rw_96x8_sync:U2|RW~424  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.512      ;
; -4.232 ; memory:U1|rw_96x8_sync:U2|RW~482  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.516      ;
; -4.228 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.507      ;
; -4.224 ; memory:U1|rw_96x8_sync:U2|RW~1438 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.506      ;
; -4.212 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.463      ;
; -4.211 ; memory:U1|rw_96x8_sync:U2|RW~1658 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.453      ;
; -4.204 ; memory:U1|rw_96x8_sync:U2|RW~808  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.484      ;
; -4.196 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.447      ;
; -4.190 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.444      ;
; -4.186 ; memory:U1|rw_96x8_sync:U2|RW~1958 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.483      ;
; -4.182 ; memory:U1|rw_96x8_sync:U2|RW~1640 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.475      ;
; -4.181 ; memory:U1|rw_96x8_sync:U2|RW~874  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.432      ;
; -4.173 ; memory:U1|rw_96x8_sync:U2|RW~152  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.451      ;
; -4.170 ; memory:U1|rw_96x8_sync:U2|RW~257  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.454      ;
; -4.162 ; memory:U1|rw_96x8_sync:U2|RW~733  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.419      ;
; -4.162 ; memory:U1|rw_96x8_sync:U2|RW~949  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.423      ;
; -4.161 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.435      ;
; -4.160 ; memory:U1|rw_96x8_sync:U2|RW~988  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.454      ;
; -4.157 ; memory:U1|rw_96x8_sync:U2|RW~321  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.439      ;
; -4.151 ; memory:U1|rw_96x8_sync:U2|RW~576  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.443      ;
; -4.147 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.428      ;
; -4.144 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.415      ;
; -4.139 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.433      ;
; -4.137 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.411      ;
; -4.132 ; memory:U1|rw_96x8_sync:U2|RW~1641 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.396      ;
; -4.129 ; memory:U1|rw_96x8_sync:U2|RW~230  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.412      ;
; -4.122 ; memory:U1|rw_96x8_sync:U2|RW~217  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.404      ;
; -4.118 ; memory:U1|rw_96x8_sync:U2|RW~855  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.428      ;
; -4.116 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.383      ;
; -4.114 ; memory:U1|rw_96x8_sync:U2|RW~1711 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.409      ;
; -4.113 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.377      ;
; -4.109 ; memory:U1|rw_96x8_sync:U2|RW~1191 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.401      ;
; -4.103 ; memory:U1|rw_96x8_sync:U2|RW~1591 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.414      ;
; -4.098 ; memory:U1|rw_96x8_sync:U2|RW~162  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.383      ;
; -4.096 ; memory:U1|rw_96x8_sync:U2|RW~871  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.389      ;
; -4.096 ; memory:U1|rw_96x8_sync:U2|RW~1793 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.363      ;
; -4.093 ; memory:U1|rw_96x8_sync:U2|RW~1847 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.385      ;
; -4.087 ; memory:U1|rw_96x8_sync:U2|RW~1870 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.385      ;
; -4.083 ; memory:U1|rw_96x8_sync:U2|RW~114  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.339      ;
; -4.080 ; memory:U1|rw_96x8_sync:U2|RW~228  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.360      ;
; -4.076 ; memory:U1|rw_96x8_sync:U2|RW~1722 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.326      ;
; -4.073 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.343      ;
; -4.063 ; memory:U1|rw_96x8_sync:U2|RW~466  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.244      ; 5.302      ;
; -4.062 ; memory:U1|rw_96x8_sync:U2|RW~1630 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.342      ;
; -4.061 ; memory:U1|rw_96x8_sync:U2|RW~299  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.343      ;
; -4.057 ; memory:U1|rw_96x8_sync:U2|RW~693  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.320      ;
; -4.056 ; memory:U1|rw_96x8_sync:U2|RW~1609 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.339      ;
; -4.047 ; memory:U1|rw_96x8_sync:U2|RW~1502 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.332      ;
; -4.047 ; memory:U1|rw_96x8_sync:U2|RW~663  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.348      ;
; -4.044 ; memory:U1|rw_96x8_sync:U2|RW~1140 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.319      ;
; -4.043 ; memory:U1|rw_96x8_sync:U2|RW~1686 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.307      ;
; -4.042 ; memory:U1|rw_96x8_sync:U2|RW~1465 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.309      ;
; -4.042 ; memory:U1|rw_96x8_sync:U2|RW~1404 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.332      ;
; -4.039 ; memory:U1|rw_96x8_sync:U2|RW~1683 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.303      ;
; -4.035 ; memory:U1|rw_96x8_sync:U2|RW~572  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.324      ;
; -4.034 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.302      ;
; -4.030 ; memory:U1|rw_96x8_sync:U2|RW~1977 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.291      ;
; -4.025 ; memory:U1|rw_96x8_sync:U2|RW~404  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.299      ;
; -4.023 ; memory:U1|rw_96x8_sync:U2|RW~1559 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.314      ;
; -4.021 ; memory:U1|rw_96x8_sync:U2|RW~449  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.282      ;
; -4.020 ; memory:U1|rw_96x8_sync:U2|RW~552  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.300      ;
; -4.019 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.327      ;
; -4.017 ; memory:U1|rw_96x8_sync:U2|RW~1838 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.296      ;
; -4.014 ; memory:U1|rw_96x8_sync:U2|RW~863  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.314      ; 5.323      ;
; -4.003 ; memory:U1|rw_96x8_sync:U2|RW~609  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.270      ;
; -3.993 ; memory:U1|rw_96x8_sync:U2|RW~1524 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.288      ;
; -3.992 ; memory:U1|rw_96x8_sync:U2|RW~190  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.273      ;
; -3.987 ; memory:U1|rw_96x8_sync:U2|RW~1628 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.264      ;
; -3.987 ; memory:U1|rw_96x8_sync:U2|RW~592  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.266      ;
; -3.987 ; memory:U1|rw_96x8_sync:U2|RW~1846 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.265      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                     ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.753 ; memory:U1|rw_96x8_sync:U2|RW~1573 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.332      ;
; 1.771 ; memory:U1|rw_96x8_sync:U2|RW~1613 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.349      ;
; 1.776 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.085      ; 2.018      ;
; 1.837 ; memory:U1|rw_96x8_sync:U2|RW~972  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.443      ;
; 1.859 ; memory:U1|rw_96x8_sync:U2|RW~1040 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.453      ;
; 1.873 ; memory:U1|rw_96x8_sync:U2|RW~1548 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.126      ; 2.156      ;
; 1.874 ; memory:U1|rw_96x8_sync:U2|RW~2056 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.467      ;
; 1.898 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.492      ;
; 1.915 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.522      ;
; 1.930 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.496      ;
; 1.930 ; memory:U1|rw_96x8_sync:U2|RW~1987 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.519      ;
; 1.944 ; memory:U1|rw_96x8_sync:U2|RW~1480 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.537      ;
; 1.952 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.553      ;
; 1.968 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.548      ;
; 1.974 ; memory:U1|rw_96x8_sync:U2|RW~959  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.585      ;
; 1.983 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.569      ;
; 2.012 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.577      ;
; 2.025 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.618      ;
; 2.026 ; memory:U1|rw_96x8_sync:U2|RW~1253 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.608      ;
; 2.032 ; memory:U1|rw_96x8_sync:U2|RW~729  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.621      ;
; 2.042 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.079      ; 2.278      ;
; 2.044 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.628      ;
; 2.055 ; memory:U1|rw_96x8_sync:U2|RW~1976 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.651      ;
; 2.057 ; memory:U1|rw_96x8_sync:U2|RW~1995 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.646      ;
; 2.058 ; memory:U1|rw_96x8_sync:U2|RW~911  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.660      ;
; 2.059 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.641      ;
; 2.075 ; memory:U1|rw_96x8_sync:U2|RW~938  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.640      ;
; 2.076 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.664      ;
; 2.094 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.673      ;
; 2.098 ; memory:U1|rw_96x8_sync:U2|RW~1039 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.704      ;
; 2.115 ; memory:U1|rw_96x8_sync:U2|RW~2020 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.705      ;
; 2.127 ; memory:U1|rw_96x8_sync:U2|RW~1427 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.723      ;
; 2.138 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.466      ; 2.761      ;
; 2.144 ; memory:U1|rw_96x8_sync:U2|RW~943  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.768      ;
; 2.146 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.726      ;
; 2.147 ; memory:U1|rw_96x8_sync:U2|RW~1719 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.755      ;
; 2.147 ; memory:U1|rw_96x8_sync:U2|RW~2060 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.735      ;
; 2.149 ; memory:U1|rw_96x8_sync:U2|RW~1796 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.739      ;
; 2.164 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.777      ;
; 2.165 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.747      ;
; 2.167 ; memory:U1|rw_96x8_sync:U2|RW~1517 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.750      ;
; 2.169 ; memory:U1|rw_96x8_sync:U2|RW~414  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.750      ;
; 2.177 ; memory:U1|rw_96x8_sync:U2|RW~489  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.758      ;
; 2.179 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.101      ; 2.437      ;
; 2.183 ; memory:U1|rw_96x8_sync:U2|RW~430  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.779      ;
; 2.184 ; memory:U1|rw_96x8_sync:U2|RW~1873 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.764      ;
; 2.186 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.764      ;
; 2.194 ; memory:U1|rw_96x8_sync:U2|RW~962  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.759      ;
; 2.196 ; memory:U1|rw_96x8_sync:U2|RW~682  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.761      ;
; 2.200 ; memory:U1|rw_96x8_sync:U2|RW~1933 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.780      ;
; 2.205 ; memory:U1|rw_96x8_sync:U2|RW~1694 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.786      ;
; 2.207 ; memory:U1|rw_96x8_sync:U2|RW~1773 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.786      ;
; 2.209 ; memory:U1|rw_96x8_sync:U2|RW~772  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.792      ;
; 2.215 ; memory:U1|rw_96x8_sync:U2|RW~1085 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.792      ;
; 2.217 ; memory:U1|rw_96x8_sync:U2|RW~460  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.802      ;
; 2.220 ; memory:U1|rw_96x8_sync:U2|RW~260  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.827      ;
; 2.236 ; memory:U1|rw_96x8_sync:U2|RW~2061 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.814      ;
; 2.238 ; memory:U1|rw_96x8_sync:U2|RW~999  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.839      ;
; 2.251 ; memory:U1|rw_96x8_sync:U2|RW~1687 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.859      ;
; 2.252 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.838      ;
; 2.254 ; memory:U1|rw_96x8_sync:U2|RW~783  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.857      ;
; 2.260 ; memory:U1|rw_96x8_sync:U2|RW~1889 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.856      ;
; 2.262 ; memory:U1|rw_96x8_sync:U2|RW~1636 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.852      ;
; 2.263 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.876      ;
; 2.268 ; memory:U1|rw_96x8_sync:U2|RW~554  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.849      ;
; 2.272 ; memory:U1|rw_96x8_sync:U2|RW~1629 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.851      ;
; 2.275 ; memory:U1|rw_96x8_sync:U2|RW~1501 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.858      ;
; 2.275 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.883      ;
; 2.284 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.869      ;
; 2.284 ; memory:U1|rw_96x8_sync:U2|RW~546  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.849      ;
; 2.296 ; memory:U1|rw_96x8_sync:U2|RW~1355 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.876      ;
; 2.296 ; memory:U1|rw_96x8_sync:U2|RW~2052 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.885      ;
; 2.299 ; memory:U1|rw_96x8_sync:U2|RW~903  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.901      ;
; 2.301 ; memory:U1|rw_96x8_sync:U2|RW~876  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.891      ;
; 2.305 ; memory:U1|rw_96x8_sync:U2|RW~192  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.914      ;
; 2.305 ; memory:U1|rw_96x8_sync:U2|RW~1651 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.901      ;
; 2.306 ; memory:U1|rw_96x8_sync:U2|RW~1578 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.889      ;
; 2.309 ; memory:U1|rw_96x8_sync:U2|RW~1748 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.892      ;
; 2.310 ; memory:U1|rw_96x8_sync:U2|RW~1752 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.896      ;
; 2.312 ; memory:U1|rw_96x8_sync:U2|RW~1261 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.892      ;
; 2.312 ; memory:U1|rw_96x8_sync:U2|RW~504  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.910      ;
; 2.314 ; memory:U1|rw_96x8_sync:U2|RW~607  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.908      ;
; 2.317 ; memory:U1|rw_96x8_sync:U2|RW~775  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.918      ;
; 2.318 ; memory:U1|rw_96x8_sync:U2|RW~1109 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.897      ;
; 2.321 ; memory:U1|rw_96x8_sync:U2|RW~831  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.932      ;
; 2.322 ; memory:U1|rw_96x8_sync:U2|RW~1763 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.905      ;
; 2.323 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.470      ; 2.950      ;
; 2.323 ; memory:U1|rw_96x8_sync:U2|RW~623  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.933      ;
; 2.324 ; memory:U1|rw_96x8_sync:U2|RW~248  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.914      ;
; 2.334 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.926      ;
; 2.335 ; memory:U1|rw_96x8_sync:U2|RW~1045 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.914      ;
; 2.338 ; memory:U1|rw_96x8_sync:U2|RW~1664 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.923      ;
; 2.340 ; memory:U1|rw_96x8_sync:U2|RW~1604 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.930      ;
; 2.344 ; memory:U1|rw_96x8_sync:U2|RW~350  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.926      ;
; 2.344 ; memory:U1|rw_96x8_sync:U2|RW~2004 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.934      ;
; 2.348 ; memory:U1|rw_96x8_sync:U2|RW~1964 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.954      ;
; 2.348 ; memory:U1|rw_96x8_sync:U2|RW~318  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.936      ;
; 2.349 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.929      ;
; 2.350 ; memory:U1|rw_96x8_sync:U2|RW~1430 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.946      ;
; 2.351 ; memory:U1|rw_96x8_sync:U2|RW~1179 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.932      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 11.152 ; 11.875 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 8.853  ; 9.687  ; Rise       ; clock           ;
;  address[1]  ; clock      ; 8.580  ; 9.007  ; Rise       ; clock           ;
;  address[2]  ; clock      ; 8.805  ; 9.274  ; Rise       ; clock           ;
;  address[3]  ; clock      ; 8.709  ; 9.343  ; Rise       ; clock           ;
;  address[4]  ; clock      ; 9.620  ; 10.183 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 9.362  ; 9.808  ; Rise       ; clock           ;
;  address[6]  ; clock      ; 9.807  ; 10.233 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 11.152 ; 11.875 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.334  ; 4.975  ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 3.177  ; 3.724  ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.683  ; 4.256  ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 4.334  ; 4.975  ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.781  ; 4.398  ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 4.292  ; 4.851  ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.565  ; 4.139  ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.857  ; 4.396  ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.798  ; 4.381  ; Rise       ; clock           ;
; write_memory ; clock      ; 7.141  ; 7.825  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -0.960 ; -1.439 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.715 ; -2.224 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.721 ; -2.257 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.437 ; -1.907 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.960 ; -1.439 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -2.019 ; -2.535 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -1.408 ; -1.941 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.910 ; -2.416 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.838 ; -2.295 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.945 ; -1.337 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.966 ; -1.379 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.945 ; -1.337 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.967 ; -1.372 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.956 ; -1.376 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -1.286 ; -1.703 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.971 ; -1.373 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -1.232 ; -1.686 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.968 ; -1.365 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.937 ; -2.358 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------------+------------+-------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+--------+------------+-----------------+
; display7segu2[*]  ; clock      ; 9.873 ; 10.015 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 9.832 ; 10.015 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 9.432 ; 9.530  ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.743 ; 9.879  ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 9.873 ; 9.840  ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 9.560 ; 9.406  ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 9.650 ; 9.683  ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 9.865 ; 9.797  ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.636 ; 9.738  ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 9.339 ; 9.490  ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 9.295 ; 9.355  ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 9.636 ; 9.738  ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 9.469 ; 9.523  ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 9.619 ; 9.518  ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 9.146 ; 9.061  ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 8.760 ; 8.787  ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 5.651 ; 5.609  ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 5.406 ; 5.366  ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.198 ; 5.180  ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.651 ; 5.609  ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.206 ; 5.180  ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.424 ; 5.381  ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.403 ; 5.383  ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.430 ; 5.396  ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.164 ; 5.138  ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 6.350 ; 6.398  ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.396 ; 5.354  ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.386 ; 5.357  ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 6.350 ; 6.398  ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.664 ; 5.622  ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.168 ; 5.143  ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.700 ; 5.682  ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.432 ; 5.392  ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.181 ; 5.156  ; Rise       ; clock           ;
+-------------------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 6.641 ; 6.644 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 7.042 ; 7.077 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 6.641 ; 6.644 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 6.942 ; 6.921 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 6.892 ; 6.879 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 6.672 ; 6.704 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 6.726 ; 6.714 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 6.886 ; 6.840 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 6.809 ; 6.776 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 7.448 ; 7.469 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 7.384 ; 7.314 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 7.713 ; 7.714 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 7.484 ; 7.476 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 7.548 ; 7.565 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 7.139 ; 7.146 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 6.809 ; 6.776 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 5.060 ; 5.034 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 5.294 ; 5.253 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.095 ; 5.075 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.529 ; 5.486 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.102 ; 5.074 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.311 ; 5.269 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.292 ; 5.270 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.318 ; 5.283 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.060 ; 5.034 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 5.065 ; 5.039 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.285 ; 5.243 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.275 ; 5.245 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 6.200 ; 6.245 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.542 ; 5.500 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.065 ; 5.039 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.576 ; 5.557 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.319 ; 5.278 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.078 ; 5.052 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 8.604  ;        ;        ; 9.144  ;
; address[0] ; display7segu0[1] ; 7.898  ;        ;        ; 8.398  ;
; address[0] ; display7segu0[2] ; 7.928  ;        ;        ; 8.451  ;
; address[0] ; display7segu0[3] ; 10.093 ; 10.072 ; 10.702 ; 10.715 ;
; address[0] ; display7segu0[4] ;        ; 9.616  ; 10.166 ;        ;
; address[0] ; display7segu0[5] ; 8.490  ; 8.438  ; 9.073  ; 9.012  ;
; address[0] ; display7segu0[6] ; 8.252  ; 8.219  ; 8.766  ; 8.829  ;
; address[1] ; display7segu0[0] ; 9.518  ; 9.508  ; 10.086 ; 10.110 ;
; address[1] ; display7segu0[1] ; 8.081  ;        ;        ; 8.631  ;
; address[1] ; display7segu0[2] ; 8.106  ; 8.093  ; 8.657  ; 8.678  ;
; address[1] ; display7segu0[3] ; 10.316 ; 10.359 ; 11.031 ; 10.986 ;
; address[1] ; display7segu0[4] ; 9.385  ;        ;        ; 10.042 ;
; address[1] ; display7segu0[5] ; 8.717  ; 8.656  ; 9.241  ; 9.232  ;
; address[1] ; display7segu0[6] ; 8.002  ; 8.054  ; 8.587  ; 8.562  ;
; address[2] ; display7segu0[0] ; 8.813  ; 8.807  ; 9.387  ; 9.402  ;
; address[2] ; display7segu0[1] ; 8.046  ; 8.027  ; 8.646  ; 8.655  ;
; address[2] ; display7segu0[2] ; 8.078  ;        ;        ; 8.698  ;
; address[2] ; display7segu0[3] ; 9.141  ; 9.119  ; 9.632  ; 9.638  ;
; address[2] ; display7segu0[4] ; 9.361  ; 9.389  ; 9.960  ; 9.979  ;
; address[2] ; display7segu0[5] ; 8.285  ;        ;        ; 8.875  ;
; address[2] ; display7segu0[6] ; 7.948  ; 7.952  ; 8.485  ; 8.480  ;
; address[3] ; display7segu0[0] ; 10.006 ; 10.024 ; 10.542 ; 10.569 ;
; address[3] ; display7segu0[1] ; 8.922  ; 8.867  ; 9.419  ; 9.463  ;
; address[3] ; display7segu0[2] ; 8.952  ;        ;        ; 9.499  ;
; address[3] ; display7segu0[3] ; 8.532  ; 8.516  ; 8.966  ; 8.941  ;
; address[3] ; display7segu0[4] ; 8.792  ;        ;        ; 9.284  ;
; address[3] ; display7segu0[5] ; 9.588  ;        ;        ; 10.079 ;
; address[3] ; display7segu0[6] ; 8.796  ; 8.795  ; 9.288  ; 9.322  ;
; address[4] ; display7segu1[0] ; 7.917  ;        ;        ; 8.457  ;
; address[4] ; display7segu1[1] ; 7.774  ;        ;        ; 8.290  ;
; address[4] ; display7segu1[2] ; 8.667  ;        ;        ; 9.248  ;
; address[4] ; display7segu1[3] ; 8.901  ; 8.886  ; 9.446  ; 9.465  ;
; address[4] ; display7segu1[4] ;        ; 8.613  ; 9.206  ;        ;
; address[4] ; display7segu1[5] ; 8.405  ; 8.363  ; 8.930  ; 8.919  ;
; address[4] ; display7segu1[6] ; 8.142  ; 8.096  ; 8.660  ; 8.646  ;
; address[5] ; display7segu1[0] ; 7.810  ; 7.795  ; 8.352  ; 8.394  ;
; address[5] ; display7segu1[1] ; 7.694  ;        ;        ; 8.219  ;
; address[5] ; display7segu1[2] ; 8.831  ; 8.825  ; 9.368  ; 9.395  ;
; address[5] ; display7segu1[3] ; 8.757  ; 8.806  ; 9.404  ; 9.365  ;
; address[5] ; display7segu1[4] ; 8.810  ;        ;        ; 9.341  ;
; address[5] ; display7segu1[5] ; 8.252  ; 8.184  ; 8.786  ; 8.823  ;
; address[5] ; display7segu1[6] ; 7.987  ; 7.957  ; 8.553  ; 8.551  ;
; address[5] ; display7segu2[0] ; 13.438 ; 13.443 ; 13.888 ; 13.924 ;
; address[5] ; display7segu2[1] ; 12.993 ; 12.965 ; 13.470 ; 13.407 ;
; address[5] ; display7segu2[2] ; 12.790 ; 13.316 ; 13.784 ; 13.184 ;
; address[5] ; display7segu2[3] ; 13.258 ; 13.277 ; 13.734 ; 13.718 ;
; address[5] ; display7segu2[4] ; 12.453 ; 13.027 ; 13.504 ; 12.873 ;
; address[5] ; display7segu2[5] ; 12.564 ; 13.106 ; 13.562 ; 12.968 ;
; address[5] ; display7segu2[6] ; 13.248 ; 13.232 ; 13.727 ; 13.676 ;
; address[5] ; display7segu3[0] ; 13.068 ; 13.085 ; 13.509 ; 13.504 ;
; address[5] ; display7segu3[1] ; 12.995 ; 12.916 ; 13.421 ; 13.342 ;
; address[5] ; display7segu3[2] ; 13.260 ; 13.285 ; 13.762 ; 13.668 ;
; address[5] ; display7segu3[3] ; 13.098 ; 13.084 ; 13.523 ; 13.543 ;
; address[5] ; display7segu3[4] ; 13.167 ; 13.178 ; 13.582 ; 13.644 ;
; address[5] ; display7segu3[5] ; 12.693 ; 12.688 ; 13.157 ; 13.097 ;
; address[5] ; display7segu3[6] ; 12.393 ; 12.351 ; 12.814 ; 12.816 ;
; address[6] ; display7segu1[0] ; 7.506  ; 7.526  ; 8.039  ; 8.068  ;
; address[6] ; display7segu1[1] ; 7.720  ; 7.684  ; 8.264  ; 8.219  ;
; address[6] ; display7segu1[2] ; 8.888  ;        ;        ; 9.440  ;
; address[6] ; display7segu1[3] ; 9.528  ; 9.512  ; 10.070 ; 10.082 ;
; address[6] ; display7segu1[4] ; 8.814  ; 8.825  ; 9.398  ; 9.345  ;
; address[6] ; display7segu1[5] ; 8.000  ;        ;        ; 8.491  ;
; address[6] ; display7segu1[6] ; 7.732  ; 7.688  ; 8.272  ; 8.219  ;
; address[6] ; display7segu2[0] ; 13.883 ; 13.888 ; 14.313 ; 14.349 ;
; address[6] ; display7segu2[1] ; 13.438 ; 13.410 ; 13.895 ; 13.832 ;
; address[6] ; display7segu2[2] ; 13.235 ; 13.761 ; 14.209 ; 13.609 ;
; address[6] ; display7segu2[3] ; 13.703 ; 13.722 ; 14.159 ; 14.143 ;
; address[6] ; display7segu2[4] ; 12.898 ; 13.472 ; 13.929 ; 13.298 ;
; address[6] ; display7segu2[5] ; 13.009 ; 13.551 ; 13.987 ; 13.393 ;
; address[6] ; display7segu2[6] ; 13.693 ; 13.677 ; 14.152 ; 14.101 ;
; address[6] ; display7segu3[0] ; 13.513 ; 13.530 ; 13.934 ; 13.929 ;
; address[6] ; display7segu3[1] ; 13.440 ; 13.361 ; 13.846 ; 13.767 ;
; address[6] ; display7segu3[2] ; 13.705 ; 13.730 ; 14.187 ; 14.093 ;
; address[6] ; display7segu3[3] ; 13.543 ; 13.529 ; 13.948 ; 13.968 ;
; address[6] ; display7segu3[4] ; 13.612 ; 13.623 ; 14.007 ; 14.069 ;
; address[6] ; display7segu3[5] ; 13.138 ; 13.133 ; 13.582 ; 13.522 ;
; address[6] ; display7segu3[6] ; 12.838 ; 12.796 ; 13.239 ; 13.241 ;
; address[7] ; display7segu1[0] ; 9.450  ; 9.438  ; 9.972  ; 10.004 ;
; address[7] ; display7segu1[1] ; 9.217  ; 9.178  ; 9.732  ; 9.726  ;
; address[7] ; display7segu1[2] ; 9.218  ;        ;        ; 9.751  ;
; address[7] ; display7segu1[3] ; 8.932  ; 8.922  ; 9.470  ; 9.451  ;
; address[7] ; display7segu1[4] ; 9.195  ;        ;        ; 9.697  ;
; address[7] ; display7segu1[5] ; 9.895  ;        ;        ; 10.440 ;
; address[7] ; display7segu1[6] ; 9.628  ; 9.593  ; 10.173 ; 10.169 ;
; address[7] ; display7segu2[0] ; 15.232 ; 15.268 ; 15.951 ; 15.956 ;
; address[7] ; display7segu2[1] ; 14.814 ; 14.751 ; 15.506 ; 15.478 ;
; address[7] ; display7segu2[2] ; 15.128 ; 14.528 ; 15.303 ; 15.829 ;
; address[7] ; display7segu2[3] ; 15.078 ; 15.062 ; 15.771 ; 15.790 ;
; address[7] ; display7segu2[4] ; 14.848 ; 14.217 ; 14.966 ; 15.540 ;
; address[7] ; display7segu2[5] ; 14.906 ; 14.312 ; 15.077 ; 15.619 ;
; address[7] ; display7segu2[6] ; 15.071 ; 15.020 ; 15.761 ; 15.745 ;
; address[7] ; display7segu3[0] ; 14.853 ; 14.848 ; 15.581 ; 15.598 ;
; address[7] ; display7segu3[1] ; 14.765 ; 14.686 ; 15.508 ; 15.429 ;
; address[7] ; display7segu3[2] ; 15.106 ; 15.012 ; 15.773 ; 15.798 ;
; address[7] ; display7segu3[3] ; 14.867 ; 14.887 ; 15.611 ; 15.597 ;
; address[7] ; display7segu3[4] ; 14.926 ; 14.988 ; 15.680 ; 15.691 ;
; address[7] ; display7segu3[5] ; 14.501 ; 14.441 ; 15.206 ; 15.201 ;
; address[7] ; display7segu3[6] ; 14.158 ; 14.160 ; 14.906 ; 14.864 ;
+------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 8.358  ;        ;        ; 8.887  ;
; address[0] ; display7segu0[1] ; 7.684  ;        ;        ; 8.168  ;
; address[0] ; display7segu0[2] ; 7.712  ;        ;        ; 8.219  ;
; address[0] ; display7segu0[3] ; 9.790  ; 9.769  ; 10.382 ; 10.393 ;
; address[0] ; display7segu0[4] ;        ; 9.331  ; 9.867  ;        ;
; address[0] ; display7segu0[5] ; 8.252  ; 8.200  ; 8.818  ; 8.757  ;
; address[0] ; display7segu0[6] ; 8.023  ; 7.989  ; 8.524  ; 8.582  ;
; address[1] ; display7segu0[0] ; 9.173  ; 9.216  ; 9.760  ; 9.754  ;
; address[1] ; display7segu0[1] ; 7.858  ;        ;        ; 8.393  ;
; address[1] ; display7segu0[2] ; 7.884  ; 7.870  ; 8.420  ; 8.438  ;
; address[1] ; display7segu0[3] ; 9.979  ; 10.015 ; 10.657 ; 10.596 ;
; address[1] ; display7segu0[4] ; 9.111  ;        ;        ; 9.747  ;
; address[1] ; display7segu0[5] ; 8.433  ; 8.410  ; 8.981  ; 8.885  ;
; address[1] ; display7segu0[6] ; 7.773  ; 7.764  ; 8.276  ; 8.304  ;
; address[2] ; display7segu0[0] ; 8.494  ; 8.543  ; 9.089  ; 9.082  ;
; address[2] ; display7segu0[1] ; 7.775  ; 7.768  ; 8.374  ; 8.359  ;
; address[2] ; display7segu0[2] ; 7.845  ;        ;        ; 8.438  ;
; address[2] ; display7segu0[3] ; 8.828  ; 8.854  ; 9.355  ; 9.294  ;
; address[2] ; display7segu0[4] ; 9.087  ; 9.112  ; 9.670  ; 9.686  ;
; address[2] ; display7segu0[5] ; 8.018  ;        ;        ; 8.543  ;
; address[2] ; display7segu0[6] ; 7.731  ; 7.733  ; 8.253  ; 8.246  ;
; address[3] ; display7segu0[0] ; 9.705  ; 9.725  ; 10.226 ; 10.255 ;
; address[3] ; display7segu0[1] ; 8.617  ; 8.611  ; 9.152  ; 9.134  ;
; address[3] ; display7segu0[2] ; 8.682  ;        ;        ; 9.199  ;
; address[3] ; display7segu0[3] ; 8.292  ; 8.275  ; 8.716  ; 8.690  ;
; address[3] ; display7segu0[4] ; 8.503  ;        ;        ; 8.960  ;
; address[3] ; display7segu0[5] ; 9.303  ;        ;        ; 9.781  ;
; address[3] ; display7segu0[6] ; 8.542  ; 8.542  ; 9.024  ; 9.054  ;
; address[4] ; display7segu1[0] ; 7.700  ;        ;        ; 8.229  ;
; address[4] ; display7segu1[1] ; 7.503  ;        ;        ; 8.028  ;
; address[4] ; display7segu1[2] ; 8.374  ;        ;        ; 8.925  ;
; address[4] ; display7segu1[3] ; 8.646  ; 8.631  ; 9.177  ; 9.194  ;
; address[4] ; display7segu1[4] ;        ; 8.367  ; 8.947  ;        ;
; address[4] ; display7segu1[5] ; 8.171  ; 8.130  ; 8.682  ; 8.670  ;
; address[4] ; display7segu1[6] ; 7.919  ; 7.873  ; 8.424  ; 8.408  ;
; address[5] ; display7segu1[0] ; 7.527  ; 7.572  ; 8.094  ; 8.090  ;
; address[5] ; display7segu1[1] ; 7.422  ;        ;        ; 7.956  ;
; address[5] ; display7segu1[2] ; 8.580  ; 8.572  ; 9.103  ; 9.126  ;
; address[5] ; display7segu1[3] ; 8.481  ; 8.523  ; 9.094  ; 9.039  ;
; address[5] ; display7segu1[4] ; 8.556  ;        ;        ; 9.072  ;
; address[5] ; display7segu1[5] ; 7.984  ; 7.956  ; 8.544  ; 8.497  ;
; address[5] ; display7segu1[6] ; 7.757  ; 7.701  ; 8.286  ; 8.290  ;
; address[5] ; display7segu2[0] ; 12.406 ; 9.069  ; 9.545  ; 12.839 ;
; address[5] ; display7segu2[1] ; 12.007 ; 8.564  ; 9.102  ; 12.373 ;
; address[5] ; display7segu2[2] ; 12.318 ; 8.876  ; 9.400  ; 12.683 ;
; address[5] ; display7segu2[3] ; 8.932  ; 8.861  ; 9.351  ; 9.433  ;
; address[5] ; display7segu2[4] ; 8.632  ; 12.011 ; 12.434 ; 9.135  ;
; address[5] ; display7segu2[5] ; 8.719  ; 8.749  ; 9.235  ; 9.215  ;
; address[5] ; display7segu2[6] ; 8.923  ; 8.856  ; 9.406  ; 9.394  ;
; address[5] ; display7segu3[0] ; 10.320 ; 10.312 ; 10.842 ; 10.867 ;
; address[5] ; display7segu3[1] ; 10.234 ; 10.193 ; 10.786 ; 10.714 ;
; address[5] ; display7segu3[2] ; 12.807 ; 10.537 ; 11.111 ; 13.197 ;
; address[5] ; display7segu3[3] ; 10.335 ; 10.355 ; 10.887 ; 10.877 ;
; address[5] ; display7segu3[4] ; 12.661 ; 10.442 ; 10.948 ; 13.086 ;
; address[5] ; display7segu3[5] ; 12.260 ; 9.966  ; 10.535 ; 12.644 ;
; address[5] ; display7segu3[6] ; 9.650  ; 9.645  ; 10.202 ; 10.167 ;
; address[6] ; display7segu1[0] ; 7.305  ; 7.327  ; 7.825  ; 7.856  ;
; address[6] ; display7segu1[1] ; 7.513  ; 7.476  ; 8.043  ; 7.997  ;
; address[6] ; display7segu1[2] ; 8.587  ;        ;        ; 9.110  ;
; address[6] ; display7segu1[3] ; 9.200  ; 9.232  ; 9.776  ; 9.721  ;
; address[6] ; display7segu1[4] ; 8.549  ; 8.571  ; 9.131  ; 9.057  ;
; address[6] ; display7segu1[5] ; 7.783  ;        ;        ; 8.260  ;
; address[6] ; display7segu1[6] ; 7.525  ; 7.480  ; 8.051  ; 7.997  ;
; address[6] ; display7segu2[0] ; 12.857 ; 9.233  ; 9.717  ; 13.279 ;
; address[6] ; display7segu2[1] ; 12.458 ; 8.728  ; 9.274  ; 12.813 ;
; address[6] ; display7segu2[2] ; 12.769 ; 9.040  ; 9.572  ; 13.123 ;
; address[6] ; display7segu2[3] ; 9.096  ; 9.025  ; 9.523  ; 9.605  ;
; address[6] ; display7segu2[4] ; 8.796  ; 12.462 ; 12.874 ; 9.307  ;
; address[6] ; display7segu2[5] ; 8.883  ; 8.913  ; 9.407  ; 9.387  ;
; address[6] ; display7segu2[6] ; 9.087  ; 9.020  ; 9.578  ; 9.566  ;
; address[6] ; display7segu3[0] ; 10.771 ; 10.763 ; 11.282 ; 11.307 ;
; address[6] ; display7segu3[1] ; 10.685 ; 10.644 ; 11.226 ; 11.154 ;
; address[6] ; display7segu3[2] ; 13.258 ; 10.988 ; 11.551 ; 13.637 ;
; address[6] ; display7segu3[3] ; 10.786 ; 10.806 ; 11.327 ; 11.317 ;
; address[6] ; display7segu3[4] ; 13.112 ; 10.893 ; 11.388 ; 13.526 ;
; address[6] ; display7segu3[5] ; 12.711 ; 10.417 ; 10.975 ; 13.084 ;
; address[6] ; display7segu3[6] ; 10.101 ; 10.096 ; 10.642 ; 10.607 ;
; address[7] ; display7segu1[0] ; 9.098  ; 9.149  ; 9.651  ; 9.646  ;
; address[7] ; display7segu1[1] ; 8.949  ; 8.910  ; 9.451  ; 9.443  ;
; address[7] ; display7segu1[2] ; 8.952  ;        ;        ; 9.468  ;
; address[7] ; display7segu1[3] ; 8.676  ; 8.665  ; 9.201  ; 9.181  ;
; address[7] ; display7segu1[4] ; 8.929  ;        ;        ; 9.415  ;
; address[7] ; display7segu1[5] ; 9.553  ;        ;        ; 10.054 ;
; address[7] ; display7segu1[6] ; 9.296  ; 9.309  ; 9.875  ; 9.786  ;
; address[7] ; display7segu2[0] ; 9.806  ; 9.850  ; 10.307 ; 10.342 ;
; address[7] ; display7segu2[1] ; 9.657  ; 9.351  ; 9.906  ; 10.093 ;
; address[7] ; display7segu2[2] ; 9.718  ; 9.688  ; 10.207 ; 10.186 ;
; address[7] ; display7segu2[3] ; 9.671  ; 9.649  ; 10.157 ; 10.144 ;
; address[7] ; display7segu2[4] ; 9.683  ; 9.411  ; 9.937  ; 10.153 ;
; address[7] ; display7segu2[5] ; 9.501  ; 9.480  ; 9.991  ; 9.979  ;
; address[7] ; display7segu2[6] ; 9.663  ; 9.608  ; 10.151 ; 10.105 ;
; address[7] ; display7segu3[0] ; 9.229  ; 9.259  ; 9.724  ; 9.745  ;
; address[7] ; display7segu3[1] ; 9.173  ; 9.094  ; 9.660  ; 9.590  ;
; address[7] ; display7segu3[2] ; 9.722  ; 9.443  ; 9.989  ; 10.147 ;
; address[7] ; display7segu3[3] ; 9.273  ; 9.256  ; 9.760  ; 9.752  ;
; address[7] ; display7segu3[4] ; 9.338  ; 9.346  ; 9.824  ; 9.841  ;
; address[7] ; display7segu3[5] ; 9.175  ; 8.875  ; 9.415  ; 9.594  ;
; address[7] ; display7segu3[6] ; 8.595  ; 8.553  ; 9.085  ; 9.052  ;
+------------+------------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 199.96 MHz ; 199.96 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.001 ; -30.600           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.592 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.001 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.251      ;
; -3.918 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.187      ;
; -3.896 ; memory:U1|rw_96x8_sync:U2|RW~212  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.143      ;
; -3.866 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.109      ;
; -3.856 ; memory:U1|rw_96x8_sync:U2|RW~869  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.099      ;
; -3.837 ; memory:U1|rw_96x8_sync:U2|RW~313  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.245      ; 5.077      ;
; -3.836 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.078      ;
; -3.834 ; memory:U1|rw_96x8_sync:U2|RW~1703 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.092      ;
; -3.829 ; memory:U1|rw_96x8_sync:U2|RW~1554 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.241      ; 5.065      ;
; -3.821 ; memory:U1|rw_96x8_sync:U2|RW~1137 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.078      ;
; -3.801 ; memory:U1|rw_96x8_sync:U2|RW~953  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.054      ;
; -3.800 ; memory:U1|rw_96x8_sync:U2|RW~898  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.229      ; 5.024      ;
; -3.766 ; memory:U1|rw_96x8_sync:U2|RW~1626 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.010      ;
; -3.765 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.234      ; 4.994      ;
; -3.764 ; memory:U1|rw_96x8_sync:U2|RW~1378 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.008      ;
; -3.762 ; memory:U1|rw_96x8_sync:U2|RW~1598 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.009      ;
; -3.761 ; memory:U1|rw_96x8_sync:U2|RW~120  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.021      ;
; -3.755 ; memory:U1|rw_96x8_sync:U2|RW~1402 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.236      ; 4.986      ;
; -3.752 ; memory:U1|rw_96x8_sync:U2|RW~769  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.996      ;
; -3.751 ; memory:U1|rw_96x8_sync:U2|RW~378  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.236      ; 4.982      ;
; -3.750 ; memory:U1|rw_96x8_sync:U2|RW~137  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.011      ;
; -3.744 ; memory:U1|rw_96x8_sync:U2|RW~386  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.987      ;
; -3.735 ; memory:U1|rw_96x8_sync:U2|RW~1658 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.226      ; 4.956      ;
; -3.735 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.236      ; 4.966      ;
; -3.734 ; memory:U1|rw_96x8_sync:U2|RW~705  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.971      ;
; -3.725 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.957      ;
; -3.721 ; memory:U1|rw_96x8_sync:U2|RW~424  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.971      ;
; -3.720 ; memory:U1|rw_96x8_sync:U2|RW~354  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.964      ;
; -3.708 ; memory:U1|rw_96x8_sync:U2|RW~1930 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.954      ;
; -3.706 ; memory:U1|rw_96x8_sync:U2|RW~1849 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.245      ; 4.946      ;
; -3.699 ; memory:U1|rw_96x8_sync:U2|RW~949  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.938      ;
; -3.698 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.952      ;
; -3.695 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.939      ;
; -3.688 ; memory:U1|rw_96x8_sync:U2|RW~825  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.929      ;
; -3.688 ; memory:U1|rw_96x8_sync:U2|RW~808  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.939      ;
; -3.680 ; memory:U1|rw_96x8_sync:U2|RW~988  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.944      ;
; -3.678 ; memory:U1|rw_96x8_sync:U2|RW~1830 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.921      ;
; -3.677 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.909      ;
; -3.675 ; memory:U1|rw_96x8_sync:U2|RW~1640 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.940      ;
; -3.674 ; memory:U1|rw_96x8_sync:U2|RW~1438 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.932      ;
; -3.670 ; memory:U1|rw_96x8_sync:U2|RW~1641 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.912      ;
; -3.669 ; memory:U1|rw_96x8_sync:U2|RW~874  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.901      ;
; -3.667 ; memory:U1|rw_96x8_sync:U2|RW~482  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.927      ;
; -3.666 ; memory:U1|rw_96x8_sync:U2|RW~152  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.916      ;
; -3.663 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.917      ;
; -3.662 ; memory:U1|rw_96x8_sync:U2|RW~230  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.922      ;
; -3.660 ; memory:U1|rw_96x8_sync:U2|RW~1191 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.918      ;
; -3.660 ; memory:U1|rw_96x8_sync:U2|RW~1958 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.932      ;
; -3.656 ; memory:U1|rw_96x8_sync:U2|RW~321  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.914      ;
; -3.641 ; memory:U1|rw_96x8_sync:U2|RW~1591 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.915      ;
; -3.641 ; memory:U1|rw_96x8_sync:U2|RW~257  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.901      ;
; -3.638 ; memory:U1|rw_96x8_sync:U2|RW~733  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.872      ;
; -3.630 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.881      ;
; -3.624 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.882      ;
; -3.619 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.879      ;
; -3.618 ; memory:U1|rw_96x8_sync:U2|RW~1711 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.879      ;
; -3.612 ; memory:U1|rw_96x8_sync:U2|RW~217  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.870      ;
; -3.610 ; memory:U1|rw_96x8_sync:U2|RW~162  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.871      ;
; -3.609 ; memory:U1|rw_96x8_sync:U2|RW~1722 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.839      ;
; -3.608 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.236      ; 4.839      ;
; -3.603 ; memory:U1|rw_96x8_sync:U2|RW~576  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.865      ;
; -3.599 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.842      ;
; -3.596 ; memory:U1|rw_96x8_sync:U2|RW~855  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.871      ;
; -3.588 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.842      ;
; -3.588 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.830      ;
; -3.583 ; memory:U1|rw_96x8_sync:U2|RW~693  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.824      ;
; -3.577 ; memory:U1|rw_96x8_sync:U2|RW~228  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.828      ;
; -3.573 ; memory:U1|rw_96x8_sync:U2|RW~1630 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.829      ;
; -3.571 ; memory:U1|rw_96x8_sync:U2|RW~572  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.828      ;
; -3.564 ; memory:U1|rw_96x8_sync:U2|RW~1847 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.822      ;
; -3.559 ; memory:U1|rw_96x8_sync:U2|RW~871  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.818      ;
; -3.554 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.803      ;
; -3.550 ; memory:U1|rw_96x8_sync:U2|RW~1793 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.794      ;
; -3.548 ; memory:U1|rw_96x8_sync:U2|RW~1683 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.789      ;
; -3.546 ; memory:U1|rw_96x8_sync:U2|RW~1977 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.245      ; 4.786      ;
; -3.543 ; memory:U1|rw_96x8_sync:U2|RW~114  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.779      ;
; -3.543 ; memory:U1|rw_96x8_sync:U2|RW~1140 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.788      ;
; -3.538 ; memory:U1|rw_96x8_sync:U2|RW~1735 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.814      ;
; -3.536 ; memory:U1|rw_96x8_sync:U2|RW~1628 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.783      ;
; -3.536 ; memory:U1|rw_96x8_sync:U2|RW~1559 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.793      ;
; -3.536 ; memory:U1|rw_96x8_sync:U2|RW~1609 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.794      ;
; -3.531 ; memory:U1|rw_96x8_sync:U2|RW~1870 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.803      ;
; -3.528 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.801      ;
; -3.526 ; memory:U1|rw_96x8_sync:U2|RW~552  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.778      ;
; -3.526 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.771      ;
; -3.522 ; memory:U1|rw_96x8_sync:U2|RW~466  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.226      ; 4.743      ;
; -3.521 ; memory:U1|rw_96x8_sync:U2|RW~663  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.786      ;
; -3.516 ; memory:U1|rw_96x8_sync:U2|RW~1404 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.776      ;
; -3.509 ; memory:U1|rw_96x8_sync:U2|RW~299  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.767      ;
; -3.509 ; memory:U1|rw_96x8_sync:U2|RW~1502 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.770      ;
; -3.502 ; memory:U1|rw_96x8_sync:U2|RW~418  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.744      ;
; -3.501 ; memory:U1|rw_96x8_sync:U2|RW~1465 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.748      ;
; -3.501 ; memory:U1|rw_96x8_sync:U2|RW~609  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.748      ;
; -3.498 ; memory:U1|rw_96x8_sync:U2|RW~1686 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.739      ;
; -3.495 ; memory:U1|rw_96x8_sync:U2|RW~1838 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.750      ;
; -3.493 ; memory:U1|rw_96x8_sync:U2|RW~588  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.739      ;
; -3.489 ; memory:U1|rw_96x8_sync:U2|RW~404  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.733      ;
; -3.486 ; memory:U1|rw_96x8_sync:U2|RW~1256 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.743      ;
; -3.485 ; memory:U1|rw_96x8_sync:U2|RW~1128 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.736      ;
; -3.485 ; memory:U1|rw_96x8_sync:U2|RW~276  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.729      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.592 ; memory:U1|rw_96x8_sync:U2|RW~1573 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.118      ;
; 1.607 ; memory:U1|rw_96x8_sync:U2|RW~1613 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.132      ;
; 1.608 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.827      ;
; 1.675 ; memory:U1|rw_96x8_sync:U2|RW~972  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.219      ;
; 1.688 ; memory:U1|rw_96x8_sync:U2|RW~1040 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.223      ;
; 1.700 ; memory:U1|rw_96x8_sync:U2|RW~1548 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.108      ; 1.952      ;
; 1.716 ; memory:U1|rw_96x8_sync:U2|RW~2056 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.251      ;
; 1.724 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.259      ;
; 1.751 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.297      ;
; 1.754 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.270      ;
; 1.759 ; memory:U1|rw_96x8_sync:U2|RW~1987 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.294      ;
; 1.772 ; memory:U1|rw_96x8_sync:U2|RW~1480 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.309      ;
; 1.786 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.322      ;
; 1.796 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.331      ;
; 1.796 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.325      ;
; 1.816 ; memory:U1|rw_96x8_sync:U2|RW~959  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.364      ;
; 1.820 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.370      ; 2.334      ;
; 1.835 ; memory:U1|rw_96x8_sync:U2|RW~1253 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.365      ;
; 1.844 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.373      ;
; 1.849 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.065      ;
; 1.851 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.389      ;
; 1.854 ; memory:U1|rw_96x8_sync:U2|RW~729  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.390      ;
; 1.862 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.395      ;
; 1.879 ; memory:U1|rw_96x8_sync:U2|RW~1995 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.414      ;
; 1.880 ; memory:U1|rw_96x8_sync:U2|RW~911  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.418      ;
; 1.885 ; memory:U1|rw_96x8_sync:U2|RW~1976 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.423      ;
; 1.891 ; memory:U1|rw_96x8_sync:U2|RW~938  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.370      ; 2.405      ;
; 1.895 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.424      ;
; 1.899 ; memory:U1|rw_96x8_sync:U2|RW~1427 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.442      ;
; 1.908 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.433      ;
; 1.928 ; memory:U1|rw_96x8_sync:U2|RW~1039 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.470      ;
; 1.931 ; memory:U1|rw_96x8_sync:U2|RW~2020 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.463      ;
; 1.934 ; memory:U1|rw_96x8_sync:U2|RW~1719 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.477      ;
; 1.938 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.467      ;
; 1.950 ; memory:U1|rw_96x8_sync:U2|RW~1517 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.480      ;
; 1.951 ; memory:U1|rw_96x8_sync:U2|RW~943  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.508      ;
; 1.955 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.484      ;
; 1.955 ; memory:U1|rw_96x8_sync:U2|RW~414  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.484      ;
; 1.960 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.516      ;
; 1.962 ; memory:U1|rw_96x8_sync:U2|RW~1796 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.492      ;
; 1.972 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.202      ;
; 1.975 ; memory:U1|rw_96x8_sync:U2|RW~2060 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.504      ;
; 1.978 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.503      ;
; 1.980 ; memory:U1|rw_96x8_sync:U2|RW~1873 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.508      ;
; 1.985 ; memory:U1|rw_96x8_sync:U2|RW~489  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.514      ;
; 1.989 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.537      ;
; 1.991 ; memory:U1|rw_96x8_sync:U2|RW~962  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.370      ; 2.505      ;
; 1.991 ; memory:U1|rw_96x8_sync:U2|RW~682  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.370      ; 2.505      ;
; 1.991 ; memory:U1|rw_96x8_sync:U2|RW~1694 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.520      ;
; 1.999 ; memory:U1|rw_96x8_sync:U2|RW~1933 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.527      ;
; 2.002 ; memory:U1|rw_96x8_sync:U2|RW~430  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.545      ;
; 2.011 ; memory:U1|rw_96x8_sync:U2|RW~1085 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.536      ;
; 2.019 ; memory:U1|rw_96x8_sync:U2|RW~1773 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.545      ;
; 2.024 ; memory:U1|rw_96x8_sync:U2|RW~260  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.570      ;
; 2.029 ; memory:U1|rw_96x8_sync:U2|RW~772  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.552      ;
; 2.032 ; memory:U1|rw_96x8_sync:U2|RW~1501 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.562      ;
; 2.036 ; memory:U1|rw_96x8_sync:U2|RW~460  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.561      ;
; 2.044 ; memory:U1|rw_96x8_sync:U2|RW~999  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.581      ;
; 2.045 ; memory:U1|rw_96x8_sync:U2|RW~783  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.583      ;
; 2.050 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.598      ;
; 2.050 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.604      ;
; 2.051 ; memory:U1|rw_96x8_sync:U2|RW~2061 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.578      ;
; 2.052 ; memory:U1|rw_96x8_sync:U2|RW~1687 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.595      ;
; 2.053 ; memory:U1|rw_96x8_sync:U2|RW~554  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.583      ;
; 2.064 ; memory:U1|rw_96x8_sync:U2|RW~1889 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.608      ;
; 2.066 ; memory:U1|rw_96x8_sync:U2|RW~546  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.370      ; 2.580      ;
; 2.066 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.593      ;
; 2.067 ; memory:U1|rw_96x8_sync:U2|RW~1629 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.593      ;
; 2.068 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.601      ;
; 2.073 ; memory:U1|rw_96x8_sync:U2|RW~1636 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.605      ;
; 2.082 ; memory:U1|rw_96x8_sync:U2|RW~1355 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.610      ;
; 2.082 ; memory:U1|rw_96x8_sync:U2|RW~1578 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.613      ;
; 2.088 ; memory:U1|rw_96x8_sync:U2|RW~1664 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.615      ;
; 2.088 ; memory:U1|rw_96x8_sync:U2|RW~1748 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.611      ;
; 2.093 ; memory:U1|rw_96x8_sync:U2|RW~1109 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.619      ;
; 2.094 ; memory:U1|rw_96x8_sync:U2|RW~1651 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.637      ;
; 2.096 ; memory:U1|rw_96x8_sync:U2|RW~1261 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.624      ;
; 2.099 ; memory:U1|rw_96x8_sync:U2|RW~504  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.641      ;
; 2.100 ; memory:U1|rw_96x8_sync:U2|RW~192  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.649      ;
; 2.103 ; memory:U1|rw_96x8_sync:U2|RW~1307 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.634      ;
; 2.103 ; memory:U1|rw_96x8_sync:U2|RW~903  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.641      ;
; 2.105 ; memory:U1|rw_96x8_sync:U2|RW~607  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.638      ;
; 2.106 ; memory:U1|rw_96x8_sync:U2|RW~876  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.638      ;
; 2.107 ; memory:U1|rw_96x8_sync:U2|RW~318  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.641      ;
; 2.107 ; memory:U1|rw_96x8_sync:U2|RW~623  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.654      ;
; 2.109 ; memory:U1|rw_96x8_sync:U2|RW~2052 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.639      ;
; 2.112 ; memory:U1|rw_96x8_sync:U2|RW~1763 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.643      ;
; 2.113 ; memory:U1|rw_96x8_sync:U2|RW~831  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.661      ;
; 2.115 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.652      ;
; 2.116 ; memory:U1|rw_96x8_sync:U2|RW~1430 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.659      ;
; 2.116 ; memory:U1|rw_96x8_sync:U2|RW~1752 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.644      ;
; 2.120 ; memory:U1|rw_96x8_sync:U2|RW~350  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.650      ;
; 2.123 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.684      ;
; 2.129 ; memory:U1|rw_96x8_sync:U2|RW~775  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.665      ;
; 2.131 ; memory:U1|rw_96x8_sync:U2|RW~1604 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.663      ;
; 2.131 ; memory:U1|rw_96x8_sync:U2|RW~248  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.663      ;
; 2.132 ; memory:U1|rw_96x8_sync:U2|RW~1179 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.661      ;
; 2.132 ; memory:U1|rw_96x8_sync:U2|RW~1045 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.658      ;
; 2.142 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.669      ;
; 2.142 ; memory:U1|rw_96x8_sync:U2|RW~1779 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.685      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 10.208 ; 10.568 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 8.026  ; 8.603  ; Rise       ; clock           ;
;  address[1]  ; clock      ; 7.661  ; 8.090  ; Rise       ; clock           ;
;  address[2]  ; clock      ; 7.844  ; 8.348  ; Rise       ; clock           ;
;  address[3]  ; clock      ; 7.797  ; 8.228  ; Rise       ; clock           ;
;  address[4]  ; clock      ; 8.662  ; 9.152  ; Rise       ; clock           ;
;  address[5]  ; clock      ; 8.360  ; 8.880  ; Rise       ; clock           ;
;  address[6]  ; clock      ; 8.783  ; 9.263  ; Rise       ; clock           ;
;  address[7]  ; clock      ; 10.208 ; 10.568 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 3.880  ; 4.421  ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 2.806  ; 3.231  ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.265  ; 3.714  ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.880  ; 4.421  ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.362  ; 3.863  ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 3.825  ; 4.267  ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.175  ; 3.623  ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.430  ; 3.832  ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.374  ; 3.807  ; Rise       ; clock           ;
; write_memory ; clock      ; 6.439  ; 6.901  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -0.777 ; -1.168 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.463 ; -1.899 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.472 ; -1.919 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.205 ; -1.601 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.777 ; -1.168 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.745 ; -2.173 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -1.189 ; -1.635 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.646 ; -2.056 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.584 ; -1.949 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.755 ; -1.085 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.779 ; -1.128 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.755 ; -1.085 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.779 ; -1.122 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.770 ; -1.123 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -1.080 ; -1.409 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.785 ; -1.122 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -1.026 ; -1.406 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.778 ; -1.112 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.653 ; -2.019 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 9.168 ; 9.305 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 9.149 ; 9.305 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 8.848 ; 8.812 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.133 ; 9.139 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 9.168 ; 9.096 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 8.885 ; 8.757 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 8.965 ; 8.934 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 9.164 ; 9.081 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.013 ; 8.981 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 8.671 ; 8.801 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 8.698 ; 8.638 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 9.013 ; 8.981 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 8.792 ; 8.798 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 8.915 ; 8.836 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 8.478 ; 8.364 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 8.140 ; 8.126 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 5.369 ; 5.306 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 5.153 ; 5.076 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 4.952 ; 4.911 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.369 ; 5.306 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 4.959 ; 4.907 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.165 ; 5.113 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.150 ; 5.080 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.174 ; 5.105 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 4.921 ; 4.874 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 6.028 ; 5.994 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.146 ; 5.079 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.130 ; 5.066 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 6.028 ; 5.994 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.383 ; 5.320 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 4.925 ; 4.878 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.431 ; 5.361 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.169 ; 5.118 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 4.939 ; 4.890 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 6.290 ; 6.227 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 6.596 ; 6.694 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 6.290 ; 6.227 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 6.565 ; 6.507 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 6.519 ; 6.464 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 6.319 ; 6.260 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 6.368 ; 6.295 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 6.517 ; 6.451 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 6.434 ; 6.382 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 6.960 ; 7.051 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 6.966 ; 6.867 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 7.270 ; 7.191 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 7.058 ; 7.021 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 7.119 ; 7.068 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 6.740 ; 6.670 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 6.434 ; 6.382 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 4.830 ; 4.782 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 5.053 ; 4.977 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 4.860 ; 4.819 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.260 ; 5.197 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 4.866 ; 4.815 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.065 ; 5.013 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.051 ; 4.981 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.074 ; 5.005 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 4.830 ; 4.782 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 4.833 ; 4.787 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.047 ; 4.980 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.030 ; 4.967 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.893 ; 5.858 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.274 ; 5.211 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 4.833 ; 4.787 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.320 ; 5.251 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.069 ; 5.017 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 4.847 ; 4.799 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 7.888  ;        ;        ; 8.441  ;
; address[0] ; display7segu0[1] ; 7.340  ;        ;        ; 7.687  ;
; address[0] ; display7segu0[2] ; 7.365  ;        ;        ; 7.734  ;
; address[0] ; display7segu0[3] ; 9.360  ; 9.248  ; 9.877  ; 9.795  ;
; address[0] ; display7segu0[4] ;        ; 8.805  ; 9.344  ;        ;
; address[0] ; display7segu0[5] ; 7.882  ; 7.770  ; 8.348  ; 8.228  ;
; address[0] ; display7segu0[6] ; 7.657  ; 7.584  ; 8.078  ; 8.092  ;
; address[1] ; display7segu0[0] ; 8.726  ; 8.812  ; 9.202  ; 9.319  ;
; address[1] ; display7segu0[1] ; 7.502  ;        ;        ; 7.875  ;
; address[1] ; display7segu0[2] ; 7.523  ; 7.452  ; 7.958  ; 7.917  ;
; address[1] ; display7segu0[3] ; 9.549  ; 9.496  ; 10.138 ; 10.007 ;
; address[1] ; display7segu0[4] ; 8.703  ;        ;        ; 9.135  ;
; address[1] ; display7segu0[5] ; 8.082  ; 7.960  ; 8.494  ; 8.424  ;
; address[1] ; display7segu0[6] ; 7.424  ; 7.425  ; 7.915  ; 7.851  ;
; address[2] ; display7segu0[0] ; 8.080  ; 8.170  ; 8.544  ; 8.654  ;
; address[2] ; display7segu0[1] ; 7.457  ; 7.384  ; 7.962  ; 7.907  ;
; address[2] ; display7segu0[2] ; 7.486  ;        ;        ; 7.947  ;
; address[2] ; display7segu0[3] ; 8.473  ; 8.364  ; 8.868  ; 8.781  ;
; address[2] ; display7segu0[4] ; 8.685  ; 8.612  ; 9.167  ; 9.086  ;
; address[2] ; display7segu0[5] ; 7.683  ;        ;        ; 8.104  ;
; address[2] ; display7segu0[6] ; 7.385  ; 7.344  ; 7.826  ; 7.777  ;
; address[3] ; display7segu0[0] ; 9.166  ; 9.278  ; 9.581  ; 9.701  ;
; address[3] ; display7segu0[1] ; 8.261  ; 8.155  ; 8.645  ; 8.624  ;
; address[3] ; display7segu0[2] ; 8.293  ;        ;        ; 8.660  ;
; address[3] ; display7segu0[3] ; 7.917  ; 7.809  ; 8.291  ; 8.175  ;
; address[3] ; display7segu0[4] ; 8.143  ;        ;        ; 8.464  ;
; address[3] ; display7segu0[5] ; 8.875  ;        ;        ; 9.184  ;
; address[3] ; display7segu0[6] ; 8.149  ; 8.104  ; 8.540  ; 8.526  ;
; address[4] ; display7segu1[0] ; 7.310  ;        ;        ; 7.791  ;
; address[4] ; display7segu1[1] ; 7.223  ;        ;        ; 7.594  ;
; address[4] ; display7segu1[2] ; 8.040  ;        ;        ; 8.448  ;
; address[4] ; display7segu1[3] ; 8.246  ; 8.187  ; 8.691  ; 8.662  ;
; address[4] ; display7segu1[4] ;        ; 7.923  ; 8.471  ;        ;
; address[4] ; display7segu1[5] ; 7.795  ; 7.688  ; 8.223  ; 8.145  ;
; address[4] ; display7segu1[6] ; 7.558  ; 7.453  ; 7.981  ; 7.906  ;
; address[5] ; display7segu1[0] ; 7.210  ; 7.235  ; 7.641  ; 7.713  ;
; address[5] ; display7segu1[1] ; 7.144  ;        ;        ; 7.530  ;
; address[5] ; display7segu1[2] ; 8.181  ; 8.115  ; 8.632  ; 8.595  ;
; address[5] ; display7segu1[3] ; 8.113  ; 8.113  ; 8.647  ; 8.569  ;
; address[5] ; display7segu1[4] ; 8.162  ;        ;        ; 8.535  ;
; address[5] ; display7segu1[5] ; 7.651  ; 7.526  ; 8.077  ; 8.040  ;
; address[5] ; display7segu1[6] ; 7.413  ; 7.329  ; 7.867  ; 7.801  ;
; address[5] ; display7segu2[0] ; 12.276 ; 12.350 ; 12.709 ; 12.811 ;
; address[5] ; display7segu2[1] ; 11.932 ; 11.859 ; 12.389 ; 12.285 ;
; address[5] ; display7segu2[2] ; 11.735 ; 12.188 ; 12.681 ; 12.091 ;
; address[5] ; display7segu2[3] ; 12.175 ; 12.146 ; 12.633 ; 12.573 ;
; address[5] ; display7segu2[4] ; 11.432 ; 11.893 ; 12.421 ; 11.778 ;
; address[5] ; display7segu2[5] ; 11.530 ; 11.973 ; 12.479 ; 11.871 ;
; address[5] ; display7segu2[6] ; 12.169 ; 12.129 ; 12.630 ; 12.559 ;
; address[5] ; display7segu3[0] ; 11.915 ; 12.000 ; 12.347 ; 12.418 ;
; address[5] ; display7segu3[1] ; 11.910 ; 11.801 ; 12.329 ; 12.228 ;
; address[5] ; display7segu3[2] ; 12.159 ; 12.132 ; 12.645 ; 12.517 ;
; address[5] ; display7segu3[3] ; 12.006 ; 11.962 ; 12.423 ; 12.412 ;
; address[5] ; display7segu3[4] ; 12.070 ; 12.012 ; 12.487 ; 12.460 ;
; address[5] ; display7segu3[5] ; 11.635 ; 11.586 ; 12.094 ; 11.986 ;
; address[5] ; display7segu3[6] ; 11.357 ; 11.295 ; 11.774 ; 11.749 ;
; address[6] ; display7segu1[0] ; 6.937  ; 6.993  ; 7.375  ; 7.439  ;
; address[6] ; display7segu1[1] ; 7.170  ; 7.099  ; 7.613  ; 7.534  ;
; address[6] ; display7segu1[2] ; 8.239  ;        ;        ; 8.625  ;
; address[6] ; display7segu1[3] ; 8.830  ; 8.774  ; 9.243  ; 9.209  ;
; address[6] ; display7segu1[4] ; 8.172  ; 8.115  ; 8.647  ; 8.528  ;
; address[6] ; display7segu1[5] ; 7.428  ;        ;        ; 7.758  ;
; address[6] ; display7segu1[6] ; 7.187  ; 7.084  ; 7.629  ; 7.518  ;
; address[6] ; display7segu2[0] ; 12.699 ; 12.773 ; 13.092 ; 13.194 ;
; address[6] ; display7segu2[1] ; 12.355 ; 12.282 ; 12.772 ; 12.668 ;
; address[6] ; display7segu2[2] ; 12.158 ; 12.611 ; 13.064 ; 12.474 ;
; address[6] ; display7segu2[3] ; 12.598 ; 12.569 ; 13.016 ; 12.956 ;
; address[6] ; display7segu2[4] ; 11.855 ; 12.316 ; 12.804 ; 12.161 ;
; address[6] ; display7segu2[5] ; 11.953 ; 12.396 ; 12.862 ; 12.254 ;
; address[6] ; display7segu2[6] ; 12.592 ; 12.552 ; 13.013 ; 12.942 ;
; address[6] ; display7segu3[0] ; 12.338 ; 12.423 ; 12.730 ; 12.801 ;
; address[6] ; display7segu3[1] ; 12.333 ; 12.224 ; 12.712 ; 12.611 ;
; address[6] ; display7segu3[2] ; 12.582 ; 12.555 ; 13.028 ; 12.900 ;
; address[6] ; display7segu3[3] ; 12.429 ; 12.385 ; 12.806 ; 12.795 ;
; address[6] ; display7segu3[4] ; 12.493 ; 12.435 ; 12.870 ; 12.843 ;
; address[6] ; display7segu3[5] ; 12.058 ; 12.009 ; 12.477 ; 12.369 ;
; address[6] ; display7segu3[6] ; 11.780 ; 11.718 ; 12.157 ; 12.132 ;
; address[7] ; display7segu1[0] ; 8.721  ; 8.750  ; 9.096  ; 9.161  ;
; address[7] ; display7segu1[1] ; 8.548  ; 8.475  ; 8.920  ; 8.876  ;
; address[7] ; display7segu1[2] ; 8.544  ;        ;        ; 8.915  ;
; address[7] ; display7segu1[3] ; 8.289  ; 8.234  ; 8.730  ; 8.667  ;
; address[7] ; display7segu1[4] ; 8.523  ;        ;        ; 8.856  ;
; address[7] ; display7segu1[5] ; 9.166  ;        ;        ; 9.494  ;
; address[7] ; display7segu1[6] ; 8.925  ; 8.839  ; 9.321  ; 9.255  ;
; address[7] ; display7segu2[0] ; 14.037 ; 14.139 ; 14.484 ; 14.558 ;
; address[7] ; display7segu2[1] ; 13.717 ; 13.613 ; 14.140 ; 14.067 ;
; address[7] ; display7segu2[2] ; 14.009 ; 13.419 ; 13.943 ; 14.396 ;
; address[7] ; display7segu2[3] ; 13.961 ; 13.901 ; 14.383 ; 14.354 ;
; address[7] ; display7segu2[4] ; 13.749 ; 13.106 ; 13.640 ; 14.101 ;
; address[7] ; display7segu2[5] ; 13.807 ; 13.199 ; 13.738 ; 14.181 ;
; address[7] ; display7segu2[6] ; 13.958 ; 13.887 ; 14.377 ; 14.337 ;
; address[7] ; display7segu3[0] ; 13.675 ; 13.746 ; 14.123 ; 14.208 ;
; address[7] ; display7segu3[1] ; 13.657 ; 13.556 ; 14.118 ; 14.009 ;
; address[7] ; display7segu3[2] ; 13.973 ; 13.845 ; 14.367 ; 14.340 ;
; address[7] ; display7segu3[3] ; 13.751 ; 13.740 ; 14.214 ; 14.170 ;
; address[7] ; display7segu3[4] ; 13.815 ; 13.788 ; 14.278 ; 14.220 ;
; address[7] ; display7segu3[5] ; 13.422 ; 13.314 ; 13.843 ; 13.794 ;
; address[7] ; display7segu3[6] ; 13.102 ; 13.077 ; 13.565 ; 13.503 ;
+------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 7.675  ;        ;        ; 8.214  ;
; address[0] ; display7segu0[1] ; 7.151  ;        ;        ; 7.490  ;
; address[0] ; display7segu0[2] ; 7.176  ;        ;        ; 7.536  ;
; address[0] ; display7segu0[3] ; 9.091  ; 8.981  ; 9.593  ; 9.512  ;
; address[0] ; display7segu0[4] ;        ; 8.555  ; 9.083  ;        ;
; address[0] ; display7segu0[5] ; 7.672  ; 7.562  ; 8.125  ; 8.009  ;
; address[0] ; display7segu0[6] ; 7.455  ; 7.383  ; 7.866  ; 7.876  ;
; address[1] ; display7segu0[0] ; 8.426  ; 8.554  ; 8.919  ; 9.001  ;
; address[1] ; display7segu0[1] ; 7.306  ;        ;        ; 7.669  ;
; address[1] ; display7segu0[2] ; 7.328  ; 7.258  ; 7.752  ; 7.711  ;
; address[1] ; display7segu0[3] ; 9.252  ; 9.196  ; 9.812  ; 9.666  ;
; address[1] ; display7segu0[4] ; 8.461  ;        ;        ; 8.880  ;
; address[1] ; display7segu0[5] ; 7.833  ; 7.746  ; 8.267  ; 8.122  ;
; address[1] ; display7segu0[6] ; 7.220  ; 7.171  ; 7.642  ; 7.628  ;
; address[2] ; display7segu0[0] ; 7.804  ; 7.937  ; 8.286  ; 8.369  ;
; address[2] ; display7segu0[1] ; 7.220  ; 7.156  ; 7.722  ; 7.649  ;
; address[2] ; display7segu0[2] ; 7.279  ;        ;        ; 7.722  ;
; address[2] ; display7segu0[3] ; 8.195  ; 8.132  ; 8.626  ; 8.480  ;
; address[2] ; display7segu0[4] ; 8.443  ; 8.370  ; 8.912  ; 8.833  ;
; address[2] ; display7segu0[5] ; 7.447  ;        ;        ; 7.814  ;
; address[2] ; display7segu0[6] ; 7.194  ; 7.152  ; 7.623  ; 7.575  ;
; address[3] ; display7segu0[0] ; 8.902  ; 9.012  ; 9.307  ; 9.423  ;
; address[3] ; display7segu0[1] ; 7.994  ; 7.932  ; 8.411  ; 8.336  ;
; address[3] ; display7segu0[2] ; 8.051  ;        ;        ; 8.400  ;
; address[3] ; display7segu0[3] ; 7.705  ; 7.599  ; 8.071  ; 7.959  ;
; address[3] ; display7segu0[4] ; 7.890  ;        ;        ; 8.183  ;
; address[3] ; display7segu0[5] ; 8.623  ;        ;        ; 8.925  ;
; address[3] ; display7segu0[6] ; 7.925  ; 7.881  ; 8.309  ; 8.292  ;
; address[4] ; display7segu1[0] ; 7.121  ;        ;        ; 7.592  ;
; address[4] ; display7segu1[1] ; 6.984  ;        ;        ; 7.365  ;
; address[4] ; display7segu1[2] ; 7.781  ;        ;        ; 8.165  ;
; address[4] ; display7segu1[3] ; 8.023  ; 7.963  ; 8.456  ; 8.425  ;
; address[4] ; display7segu1[4] ;        ; 7.710  ; 8.245  ;        ;
; address[4] ; display7segu1[5] ; 7.589  ; 7.483  ; 8.008  ; 7.929  ;
; address[4] ; display7segu1[6] ; 7.362  ; 7.258  ; 7.775  ; 7.699  ;
; address[5] ; display7segu1[0] ; 6.966  ; 7.040  ; 7.420  ; 7.450  ;
; address[5] ; display7segu1[1] ; 6.905  ;        ;        ; 7.301  ;
; address[5] ; display7segu1[2] ; 7.959  ; 7.892  ; 8.398  ; 8.359  ;
; address[5] ; display7segu1[3] ; 7.873  ; 7.867  ; 8.380  ; 8.284  ;
; address[5] ; display7segu1[4] ; 7.938  ;        ;        ; 8.302  ;
; address[5] ; display7segu1[5] ; 7.419  ; 7.328  ; 7.866  ; 7.756  ;
; address[5] ; display7segu1[6] ; 7.212  ; 7.103  ; 7.632  ; 7.577  ;
; address[5] ; display7segu2[0] ; 11.338 ; 8.386  ; 8.741  ; 11.830 ;
; address[5] ; display7segu2[1] ; 11.040 ; 7.878  ; 8.399  ; 11.357 ;
; address[5] ; display7segu2[2] ; 11.317 ; 8.171  ; 8.672  ; 11.643 ;
; address[5] ; display7segu2[3] ; 8.254  ; 8.149  ; 8.626  ; 8.657  ;
; address[5] ; display7segu2[4] ; 7.984  ; 10.972 ; 11.455 ; 8.365  ;
; address[5] ; display7segu2[5] ; 8.062  ; 8.029  ; 8.519  ; 8.440  ;
; address[5] ; display7segu2[6] ; 8.250  ; 8.168  ; 8.680  ; 8.644  ;
; address[5] ; display7segu3[0] ; 9.420  ; 9.485  ; 9.907  ; 10.002 ;
; address[5] ; display7segu3[1] ; 9.405  ; 9.332  ; 9.922  ; 9.821  ;
; address[5] ; display7segu3[2] ; 11.761 ; 9.643  ; 10.218 ; 12.099 ;
; address[5] ; display7segu3[3] ; 9.497  ; 9.485  ; 10.014 ; 9.975  ;
; address[5] ; display7segu3[4] ; 11.622 ; 9.534  ; 10.071 ; 11.981 ;
; address[5] ; display7segu3[5] ; 11.251 ; 9.119  ; 9.689  ; 11.586 ;
; address[5] ; display7segu3[6] ; 8.868  ; 8.841  ; 9.384  ; 9.330  ;
; address[6] ; display7segu1[0] ; 6.764  ; 6.820  ; 7.191  ; 7.253  ;
; address[6] ; display7segu1[1] ; 6.989  ; 6.918  ; 7.420  ; 7.343  ;
; address[6] ; display7segu1[2] ; 7.972  ;        ;        ; 8.335  ;
; address[6] ; display7segu1[3] ; 8.539  ; 8.526  ; 8.987  ; 8.891  ;
; address[6] ; display7segu1[4] ; 7.936  ; 7.894  ; 8.413  ; 8.278  ;
; address[6] ; display7segu1[5] ; 7.237  ;        ;        ; 7.558  ;
; address[6] ; display7segu1[6] ; 7.006  ; 6.904  ; 7.436  ; 7.328  ;
; address[6] ; display7segu2[0] ; 11.763 ; 8.547  ; 8.898  ; 12.225 ;
; address[6] ; display7segu2[1] ; 11.465 ; 8.039  ; 8.556  ; 11.752 ;
; address[6] ; display7segu2[2] ; 11.742 ; 8.332  ; 8.829  ; 12.038 ;
; address[6] ; display7segu2[3] ; 8.415  ; 8.310  ; 8.783  ; 8.814  ;
; address[6] ; display7segu2[4] ; 8.145  ; 11.397 ; 11.850 ; 8.522  ;
; address[6] ; display7segu2[5] ; 8.223  ; 8.190  ; 8.676  ; 8.597  ;
; address[6] ; display7segu2[6] ; 8.411  ; 8.329  ; 8.837  ; 8.801  ;
; address[6] ; display7segu3[0] ; 9.845  ; 9.910  ; 10.302 ; 10.397 ;
; address[6] ; display7segu3[1] ; 9.830  ; 9.757  ; 10.317 ; 10.216 ;
; address[6] ; display7segu3[2] ; 12.186 ; 10.068 ; 10.613 ; 12.494 ;
; address[6] ; display7segu3[3] ; 9.922  ; 9.910  ; 10.409 ; 10.370 ;
; address[6] ; display7segu3[4] ; 12.047 ; 9.959  ; 10.466 ; 12.376 ;
; address[6] ; display7segu3[5] ; 11.676 ; 9.544  ; 10.084 ; 11.981 ;
; address[6] ; display7segu3[6] ; 9.293  ; 9.266  ; 9.779  ; 9.725  ;
; address[7] ; display7segu1[0] ; 8.415  ; 8.494  ; 8.816  ; 8.845  ;
; address[7] ; display7segu1[1] ; 8.311  ; 8.238  ; 8.675  ; 8.630  ;
; address[7] ; display7segu1[2] ; 8.308  ;        ;        ; 8.668  ;
; address[7] ; display7segu1[3] ; 8.063  ; 8.007  ; 8.492  ; 8.430  ;
; address[7] ; display7segu1[4] ; 8.287  ;        ;        ; 8.612  ;
; address[7] ; display7segu1[5] ; 8.864  ;        ;        ; 9.153  ;
; address[7] ; display7segu1[6] ; 8.632  ; 8.588  ; 9.062  ; 8.920  ;
; address[7] ; display7segu2[0] ; 9.024  ; 9.128  ; 9.396  ; 9.494  ;
; address[7] ; display7segu2[1] ; 8.940  ; 8.625  ; 9.090  ; 9.211  ;
; address[7] ; display7segu2[2] ; 9.003  ; 8.939  ; 9.365  ; 9.307  ;
; address[7] ; display7segu2[3] ; 8.959  ; 8.898  ; 9.319  ; 9.264  ;
; address[7] ; display7segu2[4] ; 8.963  ; 8.658  ; 9.119  ; 9.243  ;
; address[7] ; display7segu2[5] ; 8.806  ; 8.727  ; 9.168  ; 9.095  ;
; address[7] ; display7segu2[6] ; 8.955  ; 8.883  ; 9.317  ; 9.251  ;
; address[7] ; display7segu3[0] ; 8.491  ; 8.588  ; 8.873  ; 8.964  ;
; address[7] ; display7segu3[1] ; 8.502  ; 8.397  ; 8.879  ; 8.780  ;
; address[7] ; display7segu3[2] ; 9.007  ; 8.711  ; 9.183  ; 9.278  ;
; address[7] ; display7segu3[3] ; 8.594  ; 8.551  ; 8.971  ; 8.934  ;
; address[7] ; display7segu3[4] ; 8.657  ; 8.600  ; 9.032  ; 8.981  ;
; address[7] ; display7segu3[5] ; 8.502  ; 8.190  ; 8.653  ; 8.768  ;
; address[7] ; display7segu3[6] ; 7.967  ; 7.909  ; 8.347  ; 8.295  ;
+------------+------------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.324 ; -17.499           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.923 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2202.259                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.324 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.459      ;
; -2.285 ; memory:U1|rw_96x8_sync:U2|RW~869  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.411      ;
; -2.237 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.363      ;
; -2.221 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.348      ;
; -2.217 ; memory:U1|rw_96x8_sync:U2|RW~1378 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.345      ;
; -2.209 ; memory:U1|rw_96x8_sync:U2|RW~898  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.128      ; 3.324      ;
; -2.208 ; memory:U1|rw_96x8_sync:U2|RW~1137 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.345      ;
; -2.204 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.354      ;
; -2.200 ; memory:U1|rw_96x8_sync:U2|RW~1626 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.330      ;
; -2.197 ; memory:U1|rw_96x8_sync:U2|RW~354  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.325      ;
; -2.193 ; memory:U1|rw_96x8_sync:U2|RW~482  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.335      ;
; -2.188 ; memory:U1|rw_96x8_sync:U2|RW~386  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.315      ;
; -2.185 ; memory:U1|rw_96x8_sync:U2|RW~313  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.312      ;
; -2.185 ; memory:U1|rw_96x8_sync:U2|RW~1402 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.302      ;
; -2.181 ; memory:U1|rw_96x8_sync:U2|RW~212  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.317      ;
; -2.171 ; memory:U1|rw_96x8_sync:U2|RW~953  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.306      ;
; -2.170 ; memory:U1|rw_96x8_sync:U2|RW~1703 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.310      ;
; -2.165 ; memory:U1|rw_96x8_sync:U2|RW~378  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.282      ;
; -2.165 ; memory:U1|rw_96x8_sync:U2|RW~769  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.295      ;
; -2.157 ; memory:U1|rw_96x8_sync:U2|RW~1930 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.288      ;
; -2.157 ; memory:U1|rw_96x8_sync:U2|RW~137  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.300      ;
; -2.148 ; memory:U1|rw_96x8_sync:U2|RW~825  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.276      ;
; -2.134 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.251      ;
; -2.131 ; memory:U1|rw_96x8_sync:U2|RW~705  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.254      ;
; -2.131 ; memory:U1|rw_96x8_sync:U2|RW~1554 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.253      ;
; -2.130 ; memory:U1|rw_96x8_sync:U2|RW~1598 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.259      ;
; -2.128 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.259      ;
; -2.128 ; memory:U1|rw_96x8_sync:U2|RW~1849 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.255      ;
; -2.120 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.257      ;
; -2.112 ; memory:U1|rw_96x8_sync:U2|RW~1658 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.224      ;
; -2.112 ; memory:U1|rw_96x8_sync:U2|RW~874  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.230      ;
; -2.112 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.235      ;
; -2.107 ; memory:U1|rw_96x8_sync:U2|RW~988  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.253      ;
; -2.102 ; memory:U1|rw_96x8_sync:U2|RW~1438 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.241      ;
; -2.101 ; memory:U1|rw_96x8_sync:U2|RW~120  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.246      ;
; -2.087 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.207      ;
; -2.087 ; memory:U1|rw_96x8_sync:U2|RW~1404 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.229      ;
; -2.084 ; memory:U1|rw_96x8_sync:U2|RW~257  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.225      ;
; -2.081 ; memory:U1|rw_96x8_sync:U2|RW~1830 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.206      ;
; -2.080 ; memory:U1|rw_96x8_sync:U2|RW~321  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.218      ;
; -2.080 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.198      ;
; -2.078 ; memory:U1|rw_96x8_sync:U2|RW~424  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.216      ;
; -2.071 ; memory:U1|rw_96x8_sync:U2|RW~1191 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.211      ;
; -2.064 ; memory:U1|rw_96x8_sync:U2|RW~1641 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.192      ;
; -2.062 ; memory:U1|rw_96x8_sync:U2|RW~1640 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.208      ;
; -2.058 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.191      ;
; -2.052 ; memory:U1|rw_96x8_sync:U2|RW~228  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.190      ;
; -2.051 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.193      ;
; -2.051 ; memory:U1|rw_96x8_sync:U2|RW~230  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.192      ;
; -2.048 ; memory:U1|rw_96x8_sync:U2|RW~466  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.127      ; 3.162      ;
; -2.046 ; memory:U1|rw_96x8_sync:U2|RW~808  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.184      ;
; -2.043 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.178      ;
; -2.041 ; memory:U1|rw_96x8_sync:U2|RW~1958 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.190      ;
; -2.041 ; memory:U1|rw_96x8_sync:U2|RW~1591 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.198      ;
; -2.034 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.175      ;
; -2.031 ; memory:U1|rw_96x8_sync:U2|RW~1793 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.162      ;
; -2.026 ; memory:U1|rw_96x8_sync:U2|RW~949  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.152      ;
; -2.026 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.143      ;
; -2.025 ; memory:U1|rw_96x8_sync:U2|RW~855  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.178      ;
; -2.022 ; memory:U1|rw_96x8_sync:U2|RW~733  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.144      ;
; -2.017 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.152      ;
; -2.016 ; memory:U1|rw_96x8_sync:U2|RW~152  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.154      ;
; -2.015 ; memory:U1|rw_96x8_sync:U2|RW~576  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.163      ;
; -2.014 ; memory:U1|rw_96x8_sync:U2|RW~217  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.155      ;
; -2.012 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.143      ;
; -2.010 ; memory:U1|rw_96x8_sync:U2|RW~1847 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.151      ;
; -2.005 ; memory:U1|rw_96x8_sync:U2|RW~1977 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.132      ;
; -2.004 ; memory:U1|rw_96x8_sync:U2|RW~871  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.145      ;
; -2.002 ; memory:U1|rw_96x8_sync:U2|RW~1870 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.152      ;
; -2.002 ; memory:U1|rw_96x8_sync:U2|RW~1722 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.122      ;
; -1.998 ; memory:U1|rw_96x8_sync:U2|RW~162  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.141      ;
; -1.995 ; memory:U1|rw_96x8_sync:U2|RW~1609 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.134      ;
; -1.991 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.116      ;
; -1.991 ; memory:U1|rw_96x8_sync:U2|RW~609  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.120      ;
; -1.990 ; memory:U1|rw_96x8_sync:U2|RW~1711 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.134      ;
; -1.987 ; memory:U1|rw_96x8_sync:U2|RW~865  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.116      ;
; -1.978 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.109      ;
; -1.975 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.126      ;
; -1.974 ; memory:U1|rw_96x8_sync:U2|RW~449  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.101      ;
; -1.973 ; memory:U1|rw_96x8_sync:U2|RW~1073 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.110      ;
; -1.972 ; memory:U1|rw_96x8_sync:U2|RW~114  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.093      ;
; -1.972 ; memory:U1|rw_96x8_sync:U2|RW~1465 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.101      ;
; -1.969 ; memory:U1|rw_96x8_sync:U2|RW~1630 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.107      ;
; -1.968 ; memory:U1|rw_96x8_sync:U2|RW~663  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.116      ;
; -1.968 ; memory:U1|rw_96x8_sync:U2|RW~863  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.120      ;
; -1.966 ; memory:U1|rw_96x8_sync:U2|RW~636  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.109      ;
; -1.966 ; memory:U1|rw_96x8_sync:U2|RW~1735 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.120      ;
; -1.965 ; memory:U1|rw_96x8_sync:U2|RW~1289 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.103      ;
; -1.964 ; memory:U1|rw_96x8_sync:U2|RW~1683 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.093      ;
; -1.963 ; memory:U1|rw_96x8_sync:U2|RW~1529 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.098      ;
; -1.963 ; memory:U1|rw_96x8_sync:U2|RW~693  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.092      ;
; -1.961 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.089      ;
; -1.958 ; memory:U1|rw_96x8_sync:U2|RW~1628 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.093      ;
; -1.958 ; memory:U1|rw_96x8_sync:U2|RW~572  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.102      ;
; -1.957 ; memory:U1|rw_96x8_sync:U2|RW~299  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.098      ;
; -1.956 ; memory:U1|rw_96x8_sync:U2|RW~1256 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.099      ;
; -1.956 ; memory:U1|rw_96x8_sync:U2|RW~1559 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.097      ;
; -1.955 ; memory:U1|rw_96x8_sync:U2|RW~502  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.086      ;
; -1.952 ; memory:U1|rw_96x8_sync:U2|RW~1535 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.110      ;
; -1.951 ; memory:U1|rw_96x8_sync:U2|RW~411  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.091      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.923 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.049      ; 1.056      ;
; 0.931 ; memory:U1|rw_96x8_sync:U2|RW~1573 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.244      ;
; 0.954 ; memory:U1|rw_96x8_sync:U2|RW~1613 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.265      ;
; 0.967 ; memory:U1|rw_96x8_sync:U2|RW~972  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.296      ;
; 0.997 ; memory:U1|rw_96x8_sync:U2|RW~1040 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.322      ;
; 0.999 ; memory:U1|rw_96x8_sync:U2|RW~2056 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.324      ;
; 1.001 ; memory:U1|rw_96x8_sync:U2|RW~1548 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.156      ;
; 1.005 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.336      ;
; 1.019 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.344      ;
; 1.021 ; memory:U1|rw_96x8_sync:U2|RW~1987 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.343      ;
; 1.032 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.338      ;
; 1.035 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.359      ;
; 1.035 ; memory:U1|rw_96x8_sync:U2|RW~1480 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.357      ;
; 1.042 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.355      ;
; 1.054 ; memory:U1|rw_96x8_sync:U2|RW~959  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.385      ;
; 1.060 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.380      ;
; 1.068 ; memory:U1|rw_96x8_sync:U2|RW~1253 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.385      ;
; 1.077 ; memory:U1|rw_96x8_sync:U2|RW~729  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.398      ;
; 1.082 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.397      ;
; 1.083 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.408      ;
; 1.090 ; memory:U1|rw_96x8_sync:U2|RW~1995 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.412      ;
; 1.093 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.397      ;
; 1.098 ; memory:U1|rw_96x8_sync:U2|RW~1976 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.425      ;
; 1.099 ; memory:U1|rw_96x8_sync:U2|RW~911  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.425      ;
; 1.099 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.046      ; 1.229      ;
; 1.104 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.423      ;
; 1.104 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.421      ;
; 1.112 ; memory:U1|rw_96x8_sync:U2|RW~1039 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.441      ;
; 1.113 ; memory:U1|rw_96x8_sync:U2|RW~1427 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.439      ;
; 1.116 ; memory:U1|rw_96x8_sync:U2|RW~1719 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.446      ;
; 1.117 ; memory:U1|rw_96x8_sync:U2|RW~938  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.421      ;
; 1.126 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.441      ;
; 1.132 ; memory:U1|rw_96x8_sync:U2|RW~2020 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.450      ;
; 1.134 ; memory:U1|rw_96x8_sync:U2|RW~943  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.473      ;
; 1.138 ; memory:U1|rw_96x8_sync:U2|RW~1796 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.459      ;
; 1.142 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.455      ;
; 1.142 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.457      ;
; 1.144 ; memory:U1|rw_96x8_sync:U2|RW~1517 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.461      ;
; 1.148 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.291      ;
; 1.150 ; memory:U1|rw_96x8_sync:U2|RW~489  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.463      ;
; 1.152 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.486      ;
; 1.153 ; memory:U1|rw_96x8_sync:U2|RW~430  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.478      ;
; 1.153 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.490      ;
; 1.156 ; memory:U1|rw_96x8_sync:U2|RW~2060 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.475      ;
; 1.157 ; memory:U1|rw_96x8_sync:U2|RW~414  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.471      ;
; 1.170 ; memory:U1|rw_96x8_sync:U2|RW~682  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.474      ;
; 1.171 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.482      ;
; 1.172 ; memory:U1|rw_96x8_sync:U2|RW~1873 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.484      ;
; 1.173 ; memory:U1|rw_96x8_sync:U2|RW~460  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.489      ;
; 1.176 ; memory:U1|rw_96x8_sync:U2|RW~1687 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.506      ;
; 1.181 ; memory:U1|rw_96x8_sync:U2|RW~1773 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.494      ;
; 1.184 ; memory:U1|rw_96x8_sync:U2|RW~999  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.508      ;
; 1.184 ; memory:U1|rw_96x8_sync:U2|RW~962  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.488      ;
; 1.187 ; memory:U1|rw_96x8_sync:U2|RW~1085 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.497      ;
; 1.193 ; memory:U1|rw_96x8_sync:U2|RW~772  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.506      ;
; 1.195 ; memory:U1|rw_96x8_sync:U2|RW~1501 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.512      ;
; 1.198 ; memory:U1|rw_96x8_sync:U2|RW~1694 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.513      ;
; 1.199 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.530      ;
; 1.200 ; memory:U1|rw_96x8_sync:U2|RW~783  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.525      ;
; 1.203 ; memory:U1|rw_96x8_sync:U2|RW~2061 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.517      ;
; 1.203 ; memory:U1|rw_96x8_sync:U2|RW~1933 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.517      ;
; 1.204 ; memory:U1|rw_96x8_sync:U2|RW~1578 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.522      ;
; 1.206 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.543      ;
; 1.207 ; memory:U1|rw_96x8_sync:U2|RW~546  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.511      ;
; 1.210 ; memory:U1|rw_96x8_sync:U2|RW~1629 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.523      ;
; 1.211 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.529      ;
; 1.212 ; memory:U1|rw_96x8_sync:U2|RW~903  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.538      ;
; 1.213 ; memory:U1|rw_96x8_sync:U2|RW~192  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.545      ;
; 1.215 ; memory:U1|rw_96x8_sync:U2|RW~1889 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.539      ;
; 1.217 ; memory:U1|rw_96x8_sync:U2|RW~260  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.548      ;
; 1.218 ; memory:U1|rw_96x8_sync:U2|RW~2052 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.538      ;
; 1.218 ; memory:U1|rw_96x8_sync:U2|RW~1748 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.532      ;
; 1.222 ; memory:U1|rw_96x8_sync:U2|RW~607  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.544      ;
; 1.226 ; memory:U1|rw_96x8_sync:U2|RW~1307 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.544      ;
; 1.227 ; memory:U1|rw_96x8_sync:U2|RW~1355 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.542      ;
; 1.227 ; memory:U1|rw_96x8_sync:U2|RW~1109 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.540      ;
; 1.230 ; memory:U1|rw_96x8_sync:U2|RW~504  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.557      ;
; 1.231 ; memory:U1|rw_96x8_sync:U2|RW~1763 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.549      ;
; 1.232 ; memory:U1|rw_96x8_sync:U2|RW~1664 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.548      ;
; 1.232 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.556      ;
; 1.233 ; memory:U1|rw_96x8_sync:U2|RW~775  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.556      ;
; 1.234 ; memory:U1|rw_96x8_sync:U2|RW~876  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.552      ;
; 1.234 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.552      ;
; 1.236 ; memory:U1|rw_96x8_sync:U2|RW~554  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.551      ;
; 1.236 ; memory:U1|rw_96x8_sync:U2|RW~1045 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.549      ;
; 1.237 ; memory:U1|rw_96x8_sync:U2|RW~623  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.567      ;
; 1.239 ; memory:U1|rw_96x8_sync:U2|RW~831  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.569      ;
; 1.239 ; memory:U1|rw_96x8_sync:U2|RW~1636 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.557      ;
; 1.239 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.259      ; 1.582      ;
; 1.240 ; memory:U1|rw_96x8_sync:U2|RW~248  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.560      ;
; 1.240 ; memory:U1|rw_96x8_sync:U2|RW~1430 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.565      ;
; 1.243 ; memory:U1|rw_96x8_sync:U2|RW~1327 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.260      ; 1.587      ;
; 1.245 ; memory:U1|rw_96x8_sync:U2|RW~1179 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.561      ;
; 1.247 ; memory:U1|rw_96x8_sync:U2|RW~1261 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.563      ;
; 1.251 ; memory:U1|rw_96x8_sync:U2|RW~318  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.570      ;
; 1.251 ; memory:U1|rw_96x8_sync:U2|RW~1752 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.569      ;
; 1.251 ; memory:U1|rw_96x8_sync:U2|RW~350  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.567      ;
; 1.257 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.571      ;
; 1.258 ; memory:U1|rw_96x8_sync:U2|RW~655  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.583      ;
; 1.258 ; memory:U1|rw_96x8_sync:U2|RW~1964 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.586      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 6.327 ; 7.644 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 5.083 ; 6.271 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 5.094 ; 5.834 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 5.234 ; 5.960 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 5.074 ; 5.887 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 5.817 ; 6.299 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 5.670 ; 5.975 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 5.950 ; 6.277 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 6.327 ; 7.644 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 2.537 ; 3.439 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 1.813 ; 2.545 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 2.089 ; 2.881 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 2.537 ; 3.439 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 2.173 ; 2.996 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 2.476 ; 3.295 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 2.030 ; 2.830 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 2.175 ; 2.984 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 2.181 ; 2.992 ; Rise       ; clock           ;
; write_memory ; clock      ; 3.957 ; 4.993 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -0.539 ; -1.152 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -0.971 ; -1.630 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -0.991 ; -1.673 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -0.810 ; -1.477 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.539 ; -1.152 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.154 ; -1.823 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -0.805 ; -1.485 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.089 ; -1.758 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.037 ; -1.667 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.512 ; -1.069 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.539 ; -1.100 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.512 ; -1.069 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.545 ; -1.106 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.535 ; -1.104 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.720 ; -1.310 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.536 ; -1.101 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.710 ; -1.310 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.535 ; -1.096 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.067 ; -1.640 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 5.891 ; 6.006 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 5.813 ; 5.935 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 5.448 ; 5.743 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 5.685 ; 6.006 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 5.891 ; 5.958 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 5.682 ; 5.540 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 5.735 ; 5.854 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 5.854 ; 5.919 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 5.753 ; 5.906 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 5.573 ; 5.592 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 5.378 ; 5.631 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 5.577 ; 5.906 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 5.653 ; 5.783 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 5.753 ; 5.663 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 5.404 ; 5.451 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 5.204 ; 5.292 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 3.328 ; 3.379 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 3.201 ; 3.245 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.090 ; 3.124 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.328 ; 3.379 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.084 ; 3.117 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.223 ; 3.267 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.205 ; 3.249 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.220 ; 3.267 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.060 ; 3.092 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.766 ; 3.889 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.201 ; 3.239 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.190 ; 3.231 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.766 ; 3.889 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.344 ; 3.394 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.066 ; 3.098 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.372 ; 3.448 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.232 ; 3.272 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.077 ; 3.108 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 3.866 ; 3.997 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 4.231 ; 4.120 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 3.866 ; 3.997 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 4.095 ; 4.189 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 4.054 ; 4.143 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 3.905 ; 4.040 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 3.932 ; 4.030 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 4.017 ; 4.104 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 3.970 ; 4.029 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 4.424 ; 4.312 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 4.268 ; 4.350 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 4.467 ; 4.701 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 4.396 ; 4.496 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 4.440 ; 4.530 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 4.134 ; 4.275 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 3.970 ; 4.029 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 3.001 ; 3.031 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 3.137 ; 3.179 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.030 ; 3.063 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.258 ; 3.307 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.025 ; 3.056 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.158 ; 3.200 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.141 ; 3.183 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.155 ; 3.200 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.001 ; 3.031 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.007 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.137 ; 3.173 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.127 ; 3.166 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.680 ; 3.797 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.274 ; 3.322 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.007 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.301 ; 3.374 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.167 ; 3.205 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.018 ; 3.047 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+------------------+-------+-------+--------+--------+
; Input Port ; Output Port      ; RR    ; RF    ; FR     ; FF     ;
+------------+------------------+-------+-------+--------+--------+
; address[0] ; display7segu0[0] ; 5.155 ;       ;        ; 5.723  ;
; address[0] ; display7segu0[1] ; 4.636 ;       ;        ; 5.413  ;
; address[0] ; display7segu0[2] ; 4.697 ;       ;        ; 5.461  ;
; address[0] ; display7segu0[3] ; 5.908 ; 6.042 ; 6.754  ; 6.907  ;
; address[0] ; display7segu0[4] ;       ; 5.772 ; 6.406  ;        ;
; address[0] ; display7segu0[5] ; 4.959 ; 5.079 ; 5.688  ; 5.801  ;
; address[0] ; display7segu0[6] ; 4.879 ; 4.963 ; 5.569  ; 5.706  ;
; address[1] ; display7segu0[0] ; 5.719 ; 5.578 ; 6.467  ; 6.354  ;
; address[1] ; display7segu0[1] ; 4.730 ;       ;        ; 5.538  ;
; address[1] ; display7segu0[2] ; 4.785 ; 4.855 ; 5.489  ; 5.578  ;
; address[1] ; display7segu0[3] ; 6.049 ; 6.216 ; 6.944  ; 7.058  ;
; address[1] ; display7segu0[4] ; 5.568 ;       ;        ; 6.457  ;
; address[1] ; display7segu0[5] ; 5.033 ; 5.142 ; 5.748  ; 5.885  ;
; address[1] ; display7segu0[6] ; 4.732 ; 4.867 ; 5.457  ; 5.545  ;
; address[2] ; display7segu0[0] ; 5.307 ; 5.167 ; 5.989  ; 5.869  ;
; address[2] ; display7segu0[1] ; 4.740 ; 4.829 ; 5.460  ; 5.567  ;
; address[2] ; display7segu0[2] ; 4.798 ;       ;        ; 5.603  ;
; address[2] ; display7segu0[3] ; 5.313 ; 5.442 ; 6.004  ; 6.145  ;
; address[2] ; display7segu0[4] ; 5.547 ; 5.682 ; 6.270  ; 6.398  ;
; address[2] ; display7segu0[5] ; 4.853 ;       ;        ; 5.693  ;
; address[2] ; display7segu0[6] ; 4.701 ; 4.813 ; 5.395  ; 5.500  ;
; address[3] ; display7segu0[0] ; 6.003 ; 5.873 ; 6.769  ; 6.646  ;
; address[3] ; display7segu0[1] ; 5.257 ; 5.325 ; 5.937  ; 6.062  ;
; address[3] ; display7segu0[2] ; 5.320 ;       ;        ; 6.101  ;
; address[3] ; display7segu0[3] ; 4.963 ; 5.101 ; 5.583  ; 5.714  ;
; address[3] ; display7segu0[4] ; 5.166 ;       ;        ; 5.935  ;
; address[3] ; display7segu0[5] ; 5.583 ;       ;        ; 6.436  ;
; address[3] ; display7segu0[6] ; 5.201 ; 5.309 ; 5.885  ; 6.012  ;
; address[4] ; display7segu1[0] ; 4.748 ;       ;        ; 5.360  ;
; address[4] ; display7segu1[1] ; 4.564 ;       ;        ; 5.325  ;
; address[4] ; display7segu1[2] ; 5.129 ;       ;        ; 5.939  ;
; address[4] ; display7segu1[3] ; 5.218 ; 5.337 ; 5.921  ; 6.059  ;
; address[4] ; display7segu1[4] ;       ; 5.159 ; 5.751  ;        ;
; address[4] ; display7segu1[5] ; 4.910 ; 5.025 ; 5.592  ; 5.726  ;
; address[4] ; display7segu1[6] ; 4.756 ; 4.856 ; 5.436  ; 5.555  ;
; address[5] ; display7segu1[0] ; 4.688 ; 4.602 ; 5.362  ; 5.316  ;
; address[5] ; display7segu1[1] ; 4.509 ;       ;        ; 5.276  ;
; address[5] ; display7segu1[2] ; 5.209 ; 5.303 ; 5.930  ; 6.043  ;
; address[5] ; display7segu1[3] ; 5.160 ; 5.312 ; 5.917  ; 6.016  ;
; address[5] ; display7segu1[4] ; 5.123 ;       ;        ; 5.981  ;
; address[5] ; display7segu1[5] ; 4.827 ; 4.924 ; 5.498  ; 5.656  ;
; address[5] ; display7segu1[6] ; 4.672 ; 4.775 ; 5.365  ; 5.486  ;
; address[5] ; display7segu2[0] ; 8.146 ; 8.017 ; 8.551  ; 8.440  ;
; address[5] ; display7segu2[1] ; 7.755 ; 7.844 ; 8.176  ; 8.246  ;
; address[5] ; display7segu2[2] ; 7.665 ; 8.104 ; 8.415  ; 8.200  ;
; address[5] ; display7segu2[3] ; 7.954 ; 8.061 ; 8.376  ; 8.464  ;
; address[5] ; display7segu2[4] ; 7.439 ; 7.883 ; 8.211  ; 7.964  ;
; address[5] ; display7segu2[5] ; 7.497 ; 7.943 ; 8.248  ; 8.035  ;
; address[5] ; display7segu2[6] ; 7.906 ; 8.011 ; 8.330  ; 8.416  ;
; address[5] ; display7segu3[0] ; 7.900 ; 7.783 ; 8.311  ; 8.185  ;
; address[5] ; display7segu3[1] ; 7.732 ; 7.809 ; 8.144  ; 8.218  ;
; address[5] ; display7segu3[2] ; 7.904 ; 8.079 ; 8.347  ; 8.449  ;
; address[5] ; display7segu3[3] ; 7.869 ; 7.961 ; 8.277  ; 8.387  ;
; address[5] ; display7segu3[4] ; 7.926 ; 7.997 ; 8.313  ; 8.427  ;
; address[5] ; display7segu3[5] ; 7.577 ; 7.664 ; 7.996  ; 8.064  ;
; address[5] ; display7segu3[6] ; 7.433 ; 7.477 ; 7.824  ; 7.905  ;
; address[6] ; display7segu1[0] ; 4.526 ; 4.455 ; 5.203  ; 5.139  ;
; address[6] ; display7segu1[1] ; 4.531 ; 4.614 ; 5.219  ; 5.295  ;
; address[6] ; display7segu1[2] ; 5.240 ;       ;        ; 6.064  ;
; address[6] ; display7segu1[3] ; 5.590 ; 5.704 ; 6.346  ; 6.472  ;
; address[6] ; display7segu1[4] ; 5.124 ; 5.267 ; 5.877  ; 5.982  ;
; address[6] ; display7segu1[5] ; 4.687 ;       ;        ; 5.483  ;
; address[6] ; display7segu1[6] ; 4.531 ; 4.634 ; 5.215  ; 5.311  ;
; address[6] ; display7segu2[0] ; 8.426 ; 8.297 ; 8.853  ; 8.742  ;
; address[6] ; display7segu2[1] ; 8.035 ; 8.124 ; 8.478  ; 8.548  ;
; address[6] ; display7segu2[2] ; 7.945 ; 8.384 ; 8.717  ; 8.502  ;
; address[6] ; display7segu2[3] ; 8.234 ; 8.341 ; 8.678  ; 8.766  ;
; address[6] ; display7segu2[4] ; 7.719 ; 8.163 ; 8.513  ; 8.266  ;
; address[6] ; display7segu2[5] ; 7.777 ; 8.223 ; 8.550  ; 8.337  ;
; address[6] ; display7segu2[6] ; 8.186 ; 8.291 ; 8.632  ; 8.718  ;
; address[6] ; display7segu3[0] ; 8.180 ; 8.063 ; 8.613  ; 8.487  ;
; address[6] ; display7segu3[1] ; 8.012 ; 8.089 ; 8.446  ; 8.520  ;
; address[6] ; display7segu3[2] ; 8.184 ; 8.359 ; 8.649  ; 8.751  ;
; address[6] ; display7segu3[3] ; 8.149 ; 8.241 ; 8.579  ; 8.689  ;
; address[6] ; display7segu3[4] ; 8.206 ; 8.277 ; 8.615  ; 8.729  ;
; address[6] ; display7segu3[5] ; 7.857 ; 7.944 ; 8.298  ; 8.366  ;
; address[6] ; display7segu3[6] ; 7.713 ; 7.757 ; 8.126  ; 8.207  ;
; address[7] ; display7segu1[0] ; 5.594 ; 5.509 ; 6.369  ; 6.316  ;
; address[7] ; display7segu1[1] ; 5.352 ; 5.431 ; 6.117  ; 6.215  ;
; address[7] ; display7segu1[2] ; 5.488 ;       ;        ; 6.326  ;
; address[7] ; display7segu1[3] ; 5.312 ; 5.435 ; 6.018  ; 6.134  ;
; address[7] ; display7segu1[4] ; 5.402 ;       ;        ; 6.264  ;
; address[7] ; display7segu1[5] ; 5.733 ;       ;        ; 6.658  ;
; address[7] ; display7segu1[6] ; 5.578 ; 5.679 ; 6.371  ; 6.488  ;
; address[7] ; display7segu2[0] ; 8.903 ; 8.792 ; 10.120 ; 9.991  ;
; address[7] ; display7segu2[1] ; 8.528 ; 8.598 ; 9.729  ; 9.818  ;
; address[7] ; display7segu2[2] ; 8.767 ; 8.552 ; 9.639  ; 10.078 ;
; address[7] ; display7segu2[3] ; 8.728 ; 8.816 ; 9.928  ; 10.035 ;
; address[7] ; display7segu2[4] ; 8.563 ; 8.316 ; 9.413  ; 9.857  ;
; address[7] ; display7segu2[5] ; 8.600 ; 8.387 ; 9.471  ; 9.917  ;
; address[7] ; display7segu2[6] ; 8.682 ; 8.768 ; 9.880  ; 9.985  ;
; address[7] ; display7segu3[0] ; 8.663 ; 8.537 ; 9.874  ; 9.757  ;
; address[7] ; display7segu3[1] ; 8.496 ; 8.570 ; 9.706  ; 9.783  ;
; address[7] ; display7segu3[2] ; 8.699 ; 8.801 ; 9.878  ; 10.053 ;
; address[7] ; display7segu3[3] ; 8.629 ; 8.739 ; 9.843  ; 9.935  ;
; address[7] ; display7segu3[4] ; 8.665 ; 8.779 ; 9.900  ; 9.971  ;
; address[7] ; display7segu3[5] ; 8.348 ; 8.416 ; 9.551  ; 9.638  ;
; address[7] ; display7segu3[6] ; 8.176 ; 8.257 ; 9.407  ; 9.451  ;
+------------+------------------+-------+-------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+------------------+-------+-------+-------+-------+
; Input Port ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------+-------+-------+-------+-------+
; address[0] ; display7segu0[0] ; 5.011 ;       ;       ; 5.572 ;
; address[0] ; display7segu0[1] ; 4.514 ;       ;       ; 5.275 ;
; address[0] ; display7segu0[2] ; 4.573 ;       ;       ; 5.321 ;
; address[0] ; display7segu0[3] ; 5.735 ; 5.864 ; 6.562 ; 6.710 ;
; address[0] ; display7segu0[4] ;       ; 5.605 ; 6.229 ;       ;
; address[0] ; display7segu0[5] ; 4.824 ; 4.939 ; 5.539 ; 5.647 ;
; address[0] ; display7segu0[6] ; 4.747 ; 4.827 ; 5.424 ; 5.556 ;
; address[1] ; display7segu0[0] ; 5.518 ; 5.412 ; 6.273 ; 6.138 ;
; address[1] ; display7segu0[1] ; 4.605 ;       ;       ; 5.396 ;
; address[1] ; display7segu0[2] ; 4.659 ; 4.725 ; 5.349 ; 5.434 ;
; address[1] ; display7segu0[3] ; 5.857 ; 6.013 ; 6.719 ; 6.820 ;
; address[1] ; display7segu0[4] ; 5.410 ;       ;       ; 6.278 ;
; address[1] ; display7segu0[5] ; 4.874 ; 4.999 ; 5.598 ; 5.679 ;
; address[1] ; display7segu0[6] ; 4.601 ; 4.696 ; 5.268 ; 5.386 ;
; address[2] ; display7segu0[0] ; 5.120 ; 5.018 ; 5.813 ; 5.678 ;
; address[2] ; display7segu0[1] ; 4.586 ; 4.680 ; 5.298 ; 5.393 ;
; address[2] ; display7segu0[2] ; 4.665 ;       ;       ; 5.443 ;
; address[2] ; display7segu0[3] ; 5.135 ; 5.288 ; 5.843 ; 5.944 ;
; address[2] ; display7segu0[4] ; 5.388 ; 5.518 ; 6.098 ; 6.221 ;
; address[2] ; display7segu0[5] ; 4.701 ;       ;       ; 5.498 ;
; address[2] ; display7segu0[6] ; 4.576 ; 4.684 ; 5.257 ; 5.358 ;
; address[3] ; display7segu0[0] ; 5.826 ; 5.701 ; 6.576 ; 6.458 ;
; address[3] ; display7segu0[1] ; 5.082 ; 5.176 ; 5.778 ; 5.868 ;
; address[3] ; display7segu0[2] ; 5.165 ;       ;       ; 5.922 ;
; address[3] ; display7segu0[3] ; 4.827 ; 4.961 ; 5.437 ; 5.564 ;
; address[3] ; display7segu0[4] ; 5.002 ;       ;       ; 5.740 ;
; address[3] ; display7segu0[5] ; 5.423 ;       ;       ; 6.256 ;
; address[3] ; display7segu0[6] ; 5.056 ; 5.159 ; 5.728 ; 5.850 ;
; address[4] ; display7segu1[0] ; 4.622 ;       ;       ; 5.225 ;
; address[4] ; display7segu1[1] ; 4.411 ;       ;       ; 5.175 ;
; address[4] ; display7segu1[2] ; 4.961 ;       ;       ; 5.748 ;
; address[4] ; display7segu1[3] ; 5.073 ; 5.187 ; 5.764 ; 5.897 ;
; address[4] ; display7segu1[4] ;       ; 5.018 ; 5.601 ;       ;
; address[4] ; display7segu1[5] ; 4.778 ; 4.889 ; 5.446 ; 5.576 ;
; address[4] ; display7segu1[6] ; 4.631 ; 4.727 ; 5.298 ; 5.413 ;
; address[5] ; display7segu1[0] ; 4.524 ; 4.474 ; 5.212 ; 5.134 ;
; address[5] ; display7segu1[1] ; 4.357 ;       ;       ; 5.123 ;
; address[5] ; display7segu1[2] ; 5.065 ; 5.155 ; 5.771 ; 5.880 ;
; address[5] ; display7segu1[3] ; 5.002 ; 5.143 ; 5.732 ; 5.818 ;
; address[5] ; display7segu1[4] ; 4.982 ;       ;       ; 5.820 ;
; address[5] ; display7segu1[5] ; 4.674 ; 4.791 ; 5.356 ; 5.462 ;
; address[5] ; display7segu1[6] ; 4.541 ; 4.628 ; 5.206 ; 5.332 ;
; address[5] ; display7segu2[0] ; 7.522 ; 5.346 ; 6.051 ; 7.833 ;
; address[5] ; display7segu2[1] ; 7.160 ; 5.147 ; 5.667 ; 7.662 ;
; address[5] ; display7segu2[2] ; 7.390 ; 5.382 ; 5.896 ; 7.902 ;
; address[5] ; display7segu2[3] ; 5.303 ; 5.352 ; 5.855 ; 5.991 ;
; address[5] ; display7segu2[4] ; 5.103 ; 7.270 ; 7.618 ; 5.790 ;
; address[5] ; display7segu2[5] ; 5.155 ; 5.267 ; 5.761 ; 5.847 ;
; address[5] ; display7segu2[6] ; 5.268 ; 5.331 ; 5.853 ; 5.952 ;
; address[5] ; display7segu3[0] ; 6.162 ; 6.035 ; 6.729 ; 6.622 ;
; address[5] ; display7segu3[1] ; 5.997 ; 6.093 ; 6.583 ; 6.660 ;
; address[5] ; display7segu3[2] ; 7.639 ; 6.339 ; 6.783 ; 8.168 ;
; address[5] ; display7segu3[3] ; 6.126 ; 6.240 ; 6.711 ; 6.806 ;
; address[5] ; display7segu3[4] ; 7.616 ; 6.272 ; 6.753 ; 8.099 ;
; address[5] ; display7segu3[5] ; 7.324 ; 5.948 ; 6.444 ; 7.794 ;
; address[5] ; display7segu3[6] ; 5.691 ; 5.764 ; 6.277 ; 6.331 ;
; address[6] ; display7segu1[0] ; 4.409 ; 4.340 ; 5.074 ; 5.012 ;
; address[6] ; display7segu1[1] ; 4.413 ; 4.493 ; 5.089 ; 5.162 ;
; address[6] ; display7segu1[2] ; 5.067 ;       ;       ; 5.869 ;
; address[6] ; display7segu1[3] ; 5.402 ; 5.540 ; 6.172 ; 6.258 ;
; address[6] ; display7segu1[4] ; 4.977 ; 5.121 ; 5.722 ; 5.809 ;
; address[6] ; display7segu1[5] ; 4.563 ;       ;       ; 5.343 ;
; address[6] ; display7segu1[6] ; 4.414 ; 4.514 ; 5.086 ; 5.179 ;
; address[6] ; display7segu2[0] ; 7.805 ; 5.446 ; 6.173 ; 8.146 ;
; address[6] ; display7segu2[1] ; 7.443 ; 5.247 ; 5.789 ; 7.975 ;
; address[6] ; display7segu2[2] ; 7.673 ; 5.482 ; 6.018 ; 8.215 ;
; address[6] ; display7segu2[3] ; 5.403 ; 5.452 ; 5.977 ; 6.113 ;
; address[6] ; display7segu2[4] ; 5.203 ; 7.553 ; 7.931 ; 5.912 ;
; address[6] ; display7segu2[5] ; 5.255 ; 5.367 ; 5.883 ; 5.969 ;
; address[6] ; display7segu2[6] ; 5.368 ; 5.431 ; 5.975 ; 6.074 ;
; address[6] ; display7segu3[0] ; 6.445 ; 6.318 ; 7.042 ; 6.935 ;
; address[6] ; display7segu3[1] ; 6.280 ; 6.376 ; 6.896 ; 6.973 ;
; address[6] ; display7segu3[2] ; 7.922 ; 6.622 ; 7.096 ; 8.481 ;
; address[6] ; display7segu3[3] ; 6.409 ; 6.523 ; 7.024 ; 7.119 ;
; address[6] ; display7segu3[4] ; 7.899 ; 6.555 ; 7.066 ; 8.412 ;
; address[6] ; display7segu3[5] ; 7.607 ; 6.231 ; 6.757 ; 8.107 ;
; address[6] ; display7segu3[6] ; 5.974 ; 6.047 ; 6.590 ; 6.644 ;
; address[7] ; display7segu1[0] ; 5.392 ; 5.346 ; 6.180 ; 6.101 ;
; address[7] ; display7segu1[1] ; 5.201 ; 5.276 ; 5.951 ; 6.045 ;
; address[7] ; display7segu1[2] ; 5.333 ;       ;       ; 6.153 ;
; address[7] ; display7segu1[3] ; 5.163 ; 5.282 ; 5.856 ; 5.968 ;
; address[7] ; display7segu1[4] ; 5.250 ;       ;       ; 6.093 ;
; address[7] ; display7segu1[5] ; 5.539 ;       ;       ; 6.428 ;
; address[7] ; display7segu1[6] ; 5.390 ; 5.516 ; 6.196 ; 6.263 ;
; address[7] ; display7segu2[0] ; 5.825 ; 5.721 ; 6.555 ; 6.444 ;
; address[7] ; display7segu2[1] ; 5.608 ; 5.530 ; 6.190 ; 6.404 ;
; address[7] ; display7segu2[2] ; 5.693 ; 5.780 ; 6.419 ; 6.513 ;
; address[7] ; display7segu2[3] ; 5.656 ; 5.738 ; 6.378 ; 6.467 ;
; address[7] ; display7segu2[4] ; 5.640 ; 5.573 ; 6.229 ; 6.443 ;
; address[7] ; display7segu2[5] ; 5.531 ; 5.622 ; 6.256 ; 6.354 ;
; address[7] ; display7segu2[6] ; 5.615 ; 5.695 ; 6.341 ; 6.428 ;
; address[7] ; display7segu3[0] ; 5.487 ; 5.382 ; 6.188 ; 6.076 ;
; address[7] ; display7segu3[1] ; 5.337 ; 5.412 ; 6.032 ; 6.114 ;
; address[7] ; display7segu3[2] ; 5.666 ; 5.658 ; 6.231 ; 6.473 ;
; address[7] ; display7segu3[3] ; 5.465 ; 5.558 ; 6.160 ; 6.260 ;
; address[7] ; display7segu3[4] ; 5.510 ; 5.593 ; 6.204 ; 6.294 ;
; address[7] ; display7segu3[5] ; 5.351 ; 5.271 ; 5.898 ; 6.101 ;
; address[7] ; display7segu3[6] ; 5.037 ; 5.089 ; 5.734 ; 5.793 ;
+------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.515  ; 0.923 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.515  ; 0.923 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.825 ; 0.0   ; 0.0      ; 0.0     ; -2202.259           ;
;  clock           ; -34.825 ; 0.000 ; N/A      ; N/A     ; -2202.259           ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 11.152 ; 11.875 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 8.853  ; 9.687  ; Rise       ; clock           ;
;  address[1]  ; clock      ; 8.580  ; 9.007  ; Rise       ; clock           ;
;  address[2]  ; clock      ; 8.805  ; 9.274  ; Rise       ; clock           ;
;  address[3]  ; clock      ; 8.709  ; 9.343  ; Rise       ; clock           ;
;  address[4]  ; clock      ; 9.620  ; 10.183 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 9.362  ; 9.808  ; Rise       ; clock           ;
;  address[6]  ; clock      ; 9.807  ; 10.233 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 11.152 ; 11.875 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.334  ; 4.975  ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 3.177  ; 3.724  ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.683  ; 4.256  ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 4.334  ; 4.975  ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.781  ; 4.398  ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 4.292  ; 4.851  ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.565  ; 4.139  ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.857  ; 4.396  ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.798  ; 4.381  ; Rise       ; clock           ;
; write_memory ; clock      ; 7.141  ; 7.825  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -0.539 ; -1.152 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -0.971 ; -1.630 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -0.991 ; -1.673 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -0.810 ; -1.477 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.539 ; -1.152 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.154 ; -1.823 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -0.805 ; -1.485 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.089 ; -1.758 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.037 ; -1.667 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.512 ; -1.069 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.539 ; -1.100 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.512 ; -1.069 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.545 ; -1.106 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.535 ; -1.104 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.720 ; -1.310 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.536 ; -1.101 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.710 ; -1.310 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.535 ; -1.096 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.067 ; -1.640 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------------+------------+-------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+--------+------------+-----------------+
; display7segu2[*]  ; clock      ; 9.873 ; 10.015 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 9.832 ; 10.015 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 9.432 ; 9.530  ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.743 ; 9.879  ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 9.873 ; 9.840  ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 9.560 ; 9.406  ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 9.650 ; 9.683  ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 9.865 ; 9.797  ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.636 ; 9.738  ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 9.339 ; 9.490  ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 9.295 ; 9.355  ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 9.636 ; 9.738  ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 9.469 ; 9.523  ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 9.619 ; 9.518  ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 9.146 ; 9.061  ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 8.760 ; 8.787  ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 5.651 ; 5.609  ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 5.406 ; 5.366  ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.198 ; 5.180  ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.651 ; 5.609  ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.206 ; 5.180  ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.424 ; 5.381  ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.403 ; 5.383  ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.430 ; 5.396  ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.164 ; 5.138  ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 6.350 ; 6.398  ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.396 ; 5.354  ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.386 ; 5.357  ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 6.350 ; 6.398  ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.664 ; 5.622  ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.168 ; 5.143  ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.700 ; 5.682  ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.432 ; 5.392  ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.181 ; 5.156  ; Rise       ; clock           ;
+-------------------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 3.866 ; 3.997 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 4.231 ; 4.120 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 3.866 ; 3.997 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 4.095 ; 4.189 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 4.054 ; 4.143 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 3.905 ; 4.040 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 3.932 ; 4.030 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 4.017 ; 4.104 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 3.970 ; 4.029 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 4.424 ; 4.312 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 4.268 ; 4.350 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 4.467 ; 4.701 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 4.396 ; 4.496 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 4.440 ; 4.530 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 4.134 ; 4.275 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 3.970 ; 4.029 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 3.001 ; 3.031 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 3.137 ; 3.179 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.030 ; 3.063 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.258 ; 3.307 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.025 ; 3.056 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.158 ; 3.200 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.141 ; 3.183 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.155 ; 3.200 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.001 ; 3.031 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.007 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.137 ; 3.173 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.127 ; 3.166 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.680 ; 3.797 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.274 ; 3.322 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.007 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.301 ; 3.374 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.167 ; 3.205 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.018 ; 3.047 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 8.604  ;        ;        ; 9.144  ;
; address[0] ; display7segu0[1] ; 7.898  ;        ;        ; 8.398  ;
; address[0] ; display7segu0[2] ; 7.928  ;        ;        ; 8.451  ;
; address[0] ; display7segu0[3] ; 10.093 ; 10.072 ; 10.702 ; 10.715 ;
; address[0] ; display7segu0[4] ;        ; 9.616  ; 10.166 ;        ;
; address[0] ; display7segu0[5] ; 8.490  ; 8.438  ; 9.073  ; 9.012  ;
; address[0] ; display7segu0[6] ; 8.252  ; 8.219  ; 8.766  ; 8.829  ;
; address[1] ; display7segu0[0] ; 9.518  ; 9.508  ; 10.086 ; 10.110 ;
; address[1] ; display7segu0[1] ; 8.081  ;        ;        ; 8.631  ;
; address[1] ; display7segu0[2] ; 8.106  ; 8.093  ; 8.657  ; 8.678  ;
; address[1] ; display7segu0[3] ; 10.316 ; 10.359 ; 11.031 ; 10.986 ;
; address[1] ; display7segu0[4] ; 9.385  ;        ;        ; 10.042 ;
; address[1] ; display7segu0[5] ; 8.717  ; 8.656  ; 9.241  ; 9.232  ;
; address[1] ; display7segu0[6] ; 8.002  ; 8.054  ; 8.587  ; 8.562  ;
; address[2] ; display7segu0[0] ; 8.813  ; 8.807  ; 9.387  ; 9.402  ;
; address[2] ; display7segu0[1] ; 8.046  ; 8.027  ; 8.646  ; 8.655  ;
; address[2] ; display7segu0[2] ; 8.078  ;        ;        ; 8.698  ;
; address[2] ; display7segu0[3] ; 9.141  ; 9.119  ; 9.632  ; 9.638  ;
; address[2] ; display7segu0[4] ; 9.361  ; 9.389  ; 9.960  ; 9.979  ;
; address[2] ; display7segu0[5] ; 8.285  ;        ;        ; 8.875  ;
; address[2] ; display7segu0[6] ; 7.948  ; 7.952  ; 8.485  ; 8.480  ;
; address[3] ; display7segu0[0] ; 10.006 ; 10.024 ; 10.542 ; 10.569 ;
; address[3] ; display7segu0[1] ; 8.922  ; 8.867  ; 9.419  ; 9.463  ;
; address[3] ; display7segu0[2] ; 8.952  ;        ;        ; 9.499  ;
; address[3] ; display7segu0[3] ; 8.532  ; 8.516  ; 8.966  ; 8.941  ;
; address[3] ; display7segu0[4] ; 8.792  ;        ;        ; 9.284  ;
; address[3] ; display7segu0[5] ; 9.588  ;        ;        ; 10.079 ;
; address[3] ; display7segu0[6] ; 8.796  ; 8.795  ; 9.288  ; 9.322  ;
; address[4] ; display7segu1[0] ; 7.917  ;        ;        ; 8.457  ;
; address[4] ; display7segu1[1] ; 7.774  ;        ;        ; 8.290  ;
; address[4] ; display7segu1[2] ; 8.667  ;        ;        ; 9.248  ;
; address[4] ; display7segu1[3] ; 8.901  ; 8.886  ; 9.446  ; 9.465  ;
; address[4] ; display7segu1[4] ;        ; 8.613  ; 9.206  ;        ;
; address[4] ; display7segu1[5] ; 8.405  ; 8.363  ; 8.930  ; 8.919  ;
; address[4] ; display7segu1[6] ; 8.142  ; 8.096  ; 8.660  ; 8.646  ;
; address[5] ; display7segu1[0] ; 7.810  ; 7.795  ; 8.352  ; 8.394  ;
; address[5] ; display7segu1[1] ; 7.694  ;        ;        ; 8.219  ;
; address[5] ; display7segu1[2] ; 8.831  ; 8.825  ; 9.368  ; 9.395  ;
; address[5] ; display7segu1[3] ; 8.757  ; 8.806  ; 9.404  ; 9.365  ;
; address[5] ; display7segu1[4] ; 8.810  ;        ;        ; 9.341  ;
; address[5] ; display7segu1[5] ; 8.252  ; 8.184  ; 8.786  ; 8.823  ;
; address[5] ; display7segu1[6] ; 7.987  ; 7.957  ; 8.553  ; 8.551  ;
; address[5] ; display7segu2[0] ; 13.438 ; 13.443 ; 13.888 ; 13.924 ;
; address[5] ; display7segu2[1] ; 12.993 ; 12.965 ; 13.470 ; 13.407 ;
; address[5] ; display7segu2[2] ; 12.790 ; 13.316 ; 13.784 ; 13.184 ;
; address[5] ; display7segu2[3] ; 13.258 ; 13.277 ; 13.734 ; 13.718 ;
; address[5] ; display7segu2[4] ; 12.453 ; 13.027 ; 13.504 ; 12.873 ;
; address[5] ; display7segu2[5] ; 12.564 ; 13.106 ; 13.562 ; 12.968 ;
; address[5] ; display7segu2[6] ; 13.248 ; 13.232 ; 13.727 ; 13.676 ;
; address[5] ; display7segu3[0] ; 13.068 ; 13.085 ; 13.509 ; 13.504 ;
; address[5] ; display7segu3[1] ; 12.995 ; 12.916 ; 13.421 ; 13.342 ;
; address[5] ; display7segu3[2] ; 13.260 ; 13.285 ; 13.762 ; 13.668 ;
; address[5] ; display7segu3[3] ; 13.098 ; 13.084 ; 13.523 ; 13.543 ;
; address[5] ; display7segu3[4] ; 13.167 ; 13.178 ; 13.582 ; 13.644 ;
; address[5] ; display7segu3[5] ; 12.693 ; 12.688 ; 13.157 ; 13.097 ;
; address[5] ; display7segu3[6] ; 12.393 ; 12.351 ; 12.814 ; 12.816 ;
; address[6] ; display7segu1[0] ; 7.506  ; 7.526  ; 8.039  ; 8.068  ;
; address[6] ; display7segu1[1] ; 7.720  ; 7.684  ; 8.264  ; 8.219  ;
; address[6] ; display7segu1[2] ; 8.888  ;        ;        ; 9.440  ;
; address[6] ; display7segu1[3] ; 9.528  ; 9.512  ; 10.070 ; 10.082 ;
; address[6] ; display7segu1[4] ; 8.814  ; 8.825  ; 9.398  ; 9.345  ;
; address[6] ; display7segu1[5] ; 8.000  ;        ;        ; 8.491  ;
; address[6] ; display7segu1[6] ; 7.732  ; 7.688  ; 8.272  ; 8.219  ;
; address[6] ; display7segu2[0] ; 13.883 ; 13.888 ; 14.313 ; 14.349 ;
; address[6] ; display7segu2[1] ; 13.438 ; 13.410 ; 13.895 ; 13.832 ;
; address[6] ; display7segu2[2] ; 13.235 ; 13.761 ; 14.209 ; 13.609 ;
; address[6] ; display7segu2[3] ; 13.703 ; 13.722 ; 14.159 ; 14.143 ;
; address[6] ; display7segu2[4] ; 12.898 ; 13.472 ; 13.929 ; 13.298 ;
; address[6] ; display7segu2[5] ; 13.009 ; 13.551 ; 13.987 ; 13.393 ;
; address[6] ; display7segu2[6] ; 13.693 ; 13.677 ; 14.152 ; 14.101 ;
; address[6] ; display7segu3[0] ; 13.513 ; 13.530 ; 13.934 ; 13.929 ;
; address[6] ; display7segu3[1] ; 13.440 ; 13.361 ; 13.846 ; 13.767 ;
; address[6] ; display7segu3[2] ; 13.705 ; 13.730 ; 14.187 ; 14.093 ;
; address[6] ; display7segu3[3] ; 13.543 ; 13.529 ; 13.948 ; 13.968 ;
; address[6] ; display7segu3[4] ; 13.612 ; 13.623 ; 14.007 ; 14.069 ;
; address[6] ; display7segu3[5] ; 13.138 ; 13.133 ; 13.582 ; 13.522 ;
; address[6] ; display7segu3[6] ; 12.838 ; 12.796 ; 13.239 ; 13.241 ;
; address[7] ; display7segu1[0] ; 9.450  ; 9.438  ; 9.972  ; 10.004 ;
; address[7] ; display7segu1[1] ; 9.217  ; 9.178  ; 9.732  ; 9.726  ;
; address[7] ; display7segu1[2] ; 9.218  ;        ;        ; 9.751  ;
; address[7] ; display7segu1[3] ; 8.932  ; 8.922  ; 9.470  ; 9.451  ;
; address[7] ; display7segu1[4] ; 9.195  ;        ;        ; 9.697  ;
; address[7] ; display7segu1[5] ; 9.895  ;        ;        ; 10.440 ;
; address[7] ; display7segu1[6] ; 9.628  ; 9.593  ; 10.173 ; 10.169 ;
; address[7] ; display7segu2[0] ; 15.232 ; 15.268 ; 15.951 ; 15.956 ;
; address[7] ; display7segu2[1] ; 14.814 ; 14.751 ; 15.506 ; 15.478 ;
; address[7] ; display7segu2[2] ; 15.128 ; 14.528 ; 15.303 ; 15.829 ;
; address[7] ; display7segu2[3] ; 15.078 ; 15.062 ; 15.771 ; 15.790 ;
; address[7] ; display7segu2[4] ; 14.848 ; 14.217 ; 14.966 ; 15.540 ;
; address[7] ; display7segu2[5] ; 14.906 ; 14.312 ; 15.077 ; 15.619 ;
; address[7] ; display7segu2[6] ; 15.071 ; 15.020 ; 15.761 ; 15.745 ;
; address[7] ; display7segu3[0] ; 14.853 ; 14.848 ; 15.581 ; 15.598 ;
; address[7] ; display7segu3[1] ; 14.765 ; 14.686 ; 15.508 ; 15.429 ;
; address[7] ; display7segu3[2] ; 15.106 ; 15.012 ; 15.773 ; 15.798 ;
; address[7] ; display7segu3[3] ; 14.867 ; 14.887 ; 15.611 ; 15.597 ;
; address[7] ; display7segu3[4] ; 14.926 ; 14.988 ; 15.680 ; 15.691 ;
; address[7] ; display7segu3[5] ; 14.501 ; 14.441 ; 15.206 ; 15.201 ;
; address[7] ; display7segu3[6] ; 14.158 ; 14.160 ; 14.906 ; 14.864 ;
+------------+------------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+------------------+-------+-------+-------+-------+
; Input Port ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------+-------+-------+-------+-------+
; address[0] ; display7segu0[0] ; 5.011 ;       ;       ; 5.572 ;
; address[0] ; display7segu0[1] ; 4.514 ;       ;       ; 5.275 ;
; address[0] ; display7segu0[2] ; 4.573 ;       ;       ; 5.321 ;
; address[0] ; display7segu0[3] ; 5.735 ; 5.864 ; 6.562 ; 6.710 ;
; address[0] ; display7segu0[4] ;       ; 5.605 ; 6.229 ;       ;
; address[0] ; display7segu0[5] ; 4.824 ; 4.939 ; 5.539 ; 5.647 ;
; address[0] ; display7segu0[6] ; 4.747 ; 4.827 ; 5.424 ; 5.556 ;
; address[1] ; display7segu0[0] ; 5.518 ; 5.412 ; 6.273 ; 6.138 ;
; address[1] ; display7segu0[1] ; 4.605 ;       ;       ; 5.396 ;
; address[1] ; display7segu0[2] ; 4.659 ; 4.725 ; 5.349 ; 5.434 ;
; address[1] ; display7segu0[3] ; 5.857 ; 6.013 ; 6.719 ; 6.820 ;
; address[1] ; display7segu0[4] ; 5.410 ;       ;       ; 6.278 ;
; address[1] ; display7segu0[5] ; 4.874 ; 4.999 ; 5.598 ; 5.679 ;
; address[1] ; display7segu0[6] ; 4.601 ; 4.696 ; 5.268 ; 5.386 ;
; address[2] ; display7segu0[0] ; 5.120 ; 5.018 ; 5.813 ; 5.678 ;
; address[2] ; display7segu0[1] ; 4.586 ; 4.680 ; 5.298 ; 5.393 ;
; address[2] ; display7segu0[2] ; 4.665 ;       ;       ; 5.443 ;
; address[2] ; display7segu0[3] ; 5.135 ; 5.288 ; 5.843 ; 5.944 ;
; address[2] ; display7segu0[4] ; 5.388 ; 5.518 ; 6.098 ; 6.221 ;
; address[2] ; display7segu0[5] ; 4.701 ;       ;       ; 5.498 ;
; address[2] ; display7segu0[6] ; 4.576 ; 4.684 ; 5.257 ; 5.358 ;
; address[3] ; display7segu0[0] ; 5.826 ; 5.701 ; 6.576 ; 6.458 ;
; address[3] ; display7segu0[1] ; 5.082 ; 5.176 ; 5.778 ; 5.868 ;
; address[3] ; display7segu0[2] ; 5.165 ;       ;       ; 5.922 ;
; address[3] ; display7segu0[3] ; 4.827 ; 4.961 ; 5.437 ; 5.564 ;
; address[3] ; display7segu0[4] ; 5.002 ;       ;       ; 5.740 ;
; address[3] ; display7segu0[5] ; 5.423 ;       ;       ; 6.256 ;
; address[3] ; display7segu0[6] ; 5.056 ; 5.159 ; 5.728 ; 5.850 ;
; address[4] ; display7segu1[0] ; 4.622 ;       ;       ; 5.225 ;
; address[4] ; display7segu1[1] ; 4.411 ;       ;       ; 5.175 ;
; address[4] ; display7segu1[2] ; 4.961 ;       ;       ; 5.748 ;
; address[4] ; display7segu1[3] ; 5.073 ; 5.187 ; 5.764 ; 5.897 ;
; address[4] ; display7segu1[4] ;       ; 5.018 ; 5.601 ;       ;
; address[4] ; display7segu1[5] ; 4.778 ; 4.889 ; 5.446 ; 5.576 ;
; address[4] ; display7segu1[6] ; 4.631 ; 4.727 ; 5.298 ; 5.413 ;
; address[5] ; display7segu1[0] ; 4.524 ; 4.474 ; 5.212 ; 5.134 ;
; address[5] ; display7segu1[1] ; 4.357 ;       ;       ; 5.123 ;
; address[5] ; display7segu1[2] ; 5.065 ; 5.155 ; 5.771 ; 5.880 ;
; address[5] ; display7segu1[3] ; 5.002 ; 5.143 ; 5.732 ; 5.818 ;
; address[5] ; display7segu1[4] ; 4.982 ;       ;       ; 5.820 ;
; address[5] ; display7segu1[5] ; 4.674 ; 4.791 ; 5.356 ; 5.462 ;
; address[5] ; display7segu1[6] ; 4.541 ; 4.628 ; 5.206 ; 5.332 ;
; address[5] ; display7segu2[0] ; 7.522 ; 5.346 ; 6.051 ; 7.833 ;
; address[5] ; display7segu2[1] ; 7.160 ; 5.147 ; 5.667 ; 7.662 ;
; address[5] ; display7segu2[2] ; 7.390 ; 5.382 ; 5.896 ; 7.902 ;
; address[5] ; display7segu2[3] ; 5.303 ; 5.352 ; 5.855 ; 5.991 ;
; address[5] ; display7segu2[4] ; 5.103 ; 7.270 ; 7.618 ; 5.790 ;
; address[5] ; display7segu2[5] ; 5.155 ; 5.267 ; 5.761 ; 5.847 ;
; address[5] ; display7segu2[6] ; 5.268 ; 5.331 ; 5.853 ; 5.952 ;
; address[5] ; display7segu3[0] ; 6.162 ; 6.035 ; 6.729 ; 6.622 ;
; address[5] ; display7segu3[1] ; 5.997 ; 6.093 ; 6.583 ; 6.660 ;
; address[5] ; display7segu3[2] ; 7.639 ; 6.339 ; 6.783 ; 8.168 ;
; address[5] ; display7segu3[3] ; 6.126 ; 6.240 ; 6.711 ; 6.806 ;
; address[5] ; display7segu3[4] ; 7.616 ; 6.272 ; 6.753 ; 8.099 ;
; address[5] ; display7segu3[5] ; 7.324 ; 5.948 ; 6.444 ; 7.794 ;
; address[5] ; display7segu3[6] ; 5.691 ; 5.764 ; 6.277 ; 6.331 ;
; address[6] ; display7segu1[0] ; 4.409 ; 4.340 ; 5.074 ; 5.012 ;
; address[6] ; display7segu1[1] ; 4.413 ; 4.493 ; 5.089 ; 5.162 ;
; address[6] ; display7segu1[2] ; 5.067 ;       ;       ; 5.869 ;
; address[6] ; display7segu1[3] ; 5.402 ; 5.540 ; 6.172 ; 6.258 ;
; address[6] ; display7segu1[4] ; 4.977 ; 5.121 ; 5.722 ; 5.809 ;
; address[6] ; display7segu1[5] ; 4.563 ;       ;       ; 5.343 ;
; address[6] ; display7segu1[6] ; 4.414 ; 4.514 ; 5.086 ; 5.179 ;
; address[6] ; display7segu2[0] ; 7.805 ; 5.446 ; 6.173 ; 8.146 ;
; address[6] ; display7segu2[1] ; 7.443 ; 5.247 ; 5.789 ; 7.975 ;
; address[6] ; display7segu2[2] ; 7.673 ; 5.482 ; 6.018 ; 8.215 ;
; address[6] ; display7segu2[3] ; 5.403 ; 5.452 ; 5.977 ; 6.113 ;
; address[6] ; display7segu2[4] ; 5.203 ; 7.553 ; 7.931 ; 5.912 ;
; address[6] ; display7segu2[5] ; 5.255 ; 5.367 ; 5.883 ; 5.969 ;
; address[6] ; display7segu2[6] ; 5.368 ; 5.431 ; 5.975 ; 6.074 ;
; address[6] ; display7segu3[0] ; 6.445 ; 6.318 ; 7.042 ; 6.935 ;
; address[6] ; display7segu3[1] ; 6.280 ; 6.376 ; 6.896 ; 6.973 ;
; address[6] ; display7segu3[2] ; 7.922 ; 6.622 ; 7.096 ; 8.481 ;
; address[6] ; display7segu3[3] ; 6.409 ; 6.523 ; 7.024 ; 7.119 ;
; address[6] ; display7segu3[4] ; 7.899 ; 6.555 ; 7.066 ; 8.412 ;
; address[6] ; display7segu3[5] ; 7.607 ; 6.231 ; 6.757 ; 8.107 ;
; address[6] ; display7segu3[6] ; 5.974 ; 6.047 ; 6.590 ; 6.644 ;
; address[7] ; display7segu1[0] ; 5.392 ; 5.346 ; 6.180 ; 6.101 ;
; address[7] ; display7segu1[1] ; 5.201 ; 5.276 ; 5.951 ; 6.045 ;
; address[7] ; display7segu1[2] ; 5.333 ;       ;       ; 6.153 ;
; address[7] ; display7segu1[3] ; 5.163 ; 5.282 ; 5.856 ; 5.968 ;
; address[7] ; display7segu1[4] ; 5.250 ;       ;       ; 6.093 ;
; address[7] ; display7segu1[5] ; 5.539 ;       ;       ; 6.428 ;
; address[7] ; display7segu1[6] ; 5.390 ; 5.516 ; 6.196 ; 6.263 ;
; address[7] ; display7segu2[0] ; 5.825 ; 5.721 ; 6.555 ; 6.444 ;
; address[7] ; display7segu2[1] ; 5.608 ; 5.530 ; 6.190 ; 6.404 ;
; address[7] ; display7segu2[2] ; 5.693 ; 5.780 ; 6.419 ; 6.513 ;
; address[7] ; display7segu2[3] ; 5.656 ; 5.738 ; 6.378 ; 6.467 ;
; address[7] ; display7segu2[4] ; 5.640 ; 5.573 ; 6.229 ; 6.443 ;
; address[7] ; display7segu2[5] ; 5.531 ; 5.622 ; 6.256 ; 6.354 ;
; address[7] ; display7segu2[6] ; 5.615 ; 5.695 ; 6.341 ; 6.428 ;
; address[7] ; display7segu3[0] ; 5.487 ; 5.382 ; 6.188 ; 6.076 ;
; address[7] ; display7segu3[1] ; 5.337 ; 5.412 ; 6.032 ; 6.114 ;
; address[7] ; display7segu3[2] ; 5.666 ; 5.658 ; 6.231 ; 6.473 ;
; address[7] ; display7segu3[3] ; 5.465 ; 5.558 ; 6.160 ; 6.260 ;
; address[7] ; display7segu3[4] ; 5.510 ; 5.593 ; 6.204 ; 6.294 ;
; address[7] ; display7segu3[5] ; 5.351 ; 5.271 ; 5.898 ; 6.101 ;
; address[7] ; display7segu3[6] ; 5.037 ; 5.089 ; 5.734 ; 5.793 ;
+------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_memory            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 18    ; 18    ;
; Unconstrained Input Port Paths  ; 20879 ; 20879 ;
; Unconstrained Output Ports      ; 44    ; 44    ;
; Unconstrained Output Port Paths ; 219   ; 219   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 23 17:47:28 2024
Info: Command: quartus_sta MemoryTest -c MemoryTest
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.515             -34.825 clock 
Info (332146): Worst-case hold slack is 1.753
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.753               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.001             -30.600 clock 
Info (332146): Worst-case hold slack is 1.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.592               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.324             -17.499 clock 
Info (332146): Worst-case hold slack is 0.923
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.923               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2202.259 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4718 megabytes
    Info: Processing ended: Thu May 23 17:47:31 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


