static T_1\r\nF_1 ( T_2 * T_3 V_1 , T_4 * V_2 ,\r\nint V_3 , void * T_5 V_1 )\r\n{\r\nT_6 type ;\r\nT_7 V_4 ;\r\nif ( F_2 ( V_2 , V_3 ) == 19 &&\r\nF_3 ( V_2 , V_3 + 1 , L_1 , 19 ) == 0 ) {\r\nreturn 1 +\r\n19 +\r\n8 +\r\n20 +\r\n20 ;\r\n} else {\r\nV_4 = F_4 ( V_2 , V_3 ) ;\r\nif( V_4 == 0 ) {\r\nreturn V_5 ;\r\n}\r\nif( F_5 ( V_2 , V_3 + V_5 ) ) {\r\ntype = F_2 ( V_2 , V_3 + V_5 ) ;\r\nif( ( type <= V_6 || type == V_7 ) && V_4 < 0x1000000 ) {\r\nreturn V_5 + V_4 ;\r\n} else {\r\nreturn F_6 ( V_2 , V_3 ) ;\r\n}\r\n} else {\r\nreturn F_6 ( V_2 , V_3 ) ;\r\n}\r\n}\r\n}\r\nstatic void\r\nF_7 ( T_4 * V_2 , T_2 * T_3 , T_8 * V_8 )\r\n{\r\nint V_3 = 0 ;\r\nint V_9 ;\r\nint V_10 = 0 ;\r\nT_8 * V_11 ;\r\nT_9 type = 0 ;\r\nT_7 V_12 = 0 ;\r\nT_6 V_13 = 0 ;\r\nT_7 V_4 ;\r\nconst char * V_14 = NULL ;\r\nT_10 * V_15 ;\r\nT_7 V_16 , V_17 , V_18 ;\r\nT_7 V_19 ;\r\nT_4 * V_20 ;\r\nif ( F_8 ( V_2 , V_3 + V_5 , 1 ) ) {\r\nV_4 = F_4 ( V_2 , V_3 ) ;\r\ntype = F_2 ( V_2 , V_3 + V_5 ) ;\r\nif ( type == V_21 && V_4 > 4 ) {\r\nif ( ! F_8 ( V_2 , V_3 + V_5 , 4 ) )\r\nreturn;\r\nV_12 = F_4 ( V_2 , V_3 + V_5 ) ;\r\nif ( 4 + V_12 + 1 <= V_4 ) {\r\nif ( ! F_8 ( V_2 , V_3 + V_5 + 4 , V_12 + 1 ) )\r\nreturn;\r\nfor ( V_9 = 0 ; V_22 [ V_9 ] . V_23 ; V_9 ++ ) {\r\nif ( strlen ( V_22 [ V_9 ] . V_23 ) == V_12 &&\r\nF_3 ( V_2 , V_3 + V_5 + 4 ,\r\nV_22 [ V_9 ] . V_23 , ( int ) strlen ( V_22 [ V_9 ] . V_23 ) ) == 0 ) {\r\nV_13 = F_2 ( V_2 , V_3 + V_5 + 4 + V_12 ) ;\r\nif ( V_13 == 0 || V_13 == 1 || V_13 == 2 ) {\r\ntype = V_22 [ V_9 ] . V_24 ;\r\nV_10 = 1 ;\r\n}\r\nbreak;\r\n}\r\n}\r\n}\r\n}\r\nV_14 = F_9 ( type , V_25 ) ;\r\n#if 0\r\nif (msgtype == NULL && isamp) {\r\nmsgtype = try_val_to_str(type, azureus_messages);\r\n}\r\n#endif\r\nif ( V_14 == NULL ) {\r\nF_10 ( V_8 , V_26 , V_2 , V_3 , - 1 , V_27 ) ;\r\nF_11 ( T_3 -> V_28 , V_29 , L_2 ) ;\r\nreturn;\r\n}\r\n} else {\r\nreturn;\r\n}\r\nif ( V_10 ) {\r\nV_15 = F_10 ( V_8 , V_30 , V_2 , V_3 , V_4 + V_5 , V_27 ) ;\r\n} else {\r\nV_15 = F_10 ( V_8 , V_31 , V_2 , V_3 , V_4 + V_5 , V_27 ) ;\r\n}\r\nV_11 = F_12 ( V_15 , V_32 ) ;\r\nif ( V_4 == 0 ) {\r\nF_10 ( V_11 , V_33 , V_2 , V_3 , V_5 , V_34 ) ;\r\nF_11 ( T_3 -> V_28 , V_29 , L_3 ) ;\r\nreturn;\r\n}\r\nF_10 ( V_11 , V_33 , V_2 , V_3 , V_5 , V_34 ) ;\r\nV_3 += V_5 ;\r\nif ( V_10 ) {\r\nF_10 ( V_11 , V_35 , V_2 , V_3 , 4 , V_34 ) ;\r\nF_10 ( V_11 , V_36 , V_2 , V_3 + 4 , V_12 , V_37 | V_27 ) ;\r\nF_13 ( V_15 , L_4 , V_4 , V_14 ) ;\r\nF_10 ( V_11 , V_38 , V_2 , V_3 + 4 + V_12 , 1 , V_34 ) ;\r\nV_3 += 4 + V_12 + 1 ;\r\nV_4 -= 4 + V_12 + 1 ;\r\n} else {\r\nF_10 ( V_11 , V_39 , V_2 , V_3 , 1 , V_34 ) ;\r\nF_13 ( V_15 , L_5 , V_4 , V_14 ) ;\r\nV_3 += 1 ;\r\nV_4 -= 1 ;\r\n}\r\nF_11 ( T_3 -> V_28 , V_29 , V_14 ) ;\r\nswitch ( type ) {\r\ncase V_21 :\r\ncase V_40 :\r\ncase V_41 :\r\ncase V_42 :\r\nbreak;\r\ncase V_43 :\r\ncase V_44 :\r\nV_16 = F_4 ( V_2 , V_3 ) ;\r\nF_14 ( V_11 , V_45 , V_2 , V_3 , 4 , V_16 ) ; V_3 += 4 ;\r\nV_17 = F_4 ( V_2 , V_3 ) ;\r\nF_14 ( V_11 , V_46 , V_2 , V_3 , 4 , V_17 ) ; V_3 += 4 ;\r\nV_18 = F_4 ( V_2 , V_3 ) ;\r\nF_14 ( V_11 , V_47 , V_2 , V_3 , 4 , V_18 ) ;\r\nF_13 ( V_15 , L_6 , V_16 , V_17 , V_18 ) ;\r\nF_15 ( T_3 -> V_28 , V_29 , L_6 , V_16 , V_17 , V_18 ) ;\r\nbreak;\r\ncase V_6 :\r\nF_10 ( V_11 , V_48 , V_2 , V_3 , 2 , V_34 ) ;\r\nbreak;\r\ncase V_7 :\r\nF_10 ( V_11 , V_49 , V_2 , V_3 , V_4 , V_27 ) ;\r\nbreak;\r\ncase V_50 :\r\nV_16 = F_4 ( V_2 , V_3 ) ;\r\nF_10 ( V_11 , V_45 , V_2 , V_3 , 4 , V_34 ) ;\r\nF_13 ( V_15 , L_7 , V_16 ) ;\r\nF_15 ( T_3 -> V_28 , V_29 , L_7 , V_16 ) ;\r\nbreak;\r\ncase V_51 :\r\nF_10 ( V_11 , V_52 , V_2 , V_3 , V_4 , V_27 ) ;\r\nF_13 ( V_15 , L_8 , V_4 ) ;\r\nF_15 ( T_3 -> V_28 , V_29 , L_8 , V_4 ) ;\r\nbreak;\r\ncase V_53 :\r\nV_16 = F_4 ( V_2 , V_3 ) ;\r\nF_14 ( V_11 , V_45 , V_2 , V_3 , 4 , V_16 ) ;\r\nV_3 += 4 ;\r\nV_4 -= 4 ;\r\nV_17 = F_4 ( V_2 , V_3 ) ;\r\nF_14 ( V_11 , V_46 , V_2 , V_3 , 4 , V_17 ) ;\r\nV_3 += 4 ;\r\nV_4 -= 4 ;\r\nF_10 ( V_11 , V_54 , V_2 , V_3 , V_4 , V_27 ) ;\r\nF_13 ( V_15 , L_9 , V_16 , V_17 , V_4 ) ;\r\nF_15 ( T_3 -> V_28 , V_29 , L_9 , V_16 , V_17 , V_4 ) ;\r\nbreak;\r\ncase V_55 :\r\ncase V_56 :\r\nV_20 = F_16 ( V_2 , V_3 , V_4 ) ;\r\nF_17 ( V_57 , V_20 , T_3 , V_11 ) ;\r\nbreak;\r\ncase V_58 :\r\nV_19 = F_4 ( V_2 , V_3 ) ;\r\nF_10 ( V_11 , V_59 , V_2 , V_3 , 4 , V_34 ) ;\r\nF_10 ( V_11 , V_60 , V_2 , V_3 + 4 , V_19 , V_37 | V_27 ) ;\r\nF_10 ( V_11 , V_61 , V_2 , V_3 + 4 + V_19 , 4 , V_34 ) ;\r\nF_10 ( V_11 , V_62 , V_2 , V_3 + 4 + V_19 + 4 , 4 , V_34 ) ;\r\nbreak;\r\ncase V_63 :\r\nF_10 ( V_11 , V_62 , V_2 , V_3 , 4 , V_34 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\n}\r\nstatic int\r\nF_18 ( T_4 * V_2 , T_2 * T_3 , T_8 * V_8 )\r\n{\r\nint V_3 = 0 ;\r\nint V_9 ;\r\nchar * V_64 ;\r\nF_11 ( T_3 -> V_28 , V_29 , L_10 ) ;\r\nF_10 ( V_8 , V_65 , V_2 , V_3 , 1 , V_34 ) ; V_3 += 1 ;\r\nF_10 ( V_8 , V_66 , V_2 , V_3 , 19 , V_37 | V_27 ) ; V_3 += 19 ;\r\nF_10 ( V_8 , V_67 , V_2 , V_3 , 8 , V_27 ) ; V_3 += 8 ;\r\nF_10 ( V_8 , V_68 , V_2 , V_3 , 20 , V_27 ) ;\r\nV_3 += 20 ;\r\nF_10 ( V_8 , V_69 , V_2 , V_3 , 20 , V_27 ) ;\r\nif( V_70 ) {\r\nfor( V_9 = 0 ; V_71 [ V_9 ] . V_23 != NULL ; ++ V_9 )\r\n{\r\nif( F_3 ( V_2 , V_3 , V_71 [ V_9 ] . V_72 , ( int ) strlen ( V_71 [ V_9 ] . V_72 ) ) == 0 ) {\r\nV_64 = F_19 ( F_20 () , V_2 , V_3 + ( int ) strlen ( V_71 [ V_9 ] . V_72 ) ,\r\nV_71 [ V_9 ] . V_73 , V_37 ) ;\r\nF_21 ( V_8 , V_74 , V_2 , V_3 , 20 , V_64 , L_11 ,\r\nV_71 [ V_9 ] . V_23 , F_22 ( ( V_75 * ) V_64 , V_71 [ V_9 ] . V_73 ) ) ;\r\nbreak;\r\n}\r\n}\r\n}\r\nV_3 += 20 ;\r\nreturn V_3 ;\r\n}\r\nstatic\r\nint F_23 ( T_4 * V_2 , T_2 * T_3 , T_8 * V_8 , void * T_5 V_1 )\r\n{\r\nT_10 * V_15 ;\r\nF_11 ( T_3 -> V_28 , V_76 , L_12 ) ;\r\nF_11 ( T_3 -> V_28 , V_29 , L_13 ) ;\r\nV_15 = F_10 ( V_8 , V_77 , V_2 , 0 , - 1 , V_27 ) ;\r\nV_8 = F_12 ( V_15 , V_78 ) ;\r\nif ( F_2 ( V_2 , 0 ) == 19 &&\r\nF_3 ( V_2 , 1 , L_1 , 19 ) == 0 ) {\r\nF_18 ( V_2 , T_3 , V_8 ) ;\r\n} else {\r\nF_7 ( V_2 , T_3 , V_8 ) ;\r\n}\r\nF_24 ( T_3 -> V_28 , V_29 , L_14 ) ;\r\nF_25 ( T_3 -> V_28 , V_29 ) ;\r\nreturn F_26 ( V_2 ) ;\r\n}\r\nstatic\r\nint F_27 ( T_4 * V_2 , T_2 * T_3 , T_8 * V_8 , void * T_5 )\r\n{\r\nF_28 ( V_2 , T_3 , V_8 , V_79 , V_5 ,\r\nF_1 , F_23 , T_5 ) ;\r\nreturn F_26 ( V_2 ) ;\r\n}\r\nstatic\r\nT_11 F_29 ( T_4 * V_2 , T_2 * T_3 ,\r\nT_8 * V_8 , void * T_5 )\r\n{\r\nT_12 * V_80 ;\r\nif ( F_30 ( V_2 ) >= 20 &&\r\nF_2 ( V_2 , 0 ) == 19 &&\r\nF_3 ( V_2 , 1 , L_1 , 19 ) == 0 ) {\r\nV_80 = F_31 ( T_3 ) ;\r\nF_32 ( V_80 , V_81 ) ;\r\nF_27 ( V_2 , T_3 , V_8 , T_5 ) ;\r\nreturn TRUE ;\r\n}\r\nreturn FALSE ;\r\n}\r\nvoid\r\nF_33 ( void )\r\n{\r\nstatic T_13 V_82 [] = {\r\n#if 0\r\n{ &hf_bittorrent_field_length,\r\n{ "Field Length", "bittorrent.length", FT_UINT32, BASE_DEC, NULL, 0x0, NULL, HFILL }\r\n},\r\n#endif\r\n{ & V_65 ,\r\n{ L_15 , L_16 , V_83 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_66 ,\r\n{ L_17 , L_18 , V_86 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_67 ,\r\n{ L_19 , L_20 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_68 ,\r\n{ L_21 , L_22 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_69 ,\r\n{ L_23 , L_24 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_31 ,\r\n{ L_25 , L_26 , V_89 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_33 ,\r\n{ L_27 , L_28 , V_90 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_39 ,\r\n{ L_29 , L_30 , V_83 , V_84 , F_34 ( V_25 ) , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_30 ,\r\n{ L_31 , L_32 , V_89 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_35 ,\r\n{ L_33 , L_34 , V_90 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_29 , L_35 , V_86 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_38 ,\r\n{ L_36 , L_37 , V_83 , V_84 , F_34 ( V_91 ) , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_52 ,\r\n{ L_38 , L_39 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_45 ,\r\n{ L_40 , L_41 , V_90 , V_92 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_46 ,\r\n{ L_42 , L_43 , V_90 , V_92 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_54 ,\r\n{ L_44 , L_45 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_47 ,\r\n{ L_46 , L_47 , V_90 , V_92 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_59 ,\r\n{ L_48 , L_49 , V_90 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_60 ,\r\n{ L_50 , L_51 , V_86 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_61 ,\r\n{ L_52 , L_53 , V_90 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_62 ,\r\n{ L_54 , L_55 , V_90 , V_92 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_48 ,\r\n{ L_52 , L_56 , V_93 , V_84 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_49 ,\r\n{ L_57 , L_58 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_26 ,\r\n{ L_57 , L_59 , V_88 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n{ & V_74 ,\r\n{ L_60 , L_61 , V_86 , V_87 , NULL , 0x0 , NULL , V_85 }\r\n} ,\r\n} ;\r\nstatic T_14 * V_94 [] = {\r\n& V_78 ,\r\n& V_32 ,\r\n& V_95 ,\r\n} ;\r\nT_15 * V_96 ;\r\nV_77 = F_35 ( L_12 , L_12 , L_62 ) ;\r\nF_36 ( V_77 , V_82 , F_37 ( V_82 ) ) ;\r\nF_38 ( V_94 , F_37 ( V_94 ) ) ;\r\nF_39 ( L_63 , F_27 , V_77 ) ;\r\nV_96 = F_40 ( V_77 , NULL ) ;\r\nF_41 ( V_96 , L_64 ,\r\nL_65 ,\r\nL_66\r\nL_67 ,\r\n& V_79 ) ;\r\nF_41 ( V_96 , L_68 ,\r\nL_69 ,\r\nL_70 ,\r\n& V_70 ) ;\r\n}\r\nvoid\r\nF_42 ( void )\r\n{\r\nV_57 = F_43 ( L_71 , V_77 ) ;\r\nV_81 = F_44 ( L_63 ) ;\r\n#if 0\r\ndissector_add_uint("tcp.port", 6881, dissector_handle);\r\ndissector_add_uint("tcp.port", 6882, dissector_handle);\r\ndissector_add_uint("tcp.port", 6883, dissector_handle);\r\ndissector_add_uint("tcp.port", 6884, dissector_handle);\r\ndissector_add_uint("tcp.port", 6885, dissector_handle);\r\ndissector_add_uint("tcp.port", 6886, dissector_handle);\r\ndissector_add_uint("tcp.port", 6887, dissector_handle);\r\ndissector_add_uint("tcp.port", 6888, dissector_handle);\r\ndissector_add_uint("tcp.port", 6889, dissector_handle);\r\n#endif\r\nF_45 ( L_72 , F_29 , L_73 , L_74 , V_77 , V_97 ) ;\r\n}
