# FPGA LAB1·LAB2 — 직접 작성하는 프로젝트 틀 (v2.0.1)

**프로젝트 하나, workspace 하나입니다.** 이 폴더의 RTL·테스트벤치·핀 제약은 LAB2 03_register 교안 코드로 전사한 초안입니다. 학생 검토와 검증은 아직 필요합니다.

## 1. 새 프로젝트 만들기

```sh
git clone --branch v2.0.1 https://github.com/Glaysia/fpga-lab-template.git new_project_name
cd new_project_name
git switch -c main
code LAB1.code-workspace
```

`new_project_name`을 이번 실습 이름으로 바꾸세요. 다음 회로도 같은 URL과 태그를 다른 폴더 이름으로 clone합니다. 태그 clone 직후의 detached HEAD 안내는 정상이며, `git switch -c main`으로 자신의 작업 브랜치를 만듭니다. LAB2도 파일명 `LAB1.code-workspace`를 그대로 사용합니다.

VS Code 메뉴로 열 때는 **File → New Window → Open Workspace from File... → 방금 만든 폴더의 LAB1.code-workspace**를 선택합니다.

## 2. LAB2 03_register 파일

| 열 파일 | 직접 작성할 내용 |
|---|---|
| `src/register_pair.v` | 저장·전달 레지스터 코어 |
| `src/input_frontend.v` | 입력 동기화와 버튼 처리 |
| `src/lab2_register.v` | 설계 top `lab2_register` |
| `sim/tb_register_pair.sv` | 시뮬레이션 top `tb_register_pair` |
| `constraints/lab2_register.xdc` | 교안에 제시된 포트·핀 제약 |

교안 원문과 전사 내용을 검토한 뒤 시뮬레이션을 진행하세요.

- 파일명을 바꾸려면 Explorer에서 파일 우클릭 → Rename. `simulation.json`의 `sources`와 `testbench`도 같은 이름으로 수정합니다.
- `simulation_top`에는 **TB의 module 이름**을 적습니다. 이 실험은 `tb_register_pair`이며, 설계 top `lab2_register`와 구분합니다.
- 하위 모듈을 만들면 `src/`에 저장하고 `sources` 배열에 추가합니다. `.v`와 `.sv`를 사용할 수 있습니다. 나열한 파일만 컴파일합니다.
- TB에는 `wave.vcd`를 만드는 `$dumpfile`·`$dumpvars`, 입력을 바꾸는 시간 간격과 `$finish`를 작성합니다. 잘못된 출력은 `$fatal`로 검출하세요. 실행기는 정답 코드를 넣거나 기대값을 대신 계산하지 않습니다.
- XDC는 기능 시뮬레이션의 입력이 아닙니다. 포트·핀 대응은 구현 도구와 실제 보드에서 별도로 확인합니다.

## 3. 실행 준비

Python 3.10 이상, Git, VS Code, **Icarus Verilog의 `iverilog`·`vvp`**가 필요합니다. VS Code 추천 확장인 Verilog/SystemVerilog 도구와 VaporView도 설치합니다. 이 사전 시뮬레이션에는 Vivado가 필요하지 않습니다.

- **Windows:** Python을 설치할 때 PATH 등록을 선택합니다. [OSS CAD Suite](https://github.com/YosysHQ/oss-cad-suite-build)의 Windows 배포를 풀고 `bin`을 PATH에 추가한 뒤 VS Code를 다시 엽니다. 실행 파일·경로는 설치한 배포 기준으로 확인하세요.
- **Linux/WSL:** Icarus를 설치하거나 OSS CAD Suite의 Linux 배포를 사용합니다. Ubuntu에서는 `sudo apt install python3 git iverilog`로 준비할 수 있습니다. WSL을 쓰면 VS Code의 WSL 창에서 프로젝트를 열어 Linux의 Python·Icarus로 실행하세요.
- **macOS ARM64:** 해당 아키텍처의 OSS CAD Suite 배포 또는 패키지 관리자로 Python·Git·Icarus를 설치하고 `bin`을 PATH에 등록합니다. [Icarus 공식 설치 안내](https://steveicarus.github.io/iverilog/usage/installation.html)를 참고하세요.

Windows 터미널에서는 `python --version`, Linux/macOS에서는 `python3 --version`을 확인합니다. 이어서 `git --version`, `iverilog -V`, `vvp -V`가 실행되어야 합니다. 도구가 없다는 오류는 설치·PATH를 고친 뒤 새 VS Code 창에서 재확인하세요.

### 추천 확장 설치

왼쪽 Extensions 아이콘을 누르고 검색창에 `@recommended`를 입력하세요. workspace에서 추천한 확장의 Install을 누릅니다.

| workspace 추천 확장 | 식별자 | 용도 |
|---|---|---|
| [slang](https://marketplace.visualstudio.com/items?itemName=hudson-river-trading.vscode-slang) | `hudson-river-trading.vscode-slang` | Verilog/SystemVerilog 편집·진단·코드 탐색 |
| [VaporView](https://marketplace.visualstudio.com/items?itemName=lramseyer.vaporview) | `lramseyer.vaporview` | VCD 파형의 신호·시간·값 확인 |
| [vscode-pdf](https://marketplace.visualstudio.com/items?itemName=tomoki1207.pdf) | `tomoki1207.pdf` | 코드 옆에서 PDF 교안 열기 |

Windows에서 WSL로 실습한다면 [WSL](https://marketplace.visualstudio.com/items?itemName=ms-vscode-remote.remote-wsl) (`ms-vscode-remote.remote-wsl`)도 별도로 설치하세요. HDL·파형 확장은 WSL 창에서 필요할 경우 **Install in WSL**로 설치합니다. WSL을 사용하지 않는 Windows·Linux·macOS에는 이 추가 확장이 필요하지 않습니다.

확장을 설치해도 Python·Icarus 실행 파일이 자동으로 준비되는 것은 아닙니다. 앞의 도구 설치와 01 Check tools도 수행해야 합니다.

### slang 버전과 진단 확인

이 버전의 확인 기준은 **slang 확장 0.3.0 / slang-server 0.3.0**입니다. 추천 목록은 설치할 확장의 ID이며 특정 버전을 설치하거나 서버를 업데이트하는 기능은 아닙니다. slang은 편집·진단 도구이고, **02 Simulate는 Icarus `iverilog`·`vvp`로 실행합니다.** Vivado의 Run Behavioral Simulation은 XSim입니다.

1. Extensions에서 `@installed slang`을 검색하고 확장 상세의 버전을 확인합니다. Update가 표시되면 누르고 재로드합니다. 수업 기준 버전이 필요하면 확장의 톱니바퀴 → Install Another Version... → 0.3.0을 선택합니다.
2. `.v` 또는 `.sv`를 열고 `Ctrl+Shift+P` → **slang: Show Output**을 실행합니다. 서버 시작 경로와 오류를 확인합니다. 정상적으로 작성한 하위 모듈 이름에서 F12로 선언을 열 수 있는지 확인합니다.
3. 확장과 서버 버전 불일치가 나오면 Settings에서 `slang.path`를 검색합니다. 이전 서버를 직접 지정한 경우 해당 경로의 버전을 확인합니다. 자동 설치를 사용하려면 그 설정을 지우고 **slang: Restart Language Server**를 실행합니다.
4. 자동 설치가 실패하면 [공식 v0.3.0 릴리스](https://github.com/hudson-trading/slang-server/releases/tag/v0.3.0)에서 자신의 OS·CPU에 맞는 서버를 받아 압축을 풉니다. Windows에서는 그 폴더의 `slang-server.exe --version`으로 확인하고, Settings의 **User** 범위 `slang.path`에 실행 파일의 실제 전체 경로를 지정한 뒤 서버를 재시작합니다. 이 개인 경로를 workspace에 커밋하지 않습니다.

`.slang/server.json`은 `src`와 `sim`의 편집용 탐색 설정입니다. `-y src`는 하위 모듈 탐색 경로이며, 학생의 시뮬레이션 파일 목록을 대신하지 않습니다. **새 RTL은 `simulation.json`의 `sources`에도 추가하세요.** 편집기 진단이 없다는 사실만으로 시뮬레이션 성공을 판정하지 않습니다.

### Windows PATH를 직접 등록하기

OSS CAD Suite 압축을 푼 위치에서 `bin/iverilog.exe`와 `bin/vvp.exe`를 확인합니다. Windows 검색 → **계정의 환경 변수 편집** → 사용자 변수의 **Path** → **편집** → **새로 만들기**에서 그 `bin` 폴더의 전체 경로를 추가하고 확인을 누릅니다. 이미 동작하는 Icarus가 있다면 재설치할 필요가 없습니다.

VS Code 창을 모두 닫고 다시 연 다음 Terminal → New Terminal에서 `where.exe iverilog`, `where.exe vvp`, `iverilog -V`, `vvp -V`를 확인합니다. 여러 설치가 나오면 맨 앞의 경로가 사용됩니다. Python도 `python --version`으로 확인하고 **01 Check tools**를 실행합니다. 확장 설치만으로 이 단계가 끝나는 것은 아닙니다.

## 4. 저장 → 시뮬레이션 → 파형 → 수정

**Terminal → Run Task...**에서 차례로 선택합니다.

1. **01 Check tools** — Python·Git·Icarus의 버전과 경로를 확인합니다.
2. **02 Simulate** — `simulation.json`에 적은 자기 RTL·TB를 컴파일하고 실행합니다.
3. **03 Open waveform** — 이번 실행의 `build/sim/wave.vcd`를 엽니다. 텍스트로 보이면 탭 우클릭 → Reopen Editor With... → VaporView를 선택합니다.

파형에서 입력·출력을 추가하고 Zoom Fit과 커서로 진리표와 비교합니다. 소스나 TB를 수정한 뒤에는 저장하고 **02를 다시 실행**하세요. 결과가 갱신되면 파형도 다시 열어 확인합니다.

`SIMULATED`는 컴파일·실행·새 파형 생성이 끝났다는 뜻입니다. **회로가 정답이라는 PASS 판정이 아닙니다.** 진리표·자기검사·파형을 직접 대조하여 실험 전 레포트에 설명하세요. 파일을 고치거나 최근 실행이 실패하면 03은 이전 파형을 현재 결과로 열지 않습니다.

실제 명령과 사용 파일은 터미널에 표시됩니다. 실행별 `compile.log`·`simulation.log`는 `build/sim/run-.../`, 최근 실행 상태는 `build/sim/result.json`에 남습니다. 실패 시 해당 로그에서 파일·줄을 찾아 수정합니다. 실패한 실행의 파형이 있다면 해당 run 폴더에서 오류 분석용으로 볼 수 있습니다.

터미널에서 직접 실행하려면 Windows에서는 `python tools/lab1.py check`, `python tools/lab1.py simulate`, `python tools/lab1.py wave`를 사용합니다. Linux/macOS에서는 `python3`로 바꿉니다. 긴 TB는 `simulate --timeout 600`처럼 실행 제한(초)을 조정할 수 있습니다.

## 5. 자신의 소스로 구현하기

**Vivado 실습:** New Project에서 자신이 작성한 `src/` 파일은 Design Sources, `sim/`의 TB는 Simulation Sources, `constraints/`의 XDC는 Constraints에 추가합니다. Copy sources 옵션을 끄고 실제 파일 경로와 두 top을 확인합니다. 이후 GUI에서 시뮬레이션·합성·구현·bit 생성·보드 기록을 진행합니다. 생성할 Vivado 프로젝트 폴더는 `vivado/`로 지정합니다.

**오픈소스 CLI 실습:** 같은 학생 소스를 Icarus로 검사한 뒤 교안에 따라 Yosys·nextpnr·프레임 변환으로 bit를 생성하고 **openFPGALoader**로 기록합니다. 앞의 세 task는 사전 시뮬레이션용이며, 이 템플릿에 부품별 chipdb·완성 통합 RTL·bit 빌드는 포함되어 있지 않습니다. 사용할 보드·도구·제약은 해당 실습에서 설정합니다. Vivado 설치나 Vivado bit를 CLI의 필수 조건으로 두지 않습니다.

## 6. 자신의 저장소에 제출하기

실험 전 레포트에는 예상값·직접 작성한 코드와 XDC 설명·사전 파형·수정 전후 결과를 넣습니다. 실험 후 레포트에는 구현·bit·실제 장치 기록·사진·영상과 결과 해석을 연결합니다. `reports/`와 `evidence/`를 필요할 때 만들고 자신의 자료를 넣으세요. 이 폴더의 사진·파형·로그는 `.gitignore`로 제외하지 않습니다.

자신의 GitHub 저장소를 만든 뒤 템플릿 원격과 제출 원격을 구분합니다. 아래 URL은 자신의 실제 저장소로 바꿉니다.

```sh
git remote rename origin template
git remote add origin https://github.com/YOUR_NAME/YOUR_PROJECT.git
```

VS Code Source Control에서 필요한 소스·레포트·증빙을 Stage → Commit한 뒤 자신의 `origin`으로 push합니다. `build/`의 캐시·도구 결과는 자동 제외됩니다. 제출할 로그·파형은 해당 실행의 파일을 `evidence/`로 복사하고 소스 커밋을 함께 기록하세요.

완성 예시와 강의자료는 [강의 저장소](https://github.com/Glaysia/ece2_26_2_2/tree/daily/0910)에서 별도로 관리합니다. 예시 소스를 찾아 복사하는 것은 허용하지만 변경한 코드와 파형을 스스로 설명해야 합니다.
