> 学习途径：
>
> - 欧阳星明、华中科技大学出版社 《数字逻辑》

# 脉冲异步时序逻辑电路设计

脉冲异步时序逻辑电路设计的一般过程与同步时序逻辑电路设计大体相同。

在脉冲异步时序逻辑电路设计时，主要注意以下两点：

1. 若有多个输入信号，在形成原始状态图和状态表时，只需要考虑多个输入信号中的一个为 1 的情况，从而使问题简化。
2. 由于电路中没有统一的时钟脉冲，钟控触发器的时钟信号同样需要求激励函数。

# 电平异步时序逻辑电路设计

（不想看了）