Simulator report for quzhi
Wed Jul 21 00:07:27 2010
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 444 nodes    ;
; Simulation Coverage         ;       5.47 % ;
; Total Number of Transitions ; 144          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone      ;
; Device                      ; EP1C12Q240C8 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       5.47 % ;
; Total nodes checked                                 ; 444          ;
; Total output ports checked                          ; 567          ;
; Total output ports with complete 1/0-value coverage ; 31           ;
; Total output ports with no 1/0-value coverage       ; 514          ;
; Total output ports with no 1-value coverage         ; 525          ;
; Total output ports with no 0-value coverage         ; 525          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                  ;
+-------------------------------------+-------------------------------------+------------------+
; Node Name                           ; Output Port Name                    ; Output Port Type ;
+-------------------------------------+-------------------------------------+------------------+
; |quzhi|PC:inst10|PC_out[3]          ; |quzhi|PC:inst10|PC_out[3]          ; regout           ;
; |quzhi|PC:inst10|PC_out[2]          ; |quzhi|PC:inst10|PC_out[2]          ; regout           ;
; |quzhi|ALU:inst|Add0~2566           ; |quzhi|ALU:inst|Add0~2566           ; combout          ;
; |quzhi|ALU:inst|Add0~2568           ; |quzhi|ALU:inst|Add0~2568           ; combout          ;
; |quzhi|ALU:inst|Add0~2568           ; |quzhi|ALU:inst|Add0~2569           ; cout             ;
; |quzhi|ALU:inst|Add0~2570           ; |quzhi|ALU:inst|Add0~2570           ; combout          ;
; |quzhi|ALU:inst|Add0~2570           ; |quzhi|ALU:inst|Add0~2571           ; cout0            ;
; |quzhi|ALU:inst|Add0~2570           ; |quzhi|ALU:inst|Add0~2571COUT1      ; cout1            ;
; |quzhi|ALU:inst|Add0~2572           ; |quzhi|ALU:inst|Add0~2572           ; combout          ;
; |quzhi|ALU:inst|Add0~2572           ; |quzhi|ALU:inst|Add0~2573           ; cout0            ;
; |quzhi|ALU:inst|Add0~2572           ; |quzhi|ALU:inst|Add0~2573COUT1      ; cout1            ;
; |quzhi|ALU:inst|LessThan1~558       ; |quzhi|ALU:inst|LessThan1~558       ; cout0            ;
; |quzhi|ALU:inst|LessThan1~558       ; |quzhi|ALU:inst|LessThan1~558COUT1  ; cout1            ;
; |quzhi|ALU:inst|LessThan0~559       ; |quzhi|ALU:inst|LessThan0~559       ; cout0            ;
; |quzhi|ALU:inst|LessThan0~559       ; |quzhi|ALU:inst|LessThan0~559COUT1  ; cout1            ;
; |quzhi|ALU:inst|LessThan2~558       ; |quzhi|ALU:inst|LessThan2~558       ; cout0            ;
; |quzhi|ALU:inst|LessThan2~558       ; |quzhi|ALU:inst|LessThan2~558COUT1  ; cout1            ;
; |quzhi|ALU:inst|LessThan1~563       ; |quzhi|ALU:inst|LessThan1~563       ; cout0            ;
; |quzhi|ALU:inst|LessThan0~564       ; |quzhi|ALU:inst|LessThan0~564       ; cout0            ;
; |quzhi|ALU:inst|LessThan2~563       ; |quzhi|ALU:inst|LessThan2~563COUT1  ; cout1            ;
; |quzhi|Mem:inst11|DataOut[1]        ; |quzhi|Mem:inst11|DataOut[1]        ; regout           ;
; |quzhi|Mem:inst11|DataOut[0]        ; |quzhi|Mem:inst11|DataOut[0]        ; regout           ;
; |quzhi|Mem:inst11|Mux30~112         ; |quzhi|Mem:inst11|Mux30~112         ; combout          ;
; |quzhi|Mem:inst11|Mux31~72          ; |quzhi|Mem:inst11|Mux31~72          ; combout          ;
; |quzhi|PC:inst10|Mux29~297          ; |quzhi|PC:inst10|Mux29~297          ; combout          ;
; |quzhi|Mem:inst11|memory[1][1]~4035 ; |quzhi|Mem:inst11|memory[1][1]~4035 ; combout          ;
; |quzhi|IR[1]                        ; |quzhi|IR[1]                        ; padio            ;
; |quzhi|IR[0]                        ; |quzhi|IR[0]                        ; padio            ;
; |quzhi|PC[3]                        ; |quzhi|PC[3]                        ; padio            ;
; |quzhi|PC[2]                        ; |quzhi|PC[2]                        ; padio            ;
; |quzhi|PClk                         ; |quzhi|PClk~corein                  ; combout          ;
+-------------------------------------+-------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                 ;
+----------------------------------+------------------------------------+------------------+
; Node Name                        ; Output Port Name                   ; Output Port Type ;
+----------------------------------+------------------------------------+------------------+
; |quzhi|PC:inst10|PC_out[15]      ; |quzhi|PC:inst10|PC_out[15]        ; regout           ;
; |quzhi|PC:inst10|PC_out[14]      ; |quzhi|PC:inst10|PC_out[14]        ; regout           ;
; |quzhi|PC:inst10|PC_out[13]      ; |quzhi|PC:inst10|PC_out[13]        ; regout           ;
; |quzhi|PC:inst10|PC_out[12]      ; |quzhi|PC:inst10|PC_out[12]        ; regout           ;
; |quzhi|PC:inst10|PC_out[11]      ; |quzhi|PC:inst10|PC_out[11]        ; regout           ;
; |quzhi|PC:inst10|PC_out[10]      ; |quzhi|PC:inst10|PC_out[10]        ; regout           ;
; |quzhi|PC:inst10|PC_out[6]       ; |quzhi|PC:inst10|PC_out[6]         ; regout           ;
; |quzhi|PC:inst10|PC_out[5]       ; |quzhi|PC:inst10|PC_out[5]         ; regout           ;
; |quzhi|PC:inst10|PC_out[1]       ; |quzhi|PC:inst10|PC_out[1]         ; regout           ;
; |quzhi|ALU:inst|Add0~2514        ; |quzhi|ALU:inst|Add0~2514          ; combout          ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2516          ; combout          ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2517          ; cout0            ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2517COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2518        ; |quzhi|ALU:inst|Add0~2518          ; combout          ;
; |quzhi|ALU:inst|Add0~2518        ; |quzhi|ALU:inst|Add0~2519          ; cout             ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2520          ; combout          ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2521          ; cout0            ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2521COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2522          ; combout          ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2523          ; cout0            ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2523COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2524          ; combout          ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2525          ; cout0            ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2525COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2526          ; combout          ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2527          ; cout0            ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2527COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2528        ; |quzhi|ALU:inst|Add0~2528          ; combout          ;
; |quzhi|ALU:inst|Add0~2528        ; |quzhi|ALU:inst|Add0~2529          ; cout             ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2530          ; combout          ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2531          ; cout0            ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2531COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2532          ; combout          ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2533          ; cout0            ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2533COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2534          ; combout          ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2535          ; cout0            ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2535COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2536          ; combout          ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2537          ; cout0            ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2537COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2538        ; |quzhi|ALU:inst|Add0~2538          ; combout          ;
; |quzhi|ALU:inst|Add0~2538        ; |quzhi|ALU:inst|Add0~2539          ; cout             ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2540          ; combout          ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2541          ; cout0            ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2541COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2542          ; combout          ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2543          ; cout0            ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2543COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2544          ; combout          ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2545          ; cout0            ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2545COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2546          ; combout          ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2547          ; cout0            ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2547COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2548        ; |quzhi|ALU:inst|Add0~2548          ; combout          ;
; |quzhi|ALU:inst|Add0~2548        ; |quzhi|ALU:inst|Add0~2549          ; cout             ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2550          ; combout          ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2551          ; cout0            ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2551COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2552          ; combout          ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2553          ; cout0            ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2553COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2554          ; combout          ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2555          ; cout0            ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2555COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2556          ; combout          ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2557          ; cout0            ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2557COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2558        ; |quzhi|ALU:inst|Add0~2558          ; combout          ;
; |quzhi|ALU:inst|Add0~2558        ; |quzhi|ALU:inst|Add0~2559          ; cout             ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2560          ; combout          ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2561          ; cout0            ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2561COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2562          ; combout          ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2563          ; cout0            ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2563COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2564          ; combout          ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2565          ; cout0            ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2565COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2566        ; |quzhi|ALU:inst|Add0~2567          ; cout0            ;
; |quzhi|ALU:inst|Add0~2566        ; |quzhi|ALU:inst|Add0~2567COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2574          ; combout          ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2575          ; cout0            ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2575COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2576          ; combout          ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2577          ; cout0            ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2577COUT1     ; cout1            ;
; |quzhi|ALU:inst|LessThan1~416    ; |quzhi|ALU:inst|LessThan1~416      ; combout          ;
; |quzhi|ALU:inst|LessThan0~417    ; |quzhi|ALU:inst|LessThan0~417      ; combout          ;
; |quzhi|ALU:inst|LessThan2~416    ; |quzhi|ALU:inst|LessThan2~416      ; combout          ;
; |quzhi|ALU:inst|Add0~2611        ; |quzhi|ALU:inst|Add0~2611          ; cout             ;
; |quzhi|ALU:inst|LessThan1~423    ; |quzhi|ALU:inst|LessThan1~423      ; cout             ;
; |quzhi|ALU:inst|LessThan0~424    ; |quzhi|ALU:inst|LessThan0~424      ; cout             ;
; |quzhi|ALU:inst|LessThan2~423    ; |quzhi|ALU:inst|LessThan2~423      ; cout             ;
; |quzhi|ALU:inst|LessThan1~428    ; |quzhi|ALU:inst|LessThan1~428      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~428    ; |quzhi|ALU:inst|LessThan1~428COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~429    ; |quzhi|ALU:inst|LessThan0~429      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~429    ; |quzhi|ALU:inst|LessThan0~429COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~428    ; |quzhi|ALU:inst|LessThan2~428      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~428    ; |quzhi|ALU:inst|LessThan2~428COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~433    ; |quzhi|ALU:inst|LessThan1~433      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~433    ; |quzhi|ALU:inst|LessThan1~433COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~434    ; |quzhi|ALU:inst|LessThan0~434      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~434    ; |quzhi|ALU:inst|LessThan0~434COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~433    ; |quzhi|ALU:inst|LessThan2~433      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~433    ; |quzhi|ALU:inst|LessThan2~433COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~438    ; |quzhi|ALU:inst|LessThan1~438      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~438    ; |quzhi|ALU:inst|LessThan1~438COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~439    ; |quzhi|ALU:inst|LessThan0~439      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~439    ; |quzhi|ALU:inst|LessThan0~439COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~438    ; |quzhi|ALU:inst|LessThan2~438      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~438    ; |quzhi|ALU:inst|LessThan2~438COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~443    ; |quzhi|ALU:inst|LessThan1~443      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~443    ; |quzhi|ALU:inst|LessThan1~443COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~444    ; |quzhi|ALU:inst|LessThan0~444      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~444    ; |quzhi|ALU:inst|LessThan0~444COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~443    ; |quzhi|ALU:inst|LessThan2~443      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~443    ; |quzhi|ALU:inst|LessThan2~443COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~448    ; |quzhi|ALU:inst|LessThan1~448      ; cout             ;
; |quzhi|ALU:inst|LessThan0~449    ; |quzhi|ALU:inst|LessThan0~449      ; cout             ;
; |quzhi|ALU:inst|LessThan2~448    ; |quzhi|ALU:inst|LessThan2~448      ; cout             ;
; |quzhi|ALU:inst|LessThan1~453    ; |quzhi|ALU:inst|LessThan1~453      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~453    ; |quzhi|ALU:inst|LessThan1~453COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~454    ; |quzhi|ALU:inst|LessThan0~454      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~454    ; |quzhi|ALU:inst|LessThan0~454COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~453    ; |quzhi|ALU:inst|LessThan2~453      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~453    ; |quzhi|ALU:inst|LessThan2~453COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~458    ; |quzhi|ALU:inst|LessThan1~458      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~458    ; |quzhi|ALU:inst|LessThan1~458COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~459    ; |quzhi|ALU:inst|LessThan0~459      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~459    ; |quzhi|ALU:inst|LessThan0~459COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~458    ; |quzhi|ALU:inst|LessThan2~458      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~458    ; |quzhi|ALU:inst|LessThan2~458COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~463    ; |quzhi|ALU:inst|LessThan1~463      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~463    ; |quzhi|ALU:inst|LessThan1~463COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~464    ; |quzhi|ALU:inst|LessThan0~464      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~464    ; |quzhi|ALU:inst|LessThan0~464COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~463    ; |quzhi|ALU:inst|LessThan2~463      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~463    ; |quzhi|ALU:inst|LessThan2~463COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~468    ; |quzhi|ALU:inst|LessThan1~468      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~468    ; |quzhi|ALU:inst|LessThan1~468COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~469    ; |quzhi|ALU:inst|LessThan0~469      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~469    ; |quzhi|ALU:inst|LessThan0~469COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~468    ; |quzhi|ALU:inst|LessThan2~468      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~468    ; |quzhi|ALU:inst|LessThan2~468COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~473    ; |quzhi|ALU:inst|LessThan1~473      ; cout             ;
; |quzhi|ALU:inst|LessThan0~474    ; |quzhi|ALU:inst|LessThan0~474      ; cout             ;
; |quzhi|ALU:inst|LessThan1~478    ; |quzhi|ALU:inst|LessThan1~478      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~478    ; |quzhi|ALU:inst|LessThan1~478COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~479    ; |quzhi|ALU:inst|LessThan0~479      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~479    ; |quzhi|ALU:inst|LessThan0~479COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~478    ; |quzhi|ALU:inst|LessThan2~478      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~478    ; |quzhi|ALU:inst|LessThan2~478COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~483    ; |quzhi|ALU:inst|LessThan1~483      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~483    ; |quzhi|ALU:inst|LessThan1~483COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~484    ; |quzhi|ALU:inst|LessThan0~484      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~484    ; |quzhi|ALU:inst|LessThan0~484COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~483    ; |quzhi|ALU:inst|LessThan2~483      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~483    ; |quzhi|ALU:inst|LessThan2~483COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~488    ; |quzhi|ALU:inst|LessThan1~488      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~488    ; |quzhi|ALU:inst|LessThan1~488COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~489    ; |quzhi|ALU:inst|LessThan0~489      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~489    ; |quzhi|ALU:inst|LessThan0~489COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~488    ; |quzhi|ALU:inst|LessThan2~488      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~488    ; |quzhi|ALU:inst|LessThan2~488COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~493    ; |quzhi|ALU:inst|LessThan1~493      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~493    ; |quzhi|ALU:inst|LessThan1~493COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~494    ; |quzhi|ALU:inst|LessThan0~494      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~494    ; |quzhi|ALU:inst|LessThan0~494COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~493    ; |quzhi|ALU:inst|LessThan2~493      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~493    ; |quzhi|ALU:inst|LessThan2~493COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~498    ; |quzhi|ALU:inst|LessThan2~498      ; cout             ;
; |quzhi|ALU:inst|LessThan1~503    ; |quzhi|ALU:inst|LessThan1~503      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~503    ; |quzhi|ALU:inst|LessThan1~503COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~504    ; |quzhi|ALU:inst|LessThan0~504      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~504    ; |quzhi|ALU:inst|LessThan0~504COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~503    ; |quzhi|ALU:inst|LessThan2~503      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~503    ; |quzhi|ALU:inst|LessThan2~503COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~508    ; |quzhi|ALU:inst|LessThan1~508      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~508    ; |quzhi|ALU:inst|LessThan1~508COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~509    ; |quzhi|ALU:inst|LessThan0~509      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~509    ; |quzhi|ALU:inst|LessThan0~509COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~508    ; |quzhi|ALU:inst|LessThan2~508      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~508    ; |quzhi|ALU:inst|LessThan2~508COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~513    ; |quzhi|ALU:inst|LessThan1~513      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~513    ; |quzhi|ALU:inst|LessThan1~513COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~514    ; |quzhi|ALU:inst|LessThan0~514      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~514    ; |quzhi|ALU:inst|LessThan0~514COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~513    ; |quzhi|ALU:inst|LessThan2~513      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~513    ; |quzhi|ALU:inst|LessThan2~513COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~518    ; |quzhi|ALU:inst|LessThan1~518      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~518    ; |quzhi|ALU:inst|LessThan1~518COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~519    ; |quzhi|ALU:inst|LessThan0~519      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~519    ; |quzhi|ALU:inst|LessThan0~519COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~518    ; |quzhi|ALU:inst|LessThan2~518      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~518    ; |quzhi|ALU:inst|LessThan2~518COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~523    ; |quzhi|ALU:inst|LessThan1~523      ; cout             ;
; |quzhi|ALU:inst|LessThan0~524    ; |quzhi|ALU:inst|LessThan0~524      ; cout             ;
; |quzhi|ALU:inst|LessThan1~528    ; |quzhi|ALU:inst|LessThan1~528      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~528    ; |quzhi|ALU:inst|LessThan1~528COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~529    ; |quzhi|ALU:inst|LessThan0~529      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~529    ; |quzhi|ALU:inst|LessThan0~529COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~528    ; |quzhi|ALU:inst|LessThan2~528      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~528    ; |quzhi|ALU:inst|LessThan2~528COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~533    ; |quzhi|ALU:inst|LessThan1~533      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~533    ; |quzhi|ALU:inst|LessThan1~533COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~534    ; |quzhi|ALU:inst|LessThan0~534      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~534    ; |quzhi|ALU:inst|LessThan0~534COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~533    ; |quzhi|ALU:inst|LessThan2~533      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~533    ; |quzhi|ALU:inst|LessThan2~533COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~538    ; |quzhi|ALU:inst|LessThan1~538      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~538    ; |quzhi|ALU:inst|LessThan1~538COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~539    ; |quzhi|ALU:inst|LessThan0~539      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~539    ; |quzhi|ALU:inst|LessThan0~539COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~538    ; |quzhi|ALU:inst|LessThan2~538      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~538    ; |quzhi|ALU:inst|LessThan2~538COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~543    ; |quzhi|ALU:inst|LessThan1~543      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~543    ; |quzhi|ALU:inst|LessThan1~543COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~544    ; |quzhi|ALU:inst|LessThan0~544      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~544    ; |quzhi|ALU:inst|LessThan0~544COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~543    ; |quzhi|ALU:inst|LessThan2~543      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~543    ; |quzhi|ALU:inst|LessThan2~543COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~548    ; |quzhi|ALU:inst|LessThan2~548      ; cout             ;
; |quzhi|ALU:inst|LessThan1~553    ; |quzhi|ALU:inst|LessThan1~553      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~553    ; |quzhi|ALU:inst|LessThan1~553COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~554    ; |quzhi|ALU:inst|LessThan0~554      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~554    ; |quzhi|ALU:inst|LessThan0~554COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~563    ; |quzhi|ALU:inst|LessThan1~563COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~564    ; |quzhi|ALU:inst|LessThan0~564COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~563    ; |quzhi|ALU:inst|LessThan2~563      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~568    ; |quzhi|ALU:inst|LessThan1~568      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~568    ; |quzhi|ALU:inst|LessThan1~568COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~569    ; |quzhi|ALU:inst|LessThan0~569      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~569    ; |quzhi|ALU:inst|LessThan0~569COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~568    ; |quzhi|ALU:inst|LessThan2~568      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~568    ; |quzhi|ALU:inst|LessThan2~568COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~573    ; |quzhi|ALU:inst|LessThan1~573      ; cout             ;
; |quzhi|ALU:inst|LessThan0~574    ; |quzhi|ALU:inst|LessThan0~574      ; cout             ;
; |quzhi|ALU:inst|LessThan2~573    ; |quzhi|ALU:inst|LessThan2~573      ; cout             ;
; |quzhi|PC:inst10|PC_out[31]      ; |quzhi|PC:inst10|PC_out[31]        ; regout           ;
; |quzhi|PC:inst10|PC_out[30]      ; |quzhi|PC:inst10|PC_out[30]        ; regout           ;
; |quzhi|PC:inst10|PC_out[29]      ; |quzhi|PC:inst10|PC_out[29]        ; regout           ;
; |quzhi|PC:inst10|PC_out[28]      ; |quzhi|PC:inst10|PC_out[28]        ; regout           ;
; |quzhi|PC:inst10|PC_out[27]      ; |quzhi|PC:inst10|PC_out[27]        ; regout           ;
; |quzhi|PC:inst10|PC_out[26]      ; |quzhi|PC:inst10|PC_out[26]        ; regout           ;
; |quzhi|PC:inst10|PC_out[25]      ; |quzhi|PC:inst10|PC_out[25]        ; regout           ;
; |quzhi|PC:inst10|PC_out[24]      ; |quzhi|PC:inst10|PC_out[24]        ; regout           ;
; |quzhi|PC:inst10|PC_out[23]      ; |quzhi|PC:inst10|PC_out[23]        ; regout           ;
; |quzhi|PC:inst10|PC_out[22]      ; |quzhi|PC:inst10|PC_out[22]        ; regout           ;
; |quzhi|PC:inst10|PC_out[21]      ; |quzhi|PC:inst10|PC_out[21]        ; regout           ;
; |quzhi|PC:inst10|PC_out[20]      ; |quzhi|PC:inst10|PC_out[20]        ; regout           ;
; |quzhi|PC:inst10|PC_out[19]      ; |quzhi|PC:inst10|PC_out[19]        ; regout           ;
; |quzhi|PC:inst10|PC_out[18]      ; |quzhi|PC:inst10|PC_out[18]        ; regout           ;
; |quzhi|PC:inst10|PC_out[17]      ; |quzhi|PC:inst10|PC_out[17]        ; regout           ;
; |quzhi|PC:inst10|PC_out[16]      ; |quzhi|PC:inst10|PC_out[16]        ; regout           ;
; |quzhi|PC:inst10|PC_out[9]       ; |quzhi|PC:inst10|PC_out[9]         ; regout           ;
; |quzhi|PC:inst10|PC_out[8]       ; |quzhi|PC:inst10|PC_out[8]         ; regout           ;
; |quzhi|PC:inst10|PC_out[7]       ; |quzhi|PC:inst10|PC_out[7]         ; regout           ;
; |quzhi|PC:inst10|PC_out[0]       ; |quzhi|PC:inst10|PC_out[0]         ; regout           ;
; |quzhi|Mem:inst11|memory[2][1]   ; |quzhi|Mem:inst11|memory[2][1]     ; regout           ;
; |quzhi|Mem:inst11|memory[0][0]   ; |quzhi|Mem:inst11|memory[0][0]     ; regout           ;
; |quzhi|ALU:inst|Mux0~390         ; |quzhi|ALU:inst|Mux0~390           ; combout          ;
; |quzhi|ALU:inst|Mux0~391         ; |quzhi|ALU:inst|Mux0~391           ; combout          ;
; |quzhi|ALU:inst|Mux0~392         ; |quzhi|ALU:inst|Mux0~392           ; combout          ;
; |quzhi|ALU:inst|Mux0~393         ; |quzhi|ALU:inst|Mux0~393           ; combout          ;
; |quzhi|ALU:inst|Mux0~394         ; |quzhi|ALU:inst|Mux0~394           ; combout          ;
; |quzhi|ALU:inst|Mux0~395         ; |quzhi|ALU:inst|Mux0~395           ; combout          ;
; |quzhi|ALU:inst|Mux0~396         ; |quzhi|ALU:inst|Mux0~396           ; combout          ;
; |quzhi|ALU:inst|Mux0~397         ; |quzhi|ALU:inst|Mux0~397           ; combout          ;
; |quzhi|ALU:inst|Mux0~398         ; |quzhi|ALU:inst|Mux0~398           ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4146  ; |quzhi|PC:inst10|PC_out[0]~4146    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4147  ; |quzhi|PC:inst10|PC_out[0]~4147    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4148  ; |quzhi|PC:inst10|PC_out[0]~4148    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4149  ; |quzhi|PC:inst10|PC_out[0]~4149    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4150  ; |quzhi|PC:inst10|PC_out[0]~4150    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4151  ; |quzhi|PC:inst10|PC_out[0]~4151    ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4153 ; |quzhi|PC:inst10|PC_out[30]~4153   ; combout          ;
; |quzhi|ALU:inst|ALU_DC~94        ; |quzhi|ALU:inst|ALU_DC~94          ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4154 ; |quzhi|PC:inst10|PC_out[30]~4154   ; combout          ;
; |quzhi|PC:inst10|Mux1~328        ; |quzhi|PC:inst10|Mux1~328          ; combout          ;
; |quzhi|PC:inst10|Mux1~329        ; |quzhi|PC:inst10|Mux1~329          ; combout          ;
; |quzhi|PC:inst10|Mux23~1392      ; |quzhi|PC:inst10|Mux23~1392        ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4155 ; |quzhi|PC:inst10|PC_out[30]~4155   ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4156 ; |quzhi|PC:inst10|PC_out[30]~4156   ; combout          ;
; |quzhi|PC:inst10|Mux2~341        ; |quzhi|PC:inst10|Mux2~341          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~92        ; |quzhi|ALU:inst|ALU_DC~92          ; combout          ;
; |quzhi|PC:inst10|Mux3~295        ; |quzhi|PC:inst10|Mux3~295          ; combout          ;
; |quzhi|PC:inst10|Mux3~296        ; |quzhi|PC:inst10|Mux3~296          ; combout          ;
; |quzhi|PC:inst10|Mux4~297        ; |quzhi|PC:inst10|Mux4~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~90        ; |quzhi|ALU:inst|ALU_DC~90          ; combout          ;
; |quzhi|PC:inst10|Mux5~295        ; |quzhi|PC:inst10|Mux5~295          ; combout          ;
; |quzhi|PC:inst10|Mux5~296        ; |quzhi|PC:inst10|Mux5~296          ; combout          ;
; |quzhi|PC:inst10|Mux6~297        ; |quzhi|PC:inst10|Mux6~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~88        ; |quzhi|ALU:inst|ALU_DC~88          ; combout          ;
; |quzhi|PC:inst10|Mux7~295        ; |quzhi|PC:inst10|Mux7~295          ; combout          ;
; |quzhi|PC:inst10|Mux7~296        ; |quzhi|PC:inst10|Mux7~296          ; combout          ;
; |quzhi|PC:inst10|Mux8~297        ; |quzhi|PC:inst10|Mux8~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~86        ; |quzhi|ALU:inst|ALU_DC~86          ; combout          ;
; |quzhi|PC:inst10|Mux9~295        ; |quzhi|PC:inst10|Mux9~295          ; combout          ;
; |quzhi|PC:inst10|Mux9~296        ; |quzhi|PC:inst10|Mux9~296          ; combout          ;
; |quzhi|PC:inst10|Mux10~293       ; |quzhi|PC:inst10|Mux10~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~84        ; |quzhi|ALU:inst|ALU_DC~84          ; combout          ;
; |quzhi|PC:inst10|Mux11~291       ; |quzhi|PC:inst10|Mux11~291         ; combout          ;
; |quzhi|PC:inst10|Mux11~292       ; |quzhi|PC:inst10|Mux11~292         ; combout          ;
; |quzhi|PC:inst10|Mux12~293       ; |quzhi|PC:inst10|Mux12~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~82        ; |quzhi|ALU:inst|ALU_DC~82          ; combout          ;
; |quzhi|PC:inst10|Mux13~291       ; |quzhi|PC:inst10|Mux13~291         ; combout          ;
; |quzhi|PC:inst10|Mux13~292       ; |quzhi|PC:inst10|Mux13~292         ; combout          ;
; |quzhi|PC:inst10|Mux14~293       ; |quzhi|PC:inst10|Mux14~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~80        ; |quzhi|ALU:inst|ALU_DC~80          ; combout          ;
; |quzhi|PC:inst10|Mux15~291       ; |quzhi|PC:inst10|Mux15~291         ; combout          ;
; |quzhi|PC:inst10|Mux15~292       ; |quzhi|PC:inst10|Mux15~292         ; combout          ;
; |quzhi|PC:inst10|Mux16~297       ; |quzhi|PC:inst10|Mux16~297         ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4157 ; |quzhi|PC:inst10|PC_out[14]~4157   ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4158 ; |quzhi|PC:inst10|PC_out[14]~4158   ; combout          ;
; |quzhi|PC:inst10|Mux17~297       ; |quzhi|PC:inst10|Mux17~297         ; combout          ;
; |quzhi|PC:inst10|Mux18~297       ; |quzhi|PC:inst10|Mux18~297         ; combout          ;
; |quzhi|PC:inst10|Mux19~297       ; |quzhi|PC:inst10|Mux19~297         ; combout          ;
; |quzhi|PC:inst10|Mux20~297       ; |quzhi|PC:inst10|Mux20~297         ; combout          ;
; |quzhi|PC:inst10|Mux21~297       ; |quzhi|PC:inst10|Mux21~297         ; combout          ;
; |quzhi|PC:inst10|Mux22~105       ; |quzhi|PC:inst10|Mux22~105         ; combout          ;
; |quzhi|ALU:inst|Mux22~58         ; |quzhi|ALU:inst|Mux22~58           ; combout          ;
; |quzhi|ALU:inst|Mux22~59         ; |quzhi|ALU:inst|Mux22~59           ; combout          ;
; |quzhi|ALU:inst|Mux22~60         ; |quzhi|ALU:inst|Mux22~60           ; combout          ;
; |quzhi|ALU:inst|Mux22~61         ; |quzhi|ALU:inst|Mux22~61           ; combout          ;
; |quzhi|PC:inst10|PC_out~4159     ; |quzhi|PC:inst10|PC_out~4159       ; combout          ;
; |quzhi|PC:inst10|PC_out~4160     ; |quzhi|PC:inst10|PC_out~4160       ; combout          ;
; |quzhi|PC:inst10|Mux22~106       ; |quzhi|PC:inst10|Mux22~106         ; combout          ;
; |quzhi|PC:inst10|Mux23~1393      ; |quzhi|PC:inst10|Mux23~1393        ; combout          ;
; |quzhi|PC:inst10|Mux23~1394      ; |quzhi|PC:inst10|Mux23~1394        ; combout          ;
; |quzhi|PC:inst10|Mux23~1395      ; |quzhi|PC:inst10|Mux23~1395        ; combout          ;
; |quzhi|PC:inst10|Mux24~1286      ; |quzhi|PC:inst10|Mux24~1286        ; combout          ;
; |quzhi|PC:inst10|Mux24~1287      ; |quzhi|PC:inst10|Mux24~1287        ; combout          ;
; |quzhi|PC:inst10|Mux24~1288      ; |quzhi|PC:inst10|Mux24~1288        ; combout          ;
; |quzhi|PC:inst10|Mux25~297       ; |quzhi|PC:inst10|Mux25~297         ; combout          ;
; |quzhi|PC:inst10|Mux26~297       ; |quzhi|PC:inst10|Mux26~297         ; combout          ;
; |quzhi|PC:inst10|Mux27~297       ; |quzhi|PC:inst10|Mux27~297         ; combout          ;
; |quzhi|PC:inst10|Mux28~297       ; |quzhi|PC:inst10|Mux28~297         ; combout          ;
; |quzhi|PC:inst10|Mux30~297       ; |quzhi|PC:inst10|Mux30~297         ; combout          ;
; |quzhi|ALU:inst|Mux31~98         ; |quzhi|ALU:inst|Mux31~98           ; combout          ;
; |quzhi|ALU:inst|Mux31~99         ; |quzhi|ALU:inst|Mux31~99           ; combout          ;
; |quzhi|ALU:inst|Mux31~100        ; |quzhi|ALU:inst|Mux31~100          ; combout          ;
; |quzhi|ALU:inst|Mux31~101        ; |quzhi|ALU:inst|Mux31~101          ; combout          ;
; |quzhi|ALU:inst|Mux31~102        ; |quzhi|ALU:inst|Mux31~102          ; combout          ;
; |quzhi|ALU:inst|Mux31~103        ; |quzhi|ALU:inst|Mux31~103          ; combout          ;
; |quzhi|ALU:inst|Mux31~104        ; |quzhi|ALU:inst|Mux31~104          ; combout          ;
; |quzhi|ALU:inst|Mux31~105        ; |quzhi|ALU:inst|Mux31~105          ; combout          ;
; |quzhi|ALU:inst|Mux31~106        ; |quzhi|ALU:inst|Mux31~106          ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4161  ; |quzhi|PC:inst10|PC_out[0]~4161    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4162  ; |quzhi|PC:inst10|PC_out[0]~4162    ; combout          ;
; |quzhi|ALU:inst|Add0~2578        ; |quzhi|ALU:inst|Add0~2578          ; combout          ;
; |quzhi|ALU:inst|Add0~2579        ; |quzhi|ALU:inst|Add0~2579          ; combout          ;
; |quzhi|ALU:inst|Add0~2580        ; |quzhi|ALU:inst|Add0~2580          ; combout          ;
; |quzhi|ALU:inst|Add0~2581        ; |quzhi|ALU:inst|Add0~2581          ; combout          ;
; |quzhi|ALU:inst|Add0~2582        ; |quzhi|ALU:inst|Add0~2582          ; combout          ;
; |quzhi|ALU:inst|Add0~2583        ; |quzhi|ALU:inst|Add0~2583          ; combout          ;
; |quzhi|ALU:inst|Add0~2584        ; |quzhi|ALU:inst|Add0~2584          ; combout          ;
; |quzhi|ALU:inst|Add0~2585        ; |quzhi|ALU:inst|Add0~2585          ; combout          ;
; |quzhi|ALU:inst|Add0~2586        ; |quzhi|ALU:inst|Add0~2586          ; combout          ;
; |quzhi|ALU:inst|Add0~2587        ; |quzhi|ALU:inst|Add0~2587          ; combout          ;
; |quzhi|ALU:inst|Add0~2588        ; |quzhi|ALU:inst|Add0~2588          ; combout          ;
; |quzhi|ALU:inst|Add0~2589        ; |quzhi|ALU:inst|Add0~2589          ; combout          ;
; |quzhi|ALU:inst|Add0~2590        ; |quzhi|ALU:inst|Add0~2590          ; combout          ;
; |quzhi|ALU:inst|Add0~2591        ; |quzhi|ALU:inst|Add0~2591          ; combout          ;
; |quzhi|ALU:inst|Add0~2592        ; |quzhi|ALU:inst|Add0~2592          ; combout          ;
; |quzhi|ALU:inst|Add0~2593        ; |quzhi|ALU:inst|Add0~2593          ; combout          ;
; |quzhi|ALU:inst|Add0~2594        ; |quzhi|ALU:inst|Add0~2594          ; combout          ;
; |quzhi|ALU:inst|Add0~2595        ; |quzhi|ALU:inst|Add0~2595          ; combout          ;
; |quzhi|ALU:inst|Add0~2596        ; |quzhi|ALU:inst|Add0~2596          ; combout          ;
; |quzhi|ALU:inst|Add0~2597        ; |quzhi|ALU:inst|Add0~2597          ; combout          ;
; |quzhi|ALU:inst|Add0~2598        ; |quzhi|ALU:inst|Add0~2598          ; combout          ;
; |quzhi|ALU:inst|Add0~2599        ; |quzhi|ALU:inst|Add0~2599          ; combout          ;
; |quzhi|ALU:inst|Add0~2600        ; |quzhi|ALU:inst|Add0~2600          ; combout          ;
; |quzhi|ALU:inst|Add0~2601        ; |quzhi|ALU:inst|Add0~2601          ; combout          ;
; |quzhi|ALU:inst|Add0~2602        ; |quzhi|ALU:inst|Add0~2602          ; combout          ;
; |quzhi|ALU:inst|Add0~2603        ; |quzhi|ALU:inst|Add0~2603          ; combout          ;
; |quzhi|ALU:inst|Add0~2604        ; |quzhi|ALU:inst|Add0~2604          ; combout          ;
; |quzhi|ALU:inst|Add0~2605        ; |quzhi|ALU:inst|Add0~2605          ; combout          ;
; |quzhi|ALU:inst|Add0~2606        ; |quzhi|ALU:inst|Add0~2606          ; combout          ;
; |quzhi|ALU:inst|Add0~2607        ; |quzhi|ALU:inst|Add0~2607          ; combout          ;
; |quzhi|ALU:inst|Add0~2608        ; |quzhi|ALU:inst|Add0~2608          ; combout          ;
; |quzhi|ALU:inst|Add0~2609        ; |quzhi|ALU:inst|Add0~2609          ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4164  ; |quzhi|PC:inst10|PC_out[0]~4164    ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4165 ; |quzhi|PC:inst10|PC_out[14]~4165   ; combout          ;
; |quzhi|PC:inst10|PC_out~4166     ; |quzhi|PC:inst10|PC_out~4166       ; combout          ;
; |quzhi|PC:inst10|Mux22~108       ; |quzhi|PC:inst10|Mux22~108         ; combout          ;
; |quzhi|PC:inst10|Mux15~294       ; |quzhi|PC:inst10|Mux15~294         ; combout          ;
; |quzhi|PC:inst10|Mux15~295       ; |quzhi|PC:inst10|Mux15~295         ; combout          ;
; |quzhi|PC:inst10|Mux14~294       ; |quzhi|PC:inst10|Mux14~294         ; combout          ;
; |quzhi|PC:inst10|Mux14~296       ; |quzhi|PC:inst10|Mux14~296         ; combout          ;
; |quzhi|PC:inst10|Mux14~297       ; |quzhi|PC:inst10|Mux14~297         ; combout          ;
; |quzhi|PC:inst10|Mux13~294       ; |quzhi|PC:inst10|Mux13~294         ; combout          ;
; |quzhi|PC:inst10|Mux13~295       ; |quzhi|PC:inst10|Mux13~295         ; combout          ;
; |quzhi|PC:inst10|Mux12~294       ; |quzhi|PC:inst10|Mux12~294         ; combout          ;
; |quzhi|PC:inst10|Mux12~296       ; |quzhi|PC:inst10|Mux12~296         ; combout          ;
; |quzhi|PC:inst10|Mux12~297       ; |quzhi|PC:inst10|Mux12~297         ; combout          ;
; |quzhi|PC:inst10|Mux11~294       ; |quzhi|PC:inst10|Mux11~294         ; combout          ;
; |quzhi|PC:inst10|Mux11~295       ; |quzhi|PC:inst10|Mux11~295         ; combout          ;
; |quzhi|PC:inst10|Mux10~294       ; |quzhi|PC:inst10|Mux10~294         ; combout          ;
; |quzhi|PC:inst10|Mux10~296       ; |quzhi|PC:inst10|Mux10~296         ; combout          ;
; |quzhi|PC:inst10|Mux10~297       ; |quzhi|PC:inst10|Mux10~297         ; combout          ;
; |quzhi|PC:inst10|Mux9~298        ; |quzhi|PC:inst10|Mux9~298          ; combout          ;
; |quzhi|PC:inst10|Mux9~299        ; |quzhi|PC:inst10|Mux9~299          ; combout          ;
; |quzhi|PC:inst10|Mux8~298        ; |quzhi|PC:inst10|Mux8~298          ; combout          ;
; |quzhi|PC:inst10|Mux8~300        ; |quzhi|PC:inst10|Mux8~300          ; combout          ;
; |quzhi|PC:inst10|Mux8~301        ; |quzhi|PC:inst10|Mux8~301          ; combout          ;
; |quzhi|PC:inst10|Mux7~298        ; |quzhi|PC:inst10|Mux7~298          ; combout          ;
; |quzhi|PC:inst10|Mux7~299        ; |quzhi|PC:inst10|Mux7~299          ; combout          ;
; |quzhi|PC:inst10|Mux6~298        ; |quzhi|PC:inst10|Mux6~298          ; combout          ;
; |quzhi|PC:inst10|Mux6~300        ; |quzhi|PC:inst10|Mux6~300          ; combout          ;
; |quzhi|PC:inst10|Mux6~301        ; |quzhi|PC:inst10|Mux6~301          ; combout          ;
; |quzhi|PC:inst10|Mux5~298        ; |quzhi|PC:inst10|Mux5~298          ; combout          ;
; |quzhi|PC:inst10|Mux5~299        ; |quzhi|PC:inst10|Mux5~299          ; combout          ;
; |quzhi|PC:inst10|Mux4~298        ; |quzhi|PC:inst10|Mux4~298          ; combout          ;
; |quzhi|PC:inst10|Mux4~300        ; |quzhi|PC:inst10|Mux4~300          ; combout          ;
; |quzhi|PC:inst10|Mux4~301        ; |quzhi|PC:inst10|Mux4~301          ; combout          ;
; |quzhi|PC:inst10|Mux3~298        ; |quzhi|PC:inst10|Mux3~298          ; combout          ;
; |quzhi|PC:inst10|Mux3~299        ; |quzhi|PC:inst10|Mux3~299          ; combout          ;
; |quzhi|PC:inst10|Mux2~342        ; |quzhi|PC:inst10|Mux2~342          ; combout          ;
; |quzhi|PC:inst10|Mux2~344        ; |quzhi|PC:inst10|Mux2~344          ; combout          ;
; |quzhi|PC:inst10|Mux2~345        ; |quzhi|PC:inst10|Mux2~345          ; combout          ;
; |quzhi|PC:inst10|Mux1~331        ; |quzhi|PC:inst10|Mux1~331          ; combout          ;
; |quzhi|PC:inst10|Mux1~332        ; |quzhi|PC:inst10|Mux1~332          ; combout          ;
; |quzhi|IR[31]                    ; |quzhi|IR[31]                      ; padio            ;
; |quzhi|IR[30]                    ; |quzhi|IR[30]                      ; padio            ;
; |quzhi|IR[29]                    ; |quzhi|IR[29]                      ; padio            ;
; |quzhi|IR[28]                    ; |quzhi|IR[28]                      ; padio            ;
; |quzhi|IR[27]                    ; |quzhi|IR[27]                      ; padio            ;
; |quzhi|IR[26]                    ; |quzhi|IR[26]                      ; padio            ;
; |quzhi|IR[25]                    ; |quzhi|IR[25]                      ; padio            ;
; |quzhi|IR[24]                    ; |quzhi|IR[24]                      ; padio            ;
; |quzhi|IR[23]                    ; |quzhi|IR[23]                      ; padio            ;
; |quzhi|IR[22]                    ; |quzhi|IR[22]                      ; padio            ;
; |quzhi|IR[21]                    ; |quzhi|IR[21]                      ; padio            ;
; |quzhi|IR[20]                    ; |quzhi|IR[20]                      ; padio            ;
; |quzhi|IR[19]                    ; |quzhi|IR[19]                      ; padio            ;
; |quzhi|IR[18]                    ; |quzhi|IR[18]                      ; padio            ;
; |quzhi|IR[17]                    ; |quzhi|IR[17]                      ; padio            ;
; |quzhi|IR[16]                    ; |quzhi|IR[16]                      ; padio            ;
; |quzhi|IR[15]                    ; |quzhi|IR[15]                      ; padio            ;
; |quzhi|IR[14]                    ; |quzhi|IR[14]                      ; padio            ;
; |quzhi|IR[13]                    ; |quzhi|IR[13]                      ; padio            ;
; |quzhi|IR[12]                    ; |quzhi|IR[12]                      ; padio            ;
; |quzhi|IR[11]                    ; |quzhi|IR[11]                      ; padio            ;
; |quzhi|IR[10]                    ; |quzhi|IR[10]                      ; padio            ;
; |quzhi|IR[9]                     ; |quzhi|IR[9]                       ; padio            ;
; |quzhi|IR[8]                     ; |quzhi|IR[8]                       ; padio            ;
; |quzhi|IR[7]                     ; |quzhi|IR[7]                       ; padio            ;
; |quzhi|IR[6]                     ; |quzhi|IR[6]                       ; padio            ;
; |quzhi|IR[5]                     ; |quzhi|IR[5]                       ; padio            ;
; |quzhi|IR[4]                     ; |quzhi|IR[4]                       ; padio            ;
; |quzhi|IR[3]                     ; |quzhi|IR[3]                       ; padio            ;
; |quzhi|IR[2]                     ; |quzhi|IR[2]                       ; padio            ;
; |quzhi|PC[31]                    ; |quzhi|PC[31]                      ; padio            ;
; |quzhi|PC[30]                    ; |quzhi|PC[30]                      ; padio            ;
; |quzhi|PC[29]                    ; |quzhi|PC[29]                      ; padio            ;
; |quzhi|PC[28]                    ; |quzhi|PC[28]                      ; padio            ;
; |quzhi|PC[27]                    ; |quzhi|PC[27]                      ; padio            ;
; |quzhi|PC[26]                    ; |quzhi|PC[26]                      ; padio            ;
; |quzhi|PC[25]                    ; |quzhi|PC[25]                      ; padio            ;
; |quzhi|PC[24]                    ; |quzhi|PC[24]                      ; padio            ;
; |quzhi|PC[23]                    ; |quzhi|PC[23]                      ; padio            ;
; |quzhi|PC[22]                    ; |quzhi|PC[22]                      ; padio            ;
; |quzhi|PC[21]                    ; |quzhi|PC[21]                      ; padio            ;
; |quzhi|PC[20]                    ; |quzhi|PC[20]                      ; padio            ;
; |quzhi|PC[19]                    ; |quzhi|PC[19]                      ; padio            ;
; |quzhi|PC[18]                    ; |quzhi|PC[18]                      ; padio            ;
; |quzhi|PC[17]                    ; |quzhi|PC[17]                      ; padio            ;
; |quzhi|PC[16]                    ; |quzhi|PC[16]                      ; padio            ;
; |quzhi|PC[15]                    ; |quzhi|PC[15]                      ; padio            ;
; |quzhi|PC[14]                    ; |quzhi|PC[14]                      ; padio            ;
; |quzhi|PC[13]                    ; |quzhi|PC[13]                      ; padio            ;
; |quzhi|PC[12]                    ; |quzhi|PC[12]                      ; padio            ;
; |quzhi|PC[11]                    ; |quzhi|PC[11]                      ; padio            ;
; |quzhi|PC[10]                    ; |quzhi|PC[10]                      ; padio            ;
; |quzhi|PC[9]                     ; |quzhi|PC[9]                       ; padio            ;
; |quzhi|PC[8]                     ; |quzhi|PC[8]                       ; padio            ;
; |quzhi|PC[7]                     ; |quzhi|PC[7]                       ; padio            ;
; |quzhi|PC[6]                     ; |quzhi|PC[6]                       ; padio            ;
; |quzhi|PC[5]                     ; |quzhi|PC[5]                       ; padio            ;
; |quzhi|PC[1]                     ; |quzhi|PC[1]                       ; padio            ;
; |quzhi|PC[0]                     ; |quzhi|PC[0]                       ; padio            ;
; |quzhi|Reset                     ; |quzhi|Reset~corein                ; combout          ;
; |quzhi|RW                        ; |quzhi|RW~corein                   ; combout          ;
; |quzhi|ALU_Func[0]               ; |quzhi|ALU_Func[0]~corein          ; combout          ;
; |quzhi|const4[31]                ; |quzhi|const4[31]~corein           ; combout          ;
; |quzhi|ALU_Func[1]               ; |quzhi|ALU_Func[1]~corein          ; combout          ;
; |quzhi|ALU_Func[3]               ; |quzhi|ALU_Func[3]~corein          ; combout          ;
; |quzhi|const4[15]                ; |quzhi|const4[15]~corein           ; combout          ;
; |quzhi|ALU_Func[2]               ; |quzhi|ALU_Func[2]~corein          ; combout          ;
; |quzhi|PCWrite                   ; |quzhi|PCWrite~corein              ; combout          ;
; |quzhi|PCSource[2]               ; |quzhi|PCSource[2]~corein          ; combout          ;
; |quzhi|PCSource[1]               ; |quzhi|PCSource[1]~corein          ; combout          ;
; |quzhi|PCSource[0]               ; |quzhi|PCSource[0]~corein          ; combout          ;
; |quzhi|const4[30]                ; |quzhi|const4[30]~corein           ; combout          ;
; |quzhi|const4[14]                ; |quzhi|const4[14]~corein           ; combout          ;
; |quzhi|const4[29]                ; |quzhi|const4[29]~corein           ; combout          ;
; |quzhi|const4[13]                ; |quzhi|const4[13]~corein           ; combout          ;
; |quzhi|const4[28]                ; |quzhi|const4[28]~corein           ; combout          ;
; |quzhi|const4[12]                ; |quzhi|const4[12]~corein           ; combout          ;
; |quzhi|const4[27]                ; |quzhi|const4[27]~corein           ; combout          ;
; |quzhi|const4[11]                ; |quzhi|const4[11]~corein           ; combout          ;
; |quzhi|const4[26]                ; |quzhi|const4[26]~corein           ; combout          ;
; |quzhi|const4[10]                ; |quzhi|const4[10]~corein           ; combout          ;
; |quzhi|const4[25]                ; |quzhi|const4[25]~corein           ; combout          ;
; |quzhi|const4[9]                 ; |quzhi|const4[9]~corein            ; combout          ;
; |quzhi|const4[24]                ; |quzhi|const4[24]~corein           ; combout          ;
; |quzhi|const4[8]                 ; |quzhi|const4[8]~corein            ; combout          ;
; |quzhi|const4[23]                ; |quzhi|const4[23]~corein           ; combout          ;
; |quzhi|const4[7]                 ; |quzhi|const4[7]~corein            ; combout          ;
; |quzhi|const4[22]                ; |quzhi|const4[22]~corein           ; combout          ;
; |quzhi|const4[6]                 ; |quzhi|const4[6]~corein            ; combout          ;
; |quzhi|const4[21]                ; |quzhi|const4[21]~corein           ; combout          ;
; |quzhi|const4[5]                 ; |quzhi|const4[5]~corein            ; combout          ;
; |quzhi|const4[20]                ; |quzhi|const4[20]~corein           ; combout          ;
; |quzhi|const4[4]                 ; |quzhi|const4[4]~corein            ; combout          ;
; |quzhi|const4[19]                ; |quzhi|const4[19]~corein           ; combout          ;
; |quzhi|const4[3]                 ; |quzhi|const4[3]~corein            ; combout          ;
; |quzhi|const4[18]                ; |quzhi|const4[18]~corein           ; combout          ;
; |quzhi|const4[2]                 ; |quzhi|const4[2]~corein            ; combout          ;
; |quzhi|const4[17]                ; |quzhi|const4[17]~corein           ; combout          ;
; |quzhi|const4[1]                 ; |quzhi|const4[1]~corein            ; combout          ;
; |quzhi|const4[16]                ; |quzhi|const4[16]~corein           ; combout          ;
; |quzhi|const4[0]                 ; |quzhi|const4[0]~corein            ; combout          ;
+----------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                 ;
+----------------------------------+------------------------------------+------------------+
; Node Name                        ; Output Port Name                   ; Output Port Type ;
+----------------------------------+------------------------------------+------------------+
; |quzhi|PC:inst10|PC_out[15]      ; |quzhi|PC:inst10|PC_out[15]        ; regout           ;
; |quzhi|PC:inst10|PC_out[14]      ; |quzhi|PC:inst10|PC_out[14]        ; regout           ;
; |quzhi|PC:inst10|PC_out[13]      ; |quzhi|PC:inst10|PC_out[13]        ; regout           ;
; |quzhi|PC:inst10|PC_out[12]      ; |quzhi|PC:inst10|PC_out[12]        ; regout           ;
; |quzhi|PC:inst10|PC_out[11]      ; |quzhi|PC:inst10|PC_out[11]        ; regout           ;
; |quzhi|PC:inst10|PC_out[10]      ; |quzhi|PC:inst10|PC_out[10]        ; regout           ;
; |quzhi|PC:inst10|PC_out[6]       ; |quzhi|PC:inst10|PC_out[6]         ; regout           ;
; |quzhi|PC:inst10|PC_out[5]       ; |quzhi|PC:inst10|PC_out[5]         ; regout           ;
; |quzhi|PC:inst10|PC_out[4]       ; |quzhi|PC:inst10|PC_out[4]         ; regout           ;
; |quzhi|PC:inst10|PC_out[1]       ; |quzhi|PC:inst10|PC_out[1]         ; regout           ;
; |quzhi|ALU:inst|Add0~2514        ; |quzhi|ALU:inst|Add0~2514          ; combout          ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2516          ; combout          ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2517          ; cout0            ;
; |quzhi|ALU:inst|Add0~2516        ; |quzhi|ALU:inst|Add0~2517COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2518        ; |quzhi|ALU:inst|Add0~2518          ; combout          ;
; |quzhi|ALU:inst|Add0~2518        ; |quzhi|ALU:inst|Add0~2519          ; cout             ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2520          ; combout          ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2521          ; cout0            ;
; |quzhi|ALU:inst|Add0~2520        ; |quzhi|ALU:inst|Add0~2521COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2522          ; combout          ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2523          ; cout0            ;
; |quzhi|ALU:inst|Add0~2522        ; |quzhi|ALU:inst|Add0~2523COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2524          ; combout          ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2525          ; cout0            ;
; |quzhi|ALU:inst|Add0~2524        ; |quzhi|ALU:inst|Add0~2525COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2526          ; combout          ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2527          ; cout0            ;
; |quzhi|ALU:inst|Add0~2526        ; |quzhi|ALU:inst|Add0~2527COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2528        ; |quzhi|ALU:inst|Add0~2528          ; combout          ;
; |quzhi|ALU:inst|Add0~2528        ; |quzhi|ALU:inst|Add0~2529          ; cout             ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2530          ; combout          ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2531          ; cout0            ;
; |quzhi|ALU:inst|Add0~2530        ; |quzhi|ALU:inst|Add0~2531COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2532          ; combout          ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2533          ; cout0            ;
; |quzhi|ALU:inst|Add0~2532        ; |quzhi|ALU:inst|Add0~2533COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2534          ; combout          ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2535          ; cout0            ;
; |quzhi|ALU:inst|Add0~2534        ; |quzhi|ALU:inst|Add0~2535COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2536          ; combout          ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2537          ; cout0            ;
; |quzhi|ALU:inst|Add0~2536        ; |quzhi|ALU:inst|Add0~2537COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2538        ; |quzhi|ALU:inst|Add0~2538          ; combout          ;
; |quzhi|ALU:inst|Add0~2538        ; |quzhi|ALU:inst|Add0~2539          ; cout             ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2540          ; combout          ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2541          ; cout0            ;
; |quzhi|ALU:inst|Add0~2540        ; |quzhi|ALU:inst|Add0~2541COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2542          ; combout          ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2543          ; cout0            ;
; |quzhi|ALU:inst|Add0~2542        ; |quzhi|ALU:inst|Add0~2543COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2544          ; combout          ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2545          ; cout0            ;
; |quzhi|ALU:inst|Add0~2544        ; |quzhi|ALU:inst|Add0~2545COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2546          ; combout          ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2547          ; cout0            ;
; |quzhi|ALU:inst|Add0~2546        ; |quzhi|ALU:inst|Add0~2547COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2548        ; |quzhi|ALU:inst|Add0~2548          ; combout          ;
; |quzhi|ALU:inst|Add0~2548        ; |quzhi|ALU:inst|Add0~2549          ; cout             ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2550          ; combout          ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2551          ; cout0            ;
; |quzhi|ALU:inst|Add0~2550        ; |quzhi|ALU:inst|Add0~2551COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2552          ; combout          ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2553          ; cout0            ;
; |quzhi|ALU:inst|Add0~2552        ; |quzhi|ALU:inst|Add0~2553COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2554          ; combout          ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2555          ; cout0            ;
; |quzhi|ALU:inst|Add0~2554        ; |quzhi|ALU:inst|Add0~2555COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2556          ; combout          ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2557          ; cout0            ;
; |quzhi|ALU:inst|Add0~2556        ; |quzhi|ALU:inst|Add0~2557COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2558        ; |quzhi|ALU:inst|Add0~2558          ; combout          ;
; |quzhi|ALU:inst|Add0~2558        ; |quzhi|ALU:inst|Add0~2559          ; cout             ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2560          ; combout          ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2561          ; cout0            ;
; |quzhi|ALU:inst|Add0~2560        ; |quzhi|ALU:inst|Add0~2561COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2562          ; combout          ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2563          ; cout0            ;
; |quzhi|ALU:inst|Add0~2562        ; |quzhi|ALU:inst|Add0~2563COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2564          ; combout          ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2565          ; cout0            ;
; |quzhi|ALU:inst|Add0~2564        ; |quzhi|ALU:inst|Add0~2565COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2566        ; |quzhi|ALU:inst|Add0~2567          ; cout0            ;
; |quzhi|ALU:inst|Add0~2566        ; |quzhi|ALU:inst|Add0~2567COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2574          ; combout          ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2575          ; cout0            ;
; |quzhi|ALU:inst|Add0~2574        ; |quzhi|ALU:inst|Add0~2575COUT1     ; cout1            ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2576          ; combout          ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2577          ; cout0            ;
; |quzhi|ALU:inst|Add0~2576        ; |quzhi|ALU:inst|Add0~2577COUT1     ; cout1            ;
; |quzhi|ALU:inst|LessThan1~416    ; |quzhi|ALU:inst|LessThan1~416      ; combout          ;
; |quzhi|ALU:inst|LessThan0~417    ; |quzhi|ALU:inst|LessThan0~417      ; combout          ;
; |quzhi|ALU:inst|LessThan2~416    ; |quzhi|ALU:inst|LessThan2~416      ; combout          ;
; |quzhi|ALU:inst|Add0~2611        ; |quzhi|ALU:inst|Add0~2611          ; cout             ;
; |quzhi|ALU:inst|LessThan1~423    ; |quzhi|ALU:inst|LessThan1~423      ; cout             ;
; |quzhi|ALU:inst|LessThan0~424    ; |quzhi|ALU:inst|LessThan0~424      ; cout             ;
; |quzhi|ALU:inst|LessThan2~423    ; |quzhi|ALU:inst|LessThan2~423      ; cout             ;
; |quzhi|ALU:inst|LessThan1~428    ; |quzhi|ALU:inst|LessThan1~428      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~428    ; |quzhi|ALU:inst|LessThan1~428COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~429    ; |quzhi|ALU:inst|LessThan0~429      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~429    ; |quzhi|ALU:inst|LessThan0~429COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~428    ; |quzhi|ALU:inst|LessThan2~428      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~428    ; |quzhi|ALU:inst|LessThan2~428COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~433    ; |quzhi|ALU:inst|LessThan1~433      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~433    ; |quzhi|ALU:inst|LessThan1~433COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~434    ; |quzhi|ALU:inst|LessThan0~434      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~434    ; |quzhi|ALU:inst|LessThan0~434COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~433    ; |quzhi|ALU:inst|LessThan2~433      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~433    ; |quzhi|ALU:inst|LessThan2~433COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~438    ; |quzhi|ALU:inst|LessThan1~438      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~438    ; |quzhi|ALU:inst|LessThan1~438COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~439    ; |quzhi|ALU:inst|LessThan0~439      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~439    ; |quzhi|ALU:inst|LessThan0~439COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~438    ; |quzhi|ALU:inst|LessThan2~438      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~438    ; |quzhi|ALU:inst|LessThan2~438COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~443    ; |quzhi|ALU:inst|LessThan1~443      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~443    ; |quzhi|ALU:inst|LessThan1~443COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~444    ; |quzhi|ALU:inst|LessThan0~444      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~444    ; |quzhi|ALU:inst|LessThan0~444COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~443    ; |quzhi|ALU:inst|LessThan2~443      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~443    ; |quzhi|ALU:inst|LessThan2~443COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~448    ; |quzhi|ALU:inst|LessThan1~448      ; cout             ;
; |quzhi|ALU:inst|LessThan0~449    ; |quzhi|ALU:inst|LessThan0~449      ; cout             ;
; |quzhi|ALU:inst|LessThan2~448    ; |quzhi|ALU:inst|LessThan2~448      ; cout             ;
; |quzhi|ALU:inst|LessThan1~453    ; |quzhi|ALU:inst|LessThan1~453      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~453    ; |quzhi|ALU:inst|LessThan1~453COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~454    ; |quzhi|ALU:inst|LessThan0~454      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~454    ; |quzhi|ALU:inst|LessThan0~454COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~453    ; |quzhi|ALU:inst|LessThan2~453      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~453    ; |quzhi|ALU:inst|LessThan2~453COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~458    ; |quzhi|ALU:inst|LessThan1~458      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~458    ; |quzhi|ALU:inst|LessThan1~458COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~459    ; |quzhi|ALU:inst|LessThan0~459      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~459    ; |quzhi|ALU:inst|LessThan0~459COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~458    ; |quzhi|ALU:inst|LessThan2~458      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~458    ; |quzhi|ALU:inst|LessThan2~458COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~463    ; |quzhi|ALU:inst|LessThan1~463      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~463    ; |quzhi|ALU:inst|LessThan1~463COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~464    ; |quzhi|ALU:inst|LessThan0~464      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~464    ; |quzhi|ALU:inst|LessThan0~464COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~463    ; |quzhi|ALU:inst|LessThan2~463      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~463    ; |quzhi|ALU:inst|LessThan2~463COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~468    ; |quzhi|ALU:inst|LessThan1~468      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~468    ; |quzhi|ALU:inst|LessThan1~468COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~469    ; |quzhi|ALU:inst|LessThan0~469      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~469    ; |quzhi|ALU:inst|LessThan0~469COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~468    ; |quzhi|ALU:inst|LessThan2~468      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~468    ; |quzhi|ALU:inst|LessThan2~468COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~473    ; |quzhi|ALU:inst|LessThan2~473      ; cout             ;
; |quzhi|ALU:inst|LessThan1~478    ; |quzhi|ALU:inst|LessThan1~478      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~478    ; |quzhi|ALU:inst|LessThan1~478COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~479    ; |quzhi|ALU:inst|LessThan0~479      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~479    ; |quzhi|ALU:inst|LessThan0~479COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~478    ; |quzhi|ALU:inst|LessThan2~478      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~478    ; |quzhi|ALU:inst|LessThan2~478COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~483    ; |quzhi|ALU:inst|LessThan1~483      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~483    ; |quzhi|ALU:inst|LessThan1~483COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~484    ; |quzhi|ALU:inst|LessThan0~484      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~484    ; |quzhi|ALU:inst|LessThan0~484COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~483    ; |quzhi|ALU:inst|LessThan2~483      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~483    ; |quzhi|ALU:inst|LessThan2~483COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~488    ; |quzhi|ALU:inst|LessThan1~488      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~488    ; |quzhi|ALU:inst|LessThan1~488COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~489    ; |quzhi|ALU:inst|LessThan0~489      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~489    ; |quzhi|ALU:inst|LessThan0~489COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~488    ; |quzhi|ALU:inst|LessThan2~488      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~488    ; |quzhi|ALU:inst|LessThan2~488COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~493    ; |quzhi|ALU:inst|LessThan1~493      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~493    ; |quzhi|ALU:inst|LessThan1~493COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~494    ; |quzhi|ALU:inst|LessThan0~494      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~494    ; |quzhi|ALU:inst|LessThan0~494COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~493    ; |quzhi|ALU:inst|LessThan2~493      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~493    ; |quzhi|ALU:inst|LessThan2~493COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~498    ; |quzhi|ALU:inst|LessThan1~498      ; cout             ;
; |quzhi|ALU:inst|LessThan0~499    ; |quzhi|ALU:inst|LessThan0~499      ; cout             ;
; |quzhi|ALU:inst|LessThan1~503    ; |quzhi|ALU:inst|LessThan1~503      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~503    ; |quzhi|ALU:inst|LessThan1~503COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~504    ; |quzhi|ALU:inst|LessThan0~504      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~504    ; |quzhi|ALU:inst|LessThan0~504COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~503    ; |quzhi|ALU:inst|LessThan2~503      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~503    ; |quzhi|ALU:inst|LessThan2~503COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~508    ; |quzhi|ALU:inst|LessThan1~508      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~508    ; |quzhi|ALU:inst|LessThan1~508COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~509    ; |quzhi|ALU:inst|LessThan0~509      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~509    ; |quzhi|ALU:inst|LessThan0~509COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~508    ; |quzhi|ALU:inst|LessThan2~508      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~508    ; |quzhi|ALU:inst|LessThan2~508COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~513    ; |quzhi|ALU:inst|LessThan1~513      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~513    ; |quzhi|ALU:inst|LessThan1~513COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~514    ; |quzhi|ALU:inst|LessThan0~514      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~514    ; |quzhi|ALU:inst|LessThan0~514COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~513    ; |quzhi|ALU:inst|LessThan2~513      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~513    ; |quzhi|ALU:inst|LessThan2~513COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~518    ; |quzhi|ALU:inst|LessThan1~518      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~518    ; |quzhi|ALU:inst|LessThan1~518COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~519    ; |quzhi|ALU:inst|LessThan0~519      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~519    ; |quzhi|ALU:inst|LessThan0~519COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~518    ; |quzhi|ALU:inst|LessThan2~518      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~518    ; |quzhi|ALU:inst|LessThan2~518COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~523    ; |quzhi|ALU:inst|LessThan2~523      ; cout             ;
; |quzhi|ALU:inst|LessThan1~528    ; |quzhi|ALU:inst|LessThan1~528      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~528    ; |quzhi|ALU:inst|LessThan1~528COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~529    ; |quzhi|ALU:inst|LessThan0~529      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~529    ; |quzhi|ALU:inst|LessThan0~529COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~528    ; |quzhi|ALU:inst|LessThan2~528      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~528    ; |quzhi|ALU:inst|LessThan2~528COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~533    ; |quzhi|ALU:inst|LessThan1~533      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~533    ; |quzhi|ALU:inst|LessThan1~533COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~534    ; |quzhi|ALU:inst|LessThan0~534      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~534    ; |quzhi|ALU:inst|LessThan0~534COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~533    ; |quzhi|ALU:inst|LessThan2~533      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~533    ; |quzhi|ALU:inst|LessThan2~533COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~538    ; |quzhi|ALU:inst|LessThan1~538      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~538    ; |quzhi|ALU:inst|LessThan1~538COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~539    ; |quzhi|ALU:inst|LessThan0~539      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~539    ; |quzhi|ALU:inst|LessThan0~539COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~538    ; |quzhi|ALU:inst|LessThan2~538      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~538    ; |quzhi|ALU:inst|LessThan2~538COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~543    ; |quzhi|ALU:inst|LessThan1~543      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~543    ; |quzhi|ALU:inst|LessThan1~543COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~544    ; |quzhi|ALU:inst|LessThan0~544      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~544    ; |quzhi|ALU:inst|LessThan0~544COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~543    ; |quzhi|ALU:inst|LessThan2~543      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~543    ; |quzhi|ALU:inst|LessThan2~543COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~548    ; |quzhi|ALU:inst|LessThan1~548      ; cout             ;
; |quzhi|ALU:inst|LessThan0~549    ; |quzhi|ALU:inst|LessThan0~549      ; cout             ;
; |quzhi|ALU:inst|LessThan2~553    ; |quzhi|ALU:inst|LessThan2~553      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~553    ; |quzhi|ALU:inst|LessThan2~553COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~563    ; |quzhi|ALU:inst|LessThan1~563COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~564    ; |quzhi|ALU:inst|LessThan0~564COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~563    ; |quzhi|ALU:inst|LessThan2~563      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~568    ; |quzhi|ALU:inst|LessThan1~568      ; cout0            ;
; |quzhi|ALU:inst|LessThan1~568    ; |quzhi|ALU:inst|LessThan1~568COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan0~569    ; |quzhi|ALU:inst|LessThan0~569      ; cout0            ;
; |quzhi|ALU:inst|LessThan0~569    ; |quzhi|ALU:inst|LessThan0~569COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan2~568    ; |quzhi|ALU:inst|LessThan2~568      ; cout0            ;
; |quzhi|ALU:inst|LessThan2~568    ; |quzhi|ALU:inst|LessThan2~568COUT1 ; cout1            ;
; |quzhi|ALU:inst|LessThan1~573    ; |quzhi|ALU:inst|LessThan1~573      ; cout             ;
; |quzhi|ALU:inst|LessThan0~574    ; |quzhi|ALU:inst|LessThan0~574      ; cout             ;
; |quzhi|ALU:inst|LessThan2~573    ; |quzhi|ALU:inst|LessThan2~573      ; cout             ;
; |quzhi|PC:inst10|PC_out[31]      ; |quzhi|PC:inst10|PC_out[31]        ; regout           ;
; |quzhi|PC:inst10|PC_out[30]      ; |quzhi|PC:inst10|PC_out[30]        ; regout           ;
; |quzhi|PC:inst10|PC_out[29]      ; |quzhi|PC:inst10|PC_out[29]        ; regout           ;
; |quzhi|PC:inst10|PC_out[28]      ; |quzhi|PC:inst10|PC_out[28]        ; regout           ;
; |quzhi|PC:inst10|PC_out[27]      ; |quzhi|PC:inst10|PC_out[27]        ; regout           ;
; |quzhi|PC:inst10|PC_out[26]      ; |quzhi|PC:inst10|PC_out[26]        ; regout           ;
; |quzhi|PC:inst10|PC_out[25]      ; |quzhi|PC:inst10|PC_out[25]        ; regout           ;
; |quzhi|PC:inst10|PC_out[24]      ; |quzhi|PC:inst10|PC_out[24]        ; regout           ;
; |quzhi|PC:inst10|PC_out[23]      ; |quzhi|PC:inst10|PC_out[23]        ; regout           ;
; |quzhi|PC:inst10|PC_out[22]      ; |quzhi|PC:inst10|PC_out[22]        ; regout           ;
; |quzhi|PC:inst10|PC_out[21]      ; |quzhi|PC:inst10|PC_out[21]        ; regout           ;
; |quzhi|PC:inst10|PC_out[20]      ; |quzhi|PC:inst10|PC_out[20]        ; regout           ;
; |quzhi|PC:inst10|PC_out[19]      ; |quzhi|PC:inst10|PC_out[19]        ; regout           ;
; |quzhi|PC:inst10|PC_out[18]      ; |quzhi|PC:inst10|PC_out[18]        ; regout           ;
; |quzhi|PC:inst10|PC_out[17]      ; |quzhi|PC:inst10|PC_out[17]        ; regout           ;
; |quzhi|PC:inst10|PC_out[16]      ; |quzhi|PC:inst10|PC_out[16]        ; regout           ;
; |quzhi|PC:inst10|PC_out[9]       ; |quzhi|PC:inst10|PC_out[9]         ; regout           ;
; |quzhi|PC:inst10|PC_out[8]       ; |quzhi|PC:inst10|PC_out[8]         ; regout           ;
; |quzhi|PC:inst10|PC_out[7]       ; |quzhi|PC:inst10|PC_out[7]         ; regout           ;
; |quzhi|PC:inst10|PC_out[0]       ; |quzhi|PC:inst10|PC_out[0]         ; regout           ;
; |quzhi|Mem:inst11|memory[2][1]   ; |quzhi|Mem:inst11|memory[2][1]     ; regout           ;
; |quzhi|Mem:inst11|DataOut[1]~188 ; |quzhi|Mem:inst11|DataOut[1]~188   ; combout          ;
; |quzhi|Mem:inst11|memory[0][0]   ; |quzhi|Mem:inst11|memory[0][0]     ; regout           ;
; |quzhi|ALU:inst|Mux0~390         ; |quzhi|ALU:inst|Mux0~390           ; combout          ;
; |quzhi|ALU:inst|Mux0~391         ; |quzhi|ALU:inst|Mux0~391           ; combout          ;
; |quzhi|ALU:inst|Mux0~392         ; |quzhi|ALU:inst|Mux0~392           ; combout          ;
; |quzhi|ALU:inst|Mux0~393         ; |quzhi|ALU:inst|Mux0~393           ; combout          ;
; |quzhi|ALU:inst|Mux0~394         ; |quzhi|ALU:inst|Mux0~394           ; combout          ;
; |quzhi|ALU:inst|Mux0~395         ; |quzhi|ALU:inst|Mux0~395           ; combout          ;
; |quzhi|ALU:inst|Mux0~396         ; |quzhi|ALU:inst|Mux0~396           ; combout          ;
; |quzhi|ALU:inst|Mux0~397         ; |quzhi|ALU:inst|Mux0~397           ; combout          ;
; |quzhi|ALU:inst|Mux0~398         ; |quzhi|ALU:inst|Mux0~398           ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4146  ; |quzhi|PC:inst10|PC_out[0]~4146    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4147  ; |quzhi|PC:inst10|PC_out[0]~4147    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4148  ; |quzhi|PC:inst10|PC_out[0]~4148    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4149  ; |quzhi|PC:inst10|PC_out[0]~4149    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4150  ; |quzhi|PC:inst10|PC_out[0]~4150    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4151  ; |quzhi|PC:inst10|PC_out[0]~4151    ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4153 ; |quzhi|PC:inst10|PC_out[30]~4153   ; combout          ;
; |quzhi|ALU:inst|ALU_DC~94        ; |quzhi|ALU:inst|ALU_DC~94          ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4154 ; |quzhi|PC:inst10|PC_out[30]~4154   ; combout          ;
; |quzhi|PC:inst10|Mux1~328        ; |quzhi|PC:inst10|Mux1~328          ; combout          ;
; |quzhi|PC:inst10|Mux1~329        ; |quzhi|PC:inst10|Mux1~329          ; combout          ;
; |quzhi|PC:inst10|Mux23~1392      ; |quzhi|PC:inst10|Mux23~1392        ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4155 ; |quzhi|PC:inst10|PC_out[30]~4155   ; combout          ;
; |quzhi|PC:inst10|PC_out[30]~4156 ; |quzhi|PC:inst10|PC_out[30]~4156   ; combout          ;
; |quzhi|PC:inst10|Mux2~341        ; |quzhi|PC:inst10|Mux2~341          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~92        ; |quzhi|ALU:inst|ALU_DC~92          ; combout          ;
; |quzhi|PC:inst10|Mux3~295        ; |quzhi|PC:inst10|Mux3~295          ; combout          ;
; |quzhi|PC:inst10|Mux3~296        ; |quzhi|PC:inst10|Mux3~296          ; combout          ;
; |quzhi|PC:inst10|Mux4~297        ; |quzhi|PC:inst10|Mux4~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~90        ; |quzhi|ALU:inst|ALU_DC~90          ; combout          ;
; |quzhi|PC:inst10|Mux5~295        ; |quzhi|PC:inst10|Mux5~295          ; combout          ;
; |quzhi|PC:inst10|Mux5~296        ; |quzhi|PC:inst10|Mux5~296          ; combout          ;
; |quzhi|PC:inst10|Mux6~297        ; |quzhi|PC:inst10|Mux6~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~88        ; |quzhi|ALU:inst|ALU_DC~88          ; combout          ;
; |quzhi|PC:inst10|Mux7~295        ; |quzhi|PC:inst10|Mux7~295          ; combout          ;
; |quzhi|PC:inst10|Mux7~296        ; |quzhi|PC:inst10|Mux7~296          ; combout          ;
; |quzhi|PC:inst10|Mux8~297        ; |quzhi|PC:inst10|Mux8~297          ; combout          ;
; |quzhi|ALU:inst|ALU_DC~86        ; |quzhi|ALU:inst|ALU_DC~86          ; combout          ;
; |quzhi|PC:inst10|Mux9~295        ; |quzhi|PC:inst10|Mux9~295          ; combout          ;
; |quzhi|PC:inst10|Mux9~296        ; |quzhi|PC:inst10|Mux9~296          ; combout          ;
; |quzhi|PC:inst10|Mux10~293       ; |quzhi|PC:inst10|Mux10~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~84        ; |quzhi|ALU:inst|ALU_DC~84          ; combout          ;
; |quzhi|PC:inst10|Mux11~291       ; |quzhi|PC:inst10|Mux11~291         ; combout          ;
; |quzhi|PC:inst10|Mux11~292       ; |quzhi|PC:inst10|Mux11~292         ; combout          ;
; |quzhi|PC:inst10|Mux12~293       ; |quzhi|PC:inst10|Mux12~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~82        ; |quzhi|ALU:inst|ALU_DC~82          ; combout          ;
; |quzhi|PC:inst10|Mux13~291       ; |quzhi|PC:inst10|Mux13~291         ; combout          ;
; |quzhi|PC:inst10|Mux13~292       ; |quzhi|PC:inst10|Mux13~292         ; combout          ;
; |quzhi|PC:inst10|Mux14~293       ; |quzhi|PC:inst10|Mux14~293         ; combout          ;
; |quzhi|ALU:inst|ALU_DC~80        ; |quzhi|ALU:inst|ALU_DC~80          ; combout          ;
; |quzhi|PC:inst10|Mux15~291       ; |quzhi|PC:inst10|Mux15~291         ; combout          ;
; |quzhi|PC:inst10|Mux15~292       ; |quzhi|PC:inst10|Mux15~292         ; combout          ;
; |quzhi|PC:inst10|Mux16~297       ; |quzhi|PC:inst10|Mux16~297         ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4157 ; |quzhi|PC:inst10|PC_out[14]~4157   ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4158 ; |quzhi|PC:inst10|PC_out[14]~4158   ; combout          ;
; |quzhi|PC:inst10|Mux17~297       ; |quzhi|PC:inst10|Mux17~297         ; combout          ;
; |quzhi|PC:inst10|Mux18~297       ; |quzhi|PC:inst10|Mux18~297         ; combout          ;
; |quzhi|PC:inst10|Mux19~297       ; |quzhi|PC:inst10|Mux19~297         ; combout          ;
; |quzhi|PC:inst10|Mux20~297       ; |quzhi|PC:inst10|Mux20~297         ; combout          ;
; |quzhi|PC:inst10|Mux21~297       ; |quzhi|PC:inst10|Mux21~297         ; combout          ;
; |quzhi|PC:inst10|Mux22~105       ; |quzhi|PC:inst10|Mux22~105         ; combout          ;
; |quzhi|ALU:inst|Mux22~58         ; |quzhi|ALU:inst|Mux22~58           ; combout          ;
; |quzhi|ALU:inst|Mux22~59         ; |quzhi|ALU:inst|Mux22~59           ; combout          ;
; |quzhi|ALU:inst|Mux22~60         ; |quzhi|ALU:inst|Mux22~60           ; combout          ;
; |quzhi|ALU:inst|Mux22~61         ; |quzhi|ALU:inst|Mux22~61           ; combout          ;
; |quzhi|PC:inst10|PC_out~4159     ; |quzhi|PC:inst10|PC_out~4159       ; combout          ;
; |quzhi|PC:inst10|PC_out~4160     ; |quzhi|PC:inst10|PC_out~4160       ; combout          ;
; |quzhi|PC:inst10|Mux22~106       ; |quzhi|PC:inst10|Mux22~106         ; combout          ;
; |quzhi|PC:inst10|Mux23~1393      ; |quzhi|PC:inst10|Mux23~1393        ; combout          ;
; |quzhi|PC:inst10|Mux23~1394      ; |quzhi|PC:inst10|Mux23~1394        ; combout          ;
; |quzhi|PC:inst10|Mux23~1395      ; |quzhi|PC:inst10|Mux23~1395        ; combout          ;
; |quzhi|PC:inst10|Mux24~1286      ; |quzhi|PC:inst10|Mux24~1286        ; combout          ;
; |quzhi|PC:inst10|Mux24~1287      ; |quzhi|PC:inst10|Mux24~1287        ; combout          ;
; |quzhi|PC:inst10|Mux24~1288      ; |quzhi|PC:inst10|Mux24~1288        ; combout          ;
; |quzhi|PC:inst10|Mux25~297       ; |quzhi|PC:inst10|Mux25~297         ; combout          ;
; |quzhi|PC:inst10|Mux26~297       ; |quzhi|PC:inst10|Mux26~297         ; combout          ;
; |quzhi|PC:inst10|Mux27~297       ; |quzhi|PC:inst10|Mux27~297         ; combout          ;
; |quzhi|PC:inst10|Mux28~297       ; |quzhi|PC:inst10|Mux28~297         ; combout          ;
; |quzhi|PC:inst10|Mux30~297       ; |quzhi|PC:inst10|Mux30~297         ; combout          ;
; |quzhi|ALU:inst|Mux31~98         ; |quzhi|ALU:inst|Mux31~98           ; combout          ;
; |quzhi|ALU:inst|Mux31~99         ; |quzhi|ALU:inst|Mux31~99           ; combout          ;
; |quzhi|ALU:inst|Mux31~100        ; |quzhi|ALU:inst|Mux31~100          ; combout          ;
; |quzhi|ALU:inst|Mux31~101        ; |quzhi|ALU:inst|Mux31~101          ; combout          ;
; |quzhi|ALU:inst|Mux31~102        ; |quzhi|ALU:inst|Mux31~102          ; combout          ;
; |quzhi|ALU:inst|Mux31~103        ; |quzhi|ALU:inst|Mux31~103          ; combout          ;
; |quzhi|ALU:inst|Mux31~104        ; |quzhi|ALU:inst|Mux31~104          ; combout          ;
; |quzhi|ALU:inst|Mux31~105        ; |quzhi|ALU:inst|Mux31~105          ; combout          ;
; |quzhi|ALU:inst|Mux31~106        ; |quzhi|ALU:inst|Mux31~106          ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4161  ; |quzhi|PC:inst10|PC_out[0]~4161    ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4162  ; |quzhi|PC:inst10|PC_out[0]~4162    ; combout          ;
; |quzhi|ALU:inst|Add0~2578        ; |quzhi|ALU:inst|Add0~2578          ; combout          ;
; |quzhi|ALU:inst|Add0~2579        ; |quzhi|ALU:inst|Add0~2579          ; combout          ;
; |quzhi|ALU:inst|Add0~2580        ; |quzhi|ALU:inst|Add0~2580          ; combout          ;
; |quzhi|ALU:inst|Add0~2581        ; |quzhi|ALU:inst|Add0~2581          ; combout          ;
; |quzhi|ALU:inst|Add0~2582        ; |quzhi|ALU:inst|Add0~2582          ; combout          ;
; |quzhi|ALU:inst|Add0~2583        ; |quzhi|ALU:inst|Add0~2583          ; combout          ;
; |quzhi|ALU:inst|Add0~2584        ; |quzhi|ALU:inst|Add0~2584          ; combout          ;
; |quzhi|ALU:inst|Add0~2585        ; |quzhi|ALU:inst|Add0~2585          ; combout          ;
; |quzhi|ALU:inst|Add0~2586        ; |quzhi|ALU:inst|Add0~2586          ; combout          ;
; |quzhi|ALU:inst|Add0~2587        ; |quzhi|ALU:inst|Add0~2587          ; combout          ;
; |quzhi|ALU:inst|Add0~2588        ; |quzhi|ALU:inst|Add0~2588          ; combout          ;
; |quzhi|ALU:inst|Add0~2589        ; |quzhi|ALU:inst|Add0~2589          ; combout          ;
; |quzhi|ALU:inst|Add0~2590        ; |quzhi|ALU:inst|Add0~2590          ; combout          ;
; |quzhi|ALU:inst|Add0~2591        ; |quzhi|ALU:inst|Add0~2591          ; combout          ;
; |quzhi|ALU:inst|Add0~2592        ; |quzhi|ALU:inst|Add0~2592          ; combout          ;
; |quzhi|ALU:inst|Add0~2593        ; |quzhi|ALU:inst|Add0~2593          ; combout          ;
; |quzhi|ALU:inst|Add0~2594        ; |quzhi|ALU:inst|Add0~2594          ; combout          ;
; |quzhi|ALU:inst|Add0~2595        ; |quzhi|ALU:inst|Add0~2595          ; combout          ;
; |quzhi|ALU:inst|Add0~2596        ; |quzhi|ALU:inst|Add0~2596          ; combout          ;
; |quzhi|ALU:inst|Add0~2597        ; |quzhi|ALU:inst|Add0~2597          ; combout          ;
; |quzhi|ALU:inst|Add0~2598        ; |quzhi|ALU:inst|Add0~2598          ; combout          ;
; |quzhi|ALU:inst|Add0~2599        ; |quzhi|ALU:inst|Add0~2599          ; combout          ;
; |quzhi|ALU:inst|Add0~2600        ; |quzhi|ALU:inst|Add0~2600          ; combout          ;
; |quzhi|ALU:inst|Add0~2601        ; |quzhi|ALU:inst|Add0~2601          ; combout          ;
; |quzhi|ALU:inst|Add0~2602        ; |quzhi|ALU:inst|Add0~2602          ; combout          ;
; |quzhi|ALU:inst|Add0~2603        ; |quzhi|ALU:inst|Add0~2603          ; combout          ;
; |quzhi|ALU:inst|Add0~2604        ; |quzhi|ALU:inst|Add0~2604          ; combout          ;
; |quzhi|ALU:inst|Add0~2605        ; |quzhi|ALU:inst|Add0~2605          ; combout          ;
; |quzhi|ALU:inst|Add0~2606        ; |quzhi|ALU:inst|Add0~2606          ; combout          ;
; |quzhi|ALU:inst|Add0~2607        ; |quzhi|ALU:inst|Add0~2607          ; combout          ;
; |quzhi|ALU:inst|Add0~2608        ; |quzhi|ALU:inst|Add0~2608          ; combout          ;
; |quzhi|ALU:inst|Add0~2609        ; |quzhi|ALU:inst|Add0~2609          ; combout          ;
; |quzhi|PC:inst10|PC_out[0]~4164  ; |quzhi|PC:inst10|PC_out[0]~4164    ; combout          ;
; |quzhi|PC:inst10|PC_out[14]~4165 ; |quzhi|PC:inst10|PC_out[14]~4165   ; combout          ;
; |quzhi|PC:inst10|PC_out~4166     ; |quzhi|PC:inst10|PC_out~4166       ; combout          ;
; |quzhi|PC:inst10|Mux22~108       ; |quzhi|PC:inst10|Mux22~108         ; combout          ;
; |quzhi|PC:inst10|Mux15~294       ; |quzhi|PC:inst10|Mux15~294         ; combout          ;
; |quzhi|PC:inst10|Mux15~295       ; |quzhi|PC:inst10|Mux15~295         ; combout          ;
; |quzhi|PC:inst10|Mux14~294       ; |quzhi|PC:inst10|Mux14~294         ; combout          ;
; |quzhi|PC:inst10|Mux14~296       ; |quzhi|PC:inst10|Mux14~296         ; combout          ;
; |quzhi|PC:inst10|Mux14~297       ; |quzhi|PC:inst10|Mux14~297         ; combout          ;
; |quzhi|PC:inst10|Mux13~294       ; |quzhi|PC:inst10|Mux13~294         ; combout          ;
; |quzhi|PC:inst10|Mux13~295       ; |quzhi|PC:inst10|Mux13~295         ; combout          ;
; |quzhi|PC:inst10|Mux12~294       ; |quzhi|PC:inst10|Mux12~294         ; combout          ;
; |quzhi|PC:inst10|Mux12~296       ; |quzhi|PC:inst10|Mux12~296         ; combout          ;
; |quzhi|PC:inst10|Mux12~297       ; |quzhi|PC:inst10|Mux12~297         ; combout          ;
; |quzhi|PC:inst10|Mux11~294       ; |quzhi|PC:inst10|Mux11~294         ; combout          ;
; |quzhi|PC:inst10|Mux11~295       ; |quzhi|PC:inst10|Mux11~295         ; combout          ;
; |quzhi|PC:inst10|Mux10~294       ; |quzhi|PC:inst10|Mux10~294         ; combout          ;
; |quzhi|PC:inst10|Mux10~296       ; |quzhi|PC:inst10|Mux10~296         ; combout          ;
; |quzhi|PC:inst10|Mux10~297       ; |quzhi|PC:inst10|Mux10~297         ; combout          ;
; |quzhi|PC:inst10|Mux9~298        ; |quzhi|PC:inst10|Mux9~298          ; combout          ;
; |quzhi|PC:inst10|Mux9~299        ; |quzhi|PC:inst10|Mux9~299          ; combout          ;
; |quzhi|PC:inst10|Mux8~298        ; |quzhi|PC:inst10|Mux8~298          ; combout          ;
; |quzhi|PC:inst10|Mux8~300        ; |quzhi|PC:inst10|Mux8~300          ; combout          ;
; |quzhi|PC:inst10|Mux8~301        ; |quzhi|PC:inst10|Mux8~301          ; combout          ;
; |quzhi|PC:inst10|Mux7~298        ; |quzhi|PC:inst10|Mux7~298          ; combout          ;
; |quzhi|PC:inst10|Mux7~299        ; |quzhi|PC:inst10|Mux7~299          ; combout          ;
; |quzhi|PC:inst10|Mux6~298        ; |quzhi|PC:inst10|Mux6~298          ; combout          ;
; |quzhi|PC:inst10|Mux6~300        ; |quzhi|PC:inst10|Mux6~300          ; combout          ;
; |quzhi|PC:inst10|Mux6~301        ; |quzhi|PC:inst10|Mux6~301          ; combout          ;
; |quzhi|PC:inst10|Mux5~298        ; |quzhi|PC:inst10|Mux5~298          ; combout          ;
; |quzhi|PC:inst10|Mux5~299        ; |quzhi|PC:inst10|Mux5~299          ; combout          ;
; |quzhi|PC:inst10|Mux4~298        ; |quzhi|PC:inst10|Mux4~298          ; combout          ;
; |quzhi|PC:inst10|Mux4~300        ; |quzhi|PC:inst10|Mux4~300          ; combout          ;
; |quzhi|PC:inst10|Mux4~301        ; |quzhi|PC:inst10|Mux4~301          ; combout          ;
; |quzhi|PC:inst10|Mux3~298        ; |quzhi|PC:inst10|Mux3~298          ; combout          ;
; |quzhi|PC:inst10|Mux3~299        ; |quzhi|PC:inst10|Mux3~299          ; combout          ;
; |quzhi|PC:inst10|Mux2~342        ; |quzhi|PC:inst10|Mux2~342          ; combout          ;
; |quzhi|PC:inst10|Mux2~344        ; |quzhi|PC:inst10|Mux2~344          ; combout          ;
; |quzhi|PC:inst10|Mux2~345        ; |quzhi|PC:inst10|Mux2~345          ; combout          ;
; |quzhi|PC:inst10|Mux1~331        ; |quzhi|PC:inst10|Mux1~331          ; combout          ;
; |quzhi|PC:inst10|Mux1~332        ; |quzhi|PC:inst10|Mux1~332          ; combout          ;
; |quzhi|IR[31]                    ; |quzhi|IR[31]                      ; padio            ;
; |quzhi|IR[30]                    ; |quzhi|IR[30]                      ; padio            ;
; |quzhi|IR[29]                    ; |quzhi|IR[29]                      ; padio            ;
; |quzhi|IR[28]                    ; |quzhi|IR[28]                      ; padio            ;
; |quzhi|IR[27]                    ; |quzhi|IR[27]                      ; padio            ;
; |quzhi|IR[26]                    ; |quzhi|IR[26]                      ; padio            ;
; |quzhi|IR[25]                    ; |quzhi|IR[25]                      ; padio            ;
; |quzhi|IR[24]                    ; |quzhi|IR[24]                      ; padio            ;
; |quzhi|IR[23]                    ; |quzhi|IR[23]                      ; padio            ;
; |quzhi|IR[22]                    ; |quzhi|IR[22]                      ; padio            ;
; |quzhi|IR[21]                    ; |quzhi|IR[21]                      ; padio            ;
; |quzhi|IR[20]                    ; |quzhi|IR[20]                      ; padio            ;
; |quzhi|IR[19]                    ; |quzhi|IR[19]                      ; padio            ;
; |quzhi|IR[18]                    ; |quzhi|IR[18]                      ; padio            ;
; |quzhi|IR[17]                    ; |quzhi|IR[17]                      ; padio            ;
; |quzhi|IR[16]                    ; |quzhi|IR[16]                      ; padio            ;
; |quzhi|IR[15]                    ; |quzhi|IR[15]                      ; padio            ;
; |quzhi|IR[14]                    ; |quzhi|IR[14]                      ; padio            ;
; |quzhi|IR[13]                    ; |quzhi|IR[13]                      ; padio            ;
; |quzhi|IR[12]                    ; |quzhi|IR[12]                      ; padio            ;
; |quzhi|IR[11]                    ; |quzhi|IR[11]                      ; padio            ;
; |quzhi|IR[10]                    ; |quzhi|IR[10]                      ; padio            ;
; |quzhi|IR[9]                     ; |quzhi|IR[9]                       ; padio            ;
; |quzhi|IR[8]                     ; |quzhi|IR[8]                       ; padio            ;
; |quzhi|IR[7]                     ; |quzhi|IR[7]                       ; padio            ;
; |quzhi|IR[6]                     ; |quzhi|IR[6]                       ; padio            ;
; |quzhi|IR[5]                     ; |quzhi|IR[5]                       ; padio            ;
; |quzhi|IR[4]                     ; |quzhi|IR[4]                       ; padio            ;
; |quzhi|IR[3]                     ; |quzhi|IR[3]                       ; padio            ;
; |quzhi|IR[2]                     ; |quzhi|IR[2]                       ; padio            ;
; |quzhi|PC[31]                    ; |quzhi|PC[31]                      ; padio            ;
; |quzhi|PC[30]                    ; |quzhi|PC[30]                      ; padio            ;
; |quzhi|PC[29]                    ; |quzhi|PC[29]                      ; padio            ;
; |quzhi|PC[28]                    ; |quzhi|PC[28]                      ; padio            ;
; |quzhi|PC[27]                    ; |quzhi|PC[27]                      ; padio            ;
; |quzhi|PC[26]                    ; |quzhi|PC[26]                      ; padio            ;
; |quzhi|PC[25]                    ; |quzhi|PC[25]                      ; padio            ;
; |quzhi|PC[24]                    ; |quzhi|PC[24]                      ; padio            ;
; |quzhi|PC[23]                    ; |quzhi|PC[23]                      ; padio            ;
; |quzhi|PC[22]                    ; |quzhi|PC[22]                      ; padio            ;
; |quzhi|PC[21]                    ; |quzhi|PC[21]                      ; padio            ;
; |quzhi|PC[20]                    ; |quzhi|PC[20]                      ; padio            ;
; |quzhi|PC[19]                    ; |quzhi|PC[19]                      ; padio            ;
; |quzhi|PC[18]                    ; |quzhi|PC[18]                      ; padio            ;
; |quzhi|PC[17]                    ; |quzhi|PC[17]                      ; padio            ;
; |quzhi|PC[16]                    ; |quzhi|PC[16]                      ; padio            ;
; |quzhi|PC[15]                    ; |quzhi|PC[15]                      ; padio            ;
; |quzhi|PC[14]                    ; |quzhi|PC[14]                      ; padio            ;
; |quzhi|PC[13]                    ; |quzhi|PC[13]                      ; padio            ;
; |quzhi|PC[12]                    ; |quzhi|PC[12]                      ; padio            ;
; |quzhi|PC[11]                    ; |quzhi|PC[11]                      ; padio            ;
; |quzhi|PC[10]                    ; |quzhi|PC[10]                      ; padio            ;
; |quzhi|PC[9]                     ; |quzhi|PC[9]                       ; padio            ;
; |quzhi|PC[8]                     ; |quzhi|PC[8]                       ; padio            ;
; |quzhi|PC[7]                     ; |quzhi|PC[7]                       ; padio            ;
; |quzhi|PC[6]                     ; |quzhi|PC[6]                       ; padio            ;
; |quzhi|PC[5]                     ; |quzhi|PC[5]                       ; padio            ;
; |quzhi|PC[4]                     ; |quzhi|PC[4]                       ; padio            ;
; |quzhi|PC[1]                     ; |quzhi|PC[1]                       ; padio            ;
; |quzhi|PC[0]                     ; |quzhi|PC[0]                       ; padio            ;
; |quzhi|RW                        ; |quzhi|RW~corein                   ; combout          ;
; |quzhi|ALU_Func[0]               ; |quzhi|ALU_Func[0]~corein          ; combout          ;
; |quzhi|const4[31]                ; |quzhi|const4[31]~corein           ; combout          ;
; |quzhi|ALU_Func[1]               ; |quzhi|ALU_Func[1]~corein          ; combout          ;
; |quzhi|ALU_Func[3]               ; |quzhi|ALU_Func[3]~corein          ; combout          ;
; |quzhi|const4[15]                ; |quzhi|const4[15]~corein           ; combout          ;
; |quzhi|ALU_Func[2]               ; |quzhi|ALU_Func[2]~corein          ; combout          ;
; |quzhi|PCWrite                   ; |quzhi|PCWrite~corein              ; combout          ;
; |quzhi|PCSource[2]               ; |quzhi|PCSource[2]~corein          ; combout          ;
; |quzhi|PCSource[1]               ; |quzhi|PCSource[1]~corein          ; combout          ;
; |quzhi|PCSource[0]               ; |quzhi|PCSource[0]~corein          ; combout          ;
; |quzhi|const4[30]                ; |quzhi|const4[30]~corein           ; combout          ;
; |quzhi|const4[14]                ; |quzhi|const4[14]~corein           ; combout          ;
; |quzhi|const4[29]                ; |quzhi|const4[29]~corein           ; combout          ;
; |quzhi|const4[13]                ; |quzhi|const4[13]~corein           ; combout          ;
; |quzhi|const4[28]                ; |quzhi|const4[28]~corein           ; combout          ;
; |quzhi|const4[12]                ; |quzhi|const4[12]~corein           ; combout          ;
; |quzhi|const4[27]                ; |quzhi|const4[27]~corein           ; combout          ;
; |quzhi|const4[11]                ; |quzhi|const4[11]~corein           ; combout          ;
; |quzhi|const4[26]                ; |quzhi|const4[26]~corein           ; combout          ;
; |quzhi|const4[10]                ; |quzhi|const4[10]~corein           ; combout          ;
; |quzhi|const4[25]                ; |quzhi|const4[25]~corein           ; combout          ;
; |quzhi|const4[9]                 ; |quzhi|const4[9]~corein            ; combout          ;
; |quzhi|const4[24]                ; |quzhi|const4[24]~corein           ; combout          ;
; |quzhi|const4[8]                 ; |quzhi|const4[8]~corein            ; combout          ;
; |quzhi|const4[23]                ; |quzhi|const4[23]~corein           ; combout          ;
; |quzhi|const4[7]                 ; |quzhi|const4[7]~corein            ; combout          ;
; |quzhi|const4[22]                ; |quzhi|const4[22]~corein           ; combout          ;
; |quzhi|const4[6]                 ; |quzhi|const4[6]~corein            ; combout          ;
; |quzhi|const4[21]                ; |quzhi|const4[21]~corein           ; combout          ;
; |quzhi|const4[5]                 ; |quzhi|const4[5]~corein            ; combout          ;
; |quzhi|const4[20]                ; |quzhi|const4[20]~corein           ; combout          ;
; |quzhi|const4[4]                 ; |quzhi|const4[4]~corein            ; combout          ;
; |quzhi|const4[19]                ; |quzhi|const4[19]~corein           ; combout          ;
; |quzhi|const4[3]                 ; |quzhi|const4[3]~corein            ; combout          ;
; |quzhi|const4[18]                ; |quzhi|const4[18]~corein           ; combout          ;
; |quzhi|const4[2]                 ; |quzhi|const4[2]~corein            ; combout          ;
; |quzhi|const4[17]                ; |quzhi|const4[17]~corein           ; combout          ;
; |quzhi|const4[1]                 ; |quzhi|const4[1]~corein            ; combout          ;
; |quzhi|const4[16]                ; |quzhi|const4[16]~corein           ; combout          ;
; |quzhi|const4[0]                 ; |quzhi|const4[0]~corein            ; combout          ;
+----------------------------------+------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Wed Jul 21 00:07:26 2010
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off quzhi -c quzhi
Info: Using vector source file "D:/download/5/5/quzhi/quzhi.vwf"
Info: Inverted registers were found during simulation
    Info: Register: |quzhi|PC:inst10|PC_out[31]
    Info: Register: |quzhi|PC:inst10|PC_out[29]
    Info: Register: |quzhi|PC:inst10|PC_out[28]
    Info: Register: |quzhi|PC:inst10|PC_out[27]
    Info: Register: |quzhi|PC:inst10|PC_out[26]
    Info: Register: |quzhi|PC:inst10|PC_out[25]
    Info: Register: |quzhi|PC:inst10|PC_out[24]
    Info: Register: |quzhi|PC:inst10|PC_out[23]
    Info: Register: |quzhi|PC:inst10|PC_out[22]
    Info: Register: |quzhi|Mem:inst11|memory[2][1]
    Info: Register: |quzhi|Mem:inst11|memory[1][1]
    Info: Register: |quzhi|Mem:inst11|memory[0][0]
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       5.47 %
Info: Number of transitions in simulation is 144
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Allocated 132 megabytes of memory during processing
    Info: Processing ended: Wed Jul 21 00:07:27 2010
    Info: Elapsed time: 00:00:01


