V: v1,v2,v3,v4,v5,v6,v7,v8.

*addr(V,V)
v2,v1
v6,v7
.
*assgn(V,V)
v3,v2
v4,v3
v5,v6
.
*store(V,V)
v5,v4
.
*load(V,V)
v8,v5
.
pt(V,V)
v2,v1
v3,v1
v4,v1
v6,v7
v5,v7
v7,v1
v8,v1
.
