# 集成电路设计实践

BIT大二下集成电路设计实践作业，包含两个实验和一个读书报告

[实验1](ex1/ex1.md)

[实验2](ex2/ex2.md)

## Notes

[VHDL语法笔记](VHDL_notes.md)

### 电路设计的层次

**综合synthesis**将高抽象级向低抽象级的过程，逆过程是**分析**

**RTL**是电路的一个抽象层级（寄存器传输级），一般编写HDL时在这个层级进行设计

**门级网表**是描述逻辑门和触发器之间的连接，比RTL低一个层次，在逻辑层。

RTL级到逻辑层的综合就是**逻辑综合**，需要选择**工艺库**，**设计约束**两个步骤

.v既可以在RTL级进行描述，也可以在门级网表进行描述，描述RTL级的HDL文件叫做RTL文件。

这篇文章逻辑十分清晰，助于理解进行HDL的编写位于电路设计的那一层。[什么是“门级网表”（Gate-level netlist）文件？](https://blog.csdn.net/linuxheik/article/details/89515967)









