# 2 集成电路工艺发展

## 2.1 双极型集成电路工艺发展

早期的双极型Si晶体管的缺点

1. 由于b-e结与基极接触孔之间的P型区域而形成致大的**基区体电阻**。
2. 集电极接触孔下N区域导致较大的**集电极串联电阻**。
3. 因P结隔离而形成较大的**集电极寄生电容**。

改进后的双极型晶体管

## 2.2 MOS集成电路工艺发展

### 自对准技术与硅栅工艺

将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为**自对准技术**。
**自对准** 是一种在圆晶片上 **用单个掩模形成不同区域的多层结构的技术**，它 **消除了用多片掩模所引起的对准误差**。在电路尺寸缩小时，这种有利的方法用得越来越多。

IMAGE @PPT P30

上图中可见形成了图形的多晶硅条用作离子注入工序中的掩模，用自己的“身体”挡住离子向栅极下结构（氧化层和半导体）的注入，同时使离子对半导体的注入正好发生在它的两侧，从而实现了自对准。
而且原来呈绝缘的多晶硅本身在大量注入后变成 **低电阻率的导电体**。用作栅电极和栅电极引线
可见多晶硅的应用实现“**一箭三雕**”之功效。

### 以P阱CMOS工艺为基础的BiCMOS工艺

以P阱CMOS工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。

下图为通过标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图。
标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图

### 以N阱CMOS工艺为基础的BiCMOS工艺

N阱CMOS工艺为基础的BiCMOS工艺与以P阱CMOS工艺为基础的BiCMOS工艺相比，优点包括：

1. 工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了NPN晶体管的性能；
2. 制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。

### 小结：集成电路器件工艺比较

关注: Si/Ge
