# 日記メモ

2023-02-06: リポジトリを作った。
* README.mdにメモ書き開始

2023-02-07: MPLABを追加した。
* 電脳伝説版EMU68l8リポジトリをベースンいビルトを確認、から開始。

2023-02-10: romイメージを別ファイルに切り出し空にした。

2023-02-10: m68k-elf-gccをビルド、インストールした。
* アセンブリ言語でサンプルプログラムを書いた(pol.s)。
* Easy68kでアセンブルしてみた。

2023-02-12: PICファームウェア一応完成
* アップロードコマンド形式を作った。
* Motorollaニーモニック→Sunアセンブラ形式→m68k-elf-asビルド→アップロード
が動くようになった。
* 6MHzではとびとびになるので2MHzにした。とばなくなった、がこの辺り。

2023-02-12: WordPressに記事を上げた。

2023-02-14: putchの動作を確認した、シングルステップで。

2023-02-16: アップロードの時間マージン
* エコーバックなしにしてどの程度マージンが取れたかをブログに記載した。86us中4～5us程度を占めるだけ。

2023-02-16: 6MHzのとき動作を見た。
* ステップとびとびの波形を取り、DTACKの戻しが間に合っていないことを確認した。
* 結局2MHzに戻した。

2023-02-16: A19 == Hのときは無条件にDTACK==Hにする。
* ソフトでアドレスチェックしてA19==HのときはI/Oのみ、の縛りを止めてRAMエミュレーションも行う、が分かりやすいと気付く。
* あ、現在の実装は「全アドレス空間でシングルステップ」ですからね。

2023-02-16: CLC前提でDTACK発生回路を検討した。
* 戻しが高速化するのでクロック最高速まで上げても動くはず。
* 回路は決まったがCLCに落とせるかどうかはこれからの検討となる。
* 68008最速で動かすなら必要だが、今回のプロジェクトはそちらが本筋ではないため後回しとする。

2023-02-後半:
* 48pin PICと最速SRAMを使った基板づくりと発注に注力していた。
* ついでに40pin PIC + DIP32pin SRAM基板も作った(2枚目)。
* 2枚目は2/28 18時に発注、3/3製造完了、3/4梱包、出荷、3/8現在税関手続き中、
* 1枚目は2/27 20時に発注、3/1夜製造完了、3/3梱包、出荷、3/8税関通貨、国内発送エントリ完了

2023-03-04: SRAM化開始
* 配線の変更、回路の改造。
  + SRAM WE, ORの2ピンをPIC直結としてCLC制御下におく。RA列に割り当てた。
  + DTACK, A19をCTC化することも考えてRD15,14とする。TESTピンをRD13とした。
* 68k8側のI/Oポートアドレスは、$800A0,A1, 80100-1FFとした。
* A19(RD6)が正しく取れていない。A19 == LとなるはずがHになることがある。  
  決定的(10回試行で10回ともHになる)  
  ハードチェックを徹底したが、問題は見つからなかった。
* RD5,6,7をA13-15から切り離したが、TRISDの上位３ビットの扱いがおかしかった。  
  上3ビットを保存して、下5ビットのみを書き換えるべきだろう。そこができていなかった。

2023-03-07: A19 == Lの謎が解けた。
* ソフト処理開始のトリガを/DTACK\==Hにしていたが、早くHにしすぎていて前のサイクルの終わりから次の
  サイクルの開始と思い込んで処理を開始し、A19をサンプリングしていた。前のサイクルの終わりから次の
  サイクルの開始にかけてA19\==Hとなるタイミングがあり、そこを拾っていたようだ。  
* ソフト処理開始のトリガを/AS\==Lとすることで問題なく動作した。  
* 現時点では、/AS\==Lでソフト処理を開始しているので、全アクセスにすべてソフト処理がかかわる。  
  現状、SRAMアクセスでソフト処理を何もせずにバスをリリースしているが、それでも1サイクル115kHz(10us弱)しか出ない。  
  HOLDでTRISC\==1、DTACK==0して同期をとっているが、その処理が結構時間がかかっている。
* SrAMアクセスでソフト処理しないように改造を開始した。/DTACK D-FFのD入力を常時1からA19を入れるようにした。
  A19\==Hで/ASの下りエッジ時点でA19==HだとI/Oサイクルでソフト処理開始、HだとSRAMサイクルとみなしソフト処理開始しない。
* この改造で、SRAM ノーウェイト、期待通り1サイクル8クロックで完了している(クロック2MHzなので最終目標に達していないが),
* 現状、1サイクルは完結するが、2サイクル目が完了せず無限に伸びている。
* /AS\==Lかつ/DTACK==Hを見ているが、while文2段に分けているとダメの様子。確かにタイミングによって予期せぬところですり抜けて早期アクセス開始しそう。
* 一方で、ソフト開始トリガを/DTACK\==Hとすると早過ぎ開始してしまう。HOLDリリースする前にPOLトグルしてしまい、/DTACK\==Hになってしまう。次の/AS==H to LエッジでA19サンプリングされるまでは、/DTACK\==Lを継続すべき。
* 最終的には/DTACK\==L,Hをソフト処理有無の判定にしたいので、早すぎ開始を避ける。
  今は、実行再開を/DTACKの出力極性(POL)をトグルしているので、HOLD解除直後に/DTACH\==Hになってしまう。  
  /DTACK==LをD-FFのリセット信号で行うようにする(ただし、次のサイクル開始までにD-FFリセット信号をネゲートせねばならない。ここ要注意)

2023-03-08: 割り込みアクノレッジが未実装、
+ A1,2,3に割り込みレベルが乗る。
+ A19\==H && A0,A4-A12 all H でメモリリードサイクル開始(R/W\==H, /ASの下りエッジ)の時点で割り込みアクノレッジと判定する。
+ 本来はFC0,1,2 all Highを条件とすべきだが、そこまで端子接続できないので。アドレスバスのみを見て判定する。
+ その結果、上記ビットall 1のアドレスを使えなくなる。が実用上問題ない。
