TimeQuest Timing Analyzer report for seriale_led
Mon May 27 14:14:55 2013
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 39. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; seriale_led                                                     ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE115F29C7                                                   ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 313.38 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -2.191 ; -126.085        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.403 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -112.225                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.109      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.126 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.045      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.121 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.609      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.116 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.109 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.028      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.100 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.588      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.094 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.013      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.089 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.008      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
; -2.074 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.563      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; uart:uart_1|tx_data_cnt[2]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|tx_fsm.idle                  ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; data_to_led:data_to_led_1|dtl_fsm.transm ; data_to_led:data_to_led_1|dtl_fsm.transm ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|dtl_fsm.idle   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|rx_data_cnt[1]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|dtl_fsm.data   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; data_to_led:data_to_led_1|tx_req         ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart:uart_1|rx_data_cnt[0]               ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.436 ; uart:uart_1|rx_data_tmp[3]               ; uart:uart_1|rx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.717      ;
; 0.437 ; uart:uart_1|rx_data_tmp[5]               ; uart:uart_1|rx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.718      ;
; 0.437 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.718      ;
; 0.437 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.703      ;
; 0.440 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.705      ;
; 0.443 ; uart:uart_1|\rx_clk_gen:counter[12]      ; uart:uart_1|\rx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.708      ;
; 0.444 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.709      ;
; 0.453 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|\rx_start_detect:rx_data_old ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.718      ;
; 0.534 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.229      ;
; 0.541 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.237      ;
; 0.546 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.242      ;
; 0.553 ; uart:uart_1|tx_data_tmp[5]               ; uart:uart_1|tx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; uart:uart_1|tx_data_tmp[2]               ; uart:uart_1|tx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; uart:uart_1|tx_data_tmp[1]               ; uart:uart_1|tx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.820      ;
; 0.555 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.251      ;
; 0.556 ; uart:uart_1|tx_data_tmp[6]               ; uart:uart_1|tx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.822      ;
; 0.560 ; uart:uart_1|rx_data_tmp[4]               ; uart:uart_1|rx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.841      ;
; 0.564 ; uart:uart_1|rx_data_tmp[2]               ; uart:uart_1|rx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.845      ;
; 0.608 ; uart:uart_1|rx_data_tmp[7]               ; uart:uart_1|rx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.889      ;
; 0.609 ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.874      ;
; 0.611 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.877      ;
; 0.612 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.878      ;
; 0.627 ; uart:uart_1|\tx_clk_gen:counter[11]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.910      ;
; 0.629 ; uart:uart_1|\tx_clk_gen:counter[12]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.912      ;
; 0.640 ; uart:uart_1|\tx_clk_gen:counter[5]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; uart:uart_1|tx_data_tmp[4]               ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; uart:uart_1|tx_data_tmp[3]               ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.911      ;
; 0.644 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; uart:uart_1|\rx_clk_gen:counter[9]       ; uart:uart_1|\rx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; uart:uart_1|\rx_clk_gen:counter[11]      ; uart:uart_1|\rx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; uart:uart_1|\rx_clk_gen:counter[7]       ; uart:uart_1|\rx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.647 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.648 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.916      ;
; 0.649 ; uart:uart_1|tx_fsm.stop1                 ; uart:uart_1|tx_fsm.stop2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; uart:uart_1|\rx_clk_gen:counter[8]       ; uart:uart_1|\rx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.658 ; uart:uart_1|\tx_clk_gen:counter[1]       ; uart:uart_1|\tx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.662 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.667 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.363      ;
; 0.671 ; uart:uart_1|\rx_clk_gen:counter[0]       ; uart:uart_1|\rx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.936      ;
; 0.671 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.367      ;
; 0.676 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.676 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.372      ;
; 0.677 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.372      ;
; 0.681 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.377      ;
; 0.683 ; uart:uart_1|\tx_clk_gen:counter[0]       ; uart:uart_1|\tx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.949      ;
; 0.686 ; uart:uart_1|tx_data_tmp[0]               ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.952      ;
; 0.687 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.953      ;
; 0.689 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.955      ;
; 0.707 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 0.988      ;
; 0.725 ; uart:uart_1|\rx_clk_gen:counter[4]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.420      ;
; 0.735 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.001      ;
; 0.741 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data[1]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.024      ;
; 0.744 ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.009      ;
; 0.746 ; uart:uart_1|rx_clk_en                    ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.012      ;
; 0.783 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_end                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.051      ;
; 0.783 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.478      ;
; 0.785 ; uart:uart_1|rx_data_tmp[0]               ; uart:uart_1|rx_data[0]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.066      ;
; 0.792 ; uart:uart_1|\tx_clk_gen:counter[1]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.488      ;
; 0.793 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.489      ;
; 0.798 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.802 ; uart:uart_1|\rx_clk_gen:counter[0]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.497      ;
; 0.806 ; uart:uart_1|\rx_clk_gen:counter[6]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.089      ;
; 0.808 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.074      ;
; 0.808 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.074      ;
; 0.809 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.505      ;
; 0.809 ; uart:uart_1|\tx_clk_gen:counter[0]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.505      ;
; 0.810 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.076      ;
; 0.811 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.077      ;
; 0.811 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.507      ;
; 0.814 ; uart:uart_1|rx_data[1]                   ; data_to_led:data_to_led_1|led[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.304     ; 0.696      ;
; 0.814 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.080      ;
; 0.816 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.512      ;
; 0.817 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_fsm.stop1                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.083      ;
; 0.818 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data[6]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.099      ;
; 0.822 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.518      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.data   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.idle   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.transm ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|tx_req         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_start_detect:rx_data_old ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_clk_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_deb                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_fsm.data                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_rcv_init                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_ready                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_clk_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_end                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.data                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.idle                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop1                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop2                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_get                       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[0]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[10]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[1]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[2]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[3]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[4]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[6]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[7]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[8]       ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[9]       ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.data   ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.idle   ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.transm ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[0]         ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.599 ; 5.076 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.599 ; 5.076 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.531 ; 3.074 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.262 ; -2.679 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.262 ; -2.679 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -1.649 ; -2.179 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 8.445  ; 8.399  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 7.460  ; 7.460  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.311  ; 7.280  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.412  ; 7.300  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.949  ; 7.828  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 6.672  ; 6.634  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.920  ; 6.852  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 7.520  ; 7.449  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.396  ; 7.395  ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 8.445  ; 8.399  ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 11.165 ; 10.817 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 6.449  ; 6.412  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 7.209  ; 7.207  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.063  ; 7.032  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.160  ; 7.051  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.676  ; 7.558  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 6.449  ; 6.412  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.688  ; 6.621  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 7.265  ; 7.195  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.145  ; 7.143  ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 8.152  ; 8.106  ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 10.843 ; 10.493 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 341.53 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.928 ; -108.512       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.355 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -112.225                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.928 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.855      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.879 ; uart:uart_1|\rx_clk_gen:counter[9]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.807      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.854 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.852 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.385      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.839 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.370      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[2]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.816 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.743      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.811 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.739      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.809 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.802 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.730      ;
; -1.802 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.730      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; uart:uart_1|tx_data_cnt[2]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|tx_fsm.idle                  ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; data_to_led:data_to_led_1|dtl_fsm.transm ; data_to_led:data_to_led_1|dtl_fsm.transm ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|dtl_fsm.idle   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|rx_data_cnt[1]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|dtl_fsm.data   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; data_to_led:data_to_led_1|tx_req         ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; uart:uart_1|rx_data_cnt[0]               ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.400 ; uart:uart_1|\rx_clk_gen:counter[12]      ; uart:uart_1|\rx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.642      ;
; 0.403 ; uart:uart_1|rx_data_tmp[5]               ; uart:uart_1|rx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.659      ;
; 0.403 ; uart:uart_1|rx_data_tmp[3]               ; uart:uart_1|rx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.659      ;
; 0.403 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.659      ;
; 0.404 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.646      ;
; 0.406 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.648      ;
; 0.408 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.650      ;
; 0.418 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|\rx_start_detect:rx_data_old ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.660      ;
; 0.480 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.119      ;
; 0.484 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.121      ;
; 0.491 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.130      ;
; 0.493 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.132      ;
; 0.508 ; uart:uart_1|tx_data_tmp[5]               ; uart:uart_1|tx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; uart:uart_1|tx_data_tmp[2]               ; uart:uart_1|tx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; uart:uart_1|tx_data_tmp[1]               ; uart:uart_1|tx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.750      ;
; 0.511 ; uart:uart_1|tx_data_tmp[6]               ; uart:uart_1|tx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.753      ;
; 0.514 ; uart:uart_1|rx_data_tmp[4]               ; uart:uart_1|rx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.770      ;
; 0.518 ; uart:uart_1|rx_data_tmp[2]               ; uart:uart_1|rx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.774      ;
; 0.556 ; uart:uart_1|rx_data_tmp[7]               ; uart:uart_1|rx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.812      ;
; 0.557 ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.799      ;
; 0.567 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.809      ;
; 0.569 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.811      ;
; 0.573 ; uart:uart_1|\tx_clk_gen:counter[11]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.832      ;
; 0.574 ; uart:uart_1|\tx_clk_gen:counter[12]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.833      ;
; 0.584 ; uart:uart_1|\tx_clk_gen:counter[5]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.586 ; uart:uart_1|tx_data_tmp[4]               ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.588 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; uart:uart_1|\rx_clk_gen:counter[11]      ; uart:uart_1|\rx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; uart:uart_1|tx_data_tmp[3]               ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; uart:uart_1|\rx_clk_gen:counter[9]       ; uart:uart_1|\rx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.591 ; uart:uart_1|\rx_clk_gen:counter[7]       ; uart:uart_1|\rx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.232      ;
; 0.594 ; uart:uart_1|tx_fsm.stop1                 ; uart:uart_1|tx_fsm.stop2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; uart:uart_1|\rx_clk_gen:counter[8]       ; uart:uart_1|\rx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.233      ;
; 0.595 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.839      ;
; 0.600 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; uart:uart_1|\tx_clk_gen:counter[1]       ; uart:uart_1|\tx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.241      ;
; 0.603 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.244      ;
; 0.607 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.244      ;
; 0.613 ; uart:uart_1|\rx_clk_gen:counter[0]       ; uart:uart_1|\rx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.855      ;
; 0.616 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.858      ;
; 0.624 ; uart:uart_1|\tx_clk_gen:counter[0]       ; uart:uart_1|\tx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.626 ; uart:uart_1|tx_data_tmp[0]               ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.868      ;
; 0.630 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.872      ;
; 0.630 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.872      ;
; 0.660 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.916      ;
; 0.661 ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.903      ;
; 0.669 ; uart:uart_1|\rx_clk_gen:counter[4]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.306      ;
; 0.673 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.915      ;
; 0.682 ; uart:uart_1|rx_clk_en                    ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.924      ;
; 0.692 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data[1]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.950      ;
; 0.699 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.336      ;
; 0.702 ; uart:uart_1|\tx_clk_gen:counter[1]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.341      ;
; 0.704 ; uart:uart_1|rx_data_tmp[0]               ; uart:uart_1|rx_data[0]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.960      ;
; 0.704 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.343      ;
; 0.706 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.345      ;
; 0.715 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.354      ;
; 0.715 ; uart:uart_1|\tx_clk_gen:counter[0]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.354      ;
; 0.716 ; uart:uart_1|\rx_clk_gen:counter[0]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.353      ;
; 0.717 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.356      ;
; 0.727 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_end                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.971      ;
; 0.728 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.367      ;
; 0.731 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data[6]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.987      ;
; 0.741 ; uart:uart_1|rx_data_tmp[3]               ; uart:uart_1|rx_data[3]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.997      ;
; 0.745 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.987      ;
; 0.746 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.988      ;
; 0.747 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.989      ;
; 0.748 ; uart:uart_1|rx_data[1]                   ; data_to_led:data_to_led_1|led[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.280     ; 0.639      ;
; 0.749 ; uart:uart_1|\rx_clk_gen:counter[6]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.006      ;
; 0.750 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.993      ;
; 0.750 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.389      ;
; 0.756 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.998      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.data   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.idle   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.transm ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|tx_req         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_start_detect:rx_data_old ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_clk_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_deb                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_fsm.data                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_rcv_init                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_ready                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_clk_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_end                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.data                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.idle                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop1                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop2                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_get                       ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.data   ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.idle   ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.transm ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[0]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[1]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[2]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[3]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[4]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[5]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[6]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[7]         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|tx_req         ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[0]       ;
; 0.188  ; 0.374        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[10]      ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.148 ; 4.461 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.148 ; 4.461 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.258 ; 2.649 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.040 ; -2.265 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.040 ; -2.265 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -1.462 ; -1.843 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 7.683  ; 7.527 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 6.745  ; 6.695 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 6.594  ; 6.523 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 6.692  ; 6.542 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.197  ; 7.012 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 5.994  ; 5.947 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.228  ; 6.142 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 6.808  ; 6.676 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 6.677  ; 6.627 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 7.683  ; 7.527 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 10.148 ; 9.600 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 5.777 ; 5.732 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 6.500 ; 6.451 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 6.354 ; 6.284 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 6.447 ; 6.303 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 6.932 ; 6.754 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 5.777 ; 5.732 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.002 ; 5.919 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 6.560 ; 6.432 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 6.433 ; 6.384 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 7.399 ; 7.248 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 9.837 ; 9.293 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.550 ; -22.340        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.183 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -113.189                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.550 ; uart:uart_1|\tx_clk_gen:counter[7]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.496      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\rx_clk_gen:counter[1]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.445      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.498 ; uart:uart_1|\tx_clk_gen:counter[3]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.444      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.494 ; uart:uart_1|\rx_clk_gen:counter[2]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.441      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.485 ; uart:uart_1|\tx_clk_gen:counter[5]  ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.229      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.483 ; uart:uart_1|\tx_clk_gen:counter[11] ; uart:uart_1|\tx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.227      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.481 ; uart:uart_1|\rx_clk_gen:counter[10] ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.428      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.476 ; uart:uart_1|\rx_clk_gen:counter[6]  ; uart:uart_1|\rx_clk_gen:counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.221      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.472 ; data_to_led:data_to_led_1|tx_req    ; uart:uart_1|tx_data_tmp[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.449 ; uart:uart_1|\tx_clk_gen:counter[8]  ; uart:uart_1|\tx_clk_gen:counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
; -0.449 ; uart:uart_1|\tx_clk_gen:counter[8]  ; uart:uart_1|\tx_clk_gen:counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
; -0.449 ; uart:uart_1|\tx_clk_gen:counter[8]  ; uart:uart_1|\tx_clk_gen:counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
; -0.449 ; uart:uart_1|\tx_clk_gen:counter[8]  ; uart:uart_1|\tx_clk_gen:counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
; -0.449 ; uart:uart_1|\tx_clk_gen:counter[8]  ; uart:uart_1|\tx_clk_gen:counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; uart:uart_1|tx_data_cnt[2]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|tx_fsm.idle                  ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; data_to_led:data_to_led_1|dtl_fsm.transm ; data_to_led:data_to_led_1|dtl_fsm.transm ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|dtl_fsm.idle   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|rx_data_cnt[1]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|dtl_fsm.data   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; data_to_led:data_to_led_1|tx_req         ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart:uart_1|rx_data_cnt[0]               ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.194 ; uart:uart_1|rx_data_tmp[5]               ; uart:uart_1|rx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.325      ;
; 0.194 ; uart:uart_1|rx_data_tmp[3]               ; uart:uart_1|rx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.325      ;
; 0.194 ; data_to_led:data_to_led_1|dtl_fsm.data   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.326      ;
; 0.196 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.320      ;
; 0.197 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.321      ;
; 0.200 ; uart:uart_1|\rx_clk_gen:counter[12]      ; uart:uart_1|\rx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.324      ;
; 0.203 ; uart:uart_1|rx_data_deb                  ; uart:uart_1|\rx_start_detect:rx_data_old ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.327      ;
; 0.242 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.568      ;
; 0.249 ; uart:uart_1|tx_data_tmp[5]               ; uart:uart_1|tx_data_tmp[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; uart:uart_1|tx_data_tmp[2]               ; uart:uart_1|tx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; uart:uart_1|tx_data_tmp[1]               ; uart:uart_1|tx_data_tmp[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.578      ;
; 0.252 ; uart:uart_1|tx_data_tmp[6]               ; uart:uart_1|tx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.376      ;
; 0.253 ; uart:uart_1|rx_data_tmp[4]               ; uart:uart_1|rx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.384      ;
; 0.254 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.581      ;
; 0.257 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.584      ;
; 0.257 ; uart:uart_1|rx_data_tmp[2]               ; uart:uart_1|rx_data_tmp[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.388      ;
; 0.268 ; uart:uart_1|rx_data_tmp[7]               ; uart:uart_1|rx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.399      ;
; 0.269 ; uart:uart_1|\rx_debounceer:deb_buf[2]    ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.393      ;
; 0.271 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.395      ;
; 0.272 ; uart:uart_1|tx_data_cnt[0]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.396      ;
; 0.280 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.406      ;
; 0.281 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.407      ;
; 0.286 ; uart:uart_1|rx_fsm.data                  ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; uart:uart_1|\tx_clk_gen:counter[11]      ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.419      ;
; 0.287 ; uart:uart_1|\tx_clk_gen:counter[12]      ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.420      ;
; 0.292 ; uart:uart_1|tx_data_tmp[3]               ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; uart:uart_1|\tx_clk_gen:counter[5]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; uart:uart_1|tx_data_tmp[4]               ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; uart:uart_1|\rx_debounceer:deb_buf[0]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; uart:uart_1|\tx_clk_gen:counter[10]      ; uart:uart_1|\tx_clk_gen:counter[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; uart:uart_1|\rx_clk_gen:counter[5]       ; uart:uart_1|\rx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; uart:uart_1|\rx_clk_gen:counter[11]      ; uart:uart_1|\rx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.296 ; uart:uart_1|\rx_clk_gen:counter[7]       ; uart:uart_1|\rx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; uart:uart_1|\rx_clk_gen:counter[9]       ; uart:uart_1|\rx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.297 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.421      ;
; 0.297 ; uart:uart_1|\rx_clk_gen:counter[8]       ; uart:uart_1|\rx_clk_gen:counter[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.421      ;
; 0.298 ; uart:uart_1|tx_fsm.stop1                 ; uart:uart_1|tx_fsm.stop2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.422      ;
; 0.301 ; uart:uart_1|\tx_clk_gen:counter[1]       ; uart:uart_1|\tx_clk_gen:counter[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart:uart_1|\tx_clk_gen:counter[4]       ; uart:uart_1|\tx_clk_gen:counter[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; uart:uart_1|\tx_clk_gen:counter[6]       ; uart:uart_1|\tx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; uart:uart_1|\rx_debounceer:deb_buf[1]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.308 ; uart:uart_1|\rx_clk_gen:counter[0]       ; uart:uart_1|\rx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.432      ;
; 0.311 ; uart:uart_1|\tx_clk_gen:counter[3]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.638      ;
; 0.312 ; uart:uart_1|\tx_clk_gen:counter[0]       ; uart:uart_1|\tx_clk_gen:counter[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data_tmp[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.443      ;
; 0.312 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; uart:uart_1|tx_data_tmp[0]               ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.316 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_fsm.idle                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.440      ;
; 0.317 ; uart:uart_1|tx_data_cnt[1]               ; uart:uart_1|tx_data_cnt[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.441      ;
; 0.318 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.645      ;
; 0.321 ; uart:uart_1|\tx_clk_gen:counter[8]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.648      ;
; 0.322 ; uart:uart_1|\rx_clk_gen:counter[2]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.648      ;
; 0.323 ; uart:uart_1|\tx_clk_gen:counter[2]       ; uart:uart_1|\tx_clk_gen:counter[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.650      ;
; 0.324 ; uart:uart_1|rx_data_tmp[1]               ; uart:uart_1|rx_data[1]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.457      ;
; 0.329 ; uart:uart_1|\rx_clk_gen:counter[4]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.655      ;
; 0.335 ; uart:uart_1|\rx_debounceer:deb_buf[3]    ; uart:uart_1|rx_data_deb                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.459      ;
; 0.337 ; data_to_led:data_to_led_1|dtl_fsm.idle   ; data_to_led:data_to_led_1|tx_req         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.461      ;
; 0.338 ; uart:uart_1|tx_fsm.stop2                 ; uart:uart_1|tx_end                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.464      ;
; 0.342 ; uart:uart_1|rx_clk_en                    ; uart:uart_1|rx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.466      ;
; 0.345 ; uart:uart_1|rx_data_tmp[0]               ; uart:uart_1|rx_data[0]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.479      ;
; 0.356 ; uart:uart_1|rx_data_tmp[6]               ; uart:uart_1|rx_data[6]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.490      ;
; 0.362 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.487      ;
; 0.362 ; uart:uart_1|\rx_clk_gen:counter[6]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.494      ;
; 0.363 ; uart:uart_1|rx_data_tmp[3]               ; uart:uart_1|rx_data[3]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.497      ;
; 0.369 ; uart:uart_1|tx_data_cnt[2]               ; uart:uart_1|tx_fsm.data                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.495      ;
; 0.369 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.493      ;
; 0.370 ; uart:uart_1|\rx_clk_gen:counter[4]       ; uart:uart_1|\rx_clk_gen:counter[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.494      ;
; 0.370 ; uart:uart_1|\rx_clk_gen:counter[10]      ; uart:uart_1|\rx_clk_gen:counter[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.494      ;
; 0.371 ; uart:uart_1|\rx_clk_gen:counter[3]       ; uart:uart_1|\rx_clk_gen:counter[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.495      ;
; 0.372 ; uart:uart_1|rx_data[1]                   ; data_to_led:data_to_led_1|led[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.141     ; 0.315      ;
; 0.372 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.699      ;
; 0.373 ; uart:uart_1|rx_data_cnt[2]               ; uart:uart_1|rx_data_cnt[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.497      ;
; 0.373 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.497      ;
; 0.374 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_fsm.stop1                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.498      ;
; 0.374 ; uart:uart_1|\rx_clk_gen:counter[1]       ; uart:uart_1|\rx_clk_gen:counter[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.700      ;
; 0.374 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.498      ;
; 0.375 ; uart:uart_1|tx_fsm.data                  ; uart:uart_1|tx_data_tmp[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.499      ;
; 0.375 ; uart:uart_1|\tx_clk_gen:counter[9]       ; uart:uart_1|\tx_clk_gen:counter[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.702      ;
; 0.377 ; uart:uart_1|\tx_clk_gen:counter[7]       ; uart:uart_1|\tx_clk_gen:counter[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.704      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.data   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|dtl_fsm.transm ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|led[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; data_to_led:data_to_led_1|tx_req         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_debounceer:deb_buf[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_start_detect:rx_data_old ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_clk_en                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_deb                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_fsm.data                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_rcv_init                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|rx_ready                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_clk_en                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_data_tmp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_end                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.data                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.idle                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_fsm.stop2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; uart:uart_1|tx_get                       ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\rx_clk_gen:counter[6]       ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[11]      ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[12]      ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|\tx_clk_gen:counter[5]       ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[1]                   ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[0]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[1]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[2]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[3]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[4]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[5]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[6]               ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data_tmp[7]               ;
; -0.245 ; -0.061       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; uart:uart_1|rx_data[0]                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.284 ; 2.971 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.284 ; 2.971 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 1.204 ; 2.080 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.142 ; -1.839 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.142 ; -1.839 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -0.775 ; -1.638 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 4.321 ; 4.494 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 3.886 ; 3.998 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 3.757 ; 3.845 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 3.788 ; 3.858 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.046 ; 4.146 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 3.451 ; 3.493 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 3.566 ; 3.613 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 3.876 ; 3.962 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 3.826 ; 3.931 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.321 ; 4.494 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 6.280 ; 6.207 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 3.336 ; 3.376 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 3.756 ; 3.863 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 3.630 ; 3.715 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 3.659 ; 3.727 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 3.907 ; 4.003 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 3.336 ; 3.376 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 3.447 ; 3.492 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 3.745 ; 3.828 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 3.697 ; 3.798 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.172 ; 4.338 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 6.115 ; 6.033 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.191   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -2.191   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -126.085 ; 0.0   ; 0.0      ; 0.0     ; -113.189            ;
;  CLOCK_50        ; -126.085 ; 0.000 ; N/A      ; N/A     ; -113.189            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.599 ; 5.076 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.599 ; 5.076 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.531 ; 3.074 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.142 ; -1.839 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.142 ; -1.839 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -0.775 ; -1.638 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 8.445  ; 8.399  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 7.460  ; 7.460  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.311  ; 7.280  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.412  ; 7.300  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.949  ; 7.828  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 6.672  ; 6.634  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.920  ; 6.852  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 7.520  ; 7.449  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.396  ; 7.395  ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 8.445  ; 8.399  ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 11.165 ; 10.817 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 3.336 ; 3.376 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 3.756 ; 3.863 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 3.630 ; 3.715 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 3.659 ; 3.727 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 3.907 ; 4.003 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 3.336 ; 3.376 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 3.447 ; 3.492 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 3.745 ; 3.828 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 3.697 ; 3.798 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.172 ; 4.338 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 6.115 ; 6.033 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 869      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 869      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 27 14:14:46 2013
Info: Command: quartus_sta seriale_led -c seriale_led
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'seriale_led.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.191      -126.085 CLOCK_50 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -112.225 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.928      -108.512 CLOCK_50 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -112.225 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.550       -22.340 CLOCK_50 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.183         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -113.189 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 391 megabytes
    Info: Processing ended: Mon May 27 14:14:55 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


