TimeQuest Timing Analyzer report for VGA_TEST
Mon Jun 13 21:03:20 2022
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'
 12. Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'
 27. Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'
 41. Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; VGA_TEST                                         ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                              ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------+--------------------------------+
; Clock Name                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                       ; Targets                        ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------+--------------------------------+
; CLOCK_50                   ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                              ; { CLOCK_50 }                   ;
; C|altpll_0|sd1|pll7|clk[0] ; Generated ; 9.259  ; 108.0 MHz ; 0.000 ; 4.629  ; 50.00      ; 25        ; 54          ;       ;        ;           ;            ; false    ; CLOCK_50 ; C|altpll_0|sd1|pll7|inclk[0] ; { C|altpll_0|sd1|pll7|clk[0] } ;
; C|altpll_0|sd1|pll7|clk[1] ; Generated ; 9.259  ; 108.0 MHz ; 0.000 ; 4.629  ; 50.00      ; 25        ; 54          ;       ;        ;           ;            ; false    ; CLOCK_50 ; C|altpll_0|sd1|pll7|inclk[0] ; { C|altpll_0|sd1|pll7|clk[1] } ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------+--------------------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                              ;
+-----------+-----------------+----------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                 ; Note ;
+-----------+-----------------+----------------------------+------+
; 143.2 MHz ; 143.2 MHz       ; C|altpll_0|sd1|pll7|clk[1] ;      ;
+-----------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 2.276 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 0.463 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 4.339 ; 0.000         ;
; CLOCK_50                   ; 9.891 ; 0.000         ;
+----------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                       ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.276 ; sync:C1|SQ_X1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.897      ;
; 2.277 ; sync:C1|SQ_X1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.896      ;
; 2.327 ; sync:C1|SQ_X1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.846      ;
; 2.427 ; sync:C1|SQ_X1[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.745      ;
; 2.428 ; sync:C1|SQ_X1[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.744      ;
; 2.456 ; sync:C1|SQ_X1[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.717      ;
; 2.457 ; sync:C1|SQ_X1[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.716      ;
; 2.478 ; sync:C1|SQ_X1[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.694      ;
; 2.507 ; sync:C1|SQ_X1[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.666      ;
; 2.567 ; sync:C1|SQ_Y2[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.618      ;
; 2.568 ; sync:C1|SQ_Y2[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.617      ;
; 2.571 ; sync:C1|SQ_Y2[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.614      ;
; 2.572 ; sync:C1|SQ_X1[7] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.601      ;
; 2.573 ; sync:C1|SQ_X1[7] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.600      ;
; 2.623 ; sync:C1|SQ_X1[7] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.550      ;
; 2.642 ; sync:C1|SQ_X2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.547      ;
; 2.643 ; sync:C1|SQ_X2[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.546      ;
; 2.646 ; sync:C1|SQ_X2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.543      ;
; 2.684 ; sync:C1|SQ_Y3[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.487      ;
; 2.684 ; sync:C1|SQ_Y3[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.487      ;
; 2.684 ; sync:C1|SQ_Y3[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.487      ;
; 2.701 ; sync:C1|SQ_X2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.488      ;
; 2.702 ; sync:C1|SQ_X2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.487      ;
; 2.705 ; sync:C1|SQ_X2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.484      ;
; 2.709 ; sync:C1|SQ_X1[8] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.464      ;
; 2.710 ; sync:C1|SQ_X1[8] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.463      ;
; 2.733 ; sync:C1|SQ_Y1[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.442      ;
; 2.734 ; sync:C1|SQ_Y1[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.441      ;
; 2.750 ; sync:C1|SQ_X1[8] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.084     ; 6.423      ;
; 2.754 ; sync:C1|SQ_Y3[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.417      ;
; 2.754 ; sync:C1|SQ_Y3[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.417      ;
; 2.754 ; sync:C1|SQ_Y3[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.417      ;
; 2.774 ; sync:C1|SQ_Y1[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.401      ;
; 2.782 ; sync:C1|SQ_Y1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.393      ;
; 2.783 ; sync:C1|SQ_Y1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.392      ;
; 2.820 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.361      ;
; 2.820 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.361      ;
; 2.820 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.361      ;
; 2.820 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.361      ;
; 2.823 ; sync:C1|SQ_Y1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.352      ;
; 2.865 ; sync:C1|SQ_X1[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.307      ;
; 2.866 ; sync:C1|SQ_X1[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.306      ;
; 2.875 ; sync:C1|SQ_Y2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.310      ;
; 2.876 ; sync:C1|SQ_Y2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.309      ;
; 2.879 ; sync:C1|SQ_Y2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 6.306      ;
; 2.887 ; sync:C1|SQ_Y3[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.284      ;
; 2.887 ; sync:C1|SQ_Y3[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.284      ;
; 2.887 ; sync:C1|SQ_Y3[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.284      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.897 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.281      ;
; 2.898 ; sync:C1|SQ_Y2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.288      ;
; 2.899 ; sync:C1|SQ_Y2[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.287      ;
; 2.902 ; sync:C1|SQ_Y2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.284      ;
; 2.903 ; sync:C1|SQ_X2[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.286      ;
; 2.904 ; sync:C1|SQ_X2[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.285      ;
; 2.907 ; sync:C1|SQ_X2[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.282      ;
; 2.916 ; sync:C1|SQ_X1[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.256      ;
; 2.923 ; sync:C1|SQ_X2[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.266      ;
; 2.924 ; sync:C1|SQ_X2[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.265      ;
; 2.927 ; sync:C1|SQ_X2[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.262      ;
; 2.943 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.232      ;
; 2.943 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.232      ;
; 2.943 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.232      ;
; 2.943 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.232      ;
; 2.947 ; sync:C1|SQ_Y1[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.228      ;
; 2.948 ; sync:C1|SQ_Y1[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.227      ;
; 2.967 ; sync:C1|SQ_Y3[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.204      ;
; 2.967 ; sync:C1|SQ_Y3[6] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.204      ;
; 2.967 ; sync:C1|SQ_Y3[6] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.204      ;
; 2.968 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.213      ;
; 2.968 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.213      ;
; 2.968 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.213      ;
; 2.968 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.213      ;
; 2.977 ; sync:C1|SQ_Y3[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.194      ;
; 2.977 ; sync:C1|SQ_Y3[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.194      ;
; 2.977 ; sync:C1|SQ_Y3[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.086     ; 6.194      ;
; 2.988 ; sync:C1|SQ_Y1[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.082     ; 6.187      ;
; 3.003 ; sync:C1|SQ_X1[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.169      ;
; 3.004 ; sync:C1|SQ_X1[6] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.085     ; 6.168      ;
; 3.005 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.176      ;
; 3.005 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.176      ;
; 3.005 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.176      ;
; 3.005 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 6.176      ;
; 3.007 ; sync:C1|SQ_Y2[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.179      ;
; 3.008 ; sync:C1|SQ_Y2[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.178      ;
; 3.011 ; sync:C1|SQ_Y2[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.071     ; 6.175      ;
; 3.035 ; sync:C1|SQ_X2[6] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.154      ;
; 3.036 ; sync:C1|SQ_X2[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.153      ;
; 3.039 ; sync:C1|SQ_X2[6] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.068     ; 6.150      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
; 3.045 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.079     ; 6.133      ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                         ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.463 ; sync:C1|SQ_Y3[10] ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.730      ;
; 0.608 ; sync:C1|SQ_X2[10] ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.875      ;
; 0.654 ; sync:C1|SQ_Y1[2]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; sync:C1|SQ_X3[1]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.921      ;
; 0.657 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; sync:C1|SQ_Y1[10] ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; sync:C1|SQ_Y2[10] ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; sync:C1|SQ_X1[10] ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.929      ;
; 0.663 ; sync:C1|SQ_X3[10] ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.930      ;
; 0.666 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.933      ;
; 0.670 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.937      ;
; 0.675 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.942      ;
; 0.675 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.942      ;
; 0.676 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.943      ;
; 0.679 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.946      ;
; 0.680 ; sync:C1|SQ_Y2[1]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.947      ;
; 0.680 ; sync:C1|SQ_X2[3]  ; sync:C1|SQ_X2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.947      ;
; 0.682 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.949      ;
; 0.682 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.949      ;
; 0.682 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.950      ;
; 0.684 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.951      ;
; 0.686 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.953      ;
; 0.690 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.957      ;
; 0.692 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.959      ;
; 0.696 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.963      ;
; 0.697 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.964      ;
; 0.705 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.972      ;
; 0.803 ; sync:C1|SQ_X2[1]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.070      ;
; 0.804 ; sync:C1|SQ_Y1[1]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.071      ;
; 0.808 ; sync:C1|SQ_Y2[3]  ; sync:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.075      ;
; 0.810 ; sync:C1|SQ_X1[5]  ; sync:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.077      ;
; 0.819 ; sync:C1|SQ_Y1[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.086      ;
; 0.819 ; sync:C1|SQ_X1[2]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.086      ;
; 0.820 ; sync:C1|SQ_Y1[7]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.087      ;
; 0.827 ; sync:C1|HPOS[1]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.094      ;
; 0.834 ; sync:C1|VPOS[8]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.101      ;
; 0.841 ; sync:C1|SQ_Y3[1]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.108      ;
; 0.845 ; sync:C1|HPOS[6]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.112      ;
; 0.853 ; sync:C1|HPOS[9]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.120      ;
; 0.853 ; sync:C1|VPOS[9]   ; sync:C1|VPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.120      ;
; 0.855 ; sync:C1|HPOS[10]  ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.122      ;
; 0.855 ; sync:C1|VPOS[10]  ; sync:C1|VPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.122      ;
; 0.859 ; sync:C1|VPOS[2]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.126      ;
; 0.969 ; sync:C1|VPOS[10]  ; sync:C1|vSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.084      ; 1.239      ;
; 0.975 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.247      ;
; 0.983 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.260      ;
; 0.994 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.261      ;
; 0.996 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.263      ;
; 0.999 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.266      ;
; 1.004 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.271      ;
; 1.005 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.272      ;
; 1.009 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.276      ;
; 1.010 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.277      ;
; 1.011 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.278      ;
; 1.014 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.281      ;
; 1.016 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.283      ;
; 1.019 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.286      ;
; 1.023 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.290      ;
; 1.024 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.291      ;
; 1.028 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.295      ;
; 1.051 ; sync:C1|HPOS[6]   ; sync:C1|HSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.078      ; 1.315      ;
; 1.095 ; sync:C1|HPOS[5]   ; sync:C1|HPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.362      ;
; 1.101 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.368      ;
; 1.104 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.371      ;
; 1.106 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.373      ;
; 1.109 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.376      ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; 4.339 ; 4.559        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[0]  ;
; 4.339 ; 4.559        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[10] ;
; 4.339 ; 4.559        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[1]  ;
; 4.339 ; 4.559        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[6]  ;
; 4.339 ; 4.559        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[8]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|B[0]      ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|G[0]      ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[0]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[10]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[1]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[2]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[3]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[4]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[5]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[6]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[7]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[8]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[9]   ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HSYNC     ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|R[0]      ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[0]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[10] ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[1]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[2]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[4]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[5]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[6]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[7]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[8]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[9]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[0]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[10] ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[1]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[2]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[4]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[5]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[6]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[7]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[8]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[9]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[0]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[10] ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[1]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[2]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[4]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[5]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[6]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[7]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[8]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[9]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[0]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[10] ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[1]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[2]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[4]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[5]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[6]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[7]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[8]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[9]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[0]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[10] ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[1]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[9]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[2]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[3]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[4]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[5]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[7]  ;
; 4.340 ; 4.560        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[9]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[2]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[4]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[5]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[6]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[7]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[8]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[0]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[10]  ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[1]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[2]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[3]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[4]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[5]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[6]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[7]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[8]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[9]   ;
; 4.341 ; 4.561        ; 0.220          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|vSYNC     ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|B[0]      ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|G[0]      ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|R[0]      ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[2]  ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[4]  ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[5]  ;
; 4.510 ; 4.698        ; 0.188          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[6]  ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.894  ; 9.894        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 9.912  ; 9.912        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.087 ; 10.087       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.106 ; 10.106       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; 9.105 ; 9.612 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; 8.018 ; 8.503 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; 9.105 ; 9.612 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; 7.965 ; 8.471 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; 8.521 ; 9.101 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; 9.066 ; 9.449 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; 7.346 ; 7.786 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; 7.865 ; 8.226 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; 9.066 ; 9.449 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; -4.633 ; -5.083 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; -6.534 ; -6.962 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; -4.633 ; -5.083 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; -5.990 ; -6.395 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; -4.709 ; -5.165 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; -5.149 ; -5.613 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; -5.842 ; -6.293 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; -5.379 ; -5.856 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; -5.149 ; -5.613 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 2.980 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 2.894 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 8.143 ; 8.201 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 7.931 ; 7.907 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 7.941 ; 7.917 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 8.143 ; 8.201 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 7.925 ; 7.889 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 8.893 ; 8.926 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 8.880 ; 8.913 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 8.195 ; 8.200 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 8.893 ; 8.926 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 8.185 ; 8.190 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 7.459 ; 7.338 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 7.613 ; 7.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 7.323 ; 7.248 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 7.337 ; 7.262 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 7.613 ; 7.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 7.323 ; 7.248 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 6.584 ; 6.499 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 2.436 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 2.352 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 7.174 ; 7.138 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 7.181 ; 7.156 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 7.191 ; 7.166 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 7.383 ; 7.437 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 7.174 ; 7.138 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 7.422 ; 7.425 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 8.090 ; 8.120 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 7.432 ; 7.435 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 8.102 ; 8.132 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 7.422 ; 7.425 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 6.724 ; 6.606 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 6.595 ; 6.521 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 6.595 ; 6.521 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 6.608 ; 6.535 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 6.875 ; 6.792 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 6.595 ; 6.521 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 5.886 ; 5.802 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 156.47 MHz ; 156.47 MHz      ; C|altpll_0|sd1|pll7|clk[1] ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 2.868 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 0.418 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 4.339 ; 0.000         ;
; CLOCK_50                   ; 9.887 ; 0.000         ;
+----------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                        ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.868 ; sync:C1|SQ_X1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.315      ;
; 2.869 ; sync:C1|SQ_X1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.314      ;
; 2.879 ; sync:C1|SQ_X1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.304      ;
; 3.026 ; sync:C1|SQ_X1[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.157      ;
; 3.027 ; sync:C1|SQ_X1[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.156      ;
; 3.037 ; sync:C1|SQ_X1[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.146      ;
; 3.052 ; sync:C1|SQ_X1[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 6.129      ;
; 3.053 ; sync:C1|SQ_X1[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 6.128      ;
; 3.063 ; sync:C1|SQ_X1[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 6.118      ;
; 3.136 ; sync:C1|SQ_X1[7] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.047      ;
; 3.137 ; sync:C1|SQ_X1[7] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.046      ;
; 3.147 ; sync:C1|SQ_X1[7] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 6.036      ;
; 3.234 ; sync:C1|SQ_Y2[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.960      ;
; 3.237 ; sync:C1|SQ_Y2[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.957      ;
; 3.255 ; sync:C1|SQ_Y2[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.939      ;
; 3.310 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.882      ;
; 3.310 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.882      ;
; 3.310 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.882      ;
; 3.310 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.882      ;
; 3.344 ; sync:C1|SQ_X2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.059     ; 5.855      ;
; 3.347 ; sync:C1|SQ_X2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.059     ; 5.852      ;
; 3.349 ; sync:C1|SQ_Y3[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 5.833      ;
; 3.349 ; sync:C1|SQ_Y3[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 5.833      ;
; 3.349 ; sync:C1|SQ_Y3[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.076     ; 5.833      ;
; 3.362 ; sync:C1|SQ_X2[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.059     ; 5.837      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.383 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.806      ;
; 3.384 ; sync:C1|SQ_X2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.058     ; 5.816      ;
; 3.387 ; sync:C1|SQ_X2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.058     ; 5.813      ;
; 3.389 ; sync:C1|SQ_Y1[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.796      ;
; 3.391 ; sync:C1|SQ_Y1[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.794      ;
; 3.402 ; sync:C1|SQ_X2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.058     ; 5.798      ;
; 3.409 ; sync:C1|SQ_X1[8] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 5.774      ;
; 3.411 ; sync:C1|SQ_X1[8] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 5.772      ;
; 3.425 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.761      ;
; 3.425 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.761      ;
; 3.425 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.761      ;
; 3.425 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.761      ;
; 3.433 ; sync:C1|SQ_X1[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.748      ;
; 3.434 ; sync:C1|SQ_X1[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.747      ;
; 3.434 ; sync:C1|SQ_Y1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.751      ;
; 3.435 ; sync:C1|SQ_Y3[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.746      ;
; 3.435 ; sync:C1|SQ_Y3[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.746      ;
; 3.435 ; sync:C1|SQ_Y3[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.746      ;
; 3.436 ; sync:C1|SQ_Y1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.749      ;
; 3.439 ; sync:C1|SQ_X1[8] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.075     ; 5.744      ;
; 3.442 ; sync:C1|SQ_Y1[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.743      ;
; 3.444 ; sync:C1|SQ_X1[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.737      ;
; 3.444 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.748      ;
; 3.444 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.748      ;
; 3.444 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.748      ;
; 3.444 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.748      ;
; 3.448 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.744      ;
; 3.448 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.744      ;
; 3.448 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.744      ;
; 3.448 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.066     ; 5.744      ;
; 3.487 ; sync:C1|SQ_Y1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.073     ; 5.698      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.517 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.672      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.521 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.069     ; 5.668      ;
; 3.532 ; sync:C1|SQ_Y2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.662      ;
; 3.533 ; sync:C1|SQ_Y2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.661      ;
; 3.548 ; sync:C1|SQ_Y3[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.633      ;
; 3.548 ; sync:C1|SQ_Y3[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.633      ;
; 3.548 ; sync:C1|SQ_Y3[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.633      ;
; 3.550 ; sync:C1|SQ_Y2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.064     ; 5.644      ;
; 3.551 ; sync:C1|SQ_Y3[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.630      ;
; 3.551 ; sync:C1|SQ_Y3[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.630      ;
; 3.551 ; sync:C1|SQ_Y3[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.630      ;
; 3.556 ; sync:C1|SQ_X1[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.625      ;
; 3.557 ; sync:C1|SQ_X1[6] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.624      ;
; 3.557 ; sync:C1|SQ_X2[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.059     ; 5.642      ;
; 3.559 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.627      ;
; 3.559 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.627      ;
; 3.559 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.627      ;
; 3.559 ; sync:C1|HPOS[6]  ; sync:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.627      ;
; 3.560 ; sync:C1|SQ_X2[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.059     ; 5.639      ;
; 3.563 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.623      ;
; 3.563 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.623      ;
; 3.563 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.623      ;
; 3.563 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.072     ; 5.623      ;
; 3.567 ; sync:C1|SQ_X1[6] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.077     ; 5.614      ;
; 3.568 ; sync:C1|SQ_Y2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.063     ; 5.627      ;
; 3.571 ; sync:C1|SQ_Y2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.063     ; 5.624      ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                          ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.418 ; sync:C1|SQ_Y3[10] ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.661      ;
; 0.562 ; sync:C1|SQ_X2[10] ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.805      ;
; 0.599 ; sync:C1|SQ_Y1[2]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; sync:C1|SQ_X3[1]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; sync:C1|SQ_Y1[10] ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; sync:C1|SQ_Y2[10] ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; sync:C1|SQ_X1[10] ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.849      ;
; 0.605 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; sync:C1|SQ_X3[10] ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.853      ;
; 0.612 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.856      ;
; 0.617 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.861      ;
; 0.619 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.862      ;
; 0.619 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.862      ;
; 0.620 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.863      ;
; 0.621 ; sync:C1|SQ_Y2[1]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.864      ;
; 0.621 ; sync:C1|SQ_X2[3]  ; sync:C1|SQ_X2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.864      ;
; 0.623 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.866      ;
; 0.624 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.867      ;
; 0.625 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.868      ;
; 0.625 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.868      ;
; 0.625 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.868      ;
; 0.630 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.874      ;
; 0.630 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 0.874      ;
; 0.635 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.878      ;
; 0.637 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.880      ;
; 0.644 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.887      ;
; 0.747 ; sync:C1|SQ_Y1[1]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.990      ;
; 0.747 ; sync:C1|SQ_X2[1]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.990      ;
; 0.752 ; sync:C1|SQ_Y2[3]  ; sync:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.995      ;
; 0.753 ; sync:C1|SQ_X1[5]  ; sync:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.996      ;
; 0.760 ; sync:C1|SQ_Y1[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.003      ;
; 0.761 ; sync:C1|SQ_Y1[7]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.004      ;
; 0.761 ; sync:C1|SQ_X1[2]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.004      ;
; 0.768 ; sync:C1|HPOS[1]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.011      ;
; 0.772 ; sync:C1|VPOS[8]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.016      ;
; 0.780 ; sync:C1|SQ_Y3[1]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.023      ;
; 0.781 ; sync:C1|HPOS[6]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.024      ;
; 0.787 ; sync:C1|VPOS[9]   ; sync:C1|VPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.031      ;
; 0.789 ; sync:C1|HPOS[9]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.032      ;
; 0.789 ; sync:C1|VPOS[10]  ; sync:C1|VPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.033      ;
; 0.790 ; sync:C1|HPOS[10]  ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.033      ;
; 0.790 ; sync:C1|VPOS[2]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.034      ;
; 0.887 ; sync:C1|VPOS[10]  ; sync:C1|vSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.076      ; 1.134      ;
; 0.888 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.136      ;
; 0.896 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.140      ;
; 0.897 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.142      ;
; 0.899 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.142      ;
; 0.899 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.143      ;
; 0.902 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.148      ;
; 0.906 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.149      ;
; 0.907 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.150      ;
; 0.908 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.152      ;
; 0.911 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.154      ;
; 0.911 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.154      ;
; 0.912 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.155      ;
; 0.917 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.160      ;
; 0.918 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.162      ;
; 0.922 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.165      ;
; 0.923 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.166      ;
; 0.929 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.173      ;
; 0.934 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.177      ;
; 0.967 ; sync:C1|HPOS[6]   ; sync:C1|HSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.069      ; 1.207      ;
; 0.990 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.234      ;
; 0.995 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.239      ;
; 0.997 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; sync:C1|SQ_Y1[2]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.242      ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'                                                 ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[0]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[10] ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[1]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[2]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[3]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[4]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[5]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[6]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[7]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[8]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[9]  ;
; 4.339 ; 4.557        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|vSYNC     ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|B[0]      ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|G[0]      ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|R[0]      ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[0]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[10] ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[1]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[2]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[3]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[4]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[5]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[6]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[7]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[8]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[9]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[2]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[3]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[4]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[5]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[7]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[9]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[0]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[10] ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[1]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[2]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[3]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[4]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[5]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[6]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[7]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[8]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[9]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[0]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[10] ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[1]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[2]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[3]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[4]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[5]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[6]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[7]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[8]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[9]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[0]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[10] ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[1]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[2]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[3]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[4]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[5]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[6]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[7]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[8]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[9]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[0]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[10]  ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[1]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[2]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[3]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[4]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[5]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[6]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[7]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[8]   ;
; 4.340 ; 4.558        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[9]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[0]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[10]  ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[1]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[2]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[3]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[4]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[5]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[6]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[7]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[8]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[9]   ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HSYNC     ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[0]  ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[10] ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[1]  ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[6]  ;
; 4.341 ; 4.559        ; 0.218          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[8]  ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[0]   ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[10]  ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[1]   ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[2]   ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[3]   ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[4]   ;
; 4.511 ; 4.697        ; 0.186          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[5]   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.084 ; 10.084       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; 8.115 ; 8.519 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; 7.104 ; 7.541 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; 8.115 ; 8.519 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; 7.058 ; 7.502 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; 7.574 ; 8.067 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; 8.160 ; 8.289 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; 6.579 ; 6.791 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; 7.047 ; 7.187 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; 8.160 ; 8.289 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; -4.078 ; -4.354 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; -5.787 ; -6.118 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; -4.078 ; -4.354 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; -5.307 ; -5.568 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; -4.148 ; -4.431 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; -4.546 ; -4.839 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; -5.175 ; -5.463 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; -4.758 ; -5.062 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; -4.546 ; -4.839 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 2.738 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 2.662 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 7.560 ; 7.441 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 7.372 ; 7.180 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 7.382 ; 7.190 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 7.560 ; 7.441 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 7.358 ; 7.162 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 8.275 ; 8.091 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 8.264 ; 8.079 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 7.623 ; 7.439 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 8.275 ; 8.091 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 7.613 ; 7.429 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 6.949 ; 6.659 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 7.086 ; 6.827 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 6.810 ; 6.572 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 6.824 ; 6.586 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 7.086 ; 6.827 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 6.810 ; 6.572 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 6.100 ; 5.924 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 2.238 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 2.164 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 6.666 ; 6.476 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 6.679 ; 6.494 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 6.689 ; 6.504 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 6.858 ; 6.743 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 6.666 ; 6.476 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 6.908 ; 6.730 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 7.533 ; 7.355 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 6.918 ; 6.740 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 7.545 ; 7.367 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 6.908 ; 6.730 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 6.270 ; 5.991 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 6.138 ; 5.909 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 6.138 ; 5.909 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 6.151 ; 5.922 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 6.404 ; 6.154 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 6.138 ; 5.909 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 5.457 ; 5.287 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 5.871 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 0.210 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[1] ; 4.409 ; 0.000         ;
; CLOCK_50                   ; 9.574 ; 0.000         ;
+----------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                        ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 5.871 ; sync:C1|SQ_X1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.330      ;
; 5.871 ; sync:C1|SQ_X1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.330      ;
; 5.883 ; sync:C1|SQ_X1[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.317      ;
; 5.883 ; sync:C1|SQ_X1[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.317      ;
; 5.888 ; sync:C1|SQ_X1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.313      ;
; 5.900 ; sync:C1|SQ_X1[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.300      ;
; 5.953 ; sync:C1|SQ_X1[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.248      ;
; 5.953 ; sync:C1|SQ_X1[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.248      ;
; 5.962 ; sync:C1|SQ_X2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.251      ;
; 5.963 ; sync:C1|SQ_X2[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.250      ;
; 5.970 ; sync:C1|SQ_X1[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.231      ;
; 5.978 ; sync:C1|SQ_Y2[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.230      ;
; 5.979 ; sync:C1|SQ_Y2[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.229      ;
; 5.992 ; sync:C1|SQ_X2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.221      ;
; 6.001 ; sync:C1|SQ_X1[8] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.200      ;
; 6.001 ; sync:C1|SQ_X1[8] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.200      ;
; 6.003 ; sync:C1|SQ_X2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.032     ; 3.211      ;
; 6.004 ; sync:C1|SQ_X2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.032     ; 3.210      ;
; 6.008 ; sync:C1|SQ_Y2[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.200      ;
; 6.014 ; sync:C1|SQ_X1[7] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.187      ;
; 6.014 ; sync:C1|SQ_X1[7] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.187      ;
; 6.018 ; sync:C1|SQ_X1[8] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.183      ;
; 6.031 ; sync:C1|SQ_X1[7] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.170      ;
; 6.033 ; sync:C1|SQ_X2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.032     ; 3.181      ;
; 6.046 ; sync:C1|SQ_Y3[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.153      ;
; 6.047 ; sync:C1|SQ_Y3[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.152      ;
; 6.048 ; sync:C1|SQ_Y3[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.151      ;
; 6.049 ; sync:C1|SQ_Y3[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.150      ;
; 6.050 ; sync:C1|SQ_Y3[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.149      ;
; 6.051 ; sync:C1|SQ_Y3[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.148      ;
; 6.071 ; sync:C1|SQ_Y2[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.137      ;
; 6.072 ; sync:C1|SQ_Y2[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.136      ;
; 6.081 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.130      ;
; 6.081 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.130      ;
; 6.081 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.130      ;
; 6.081 ; sync:C1|HPOS[5]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.130      ;
; 6.096 ; sync:C1|SQ_Y2[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.113      ;
; 6.097 ; sync:C1|SQ_Y2[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.112      ;
; 6.101 ; sync:C1|SQ_Y1[1] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.100      ;
; 6.101 ; sync:C1|SQ_Y1[1] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.100      ;
; 6.101 ; sync:C1|SQ_Y2[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.038     ; 3.107      ;
; 6.107 ; sync:C1|SQ_X2[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.106      ;
; 6.108 ; sync:C1|SQ_X2[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.105      ;
; 6.117 ; sync:C1|SQ_Y3[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.082      ;
; 6.118 ; sync:C1|SQ_Y1[1] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.083      ;
; 6.118 ; sync:C1|SQ_Y3[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.081      ;
; 6.118 ; sync:C1|SQ_Y1[2] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.083      ;
; 6.118 ; sync:C1|SQ_Y1[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.083      ;
; 6.119 ; sync:C1|SQ_X1[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.081      ;
; 6.119 ; sync:C1|SQ_X1[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.081      ;
; 6.119 ; sync:C1|SQ_Y3[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.080      ;
; 6.121 ; sync:C1|SQ_X2[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.092      ;
; 6.122 ; sync:C1|SQ_X2[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.091      ;
; 6.126 ; sync:C1|SQ_Y2[2] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.083      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.130 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.080      ;
; 6.134 ; sync:C1|SQ_Y1[5] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.067      ;
; 6.134 ; sync:C1|SQ_Y1[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.067      ;
; 6.135 ; sync:C1|SQ_Y1[2] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.066      ;
; 6.136 ; sync:C1|SQ_X1[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.064      ;
; 6.136 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.075      ;
; 6.136 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.075      ;
; 6.136 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.075      ;
; 6.136 ; sync:C1|HPOS[7]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.075      ;
; 6.137 ; sync:C1|SQ_X2[5] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.076      ;
; 6.143 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.068      ;
; 6.143 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.068      ;
; 6.143 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.068      ;
; 6.143 ; sync:C1|HPOS[6]  ; sync:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.035     ; 3.068      ;
; 6.144 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.040     ; 3.062      ;
; 6.144 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.040     ; 3.062      ;
; 6.144 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.040     ; 3.062      ;
; 6.144 ; sync:C1|HPOS[5]  ; sync:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.040     ; 3.062      ;
; 6.151 ; sync:C1|SQ_X2[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.062      ;
; 6.151 ; sync:C1|SQ_Y1[5] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.045     ; 3.050      ;
; 6.152 ; sync:C1|SQ_Y2[4] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.057      ;
; 6.153 ; sync:C1|SQ_Y2[4] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.056      ;
; 6.166 ; sync:C1|SQ_Y3[3] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.033      ;
; 6.167 ; sync:C1|SQ_Y3[3] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.032      ;
; 6.168 ; sync:C1|SQ_Y3[3] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.031      ;
; 6.174 ; sync:C1|SQ_X2[7] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.039      ;
; 6.175 ; sync:C1|SQ_X2[7] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.038      ;
; 6.182 ; sync:C1|SQ_Y2[4] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.037     ; 3.027      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.185 ; sync:C1|HPOS[7]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.036     ; 3.025      ;
; 6.188 ; sync:C1|SQ_X1[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.012      ;
; 6.188 ; sync:C1|SQ_X1[6] ; sync:C1|B[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.046     ; 3.012      ;
; 6.189 ; sync:C1|SQ_X2[6] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.024      ;
; 6.190 ; sync:C1|SQ_X2[6] ; sync:C1|G[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.033     ; 3.023      ;
; 6.191 ; sync:C1|SQ_Y3[6] ; sync:C1|R[0]      ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 9.259        ; -0.047     ; 3.008      ;
+-------+------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[1]'                                                                                          ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.210 ; sync:C1|SQ_Y3[10] ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.336      ;
; 0.270 ; sync:C1|SQ_X2[10] ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.395      ;
; 0.298 ; sync:C1|SQ_Y1[2]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; sync:C1|SQ_X3[1]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sync:C1|SQ_Y1[10] ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sync:C1|SQ_X1[10] ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; sync:C1|SQ_Y2[10] ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[6]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[9]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; sync:C1|SQ_X3[10] ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.429      ;
; 0.305 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.435      ;
; 0.309 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.434      ;
; 0.310 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.435      ;
; 0.311 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; sync:C1|SQ_X2[3]  ; sync:C1|SQ_X2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; sync:C1|SQ_Y2[1]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.439      ;
; 0.316 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.441      ;
; 0.316 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[0]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.442      ;
; 0.317 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.443      ;
; 0.320 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.446      ;
; 0.323 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.448      ;
; 0.323 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[0]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.449      ;
; 0.360 ; sync:C1|SQ_Y1[1]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.486      ;
; 0.360 ; sync:C1|SQ_X2[1]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.485      ;
; 0.364 ; sync:C1|SQ_X1[5]  ; sync:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.490      ;
; 0.364 ; sync:C1|SQ_Y2[3]  ; sync:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.489      ;
; 0.366 ; sync:C1|SQ_Y1[5]  ; sync:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.492      ;
; 0.366 ; sync:C1|SQ_Y1[7]  ; sync:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.492      ;
; 0.367 ; sync:C1|SQ_X1[2]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.493      ;
; 0.372 ; sync:C1|HPOS[1]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.497      ;
; 0.375 ; sync:C1|VPOS[8]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.501      ;
; 0.377 ; sync:C1|SQ_Y3[1]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.503      ;
; 0.383 ; sync:C1|HPOS[6]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.508      ;
; 0.384 ; sync:C1|VPOS[10]  ; sync:C1|VPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.510      ;
; 0.385 ; sync:C1|HPOS[10]  ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.510      ;
; 0.387 ; sync:C1|HPOS[9]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.512      ;
; 0.387 ; sync:C1|VPOS[9]   ; sync:C1|VPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.513      ;
; 0.389 ; sync:C1|VPOS[2]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.515      ;
; 0.439 ; sync:C1|VPOS[10]  ; sync:C1|vSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.045      ; 0.568      ;
; 0.449 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; sync:C1|SQ_X2[9]  ; sync:C1|SQ_X2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; sync:C1|SQ_Y2[9]  ; sync:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.578      ;
; 0.454 ; sync:C1|VPOS[7]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.580      ;
; 0.457 ; sync:C1|VPOS[1]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; sync:C1|SQ_X3[0]  ; sync:C1|SQ_X3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; sync:C1|VPOS[5]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; sync:C1|SQ_X2[0]  ; sync:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; sync:C1|SQ_Y2[0]  ; sync:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[3]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; sync:C1|SQ_X1[1]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; sync:C1|SQ_Y1[8]  ; sync:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; sync:C1|VPOS[4]   ; sync:C1|VPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; sync:C1|SQ_X1[0]  ; sync:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; sync:C1|SQ_X1[8]  ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; sync:C1|SQ_X3[6]  ; sync:C1|SQ_X3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; sync:C1|SQ_X3[8]  ; sync:C1|SQ_X3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; sync:C1|SQ_Y3[6]  ; sync:C1|SQ_Y3[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; sync:C1|HPOS[0]   ; sync:C1|HPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[1]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; sync:C1|HPOS[2]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.588      ;
; 0.465 ; sync:C1|HPOS[3]   ; sync:C1|HPOS[4]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; sync:C1|VPOS[0]   ; sync:C1|VPOS[2]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.592      ;
; 0.469 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; sync:C1|SQ_Y3[0]  ; sync:C1|SQ_Y3[1]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.596      ;
; 0.472 ; sync:C1|SQ_Y1[0]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[9]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; sync:C1|HPOS[6]   ; sync:C1|HSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.040      ; 0.597      ;
; 0.474 ; sync:C1|SQ_Y3[8]  ; sync:C1|SQ_Y3[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.601      ;
; 0.475 ; sync:C1|HPOS[8]   ; sync:C1|HPOS[10]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.600      ;
; 0.478 ; sync:C1|VPOS[6]   ; sync:C1|VPOS[8]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.604      ;
; 0.481 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.606      ;
; 0.484 ; sync:C1|HPOS[4]   ; sync:C1|HPOS[6]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.609      ;
; 0.495 ; sync:C1|HPOS[5]   ; sync:C1|HPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.620      ;
; 0.509 ; sync:C1|SQ_Y1[1]  ; sync:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.635      ;
; 0.514 ; sync:C1|HPOS[7]   ; sync:C1|HPOS[7]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; sync:C1|HPOS[7]   ; sync:C1|HSYNC     ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; sync:C1|SQ_Y1[7]  ; sync:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; sync:C1|VPOS[3]   ; sync:C1|VPOS[5]   ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; sync:C1|SQ_X1[7]  ; sync:C1|SQ_X1[10] ; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.042      ; 0.641      ;
+-------+-------------------+-------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[1]'                                                 ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[0]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[10] ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[1]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[2]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[5]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[7]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[8]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[0]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[10] ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[1]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[3]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[9]  ;
; 4.409 ; 4.625        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|vSYNC     ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|B[0]      ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|G[0]      ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|R[0]      ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[0]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[10] ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[1]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[2]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[3]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[4]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[5]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[6]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[7]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[8]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X1[9]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[3]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[4]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[6]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y1[9]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[2]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[4]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[5]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[6]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[7]  ;
; 4.410 ; 4.626        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y2[8]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[0]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[10]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[1]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[2]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[3]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[4]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[5]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[6]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[7]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[8]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HPOS[9]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|HSYNC     ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[0]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[10] ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[1]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[2]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[3]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[4]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[5]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[6]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[7]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[8]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X2[9]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[2]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[3]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[4]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[5]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[7]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[9]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[0]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[10]  ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[1]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[2]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[3]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[4]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[5]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[6]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[7]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[8]   ;
; 4.411 ; 4.627        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|VPOS[9]   ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[0]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[10] ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[1]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[6]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_X3[8]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[0]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[10] ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[1]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[2]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[3]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[4]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[5]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[6]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[7]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[8]  ;
; 4.412 ; 4.628        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[9]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[2]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[3]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[4]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[5]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[7]  ;
; 4.444 ; 4.628        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|SQ_Y3[9]  ;
; 4.445 ; 4.629        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[1] ; Rise       ; sync:C1|B[0]      ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|clk[1]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; 4.653 ; 5.286 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; 4.151 ; 4.690 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; 4.653 ; 5.286 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; 4.107 ; 4.672 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; 4.393 ; 5.019 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; 4.582 ; 5.454 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; 3.766 ; 4.534 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; 3.998 ; 4.777 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; 4.582 ; 5.454 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; -2.410 ; -3.100 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; -3.349 ; -3.929 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; -2.410 ; -3.100 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; -3.041 ; -3.670 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; -2.447 ; -3.140 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; -2.699 ; -3.418 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; -3.047 ; -3.738 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; -2.811 ; -3.507 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; -2.699 ; -3.418 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 1.597 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.629 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 4.152 ; 4.498 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 4.030 ; 4.345 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 4.040 ; 4.355 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 4.152 ; 4.498 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 4.024 ; 4.329 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 4.539 ; 4.934 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 4.528 ; 4.923 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 4.171 ; 4.513 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 4.539 ; 4.934 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 4.161 ; 4.503 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 3.764 ; 4.015 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 3.842 ; 4.119 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 3.695 ; 3.950 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 3.708 ; 3.962 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 3.842 ; 4.119 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 3.695 ; 3.950 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 3.373 ; 3.579 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 1.311 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.341 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 3.635 ; 3.928 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 3.641 ; 3.943 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 3.651 ; 3.953 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 3.757 ; 4.090 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 3.635 ; 3.928 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 3.765 ; 4.093 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 4.118 ; 4.497 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 3.775 ; 4.103 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 4.129 ; 4.508 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 3.765 ; 4.093 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 3.383 ; 3.625 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 3.331 ; 3.575 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 3.460 ; 3.726 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 3.010 ; 3.208 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-----------------------------+-------+-------+----------+---------+---------------------+
; Clock                       ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack            ; 2.276 ; 0.210 ; N/A      ; N/A     ; 4.339               ;
;  CLOCK_50                   ; N/A   ; N/A   ; N/A      ; N/A     ; 9.574               ;
;  C|altpll_0|sd1|pll7|clk[1] ; 2.276 ; 0.210 ; N/A      ; N/A     ; 4.339               ;
; Design-wide TNS             ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                   ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  C|altpll_0|sd1|pll7|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; 9.105 ; 9.612 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; 8.018 ; 8.503 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; 9.105 ; 9.612 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; 7.965 ; 8.471 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; 8.521 ; 9.101 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; 9.066 ; 9.449 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; 7.346 ; 7.786 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; 7.865 ; 8.226 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; 9.066 ; 9.449 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_50   ; -2.410 ; -3.100 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[0]   ; CLOCK_50   ; -3.349 ; -3.929 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[1]   ; CLOCK_50   ; -2.410 ; -3.100 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[2]   ; CLOCK_50   ; -3.041 ; -3.670 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  KEY[3]   ; CLOCK_50   ; -2.447 ; -3.140 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; SW[*]     ; CLOCK_50   ; -2.699 ; -3.418 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[0]    ; CLOCK_50   ; -3.047 ; -3.738 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[1]    ; CLOCK_50   ; -2.811 ; -3.507 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  SW[2]    ; CLOCK_50   ; -2.699 ; -3.418 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 2.980 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 2.894 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 8.143 ; 8.201 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 7.931 ; 7.907 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 7.941 ; 7.917 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 8.143 ; 8.201 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 7.925 ; 7.889 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 8.893 ; 8.926 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 8.880 ; 8.913 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 8.195 ; 8.200 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 8.893 ; 8.926 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 8.185 ; 8.190 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 7.459 ; 7.338 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 7.613 ; 7.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 7.323 ; 7.248 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 7.337 ; 7.262 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 7.613 ; 7.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 7.323 ; 7.248 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 6.584 ; 6.499 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+------------+-------+-------+------------+----------------------------+
; VGA_CLK   ; CLOCK_50   ; 1.311 ;       ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.341 ; Fall       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 3.635 ; 3.928 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[0] ; CLOCK_50   ; 3.641 ; 3.943 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[1] ; CLOCK_50   ; 3.651 ; 3.953 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[2] ; CLOCK_50   ; 3.757 ; 4.090 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_B[3] ; CLOCK_50   ; 3.635 ; 3.928 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_G[*]  ; CLOCK_50   ; 3.765 ; 4.093 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[0] ; CLOCK_50   ; 4.118 ; 4.497 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[1] ; CLOCK_50   ; 3.775 ; 4.103 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[2] ; CLOCK_50   ; 4.129 ; 4.508 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_G[3] ; CLOCK_50   ; 3.765 ; 4.093 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_HS    ; CLOCK_50   ; 3.383 ; 3.625 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_R[*]  ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[0] ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[1] ; CLOCK_50   ; 3.331 ; 3.575 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[2] ; CLOCK_50   ; 3.460 ; 3.726 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
;  VGA_R[3] ; CLOCK_50   ; 3.318 ; 3.562 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
; VGA_VS    ; CLOCK_50   ; 3.010 ; 3.208 ; Rise       ; C|altpll_0|sd1|pll7|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_24[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_24[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 5798     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll7|clk[1] ; C|altpll_0|sd1|pll7|clk[1] ; 5798     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 204   ; 204  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Jun 13 21:03:17 2022
Info: Command: quartus_sta VGA_TEST -c VGA_TEST
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_TEST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {C|altpll_0|sd1|pll7|inclk[0]} -divide_by 25 -multiply_by 54 -duty_cycle 50.00 -name {C|altpll_0|sd1|pll7|clk[0]} {C|altpll_0|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {C|altpll_0|sd1|pll7|inclk[0]} -divide_by 25 -multiply_by 54 -duty_cycle 50.00 -name {C|altpll_0|sd1|pll7|clk[1]} {C|altpll_0|sd1|pll7|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.276         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case hold slack is 0.463
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.463         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.339         0.000 C|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     9.891         0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.868         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case hold slack is 0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.418         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.339         0.000 C|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     9.887         0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.871
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.871         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case hold slack is 0.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.210         0.000 C|altpll_0|sd1|pll7|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.409         0.000 C|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     9.574         0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 414 megabytes
    Info: Processing ended: Mon Jun 13 21:03:20 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


