<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:32.2632</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.01.31</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0012373</applicationNumber><claimCount>9</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.02.18</openDate><openNumber>10-2025-0024011</openNumber><originalApplicationDate>2023.10.17</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0138683</originalApplicationNumber><originalExaminationRequestDate>2025.01.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230138683</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은, 제조 공정을 삭감하여, 저비용으로 생산성이 좋은 액정 표시 장치를 제공하고, 또한 소비 전력이 적고, 신뢰성의 높은 액정 표시 장치를 제공한다. 섬 형상 반도체층을 형성하기 위한 공정을 생략하고, 게이트 전극을 형성하는 공정(동일층으로 형성되는 배선을 포함), 소스 전극 및 드레인 전극을 형성하는 공정(동일층으로 형성되는 배선을 포함), 컨택트 홀을 형성하는(컨택트 홀 이외의 절연층 등의 제거를 포함) 공정, 화소 전극(동일층으로 형성되는 배선을 포함)을 형성하는 공정의 4개의 포토리소그래피 공정으로 액정 표시 장치를 제조한다. 포토리소그래피 공정을 삭감함으로써, 저비용으로 생산성이 좋은 액정 표시 장치를 제공할 수 있다. 배선의 형상 및 전위를 고안함으로써, 기생 채널의 형성을 방지한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 용량 소자; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 용량 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은, 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역과, 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층 및 상기 제5 도전층과 중첩하는 제2 영역을 포함하고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제5 도전층에 전기적으로 접속되고,상기 제5 도전층은 상기 표시 소자의 화소 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 용량 소자; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 용량 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제2 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층, 및 상기 제5 도전층과 중첩하는 제3 영역을 포함하고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제1 영역 및 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제2 영역을 포함하고,상기 제4 도전층은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 상기 제5 도전층에 전기적으로 접속되고,상기 제5 도전층은 상기 표시 소자의 화소 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 상기 제2 도전층과 상기 제4 도전층 사이에 개재(介在)되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 용량 소자; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 용량 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제2 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층, 및 상기 제5 도전층과 중첩하는 제3 영역을 포함하고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제1 영역 및 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제2 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제5 도전층에 전기적으로 접속되고,상기 제5 도전층은 상기 표시 소자의 화소 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 용량 소자; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 용량 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제2 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층, 및 상기 제5 도전층과 중첩하는 제3 영역을 포함하고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제1 영역 및 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제2 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제5 도전층에 전기적으로 접속되고,상기 제5 도전층은 상기 표시 소자의 화소 전극으로서 기능하는 영역을 포함하고,상기 제3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제3 도전층과 동일한 재료로 형성된 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 용량 소자; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 용량 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제2 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층, 및 상기 제5 도전층과 중첩하는 제3 영역, 및 상기 제1 도전층과 중첩하지 않는 제4 영역을 포함하고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제1 영역 및 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제2 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제5 도전층에 전기적으로 접속되고,상기 제5 도전층은 상기 표시 소자의 화소 전극으로서 기능하는 영역을 포함하고,상기 제3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제3 도전층과 동일한 재료로 형성된 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제1 도전층은 제1 방향으로 연장되는 영역을 포함하고,상면에서 보았을 때, 상기 제2 도전층은 상기 제1 방향으로 연장되는 제1 영역 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 영역을 포함하고,상면에서 보았을 때, 상기 제3 도전층은 상기 제1 방향으로 연장되는 제1 영역 및 상기 제2 방향으로 연장되는 제2 영역을 포함하고,상면에서 보았을 때, 상기 제3 도전층의 상기 제2 영역은 상기 제2 도전층의 상기 제2 영역과 중첩되고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제3 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제4 도전층은 섬 형상을 갖고 상기 제5 도전층에 전기적으로 접속되고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제3 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층과 중첩하는 제3 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제1 도전층은 제1 방향으로 연장되는 영역을 포함하고,상면에서 보았을 때, 상기 제2 도전층은 상기 제1 방향으로 연장되는 제1 영역 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 영역을 포함하고,상면에서 보았을 때, 상기 제3 도전층은 상기 제1 방향으로 연장되는 제1 영역 및 상기 제2 방향으로 연장되는 제2 영역을 포함하고,상면에서 보았을 때, 상기 제3 도전층의 상기 제2 영역은 상기 제2 도전층의 상기 제2 영역과 중첩되고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 제3 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제4 도전층은 섬 형상을 갖고 상기 제5 도전층에 전기적으로 접속되고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제3 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층과 중첩하는 제3 영역을 포함하고,상기 반도체층은 상기 제1 도전층과 중첩하지 않는 제5 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하고,상기 제1 도전층은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전층은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제3 도전층은 상기 제2 도전층과 중첩되고,상기 제3 도전층은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로 기능하는 영역을 포함하고,상기 제4 도전층은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로 기능하는 영역을 포함하고,상면에서 보았을 때, 상기 제4 도전층은 섬 형상을 갖고 상기 제5 도전층에 전기적으로 접속되고,상기 반도체층은 적어도 인듐을 포함하는 산화물 반도체를 포함하고,상기 반도체층은 상기 제1 트랜지스터의 채널 형성 영역으로서 기능하는 제1 영역, 상기 제3 트랜지스터의 채널 형성 영역으로서 기능하는 제2 영역, 및 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층과 중첩하는 제3 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,화소를 포함하고, 상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 제3 트랜지스터; 및 표시 소자를 포함하고,상기 반도체 장치는, 기판; 상기 기판 위의 제1 절연층; 상기 제1 절연층 위의 제1 도전층 및 제2 도전층; 상기 제1 도전층 및 상기 제2 도전층 위의 제2 절연층; 상기 제2 절연층 위의 반도체층; 상기 반도체층 위의 제3 도전층 및 제4 도전층; 상기 제3 도전층 위의 제3 절연층; 및 상기 제3 절연층 위의 제5 도전층을 더 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOYAMA, Jun</engName><name>고야마 준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990002028</code><country>대한민국</country><engName>LEE, JUNG HEE</engName><name>이중희</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980004828</code><country>대한민국</country><engName>CHANG, Soo Kil</engName><name>장수길</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2010.09.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2010-203356</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0110750-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.26</receiptDate><receiptNumber>9-5-2025-0707487-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1187161-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.11.04</receiptDate><receiptNumber>1-5-2025-0186486-20</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250012373.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9362e78244abb2bb056a754d5ed11a81e5fabe082d96aed56f84ec828b59731a7d99f3d6b428bc2e611b47f65dabe6a9ca44419d9d0aefd21f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb0ea328bd3a499853e4ad1c4239179e5a4beb140523376ff554a62dcc23e2d3459e48e94e98fc5b5918fd4ef3f434c93f4adc21bf97ca3db</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>