
---
title: '芯和半导体发布_3DIC先进封装设计分析全流程_EDA平台'
categories: 
 - 新媒体
 - 观察者网
 - 首页
headimg: 'https://picsum.photos/400/300?random=7488'
author: 观察者网
comments: false
date: Mon, 30 Aug 2021 20:47:07 GMT
thumbnail: 'https://picsum.photos/400/300?random=7488'
---

<div>   
<p>
（观察者网讯）8月30日，观察者网从国产EDA企业芯和半导体获悉，该公司近期发布了“3DIC先进封装设计分析全流程”EDA平台。该平台联合美国EDA企业新思科技，是业界首个用于3DIC多芯片系统设计分析的统一平台，为客户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。
</p>
<p>
芯和半导体方面表示，该公司与新思科技的基因和专长不同。这个平台里，新思主要侧重在于设计，芯和侧重在于分析仿真。3DIC的特点是工程师在设计流程的每个阶段都要考虑芯片封装的协同分析，以及信号电热的分析，所以需要一个深度融合的设计分析流程。传统上，工程师是独立做芯片设计，然后对芯片做独立分析；完了以后转给封装工程师独立做封装设计和分析。因为没有相互配合相互协同，这会引起先进封装流程里非常多的往返迭代，浪费时间。
</p>
<p>
随着芯片制造工艺不断接近物理极限，芯片的布局设计——异构集成的3DIC先进封装（以下简称“3DIC”）已经成为延续摩尔定律的最佳途径之一。3DIC将不同工艺制程、不同性质的芯片以三维堆叠的方式整合在一个封装体内，提供性能、功耗、面积和成本的优势，能够为5G移动、HPC、AI、汽车电子等领先应用提供更高水平的集成、更高性能的计算和更多的内存访问。
</p>
<p>
然而，3DIC作为一个新的领域，之前并没有成熟的设计分析解决方案，使用传统的脱节的点工具和流程对设计收敛会带来巨大的挑战，而对信号、电源完整性分析的需求也随着垂直堆叠的芯片而爆发式增长。
</p>
<p>
芯和半导体此次发布的3DIC先进封装设计分析全流程EDA平台，将芯和2.5D/3DIC先进封装分析方案Metis与新思 3DIC Compiler现有的设计流程无缝结合，突破了传统封装技术的极限，能同时支持芯片间几十万根数据通道的互联。该平台充分发挥了芯和在芯片-Interposer-封装整个系统级别的协同仿真分析能力；同时，它首创了“速度-平衡-精度”三种仿真模式，帮助工程师在3DIC设计的每一个阶段，能根据自己的应用场景选择最佳的模式，以实现仿真速度和精度的权衡，更快地收敛到最佳解决方案。
</p>
<p>
芯和半导体联合创始人、高级副总裁代文亮表示：“在3DIC的多芯片环境中，仅仅对单个芯片进行分析已远远不够，需要上升到整个系统层面一起分析。芯和的Metis与新思的 3DIC Compiler的集成，为工程师提供了全面的协同设计和协同分析自动化功能，在设计的每个阶段都能使用到灵活和强大的电磁建模仿真分析能力，更好地优化其整体系统的信号完整性和电源完整性。通过减少 3DIC 的设计迭代加快收敛速度，使我们的客户能够在封装设计和异构集成架构设计方面不断创新。”
</p>
  
</div>
            