TimeQuest Timing Analyzer report for de0_SPI_master
Mon May 22 17:13:53 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; de0_SPI_master                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; de0_SPI_master.sdc ; OK     ; Mon May 22 17:13:51 2023 ;
+--------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 169.95 MHz ; 169.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 14.116 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.594 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.116 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.824      ;
; 14.166 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.768      ;
; 14.167 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.767      ;
; 14.167 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.767      ;
; 14.167 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.767      ;
; 14.170 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.764      ;
; 14.236 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.704      ;
; 14.253 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.687      ;
; 14.265 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.675      ;
; 14.279 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.661      ;
; 14.315 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.619      ;
; 14.316 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.618      ;
; 14.316 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.618      ;
; 14.316 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.618      ;
; 14.319 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.615      ;
; 14.329 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.605      ;
; 14.330 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.604      ;
; 14.330 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.604      ;
; 14.330 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.604      ;
; 14.333 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.601      ;
; 14.385 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.555      ;
; 14.400 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.540      ;
; 14.402 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.538      ;
; 14.414 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.526      ;
; 14.537 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.403      ;
; 14.569 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.371      ;
; 14.619 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.315      ;
; 14.620 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.314      ;
; 14.620 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.314      ;
; 14.620 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.314      ;
; 14.623 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 5.311      ;
; 14.686 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.254      ;
; 14.690 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.250      ;
; 14.701 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.239      ;
; 14.704 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.055     ; 5.236      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.982 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.955      ;
; 14.991 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.949      ;
; 15.123 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.817      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.134 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.803      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.150 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.787      ;
; 15.173 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.761      ;
; 15.174 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.760      ;
; 15.174 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.760      ;
; 15.174 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.760      ;
; 15.177 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.757      ;
; 15.244 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.696      ;
; 15.258 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.682      ;
; 15.406 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.073     ; 4.516      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.424 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 4.513      ;
; 15.435 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.073     ; 4.487      ;
; 15.545 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.055     ; 4.395      ;
; 15.594 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 4.328      ;
; 15.699 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.073     ; 4.223      ;
; 15.743 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 4.179      ;
; 15.757 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 4.165      ;
; 15.897 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 4.025      ;
; 15.897 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 4.025      ;
; 15.907 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.061     ; 4.027      ;
; 15.935 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.987      ;
; 15.957 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.067     ; 3.971      ;
; 15.958 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.067     ; 3.970      ;
; 15.958 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.067     ; 3.970      ;
; 15.958 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.067     ; 3.970      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.960 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.058     ; 3.977      ;
; 15.961 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.067     ; 3.967      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.391 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.421 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.639      ;
; 0.555 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.563 ; SPI_master:u_SPI_master1|seg_l[3]   ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.615 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.833      ;
; 0.672 ; SPI_master:u_SPI_master1|seg_h[0]   ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.890      ;
; 0.677 ; SPI_master:u_SPI_master1|seg_h[2]   ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.895      ;
; 0.680 ; SPI_master:u_SPI_master1|seg_l[0]   ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.898      ;
; 0.682 ; SPI_master:u_SPI_master1|seg_l[2]   ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.900      ;
; 0.687 ; SPI_master:u_SPI_master1|seg_l[1]   ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.905      ;
; 0.693 ; SPI_master:u_SPI_master1|seg_h[1]   ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.911      ;
; 0.741 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.959      ;
; 0.798 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.016      ;
; 0.807 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.025      ;
; 0.890 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.108      ;
; 0.896 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.114      ;
; 0.978 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.196      ;
; 0.978 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.196      ;
; 0.983 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.201      ;
; 1.000 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.218      ;
; 1.052 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.270      ;
; 1.053 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.271      ;
; 1.070 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.288      ;
; 1.144 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.362      ;
; 1.161 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.379      ;
; 1.195 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.413      ;
; 1.198 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.416      ;
; 1.198 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.416      ;
; 1.199 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.417      ;
; 1.253 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.269 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.487      ;
; 1.323 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.541      ;
; 1.329 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.342 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.560      ;
; 1.350 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.580      ;
; 1.350 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.580      ;
; 1.353 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.583      ;
; 1.354 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.584      ;
; 1.363 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.581      ;
; 1.436 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.654      ;
; 1.517 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.735      ;
; 1.522 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.740      ;
; 1.522 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.740      ;
; 1.522 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.740      ;
; 1.556 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.774      ;
; 1.619 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.843      ;
; 1.660 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.896      ;
; 1.665 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.901      ;
; 1.711 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.923      ;
; 1.712 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.942      ;
; 1.715 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.945      ;
; 1.716 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.928      ;
; 1.716 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.928      ;
; 1.716 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.928      ;
; 1.717 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.929      ;
; 1.737 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.955      ;
; 1.737 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.955      ;
; 1.753 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.971      ;
; 1.758 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.976      ;
; 1.758 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.976      ;
; 1.763 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.993      ;
; 1.807 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.043      ;
; 1.812 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.048      ;
; 1.842 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.078      ;
; 1.855 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.073      ;
; 1.986 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.222      ;
; 1.989 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.225      ;
; 2.012 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.248      ;
; 2.022 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.258      ;
; 2.041 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.271      ;
; 2.047 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.259      ;
; 2.050 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.262      ;
; 2.050 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.262      ;
; 2.050 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.262      ;
; 2.051 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.263      ;
; 2.053 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.067      ; 2.277      ;
; 2.188 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.424      ;
; 2.198 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.428      ;
; 2.199 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.435      ;
; 2.203 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.433      ;
; 2.203 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.433      ;
; 2.203 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.433      ;
; 2.204 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.434      ;
; 2.206 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.442      ;
; 2.211 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.447      ;
; 2.222 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.458      ;
; 2.246 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.067      ; 2.470      ;
; 2.274 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.067      ; 2.498      ;
; 2.324 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.554      ;
; 2.329 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.559      ;
; 2.329 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.559      ;
; 2.329 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.559      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; start_d1                            ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; start_d1|clk                        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_d1                            ;
; 10.005 ; 10.221       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 10.005 ; 10.221       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 10.005 ; 10.221       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 10.005 ; 10.221       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; start_d1|clk                        ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.467 ; 3.116 ; Rise       ; clk             ;
; start     ; clk        ; 2.220 ; 2.622 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -2.068 ; -2.702 ; Rise       ; clk             ;
; start     ; clk        ; -1.212 ; -1.675 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 5.994 ; 6.043 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 6.326 ; 6.285 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 6.158 ; 6.285 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 6.321 ; 6.126 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 6.320 ; 6.174 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 6.326 ; 6.171 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 6.323 ; 6.206 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 6.084 ; 5.953 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 5.839 ; 5.689 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 6.326 ; 6.168 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 5.998 ; 6.168 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 6.326 ; 6.127 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 5.849 ; 5.702 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 6.069 ; 5.908 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 6.036 ; 5.919 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 5.887 ; 5.768 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 5.829 ; 5.689 ; Rise       ; clk             ;
; led          ; clk        ; 6.172 ; 6.069 ; Rise       ; clk             ;
; sclk         ; clk        ; 8.773 ; 8.657 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 5.850 ; 5.902 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 5.287 ; 5.141 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 5.647 ; 5.795 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 5.801 ; 5.713 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 5.816 ; 5.729 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 5.749 ; 5.598 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 5.765 ; 5.613 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 5.498 ; 5.344 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 5.287 ; 5.141 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 5.289 ; 5.148 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 5.509 ; 5.657 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 5.806 ; 5.719 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 5.375 ; 5.294 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 5.515 ; 5.361 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 5.503 ; 5.349 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 5.309 ; 5.166 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 5.289 ; 5.148 ; Rise       ; clk             ;
; led          ; clk        ; 6.037 ; 5.933 ; Rise       ; clk             ;
; sclk         ; clk        ; 7.690 ; 7.528 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.15 MHz ; 188.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.685 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.589 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.685 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.261      ;
; 14.735 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.205      ;
; 14.736 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.204      ;
; 14.736 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.204      ;
; 14.736 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.204      ;
; 14.743 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.197      ;
; 14.771 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.175      ;
; 14.808 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.138      ;
; 14.819 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.127      ;
; 14.859 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.087      ;
; 14.869 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.071      ;
; 14.870 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.070      ;
; 14.870 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.070      ;
; 14.870 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.070      ;
; 14.877 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.063      ;
; 14.905 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.041      ;
; 14.913 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.027      ;
; 14.914 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.026      ;
; 14.914 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.026      ;
; 14.915 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.025      ;
; 14.922 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 5.018      ;
; 14.940 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.006      ;
; 14.942 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.049     ; 5.004      ;
; 14.977 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.969      ;
; 15.034 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.912      ;
; 15.073 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.873      ;
; 15.123 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.817      ;
; 15.124 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.816      ;
; 15.124 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.816      ;
; 15.124 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.816      ;
; 15.131 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.809      ;
; 15.159 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.787      ;
; 15.168 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.778      ;
; 15.196 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.750      ;
; 15.203 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.743      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.415 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.530      ;
; 15.422 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.524      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.549 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.396      ;
; 15.599 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.347      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.315      ;
; 15.649 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.291      ;
; 15.650 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.290      ;
; 15.650 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.290      ;
; 15.650 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.290      ;
; 15.657 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 4.283      ;
; 15.685 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.261      ;
; 15.722 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.049     ; 4.224      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.803 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 4.142      ;
; 15.878 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.065     ; 4.052      ;
; 15.896 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.065     ; 4.034      ;
; 15.948 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.049     ; 3.998      ;
; 16.016 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.914      ;
; 16.142 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.065     ; 3.788      ;
; 16.150 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.780      ;
; 16.187 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.743      ;
; 16.279 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.651      ;
; 16.279 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.651      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.306 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.639      ;
; 16.314 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 20.000       ; -0.065     ; 3.616      ;
; 16.328 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.054     ; 3.613      ;
; 16.382 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.060     ; 3.553      ;
; 16.383 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.060     ; 3.552      ;
; 16.383 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.060     ; 3.552      ;
; 16.384 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.060     ; 3.551      ;
; 16.391 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.060     ; 3.544      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.348 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.375 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.500 ; SPI_master:u_SPI_master1|seg_l[3]   ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.505 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.546 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.744      ;
; 0.619 ; SPI_master:u_SPI_master1|seg_h[2]   ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.619 ; SPI_master:u_SPI_master1|seg_h[0]   ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.621 ; SPI_master:u_SPI_master1|seg_l[0]   ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.820      ;
; 0.623 ; SPI_master:u_SPI_master1|seg_l[2]   ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.822      ;
; 0.628 ; SPI_master:u_SPI_master1|seg_l[1]   ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.827      ;
; 0.633 ; SPI_master:u_SPI_master1|seg_h[1]   ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.832      ;
; 0.661 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.860      ;
; 0.720 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.919      ;
; 0.723 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.922      ;
; 0.792 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.990      ;
; 0.798 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.996      ;
; 0.874 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.073      ;
; 0.877 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.076      ;
; 0.882 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.897 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.096      ;
; 0.945 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.144      ;
; 0.960 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.159      ;
; 1.038 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.043 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.242      ;
; 1.076 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.275      ;
; 1.084 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.283      ;
; 1.085 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.284      ;
; 1.086 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.126 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.325      ;
; 1.138 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.337      ;
; 1.189 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.388      ;
; 1.199 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.398      ;
; 1.201 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.400      ;
; 1.222 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.421      ;
; 1.225 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.434      ;
; 1.227 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.436      ;
; 1.228 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.437      ;
; 1.230 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.439      ;
; 1.285 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.484      ;
; 1.363 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.562      ;
; 1.369 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.369 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.369 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.415 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.614      ;
; 1.475 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.689      ;
; 1.487 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.701      ;
; 1.490 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.060      ; 1.694      ;
; 1.553 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.762      ;
; 1.556 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.765      ;
; 1.562 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.755      ;
; 1.566 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.765      ;
; 1.566 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.765      ;
; 1.568 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.761      ;
; 1.568 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.761      ;
; 1.568 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.761      ;
; 1.569 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.762      ;
; 1.583 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.782      ;
; 1.589 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.788      ;
; 1.589 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.788      ;
; 1.596 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.805      ;
; 1.658 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.872      ;
; 1.669 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.883      ;
; 1.682 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.896      ;
; 1.687 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.886      ;
; 1.781 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.995      ;
; 1.793 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.007      ;
; 1.818 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.032      ;
; 1.819 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.033      ;
; 1.849 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.060      ; 2.053      ;
; 1.851 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.060      ;
; 1.870 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.049      ; 2.063      ;
; 1.878 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.049      ; 2.071      ;
; 1.878 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.049      ; 2.071      ;
; 1.879 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.049      ; 2.072      ;
; 1.880 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.049      ; 2.073      ;
; 1.997 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.211      ;
; 2.004 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.213      ;
; 2.005 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.219      ;
; 2.009 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.223      ;
; 2.010 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.219      ;
; 2.010 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.219      ;
; 2.010 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.219      ;
; 2.011 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.220      ;
; 2.013 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.227      ;
; 2.036 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.070      ; 2.250      ;
; 2.044 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.060      ; 2.248      ;
; 2.062 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.060      ; 2.266      ;
; 2.111 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.320      ;
; 2.117 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.326      ;
; 2.117 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.326      ;
; 2.117 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.326      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; start_d1                            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; start_d1|clk                        ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 10.009 ; 10.225       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_d1                            ;
; 10.010 ; 10.226       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 10.010 ; 10.226       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 10.010 ; 10.226       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 10.010 ; 10.226       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; start_d1|clk                        ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 10.250 ; 10.250       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 10.250 ; 10.250       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 10.250 ; 10.250       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 10.250 ; 10.250       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.146 ; 2.712 ; Rise       ; clk             ;
; start     ; clk        ; 1.901 ; 2.256 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.793 ; -2.346 ; Rise       ; clk             ;
; start     ; clk        ; -1.007 ; -1.409 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 5.599 ; 5.725 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 5.967 ; 5.931 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 5.763 ; 5.931 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 5.961 ; 5.726 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 5.955 ; 5.774 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 5.963 ; 5.775 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 5.967 ; 5.805 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 5.739 ; 5.571 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 5.509 ; 5.347 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 5.959 ; 5.819 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 5.614 ; 5.819 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 5.959 ; 5.731 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 5.528 ; 5.361 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 5.725 ; 5.542 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 5.695 ; 5.554 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 5.555 ; 5.414 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 5.504 ; 5.346 ; Rise       ; clk             ;
; led          ; clk        ; 5.868 ; 5.721 ; Rise       ; clk             ;
; sclk         ; clk        ; 8.225 ; 8.024 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 5.472 ; 5.598 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 5.020 ; 4.854 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 5.310 ; 5.497 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 5.501 ; 5.359 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 5.518 ; 5.375 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 5.455 ; 5.258 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 5.464 ; 5.270 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 5.223 ; 5.033 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 5.020 ; 4.854 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 5.021 ; 4.862 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 5.185 ; 5.372 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 5.505 ; 5.367 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 5.113 ; 5.001 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 5.230 ; 5.053 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 5.219 ; 5.045 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 5.044 ; 4.881 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 5.021 ; 4.862 ; Rise       ; clk             ;
; led          ; clk        ; 5.748 ; 5.601 ; Rise       ; clk             ;
; sclk         ; clk        ; 7.231 ; 7.034 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.539 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.188 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.267 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.539 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.417      ;
; 16.563 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.389      ;
; 16.564 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.388      ;
; 16.564 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.388      ;
; 16.564 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.388      ;
; 16.569 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.383      ;
; 16.606 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.350      ;
; 16.625 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.331      ;
; 16.630 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.322      ;
; 16.631 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.321      ;
; 16.631 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.321      ;
; 16.631 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.321      ;
; 16.636 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.316      ;
; 16.641 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.315      ;
; 16.649 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.303      ;
; 16.650 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.302      ;
; 16.650 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.302      ;
; 16.650 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.302      ;
; 16.655 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.297      ;
; 16.658 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.298      ;
; 16.708 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.248      ;
; 16.725 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.231      ;
; 16.727 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.229      ;
; 16.744 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.212      ;
; 16.781 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.175      ;
; 16.805 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.147      ;
; 16.806 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.146      ;
; 16.806 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.146      ;
; 16.806 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.146      ;
; 16.811 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 3.141      ;
; 16.845 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.111      ;
; 16.883 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.073      ;
; 16.900 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.056      ;
; 16.912 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.044      ;
; 16.931 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.031     ; 3.025      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.044 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.913      ;
; 17.087 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.869      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.111 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.846      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.130 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.827      ;
; 17.150 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.806      ;
; 17.174 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.778      ;
; 17.175 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.777      ;
; 17.175 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.777      ;
; 17.175 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.777      ;
; 17.180 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.772      ;
; 17.250 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.706      ;
; 17.267 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.689      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.286 ; SPI_master:u_SPI_master1|c_cnt1[1] ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.671      ;
; 17.344 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 20.000       ; -0.047     ; 2.596      ;
; 17.361 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 20.000       ; -0.047     ; 2.579      ;
; 17.429 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.031     ; 2.527      ;
; 17.442 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.506      ;
; 17.509 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.439      ;
; 17.523 ; SPI_master:u_SPI_master1|c_cnt2[0] ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 20.000       ; -0.047     ; 2.417      ;
; 17.528 ; SPI_master:u_SPI_master1|c_cnt1[3] ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.420      ;
; 17.603 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.345      ;
; 17.610 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 20.000       ; -0.035     ; 2.342      ;
; 17.612 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.336      ;
; 17.628 ; SPI_master:u_SPI_master1|c_cnt1[2] ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.320      ;
; 17.634 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.314      ;
; 17.635 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.313      ;
; 17.635 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.313      ;
; 17.635 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.313      ;
; 17.640 ; SPI_master:u_SPI_master1|sclk_d    ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.308      ;
; 17.670 ; SPI_master:u_SPI_master1|c_cnt1[0] ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.278      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
; 17.676 ; SPI_master:u_SPI_master1|c_cnt1[4] ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 20.000       ; -0.030     ; 2.281      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.210 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.224 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.343      ;
; 0.295 ; SPI_master:u_SPI_master1|seg_l[3]   ; SPI_master:u_SPI_master1|seg_h[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; SPI_master:u_SPI_master1|c_state.S1 ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.301 ; SPI_master:u_SPI_master1|c_state.S2 ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.329 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.448      ;
; 0.345 ; SPI_master:u_SPI_master1|seg_h[0]   ; SPI_master:u_SPI_master1|seg_h[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.348 ; SPI_master:u_SPI_master1|seg_h[2]   ; SPI_master:u_SPI_master1|seg_h[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; SPI_master:u_SPI_master1|seg_l[0]   ; SPI_master:u_SPI_master1|seg_l[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; SPI_master:u_SPI_master1|seg_l[2]   ; SPI_master:u_SPI_master1|seg_l[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.354 ; SPI_master:u_SPI_master1|seg_l[1]   ; SPI_master:u_SPI_master1|seg_l[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.357 ; SPI_master:u_SPI_master1|seg_h[1]   ; SPI_master:u_SPI_master1|seg_h[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.405 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.524      ;
; 0.423 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.542      ;
; 0.442 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.490 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.609      ;
; 0.491 ; start_d1                            ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.610      ;
; 0.523 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.527 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.536 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.537 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.564 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.683      ;
; 0.566 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.685      ;
; 0.575 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.596 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.715      ;
; 0.627 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.746      ;
; 0.632 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.751      ;
; 0.638 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.638 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.638 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.673 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.792      ;
; 0.687 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.806      ;
; 0.712 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.831      ;
; 0.713 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.832      ;
; 0.724 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.843      ;
; 0.727 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.858      ;
; 0.729 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.860      ;
; 0.731 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.862      ;
; 0.731 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.862      ;
; 0.738 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.857      ;
; 0.775 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.894      ;
; 0.817 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.936      ;
; 0.821 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.940      ;
; 0.828 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.947      ;
; 0.829 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.948      ;
; 0.829 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.948      ;
; 0.902 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.039      ; 1.025      ;
; 0.906 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.033      ;
; 0.908 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.035      ;
; 0.917 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[0]  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.048      ;
; 0.919 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[2]  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.050      ;
; 0.940 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.059      ;
; 0.941 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.060      ;
; 0.944 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.063      ;
; 0.947 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[1]  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.078      ;
; 0.951 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.066      ;
; 0.951 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.070      ;
; 0.952 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.071      ;
; 0.958 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.073      ;
; 0.959 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.074      ;
; 0.959 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.074      ;
; 0.960 ; SPI_master:u_SPI_master1|c_state.S3 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.075      ;
; 0.985 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.112      ;
; 0.987 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.114      ;
; 0.995 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.114      ;
; 1.007 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.134      ;
; 1.086 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.213      ;
; 1.094 ; SPI_master:u_SPI_master1|sclk_d     ; SPI_master:u_SPI_master1|c_cnt2[3]  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.225      ;
; 1.101 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.228      ;
; 1.103 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.218      ;
; 1.108 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.223      ;
; 1.109 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.224      ;
; 1.109 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.224      ;
; 1.109 ; SPI_master:u_SPI_master1|c_state.S0 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.224      ;
; 1.141 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.268      ;
; 1.142 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.269      ;
; 1.145 ; SPI_master:u_SPI_master1|c_cnt1[1]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.039      ; 1.268      ;
; 1.192 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S2 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.319      ;
; 1.194 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.321      ;
; 1.209 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.336      ;
; 1.212 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.339      ;
; 1.214 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_state.S0 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.341      ;
; 1.226 ; SPI_master:u_SPI_master1|c_cnt1[0]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.039      ; 1.349      ;
; 1.242 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.365      ;
; 1.249 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.372      ;
; 1.250 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.373      ;
; 1.250 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.373      ;
; 1.251 ; SPI_master:u_SPI_master1|c_cnt2[0]  ; SPI_master:u_SPI_master1|c_cnt1[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.374      ;
; 1.283 ; SPI_master:u_SPI_master1|c_cnt1[3]  ; SPI_master:u_SPI_master1|sclk_d     ; clk          ; clk         ; 0.000        ; 0.039      ; 1.406      ;
; 1.293 ; SPI_master:u_SPI_master1|c_cnt2[1]  ; SPI_master:u_SPI_master1|c_state.S3 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.420      ;
; 1.314 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.437      ;
; 1.317 ; SPI_master:u_SPI_master1|c_cnt2[2]  ; SPI_master:u_SPI_master1|c_cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.440      ;
; 1.321 ; SPI_master:u_SPI_master1|c_cnt2[3]  ; SPI_master:u_SPI_master1|c_cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.444      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; start_d1                            ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; start_d1|clk                        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[0]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[1]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[2]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[3]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt1[4]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[0]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[1]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[2]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_cnt2[3]  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S0 ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S1 ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S2 ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|c_state.S3 ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|sclk_d     ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_d1                            ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[0]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[1]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[2]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_h[3]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[0]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[1]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[2]   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SPI_master:u_SPI_master1|seg_l[3]   ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[0]|clk         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[1]|clk         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[2]|clk         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt2[3]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; start_d1|clk                        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[0]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[1]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[2]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[3]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_cnt1[4]|clk         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S0|clk        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S1|clk        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S2|clk        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|c_state.S3|clk        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|sclk_d|clk            ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[0]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[1]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[2]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_h[3]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[0]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[1]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[2]|clk          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_SPI_master1|seg_l[3]|clk          ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 1.401 ; 2.285 ; Rise       ; clk             ;
; start     ; clk        ; 1.218 ; 1.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.175 ; -2.046 ; Rise       ; clk             ;
; start     ; clk        ; -0.651 ; -1.374 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 3.630 ; 3.598 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 3.752 ; 3.720 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 3.684 ; 3.717 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 3.741 ; 3.662 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 3.735 ; 3.700 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 3.752 ; 3.696 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 3.742 ; 3.720 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 3.597 ; 3.558 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 3.472 ; 3.396 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 3.742 ; 3.667 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 3.594 ; 3.664 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 3.742 ; 3.667 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 3.485 ; 3.415 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 3.605 ; 3.541 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 3.578 ; 3.541 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 3.506 ; 3.455 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 3.475 ; 3.407 ; Rise       ; clk             ;
; led          ; clk        ; 3.668 ; 3.694 ; Rise       ; clk             ;
; sclk         ; clk        ; 5.118 ; 5.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 3.544 ; 3.517 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 3.147 ; 3.089 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 3.388 ; 3.425 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 3.431 ; 3.427 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 3.440 ; 3.443 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 3.413 ; 3.371 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 3.413 ; 3.380 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 3.255 ; 3.210 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 3.147 ; 3.089 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 3.159 ; 3.101 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 3.314 ; 3.360 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 3.436 ; 3.439 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 3.206 ; 3.183 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 3.281 ; 3.233 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 3.267 ; 3.216 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 3.169 ; 3.112 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 3.159 ; 3.101 ; Rise       ; clk             ;
; led          ; clk        ; 3.592 ; 3.613 ; Rise       ; clk             ;
; sclk         ; clk        ; 4.577 ; 4.527 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.116 ; 0.188 ; N/A      ; N/A     ; 9.267               ;
;  clk             ; 14.116 ; 0.188 ; N/A      ; N/A     ; 9.267               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.467 ; 3.116 ; Rise       ; clk             ;
; start     ; clk        ; 2.220 ; 2.622 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.175 ; -2.046 ; Rise       ; clk             ;
; start     ; clk        ; -0.651 ; -1.374 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 5.994 ; 6.043 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 6.326 ; 6.285 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 6.158 ; 6.285 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 6.321 ; 6.126 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 6.320 ; 6.174 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 6.326 ; 6.171 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 6.323 ; 6.206 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 6.084 ; 5.953 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 5.839 ; 5.689 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 6.326 ; 6.168 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 5.998 ; 6.168 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 6.326 ; 6.127 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 5.849 ; 5.702 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 6.069 ; 5.908 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 6.036 ; 5.919 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 5.887 ; 5.768 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 5.829 ; 5.689 ; Rise       ; clk             ;
; led          ; clk        ; 6.172 ; 6.069 ; Rise       ; clk             ;
; sclk         ; clk        ; 8.773 ; 8.657 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 3.544 ; 3.517 ; Rise       ; clk             ;
; fnd_out1[*]  ; clk        ; 3.147 ; 3.089 ; Rise       ; clk             ;
;  fnd_out1[0] ; clk        ; 3.388 ; 3.425 ; Rise       ; clk             ;
;  fnd_out1[1] ; clk        ; 3.431 ; 3.427 ; Rise       ; clk             ;
;  fnd_out1[2] ; clk        ; 3.440 ; 3.443 ; Rise       ; clk             ;
;  fnd_out1[3] ; clk        ; 3.413 ; 3.371 ; Rise       ; clk             ;
;  fnd_out1[4] ; clk        ; 3.413 ; 3.380 ; Rise       ; clk             ;
;  fnd_out1[5] ; clk        ; 3.255 ; 3.210 ; Rise       ; clk             ;
;  fnd_out1[6] ; clk        ; 3.147 ; 3.089 ; Rise       ; clk             ;
; fnd_out2[*]  ; clk        ; 3.159 ; 3.101 ; Rise       ; clk             ;
;  fnd_out2[0] ; clk        ; 3.314 ; 3.360 ; Rise       ; clk             ;
;  fnd_out2[1] ; clk        ; 3.436 ; 3.439 ; Rise       ; clk             ;
;  fnd_out2[2] ; clk        ; 3.206 ; 3.183 ; Rise       ; clk             ;
;  fnd_out2[3] ; clk        ; 3.281 ; 3.233 ; Rise       ; clk             ;
;  fnd_out2[4] ; clk        ; 3.267 ; 3.216 ; Rise       ; clk             ;
;  fnd_out2[5] ; clk        ; 3.169 ; 3.112 ; Rise       ; clk             ;
;  fnd_out2[6] ; clk        ; 3.159 ; 3.101 ; Rise       ; clk             ;
; led          ; clk        ; 3.592 ; 3.613 ; Rise       ; clk             ;
; sclk         ; clk        ; 4.577 ; 4.527 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_rst                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; start                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdata                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; cs_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; cs_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 476      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 476      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 22 17:13:51 2023
Info: Command: quartus_sta de0_SPI_master -c de0_SPI_master
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'de0_SPI_master.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.116               0.000 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.685
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.685               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.589               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.539               0.000 clk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.267               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4673 megabytes
    Info: Processing ended: Mon May 22 17:13:53 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


