---
layout: post
title: FPGA学习
categories: [FPGA学习]
---

## 语法基础

* C语言和Verilog的关键词和结构对比：
  
        sub-function<-->module,function,task
        if-then-else<-->if-then-else
        case<-->Case
        {,}<-->{,}
        for<-->for
        while<-->while
        break<-->disable
        define<-->define
        int<-->int
        printf<-->monitor,display,strobe

* 运算符对比

        运算规则完全相同，但是运算的优先级并没有说明

## 关键字

* input

    模块的输入信号，比如Input Clk,Clk是外面关键输入的时钟信号

* output 

    关键词，模块的输出信号，比如output[3:0]Led；这个地方正好是一组输出信号。其中[3:0]表示0~3共4路信号。

* inout

    输入输出双向信号。这种类型，我们的例子24LC02中有使用。数总线的通信中，这种信号被广泛应用

* wire

    关键词，线信号。例如:wire C1_CLK;其中C1_CLK就是wire类型的信号；

* 线信号

    三态类型，我们一般常用的线信号类型有input,output,inout,wire；

* reg 关键字

    **寄存器。和线信号不同，它可以在always中被赋值，经常用于时序逻辑中。比如reg[3:0]Led;表示了一组寄存器**。

* always

    always@()括号里面是敏感信号。这里的 always@(posedge Clk)敏感信号是 posedge Clk 含义是在上升沿的时候有效，敏感信号还可以 negedge Clk 含义是下降沿的时候有效，这种形式一般时序逻辑都会用到。还可以是*这个一符号，如果是一个*则表示一直是敏感的，一般用于组合逻辑。

* assign

   assign 用来给 output,inout 以及 wire 这些类型进行连线。assign 相当于一条连线，将表达式右边的电路直接通过 wire(线)连接到左边，左边信号必须是 wire 型（output 和 inout 属于 wire 型）。当右边变化了左边立马变化，方便用来描述简单的组合逻辑。示例：

        wire a,b,y;
        assign y = a&b;



## 结构

* begin......end作用域范围，类似于C的大括号。

        module()
        ...
        endmodule

        if(...)begin
        ...
        end

        if(...)begin
        ...
        end
        else begin
        ......
        end

        if(...)begin
        ...
        end
        else if(...)begin
        ......
        end

        case(...)
        ......
        endcase

        always@(posedge clk)begin
        ......
        end

## 关于阻塞赋值和非阻塞赋值

* <=

    赋值符号，非阻塞赋值，在一个always模块中，所有语句一起更新。**它也可以表示小于等于，具体是什么含义编译环境根据当前编程环境判断，如果<=是在一个if判断里如：if(a<=10);当然就表示小于等于了**。

        reg A;
        reg B;
        always @(posedge clk)
        begin
            A <= 1'b1;
            B <= 1'b1;
            /***或者**
            B <= 1'b1;
            A <= 1'b1;
            *********/
        end


        reg A;
        reg B;
        always @(posedge clk)
        begin
            A <= 1'b1;
        end
        always @(posedge clk)
        begin
            B <= 1'b1;
        end

    以上两段代码中都是能够同时将A,B赋值；体现了FPGA的并行性。

* =

    阻塞赋值，或者给信号赋值，如果在always模块中**这条语句会被立即执行**

        always @(posedge clk)
            begin
                A = 1'b1;
                B <= 1'b1;
            end

    上面两个程序是阻塞和非阻塞的混合使用，一般教材极力反对这种写法。其实只要理解了有时候这种用法还能帮上大忙。不理解的话乱用会导致时序违规。

    我们这么写是为了更好的理解阻塞赋值：**当时钟上升沿来临时刻，首先A会被置1，然后B寄存器再置1.区别就是A和B不再同时置1**.A要比B提前0.0几ns。这样就出现了一个先后顺序。**这个过程还是在一个时钟内完成的**，但是数据到达B寄存器相比上面两段程序晚了那么0.0几ns。


    [稍微更加详细的解释<百度知道>](https://zhidao.baidu.com/question/2013525353500192308.html)
    * <= 有时候能够组成一个移位器
    * = 能将两条线，大致的组成向一个芯片的两个引脚一样，给一个引脚施加信号就能通过内部的连线将信号传递到另一个引脚




## 
