if {![file exists "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/sim_ula2.mpf"]} { 
	project new "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2" sim_ula2
	project addfile "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/ula2.v"
	project addfile "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/ula_ula2_tf.v"
	vlib  work
	vdel -lib work -all 
	vlib work
	vlog  +incdir+D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2  -work work  "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/ula2.v"
	vlog  +incdir+D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2  -work work  "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/ula_ula2_tf.v"
} else {
	project open "D:/RTL_FPGA/VERILOG/aula24_ula/sim_ula2/sim_ula2"
	project compileoutofdate
}
vsim -voptargs=+acc -L work -L pmi_work -L ovi_ecp5u  ula_ula2_tf
view wave
add wave /*
run 1000ns
