<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:33.3633</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.08.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0104324</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 인캡슐런트 블록 간의 신호 간섭을 줄이기 위한 AIP 구조 형성 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING AIP STRUCTURE TO  REDUCE SIGNAL INTERFERENCE AMONG AND BETWEEN ENCAPSULANT  BLOCKS</inventionTitleEng><openDate>2025.03.13</openDate><openNumber>10-2025-0036011</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01Q 1/22</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 기판과 기판의 제1 표면 위에 배치된 전기 구성요소를 갖는다. 안테나가 기판의 제2 표면 위에 배치된다. 흡수 재료가 안테나 주위의 기판의 제2 표면 위에 배치된다. 흡수 재료는 기판의 제2 표면 위에서 작업할 수 있도록 얇고 가요성을 지닌다. 흡수 재료는 안테나를 수용하기 위한 복수의 개구를 갖고 안테나는 흡수 재료 위로 연장된다. 흡수 재료 전에 제1 인캡슐런트를 안테나와 기판의 제2 표면 위에 증착할 수 있다. 제2 인캡슐런트가 전기 구성요소 위에 증착된다. 차폐 재료가 인캡슐런트와 전기 구성요소 위에 배치된다. 전기 커넥터가 기판의 제1 표면 위에 배치된다. 기판, 전기 구성요소, 제1 인캡슐런트, 제2 인캡슐런트, 차폐 재료 및 전기 커넥터는 안테나 온 패키지를 구성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서, 상기 반도체 장치는: 기판; 기판의 제1 표면 위에 배치된 전기 구성요소; 기판의 제1 표면 맞은편에 있는 기판의 제2 표면 위에 배치된 안테나; 및 안테나 주위의 기판의 제2 표면 위에 배치된 흡수 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판의 제2 표면 및 안테나 위에 증착되어 인캡슐런트 블록을 형성하는 인캡슐런트를 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 인캡슐런트 블록은 흡수 재료 위로 연장되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 안테나를 수용하기 위해 흡수 재료에 복수의 개구를 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 추가로: 전기 구성요소 위에 증착된 인캡슐런트; 및 인캡슐런트와 전기 구성요소 위에 배치된 차폐 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>6. 반도체 장치로서, 상기 반도체 장치는: 안테나 온 패키지; 및 안테나 온 패키지 위에 배치된 흡수 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 안테나 온 패키지는: 기판; 기판의 제1 표면 위에 배치된 전기 구성요소; 기판의 제1 표면 맞은편에 있는 기판의 제2 표면 위에 배치된 안테나를 포함하며; 상기 흡수 재료는 안테나 주위의 기판의 제2 표면 위에 배치되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 기판의 제2 표면 및 안테나 위에 증착되어 인캡슐런트 블록을 형성하는 인캡슐런트를 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 인캡슐런트 블록은 흡수 재료 위로 연장되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 추가로: 전기 구성요소 위에 증착된 인캡슐런트; 및 인캡슐런트와 전기 구성요소 위에 배치된 차폐 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>11. 반도체 장치 제조 방법으로서, 상기 방법은: 안테나 온 패키지를 제공하는 단계; 및 안테나 온 패키지 위에 흡수 재료를 배치하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 안테나 온 패키지를 제공하는 단계는: 기판을 제공하는 단계; 기판의 제1 표면 위에 전기 구성요소를 배치하는 단계; 기판의 제1 표면 맞은편에 있는 기판의 제2 표면 위에 안테나를 배치하는 단계; 및 안테나 주위의 기판의 제2 표면 위에 흡수 재료를 배치하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 인캡슐런트를 기판의 제2 표면 및 안테나 위에 증착시켜 인캡슐런트 블록을 형성하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 안테나를 수용하기 위해 흡수 재료에 복수의 개구를 형성하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제12항에 있어서, 상기 방법은, 추가로: 전기 구성요소 위에 인캡슐런트를 증착시키는 단계; 및 인캡슐런트와 전기 구성요소 위에 차폐 재료를 배치하는 단계를 포함하는, 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이 승현</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>PARK, YeJin</engName><name>박 예진</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이 희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.09.06</priorityApplicationDate><priorityApplicationNumber>18/462,204</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-1-2024-0852240-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.08.12</receiptDate><receiptNumber>9-1-2024-9008775-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240104324.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fd112e207293483edf3f6a927a546dcea4d5a70778fa7eddd7556c1cb88da3aeb172aceabc1481361285d7e674c959c519177454dc6b1331</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf502f642a2868db0d28908a57a737802b0aff6ddceb9bda6ae4c621b08c0c4fc23f05987bd761fe2d2433eda74525ae8f3eb3c585fd336d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>