# 实验五 译码器

## 实验任务

1. 使用 Logisim 绘制译码器。
2. 使用 Vivado 对电路生成的 Verilog 代码进行仿真。
3. 使用 Vivado 综合并上板验证。

## 实验背景

### 二进制译码器

**译码器**(decoder)是一种负责将二进制输入转换为特定输出的组合逻辑电路，本次实验中讨论的主要是**二进制译码器**，它将每一个二进制输入与一个输出线对应，即每一种输入仅一条输出线为有效电平，其他输出线均为无效电平。

对于一个将 $N$ 个输入转换为 $2^N$ 个输出的译码器，我们以 **$N-2^N$ 译码器**为其命名，比如 3-8 译码器指的是将 3 位二进制输入转换为 8 个输出信号的译码器。

<img src="../pic/decoder_n.png">

二进制译码器在数字系统中有很多应用场景，比如用于行列扫描或寻址（地址译码、键盘扫描）或组成复杂的控制逻辑。

### 低电平有效/高电平有效

**低电平有效**(Low-Level Active)，或称低电平触发，指的是在数字电路中，逻辑门或触发器的输入或控制信号在低电平（较低的电压值）时被视为有效或触发动作。高电平有效则与之相对。
在进行设计时，两者都是可行的选项。

### 74LS138 芯片

**74LS138** 芯片是一种 3-8 译码器芯片，用于将 3 位二进制地址输入信号转换为 8 个输出信号之一。主要端口为使能输入管脚 `G, G2A, G2B`，地址输入管脚 `A, B, C`（其中 `A` 为低地址），输出管脚 `Y0~Y7`。其真值表如下：  

<img src="../pic/truth_table_74LS138.png" style="display: block; margin: 0 auto; zoom:70%">  

#### 使能信号

74LS138 有三个使能信号 `G, G2A, G2B`，其中 `G` 信号为高电平有效的主要使能信号，当它处于低电位时，所有的输出信号均处于无效电位（高电位）。

`G2A, G2B` 是看起来有些冗余的使能信号，从真值表可以看出，它们为低电平有效，当两个信号与 `G` **都为**低电平时，3-8 译码器能正常工作；当它们中有一个为高电平时，输出均处于无效电平。  

这两个“冗余”的使能信号可以在实际应用中发挥作用，比如将 74LS138 用作**数据分配器**（或称多路分配器）时，可以将 `G2B` 置于低电平，这时地址信号对应的那个输出端口输出的电平将与 `G2A` 的电平相同。

同样的，当我们希望使用两个 74LS138 芯片组成一个 4-16 译码器时，也可以使用两个信号中的一个用于分配高一半地址与第一半地址，而保留 `G` 主使能信号的作用（如果仅有一个 `G` 使能信号，它将被用于区分高低地址，而使得到的电路需要添加额外的逻辑来实现主使能信号的作用）。  

#### 地址信号

我们约定 `A` 信号为最低位的地址信号，`C` 为最高位的地址信号，比如 `A, B, C` 信号值分别为 `0, 1, 1` 时，我们表达的地址为 `b110`，即对应选择 `Y6`。