TimeQuest Timing Analyzer report for First_project
Tue Nov 22 22:23:32 2016
Quartus II 64-Bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk50M'
 13. Slow Model Setup: 'clk25M'
 14. Slow Model Setup: 'clk1M'
 15. Slow Model Setup: 'clk1hz'
 16. Slow Model Hold: 'clk1M'
 17. Slow Model Hold: 'clk1hz'
 18. Slow Model Hold: 'clk25M'
 19. Slow Model Hold: 'clk50M'
 20. Slow Model Minimum Pulse Width: 'clk50M'
 21. Slow Model Minimum Pulse Width: 'clk25M'
 22. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 23. Slow Model Minimum Pulse Width: 'clk1M'
 24. Slow Model Minimum Pulse Width: 'clk1hz'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'clk50M'
 41. Fast Model Setup: 'clk25M'
 42. Fast Model Setup: 'clk1M'
 43. Fast Model Setup: 'clk1hz'
 44. Fast Model Hold: 'clk1M'
 45. Fast Model Hold: 'clk1hz'
 46. Fast Model Hold: 'clk25M'
 47. Fast Model Hold: 'clk50M'
 48. Fast Model Minimum Pulse Width: 'clk50M'
 49. Fast Model Minimum Pulse Width: 'clk25M'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Fast Model Minimum Pulse Width: 'clk1M'
 52. Fast Model Minimum Pulse Width: 'clk1hz'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Progagation Delay
 69. Minimum Progagation Delay
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; First_project                                                    ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C5T144C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; First_project.sdc ; OK     ; Tue Nov 22 22:23:31 2016 ;
+-------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type      ; Period      ; Frequency ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base      ; 100.000     ; 10.0 MHz  ; 0.000 ; 50.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk1hz              ; Generated ; 1000000.000 ; 0.0 MHz   ; 0.000 ; 500000.000 ;            ; 50000     ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1hz }   ;
; clk1M               ; Generated ; 1000.000    ; 1.0 MHz   ; 0.000 ; 500.000    ;            ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1M }    ;
; clk25M              ; Generated ; 40.000      ; 25.0 MHz  ; 0.000 ; 20.000     ;            ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk25M }   ;
; clk50M              ; Base      ; 20.000      ; 50.0 MHz  ; 0.000 ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }              ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 84.08 MHz  ; 84.08 MHz       ; clk1M      ;                                                       ;
; 100.74 MHz ; 100.74 MHz      ; clk50M     ;                                                       ;
; 129.23 MHz ; 129.23 MHz      ; clk1hz     ;                                                       ;
; 413.91 MHz ; 402.58 MHz      ; clk25M     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 10.073     ; 0.000         ;
; clk25M ; 37.584     ; 0.000         ;
; clk1M  ; 988.106    ; 0.000         ;
; clk1hz ; 999992.262 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk1M  ; 0.499 ; 0.000         ;
; clk1hz ; 0.499 ; 0.000         ;
; clk25M ; 0.499 ; 0.000         ;
; clk50M ; 0.499 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+---------------------+------------+---------------+
; Clock               ; Slack      ; End Point TNS ;
+---------------------+------------+---------------+
; clk50M              ; 6.933      ; 0.000         ;
; clk25M              ; 18.758     ; 0.000         ;
; altera_reserved_tck ; 97.223     ; 0.000         ;
; clk1M               ; 498.758    ; 0.000         ;
; clk1hz              ; 499998.758 ; 0.000         ;
+---------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                        ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.073 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 9.962      ;
; 10.090 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.943      ;
; 10.129 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.904      ;
; 10.319 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 9.717      ;
; 10.387 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 9.654      ;
; 10.409 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 9.630      ;
; 10.426 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 9.611      ;
; 10.465 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 9.572      ;
; 10.535 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 9.500      ;
; 10.551 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 9.492      ;
; 10.552 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.481      ;
; 10.591 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.442      ;
; 10.648 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 9.395      ;
; 10.655 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 9.385      ;
; 10.733 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 9.306      ;
; 10.750 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 9.287      ;
; 10.781 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 9.255      ;
; 10.782 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 9.262      ;
; 10.789 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 9.248      ;
; 10.816 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 9.227      ;
; 10.874 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 9.161      ;
; 10.891 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.142      ;
; 10.902 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 9.141      ;
; 10.930 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.103      ;
; 10.937 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 9.098      ;
; 10.941 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 9.103      ;
; 10.954 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.079      ;
; 10.979 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 9.061      ;
; 10.993 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.040      ;
; 11.000 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 9.033      ;
; 11.082 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 8.953      ;
; 11.120 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.916      ;
; 11.176 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.863      ;
; 11.177 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.862      ;
; 11.179 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.860      ;
; 11.183 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.853      ;
; 11.193 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.844      ;
; 11.194 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.843      ;
; 11.196 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.841      ;
; 11.232 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.805      ;
; 11.233 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.804      ;
; 11.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.802      ;
; 11.255 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 8.789      ;
; 11.271 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 8.773      ;
; 11.332 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.701      ;
; 11.336 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.701      ;
; 11.359 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.677      ;
; 11.376 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 8.658      ;
; 11.385 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 8.659      ;
; 11.415 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 8.619      ;
; 11.418 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.621      ;
; 11.422 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.618      ;
; 11.423 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.617      ;
; 11.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.615      ;
; 11.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 8.599      ;
; 11.462 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.571      ;
; 11.536 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.504      ;
; 11.544 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.495      ;
; 11.544 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 8.491      ;
; 11.547 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.492      ;
; 11.553 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.485      ;
; 11.561 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.476      ;
; 11.564 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.473      ;
; 11.592 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.446      ;
; 11.593 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.440      ;
; 11.600 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.437      ;
; 11.603 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.434      ;
; 11.605 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.432      ;
; 11.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 8.418      ;
; 11.623 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.416      ;
; 11.635 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[4]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.401      ;
; 11.640 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.397      ;
; 11.660 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.377      ;
; 11.668 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.369      ;
; 11.669 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.364      ;
; 11.679 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 8.358      ;
; 11.704 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.336      ;
; 11.721 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.317      ;
; 11.742 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 8.297      ;
; 11.760 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.278      ;
; 11.782 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 8.259      ;
; 11.787 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.253      ;
; 11.790 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.250      ;
; 11.793 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 8.247      ;
; 11.794 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.239      ;
; 11.801 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.232      ;
; 11.804 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.234      ;
; 11.824 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.209      ;
; 11.843 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.195      ;
; 11.844 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.194      ;
; 11.846 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.192      ;
; 11.847 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.191      ;
; 11.847 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.191      ;
; 11.849 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 8.189      ;
; 11.861 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.175      ;
; 11.863 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.173      ;
; 11.864 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 8.169      ;
; 11.864 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.172      ;
; 11.864 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.172      ;
; 11.866 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.170      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk25M'                                                                                         ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 37.584 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.456      ;
; 37.628 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.412      ;
; 37.670 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.370      ;
; 37.714 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.326      ;
; 37.723 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.317      ;
; 37.755 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.285      ;
; 37.756 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.284      ;
; 37.800 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.240      ;
; 37.809 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.231      ;
; 37.841 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.199      ;
; 37.842 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.198      ;
; 37.886 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.154      ;
; 37.894 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.146      ;
; 37.895 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.145      ;
; 37.926 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.114      ;
; 37.927 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.113      ;
; 37.928 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.112      ;
; 37.972 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.068      ;
; 37.980 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.060      ;
; 37.981 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.059      ;
; 38.012 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.028      ;
; 38.013 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.027      ;
; 38.014 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 2.026      ;
; 38.058 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.982      ;
; 38.060 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.980      ;
; 38.066 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.974      ;
; 38.067 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.973      ;
; 38.491 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.549      ;
; 38.492 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.548      ;
; 38.493 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.547      ;
; 38.536 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.504      ;
; 38.539 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.501      ;
; 38.545 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.495      ;
; 38.546 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.494      ;
; 38.962 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 1.078      ;
; 39.235 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.805      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk1M'                                                                                                       ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 988.106 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.012     ; 11.922     ;
; 988.417 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.012     ; 11.611     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[39]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[38]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[37]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[36]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[35]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[34]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[33]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[32]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[31]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[30]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[29]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[28]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[27]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[26]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[25]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.436 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[24]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.608     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[39]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[38]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[37]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[36]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[35]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[34]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[33]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[32]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[31]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[30]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.546 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.501     ;
; 988.551 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[2]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.493     ;
; 988.551 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.493     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[10]   ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[9]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[8]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[7]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[6]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[5]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[4]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.568 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[3]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.478     ;
; 988.649 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.012     ; 11.379     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[5] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[4] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[0] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[2] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[1] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.717 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[3] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 11.326     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[39]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[38]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[37]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[36]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[35]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[34]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[33]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[32]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[31]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[30]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[29]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[28]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[27]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[26]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[25]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.747 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[24]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.297     ;
; 988.777 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.012     ; 11.251     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[23]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[22]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[21]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[20]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[19]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[18]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[17]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[16]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[15]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[14]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[13]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.850 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[12]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.197     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[39]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[38]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[37]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[36]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[35]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[34]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[33]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[32]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[31]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[30]   ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.857 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 11.190     ;
; 988.862 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[2]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.182     ;
; 988.862 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.182     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[10]   ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[9]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[8]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[7]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[6]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[5]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[4]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.879 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[3]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 11.167     ;
; 988.930 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[29]   ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.114     ;
; 988.930 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[28]   ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.114     ;
; 988.930 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[27]   ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.114     ;
; 988.930 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[26]   ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 11.114     ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk1hz'                                                                                                                       ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 999992.262 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 6.063      ;
; 999992.329 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.996      ;
; 999992.414 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.911      ;
; 999992.472 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.853      ;
; 999992.620 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.705      ;
; 999992.640 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.685      ;
; 999992.666 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.659      ;
; 999992.675 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.650      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.757 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.283      ;
; 999992.835 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.490      ;
; 999992.878 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.447      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999992.951 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.089      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.120 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.920      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.247 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.793      ;
; 999993.293 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.715     ; 5.032      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.314 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.726      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.399 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.641      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.605 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.435      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.625 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.415      ;
; 999993.764 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.276      ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk1M'                                                                                                              ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; five_sec:F_S|flag_five_sec ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Humidity:Hum|Data_H_write  ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM[36]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.048      ;
; 0.747 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM[3]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM[23]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM2[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM2[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.055      ;
; 0.752 ; Humidity:Hum|HYM[12]       ; Humidity:Hum|HYM[13]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; Humidity:Hum|HYM[12]       ; Humidity:Hum|HYM2[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; Humidity:Hum|shet[15]      ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM[2]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM[35]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM[27]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; Humidity:Hum|HYM[24]       ; Humidity:Hum|HYM[25]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM[22]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[20]       ; Humidity:Hum|HYM[21]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[17]       ; Humidity:Hum|HYM[18]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM[9]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM[7]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM[38]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM[30]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM[29]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM[10]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM2[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM2[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM[37]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; Humidity:Hum|HYM[30]       ; Humidity:Hum|HYM[31]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM[19]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM[8]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM2[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM[6]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM[39]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM2[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM2[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; Humidity:Hum|HYM[4]        ; Humidity:Hum|HYM[5]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; Humidity:Hum|HYM[4]        ; Humidity:Hum|HYM2[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.065      ;
; 0.806 ; Humidity:Hum|HYM[16]       ; Humidity:Hum|HYM[17]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.112      ;
; 0.900 ; Humidity:Hum|protocol[0]   ; Humidity:Hum|protocol[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.206      ;
; 0.903 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM2[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM2[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; Humidity:Hum|data_rec[0]   ; Humidity:Hum|data_rec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.212      ;
; 0.912 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM2[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.218      ;
; 0.912 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM2[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.218      ;
; 0.915 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|protocol[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.221      ;
; 0.922 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM[11]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; Humidity:Hum|HYM[27]       ; Humidity:Hum|HYM[28]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.229      ;
; 0.924 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM[16]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.230      ;
; 0.924 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM[15]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.230      ;
; 0.925 ; Humidity:Hum|HYM[25]       ; Humidity:Hum|HYM[26]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.231      ;
; 0.928 ; Humidity:Hum|HYM[33]       ; Humidity:Hum|HYM[34]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.234      ;
; 0.929 ; Humidity:Hum|HYM[32]       ; Humidity:Hum|HYM[33]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.235      ;
; 0.929 ; Humidity:Hum|HYM[31]       ; Humidity:Hum|HYM[32]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.235      ;
; 1.010 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.010    ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.315      ;
; 1.010 ; Humidity:Hum|mstate.001    ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.315      ;
; 1.046 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM2[29]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.352      ;
; 1.046 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM[12]       ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.353      ;
; 1.047 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM2[19]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.352      ;
; 1.053 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM2[28]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.359      ;
; 1.054 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM2[21]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.359      ;
; 1.057 ; Humidity:Hum|HYM[17]       ; Humidity:Hum|HYM2[17]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.362      ;
; 1.060 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM2[22]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.365      ;
; 1.061 ; Humidity:Hum|HYM[27]       ; Humidity:Hum|HYM2[27]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.367      ;
; 1.062 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM2[26]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.368      ;
; 1.063 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM2[18]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.368      ;
; 1.099 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM[4]        ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.407      ;
; 1.100 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM2[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.408      ;
; 1.101 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM2[23]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.406      ;
; 1.164 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[10]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; Humidity:Hum|shet[0]       ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; five_sec:F_S|five_sec[20]  ; five_sec:F_S|five_sec[20]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; five_sec:F_S|five_sec[12]  ; five_sec:F_S|five_sec[12]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; five_sec:F_S|five_sec[4]   ; five_sec:F_S|five_sec[4]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; Humidity:Hum|shet[1]       ; Humidity:Hum|shet[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; Humidity:Hum|shet[9]       ; Humidity:Hum|shet[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; Humidity:Hum|shet[2]       ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; Humidity:Hum|shet[7]       ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[4]       ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[13]      ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[14]      ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[11]      ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; five_sec:F_S|five_sec[13]  ; five_sec:F_S|five_sec[13]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.485      ;
; 1.181 ; five_sec:F_S|five_sec[15]  ; five_sec:F_S|five_sec[15]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.487      ;
; 1.192 ; Humidity:Hum|HYM[24]       ; Humidity:Hum|HYM2[24]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.498      ;
; 1.204 ; Humidity:Hum|HYM[25]       ; Humidity:Hum|HYM2[25]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; Humidity:Hum|HYM[20]       ; Humidity:Hum|HYM2[20]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.510      ;
; 1.207 ; Humidity:Hum|HYM[16]       ; Humidity:Hum|HYM2[16]      ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 1.512      ;
; 1.218 ; five_sec:F_S|five_sec[1]   ; five_sec:F_S|five_sec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.524      ;
; 1.222 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM[24]       ; clk1M        ; clk1M       ; 0.000        ; -0.003     ; 1.525      ;
; 1.224 ; Humidity:Hum|id_gorb[5]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; Humidity:Hum|shet[10]      ; Humidity:Hum|shet[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Humidity:Hum|shet[8]       ; Humidity:Hum|shet[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; five_sec:F_S|five_sec[21]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM[14]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Humidity:Hum|shet[12]      ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|data_rec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM[20]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.535      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk1hz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[0]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|dev_state         ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.689 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 2.757      ;
; 0.690 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 2.758      ;
; 0.693 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 2.761      ;
; 0.693 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 2.761      ;
; 0.741 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.047      ;
; 0.772 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.078      ;
; 0.777 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.083      ;
; 0.778 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.084      ;
; 0.778 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.084      ;
; 0.787 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.093      ;
; 0.787 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.093      ;
; 0.998 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 3.066      ;
; 0.999 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 3.067      ;
; 1.161 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.467      ;
; 1.168 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.474      ;
; 1.173 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.479      ;
; 1.204 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.510      ;
; 1.206 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.512      ;
; 1.208 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.514      ;
; 1.217 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.523      ;
; 1.224 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.531      ;
; 1.228 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.536      ;
; 1.258 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.564      ;
; 1.260 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.566      ;
; 1.262 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.568      ;
; 1.339 ; SETPOS:STPS|DIR               ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.645      ;
; 1.514 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.820      ;
; 1.515 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.821      ;
; 1.530 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.836      ;
; 1.531 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.837      ;
; 1.538 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.844      ;
; 1.587 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.762      ; 3.655      ;
; 1.705 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.012      ;
; 1.757 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.063      ;
; 1.791 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.098      ;
; 1.843 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.149      ;
; 1.877 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.184      ;
; 1.896 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.202      ;
; 1.929 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.235      ;
; 1.963 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.269      ;
; 1.963 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.269      ;
; 1.982 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.288      ;
; 1.982 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.288      ;
; 1.996 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.302      ;
; 2.006 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.312      ;
; 2.007 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.313      ;
; 2.014 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.320      ;
; 2.015 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.321      ;
; 2.022 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.328      ;
; 2.022 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.328      ;
; 2.022 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.328      ;
; 2.022 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.328      ;
; 2.049 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.355      ;
; 2.049 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.355      ;
; 2.068 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.374      ;
; 2.068 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.374      ;
; 2.092 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.398      ;
; 2.093 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.399      ;
; 2.100 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.406      ;
; 2.101 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.407      ;
; 2.135 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.441      ;
; 2.154 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.460      ;
; 2.154 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.460      ;
; 2.178 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.484      ;
; 2.186 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.492      ;
; 2.187 ; SETPOS:STPS|M_EN              ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.493      ;
; 2.187 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.493      ;
; 2.221 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.527      ;
; 2.240 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.546      ;
; 2.240 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.546      ;
; 2.264 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.570      ;
; 2.272 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.578      ;
; 2.273 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.579      ;
; 2.326 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.632      ;
; 2.326 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.632      ;
; 2.358 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.664      ;
; 2.359 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.665      ;
; 2.360 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.666      ;
; 2.412 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.718      ;
; 2.412 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.718      ;
; 2.444 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.750      ;
; 2.470 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; -1.700     ; 1.076      ;
; 2.498 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.804      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk25M'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.772 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.078      ;
; 1.188 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.494      ;
; 1.189 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.495      ;
; 1.195 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.504      ;
; 1.241 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.549      ;
; 1.667 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.973      ;
; 1.668 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.974      ;
; 1.674 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.980      ;
; 1.676 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.982      ;
; 1.720 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.026      ;
; 1.721 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.027      ;
; 1.722 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.028      ;
; 1.753 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.059      ;
; 1.754 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.060      ;
; 1.762 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.068      ;
; 1.806 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.112      ;
; 1.807 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.113      ;
; 1.808 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.114      ;
; 1.839 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.145      ;
; 1.840 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.146      ;
; 1.848 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.154      ;
; 1.892 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.198      ;
; 1.893 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.199      ;
; 1.925 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.231      ;
; 1.934 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.240      ;
; 1.978 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.284      ;
; 1.979 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.285      ;
; 2.011 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.317      ;
; 2.020 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.326      ;
; 2.064 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.370      ;
; 2.106 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.412      ;
; 2.150 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.456      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.041      ;
; 0.737 ; SPI_slave:SPI_MODULE|MOSIr[0]                                                                                                                                                                                                                                                                         ; SPI_slave:SPI_MODULE|MOSIr[1]                                                                                                                                                                                                                                                                         ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.741 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; SPI_slave:SPI_MODULE|HYM_send[33]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[39]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; frqdiv:FGD|z[5]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[5]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[1]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; SPI_slave:SPI_MODULE|HYM_send[25]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[26]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[15]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; SPI_slave:SPI_MODULE|HYM_send[2]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; SPI_slave:SPI_MODULE|HYM_send[10]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[11]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.057      ;
; 0.753 ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; SPI_slave:SPI_MODULE|bitcnt[5]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|byte_received                                                                                                                                                                                                                                                                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.769 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk25M                                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.075      ;
; 0.769 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.075      ;
; 0.769 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.075      ;
; 0.771 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk1M                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.077      ;
; 0.771 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.077      ;
; 0.772 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.078      ;
; 0.892 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.198      ;
; 0.901 ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[15]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.207      ;
; 0.912 ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.218      ;
; 0.916 ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.222      ;
; 0.916 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.222      ;
; 0.917 ; SPI_slave:SPI_MODULE|HYM_send[19]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[20]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.223      ;
; 0.920 ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; SPI_slave:SPI_MODULE|byte_data_received[6]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[7]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.227      ;
; 0.921 ; SPI_slave:SPI_MODULE|byte_data_received[1]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[2]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.227      ;
; 0.923 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.229      ;
; 0.932 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][26]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.238      ;
; 0.937 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.243      ;
; 0.938 ; SPI_slave:SPI_MODULE|bitcnt[6]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|byte_received                                                                                                                                                                                                                                                                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.244      ;
; 0.957 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.263      ;
; 0.958 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.265      ;
; 0.958 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.264      ;
; 1.047 ; SPI_slave:SPI_MODULE|HYM_send[23]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[24]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.353      ;
; 1.056 ; SPI_slave:SPI_MODULE|HYM_send[27]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[28]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.362      ;
; 1.070 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.376      ;
; 1.133 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.439      ;
; 1.135 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.441      ;
; 1.140 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.446      ;
; 1.164 ; frqdiv:FGD|i[13]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[13]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[10]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; frqdiv:FGD|i[16]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[16]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; SPI_slave:SPI_MODULE|HYM_send[20]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[21]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; SPI_slave:SPI_MODULE|HYM_send[24]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[25]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; frqdiv:FGD|i[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|i[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; SPI_slave:SPI_MODULE|HYM_send[31]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[32]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; SPI_slave:SPI_MODULE|HYM_send[29]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[30]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; SPI_slave:SPI_MODULE|bitcnt[1]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|bitcnt[1]                                                                                                                                                                                                                                                                        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; frqdiv:FGD|i[11]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[11]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.478      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk25M'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[7]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[7]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[6]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.223 ; 100.000      ; 2.777          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk1M'                                                                     ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk1hz'                                                                            ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 2.552 ; 2.552 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 3.424 ; 3.424 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; 5.926 ; 5.926 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 6.047 ; 6.047 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 6.524 ; 6.524 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -2.285 ; -2.285 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -1.453 ; -1.453 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; -5.119 ; -5.119 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -5.294 ; -5.294 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -5.513 ; -5.513 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.909 ; 10.909 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 11.480 ; 11.480 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 10.635 ; 10.635 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 13.746 ; 13.746 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 13.388 ; 13.388 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 13.582 ; 13.582 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 13.746 ; 13.746 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 13.711 ; 13.711 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 8.640  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 8.640  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 13.016 ; 13.016 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 14.303 ; 14.303 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 13.237 ; 13.237 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.630  ; 9.630  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.909 ; 10.909 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 11.480 ; 11.480 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 10.635 ; 10.635 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 11.162 ; 11.162 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 11.162 ; 11.162 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 11.355 ; 11.355 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 11.594 ; 11.594 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 11.968 ; 11.968 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 8.640  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 8.640  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 11.274 ; 11.274 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 11.946 ; 11.946 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 11.062 ; 11.062 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.630  ; 9.630  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.679 ;    ;    ; 9.679 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.679 ;    ;    ; 9.679 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 10.805 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 10.805 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 10.805    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 10.805    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 16.894     ; 0.000         ;
; clk25M ; 39.187     ; 0.000         ;
; clk1M  ; 996.294    ; 0.000         ;
; clk1hz ; 999997.295 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk1M  ; 0.215 ; 0.000         ;
; clk1hz ; 0.215 ; 0.000         ;
; clk25M ; 0.215 ; 0.000         ;
; clk50M ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+---------------------+------------+---------------+
; Clock               ; Slack      ; End Point TNS ;
+---------------------+------------+---------------+
; clk50M              ; 7.620      ; 0.000         ;
; clk25M              ; 19.000     ; 0.000         ;
; altera_reserved_tck ; 97.778     ; 0.000         ;
; clk1M               ; 499.000    ; 0.000         ;
; clk1hz              ; 499999.000 ; 0.000         ;
+---------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                        ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.894 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.130      ;
; 16.909 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.115      ;
; 16.909 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 3.119      ;
; 16.965 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 3.062      ;
; 17.005 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 3.022      ;
; 17.020 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 3.007      ;
; 17.020 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 3.011      ;
; 17.025 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 3.009      ;
; 17.049 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.975      ;
; 17.054 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.983      ;
; 17.064 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.960      ;
; 17.064 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.964      ;
; 17.076 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.954      ;
; 17.092 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.935      ;
; 17.093 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.944      ;
; 17.107 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.920      ;
; 17.107 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.924      ;
; 17.112 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.926      ;
; 17.120 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.907      ;
; 17.138 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.899      ;
; 17.163 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.867      ;
; 17.167 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.857      ;
; 17.169 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.856      ;
; 17.182 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.842      ;
; 17.182 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.846      ;
; 17.197 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.840      ;
; 17.204 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.820      ;
; 17.219 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 2.805      ;
; 17.219 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.809      ;
; 17.227 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.801      ;
; 17.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.792      ;
; 17.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.789      ;
; 17.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.788      ;
; 17.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.786      ;
; 17.250 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.777      ;
; 17.250 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.781      ;
; 17.254 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.773      ;
; 17.254 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.777      ;
; 17.256 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.771      ;
; 17.256 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.775      ;
; 17.275 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.752      ;
; 17.279 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.746      ;
; 17.280 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.748      ;
; 17.281 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.757      ;
; 17.306 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.724      ;
; 17.310 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.728      ;
; 17.310 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.720      ;
; 17.312 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.718      ;
; 17.324 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.701      ;
; 17.334 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.691      ;
; 17.335 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.693      ;
; 17.338 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.693      ;
; 17.345 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.682      ;
; 17.346 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.681      ;
; 17.349 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.676      ;
; 17.349 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 2.680      ;
; 17.350 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.678      ;
; 17.350 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.682      ;
; 17.354 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.673      ;
; 17.355 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.670      ;
; 17.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.667      ;
; 17.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.671      ;
; 17.361 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.666      ;
; 17.361 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.670      ;
; 17.362 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.676      ;
; 17.366 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.672      ;
; 17.367 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.661      ;
; 17.369 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.659      ;
; 17.369 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 2.658      ;
; 17.369 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.662      ;
; 17.378 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[4]             ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 2.651      ;
; 17.379 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.646      ;
; 17.382 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.646      ;
; 17.390 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.638      ;
; 17.405 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.623      ;
; 17.406 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.622      ;
; 17.406 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]             ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.625      ;
; 17.416 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.614      ;
; 17.417 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.613      ;
; 17.421 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.607      ;
; 17.421 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.611      ;
; 17.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.603      ;
; 17.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]             ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.601      ;
; 17.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.601      ;
; 17.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.605      ;
; 17.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]              ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.606      ;
; 17.426 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.600      ;
; 17.426 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.600      ;
; 17.429 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.597      ;
; 17.434 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 2.591      ;
; 17.437 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.601      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 2.588      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.592      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]             ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.586      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]             ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.590      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.586      ;
; 17.440 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.590      ;
; 17.441 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.585      ;
; 17.441 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.589      ;
; 17.441 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 2.585      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk25M'                                                                                         ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 39.187 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.845      ;
; 39.196 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.836      ;
; 39.222 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.810      ;
; 39.231 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.801      ;
; 39.236 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.796      ;
; 39.256 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.776      ;
; 39.257 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.775      ;
; 39.266 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.766      ;
; 39.271 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.761      ;
; 39.291 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.741      ;
; 39.292 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.740      ;
; 39.301 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.731      ;
; 39.306 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.726      ;
; 39.306 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.726      ;
; 39.325 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.707      ;
; 39.326 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.706      ;
; 39.327 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.705      ;
; 39.336 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.696      ;
; 39.341 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.691      ;
; 39.341 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.691      ;
; 39.360 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.672      ;
; 39.361 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.671      ;
; 39.362 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.670      ;
; 39.371 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.661      ;
; 39.373 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.659      ;
; 39.376 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.656      ;
; 39.376 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.656      ;
; 39.500 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.532      ;
; 39.501 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.531      ;
; 39.502 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.530      ;
; 39.506 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.526      ;
; 39.511 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.521      ;
; 39.514 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.518      ;
; 39.514 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.518      ;
; 39.628 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.404      ;
; 39.665 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 40.000       ; 0.000      ; 0.367      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk1M'                                                                                                       ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 996.294 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.732      ;
; 996.376 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.650      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[39]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[38]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[37]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[36]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[35]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[34]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[33]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[32]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[31]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[30]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[29]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[28]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[27]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[26]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[25]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.427 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[24]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.609      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[39]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[38]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[37]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[36]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[35]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[34]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[33]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[32]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[31]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[30]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.446 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.594      ;
; 996.451 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[2]    ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.586      ;
; 996.451 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.586      ;
; 996.453 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.573      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[10]   ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[9]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[8]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[7]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[6]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[5]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[4]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.461 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[3]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.577      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[5] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[4] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[0] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[2] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[1] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.497 ; Humidity:Hum|shet[11] ; Humidity:Hum|id_gorb[3] ; clk1M        ; clk1M       ; 1000.000     ; 0.003      ; 3.538      ;
; 996.509 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[11]   ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.517      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[39]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[38]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[37]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[36]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[35]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[34]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[33]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[32]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[31]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[30]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[29]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[28]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[27]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[26]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[25]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.509 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM[24]    ; clk1M        ; clk1M       ; 1000.000     ; 0.004      ; 3.527      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[39]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[38]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[37]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[36]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[35]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[34]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[33]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[32]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[31]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[30]   ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.528 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[0]    ; clk1M        ; clk1M       ; 1000.000     ; 0.008      ; 3.512      ;
; 996.533 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[2]    ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.504      ;
; 996.533 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[1]    ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.504      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[10]   ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[9]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[8]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[7]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[6]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[5]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[4]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.543 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[3]    ; clk1M        ; clk1M       ; 1000.000     ; 0.006      ; 3.495      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[23]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[22]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[21]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[20]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[19]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[18]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[17]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[16]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[15]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[14]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[13]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.560 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM[12]    ; clk1M        ; clk1M       ; 1000.000     ; 0.007      ; 3.479      ;
; 996.567 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[29]   ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.470      ;
; 996.567 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[28]   ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.470      ;
; 996.567 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[27]   ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.470      ;
; 996.567 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[26]   ; clk1M        ; clk1M       ; 1000.000     ; 0.005      ; 3.470      ;
+---------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk1hz'                                                                                                                       ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 999997.295 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.940      ;
; 999997.306 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.929      ;
; 999997.328 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.907      ;
; 999997.334 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.901      ;
; 999997.394 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.841      ;
; 999997.441 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.794      ;
; 999997.445 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.790      ;
; 999997.447 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.788      ;
; 999997.472 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.763      ;
; 999997.538 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.697      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.558 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.474      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.646 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.386      ;
; 999997.656 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.797     ; 1.579      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.693 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.339      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.762 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.270      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.795 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.237      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.801 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.231      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.912 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.120      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.939 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.093      ;
; 999997.961 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.071      ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk1M'                                                                                                              ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; five_sec:F_S|flag_five_sec ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Humidity:Hum|Data_H_write  ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM[36]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM[23]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM[3]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Humidity:Hum|shet[15]      ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM[35]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM[27]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM2[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Humidity:Hum|HYM[24]       ; Humidity:Hum|HYM[25]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM[22]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[20]       ; Humidity:Hum|HYM[21]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[17]       ; Humidity:Hum|HYM[18]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[12]       ; Humidity:Hum|HYM[13]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[12]       ; Humidity:Hum|HYM2[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM[38]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM[37]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM[30]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM[29]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM[19]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM[9]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM[7]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM2[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM[2]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Humidity:Hum|HYM[30]       ; Humidity:Hum|HYM[31]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM[10]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM2[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM2[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM[39]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM[8]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM2[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM[6]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM2[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM2[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Humidity:Hum|HYM[4]        ; Humidity:Hum|HYM[5]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; Humidity:Hum|HYM[4]        ; Humidity:Hum|HYM2[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.402      ;
; 0.272 ; Humidity:Hum|HYM[16]       ; Humidity:Hum|HYM[17]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.424      ;
; 0.316 ; Humidity:Hum|HYM[27]       ; Humidity:Hum|HYM[28]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; Humidity:Hum|HYM[25]       ; Humidity:Hum|HYM[26]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; Humidity:Hum|HYM[33]       ; Humidity:Hum|HYM[34]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM[11]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; Humidity:Hum|HYM[32]       ; Humidity:Hum|HYM[33]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; Humidity:Hum|HYM[31]       ; Humidity:Hum|HYM[32]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM2[29]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM2[19]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM[12]       ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM[16]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM[15]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM2[28]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM2[21]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; Humidity:Hum|HYM[17]       ; Humidity:Hum|HYM2[17]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.477      ;
; 0.325 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM2[22]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.478      ;
; 0.327 ; Humidity:Hum|protocol[0]   ; Humidity:Hum|protocol[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Humidity:Hum|HYM[27]       ; Humidity:Hum|HYM2[27]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.480      ;
; 0.327 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM2[26]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.480      ;
; 0.327 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM2[18]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.480      ;
; 0.328 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM2[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM2[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|protocol[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; Humidity:Hum|data_rec[0]   ; Humidity:Hum|data_rec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM2[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM2[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.010    ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 0.489      ;
; 0.338 ; Humidity:Hum|mstate.001    ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; -0.001     ; 0.489      ;
; 0.348 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM2[23]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.501      ;
; 0.353 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM[4]        ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.506      ;
; 0.353 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM2[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.506      ;
; 0.355 ; Humidity:Hum|shet[0]       ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[10]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; five_sec:F_S|five_sec[20]  ; five_sec:F_S|five_sec[20]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; five_sec:F_S|five_sec[12]  ; five_sec:F_S|five_sec[12]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; Humidity:Hum|shet[1]       ; Humidity:Hum|shet[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; five_sec:F_S|five_sec[4]   ; five_sec:F_S|five_sec[4]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Humidity:Hum|shet[9]       ; Humidity:Hum|shet[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Humidity:Hum|shet[2]       ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Humidity:Hum|shet[11]      ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Humidity:Hum|shet[7]       ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[4]       ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[13]      ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[14]      ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; five_sec:F_S|five_sec[13]  ; five_sec:F_S|five_sec[13]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; five_sec:F_S|five_sec[15]  ; five_sec:F_S|five_sec[15]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; five_sec:F_S|five_sec[1]   ; five_sec:F_S|five_sec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Humidity:Hum|shet[10]      ; Humidity:Hum|shet[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Humidity:Hum|shet[8]       ; Humidity:Hum|shet[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Humidity:Hum|shet[12]      ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Humidity:Hum|id_gorb[5]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Humidity:Hum|shet[3]       ; Humidity:Hum|shet[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; five_sec:F_S|five_sec[21]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[16]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Humidity:Hum|shet[6]       ; Humidity:Hum|shet[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Humidity:Hum|shet[5]       ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[0]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; five_sec:F_S|five_sec[17]  ; five_sec:F_S|five_sec[17]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk1hz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[0]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|dev_state         ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.390      ;
; 0.244 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 0.938      ;
; 0.245 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 0.939      ;
; 0.248 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 0.942      ;
; 0.250 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 0.944      ;
; 0.253 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.415      ;
; 0.330 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 1.024      ;
; 0.330 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 1.024      ;
; 0.359 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.539      ;
; 0.390 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.542      ;
; 0.392 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.546      ;
; 0.416 ; SETPOS:STPS|DIR               ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.568      ;
; 0.451 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.612      ;
; 0.491 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.643      ;
; 0.511 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.666      ;
; 0.525 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.542      ; 1.219      ;
; 0.546 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.704      ;
; 0.581 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.739      ;
; 0.591 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.752      ;
; 0.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.774      ;
; 0.631 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.784      ;
; 0.635 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.787      ;
; 0.643 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.795      ;
; 0.651 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.803      ;
; 0.655 ; SETPOS:STPS|M_EN              ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.809      ;
; 0.666 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.818      ;
; 0.670 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.822      ;
; 0.678 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.830      ;
; 0.686 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.838      ;
; 0.692 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.844      ;
; 0.701 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.853      ;
; 0.705 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.857      ;
; 0.713 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.865      ;
; 0.721 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.873      ;
; 0.727 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.879      ;
; 0.737 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.889      ;
; 0.740 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.892      ;
; 0.741 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.893      ;
; 0.748 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.900      ;
; 0.762 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.914      ;
; 0.775 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.927      ;
; 0.783 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.935      ;
; 0.797 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.949      ;
; 0.818 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.970      ;
; 0.853 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.005      ;
; 0.853 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.005      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk25M'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[0] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; PWM:p_w_m|cnt[7] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.404      ;
; 0.366 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[1] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.532      ;
; 0.504 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; PWM:p_w_m|cnt[6] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.661      ;
; 0.518 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[2] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.672      ;
; 0.539 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.696      ;
; 0.553 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[3] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; PWM:p_w_m|cnt[5] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.707      ;
; 0.574 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; PWM:p_w_m|cnt[4] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.588 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[4] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.741      ;
; 0.609 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.766      ;
; 0.623 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[5] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; PWM:p_w_m|cnt[3] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.776      ;
; 0.644 ; PWM:p_w_m|cnt[2] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.801      ;
; 0.658 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[6] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.810      ;
; 0.684 ; PWM:p_w_m|cnt[0] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.836      ;
; 0.693 ; PWM:p_w_m|cnt[1] ; PWM:p_w_m|cnt[7] ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.845      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; SPI_slave:SPI_MODULE|MOSIr[0]                                                                                                                                                                                                                                                                         ; SPI_slave:SPI_MODULE|MOSIr[1]                                                                                                                                                                                                                                                                         ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; frqdiv:FGD|z[5]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[5]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[39]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SPI_slave:SPI_MODULE|HYM_send[33]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[1]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[25]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[26]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[2]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[15]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; SPI_slave:SPI_MODULE|HYM_send[10]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[11]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; SPI_slave:SPI_MODULE|bitcnt[5]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|byte_received                                                                                                                                                                                                                                                                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk25M                                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk1M                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.408      ;
; 0.289 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.444      ;
; 0.295 ; SPI_slave:SPI_MODULE|HYM_send[19]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[20]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.448      ;
; 0.302 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.454      ;
; 0.303 ; SPI_slave:SPI_MODULE|bitcnt[6]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|byte_received                                                                                                                                                                                                                                                                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.455      ;
; 0.309 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.466      ;
; 0.324 ; SPI_slave:SPI_MODULE|HYM_send[23]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[24]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[15]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; SPI_slave:SPI_MODULE|HYM_send[27]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[28]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.480      ;
; 0.335 ; SPI_slave:SPI_MODULE|byte_data_received[1]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[2]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; SPI_slave:SPI_MODULE|byte_data_received[6]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[7]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.489      ;
; 0.343 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][26]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.495      ;
; 0.355 ; frqdiv:FGD|i[16]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[16]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; frqdiv:FGD|i[13]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[13]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; frqdiv:FGD|i[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|i[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; frqdiv:FGD|i[11]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[11]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; frqdiv:FGD|i[7]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|i[7]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; frqdiv:FGD|i[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|i[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; frqdiv:FGD|i[17]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[17]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; SPI_slave:SPI_MODULE|bitcnt[1]                                                                                                                                                                                                                                                                        ; SPI_slave:SPI_MODULE|bitcnt[1]                                                                                                                                                                                                                                                                        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; frqdiv:FGD|i[18]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[18]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; frqdiv:FGD|i[25]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[25]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; frqdiv:FGD|i[27]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[27]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; frqdiv:FGD|i[29]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[29]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; frqdiv:FGD|i[30]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[30]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; frqdiv:FGD|i[20]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[20]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.513      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk25M'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[7]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[7]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer3[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer3[6]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk1M'                                                                     ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk1hz'                                                                            ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 1.030 ; 1.030 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 1.626 ; 1.626 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; 2.606 ; 2.606 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 2.662 ; 2.662 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 2.834 ; 2.834 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -0.910 ; -0.910 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -0.725 ; -0.725 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; -2.287 ; -2.287 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -2.384 ; -2.384 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -2.403 ; -2.403 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 5.019 ; 5.019 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 5.264 ; 5.264 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 4.919 ; 4.919 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 5.899 ; 5.899 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 5.768 ; 5.768 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 5.886 ; 5.886 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.899 ; 5.899 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.899 ; 5.899 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 3.875 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 3.875 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.722 ; 5.722 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 6.102 ; 6.102 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.702 ; 5.702 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.233 ; 4.233 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 5.019 ; 5.019 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 5.264 ; 5.264 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 4.919 ; 4.919 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 4.882 ; 4.882 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 4.882 ; 4.882 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 4.999 ; 4.999 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.036 ; 5.036 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.154 ; 5.154 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 3.875 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 3.875 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.174 ; 5.174 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 5.373 ; 5.373 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.014 ; 5.014 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.233 ; 4.233 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.789 ;    ;    ; 4.789 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.789 ;    ;    ; 4.789 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data_H    ; clk50M     ; 4.956 ;      ; Rise       ; clk1M           ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data_H    ; clk50M     ; 4.956 ;      ; Rise       ; clk1M           ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 4.956     ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 4.956     ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+----------------------+------------+-------+----------+---------+---------------------+
; Clock                ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 10.073     ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  altera_reserved_tck ; N/A        ; N/A   ; N/A      ; N/A     ; 97.223              ;
;  clk1M               ; 988.106    ; 0.215 ; N/A      ; N/A     ; 498.758             ;
;  clk1hz              ; 999992.262 ; 0.215 ; N/A      ; N/A     ; 499998.758          ;
;  clk25M              ; 37.584     ; 0.215 ; N/A      ; N/A     ; 18.758              ;
;  clk50M              ; 10.073     ; 0.215 ; N/A      ; N/A     ; 6.933               ;
; Design-wide TNS      ; 0.0        ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk1M               ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk1hz              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk25M              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk50M              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 2.552 ; 2.552 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 3.424 ; 3.424 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; 5.926 ; 5.926 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 6.047 ; 6.047 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 6.524 ; 6.524 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -0.910 ; -0.910 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -0.725 ; -0.725 ; Rise       ; clk1hz          ;
; MOSI      ; clk50M     ; -2.287 ; -2.287 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -2.384 ; -2.384 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -2.403 ; -2.403 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.909 ; 10.909 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 11.480 ; 11.480 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 10.635 ; 10.635 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 13.746 ; 13.746 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 13.388 ; 13.388 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 13.582 ; 13.582 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 13.746 ; 13.746 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 13.711 ; 13.711 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 8.640  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 8.640  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 13.016 ; 13.016 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 14.303 ; 14.303 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 13.237 ; 13.237 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.630  ; 9.630  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 5.019 ; 5.019 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 5.264 ; 5.264 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 4.919 ; 4.919 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 4.882 ; 4.882 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 4.882 ; 4.882 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 4.999 ; 4.999 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.036 ; 5.036 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.154 ; 5.154 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 3.875 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 3.875 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.174 ; 5.174 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 5.373 ; 5.373 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.014 ; 5.014 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.233 ; 4.233 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.679 ;    ;    ; 9.679 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.789 ;    ;    ; 4.789 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 835        ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 8351       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 36         ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 5275       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 835        ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 8351       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 36         ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 5275       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Nov 22 22:23:30 2016
Info: Command: quartus_sta First_project -c First_project
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'First_project.sdc'
Warning (332153): Family doesn't support jitter analysis.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 10.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.073         0.000 clk50M 
    Info (332119):    37.584         0.000 clk25M 
    Info (332119):   988.106         0.000 clk1M 
    Info (332119): 999992.262         0.000 clk1hz 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk1M 
    Info (332119):     0.499         0.000 clk1hz 
    Info (332119):     0.499         0.000 clk25M 
    Info (332119):     0.499         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk50M 
    Info (332119):    18.758         0.000 clk25M 
    Info (332119):    97.223         0.000 altera_reserved_tck 
    Info (332119):   498.758         0.000 clk1M 
    Info (332119): 499998.758         0.000 clk1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 20 output pins without output pin load capacitance assignment
    Info (306007): Pin "Data_H" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out_vent" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flag_five_sec" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data_H_test" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 16.894
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.894         0.000 clk50M 
    Info (332119):    39.187         0.000 clk25M 
    Info (332119):   996.294         0.000 clk1M 
    Info (332119): 999997.295         0.000 clk1hz 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk1M 
    Info (332119):     0.215         0.000 clk1hz 
    Info (332119):     0.215         0.000 clk25M 
    Info (332119):     0.215         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.620         0.000 clk50M 
    Info (332119):    19.000         0.000 clk25M 
    Info (332119):    97.778         0.000 altera_reserved_tck 
    Info (332119):   499.000         0.000 clk1M 
    Info (332119): 499999.000         0.000 clk1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 384 megabytes
    Info: Processing ended: Tue Nov 22 22:23:32 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


