{"patent_id": "10-2023-7042272", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0006614", "출원번호": "10-2023-7042272", "발명의 명칭": "트랜지스터 기반 신경망을 위한 시스템, 방법 및 컴퓨터 디바이스", "출원인": "블루마인드 인크.", "발명자": "고슨 존 린든"}}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴런을 포함하는 인공 신경망(ANN)을 운영하는 시스템에 있어서, 각 뉴런은: 입력 신호를 처리하기 위한 전하 트랩 트랜지스터(CTT)를 포함하며, 상기 CTT는 시냅스 가중치를 제공하는, 복수의 시냅스;상기 복수의 시냅스로부터 드레인 전류를 수신하기 위한 축적 블록 - 상기 드레인 전류는 복수의 시냅스로부터의 곱셈의 출력으로 생성됨 -;축적된 신호에 대한 단기 메모리 역할을 하기 위해 드레인 전류로부터 전하를 축적하는 커패시터;방전 사이클 동안 축적된 전하를 방전하여 출력 신호를 생성하는 방전 펄스 생성기; 그리고입력 전압인 출력 신호를 기준 전압과 비교하는 비교기를 포함하며, 상기 비교기는 입력 전압이 기준 전압보다높으면 제1 출력을 생성하고, 입력 전압이 기준 전압보다 낮으면 제2 출력을 생성하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항 내지 제2항 중 어느 한 항에 있어서, 상기 축적 블록은:상기 복수의 시냅스로부터 드레인 전류를 수신하는 저장 디바이스;상기 시냅스 가중치를 저장하고, 상기 시냅스 가중치와 상기 입력 신호들의 곱셈을 수행하는 복수의 곱셈기; 그리고상기 복수의 곱셈기로부터의 곱셈의 출력을 합산하여 누적된 신호를 생성하는 축적기를 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 비교기는 적어도 하나의 CMOS(Complementary Metal Oxide Semiconductor) 인버터의 캐스케이드를 포함하는 TIQ(Threshold Inverter Quantization) 비교기이고, 각각의 CMOS 인버터는 PMOS(PhannelMetal Oxide Semiconductor) 트랜지스터와 n-채널 금속 산화물 반도체(NMOS) 트랜지스터이며, 상기 기준 전압은TIQ 비교기에 의해 자체 생성된 TIQ 비교기의 임계값에 대응하고, TIQ 비교기의 임계값은 PMOS 트랜지스터 또는NMOS 트랜지스터를 통해 조정 가능하며, 상기 TIQ 비교기의 임계값은 상기 PMOS 트랜지스터의 강도를 상기 NMOS트랜지스터의 강도로 나눈 비율에 대응하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서, 상기 드레인 전류는 상기 복수의 시냅스로부터의 곱셈의 출력으로서 생성되고, 상기 입력 신호와 상기 시냅스 가중치의 곱과 동일한 전하량을 생성하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에 있어서, 상기 드레인 전류들은 상기 축적 블록에 연결되기 전에 서로 연결되고, 상기 축적 블록은 상기드레인 전류들을 합산하며, 그리고 상기 드레인 전류들의 합은 상기 누적 신호로서 저장을 위해 상기 커패시터에 전달되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제2항 내지 제5항 중 어느 한 항에 있어서, 각각의 CTT는 시냅스 가중치 및 시간을 나타내는 드레인 전류의 곱셈을 입력으로 수행하고, 모든 곱셈은 상기 커패시터에 누적되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제2항 내지 제6항 중 어느 한 항에 있어서, 상기 누적 블록은 상기 드레인 전류를 유선(wired) OR 함수로 합산공개특허 10-2024-0006614-3-하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제2항 내지 제7항 중 어느 한 항에 있어서, 각 CTT의 문턱 전압은 프로그래밍을 통해 조정되어 해당 시냅스에대한 가중치 값을 저장하고, 각 CTT는 전압 펄스가 인가되는 게이트를 포함하고, 전압 펄스의 소스는 접지되며,게이트-소스 전압은 일정하며, 전압 펄스는 시간을 사용하여 정보를 전달하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제2항 내지 제8항 중 어느 한 항에 있어서, 시냅스 가중치를 저장하기 위해 저항이 사용되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 저항은 상기 CTT에 의해 제공되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제2항 내지 제10항 중 어느 한 항에 있어서, 상기 복수의 시냅스는 CTT의 문턱 전압 시프트에 시냅스 가중치를저장하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제2항 내지 제12항 중 어느 한 항에 있어서, 제1 스케일링된 전류 펄스로부터의 전하는 제어 신호로서 사용되기위해 상기 커패시터에 축적되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제2항 내지 제12항 중 어느 한 항에 있어서, 각 뉴런의 통합된 전하는 입력 신호와 시냅스 가중치의 곱에 비례하고, 통합된 전하의 값은 방전될 때까지 일정하게 유지되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제2항 내지 제13항 중 어느 한 항에 있어서, CTT를 통해 흐르는 전류는 전류 미러에 의해 미러링되어 커패시터에 전하를 축적시켜, 가중된 입력의 합에 비례하는 전압을 생성하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제2항 내지 제14항 중 어느 한 항에 있어서, 상기 방전 펄스 생성기는 방전 사이클 캐스코드 전류원인, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제2항 내지 제15항 중 어느 한 항에 있어서, 방전 펄스 생성기는 ANN에서 감산 기능을 달성하기 위해 축적 동안축적된 신호를 추가로 전송하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제3항에 있어서, 상기 시스템은 상기 TIQ 비교기의 기준 전압에 추가로 제2 기준 전압을 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제3항에 있어서, 상기 시스템은 상기 TIQ 비교기의 기준 전압 대신에 제2 기준 전압을 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제2항 내지 제18항 중 어느 한 항에 있어서, 상기 시스템은 상기 출력 신호로서 활성화 펄스를 생성하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제2항 내지 제19항 중 어느 한 항에 있어서, 복수의 시냅스가 입력 신호를 수신하고, 입력 신호의 전압을 전류로 변환하며, 그리고 출력 신호로서 제2 스케일링된 전류 펄스를 생성하는, 시스템.공개특허 10-2024-0006614-4-청구항 21 제1항 내지 제20항 중 어느 한 항에 있어서, ANN의 계층들 사이에 정보를 일시적으로 유지하기 위한 임시 메모리 구조를 제공하기 위한 장치를 더 포함하고, 상기 장치는:비동기 제어 가능한 지연을 제공하기 위한 아날로그 서브임계 지연 블록을 포함하는 내부 링; 그리고상기 내부 링을 지원하는 복수의 비동기 카운터를 포함하는 외부 링;을 포함하며,여기서 내부 링과 외부 링은 지연 상태의 효율적이고 단기적인 정확한 저장을 달성하기 위해 함께 (in tandem)작동하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제2항에 있어서, 상기 ANN은:뉴런에서 입력을 수신하기 위한 입력 계층;입력에 시냅스 가중치를 곱하여 곱을 산출하고, 그 곱에 바이어스를 추가하여 합을 산출하고, 그 합을 활성화함수에 적용하고, 상기 활성화 함수를 수행하여 출력 신호를 산출하며, 그리고 상기 출력을 다음 뉴런 계층에계단식으로 연결하는 적어도 하나의 은닉 계층; 그리고상기 출력 신호를 제공하는 출력 계층;을 포함하며,상기 입력 계층, 적어도 하나의 은닉 계층, 및 출력 계층 각각은 적어도 하나의 뉴런을 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제1항 내지 제22항 중 어느 한 항에 있어서, 상기 CTT의 서브세트는 NMOS CTT인, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제1항 내지 제22항 중 어느 한 항에 있어서, 상기 CTT의 서브세트는 PMOS CTT인, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제1항 내지 제24항 중 어느 한 항에 있어서, 각각의 CTT는 고유전율(high-k) 금속 게이트를 포함하고, 전하 트래핑 프로세스 동안 드레인 바이어스가 인가되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제1항 내지 제25항 중 어느 한 항에 있어서, 각각의 CTT는 SiO2 계면 계층을 포함하는 게이트 유전체를 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제26항에 있어서, 각각의 게이트 유전체는 SiO2 계면 계층과 계단식 HfSiON 계층을 포함하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제26항 내지 제27항 중 어느 한 항에 있어서, 각각의 CTT는 다른 캐리어가 게이트 유전체에 안정적으로 트랩되도록 하기 위해 전하 트랩핑 프로세스 동안 드레인 바이어스를 인가하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제28항에 있어서, 각각의 CTT의 임계 전압은 각각의 게이트 유전체에 트랩된 전하의 양에 의해 변조되고, 각각의 드레인 바이어스는 향상된 국부 가열 효과로 인해 전하 트랩핑 프로세스를 강화하고 안정화하며, 각 CTT의각 임계 전압은 제어된 양만큼 시프트 가능하며 매개변수 값을 인코딩하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제29항에 있어서, 가중치 값은 설정된 프로그래밍 전압 바이어스에서 가변 길이의 게이트 펄스를 인가함으로써프로그래밍되고, 포지티브 프로그래밍 동안에는 포지티브 게이트 전압 펄스가 인가되고, 임계 전압은 제1 방향공개특허 10-2024-0006614-5-으로 시프트되고, 네거티브 프로그래밍 동안에 네거티브 펄스가 인가되며, 그리고 임계 전압이 제1 방향과 반대되는 제2 방향으로 시프트하는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제25항 내지 제30항 중 어느 한 항에 있어서, 상기 게이트의 소스 전압에 일정한 진폭의 펄스가 인가되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제31항에 있어서, 상기 일정한 진폭 펄스는 ANN의 후속 계층으로 직접 전파되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제31항에 있어서, 상기 일정한 진폭 펄스는 비선형 함수를 통과하여 ANN의 후속 계층으로 전파되는, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제33항에 있어서, 상기 비선형 함수는 ReLU(Rectified Linear Unit)인, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제1항 내지 제34항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 높은, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제1항 내지 제34항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 낮은, 시스템."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "뉴런을 포함하는 인공 신경망(ANN)을 위한 방법으로, 상기 방법은:시냅스 가중치를 제공하는 복수의 전하 트랩 트랜지스터(CTT)를 통해 입력 신호를 처리하는 단계;상기 복수의 CTT로부터 곱셈의 출력으로서 드레인 전류를 생성하는 단계;복수의 CTT로부터 드레인 전류를 수신하는 단계;축적된 신호에 대한 단기 메모리 역할을 하기 위해 드레인 전류로부터 전하를 축적하는 단계;축적된 전하를 방전 사이클 동안 방전하여 출력 신호를 생성하는 단계; 그리고비교기에서 입력 전압과 기준 전압을 비교하는 단계를 포함ㅍ하며, 상기 비교기는 입력 전압이 기준 전압보다높으면 제1 출력을 생성하고 입력 전압이 기준 전압보다 낮으면 제2 출력을 생성하는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제37항에 있어서, 상기 복수의 CTT로부터 드레인 전류를 수신하는 단계는:복수의 시냅스로부터 드레인 전류를 수신하는 단계;시냅스 가중치를 저장하고, 입력 신호와 시냅스 가중치의 곱셈을 수행하는 단계; 그리고상기 곱셈의 출력을 합산하여 누적된 신호를 생성하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_39", "content": "제37항 내지 제38항 중 어느 한 항에 있어서, 상기 비교기는 TIQ(Threshold Inverter Quantization) 비교기이고, 상기 TIQ 비교기는 적어도 하나의 CMOS(Complementary Metal Oxide Semiconductor) 인버터의 캐스케이드를포함하고, 각각의 CMOS 인버터는 p-채널 금속 산화물 반도체(PMOS) 트랜지스터 및 n-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함하고, 상기 기준 전압은 상기 TIQ 비교기에 의해 자체 생성된 TIQ 비교기의 임계값에대응하고, 상기 TIQ 비교기의 임계값은 PMOS 트랜지스터 또는 NMOS 트랜지스터를 통해 조정 가능하며, 그리고TIQ 비교기의 임계값은 PMOS 트랜지스터의 강도를 NMOS 트랜지스터의 강도로 나눈 비율에 대응하는, 방법.공개특허 10-2024-0006614-6-청구항 40 제39항에 있어서, 상기 입력 신호는 CTT에서 수신되고, 상기 입력 신호의 전압은 전류로 변환되고, 제2 스케일링된 전류 펄스는 상기 출력 신호로서 생성되는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_41", "content": "제39항 내지 제40항 중 어느 한 항에 있어서, 상기 ANN은:입력을 수신하는 입력 계층;입력값에 시냅스 가중치를 곱하여 곱을 산출하는 은닉 계층;합계를 산출하기 위해 상기 곱에 바이어스를 추가하는 은닉 계층;상기 합을 활성화 함수에 인가하는 은닉 계층;출력 신호를 생성하기 위해 활성화 함수를 수행하는 은닉 계층; 그리고출력 신호를 후속 뉴런 계층으로 계단식으로 연결하는 은닉 계층에 의해 구현되는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_42", "content": "제41항에 있어서, ANN을 교정하는 단계를 더 포함하고, ANN을 교정하는 단계는:지정된 기준 가중치 블록을 결정하는 단계;지정된 기준 가중치 블록에 따라 전류 미러를 교정하는 단계;지정된 기준 가중치 블록에 따라 커패시터를 교정하는 단계;지정된 기준 가중치 블록에 따라 TIQ 비교기를 교정하는 단계; 그리고지정된 기준 가중치 블록 내 CTT에 저장된 각 시냅스 가중치를 교정하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_43", "content": "제42항에 있어서, 교정 후에 전류 미러, 커패시터 및 비교기 각각은 지정된 기준 가중치 블록과 동기화되고, 일단 전류 미러의 교정, 커패시터의 교정 및 비교기의 교정이 완료되면, 각각의 뉴런 신호 경로는 지정된 기준 가중치 블록에 대해 매칭되고, 모든 뉴런은 서로 비율적으로 매칭되는, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_44", "content": "제37항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 높은, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_45", "content": "제37항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 낮은, 방법."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_46", "content": "입력 전압을 기준 전압과 비교하기 위한 TIQ(Threshold Inverter Quantization) 비교 디바이스로서, 상기 디바이스는:입력 신호를 수신하기 위한 입력 연결부;적어도 하나의 CMOS(Complementary Metal Oxide Semiconductor) 인버터의 캐스케이드 - 각 CMOS 인버터는:p-채널 금속 산화물 반도체(PMOS) 트랜지스터; 그리고n-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함함 -;출력 신호를 전송하기 위한 출력 연결부; 전력을 수신하기 위한 전력 연결부; 그리고공개특허 10-2024-0006614-7-접지;를 포함하며,상기 기준 전압은 상기 TIQ 비교기에 의해 자체 생성된 TIQ 비교기의 임계값에 대응하고;입력 전압이 임계값을 초과하면, 제2 출력이 제1 출력으로 플립되고, 입력 전압이 임계값 아래로 떨어지면, 제1출력이 제2 출력으로 플립되고;TIQ 비교기의 임계값은 PMOS 트랜지스터 또는 NMOS 트랜지스터를 통해 조정 가능하며; 상기 TIQ 비교기의 임계값은 상기 PMOS 트랜지스터의 강도를 상기 NMOS 트랜지스터의 강도로 나눈 비에 대응하는, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_47", "content": "제46항에 있어서, 상기 PMOS 트랜지스터는 PMOS CTT이고, 상기 NMOS 트랜지스터는 NMOS CTT이며, TIQ 비교기 디바이스는 상기 CTT에 의해 교정되도록 구성 가능한, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_48", "content": "제47항에 있어서, CTT는 추가 CTT를 포함하는 인공 신경망(ANN)에 대한 기준 값을 교정하기 위해 TIQ 비교기에대해 조정 가능한 임계값을 제공하도록 구성 가능한, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_49", "content": "제48항에 있어서, 상기 추가 CTT의 서브세트는 PMOS 디바이스들인, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_50", "content": "제48항에 있어서, 상기 추가 CTT의 서브세트는 NMOS 디바이스인, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_51", "content": "제46항 내지 제50항 중 어느 한 항에 있어서, 상기 TIQ 비교기 디바이스의 임계 전압은 가중치 매트릭스에 기록된 임계 전압을 재프로그래밍함으로써 유지되고 재교정되는, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_52", "content": "제46항 내지 제51항 중 어느 한 항에 있어서, 상기 TIQ 비교기 디바이스의 임계 시프트의 개선된 제거를 달성하기 위해 상관 이중 샘플링이 사용되는, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_53", "content": "제52항에 있어서, 상기 상관 이중 샘플링은 커패시터에서의 전압을 초기화하는, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_54", "content": "제46항 내지 제53항 중 어느 한 항에 있어서, 상기 TIQ 비교기 디바이스는 이중 경사 TIQ 비교기 디바이스인,디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_55", "content": "제46항 내지 제54항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 높은, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_56", "content": "제46항 내지 제54항 중 어느 한 항에 있어서, 상기 제1 출력은 상기 제2 출력보다 낮은, 디바이스."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_57", "content": "인공 신경망(ANN)의 계층들 간 정보를 일시적으로 유지하는 임시 메모리를 제공하는 장치로서, 상기 장치는:비동기 제어 가능한 지연을 제공하기 위한 아날로그 서브임계 지연 블록을 포함하는 내부 링; 그리고공개특허 10-2024-0006614-8-상기 내부 링을 지원하는 복수의 비동기 카운터를 포함하는 외부 링;을 포함하며,여기서 내부 링과 외부 링은 지연 상태의 효율적이고 단기적인 정확한 저장을 달성하기 위해 함께 (in tandem)작동하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_58", "content": "제57항에 있어서, 상기 아날로그 서브임계 지연 블록은 복수의 서브임계 패스 트랜지스터 로직(PTL) 지연 라인요소를 포함하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_59", "content": "제57항 내지 제58항 중 어느 한 항에 있어서, 상기 비동기 카운터는 제1 비동기 카운터를 포함하고, 상기 제1비동기 카운터는 1비트 비동기 서브-임계 카운터이고, 상기 비동기 카운터는 D 플립플롭을 포함하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_60", "content": "제59항에 있어서, 다수의 비동기 카운터를 더 포함하는 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_61", "content": "제60항에 있어서, 상기 다수의 비동기 카운터는 1비트 계단식 서브-임계 카운터인, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_62", "content": "제59항 내지 제61항 중 어느 한 항에 있어서, 상기 임시 메모리는 비동기식으로 기능하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_63", "content": "제59항 내지 제62항 중 어느 한 항에 있어서, 시간은 나노와트 또는 피코와트 전력 소비 공간에 일시적으로 저장되는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_64", "content": "제59항 내지 제63항 중 어느 한 항에 있어서, 상기 장치는 제1 활성화 펄스를 수신하고, 상기 장치는 상기 제1비동기 카운터를 통해 상기 제1 활성화 펄스의 폭을 저장하고, 그리고 상기 장치는 상기 제1 비동기 카운터를카운트다운하여 상기 제1 활성화 펄스를 상기 ANN의 다음 계층으로 전송하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_65", "content": "제59항 내지 제64항 중 어느 한 항에 있어서, 상기 아날로그 서브임계 지연 블록과 상기 제1 비동기 카운터는발진기에서 초래된 내부 지연을 갖는 포지티브 피드백 루프를 함께 생성하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_66", "content": "제65항에 있어서, 상기 발진기는 상기 지연선 요소들의 주파수에 기초하여 발진하는 자체 타이밍 발진기이고,상기 장치는 상기 자체 타이밍 발진기에 의해 클록킹되고 상기 지연선 요소들에 의해 생성되는 제2 카운터 및상기 비동기 카운터를 더 포함하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_67", "content": "제66항에 있어서, 상기 발진기는 커패시터가 방전될 때 활성화되고, 상기 발진기는 상기 발진기가 활성화될 때카운트업하도록 상기 제1 비동기 카운터를 트리거하고, 상기 커패시터가 방전될 때 상기 발진기는 비활성화되고상기 제1 비동기 카운터는 값을 유지하며, 상기 발진기는 후속적으로 다시 활성화되고 제1 비동기 카운터는 제1시간 동안 다시 0으로 카운트다운되며, 그리고 제1 시간 동안 펄스는 후속 뉴런에 대한 입력으로서 생성되는,장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_68", "content": "제67항에 있어서, 방전 기간 동안 뉴런은 제1 활성화 펄스를 생성하고, 제1 활성화 펄스가 하이일 때, 제1 활성화 펄스는 상기 발진기를 활성화하고, 제1 활성화 펄스가 로우일 때, 제1 활성화 펄스는 상기 발진기를 비활성공개특허 10-2024-0006614-9-화하고 제1 비동기 카운터가 중지되며, 제1 비동기 카운터는 제1 활성화 펄스의 펄스 폭을 나타내는 숫자를 저장하고, 제1 비동기 카운터는 일정 기간 동안 상기 저장된 숫자를 추가로 유지하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_69", "content": "제68항에 있어서, 상기 기간은 초(second)인, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_70", "content": "제67항 내지 제69항 중 어느 한 항에 있어서, 제1 비동기 카운터는 제1 활성화 펄스 동안 카운트 업되고, 상기장치가 지연선 요소를 활성화하고 제1 활성화 펄스와 동일한 제2 활성화 펄스를 생성하기 위해 제1 활성화 펄스를 후속 뉴런에 인가할 때 카운트 다운되는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_71", "content": "제66항 내지 제70항 중 어느 한 항에 있어서, 상기 제1 비동기 카운터는 반대로 구성된 상기 제2 카운터와 쌍을이루어, 상기 제1 비동기 카운터가 카운트 다운됨에 따라 상기 제2 카운터가 카운트 업하여 상기 제1 활성화 펄스의 폭을 추가로 저장하도록 하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_72", "content": "제66항 내지 제71항 중 어느 한 항에 있어서, 상기 제2 카운터 카운트 업은 축적기 커패시터 방전 사이클에 의해 활성화되며 비교기가 임계 전압에 따라 상태를 플립할 때에 비활성화되며, 상기 제1 비동기 카운터 카운트다운은 ANN의 후속 계층에 대한 추론 시작 신호에 의해 활성화되는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_73", "content": "제57항 내지 제72항 중 어느 한 항에 있어서, 상기 장치는 공간과 전력을 절약하기 위해 동적 논리를 사용하는,장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_74", "content": "제57항 내지 제72항 중 어느 한 항에 있어서, 상기 임시 메모리는 시간 임시 메모리를 포함하는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_75", "content": "제74항에 있어서, 시간은 절대 시간, 경과 시간, 시간 지연, 시간 변화율 중 하나 이상으로 계산되는, 장치."}
{"patent_id": "10-2023-7042272", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_76", "content": "제74항에 있어서, 시간은 절대 시간으로 계산되고, 모든 정보는 시간에 대해 비율적으로 처리되는, 장치."}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인공 신경망을 운영하기 위한 컴퓨터 시스템, 방법 및 장치가 제공된다. 상기 시스템은 뉴런들을 포함한다. 상기 뉴런들은 입력 신호를 처리하는 전하 트랩 트랜지스터를 포함하는 복수의 시냅스, 복수의 시냅스로부터 드레인 전류를 수신하는 축적 블록 - 상기 드레인 전류는 복수의 시냅스로부터의 곱셈의 출력으로 생성되며, 상기 드레 인 전류는 전압과 시간을 곱한 양을 계산함 -, 드레인 전류로부터의 전하를 축적하여 축적된 신호들에 대한 단기 메모리 역할을 하는 커패시터, 축적된 전하를 방전 사이클 동안 방전하여 출력 신호를 생성하는 방전 펄스 생성 기, 그리고 입력 전압을 기준 전압과 비교하는 비교기를 포함한다. 상기 비교기는 입력 전압이 기준 전압보다 높 으면 제1 출력을 생성하고, 입력 전압이 기준 전압보다 낮으면 제2 출력을 생성한다."}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "다음은 일반적으로 신경망 및 수치 계산에 관한 것이며, 보다 구체적으로는 아날로그 기반 신경망 및 계산을 위 한 시스템, 방법 및 컴퓨터 디바이스에 관한 것이다."}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반화된 인공 신경망(artificial neural network, ANN)은 생물학적 신경 구조를 차용한 기계 학습 아키텍처로 설명될 수 있으며, 여기에서 제1 입력으로부터의 뉴런들 활성화는 다음 계층에 캐스케이드(cascade)되며, 이는 후속 계층에서의 뉴런의 흥분성 또는 억제성 행동을 유발할 수 있다. 신경망은 인공 지능 시스템의 기초를 형성 하며 기술 솔루션의 거의 모든 측면에서 애플리케이션을 점점 더 많이 찾고 있다. 신경망과 인공 지능을 컴퓨터 문제에 적용할 때 가장 중요한 과제 중 하나는 솔루션의 총 소유 비용 및 특히 솔루션의 전력 소비이다. 기존 데이터 센터에서는 전력이 제약이 아니며 CPU 및 GPU와 같이 전력을 많이 소비하는 프로세서를 활용하여 다양한 데이터 유형에 대해 신경망 알고리즘을 실행한다. 그러나, 인공지능을 실제 애플리케이션에 적용하는 것이 시급 하다. 예를 들어, 다양한 유형의 센서가 데이터를 생성하는 특정 경우에는 전력 예산이 주요 제약이 된다. 이러 한 제약으로 인해 범용 CPU 및 GPU보다 훨씬 효율적인 신경망 알고리즘을 처리하는 저전력 방법이 필요하게 되었다. 도 1a에, 일반적인 기존 ANN이 표시되어 있다. 도 1a는 기본적인 추론 시스템 아키텍처를 보여준다. ANN은 입력을 수신하기 위한 입력 계층, 계산을 수행하기 위한 은닉 계층 및 출력을 제공하기 위한 출력 계층을 포함한다. 입력 계층, 은닉 계층 및 출력 계층 각각은 하나 이상의 뉴런 을 포함한다. ANN 100은 생물학적 신경 구조에서 느슨하게 형태를 차용한 기계 학습 아키텍처이다. 생물학적 신경 구조에서, 제1 입력 신호(도시되지 않음)로부터의 뉴런(예를 들어, 입력 계층에서)의 활성화는 후속 계층(예를 들어, 은닉 계층)으로 케스케이드된다. 이 캐스케이드는 후속 계층에서의 뉴런에 흥분성 또는 억제성 행동 을 유발할 수 있다. 개별 뉴런은 단독으로 또는 조합하여 다양한 동작 중 임의의 것을 수행할 수 있다. 캐스케이드를 수신하는 ANN 계층의 뉴런은 이전 계층의 뉴런의 값을 연관된 시냅스 가중치(도시되지 않음)와 결합할 수 있다. 뉴런은 이하에서 \"활성화 함수\"로 지칭되는 비선형 스케일링을 적용할 수 있다. 앞서 말한 값의 조 합은 곱셈을 통해 얻은 다음 다른 곱과 합산된다. 곱셈은 뉴런의 활성화에 시냅스 가중치를 곱한 값에 따 라 수행된다. 활성화 함수의 결과는 이전 계층(예를 들어, 은닉 계층)의 출력이 이전 계층(예를 들어, 입력 계층) 에 선형적으로 매핑될 수 없다는 이점이 있을 수 있다. 비선형 스케일링은 훈련 단계 동안 경사 하강을 유리하 게도 허용할 수 있다. 뉴런은 그 값을 뉴런의 후속 계층(예를 들어, 출력 계층)으로 전파할 수 있다. 전술한 프로세스는 기존의 신경망(예: ANN)에서 구현된다. 따라서, 입력 또는 뉴런 활성화의 벡터 xi가 곱 셈-축적 (MAC) 함수 ((Τwij*xi)를 활용하여 시냅스 가중치 행렬 wij와 곱해져서 활성화를 생성하는 벡터-행렬-곱 셈과 같은 중요한 계산 작업이 ANN에서 구현될 수 있다. 구현 시, 곱과 합산은 절대값(디지털 경우에는 수치, 아날로그 방식에서는 전압 또는 전류)을 기반으로 한다. 예를 들어, 디지털 구현에서, 입력 신호와 시냅스 가중치는 이진수로 표현될 수 있고, 곱셈은 디지털 곱셈기에 의해 수행될 수 있으며, 그 결과는 디지털 숫자로 누적되거나 합산될 수 있다. 이 방법은 상대적으로 에너지 및 실리콘 면적이 비효율적이다. 도 1b에는 기존 ANN이 수행할 수 있는 다양한 기능의 박스 다이어그램이 표시되어 있다. 개별 뉴런은 단독으로 또는 조합하여 다양한 행동들을 수행할 수 있다. ANN의 특정 계층(예: 은닉 계층)의 뉴런 은 도 1a에 설명된 기능 중 임의의 기능을 수행할 수 있다. 110에서, ANN은 입력 계층에서 입력 신호(도시되지 않음)를 수신한다. 입력 계층은 입력 신호에 뉴런의 시냅스 가중치(도시되지 않음)를 추가로 곱한다. 112에서, ANN은 수행된 모든 곱셈의 결과를 누적하거나 함께 더한다. 114에서, ANN은 곱셈의 누적된 출력에 바이어스를 추가하고 그 합을 활성화 함수(11 6)에 적용한다. 활성화 함수에서, ANN은 활성화 함수를 수행하고 활성화 함수의 출력을 후속 뉴런 층에 계 단식으로 연결(cascade)한다. 도 2는 종래의 디지털 곱셈-축적 어레이를 도시한다. 도 2는 도 1의 ANN과 같은 종래의 ANN의 곱셈 및 축적과 같은 함수를 계산할 수 있는 곱셈-축적 어레이의 디지털 구현을 도시한다. 어레이는 이전 계층(102, 104)에서 이전 뉴런으로부터 출력 신호를 수신하기 위한 활성화 메모리 , 시냅스 가중치를 공급하기 위한 가중치 메모리, 입력 신호를 곱하고 곱셈의 출력을 합산하기 위한 곱셈 축적기(multiply-accumulators, MACS) 및 MAC의 함께 더해지는 출력 신호들을 합산하는 축적기 를 포함한다. 어레이는 곱셈 축적기의 하나의 가능한 실시예를 예시하는 MAC 유닛을 더 포함한다. 도 11은 도 1a의 ANN을 구현하기 위해서 시냅스 가중치를 저장하기 위해 저항을 사용하는 기존의 아날로그 전도 기반 추론 시스템을 보여준다. 시스템에서, 메모리 요소는 원하는 시냅스 가중치에 비례하는 저항을 생성하는 데 사용된다. 메모리 요소 에는 반도체 제조 시 특수 처리 계층들이 필요할 수 있다. 전압은 저항기(표시되지 않음) 양단에 적용되고 결과 전류는 I=V/R인 옴의 법칙에 따라 입력 신호와 가중치의 곱이다. 무게는 1/R로 저장된다.이 시스템은 프로세스, 절대 전압 및 온도에 따라 달라진다. 시간 경과에 따른 이들 매개변수의 드리프트 또는 유도된 노이즈는 전류의 오류를 유발할 수 있으며, 이는 시스템을 사용하여 구현된 뉴런의 성능 및 계산 의 정확성에 직접적인 영향을 미칠 수 있다. 비용이 발생하고 달성 가능한 성능이 제한되는 이러한 비-이상성을 보상하기 위해 신중하고 복잡한 기술을 사용할 수 있다. 이러한 어려움으로 인해 아날로그, 메모리 내 컴퓨팅이 매우 어렵고 상업적으로 비실용적이게 되었다. 이러한 인-메모리 솔루션을 구현하는 데 사용되는 몇 가지 예시 적인 기술로는 PCM(상변화 메모리), RRAM(저항성 RAM), FLASH 메모리, 용량성 메모리 등이 있다. 본 개시의 시 스템, 방법 및 장치는 이러한 어려움 중 적어도 일부를 유리하게 극복할 수 있다. 입력 계층과 출력 계층 간의 계산은 시냅스 가중치에 따라 발생할 수 있다. 시스템은 ANN을 구현하기 위한 하드웨어를 더 포함한다. 하드웨어는 트랜지스터 를 포함한다. 함께, 트랜지스터는 컨덕턴스 쌍을 형성할 수 있다. 하드웨어는 비휘발성 메모 리를 더 포함한다."}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시는 신경망 처리의 목적을 포함하여 최소한의 비용으로 다양한 목적으로 사용될 수 있는 효율적이고 우아 한 아날로그 처리 시스템을 나타낸다. 본 개시 내용은 교정 메커니즘의 임계값을 상쇄하기 위해서 N형 금속 산 화물 반도체 (NMOS) 트랜지스터의 임계값을 조정하기 위해 전하 트랩 트랜지스터(CTT) 기술을 활용하는 것과 같 은, 아날로그 저장 및 계산 메커니즘을 포함하는 실시예와 컴퓨터 시스템, 방법 및 디바이스에서 구현되는 실시 예를 나타낸다. 신경망에서 곱셈, 축적, 비선형 활성화와 같은 기능을 수행하는 뉴런은 상보성 금속 산화물 반 도체(CMOS)와 같은 기존 표준 실리콘 처리 기술을 사용하여 교정될 수 있다. 지능형 시스템에 내재된 전력 및 비용 장벽을 극복하려면 아날로그/혼합 신호 설계 기술을 사용하여 구현된 실 리콘 신경망 아키텍처가 필요하다. 이러한 아날로그 솔루션은 안정성과 신뢰성을 보장하기 위해 안정성 메커니 즘을 통해 개선될 수 있다. 유리하게도, 전술한 실시예에서 구현된 신경망은 장기간에 걸쳐 일상적인 사용에 사 용될 수 있다. 본 개시에서는 절대 전압, 전류 및 장치 특성이 정확도에 영향을 주지 않는 CTT(Charge Trapped Transistor)를 포함하는 다양한 메모리 유형의 사용을 가능하게 하기 위해 새로운 아키텍처 접근 방식이 활용되었다. 값을 적 절하게 확장하기 위해 절대 전압(또는 전류)에 의존하는 대신 시간이 기준으로 사용된다. 모든 계산은 시간에 비율적으로 수행된다. 안정적인 시간 기준(예: 수정 발진기)을 얻는 것은 일반적으로 간단하고 비용이 저렴하므 로 안정적인 시간 기준에 대해 모든 계산을 수행함으로써 다른 모든 종속성을 교정할 수 있다. 일 실시예에서, 신경망 처리를 포함하여 신호 처리에 필요한 기본 계산 요소는 기본 정보 요소로서 시간 또는 위상을 활용하여 구현된다. 이 실시예는 성능이 아날로그 신호 처리 솔루션에 일반적으로 사용되는 전압, 전류, 컨덕턴스 또는 인덕턴스와 같은 절대적인 물리적 기준에 직접적으로 의존하지 않기 때문에 기존 접근 방식과 크 게 다르다. 그에 따라 시간이나 위상을 활용하면 다른 아날로그 컴퓨팅 접근 방식에 비해 상당한 성능 향상을 이룰 수 있다. 이러한 유리한 성능 향상에는 환경 및 제조 비-이상성에 대한 상당한 민감도가 포함된다. 실시예에서, 정보는 일정 기간의 시간으로서 또는 주기 신호들에 대한 위상 변화로서 인코딩된다. 다른 물리적 현상은 비율적 의미에서 물리적 현상의 순간적인 값과 관련해서만 중요할 수 있다. 일 실시예에서, 입력은 시간 펄스로 변환되고, CTT 저장 구조와 같이 주기적으로 프로그래밍되고 업데이트될 수 있는 컨덕턴스를 갖는 요소의 컨덕턴스에 의해 후속적으로 가중되어 스케일링된 전류 펄스를 생성한다. 전류 펄 스의 결과 전하는 저장 커패시터에 축적되어 TIQ 비교기와 같은 비교기의 제어 신호로 사용되고 다음 케스케이 드된 계층 또는 임시 메모리 저장부와 같은 임시 저장부로 전파된다. 실시예에서, TIQ(Threshold Inverter Quantization) 비교기와 같은 비교기가 제공된다. 실시예에서, TIQ 비교 기는 비교 및 양자화를 수행한다. 실시예에서, TIQ 비교기는 트랜지스터 중 일부가 전하 트랩핑 디바이스로서 동작하는 적어도 하나의 인버터를 포함한다. 각 인버터는 두 쌍의 CTT를 포함하며, 각 쌍은 p-채널 금속 산화물반도체(PMOS) 트랜지스터와 n-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함한다. 각 인버터에 대한 TIQ 비교기의 임계값은 인버터의 PMOS CTT 강도를 인버터의 NMOS CTT 강도로 나눈 비율에 따라 설 정된다. 각 트랜지스터의 강도는 각 트랜지스터의 폭, 각 트랜지스터의 길이, 각 트랜지스터의 이동도 및/또는 각 트랜지스터 또는 요소의 기타 관련 매개변수와 관련된 것으로 이해된다. TIQ 비교기 디바이스는 CTT-교정된 TIQ 비교기일 수 있다. 일 실시예에서, 짧은 시간 지연 후에 사용될 정보를 일시적으로 유지하기 위한 임시 메모리가 제공된다. 임시 메모리는 비동기식 제어 가능 지연의 내부 링을 형성하는 여러 개의 서브임계 패스 트랜지스터 로직(pass transistor logic, PTL) 지연 라인 블록을 포함할 수 있다. 내부 링은 비동기 카운터를 형성하는 D 플립플롭의 외부 링에 의해 지원될 수 있다. 이 조합은 지연 상태의 효율적이고 단기적인 정확한 저장을 달성하기 위해 함 께 (in tandem) 작동할 수 있다. 실시예에서, 교정 방법이 제공된다. 실시예에서, 모든 디바이스 동작은 다음을 포함하는 하나의 지정된 기준 구 조에 따라 교정될 수 있다. 가중치 블록->전류 미러->커패시터->비교기 체인. 기준 체인이 단위 규모 시간(예: 1us당 1pF 커패시터의 전체 규모 충전)으로 교정되면 모든 전류 미러/커패시터 비교기 체인은 동일한 기준 신호 체인을 사용하여 교정될 수 있다. 인공신경망(ANN)을 운영하기 위한 시스템이 제공된다. 상기 시스템은 뉴런들을 포함한다. 각 뉴런은 입력 신호 를 처리하기 위한 전하 트랩 트랜지스터(CTT)를 포함하는 복수의 시냅스를 포함하며, CTT는 시냅스 가중치를 제 공하고, 복수의 시냅스로부터 드레인 전류를 수신하기 위한 축적 블록을 포함하며, 드레인 전류는 복수의 시냅 스의 곱셈 출력으로 생성되며, 상기 드레인 전류로부터 전하를 축적하여 축적된 신호의 단기 기억 장치 역할을 하는 커패시터, 방전 사이클 동안 축적된 전하를 방전하여 출력 신호를 생성하는 방전 펄스 생성기, 및 상기 출 력 신호를 입력 전압으로서 기준 전압과 비교하는 비교기를 포함하며, 상기 비교기는 입력 전압이 기준 전압보 다 높으면 제1 출력을 생성하고, 입력 전압이 기준 전압보다 낮으면 제2 출력을 생성한다. 일 실시예에서, 축적 블록은 복수의 시냅스로부터 드레인 전류를 입력받는 저장 디바이스, 시냅스 가중치를 저 장하고 입력 신호와 시냅스 가중치의 곱셈을 수행하는 복수의 곱셈기, 및 복수의 곱셈기로부터의 곱셈 출력을 합산하여 축적된 신호를 생성하는 축적기를 포함한다. 실시예에서, 비교기는 적어도 하나의 상보성 금속 산화물 반도체(CMOS) 인버터의 캐스케이드를 포함하는 TIQ(threshold inverter quantization, 임계값 인버터 양자화) 비교기이다. 각 CMOS 인버터는 p-채널 금속 산 화물 반도체(PMOS) 트랜지스터와 n-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함한다. 기준 전압은 TIQ 비 교기에 의해 자체 생성된 TIQ 비교기의 임계값에 해당한다. TIQ 비교기의 임계값은 PMOS 트랜지스터 또는 NMOS 트랜지스터를 통해 조정 가능하다. TIQ 비교기의 임계값은 PMOS 트랜지스터의 강도를 NMOS 트랜지스터의 강도로 나눈 비율에 해당한다. 드레인 전류는 복수의 시냅스의 곱셈의 출력으로 생성될 수 있으며, 입력 신호와 시냅스 가중치의 곱과 동일한 전하량을 생성할 수 있다. 드레인 전류는 축적 블록에 연결되기 전에 서로 연결될 수 있고, 축적 블록은 드레인 전류를 합산할 수 있으며, 드레인 전류의 합은 축적된 신호로서 커패시터에 전달되어 저장될 수 있다. 각 CTT는 시냅스 가중치와 시간을 나타내는 드레인 전류를 입력으로 곱셈을 수행할 수 있으며, 모든 곱셈은 커 패시터에 누적될 수 있다. 축적 블록은 배선된(wired) OR 기능으로 드레인 전류를 합산할 수 있다. 프로그래밍을 통해 각 CTT의 문턱 전압을 조절하여 해당 시냅스에 대한 가중치 값을 저장할 수 있다. 각각의 CTT는 전압 펄스가 인가될 수 있는 게이트를 포함할 수 있고, 전압 펄스의 소스는 접지에 있을 수 있으며, 게이 트-소스 간 전압은 일정할 수 있으며, 전압 펄스는 시간을 이용하여 정보를 전달할 수 있다. 저항은 시냅스 가중치를 저장하는 데 사용될 수 있다. 저항은 CTT에 의해 제공될 수 있다. 복수의 시냅스는 CTT의 문턱 전압 시프트에 시냅스 가중치를 저장할 수 있다. 제1 스케일링된 전류 펄스로부터의 전하는 제어 신호로서 사용되기 위해 커패시터에 축적될 수 있다. 각 뉴런의 통합된 전하는 입력 신호와 시냅스 가중치의 곱에 비례할 수 있으며, 통합된 전하의 값은 방전될 때 까지 일정하게 유지될 수 있다. CTT를 통해 흐르는 전류는 전류 미러에 의해 미러링되어, 커패시터에 전하가 축적되어 가중된 입력의 합에 비례 하는 전압을 생성할 수 있다. 방전 펄스 생성기는 방전 사이클 캐스코드 전류원일 수 있다. 방전 펄스 생성기는 ANN에서 감산 기능을 달성하기 위해 축적 동안에 축적된 신호를 추가로 전송할 수 있다. TIQ 비교기의 기준 전압에 추가로 제2 기준전압이 더 제공될 수 있다. TIQ 비교기의 기준 전압 대신에 제2 기준전압이 더 제공될 수도 있다. 출력 신호로서 활성화 펄스가 더 생성될 수도 있다. 복수의 시냅스는 입력 신호를 수신하고, 입력 신호의 전압을 전류로 변환하고, 출력 신호로서 제2 스케일링된 전류 펄스를 생성할 수 있다. 상기 시스템은 ANN의 계층들 사이에 정보를 일시적으로 유지하기 위한 임시 메모리 구조를 제공하기 위한 장치 를 더 포함할 수 있다. 상기 장치는 비동기 제어 가능한 지연을 제공하기 위한 아날로그 서브임계 지연 블록을 포함하는 내부 링 그리고 내부 링을 지원하기 위한 복수의 비동기 카운터를 포함하는 외부 링을 포함한다. 내부 링과 외부 링은 지연 상태의 효율적이고 단기적인 정확한 저장을 달성하기 위해 함께 (in tandem) 작동한다. ANN은 뉴런에서 입력을 수신하기 위한 입력 계층, 입력에 시냅스 가중치를 곱하여 곱을 산출하고, 곱에 바이어 스를 추가하여 합을 산출하고, 그 합을 활성화 함수에 적용하며, 활성화 기능을 수행하여 출력 신호를 생성하고, 출력 신호를 뉴런의 후속 계층에 캐스케이드하는 적어도 하나의 은닉 계층, 그리고 출력 신호를 제공 하기 위한 출력 계층을 포함할 수 있다. 입력 계층, 적어도 하나의 은닉 계층, 출력 계층 각각은 적어도 하나의 뉴런을 포함한다. CTT의 서브세트는 NMOS CTT일 수 있다. CTT의 서브세트는 PMOS CTT일 수 있다. 각각의 CTT는 고유전율(high-k)-금속 게이트를 포함할 수 있다. 전하 트랩 프로세스 동안에 드레인 바이어스가 적용될 수 있다. 각각의 CTT는 SiO2의 계면 계층을 포함하는 게이트 유전체를 포함할 수 있다. 각각의 게이트 유전체는 SiO2의 계면 계층과 계단식 (cascaded) HfSiON 계층을 포함할 수 있다. 각 CTT는 전하 트랩 프로세스 중에 드레인 바이어스를 적용하여 다른 캐리어가 게이트 유전체에 안정적으로 트 랩되도록 할 수 있다. 각 CTT의 문턱 전압은 각 게이트 유전체에 트랩된 전하의 양에 의해 변조될 수 있고, 각 드레인 바이어스는 향 상된 국부 가열 효과로 인해 전하 트랩 프로세스를 향상 및 안정화할 수 있으며, 각 CTT의 각 문턱 전압은 통제 된 양만큼 시프트 가능하며 매개변수 값을 인코딩할 수 있다. 설정된 프로그래밍 전압 바이어스에 다양한 길이의 게이트 펄스를 적용하여 가중치가 프로그래밍된다. 포지티브 프로그래밍 동안에는 포지티브 게이트 전압 펄스가 인가될 수 있으며, 문턱 전압은 제1 방향으로 시프트될 수 있다. 네거티브 프로그래밍 동안 네거티브 펄스가 인가될 수 있으며, 문턱 전압은 제1 방향과 반대되는 제2 방 향으로 시프트될 수 있다. 게이트의 소스 전압에는 일정한 진폭의 펄스가 인가될 수 있다. 일정한 진폭 펄스는 ANN의 후속 계층으로 직접 전파될 수 있다. 일정한 진폭의 펄스는 비선형 함수를 통해 전달되어 ANN의 후속 계층으로 전파될 수 있다. 상기 비선형 함수는 ReLU(Rectified Linear Unit)일 수 있다. 제1 출력은 제2 출력보다 높을 수 있다. 일 실시예에서, 제1 출력은 하이 출력이고, 제2 출력은 로우 출력일 수 있다.제1 출력은 제2 출력보다 낮을 수 있다. 실시예에서, 제1 출력은 로우 출력이고, 제2 출력은 하이 출력일 수 있 다. 뉴런을 포함하는 인공신경망(ANN)을 위한 방법이 제공된다. 이 방법은, 시냅스 가중치를 제공하는 복수의 전하 트랩 트랜지스터(CTT)를 통해 입력 신호를 처리하는 단계, CTT는 시냅스 가중치를 제공하는 단계, 복수의 CTT로 부터의 곱셈의 출력으로서 드레인 전류를 생성하는 단계, 복수의 CTT로부터 드레인 전류를 수신하는 단계, 축적 된 신호에 대한 단기 메모리 역할을 하기 위해 드레인 전류로부터의 전하를 축적하는 단계, 그리고 방전 사이클 동안 축적된 전하를 방전하여 출력 신호를 생성하고, 비교기에서 입력 전압과 기준 전압을 비교하는 단계를 포 함하며, 비교기는 입력 전압이 기준 전압보다 높으면 제1 출력을 생성하고 입력 전압이 기준 전압보다 낮으면 제2 출력을 생성한다. 일 실시예에서, 복수의 CTT로부터 드레인 전류를 수신하는 단계는, 복수의 시냅스로부터 드레인 전류를 수신하 는 단계, 시냅스 가중치를 저장하고 입력 신호와 시냅스 가중치의 곱셈을 수행하는 단계, 그리고 상기 곱셈의 출력을 합산하여 누적된 신호를 생성하는 단계를 포함한다. 실시예에서, 비교기는 임계값 인버터 양자화(threshold inverter quantization, TIQ) 비교기이다. TIQ 비교기 는 적어도 하나의 CMOS(상보성 금속 산화물 반도체) 인버터의 캐스케이드를 포함하며, 각각의 캐스케이드형 CMOS 인버터는 p채널 금속 산화물 반도체(PMOS) 트랜지스터와 n채널 금속 산화물 반도체(NMOS) 트랜지스터를 포 함한다. 기준 전압은 TIQ 비교기에 의해 자체 생성된 TIQ 비교기의 임계값에 해당한다. TIQ 비교기의 임계값은 PMOS 트랜지스터 또는 NMOS 트랜지스터를 통해 조정 가능하며, TIQ 비교기의 임계값은 PMOS 트랜지스터의 강도 를 NMOS 트랜지스터의 강도로 나눈 비율에 해당한다. 입력 신호는 CTT에서 수신될 수 있고, 입력 신호의 전압은 전류로 변환될 수 있으며, 제2 스케일링된 전류 펄스 가 출력 신호로서 생성될 수 있다. ANN은 입력을 수신하는 입력 계층에 의해 구현될 수 있으며, 은닉 계층은 입력에 시냅스 가중치를 곱하여 곱을 산출하고, 은닉 계층은 곱에 바이어스를 추가하여 합을 산출하며, 은닉 계층은 합을 활성화 함수에 적용하며, 은닉층은 활성화 함수를 수행하여 출력 신호를 생성하고, 은닉층은 출력 신호를 뉴런의 후속 계층에 계단식으로 연결(cascade)한다. 상기 방법은 ANN을 교정하는 단계를 더 포함할 수 있고, ANN을 교정하는 단계는, 지정된 기준 가중치 블록을 결 정하는 단계, 지정된 기준 가중치 블록에 따라 전류 미러를 교정하는 단계, 지정된 기준 가중치 블록에 따라 커 패시터를 교정하는 단계, 지정된 기준 가중치 블록에 따라 TIQ 비교기를 교정하는 단계, 그리고 지정된 기준 가 중치 블록 내 CTT에 저장된 각 시냅스 가중치를 교정하는 단계를 포함한다. 교정 후 전류 미러, 커패시터 및 비교기는 각각 지정된 기준 가중치 블록과 동기화될 수 있다. 전류 미러, 커패 시터 및 비교기의 교정이 완료되면 각 뉴런 신호 경로는 지정된 기준 가중치 블록에 대해 매치될 수 있으며 모 든 뉴런은 서로 비율적으로 매치될 수 있다. 상기 제1 출력은 제2 출력보다 높을 수 있다. 일 실시예에서, 제1 출력은 하이 출력이고, 제2 출력은 로우 출력 일 수 있다. 제1 출력은 제2 출력보다 낮을 수 있다. 실시예에서, 제1 출력은 로우 출력이고, 제2 출력은 하이 출력일 수 있 다. 입력 전압과 기준 전압을 비교하기 위한 TIQ(임계값 인버터 양자화) 비교 디바이스가 제공된다. TIQ 비교기 디 바이스는, 입력 신호를 수신하기 위한 입력 연결부, 적어도 하나의 상보성 금속 산화물 반도체(CMOS) 인버터의 캐스케이드를 포함하며, 각 CMOS 인버터는 p-채널 금속 산화물 반도체(PMOS) 트랜지스터 및 n-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함한다. TIQ 비교기 디바이스는 출력 신호를 전송하기 위한 출력 연결부, 전력을 수신하기 위한 전력 연결부 및 접지를 더 포함한다. 기준 전압은 TIQ 비교기에 의해 자체 생성된 TIQ 비교기의 임계값에 해당한다. 입력 전압이 임계값을 초과하면, 제2 출력이 제1 출력으로 플립되고, 입력 전압이 임계값 아래로 떨어지면, 제1 출력이 제2 출력으로 플립된다. TIQ 비교기의 임계값은 PMOS 트랜지스터 또는 NMOS 트랜 지스터를 통해 조정 가능하다. TIQ 비교기의 임계값은 PMOS 트랜지스터의 강도를 NMOS 트랜지스터의 강도로 나 눈 비율에 해당한다. PMOS 트랜지스터는 PMOS CTT일 수 있고, NMOS 트랜지스터는 NMOS CTT일 수 있으며, TIQ 비교 디바이스는 CTT에 의해 교정되도록 구성가능할 수 있다.CTT는, 추가 CTT를 포함하는 인공 신경망(ANN)에서 기준 값을 교정하기 위해 TIQ 비교기에 대한 조정 가능한 임 계값을 제공하도록 구성 가능할 수 있다. 추가 CTT의 서브세트는 PMOS 디바이스일 수 있다. 추가 CTT의 서브세트는 NMOS 디바이스일 수 있다. TIQ 비교기 디바이스의 임계 전압은 가중치 매트릭스에 기록된 임계 전압을 다시 프로그래밍함으로써 유지되고 재교정될 수 있다. TIQ 비교기 디바이스의 임계값 시프트의 개선된 제거를 달성하기 위해 상관된 이중 샘플링이 사용될 수 있다. 상관 이중 샘플링은 커패시터의 전압을 초기화할 수 있다. TIQ 비교기 장치는 이중 경사 TIQ 비교기 디바이스일 수 있다. 상기 제1 출력은 제2 출력보다 높을 수 있다. 일 실시예에서, 제1 출력은 하이 출력이고, 제2 출력은 로우 출력 일 수 있다. 제1 출력은 제2 출력보다 낮을 수 있다. 실시예에서, 제1 출력은 로우 출력이고, 제2 출력은 하이 출력일 수 있 다. 인공 신경망(ANN)의 계층들 간 정보를 일시적으로 유지하는 임시 메모리를 제공하는 장치가 제공된다. 상기 장 치는 비동기 제어 가능한 지연을 제공하기 위한 아날로그 서브임계 지연 블록을 포함하는 내부 링 그리고 내부 링을 지원하기 위한 복수의 비동기 카운터를 포함하는 외부 링을 포함한다. 내부 링과 외부 링은 지연 상태의 효율적이고 단기적인 정확한 저장을 달성하기 위해 함께 (in tandem) 작동한다. 아날로그 서브임계 지연 블록은 복수의 서브임계 패스 트랜지스터 로직(PTL) 지연 라인 요소들을 포함할 수 있 다. 비동기 카운터는 제1 비동기 카운터를 포함할 수 있다. 제1 비동기 카운터는 1비트 비동기 서브임계 카운터일 수 있다. 비동기 카운터는 D 플립플롭을 포함할 수 있다. 상기 장치는 다수의 비동기 카운터를 더 포함할 수 있다. 다중 비동기 카운터는 1비트 계단식 서브-임계 카운터일 수 있다. 상기 임시 메모리는 비동기식으로 작동할 수 있다. 시간은 나노와트 또는 피코와트 전력소모 공간에 일시적으로 저장될 수 있다. 상기 장치는 제1 활성화 펄스를 수신할 수 있고, 상기 장치는 제1 비동기 카운터를 통해 제1 활성화 펄스의 폭 을 저장할 수 있다. 상기 장치는 제1 비동기 카운터의 카운트다운에 의해 ANN의 후속 계층에 제1 활성화 펄스를 전송할 수 있다. 아날로그 서브임계 지연 블록과 제1 비동기 카운터는 발진기에서 초래된 내부 지연을 갖는 포지티브 피드백 루 프를 함께 생성할 수 있다. 상기 발진기는 지연선 요소의 주파수에 기초하여 발진하는 자체 타이밍 발진기일 수 있고, 장치는 자체 타이밍 발진기에 의해 클록킹되고 지연선 요소와 제1 비동기 카운터에 의해 생성되는 제2 카운터를 더 포함할 수 있다. 상기 발진기는 커패시터가 방전될 때 활성화될 수 있다. 상기 발진기는, 발진기가 활성화될 때 카운트업하도록 제 1 비동기 카운터를 트리거할 수 있고, 커패시터가 방전될 때 발진기는 비활성화될 수 있고 제 1 비동기 카운 터는 값을 유지할 수 있다. 이후에 발진기는 다시 활성화될 수 있으며 제1 비동기 카운터는 제1 시간 동안 다시 0으로 카운트 다운될 수 있다. 상기 제1 시간 동안에 후속 뉴런에 대한 입력으로 펄스가 생성될 수 있다. 방전 기간 동안 뉴런은 제1 활성화 펄스를 생성할 수 있다. 제1 활성화 펄스가 하이일 때 제1 활성화 펄스는 발 진기를 활성화하고, 제1 활성화 펄스가 로우일 때 제1 활성화 펄스는 발진기를 비활성화하고 제1 비동기 카운터 는 정지하며, 제1 비동기 카운터는 제1 활성화 펄스의 펄스 폭을 나타내는 숫자를 저장하며, 제1 비동기 카운터 는 일정 기간 동안 저장된 숫자를 추가로 유지한다. 상기 일정 기간은 초 단위일 수 있다. 제1 비동기 카운터는 제1 활성화 펄스 동안 카운트업할 수 있고, 장치가 지연선 요소를 활성화하고 제1 활성화 펄스와 동일한 제2 활성화 펄스를 생성하기 위해 제1 활성화 펄스를 후속 뉴런에 적용할 때 카운트다운할 수 있 다. 상기 제1 비동기 카운터는 반대로 구성된 상기 제2 카운터와 쌍을 이루어, 상기 제1 비동기 카운터가 카운트 다 운됨에 따라 상기 제2 카운터가 카운트 업하여 상기 제1 활성화 펄스의 폭을 추가로 저장하도록 한다. 상기 제2 카운터 카운트업은 축적기 커패시터 방전 사이클에 의해 활성화될 수 있으며, 비교기가 문턱 전압에 따라 상태를 플립할 때 비활성화될 수 있다. 제1 비동기 카운터 카운트다운은 ANN의 후속 계층에 대한 추론 시 작 신호에 의해 활성화될 수 있다. 상기 장치는 공간과 전력을 절약하기 위해 동적 논리를 사용할 수 있다. 임시 메모리는 시간 임시 메모리를 포함할 수 있다. 시간은 절대시간, 경과시간, 시간지연, 시간변화율 중 하나 이상으로 계산될 수 있다. 시간은 절대시간으로 계산될 수 있으며, 모든 정보는 시간에 비례하여 처리될 수 있다. 일부 예시적인 실시예에 대한 다음의 설명을 검토하면 다른 측면 및 특징이 당업자에게 명백해질 것이다."}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "각각의 청구된 실시예의 예를 제공하기 위해 다양한 장치 또는 프로세스가 아래에 설명될 것이다. 아래에 설명 된 어떠한 실시예도 청구된 실시예를 제한하지 않으며, 청구된 실시예는 아래에 설명된 것과 다른 프로세스 또 는 장치를 포괄할 수 있다. 청구된 실시예는 아래에 설명된 임의의 하나의 장치 또는 프로세스의 모든 특징을 갖는 장치 또는 프로세스에 제한되지 않으며, 아래에 설명되는 다수 또는 모든 장치에 공통적인 특징으로 제한 되지 않는다. 본 명세서에 설명된 하나 이상의 시스템은 프로그래밍 가능한 컴퓨터에서 실행되는 컴퓨터 프로그램으로 구현될 수 있으며, 컴퓨터 각각은 적어도 하나의 프로세서, 데이터 저장 시스템(휘발성 및 비휘발성 메모리 및/또는 저 장 요소 포함), 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함한다. 예를 들어, 제한 없이, 프로그래밍 가능한 컴퓨터는 프로그래밍 가능한 논리 장치, 메인프레임 컴퓨터, 서버, 개인용 컴퓨터, 클 라우드 기반 프로그램 또는 시스템, 랩톱, 개인 데이터 보조 장치, 휴대폰, 스마트폰 또는 태블릿 장치일 수 있 다. 각 프로그램은 바람직하게는 컴퓨터 시스템과 통신하기 위해 고급 절차적 또는 객체 지향 프로그래밍 및/또는 스크립팅 언어로 구현됩니다. 그러나 원하는 경우 프로그램을 어셈블리 언어나 기계어로 구현할 수 있다. 어떤 경우든 언어는 컴파일된 언어이거나 해석된 언어일 수 있다. 각각의 이러한 컴퓨터 프로그램은 바람직하게는 저 장 매체 또는 장치가 본 명세서에 설명된 절차를 수행하기 위해 컴퓨터에 의해 판독될 때 컴퓨터를 구성하고 작 동하기 위해 범용 또는 특수 목적의 프로그래밍 가능한 컴퓨터에 의해 판독 가능한 장치 또는 저장 매체에 저장 된다. 서로 통신하는 여러 구성요소를 갖는 실시예에 대한 설명은 그러한 모든 구성요소가 필요하다는 것을 의미하지 않는다. 반대로, 본 발명의 다양한 가능한 실시예를 설명하기 위해 다양한 선택적인 구성요소가 설명된다. 또한, 프로세스 단계, 방법 단계, 알고리즘 등이 (본 개시 내용 및/또는 청구범위에서) 순차적 순서로 설명될 수 있지만, 이러한 프로세스, 방법 및 알고리즘은 대체의 순서로 작동하도록 구성될 수 있다. 즉, 설명될 수 있 는 단계의 순서나 순서가 반드시 단계가 해당 순서로 수행되어야 한다는 요구 사항을 나타내는 것은 아니다. 본 명세서에 설명된 프로세스의 단계는 실제적인 임의의 순서로 수행될 수 있다. 또한, 일부 단계는 동시에 수행될 수도 있다. 단일 장치 또는 물품이 본 명세서에 설명될 때, 하나 이상의 장치/물품(협력 여부에 관계없이)이 단일 장치/물 품 대신에 사용될 수 있다는 것이 쉽게 명백해질 것이다. 유사하게, 하나 이상의 장치 또는 물품이 본 명세서에 기술되어 있는 경우(그들이 협력하는지 여부에 관계없이), 단일 장치/물품이 하나 이상의 장치 또는 물품 대신 에 사용될 수 있다는 것이 쉽게 명백해질 것이다. 본 개시 내용은 실리콘 신경망 아키텍처에서 신경망을 구현하는 방법, 더 일반적으로는 아날로그/혼합 신호 설 계 기술 및 안정성 메커니즘을 사용하여 구현되는 알고리즘 계산 기능을 설명한다. 유리하게는, 본 명세서에 개 시된 신경망은 일상적인 사용 및 장기간 사용을 위해 만들어질 수 있다. 기존 계산 엔진은 Von-Neuman 아키텍처, GPU 기반 계산(Von-Neuman 아키텍처와 유사하고 무거운 수학 연산에 맞 춰짐), 데이터 흐름 아키텍처 및 이들의 조합과 같은 전통적인 계산을 포함한 여러 범주에 속한다. 기존 솔루션 은 기존 디지털 설계 접근 방식을 사용하여 디지털 CMOS 프로세스 기술로 구현되었다. 기존 솔루션에는 메모리 와 컴퓨팅 기능의 조합이 필요하다. 구현 간의 차이점은 주로 메모리와 계산이 구현되는 방식과 이러한 요소 간 에 정보가 전송되는 방식에 중점을 둔다. 본 개시는 계산 요소와 메모리 요소를 단일 장치로 통합하는 것에 관한 것이다. 실시예에서, 실시예는 전적으로 아날로그 및 시간 영역에 남아 있다고 하더라도, 수정된 데이터 흐름 아키텍처는 신경망과 같은 큰 계산 작업 부하를 유리하게 처리하기 위해 활용될 수 있다. 유리하게도, 본 개시는 기존 접근법에 비해 전력 소비 및 면적 활용의 감소를 가져올 수 있다. 인간의 뇌가 데이터를 처리하는 방식과 유사하게, 본 발명의 개념은 시간과 관련된 정보의 원리이다. 시간은 절 대 시간, 경과 시간, 시간 지연(위상이라고도 함), 시간 변화율(주파수) 등 다양한 방식으로 측정되고 활용될 수 있다. 본 개시에서 시간은 절대적인 기준으로 활용될 수 있다. 시간이 절대 기준으로 사용되는 경우 정보는 시간에 비례하여 처리된다. 아날로그 신호 처리를 활용하는 실시예에서 시스템은 전압, 전류, 저항, 커패시턴스및 인덕턴스와 같은 절대적인 물리적 특성 또는 매개변수에 민감하고 이에 의존할 수 있다. 물리적 매개변수는 시간, 온도 및 제조 공정에 따라 변경될 수 있으므로 물리적 매개변수 절대값을 참조로 의존하는 경우 계산 정 확도가 저하될 수 있다. 본 개시는 적어도 전술한 이유로 인해 절대적인 기준으로서 시간에 초점을 맞춘다. 유 리하게도 계산이 비율적으로 이루어지기 때문에 시간이 지남에 따라 느린 드리프트도 정확도에 영향을 미치지 않을 수 있다. 결과의 맥락에서, FCNN(Fully Connected Neural Network), 여러 CNN(Convolutional Neural Network) 및 RNN(Recursive Neural Network)을 포함한 다중 신경 네트워크가 본 개시에 설명된 아키텍처를 사용하여 모델링 되었다. 각 디바이스와 블록은 28nm, 22nm 및 14nm 프로세스 노드에 대한 파운드리의 물리적 설계 키트를 기반 으로 하는 트랜지스터에 대한 상세한 SPICE 장치 모델 및 MOSRA 신뢰성 모델을 사용하여 시뮬레이션되었다. 그 결과는 트랜지스터를 사용하는 모든 기술 노드에 유리하게 적용될 수 있다. 상기 결과는 유사한 기능을 수행하 는 장치를 갖춘 다른 기술 노드에도 유리하게 적용될 수 있다. 아래 표 1은 여러 산업 표준 네트워크 및 관련 애플리케이션에 대한 결과를 보여준다. 표 1 MNIST NLP(키워드 스포팅) MobileNetV2 (이미지 분류) 선호하는 노드 22nm 22nm <=14nm 비트 심도 8비트 8비트 8비트 매개변수 수 25,000 288,000 ~220만 추론당 작업 50,000 570,000 ~300M 성능(추론/초) 500,000 20 2~30fps 블러민드(Blumind) 파워64μW 솔루션: 1uW, NN:28nW48~720μW 전력(경쟁) 솔루션: <140μW 임베디드 솔루션: 10- 100+mW 면적115μm21500μm20.15mm2 표 1: 성능 벤치마크 인-메모리 및 아날로그 컴퓨팅 분야에는 지난 10년 동안 주목받고 연구된 기반 기술이 많이 있다. 표 2에는 Edge AI 컴퓨팅에 적용되는 여러 기술과 이러한 기술을 활용하는 예시적인 회사 이름이 나와 있다. 표 2 도 8의 예 시적인 계 층커패시터 어레이멤리스터(Memristo r)플래시 메모리뉴로모픽(Neuromorphic) 디지털아날로그 신호 프로 세서 예시 회사 본 출원인SemronResearch MythicBrainChip AIStorm 인 메모리(In Memory)예 아니요예 예 아니요 아니요 모든 아날로그 신호 경로예 아니요*아니요 아니요아니요 예 nW-μW 완전한 솔루션예 예 아니요* 아니요*아니요 예 저비용/높은 실리콘 밀도예 아니요아니요 아니요아니요 아니요* 표준 CMOS 프로세스 예 아니요아니요 아니요예 예 신뢰성/안정성(자동차용)예 아니요아니요 아니요예 아니요 확장 가능한 솔루션 예 아니요예 예 예 아니요 비휘발성 네트워크 저장 부예 아니요예 예 아니요 아니요 CNN 예 예 예 예 예 예 RNN/GRU 예 예 예 예 아니요 예 SNN 예 아니요*예 아니요예 예 엣지 학습 지원 가능예 아니요예 예 예 아니요* 표 2: Edge AI 애플리케이션을 대상으로 하는 인-메모리 또는 아날로그 계산에 사용되는 다양한 기술 본 개시 내용은, 가정, 공장 또는 병원에 대한 자율 로봇 지원 및 자율 학습을 가능하게 하는 뉴로모픽 컴퓨팅 은 물론이며 자연어 처리, 이미지 처리, 로봇 공학을 위한 자연 움직임 처리와 같은 애플리케이션을 위한 일반화된 인공 지능 중 하나 이상에서 애플리케이션을 적용할 수 있다.본 상세한 설명 전반에 걸쳐, \"ANN\"이라는 용 어는 인공 신경망을 지칭하는 것으로 이해되고, \"CNN\"이라는 용어는 콘볼루션 신경망을 지칭하는 것으로 이해되 며, \"CTT\" 및 \"CTTs\"라는 용어는 전하 트랩 트랜지스터들을 지칭하는 것으로 이해되며, \"NMOS\"라는 용어는 \"n- 채널 금속 산화물 반도체\"를 의미하는 것으로 이해되고, \"PMOS\"라는 용어는 \"p-채널 금속 산화물 반도체\"를 의 미하는 것으로 이해되며, 그리고 \"CMOS\"라는 용어는 \"상보적인 금속 산화물 반도체\"를 지칭하는 것으로 이해된 다. 본 개시 전체에 걸쳐, CTT는 본 명세서에 표현된 기술적 요구 사항을 충족하고 본 명세서에서 추가로 설명되는 전하 트래핑 기능을 수행하는 일반적인 트랜지스터로 이해될 수 있다. CTT는 (예를 들어, 도 7의 설명에서 표현 된) 현재 기술 요구 사항을 충족하고 전하 트래핑 기능을 수행하는 모든 트랜지스터이다. 따라서, 달리 명시적 으로 제공된 경우를 제외하고, 트랜지스터에 대한 임의의 언급은 그렇게 언급된 트랜지스터가 CTT인 실시예를 포함하는 것으로 이해된다. 이제 도 3을 참조하면, 실시예에 따른 뉴런이 도시되어 있다. 뉴런은 입력 신호를 수신하여 처리하는 복수의 시냅스, 입력 신호를 축적하는 축적 블록, 축적된 신호를 임시 저장하는 저장 커패시터, 출력 신호를 생성하는 방전 펄스 생성기, 및 전압을 비교하기 위한 비교기를 포함한다. 상기 뉴런은 ANN(미도시)의 일부를 형성할 수 있다. 뉴런은 ANN의 후속 계층으로의 전파를 위해 생성 된 활성화 펄스를 더 포함한다. 복수의 시냅스는 시냅스 가중치를 제공하는 CTT(미도시)를 포함한다. 축적 블록은 복수의 시냅스로부터 드레인 전류(미도시)를 수신하기 위한 저장 디바이스(미도시)를 포 함한다. 저장 디바이스는 전류를 수신하고 저장할 수 있는 임의의 저장 디바이스일 수 있다. 상기 저장 디바이 스는 메모리일 수 있다. 드레인 전류는 복수의 시냅스로부터의 곱셈의 출력으로서 생성된다. 드레인 전류 는 고정된 전압을 입력으로 인가하는 시간에 비례하는 전하량을 생성한다. 축적 블록은, 시냅스 가중치를 저장하고 CTT에 의해 처리되는 입력 신호와 시냅스 가중치를 곱하기 위한 복수의 곱셈기(도시되지 않음)를 더 포함한다. 축적 블록은 복수의 곱셈기로부터의 곱셈의 출력을 합산하 기 위한 축적기(미도시)를 더 포함한다. 저장 커패시터는 드레인 전류로부터 전하를 축적하여 축적된 신호에 대한 단기 메모리 역할을 한다. 방전 펄스 생성기는 방전 사이클 동안 축적된 전하를 방전하여 출력 신호를 생성한다. 비교기는 수신된 입력 신호가 기준 전압보다 높으면 제1 출력을 생성한다. 비교기는 수신된 입력 신 호가 기준 전압보다 낮으면 제2 출력을 생성한다. 실시예에서, 제1 출력은 제2 출력보다 높고, 제1 출력은 \"하 이\" 출력으로 지칭되고, 제2 출력은 \"로우\" 출력으로 지칭된다. 다른 실시예에서, 제1 출력은 제2 출력보다 낮 고, 제1 출력은 \"로우\" 출력으로 지칭되고, 제2 출력은 \"하이\" 출력으로 지칭된다. 실시예에서, 비교기는 입력 전압을 기준 전압과 비교하기 위한 TIQ (Threshold Inverter Quantization) 비교기이다. 유리하게는, 비교기가 TIQ 비교기인 실시예에서, 기준 전압 VREF는 TIQ 비교기의 고유 임계 전압으로서 비교기에 의해 자체 생성된다. TIQ 비교기는 적어도 하나의 CMOS 인버터(미도시)의 캐스케이드를 포함한다. 각 CMOS 인버터는 PMOS 트랜 지스터(미도시)와 NMOS 트랜지스터(미도시)를 포함한다. 각 CMOS 인버터의 전달 곡선에 따르면, 입력 신호가 0V 에서 더 높은 전압으로 갈수록 각 CMOS 인버터의 임계값에 도달하고 출력은 제2 출력에서 제1 출력으로 플립된 다. 예를 들어, 실시예에서, 이는 낮은 출력에서 높은 출력으로 출력이 반전(flip)되는 것을 포함할 수 있다. 따라서 임계값은 내재된 기준 전압으로 작용한다. 또한 입력 전압이 임계값 아래로 떨어지면 고출력 상태가 제1 출력에서 두 번째 출력으로 플립된다. 예를 들어, 실시예에서, 이는 높은 출력에서 낮은 출력으로 출력이 플립 되는 것을 포함할 수 있다. 홀수 개의 인버터가 사용되는 경우 CMOS 인버터 캐스케이드의 임계값에 도달할 때마다 출력은 플립된 상태일 것 이다. (0보다 큰) 짝수 개의 인버터가 사용되는 경우 CMOS 인버터 캐스케이드의 임계값에 도달할 때마다 출력은 플립된 상태가 아닐 것이다 (즉, 출력이 반대로 플립될 것이다). 실시예에서, PMOS 트랜지스터 및 NMOS 트랜지스터는 CTT이고, TIQ 비교기의 임계값은 전하 트랩핑 기술에 따라 PMOS CTT 또는 NMOS CTT 중 적어도 하나를 통해 조정 가능하다.TIQ 비교기의 임계값은 PMOS 트랜지스터의 강도를 NMOS 트랜지스터의 강도로 나눈 비율에 해당한다. TIQ 비교기의 임계값은 고유하며 CTT 기술에 따라 유리하게 조정될 수 있다. CTT 디바이스(도 7과 관련하 여 설명된 것과 같음)는 신경망의 작동에 영향을 미치기 위해 임계값 또는 기준 전압을 제어, 수정 또는 달리 변경하도록 작동할 수 있다. 일반 비교기의 VREF 또는 임계값은 별도로 생성되므로 일반적인 비교기는 전술한 기능을 수행하지 못할 수 있다. 유리하게도, 전술한 TIQ 기능은 비교 기능을 수행하는 데 사용되는 트랜지스터의 수를 최소화하고, 기준 전압 또는 임계 전압의 소스를 제거하고, TIQ 비교기의 임계를 교정하는 메커니즘을 제공함으로써 일반 비 교기에 비해 새롭고 독창적인 개선을 나타낸다. 본 개시에서, TIQ 비교기의 전술한 기능은 뉴런을 교정하기 위해 임계값 교정을 사용하는 것을 더 포 함한다. 복수의 시냅스는 입력으로 수신된 입력 신호를 전파한다. 축적 블록은 충전 사이클 동안 전하를 축적 한다. 실시예에서, 축적 블록은 충전 사이클 캐스코드 (cascoded) 전류 미러이다. 저장 커패시터는 전류 펄스로부터 결과적인 전하를 축적하고 축적된 입력 신호를 위한 단기 메모리의 형태로 작용한다. 방전 펄스 생성기는 방전 사이클 동안 전하를 방전시킨다. 실시예에서, 방전 펄스 생성기는 방전 사 이클 캐스코드 전류원이다. 실시예에서, 방전 펄스 생성기는 감산 기능을 달성하기 위해 충전 사이클 동안 입력 신호를 추가로 전송한다. 뉴런에는 명시적인 Vref가 없을 수도 있다. Vref는 TIQ 비교기 자체의 임계값으로 내장될 수 있다. 뉴런은 TIQ 비교기의 내장된 임계값 변경에 기초하여 조정될 수 있다. 실시예에서, CTT는 TIQ 비교기에 대한 조정 가능한 임계값, 즉 뉴런의 임계값을 교정하는 방식을 제 공하는 데 사용될 수 있다. 실시예에서, 상관된 이중 샘플링은 TIQ의 임계값 시프트의 개선된 제거를 달성하기 위해 유리하게 사용될 수 있다. 상관된 이중 샘플링은 저장 커패시터의 전압을 더욱 유리하게 초기화한다. 이제 도 4를 참조하면, 실시예에 따라 가중치 저장 및 곱셈을 위해 CTT를 활용하는 본 개시 내용의 뉴런의 단순화된 구조가 도시되어 있다. 뉴런은 아날로그 전도 기반 추론을 수행하기 위한 시냅스(402a, 402b, 402c)를 포함한다. 실시예에서, 시 냅스(402a, 402b, 402c)는 CTT(402a, 402b, 402c)이다. 시냅스 가중치는 CTT(402a, 402b 및/또는 402c)의 임계 전압 시프트에 저장된다. CTT(402a, 402b 및 402c)는 각각 입력 신호(408a, 408b 및 408c)를 수신한다. 입력 신호(408a, 408b, 408c)는 각각 CTT(402a, 402b, 402c)에 인가된다. CTT(402a, 402b 및 402c)는 각각 드레인 전류(403a, 403b 및 403c)를 생성한다. 드레인 전류(403a, 403b, 403c) 각각은 입력 신호(408a, 408b, 408c) 그리고 각각의 CTT(402a, 402b, 402c)에 저장된 시냅스 가중치의 곱과 동일한 전하량을 생성한다. 뉴런은 드레인 전류(403a, 403b, 403c)로부터의 결과적인 전하를 축적하기 위한 저장 커패시터를 더 포함한다. 뉴런은 비교기를 더 포함한다. 비교기는 도 3의 TIQ 비교기일 수 있다. 비교기가 TIQ 비교기인 실시예에서, 저장 커패시터의 방전 동작 단계 동안, 비교기의 출력은 수신된 입력 전압이 기준 전압 아래로 떨어질 때 제1 출력에서 제2 출력으로 플립되며, 그리고 비교기의 출력은 수신된 입력 전압이 기준 전압을 초과할 때 제2 출력로부터 제1 출력으로 플립된다. 비교기는 이중 기울기 (dual-slope) TIQ 비교기일 수 있고 활성화 출력을 생성할 수 있다. 혼합 신호 구현에서, 입력은 시간 펄스로 변환되고, 이어서 뉴런의 컨덕턴스에 의해 가중되어 스케일링된 전류 펄스 (도시되지 않음)를 생성한다. 스케일링된 전류 펄스로부터의 결과적인 전하는 저장 커패시터에 축적되고 이어서 타이밍 펄스(408d)를 생성하기 위해 일정한 속도로 방전된다. 실시예에서, 뉴런은 ANN(도시되지 않음)의 일부를 형성한다. 타이밍 펄스(408d)는 ANN의 후속 계층으로 직 접 전파될 수 있다. 타이밍 펄스(408d)는 ReLU(Rectified Linear Unit)와 같은 비선형 함수를 통과한 후 ANN의후속 계층으로 전파될 수 있다. 타이밍 펄스(408d)는 향후 사용을 위해 임시 메모리 저장 요소(도시되지 않음) 에 저장될 수 있다. 임시 메모리 저장 요소는 시한정(time-ephemeral) 메모리일 수 있다. 임시 메모리 저장 요 소 및/또는 시한정 메모리는 저장 커패시터일 수 있다. 뉴런은 전기 접지 역할을 하는 접지를 더 포함한다. 도 5를 참조하면, 실시예에 따른 뉴런이 도시되어 있다. 뉴런은 시냅스 가중치를 저장하고 공급하기 위한 입력 신호를 수신하기 위한 시냅스(502a, 502b, 502c, 502d)(집합적으로 시냅스들로 언급되며, 일반적으로 시냅스로 언급됨)를 포함한다. 시냅스는 임 의의 수의 시냅스를 포함할 수 있다. 뉴런은 입력 신호를 축적하기 위한 축적 블록, 축적된 신호를 일시적으로 저장하기 위한 저장 커패시 터, 출력 신호를 생성하기 위한 방전 펄스 생성기, 전압을 비교하기 위한 비교기 그리고 시냅스 로부터 축적 블록으로 전류를 전달하는 각 시냅스에 대응하는 드레인(520a, 520b, 520c, 520d)(집합적으로 시냅스들로 언급되며, 일반적으로 시냅스로 언급됨)을 포함한다. 뉴런은 ANN(미도시)의 일부를 형성할 수 있다. 뉴런은 ANN의 후속 계층으로의 전파를 위해 생성된 활 성화 펄스를 더 포함한다. 시냅스는 수신된 입력 신호에 기초하여 곱셈 기능을 수행하고, 각 시냅스는 일정 시간 동안 전류를 생성한다. 수신된 입력 신호는 수신된 활성화 펄스일 수 있다. 각 전류가 생성되는 기간은 각 시냅스(50 2)에서 수신된 활성화 펄스의 폭과 동일하다. 이러한 수신된 활성화 펄스들 각각은 서로 다른 폭을 포함할 수 있다. 드레인들은 축적 블록에 연결되기 전에 함께 연결된다. 축적 블록은 드레인을 통해 전송된 전류를 합산한다. 실시예에서, 합산 연산은 배선된 (wired) OR 함수와 동일하다. 축적 블록에서의 합산 연 산의 결과는 신호로서 커패시터에게 추가로 전송된다. 실시예에서, 축적 블록은 시냅스를 통해 흐르는 전류를 미러링하기 위한 전류 미러 역할을 한다. 전 류 미러는 전원 공급이 낮고 회로 동작 헤드룸이 제한적인 경우에 사용될 수 있다는 장점이 있다. 축적 블록은 복수의 시냅스로부터의 드레인으로부터 전송된 전류를 수신하기 위한 저장 디바이 스(미도시), 시냅스 가중치를 저장하고 시냅스 가중치에 전송된 전류를 곱하기 위한 복수의 곱셈기(미도시)를 포함한다. 축적 블록은 복수의 곱셈기로부터의 곱셈의 출력을 합산하기 위한 축적기(미도시)를 더 포함한 다. 커패시터는 뉴런을 접지하기 위한 바닥판을 포함한다. 커패시터는 시냅스로부터 전하 를 축적하기 위한 상단 플레이트를 추가로 포함한다. 실시예에서, 유리하게는 능동 적분기 회로 구현이 존 재하지 않으며, 단일 개방 루프 커패시터는 축적된 전하를 일시적으로 저장할 수 있다. 각 시냅스에 인가되는 전압 펄스는 동시에 신호로 전송되기 시작할 수 있다. 이러한 각 신호는 ANN의 이전 계층에서 수신된 입력 신호에 따라 전송을 중단하거나 \"꺼진다 (turn off)\". 도 5는 기준 전압이 변화하는 상황에서 활성화 펄스를 보여주는 그래프를 더 도시한다. 활성화 펄스 의 폭은 (뉴런과 같은) 하나의 뉴런에서 ANN의 계층들을 가로질러 후속 뉴런으로 전달되는 정보이다. 설명된 이중 기울기 곱셈 누적 함수는 활성화 정보를 전달하기 위해 시간을 사용한다. 그래프의 제1 기울기는 누적을 위한 시간, 즉 수신된 입력 신호가 드레인에 걸쳐 합산되기 위한 시간을 나타낸다. 이는 '곱셈 축적' 연산의 '축적' 스테이지를 나타낸다. 그래프의 제2 기울기는 활성화 펄스의 생성을 나타내며, 이 시간 동안 일정한 기준 전류가 커패 시터에 축적된 전하를 방전시킨다. 다운(down) 전류는 일정한 전류에 의해 커패시터로부터 전하가 방 전되는 것과 관련이 있다. 생성된 활성화 펄스는 방전 단계의 시작에서 시작하고 커패시터의 상부 플 레이트의 전압이 비교기의 임계 전압 아래로 떨어질 때 중지된다. 이제 도 6을 참조하면, 뉴런에서 활성화 펄스를 생성하기 위한 이중 기울기 곱셈-축적 함수의 추가 세부사항을 묘사하는 그래프가 도시되어 있다. 그래프에서 적분된 전하는 곱셈의 곱에 비례하지만, 곱셈의 절대값은 중요하지 않다. 실시예에서, 활성화 펄스는, 도 5와 관련하여 설명된 활성화 펄스의 생성과 같은 정전류 방전 이벤트까지 곱셈 곱의 값이 일정하게 유지될 때 성공적으로 생성된다. 그래프는 활성화 펄스를 생성하기 위해 곱셈-축적 함수를 결합하는 데 사용되는 이중 기울기 프로세 스를 묘사한다. 그래프는 전하를 나타내는 수직축을 포함한다. 그래프는 시간을 나타내는 수평 축을 더 포함한다. 그래프는 MAC 통합이 발생하는 제1 영역을 포함한다. 제1 영역에서 커패시터에 축적된 전 하는 곱셈의 곱에 비례한다. 이러한 곱셈 곱은 도 13에 표시된 행렬을 참조하여 ∑(Wij*Xi)일 수 있다. 제1 영 역은 충전 사이클에 대응하는 제1 기울기를 포함한다. 그래프는 커패시터의 방전이 단위 기준으로 발생하는 제2 영역을 포함한다. 커패시터의 방 전 속도는 시냅스에서 수신된 수신 입력 신호와 시냅스에 저장된 시냅스 가중치의 정규화된 내적에 비례하는 시간-비율 부분을 제공하고 ANN의 후속 계층을 위한 활성화 펄스를 생성하기 위해 사용된다. 제2 영역은 커패시터의 방전 주기에 대응하는 제2 기울기를 포함한다. 제1 및 제2 기울기(608, 610)는 각각 뉴런의 충전 및 방전 주기를 나타낸다. 그래프는 이전에 생성된 활성화 펄스가 뉴런에 인가되는 충전 사이클을 도시한다. 신호들은 드레인 전류를 통해 시냅스 로부터 축적 블록으로 전송되고, 결과적인 전류는 합산되며, 즉 '곱셈 및 축적'의 축적 페이즈가 된 다. 그래프는 방전 사이클을 추가로 묘사한다. ANN의 후속 계층으로 진행하는 활성화 펄스의 펄스 폭(미 도시)을 생성하기 위해, 커패시터는 알려진 정전류를 사용하여 방전된다. 커패시터가 방전하는 데 걸 리는 시간은 후속 계층으로 진행되는 펄스 폭을 결정하기 위해 취해진다. 이제 도 7을 참조하면, 실시예에 따라 도 3, 4, 5의 뉴런(300, 400, 500)의 시냅스(302, 402, 502)에 사용하기 에 적합한 CTT가 도시되어 있다. CTT는 입력 신호를 수신하기 위한 게이트를 포함한다. CTT는 입력 전압(또는 활성화)에 대한 음 의 기준을 수신하기 위한 계층 소스를 포함한다. CTT는 온도와 같은 매개변수를 보상하기 위해 가능 한 임계값 조정을 용이하게 하는 계층 본체 바이어스를 포함한다. CTT는 출력 신호를 전송하기 위한 계층 드레인을 포함한다. CTT는 게이트와 CTT가 적용되는 기판 사이에 개재되는 게이트 유 전체(미도시)를 포함한다. 게이트 유전체는 트랩된 전하를 저장하고 CTT 의 임계 전압을 조정하기 위해 사 용된다. 실시예에서, CTT는 전하가 갇힌(charge-trapped) 가중치 저장 트랜지스터이다. 실시예에서, CTT는 NMOS CTT이다. 실시예에서, CTT는 PMOS CTT이다. CTT 디바이스는 다중 레벨 비휘발성 메모리로 사용되었다. 고유전율 금속 게이트(high-k-metal gate) 를 갖는 트랜지스터에서 전하 트래핑 현상을 사용하고 전하 트래핑 프로세스 동안 드레인 바이어스를 인가하는 것은 CTT에서의 전하 트래핑 프로세스를 향상시킬 수 있다. 게이트 유전체로서 캐스케이드된 HfSiON 계층(도시되지 않음)이 뒤따르는 SiO2 계면 계층(도시되지 않음)을 갖 는 N형 CTT는 32nm보다 작은 CMOS 기술 프로세스 노드의 일반적인 디바이스 유형이다. N형 CTT는, 게이트 유전체로서 질화물 HfSiON 계층과 유사한 고유전율 재료가 이어지는 SiO2의 계면 계층을 포함할 수 있다. CTT의 임계 전압 Vt(미도시)는 트랜지스터의 게이트 유전체에 트랩된 전하의 양에 의해 변조된다. 드 레인 바이어스는 향상된 국부 가열 효과로 인해 전하 트래핑 프로세스를 향상하고 안정화한다. 시냅스 곱셈을 위해 CTT를 사용하는 것은, 이전 계층 진폭을 뉴런(300, 400, 500)의 강도를 인코딩하고 CTT의 게이트에 적용되는 일정한 전압 펄스 폭으로서 전송함으로써 수행된다. 입력이 클수록 펄스가 길어진다. 시냅스 곱셈은 가중치 곱셈일 수 있다. Id=f(Vgs-Vt)이므로, (드레인 전류(403, 520)와 같은) 결과적 인 드레인 전류는 CTT와 관련된 임계 전압과 Vgs(인가된 입력 전압)의 함수이다. 모든 CTT는 실리콘 제조 공정에 고유한 공칭 Vt로 시작하므로 CTT를 프로그래밍하는 동안 공칭 Vt는 CTT에 의해 저장되 는 중량에 비례하는 양만큼 시프트된다. Vt 또는 delta-Vt에서의 이러한 변화는 특정 디바이스 또는 시냅 스(302, 402, 502)와 관련된 가중치 값을 나타낸다. 서브임계 영역에서 MOSFET을 활용하는 것은 Id와 (Vgs-Vt) 간의 로그 관계를 가능하게 한다. 서버임계 MOSFET을 활용하는 회로에서, Vt는 일정하고 Vgs는 변한다. 이는 Vgs가 제어된 신호일 때 잘 작동한다. 그러나, 일 실시예에서, CTT의 Vt가 시프트되어 Id에서의 결과적인변화를 유도하고, Vgs는 시간에 따른 펄스로 인가되며 절대 전압은 일정하다. 실시예에서, 입력 정보는 펄스 폭에 의해 전달되기 때문에, 전술한 내용은 하나의 전압 진폭으로 진행된다. CTT를 통해 흐르는 전류는 뉴런(300, 400 또는 500)에 의해 통합되어 커패시터(306, 404 또는 506)에 저 장된 전하가 아래 식의 가중 입력의 합과 동일해지도록 한다: Q = ∑(I*t) 시냅스 가중치(표시되지 않음)의 프로그래밍은 기술에 종속하여, 설정된 프로그래밍 전압 바이어스(예: Vgs = 1.2V ~ 2.0V, Vds = 1.0V ~ 1.8)에서 다양한 길이(예: 50us ~ 10ms)의 게이트 펄스를 적용하여 달성되다. CTT가 뉴런(도 5의 뉴런과 같은)을 구현하는 실시예에서, 신경망 입력과 같은 입력은 (활성화 펄스 와 같은) 시간 펄스로 변환되며, 여기서 시간 펄스의 지속 시간은 수신된 입력 신호(펄스 폭 변조)의 크기 에 비례한다. 상기 시간 펄스는 게이트에 인가되는 일정한 진폭의 펄스이다. 전하 트랩 트랜지스터의 컨덕턴스는 시냅스 가중치(미도시)에 비례하여 이전에 조정되었다. 따라서, CTT로부터의 드레인 전류(52 0)에서의 드레인 전류 펄스(도시되지 않음)는 게이트에서 수신된 시간 펄스와 이전에 저장된 시냅스 가중 치의 곱과 동일한 전하량을 생성한다. CTT로부터의 드레인 전류 펄스에 의해 전송된 시간 전류 펄스로부터 의 결과적인 전하는 도 6에 도시된 바와 같이 이중 슬로프 동작의 제1 슬로프 동안 저장 커패시터에 축적된다. 이어서, 고정된 전류가 커패시터에 인가되어 제2 기울기 동안 커패시터를 방전시킨다. 전압이 임계값 레벨과 교차하면, 비교기는 상태를 플립시킨다. 비교기는 도 3의 TIQ (Threshold Inverter Quantization) 비교기 또는 도 5의 TIQ 비교기일 수 있으며, 이것들은 실시예에서 CTT 교정될 수 있 다. 제2 기울기 동안 시간 펄스가 생성되며, 그 시간 펄스의 폭은 뉴런의 출력을 나타낸다. 전술한 실시예의 아키텍처에서, 드레인 전류 I는 시냅스 가중치를 나타내고 시간 t는 활성화 입력이다. 따라서, 각 CTT는 시냅스 가중치와 활성화 펄스의 곱셈을 수행하고, 모든 시냅스 곱셈은 커패시터 또는 커패시터와 같은 단일 커패시터에서 누적된다. 이제 도 8을 참조하면, 실시예에 따라, 다수의 CTT, 즉 CTT(700a, 700b, 700c, 700d, 700e, 700f)(집합적 으로 CTT들로 지칭되고 일반적으로 CTT로 지칭됨)를 포함하는 예시적인 계층이 도시되어 있다. 상기 계층은 임의의 수의 CTT를 포함할 수 있다. 실시예에서, 계층은 도 3의 뉴런, 도 4의 뉴런, 또는 도 5의 뉴런이다. 실시예에서, 계층은 시냅스 가중치들의 예시적인 계층이다. 도 8에는 시냅스의 곱셈 출력으로서 드레인 전류(표시되지 않음)가 존재한다. 각 CTT는 일정 시간 동안 일 정 전류를 생성한다. 덧셈은 커패시터(미도시)에서 합쳐진 드레인 전류로 표현된다. 이제 도 9a 및 도 9b를 참조하면, 실시예에 따른 전류 미러(900 및 902)가 각각 도시되어 있다. 전류 미러는 트랜지스터(903a, 903b, 903c, 903d)를 포함한다. 일 실시예에서, 트랜지스터(903a, 903b, 903c, 90dd)는 CTT가 아니며, 왜냐하면 트랜지스터(903a, 903b, 903c, 903d)는 전하 트래핑 기능을 수행 하지 않기 때문이다. 전류 미러는 트랜지스터(903e, 903f, 903g, 903h, 903i, 903j, 903k, 903l, 903m)를 포함한다. 실시예에 서, 트랜지스터(903e, 903f, 903g, 903h, 903i, 903j, 903k, 903l, 903m)는 CTT가 아니며, 그 이유는 상 기 트랜지스터(903e, 903f, 903g, 903h, 903i, 903j, 903k, 903l, 903m)가 전하 트랩 기능을 수행하지 않기 때 문이다. 전류 미러(900 및 902)의 설계에는 다음과 같은 몇 가지 설계 제약이 있다: 양호한 매칭, 높은 출력 임피던스, 빠른 과도 응답. 우수한 매칭을 달성하기 위해, 트랜지스터(903a, 903b)는 매칭 단자 전압, 특히 Vg 및 Vd를 갖는 것이 유리하다. 이러한 매칭 전압은 캐스코드된 (cascoded) 전류 미러 구조 사용을 통해 유리하게 달성된 다. 캐스코드된 전류 미러 구조는 Vg와 Vd의 탁월한 매칭을 달성한다. 더욱이, 캐스코드된 전류 미러 구조는, 이 경우 노드(914 및 908)에서 높은 출력 임피던스를 보여준다. 서브임계 동작 영역에서 바이어스된 트랜지스터 (903a, 903b, 903c, 903d, 903e, 903f, 903g, 903h, 903i, 903j, 903k, 903l, 903m)를 갖는 캐스코드된 전류 미러 구조를 활용하면, 그 캐스코드된 전류 미러(900, 902)의 성능이 더욱 향상된다. 실시예에서, 도 9a의 캐스코드된 전류 미러는 도 3의 뉴런의 축적 블록일 수 있다. 실시예에서, 도 9b의 캐스코드된 전류 미러는 도 3의 뉴런의 방전 펄스 생성기일 수 있다.CTT를 통해 흐르는 전류는 캐스코드된 전류 미러에 의해 미러링될 수 있으며, 이로 인해 커패시터 에 전하가 축적되어 가중된 입력의 합산에 비례하는 전압을 생성한다: V = 1/C ∑(I*t). 이제 도 10을 참조하면, 실시예에 따른 임계값 인버터 양자화 비교를 위한 임계값 인버터 양자화(TIQ) 비교기 디바이스가 도시되어 있다. TIQ 비교기 디바이스는 도 3의 TIQ 비교기 장치일 수 있다. TIQ 비교기 디바이스는, 수신된 입력 신호가 TIQ의 기준 전압보다 높으면 제1 출력을 생성하며 수신된 입 력 신호가 기준 전압보다 낮으면 제2 출력을 생성하기 위한 2개의 CMOS 인버터(1001a, 1001b)(집합적으로 인버 터들로 지칭되고 일반적으로 인버터로 지칭됨)의 캐스케이드를 포함한다. TIQ 비교기 디바이스 는 입력 신호를 수신하기 위한 입력 연결부를 더 포함한다. TIQ 비교기 디바이스는 출력 신 호를 전송하기 위한 출력 연결부를 더 포함한다. TIQ 비교기 디바이스는 전력을 수신하기 위한 전 력 연결부를 더 포함한다. TIQ 비교기 디바이스는 TIQ 비교기 디바이스를 접지하기 위한 접 지를 더 포함한다. 실시예에서, 상기 제1 출력은 제2 출력보다 높다. 그러한 실시예에서, 제1 출력은 \"하이\" 출력으로 지칭되고, 제2 출력은 \"로우\" 출력으로 지칭된다. 실시예에서, 제1 출력은 제2 출력보다 낮다. 그러한 실시예에서, 제1 출력은 \"로우\" 출력으로 명명되고, 제2 출 력은 \"하이\" 출력으로 명명된다. 각 인버터(1001a, 1001b)는 각각 PMOS 트랜지스터(1002a, 1002c) 및 NMOS 트랜지스터(1002b, 1002d)를 포함한 다 (트랜지스터(1002a, 1002b, 1002c, 1002d)는 집합적으로 트랜지스터들로 지칭되고 일반적으로 트랜지 스터로 지칭된다). 트랜지스터들 각각은 CTT일 수 있다. 각 인버터에 대한 TIQ 비교기 의 임계값은 PMOS 트랜지스터의 강도를 NMOS 트랜지스터의 강도로 나눈 비율에 따라 설정된 다. 각 트랜지스터의 강도는 각 트랜지스터의 폭, 각 트랜지스터의 길이, 각 트랜지스터 의 이동도, 및/또는 각 트랜지스터의 임의의 다른 관련 매개변수 또는 인자와 관련된 것으로 이해 된다. 더욱이, 도 13에 도시된 바와 같이 가중치 매트릭스에서와 동일한 방법을 사용하여 임계 전압을 다 시 프로그래밍함으로써 미세 조정 및 교정이 유지될 수 있다. TIQ 비교기 디바이스는 CTT 교정된 TIQ 비 교기 디바이스일 수 있다. 도 10에서, 트랜지스터의 임계 전압은 TIQ 오프셋을 교정하기 위해 조정될 수 있다. 유리하게는, TIQ 비교기 디바이스의 오프셋은 TIQ 비교기 디바이스 내 트랜지스터들 중 어느 하나를 조정함으로써 교정될 수 있다. TIQ 비교기 디바이스의 문턱 전압은 TIQ 비교기 디바이스에 의해 자체적으로 생성된다. 입력 연결 부를 통해 수신된 입력 전압이 임계 전압을 초과하는 경우, TIQ 비교기 디바이스의 제1 출력은 제2 출력으로 플립되고 출력 연결부를 통해 전송된다. 입력 연결부를 통해 수신된 입력 전압이 임계 전 압 아래로 떨어지면, 제2 출력은 제1 출력으로 플립되고 출력 연결부를 통해 전송된다. 이제 도 12를 참조하면, 본 발명의 아키텍처를 사용하여 신경망이 어떻게 구성될 수 있는지 설명하기 위한 예로 서 제공된 실시예에 따른 CNN이 도시되어 있다. 도 12는 이미지 분류를 위한 CNN의 단순화된 도면 이다. CNN은 계층들로 배열된 뉴런들(예를 들어, 도 5의 뉴런)에 의해 구현될 수 있다. CNN은 컨벌루션 계층, 풀링 계층, 완전 연결 계층, 은닉 계층(도시되지 않음) 및 출력 계층을 포함한다. 컨벌루션 계층과 풀링 계층은 함께 입력 이미지의 특징을 추출하기 위한 특징 추출기 로 간주될 수 있다. 완전 연결 계층과 출력 계층은 함께 입력 이미지를 분류하기 위한 분류기로 간주될 수 있다. 일 실시예에서, 분류기는 입력 영상의 분류에 대응하는 출력 신호(미도시)를 더 전송할 수 있다. 도 12에서, 각 계층(1204, 1206, 1208)은 뉴런과 같은 뉴런들(도시되지 않음)을 포함한다. 도 12의 각 뉴 런은 도 5의 시냅스와 같은 시냅스(도시되지 않음)를 포함한다. 도 12의 시냅스는 도 7의 CTT와 같은 CTT를 포함한다. CTT의 문턱 전압은 프로그래밍을 통해 조정되어 시냅스에 대한 시냅스 가중치 값을 저장한다. 각 CTT의 게이트에는 전압 펄스(미도시)가 인가된다. 유리하게는, 소스가 접지에 있을 수있다. 게이트-소스 간 전압은 일정할 수 있지만 시간을 사용하는 전압 펄스는 활성화 입력에 대한 정보를 전달 한다. 도 14에서는 컨벌루션 계층에서의 예시적인 계산이 검사된다. 입력 영상은 영상을 표현하는 픽셀값 들의 2차원 어레이이다. 각 컨벌루션 계층은 수신된 픽셀 값에 대해 2차원 \"내적(dot product)\"을 수행한 다. 입력 이미지는 3x3 또는 5x5 행렬과 같은 더 작은 계산 단위로 분할된다. 도 13에 표시된 것처럼 3x3 행렬이 예로 제공된다. 도 13에서, 입력 이미지의 일부는 컨볼루셔널 계층에서 뉴런과 같은 뉴런에 대한 입력으로 수 신된 픽셀 값들(X1, X2…X9)의 3x3 행렬로 표현된다. 특징 필터와 연관된 특징 가중치 매개변수(W1, W2… W9)는 3x3 행렬로 표현된다. 두 행렬들(1302, 1304)의 내적은 다음 방정식에 따라 두 행렬들(1302, 1304) 내 각 셀의 곱의 합과 같다:"}
{"patent_id": "10-2023-7042272", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 2, "content": "도 14를 다시 참조하면, CNN의 컨벌루션 계층에 있는 컨벌루션 뉴런의 구현이 도시되어 있다. 컨벌루션 뉴런은 내적의 곱셈 부분을 계산하기 위해 CTT를 활용하는 시냅스 행렬을 포 함한다. 컨벌루션 뉴런은 시냅스 행렬의 출력을 축적하기 위한 커패시터 및 전압을 비교하기 위한 비교기를 더 포함한다. 상기 비교기는 TIQ 비교기일 수 있다. 활성화 펄스(미도시)는 비 교기의 출력에서 생성된다. 컨벌루션 뉴런은 입력 데이터를 수신한다. 상기 입력 데이터는 행렬 형태일 수 있다. 실시예에서, 입력 데이터는 입력 신호이다. 실시예에서, 입력 신호는 CNN의 이전 계층으로부터 전파된다. 실시예에서, 컨벌루션 뉴런은 CNN의 제1 계층에 있고 입력 데이터는 CNN 외부로부터 CNN으로의 입력이다. 실시예에서, 입력 데이터는 도 13의 행렬(1302, 1304)을 포함한다. 컨벌루션 뉴런은 도 3의 뉴런 또는 도 5의 뉴런일 수 있다. 도 14에서, 입력 데이터의 곱은 풀링 계층(도시되지 않음)과 같은 CNN의 후속 계층으로 전달 되거나 임시 메모리(도시되지 않음)에 신호로서 저장된다. 완전히 연결된 피드포워드 신경망의 경우, (도 5의 뉴런과 같은) 단일 뉴런에 대해 (도 5의 활성화 펄스 와 같은) 다중 활성화 펄스가 유지되지 않을 수 있다. 그러나, CNN과 같이 활성화 펄스를 여러 번 재사용 하는 ANN의 경우 참조번호 1218의 출력에서 생성된 활성화 펄스는 ANN의 후속 계층으로 처리하기 전에 일시적으 로 저장될 수 있다. 이러한 ANN의 경우, 임시 메모리는 임시 기간 동안 활성화 펄스의 폭을 저장하기 위해 사용 된다. 실시예에서, 컨벌루션 뉴런은 도 7의 CTT에 의해 구현된다. 포지티브 프로그래밍 동안, 포지티브 게 이트 전압 펄스가 CTT의 게이트에 인가될 수 있고, 각 CTT의 임계 전압이 포지티브 방향으로 시프트 될 수 있다. 네거티브 프로그래밍 동안, 네거티브 게이트 전압 펄스가 게이트에 인가될 수 있고, 각 CTT의 임계 전압은 반대 방향으로 시프트될 수 있다. 시냅스 곱셈 동안에, ANN을 구현하는 하드웨어의 물리적 매개변수의 절대값은 ANN에 적용되는 교정으로 인해 중 요하지 않다. 곱셈 함수의 곱은 전하 (즉, I*t)이고 시냅스 출력(즉, 전하)의 합은 (커패시터 또는 커패시터와 같 은) 커패시터에 저장될 수 있다는 점에 유의해야 한다. 본 명세서에 설명된 메모리 아키텍처에서, 활성화 펄스 (미도시)는 메모리에 저장하기 위해 디지털로 변환되지 않을 수 있는데, 그 이유는 활성화 펄스가 ANN의 후속 계층에 의해 직접적으로 유리하게 사용될 수 있기 때문이다. 컨벌루션 뉴런이 하나 이상의 활성화 펄스를 생성하는 데 활용된다면, 각 활성화 펄스는 임시 메모리에 의해 저장될 수 있다. 실시예에서, 교정의 맥락에서, ANN을 구현하는 전체 신경망 알고리즘은 뉴런 활성화 펄스 폭들(도시되지 않음) 사이의 상대적인 관계에만 유리하게 의존한다. 절대 전압, 전류 또는 전하에 의존하지 않는다. ANN의 모든 뉴런 이 상대적으로 정확한지 확인하기 위해, 각 시냅스(예: 시냅스 302)를 포함하여 각 뉴런(예: 도 3의 뉴런 300) 에 대한 전체 경로가 단일 \"골든\" 뉴런(도시되지 않음)에 대해 교정될 수 있다. 이러한 교정은 모든 뉴런이 골 든 뉴런과 일정한 관계를 유지하여 비율계량 정확도를 유지하는 것을 유리하게 보장할 수 있다. 실시예에서, 초 기 프로그래밍 교정, 연속 온도 교정 및 주기적인 CTT 드리프트 교정을 포함하여 솔루션에 관련된 여러 교정들 이 존재한다. 이제 도 15를 참조하면, 실시예에 따른 기준 블록 교정을 위한 방법이 도시되어 있다. 상기 방법은 도 3의 뉴런을 교정하기 위해 구현될 수 있다. 1502에서, 뉴런은 지정된 기준 가중치 블록(미도시)을 결정한다. 지정된 기준 가중치 블록은 신호에 따라 교정된 참조 가중치 블록일 수 있다. 상기 지정된 기준 가중 치 블록 또는 \"골든 블록\" 또는 \"골든 지연 블록\"은 다른 모든 지연 블록들이 교정되는 블록이다. 1504에서, 뉴런 내 전류 미러(예를 들어, 도 9a 및 도 9b에 도시된 전류 미러(900 및/또는 902))는 지정된 기준 가중치 블록에 따라 교정된다. 교정 후, 현재의 미러 (900 또는 902)는 골든 지연 블록과 동기화된다. 1506에서, 커패시터는 지정된 기준 가중치 블록에 따라 교정된다. 교정 후, 커패시터는 골든 지연 블 록과 동기화된다. 1508에서, 비교기는 지정된 기준 가중치 블록에 따라 교정된다. 교정 후에, 비교기(31 4)는 골든 지연 블록과 동기화된다. 이 프로세스가 완료되면, 각 뉴런 신호 경로는 단일 골든 지연 블록을 기준 으로 매칭된다. 유리하게는, 모든 뉴런은 서로 효과적으로 매칭될 수 있다. 1510에서, CTT에 저장된 각각의 시냅스 가중치는 지정된 기준 가중치 블록에서 교정된다. 구성요소가 단일 기준 가중치 블록(예: 골든 지연 블록)에 따라 교정되는 경우, 각 구성요소는 시스템 기능 및 효율성을 유리하게 향상시키기 위해 동일한 상대 시간을 유지할 수 있다. 본 개시의 추가 이점은 뉴런 수준에서의 교정의 용이성과 완전한 신경망(미도시)의 모든 뉴런들 사이의 비 율계량 매칭이 가능하다는 점일 수 있다. 유리하게는, ANN에서 우수한 정확도를 달성하기 위해, 모든 활성화/가 중치 곱의 상대 비율은 기준 블록 교정을 통해 정확할 수 있다. 실시예에서, 모든 디바이스 동작 및 모든 뉴런 신호 경로는 하나의 지정된 기준 가중치 블록->전류 미러->커패 시터->비교기 체인에 따라 교정된다. 기준 체인이 단위 규모 시간(예: 1us에서 1pF 커패시터의 최대 규모 충전)으로 교정되면, 모든 전류 미러->커패 시터->비교기 체인은 동일한 기준 가중치(Iref)를 사용하여 교정될 수 있다. 모든 체인은 디바이스 특성의 작은 양의 드리프트가 보상되도록 주기적으로 교정될 수 있다. 이 교정 프로세스는 모든 뉴런 신호 경로 사이의 모든 차이를 유리하게 효율적으로 교정할 수 있다. 위와 같은 방식으로 교정하는 것은 시간만 안정적이더라도 성공할 수 있다는 장점이 있다. 온도 보상은 두 가지 방법 중 적어도 하나로 적용될 수 있다. 실시예에서, 역바이어스 전압 변조가 적용된다. 실시예에서, Vgs 펄스 전압이 조정될 수 있다. 전술한 실시예 중 하나를 통해, 기준 체인은 단위 규모 시간으로 유지된다. 온도 보상은 전역적일 수 있다. 온도 보상은 지속적일 수 있다. 유리하게도, 온도 보상은 온도로 인 해 발생하는 전역 드리프트의 양이 극히 적다는 것을 보장하여 신호 경로들 간의 모든 상대 오차를 무시할 수 있게 유지한다. 이제 도 16을 참조하면, 실시예에 따라 정보를 일시적으로 유지하기 위한 임시 메모리 방식이 도시되어 있다. 임시 메모리 방식은 도 17의 임시 메모리 장치의 구현의 단순화된 예시이다. 임시 메모리 방식은 활성화 펄스(미도시)를 생성하기 위한 활성화, 활성화 펄스를 저장하기 위한 임시 메모리 혼합 신호 카운터, 및 활성화 펄스를 재생성하기 위한 재생 활성화를 포함한다. 이제 도 17을 참조하면, 실시예에 따라 정보를 일시적으로 유지하기 위한 임시 메모리 장치가 도시되어 있다. 임시 메모리 장치는 도 16의 임시 메모리 방식의 일반적인 구현을 나타낸다. 일 양상에서, 보유된 정보는 뉴런(300 또는 500)에서 수신된 입력 신호일 수 있다. 일 실시예에서, 임시 메모리 장치는 임시 메모리 저장부일 수 있다. 임시 메모리 장치는 비동기 제어 가능한 지연을 제공하기 위한 내부 링을 포함한다. 내부 링(170 4)은 비동기 카운터를 포함하는 외부 링에 의해 지지된다. 이 조합은 지연 상태의 효율적이고 단기 적인 정확한 저장을 달성하기 위해 함께 (in tandem) 작동한다. 임시 메모리 장치에서, 기존 장치, 디바이스, 방법 및 시스템을 능가하는 중요한 이점은 상기 장치가 비 동기식으로 기능할 수 있다는 점이다. 장치는 물리적으로 작은 공간에서 나노와트/피코와트 정도의 전력 소비를 사용하여 시간을 일시적으로 저장하는 솔루션을 제공하며, 이를 통해 더 낮은 전력 및 작은 실리콘 면적 에서 기능을 가능하게 한다. 이제 도 18을 참조하면, 실시예에 따라 정보를 일시적으로 유지하기 위한 임시 메모리 장치가 도시되어 있다. 임시 메모리 장치는 더 자세히 도시된 도 17의 임시 메모리 장치의 구현이다. 상기 장치는 비동기 제어 가능한 지연을 제공하기 위한 복수의 서브임계 패스 트랜지스터 로직(PTL) 지연 라인 블록을 포함하는 내부 링을 포함한다. 외부 링은 비동기 카운터를 형성하는 D 플 립플롭(도시되지 않음)을 포함한다. 많은 인공 신경망에서의 임시, 혼합 신호, 시간 메모리 구조의 맥락에서, 필터 가중치들의 특정 세트는 여러 활 성화 입력을 처리하기 위해 계층 내에서 여러 번 사용된다. 중간 활성화는 모든 값이 다음 계층에서 처리될 수 있을 때까지 저장될 수 있다. 실시예에서, 간단한 커패시터는 그 커패시터에 연결된 트랜지스터와 관련된 누설 전류로 인해 충분하지 않을 수 있다. 따라서, 임시 메모리 장치는 각 활성화에 대한 펄스 폭(또는 시간) 을 저장하기 위해 유리하게 사용될 수 있다. 임시 메모리 장치는 비동기 카운터에 펄스 폭 또는 시 간을 저장하고, 이는 다음 뉴런에 입력되는 시간을 구동하기 위해 후속적으로 사용될 수 있다. 내부 링은 활성화되면 발진기(도시되지 않음) 역할을 하고 뉴런 커패시터(예: 도 3의 커패시터)가 방전되는 시간 동안 활성화된다. 상기 발진기는 활성화되면 카운터를 트리거하여 카운트 업하도록 한다. 뉴런 커패시터가 방전되면 발진기는 비활성화되고 카운터는 값을 유지한다. 후속 시간에, 발진기는 다시 활성화되고 카운터는 0으로 거꾸로 카운트 다운되며, 이 시간 동안 펄스는 다음 뉴런에 대한 입력으로서 비동기 카운터(미도시)에 의해 생성된다. 펄스를 생성하는 비동기 카운터의 절대 주파수는 중요하지 않다. 실시 예에서, 발진 주파수의 일시적인 안정성만이 정확성을 위해 중요하다. 이제 도 19를 참조하면, 실시예에 따라 정보를 일시적으로 유지하기 위한 임시 메모리 장치가 도시되어 있다. 임시 메모리 장치는 도 17의 장치 및 도 18에 도시된 장치의 구현이다. 실시예에서, 보유되는 정보는 뉴런(300 또는 500)에서 수신된 입력 신호이다. 실시예에서, 임시 메모리 장치는 임시 메모리 저장부이다. 임시 메모리 장치는 비동기 제어 가능한 지연을 제공하기 위한 내부 링을 포함한다. 상기 장치 는 내부 링을 지원하기 위한 외부 링을 더 포함한다. 외부 링은 비동기 카운터 를 포함한다. 상기 비동기 카운터는 제1 비동기 카운터를 포함한다. 내부 링과 외부 링 은 지연 상태의 효율적인 단기적인 정확한 저장을 달성하기 위해 함께 기능한다. 내부 링은 비동기 제어 가능 지연을 제공하기 위한 아날로그 서브임계 지연 블록을 포함한다. 비동기 카운터는 복수의 D 플립플롭일 수 있다. 포지티브 피드백을 갖는 아날로그 서브임계 지연 블록 및 제1 비동기 카운터를 사용하여, 지연 요 소의 주파수에 기초하여 발진하는 자체 타이밍 발진기(도시되지 않음)가 생성될 수 있다. 임시 메모리 장치 에서, 제1 비동기 카운터는 자체 타이밍 발진기에 의해 클럭킹된다. 방전 기간은 뉴런과 같은 뉴런으로부터 활성화 펄스(미도시)를 생성한다. 활성화 펄스가 하이일 때에, 활 성화 펄스가 자체 타이밍 발진기를 활성화한다. 활성화 펄스가 로우일 때, 활성화 펄스는 자체 타이밍 발진기를 비활성화하고 비동기 카운터는 활성화 펄스의 펄스 폭을 나타내는 숫자를 저장한 후 중지된다. 비동기 카 운터는 일정 기간 동안 상기 저장된 숫자를 유리하게 유지할 수 있다. 실시예에서, 비동기 카운터 는 바람직하게는 상기 저장된 숫자를 몇 초 동안 유지한다. 장치는 공간과 전력을 절약하기 위해 동적 로직을 유리하게 사용할 수 있다. 활성화 펄스 동안, 비동기 카운터는 카운트업 기간 동안 카운트업된다. 임시 메모리 장치가 (뉴런 과 같은) 후속 뉴런에 활성화 펄스를 인가할 때, 비동기 카운터는 카운트다운하여, 프로세스를 재생 (replay)하기 위해 그리고 카운트업 기간 동안 이전 활성화 펄스와 동일한 후속 활성화 펄스(표시되지 않음)를 생성하기 위해 아날로그 서브임계 지연 블록을 활성화시킨다. 그래픽으로 표시된 결과는 도 6의 이중 경 사 프로세스이다. 비동기 카운터가 다시 카운트다운됨에 따라, 저장된 숫자가 손실될 수 있다. 일 실시예에서, 비동기 카운 터는 반대 방향으로 실행하는, 즉 비동기 카운터가 카운트 다운될 때 카운트 업하고, 그 반대의 경 우도 마찬가지인 다른 버전의 카운터(도시되지 않음)와 쌍을 이룰 수 있다. 실시예에서, 비동기 카운터는 1비트 비동기 서브-임계 카운터이다. 도 19에는 단위 시간 및 그 변화의 예가 추가로 제공된다. 장치에서, 저장 커패시터 방전 주기에 의해 업 카운팅이 가능해진다. 업카운팅은 뉴런과 같은 뉴런의 임계값에 의해 비활성화된다. 장치에서, ANN 의 후속 계층에 대한 추론 시작 신호(start-of-inference signal)에 의해 다운 카운팅이 활성화된다. 비동기 카운터는 방전 단계의 시작 부분(도 6의 기울기에 대응)에서 활성화된다. 카운터는 TIQ 비교기가 상태를 플립할 때 (즉, 커패시터의 현재 전압이 기준 전압 Vref와 같아질 때) 비활성화 된다. 실시예에서, 아날로그 서브임계 지연 블록에 의해 제공되는 절대 지연에서의 결함은, 장치가 (밀리 초 단위로 측정되는) 짧은 기간 동안 안정한 한 그리고 비동기 카운터가 보상하기에 충분한 추가 상태를 가지는 한 상기 장치의 성공적인 동작을 방해하지 않는다. 장치에서, 기존 장치, 디바이스, 방법 및 시스템에 비해 중요한 이점은 상기 장치가 비동기식으로 기능할 수 있다는 점이다. 나노와트/피코와트 전력 소비 공간에 시간을 일시적으로 저장하는 솔루션이 제공된다. 본 개시의 이점은 더 낮은 전력에서의 기능성이다. 이제 도 20을 참조하면, 실시예에 따라, (뉴런과 같은) 뉴런을 포함하는 ANN을 사용하는 방법의 흐 름도가 도시되어 있다. 2002에서, 입력 신호는 복수의 CTT를 통해 처리된다. 2004에서, 드레인 전류는 CTT로부터의 곱셈의 출력으로 생성된다. 드레인 전류는 고정된 전압을 입력으로 인가하는 시간에 비례하는 전하량을 생성한다. 2006에서, 드레인 전류는 복수의 CTT로부터 수신된다. 2008에서, 드레인 전류들로부터의 전하가 축적되어 축적된 신호에 대한 단기 메모리 역할을 한다. 2010에서, 방전 사이클 동안 축적된 전하를 방전시킴으로써 출력 신호가 생성된다. 2012에서, 입력 전압은 비교기에서 기준 전압과 비교된다. 상기 비교기는 TIQ 비교기일 수 있다. 2014에서, 입력 전압이 비교기의 기준 전압보다 높으면, 제1 출력이 생성된다. 2016에서, 입력 전압이 비교기의 기준 전압보다 낮으면, 제2 출력이 생성된다. 실시예에서, 상기 제1 출력은 제2 출력보다 높다. 그러한 실시예에서, 제1 출력은 \"하이\" 출력으로 지칭되고, 제2 출력은 \"로우\" 출력으로 지칭된다. 실시예에서, 제1 출력은 제2 출력보다 낮다. 그러한 실시예에서, 제1 출력은 \"로우\" 출력으로 명명되고, 제2 출 력은 \"하이\" 출력으로 명명된다. 위의 설명은 하나 이상의 장치, 디바이스, 방법 또는 시스템의 예를 제공하지만, 다른 장치, 디바이스, 방법 또 는 시스템도 당업자에 의해 해석되는 청구범위의 범위 내에 있을 수 있다는 것이 이해될 것이다.도면 도면1a 도면1b 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9a 도면9b 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20"}
{"patent_id": "10-2023-7042272", "section": "도면", "subsection": "도면설명", "item": 1, "content": "여기에 포함된 도면은 본 명세서의 물품, 방법 및 장치의 다양한 예를 예시하기 위한 것이다. 도면에서: 도 1a는 일반적인 기존 인공 신경망(ANN)이다. 도 1b는 도 1a의 ANN이 통상적으로 수행할 수 있는 다양한 기능의 박스 다이어그램이다. 도 2는 기존의 디지털 곱셈-축적 어레이이다. 도 3은 실시예에 따른 임계값 인버터 양자화(TIQ) 비교 디바이스를 포함하는 뉴런이다. 도 4는 실시예에 따른, 가중치 저장 및 곱셈을 위해 전하 트랩 트랜지스터(CTT)를 활용하는 뉴런의 단순화된 구 조이다. 도 5는 실시예에 따른 뉴런이다. 도 6은 각 뉴런의 이중 기울기 펄스 생성 과정에 대한 추가 세부 정보를 보여준다. 도 7은 실시예에 따른, 도 3, 4 및 5의 뉴런에 사용하기에 적합한 전하 트랩 트랜지스터(CTT)이다. 도 8은 실시예에 따른, 도 7의 복수의 CTT를 포함하는 ANN의 예시적인 계층이다. 도 9a는 실시예에 따른 캐스코드된 (cascoded) 전류 미러이다. 도 9b는 실시예에 따른 캐스코드된 전류 미러이다. 도 10은 실시예에 따른, 도 3 및 5의 TIQ 비교기 디바이스이다. 도 11은 저항을 사용하여 시냅스 가중치를 저장하는 기존의 아날로그 전도 기반 추론 시스템이다. 도 12는 실시예에 따른 CNN(Convolutional Neural Network)이다. 도 13은 처리할 두 개의 3x3 행렬을 보여준다. 도 14는 실시예에 따른, 도 12의 CNN에서 단순화된 시냅스를 통한 3x3 컨벌루션 뉴런의 구현이다. 도 15는 실시예에 따른 기준 블록 교정 방법의 흐름도이다. 도 16은 실시예에 따른 임시 메모리 방식이다. 도 17은 실시예에 따른, 도 16의 임시 메모리 방식을 구현하는 임시 메모리 장치이다. 도 18은 일 실시예에 따른, 도 17의 임시 메모리 장치를 더욱 상세하게 나타낸 도면이다. 도 19는 일 실시예에 따른, 도 17 및 도 18의 임시 메모리 구조를 더욱 상세하게 나타낸 도면이다. 그리고도 20은 실시예에 따른 ANN을 사용하는 방법의 흐름도이다."}
