---
title: 项目实践-多周期路径约束
date: 2024-03-18 18:58:56
categories:
- DC synthesis
tags:
- 时序约束
- 多周期路径
- TBD
---

> design设计需求： 
>
> pclk和fclk是**同步时钟**，但pclk=200Mhz，fclk=100Mhz
>
> 现有pclk到fclk的path，也有fclk到pclk的path，需要做时序约束
>
> 假设如下模块名是apb_sync_unit

{% asset_img design.png %}

```tcl
# 时序约束
# 慢到快
set_multicycle_path -from ptrans_sync2_reg* -to ptrans_sync_pclk0_reg* -setup -end 2
set_multicycle_path -from ptrans_sync2_reg* -to ptrans_sync_pclk0_reg* -hold  -end 1
# 快到慢
set_multicycle_path -from ptrans_reg*       -to ptrans_sync0_reg*      -setup -start 2
set_multicycle_path -from ptrans_reg*       -to ptrans_sync0_reg*      -hold  -start 1

```

NOTE:

1. `DC会将顶层apb_sync_unit当做current design，因此获得object时，不用添加apb_sync_unit这一层`

2. `DC综合的时候，会对寄存器重新命名；因此要用这个重新命名的cell，否则会找不到object`

3. 针对此模块的设计，可以有两种处理方式：

   - 当做异步处理（有异步处理电路），set_false_path（从异步的角度，进行约束）；

   - 可以当做同步处理，set_multicycle_path（从同步的角度，进行约束）；也可以先不设置set_multicycle_path，如果出现violation，再set_multicycle_path。<font color=red>TBD：DC工具怎么做优化？分别从（快到慢）和（慢到快）的角度进行分析？</font>

     



## set_multicycle_path指令

{% asset_img set_multicycle_path.png %}

## 应用场景：慢到快

{% asset_img 慢到快.png %}



## 应用场景：快到慢

{% asset_img 快到慢.png %}





<font color="red"> TBD：上面几张图，没理解......</font>

---

参考博客：

1. [约束虚拟时钟、多周期路径和伪路径](https://www.bilibili.com/video/BV1Xr4y1N76t?p=2&vd_source=c76cab13994e90aef30da628f94d99e8)
