TimeQuest Timing Analyzer report for lab_11
Sun Jun 06 19:43:52 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab_11                                             ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.04 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.344 ; -54.338            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.294 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -68.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.344 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.975      ;
; -2.308 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.939      ;
; -2.290 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.921      ;
; -2.280 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.911      ;
; -2.273 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.904      ;
; -2.262 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.893      ;
; -2.226 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.857      ;
; -2.146 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.777      ;
; -2.132 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.763      ;
; -2.109 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 3.040      ;
; -2.100 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 3.043      ;
; -2.055 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.986      ;
; -2.053 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.684      ;
; -2.029 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.972      ;
; -2.018 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.624      ;
; -2.018 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.624      ;
; -2.018 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.624      ;
; -2.018 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.624      ;
; -2.018 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.624      ;
; -2.007 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.950      ;
; -1.986 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.929      ;
; -1.970 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.913      ;
; -1.949 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.892      ;
; -1.948 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.891      ;
; -1.932 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.875      ;
; -1.929 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.872      ;
; -1.885 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.828      ;
; -1.867 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.473      ;
; -1.867 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.473      ;
; -1.867 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.473      ;
; -1.867 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.473      ;
; -1.867 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.473      ;
; -1.858 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.801      ;
; -1.820 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.763      ;
; -1.819 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.750      ;
; -1.800 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.431      ;
; -1.799 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.742      ;
; -1.795 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.426      ;
; -1.773 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.716      ;
; -1.773 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 3.016      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.733 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.339      ;
; -1.733 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.339      ;
; -1.733 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.339      ;
; -1.733 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.339      ;
; -1.733 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.339      ;
; -1.727 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.670      ;
; -1.714 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.957      ;
; -1.690 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.633      ;
; -1.668 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.611      ;
; -1.639 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.270      ;
; -1.632 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.364     ; 2.263      ;
; -1.602 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.545      ;
; -1.539 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.145      ;
; -1.539 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.145      ;
; -1.539 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.145      ;
; -1.539 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.145      ;
; -1.539 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.389     ; 2.145      ;
; -1.527 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.458      ;
; -1.527 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.458      ;
; -1.527 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.458      ;
; -1.527 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.458      ;
; -1.527 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.458      ;
; -1.526 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.457      ;
; -1.510 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 2.116      ;
; -1.499 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.442      ;
; -1.493 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.736      ;
; -1.472 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.403      ;
; -1.464 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 2.070      ;
; -1.400 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.331      ;
; -1.400 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.331      ;
; -1.400 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.331      ;
; -1.400 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.331      ;
; -1.400 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.331      ;
; -1.375 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.318      ;
; -1.367 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.610      ;
; -1.366 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.297      ;
; -1.348 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 1.954      ;
; -1.325 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.256      ;
; -1.312 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.243      ;
; -1.302 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.220      ;
; -1.251 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.182      ;
; -1.250 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 1.856      ;
; -1.204 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.447      ;
; -1.191 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.180 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.052     ; 2.123      ;
; -1.131 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.374      ;
; -1.131 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.049      ;
; -1.096 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 2.027      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                 ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; memory_address[4] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 0.878      ;
; 0.299 ; memory_address[1] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 0.883      ;
; 0.306 ; memory_address[3] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 0.890      ;
; 0.314 ; memory_address[0] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 0.898      ;
; 0.328 ; memory_address[2] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 0.912      ;
; 0.330 ; A[2]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.401      ; 0.918      ;
; 0.330 ; A[3]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.401      ; 0.918      ;
; 0.330 ; A[5]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.401      ; 0.918      ;
; 0.334 ; A[0]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.401      ; 0.922      ;
; 0.355 ; state.s_input     ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; MemWr             ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.371 ; state.s_decode2   ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.065      ; 0.593      ;
; 0.371 ; state.s_start2    ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; state.s_start3    ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.390 ; state.s_fetch     ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.611      ;
; 0.421 ; state.s_decode3   ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 0.643      ;
; 0.423 ; state.s_decode3   ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.645      ;
; 0.424 ; state.s_decode3   ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 0.646      ;
; 0.425 ; state.s_decode3   ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 0.647      ;
; 0.429 ; state.s_decode3   ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.651      ;
; 0.504 ; IR[5]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.725      ;
; 0.512 ; IR[2]             ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.733      ;
; 0.522 ; state.s_store     ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 0.744      ;
; 0.533 ; IR[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.754      ;
; 0.536 ; IR[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.757      ;
; 0.543 ; PC[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.764      ;
; 0.544 ; PC[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.765      ;
; 0.563 ; state.s_store     ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.785      ;
; 0.574 ; PC[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; PC[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; PC[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.796      ;
; 0.576 ; PC[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.797      ;
; 0.583 ; state.s_store2    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.805      ;
; 0.596 ; PC[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.817      ;
; 0.610 ; state.s_decode    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.831      ;
; 0.614 ; state.s_decode    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.835      ;
; 0.635 ; state.s_decode    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.856      ;
; 0.635 ; PC[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.856      ;
; 0.635 ; state.s_decode    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.856      ;
; 0.636 ; A[6]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.912      ;
; 0.638 ; state.s_decode    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.859      ;
; 0.643 ; A[4]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.919      ;
; 0.646 ; state.s_load      ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.192      ;
; 0.657 ; A[1]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.933      ;
; 0.657 ; IR[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.878      ;
; 0.657 ; IR[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.878      ;
; 0.658 ; A[7]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.934      ;
; 0.661 ; IR[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.882      ;
; 0.664 ; IR[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.885      ;
; 0.679 ; state.s_load      ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.901      ;
; 0.697 ; PC[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.918      ;
; 0.722 ; state.s_decode3   ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.944      ;
; 0.747 ; state.s_input     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.293      ;
; 0.747 ; state.s_input     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.293      ;
; 0.747 ; state.s_input     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.293      ;
; 0.747 ; state.s_input     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.293      ;
; 0.750 ; state.s_decode    ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.065      ; 0.972      ;
; 0.766 ; IR[6]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.064      ; 0.987      ;
; 0.785 ; state.s_jmp       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.007      ;
; 0.801 ; IR[7]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.022      ;
; 0.804 ; IR[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.025      ;
; 0.812 ; state.s_decode3   ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.033      ;
; 0.816 ; state.s_start     ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 1.037      ;
; 0.831 ; IR[6]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 1.053      ;
; 0.832 ; IR[6]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 1.054      ;
; 0.835 ; IR[6]             ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 1.057      ;
; 0.835 ; IR[6]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 1.057      ;
; 0.835 ; IR[6]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.057      ;
; 0.836 ; IR[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.057      ;
; 0.845 ; IR[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.066      ;
; 0.848 ; PC[1]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; PC[3]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.069      ;
; 0.852 ; A[7]              ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.086      ;
; 0.853 ; A[1]              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.087      ;
; 0.854 ; A[4]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.088      ;
; 0.863 ; PC[0]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.084      ;
; 0.863 ; PC[2]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.084      ;
; 0.865 ; PC[0]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.086      ;
; 0.865 ; PC[2]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.086      ;
; 0.887 ; state.s_load      ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.433      ;
; 0.889 ; state.s_load      ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.435      ;
; 0.889 ; state.s_load      ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.435      ;
; 0.892 ; MemWr             ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.397      ; 1.476      ;
; 0.905 ; state.s_jmp       ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.905 ; state.s_jmp       ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.905 ; state.s_jmp       ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.905 ; state.s_jmp       ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.905 ; state.s_jmp       ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.915 ; state.s_store2    ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.137      ;
; 0.925 ; state.s_dec       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.147      ;
; 0.941 ; state.s_load      ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.162      ;
; 0.946 ; IR[7]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 1.168      ;
; 0.954 ; IR[5]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 1.176      ;
; 0.958 ; PC[1]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.179      ;
; 0.960 ; IR[5]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.182      ;
; 0.960 ; PC[1]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.181      ;
; 0.964 ; IR[7]             ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 1.186      ;
; 0.965 ; IR[5]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.065      ; 1.187      ;
; 0.973 ; IR[7]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 1.195      ;
; 0.975 ; PC[0]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.196      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_output                                                                                                    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.547 ; 3.014 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.461 ; 2.948 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.408 ; 0.516 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.252 ; 0.328 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.461 ; 2.948 ; Rise       ; clock           ;
;  input[3] ; clock      ; 2.222 ; 2.720 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.165 ; 2.653 ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.181 ; 2.662 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.573 ; 2.016 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.193 ; 2.693 ; Rise       ; clock           ;
; reset     ; clock      ; 0.402 ; 0.583 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.849 ; -2.296 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.086  ; 0.006  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.089 ; -0.201 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.086  ; 0.006  ; Rise       ; clock           ;
;  input[2] ; clock      ; -2.052 ; -2.526 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.823 ; -2.308 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.743 ; -2.218 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.783 ; -2.252 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.175 ; -1.606 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.770 ; -2.256 ; Rise       ; clock           ;
; reset     ; clock      ; -0.192 ; -0.375 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 7.470 ; 7.441 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.920 ; 5.861 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.271 ; 7.213 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.081 ; 6.002 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.239 ; 6.164 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.755 ; 6.666 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.822 ; 6.812 ; Rise       ; clock           ;
;  output[6] ; clock      ; 7.470 ; 7.441 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.257 ; 6.195 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.728 ; 5.668 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.728 ; 5.668 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.029 ; 6.969 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.883 ; 5.804 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.039 ; 5.963 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.534 ; 6.444 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.594 ; 6.581 ; Rise       ; clock           ;
;  output[6] ; clock      ; 7.250 ; 7.220 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.051 ; 5.989 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 330.03 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.030 ; -44.012           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.291 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -68.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.030 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.699      ;
; -1.974 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.643      ;
; -1.972 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.641      ;
; -1.972 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.641      ;
; -1.938 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.607      ;
; -1.916 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.585      ;
; -1.886 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.555      ;
; -1.812 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.481      ;
; -1.795 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.733      ;
; -1.774 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.443      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.710      ;
; -1.737 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.675      ;
; -1.733 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.402      ;
; -1.707 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.350      ;
; -1.707 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.350      ;
; -1.707 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.350      ;
; -1.707 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.350      ;
; -1.707 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.350      ;
; -1.702 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.656      ;
; -1.677 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.631      ;
; -1.668 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.622      ;
; -1.645 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.599      ;
; -1.645 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.599      ;
; -1.644 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.598      ;
; -1.630 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.584      ;
; -1.589 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.543      ;
; -1.578 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.532      ;
; -1.578 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.221      ;
; -1.578 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.221      ;
; -1.578 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.221      ;
; -1.578 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.221      ;
; -1.578 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.221      ;
; -1.538 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.476      ;
; -1.524 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.478      ;
; -1.519 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.188      ;
; -1.519 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.188      ;
; -1.507 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.461      ;
; -1.503 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.457      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.482 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.705      ;
; -1.482 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.125      ;
; -1.482 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.125      ;
; -1.482 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.125      ;
; -1.482 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.125      ;
; -1.482 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 2.125      ;
; -1.466 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.420      ;
; -1.424 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.378      ;
; -1.410 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.633      ;
; -1.391 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.345      ;
; -1.377 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.331      ;
; -1.358 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.027      ;
; -1.346 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.300      ;
; -1.340 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.009      ;
; -1.300 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 1.943      ;
; -1.300 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 1.943      ;
; -1.300 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 1.943      ;
; -1.300 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 1.943      ;
; -1.300 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.352     ; 1.943      ;
; -1.295 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.233      ;
; -1.262 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.201      ;
; -1.262 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.201      ;
; -1.237 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.175      ;
; -1.230 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.872      ;
; -1.229 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.452      ;
; -1.223 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.177      ;
; -1.178 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.820      ;
; -1.173 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.112      ;
; -1.140 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.078      ;
; -1.111 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.334      ;
; -1.108 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 2.062      ;
; -1.104 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.746      ;
; -1.085 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.023      ;
; -1.082 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.020      ;
; -1.048 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.975      ;
; -1.031 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.673      ;
; -1.017 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.956      ;
; -1.017 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.956      ;
; -1.017 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.956      ;
; -1.017 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.956      ;
; -1.017 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.956      ;
; -0.959 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.182      ;
; -0.947 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.901      ;
; -0.930 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.868      ;
; -0.910 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.133      ;
; -0.884 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.823      ;
; -0.884 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.823      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                  ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; memory_address[4] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.816      ;
; 0.296 ; memory_address[1] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.821      ;
; 0.302 ; memory_address[3] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.827      ;
; 0.310 ; state.s_input     ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; MemWr             ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; memory_address[0] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.835      ;
; 0.322 ; memory_address[2] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.847      ;
; 0.323 ; A[2]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.852      ;
; 0.324 ; A[5]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.853      ;
; 0.325 ; A[3]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.854      ;
; 0.326 ; A[0]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.855      ;
; 0.336 ; state.s_start3    ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.336 ; state.s_start2    ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; state.s_decode2   ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.353 ; state.s_fetch     ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.554      ;
; 0.383 ; state.s_decode3   ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.584      ;
; 0.385 ; state.s_decode3   ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.586      ;
; 0.386 ; state.s_decode3   ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.587      ;
; 0.387 ; state.s_decode3   ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.588      ;
; 0.391 ; state.s_decode3   ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.592      ;
; 0.454 ; IR[5]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.655      ;
; 0.471 ; IR[2]             ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.671      ;
; 0.473 ; state.s_store     ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.674      ;
; 0.485 ; IR[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.685      ;
; 0.491 ; IR[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.691      ;
; 0.502 ; PC[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; PC[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.703      ;
; 0.509 ; state.s_store     ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.710      ;
; 0.519 ; PC[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; PC[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; PC[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; PC[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.720      ;
; 0.526 ; state.s_store2    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.727      ;
; 0.537 ; PC[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.737      ;
; 0.552 ; state.s_decode    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.753      ;
; 0.556 ; state.s_decode    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.757      ;
; 0.570 ; state.s_decode    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.771      ;
; 0.571 ; state.s_decode    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.772      ;
; 0.573 ; state.s_decode    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.774      ;
; 0.584 ; PC[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.784      ;
; 0.595 ; state.s_load      ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.091      ;
; 0.602 ; A[6]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.846      ;
; 0.603 ; IR[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.803      ;
; 0.604 ; IR[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.804      ;
; 0.605 ; IR[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.805      ;
; 0.610 ; A[4]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.854      ;
; 0.610 ; IR[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.810      ;
; 0.610 ; state.s_load      ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.811      ;
; 0.622 ; A[1]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.866      ;
; 0.623 ; A[7]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.867      ;
; 0.639 ; PC[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.839      ;
; 0.659 ; state.s_decode3   ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.860      ;
; 0.685 ; state.s_input     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.181      ;
; 0.685 ; state.s_input     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.181      ;
; 0.685 ; state.s_input     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.181      ;
; 0.685 ; state.s_input     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.181      ;
; 0.690 ; state.s_decode    ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.058      ; 0.892      ;
; 0.700 ; IR[6]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.901      ;
; 0.707 ; state.s_jmp       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.908      ;
; 0.725 ; IR[7]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.057      ; 0.926      ;
; 0.733 ; IR[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.934      ;
; 0.746 ; state.s_start     ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.946      ;
; 0.750 ; state.s_decode3   ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.950      ;
; 0.754 ; IR[6]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.058      ; 0.956      ;
; 0.754 ; IR[6]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.058      ; 0.956      ;
; 0.757 ; IR[6]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 0.959      ;
; 0.764 ; IR[6]             ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.058      ; 0.966      ;
; 0.764 ; IR[6]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.058      ; 0.966      ;
; 0.764 ; PC[1]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.964      ;
; 0.764 ; PC[3]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.964      ;
; 0.768 ; PC[2]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.968      ;
; 0.769 ; IR[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.770 ; PC[0]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.970      ;
; 0.772 ; IR[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; A[7]              ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 0.984      ;
; 0.773 ; A[4]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 0.985      ;
; 0.773 ; A[1]              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 0.985      ;
; 0.775 ; PC[2]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.975      ;
; 0.777 ; PC[0]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.977      ;
; 0.802 ; MemWr             ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.355      ; 1.326      ;
; 0.813 ; state.s_load      ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.309      ;
; 0.815 ; state.s_load      ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.311      ;
; 0.815 ; state.s_load      ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.352      ; 1.311      ;
; 0.824 ; state.s_store2    ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.025      ;
; 0.825 ; state.s_jmp       ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.025      ;
; 0.825 ; state.s_jmp       ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.025      ;
; 0.825 ; state.s_jmp       ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.025      ;
; 0.825 ; state.s_jmp       ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.025      ;
; 0.825 ; state.s_jmp       ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.025      ;
; 0.832 ; state.s_dec       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.033      ;
; 0.853 ; PC[1]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.053      ;
; 0.860 ; PC[1]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.060      ;
; 0.863 ; IR[7]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.058      ; 1.065      ;
; 0.864 ; state.s_load      ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.056      ; 1.064      ;
; 0.866 ; PC[0]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.066      ;
; 0.868 ; IR[5]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.058      ; 1.070      ;
; 0.873 ; PC[0]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.073      ;
; 0.875 ; IR[5]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 1.077      ;
; 0.876 ; A[0]              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.373      ;
; 0.879 ; IR[5]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.058      ; 1.081      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; 0.115  ; 0.345        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_output                                                                                                    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.204 ; 2.581 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.143 ; 2.519 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.377 ; 0.525 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.232 ; 0.343 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.143 ; 2.519 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.921 ; 2.313 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.874 ; 2.245 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.882 ; 2.264 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.318 ; 1.680 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.892 ; 2.282 ; Rise       ; clock           ;
; reset     ; clock      ; 0.380 ; 0.577 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.585 ; -1.938 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.072  ; -0.041 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.090 ; -0.239 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.072  ; -0.041 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.779 ; -2.146 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.566 ; -1.948 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.499 ; -1.861 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.528 ; -1.901 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.964 ; -1.317 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.516 ; -1.896 ; Rise       ; clock           ;
; reset     ; clock      ; -0.188 ; -0.384 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 6.660 ; 6.613 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.282 ; 5.227 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.553 ; 6.430 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.439 ; 5.351 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.602 ; 5.496 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.082 ; 5.948 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.116 ; 6.083 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.660 ; 6.613 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.590 ; 5.532 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.108 ; 5.053 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.108 ; 5.053 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.333 ; 6.211 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.259 ; 5.172 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.420 ; 5.314 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.881 ; 5.748 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.909 ; 5.874 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.461 ; 6.414 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.404 ; 5.346 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.931 ; -12.431           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.151 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -58.192                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.931 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.706      ;
; -0.901 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.676      ;
; -0.878 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.653      ;
; -0.848 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.623      ;
; -0.842 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.617      ;
; -0.832 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.607      ;
; -0.818 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.593      ;
; -0.816 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.591      ;
; -0.814 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.760      ;
; -0.812 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.587      ;
; -0.773 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.719      ;
; -0.762 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.537      ;
; -0.760 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.706      ;
; -0.745 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.691      ;
; -0.736 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.686      ;
; -0.731 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.677      ;
; -0.725 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.671      ;
; -0.718 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.664      ;
; -0.706 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.656      ;
; -0.690 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.462      ;
; -0.690 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.462      ;
; -0.690 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.462      ;
; -0.690 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.462      ;
; -0.690 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.462      ;
; -0.677 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.623      ;
; -0.665 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.611      ;
; -0.649 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.595      ;
; -0.648 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.594      ;
; -0.635 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.581      ;
; -0.629 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.575      ;
; -0.620 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.395      ;
; -0.605 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.377      ;
; -0.605 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.377      ;
; -0.605 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.377      ;
; -0.605 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.377      ;
; -0.605 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.377      ;
; -0.602 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.377      ;
; -0.594 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.540      ;
; -0.565 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.511      ;
; -0.561 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.511      ;
; -0.559 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.505      ;
; -0.559 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.134      ; 1.680      ;
; -0.558 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.504      ;
; -0.545 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.320      ;
; -0.541 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.316      ;
; -0.528 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.300      ;
; -0.528 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.300      ;
; -0.528 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.300      ;
; -0.528 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.300      ;
; -0.528 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.300      ;
; -0.523 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.134      ; 1.644      ;
; -0.476 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.422      ;
; -0.462 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.408      ;
; -0.415 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.215     ; 1.187      ;
; -0.413 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.364      ;
; -0.407 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.179      ;
; -0.407 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.179      ;
; -0.407 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.179      ;
; -0.407 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.179      ;
; -0.407 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.215     ; 1.179      ;
; -0.401 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.347      ;
; -0.393 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.134      ; 1.514      ;
; -0.385 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.215     ; 1.157      ;
; -0.373 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.324      ;
; -0.343 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.294      ;
; -0.335 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.286      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.320 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.134      ; 1.441      ;
; -0.307 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.258      ;
; -0.300 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.215     ; 1.072      ;
; -0.298 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.241      ;
; -0.292 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.282 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.228      ;
; -0.277 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.228      ;
; -0.262 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.213      ;
; -0.246 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.135      ; 1.368      ;
; -0.241 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.215     ; 1.013      ;
; -0.238 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.189      ;
; -0.214 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.160      ;
; -0.202 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.145      ;
; -0.175 ; state.s_input                                                                                               ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.125      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                  ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; memory_address[4] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.485      ;
; 0.155 ; memory_address[1] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.489      ;
; 0.159 ; memory_address[3] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.493      ;
; 0.162 ; memory_address[0] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.496      ;
; 0.166 ; A[3]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.502      ;
; 0.167 ; A[5]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.503      ;
; 0.168 ; memory_address[2] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.502      ;
; 0.169 ; A[2]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.505      ;
; 0.172 ; A[0]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.508      ;
; 0.186 ; state.s_input     ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MemWr             ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; state.s_start3    ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; state.s_start2    ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; state.s_decode2   ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.204 ; state.s_fetch     ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.223 ; state.s_decode3   ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.344      ;
; 0.225 ; state.s_decode3   ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.346      ;
; 0.226 ; state.s_decode3   ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.347      ;
; 0.228 ; state.s_decode3   ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.349      ;
; 0.231 ; state.s_decode3   ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.352      ;
; 0.263 ; IR[5]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; IR[2]             ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.272 ; state.s_store     ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; IR[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.396      ;
; 0.278 ; PC[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; IR[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; PC[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.400      ;
; 0.304 ; state.s_store     ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.309 ; PC[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; PC[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; PC[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; PC[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.430      ;
; 0.314 ; state.s_store2    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.435      ;
; 0.321 ; PC[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.442      ;
; 0.328 ; state.s_decode    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.449      ;
; 0.329 ; state.s_load      ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.628      ;
; 0.333 ; state.s_decode    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.454      ;
; 0.333 ; PC[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; A[6]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.501      ;
; 0.337 ; A[4]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.502      ;
; 0.340 ; IR[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.461      ;
; 0.341 ; IR[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; state.s_decode    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; IR[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; IR[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; state.s_decode    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.463      ;
; 0.344 ; A[1]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.509      ;
; 0.345 ; state.s_decode    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; A[7]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.511      ;
; 0.359 ; PC[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.480      ;
; 0.361 ; state.s_load      ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.482      ;
; 0.385 ; state.s_decode3   ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.506      ;
; 0.387 ; state.s_decode    ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.508      ;
; 0.393 ; state.s_input     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.692      ;
; 0.393 ; state.s_input     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.692      ;
; 0.393 ; state.s_input     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.692      ;
; 0.393 ; state.s_input     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.692      ;
; 0.402 ; IR[6]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.523      ;
; 0.418 ; state.s_jmp       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.539      ;
; 0.420 ; IR[7]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.541      ;
; 0.421 ; IR[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.542      ;
; 0.426 ; state.s_start     ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.547      ;
; 0.426 ; state.s_decode3   ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.547      ;
; 0.432 ; IR[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.553      ;
; 0.438 ; IR[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.559      ;
; 0.441 ; IR[6]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; IR[6]             ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; IR[6]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; IR[6]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; IR[6]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.566      ;
; 0.453 ; A[7]              ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.581      ;
; 0.455 ; A[1]              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; A[4]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.458 ; PC[3]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; PC[1]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.467 ; state.s_load      ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.766      ;
; 0.467 ; PC[2]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; state.s_load      ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.767      ;
; 0.468 ; PC[0]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; state.s_load      ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.768      ;
; 0.470 ; PC[2]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; PC[0]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.592      ;
; 0.483 ; state.s_jmp       ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; state.s_jmp       ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; state.s_jmp       ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; state.s_jmp       ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; state.s_jmp       ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.495 ; state.s_store2    ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.616      ;
; 0.499 ; MemWr             ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.230      ; 0.833      ;
; 0.500 ; state.s_dec       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.621      ;
; 0.502 ; IR[7]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.623      ;
; 0.503 ; state.s_load      ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.623      ;
; 0.504 ; IR[5]             ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.625      ;
; 0.506 ; IR[5]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.627      ;
; 0.509 ; IR[5]             ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.630      ;
; 0.513 ; IR[7]             ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; IR[5]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; state.s_load      ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; IR[7]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; A[3]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.215      ; 0.815      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[0]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[1]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[2]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[3]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[4]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[5]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[6]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|q_a[7]                          ;
; -0.090 ; 0.140        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_oca1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jmp                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 1.400 ; 2.029 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.376 ; 2.012 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.249 ; 0.512 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.175 ; 0.411 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.376 ; 2.012 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.241 ; 1.863 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.209 ; 1.845 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.213 ; 1.832 ; Rise       ; clock           ;
;  input[6] ; clock      ; 0.869 ; 1.455 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.222 ; 1.871 ; Rise       ; clock           ;
; reset     ; clock      ; 0.219 ; 0.528 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.016 ; -1.637 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.017  ; -0.224 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.069 ; -0.336 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.017  ; -0.224 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.145 ; -1.772 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.016 ; -1.628 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.971 ; -1.597 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.989 ; -1.599 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.644 ; -1.222 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.982 ; -1.621 ; Rise       ; clock           ;
; reset     ; clock      ; -0.098 ; -0.410 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 4.468 ; 4.536 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.461 ; 3.499 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.197 ; 4.309 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.537 ; 3.574 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.642 ; 3.703 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.912 ; 3.981 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.978 ; 4.099 ; Rise       ; clock           ;
;  output[6] ; clock      ; 4.468 ; 4.536 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.639 ; 3.680 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.346 ; 3.382 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.346 ; 3.382 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.054 ; 4.160 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.420 ; 3.454 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.523 ; 3.581 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.781 ; 3.847 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.843 ; 3.957 ; Rise       ; clock           ;
;  output[6] ; clock      ; 4.337 ; 4.402 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.516 ; 3.554 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.344  ; 0.151 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.344  ; 0.151 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -54.338 ; 0.0   ; 0.0      ; 0.0     ; -68.914             ;
;  clock           ; -54.338 ; 0.000 ; N/A      ; N/A     ; -68.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.547 ; 3.014 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.461 ; 2.948 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.408 ; 0.525 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.252 ; 0.411 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.461 ; 2.948 ; Rise       ; clock           ;
;  input[3] ; clock      ; 2.222 ; 2.720 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.165 ; 2.653 ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.181 ; 2.662 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.573 ; 2.016 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.193 ; 2.693 ; Rise       ; clock           ;
; reset     ; clock      ; 0.402 ; 0.583 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.016 ; -1.637 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.086  ; 0.006  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.069 ; -0.201 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.086  ; 0.006  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.145 ; -1.772 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.016 ; -1.628 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.971 ; -1.597 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.989 ; -1.599 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.644 ; -1.222 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.982 ; -1.621 ; Rise       ; clock           ;
; reset     ; clock      ; -0.098 ; -0.375 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 7.470 ; 7.441 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.920 ; 5.861 ; Rise       ; clock           ;
;  output[1] ; clock      ; 7.271 ; 7.213 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.081 ; 6.002 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.239 ; 6.164 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.755 ; 6.666 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.822 ; 6.812 ; Rise       ; clock           ;
;  output[6] ; clock      ; 7.470 ; 7.441 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.257 ; 6.195 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.346 ; 3.382 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.346 ; 3.382 ; Rise       ; clock           ;
;  output[1] ; clock      ; 4.054 ; 4.160 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.420 ; 3.454 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.523 ; 3.581 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.781 ; 3.847 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.843 ; 3.957 ; Rise       ; clock           ;
;  output[6] ; clock      ; 4.337 ; 4.402 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.516 ; 3.554 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 352      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 352      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jun 06 19:43:47 2021
Info: Command: quartus_sta lab_11 -c lab_11
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.344             -54.338 clock 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.294               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.030             -44.012 clock 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.291               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.931             -12.431 clock 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.151               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.192 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Sun Jun 06 19:43:52 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


