---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[../2 - Représentation des nombres naturels & entiers/2.3.2.1 - Bit|2.3.2.1 - Bit]]
2. [[../2 - Représentation des nombres naturels & entiers/2.3.2.2 - Octet|2.3.2.2 - Octet]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.6.6 - Mémoire à accès aléatoire (RAM)|4.6.6 - Mémoire à accès aléatoire (RAM)]]
2. [[../4 - Eléments de conception logique/4.6.6.2 - Bus (fonc ordi)|4.6.6.2 - Bus (fonc ordi)]]
3. [[../4 - Eléments de conception logique/4.6.6.3 - Modèle de mémoire|4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[../5 - Processeur/5.4.6.6.5 - Adressage indirect indexé (MIPS)|5.4.6.6.5 - Adressage indirect indexé (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.1 - Mémoire SRAM]]
2. [[8.2 - Mémoire DRAM]]
3. [[8.3.2 - Module mémoire]]
4. [[8.3.2.1 - Accès en rafale (burst)]]
5. [[8.5 - Mémoire cache]]

# Définition
Les entrées des caches contiennent souvent plusieurs cellules de RAM. Ces entrées nommées lignes de cache permet :
1. Exploiter la localité spatiale des données (p.ex. cas des cellules d'un tableau) 
2. Favoriser les lectures en « burst » dans la RAM : permettent d'amortir le temps d'accès des DRAM sur plusieurs lectures à des adresses consécutives).

Supposons que chaque ligne contienne $2^B$ octets :
1. L'adresse $A$ d'une ligne désigne le premier octet de la ligne. 
2. Les adresses des cellules suivantes sont obtenues en ajoutant un décalage ($\color{green}\text{offset}$) par rapport à l'adresse $A$. 
3. L'adresse $A$ est alignée sur la taille d'une entrée → les $B$ bits de poids faible de $A$ valent 0 → ne stocker que les $N-B$ bits de poids fort de l’adresse, appelés $\color{lightblue}\text{tag}$ 

**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240422090553.png]]
#### Exemple
1. cellule mémoire 32-bits, ligne cache 4 x 32-bits = 128-bits = 16 octets 
2. lecture DRAM en rafale, nombre de cellules `BL=4` (Burst Length = 4)
3. lecture à l’adresse `0x000A1234`

**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240422091445.png]]
\
_Remarque_ :
1. `BL` (Burst Length) fait référence au nombre d'emplacements mémoire (cellules) qui sont lus ou écrits simultanément lors d'une opération de rafale. 
\
Dans l’exemple, "lecture DRAM en rafale, nombre de cellules $BL=4$", ce qui signifie que lors d'une opération de lecture en rafale, quatre cellules mémoire consécutives seront lues en une seule opération.


### Comment déterminer la taille de l’offset (En bits) ?  
La taille de l’offset dépend de la taille d’une ligne de cache : $$\log_2(\text{Taille d’une ligne de cache})=\log_2\left(2^T\right)=T\text{ bits de l’offset}$$ Ici, on a que $$\log_2(16\text{ B})=\log_2\left(2^4\right)=4\text{ bits}$$
_Remarque_ :
1. En sachant que dans l’exemple, une cellule de mémoire a 32 bits, donc une adresse de 32 bits. De plus, une ligne de mémoire a 16 octets i.e. 
1. La première cellule de la ligne de cache, les bits de l’offset doivent toujours valoir 0 i.e. `0000` 
2. La 2e cellule de la ligne de cache, les bits de l’offset doivent valoir 4 (car 32 bits = 4 octets pour 1 cellule, donc un multiple de 4 pour changer d’une cellule à l’autre) i.e. `0100`
3. La 3e cellule de la ligne de cache, les bits de l’offset doivent valoir 8 i.e. `1000`
4. La 4e cellule de la ligne de cache, les bits de l’offset doivent valoir 12 i.e. `1100`