>Dmel_RG2
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dmel_RG3
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG5
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG9
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG18N
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG19
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG22
TGGGTCCCCGGCTCCGATTGTACTGT
>Dmel_RG24
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dmel_RG25
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dmel_RG28
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG32N
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG34
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dmel_RG36
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dmel_RG38N
TGGGTCCCCGGCTCCGGTTGTACTGT
>Dsim_MD03
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD06
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD105
TGGGTCCCCGGCCCCGGTTATACTGT
>Dsim_MD106
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD146
TGAGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD15
TGGGTCCCCGGCCCCGATTGTACTGT
>Dsim_MD197
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD199
TGGGTCCCCGGCCCCAGTTGTACTGT
>Dsim_MD201
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD221
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD224
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD225
TGGGTCTTCGGCCCCGGTTGTACTGT
>Dsim_MD233
TGGGTCCCCGGCCCCGGTTGTACTAT
>Dsim_MD235
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD238
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD243
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD251
TGGGCCCCCGGCCCCGGTTGTACTGT
>Dsim_MD255
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD63
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD72
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dsim_MD73
TGGGTCCCCGGCCCCGGTTGTACTGT
>Dyak_528_6836
TGGGCCCCCGGCCCCGGCTGTACTGT
>Dere_528_6836
TGGGTCCCCGGCCCCGGTCGTACTGT
