# 快速开始

## 简介
小麻雀处理器是一个包含了RTL设计、嵌入式软件设计、板级硬件设计、各种脚本的项目，接下来将一一梳理。  
首先，需要明确几个概念：  
- 综合  
特指Verilog/RTL设计经过**综合**转换为基础的逻辑门网表形式
- 编译  
既可以指代C语言程序和BSP通过GCC编译器，编译成处理器可执行的二进制文件；也可以指代RTL设计与TestBench仿真激励经过数字逻辑仿真器的编译，进行逻辑仿真流程。

## 搭建开发环境
工欲善其事，必先利其器，完善且优秀的开发环境有助于提高开发效率。小麻雀处理器封装了绝大多数的基本操作(RTL仿真、软件编译、数据转换)，使用者仅需使用鼠标点点或按几个键就能完成软硬件联合开发流程。  
**为了减少不必要的麻烦，建议使用Windows 10及以上的操作系统完成各项开发工作，教程也围绕Windows操作系统进行。Linux仅提供有限支持。**  

### 安装所需软件

#### 必要软件
推荐使用以下软件完成所有开发流程  
|名称|版本|功能|
|---|---|---|
|iverilog|不低于v11|RTL仿真|
|gtkwave|不低于3.3.100|查看波形|
|Python3|不低于3.6|Py脚本解释器|
|MounRiver Studio|不低于v184|嵌入式软件开发|

##### Windows安装指导
1. iverilog+gtkwave  
参考[安装iverilog仿真环境](/doc/小教程/安装iverilog仿真环境.md)  

2. Python  
进入[Python官网](https://www.python.org/)，下载并安装Python 3.x版本(建议安装稳定版)  

3. MounRiver Studio(MRS)  
进入[MRS官网](http://www.mounriver.com/)，下载并安装最新版本  
打开MRS主界面，`Help`->`Language`->`Simplified Chinese`切换中文界面。  

##### Linux安装指导(不推荐)
最好不要使用Linux系统开发，问题有点多  
1. iverilog+gtkwave  
参考[安装iverilog仿真环境](/doc/小教程/安装iverilog仿真环境.md)  

2. Python  
终端输入`sudo apt install python3 python3-tk`  

3. MounRiver Studio(MRS)  
进入[MRS官网](http://www.mounriver.com/)，下载对应版本，但是不知道能不能用  

#### 非必要软件
提供更多的开发途径，不建议萌新使用  
1. Make  
小麻雀处理器优先支持Windows下的Batchfile批处理脚本。如果使用Linux或WSL进行开发，则需要借助Makeflie脚本完成必要工作。  
Makeflie脚本对Make工具的版本没有要求，安装方式自行探索。  
Windows下不支持Makefile脚本操作！  

2. Modelsim  
与iverilog相比，Modelsim更为笨重和高效。若需要更长的仿真时间(大于600000ns)或复杂的功能，Modelsim更适合。  
配套的Modelsim仿真TCL脚本兼容`Modelsim 2019.2`版本，其他版本不提供支持，`Modelsim 10.6d`实测不支持。  
百度有很多，建议使用2019.2版本。  

3. GCC交叉编译器  
BSP借助了MRS的集成开发环境，一条龙服务。不推荐使用Makefile+GCC交叉编译器完成软件编译工作，也不会继续维护`bsp/app/`下的makefile脚本。  
下载[RISC-V_Embedded_GCC_XXX.rar](https://pan.baidu.com/s/1thofSUOS5Mg0Fu-38qPeag?pwd=dj8b)，暂不提供使用指导。

### 获取小麻雀处理器仓库文件
#### Git拉取  
在终端输入  
```
git clone https://gitee.com/xiaowuzxc/SparrowRV/
```  

#### 网页下载  
下载并解压  
![快速开始_下载工程](/doc/图库/使用手册/快速开始_下载工程.png)  

## 软硬件联合开发
### 工作原理
下图展示了小麻雀处理器的软硬件联合开发流程。
![快速开始_下载工程](/doc/图库/使用手册/快速开始_组织框架.svg)  
嵌入式软件(BSP)与数字逻辑设计(RTL)呈对立统一的关系。  
BSP需要使用C语言编写程序，利用集成开发环境IDE或GCC工具链完成软件编译，生成二进制文件(XXX.bin)。RTL设计使用Verilog HDL编写，利用数字逻辑仿真软件或综合工具，输出波形文件或者在FPGA上实现。体现了两者的对立性。  
BSP的底层驱动程序与RTL设计直接相关，同时编译生成的二进制文件作为嵌入式程序，会在RTL设计中的处理器上运行。体现了两者的统一性。  
为了实现软件与硬件的衔接，需要将BSP生成的二进制文件(bin)转换为文本文件(inst.txt)形式，通过Verilog的`$readmemh`系统函数将`inst.txt`读入小麻雀处理器的程序存储器，实现**程序装载**。  
RTL仿真环境下，通过`tb_soc.sv`中的`$readmemh`实现程序装载，让处理器在仿真器中运行程序，打印关键信息并输出波形文件。  
FPGA综合流程中，通过`iram.v`中的`$readmemh`实现程序装载，由综合器将程序装入处理器的程序存储器，和RTL设计一起烧进FPGA。  
`交互界面`与`执行脚本`用于对接使用者和底层软件。`交互界面`使用Batchfile批处理脚本编写，双击打开，显示常用操作。在`交互界面`中输入对应数字并回车，即可启动`执行脚本`。`执行脚本`收到`交互界面`传递的命令，执行具体的操作，如bin文件转换、RTL仿真等。  

### 操作流程
![操作流程](/doc/图库/使用手册/快速开始_操作流程.svg)  
1. BSP编译生成bin文件  
2. `/tb/工具箱.bat`执行命令2  
3. Python脚本将bin文件转换为`inst.txt`  
4. 由仿真器或综合器通过`$readmemh`读入`inst.txt`  

## BSP软件开发
`/bsp/`是小麻雀处理器的软件部分，包含了多个文件和文件夹，`/bsp/bsp_app/`用于开发处理器所运行的程序。  
若已安装MRS，打开`/bsp/bsp_app/SparrowRV_APP.wvproj`  
可以在工程目录下的`app/main.c`内编写任意程序；也可以将`app`目录排除编译，将`example`下的某个目录参与编译，使用例程。  
MRS有中文界面，稍微摸索一下就会用了。  
详细内容请看[软件开发手册](/doc/使用手册/软件开发手册.md)  

## RTL+程序联合仿真
BSP编译生成bin文件后，需要使用`/tb/工具箱.bat`完成文件转换和仿真流程。本工程内置了所需脚本，按要求操作即可。  
1. 打开`/tb/工具箱.bat`  
2. 输入数字`3`并按回车  
3. 选择`/bsp/bsp_app/obj/SparrowRV_APP.bin`  
4. 自动进行文件转换、RTL编译、仿真，输出波形文件和打印信息一条龙服务。  
   
### printf原理
为了便于调试，程序内printf的字符可以直接使用仿真器的终端输出，实现步骤分软件和RTL两部分。  
- 软件部分  
在`printf.c`的54行`void _putchar(char character)`函数中可以看到，printf输出的字符同时发送到串口0(UART0)和`CSR_msprint`寄存器。  
- RTL部分  
在`/rtl/core/csr.v`的底下可以看到，如果向`CSR_msprint`寄存器写入数据，则立即通过`$write`系统函数将此数据打印到仿真器的终端。  
为了提高仿真环境下的printf显示速度，默认将仿真环境下`uart.v`的`uart_div`分频系数强制设置为0。  


## 在FPGA上实现
小麻雀处理器可以上FPGA哦，其中涉及到软件和RTL两部分。  
1. 软件编译  
进入`/bsp/bsp_app/`，启动MRS集成开发环境，编译程序。  

2. 导入inst.txt  
想要把软件写进FPGA，综合的时候和RTL一起写进去是最直接的方式。综合器可通过`$readmemh`函数来初始化bram，无需调用ip核；不过`readmemh`只能读取文本文件，需要先转换GCC编译生成的bin文件。打开`/tb/工具箱.bat`，输入数字`2`并按回车，选择`/bsp/bsp_app/obj/SparrowRV_APP.bin`，即可在`/tb/`目录下生成`inst.txt`作为烧进FPGA的程序。    


1. FPGA综合 
如果使用高云、安路、紫光同创、AMD的FPGA，仅需修改示例工程的FPGA器件型号和IO管脚约束，即可移植到其他器件。`config.v`的`PROG_FPGA_PATH`已通过相对寻址的方式指向了`/tb/inst.txt`。  
BSP默认使用fpioa[0]作为UART Tx端口，需要接到串口芯片的Rx端。  
更多FPGA综合的详细内容，请看[FPGA综合手册](/doc/使用手册/FPGA综合手册.md)  

## 常见问题
- 仿真的时候，程序还没运行完就结束了？  
为了防止程序卡死，`tb_soc.sv`有超时强制结束机制，可查看代码。  

- 为什么上了FPGA，IO分配正确，串口却不打印数据？  
fpioa[0]是FPGA视角的UART Tx，别接反了。  

- 我想用Linux系统来开发，可以吗？  
比较麻烦 ，慎用  

- 那你能帮帮我吗？  
我会尽量出一些视频教程，但是不保证时效性  

- 为什么FPGA综合报错？
请参阅[FPGA综合手册](/doc/使用手册/FPGA综合手册.md)  

- 上了FPGA，串口输出乱码？  
默认波特率设置为115200，RTL的`CPU_CLOCK_HZ`宏定义必须设置为处理器的实际工作频率  


