<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:12.1312</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0077739</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전자 장치</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE</inventionTitleEng><openDate>2024.12.26</openDate><openNumber>10-2024-0176912</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 전자 장치는, 베이스층, 상기 베이스층 상에 배치되는 반도체 패턴 및 상기 반도체 패턴 상에 배치되는 게이트 전극을 포함하는 적어도 하나의 트랜지스터, 상기 적어도 하나의 트랜지스터 상에 배치되는 연결 전극, 상기 반도체 패턴 및 상기 연결 전극 사이에 배치되는 적어도 하나의 절연층, 상기 연결 전극과 동일 층에 배치되는 측부 차광 패턴, 및 상기 연결 전극 상에 배치되고 상기 적어도 하나의 트랜지스터에 전기적으로 연결된 발광 소자를 포함한다. 상기 연결 전극은 상기 적어도 하나의 절연층을 관통하여 상기 반도체 패턴에 접속하고, 상기 측부 차광 패턴은 상기 적어도 하나의 절연층을 관통한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스층;상기 베이스층 상에 배치되는 반도체 패턴 및 상기 반도체 패턴 상에 배치되는 게이트 전극을 포함하는 적어도 하나의 트랜지스터;상기 적어도 하나의 트랜지스터 상에 배치되는 연결 전극;상기 반도체 패턴 및 상기 연결 전극 사이에 배치되는 적어도 하나의 절연층;상기 연결 전극과 동일 층에 배치되는 측부 차광 패턴; 및상기 연결 전극 상에 배치되고 상기 적어도 하나의 트랜지스터에 전기적으로 연결된 발광 소자를 포함하고,상기 연결 전극은 상기 적어도 하나의 절연층을 관통하여 상기 반도체 패턴에 접속하고,상기 측부 차광 패턴은 상기 적어도 하나의 절연층을 관통하는 전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 측부 차광 패턴은 평면 상에서 일 방향으로 연장되고,상기 일 방향과 평면을 정의하며 상기 일 방향과 교차하는 방향에서 바라볼 때, 상기 반도체 패턴은 상기 측부 차광 패턴에 중첩하는 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 베이스층 및 상기 반도체 패턴 사이에 배치되는 하부 차광 패턴을 더 포함하고,평면 상에서, 상기 적어도 하나의 트랜지스터는 모두 상기 하부 차광 패턴에 중첩하는 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 하부 차광 패턴 및 상기 반도체 패턴 사이에 배치되는 하부 절연층을 더 포함하고,상기 측부 차광 패턴은 모두 평면 상에서 상기 하부 차광 패턴에 중첩하고, 상기 하부 절연층을 더 관통하여 상기 하부 차광 패턴과 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 반도체 패턴과 동일 층에 배치되고 상기 반도체 패턴과 동일 물질을 포함하는 흡광 패턴을 더 포함하고,상기 측부 차광 패턴은 상기 흡광 패턴과 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 측부 차광 패턴은, 각각이 평면 상에서 제1 방향으로 연장되며, 평면 상에서 상기 적어도 하나의 트랜지스터를 사이에 두고 상기 제1 방향과 교차하는 제2 방향에서 서로 이격되는 제1 및 제2 측부 패턴들을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제2 방향에서 바라볼 때, 상기 적어도 하나의 트랜지스터는 모두 상기 제1 및 제2 측부 패턴들 각각에 중첩하는 전자 장치.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 적어도 하나의 트랜지스터를 사이에 두고 서로 상기 제2 방향에서 이격되고, 각각이 상기 제1 방향으로 연장되며 상기 반도체 패턴과 동일 층에 배치되는 제1 및 제2 흡광 패턴들을 더 포함하고,상기 제1 측부 패턴은 상기 제1 흡광 패턴에 중첩하며 상기 제1 흡광 패턴과 접촉하고, 상기 제2 측부 패턴은 상기 제2 흡광 패턴에 중첩하며 상기 제2 흡광 패턴과 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 발광 소자는 복수 개이며, 상기 발광 소자들은,각각이 제1 발광 영역에 제1 색의 광을 제공하는 제1 발광 소자들;각각이 제2 발광 영역에 상기 제1 색과 상이한 제2 색의 광을 제공하는 제2 발광 소자들; 및각각이 제3 발광 영역에 상기 제1 및 제2 색들과 상이한 제3 색의 광을 제공하는 제3 발광 소자들을 포함하고,일 화소 그룹 내에, 하나의 제1 발광 소자, 두 개의 제2 발광 소자들, 및 하나의 제3 발광 소자가 배치되고,일 화소 행 내에서, 상기 일 화소 그룹이 상기 제1 방향을 따라 반복 배열되는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 일 화소 그룹 내에서, 상기 하나의 제1 발광 영역 및 상기 하나의 제3 발광 영역이 상기 제1 방향에서 이격 배열되고, 상기 두 개의 제2 발광 영역들은 상기 하나의 제3 발광 영역을 사이에 두고 상기 제1 및 제2 방향들과 교차하는 방향에서 서로 이격되는 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 베이스층은,투과 영역 및 소자 영역을 포함하는 컴포넌트 영역; 및상기 컴포넌트 영역에 인접한 주 표시 영역을 포함하고,상기 발광 소자들은 상기 소자 영역 및 상기 주 표시 영역 각각에 중첩하고, 상기 투과 영역에 비-중첩하는 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 투과 영역 및 상기 소자 영역 각각은 복수 개이며, 상기 컴포넌트 영역 내에서 상기 투과 영역들 및 상기 소자 영역들은 상기 제2 방향에서 교차 배열되고,상기 하나의 화소 행은 상기 소자 영역들 각각마다 중첩하여 배치되는 전자 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 및 제2 측부 패턴들은 상기 소자 영역들 각각마다 중첩하여 배치되는 전자 장치.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 제1 발광 소자들과 각각 전기적으로 연결된 제1 화소 회로들;상기 제2 발광 소자들과 각각 전기적으로 연결된 제2 화소 회로들; 및상기 제3 발광 소자들과 각각 전기적으로 연결된 제3 화소 회로들을 더 포함하고,상기 제1 내지 제3 화소 회로들 각각에는 상기 적어도 하나의 트랜지스터 및 상기 연결 전극이 포함되며,상기 일 화소 그룹 내에서, 하나의 제1 화소 회로, 두 개의 제2 화소 회로들 중 하나, 하나의 제3 화소 회로, 및 상기 두 개의 제2 화소 회로들 중 다른 하나가 상기 제1 방향으로 배열되는 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,평면 상에서 상기 반도체 패턴의 적어도 일부와 중첩하는 상부 차광 패턴을 더 포함하고,상기 발광 소자는, 상기 연결 전극 상에 배치되며 상기 연결 전극과 전기적으로 연결된 제1 전극; 상기 제1 전극 상에 배치되는 발광층; 및 상기 발광층 상에 배치되는 제2 전극을 포함하고,상기 상부 차광 패턴은 상기 제1 전극과 동일 층 상에 배치되는 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 연결 전극 및 상기 발광 소자 사이에 배치되며, 상기 연결 전극 및 상기 발광 소자 사이에 전기적으로 연결되는 상부 연결 전극; 및평면 상에서 상기 반도체 패턴의 적어도 일부와 중첩하며, 상기 상부 연결 전극과 동일 층 상에 배치되는 상부 차광 패턴을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 적어도 하나의 절연층은,상기 반도체 패턴 및 상기 게이트 전극 사이에 배치된 제1 절연층; 및상기 게이트 전극 및 상기 연결 전극 사이에 배치된 제2 절연층을 포함하고,상기 측부 차광 패턴은 상기 제1 및 제2 절연층들을 연속적으로 관통하는 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 게이트 전극 및 상기 연결 전극 사이에 배치되는 추가 반도체 패턴 및 상기 추가 반도체 패턴 및 상기 연결 전극 사이에 배치되는 추가 게이트 전극을 포함하는 적어도 하나의 추가 트랜지스터를 더 포함하고,상기 적어도 하나의 절연층은,상기 게이트 전극 및 상기 추가 반도체 패턴 사이에 배치된 제3 절연층;상기 추가 반도체 패턴 및 상기 추가 게이트 전극 사이에 배치된 제4 절연층; 및상기 추가 게이트 전극 및 상기 연결 전극 사이에 배치된 제5 절연층을 더 포함하고,상기 측부 차광 패턴은 제1 내지 제5 절연층들을 연속적으로 관통하는 전자 장치.</claim></claimInfo><claimInfo><claim>19. 제1 항에 있어서,상기 측부 차광 패턴은 상기 연결 전극과 동일 물질을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>20. 반도체 패턴들 및 상기 반도체 패턴들 상에 배치되는 게이트 전극을 포함하는 적어도 하나의 트랜지스터를 포함하는 화소 회로;상기 화소 회로에 전기적으로 연결되는 발광 소자; 및평면 상에서 상기 화소 회로를 사이에 두고 일 방향에서 서로 이격되는 제1 및 제2 측부 패턴들을 포함하는 측부 차광 패턴을 포함하고,상기 일 방향에서 바라볼 때, 상기 반도체 패턴들은 상기 제1 및 제2 측부 패턴들 각각에 중첩하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SHIN, Seunghoon</engName><name>신승훈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>MOON, JOONG-SOO</engName><name>문중수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, JINWOO</engName><name>박진우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>NA, JISU</engName><name>나지수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, HYUNGJUN</engName><name>박형준</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PYON, CHANGSOO</engName><name>변창수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, JAE YONG</engName><name>이재용</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.16</receiptDate><receiptNumber>1-1-2023-0666295-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230077739.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ea10f564dc39e136d0682f7594d6b3c3d2680a456fd85a6b7dba4c63c756d43df75957e6437886256c490a2734d5357a3f1ccad3c723ade5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe93cbb93db6665ef7cba73656a60e678836f5e90b206e57d1836786e028d57ef77cd0dee6fc055d9437f372029485a9ae0477ac679b6b81f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>