# sketch_fpga
基于fpga的图像素描分格转变。

本项目使用了两个赛灵思的ip核，

一个是div16_8，是一个被除数16位，除数8位的除法器；另一个是fifo_w8xd2048 是一个宽度为8深度为2048的异步fifo，模式为fwft。

请自行配置修改，注意除法器的延迟是18clk而不是16clk。

行场信号定义是：

vs：帧同步信号，在一帧一直拉高

de：数据有效信号，在一行数据有效时拉高

data：输入数据，为灰度图


