`begin_keywords "1364-2001"
module Q_CCLKCHK ( sig );
input wire  sig ;
endmodule
`end_keywords
/**portGenericDumpBegin sig portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
