**1.逻辑值**

０：表示低电平，对应电路的GND；\
１：表示高电平，对应电路的VCC；\
Ｘ：表示未知，可能为1可能为0；\
Ｚ：表示高阻态，外部没有激励信号，悬空状态；


**2.进制**

二进制，如4'b1100 表示位宽为4的二进制数字1100；\
十进制，如4'b2，表示位宽为4的十进制数字2;\
十六进制，如4'ha，表示位宽为4的十六进制数字a；\
Verilog默认为32位宽10进制数，可以在数字中加入下划线增加代码可读性比如：16'b1001_1110_0010_0001


**3.标识符**

用于定义模块名、端口名、信号名等；\
是字母、数字、$ 和 _ 的组合，第一个字符不能是数字或$；\
大小写敏感；


**4.时序逻辑和组合逻辑**

在`always`语句块中，由时钟信号驱动的（时钟的上升沿或下降沿）的叫做*时序逻辑*，由电平信号驱动的叫做*组合逻辑*


**5.数据类型**

*寄存器型*
>表示一个抽象的数据存储单元，关键字为`reg`，定义时不能赋值，默认初始值为x，例如：
```verilog
reg[3:0] cnt; //位宽为4的寄存器
reg x;        //位宽为1的寄存器
```
>`reg`类型的数据只能在`always`语句和`initial`语句中赋值，如果是时序逻辑，则该寄存对 应*触发器*，如果是组合逻辑，则该寄存器对应*硬件连线*

*线网型*
>表示结构实体之间的物理连线，有`wire`和`tri`两种，最常用的是`wire`类型，如：
```verilog
wire flag;  //位宽为1的wire变量
wire[15:0]  //位宽为16的wire变量
```
>线网类型变量不能存储值，它的值由驱动它的元件所决定，驱动线网类型变量的元件有逻辑门、连续赋值语句、assign等。\
如果没有驱动元件连接在线网类型的变量上，则该变量是高阻态(z)。

*参数型*
>参数类型在Verilog中表示一个常量，关键字为`parameter`，定义时必须赋值，如：
```verilog
parameter a = 4'b0001;
parameter b = 4'b0010;
parameter c = 4'b0100;
parameter d = 4'b1000;
```
>参数型数据通常用于定义数据位宽、状态机的状态、延迟大小等。


**6.常用运算符**

*算术运算符*
> +,-,*,/,%，注意Verilog只有整除 /

*关系运算符*
> <, >, <=, >=, ==, !=

*逻辑运算符*
> !, &&, ||

*条件运算符*
```verilog
result = (condition ? a : b);      //condition为１，返回a，否则返回b
```

*位运算符*
> ~, &, |, ^。若a&b中，a与b的位宽不一样，位宽较少的会自动在高位补0然后进行按位运算

*移位运算符*
```verilog
a << b;     //a左移b位
a >> b;     //a右移b位
```
> 移位运算使用0来填补移出的空位，左移时位宽增加，右移时位宽不变。例如：4'b1001 << 2 = 6'b100100, 4'b1001 >> 2 = 4'b0010。

*拼接运算符*
> 使用`{}`将几个变量拼接起来，作为一个新的信号，例如：
```verilog
c = {a[2:0],b[3:0]}      //将a的低3位和b的低4位进行拼接
```

**7.Verilog注释**

设计文件和仿真文件后缀为`.v`，注释写法跟C语言一样。约束文件后缀为`.xdc`，注释为`#`符号。

**8.常用关键字**

| 关键字 | 含义 |
| ----  | --- |
| module | 模块开始 |
| endmodule | 模块结束 |
| input | 输入端口定义 |
| ouput | 输出端口定义　|
| wire | wire信号定义　|
| reg | reg信号定义　|
| parameter | parameter信号定义 |
| begin | 语句块开始标志　|
| end | 语句块结束标志　|
| always | 循环语句　|
| assign | 赋值语句　|
| edge / posedge / negedge | 时钟边沿的标志　|
| case | case语句起始　|
| endcase | case语句结束 |
| default | case语句默认分支 |
| if / else | if / else语句　|
| for | for语句标志　|


**9.Verilog程序框架**

Verilog的基本设计单元是“模块”(block)，一个模块包含４个部分：端口定义、I/O说明，内部信号声明和功能定义，例如：
```verilog
module func(a,b,c,d);   //模块名称和端口定义
    /* I/O说明 */
    input wire a,b;
    ouput wire c,d;

    /* 内部信号声明　*/
    reg[3:0] y;

    /* 功能定义　*/
    always @(a or b or c or d)
        begin
            y = {a,b,c,d};
        end

endmodule
```

**10.Verilog语句**

*assign语句* 
> 
