{{noteTA
|G1=Electronics
|G2=IT
}}
[[File:Tianjin_Bus_Route_606_-1-.jpg|250px]]标牌上的红色七段数码显示器即为最常见的一种数字显示译码器]]
'''译码器'''是[[电子技术|电子技术]]中的一种多输入多输出的[[组合逻辑电路|组合逻辑电路]]，负责将[[二进制|二进制]][[代码|代码]]翻译为特定的对象（如[[逻辑电平|逻辑电平]]等），功能与[[编码器|编码器]]相反。译码器一般分为通用译码器和数字显示译码器两大类。

数字电路中，译码器（如n线－2<sup>n</sup>线[[BCD|BCD]]译码器）可以担任[[多输入多输出|多输入多输出]][[逻辑门|逻辑门]]的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在[[多路复用|多路复用]]、 [[七段数码管|七段数码管]]和[[内存|内存]]地址译码等应用中是必要的。

二進制解碼器通常實現為獨立集成電路（IC）或更複雜的IC的一部分。在後一種情況下，可以通過諸如VHDL或Verilog等的硬件描述語言來合成解碼器。廣泛使用的解碼器通常以標準化IC的形式提供。

== 原理 ==
译码器可以由[[与门|与门]]或[[与非门|与非门]]来负责输出。若使用与门，当所有的输入均为高电平时，输出才为高电平，这样的输出称为“高电平有效”的输出；若使用与非门，则当所有的输入均为高电平时，输出才为低电平，这样的输出称为“低电平有效”的输出。
{{File2
|zh=1 bit Decoder_2-to-4 line.svg
|zh-cn=1 bit Decoder_2-to-4 line.svg
|zh-tw=1 bit Decoder_2-to-4 line zh hant.svg
|zh_desc=2线－4线一位译码器
|350px|thumb}}

更复杂的译码器是n线－2<sup>n</sup>线类型的[[二进制|二进制]]译码器。这类译码器是一种组合逻辑电路，能从已编码的n个输入，将二进制信息转换为2<sup>n</sup>个独特的输出中最大个数的输出。我们说2<sup>n</sup>个输出的最大个数，是因为当n位已编码信息中有未使用的[[位|位]]组合时，译码器可能会有少於2<sup>n</sup>个输出。

译码器包括2线－4线译码器、3线－8线译码器或4线－16线译码器。在有使能信号输入的情况下，2个2线－4线译码器可以组成1个3线－8线译码器，同样，2个3线－8线译码器可以组成1个4线－16线译码器。在这类电路设计中，2个3线－8线译码器的使能输入都来自於第四个输入端，这一输入在2个3线－8线译码器间起到了选择器的作用t。这使得第四个输入端可以使2个译码器中的任何一个工作，其中第一个译码器产生输出D(0)至D(7)，第二个译码器产生输出D(8)至D(15)。包含使能输入的译码器又称译码器－多路分配器。因此，将第四个输入端作为2个译码器共享的输出就能组成1个4线－16线译码器，能产生16个输出。<ref>{{cite web|title=Binary to unary decoder for a video digital to analog converter|gdate=1992-08-10|url=https://patents.google.com/patent/US5313300A/en|access-date=2021-03-24|archive-date=2021-04-09|archive-url=https://web.archive.org/web/20210409131158/https://patents.google.com/patent/US5313300A/en|dead-url=no}}</ref>

二進制解碼器通常實現為獨立集成電路（IC）或更複雜的IC的一部分。在後一種情況下，可以通過諸如VHDL或Verilog之類的硬件描述語言來合成解碼器。廣泛使用的解碼器通常以標準化IC的形式提供。

===二進制到一元解碼器===
二進制到一進制解碼器將每個二進制值轉換為其關聯的一進製表示形式。與n選1（單發）解碼器不同，可以為每個輸入值聲明多個輸出位。這些解碼器可用於每個位均等加權的DAC，以及需要二進制掩碼或窗口的電路。

== 功-{}-能表 ==
{{File2
|zh=3-8 decoder.svg
|zh-cn=3-8 decoder.svg
|zh-tw=3-8_decoder zh hant.svg
|zh_desc=3线－8线译码器
|250px|thumb}}
*输入：s0，s1，s2
*输出：最小项m0，m1，…，m7


== 行选择 ==
[[File:DCC_Decoder.jpg|thumb]]火车头中的[[Digitrax|Digitrax]] DH163AT {{link-en|数字指挥控制|Digital Command Control|DCC}}译码器，安装外壳前。]]
大多数[[随机存取存储器|随机存取存储器]]使用n线－2<sup>n</sup>线译码器来将[[地址总线|地址总线]]上已选择的地址转换为[[行地址选择|行地址选择]]线中的一个。<ref>{{Cite web|title=Architecture of block-RAM-based massively parallel memory structures : multi-ported memories and content-addressable memories|url=https://open.library.ubc.ca/cIRcle/collections/ubctheses/24/items/1.0314219|publisher=University of British Columbia|date=2016|first=Ameer M. S.|last=Abdelhadi|access-date=2021-04-28|archive-date=2021-04-30|archive-url=https://web.archive.org/web/20210430061706/https://open.library.ubc.ca/cIRcle/collections/ubctheses/24/items/1.0314219|dead-url=no}}</ref>

== 指令译码器 ==

在[[CPU设计|CPU设计]]中，指令译码器是[[CPU|CPU]]的一部分，能将存储在[[指令寄存器|指令寄存器]]或[[微程序|微程序]]指令中的位元转换为能控制CPU其他部分的控制信号。

8个寄存器组成的简单CPU会使用指令译码器中的3线－8线逻辑译码器来选择[[寄存器文件|寄存器文件]]的源寄存器并输出到[[ALU|ALU]]以及目的寄存器中，以接受ALU的输出。典型的CPU指令译码器也包括其他很多组件。<ref>{{Cite web|url=https://github.com/AmeerAbdelhadi/Indirectly-Indexed-2D-Binary-Content-Addressable-Memory-BCAM|title=AmeerAbdelhadi/Indirectly-Indexed-2D-Binary-Content-Addressable-Memory-BCAM|website=GitHub|language=en|access-date=2020-02-29|archive-date=2020-12-10|archive-url=https://web.archive.org/web/20201210194010/https://github.com/AmeerAbdelhadi/Indirectly-Indexed-2D-Binary-Content-Addressable-Memory-BCAM|dead-url=no}}</ref>

==参见==
* [[Endec|Endec]]
* [[One-hot|一進一出]]，即n解碼器的輸出（或環形計數器的未編碼輸出）的格式
* [[優先編碼器|優先編碼器]]
* [[總和解碼器|總和解碼器]]

== 參考資料 ==
{{reflist}}
== 外部連結 ==

{{数字电路}}
[[Category:数字电子|Category:数字电子]]