Timing Analyzer report for LSTM_network
Mon Apr 22 14:37:19 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; LSTM_network                                        ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL010YM164C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  12.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Mon Apr 22 14:37:17 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 26.000 ; 38.46 MHz ; 0.000 ; 13.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.15 MHz ; 39.15 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.454 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 20.122 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.864 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; 12.522 ; 0.000                            ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                               ;
+-------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.884     ;
; 0.610 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.728     ;
; 0.680 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.658     ;
; 0.685 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.653     ;
; 0.719 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.572     ;
; 0.722 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.568     ;
; 0.816 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.522     ;
; 0.833 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.450     ;
; 0.835 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.448     ;
; 0.875 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.416     ;
; 0.878 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.412     ;
; 0.925 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.390     ;
; 0.945 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.346     ;
; 0.946 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.369     ;
; 0.948 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.342     ;
; 0.950 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.341     ;
; 0.953 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.337     ;
; 0.975 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.315      ; 25.355     ;
; 0.985 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.330     ;
; 0.989 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.294     ;
; 0.991 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.292     ;
; 1.010 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.272     ;
; 1.024 ; STATE.S38                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.291     ;
; 1.026 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.289     ;
; 1.059 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.224     ;
; 1.061 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.222     ;
; 1.064 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.219     ;
; 1.066 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.217     ;
; 1.081 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.210     ;
; 1.084 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.206     ;
; 1.095 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 25.194     ;
; 1.097 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 25.192     ;
; 1.102 ; STATE.S36                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.236     ;
; 1.152 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.271      ; 25.134     ;
; 1.154 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.271      ; 25.132     ;
; 1.160 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.280      ; 25.135     ;
; 1.160 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.280      ; 25.135     ;
; 1.166 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.116     ;
; 1.172 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; -0.035     ; 24.808     ;
; 1.182 ; nReg:r0|Q[10]                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.291      ; 25.124     ;
; 1.190 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 25.078     ;
; 1.193 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 25.074     ;
; 1.193 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.272      ; 25.094     ;
; 1.195 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.088     ;
; 1.197 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.086     ;
; 1.211 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 25.057     ;
; 1.214 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 25.053     ;
; 1.231 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.051     ;
; 1.231 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.051     ;
; 1.234 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.048     ;
; 1.235 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.047     ;
; 1.236 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.046     ;
; 1.240 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.268      ; 25.043     ;
; 1.241 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.041     ;
; 1.243 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.267      ; 25.039     ;
; 1.248 ; STATE.S29                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.067     ;
; 1.250 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 25.018     ;
; 1.251 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 25.038     ;
; 1.253 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 25.036     ;
; 1.253 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 25.014     ;
; 1.266 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.072     ;
; 1.267 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.071     ;
; 1.285 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[54] ; clock        ; clock       ; 26.000       ; 0.280      ; 25.010     ;
; 1.289 ; STATE.S38                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 24.979     ;
; 1.291 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 24.977     ;
; 1.292 ; STATE.S38                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 24.975     ;
; 1.294 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 24.973     ;
; 1.302 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[57] ; clock        ; clock       ; 26.000       ; 0.277      ; 24.990     ;
; 1.303 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.992     ;
; 1.304 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.956     ;
; 1.306 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.954     ;
; 1.308 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.271      ; 24.978     ;
; 1.310 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.271      ; 24.976     ;
; 1.311 ; STATE.S9                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 25.027     ;
; 1.316 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.979     ;
; 1.316 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.979     ;
; 1.321 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 24.968     ;
; 1.323 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; -0.035     ; 24.657     ;
; 1.323 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 24.966     ;
; 1.325 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.935     ;
; 1.326 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 24.963     ;
; 1.327 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.933     ;
; 1.328 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.274      ; 24.961     ;
; 1.336 ; STATE.S1                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.322      ; 25.001     ;
; 1.338 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.957     ;
; 1.349 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.272      ; 24.938     ;
; 1.354 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.921     ;
; 1.356 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.919     ;
; 1.359 ; STATE.S6                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.323      ; 24.979     ;
; 1.363 ; STATE.S27                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; -0.048     ; 24.604     ;
; 1.364 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.896     ;
; 1.366 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 24.894     ;
; 1.367 ; STATE.S36                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.276      ; 24.924     ;
; 1.370 ; STATE.S36                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.275      ; 24.920     ;
; 1.371 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.275      ; 24.919     ;
; 1.371 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.275      ; 24.919     ;
; 1.372 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.267      ; 24.910     ;
; 1.372 ; STATE.S3                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.322      ; 24.965     ;
; 1.372 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.275      ; 24.918     ;
; 1.378 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.271      ; 24.908     ;
+-------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.577      ;
; 0.356 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.371 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; shiftReg:l0|reg[7][21]                                                                  ; shiftReg:l0|reg[8][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; shiftReg:l0|reg[7][7]                                                                   ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[7][20]                                                                  ; shiftReg:l0|reg[8][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; shiftReg:l0|reg[7][29]                                                                  ; shiftReg:l0|reg[8][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.374 ; shiftReg:l0|reg[7][24]                                                                  ; shiftReg:l0|reg[8][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.375 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.377 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[2][8]                                                                   ; shiftReg:l0|reg[3][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][4]                                                                   ; shiftReg:l0|reg[6][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][6]                                                                   ; shiftReg:l0|reg[6][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][1]                                                                   ; shiftReg:l0|reg[6][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.597      ;
; 0.378 ; shiftReg:l0|reg[5][27]                                                                  ; shiftReg:l0|reg[6][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[7][0]                                                                   ; shiftReg:l0|reg[8][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[7][14]                                                                  ; shiftReg:l0|reg[8][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][8]                                                                   ; shiftReg:l0|reg[6][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[1][27]                                                                  ; shiftReg:l0|reg[2][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][5]                                                                   ; shiftReg:l0|reg[6][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.380 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[6][14]                                                                  ; shiftReg:l0|reg[7][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[4][21]                                                                  ; shiftReg:l0|reg[5][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][18]                                                                  ; shiftReg:l0|reg[6][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][11]                                                                  ; shiftReg:l0|reg[6][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][30]                                                                  ; shiftReg:l0|reg[6][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[4][7]                                                                   ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.381 ; shiftReg:l0|reg[5][12]                                                                  ; shiftReg:l0|reg[6][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][28]                                                                  ; shiftReg:l0|reg[6][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[7][16]                                                                  ; shiftReg:l0|reg[8][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.384 ; STATE.S18                                                                               ; STATE.S19                                                                               ; clock        ; clock       ; 0.000        ; 0.065      ; 0.606      ;
; 0.392 ; STATE.IDLE                                                                              ; STATE.WAITIN                                                                            ; clock        ; clock       ; 0.000        ; 0.078      ; 0.627      ;
; 0.420 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.640      ;
; 0.467 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.453      ; 1.077      ;
; 0.501 ; shiftReg:l0|reg[1][6]                                                                   ; shiftReg:l0|reg[2][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.457      ; 1.115      ;
; 0.501 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.078      ; 0.736      ;
; 0.503 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.738      ;
; 0.508 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.729      ;
; 0.509 ; shiftReg:l0|reg[0][18]                                                                  ; shiftReg:l0|reg[1][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.745      ;
; 0.509 ; shiftReg:l0|reg[4][23]                                                                  ; shiftReg:l0|reg[5][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.729      ;
; 0.509 ; shiftReg:l0|reg[2][19]                                                                  ; shiftReg:l0|reg[3][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.730      ;
; 0.510 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.731      ;
; 0.513 ; d_flip_flop:f0|q                                                                        ; d_flip_flop:f1|q                                                                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][13]                                                                  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][22]                                                                  ; shiftReg:l0|reg[4][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][9]                                                                   ; shiftReg:l0|reg[4][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][19]                                                                  ; shiftReg:l0|reg[4][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][3]                                                                   ; shiftReg:l0|reg[4][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][4]                                                                   ; shiftReg:l0|reg[4][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][5]                                                                   ; shiftReg:l0|reg[4][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][0]                                                                   ; shiftReg:l0|reg[4][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][17]                                                                  ; shiftReg:l0|reg[4][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][29]                                                                  ; shiftReg:l0|reg[4][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[0][13]                                                                  ; shiftReg:l0|reg[1][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][27]                                                                  ; shiftReg:l0|reg[4][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][6]                                                                   ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][28]                                                                  ; shiftReg:l0|reg[4][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[6][22]                                                                  ; shiftReg:l0|reg[7][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.427      ; 1.100      ;
; 0.516 ; shiftReg:l0|reg[3][14]                                                                  ; shiftReg:l0|reg[4][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[3][10]                                                                  ; shiftReg:l0|reg[4][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[0][30]                                                                  ; shiftReg:l0|reg[1][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[0][23]                                                                  ; shiftReg:l0|reg[1][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[0][16]                                                                  ; shiftReg:l0|reg[1][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][7]                                                                   ; shiftReg:l0|reg[4][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][25]                                                                  ; shiftReg:l0|reg[4][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; shiftReg:l0|reg[1][15]                                                                  ; shiftReg:l0|reg[2][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.519 ; shiftReg:l0|reg[0][11]                                                                  ; shiftReg:l0|reg[1][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.740      ;
; 0.520 ; shiftReg:l0|reg[8][9]                                                                   ; shiftReg:l0|reg[9][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
; 0.520 ; shiftReg:l0|reg[6][13]                                                                  ; shiftReg:l0|reg[7][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                          ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 20.122 ; STATE.S46                                         ; nReg:r8|Q[3]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.824      ;
; 20.122 ; STATE.S46                                         ; nReg:r8|Q[2]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.824      ;
; 20.313 ; STATE.S46                                         ; nReg:r8|Q[24] ; clock        ; clock       ; 26.000       ; -0.041     ; 5.661      ;
; 20.313 ; STATE.S46                                         ; nReg:r8|Q[26] ; clock        ; clock       ; 26.000       ; -0.041     ; 5.661      ;
; 20.313 ; STATE.S46                                         ; nReg:r8|Q[30] ; clock        ; clock       ; 26.000       ; -0.041     ; 5.661      ;
; 20.459 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.083     ; 5.473      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.448      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.504 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.061     ; 5.450      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[17] ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[7]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.576 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.056     ; 5.383      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[19] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[25] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[28] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[31] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[20] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.645 ; STATE.S46                                         ; nReg:r8|Q[13] ; clock        ; clock       ; 26.000       ; -0.067     ; 5.303      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[16] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[21] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[18] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[13] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[10] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[20] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[8]  ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[27] ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.673 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[9]  ; clock        ; clock       ; 26.000       ; -0.064     ; 5.278      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[15] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[17] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[6]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[8]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[11] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[14] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.697 ; STATE.S46                                         ; nReg:r8|Q[27] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.249      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[9]  ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.755 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.063     ; 5.197      ;
; 20.899 ; STATE.S46                                         ; nReg:r9|Q[18] ; clock        ; clock       ; 26.000       ; -0.071     ; 5.045      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[23] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[14] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[15] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[6]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.967 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[26] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.988      ;
; 20.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.960      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[29] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[30] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[28] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[25] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[24] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[31] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.943      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[22] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.907      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[6]  ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[3]  ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.080 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[1]  ; clock        ; clock       ; 26.000       ; -0.059     ; 4.876      ;
; 21.163 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[7]  ; clock        ; clock       ; 26.000       ; -0.056     ; 4.796      ;
; 21.177 ; STATE.S46                                         ; nReg:r9|Q[29] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.769      ;
; 21.177 ; STATE.S46                                         ; nReg:r9|Q[24] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.769      ;
; 21.177 ; STATE.S46                                         ; nReg:r9|Q[27] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.769      ;
; 21.177 ; STATE.S46                                         ; nReg:r9|Q[28] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.769      ;
; 21.199 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.075     ; 4.741      ;
; 21.204 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[25] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.754      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                               ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.864 ; STATE.IDLE                                    ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; -0.285     ; 1.736      ;
; 1.903 ; STATE.IDLE                                    ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; -0.282     ; 1.778      ;
; 1.965 ; STATE.IDLE                                    ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; -0.282     ; 1.840      ;
; 1.965 ; STATE.IDLE                                    ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; -0.282     ; 1.840      ;
; 1.966 ; STATE.IDLE                                    ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; -0.286     ; 1.837      ;
; 1.966 ; STATE.IDLE                                    ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; -0.286     ; 1.837      ;
; 1.966 ; STATE.IDLE                                    ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; -0.286     ; 1.837      ;
; 1.968 ; STATE.IDLE                                    ; nReg:r9|Q[7]           ; clock        ; clock       ; 0.000        ; -0.287     ; 1.838      ;
; 1.968 ; STATE.IDLE                                    ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; -0.287     ; 1.838      ;
; 2.020 ; STATE.IDLE                                    ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; -0.288     ; 1.889      ;
; 2.020 ; STATE.IDLE                                    ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; -0.288     ; 1.889      ;
; 2.020 ; STATE.IDLE                                    ; nReg:r8|Q[10]          ; clock        ; clock       ; 0.000        ; -0.288     ; 1.889      ;
; 2.020 ; STATE.IDLE                                    ; nReg:r8|Q[1]           ; clock        ; clock       ; 0.000        ; -0.288     ; 1.889      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[25]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[30]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[24]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[31]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[29]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.142 ; STATE.S37                                     ; nReg:r3|Q[26]          ; clock        ; clock       ; 0.000        ; 0.078      ; 2.377      ;
; 2.162 ; STATE.IDLE                                    ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; -0.282     ; 2.037      ;
; 2.162 ; STATE.IDLE                                    ; nReg:r9|Q[2]           ; clock        ; clock       ; 0.000        ; -0.282     ; 2.037      ;
; 2.192 ; STATE.IDLE                                    ; nReg:r9|Q[23]          ; clock        ; clock       ; 0.000        ; -0.286     ; 2.063      ;
; 2.192 ; STATE.IDLE                                    ; nReg:r9|Q[25]          ; clock        ; clock       ; 0.000        ; -0.286     ; 2.063      ;
; 2.192 ; STATE.IDLE                                    ; nReg:r9|Q[30]          ; clock        ; clock       ; 0.000        ; -0.286     ; 2.063      ;
; 2.192 ; STATE.IDLE                                    ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; -0.286     ; 2.063      ;
; 2.192 ; STATE.IDLE                                    ; nReg:r8|Q[23]          ; clock        ; clock       ; 0.000        ; -0.286     ; 2.063      ;
; 2.227 ; STATE.IDLE                                    ; nReg:r9|Q[9]           ; clock        ; clock       ; 0.000        ; -0.284     ; 2.100      ;
; 2.227 ; STATE.IDLE                                    ; nReg:r9|Q[10]          ; clock        ; clock       ; 0.000        ; -0.284     ; 2.100      ;
; 2.227 ; STATE.IDLE                                    ; nReg:r9|Q[11]          ; clock        ; clock       ; 0.000        ; -0.284     ; 2.100      ;
; 2.308 ; STATE.RST                                     ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.916      ;
; 2.308 ; STATE.RST                                     ; shiftReg:l0|reg[2][3]  ; clock        ; clock       ; 0.000        ; 0.452      ; 2.917      ;
; 2.308 ; STATE.RST                                     ; shiftReg:l0|reg[7][6]  ; clock        ; clock       ; 0.000        ; 0.451      ; 2.916      ;
; 2.308 ; STATE.RST                                     ; shiftReg:l0|reg[2][6]  ; clock        ; clock       ; 0.000        ; 0.451      ; 2.916      ;
; 2.309 ; STATE.RST                                     ; shiftReg:l0|reg[1][26] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.916      ;
; 2.309 ; STATE.RST                                     ; shiftReg:l0|reg[0][26] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.916      ;
; 2.309 ; STATE.RST                                     ; shiftReg:l0|reg[0][9]  ; clock        ; clock       ; 0.000        ; 0.450      ; 2.916      ;
; 2.331 ; STATE.RST                                     ; shiftReg:l0|reg[0][31] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.922      ;
; 2.332 ; STATE.RST                                     ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.920      ;
; 2.332 ; STATE.RST                                     ; shiftReg:l0|reg[0][25] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.920      ;
; 2.332 ; STATE.RST                                     ; shiftReg:l0|reg[7][10] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.920      ;
; 2.332 ; STATE.RST                                     ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.920      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][12] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.920      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][27] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.922      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[2][20] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.919      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[2][22] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[1][22] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][22] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[2][10] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.922      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][0]  ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.921      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[2][11] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.919      ;
; 2.333 ; STATE.RST                                     ; shiftReg:l0|reg[0][7]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.920      ;
; 2.334 ; STATE.RST                                     ; shiftReg:l0|reg[0][28] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.919      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.922      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.922      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[0][4]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.922      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[1][19] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.919      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[0][19] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.919      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[7][4]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.922      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[1][4]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.922      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[0][5]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.919      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[1][5]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.919      ;
; 2.335 ; STATE.RST                                     ; shiftReg:l0|reg[2][5]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.919      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[30]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[29]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[27]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[10]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[15]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[25]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[31]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[28]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[14]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[18]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.346 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[26]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.568      ;
; 2.398 ; STATE.IDLE                                    ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; -0.284     ; 2.271      ;
; 2.398 ; STATE.IDLE                                    ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; -0.284     ; 2.271      ;
; 2.419 ; STATE.IDLE                                    ; nReg:r8|Q[12]          ; clock        ; clock       ; 0.000        ; -0.278     ; 2.298      ;
; 2.419 ; STATE.IDLE                                    ; nReg:r8|Q[16]          ; clock        ; clock       ; 0.000        ; -0.278     ; 2.298      ;
; 2.419 ; STATE.IDLE                                    ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; -0.278     ; 2.298      ;
; 2.520 ; STATE.IDLE                                    ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; -0.284     ; 2.393      ;
; 2.520 ; STATE.IDLE                                    ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; -0.284     ; 2.393      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[21]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[14]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[15]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[17]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[9]           ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[22]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[11]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[10]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[20]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[23]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[13]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[19]          ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.581 ; STATE.S37                                     ; nReg:r3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.072      ; 2.810      ;
; 2.615 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[25]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.837      ;
; 2.615 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[18]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.837      ;
; 2.615 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[26]          ; clock        ; clock       ; 0.000        ; 0.065      ; 2.837      ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 43.52 MHz ; 43.52 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 3.024 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 20.726 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.698 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.546 ; 0.000                           ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                     ;
+-------+---------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.024 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 23.289     ;
; 3.145 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 23.168     ;
; 3.204 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 23.070     ;
; 3.277 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.996     ;
; 3.278 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 23.035     ;
; 3.282 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 23.031     ;
; 3.325 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.949     ;
; 3.349 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.918     ;
; 3.353 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.914     ;
; 3.398 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.875     ;
; 3.399 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 22.914     ;
; 3.458 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.816     ;
; 3.462 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.812     ;
; 3.470 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.797     ;
; 3.474 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.793     ;
; 3.520 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.746     ;
; 3.531 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.742     ;
; 3.535 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.738     ;
; 3.546 ; STATE.S20     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.746     ;
; 3.568 ; STATE.S38     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.724     ;
; 3.571 ; STATE.S15     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.721     ;
; 3.579 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.695     ;
; 3.584 ; STATE.S17     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.708     ;
; 3.603 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.664     ;
; 3.607 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.660     ;
; 3.607 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.660     ;
; 3.611 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.656     ;
; 3.611 ; STATE.S39     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.292      ; 22.696     ;
; 3.634 ; STATE.S37     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.658     ;
; 3.641 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.625     ;
; 3.644 ; STATE.S36     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 22.669     ;
; 3.652 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.621     ;
; 3.670 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.601     ;
; 3.670 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.608     ;
; 3.670 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.608     ;
; 3.671 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.600     ;
; 3.680 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.592     ;
; 3.682 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.590     ;
; 3.724 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.543     ;
; 3.726 ; STATE.S20     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.238      ; 22.527     ;
; 3.728 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.539     ;
; 3.729 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.255      ; 22.541     ;
; 3.748 ; STATE.S38     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.238      ; 22.505     ;
; 3.751 ; STATE.S15     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.238      ; 22.502     ;
; 3.754 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.512     ;
; 3.755 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.511     ;
; 3.755 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.511     ;
; 3.756 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.510     ;
; 3.760 ; nReg:r0|Q[10] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.270      ; 22.525     ;
; 3.764 ; STATE.S17     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.238      ; 22.489     ;
; 3.774 ; STATE.S33     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.492     ;
; 3.777 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.502     ;
; 3.778 ; STATE.S35     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.488     ;
; 3.778 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.299      ; 22.536     ;
; 3.779 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.299      ; 22.535     ;
; 3.791 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.487     ;
; 3.791 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.487     ;
; 3.791 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.480     ;
; 3.791 ; STATE.S39     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.253      ; 22.477     ;
; 3.792 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.479     ;
; 3.799 ; STATE.S20     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.237      ; 22.453     ;
; 3.800 ; STATE.S29     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.492     ;
; 3.801 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.471     ;
; 3.803 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.469     ;
; 3.814 ; STATE.S37     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.238      ; 22.439     ;
; 3.821 ; STATE.S38     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.237      ; 22.431     ;
; 3.824 ; STATE.S36     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.450     ;
; 3.824 ; STATE.S15     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.237      ; 22.428     ;
; 3.826 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[54] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.453     ;
; 3.828 ; STATE.S27     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; -0.047     ; 22.140     ;
; 3.836 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[57] ; clock        ; clock       ; 26.000       ; 0.261      ; 22.440     ;
; 3.837 ; STATE.S17     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.237      ; 22.415     ;
; 3.850 ; STATE.S6      ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 22.463     ;
; 3.850 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.255      ; 22.420     ;
; 3.857 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.416     ;
; 3.857 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.416     ;
; 3.859 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.414     ;
; 3.864 ; STATE.S39     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.252      ; 22.403     ;
; 3.864 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[58] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.409     ;
; 3.864 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.402     ;
; 3.869 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.298      ; 22.444     ;
; 3.871 ; STATE.S20     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.375     ;
; 3.872 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.407     ;
; 3.875 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.391     ;
; 3.875 ; STATE.S20     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.371     ;
; 3.876 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.390     ;
; 3.876 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.390     ;
; 3.877 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.389     ;
; 3.878 ; STATE.S1      ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.297      ; 22.434     ;
; 3.883 ; STATE.S9      ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.298      ; 22.430     ;
; 3.887 ; STATE.S37     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.237      ; 22.365     ;
; 3.893 ; STATE.S38     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.353     ;
; 3.895 ; STATE.S34     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.371     ;
; 3.895 ; STATE.S44     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[54] ; clock        ; clock       ; 26.000       ; 0.255      ; 22.375     ;
; 3.896 ; STATE.S15     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.350     ;
; 3.897 ; STATE.S36     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.258      ; 22.376     ;
; 3.897 ; STATE.S38     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.349     ;
; 3.898 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.381     ;
; 3.899 ; STATE.S32     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.299      ; 22.415     ;
; 3.900 ; STATE.S15     ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.346     ;
+-------+---------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.311 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.336 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; shiftReg:l0|reg[7][20]                                                                  ; shiftReg:l0|reg[8][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][21]                                                                  ; shiftReg:l0|reg[8][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; shiftReg:l0|reg[7][29]                                                                  ; shiftReg:l0|reg[8][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][7]                                                                   ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.339 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; shiftReg:l0|reg[7][24]                                                                  ; shiftReg:l0|reg[8][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.540      ;
; 0.341 ; shiftReg:l0|reg[5][27]                                                                  ; shiftReg:l0|reg[6][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.541      ;
; 0.342 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][4]                                                                   ; shiftReg:l0|reg[6][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][6]                                                                   ; shiftReg:l0|reg[6][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][5]                                                                   ; shiftReg:l0|reg[6][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[7][14]                                                                  ; shiftReg:l0|reg[8][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[2][8]                                                                   ; shiftReg:l0|reg[3][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][18]                                                                  ; shiftReg:l0|reg[6][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[1][27]                                                                  ; shiftReg:l0|reg[2][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[7][0]                                                                   ; shiftReg:l0|reg[8][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][1]                                                                   ; shiftReg:l0|reg[6][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][12]                                                                  ; shiftReg:l0|reg[6][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[6][14]                                                                  ; shiftReg:l0|reg[7][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][11]                                                                  ; shiftReg:l0|reg[6][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[7][16]                                                                  ; shiftReg:l0|reg[8][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.345 ; shiftReg:l0|reg[4][21]                                                                  ; shiftReg:l0|reg[5][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][8]                                                                   ; shiftReg:l0|reg[6][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][30]                                                                  ; shiftReg:l0|reg[6][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[4][7]                                                                   ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][28]                                                                  ; shiftReg:l0|reg[6][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.349 ; STATE.S18                                                                               ; STATE.S19                                                                               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.550      ;
; 0.354 ; STATE.IDLE                                                                              ; STATE.WAITIN                                                                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.568      ;
; 0.374 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.574      ;
; 0.430 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.419      ; 0.993      ;
; 0.452 ; shiftReg:l0|reg[1][6]                                                                   ; shiftReg:l0|reg[2][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.423      ; 1.019      ;
; 0.452 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.666      ;
; 0.453 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.667      ;
; 0.458 ; shiftReg:l0|reg[0][18]                                                                  ; shiftReg:l0|reg[1][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.672      ;
; 0.462 ; shiftReg:l0|reg[3][13]                                                                  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.663      ;
; 0.462 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.663      ;
; 0.463 ; d_flip_flop:f0|q                                                                        ; d_flip_flop:f1|q                                                                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][19]                                                                  ; shiftReg:l0|reg[4][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][5]                                                                   ; shiftReg:l0|reg[4][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][0]                                                                   ; shiftReg:l0|reg[4][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][17]                                                                  ; shiftReg:l0|reg[4][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][29]                                                                  ; shiftReg:l0|reg[4][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][9]                                                                   ; shiftReg:l0|reg[4][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[0][13]                                                                  ; shiftReg:l0|reg[1][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][22]                                                                  ; shiftReg:l0|reg[4][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][27]                                                                  ; shiftReg:l0|reg[4][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][3]                                                                   ; shiftReg:l0|reg[4][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][4]                                                                   ; shiftReg:l0|reg[4][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][25]                                                                  ; shiftReg:l0|reg[4][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][14]                                                                  ; shiftReg:l0|reg[4][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[6][22]                                                                  ; shiftReg:l0|reg[7][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.394      ; 1.003      ;
; 0.465 ; shiftReg:l0|reg[0][30]                                                                  ; shiftReg:l0|reg[1][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[4][23]                                                                  ; shiftReg:l0|reg[5][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[0][23]                                                                  ; shiftReg:l0|reg[1][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][6]                                                                   ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][28]                                                                  ; shiftReg:l0|reg[4][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[0][16]                                                                  ; shiftReg:l0|reg[1][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][7]                                                                   ; shiftReg:l0|reg[4][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[3][10]                                                                  ; shiftReg:l0|reg[4][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[0][11]                                                                  ; shiftReg:l0|reg[1][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.667      ;
; 0.466 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.467 ; shiftReg:l0|reg[1][15]                                                                  ; shiftReg:l0|reg[2][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.667      ;
; 0.468 ; shiftReg:l0|reg[8][9]                                                                   ; shiftReg:l0|reg[9][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.668      ;
; 0.468 ; shiftReg:l0|reg[8][15]                                                                  ; shiftReg:l0|reg[9][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.668      ;
; 0.469 ; shiftReg:l0|reg[1][13]                                                                  ; shiftReg:l0|reg[2][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.670      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 20.726 ; STATE.S46                                         ; nReg:r8|Q[3]  ; clock        ; clock       ; 26.000       ; -0.063     ; 5.226      ;
; 20.726 ; STATE.S46                                         ; nReg:r8|Q[2]  ; clock        ; clock       ; 26.000       ; -0.063     ; 5.226      ;
; 20.900 ; STATE.S46                                         ; nReg:r8|Q[24] ; clock        ; clock       ; 26.000       ; -0.035     ; 5.080      ;
; 20.900 ; STATE.S46                                         ; nReg:r8|Q[26] ; clock        ; clock       ; 26.000       ; -0.035     ; 5.080      ;
; 20.900 ; STATE.S46                                         ; nReg:r8|Q[30] ; clock        ; clock       ; 26.000       ; -0.035     ; 5.080      ;
; 21.069 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.077     ; 4.869      ;
; 21.102 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.853      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[17] ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[7]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.052     ; 4.841      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[25] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[28] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[31] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[20] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[19] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.210 ; STATE.S46                                         ; nReg:r8|Q[13] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.745      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[16] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[21] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[18] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[13] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[10] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[20] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[8]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[27] ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.221 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[9]  ; clock        ; clock       ; 26.000       ; -0.060     ; 4.734      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[15] ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[17] ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[6]  ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[8]  ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[11] ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[14] ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.250 ; STATE.S46                                         ; nReg:r8|Q[27] ; clock        ; clock       ; 26.000       ; -0.062     ; 4.703      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[9]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.328 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.629      ;
; 21.442 ; STATE.S46                                         ; nReg:r9|Q[18] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.510      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[23] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[14] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[15] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[6]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[26] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.469      ;
; 21.530 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.422      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[29] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[30] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[28] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[25] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[24] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[31] ; clock        ; clock       ; 26.000       ; -0.054     ; 4.411      ;
; 21.583 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[22] ; clock        ; clock       ; 26.000       ; -0.053     ; 4.379      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[6]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[3]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[1]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.336      ;
; 21.679 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[7]  ; clock        ; clock       ; 26.000       ; -0.052     ; 4.284      ;
; 21.689 ; STATE.S46                                         ; nReg:r9|Q[29] ; clock        ; clock       ; 26.000       ; -0.061     ; 4.265      ;
; 21.689 ; STATE.S46                                         ; nReg:r9|Q[24] ; clock        ; clock       ; 26.000       ; -0.061     ; 4.265      ;
; 21.689 ; STATE.S46                                         ; nReg:r9|Q[27] ; clock        ; clock       ; 26.000       ; -0.061     ; 4.265      ;
; 21.689 ; STATE.S46                                         ; nReg:r9|Q[28] ; clock        ; clock       ; 26.000       ; -0.061     ; 4.265      ;
; 21.711 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.070     ; 4.234      ;
; 21.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[25] ; clock        ; clock       ; 26.000       ; -0.052     ; 4.242      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.698 ; STATE.IDLE                                    ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; -0.267     ; 1.575      ;
; 1.735 ; STATE.IDLE                                    ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; -0.263     ; 1.616      ;
; 1.789 ; STATE.IDLE                                    ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; -0.269     ; 1.664      ;
; 1.789 ; STATE.IDLE                                    ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; -0.269     ; 1.664      ;
; 1.789 ; STATE.IDLE                                    ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; -0.269     ; 1.664      ;
; 1.790 ; STATE.IDLE                                    ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; -0.264     ; 1.670      ;
; 1.790 ; STATE.IDLE                                    ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; -0.264     ; 1.670      ;
; 1.795 ; STATE.IDLE                                    ; nReg:r9|Q[7]           ; clock        ; clock       ; 0.000        ; -0.270     ; 1.669      ;
; 1.795 ; STATE.IDLE                                    ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; -0.270     ; 1.669      ;
; 1.840 ; STATE.IDLE                                    ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; -0.271     ; 1.713      ;
; 1.840 ; STATE.IDLE                                    ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; -0.271     ; 1.713      ;
; 1.840 ; STATE.IDLE                                    ; nReg:r8|Q[10]          ; clock        ; clock       ; 0.000        ; -0.271     ; 1.713      ;
; 1.840 ; STATE.IDLE                                    ; nReg:r8|Q[1]           ; clock        ; clock       ; 0.000        ; -0.271     ; 1.713      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[25]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[30]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[31]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[24]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[29]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.951 ; STATE.S37                                     ; nReg:r3|Q[26]          ; clock        ; clock       ; 0.000        ; 0.068      ; 2.163      ;
; 1.969 ; STATE.IDLE                                    ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; -0.266     ; 1.847      ;
; 1.969 ; STATE.IDLE                                    ; nReg:r9|Q[2]           ; clock        ; clock       ; 0.000        ; -0.266     ; 1.847      ;
; 2.004 ; STATE.IDLE                                    ; nReg:r9|Q[23]          ; clock        ; clock       ; 0.000        ; -0.270     ; 1.878      ;
; 2.004 ; STATE.IDLE                                    ; nReg:r9|Q[25]          ; clock        ; clock       ; 0.000        ; -0.270     ; 1.878      ;
; 2.004 ; STATE.IDLE                                    ; nReg:r9|Q[30]          ; clock        ; clock       ; 0.000        ; -0.270     ; 1.878      ;
; 2.004 ; STATE.IDLE                                    ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; -0.270     ; 1.878      ;
; 2.004 ; STATE.IDLE                                    ; nReg:r8|Q[23]          ; clock        ; clock       ; 0.000        ; -0.270     ; 1.878      ;
; 2.030 ; STATE.IDLE                                    ; nReg:r9|Q[9]           ; clock        ; clock       ; 0.000        ; -0.267     ; 1.907      ;
; 2.030 ; STATE.IDLE                                    ; nReg:r9|Q[10]          ; clock        ; clock       ; 0.000        ; -0.267     ; 1.907      ;
; 2.030 ; STATE.IDLE                                    ; nReg:r9|Q[11]          ; clock        ; clock       ; 0.000        ; -0.267     ; 1.907      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[1][26] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.624      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[0][26] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.624      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[0][9]  ; clock        ; clock       ; 0.000        ; 0.415      ; 2.624      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.625      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[7][6]  ; clock        ; clock       ; 0.000        ; 0.416      ; 2.625      ;
; 2.065 ; STATE.RST                                     ; shiftReg:l0|reg[2][6]  ; clock        ; clock       ; 0.000        ; 0.416      ; 2.625      ;
; 2.066 ; STATE.RST                                     ; shiftReg:l0|reg[2][3]  ; clock        ; clock       ; 0.000        ; 0.416      ; 2.626      ;
; 2.087 ; STATE.RST                                     ; shiftReg:l0|reg[2][10] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.628      ;
; 2.087 ; STATE.RST                                     ; shiftReg:l0|reg[0][12] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.626      ;
; 2.087 ; STATE.RST                                     ; shiftReg:l0|reg[0][27] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.628      ;
; 2.087 ; STATE.RST                                     ; shiftReg:l0|reg[0][7]  ; clock        ; clock       ; 0.000        ; 0.395      ; 2.626      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[7][10] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.626      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[0][22] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.628      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.627      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[0][31] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.629      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[0][0]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.628      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[2][20] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.625      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[2][22] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.628      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[1][22] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.628      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.628      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[0][25] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.626      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.627      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.626      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[2][11] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.625      ;
; 2.088 ; STATE.RST                                     ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.626      ;
; 2.089 ; STATE.RST                                     ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.631      ;
; 2.089 ; STATE.RST                                     ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.631      ;
; 2.089 ; STATE.RST                                     ; shiftReg:l0|reg[7][4]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.631      ;
; 2.089 ; STATE.RST                                     ; shiftReg:l0|reg[0][4]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.631      ;
; 2.089 ; STATE.RST                                     ; shiftReg:l0|reg[1][4]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.631      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[1][19] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[0][19] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[0][5]  ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[1][5]  ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[2][5]  ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.090 ; STATE.RST                                     ; shiftReg:l0|reg[0][28] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.629      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[30]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[29]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[27]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[10]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[15]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[25]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[31]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[28]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[14]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[18]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.103 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[26]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.303      ;
; 2.204 ; STATE.IDLE                                    ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; -0.266     ; 2.082      ;
; 2.204 ; STATE.IDLE                                    ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; -0.266     ; 2.082      ;
; 2.215 ; STATE.IDLE                                    ; nReg:r8|Q[12]          ; clock        ; clock       ; 0.000        ; -0.264     ; 2.095      ;
; 2.215 ; STATE.IDLE                                    ; nReg:r8|Q[16]          ; clock        ; clock       ; 0.000        ; -0.264     ; 2.095      ;
; 2.215 ; STATE.IDLE                                    ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; -0.264     ; 2.095      ;
; 2.302 ; STATE.IDLE                                    ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; -0.267     ; 2.179      ;
; 2.302 ; STATE.IDLE                                    ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; -0.267     ; 2.179      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[29]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[25]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[18]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[26]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[31]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[28]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[14]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[27]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[10]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[15]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.343 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; nReg:r1|Q[30]          ; clock        ; clock       ; 0.000        ; 0.056      ; 2.543      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[22]          ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[13]          ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[23]          ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[21]          ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[9]           ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
; 2.370 ; STATE.S37                                     ; nReg:r3|Q[17]          ; clock        ; clock       ; 0.000        ; 0.062      ; 2.576      ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 11.318 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 22.453 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.014 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.343 ; 0.000                           ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                 ;
+--------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.318 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.859     ;
; 11.397 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.780     ;
; 11.471 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.687     ;
; 11.506 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.648     ;
; 11.529 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.161      ; 14.639     ;
; 11.539 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.638     ;
; 11.541 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.636     ;
; 11.541 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.613     ;
; 11.544 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.610     ;
; 11.550 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.608     ;
; 11.585 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.569     ;
; 11.608 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.569     ;
; 11.614 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.551     ;
; 11.620 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.534     ;
; 11.623 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.531     ;
; 11.659 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.492     ;
; 11.663 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.502     ;
; 11.682 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.142      ; 14.467     ;
; 11.684 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.481     ;
; 11.692 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.466     ;
; 11.694 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.464     ;
; 11.695 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.470     ;
; 11.705 ; STATE.S38                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.460     ;
; 11.717 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.428     ;
; 11.726 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.431     ;
; 11.727 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.427     ;
; 11.728 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.429     ;
; 11.729 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.425     ;
; 11.737 ; nReg:r0|Q[10]                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.148      ; 14.418     ;
; 11.738 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.413     ;
; 11.752 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.393     ;
; 11.752 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.148      ; 14.403     ;
; 11.753 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.148      ; 14.402     ;
; 11.755 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.390     ;
; 11.756 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.153      ; 14.404     ;
; 11.756 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.153      ; 14.404     ;
; 11.760 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; -0.014     ; 14.233     ;
; 11.761 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.397     ;
; 11.762 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.392     ;
; 11.764 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.390     ;
; 11.765 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.389     ;
; 11.767 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.387     ;
; 11.767 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.379     ;
; 11.791 ; STATE.RST                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.162      ; 14.378     ;
; 11.792 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.365     ;
; 11.796 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.358     ;
; 11.796 ; STATE.S36                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.381     ;
; 11.798 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.353     ;
; 11.800 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.351     ;
; 11.800 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.351     ;
; 11.801 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.350     ;
; 11.802 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.340     ;
; 11.805 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.352     ;
; 11.807 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.350     ;
; 11.807 ; STATE.S9                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.370     ;
; 11.808 ; STATE.S27                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; -0.038     ; 14.161     ;
; 11.816 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.330     ;
; 11.819 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[57] ; clock        ; clock       ; 26.000       ; 0.151      ; 14.339     ;
; 11.826 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.352     ;
; 11.827 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.351     ;
; 11.828 ; STATE.S6                                                 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.349     ;
; 11.831 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.323     ;
; 11.831 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.148      ; 14.324     ;
; 11.832 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; -0.014     ; 14.161     ;
; 11.832 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.148      ; 14.323     ;
; 11.834 ; STATE.S34                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.320     ;
; 11.834 ; STATE.S29                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.331     ;
; 11.834 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.327     ;
; 11.835 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.153      ; 14.325     ;
; 11.835 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.153      ; 14.325     ;
; 11.837 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.305     ;
; 11.837 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.309     ;
; 11.839 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[54] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.323     ;
; 11.840 ; STATE.S37                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.302     ;
; 11.848 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.298     ;
; 11.851 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.291     ;
; 11.858 ; STATE.S38                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.288     ;
; 11.860 ; STATE.S28                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.161      ; 14.308     ;
; 11.862 ; STATE.S26                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.161      ; 14.306     ;
; 11.865 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.312     ;
; 11.870 ; STATE.S39                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.272     ;
; 11.870 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.281     ;
; 11.871 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.286     ;
; 11.872 ; STATE.S20                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.270     ;
; 11.877 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.274     ;
; 11.878 ; STATE.S41                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.287     ;
; 11.879 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.272     ;
; 11.879 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.272     ;
; 11.880 ; STATE.S32                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.271     ;
; 11.880 ; STATE.S33                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.271     ;
; 11.882 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.sign_add        ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; 0.183      ; 14.308     ;
; 11.882 ; STATE.S35                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.269     ;
; 11.883 ; STATE.S17                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.259     ;
; 11.884 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.270     ;
; 11.884 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.270     ;
; 11.885 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.269     ;
; 11.886 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.256     ;
; 11.889 ; STATE.S15                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.253     ;
; 11.890 ; nReg:r0|Q[10]                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.129      ; 14.246     ;
; 11.891 ; STATE.S44                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[58] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.263     ;
+--------+----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.187 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[7][20]                                                                  ; shiftReg:l0|reg[8][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; shiftReg:l0|reg[7][21]                                                                  ; shiftReg:l0|reg[8][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[5][27]                                                                  ; shiftReg:l0|reg[6][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[5][1]                                                                   ; shiftReg:l0|reg[6][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; shiftReg:l0|reg[7][29]                                                                  ; shiftReg:l0|reg[8][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[7][7]                                                                   ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[7][24]                                                                  ; shiftReg:l0|reg[8][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[5][4]                                                                   ; shiftReg:l0|reg[6][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[7][0]                                                                   ; shiftReg:l0|reg[8][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][11]                                                                  ; shiftReg:l0|reg[6][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][30]                                                                  ; shiftReg:l0|reg[6][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[1][27]                                                                  ; shiftReg:l0|reg[2][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][6]                                                                   ; shiftReg:l0|reg[6][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][5]                                                                   ; shiftReg:l0|reg[6][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; shiftReg:l0|reg[7][14]                                                                  ; shiftReg:l0|reg[8][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][12]                                                                  ; shiftReg:l0|reg[6][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[2][8]                                                                   ; shiftReg:l0|reg[3][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][8]                                                                   ; shiftReg:l0|reg[6][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][18]                                                                  ; shiftReg:l0|reg[6][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[7][16]                                                                  ; shiftReg:l0|reg[8][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][7]                                                                   ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[4][21]                                                                  ; shiftReg:l0|reg[5][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; shiftReg:l0|reg[6][14]                                                                  ; shiftReg:l0|reg[7][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][28]                                                                  ; shiftReg:l0|reg[6][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; STATE.S18                                                                               ; STATE.S19                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; STATE.IDLE                                                                              ; STATE.WAITIN                                                                            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.333      ;
; 0.222 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.343      ;
; 0.232 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.247      ; 0.563      ;
; 0.249 ; shiftReg:l0|reg[1][6]                                                                   ; shiftReg:l0|reg[2][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.250      ; 0.583      ;
; 0.253 ; shiftReg:l0|reg[6][22]                                                                  ; shiftReg:l0|reg[7][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.236      ; 0.573      ;
; 0.261 ; shiftReg:l0|reg[4][23]                                                                  ; shiftReg:l0|reg[5][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.044      ; 0.389      ;
; 0.262 ; shiftReg:l0|reg[2][19]                                                                  ; shiftReg:l0|reg[3][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.391      ;
; 0.263 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; d_flip_flop:f0|q                                                                        ; d_flip_flop:f1|q                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[0][18]                                                                  ; shiftReg:l0|reg[1][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.394      ;
; 0.266 ; shiftReg:l0|reg[3][9]                                                                   ; shiftReg:l0|reg[4][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][13]                                                                  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][27]                                                                  ; shiftReg:l0|reg[4][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][19]                                                                  ; shiftReg:l0|reg[4][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][5]                                                                   ; shiftReg:l0|reg[4][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][0]                                                                   ; shiftReg:l0|reg[4][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[0][16]                                                                  ; shiftReg:l0|reg[1][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][22]                                                                  ; shiftReg:l0|reg[4][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[0][13]                                                                  ; shiftReg:l0|reg[1][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][10]                                                                  ; shiftReg:l0|reg[4][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[0][23]                                                                  ; shiftReg:l0|reg[1][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][3]                                                                   ; shiftReg:l0|reg[4][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][28]                                                                  ; shiftReg:l0|reg[4][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][17]                                                                  ; shiftReg:l0|reg[4][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][29]                                                                  ; shiftReg:l0|reg[4][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][7]                                                                   ; shiftReg:l0|reg[4][7]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][25]                                                                  ; shiftReg:l0|reg[4][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][14]                                                                  ; shiftReg:l0|reg[4][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[0][30]                                                                  ; shiftReg:l0|reg[1][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][4]                                                                   ; shiftReg:l0|reg[4][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][6]                                                                   ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; shiftReg:l0|reg[1][15]                                                                  ; shiftReg:l0|reg[2][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; shiftReg:l0|reg[6][25]                                                                  ; shiftReg:l0|reg[7][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[6][27]                                                                  ; shiftReg:l0|reg[7][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[2][27]                                                                  ; shiftReg:l0|reg[3][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 22.453 ; STATE.S46                                         ; nReg:r8|Q[3]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.511      ;
; 22.453 ; STATE.S46                                         ; nReg:r8|Q[2]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.511      ;
; 22.570 ; STATE.S46                                         ; nReg:r8|Q[24] ; clock        ; clock       ; 26.000       ; -0.023     ; 3.414      ;
; 22.570 ; STATE.S46                                         ; nReg:r8|Q[26] ; clock        ; clock       ; 26.000       ; -0.023     ; 3.414      ;
; 22.570 ; STATE.S46                                         ; nReg:r8|Q[30] ; clock        ; clock       ; 26.000       ; -0.023     ; 3.414      ;
; 22.682 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.054     ; 3.271      ;
; 22.700 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.702 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.043     ; 3.262      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[17] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[7]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.231      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[18] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[13] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[16] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[10] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[20] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[8]  ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[21] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[27] ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.788 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[9]  ; clock        ; clock       ; 26.000       ; -0.047     ; 3.172      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[25] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[28] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[31] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[20] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[19] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.801 ; STATE.S46                                         ; nReg:r8|Q[13] ; clock        ; clock       ; 26.000       ; -0.039     ; 3.167      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[17] ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[6]  ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[8]  ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[11] ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[15] ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[14] ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.811 ; STATE.S46                                         ; nReg:r8|Q[27] ; clock        ; clock       ; 26.000       ; -0.042     ; 3.154      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[9]  ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.864 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.045     ; 3.098      ;
; 22.962 ; STATE.S46                                         ; nReg:r9|Q[18] ; clock        ; clock       ; 26.000       ; -0.041     ; 3.004      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[23] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[14] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[15] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[6]  ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.995 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[26] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.974      ;
; 22.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.044     ; 2.964      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[29] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[30] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[28] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[25] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[24] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.032 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[31] ; clock        ; clock       ; 26.000       ; -0.039     ; 2.936      ;
; 23.053 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r2|Q[22] ; clock        ; clock       ; 26.000       ; -0.038     ; 2.916      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[6]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[3]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.062 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[1]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.909      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[7]  ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
; 23.120 ; STATE.S34                                         ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.016     ; 2.871      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.014 ; STATE.IDLE                                    ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; -0.153     ; 0.945      ;
; 1.040 ; STATE.IDLE                                    ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; -0.152     ; 0.972      ;
; 1.065 ; STATE.IDLE                                    ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; -0.153     ; 0.996      ;
; 1.065 ; STATE.IDLE                                    ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; -0.153     ; 0.996      ;
; 1.082 ; STATE.IDLE                                    ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; -0.154     ; 1.012      ;
; 1.082 ; STATE.IDLE                                    ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; -0.154     ; 1.012      ;
; 1.082 ; STATE.IDLE                                    ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; -0.154     ; 1.012      ;
; 1.091 ; STATE.IDLE                                    ; nReg:r9|Q[7]           ; clock        ; clock       ; 0.000        ; -0.156     ; 1.019      ;
; 1.091 ; STATE.IDLE                                    ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; -0.156     ; 1.019      ;
; 1.109 ; STATE.IDLE                                    ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; -0.158     ; 1.035      ;
; 1.109 ; STATE.IDLE                                    ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; -0.158     ; 1.035      ;
; 1.109 ; STATE.IDLE                                    ; nReg:r8|Q[10]          ; clock        ; clock       ; 0.000        ; -0.158     ; 1.035      ;
; 1.109 ; STATE.IDLE                                    ; nReg:r8|Q[1]           ; clock        ; clock       ; 0.000        ; -0.158     ; 1.035      ;
; 1.184 ; STATE.IDLE                                    ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; -0.153     ; 1.115      ;
; 1.184 ; STATE.IDLE                                    ; nReg:r9|Q[2]           ; clock        ; clock       ; 0.000        ; -0.153     ; 1.115      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[25]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[30]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[31]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[24]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[29]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; STATE.S37                                     ; nReg:r3|Q[26]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.318      ;
; 1.199 ; STATE.IDLE                                    ; nReg:r9|Q[23]          ; clock        ; clock       ; 0.000        ; -0.156     ; 1.127      ;
; 1.199 ; STATE.IDLE                                    ; nReg:r9|Q[25]          ; clock        ; clock       ; 0.000        ; -0.156     ; 1.127      ;
; 1.199 ; STATE.IDLE                                    ; nReg:r9|Q[30]          ; clock        ; clock       ; 0.000        ; -0.156     ; 1.127      ;
; 1.199 ; STATE.IDLE                                    ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; -0.156     ; 1.127      ;
; 1.199 ; STATE.IDLE                                    ; nReg:r8|Q[23]          ; clock        ; clock       ; 0.000        ; -0.156     ; 1.127      ;
; 1.222 ; STATE.IDLE                                    ; nReg:r9|Q[9]           ; clock        ; clock       ; 0.000        ; -0.155     ; 1.151      ;
; 1.222 ; STATE.IDLE                                    ; nReg:r9|Q[10]          ; clock        ; clock       ; 0.000        ; -0.155     ; 1.151      ;
; 1.222 ; STATE.IDLE                                    ; nReg:r9|Q[11]          ; clock        ; clock       ; 0.000        ; -0.155     ; 1.151      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[30]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[29]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[27]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[10]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[15]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[31]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[25]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[28]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[14]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[18]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.311 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; nReg:r1|Q[26]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.431      ;
; 1.316 ; STATE.IDLE                                    ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; -0.153     ; 1.247      ;
; 1.316 ; STATE.IDLE                                    ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; -0.153     ; 1.247      ;
; 1.334 ; STATE.RST                                     ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.663      ;
; 1.334 ; STATE.RST                                     ; shiftReg:l0|reg[7][6]  ; clock        ; clock       ; 0.000        ; 0.245      ; 1.663      ;
; 1.334 ; STATE.RST                                     ; shiftReg:l0|reg[2][6]  ; clock        ; clock       ; 0.000        ; 0.245      ; 1.663      ;
; 1.335 ; STATE.RST                                     ; shiftReg:l0|reg[1][26] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.663      ;
; 1.335 ; STATE.RST                                     ; shiftReg:l0|reg[0][26] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.663      ;
; 1.335 ; STATE.RST                                     ; shiftReg:l0|reg[0][9]  ; clock        ; clock       ; 0.000        ; 0.244      ; 1.663      ;
; 1.335 ; STATE.RST                                     ; shiftReg:l0|reg[2][3]  ; clock        ; clock       ; 0.000        ; 0.246      ; 1.665      ;
; 1.344 ; STATE.RST                                     ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.667      ;
; 1.344 ; STATE.RST                                     ; shiftReg:l0|reg[0][25] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.667      ;
; 1.344 ; STATE.RST                                     ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.667      ;
; 1.344 ; STATE.RST                                     ; shiftReg:l0|reg[7][10] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.667      ;
; 1.345 ; STATE.RST                                     ; shiftReg:l0|reg[2][20] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.666      ;
; 1.345 ; STATE.RST                                     ; shiftReg:l0|reg[0][31] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.669      ;
; 1.345 ; STATE.RST                                     ; shiftReg:l0|reg[2][11] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.670      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.670      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.667      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.667      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][12] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[1][19] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][19] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[7][4]  ; clock        ; clock       ; 0.000        ; 0.240      ; 1.670      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][4]  ; clock        ; clock       ; 0.000        ; 0.240      ; 1.670      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[1][4]  ; clock        ; clock       ; 0.000        ; 0.240      ; 1.670      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][5]  ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[1][5]  ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[2][5]  ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][28] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.667      ;
; 1.346 ; STATE.RST                                     ; shiftReg:l0|reg[0][7]  ; clock        ; clock       ; 0.000        ; 0.236      ; 1.666      ;
; 1.347 ; STATE.RST                                     ; shiftReg:l0|reg[2][22] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.668      ;
; 1.347 ; STATE.RST                                     ; shiftReg:l0|reg[1][22] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.668      ;
; 1.347 ; STATE.RST                                     ; shiftReg:l0|reg[0][22] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.668      ;
; 1.347 ; STATE.RST                                     ; shiftReg:l0|reg[0][0]  ; clock        ; clock       ; 0.000        ; 0.237      ; 1.668      ;
; 1.347 ; STATE.RST                                     ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.668      ;
; 1.348 ; STATE.IDLE                                    ; nReg:r8|Q[12]          ; clock        ; clock       ; 0.000        ; -0.150     ; 1.282      ;
; 1.348 ; STATE.RST                                     ; shiftReg:l0|reg[2][10] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.669      ;
; 1.348 ; STATE.RST                                     ; shiftReg:l0|reg[0][27] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.669      ;
; 1.348 ; STATE.IDLE                                    ; nReg:r8|Q[16]          ; clock        ; clock       ; 0.000        ; -0.150     ; 1.282      ;
; 1.348 ; STATE.IDLE                                    ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; -0.150     ; 1.282      ;
; 1.394 ; STATE.IDLE                                    ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; -0.154     ; 1.324      ;
; 1.394 ; STATE.IDLE                                    ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; -0.154     ; 1.324      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[21]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[9]           ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[22]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[11]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[10]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[20]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[23]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[17]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[13]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[15]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[14]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[19]          ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.433 ; STATE.S37                                     ; nReg:r3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.041      ; 1.558      ;
; 1.451 ; STATE.IDLE                                    ; nReg:r9|Q[8]           ; clock        ; clock       ; 0.000        ; -0.149     ; 1.386      ;
; 1.451 ; STATE.IDLE                                    ; nReg:r9|Q[31]          ; clock        ; clock       ; 0.000        ; -0.149     ; 1.386      ;
; 1.466 ; STATE.S35                                     ; nReg:r1|Q[14]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.604      ;
+-------+-----------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.454 ; 0.178 ; 20.122   ; 1.014   ; 12.343              ;
;  clock           ; 0.454 ; 0.178 ; 20.122   ; 1.014   ; 12.343              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdone         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Apr 22 14:37:16 2024
Info: Command: quartus_sta LSTM -c LSTM_network
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clock 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clock 
Info (332146): Worst-case recovery slack is 20.122
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    20.122               0.000 clock 
Info (332146): Worst-case removal slack is 1.864
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.864               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.522               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.024               0.000 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332146): Worst-case recovery slack is 20.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    20.726               0.000 clock 
Info (332146): Worst-case removal slack is 1.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.698               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.546               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.318               0.000 clock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock 
Info (332146): Worst-case recovery slack is 22.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    22.453               0.000 clock 
Info (332146): Worst-case removal slack is 1.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.014               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.343               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4816 megabytes
    Info: Processing ended: Mon Apr 22 14:37:19 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


