# 计算机逻辑设计基础

[TOC]

## ISE 的安装

1. 安装 14.7 版本，不要安装 windows10 特供版
2. [解决 license manager 闪退问题](https://blog.csdn.net/qq_43066051/article/details/108695253)
3. [解决 iMPACT:923 - Can not find cable, check cable setup ! 问题](https://blog.csdn.net/qq_24815615/article/details/80382184)：重新安装驱动可以解决问题，还报错就换块板子

## ISE 使用基本步骤

### 前置芝士

1. `.xise` 文件：工程文件（导入工程用这个文件）
2. `.v` 文件：Verilog 输入源文件，定义电路输入输出和逻辑
3. `.tbw` 文件：基准测试波形文件
4. `.ucf` 文件：时序约束 + 引脚分配
    - 语法举例：`NET "F" LOC = AF24 | IOSTANDARD = LVCMOS33; #comment here`


### verilog 工程

1. 新建工程
    1. File -> New Project
    2. Top-Level Source Type: HDL
    3. 设置：
        - Family: Kintex7
        - Device: XC7K160T
        - Package: FFG676
        - Speed: -1
2. verilog 输入源文件(.v)
    1. 新建：
        1. Implementation 窗口空白处的右键菜单中选择 New Source
        2. 选择源类型为 Verilog Module
        3. Add to Project 打钩
        4. 可以选择定义输入输出端口
    2. 导入：
        1. Implementation 窗口空白处的右键菜单中选择 Add Copy to Source (复制文件到当前 workspace)
        2. 选择 .v 文件
3. verilog 输入源文件调试和运行
    1. 在 Sources 窗口选中 .v 文件
    2. 在 Processes 窗口运行 Synthesis XST
    3. 在 Processes 窗口运行 View RTL Schematic
        - 在 Available Elements 中选择 Verilog 输入源文件
        - Add
        - Create Schematic
4. 建立基准测试波形文件(.tbw)
    1. 新建
        1. 在 Sources 窗口空白处的右键菜单中选择 New Source
        2. 选择源类型为 Verilog Test Fixture
        3. Add to Project 打钩
        4. Associate Project：选择需要关联的 verilog 输入源文件
    2. 导入：同上
5. 波形文件编写和运行
    1. 在 Simulation 窗口找到 _sim.v 文件(一般命名为源文件名_sim)
    2. 运行
        1. Simulation 窗口选 _sim.v 文件
        2. Processes 窗口双击 Behavioral Check Syntax
        3. Processes 窗口双击 Simulate Behavioral Model
        4. 成功将会打开模拟程序软件 ISim
    3. 查看
        1. 点击 Zoom to Full View ![](img/ZoomToFullView.png) （模拟运行结果只显示最后1NS的波形，全屏显示可以看到1us的全部波形）
        2. 可用操作：Run for the time specified on the toolbar 运行到指定时间 ![](img/RunToSpecificTime.png)
        3. 可用操作：Restart ![](img/Restart.png)
6. 建立时序约束 + 为端口指定引脚分配(.ucf)
    1. 新建
        1. 在 Sources 窗口空白处的右键菜单中选择 New Source
        2. 选择源类型为 Implementation Constraints File
        3. Add to Project 打钩
    2. 导入：同上
7. 在 SWORD 板上运行
    1. Implementation 窗口选 .ucf 关联的 .v 文件
    2. Processes 窗口双击 Implement design
    3. 在快捷栏点击 Project -> Design Summary/Report -> Show Warnings / Show Reports 查看错误
    4. Processes 窗口双击 Generate Programming File
    5. 把工程复制到学校电脑，进行后续步骤：
        1. Processes 窗口双击 Config Target Device 下的 Manage Configuration Project(iMPACT)
        2. 双击 Boundary Scan 弹出下载编辑窗口
        3. 鼠标右键选择 Initialize Chain，系统自动查找已连接在电脑上的开发平台 JTAG 下载链
        4. 选择 bit 文件打开（注意文件位置）
        5. Attach SPI or BPI PROM 窗口单击 NO
        6. Device Programming Propertier 窗口 单击OK
        7. 右击弹出窗口，单击 Program
        - 然后就可以在板子上看到结果了

### Schematic 工程

1. 新建工程
    1. File -> New Project
    2. Top-Level Source Type: Schematic
    3. 设置：
        - Family: Kintex7
        - Device: XC7K160T
        - Package: FFG676
        - Speed: -1
2. 创建原理图文件(.sch)
    1. Implementation 窗口空白处的右键菜单中选择 New Source
    2. 选择源类型为 Schematic
    3. Add to Project 打钩
3. 画图工具
    1. 元器件
        1. 新建元器件：Symbols，搜索元器件名称
        2. 元器件重命名：双击，修改 InstName Value，选中 visible
        3. 新建输入输出
        4. 输入输出重命名：右键，Rename，若需要改成多位则形如 `S(3:0)`
        5. 多位输入输出重命名：双击，修改 Nets 下的名称，点击 OK
    2. 连线
        1. 图标：![](img/%E8%BF%9E%E7%BA%BF.png)
        2. 总线：画一根线，接一个输入或者输出，输入修改为多位，形如 `S(3:0)`
        3. 总线接口：点击 Bus Tap 图标，点击总线，选择接口编号，点击需要连接的线头
        4. 导线重命名：双击导线 -> 分别修改 Nets 和 Nets 下属元件的 Name 属性
            - 如果导线重名则认为这两条导线相连，如果总线命名为 `V1, V2, V3, V4` 则认为这 4 条导线依次接入总线
            - Visible Add 将导线名称添加到导线边上
    3. 快捷键
        1. Ctrl + R：实现symbole方向改变
        2. 双击空白画布处：schematic Sheet 改变尺寸大小
4. 建立基准测试波形文件(.tbw)
    1. 新建
        1. 在 Sources 窗口空白处的右键菜单中选择 New Source
        2. 选择源类型为 Verilog Test Fixture
        3. Add to Project 打钩
        4. Associate Project：选择需要关联的 verilog 输入源文件
    2. 导入：同上
5. 波形文件编写和运行
    1. 在 Simulation 窗口找到 _sim.v 文件(一般命名为源文件名_sim)
    2. 运行
        1. Simulation 窗口选 _sim.v 文件
        2. Processes 窗口双击 Behavioral Check Syntax
        3. Processes 窗口双击 Simulate Behavioral Model
        4. 成功将会打开模拟程序软件 ISim
    3. 查看
        1. 点击 Zoom to Full View ![](img/ZoomToFullView.png) （模拟运行结果只显示最后1NS的波形，全屏显示可以看到1us的全部波形）
        2. 可用操作：Run for the time specified on the toolbar 运行到指定时间 ![](img/RunToSpecificTime.png)
        3. 可用操作：Restart ![](img/Restart.png)
6. 建立时序约束 + 为端口指定引脚分配(.ucf)
    1. 新建
        1. 在 Sources 窗口空白处的右键菜单中选择 New Source
        2. 选择源类型为 Implementation Constraints File
        3. Add to Project 打钩
    2. 导入：同上
7. 在 SWORD 板上运行
    1. Implementation 窗口选 .ucf 关联的 .v 文件
    2. Processes 窗口双击 Implement design
    3. 在快捷栏点击 Project -> Design Summary/Report -> Show Warnings / Show Reports 查看错误
    4. Processes 窗口双击 Generate Programming File
    5. 把工程复制到学校电脑，进行后续步骤：
        1. Processes 窗口双击 Config Target Device 下的 Manage Configuration Project(iMPACT)
        2. 双击 Boundary Scan 弹出下载编辑窗口
        3. 鼠标右键选择 Initialize Chain，系统自动查找已连接在电脑上的开发平台 JTAG 下载链
        4. 选择 bit 文件打开（注意文件位置）
        5. Attach SPI or BPI PROM 窗口单击 NO
        6. Device Programming Propertier 窗口 单击OK
        7. 右击弹出窗口，单击 Program
        - 然后就可以在板子上看到结果了
8. 生成逻辑符号图和VF文件
    1. 展开 Design Utilities，点击 Create Schematic Symbol，系统生成模块的逻辑符号图文件，文件后缀.sym
    2. 展开 Design Utilities，点击 View HDL Function Model， 会产生.vf文件
    3. 使用时，把 .sym 和 .vf 添加到工程中，ADD NEW SCOURE，就可以在 symbols 栏看到模块或者在 verilog 代码中使用
        - 注意：使用模块的时候需要同时调用模块依赖的其他模块

**注意：**
1. 如果无法运行指定的文件，右键设为“Top Module”
2. 如果修改了模块类型，同时存在 .vf 和 .v 文件，去掉其中一个，否则可能默认选择 .vf 文件生成模块。
3. 无法重新生成 sym：
    - 右键 -> Process Properties -> 允许覆盖打钩
    - 右键 -> ReRun
4. 同一个项目的不同模块放在同一个项目里，否则修改模块之后需要沿继承树更新，很麻烦。

## 常用波形文件

注意：
1. 变量定义在 `initial begin` 前面
2. 自动生成的文件要去掉 `ifdef` 加上 `end`


```verilog
for (i = 0; i < 8; i = i + 1)
begin
    {Input_2, Input_1, Input_0} = i;
    #50;
end
```

## 常用引脚约束文件

注意：
1. `|` 前后加空格

### LED 灯

```verilog
#NET"LED[0]"LOC=W23  | IOSTANDARD=LVCMOS33 ;#D1
#NET"LED[1]"LOC=AB26 | IOSTANDARD=LVCMOS33 ;#D2
#NET"LED[2]"LOC=Y25  | IOSTANDARD=LVCMOS33 ;#D3
#NET"LED[3]"LOC=AA23 | IOSTANDARD=LVCMOS33 ;#D4
#NET"LED[4]"LOC=Y23  | IOSTANDARD=LVCMOS33 ;#D5
#NET"LED[5]"LOC=Y22  | IOSTANDARD=LVCMOS33 ;#D6
#NET"LED[6]"LOC=AE21 | IOSTANDARD=LVCMOS33 ;#D7
```

### 数字显示

```verilog
NET"SEGMENT[0]"LOC=AB22 | IOSTANDARD=LVCMOS33; #a
NET"SEGMENT[1]"LOC=AD24 | IOSTANDARD=LVCMOS33; #b
NET"SEGMENT[2]"LOC=AD23 | IOSTANDARD=LVCMOS33; #c
NET"SEGMENT[3]"LOC=Y21 | IOSTANDARD=LVCMOS33; #d
NET"SEGMENT[4]"LOC=W20 | IOSTANDARD=LVCMOS33; #e
NET"SEGMENT[5]"LOC=AC24 | IOSTANDARD=LVCMOS33; #f
NET"SEGMENT[6]"LOC=AC23 | IOSTANDARD=LVCMOS33; #g
NET"SEGMENT[7]"LOC=AA22 | IOSTANDARD=LVCMOS33; #p
NET"AN[0]"LOC=AD21 | IOSTANDARD=LVCMOS33; # enable number 0 display
NET"AN[1]"LOC=AC21 | IOSTANDARD=LVCMOS33; # enable number 1 display
NET"AN[2]"LOC=AB21 | IOSTANDARD=LVCMOS33; # enable number 2 display
NET"AN[3]"LOC=AC22 | IOSTANDARD=LVCMOS33; # enable number 3 display
```

### 开关

```verilog
NET"SW[0]"LOC=AB10 | IOSTANDARD=LVCMOS15;
NET"SW[1]"LOC=AA13 | IOSTANDARD=LVCMOS15;
NET"SW[2]"LOC=AA12 | IOSTANDARD=LVCMOS15;
NET"SW[3]"LOC=Y13 | IOSTANDARD=LVCMOS15;
NET"SW[4]"LOC=Y12 | IOSTANDARD=LVCMOS15;
NET"SW[5]"LOC=AD10 | IOSTANDARD=LVCMOS15;
NET"SW[6]"LOC=AE10 | IOSTANDARD=LVCMOS15;
NET"SW[7]"LOC=AE12 | IOSTANDARD=LVCMOS15;
```

### 按钮

```verilog
NET"btn[0]"LOC=W14 | IOSTANDARD=LVCMOS18;
NET"btn[0]"clock_dedicated_route=false;
NET"btn[1]"LOC=V14 | IOSTANDARD=LVCMOS18;
NET"btn[1]"clock_dedicated_route=false;
NET"btn[2]"LOC=V19 | IOSTANDARD=LVCMOS18;
NET"btn[2]"clock_dedicated_route=false;
NET"btn[3]"LOC=V18 | IOSTANDARD=LVCMOS18;
NET"btn[3]"clock_dedicated_route=false;
NET"BTNX4"LOC=W16 | IOSTANDARD=LVCMOS18; // 按钮的使能，低电平触发
```

### 时钟

```verilog
NET"clk"LOC=AC18 | IOSTANDARD=LVCMOS18;
```


## 可用模块

1. D_74LS138：3-8 decoder
    ```verilog
    Enable = G && !G_2A && !G_2B
    ```
2. MyMC14495: 1 位 16 进制数在 LED 上显示
    ```verilog
    EN = !LE // LE 为 0 的时候正常显示
    p = !point // point 为 1 的时候小数点亮，输出为 0 表示 LED 亮
    ```
3. DispNumber_sch: 1 位 16 进制数在 LED 上显示
    ```verilog
    input [1:0] BTN; // BTN[0] 控制 LE, BTN[1] 控制 point
    input [7:0] SW; // SW[3:0] 16 进制数
    output [3:0] AN; // AN[3:0] = SW[7:4]，4 个数码管的低电平有效使能信号，即 AN[i] == 0 表示第 i 个数字显示
    output [7:0] SEGMENT; // 输出 a-g, p
    ```
4. clkdiv: 时钟分频器
    ```verilog
    input clk, // 输入时钟信号
    input rst, // reset
    output reg[31:0]clkdiv // 输出以 2^i 个时钟周期为周期的时钟信号
    ```
5. Mux4to1: 4-1 Multiplexer
6. Mux4to1b4_sch: 4-1 Multiplexer，输入输出 4 位向量
7. disp_num: 4 位 16 进制数在 LED 上显示
    - 按顺序每次只亮一组数码管，利用视觉暂留达到显示 4 个数字的效果，也便于刷新。
    ```verilog
    input clk;
    input [15:0] HEXS;
    input [3:0] LES;
    input [3:0] points;
    input RST;
    output [3:0] AN;
    output [7:0] Segment;
    ```
8. 

## Verilog 语法

### 组合逻辑电路

1. wire：导线
2. reg：寄存器
3. assign：相当于连线，一般是将一个变量的值不间断地赋值给另一个变量，就像把这两个变量连在一起，所以习惯性的当做连线用，比如把一个模块的输出给另一个模块当输入。

## 课内知识点

### Chapter 1

1. 4 位以下的格雷码可以用卡诺图构造

### Chapter 2

1. 卡诺图：注意 10 和 11 是反的，一行内的反容易发现，第 3 行和第 4 行反容易忘

### Chapter 3 组合逻辑电路设计

1. 设计基本步骤
    1. specification：明确逻辑功能，输入，输出
    2. Formulation：写出逻辑表达式 
        - 真值表
        - MinTerm or MaxTerm
    3. Optimization：
        1. 化简表达式
            - 公式法
            - 卡诺图
        2. 提取可复用模块
            - 成本计算：所有门电路的输入端之和，例如 $X=BT+BCD,G=7$
            - 香农展开定理 -> 常用模块
    4. Technology Mapping：转化为 VHDL 代码或者 schematic
        - tips:
            - MinTerm = 一排输入连非门 + 一排 and + 一排 or
            - 不同输出可以分开来画图，但是同一个输入最好只有一个端口
        - to NAND gates: 用非门和与非门表示所有门电路并化简（化简思路主要是非非抵消）
    - e.g.1 BCD to excess-3 code: 4 位二进制数 +3 运算
2. 基本逻辑模块
    1. Enabling：不能的时候 F 可以出 0 或 1
    2. Decoder:
        - e.g. 2-to-4 decoder, 3-to-8 decoder （不用的输入端口可以接地，不用的输出端口可以空着）
        - expansion: 可以用 n-to-$2^n$ 的模块加一个新的输入位做 (n+1)-to-$2^{n+1}$ 的模块
        - with enable：在每一个输出端口后面都加一个与门，控制是否输出
        - LCD 控制模块
        ![Alt text](./img/LCDcontrol.png)
    3. Encoder：
        - e.g. 4-to-2 encoder, 8-to-3 encoder
        - priority encoder: 
            - 目的：让每一种输入都有对应的输出，而不是只有 n 种合法输入
            - 实现：输出条件为某一位 1 且比他优先的位全都是 0
    4. Multiplexer:
        - 输入输出：控制位(e.g. S0 - S2)，输入位(e.g. I0 - I7)，输出位(Y)
        - 组成：n-to-$2^n$ 的 decoder + $2^n$ 个 enable
        - width expansion: 同一个 S 控制多组 I，实现方法是一个 decoder 连到多组平行的 enable
    - 用以上模块实现任何组合逻辑电路：
        1. decoder + or: 每个 or 代表一个输出，相当于用 MinTerm 表示输出
        2. multiplexer: S 位输入，I 位填充真值表
            - 用 n 位 multiplexer 实现 n+k 输入的逻辑功能：把剩下的那 k 位放到 I 位实现
            ![Alt text](./img/mux.png)


## project

1. [音游延迟判定](https://www.bilibili.com/read/cv12661920/)
2. [音游相关术语解读](https://zh.moegirl.org.cn/%E9%9F%B3%E4%B9%90%E6%B8%B8%E6%88%8F/%E7%94%A8%E8%AF%AD) [b站专栏相关术语解读](https://www.bilibili.com/read/cv14147817/)