#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 387 387 1
1 125 125 0
2 125 125 0
3 593 593 1
4 274 274 0
5 368 368 1
6 498 498 1
7 125 125 0
8 150 150 0
9 261 261 1
10 125 125 0
11 150 150 0
12 529 529 1
13 261 261 1
14 243 243 1
15 261 261 1
16 592 592 1
17 336 336 0
18 100 100 0
19 25 25 0
20 500 500 1
21 500 500 1
22 279 279 1
23 999 999 1
24 500 500 1
25 500 500 1
26 368 368 1
27 580 580 1
28 150 150 0
29 125 125 0
30 125 125 0
31 279 279 1
32 125 125 0
33 100 100 0
34 150 150 0
35 150 150 0
36 150 150 0
37 150 150 0
38 280 280 1
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 1 75
0 2 1 75
0 3 3 125
0 4 1 112
5 6 6 125
5 7 4 75
5 8 1 75
5 9 1 93
11 12 1 75
11 13 4 75
12 11 1 75
12 14 4 93
12 15 3 93
12 16 4 156
12 17 1 112
18 3 3 75
18 19 1 25
16 20 2 125
16 21 2 125
16 12 4 156
16 22 1 93
16 13 1 93
23 24 1 125
23 20 1 125
23 21 1 125
23 25 1 125
23 17 3 112
23 26 4 125
23 27 4 187
23 28 4 75
4 6 3 112
4 1 1 50
4 0 1 112
13 11 4 75
13 22 1 93
13 16 1 93
19 18 1 25
1 0 1 75
1 4 1 50
6 5 6 125
6 8 6 75
6 9 6 93
6 22 5 93
6 4 3 112
29 30 1 50
29 14 1 75
30 14 1 75
30 29 1 50
14 30 1 75
14 12 4 93
14 29 1 75
31 27 1 93
31 3 4 93
31 26 1 93
8 6 6 75
8 5 1 75
2 0 1 75
2 10 1 50
22 6 5 93
22 16 1 93
22 13 1 93
32 33 1 50
32 9 4 75
33 7 1 50
33 32 1 50
7 33 1 50
7 5 4 75
34 27 1 75
34 3 4 75
35 27 1 75
35 3 4 75
26 31 1 93
26 23 4 125
26 36 3 75
26 37 3 75
27 31 1 93
27 34 1 75
27 35 1 75
27 23 4 187
27 36 3 75
27 37 3 75
38 15 1 93
38 39 1 75
38 17 3 112
17 12 1 112
17 23 3 112
17 38 3 112
15 12 3 93
15 39 1 75
15 38 1 93
36 27 3 75
36 26 3 75
37 27 3 75
37 26 3 75
20 24 1 125
20 25 1 125
20 16 2 125
20 23 1 125
9 6 6 93
9 5 1 93
9 32 4 75
39 15 1 75
39 38 1 75
24 20 1 125
24 21 1 125
24 25 1 125
24 23 1 125
21 24 1 125
21 25 1 125
21 16 2 125
21 23 1 125
25 24 1 125
25 20 1 125
25 21 1 125
25 23 1 125
3 0 3 125
3 34 4 75
3 35 4 75
3 18 3 75
3 31 4 93
3 10 3 75
3 28 1 75
10 2 1 50
10 3 3 75
28 3 1 75
28 23 4 75
