

================================================================
== Vitis HLS Report for 'node14'
================================================================
* Date:           Tue Sep 24 20:57:33 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_Autoencoder
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  3.634 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    32796|    32796|  0.119 ms|  0.119 ms|  32796|  32796|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                        |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |        Loop Name       |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- loop64_loop65_loop66  |    32794|    32794|        28|          1|          1|  32768|       yes|
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      537|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|   160|    14752|     8832|    -|
|Memory               |       72|     -|        0|        0|    0|
|Multiplexer          |        -|     -|        -|      504|    -|
|Register             |        -|     -|     4487|      896|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       72|   160|    19239|    10769|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        5|     5|        2|        2|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        1|     1|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |               Instance               |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +--------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_7_full_dsp_1_U1125  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1126  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1127  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1128  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1129  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1130  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1131  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1132  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1133  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1134  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1135  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1136  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1137  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1138  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1139  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1140  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1141  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1142  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1143  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1144  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1145  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1146  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1147  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1148  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1149  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1150  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1151  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1152  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1153  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1154  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1155  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1156  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1157   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1158   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1159   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1160   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1161   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1162   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1163   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1164   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1165   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1166   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1167   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1168   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1169   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1170   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1171   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1172   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1173   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1174   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1175   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1176   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1177   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1178   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1179   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1180   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1181   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1182   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1183   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1184   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1185   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1186   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1187   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U1188   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    +--------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                                 |                                |        0| 160|14752| 8832|    0|
    +--------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |           Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |v187_U     |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_1_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_2_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_3_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_4_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_5_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_6_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v187_7_U   |node14_v187_RAM_AUTO_1R1W  |        1|  0|   0|    0|   512|   32|     1|        16384|
    |v188_U     |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_1_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_2_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_3_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_4_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_5_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_6_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_7_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_8_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_9_U   |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_10_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_11_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_12_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_13_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_14_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_15_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_16_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_17_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_18_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_19_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_20_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_21_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_22_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_23_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_24_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_25_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_26_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_27_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_28_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_29_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_30_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_31_U  |node17_v229_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                           |       72|  0|   0|    0| 36864| 1280|    40|      1179648|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln478_1_fu_1597_p2              |         +|   0|  0|  23|          16|           1|
    |add_ln478_fu_1609_p2                |         +|   0|  0|  13|           6|           1|
    |add_ln479_1_fu_1677_p2              |         +|   0|  0|  19|          12|           1|
    |add_ln479_fu_1721_p2                |         +|   0|  0|  14|           7|           1|
    |add_ln480_fu_1671_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln492_fu_1777_p2                |         +|   0|  0|  17|          10|          10|
    |add_ln498_fu_1771_p2                |         +|   0|  0|  16|           9|           9|
    |and_ln478_fu_1633_p2                |       and|   0|  0|   2|           1|           1|
    |ap_condition_2365                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_2382                   |       and|   0|  0|   2|           1|           1|
    |cmp39_fu_1665_p2                    |      icmp|   0|  0|  13|           6|           1|
    |cmp65_fu_1753_p2                    |      icmp|   0|  0|  14|           7|           1|
    |cmp93_3_fu_1759_p2                  |      icmp|   0|  0|  13|           6|           2|
    |icmp_ln478_fu_1591_p2               |      icmp|   0|  0|  24|          16|          17|
    |icmp_ln479_fu_1615_p2               |      icmp|   0|  0|  19|          12|          11|
    |icmp_ln480_fu_1627_p2               |      icmp|   0|  0|  13|           5|           6|
    |icmp_ln485_fu_1819_p2               |      icmp|   0|  0|  12|           5|           1|
    |ap_block_pp0_stage0_01001           |        or|   0|  0|   2|           1|           1|
    |ap_block_state10_pp0_stage0_iter9   |        or|   0|  0|   2|           1|           1|
    |ap_block_state28_pp0_stage0_iter27  |        or|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter1    |        or|   0|  0|   2|           1|           1|
    |ap_block_state3_pp0_stage0_iter2    |        or|   0|  0|   2|           1|           1|
    |or_ln479_fu_1651_p2                 |        or|   0|  0|   2|           1|           1|
    |select_ln478_1_fu_1639_p3           |    select|   0|  0|   6|           1|           6|
    |select_ln478_fu_1714_p3             |    select|   0|  0|   7|           1|           1|
    |select_ln479_1_fu_1727_p3           |    select|   0|  0|   7|           1|           7|
    |select_ln479_2_fu_1683_p3           |    select|   0|  0|  12|           1|           1|
    |select_ln479_fu_1657_p3             |    select|   0|  0|   5|           1|           1|
    |v200_1_fu_2129_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_2_fu_2136_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_3_fu_2143_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_4_fu_2150_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_5_fu_2157_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_6_fu_2164_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_7_fu_2171_p3                   |    select|   0|  0|  32|           1|           1|
    |v200_fu_2122_p3                     |    select|   0|  0|  32|           1|           1|
    |ap_enable_pp0                       |       xor|   0|  0|   2|           1|           2|
    |xor_ln478_fu_1621_p2                |       xor|   0|  0|   2|           1|           2|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0| 537|         146|         100|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------+----+-----------+-----+-----------+
    |                  Name                  | LUT| Input Size| Bits| Total Bits|
    +----------------------------------------+----+-----------+-----+-----------+
    |ap_done_int                             |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                 |   9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten19_load  |   9|          2|   16|         32|
    |ap_sig_allocacmp_indvar_flatten_load    |   9|          2|   12|         24|
    |ap_sig_allocacmp_v190_load              |   9|          2|    6|         12|
    |ap_sig_allocacmp_v191_load              |   9|          2|    7|         14|
    |ap_sig_allocacmp_v192_load              |   9|          2|    5|         10|
    |indvar_flatten19_fu_172                 |   9|          2|   16|         32|
    |indvar_flatten_fu_164                   |   9|          2|   12|         24|
    |v190_fu_168                             |   9|          2|    6|         12|
    |v191_fu_160                             |   9|          2|    7|         14|
    |v192_fu_156                             |   9|          2|    5|         10|
    |v277_0_blk_n                            |   9|          2|    1|          2|
    |v277_1_blk_n                            |   9|          2|    1|          2|
    |v277_2_blk_n                            |   9|          2|    1|          2|
    |v277_3_blk_n                            |   9|          2|    1|          2|
    |v277_4_blk_n                            |   9|          2|    1|          2|
    |v277_5_blk_n                            |   9|          2|    1|          2|
    |v277_6_blk_n                            |   9|          2|    1|          2|
    |v277_7_blk_n                            |   9|          2|    1|          2|
    |v278_0_0_blk_n                          |   9|          2|    1|          2|
    |v278_0_1_blk_n                          |   9|          2|    1|          2|
    |v278_0_2_blk_n                          |   9|          2|    1|          2|
    |v278_0_3_blk_n                          |   9|          2|    1|          2|
    |v278_0_4_blk_n                          |   9|          2|    1|          2|
    |v278_0_5_blk_n                          |   9|          2|    1|          2|
    |v278_0_6_blk_n                          |   9|          2|    1|          2|
    |v278_0_7_blk_n                          |   9|          2|    1|          2|
    |v278_1_0_blk_n                          |   9|          2|    1|          2|
    |v278_1_1_blk_n                          |   9|          2|    1|          2|
    |v278_1_2_blk_n                          |   9|          2|    1|          2|
    |v278_1_3_blk_n                          |   9|          2|    1|          2|
    |v278_1_4_blk_n                          |   9|          2|    1|          2|
    |v278_1_5_blk_n                          |   9|          2|    1|          2|
    |v278_1_6_blk_n                          |   9|          2|    1|          2|
    |v278_1_7_blk_n                          |   9|          2|    1|          2|
    |v278_2_0_blk_n                          |   9|          2|    1|          2|
    |v278_2_1_blk_n                          |   9|          2|    1|          2|
    |v278_2_2_blk_n                          |   9|          2|    1|          2|
    |v278_2_3_blk_n                          |   9|          2|    1|          2|
    |v278_2_4_blk_n                          |   9|          2|    1|          2|
    |v278_2_5_blk_n                          |   9|          2|    1|          2|
    |v278_2_6_blk_n                          |   9|          2|    1|          2|
    |v278_2_7_blk_n                          |   9|          2|    1|          2|
    |v278_3_0_blk_n                          |   9|          2|    1|          2|
    |v278_3_1_blk_n                          |   9|          2|    1|          2|
    |v278_3_2_blk_n                          |   9|          2|    1|          2|
    |v278_3_3_blk_n                          |   9|          2|    1|          2|
    |v278_3_4_blk_n                          |   9|          2|    1|          2|
    |v278_3_5_blk_n                          |   9|          2|    1|          2|
    |v278_3_6_blk_n                          |   9|          2|    1|          2|
    |v278_3_7_blk_n                          |   9|          2|    1|          2|
    |v279_0_blk_n                            |   9|          2|    1|          2|
    |v279_1_blk_n                            |   9|          2|    1|          2|
    |v279_2_blk_n                            |   9|          2|    1|          2|
    |v279_3_blk_n                            |   9|          2|    1|          2|
    +----------------------------------------+----+-----------+-----+-----------+
    |Total                                   | 504|        112|  138|        276|
    +----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |add_ln498_reg_2337                 |   9|   0|    9|          0|
    |and_ln478_reg_2300                 |   1|   0|    1|          0|
    |ap_CS_fsm                          |   1|   0|    1|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter21_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter22_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter23_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter24_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter25_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter26_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg   |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter1_reg         |   1|   0|    1|          0|
    |cmp39_reg_2317                     |   1|   0|    1|          0|
    |cmp65_reg_2321                     |   1|   0|    1|          0|
    |cmp93_3_reg_2333                   |   1|   0|    1|          0|
    |empty_339_fu_180                   |  32|   0|   32|          0|
    |empty_340_fu_184                   |  32|   0|   32|          0|
    |empty_341_fu_188                   |  32|   0|   32|          0|
    |empty_fu_176                       |  32|   0|   32|          0|
    |icmp_ln479_reg_2295                |   1|   0|    1|          0|
    |icmp_ln485_reg_2502                |   1|   0|    1|          0|
    |indvar_flatten19_fu_172            |  16|   0|   16|          0|
    |indvar_flatten_fu_164              |  12|   0|   12|          0|
    |select_ln479_reg_2310              |   5|   0|    5|          0|
    |tmp10_reg_3093                     |  32|   0|   32|          0|
    |tmp11_reg_3033                     |  32|   0|   32|          0|
    |tmp12_reg_3098                     |  32|   0|   32|          0|
    |tmp13_reg_3103                     |  32|   0|   32|          0|
    |tmp14_reg_3038                     |  32|   0|   32|          0|
    |tmp15_reg_3108                     |  32|   0|   32|          0|
    |tmp16_reg_3113                     |  32|   0|   32|          0|
    |tmp17_reg_3043                     |  32|   0|   32|          0|
    |tmp18_reg_3118                     |  32|   0|   32|          0|
    |tmp19_reg_3123                     |  32|   0|   32|          0|
    |tmp1_reg_3063                      |  32|   0|   32|          0|
    |tmp20_reg_3048                     |  32|   0|   32|          0|
    |tmp21_reg_3128                     |  32|   0|   32|          0|
    |tmp22_reg_3133                     |  32|   0|   32|          0|
    |tmp23_reg_3053                     |  32|   0|   32|          0|
    |tmp2_reg_3018                      |  32|   0|   32|          0|
    |tmp3_reg_3068                      |  32|   0|   32|          0|
    |tmp4_reg_3073                      |  32|   0|   32|          0|
    |tmp5_reg_3023                      |  32|   0|   32|          0|
    |tmp6_reg_3078                      |  32|   0|   32|          0|
    |tmp7_reg_3083                      |  32|   0|   32|          0|
    |tmp8_reg_3028                      |  32|   0|   32|          0|
    |tmp9_reg_3088                      |  32|   0|   32|          0|
    |tmp_reg_3058                       |  32|   0|   32|          0|
    |trunc_ln479_reg_2305               |   5|   0|    5|          0|
    |v187_1_addr_reg_2856               |   9|   0|    9|          0|
    |v187_2_addr_reg_2862               |   9|   0|    9|          0|
    |v187_3_addr_reg_2868               |   9|   0|    9|          0|
    |v187_4_addr_reg_2874               |   9|   0|    9|          0|
    |v187_5_addr_reg_2880               |   9|   0|    9|          0|
    |v187_6_addr_reg_2886               |   9|   0|    9|          0|
    |v187_7_addr_reg_2892               |   9|   0|    9|          0|
    |v187_addr_reg_2850                 |   9|   0|    9|          0|
    |v188_10_addr_reg_2392              |  10|   0|   10|          0|
    |v188_11_addr_reg_2397              |  10|   0|   10|          0|
    |v188_12_addr_reg_2402              |  10|   0|   10|          0|
    |v188_13_addr_reg_2407              |  10|   0|   10|          0|
    |v188_14_addr_reg_2412              |  10|   0|   10|          0|
    |v188_15_addr_reg_2417              |  10|   0|   10|          0|
    |v188_16_addr_reg_2422              |  10|   0|   10|          0|
    |v188_17_addr_reg_2427              |  10|   0|   10|          0|
    |v188_18_addr_reg_2432              |  10|   0|   10|          0|
    |v188_19_addr_reg_2437              |  10|   0|   10|          0|
    |v188_1_addr_reg_2347               |  10|   0|   10|          0|
    |v188_20_addr_reg_2442              |  10|   0|   10|          0|
    |v188_21_addr_reg_2447              |  10|   0|   10|          0|
    |v188_22_addr_reg_2452              |  10|   0|   10|          0|
    |v188_23_addr_reg_2457              |  10|   0|   10|          0|
    |v188_24_addr_reg_2462              |  10|   0|   10|          0|
    |v188_25_addr_reg_2467              |  10|   0|   10|          0|
    |v188_26_addr_reg_2472              |  10|   0|   10|          0|
    |v188_27_addr_reg_2477              |  10|   0|   10|          0|
    |v188_28_addr_reg_2482              |  10|   0|   10|          0|
    |v188_29_addr_reg_2487              |  10|   0|   10|          0|
    |v188_2_addr_reg_2352               |  10|   0|   10|          0|
    |v188_30_addr_reg_2492              |  10|   0|   10|          0|
    |v188_31_addr_reg_2497              |  10|   0|   10|          0|
    |v188_3_addr_reg_2357               |  10|   0|   10|          0|
    |v188_4_addr_reg_2362               |  10|   0|   10|          0|
    |v188_5_addr_reg_2367               |  10|   0|   10|          0|
    |v188_6_addr_reg_2372               |  10|   0|   10|          0|
    |v188_7_addr_reg_2377               |  10|   0|   10|          0|
    |v188_8_addr_reg_2382               |  10|   0|   10|          0|
    |v188_9_addr_reg_2387               |  10|   0|   10|          0|
    |v188_addr_reg_2342                 |  10|   0|   10|          0|
    |v190_fu_168                        |   6|   0|    6|          0|
    |v191_fu_160                        |   7|   0|    7|          0|
    |v192_fu_156                        |   5|   0|    5|          0|
    |v200_1_reg_2908                    |  32|   0|   32|          0|
    |v200_2_reg_2918                    |  32|   0|   32|          0|
    |v200_3_reg_2928                    |  32|   0|   32|          0|
    |v200_4_reg_2938                    |  32|   0|   32|          0|
    |v200_5_reg_2948                    |  32|   0|   32|          0|
    |v200_6_reg_2958                    |  32|   0|   32|          0|
    |v200_7_reg_2968                    |  32|   0|   32|          0|
    |v200_reg_2898                      |  32|   0|   32|          0|
    |v201_10_reg_2993                   |  32|   0|   32|          0|
    |v201_11_reg_2998                   |  32|   0|   32|          0|
    |v201_12_reg_3003                   |  32|   0|   32|          0|
    |v201_13_reg_3008                   |  32|   0|   32|          0|
    |v201_14_reg_2638                   |  32|   0|   32|          0|
    |v201_15_reg_3013                   |  32|   0|   32|          0|
    |v201_16_reg_2643                   |  32|   0|   32|          0|
    |v201_17_reg_2648                   |  32|   0|   32|          0|
    |v201_18_reg_2653                   |  32|   0|   32|          0|
    |v201_19_reg_2658                   |  32|   0|   32|          0|
    |v201_1_reg_2913                    |  32|   0|   32|          0|
    |v201_20_reg_2663                   |  32|   0|   32|          0|
    |v201_21_reg_2668                   |  32|   0|   32|          0|
    |v201_22_reg_2673                   |  32|   0|   32|          0|
    |v201_23_reg_2678                   |  32|   0|   32|          0|
    |v201_24_reg_2683                   |  32|   0|   32|          0|
    |v201_25_reg_2688                   |  32|   0|   32|          0|
    |v201_26_reg_2693                   |  32|   0|   32|          0|
    |v201_27_reg_2698                   |  32|   0|   32|          0|
    |v201_28_reg_2703                   |  32|   0|   32|          0|
    |v201_29_reg_2708                   |  32|   0|   32|          0|
    |v201_2_reg_2923                    |  32|   0|   32|          0|
    |v201_30_reg_2713                   |  32|   0|   32|          0|
    |v201_32_reg_2988                   |  32|   0|   32|          0|
    |v201_3_reg_2933                    |  32|   0|   32|          0|
    |v201_4_reg_2943                    |  32|   0|   32|          0|
    |v201_5_reg_2953                    |  32|   0|   32|          0|
    |v201_6_reg_2963                    |  32|   0|   32|          0|
    |v201_7_reg_2973                    |  32|   0|   32|          0|
    |v201_8_reg_2978                    |  32|   0|   32|          0|
    |v201_9_reg_2983                    |  32|   0|   32|          0|
    |v201_reg_2903                      |  32|   0|   32|          0|
    |add_ln498_reg_2337                 |  64|  32|    9|          0|
    |cmp65_reg_2321                     |  64|  32|    1|          0|
    |cmp93_3_reg_2333                   |  64|  32|    1|          0|
    |icmp_ln485_reg_2502                |  64|  32|    1|          0|
    |v187_1_addr_reg_2856               |  64|  32|    9|          0|
    |v187_2_addr_reg_2862               |  64|  32|    9|          0|
    |v187_3_addr_reg_2868               |  64|  32|    9|          0|
    |v187_4_addr_reg_2874               |  64|  32|    9|          0|
    |v187_5_addr_reg_2880               |  64|  32|    9|          0|
    |v187_6_addr_reg_2886               |  64|  32|    9|          0|
    |v187_7_addr_reg_2892               |  64|  32|    9|          0|
    |v187_addr_reg_2850                 |  64|  32|    9|          0|
    |v188_10_addr_reg_2392              |  64|  32|   10|          0|
    |v188_11_addr_reg_2397              |  64|  32|   10|          0|
    |v188_12_addr_reg_2402              |  64|  32|   10|          0|
    |v188_13_addr_reg_2407              |  64|  32|   10|          0|
    |v188_14_addr_reg_2412              |  64|  32|   10|          0|
    |v188_15_addr_reg_2417              |  64|  32|   10|          0|
    |v188_1_addr_reg_2347               |  64|  32|   10|          0|
    |v188_2_addr_reg_2352               |  64|  32|   10|          0|
    |v188_3_addr_reg_2357               |  64|  32|   10|          0|
    |v188_4_addr_reg_2362               |  64|  32|   10|          0|
    |v188_5_addr_reg_2367               |  64|  32|   10|          0|
    |v188_6_addr_reg_2372               |  64|  32|   10|          0|
    |v188_7_addr_reg_2377               |  64|  32|   10|          0|
    |v188_8_addr_reg_2382               |  64|  32|   10|          0|
    |v188_9_addr_reg_2387               |  64|  32|   10|          0|
    |v188_addr_reg_2342                 |  64|  32|   10|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |4487| 896| 2939|          0|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------------+-----+-----+------------+--------------+--------------+
|ap_clk                   |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_rst                   |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_start                 |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_done                  |  out|    1|  ap_ctrl_hs|        node14|  return value|
|ap_continue              |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_idle                  |  out|    1|  ap_ctrl_hs|        node14|  return value|
|ap_ready                 |  out|    1|  ap_ctrl_hs|        node14|  return value|
|v278_0_0_dout            |   in|   32|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_num_data_valid  |   in|   11|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_fifo_cap        |   in|   11|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_empty_n         |   in|    1|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_read            |  out|    1|     ap_fifo|      v278_0_0|       pointer|
|v278_0_1_dout            |   in|   32|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_num_data_valid  |   in|   11|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_fifo_cap        |   in|   11|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_empty_n         |   in|    1|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_read            |  out|    1|     ap_fifo|      v278_0_1|       pointer|
|v278_0_2_dout            |   in|   32|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_num_data_valid  |   in|   11|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_fifo_cap        |   in|   11|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_empty_n         |   in|    1|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_read            |  out|    1|     ap_fifo|      v278_0_2|       pointer|
|v278_0_3_dout            |   in|   32|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_num_data_valid  |   in|   11|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_fifo_cap        |   in|   11|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_empty_n         |   in|    1|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_read            |  out|    1|     ap_fifo|      v278_0_3|       pointer|
|v278_0_4_dout            |   in|   32|     ap_fifo|      v278_0_4|       pointer|
|v278_0_4_num_data_valid  |   in|   11|     ap_fifo|      v278_0_4|       pointer|
|v278_0_4_fifo_cap        |   in|   11|     ap_fifo|      v278_0_4|       pointer|
|v278_0_4_empty_n         |   in|    1|     ap_fifo|      v278_0_4|       pointer|
|v278_0_4_read            |  out|    1|     ap_fifo|      v278_0_4|       pointer|
|v278_0_5_dout            |   in|   32|     ap_fifo|      v278_0_5|       pointer|
|v278_0_5_num_data_valid  |   in|   11|     ap_fifo|      v278_0_5|       pointer|
|v278_0_5_fifo_cap        |   in|   11|     ap_fifo|      v278_0_5|       pointer|
|v278_0_5_empty_n         |   in|    1|     ap_fifo|      v278_0_5|       pointer|
|v278_0_5_read            |  out|    1|     ap_fifo|      v278_0_5|       pointer|
|v278_0_6_dout            |   in|   32|     ap_fifo|      v278_0_6|       pointer|
|v278_0_6_num_data_valid  |   in|   11|     ap_fifo|      v278_0_6|       pointer|
|v278_0_6_fifo_cap        |   in|   11|     ap_fifo|      v278_0_6|       pointer|
|v278_0_6_empty_n         |   in|    1|     ap_fifo|      v278_0_6|       pointer|
|v278_0_6_read            |  out|    1|     ap_fifo|      v278_0_6|       pointer|
|v278_0_7_dout            |   in|   32|     ap_fifo|      v278_0_7|       pointer|
|v278_0_7_num_data_valid  |   in|   11|     ap_fifo|      v278_0_7|       pointer|
|v278_0_7_fifo_cap        |   in|   11|     ap_fifo|      v278_0_7|       pointer|
|v278_0_7_empty_n         |   in|    1|     ap_fifo|      v278_0_7|       pointer|
|v278_0_7_read            |  out|    1|     ap_fifo|      v278_0_7|       pointer|
|v278_1_0_dout            |   in|   32|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_num_data_valid  |   in|   11|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_fifo_cap        |   in|   11|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_empty_n         |   in|    1|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_read            |  out|    1|     ap_fifo|      v278_1_0|       pointer|
|v278_1_1_dout            |   in|   32|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_num_data_valid  |   in|   11|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_fifo_cap        |   in|   11|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_empty_n         |   in|    1|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_read            |  out|    1|     ap_fifo|      v278_1_1|       pointer|
|v278_1_2_dout            |   in|   32|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_num_data_valid  |   in|   11|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_fifo_cap        |   in|   11|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_empty_n         |   in|    1|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_read            |  out|    1|     ap_fifo|      v278_1_2|       pointer|
|v278_1_3_dout            |   in|   32|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_num_data_valid  |   in|   11|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_fifo_cap        |   in|   11|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_empty_n         |   in|    1|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_read            |  out|    1|     ap_fifo|      v278_1_3|       pointer|
|v278_1_4_dout            |   in|   32|     ap_fifo|      v278_1_4|       pointer|
|v278_1_4_num_data_valid  |   in|   11|     ap_fifo|      v278_1_4|       pointer|
|v278_1_4_fifo_cap        |   in|   11|     ap_fifo|      v278_1_4|       pointer|
|v278_1_4_empty_n         |   in|    1|     ap_fifo|      v278_1_4|       pointer|
|v278_1_4_read            |  out|    1|     ap_fifo|      v278_1_4|       pointer|
|v278_1_5_dout            |   in|   32|     ap_fifo|      v278_1_5|       pointer|
|v278_1_5_num_data_valid  |   in|   11|     ap_fifo|      v278_1_5|       pointer|
|v278_1_5_fifo_cap        |   in|   11|     ap_fifo|      v278_1_5|       pointer|
|v278_1_5_empty_n         |   in|    1|     ap_fifo|      v278_1_5|       pointer|
|v278_1_5_read            |  out|    1|     ap_fifo|      v278_1_5|       pointer|
|v278_1_6_dout            |   in|   32|     ap_fifo|      v278_1_6|       pointer|
|v278_1_6_num_data_valid  |   in|   11|     ap_fifo|      v278_1_6|       pointer|
|v278_1_6_fifo_cap        |   in|   11|     ap_fifo|      v278_1_6|       pointer|
|v278_1_6_empty_n         |   in|    1|     ap_fifo|      v278_1_6|       pointer|
|v278_1_6_read            |  out|    1|     ap_fifo|      v278_1_6|       pointer|
|v278_1_7_dout            |   in|   32|     ap_fifo|      v278_1_7|       pointer|
|v278_1_7_num_data_valid  |   in|   11|     ap_fifo|      v278_1_7|       pointer|
|v278_1_7_fifo_cap        |   in|   11|     ap_fifo|      v278_1_7|       pointer|
|v278_1_7_empty_n         |   in|    1|     ap_fifo|      v278_1_7|       pointer|
|v278_1_7_read            |  out|    1|     ap_fifo|      v278_1_7|       pointer|
|v278_2_0_dout            |   in|   32|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_num_data_valid  |   in|   11|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_fifo_cap        |   in|   11|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_empty_n         |   in|    1|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_read            |  out|    1|     ap_fifo|      v278_2_0|       pointer|
|v278_2_1_dout            |   in|   32|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_num_data_valid  |   in|   11|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_fifo_cap        |   in|   11|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_empty_n         |   in|    1|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_read            |  out|    1|     ap_fifo|      v278_2_1|       pointer|
|v278_2_2_dout            |   in|   32|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_num_data_valid  |   in|   11|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_fifo_cap        |   in|   11|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_empty_n         |   in|    1|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_read            |  out|    1|     ap_fifo|      v278_2_2|       pointer|
|v278_2_3_dout            |   in|   32|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_num_data_valid  |   in|   11|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_fifo_cap        |   in|   11|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_empty_n         |   in|    1|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_read            |  out|    1|     ap_fifo|      v278_2_3|       pointer|
|v278_2_4_dout            |   in|   32|     ap_fifo|      v278_2_4|       pointer|
|v278_2_4_num_data_valid  |   in|   11|     ap_fifo|      v278_2_4|       pointer|
|v278_2_4_fifo_cap        |   in|   11|     ap_fifo|      v278_2_4|       pointer|
|v278_2_4_empty_n         |   in|    1|     ap_fifo|      v278_2_4|       pointer|
|v278_2_4_read            |  out|    1|     ap_fifo|      v278_2_4|       pointer|
|v278_2_5_dout            |   in|   32|     ap_fifo|      v278_2_5|       pointer|
|v278_2_5_num_data_valid  |   in|   11|     ap_fifo|      v278_2_5|       pointer|
|v278_2_5_fifo_cap        |   in|   11|     ap_fifo|      v278_2_5|       pointer|
|v278_2_5_empty_n         |   in|    1|     ap_fifo|      v278_2_5|       pointer|
|v278_2_5_read            |  out|    1|     ap_fifo|      v278_2_5|       pointer|
|v278_2_6_dout            |   in|   32|     ap_fifo|      v278_2_6|       pointer|
|v278_2_6_num_data_valid  |   in|   11|     ap_fifo|      v278_2_6|       pointer|
|v278_2_6_fifo_cap        |   in|   11|     ap_fifo|      v278_2_6|       pointer|
|v278_2_6_empty_n         |   in|    1|     ap_fifo|      v278_2_6|       pointer|
|v278_2_6_read            |  out|    1|     ap_fifo|      v278_2_6|       pointer|
|v278_2_7_dout            |   in|   32|     ap_fifo|      v278_2_7|       pointer|
|v278_2_7_num_data_valid  |   in|   11|     ap_fifo|      v278_2_7|       pointer|
|v278_2_7_fifo_cap        |   in|   11|     ap_fifo|      v278_2_7|       pointer|
|v278_2_7_empty_n         |   in|    1|     ap_fifo|      v278_2_7|       pointer|
|v278_2_7_read            |  out|    1|     ap_fifo|      v278_2_7|       pointer|
|v278_3_0_dout            |   in|   32|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_num_data_valid  |   in|   11|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_fifo_cap        |   in|   11|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_empty_n         |   in|    1|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_read            |  out|    1|     ap_fifo|      v278_3_0|       pointer|
|v278_3_1_dout            |   in|   32|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_num_data_valid  |   in|   11|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_fifo_cap        |   in|   11|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_empty_n         |   in|    1|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_read            |  out|    1|     ap_fifo|      v278_3_1|       pointer|
|v278_3_2_dout            |   in|   32|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_num_data_valid  |   in|   11|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_fifo_cap        |   in|   11|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_empty_n         |   in|    1|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_read            |  out|    1|     ap_fifo|      v278_3_2|       pointer|
|v278_3_3_dout            |   in|   32|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_num_data_valid  |   in|   11|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_fifo_cap        |   in|   11|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_empty_n         |   in|    1|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_read            |  out|    1|     ap_fifo|      v278_3_3|       pointer|
|v278_3_4_dout            |   in|   32|     ap_fifo|      v278_3_4|       pointer|
|v278_3_4_num_data_valid  |   in|   11|     ap_fifo|      v278_3_4|       pointer|
|v278_3_4_fifo_cap        |   in|   11|     ap_fifo|      v278_3_4|       pointer|
|v278_3_4_empty_n         |   in|    1|     ap_fifo|      v278_3_4|       pointer|
|v278_3_4_read            |  out|    1|     ap_fifo|      v278_3_4|       pointer|
|v278_3_5_dout            |   in|   32|     ap_fifo|      v278_3_5|       pointer|
|v278_3_5_num_data_valid  |   in|   11|     ap_fifo|      v278_3_5|       pointer|
|v278_3_5_fifo_cap        |   in|   11|     ap_fifo|      v278_3_5|       pointer|
|v278_3_5_empty_n         |   in|    1|     ap_fifo|      v278_3_5|       pointer|
|v278_3_5_read            |  out|    1|     ap_fifo|      v278_3_5|       pointer|
|v278_3_6_dout            |   in|   32|     ap_fifo|      v278_3_6|       pointer|
|v278_3_6_num_data_valid  |   in|   11|     ap_fifo|      v278_3_6|       pointer|
|v278_3_6_fifo_cap        |   in|   11|     ap_fifo|      v278_3_6|       pointer|
|v278_3_6_empty_n         |   in|    1|     ap_fifo|      v278_3_6|       pointer|
|v278_3_6_read            |  out|    1|     ap_fifo|      v278_3_6|       pointer|
|v278_3_7_dout            |   in|   32|     ap_fifo|      v278_3_7|       pointer|
|v278_3_7_num_data_valid  |   in|   11|     ap_fifo|      v278_3_7|       pointer|
|v278_3_7_fifo_cap        |   in|   11|     ap_fifo|      v278_3_7|       pointer|
|v278_3_7_empty_n         |   in|    1|     ap_fifo|      v278_3_7|       pointer|
|v278_3_7_read            |  out|    1|     ap_fifo|      v278_3_7|       pointer|
|v279_2_dout              |   in|   32|     ap_fifo|        v279_2|       pointer|
|v279_2_num_data_valid    |   in|   12|     ap_fifo|        v279_2|       pointer|
|v279_2_fifo_cap          |   in|   12|     ap_fifo|        v279_2|       pointer|
|v279_2_empty_n           |   in|    1|     ap_fifo|        v279_2|       pointer|
|v279_2_read              |  out|    1|     ap_fifo|        v279_2|       pointer|
|v279_3_dout              |   in|   32|     ap_fifo|        v279_3|       pointer|
|v279_3_num_data_valid    |   in|   12|     ap_fifo|        v279_3|       pointer|
|v279_3_fifo_cap          |   in|   12|     ap_fifo|        v279_3|       pointer|
|v279_3_empty_n           |   in|    1|     ap_fifo|        v279_3|       pointer|
|v279_3_read              |  out|    1|     ap_fifo|        v279_3|       pointer|
|v279_0_dout              |   in|   32|     ap_fifo|        v279_0|       pointer|
|v279_0_num_data_valid    |   in|   12|     ap_fifo|        v279_0|       pointer|
|v279_0_fifo_cap          |   in|   12|     ap_fifo|        v279_0|       pointer|
|v279_0_empty_n           |   in|    1|     ap_fifo|        v279_0|       pointer|
|v279_0_read              |  out|    1|     ap_fifo|        v279_0|       pointer|
|v279_1_dout              |   in|   32|     ap_fifo|        v279_1|       pointer|
|v279_1_num_data_valid    |   in|   12|     ap_fifo|        v279_1|       pointer|
|v279_1_fifo_cap          |   in|   12|     ap_fifo|        v279_1|       pointer|
|v279_1_empty_n           |   in|    1|     ap_fifo|        v279_1|       pointer|
|v279_1_read              |  out|    1|     ap_fifo|        v279_1|       pointer|
|v277_0_din               |  out|   32|     ap_fifo|        v277_0|       pointer|
|v277_0_num_data_valid    |   in|   10|     ap_fifo|        v277_0|       pointer|
|v277_0_fifo_cap          |   in|   10|     ap_fifo|        v277_0|       pointer|
|v277_0_full_n            |   in|    1|     ap_fifo|        v277_0|       pointer|
|v277_0_write             |  out|    1|     ap_fifo|        v277_0|       pointer|
|v277_1_din               |  out|   32|     ap_fifo|        v277_1|       pointer|
|v277_1_num_data_valid    |   in|   10|     ap_fifo|        v277_1|       pointer|
|v277_1_fifo_cap          |   in|   10|     ap_fifo|        v277_1|       pointer|
|v277_1_full_n            |   in|    1|     ap_fifo|        v277_1|       pointer|
|v277_1_write             |  out|    1|     ap_fifo|        v277_1|       pointer|
|v277_2_din               |  out|   32|     ap_fifo|        v277_2|       pointer|
|v277_2_num_data_valid    |   in|   10|     ap_fifo|        v277_2|       pointer|
|v277_2_fifo_cap          |   in|   10|     ap_fifo|        v277_2|       pointer|
|v277_2_full_n            |   in|    1|     ap_fifo|        v277_2|       pointer|
|v277_2_write             |  out|    1|     ap_fifo|        v277_2|       pointer|
|v277_3_din               |  out|   32|     ap_fifo|        v277_3|       pointer|
|v277_3_num_data_valid    |   in|   10|     ap_fifo|        v277_3|       pointer|
|v277_3_fifo_cap          |   in|   10|     ap_fifo|        v277_3|       pointer|
|v277_3_full_n            |   in|    1|     ap_fifo|        v277_3|       pointer|
|v277_3_write             |  out|    1|     ap_fifo|        v277_3|       pointer|
|v277_4_din               |  out|   32|     ap_fifo|        v277_4|       pointer|
|v277_4_num_data_valid    |   in|   10|     ap_fifo|        v277_4|       pointer|
|v277_4_fifo_cap          |   in|   10|     ap_fifo|        v277_4|       pointer|
|v277_4_full_n            |   in|    1|     ap_fifo|        v277_4|       pointer|
|v277_4_write             |  out|    1|     ap_fifo|        v277_4|       pointer|
|v277_5_din               |  out|   32|     ap_fifo|        v277_5|       pointer|
|v277_5_num_data_valid    |   in|   10|     ap_fifo|        v277_5|       pointer|
|v277_5_fifo_cap          |   in|   10|     ap_fifo|        v277_5|       pointer|
|v277_5_full_n            |   in|    1|     ap_fifo|        v277_5|       pointer|
|v277_5_write             |  out|    1|     ap_fifo|        v277_5|       pointer|
|v277_6_din               |  out|   32|     ap_fifo|        v277_6|       pointer|
|v277_6_num_data_valid    |   in|   10|     ap_fifo|        v277_6|       pointer|
|v277_6_fifo_cap          |   in|   10|     ap_fifo|        v277_6|       pointer|
|v277_6_full_n            |   in|    1|     ap_fifo|        v277_6|       pointer|
|v277_6_write             |  out|    1|     ap_fifo|        v277_6|       pointer|
|v277_7_din               |  out|   32|     ap_fifo|        v277_7|       pointer|
|v277_7_num_data_valid    |   in|   10|     ap_fifo|        v277_7|       pointer|
|v277_7_fifo_cap          |   in|   10|     ap_fifo|        v277_7|       pointer|
|v277_7_full_n            |   in|    1|     ap_fifo|        v277_7|       pointer|
|v277_7_write             |  out|    1|     ap_fifo|        v277_7|       pointer|
+-------------------------+-----+-----+------------+--------------+--------------+

