`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 21.15-s080_1
// Generated on: Jun  4 2025 00:42:42 CST (Jun  3 2025 16:42:42 UTC)

module dut_Sub_2Ux8U_9S_1(in2, in1, out1);
  input [1:0] in2;
  input [7:0] in1;
  output [8:0] out1;
  wire [1:0] in2;
  wire [7:0] in1;
  wire [8:0] out1;
  wire n_42, n_43, n_44, n_49, n_50, n_52, n_53, sub_16_37_n_1;
  wire sub_16_37_n_3, sub_16_37_n_4, sub_16_37_n_5, sub_16_37_n_6,
       sub_16_37_n_7, sub_16_37_n_8, sub_16_37_n_9, sub_16_37_n_10;
  wire sub_16_37_n_11, sub_16_37_n_12, sub_16_37_n_13, sub_16_37_n_14,
       sub_16_37_n_15, sub_16_37_n_17, sub_16_37_n_18, sub_16_37_n_19;
  wire sub_16_37_n_21, sub_16_37_n_22, sub_16_37_n_23, sub_16_37_n_26,
       sub_16_37_n_27;
  MXI2XL sub_16_37_g153(.A (in1[5]), .B (sub_16_37_n_5), .S0
       (sub_16_37_n_27), .Y (out1[5]));
  MXI2XL sub_16_37_g154(.A (in1[3]), .B (sub_16_37_n_9), .S0
       (sub_16_37_n_22), .Y (out1[3]));
  MXI2XL sub_16_37_g156(.A (in1[6]), .B (sub_16_37_n_7), .S0
       (sub_16_37_n_26), .Y (out1[6]));
  MXI2XL sub_16_37_g157(.A (in1[4]), .B (sub_16_37_n_6), .S0 (n_52), .Y
       (out1[4]));
  NOR2X1 sub_16_37_g158(.A (in1[4]), .B (n_53), .Y (sub_16_37_n_27));
  NOR2X1 sub_16_37_g159(.A (sub_16_37_n_10), .B (n_49), .Y
       (sub_16_37_n_26));
  NAND2X1 sub_16_37_g160(.A (sub_16_37_n_17), .B (n_52), .Y (out1[8]));
  MXI2XL sub_16_37_g161(.A (sub_16_37_n_8), .B (in1[2]), .S0 (n_43), .Y
       (out1[2]));
  NOR2X2 sub_16_37_g162(.A (sub_16_37_n_1), .B (n_50), .Y
       (sub_16_37_n_23));
  NOR2X1 sub_16_37_g163(.A (in1[2]), .B (n_42), .Y (sub_16_37_n_22));
  NOR2X4 sub_16_37_g165(.A (sub_16_37_n_13), .B (sub_16_37_n_19), .Y
       (sub_16_37_n_21));
  AOI21X4 sub_16_37_g166(.A0 (sub_16_37_n_15), .A1 (sub_16_37_n_14),
       .B0 (sub_16_37_n_11), .Y (sub_16_37_n_19));
  NAND2X1 sub_16_37_g170(.A (sub_16_37_n_15), .B (sub_16_37_n_12), .Y
       (sub_16_37_n_18));
  NOR3X1 sub_16_37_g171(.A (sub_16_37_n_10), .B (in1[7]), .C (in1[6]),
       .Y (sub_16_37_n_17));
  MXI2XL sub_16_37_g172(.A (sub_16_37_n_4), .B (in2[0]), .S0 (in1[0]),
       .Y (out1[0]));
  NAND2X8 sub_16_37_g173(.A (in1[1]), .B (sub_16_37_n_3), .Y
       (sub_16_37_n_15));
  NAND2X6 sub_16_37_g174(.A (in1[0]), .B (sub_16_37_n_4), .Y
       (sub_16_37_n_14));
  NAND2X2 sub_16_37_g175(.A (sub_16_37_n_9), .B (sub_16_37_n_8), .Y
       (sub_16_37_n_13));
  INVX1 sub_16_37_g176(.A (sub_16_37_n_11), .Y (sub_16_37_n_12));
  NOR2X2 sub_16_37_g177(.A (in1[1]), .B (sub_16_37_n_3), .Y
       (sub_16_37_n_11));
  NAND2X2 sub_16_37_g179(.A (sub_16_37_n_5), .B (sub_16_37_n_6), .Y
       (sub_16_37_n_10));
  INVX1 sub_16_37_g181(.A (in1[3]), .Y (sub_16_37_n_9));
  INVX1 sub_16_37_g182(.A (in1[2]), .Y (sub_16_37_n_8));
  INVX1 sub_16_37_g183(.A (in1[6]), .Y (sub_16_37_n_7));
  CLKINVX2 sub_16_37_g184(.A (in1[4]), .Y (sub_16_37_n_6));
  CLKINVX2 sub_16_37_g185(.A (in1[5]), .Y (sub_16_37_n_5));
  CLKINVX4 sub_16_37_g186(.A (in2[0]), .Y (sub_16_37_n_4));
  CLKINVX12 sub_16_37_g187(.A (in2[1]), .Y (sub_16_37_n_3));
  XNOR2XL sub_16_37_g2(.A (sub_16_37_n_14), .B (sub_16_37_n_18), .Y
       (out1[1]));
  NAND2BX1 sub_16_37_g188(.AN (sub_16_37_n_10), .B (sub_16_37_n_7), .Y
       (sub_16_37_n_1));
  XNOR2X1 sub_16_37_g189(.A (in1[7]), .B (sub_16_37_n_23), .Y
       (out1[7]));
  INVXL fopt(.A (n_44), .Y (n_42));
  INVXL fopt1(.A (n_44), .Y (n_43));
  INVXL fopt2(.A (sub_16_37_n_19), .Y (n_44));
  INVXL fopt192(.A (sub_16_37_n_21), .Y (n_49));
  CLKINVX3 fopt193(.A (sub_16_37_n_21), .Y (n_50));
  CLKINVX1 fopt194(.A (n_53), .Y (n_52));
  CLKINVX1 fopt3(.A (sub_16_37_n_21), .Y (n_53));
endmodule


