- En el TB de los sumadores tenemos instanciados los 3 sumadores para compararlos
- En el multiplicador, se compara el booth contra el tradicional. En el de booth se genera con tareas
- Tengo que armar un proyecto para sumadores, otro para multiplicadores y otro para FIR
- Debemos arman un archivo top level para cada bloque y instanciar todos los bloques de estos con if
- Para comparar que hciismos bien el top, tenemos que comparar el bloque top con cada bloque seleccionado
	- En el tb tenemos comparadores a la salida entre los bloques
	- Nosotros tenemos que hacer 3 comparadores ahora para comparar el top con cada componente y se tiene que habilitar cada comparador con cada bloque
![[Pasted image 20240219214200.png]]














## Resumen HARPA

- [00:46](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=46s) üìù Objetivo del trabajo de an√°lisis de complejidad en circuitos:

  - Analizar la complejidad de sumadores, multiplicadores y filtros.
  - Comparar diferentes arquitecturas y determinar su complejidad y velocidad.
  - Utilizar c√≥digos proporcionados para implementar y comparar distintas estructuras.

- [03:58](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=238s) üõ†Ô∏è Estructura de archivos y funciones de los m√≥dulos:

  - Archivos disponibles para sumadores, multiplicadores y filtros.
  - Funciones de los archivos de construcci√≥n, simulaci√≥n y pruebas de los m√≥dulos.
  - Uso de registros de entrada y salida para focalizar el an√°lisis de la herramienta.

- [10:39](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=639s) üß© Configuraci√≥n de proyectos y selecci√≥n de m√≥dulos:

  - Generaci√≥n de proyectos para cada escenario de prueba (sumadores, multiplicadores, filtros).
  - Inclusi√≥n de archivos proporcionados por la c√°tedra en los proyectos.
  - Configuraci√≥n de los Define para seleccionar el tipo de estructura a sintetizar en cada proyecto.

- [16:36](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=996s) üîÑ Simplificaci√≥n del proceso de s√≠ntesis y verificaci√≥n:

  - Creaci√≥n de un solo archivo Top Level con Define para seleccionar la estructura a sintetizar.
  - Verificaci√≥n del dise√±o utilizando el Top Level en el test bench y comparando las salidas con los m√≥dulos individuales.
  - Uso de condicionales de s√≠ntesis para simplificar la configuraci√≥n del proyecto.



- [30:23](https://youtu.be/6e_r3Ia1vcs?t=1823s) üñ•Ô∏è Pr√°ctica de c√≥digo y manejo de Define en jerarqu√≠as:
  - El objetivo es practicar la escritura del c√≥digo, manejar los Define en distintas jerarqu√≠as y entender su uso a nivel de instancias.

- [31:47](https://youtu.be/6e_r3Ia1vcs?t=1907s) üìä Obtenci√≥n de par√°metros y reportes:
  - Se busca obtener reportes de celdas, instancias, timing y complejidad del dise√±o.
  - Los reportes incluyen informaci√≥n sobre la utilizaci√≥n de la arquitectura sintetizada.
















- [34:26](https://youtu.be/6e_r3Ia1vcs?t=2066s) üìÖ Sobre fechas de entrega y asistencia:
  - Se hace hincapi√© en la importancia de justificar retrasos en la entrega de tareas o en la asistencia a clases.
  - Se solicita comunicaci√≥n sobre ausencias o retrasos para mantener un registro claro.

- [37:03](https://youtu.be/6e_r3Ia1vcs?t=2223s) üõ†Ô∏è Interpretaci√≥n de esquem√°ticos a nivel conceptual:
  - Se analiza la interpretaci√≥n literal de los esquem√°ticos generados, que representan el dise√±o l√≥gico conceptual.
  - Se distingue entre la interpretaci√≥n conceptual y la implementaci√≥n f√≠sica del dise√±o.

- [40:00](https://youtu.be/6e_r3Ia1vcs?t=2400s) üìà An√°lisis de complejidad y timing:
  - Se explica la generaci√≥n de esquem√°ticos para analizar la complejidad y el timing del dise√±o.
  - Se detalla el proceso de obtenci√≥n de informaci√≥n para diferentes frecuencias de funcionamiento.

- [43:02](https://youtu.be/6e_r3Ia1vcs?t=2582s) üìë Informe de resultados y comparativas:
  - Se instruye sobre la elaboraci√≥n de informes que comparen la complejidad y la capacidad de funcionamiento a distintas frecuencias.
  - Se espera un an√°lisis detallado basado en los resultados obtenidos en el laboratorio.

- [44:33](https://youtu.be/6e_r3Ia1vcs?t=2673s) üìä Resultados esperados y cierre del laboratorio:
  - Se establece un plazo estimado para la finalizaci√≥n del laboratorio, resaltando la importancia del an√°lisis de los resultados.
  - Se alienta a los estudiantes a comprender la complejidad del sistema y a comparar diferentes t√©cnicas de implementaci√≥n.



- [54:44](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=3284s) üß† An√°lisis de resultados de laboratorio y comparaci√≥n de estructuras de dise√±o.

  - El laboratorio se centra en entender y comparar los resultados de la s√≠ntesis de diferentes estructuras de dise√±o.
  - Se analizan ventajas y desventajas de utilizar distintas estructuras, como DCP y filtros transpuestos.
  - La optimizaci√≥n del dise√±o se eval√∫a en funci√≥n de la complejidad, velocidad y recursos utilizados.

- [01:00:01](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=3601s) üîÑ Impacto del uso del riple carry en la velocidad de operaci√≥n.

  - El uso del riple carry en la implementaci√≥n de arquitecturas en FPGA incrementa significativamente la velocidad de operaci√≥n.
  - Se comparan frecuencias de trabajo obtenidas con diferentes arquitecturas, destacando la superioridad del riple carry en t√©rminos de velocidad.
  - La implementaci√≥n con riple carry reduce la complejidad y aumenta la velocidad, haciendo que sea la opci√≥n preferida en muchas aplicaciones.

- [01:12:03](https://www.youtube.com/watch?v=6e_r3Ia1vcs&t=4323s) üí° Consideraciones sobre el dise√±o de filtros y multiplicadores en FPGA.

  - Se discute c√≥mo la elecci√≥n de arquitecturas de filtros y multiplicadores afecta el rendimiento y los recursos utilizados en FPGA.
  - Se analizan las estrategias de dise√±o para optimizar la velocidad y el √°rea ocupada en la implementaci√≥n.
  - Se enfatiza la importancia de entender la teor√≠a detr√°s de las decisiones de dise√±o y de ser cr√≠ticos al interpretar los resultados obtenidos.



