时钟树
=========================

简介
------------------------

博流系列芯片拥有丰富的时钟源选择，为方便用户配置，提供了时钟树配置表，不需要用户手动调用时钟设置接口，用户只需要关心最终的系统时钟和外设时钟频率即可。时钟配置表位于 ``bsp/board/xxx_board`` 目录下 ``clock_config.h`` 文件。


**XTAL_TYPE** 有以下选择：

- EXTERNAL_XTAL_32M
- INTERNAL_RC_32M

**XTAL_32K_TYPE** 有以下选择：

- EXTERNAL_XTAL_32K
- INTERNAL_RC_32K

**BSP_ROOT_CLOCK_SOURCE** 有以下选择：

- ROOT_CLOCK_SOURCE_XCLK
- ROOT_CLOCK_SOURCE_PLL_57P6M
- ROOT_CLOCK_SOURCE_PLL_96M
- ROOT_CLOCK_SOURCE_PLL_144M

**BSP_AUDIO_PLL_CLOCK_SOURCE** 有以下选择：

- ROOT_CLOCK_SOURCE_AUPLL_12288000_HZ
- ROOT_CLOCK_SOURCE_AUPLL_11289600_HZ
- ROOT_CLOCK_SOURCE_AUPLL_5644800_HZ
- ROOT_CLOCK_SOURCE_AUPLL_24576000_HZ
- ROOT_CLOCK_SOURCE_AUPLL_24000000_HZ

**BSP_UART_CLOCK_SOURCE** 有以下选择：

- ROOT_CLOCK_SOURCE_PLL_96M
- ROOT_CLOCK_SOURCE_FCLK

**BSP_I2C_CLOCK_SOURCE** 有以下选择：

- ROOT_CLOCK_SOURCE_BCLK

**BSP_SPI_CLOCK_SOURCE** 有以下选择：

- ROOT_CLOCK_SOURCE_BCLK

**BSP_USING_TIMER0** 有以下选择，TIMER1、WDT同理：

- ROOT_CLOCK_SOURCE_FCLK
- ROOT_CLOCK_SOURCE_XCLK
- ROOT_CLOCK_SOURCE_32K_CLK
- ROOT_CLOCK_SOURCE_1K_CLK

**BSP_USING_PWM_CHx** 有以下选择：

- ROOT_CLOCK_SOURCE_32K_CLK
- ROOT_CLOCK_SOURCE_BCLK
- ROOT_CLOCK_SOURCE_XCLK

**BSP_USING_ADC0** 有以下选择：

- ROOT_CLOCK_SOURCE_XCLK
- BSP_AUDIO_PLL_CLOCK_SOURCE

**BSP_USING_DAC0** 有以下选择：

- ROOT_CLOCK_SOURCE_XCLK
- BSP_AUDIO_PLL_CLOCK_SOURCE