module prioritized_arbiter (
  input r_0,
  input r_1,
  input r_2,
  input r_3,
  input r_4,
  input r_5,
  input r_6,
  input r_7,
  input r_m,
  output reg g_0,
  output reg g_1,
  output reg g_2,
  output reg g_3,
  output reg g_4,
  output reg g_5,
  output reg g_6,
  output reg g_7,
  output reg g_m
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  reg l4;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
    l4 = 0;
  end
  assign g_0 = ((!l4) & (!l1)) & (((!l2) & (!l3)) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((!r_m) & (!((!((!l3) & (!l0))) & (!l1)))))));
  assign g_1 = ((!((!((l2) & (!l3))) & (!l1))) & (!l4)) & (!((!((!l2) & ((!l3) & (!l0)))) & (!((!((!l3) & (!l0))) & (!l1)))));
  assign g_2 = ((l2) & ((!l3) & (!l0))) & ((!l4) & (l1));
  assign g_3 = (((l3) & (l0)) & (!l2)) & ((!l4) & (!l1));
  assign g_4 = (((l3) & (l0)) & (!l2)) & ((!l4) & (l1));
  assign g_5 = ((!l4) & (!l1)) & ((l2) & ((l3) & (l0)));
  assign g_6 = ((!l4) & (l1)) & ((l2) & ((l3) & (l0)));
  assign g_7 = (((!l2) & (!l3)) & ((l0) & (!l1))) & (l4);
  assign g_m = !((!((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m))) & (!(((!((!((l2) & ((!l3) & (!l0)))) & (r_m))) & (!l4)) & ((!((!((!((l3) & (l0))) & (!((!l3) & (!l0))))) & (l1))) & (!((l0) & (!l1)))))));
  always @(posedge $global_clock) begin
    l0 <= !((!((!l4) & (!(((!((!((!(((!((l2) & (!l3))) & (!l1)) & (!((!l2) & (!((l3) & (l0))))))) & (!((!((l2) & (l0))) & ((!((!l2) & (!l3))) & (l1)))))) & (!r_m))) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((!r_m) & (!((!((!l3) & (!l0))) & (!l1))))))) & (!((!((r_m) & (!((!((!l2) & ((!l3) & (!l0)))) & (!((!((!l3) & (!l0))) & (!l1))))))) & ((!l3) & ((!((!((!((l3) & (l0))) & (!((!l3) & (!l0))))) & (l1))) & (!((l0) & (!l1))))))))))) & ((!((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m))) & (!((((!l2) & (!l3)) & ((l0) & (!l1))) & (l4)))));
    l1 <= (!((!((!((r_m) & (!((!((!l2) & ((!l3) & (!l0)))) & (!((!((!l3) & (!l0))) & (!l1))))))) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((!r_m) & (!((!((!l3) & (!l0))) & (!l1)))))))) & (!l4))) & (!((!(((r_m) & (!((!l3) & ((!((!((!((l3) & (l0))) & (!((!l3) & (!l0))))) & (l1))) & (!((l0) & (!l1))))))) & (((!l2) & (!l3)) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((!r_m) & (!((!((!l3) & (!l0))) & (!l1))))))))) & ((!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m)))) & (l4))));
    l2 <= !((!((!l4) & (!((!(((!(((!((!l2) & (!l3))) & (!((!((l2) & (l0))) & (!((!l2) & (!((l3) & (l0)))))))) & (r_m))) & (!l1)) & (!((!((!((!l2) & (!l3))) & (!((!((l2) & (l0))) & (!((!l2) & (!((l3) & (l0))))))))) & ((!((l2) & ((!l3) & (!l0)))) & (!r_m)))))) & (!((((!((l2) & ((!l3) & (!l0)))) & (l1)) & (!((l2) & ((l3) & (l0))))) & (!((!((!r_m) & ((!l3) & (!l0)))) & ((!l2) & (!((l3) & (l0)))))))))))) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m)))));
    l3 <= !((!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m)))) & (!((!((!((!((!(((!((l2) & (!l3))) & (!l1)) & (!((!l2) & (!((l3) & (l0))))))) & (!((!((l2) & (l0))) & ((!((!l2) & (!l3))) & (l1)))))) & (!r_m))) & (!(((!(((!l2) & (!l3)) & ((l0) & (!l1)))) & (!((l2) & ((l3) & (l0))))) & ((r_m) & (!((!l3) & ((!((!((!((l3) & (l0))) & (!((!l3) & (!l0))))) & (l1))) & (!((l0) & (!l1))))))))))) & (!l4))));
    l4 <= (!((!(((!l2) & ((!l3) & (!l0))) & (l4))) & (!((!l4) & ((l2) & ((l3) & (l0))))))) & ((!((!l4) & (!((!(((!(((!((!l2) & (!l3))) & (!((!((l2) & (l0))) & (!((!l2) & (!((l3) & (l0)))))))) & (r_m))) & (!l1)) & (!((!((!((!l2) & (!l3))) & (!((!((l2) & (l0))) & (!((!l2) & (!((l3) & (l0))))))))) & ((!((l2) & ((!l3) & (!l0)))) & (!r_m)))))) & (!((((!((l2) & ((!l3) & (!l0)))) & (l1)) & (!((l2) & ((l3) & (l0))))) & (!((!((!r_m) & ((!l3) & (!l0)))) & ((!l2) & (!((l3) & (l0)))))))))))) & (!((!(((!l2) & ((!l3) & (!l0))) & (l1))) & ((((!l2) & ((!l3) & (!l0))) & (l4)) & (!r_m)))));
  end
endmodule