module shifter (
    input alufn[6], //alu input
    input a[8], //input a
    input b[8], // input b
    output shiftout[8] // shifted output
  ) {

  always {
  case(alufn[1:0]){
    b00:
    shiftout= a << b[2:0]; //shift left
    b01:
    shiftout= a>> b[2:0]; //shift right
    b11:
    shiftout= $signed(a) >>> b[2:0]; //SRA
    default:
    shiftout=a;
    }
  }
}
