{
    "verilog.formatting.veribleVerilogFormatter.arguments": "--wrap_end_else_clauses=true"
}