Timing Analyzer report for ROM_Demo
Tue May 21 10:51:37 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clk_1hz|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:clk_1hz|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clk_1hz|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:clk_1hz|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clk_1hz|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clk_1hz|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ROM_Demo                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:clk_1hz|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clk_1hz|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 188.86 MHz ; 188.86 MHz      ; CLOCK_50                   ;                                                ;
; 582.07 MHz ; 437.64 MHz      ; ClkDividerN:clk_1hz|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -4.295 ; -64.029       ;
; ClkDividerN:clk_1hz|clkOut ; -0.718 ; -1.388        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clk_1hz|clkOut ; 0.408 ; 0.000         ;
; CLOCK_50                   ; 0.654 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -44.120       ;
; ClkDividerN:clk_1hz|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.295 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.215      ;
; -4.188 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.108      ;
; -4.118 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.036      ;
; -4.109 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.029      ;
; -4.093 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.011      ;
; -4.085 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.005      ;
; -4.048 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.966      ;
; -4.047 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.967      ;
; -4.006 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.926      ;
; -3.995 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.915      ;
; -3.946 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.866      ;
; -3.887 ; ClkDividerN:clk_1hz|s_divCounter[20] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.805      ;
; -3.876 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.794      ;
; -3.811 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.729      ;
; -3.784 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.702      ;
; -3.769 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.687      ;
; -3.753 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.673      ;
; -3.643 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.563      ;
; -3.618 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.538      ;
; -3.609 ; ClkDividerN:clk_1hz|s_divCounter[21] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.527      ;
; -3.606 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.524      ;
; -3.602 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.520      ;
; -3.579 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.499      ;
; -3.489 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.407      ;
; -3.402 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.319      ;
; -3.395 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.313      ;
; -3.381 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.299      ;
; -3.338 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.258      ;
; -3.211 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.128      ;
; -3.204 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.121      ;
; -3.085 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.002      ;
; -2.975 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.895      ;
; -2.884 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.804      ;
; -2.855 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.844 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.764      ;
; -2.842 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.762      ;
; -2.839 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.757      ;
; -2.829 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.745      ;
; -2.824 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.742      ;
; -2.759 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.679      ;
; -2.751 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.671      ;
; -2.719 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.637      ;
; -2.711 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.631      ;
; -2.709 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.629      ;
; -2.706 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.624      ;
; -2.693 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.611      ;
; -2.684 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.602      ;
; -2.682 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.601      ;
; -2.627 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.547      ;
; -2.626 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.546      ;
; -2.593 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.511      ;
; -2.591 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.510      ;
; -2.588 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.506      ;
; -2.581 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.501      ;
; -2.580 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.498      ;
; -2.576 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.496      ;
; -2.568 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.486      ;
; -2.562 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.481      ;
; -2.558 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.476      ;
; -2.554 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.470      ;
; -2.553 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.471      ;
; -2.551 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.470      ;
; -2.550 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.469      ;
; -2.548 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.464      ;
; -2.546 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.463      ;
; -2.536 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.453      ;
; -2.531 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.450      ;
; -2.522 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.440      ;
; -2.519 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.437      ;
; -2.512 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.432      ;
; -2.510 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.430      ;
; -2.510 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.430      ;
; -2.510 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.430      ;
; -2.494 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.414      ;
; -2.491 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.411      ;
; -2.477 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.395      ;
; -2.468 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.386      ;
; -2.466 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.385      ;
; -2.460 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.378      ;
; -2.459 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.378      ;
; -2.453 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.371      ;
; -2.448 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.368      ;
; -2.444 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.362      ;
; -2.442 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.359      ;
; -2.437 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.355      ;
; -2.432 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.348      ;
; -2.431 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.349      ;
; -2.430 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.349      ;
; -2.430 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.348      ;
; -2.426 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.345      ;
; -2.423 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.341      ;
; -2.419 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.338      ;
; -2.419 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.339      ;
; -2.418 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.336      ;
; -2.416 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.335      ;
; -2.414 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.331      ;
; -2.407 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.323      ;
; -2.405 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.325      ;
; -2.404 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.321      ;
; -2.403 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.323      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.718 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 1.636      ;
; -0.714 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 1.632      ;
; -0.426 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.330      ; 1.754      ;
; -0.345 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.330      ; 1.673      ;
; -0.339 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.330      ; 1.667      ;
; -0.244 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 1.162      ;
; -0.236 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 1.154      ;
; -0.214 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 1.132      ;
; 0.048  ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.098     ; 0.852      ;
; 0.153  ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.408 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.439 ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.098      ; 0.723      ;
; 0.547 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.508      ; 1.241      ;
; 0.564 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.508      ; 1.258      ;
; 0.567 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.508      ; 1.261      ;
; 0.657 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 0.923      ;
; 0.677 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 0.943      ;
; 0.677 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 0.943      ;
; 0.987 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 1.253      ;
; 0.990 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.080      ; 1.256      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.681 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.972 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.983 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.987 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 1.009 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.276      ;
; 1.093 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.109 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.116 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.118 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.149 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.415      ;
; 1.151 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.417      ;
; 1.185 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.451      ;
; 1.186 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.452      ;
; 1.191 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.457      ;
; 1.219 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.220 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.220 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.221 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.222 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.222 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.491      ;
; 1.224 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.492      ;
; 1.226 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.227 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.494      ;
; 1.233 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.502      ;
; 1.235 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.235 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.237 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.504      ;
; 1.239 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.242 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.509      ;
; 1.244 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.511      ;
; 1.256 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.524      ;
; 1.277 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.543      ;
; 1.288 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.556      ;
; 1.311 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.577      ;
; 1.312 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.578      ;
; 1.315 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.583      ;
; 1.316 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.582      ;
; 1.317 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.583      ;
; 1.326 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.593      ;
; 1.331 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.598      ;
; 1.334 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.601      ;
; 1.335 ; ClkDividerN:clk_1hz|s_divCounter[21] ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.603      ;
; 1.345 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.614      ;
; 1.345 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.612      ;
; 1.346 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.613      ;
; 1.346 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.613      ;
; 1.347 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.348 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.617      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 204.88 MHz ; 204.88 MHz      ; CLOCK_50                   ;                                                ;
; 644.75 MHz ; 437.64 MHz      ; ClkDividerN:clk_1hz|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.881 ; -54.467       ;
; ClkDividerN:clk_1hz|clkOut ; -0.551 ; -0.932        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clk_1hz|clkOut ; 0.366 ; 0.000         ;
; CLOCK_50                   ; 0.598 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -44.120       ;
; ClkDividerN:clk_1hz|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.881 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.811      ;
; -3.841 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.771      ;
; -3.736 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.666      ;
; -3.734 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.664      ;
; -3.727 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.655      ;
; -3.697 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.625      ;
; -3.687 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.617      ;
; -3.659 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.587      ;
; -3.652 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.582      ;
; -3.614 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.544      ;
; -3.575 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.505      ;
; -3.450 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.379      ;
; -3.448 ; ClkDividerN:clk_1hz|s_divCounter[20] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.377      ;
; -3.444 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.374      ;
; -3.438 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.367      ;
; -3.424 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.352      ;
; -3.348 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.277      ;
; -3.326 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.256      ;
; -3.307 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.237      ;
; -3.255 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.185      ;
; -3.226 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.155      ;
; -3.226 ; ClkDividerN:clk_1hz|s_divCounter[21] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.155      ;
; -3.222 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.151      ;
; -3.159 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.087      ;
; -3.103 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.031      ;
; -3.067 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.994      ;
; -3.054 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.982      ;
; -2.991 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.921      ;
; -2.895 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.822      ;
; -2.888 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.815      ;
; -2.786 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.713      ;
; -2.562 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.491      ;
; -2.483 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.412      ;
; -2.479 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.406      ;
; -2.470 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.398      ;
; -2.447 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.375      ;
; -2.447 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.376      ;
; -2.445 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.374      ;
; -2.390 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.318      ;
; -2.373 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.302      ;
; -2.366 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.295      ;
; -2.350 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.278      ;
; -2.330 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.258      ;
; -2.330 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.259      ;
; -2.328 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.257      ;
; -2.303 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.231      ;
; -2.275 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.203      ;
; -2.268 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.196      ;
; -2.258 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.187      ;
; -2.256 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.185      ;
; -2.235 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.163      ;
; -2.230 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.157      ;
; -2.224 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.152      ;
; -2.221 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.149      ;
; -2.216 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.145      ;
; -2.211 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.140      ;
; -2.204 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.133      ;
; -2.203 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.132      ;
; -2.202 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.131      ;
; -2.202 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.131      ;
; -2.201 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.129      ;
; -2.199 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.127      ;
; -2.189 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.117      ;
; -2.188 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.115      ;
; -2.188 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.116      ;
; -2.181 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.108      ;
; -2.172 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.100      ;
; -2.164 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.093      ;
; -2.163 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.092      ;
; -2.156 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.084      ;
; -2.153 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.080      ;
; -2.153 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.081      ;
; -2.152 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.080      ;
; -2.144 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.070      ;
; -2.141 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.070      ;
; -2.141 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.069      ;
; -2.137 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.066      ;
; -2.124 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.052      ;
; -2.123 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.051      ;
; -2.122 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.050      ;
; -2.120 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.048      ;
; -2.117 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.045      ;
; -2.114 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.042      ;
; -2.110 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.037      ;
; -2.104 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.030      ;
; -2.101 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.029      ;
; -2.099 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.028      ;
; -2.086 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.013      ;
; -2.086 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.014      ;
; -2.084 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.012      ;
; -2.081 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.009      ;
; -2.079 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.007      ;
; -2.073 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.002      ;
; -2.073 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.001      ;
; -2.069 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.997      ;
; -2.065 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.992      ;
; -2.059 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.988      ;
; -2.058 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.987      ;
; -2.057 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.986      ;
; -2.057 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.986      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.551 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 1.479      ;
; -0.547 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 1.475      ;
; -0.267 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.306      ; 1.572      ;
; -0.198 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.306      ; 1.503      ;
; -0.192 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.306      ; 1.497      ;
; -0.114 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 1.042      ;
; -0.108 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 1.036      ;
; -0.095 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 1.023      ;
; 0.140  ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.088     ; 0.771      ;
; 0.245  ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.071     ; 0.683      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.366 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 0.608      ;
; 0.396 ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.088      ; 0.655      ;
; 0.493 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.465      ; 1.129      ;
; 0.508 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.465      ; 1.144      ;
; 0.512 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.465      ; 1.148      ;
; 0.601 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 0.843      ;
; 0.622 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 0.865      ;
; 0.891 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 1.133      ;
; 0.895 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.071      ; 1.137      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.623 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.867      ;
; 0.884 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.897 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.897 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.901 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.927 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.171      ;
; 0.983 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.986 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.996 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.996 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.007 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.011 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.027 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.270      ;
; 1.043 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.286      ;
; 1.065 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.308      ;
; 1.066 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.309      ;
; 1.093 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.096 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.340      ;
; 1.097 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.097 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.097 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.098 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.098 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.344      ;
; 1.104 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.104 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.350      ;
; 1.106 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.350      ;
; 1.106 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.351      ;
; 1.108 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.109 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.353      ;
; 1.110 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.111 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.355      ;
; 1.117 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.361      ;
; 1.120 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.364      ;
; 1.121 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.365      ;
; 1.122 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.366      ;
; 1.147 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.391      ;
; 1.153 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.396      ;
; 1.170 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.414      ;
; 1.175 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.418      ;
; 1.176 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.419      ;
; 1.194 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.438      ;
; 1.195 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.439      ;
; 1.203 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.447      ;
; 1.205 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.451      ;
; 1.206 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.450      ;
; 1.206 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.206 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.450      ;
; 1.207 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.207 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.450      ;
; 1.207 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.208 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.454      ;
; 1.214 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.458      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.665 ; -16.177       ;
; ClkDividerN:clk_1hz|clkOut ; 0.187  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clk_1hz|clkOut ; 0.189 ; 0.000         ;
; CLOCK_50                   ; 0.298 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -36.977       ;
; ClkDividerN:clk_1hz|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.665 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.613      ;
; -1.626 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.574      ;
; -1.613 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.561      ;
; -1.602 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.550      ;
; -1.597 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.545      ;
; -1.585 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.533      ;
; -1.560 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.506      ;
; -1.545 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.491      ;
; -1.524 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.470      ;
; -1.490 ; ClkDividerN:clk_1hz|s_divCounter[20] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.436      ;
; -1.488 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.434      ;
; -1.480 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.428      ;
; -1.455 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.403      ;
; -1.450 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.398      ;
; -1.424 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.370      ;
; -1.415 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.363      ;
; -1.394 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.340      ;
; -1.390 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.336      ;
; -1.376 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.324      ;
; -1.354 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.302      ;
; -1.354 ; ClkDividerN:clk_1hz|s_divCounter[21] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.300      ;
; -1.352 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.298      ;
; -1.352 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.298      ;
; -1.291 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.237      ;
; -1.239 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.185      ;
; -1.234 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.180      ;
; -1.180 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.126      ;
; -1.139 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.039     ; 2.087      ;
; -1.069 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.015      ;
; -1.066 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 2.012      ;
; -1.028 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|clkOut           ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.041     ; 1.974      ;
; -0.973 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.920      ;
; -0.924 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.871      ;
; -0.917 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.862      ;
; -0.910 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.857      ;
; -0.905 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.852      ;
; -0.903 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.850      ;
; -0.895 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.842      ;
; -0.856 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.803      ;
; -0.854 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.799      ;
; -0.854 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.801      ;
; -0.847 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.792      ;
; -0.842 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.840 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.787      ;
; -0.835 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.782      ;
; -0.833 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.780      ;
; -0.828 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.775      ;
; -0.815 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.762      ;
; -0.791 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.738      ;
; -0.788 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.735      ;
; -0.786 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.733      ;
; -0.784 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.776 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.723      ;
; -0.772 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.719      ;
; -0.772 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.719      ;
; -0.770 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.717      ;
; -0.769 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.716      ;
; -0.766 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.713      ;
; -0.763 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.710      ;
; -0.763 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.710      ;
; -0.761 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.708      ;
; -0.760 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.707      ;
; -0.759 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.704      ;
; -0.758 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.705      ;
; -0.748 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.695      ;
; -0.747 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.694      ;
; -0.747 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.694      ;
; -0.723 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.670      ;
; -0.723 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.670      ;
; -0.721 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.668      ;
; -0.720 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.665      ;
; -0.718 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.665      ;
; -0.716 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.661      ;
; -0.709 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.656      ;
; -0.708 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.655      ;
; -0.708 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.655      ;
; -0.707 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.652      ;
; -0.706 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.653      ;
; -0.704 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.651      ;
; -0.702 ; ClkDividerN:clk_1hz|s_divCounter[8]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.647      ;
; -0.701 ; ClkDividerN:clk_1hz|s_divCounter[14] ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.648      ;
; -0.700 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[14] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.647      ;
; -0.700 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.647      ;
; -0.699 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.646      ;
; -0.698 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.645      ;
; -0.698 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.645      ;
; -0.698 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.645      ;
; -0.697 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.644      ;
; -0.695 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.642      ;
; -0.694 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.641      ;
; -0.693 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.640      ;
; -0.692 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.639      ;
; -0.690 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.637      ;
; -0.686 ; ClkDividerN:clk_1hz|clkOut           ; ClkDividerN:clk_1hz|clkOut           ; ClkDividerN:clk_1hz|clkOut ; CLOCK_50    ; 0.500        ; 1.596      ; 2.864      ;
; -0.686 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.633      ;
; -0.681 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.628      ;
; -0.679 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.626      ;
; -0.678 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.625      ;
; -0.676 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 1.000        ; -0.040     ; 1.623      ;
+--------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.759      ;
; 0.188 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.758      ;
; 0.308 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.153      ; 0.832      ;
; 0.351 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.153      ; 0.789      ;
; 0.352 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; 0.153      ; 0.788      ;
; 0.392 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.554      ;
; 0.394 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.552      ;
; 0.406 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.540      ;
; 0.540 ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.049     ; 0.398      ;
; 0.587 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clk_1hz|clkOut'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.189 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[0] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.199 ; CounterUp15:counter|s_count[3] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.049      ; 0.332      ;
; 0.247 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.243      ; 0.574      ;
; 0.261 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.243      ; 0.588      ;
; 0.262 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[3] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.243      ; 0.589      ;
; 0.300 ; CounterUp15:counter|s_count[2] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.425      ;
; 0.308 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[1] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.460 ; CounterUp15:counter|s_count[0] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; CounterUp15:counter|s_count[1] ; CounterUp15:counter|s_count[2] ; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 0.000        ; 0.041      ; 0.586      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                   ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.298 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[30] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[19] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.310 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[0]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.447 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:clk_1hz|s_divCounter[29] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.457 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:clk_1hz|s_divCounter[10] ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:clk_1hz|s_divCounter[28] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.476 ; ClkDividerN:clk_1hz|clkOut           ; ClkDividerN:clk_1hz|clkOut           ; ClkDividerN:clk_1hz|clkOut ; CLOCK_50    ; 0.000        ; 1.658      ; 2.353      ;
; 0.510 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; ClkDividerN:clk_1hz|s_divCounter[17] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:clk_1hz|s_divCounter[9]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:clk_1hz|s_divCounter[27] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.523 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.540 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.666      ;
; 0.540 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.666      ;
; 0.543 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.669      ;
; 0.576 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; ClkDividerN:clk_1hz|s_divCounter[3]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; ClkDividerN:clk_1hz|s_divCounter[13] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.044      ; 0.707      ;
; 0.579 ; ClkDividerN:clk_1hz|s_divCounter[5]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; ClkDividerN:clk_1hz|s_divCounter[7]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; ClkDividerN:clk_1hz|s_divCounter[1]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:clk_1hz|s_divCounter[25] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; ClkDividerN:clk_1hz|s_divCounter[15] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.587 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.044      ; 0.715      ;
; 0.588 ; ClkDividerN:clk_1hz|s_divCounter[18] ; ClkDividerN:clk_1hz|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; ClkDividerN:clk_1hz|s_divCounter[2]  ; ClkDividerN:clk_1hz|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.592 ; ClkDividerN:clk_1hz|s_divCounter[16] ; ClkDividerN:clk_1hz|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:clk_1hz|s_divCounter[4]  ; ClkDividerN:clk_1hz|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:clk_1hz|s_divCounter[0]  ; ClkDividerN:clk_1hz|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; ClkDividerN:clk_1hz|s_divCounter[6]  ; ClkDividerN:clk_1hz|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:clk_1hz|s_divCounter[21] ; ClkDividerN:clk_1hz|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; ClkDividerN:clk_1hz|s_divCounter[23] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.604 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.730      ;
; 0.606 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.732      ;
; 0.606 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.732      ;
; 0.608 ; ClkDividerN:clk_1hz|s_divCounter[22] ; ClkDividerN:clk_1hz|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.734      ;
; 0.609 ; ClkDividerN:clk_1hz|s_divCounter[20] ; ClkDividerN:clk_1hz|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.735      ;
; 0.609 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.735      ;
; 0.609 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.735      ;
; 0.612 ; ClkDividerN:clk_1hz|s_divCounter[12] ; ClkDividerN:clk_1hz|s_divCounter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.738      ;
; 0.613 ; ClkDividerN:clk_1hz|s_divCounter[24] ; ClkDividerN:clk_1hz|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.739      ;
; 0.614 ; ClkDividerN:clk_1hz|s_divCounter[26] ; ClkDividerN:clk_1hz|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.740      ;
; 0.642 ; ClkDividerN:clk_1hz|s_divCounter[11] ; ClkDividerN:clk_1hz|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.044      ; 0.770      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.295  ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -4.295  ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clk_1hz|clkOut ; -0.718  ; 0.189 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -65.417 ; 0.0   ; 0.0      ; 0.0     ; -49.26              ;
;  CLOCK_50                   ; -64.029 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:clk_1hz|clkOut ; -1.388  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:clk_1hz|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 908      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:clk_1hz|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 908      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:clk_1hz|clkOut ; ClkDividerN:clk_1hz|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue May 21 10:51:35 2024
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clk_1hz|clkOut ClkDividerN:clk_1hz|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.295             -64.029 CLOCK_50 
    Info (332119):    -0.718              -1.388 ClkDividerN:clk_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 ClkDividerN:clk_1hz|clkOut 
    Info (332119):     0.654               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clk_1hz|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.881             -54.467 CLOCK_50 
    Info (332119):    -0.551              -0.932 ClkDividerN:clk_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.366               0.000 ClkDividerN:clk_1hz|clkOut 
    Info (332119):     0.598               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clk_1hz|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.665             -16.177 CLOCK_50 
    Info (332119):     0.187               0.000 ClkDividerN:clk_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 ClkDividerN:clk_1hz|clkOut 
    Info (332119):     0.298               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.977 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:clk_1hz|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Tue May 21 10:51:37 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


