read_verilog -sv src/top_power.sv
hierarchy -top TopModule
proc; opt; techmap; opt
stat
