<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(170,150)" to="(550,150)"/>
    <wire from="(520,220)" to="(570,220)"/>
    <wire from="(130,360)" to="(190,360)"/>
    <wire from="(130,200)" to="(190,200)"/>
    <wire from="(470,220)" to="(520,220)"/>
    <wire from="(340,320)" to="(390,320)"/>
    <wire from="(360,300)" to="(470,300)"/>
    <wire from="(170,380)" to="(170,410)"/>
    <wire from="(170,150)" to="(170,180)"/>
    <wire from="(160,220)" to="(190,220)"/>
    <wire from="(160,340)" to="(190,340)"/>
    <wire from="(130,280)" to="(160,280)"/>
    <wire from="(170,410)" to="(520,410)"/>
    <wire from="(550,340)" to="(570,340)"/>
    <wire from="(360,240)" to="(390,240)"/>
    <wire from="(450,220)" to="(470,220)"/>
    <wire from="(450,340)" to="(470,340)"/>
    <wire from="(170,180)" to="(190,180)"/>
    <wire from="(170,380)" to="(190,380)"/>
    <wire from="(470,220)" to="(470,260)"/>
    <wire from="(470,300)" to="(470,340)"/>
    <wire from="(250,360)" to="(390,360)"/>
    <wire from="(550,150)" to="(550,340)"/>
    <wire from="(250,200)" to="(390,200)"/>
    <wire from="(470,340)" to="(550,340)"/>
    <wire from="(340,260)" to="(340,320)"/>
    <wire from="(360,240)" to="(360,300)"/>
    <wire from="(520,220)" to="(520,410)"/>
    <wire from="(340,260)" to="(470,260)"/>
    <wire from="(160,280)" to="(160,340)"/>
    <wire from="(160,220)" to="(160,280)"/>
    <comp lib="6" loc="(605,323)" name="Text">
      <a name="text" val="Q'"/>
    </comp>
    <comp lib="1" loc="(450,340)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(130,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(570,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="pull" val="down"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(250,200)" name="NAND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="6" loc="(31,442)" name="Text"/>
    <comp lib="6" loc="(783,217)" name="Text"/>
    <comp lib="6" loc="(949,224)" name="Text"/>
    <comp lib="1" loc="(250,360)" name="NAND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="6" loc="(107,176)" name="Text">
      <a name="text" val="J"/>
    </comp>
    <comp lib="6" loc="(602,202)" name="Text">
      <a name="text" val="Q"/>
    </comp>
    <comp lib="0" loc="(130,280)" name="Clock"/>
    <comp lib="0" loc="(570,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="pull" val="up"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(130,360)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(340,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(450,220)" name="NAND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="6" loc="(68,278)" name="Text">
      <a name="text" val="CLK"/>
    </comp>
    <comp lib="6" loc="(97,339)" name="Text">
      <a name="text" val="K"/>
    </comp>
  </circuit>
</project>
