{"hands_on_practices": [{"introduction": "要将存储器芯片集成到数字系统中，首先必须能读懂其基本规格。本练习将帮助您掌握行业标准的 $M \\times N$ 表示法，这是描述存储器容量和组织结构的核心。通过解决这个问题 [@problem_id:1956561]，您将学会如何从一个简单的规格（如“32K x 16”）中推导出两个最关键的硬件参数：唯一寻址每个存储单元所需的地址线数量，以及一次性读写数据所需的数据线数量。", "problem": "一位电气工程专业的学生正在进行一个项目，为环境传感器设计一个简单的数据记录器。该数据记录器的核心是一个微控制器，需要将传感器读数存储在一个外部存储芯片中。该学生为此选择了静态随机存取存储器（RAM）芯片。\n\n该存储芯片的容量和组织结构使用标准行业表示法“M x N”来描述，其中“M”代表唯一可寻址的存储单元（通常称为字）的总数，“N”代表构成每个字的位数。所选芯片的规格为“32K x 16”。在数字系统的上下文中，前缀“K”是一个乘数，代表 $2^{10}$，即 1024。\n\n要将此存储芯片与微控制器连接，需要一组地址线和一组数据线。地址线用于唯一指定正在访问的存储单元，而数据线用于向选定单元并行传输数据字或从选定单元并行传出数据字。\n\n根据“32K x 16”的规格，确定该存储芯片所需的地址线数量和数据线数量。\n\n从以下选项中选择正确的一对，格式为（地址线数量, 数据线数量）。\n\nA) (16, 32)\n\nB) (15, 16)\n\nC) (10, 16)\n\nD) (32768, 16)\n\nE) (16, 15)", "solution": "存储组织结构表示法 $M \\times N$ 意味着有 $M$ 个可寻址的字，每个字的宽度为 $N$ 位。此处 $M=\\text{32K}$ 且 $N=16$，其中 $\\text{K}=2^{10}$。\n\n计算字的总数：\n$$\nM=\\text{32K}=32 \\times 2^{10}=2^{5}\\times 2^{10}=2^{15}.\n$$\n如果地址线的数量为 $a$，那么这 $a$ 条线的每种唯一组合会选择一个字，因此以字为单位的容量满足\n$$\n2^{a}=M.\n$$\n因此，\n$$\na=\\log_{2}(M)=\\log_{2}(2^{15})=15.\n$$\n数据线的数量等于字长，即\n$$\nN=16.\n$$\n因此，所需的配对是 $(15,16)$，对应于选项 B。", "answer": "$$\\boxed{B}$$", "id": "1956561"}, {"introduction": "在实际工程中，我们常常需要构建比单个芯片所能提供的容量更大的存储系统。这个问题 [@problem_id:1956588] 模拟了一个常见的设计挑战：如何使用多个小容量的存储芯片来构建一个更大、更宽的存储模块。通过解决这个练习，您将学会如何计算所需的芯片总数，并理解扩展存储器深度（增加字数）和宽度（增加每字的位数）对地址线需求的影响。", "problem": "一位嵌入式系统工程师的任务是为一台定制计算机设计一个内存模块。该设计要求总内存容量为 64K x 16，这意味着它必须存储 65,536 个字，每个字的宽度为 16 位。该工程师只能使用一批 16K x 8 的随机存取存储器 (RAM) 芯片。这些较小的芯片中的每一个都可以存储 16,384 个字，每个字的宽度为 8 位。在本题中，假设在内存容量的上下文中，一千字节 (K) 定义为 $1K = 1024$。\n\n你需要确定此内存系统设计的三个关键参数。首先，计算构建 64K x 16 内存系统所需的 16K x 8 RAM 芯片的总数。其次，确定唯一寻址最终 64K x 16 内存系统中每个字所需的地址线数量。第三，确定每个单独的 16K x 8 RAM 芯片上必须存在的地址线数量。", "solution": "使用 $1\\text{K}=1024=2^{10}$ 来解释容量单位。因此：\n- 目标内存为 $64\\text{K} \\times 16$，意味着有 $64\\text{K}$ 个字，每个字宽 $16$ 位。以 $2$ 的幂计算字数和每字的位数：\n$$64\\text{K} = 64 \\cdot 2^{10} = 2^{6} \\cdot 2^{10} = 2^{16}\\ \\text{words},\\quad 16 = 2^{4}\\ \\text{bits/word}.$$\n因此，所需的总位容量为\n$$2^{16} \\times 2^{4} = 2^{20}\\ \\text{bits}.$$\n- 每个可用的 RAM 芯片是 $16\\text{K} \\times 8$，即 $16\\text{K}$ 个字，每个字宽 $8$ 位。以 $2$ 的幂表示：\n$$16\\text{K} = 16 \\cdot 2^{10} = 2^{4} \\cdot 2^{10} = 2^{14}\\ \\text{words},\\quad 8 = 2^{3}\\ \\text{bits/word}.$$\n因此每个芯片存储\n$$2^{14} \\times 2^{3} = 2^{17}\\ \\text{bits}.$$\n\n1) 所需的芯片数量由总位数除以每芯片的位数得出：\n$$\\frac{2^{20}}{2^{17}} = 2^{3} = 8.$$\n\n同样地，要从 $8$ 位芯片实现一个 $16$ 位字，每个被寻址的字需要 $2$ 个芯片并联；并且要将深度从 $16\\text{K}$ 扩展到 $64\\text{K}$，需要一个因子 $\\frac{64\\text{K}}{16\\text{K}}=4$，总共需要 $2 \\times 4 = 8$ 个芯片。\n\n2) 在 $64\\text{K} \\times 16$ 内存中唯一寻址所有字所需的地址线数量等于字数的以 $2$ 为底的对数。根据 $N$ 个可寻址字需要 $\\log_{2}(N)$ 条地址线的原理：\n$$\\log_{2}(2^{16}) = 16\\ \\text{address lines}.$$\n\n3) 每个 $16\\text{K} \\times 8$ 芯片的地址线数量同样等于其字数的 $\\log_{2}$：\n$$\\log_{2}(2^{14}) = 14\\ \\text{address lines}.$$", "answer": "$$\\boxed{\\begin{pmatrix}8  16  14\\end{pmatrix}}$$", "id": "1956588"}, {"introduction": "一个存储系统的功能不仅仅取决于正确的连接，还取决于其动态性能，即运行速度。本练习 [@problem_id:1956585] 将您的注意力从静态的结构设计转移到动态的时序分析上。您将学习如何分析异步SRAM的读操作周期，考虑地址访问时间 $t_{AA}$ 和输出使能时间 $t_{OE}$ 等关键时序参数，以计算出保证可靠数据读取的最高系统时钟频率。这是确保高速数字系统稳定运行的一项核心技能。", "problem": "一位数字系统工程师正在设计一个简单的基于微控制器单元（MCU）的系统，该系统与外部异步静态随机存取存储器（SRAM）接口。对于存储器读取操作，MCU 的总线周期与单个系统时钟同步。在时钟的上升沿（周期的开始），MCU 在地址总线上放置一个稳定的地址。经过一段传播延迟后，MCU 将存储器的输出使能（$\\widetilde{OE}$）信号置为有效，以请求数据。MCU 在下一个时钟上升沿从数据总线上锁存数据。为确保读取操作成功，来自 SRAM 的数据在被锁存之前，必须在 MCU 的输入引脚上稳定一段特定的建立时间。\n\n时序特性由以下符号参数给出：\n- $t_{AA}$：地址访问时间。从向 SRAM 提供稳定地址到相应数据在数据总线上变为有效所需的最大时间。\n- $t_{OE}$：输出使能访问时间。从 $\\widetilde{OE}$ 信号被置为有效（驱动为低电平）到数据在数据总线上变为有效所需的最大时间。\n- $t_{prop\\_OE}$：MCU 内部从时钟周期开始到 $\\widetilde{OE}$ 信号被置为有效的传播延迟。\n- $t_{SU}$：MCU 所需的建立时间，意味着数据在锁存数据的时钟沿到来之前，必须在其输入引脚上至少稳定这段时间。\n\n组件的具体时序值为：\n- $t_{AA} = 12.0$ ns\n- $t_{OE} = 6.0$ ns\n- $t_{prop\\_OE} = 2.5$ ns\n- $t_{SU} = 2.0$ ns\n\n假设存储器的片选（$\\widetilde{CE}$）信号被永久置为有效，且其他时序参数均满足，请计算在所有指定的最坏情况条件下，保证可靠的存储器读取操作的最大可能系统时钟频率。请用兆赫兹（MHz）表示您的答案，并四舍五入到三位有效数字。", "solution": "将时间原点定义在启动总线周期的上升沿处。根据题意，MCU 在此时钟沿提供一个稳定的地址，因此地址在零时刻有效。MCU 在该时钟沿之后经过 $t_{prop\\_OE}$ 的传播延迟后，将存储器的 $\\widetilde{OE}$ 信号置为有效。在 $\\widetilde{CE}$ 永久置为有效的情况下，来自 SRAM 的有效数据可能在以下时间之后出现：\n- 从地址有效时刻起的地址访问时间 $t_{AA}$，以及\n- 从 $\\widetilde{OE}$ 置为有效（发生在起始后 $t_{prop\\_OE}$ 时刻）起的输出使能访问时间 $t_{OE}$。\n\n因此，在最坏情况条件下，数据在总线上变为有效的最早时间是\n$$\nt_{\\text{data,valid}}=\\max\\!\\left(t_{AA},\\,t_{prop\\_OE}+t_{OE}\\right).\n$$\nMCU 将在下一个上升沿，即时刻 $T$ 时锁存数据。为保证正确操作，数据必须满足 MCU 输入端的建立时间 $t_{SU}$，因此数据必须在 $T-t_{SU}$ 时刻之前变为有效。因此，时序约束为\n$$\nT-t_{SU}\\geq t_{\\text{data,valid}}\\quad\\Rightarrow\\quad T_{\\min}=t_{\\text{data,valid}}+t_{SU}.\n$$\n最大时钟频率为 $f_{\\max}=1/T_{\\min}$。代入给定值，\n$$\nt_{prop\\_OE}+t_{OE}=2.5\\ \\text{ns}+6.0\\ \\text{ns}=8.5\\ \\text{ns},\n$$\n$$\nt_{\\text{data,valid}}=\\max(12.0\\ \\text{ns},\\,8.5\\ \\text{ns})=12.0\\ \\text{ns},\n$$\n$$\nT_{\\min}=12.0\\ \\text{ns}+2.0\\ \\text{ns}=14.0\\ \\text{ns},\n$$\n$$\nf_{\\max}=\\frac{1}{14.0\\times 10^{-9}\\ \\text{s}}=7.142857\\ldots\\times 10^{7}\\ \\text{Hz}=71.42857\\ldots\\ \\text{MHz}.\n$$\n以兆赫兹为单位，四舍五入到三位有效数字，结果是 $71.4$。", "answer": "$$\\boxed{71.4}$$", "id": "1956585"}]}