Fitter report for Cyclone_V_revision
Tue Dec 08 21:15:49 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Dec 08 21:15:49 2020       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; Cyclone_V_revision                          ;
; Top-level Entity Name           ; BION_TOP                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA9F23C8                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 908 / 113,560 ( < 1 % )                     ;
; Total registers                 ; 1222                                        ;
; Total pins                      ; 56 / 224 ( 25 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 327,680 / 12,492,800 ( 3 % )                ;
; Total RAM Blocks                ; 40 / 1,220 ( 3 % )                          ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 8 ( 13 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA9F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   3.2%      ;
;     Processor 4            ;   3.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll3_outclk~CLKENA0                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient|qout[6]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient|qout[6]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient|qout[8]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient|qout[8]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[2]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[3]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[3]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[4]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise[4]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[2]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[2]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[3]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[3]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[7]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0|lfsr_q[7]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_3|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[0]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_3|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_4|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[0]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_4|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Data_gen_cam:Data_gen_cam_4|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[1]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_gen_cam:Data_gen_cam_4|PATHERN_GENERATOR:Pattern_generator_cam|sub_mode[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write|qint[2]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write|qint[2]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write|qint[7]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write|qint[7]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_nvb:wrptr_g1p|counter8a8                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_nvb:wrptr_g1p|counter8a8~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_nvb:wrptr_g1p|counter8a10                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_nvb:wrptr_g1p|counter8a10~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_rh6:rdptr_g1p|counter5a4                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_rh6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[1]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[2]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[2]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[4]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[4]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[5]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Framing_interface:Framing_interface_top|counter_in_FLAGB_on[5]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[0]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[1]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[3]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[3]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[5]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[5]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[11]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qint[11]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[6]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[6]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[7]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[7]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[11]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[11]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[3]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[3]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[10]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[10]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qint[1]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qint[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qint[9]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qint[9]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qint[7]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qint[7]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[0]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[6]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[6]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[11]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[11]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[12]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[12]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2546 ) ; 0.00 % ( 0 / 2546 )        ; 0.00 % ( 0 / 2546 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2546 ) ; 0.00 % ( 0 / 2546 )        ; 0.00 % ( 0 / 2546 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2043 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 485 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_4_cameras/Cyclone_V_revision.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 908 / 113,560         ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 908                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,067 / 113,560       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 236                   ;       ;
;         [b] ALMs used for LUT logic                         ; 501                   ;       ;
;         [c] ALMs used for registers                         ; 330                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 175 / 113,560         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 16 / 113,560          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 9                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 146 / 11,356          ; 1 %   ;
;     -- Logic LABs                                           ; 146                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,174                 ;       ;
;     -- 7 input functions                                    ; 57                    ;       ;
;     -- 6 input functions                                    ; 337                   ;       ;
;     -- 5 input functions                                    ; 197                   ;       ;
;     -- 4 input functions                                    ; 128                   ;       ;
;     -- <=3 input functions                                  ; 455                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 409                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,222                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,131 / 227,120       ; < 1 % ;
;         -- Secondary logic registers                        ; 91 / 227,120          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,148                 ;       ;
;         -- Routing optimization registers                   ; 74                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 56 / 224              ; 25 %  ;
;     -- Clock pins                                           ; 3 / 9                 ; 33 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 40 / 1,220            ; 3 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 327,680 / 12,492,800  ; 3 %   ;
; Total block memory implementation bits                      ; 409,600 / 12,492,800  ; 3 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 342               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 8                 ; 13 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.5% / 0.5% / 0.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.7% / 26.5% / 19.3% ;       ;
; Maximum fan-out                                             ; 710                   ;       ;
; Highest non-global fan-out                                  ; 603                   ;       ;
; Total fan-out                                               ; 10694                 ;       ;
; Average fan-out                                             ; 3.60                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                    ;
+-------------------------------------------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 676 / 113560 ( < 1 % ) ; 232 / 113560 ( < 1 % ) ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 676                    ; 232                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 817 / 113560 ( < 1 % ) ; 252 / 113560 ( < 1 % ) ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 208                    ; 29                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 385                    ; 117                    ; 0                              ;
;         [c] ALMs used for registers                         ; 224                    ; 106                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 154 / 113560 ( < 1 % ) ; 23 / 113560 ( < 1 % )  ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 113560 ( < 1 % )  ; 3 / 113560 ( < 1 % )   ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 6                      ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 7                      ; 2                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                      ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                    ; Low                            ;
;                                                             ;                        ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 118 / 11356 ( 1 % )    ; 46 / 11356 ( < 1 % )   ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 118                    ; 46                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                      ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 958                    ; 216                    ; 0                              ;
;     -- 7 input functions                                    ; 49                     ; 8                      ; 0                              ;
;     -- 6 input functions                                    ; 263                    ; 74                     ; 0                              ;
;     -- 5 input functions                                    ; 148                    ; 49                     ; 0                              ;
;     -- 4 input functions                                    ; 109                    ; 19                     ; 0                              ;
;     -- <=3 input functions                                  ; 389                    ; 66                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 225                    ; 184                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                      ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                        ;                                ;
;         -- Primary logic registers                          ; 862 / 227120 ( < 1 % ) ; 269 / 227120 ( < 1 % ) ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 86 / 227120 ( < 1 % )  ; 5 / 227120 ( < 1 % )   ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                        ;                        ;                                ;
;         -- Design implementation registers                  ; 879                    ; 269                    ; 0                              ;
;         -- Routing optimization registers                   ; 69                     ; 5                      ; 0                              ;
;                                                             ;                        ;                        ;                                ;
;                                                             ;                        ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                      ; 0                              ;
; I/O pins                                                    ; 55                     ; 0                      ; 1                              ;
; I/O registers                                               ; 0                      ; 0                      ; 0                              ;
; Total block memory bits                                     ; 327680                 ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 409600                 ; 0                      ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 40 / 1220 ( 3 % )      ; 0 / 1220 ( 0 % )       ; 0 / 1220 ( 0 % )               ;
; Clock enable block                                          ; 0 / 128 ( 0 % )        ; 0 / 128 ( 0 % )        ; 2 / 128 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; PLL Output Counter                                          ; 0 / 72 ( 0 % )         ; 0 / 72 ( 0 % )         ; 2 / 72 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
;                                                             ;                        ;                        ;                                ;
; Connections                                                 ;                        ;                        ;                                ;
;     -- Input Connections                                    ; 1699                   ; 457                    ; 1                              ;
;     -- Registered Input Connections                         ; 1061                   ; 283                    ; 0                              ;
;     -- Output Connections                                   ; 110                    ; 639                    ; 1408                           ;
;     -- Registered Output Connections                        ; 22                     ; 639                    ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Internal Connections                                        ;                        ;                        ;                                ;
;     -- Total Connections                                    ; 8989                   ; 3168                   ; 1463                           ;
;     -- Registered Connections                               ; 5777                   ; 2225                   ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; External Connections                                        ;                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 748                    ; 1061                           ;
;     -- sld_hub:auto_hub                                     ; 748                    ; 0                      ; 348                            ;
;     -- hard_block:auto_generated_inst                       ; 1061                   ; 348                    ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Partition Interface                                         ;                        ;                        ;                                ;
;     -- Input Ports                                          ; 212                    ; 353                    ; 5                              ;
;     -- Output Ports                                         ; 145                    ; 370                    ; 11                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                      ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Registered Ports                                            ;                        ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 287                    ; 0                              ;
;                                                             ;                        ;                        ;                                ;
; Port Connectivity                                           ;                        ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 77                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 28                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 235                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 240                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 226                    ; 0                              ;
+-------------------------------------------------------------+------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FLAGA         ; V16   ; 4A       ; 79           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FLAGB         ; L17   ; 5B       ; 121          ; 55           ; 20           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FLAGC         ; H14   ; 7A       ; 75           ; 115          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FLAGD         ; G16   ; 7A       ; 86           ; 115          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; button_left   ; D12   ; 7A       ; 65           ; 115          ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; button_right  ; B11   ; 7A       ; 65           ; 115          ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk_in        ; V15   ; 4A       ; 71           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data_in_1     ; R12   ; 3B       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_in_2     ; D7    ; 8A       ; 42           ; 115          ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mode_switcher ; Y16   ; 4A       ; 73           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset         ; T20   ; 5A       ; 121          ; 13           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; A[0]        ; G15   ; 7A       ; 77           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A[1]        ; M18   ; 5B       ; 121          ; 53           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PCLK        ; M16   ; 5B       ; 121          ; 51           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[0]  ; AA18  ; 4A       ; 75           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[10] ; AA20  ; 4A       ; 77           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[11] ; Y22   ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[12] ; Y21   ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[13] ; U22   ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[14] ; V21   ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[15] ; AB21  ; 4A       ; 73           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[16] ; M20   ; 5B       ; 121          ; 55           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[17] ; T22   ; 5A       ; 121          ; 14           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[18] ; K22   ; 5B       ; 121          ; 57           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[19] ; K21   ; 5B       ; 121          ; 57           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[1]  ; Y20   ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[20] ; M21   ; 5B       ; 121          ; 55           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[21] ; J22   ; 7A       ; 100          ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[22] ; P22   ; 5A       ; 121          ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[23] ; R21   ; 5A       ; 121          ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[24] ; H21   ; 7A       ; 104          ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[25] ; J21   ; 7A       ; 100          ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[26] ; R22   ; 5A       ; 121          ; 14           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[27] ; N21   ; 5B       ; 121          ; 51           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[28] ; U21   ; 4A       ; 88           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[29] ; G22   ; 7A       ; 98           ; 115          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[2]  ; AB20  ; 4A       ; 73           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[30] ; G21   ; 7A       ; 104          ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[31] ; F22   ; 7A       ; 98           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[3]  ; AB22  ; 4A       ; 79           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[4]  ; AA19  ; 4A       ; 77           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[5]  ; AB18  ; 4A       ; 71           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[6]  ; W21   ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[7]  ; W22   ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[8]  ; AA22  ; 4A       ; 79           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; databus[9]  ; V20   ; 4A       ; 77           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out1        ; AB15  ; 4A       ; 69           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out2        ; R11   ; 3B       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out3        ; U12   ; 3B       ; 50           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out4        ; AB7   ; 3B       ; 42           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pktend      ; U17   ; 4A       ; 88           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; reset_FX    ; R16   ; 5A       ; 121          ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; slcs        ; T17   ; 5A       ; 121          ; 13           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sloe        ; P18   ; 5A       ; 121          ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; slrd        ; T18   ; 5A       ; 121          ; 13           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; slwr        ; G17   ; 7A       ; 86           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 22 / 48 ( 46 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 9 / 16 ( 56 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 12 / 64 ( 19 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 544        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 553        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 551        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 542        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 540        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 496        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 138        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 143        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 185        ; 4A       ; databus[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 186        ; 4A       ; databus[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 188        ; 4A       ; databus[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 193        ; 4A       ; databus[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 137        ; 3B       ; out4                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 170        ; 4A       ; out1                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 177        ; 4A       ; databus[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 178        ; 4A       ; databus[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 180        ; 4A       ; databus[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 191        ; 4A       ; databus[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 546        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 548        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 550        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 543        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 530        ; 7A       ; button_right                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 520        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 508        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 484        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 465        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 636        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 552        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 558        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 545        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 554        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 556        ; 8A       ; data_in_2                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 557        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 527        ; 7A       ; button_left                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 519        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 454        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 562        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 555        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 547        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 495        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 560        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 549        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 434        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 466        ; 7A       ; databus[31]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 559        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 525        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 504        ; 7A       ; A[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 490        ; 7A       ; FLAGD                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 488        ; 7A       ; slwr                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ; 453        ; 7A       ; databus[30]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G22      ; 464        ; 7A       ; databus[29]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 561        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 541        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 523        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 507        ; 7A       ; FLAGC                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ; 451        ; 7A       ; databus[24]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 539        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 492        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 459        ; 7A       ; databus[25]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J22      ; 461        ; 7A       ; databus[21]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 346        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 351        ; 5B       ; databus[19]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 353        ; 5B       ; databus[18]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 348        ; 5B       ; FLAGB                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 352        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 350        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 345        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 142        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 144        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 340        ; 5B       ; PCLK                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 344        ; 5B       ; A[1]                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 347        ; 5B       ; databus[16]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 349        ; 5B       ; databus[20]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 343        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 136        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 160        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 338        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 342        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 339        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 341        ; 5B       ; databus[27]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 58         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 134        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 272        ; 5A       ; sloe                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 268        ; 5A       ; databus[22]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 157        ; 3B       ; out2                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 151        ; 3B       ; data_in_1                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 267        ; 5A       ; reset_FX                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 266        ; 5A       ; databus[23]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 264        ; 5A       ; databus[26]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 139        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 261        ; 5A       ; slcs                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 259        ; 5A       ; slrd                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 258        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 260        ; 5A       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 262        ; 5A       ; databus[17]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 152        ; 3B       ; out3                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 208        ; 4A       ; pktend                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 207        ; 4A       ; databus[28]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 202        ; 4A       ; databus[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 60         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 133        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 176        ; 4A       ; clk_in                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 190        ; 4A       ; FLAGA                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 187        ; 4A       ; databus[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 204        ; 4A       ; databus[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 62         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 201        ; 4A       ; databus[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 196        ; 4A       ; databus[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 179        ; 4A       ; mode_switcher                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 195        ; 4A       ; databus[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 199        ; 4A       ; databus[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 194        ; 4A       ; databus[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; FLAGC         ; Incomplete set of assignments ;
; FLAGD         ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; data_in_1     ; Incomplete set of assignments ;
; data_in_2     ; Incomplete set of assignments ;
; button_left   ; Incomplete set of assignments ;
; button_right  ; Incomplete set of assignments ;
; mode_switcher ; Incomplete set of assignments ;
; PCLK          ; Incomplete set of assignments ;
; A[0]          ; Incomplete set of assignments ;
; A[1]          ; Incomplete set of assignments ;
; slrd          ; Incomplete set of assignments ;
; slwr          ; Incomplete set of assignments ;
; sloe          ; Incomplete set of assignments ;
; pktend        ; Incomplete set of assignments ;
; reset_FX      ; Incomplete set of assignments ;
; slcs          ; Incomplete set of assignments ;
; out1          ; Incomplete set of assignments ;
; out2          ; Incomplete set of assignments ;
; out3          ; Incomplete set of assignments ;
; out4          ; Incomplete set of assignments ;
; databus[0]    ; Incomplete set of assignments ;
; databus[1]    ; Incomplete set of assignments ;
; databus[2]    ; Incomplete set of assignments ;
; databus[3]    ; Incomplete set of assignments ;
; databus[4]    ; Incomplete set of assignments ;
; databus[5]    ; Incomplete set of assignments ;
; databus[6]    ; Incomplete set of assignments ;
; databus[7]    ; Incomplete set of assignments ;
; databus[8]    ; Incomplete set of assignments ;
; databus[9]    ; Incomplete set of assignments ;
; databus[10]   ; Incomplete set of assignments ;
; databus[11]   ; Incomplete set of assignments ;
; databus[12]   ; Incomplete set of assignments ;
; databus[13]   ; Incomplete set of assignments ;
; databus[14]   ; Incomplete set of assignments ;
; databus[15]   ; Incomplete set of assignments ;
; databus[16]   ; Incomplete set of assignments ;
; databus[17]   ; Incomplete set of assignments ;
; databus[18]   ; Incomplete set of assignments ;
; databus[19]   ; Incomplete set of assignments ;
; databus[20]   ; Incomplete set of assignments ;
; databus[21]   ; Incomplete set of assignments ;
; databus[22]   ; Incomplete set of assignments ;
; databus[23]   ; Incomplete set of assignments ;
; databus[24]   ; Incomplete set of assignments ;
; databus[25]   ; Incomplete set of assignments ;
; databus[26]   ; Incomplete set of assignments ;
; databus[27]   ; Incomplete set of assignments ;
; databus[28]   ; Incomplete set of assignments ;
; databus[29]   ; Incomplete set of assignments ;
; databus[30]   ; Incomplete set of assignments ;
; databus[31]   ; Incomplete set of assignments ;
; FLAGB         ; Incomplete set of assignments ;
; clk_in        ; Incomplete set of assignments ;
; FLAGA         ; Incomplete set of assignments ;
; reset         ; Missing location assignment   ;
; data_in_1     ; Missing location assignment   ;
; data_in_2     ; Missing location assignment   ;
; button_left   ; Missing location assignment   ;
; button_right  ; Missing location assignment   ;
; mode_switcher ; Missing location assignment   ;
; reset_FX      ; Missing location assignment   ;
; out1          ; Missing location assignment   ;
; out2          ; Missing location assignment   ;
; out3          ; Missing location assignment   ;
; out4          ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                             ;                             ;
+-------------------------------------------------------------------------------------------------------------+-----------------------------+
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                             ; Integer PLL                 ;
;     -- PLL Location                                                                                         ; FRACTIONALPLL_X121_Y1_N0    ;
;     -- PLL Feedback clock type                                                                              ; Global Clock                ;
;     -- PLL Bandwidth                                                                                        ; Auto                        ;
;         -- PLL Bandwidth Range                                                                              ; 2100000 to 1400000 Hz       ;
;     -- Reference Clock Frequency                                                                            ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                           ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                    ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                   ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                    ; 50.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                    ; 108.333333 MHz              ;
;     -- PLL Enable                                                                                           ; On                          ;
;     -- PLL Fractional Division                                                                              ; N/A                         ;
;     -- M Counter                                                                                            ; 12                          ;
;     -- N Counter                                                                                            ; 2                           ;
;     -- PLL Refclk Select                                                                                    ;                             ;
;             -- PLL Refclk Select Location                                                                   ; PLLREFCLKSELECT_X121_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                           ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                           ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                              ; N/A                         ;
;             -- CORECLKIN source                                                                             ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                           ; N/A                         ;
;             -- PLLIQCLKIN source                                                                            ; N/A                         ;
;             -- RXIQCLKIN source                                                                             ; N/A                         ;
;             -- CLKIN(0) source                                                                              ; clk_in~input                ;
;             -- CLKIN(1) source                                                                              ; N/A                         ;
;             -- CLKIN(2) source                                                                              ; N/A                         ;
;             -- CLKIN(3) source                                                                              ; N/A                         ;
;     -- PLL Output Counter                                                                                   ;                             ;
;         -- PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                       ; 50.0 MHz                    ;
;             -- Output Clock Location                                                                        ; PLLOUTPUTCOUNTER_X121_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                       ; Off                         ;
;             -- Duty Cycle                                                                                   ; 50.0000                     ;
;             -- Phase Shift                                                                                  ; 0.000000 degrees            ;
;             -- C Counter                                                                                    ; 6                           ;
;             -- C Counter PH Mux PRST                                                                        ; 0                           ;
;             -- C Counter PRST                                                                               ; 1                           ;
;         -- PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll3~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                       ; 12.5 MHz                    ;
;             -- Output Clock Location                                                                        ; PLLOUTPUTCOUNTER_X121_Y1_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                       ; Off                         ;
;             -- Duty Cycle                                                                                   ; 50.0000                     ;
;             -- Phase Shift                                                                                  ; 0.000000 degrees            ;
;             -- C Counter                                                                                    ; 24                          ;
;             -- C Counter PH Mux PRST                                                                        ; 0                           ;
;             -- C Counter PRST                                                                               ; 1                           ;
;                                                                                                             ;                             ;
+-------------------------------------------------------------------------------------------------------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |BION_TOP                                                                                                                               ; 907.5 (1.4)          ; 1066.5 (1.5)                     ; 174.0 (0.2)                                       ; 15.0 (0.1)                       ; 0.0 (0.0)            ; 1174 (3)            ; 1222 (0)                  ; 0 (0)         ; 327680            ; 40    ; 0          ; 56   ; 0            ; |BION_TOP                                                                                                                                                                                                                                                                                                                                            ; BION_TOP                          ; work         ;
;    |Data_gen_cam:Data_gen_cam_1|                                                                                                        ; 66.2 (7.1)           ; 76.2 (8.3)                       ; 10.8 (1.4)                                        ; 0.9 (0.3)                        ; 0.0 (0.0)            ; 99 (7)              ; 92 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_1                                                                                                                                                                                                                                                                                                                ; Data_gen_cam                      ; work         ;
;       |PATHERN_GENERATOR:Pattern_generator_cam|                                                                                         ; 59.2 (41.6)          ; 67.9 (47.0)                      ; 9.4 (6.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 92 (55)             ; 81 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam                                                                                                                                                                                                                                                                        ; PATHERN_GENERATOR                 ; work         ;
;          |count_n_modul:counter_flex_gradient|                                                                                          ; 8.5 (8.5)            ; 11.6 (11.6)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient                                                                                                                                                                                                                                    ; count_n_modul                     ; work         ;
;          |noise_gen:noise_gen_0|                                                                                                        ; 9.1 (9.1)            ; 9.3 (9.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|noise_gen:noise_gen_0                                                                                                                                                                                                                                                  ; noise_gen                         ; work         ;
;    |Data_gen_cam:Data_gen_cam_2|                                                                                                        ; 41.0 (2.1)           ; 46.0 (2.5)                       ; 5.8 (0.6)                                         ; 0.8 (0.2)                        ; 0.0 (0.0)            ; 55 (0)              ; 41 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_2                                                                                                                                                                                                                                                                                                                ; Data_gen_cam                      ; work         ;
;       |PATHERN_GENERATOR:Pattern_generator_cam|                                                                                         ; 38.9 (38.9)          ; 43.5 (43.5)                      ; 5.3 (5.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 55 (55)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_2|PATHERN_GENERATOR:Pattern_generator_cam                                                                                                                                                                                                                                                                        ; PATHERN_GENERATOR                 ; work         ;
;    |Data_gen_cam:Data_gen_cam_3|                                                                                                        ; 38.9 (0.3)           ; 45.5 (2.2)                       ; 8.0 (1.9)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 42 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_3                                                                                                                                                                                                                                                                                                                ; Data_gen_cam                      ; work         ;
;       |PATHERN_GENERATOR:Pattern_generator_cam|                                                                                         ; 38.6 (38.6)          ; 43.3 (43.3)                      ; 6.1 (6.1)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 55 (55)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_3|PATHERN_GENERATOR:Pattern_generator_cam                                                                                                                                                                                                                                                                        ; PATHERN_GENERATOR                 ; work         ;
;    |Data_gen_cam:Data_gen_cam_4|                                                                                                        ; 41.6 (2.3)           ; 46.8 (2.6)                       ; 5.8 (0.3)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 43 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_4                                                                                                                                                                                                                                                                                                                ; Data_gen_cam                      ; work         ;
;       |PATHERN_GENERATOR:Pattern_generator_cam|                                                                                         ; 39.2 (39.2)          ; 44.1 (44.1)                      ; 5.5 (5.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 55 (55)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_gen_cam:Data_gen_cam_4|PATHERN_GENERATOR:Pattern_generator_cam                                                                                                                                                                                                                                                                        ; PATHERN_GENERATOR                 ; work         ;
;    |Data_processing_interface:Data_processing_interface_top|                                                                            ; 38.0 (24.2)          ; 47.5 (28.5)                      ; 11.8 (6.6)                                        ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 66 (38)             ; 62 (18)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top                                                                                                                                                                                                                                                                                    ; Data_processing_interface         ; work         ;
;       |RAM_2_ports:RAM_1_1|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_1                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_1_2|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_2                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_2_1|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_1                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_2_2|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_2                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_3_1|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_1                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_3_2|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_2                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_4_1|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_1                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |RAM_2_ports:RAM_4_2|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_2                                                                                                                                                                                                                                                                ; RAM_2_ports                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_ifv3:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated                                                                                                                                                                                                 ; altsyncram_ifv3                   ; work         ;
;       |count_n_modul:count_address_read|                                                                                                ; 6.8 (6.8)            ; 9.5 (9.5)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_read                                                                                                                                                                                                                                                   ; count_n_modul                     ; work         ;
;       |count_n_modul:count_address_write|                                                                                               ; 7.0 (7.0)            ; 9.5 (9.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write                                                                                                                                                                                                                                                  ; count_n_modul                     ; work         ;
;    |Framing_interface:Framing_interface_top|                                                                                            ; 172.0 (124.2)        ; 205.9 (133.4)                    ; 34.1 (9.4)                                        ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 293 (218)           ; 157 (28)                  ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top                                                                                                                                                                                                                                                                                                    ; Framing_interface                 ; work         ;
;       |FIFO:Buffer_data|                                                                                                                ; 47.8 (0.0)           ; 72.5 (0.0)                       ; 24.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 129 (0)                   ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data                                                                                                                                                                                                                                                                                   ; FIFO                              ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 47.8 (0.0)           ; 72.5 (0.0)                       ; 24.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 129 (0)                   ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component                                                                                                                                                                                                                                                           ; dcfifo                            ; work         ;
;             |dcfifo_p3p1:auto_generated|                                                                                                ; 47.8 (5.6)           ; 72.5 (18.7)                      ; 24.7 (13.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (3)              ; 129 (48)                  ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated                                                                                                                                                                                                                                ; dcfifo_p3p1                       ; work         ;
;                |a_graycounter_nvb:wrptr_g1p|                                                                                            ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_nvb:wrptr_g1p                                                                                                                                                                                                    ; a_graycounter_nvb                 ; work         ;
;                |a_graycounter_rh6:rdptr_g1p|                                                                                            ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|a_graycounter_rh6:rdptr_g1p                                                                                                                                                                                                    ; a_graycounter_rh6                 ; work         ;
;                |alt_synch_pipe_cbl:rs_dgwp|                                                                                             ; 2.9 (0.0)            ; 12.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|alt_synch_pipe_cbl:rs_dgwp                                                                                                                                                                                                     ; alt_synch_pipe_cbl                ; work         ;
;                   |dffpipe_v09:dffpipe15|                                                                                               ; 2.9 (2.9)            ; 12.3 (12.3)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|alt_synch_pipe_cbl:rs_dgwp|dffpipe_v09:dffpipe15                                                                                                                                                                               ; dffpipe_v09                       ; work         ;
;                |altsyncram_gia1:fifo_ram|                                                                                               ; 7.8 (1.3)            ; 10.8 (2.8)                       ; 3.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (2)              ; 6 (6)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram                                                                                                                                                                                                       ; altsyncram_gia1                   ; work         ;
;                   |decode_v07:decode12|                                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|decode_v07:decode12                                                                                                                                                                                   ; decode_v07                        ; work         ;
;                   |mux_fr7:mux13|                                                                                                       ; 5.3 (5.3)            ; 7.0 (7.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13                                                                                                                                                                                         ; mux_fr7                           ; work         ;
;                |cmpr_f06:rdempty_eq_comp|                                                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|cmpr_f06:rdempty_eq_comp                                                                                                                                                                                                       ; cmpr_f06                          ; work         ;
;    |JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|                                                                                             ; 225.8 (0.0)          ; 261.5 (0.0)                      ; 42.0 (0.0)                                        ; 6.3 (0.0)                        ; 0.0 (0.0)            ; 264 (0)             ; 329 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch                                                                                                                                                                                                                                                                                                     ; JTAG_DEBUG_CONST                  ; work         ;
;       |const:const_8bit_0|                                                                                                              ; 19.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 19.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 19.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 19.5 (10.5)          ; 24.0 (14.0)                      ; 4.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 31 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_1|                                                                                                              ; 20.7 (0.0)           ; 24.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 20.7 (0.0)           ; 24.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 20.7 (0.0)           ; 24.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 20.7 (10.7)          ; 24.5 (14.5)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 31 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_10|                                                                                                             ; 19.5 (0.0)           ; 23.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10                                                                                                                                                                                                                                                                                 ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 19.5 (0.0)           ; 23.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                             ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 19.5 (0.0)           ; 23.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                         ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 19.5 (9.8)           ; 23.0 (13.3)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                               ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                           ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_2|                                                                                                              ; 22.1 (0.0)           ; 23.8 (0.0)                       ; 2.8 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 22.1 (0.0)           ; 23.8 (0.0)                       ; 2.8 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 22.1 (0.0)           ; 23.8 (0.0)                       ; 2.8 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 22.1 (12.9)          ; 23.8 (14.2)                      ; 2.8 (2.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 24 (10)             ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.2 (9.2)            ; 9.7 (9.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_3|                                                                                                              ; 19.3 (0.0)           ; 24.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 19.3 (0.0)           ; 24.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 19.3 (0.0)           ; 24.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 19.3 (9.3)           ; 24.0 (14.0)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 30 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_4|                                                                                                              ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 19.0 (9.8)           ; 24.2 (14.2)                      ; 5.2 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 30 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.2 (9.2)            ; 10.0 (10.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_5|                                                                                                              ; 20.7 (0.0)           ; 23.5 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 20.7 (0.0)           ; 23.5 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 20.7 (0.0)           ; 23.5 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 20.7 (11.5)          ; 23.5 (13.5)                      ; 2.8 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.2 (9.2)            ; 10.0 (10.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_6|                                                                                                              ; 21.0 (0.0)           ; 22.5 (0.0)                       ; 2.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 21.0 (0.0)           ; 22.5 (0.0)                       ; 2.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 21.0 (0.0)           ; 22.5 (0.0)                       ; 2.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 21.0 (11.8)          ; 22.5 (12.5)                      ; 2.5 (1.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.2 (9.2)            ; 10.0 (10.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_7|                                                                                                              ; 22.3 (0.0)           ; 24.0 (0.0)                       ; 2.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 22.3 (0.0)           ; 24.0 (0.0)                       ; 2.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 22.3 (0.0)           ; 24.0 (0.0)                       ; 2.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 22.3 (12.7)          ; 24.0 (14.0)                      ; 2.7 (2.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 30 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.7 (9.7)            ; 10.0 (10.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_8|                                                                                                              ; 20.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 20.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 20.5 (0.0)           ; 24.0 (0.0)                       ; 4.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 20.5 (10.8)          ; 24.0 (14.0)                      ; 4.5 (4.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 31 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.7 (9.7)            ; 10.0 (10.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;       |const:const_8bit_9|                                                                                                              ; 21.2 (0.0)           ; 24.0 (0.0)                       ; 5.0 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9                                                                                                                                                                                                                                                                                  ; const                             ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 21.2 (0.0)           ; 24.0 (0.0)                       ; 5.0 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                      ; work         ;
;             |lpm_constant_ma8:ag|                                                                                                       ; 21.2 (0.0)           ; 24.0 (0.0)                       ; 5.0 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag                                                                                                                                                                                                                          ; lpm_constant_ma8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 21.2 (12.4)          ; 24.0 (14.2)                      ; 5.0 (4.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 24 (10)             ; 29 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 8.8 (8.8)            ; 9.8 (9.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                        ; work         ;
;    |PLL:PLL_input|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|PLL:PLL_input                                                                                                                                                                                                                                                                                                                              ; PLL                               ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|PLL:PLL_input|altpll:altpll_component                                                                                                                                                                                                                                                                                                      ; altpll                            ; work         ;
;          |PLL_altpll5:auto_generated|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated                                                                                                                                                                                                                                                                           ; PLL_altpll5                       ; work         ;
;    |Synth_gen_mult:Sync_gen_mult_top|                                                                                                   ; 48.3 (0.0)           ; 53.1 (0.0)                       ; 4.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 117 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top                                                                                                                                                                                                                                                                                                           ; Synth_gen_mult                    ; work         ;
;       |Sync_gen:Sync_gen_cam|                                                                                                           ; 23.7 (0.0)           ; 24.8 (0.0)                       ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 59 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam                                                                                                                                                                                                                                                                                     ; Sync_gen                          ; work         ;
;          |count_n_modul:counter_for_line|                                                                                               ; 12.2 (12.2)          ; 13.0 (13.0)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 15 (15)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line                                                                                                                                                                                                                                                      ; count_n_modul                     ; work         ;
;          |count_n_modul:counter_for_pix|                                                                                                ; 11.4 (11.4)          ; 11.9 (11.9)                      ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix                                                                                                                                                                                                                                                       ; count_n_modul                     ; work         ;
;       |Sync_gen:Sync_gen_interface|                                                                                                     ; 24.7 (1.8)           ; 28.2 (2.0)                       ; 3.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (4)              ; 58 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface                                                                                                                                                                                                                                                                               ; Sync_gen                          ; work         ;
;          |count_n_modul:counter_for_line|                                                                                               ; 9.6 (9.6)            ; 12.0 (12.0)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line                                                                                                                                                                                                                                                ; count_n_modul                     ; work         ;
;          |count_n_modul:counter_for_pix|                                                                                                ; 13.3 (13.3)          ; 14.2 (14.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix                                                                                                                                                                                                                                                 ; count_n_modul                     ; work         ;
;    |output_data_interface:output_data_interface_arch|                                                                                   ; 2.9 (2.9)            ; 31.5 (31.5)                      ; 28.6 (28.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|output_data_interface:output_data_interface_arch                                                                                                                                                                                                                                                                                           ; output_data_interface             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 231.4 (0.5)          ; 251.0 (0.5)                      ; 22.0 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 216 (1)             ; 274 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 230.9 (0.0)          ; 250.5 (0.0)                      ; 22.0 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 274 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 230.9 (0.0)          ; 250.5 (0.0)                      ; 22.0 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 274 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 230.9 (4.2)          ; 250.5 (4.8)                      ; 22.0 (0.7)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 215 (1)             ; 274 (15)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 226.7 (0.0)          ; 245.7 (0.0)                      ; 21.3 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 214 (0)             ; 259 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 226.7 (200.6)        ; 245.7 (215.6)                    ; 21.3 (17.4)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 214 (172)           ; 259 (227)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 15.2 (15.2)          ; 16.5 (16.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.0 (11.0)          ; 13.6 (13.6)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BION_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FLAGC         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FLAGD         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_in_1     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_in_2     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; button_left   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; button_right  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mode_switcher ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PCLK          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; slrd          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; slwr          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sloe          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pktend        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset_FX      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; slcs          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out1          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out2          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out3          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out4          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; databus[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FLAGB         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_in        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FLAGA         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; FLAGC                                                                           ;                   ;         ;
; FLAGD                                                                           ;                   ;         ;
; reset                                                                           ;                   ;         ;
; data_in_1                                                                       ;                   ;         ;
; data_in_2                                                                       ;                   ;         ;
; button_left                                                                     ;                   ;         ;
; button_right                                                                    ;                   ;         ;
; mode_switcher                                                                   ;                   ;         ;
; FLAGB                                                                           ;                   ;         ;
;      - Framing_interface:Framing_interface_top|state.stream_in_write_wr_delay~0 ; 0                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector0~0                      ; 0                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector11~0                     ; 0                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector10~0                     ; 0                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector9~0                      ; 0                 ; 0       ;
; clk_in                                                                          ;                   ;         ;
; FLAGA                                                                           ;                   ;         ;
;      - Framing_interface:Framing_interface_top|Selector10~0                     ; 1                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector11~1                     ; 1                 ; 0       ;
;      - Framing_interface:Framing_interface_top|Selector9~1                      ; 1                 ; 0       ;
+---------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                    ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Data_gen_cam:Data_gen_cam_1|PATHERN_GENERATOR:Pattern_generator_cam|count_n_modul:counter_flex_gradient|Equal0~2                                                                                                                                                                                                                                           ; MLABCELL_X18_Y6_N42         ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Data_gen_cam:Data_gen_cam_1|pix_active_in                                                                                                                                                                                                                                                                                                                  ; FF_X14_Y6_N38               ; 26      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Data_gen_cam:Data_gen_cam_1|valid_in                                                                                                                                                                                                                                                                                                                       ; FF_X14_Y6_N20               ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_read|Equal0~2                                                                                                                                                                                                                                                          ; LABCELL_X10_Y8_N36          ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|count_n_modul:count_address_write|Equal0~2                                                                                                                                                                                                                                                         ; LABCELL_X9_Y9_N42           ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|data_out_signal[0]~6                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y9_N36          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[0]                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N1                ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[1]                                                                                                                                                                                                                                                                                         ; FF_X13_Y7_N16               ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[2]                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N7                ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[2]~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X13_Y8_N18         ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[3]                                                                                                                                                                                                                                                                                         ; FF_X10_Y9_N4                ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[4]                                                                                                                                                                                                                                                                                         ; FF_X13_Y7_N7                ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[5]                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N49               ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[6]                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N10               ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_read[7]                                                                                                                                                                                                                                                                                         ; FF_X11_Y9_N49               ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_write_1                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N41               ; 22      ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; Data_processing_interface:Data_processing_interface_top|en_write_2                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N22               ; 6       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|decode_v07:decode12|w_anode663w[2]~0                                                                                                                                                                                  ; LABCELL_X50_Y3_N33          ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|decode_v07:decode12|w_anode676w[2]~0                                                                                                                                                                                  ; LABCELL_X50_Y3_N48          ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|decode_v07:decode12|w_anode684w[2]~0                                                                                                                                                                                  ; LABCELL_X50_Y3_N30          ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|decode_v07:decode12|w_anode692w[2]~0                                                                                                                                                                                  ; LABCELL_X50_Y3_N51          ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                  ; MLABCELL_X53_Y6_N24         ; 62      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|LessThan0~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X58_Y8_N15          ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|data_to_buffer[4]~14                                                                                                                                                                                                                                                                                               ; MLABCELL_X41_Y8_N0          ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|enable_for_write_buffer                                                                                                                                                                                                                                                                                            ; FF_X9_Y8_N14                ; 30      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Framing_interface:Framing_interface_top|pix_active                                                                                                                                                                                                                                                                                                         ; FF_X13_Y8_N26               ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]~0                                                                                                                                                                                        ; MLABCELL_X8_Y2_N57          ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X2_Y2_N6            ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X4_Y2_N12           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; MLABCELL_X8_Y2_N24          ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                               ; LABCELL_X9_Y2_N57           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                          ; LABCELL_X9_Y2_N48           ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~0                                                                                                                                                                                       ; MLABCELL_X8_Y3_N18          ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                   ; MLABCELL_X8_Y3_N12          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                   ; MLABCELL_X8_Y5_N54          ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                         ; MLABCELL_X8_Y3_N21          ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                              ; MLABCELL_X13_Y2_N21         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                         ; MLABCELL_X13_Y2_N0          ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]~0                                                                                                                                                                                        ; MLABCELL_X8_Y4_N21          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X2_Y2_N39           ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X1_Y6_N39           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; MLABCELL_X8_Y4_N24          ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                               ; LABCELL_X7_Y1_N57           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                          ; LABCELL_X7_Y1_N12           ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]~0                                                                                                                                                                                        ; MLABCELL_X8_Y1_N18          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; MLABCELL_X8_Y1_N27          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X9_Y1_N0            ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; MLABCELL_X8_Y1_N48          ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                               ; MLABCELL_X6_Y1_N57          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                          ; MLABCELL_X6_Y1_N36          ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]~0                                                                                                                                                                                        ; LABCELL_X9_Y7_N33           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X2_Y7_N45           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X2_Y7_N42           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; LABCELL_X9_Y7_N15           ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                               ; LABCELL_X2_Y8_N33           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                          ; LABCELL_X2_Y8_N48           ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                        ; LABCELL_X4_Y3_N6            ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X4_Y3_N51           ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X7_Y3_N54           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; LABCELL_X11_Y3_N27          ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                               ; LABCELL_X15_Y2_N33          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                          ; LABCELL_X15_Y2_N12          ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]~0                                                                                                                                                                                        ; LABCELL_X2_Y9_N12           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X2_Y9_N33           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; MLABCELL_X3_Y9_N6           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; LABCELL_X2_Y9_N9            ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                               ; LABCELL_X1_Y9_N30           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                          ; LABCELL_X1_Y9_N15           ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                        ; MLABCELL_X6_Y6_N6           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; MLABCELL_X6_Y6_N9           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; MLABCELL_X6_Y6_N54          ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; MLABCELL_X6_Y6_N36          ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                               ; LABCELL_X14_Y2_N33          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                          ; LABCELL_X14_Y2_N48          ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                        ; LABCELL_X7_Y6_N36           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X7_Y6_N21           ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X7_Y6_N54           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; LABCELL_X7_Y6_N42           ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                               ; LABCELL_X1_Y8_N33           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                          ; LABCELL_X1_Y8_N48           ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~0                                                                                                                                                                                        ; MLABCELL_X6_Y5_N24          ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; MLABCELL_X6_Y5_N27          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; MLABCELL_X6_Y5_N6           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; MLABCELL_X6_Y5_N42          ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                               ; LABCELL_X11_Y1_N45          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~1                                                                                                                                          ; LABCELL_X11_Y1_N48          ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~0                                                                                                                                                                                        ; MLABCELL_X8_Y4_N48          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                    ; LABCELL_X7_Y4_N27           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                    ; LABCELL_X9_Y6_N18           ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                          ; LABCELL_X7_Y4_N21           ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                               ; MLABCELL_X6_Y4_N15          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                          ; MLABCELL_X6_Y4_N42          ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll2_outclk                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X121_Y0_N1 ; 359     ; Clock                                  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll3_outclk                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X121_Y1_N1 ; 308     ; Clock                                  ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|Equal0~2                                                                                                                                                                                                                                                             ; LABCELL_X9_Y3_N42           ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|Equal0~2                                                                                                                                                                                                                                                              ; LABCELL_X11_Y7_N48          ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|cout                                                                                                                                                                                                                                                                  ; FF_X11_Y7_N53               ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|Equal1~0                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y10_N51         ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|Equal1~1                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y10_N24         ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|Equal1~2                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y10_N57         ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|Equal0~2                                                                                                                                                                                                                                                       ; LABCELL_X4_Y8_N57           ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|Equal0~2                                                                                                                                                                                                                                                        ; LABCELL_X14_Y8_N54          ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|cout                                                                                                                                                                                                                                                            ; FF_X14_Y8_N59               ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3               ; 603     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3               ; 55      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; output_data_interface:output_data_interface_arch|Flag_for_databus                                                                                                                                                                                                                                                                                          ; FF_X64_Y10_N8               ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X3_Y2_N20                ; 225     ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; LABCELL_X10_Y2_N33          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X4_Y1_N41                ; 113     ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                             ; LABCELL_X1_Y2_N15           ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X3_Y2_N48          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][0]~21                         ; LABCELL_X7_Y5_N51           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[11][0]~23                         ; LABCELL_X7_Y5_N45           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                           ; LABCELL_X7_Y5_N42           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                           ; LABCELL_X7_Y5_N48           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~7                           ; LABCELL_X7_Y5_N0            ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~9                           ; MLABCELL_X3_Y6_N9           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~11                          ; MLABCELL_X3_Y6_N3           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~13                          ; MLABCELL_X3_Y6_N0           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~15                          ; MLABCELL_X3_Y6_N54          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]~17                          ; MLABCELL_X3_Y6_N57          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]~19                          ; LABCELL_X7_Y5_N18           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]~18                           ; MLABCELL_X3_Y3_N21          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                            ; MLABCELL_X3_Y2_N54          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X1_Y2_N54           ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X2_Y1_N12           ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[10][0]~12                  ; MLABCELL_X8_Y6_N18          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[11][0]~13                  ; MLABCELL_X8_Y5_N30          ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                    ; LABCELL_X2_Y7_N6            ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; LABCELL_X4_Y4_N30           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~4                    ; LABCELL_X7_Y4_N57           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~5                    ; LABCELL_X2_Y7_N24           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~6                    ; LABCELL_X2_Y7_N27           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~7                    ; LABCELL_X4_Y1_N42           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~9                    ; LABCELL_X2_Y5_N18           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[8][0]~10                   ; LABCELL_X2_Y7_N54           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[9][0]~11                   ; LABCELL_X2_Y7_N57           ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X10_Y2_N18          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~0 ; LABCELL_X11_Y2_N54          ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~1 ; LABCELL_X11_Y2_N57          ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y1_N47                ; 16      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X3_Y2_N59                ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X3_Y2_N5                 ; 163     ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X3_Y2_N32                ; 129     ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y1_N18           ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y1_N5                 ; 184     ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y2_N12           ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|fb_clkin                 ; FRACTIONALPLL_X121_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X121_Y0_N1 ; 359     ; Global Clock         ; GCLK10           ; --                        ;
; PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll3_outclk ; PLLOUTPUTCOUNTER_X121_Y1_N1 ; 308     ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; altera_internal_jtag~TCKUTAP ; 603     ;
+------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_1_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X12_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_2_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X12_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X5_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_3_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_1|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X12_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Data_processing_interface:Data_processing_interface_top|RAM_2_ports:RAM_4_2|altsyncram:altsyncram_component|altsyncram_ifv3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X12_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; None ; M10K_X52_Y10_N0, M10K_X40_Y9_N0, M10K_X52_Y11_N0, M10K_X40_Y10_N0, M10K_X52_Y3_N0, M10K_X52_Y7_N0, M10K_X52_Y4_N0, M10K_X52_Y8_N0, M10K_X57_Y5_N0, M10K_X52_Y9_N0, M10K_X57_Y6_N0, M10K_X57_Y7_N0, M10K_X40_Y5_N0, M10K_X40_Y8_N0, M10K_X40_Y7_N0, M10K_X40_Y6_N0, M10K_X52_Y5_N0, M10K_X52_Y2_N0, M10K_X52_Y1_N0, M10K_X52_Y6_N0, M10K_X40_Y4_N0, M10K_X40_Y2_N0, M10K_X40_Y1_N0, M10K_X40_Y3_N0, M10K_X57_Y3_N0, M10K_X57_Y2_N0, M10K_X57_Y1_N0, M10K_X57_Y4_N0, M10K_X57_Y9_N0, M10K_X57_Y8_N0, M10K_X57_Y11_N0, M10K_X57_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 4,244 / 721,028 ( < 1 % ) ;
; C12 interconnects            ; 35 / 30,780 ( < 1 % )     ;
; C2 interconnects             ; 1,160 / 303,248 ( < 1 % ) ;
; C4 interconnects             ; 826 / 140,620 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 269 / 721,028 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 573 / 227,120 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 127 / 30,168 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 152 / 53,952 ( < 1 % )    ;
; R3 interconnects             ; 1,777 / 331,920 ( < 1 % ) ;
; R6 interconnects             ; 2,847 / 622,512 ( < 1 % ) ;
; Spine clocks                 ; 5 / 480 ( 1 % )           ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 45           ; 0            ; 45           ; 0            ; 0            ; 60        ; 45           ; 0            ; 60        ; 60        ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 15           ; 60           ; 15           ; 60           ; 60           ; 0         ; 15           ; 60           ; 0         ; 0         ; 60           ; 15           ; 60           ; 60           ; 60           ; 60           ; 15           ; 60           ; 60           ; 60           ; 60           ; 15           ; 60           ; 60           ; 60           ; 60           ; 60           ; 60           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; FLAGC               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FLAGD               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data_in_1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data_in_2           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; button_left         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; button_right        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mode_switcher       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; slrd                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; slwr                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sloe                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pktend              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_FX            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; slcs                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out1                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out2                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out3                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out4                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; databus[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FLAGB               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_in              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FLAGA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 806.6             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 44.5              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_9[3]                                                                                                  ; 1.440             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_9[3]                                                                                                  ; 1.399             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                    ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                          ; 1.360             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_9[3]                                                                                                  ; 1.352             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_9[3]                                                                                                  ; 1.352             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_9[3]                                                                                                  ; 1.352             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.345             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.342             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.341             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; 1.340             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.339             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.339             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.339             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.337             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.337             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.336             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.333             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.330             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.328             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.327             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.325             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                 ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; 1.324             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                    ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                          ; 1.323             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.322             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.317             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                    ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                          ; 1.316             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.314             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.313             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.309             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.309             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.308             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.307             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.307             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.306             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.305             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.304             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.303             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.303             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.302             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.302             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.302             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.301             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.298             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.297             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.297             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.293             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.288             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.284             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.279             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.277             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.272             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.261             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.254             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.253             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                    ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                          ; 1.250             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.250             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.242             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.238             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.236             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.235             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.234             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.234             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.233             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.233             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.231             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.228             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.225             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.222             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.221             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]  ; 1.214             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.212             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                  ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                    ; 1.211             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                     ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                           ; 1.203             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.177             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                   ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                   ; 1.172             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_9|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.164             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_5|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.157             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_4|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.156             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_8|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.156             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                         ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_10|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                          ; 1.155             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_3|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.154             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_7|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.154             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 1.152             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_2|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.152             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_6|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.151             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_0|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.147             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.146             ;
; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                          ; JTAG_DEBUG_CONST:JTAG_DEBUG_CONST_arch|const:const_8bit_1|lpm_constant:LPM_CONSTANT_component|lpm_constant_ma8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                           ; 1.144             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 1.142             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.119             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.107             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEFA9F23C8 for design "Cyclone_V_revision"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_4_cameras/db/pll_altpll5.v Line: 77
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 56 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X121_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 433 fanout uses global clock CLKCTRL_G10
    Info (11162): PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|wire_generic_pll3_outclk~CLKENA0 with 341 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_p3p1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_019:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_v09:dffpipe15|dffe16a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_019:dffpipe18|dffe19a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/intelFPGA_lite/19.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: C:/intelFPGA_lite/19.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/19.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cyclone_V_revision.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk_in was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qint[0] is being clocked by clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL_input|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X0_Y0 to location X11_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 3.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_4_cameras/Cyclone_V_revision.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 7223 megabytes
    Info: Processing ended: Tue Dec 08 21:15:50 2020
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:02:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_4_cameras/Cyclone_V_revision.fit.smsg.


