{"patent_id": "10-2020-0169715", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0080790", "출원번호": "10-2020-0169715", "발명의 명칭": "비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방", "출원인": "삼성전자주식회사", "발명자": "양영휘"}}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 갖는 메모리 셀 어레이;어드레스에 응답하여 상기 복수의 메모리 블록들 중에서 어느 하나를 선택하는 로우 디코더;상기 복수의 워드라인들 중에서 선택된 워드라인과 비선택 워드라인들에 대응하는 워드라인 전압들을 제공하는전압 발생기;상기 복수의 비트라인들에 연결되고, 복수의 메모리 블록들 중에서 선택된 메모리 블록의 선택된 워드라인에 연결된 메모리 셀들로부터 데이터를 읽는 페이지 버퍼들; 및상기 로우 디코더, 상기 전압 발생기, 상기 페이지 버퍼들을 제어하는 제어 로직을 포함하고,상기 제어 로직은, 제어기로부터 적어도 하나의 섹터의 제 1 데이터를 수신하고, 리드 레벨을 이용하여 상기 메모리 셀들을 중에서 상기 제 1 데이터에 대응하는 제 1 메모리 셀들로부터 센싱 동작을 수행하고, 상기 제 1 데이터와 상기 센싱 동작의 제 2 데이터를 비교하고, 상기 비교 결과에 따라 페일 비트를 카운트하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제 1 데이터는 에러 정정 동작에서 패스된 섹터의 데이터를 포함하는 것을 특징으로 하는 비휘발성 메모리장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제 1 데이터와 상기 제 2 데이터를 비교하기 위하여, 상기 제 1 데이터와 상기 제 2 데이터는 XOR 연산되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 XOR 연산은 상기 페이지 버퍼들 중에서 상기 적어도 하나의 섹터에 대응하는 페이지 버퍼들의 각각에서 수행되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 적어도 하나의 섹터에 대응하는 페이지 버퍼들의 각각의 출력값들을 이용하여 상기 페일 비트를 카운트하는 셀 카운터를 더 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제어기는 타겟 상태에 대응하는 상기 리드 레벨을 증가시키면서, 리드 레벨에 따른 페일 비트 카운트 값을생성하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2022-0080790-3-제 6 항에 있어서,상기 페일 비트 카운트 값은 '0' 페일 비트 카운트 값 혹은 '1' 페일 비트 카운트 값을 포함하는 것을 특징으로하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,리드 레벨 별 상기 '0' 페일 비트 카운트 값과 상기 '1' 페일 비트 카운트 값을 갖는 페일 비트 정보를 외부의제어기로 전송되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 제어 로직은, 외부의 제어기로부터 상기 적어도 하나의 섹터에 대응하는 페일 비트 정보에 따른 하드 디시젼 리드 레벨을 수신하고, 상기 하드 디시젼 리드 레벨을 이용하여 상기 적어도 하나의 섹터에 대응하는 상기제 1 메모리 셀들로부터 하드 디시젼 리드 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 제어 로직은, 외부의 제어기로부터 상기 적어도 하나의 섹터에 대응하는 페일 비트 정보에 따른 소프트 디시젼 옵셋을 수신하고, 상기 소프트 디시젼 옵셋을 이용하여 상기 적어도 하나의 섹터에 대응하는 상기 제 1 메모리 셀들로부터 소프트 디시젼 리드 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "적어도 하나의 비휘발성 메모리 장치 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 제어기를 갖는저장 장치의 리드 방법에 있어서, 상기 제어기에서 제 1 리드 커맨드를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하는 단계;상기 제어기에서 상기 제 1 리드 커맨드에 대응하는 제 1 리드 데이터를 상기 적어도 하나의 비휘발성 메모리장치로부터 수신하는 단계;상기 제 1 리드 데이터의 에러 정정이 불가할 때, 상기 제어기에서 특수 커맨드와 함께 에러 정정된 섹터 데이터를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하는 단계;상기 제어기에서 상기 적어도 하나의 비휘발성 메모리 장치로부터 페일 비트 정보를 수신하는 단계;상기 제어기에서 상기 페일 비트 정보를 이용하여 리드 레벨 서치 동작을 수행하는 단계; 상기 제어기에서 상기 리드 레벨 서치 동작에서 찾은 리드 레벨과 제 2 리드 커맨드를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하는 단계; 및상기 제어기에서 상기 제 2 리드 커맨드에 대응하는 제 2 리드 데이터를 상기 적어도 하나의 비휘발성 메모리장치로부터 수신하는 단계를 포함하는 방법."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 특수 커맨드는 리드 리트라이 커맨드를 포함하고,상기 제 1 리드 커맨드와 상기 제 2 리드 커맨드는 동일한 것을 특징으로 하는 방법."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 페일 비트 정보는, 리드 레벨에 따른 '0' 페일 비트 카운트 값과 '1' 페일 비트 카운트 값을 포함하는 것공개특허 10-2022-0080790-4-을 특징으로 하는 방법."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 리드 레벨 서치 동작을 수행하는 단계는,상기 리드 레벨에 따른 '0' 페일 비트 카운트 값과 '1' 페일 비트 카운트 값을 합하는 단계; 및상기 합쳐진 페일 비트 값이 최소로 되는 지점을 최적의 리드 레벨로 결정하는 단계를 포함하는 것을 특징으로하는 방법."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 제어기에서 상기 페일 비트 정보를 이용하여 소프트 디시젼 옵셋을 설정하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "적어도 하나의 비휘발성 메모리 장치; 및상기 적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 제공하는 제어 핀들로연결되고, 상기 적어도 하나의 비휘발성 메모리로부터 데이터를 읽도록 구현된 제어기를 포함하고,상기 적어도 하나의 비휘발성 메모리 장치는, 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서특수 커맨드를 래치함으로써, 페일 비트 카운트 동작을 수행하고,상기 페일 비트 카운트 동작은, 리드 레벨을 변경하면서 센싱 데이터와 오리지널 데이터를 비교하고, 상기 비교결과에 대응하는 페일 비트를 카운트 하고, 리드 레벨에 따른 페일 비트 정보를 생성하는 것을 특징으로 하는저장 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 제어기는 상기 페일 비트 정보를 이용하여 최적의 리드 레벨을 서치하거나, 소프트 디시젼 옵셋을 설정하는 것을 특징으로 하는 저장 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 적어도 하나의 비휘발성 메모리 장치는 상기 페일 비트 정보를 이용하여 최적의 리드 레벨을 서치하고, 상기 최적의 리드 레벨을 이용하여 리드 동작을 수행하는 것을 특징으로 하는 저장 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 오리지널 데이터는 메모리 셀이 타겟 레벨 보다 낮은 상태일 때 '1'로 설정되고, 상기 메모리 셀이 상기타겟 레벨 보다 높은 상태일 때'0'으로 설정되는 것을 특징으로 하는 저장 장치."}
{"patent_id": "10-2020-0169715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항에 있어서,상기 페일 비트 카운트 동작은 상기 센싱 데이터와 상기 오리지널 데이터에 대한 XOR 연산을 포함하는 것을 특징으로 하는 저장 장치.공개특허 10-2022-0080790-5-"}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에 따른 제어기는, 제어 핀들, 버퍼 메모리, 에러 정정 회로, 및 상기 적어도 하나의 비휘발성 메모리 장 치의 리드 동작의 리드 레벨 서치 유닛을 구동하는 프로세서를 포함하고, 상기 리드 레벨 서치 유닛은, 상기 제 1 리드 데이터의 에러 정정이 불가할 때 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 제 1 페이지에서 에러 정정된 섹터의 페일 비트 정보를 수신하고, 상기 페일 비트 정보를 이용하여 최적의 리드 레벨을 서치하거 나 소프트 디시젼 옵셋을 설정하는 것을 특징으로 한다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비휘발성 메모리 장치, 그것을 제어하는 제어기, 및 그것을 갖는 저장 장치, 및 그것의 리드 방법에 관한 것이다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 쓰기 동작에서 저장 장치는 ECC(error correction code) 회로를 이용하여 오류 정정 코드를 생성하 고, 리드 동작에서 저장 장치는 오류 정정 코드를 참조하여 데이터의 오류를 정정하고 있다. 하지만, 저장 장치 의 메모리 셀들의 열화에 정도가 심하여 ECC 회로로 정정이 불가한 경우도 있다. 이러한 경우, 노멀 리드 동작 과 다른 센싱 기법을 이용한 리드 리트라이(read retry) 동작이 수행되고 있다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 페일 비트 정보를 이용하여 리드 레벨을 찾고, 찾은 리드 레벨을 이용하여 리드 동작을 수행 하는 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치 및 그것의 리드 방법을 제공하는 데 있다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 갖는 메모리 셀 어레이; 어드레스에 응답하여 상기 복수의 메모리 블록들 중에서 어느 하나를 선택하는 로우 디코더; 상기 복수의 워드라인들 중에서 선택된 워드라인과 비선택 워드라인들에 대응하는 워드라인 전압들을 제공하는 전압 발생기; 상기 복수의 비트라인들에 연결되고, 복수의 메모리 블록들 중에서 선택된 메모리 블록의 선택된 워드라인에 연결된 메모리 셀들로부터 데이터를 읽는 페이 지 버퍼들; 및 상기 로우 디코더, 상기 전압 발생기, 상기 페이지 버퍼들을 제어하는 제어 로직을 포함하고, 상 기 제어 로직은, 제어기로부터 적어도 하나의 섹터의 제 1 데이터를 수신하고, 리드 레벨을 이용하여 상기 메모 리 셀들을 중에서 상기 제 1 데이터에 대응하는 제 1 메모리 셀들로부터 센싱 동작을 수행하고, 상기 제 1 데이 터와 상기 센싱 동작의 제 2 데이터를 비교하고, 상기 비교 결과에 따라 페일 비트를 카운트하는 것을 특징으로 한다. 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치는, 비트라인들의 각각과 공통 소스 라인 사이에 적어도 2 개의 스트링들을 포함하고, 상기 적어도 2개의 스트링들의 각각은 상기 비트라인들의 어느 하나와 상기 공통 소 스 라인 사이에 직렬 연결된 적어도 하나의 스트링 선택 트랜지스터, 복수의 메모리 셀들, 및 적어도 하나의 접 지 트랜지스터를 포함하고, 상기 적어도 하나의 스트링 선택 트랜지스터는 스트링 선택 라인에 연결된 게이트를 갖고, 상기 복수의 메모리 셀들의 각각은 대응하는 워드라인으로부터 워드라인 전압을 제공 받고, 상기 적어도 하나의 접지 트랜지스터는 접지 선택 라인에 연결된 게이트를 갖는 복수의 메모리 블록들; 및 노멀 리드 동작에 서 에러 정정이 불가할 때, 특수 커맨드와 함께 오리지널 데이터를 수신하고, 리드 레벨을 변경하면서 센싱한 센싱 데이터와 상기 오리지널 데이터를 비교하고, 상기 비교 결과에 따른 페일 비트 정보를 발생하는 제어 로직 을 포함할 수 있다. 본 발명의 또 다른 실시 예에 따른 비휘발성 메모리 장치는, 제 1 메탈 패드를 갖는 메모리 셀 영역; 및 제 2 메탈 패드를 갖고, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드를 통하여 수직으로 연결되는 페리 회로 영역을 포함하고, 상기 메모리 셀 영역에서, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 페리 회로 영역에서, 상기 복수의 워드라인들 중에서 어느 하나를 선택하는 로우 디코더; 상기 페리 회로 영역에서, 상기 복수의 비트라인들에 연결되는 복수 의 페이지 버퍼들을 갖는 페이지 버퍼 회로; 및 상기 페리 회로 영역에서, 제어 핀들을 통하여 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 수신하고, 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서 커맨드 혹은 어드레스를 래치함으로써 페일 비트 카운트 동작을 수행하는 제어 로직을 포함하고, 상기 페일 비 트 카운트 동작은, 오리지널 데이터와 센싱된 데이터를 비교하고, 상기 비교 결과에 따라 페일 비트를 카운트하는 것을 특징으로 한다. 본 발명의 실시 예에 따른 제어기는, 적어도 하나의 비휘발성 메모리 장치에 제어 신호들을 제공하는 제어 핀들; 버퍼 메모리; 제 1 리드 커맨드에 따라 상기 적어도 하나의 비휘발성 메모리 장치로부터 읽혀진 제 1 페 이지의 제 1 리드 데이터의 에러를 정정하는 에러 정정 회로; 및 상기 적어도 하나의 비휘발성 메모리 장치의 리드 동작의 리드 레벨 서치 유닛을 구동하는 프로세서를 포함하고, 상기 리드 레벨 서치 유닛은, 상기 제 1 리 드 데이터의 에러 정정이 불가할 때 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 제 1 페이지에서 에 러 정정된 섹터의 페일 비트 정보를 수신하고, 상기 페일 비트 정보를 이용하여 최적의 리드 레벨을 서치하거나 소프트 디시젼 옵셋을 설정하는 것을 특징으로 한다. 본 발명의 실시 예에 따른 저장 장치는, 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 제공하는 제어 핀들로 연결되고, 상기 적어도 하나 의 비휘발성 메모리로부터 데이터를 읽도록 구현된 제어기를 포함하고, 상기 적어도 하나의 비휘발성 메모리 장 치는, 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서 특수 커맨드를 래치함으로써, 페일 비 트 카운트 동작을 수행하고, 상기 페일 비트 카운트 동작은, 리드 레벨을 변경하면서 센싱 데이터와 오리지널 데이터를 비교하고, 상기 비교 결과에 대응하는 페일 비트를 카운트 하고, 리드 레벨에 따른 페일 비트 정보를 생성하는 것을 특징으로 한다. 본 발명의 실시 예에 따른 적어도 하나의 비휘발성 메모리 장치 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 제어기를 갖는 저장 장치의 리드 방법은, 상기 제어기에서 제 1 리드 커맨드를 상기 적어도 하나의 비 휘발성 메모리 장치로 전송하는 단계; 상기 제어기에서 상기 제 1 리드 커맨드에 대응하는 제 1 리드 데이터를 상기 적어도 하나의 비휘발성 메모리 장치로부터 수신하는 단계; 상기 제 1 리드 데이터의 에러 정정이 불가할 때, 상기 제어기에서 특수 커맨드와 함께 에러 정정된 섹터 데이터를 상기 적어도 하나의 비휘발성 메모리 장치 로 전송하는 단계; 상기 제어기에서 상기 적어도 하나의 비휘발성 메모리 장치로부터 페일 비트 정보를 수신하 는 단계; 상기 제어기에서 상기 페일 비트 정보를 이용하여 리드 레벨 서치 동작을 수행하는 단계; 상기 제어기 에서 상기 리드 레벨 서치 동작에서 찾은 리드 레벨과 제 2 리드 커맨드를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하는 단계; 및 상기 제어기에서 상기 제 2 리드 커맨드에 대응하는 제 2 리드 데이터를 상기 적어도 하나의 비휘발성 메모리 장치로부터 수신하는 단계를 포함할 수 있다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법은, 에러 정정이 불가할 때 에러 정정된 섹터의 페일 비트 정보를 이용하여 최적의 리드 레벨을 찾거 나 소프트 디시젼 옵셋을 설정함으로써, 리드 동작의 신뢰성을 향상시킬 수 있다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정"}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 리드 방법은, 에러 정정 불가할 때 정정된 섹터(혹은 정정된 주변 워드인)에서 리드 레벨에 따른 페일 비트 정보(Fail Bit Information, FBI)를 출력하고, 페일 비트 정보를 이용하여 최적의 리드 레벨을 도출할 수 있다. 예를 들어, 비휘발성 메모리 장치는 외부 제어기로부터 정정된 섹터의 오리지널 데이터를 수신하고, 리드 레벨 에 따른 정정된 섹터의 감지 결과와 오리지널 데이터를 비교하고, 비교 결과에 따라 리드 레벨에 따른 페일 비 트 정보(FBI)를 제어기로 출력할 수 있다. 제어기는 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 도출 할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법은, 정정된 섹터 의 페일 비트 정보를 이용하여 리드 레벨을 도출함으로써, 에러를 최소로 하는 최적의 리드 레벨을 이용하여 리 드 동작을 수행할 수 있다. 도 1은 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 저장 장치 는 적어도 하나의 비휘발성 메모리 장치(NVM(s), 100) 및 제어기(CNTL, 200)를 포함할 수 있다. 적어도 하나의 비휘발성 메모리 장치는 데이터를 저장하도록 구현될 수 있다. 비휘발성 메모리 장치 는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리, 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory; RRAM), 상변화 메모리(phase-change memory; PRAM), 자 기저항 메모리(magnetoresistive random access memory; MRAM), 강유전체 메모리(ferroelectric random access memory; FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory; STT-RAM) 등이 될 수 있다. 또한, 비휘발성 메모리 장치는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다. 아래에서는 설명의 편 의를 위하여 비휘발성 메모리 장치가 수직형 낸드 플래시 메모리 장치(VNAND)라고 하겠다. 또한, 비휘발성 메모리 장치는 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수) 및 제어 로직(15 0)을 포함하도록 구현될 수 있다. 복수의 메모리 블록들(BLK1 ~ BLKz)의 각각은, 복수의 페이지들(Page 1 ~ Page m, m은 2 이상의 정수)를 포함할 수 있다. 복수의 페이지들(Page 1 ~ Page m)의 각각은, 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들의 각각은 적어도 하나의 비트를 저장할 수 있다. 제어 로직은 제어기(CNTL; 200)로부터 커맨드 및 어드레스를 수신하고, 수신된 커맨드에 대응하는 동작(프 로그램 동작, 리드 동작, 소거 동작 등)을 어드레스에 대응하는 메모리 셀들에 수행하도록 구현될 수 있다. 또한, 제어 로직은 페일 비트 정보 발생기를 포함할 수 있다. 페일 비트 정보 발생기는 리드 레 벨에 따른 페일 비트 정보(FBI)를 발생하도록 구현될 수 있다. 예를 들어, 페일 비트 정보 발생기는 에러 정정된 적어도 하나의 섹터에서 리드 레벨을 변경하면서 오리지널 데이터와 센싱된 데이터를 비교함으로써, 페 일 비트를 카운트하고, 카운트된 '1' 페일 비트 정보 혹은 '0' 페일 비트 정보를 페일 비트 정보(FBI)로 발생할 수 있다. 제어기(CNTL; 200)는 제어 신호들(예를 들어, CLE, ALE, CE(s), WE, RE, 등)을 전송하는 복수의 제어 핀들을 통하여 적어도 하나의 비휘발성 메모리 장치에 연결될 수 있다. 또한, 제어 신호들(CLE, ALE, CE(s), WE, RE 등)을 이용하여 비휘발성 메모리 장치를 제어하도록 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치 는 CLE(command latch enable) 신호 및 ALE(address latch enable) 신호에 따라 WE(write enable) 신호의 엣지에서 커맨드(CMD) 혹은 어드레스(ADD)를 래치 함으로써, 프로그램 동작/리드 동작/소거 동작을 수행할 수 있다. 또한, 제어기는 적어도 하나의 프로세서(CPU(Central Processing Unit)(s); 210), 버퍼 메모리 및 에러 정정 회로를 포함할 수 있다. 프로세서는 저장 장치의 전반적인 동작을 제어하도록 구현될 수 있다. CPU는 캐시/버퍼 관리, 펌 웨어 관리, 가비지 컬렉션 관리, 웨어 레벨링 관리, 데이터 중복 제거 관리, 리드 리프레쉬/리클레임 관리, 배 드 블록 관리, 멀티-스트림 관리, 호스트 데이터와 비휘발성 메모리의 맵핑 관리, QoS(quality of service) 관 리, 시스템 리소스 할당 관리, 비휘발성 메모리 큐(queue) 관리, 리드 레벨 관리, 소거/프로그램 관리, 핫/콜드 데이터 관리, 전력 손실 보호 관리, 동적 열관리, 초기화 관리, RAID(redundant array of inexpensive disk) 관리 등과 같은 다양한 관리 동작들을 수행할 수 있다. 특히, 프로세서는 리드 레벨을 관리하는 리드 레벨 서치 유닛을 구동할 수 있다. 리드 레벨 서치 유 닛은 페일 비트 정보(FBI)를 이용하여 최적으로 리드 레벨을 찾도록 구현될 수 있다. 버퍼 메모리는 휘발성 메모리(예를 들어, SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous RAM) 등) 혹은 비휘발성 메모리 (플래시 메모리, PRAM(Phase-change RAM), MRAM(Magneto- resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등)로 구현될 수 있다. 버퍼 메모리는 적어도 하나의 PDT(Pre Defined Table), OVST(OVS Table), HRT(History Read Level Table)을 포함할 수 있다. ECC 회로는 프로그램 동작시 에러 정정 코드(error correction code)를 생성하고, 리드 동작시 에러 정정 코드를 이용하여 데이터(DATA)의 복구하도록 구현될 수 있다. 즉, ECC 회로는 비휘발성 메모리 장치 로부터 수신된 데이터(DATA)의 페일 비트(fail bit) 혹은 에러 비트(error bit)를 정정하기 위한 에러 정정 코 드(error correction code; ECC)를 생성할 수 있다. ECC 회로는 비휘발성 메모리 장치로 제공되는 데이터의 에러 정정 인코딩을 수행함으로써, 패리티(parity) 비트가 부가된 데이터(DATA)를 형성할 수 있다. 패 리티 비트는 비휘발성 메모리 장치에 저장될 수 있다. 또한, ECC 회로는 비휘발성 메모리 장치 로부터 출력된 데이터(DATA)에 대하여 에러 정정 디코딩을 수행할 수 있다. ECC 회로는 패리티를 사용하여 에러를 정정할 수 있다. ECC 회로는 LDPC(low density parity check) code, BCH code, turbo code, 리드- 솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정 정할 수 있다. 한편, 에러 정정 회로에서 에러 정정이 불가능할 때, 리드 리트라이(read retry) 동작이 수행될 수 있다. 실시 예에 있어서, 리드 리트라이 동작은 리드 레벨 서치 동작을 포함할 수 있다. 본 발명의 실시 예에 따른 저장 장치는, UECC(uncorrectable error correction code) 발생 시, 리드 레벨 에 따른 에러 정정된 섹터의 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 결정하고, 결정된 최적의 리 드 레벨을 이용하여 리드 리트라이 동작을 수행함으로써, 리드 동작의 신뢰성을 신뢰성을 향상시킬 수 있다. 도 2는 도 1에 도시된 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 비휘발성 메모리 장치는 메모리 셀 어레이, 로우 디코더, 페이지 버퍼 회로, 입출력 버퍼 회로 , 제어 로직, 전압 발생기, 및 셀 카운터를 포함할 수 있다. 메모리 셀 어레이는 워드라인들(WLs) 혹은 선택 라인들(SSL, GSL)을 통해 로우 디코더에 연결될 수 있다. 메모리 셀 어레이는 비트라인들(BLs)을 통해서 페이지 버퍼 회로에 연결될 수 있다. 메모리 셀 어레이는 복수의 셀 스트링들(cell strings)을 포함할 수 있다. 셀 스트링들의 각각의 채널은 수직 혹은 수평 방향으로 형성될 수 있다. 셀 스트링들의 각각은 복수의 메모리 셀들을 포함할 수 있다. 여기서, 복수의 메모리 셀들은 비트라인(BLs)이나, 워드라인(WLs)으로 제공되는 전압에 의해서 프로그램 되거나, 소거 되거나, 읽혀질 수 있다. 일반적으로, 프로그램 동작은 페이지 단위로 수행되고, 소거 동작은 블록단위로 수행되고 있다. 메모리 셀에 대한 자세한 것은, 미국 등록 특허 US 7,679,133, US 8,553,466, US 8,654,587, US 8,559,235, 및 US 9,536,970에 설명될 것이다. 실시 예에 있어서, 메모리 셀 어레이는 2차원 메모리 셀 어 레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 방향 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다. 로우 디코더는 어드레스(ADD)에 응답하여 메모리 셀 어레이의 메모리 블록들(BLK1 ~ BLKz) 중 어느 하나를 선택하도록 구현될 수 있다. 로우 디코더는 어드레스(ADD)에 응답하여 선택된 메모리 블록의 워드 라인들 중 어느 하나를 선택할 수 있다. 로우 디코더는 선택된 메모리 블록의 워드라인에 동작 모드에 대 응하는 워드라인 전압(VWL)을 전달할 수 있다. 프로그램 동작시 로우 디코더는 선택 워드라인에 프로그램 전압과 검증 전압을 인가하고, 비선택 워드라인에 패스 전압을 인가할 수 있다. 리드 동작시 로우 디코더 는 선택 워드라인에 리드 전압을 인가하고, 비선택 워드라인에 리드 패스 전압을 인가할 수 있다. 페이지 버퍼 회로는 쓰기 드라이버로 혹은 감지 증폭기로 동작하도록 구현될 수 있다. 프로그램 동작시, 페이지 버퍼 회로는 메모리 셀 어레이의 비트라인들로 프로그램 될 데이터에 대응하는 비트라인 전압 을 인가할 수 있다. 리드 동작 혹은 검증 리드 동작시, 페이지 버퍼 회로는 선택된 메모리 셀에 저장된 데 이터를 비트라인(BL)을 통해서 감지할 수 있다. 페이지 버퍼 회로에 포함되는 복수의 페이지 버퍼들(PB1 ~ PBn, n은 2 이상의 정수)의 각각은 적어도 하나의 비트라인에 연결될 수 있다. 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은, 리드 동작을 수행하기 위한 센싱 및 래치를 수행하도록 구현될 수 있다. 즉, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 제어 로직의 제어에 따라 선택된 메모리 셀들에 저 장된 어느 하나의 상태를 식별하기 위해 센싱 동작을 수행할 수 있다. 또한, 복수의 페이지 버퍼들(PB1 ~ PBn) 의 각각은 센싱 동작을 통해서 센싱된 데이터를 각각 저장한 후에, 제어 로직의 제어 아래에서 어느 하나 의 데이터를 선택할 수 있다. 입출력 버퍼 회로는 외부에서 제공되는 데이터를 페이지 버퍼 회로로 제공한다. 입출력 버퍼 회로 는 외부에서 제공되는 커맨드(CMD)는 제어 로직에 제공할 수 있다. 입출력 버퍼 회로는 외부에 서 제공된 어드레스(ADD)를 제어 로직이나 로우 디코더에 제공할 수 있다. 더불어, 입출력 버퍼 회로 는 페이지 버퍼 회로에 의해서 센싱 및 래치된 데이터를 외부로 출력할 수 있다. 제어 로직은 외부로부터 전달되는 커맨드(CMD)에 응답하여 로우 디코더 및 페이지 버퍼 회로를 제어하도록 구현될 수 있다. 또한, 제어 로직은 페일 비트 정보 발생기를 포함할 수 있다. 페일 비트 정보 발생기는 페일 비트 정보를 얻기 위하여 페이지 버퍼 회로와 전압 발생기를 제 어할 수 있다. 또한, 페일 비트 정보 발생기는 리드 레벨을 변경해 가면서, '1' 혹은 '0'에 대한 페일 비트 정보를 발생 하도록 구현될 수 있다. 페일 비트 정보 발생기는 셀 카운터로부터 제공되는 카운트 결과(nC)를 이용 하여 페일 비트 정보를 발생할 수 있다. 또한, 페일 비트 정보 발생기는 페일 비트 정보(FBI)를 제어기에 출력할 수 있다. 실시 예에 있어서, 페일 비트 정보 발생기는 페일 비트 정보(FBI)을 UIB out을 이용하여 출력하거나, 특수 커맨드(예를 들어, 겟 피쳐(get feature) 커맨드, 스테이터스 리드(status read) 커맨드 등)에 응답하여 출력할 수 있다. 전압 발생기는 제어 로직의 제어에 따라 각각의 워드라인들로 인가될 다양한 종류의 워드라인 전압들, 메모리 셀들이 형성된 벌크(예를 들어, 웰 영역)로 공급될 웰 전압을 생성하도록 구현될 수 있다. 각각 의 워드라인들로 인가되는 워드라인 전압들은, 프로그램 전압, 패스 전압, 리드 전압, 리드 패스 전압들 등을 포함할 수 있다. 셀 카운터는 페이지 버퍼 회로에 센싱된 데이터로부터 특정 문턱 전압 범위에 해당하는 메모리 셀들 을 카운트하도록 구현될 수 있다. 예를 들어, 셀 카운터는 복수의 페이지 버퍼들(PB1 ~ PBn) 각각에 센싱 된 데이터를 처리함으로써, 특정 문턱 전압 범위의 문턱 전압을 갖는 메모리 셀들의 수를 카운트할 수 있다. 또한, 셀 카운트는 에러 정정된 섹터의 오리지널 데이터와 센싱된 데이터를 비교함으로써, 셀 카운트 값을 출력할 수 있다. 예를 들어, 셀 카운트는 에러 정정된 섹터의 오리지널 데이터와 센싱된 데이터를 XOR(exclusive OR) 연산하고, XOR 연산한 값이 '1'인 개수를 카운트하고, 카운트된 값을 페일 비트 정보 발생기 로 출력하도록 구현될 수 있다. 실시 예에 있어서, 셀 카운트는 에러 정정된 섹터의 오리지널 데이터가 '1'이면서, 오리지널 데이터와 센 싱된 데이터를 XOR 연산한 값이 '1'인 개수를 카운트하고, 제 1 카운트된 값을 페일 비트 정보 발생기로 출력하도록 구현될 수 있다. 실시 예에 있어서, 셀 카운트는 에러 정정된 섹터의 오리지널 데이터가 '0'이면서, 오리지널 데이터와 센 싱된 데이터를 XOR 연산한 값이 '1'인 개수를 카운트하고, 제 2 카운트된 값을 페일 비트 정보 발생기로 출력하도록 구현될 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 에러 정정된 섹터의 오리지널 데이터를 수신하고, 리 드 레벨을 변경하면서 에러 정정된 섹터의 오리지널 데이터와 센싱된 데이터를 비교하고, 리드 레벨에 따른 페 일 비트 정보(FBI)를 발생하고, 페일 비트 정보(FBI)를 제어기로 출력할 수 있다. 도 3은 본 발명의 실시 예에 메모리 블록(BLKi, i는 2 이상의 정수)의 회로도를 예시적으로 보여주는 도면이다. 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다. 도 3을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복 수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스 트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ... , MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 3에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8 개의 메모리 셀들(MC1, MC2, ... , MC 8)을 포함하는 것으로 도시되나, 반드시 여기에 제한되지 않을 것이다. 스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모 리 셀들(MC1, MC2, ... , MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이 트 라인(GTL1, GTL2, ... , GTL8)은 워드라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ... , GTL8)의 일부는 더미 워드라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다. 동일 높이의 워드라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선 택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 3에는 메모리 블록(BLK)이 8 개의 게이트 라인(GTL1, GTL2, ... , GTL8) 및 3 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되나, 반드시 여기에 제한되 지 않을 것이다. 도 4a, 도 4b, 및 도 4c는 본 발명의 실시 예에 따른 제어기의 에러 정정 회로를 설명하기 위한 도면 들이다. 도 4a을 참조하면, 에러 정정 회로은 ECC 인코딩 회로와 ECC 디코딩 회로를 포함할 수 있다. ECC 인코딩 회로는 ECC 제어 신호(ECC_CON)에 응답하여 메모리 셀 어레이의 메모리 셀들에 쓰여질 데 이터(WData[0:63])에 대한 패리티 비트들(ECCP[0:7])을 생성할 수 있다. 패리티 비트들(ECCP[0:7])은 ECC 셀 어레이에 저장될 수 있다. 실시 예에 있어서, ECC 인코딩 회로는 ECC 제어 신호(ECC_CON)에 응답하 여 불량 셀을 포함하는 메모리 셀들에 쓰여질 데이터(WData[0:63])에 대한 패리티 비트들(ECCP[0:7])을 생성할수 있다. ECC 디코딩 회로는 ECC 제어 신호(ECC_CON)에 응답하여 메모리 셀 어레이의 메모리 셀들로부터 읽혀 진 데이터(RData[0:63])와 ECC 셀 어레이에서 읽혀진 패리티 비트들(ECCP[0:7])을 이용하여 에러 비트 데 이터를 정정하고, 에러 정정된 데이터(Data[0:63])를 출력할 수 있다. 실시 예에 있어서, ECC 디코딩 회로 는 ECC 제어 신호(ECC_CON)에 응답하여 불량 셀을 포함하는 메모리 셀들로부터 읽혀진 데이터 (RData[0:63])와 ECC 셀 어레이에서 읽혀진 패리티 비트들(ECCP[0:7])을 이용하여 에러 비트 데이터를 정 정하고, 에러 정정된 데이터(Data[0:63])를 출력할 수 있다. 도 4b를 참조하면, ECC 인코딩 회로는 ECC 제어 신호(ECC_CON)에 응답하여 64 비트 기입 데이터 (WData[0:63])와 베이시스 비트(Basis Bit, B[0:7])를 수신하고, XOR 어레이 연산을 이용하여 패리티 비트들 (ECCP[0:7]), 즉, 신드롬을 발생하는 신드롬 발생기(231-1)를 포함할 수 있다. 베이시스 비트(B[0:7])는 64 비 트 기입 데이터(WData[0:63])에 대한 패리티 비트들(ECCP[0:7])을 발생시키기 위한 비트들로서, 예컨대, b'00000000 비트들로 구성될 수 있다. 베이시스 비트(B[0:7])는 b'00000000 비트들 대신에 다른 특정 비트들을 이용할 수 있다. 도 4c를 참조하면, ECC 디코딩 회로는 신드롬 발생기(232-1), 계수 계산기(232-2), 1 비트 에러 위치 검출 기(232-3), 및 에러 정정기(232-4)를 포함할 수 있다. 신드롬 발생기(232-1)는 ECC 제어 신호(ECC_CON)에 응답 하여 64 비트 리드 데이터와 8 비트의 패리티 비트(ECCP[0:7])를 수신하고, XOR 어레이 연산을 이용하여 신드롬 데이터(S[0:7])를 발생할 수 있다. 계수 계산기(232-2)는 신드롬 데이터(S[0:7])를 이용하여 오류 위치 방정식 의 계수를 산출할 수 있다. 여기서 오류 위치 방정식은 에러 비트의 역수를 근으로 하는 방정식이다. 1 비트 에러 위치 검출기(232-3)는 산출된 오류 위치 방정식을 이용하여 1 비트 에러의 위치를 계산할 수 있다. 에러 정정기(232-4)는 1 비트 에러 위치 검출기(232-3)의 검출 결과에 기초하여 1 비트 에러 위치를 결정할 수 있다. 에러 정정기(232-4)는 결정된 1 비트 에러 위치 정보에 따라 64 비트 리드 데이터(RData[0:63]) 중 에러가 발생 한 비트의 로직값을 반전시켜 에러를 정정하고, 에러 정정된 64 비트 데이터(Data[0:63])를 출력할 수 있다. 한편, 도 4a, 도 4b, 도4c에 도시된 인코딩/디코딩의 데이터의 크기 및 패리티 비트의 크기는 실시 예에 불과하 다고 이해 되어야 할 것이다. 본 발명은 섹터 단위로 인코딩/디코딩 동작을 수행할 수 있다. 도 5a 및 도 5b는 산포 모양에 따른 최적의 리드 레벨을 예시적으로 보여주는 도면들이다. 도 5a에 도시된 바와 같이, 낸드 플래시 메모리의 에러 비트를 최소로 하기 위해 최적의 리드 레벨을 찾는 기존 의 알고리즘들(Less Read Estimate(LRE), Minimum Error Search(MES) 등)은 상태의 합(sum) 산포를 기준으로 최소 산포 골(Valley)을 찾고 있다. 도 5b에 도시된 바와 같이, 산포의 모양이 비대칭(asymmetric) 할 경우, (Retention 이후), 합 산포의 산포 골 (Valley)는 에러 비트를 최소로 하는 리드 레벨과 일치하지 않는다. 즉, 일반적인 리드 레벨 서치 알고리즘은 정정된 섹터의 0/1 페일 정보에 근거하여 산포 골을 찾아 리드 레벨을 조절하고 있다. 하지만, 페일 비트가 동 일하지만 산포 모양이 다를 경우, 잘못된 리드 레벨을 찾는 경우가 발생할 수 있다. 따라서, 에러 비트를 최소 로 하는 리드 레벨 서치동작이 필요하다. 본 발명의 실시 예에 따른 저장 장치는 에러 정정된 섹터의 페일 비트 정보(FBI)를 이용하여 에러 비트를 최소로 하는 리드 레벨 서치 동작을 수행할 수 있다. 도 6a, 도 6b, 도6c 및 도 6d는 본 발명의 개념을 예시적으로 보여주는 도면들이다. 도 6a를 참조하면, 하나의 페이지는 4개의 섹터들(SEC1 ~ SEC4)로 구성될 수 있다. 여기서 페이지의 구성 단위 는 실시 예에 불과하다고 이해되어야 할 것이다. 에러 정정 회로(230, 도 1 참조)는 섹터 단위로 에러 정정을 수행할 수 있다. 에러 정정 회로는 각 섹터의 패스 혹은 페일 여부를 결정할 수 있다. 설명의 편의를 위하 여, 제 1 섹터, 제 3 섹터 및 제 4 섹터(SEC1, SEC3, SEC4)는 에러 정정 회로에 의해 패스되고, 제 2 섹 터(SEC2)는 페일 되었다고 하겠다. 이 경우, 노멀 리드 동작에서, 하나의 섹터가 에러 정정 불가하기 때문에, UECC가 발생될 수 있다. UECC가 발생하면, 제어기(200, 도 1 참조)는 최적의 리드 레벨을 찾기 위하여 리드 레벨 서치 동작을 수행할 수 있다. 제어기는 패스된 섹터들(SEC1, SEC3, SEC4) 중에서 적어도 하나를 이용하여 최적의 리드 레벨을 찾 을 것이다. 도 6b에 도시된 바와 같이, 제 1 섹터(SEC1)를 이용하여 최적의 리드 레벨을 찾는다고 하겠다. 제어 기는 정정된/오리지널 섹터 데이터를 비휘발성 메모리 장치(100, 도 1 참조)로 전송할 수 있다. 비휘발성메모리 장치는 리드 레벨을 사전에 결정된 옵셋만큼 증가/감소 시키면서 센싱 동작을 수행할 수 있다. 비 휘발성 메모리 장치는 센싱 동작에 따른 섹터 데이터(PB1 ~ PBk의 센싱 데이터)와 제어기로부터 전송 된 정정된/오리지널 섹터 데이터를 비교함으로써, 페일 비트 카운트 값(nC)를 출력할 수 있다. 실시 예에 있어 서, 비교 동작은 XOR 연산 동작을 포함할 수 있다. 도 6c를 참조하면, 리드 레벨들(RL1 ~ RLr, r는 2 이상의 정수)에 따른 페일 비트 카운트 값들(nC1, nC2, ... , nCr)이 생성될 수 있다. 페일 비트 정보(FBI)는 리드 레벨들(RL1 ~ RLr) 에 따른 페일 비트 카운트 값들(nC1, nC2, ... , nCr)을 포함할 수 있다. 도 6d를 참조하면, 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨이 결정될 수 있다. 예를 들어, 페일 비트 카운트 값(nC1, nC2, ... , nCr) 중에서 최소 값을 갖는 리드 레벨이 최적의 리드 레벨로 결정될 수 있다. 본 발명의 실시 예에 따른 저장 장치는 UECC 발생 시 에러 정정된 섹터의 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 설정할 수 있다. 도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100, NVM)에서 페일 비트 정보(FBI)를 생성하는 과정을 개념적으로 설명하는 도면이다. 도 7를 참조하면, 타겟 리드 레벨을 대상으로 일정 간격으로 스패닝하면서, 에 러 정정에서 패스된 섹터들(SEC1, SEC3, SEC4) 중에서 적어도 하나에 대응하는 메모리 셀들로부터 센싱된 데이 터와 제어기(200, CNTL)에서 전송된 오리지널 데이터를 XOR 연산함으로써, 페일 비트 정보(FBI)가 생성될 수 있 다. 도 8a, 도 8b, 및 도 8c는 본 발명의 실시 예에 따른 비휘발성 메모리 장치에서 리드 레벨에 따른 페일 비트를 카운트함으로써 페일 비트 정보(FBI)를 출력하는 하는 과정을 설명하기 위한 도면들이다. 도 8a는 '0' 페일 비트를 카운트하는 과정을 예시적으로 보여주는 도면이다. 도 8a을 참조하면, '0' 페일 비트 는 상위 상태의 리키지(leakage) 특성에 따른 페일 비트를 의미할 수 있다. 오리지널 데이터는 상위 상태가 시 작되는 리드 레벨(a)까지 '1'이고, 리드 레벨(a) 이상은 '0'이다. 센싱 데이터는 도 8a에 도시된 바와 같이 리 드 레벨(b)까지 '1'이고, 리드 레벨(b) 이상은 '0'이다. 따라서, XOR 연산 값은 리드 레벨(a)에서 리드 레벨(b) 사이에 구간에서 '1'이다. 대응하는 섹터 구간에서 XOR 연산 값들을 카운트한 값이 '0' 페일 비트 카운트 값이 다. 도 8b는 '1' 페일 비트를 카운트하는 과정을 예시적으로 보여주는 도면이다. 도 8b을 참조하면, '1' 페일 비트 는 하위 상태의 리텐션(Retention) 특성에 따른 페일 비트를 의미할 수 있다. 오리지널 데이터는 하위 상태가 끝나는 리드 레벨(c)까지 '1'이고, 리드 레벨(c) 이상은 '0'이다. 센싱 데이터는 도 8b에 도시된 바와 같이 리 드 레벨(b)까지 '1'이고, 리드 레벨(b) 이상은 '0'이다. 따라서, XOR 연산 값은 리드 레벨(b)에서 리드 레벨(c) 사이에 구간에서 '1'이다. 대응하는 섹터 구간에서 XOR 연산 값들을 카운트한 값이 '1' 페일 비트 카운트 값이 다. 도 8c는 리드 레벨에 따른 '0' 페일 비트 카운트 값과 '1' 페이 비트 카운트 값의 출력을 예시적으로 보여주는 도면이다. 도 8c를 참조하면, '0' 페일 비트는 리드 레벨이 증가함에 따라 증가하고, '1' 페일 비트는 리드 레 벨이 증가함에 따라 감소할 수 있다. 한편, MLC(Multi Level Cell), TLC(Triple Level Cell), QLC(Quadruple Level Cell) 등의 경우, 제어기(CNT L)는 최적의 리드 레벨을 찾으려는 상태를 기준으로 인코딩된 오리지널 데이터를 비휘발성 메모리 장치(NVM)로 전송할 수 있다. 도 9a 및 도 9bs는 에러 정정된 영역에서의 상태를 기준으로 오리지널 데이터를 입력하는 방법을 예시적으로 보 여주는 도면들이다. 도 9a를 참조하면, 제 1 타겟 리드 레벨을 기준으로 하위 상태들(E, P1 ~ P4)에 대응하는 오리지널 데이터에 대 하여 '1' 비트가 비휘발성 메모리 장치(NVM)으로 입력되고, 상위 상태들(P5 ~ P7)에 대응하는 오리지널 데이터 에 대하여 '0'비트가 비휘발성 메모리 장치(NVM)로 입력될 수 있다. 도 9b를 참조하면, 제 2 타겟 리드 레벨을 기준으로 하위 상태들(E, P1)에 대응하는 오리지널 데이터에 대하여 '1' 비트가 비휘발성 메모리 장치(NVM)으로 입력되고, 상위 상태들(P2 ~ P7)에 대응하는 오리지널 데이터에 대 하여 '0'비트가 비휘발성 메모리 장치(NVM)으로 입력될 수 있다. 실시 예에 있어서, 특정 리드 레벨에 대한'0' 페일 비트 카운트 동작에서 입력되는 오리지널 데이터와 특정 리 드 레벨에 대한 '1' 페일 비트 카운트 동작에서 입력되는 오리지널 데이터를 다를 수 있다. 도 10은 본 발명의 실시 예에 따라 에러 정정된 영역의 페일 비트 정보를 이용하여 최적의 리드 레벨을 찾는 과 정을 보여주는 도면이다. 도 10을 참조하면, 정정된 영역의 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 결정하는 과정은 다음과 같다. 정정된 섹터/주변 워드라인에서 얻은 리드 레벨에 따른 페일 비트 정보(FBI)를 이용하여 '0' 페일 비트 와 '1' 페일 비트의 합이 최소로 되는 리드 레벨을 최적의 리드 레벨로 페일 섹터에 적용될 수 있다. 도 11은 본 발명의 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 11를 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있다. 호스트(외부)로부터 저장 장치로 리드 요청이 수신될 수 있다. 저장 장치는 이러한 리드 요청에 대한 리드 동작을 수행할 수 있다. 리드 동작 결과로서 UECC(에러 정정 불가)가 발생될 수 있다(S110). 제어기(CNTL, 도 1 참조)는 에러 정정된 섹터에 대응하는 오리지널 데이터를 리드 레벨 서치 동작을 수행하기 위한 데이터로 인코딩하고, 리드 레벨 서치 요청과 함께, 인코딩된 오리지널 데이터를 비휘발성 메모리 장치(NVM, 도 1 참조) 로 출력할 수 있다(S120). 비휘발성 메모리 장치(NVM)는 제어기(CNTL)의 리드 레벨 서치 요청에 따라 최적의 리 드 레벨을 찾기 위하여 초기 리드 레벨을 설정할 수 있다(S130). 비휘발성 메모리 장치(NVM)는 설정된 리드 레 벨을 이용하여 에러 정정된 섹터의 데이터를 센싱할 수 있다(S140). 이후에, 비휘발성 메모리 장치(NVM)는 페일 비트를 찾기 위하여 오리지널 데이터와 센싱 데이터를 비교할 수 있다(S150). 이후에, 비휘발성 메모리 장치 (NVM)는 비교 결과로써 페일 비트를 카운팅 할 수 있다(S160). 이후에, 비휘발성 메모리 장치(NVM)는 현재의 리 드 레벨이 최대값(RL_max)보다 큰 지를 판별할 수 있다(S170). 만일, 리드 레벨이 최대값(RL_max)보다 크지 않 을 때, 리드 레벨은 사건에 결정된 옵셋만큼 증가되고(S175), 증가된 리드 레벨을 이용하여 센싱 동작이 다시 수행될 수 있다(S140). 반면에, 리드 레벨이 최대값(RL_max)보다 크다면, 페일 비트 정보(FBI)를 이용하여 최적 의 리드 레벨이 검색될 수 있다. 예를 들어, '0' 페일 비트 카운트 값과 '1' 페일 비트 카운트 값의 합이 최소 가 되는 지점에 대응하는 리드 레벨이 최적의 리드 레벨이 될 수 있다(S180). 한편, 본 발명의 실시 예에 따른 저장 장치는 에러 정정된 영역의 페일 비트 정보(FBI)를 이용하여 최적의 소프트 디시젼 옵셋(Soft Decision Offset)을 찾는데 이용할 수 있다. 도 12a, 도 12b, 및 도 12c는 본 발명의 실시 예에 따른 소프트디시젼 옵셋을 찾는 과정을 예시적으로 보여주는 도면들이다. LDPC 디코더는 스트롱 비트들에 에러가 적다는 가정 아래에서 디코딩을Decoding을 수행하고 있다. 동일한 개수 의 에러 라면 스트롱 에러 비율이 낮을 수록, 스트롱 정정 비율이 높을수록 에러 정정 능력이 향상된다. 정정된 영역의 페일 비트 정보(FBI)를 통해 최적의 스트롱/위크 비율을 가지는 옵셋 레벨을 찾아 페일 섹터에 적용할 수 있다. 도 12a는 정정된 섹터에서 출력된 페일 비트 정보(FBI) 결과를 보여주는 도면이다. '0' 페일 비트와 '1' 페일 비트의 합이 최소가 되는 곳에 최적의 리드 레벨이 결정될 수 있다. 최적의 리드 레벨에 대응하는 '0' 페일 비 트는 최적의 '0' 페일 비트(FB_0_RV)이고, 최적의 리드 레벨에 대응하는 '1' 페일 비트는 최적의 '1' 페일 비트 (FB_1_RV)이라고 부르겠다. 도 12b는 페일 비트 정보(FBI)를 통하여 스트롱 비트 비율을 도출하는 것을 보여주는 도면이다. 도 12b를 참조하면, 리드 레벨 별 페일 비트 정보(FBI)를 이용하여 스트롱 비트 비율을 도출하는 과정은 다음과 같다. 스트롱 에러 비율은 '0' 페일 비트를 최적의 '0' 페일 비트(FB_0_RV)로 나눈 값(0 fail bit/FB_0_RV)이다. 스트롱 정정 비율은 상태 전체 비트에서 '0' 페일 비트를 뺀 값(state total bit - 0 fail bit)을 상태 전체 비트에서 최적의 '0' 페일 비트(FB_0_RV)을 뺀 값(state total bit - FB_O_RV)으로 나눈 값이다. 도 12c는 페일 섹터에 최적 소프트디시젼 옵셋을 적용한 것을 보여주는 도면이다. 도 12c를 참조하면, 상위 상 태에 대하여 스트롱 에러 영역(A), 위크 에러 영역(B), 위크 정정 영역(C), 스트롱 정정 영역(D)가 존재한다. 본 발명의 실시 예에 따른 저장 장치는 페일 비트 정보(FBI)를 이용하여 최적의 스트롱/위크 비율을 가지는 소프트 디시젼 옵셋 레벨을 찾고, 페일 영역에 적용함으로써 LDPC 정정 능력을 향상시킬 수 있다.도 13은 본 발명의 다른 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 13를 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있다. 도 10 내지 도 11에 도시된 바와 같이, 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 찾고, 찾은 최적의 리드 레벨을 이용하여 페일 섹터에 대한 하드 디시젼 리드 동작이 수행될 수 이다(S210). 하드 디시젼 리드 동작에 따른 페일 섹터에 대한 ECC가 패스인 지가 판별될 수 있다(S220). 만일, 하드 디시젼 리드 동작이 실패라면, 소프트 디시젼 리드 동작을 수행하기 위하여, 리드 레벨에 따른 페일 비트 정보(FBI)를 이용하여 스트롱 비트 비율이 도출 될 수 있다(S230). 이후에, 사전에 결정된 스트롱 비트 비율을 갖는 스트롱 디시젼 옵셋이 설정될 수 있다(S240). 이후에, 설정된 스트롱 디시젼 옵셧을 이용하여 페일 섹터에 대한 소프트 디시젼 리드 동작이 수행될 수 있다(S250). 하드 디시젼 리드 동작이 패스되면, 정정 동작은 완료될 수 있다. 도 14는 본 발명의 다른 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 14을 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있다. 비휘발성 메모리 장치(100, 도 1 참조, NVM)는 디폴트 리드 레벨을 이용하여 제 1 리드 동작을 수행할 수 있다 (S310). 여기서 디폴트 리드 레벨에 대응하는 정보는 노멀 리드 커맨드와 함께 제어기(200, 도 1 참조, CNTL)로 부터 전송될 수 있다. 제어기는 제 1 리드 동작의 결과로써 UECC가 발생하는 지를 판별할 수 있다(S320). UECC 가 발생하지 않았다면, 리드 동작은 완료될 수 있다. 반면에, UECC가 발생하였다면, 제어기에서 전송된 리드 리트라이 커맨드에 응답하여 비휘발성 메모리 장치 는 리드 레벨 서치 동작을 이용한 제 2 리드 동작을 수행할 수 있다. 여기서 리드 레벨 서치 동작은 도 1 내지 도 13에 설명된 바와 같이 에러 정정된 섹터의 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨 혹은 소 프트 디시젼 옵셋을 결정하고, 최적의 리드 레벨을 이용하여 하드 디시젼 리드 동작을 수행하거나, 소프트 디시 젼 옵셋을 이용하여 소프트 디시젼 리드 동작을 수행할 수 있다(S330). 이로써 리드 동작이 완료될 수 있다. 도 15는 본 발명의 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어그램이다. 도 1 내지 도 15을 참조하면, 저장 장치의 방어코드 과정은 다음과 같이 진행될 수 있다. 제어기(CNTL)는 제 1 리드 커맨드를 비휘발성 메모리 장치(NVM)에 전송할 수 있다(S10). 비휘발성 메모리 장치 (NVM)는 제 1 리드 커맨드에 응답하여 제 1 리드 동작을 수행할 수 있다(S11). 제 1 리드 동작으로 읽혀진 데이 터가 제어기(CNTL)로 전송될 수 있다(S12). 제어기(CNTL)는 읽혀진 데이터가 에러 정정 가능한 지를 판별할 수 있다(S13). 만일, UECC가 발생하였다면, 제어기(CNTL)는 특수 커맨드 및 에러 정정된 섹터의 오리지널 데이터를 비휘발성 메모리 장치(NVM)으로 전송할 수 있다(S14). 비휘발성 메모리 장치(NVM)는 특수 커맨드에 응답하여 섹터 데이터를 이용하여 페일 비트 카운트 동작을 수행할 수 있다(S15). 여기서 페일 비트 카운트 동작은, 리드 레벨을 변경하면서 에러 정정된 섹터에 대응하는 메모리 셀들로부터 데이터를 센싱하고, 센싱된 데이터와 오리지널 섹터 데이터를 비교하고, 비교 결과에 따른 에러 비 트 카운트를 수행하고, 리드 레벨 별 에러 비트 카운트 값들을 갖는 페일 비트 정보(FBI)를 발생하는 것을 의미 한다. 비휘발성 메모리 장치(NVM)는 페일 비트 정보(FBI)를 제어기(CNTL)로 출력할 수 있다(S16). 이후에, 제어기(CNTL)는 페일 비트 정보(FBI)를 이용하여 리드 레벨 서치 동작을 수행할 수 있다(S17). 리드 레 벨 서치 동작은 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 찾을 수 있다. 이후에, 제어기(CNTL)는 페 일 섹터에 대하여 최적의 리드 레벨과 함께 제 2 리드 커맨드를 비휘발성 메모리 장치(NVM)로 전송할 수 있다 (S18). 비휘발성 메모리 장치(NVM)는 제 2 리드 커맨드에 응답하여 최적의 리드 레벨을 이용하여 제 2 리드 동 작을 수행할 수 있다(S19). 제 2 리드 동작에서 읽혀진 데이터는 제어기(CNTL)로 출력될 수 있다. 도 16은 본 발명의 다른 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어그 램이다. 도 1 내지 도 16을 참조하면, 저장 장치의 방어코드 과정은 다음과 같이 진행될 수 있다. 제어기(CNTL)는 하드 디시젼 리드 커맨드를 비휘발성 메모리 장치(NVM)에 전송할 수 있다(S20). 비휘발성 메모 리 장치(NVM)는 하드 디시젼 리드 커맨드에 응답하여 하드 디시젼 리드 동작을 수행할 수 있다(S21). 여기서 하 드 디시젼 리드 동작은, 디폴트 리드 레벨, 온-칩 밸리 서치(on-chip valley search) 동작에서 찾은 리드 레벨, 혹은 도 1 내지 도 15에서 설명된 리드 레벨 서치(read level search) 동작에서 찾은 최적의 리드 레벨을 이용 하여 수행될 수 있다. 이후에, 하드 디시젼 리드 동작으로 읽혀진 데이터가 제어기(CNTL)로 전송될 수 있다 (S22). 제어기(CNTL)는 읽혀진 데이터가 에러 정정 가능한 지를 판별할 수 있다(S23). 만일, UECC가 발생하였다 면, 제어기(CNTL)는 특수 커맨드 및 에러 정정된 섹터의 오리지널 데이터를 비휘발성 메모리 장치(NVM)으로 전송할 수 있다(S24). 비휘발성 메모리 장치(NVM)는 특수 커맨드에 응답하여 섹터 데이터를 이용하여 페일 비트 카운트 동작을 수행할 수 있다(S25). 비휘발성 메모리 장치(NVM)는 페일 비트 정보(FBI)를 제어기(CNTL)로 출력할 수 있다(S26). 이후에, 제어기(CNTL)는 페일 비트 정보(FBI)를 이용하여 소프트 디시젼 옵셋을 설정할 수 있다(S27). 이후에, 제어기(CNTL)는 페일 섹터에 대하여 소프트 디시젼 리드 커맨드를 비휘발성 메모리 장치(NVM)로 전송할 수 있다 (S28). 비휘발성 메모리 장치(NVM)는 소프트 디시젼 리드 커맨드에 응답하여 소프트 디시젼 리드 동작을 수행할 수 있다(S29). 소프트 디시젼 리드 동작에서 읽혀진 데이터는 제어기(CNTL)로 출력될 수 있다. 한편, 본 발명의 실시 예에 따른 리드 레벨 서치 동작은 비휘발성 메모리 장치(NVM)에서 수행될 수 있다. 도 17은 본 발명의 또 다른 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어 그램이다. 도 1 내지 도 17를 참조하면, 저장 장치의 방어코드 과정은 다음과 같이 진행될 수 있다. 제어기(CNTL)는 리드 커맨드를 비휘발성 메모리 장치(NVM)에 전송하고(S30), 비휘발성 메모리 장치(NVM)는 리드 커맨드에 응답하여 리드 동작을 수행할 수 있다(S31). 리드 동작으로 읽혀진 데이터가 제어기(CNTL)로 전송될 수 있다(S32). 제어기(CNTL)는 읽혀진 데이터가 에러 정정 가능한 지를 판별할 수 있다(S33). 만일, UECC가 발 생하였다면, 제어기(CNTL)는 리드 리트라이 커맨드 및 에러 정정된 섹터의 오리지널 데이터를 비휘발성 메모리 장치(NVM)으로 전송할 수 있다(S34). 비휘발성 메모리 장치(NVM)는 리드 리트라이 커맨드에 응답하여 섹터 데이터를 이용한 페일 비트 카운트 동작을 수행할 수 있다(S35). 비휘발성 메모리 장치(NVM)는 페일 비트 정보(FBI)를 리드 레벨 서치 동작을 수행할 수 있다(S36). 여기서 리드 레벨 서치 동작은 페일 비트 정보(FBI)를 이용하여 최적의 리드 레벨을 찾을 수 있다. 이후에, 비휘발성 메모리 장치(NVM)는 최적의 리드 레벨을 이용하여 리드 동작을 수행할 수 있다(S37). 이후에 리드 동작에서 읽혀진 데이터는 제어기(CNTL)로 출력될 수 있다. 도 18은 본 발명의 또 실시 예에 따른 저장 장치의 리드 동작을 예시적으로 보여주는 래더 다이어그램이다. 도 1 내지 도 18을 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있다. 호스트는 어드레스(ADD)와 함께 리드 요청을 저장 장치(10, 도 1 참조)에 전송할 수 있다(S40). 저장 장치 의 제어기(200, CNTL)는 노멀/히스토리 리드 커맨드를 비휘발성 메모리 장치(100, 도 1 참조, NVM)에 전송할 수 있다(S41). 비휘발성 메모리 장치(NVM)는 노멀/히스토리 리드 커맨드에 응답하여 리드 동작을 수행하고, 그에 따른 읽혀진 데이터를 제어기(CNTL)로 전송할 수 있다(S42). 이후에, 제어기(CNTL)는 에러 정정 회로(230, 도 1 참조)에 의해 읽혀진 데이터에 대한 에러 정정 동작을 수행 할 수 있다(S42). 에러가 없거나 에러가 정정 가능하다면, 읽혀진 데이터 혹은 정정된 데이터가 호스트로 전송 될 수 있다(S44-1). 반면에, 에러 정정이 가능하지 않다면, 제어기(CNTL)는 특수 커맨드 및 섹터 데이터를 휘발성 메모리 장치(NV M)로 전송할 수 있다(S44-2). 비휘발성 메모리 장치는 이러한 특수 커맨드에 응답하여 리드 레벨을 변경하 면서 섹터에 대한 센싱 동작을 수행하고, 센싱 데이터와 섹터 데이터를 비교함으로써 페일 비트 정보(FBI)를 생 성하고, 생성된 페일 비트 정보(FBI)을 제어기(CNTL)로 출력할 수 있다(S45). 이후에, 제어기(CNTL)는 페일 비트 정보(FBI)를 이용하여 하드 디시젼 리드 동작의 최적의 리드 레벨을 결정하 기 위한 리드 레벨 서치 동작을 수행할 수 있다(S46). 또한, 제어기(CNTL)는 리드 레벨 서치 동작의 결과와 페 일 비트 정보(FBI)를 이용하여 소프트 디시젼 리드 동작의 소프트 디시젼 옵셋을 결정할 수 있다. 이후에, 제어기(CNTL)는 리드 리트라이 커맨드를 발행하여 비휘발성 메모리 장치(NVN)에 전송할 수 있다(S47). 여기서 리드 리트라이 커맨드는 하드 디시젼 리드 커맨드를 포함할 수 있다. 하지만, 리드 리트라이 커맨드가 여기에 제한되지 않는다고 이해되어야 할 것이다. 이후에, 비휘발성 메모리 장치(NVM)는 리드 리트라이 커맨드 에 응답하여 리드 동작을 수행하고, 읽혀진 데이터를 제어기(CNTL)로 출력할 수 있다(S48). 이후에, 제어기(CNTL)는 읽혀진 데이터에 대한 에러 정정 동작을 수행할 수 있다(S49). 에러가 없거나 에러가 정정 가능하다면, 읽혀진 데이터 혹은 정정된 데이터가 호스트로 전송될 수 있다(S50-1). 반면에, 에러 정정이 가능하지 않다면, 제어기(CNTL)는 소프트 디시젼 리드 커맨드를 휘발성 메모리 장치(NVM)로 전송할 수 있다 (S50-2). 한편, 본 발명의 실시 예에 따른 저장 장치는 방어코드 전용의 인공 지능 프로세서를 구비할 수도 있다. 도 19는 본 발명의 다른 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 19를 참조하면, 저 장 장치는 도 1에 도시된 그것과 비교하여 방어코드를 제어하는 인공지능 프로세서를 포함할 수 있다. 이러한 인공지능 프로세서는 비휘발성 메모리 장치의 신뢰성 관리하도록 머신 러닝을 진행할 수 있다. 특히, 인공지능 프로세서는 도 1 내지 도 18에서 설명된 바와 같이, UECC 발생시 에러 정정된 섹터 혹은 인접한 워드라인에 연결된 메모리 셀들에 대한 페일 비트 정보(FBI)를 추출하고, 페일 비트 정보(FBI)를 이용하여 페일 섹터에 대한 최적의 리드 레벨을 결정하거나, 소프트 디시젼 옵셋을 결정할 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 Chip-to-Chip 구조로 구현될 수 있다. 도 20은 본 발명의 실시 예에 따른 C2C 구조로 구현된 비휘발성 메모리 장치를 예시적으로 보여주는 도면 이다. 여기서 C2C 구조는 제 1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제 1 웨이퍼와 다른 제 2 웨이퍼 상에 페리퍼럴 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상부 칩과 하부 칩을 본딩 (bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 예를 들어, 본딩 방식은 상부 칩의 최상부 메탈층 에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식일 수 있 다. 실시 예에 있어서, 본딩 메탈이 구리(Cu)로 형성된 경우, 본딩 방식은 Cu-to-Cu 본딩 방식일 수 있다. 다른 실시 예에 있어서, 본딩 메탈은 알루미늄(Al) 혹은 텅스텐(W)으로 형성될 수도 있다. 비휘발성 메모리 장치의 페리퍼럴 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워 드라인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다. 페리퍼럴 회로 영역(PERI)은 제 1 기판, 층간 절연층, 제 1 기판에 형성되는 복수의 회로 소 자들(1220a, 1220b, 1220c), 복수의 회로 소자들(1220a, 1220b, 1220c) 각각과 연결되는 제 1 메탈층(1230a, 1230b, 1230c), 제 1 메탈층(1230a, 1230b, 1230c) 상에 형성되는 제 2 메탈층(1240a, 1240b, 1240c)을 포함할 수 있다. 실시 예에 있어서, 제 1 메탈층(1230a, 1230b, 1230c)은 상대적으로 비저항이 높은 텅스텐으로 형성될 수 있다. 실시 예에 있어서, 제 2 메탈층(1240a, 1240b, 1240c)은 상대적으로 비저항이 낮은 구리로 형성될 수 있다. 도 20에 도시된 바와 같이, 제 1 메탈층(1230a, 1230b, 1230c)과 제 2 메탈층(1240a, 1240b, 1240c)이 도시되 지만, 본 발명이 여기에 제한되지 않을 것이다. 제 2 메탈층(1240a, 1240b, 1240c) 상에 적어도 하나의 메탈층 이 더 형성될 수도 있다. 제 2 메탈층(1240a, 1240b, 1240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제 2 메탈층(1240a, 1240b, 1240c)을 형성하는 구리와 다른 비저항을 갖는 알루미늄 등으로 형성될 수 도 있다. 실시 예에 있어서, 층간 절연층은 복수의 회로 소자들(1220a, 1220b, 1220c), 제 1 메탈층(1230a, 1230b, 1230c), 및 제 2 메탈층(1240a, 1240b, 1240c)을 커버하도록 제 1 기판 상에 배치될 수 있다. 실 시 예에 있어서, 층간 절연층은, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다. 워드라인 본딩 영역(WLBA)의 제 2 메탈층(1240b) 상에 하부 본딩 메탈(1271b, 1272b)이 형성될 수 있다. 워드라 인 본딩 영역(WLBA)에서, 페리퍼럴 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)은 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다. 실시 예에 있어서, 하부 본딩 메탈(1271b, 1272b)과 상부 본딩 메탈(1371b, 1372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다. 추가로, 셀 영역(CELL)의 상부 본딩 메탈들(1371b, 1372b)은 제 1 메탈 패드들로 언급될 수 있고, 하부 본딩 메 탈들(1271b, 1272b)은 제 2 메탈 패드들로 언급될 수 있다. 셀 영역(CELL)은 적어도 하나의 메모리 블록을 포함할 수 있다. 실시 예에 있어서, 셀 영역(CELL)은 제 2 기판 과 공통 소스 라인을 포함할 수 있다. 제 2 기판 상에는, 제 2 기판의 상면에 수직하 는 방향(Z축 방향)을 따라 복수의 워드라인들(1331-338; 330)이 적층 될 수 있다. 실시 예에 있어서, 워드라인 들의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있다. 실시 예에 있어서, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들이 배치될 수 있다. 비트라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제 2 기판의 상면에 수직하는 방향(Z-축 방향)으로 연 장되어 워드라인들, 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이 터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제 1 메탈층(1350c) 및 제 2 메탈층 (1360c)과 전기적으로 연결될 수 있다. 예컨대, 제 1 메탈층(1350c)은 비트라인 콘택일 수 있고, 제 2 메탈층 (1360c)은 비트라인일 수 있다. 실시 예 있어서, 비트라인(1360c)은 제 2 기판의 상면에 평행한 제 1 방 향(Y축 방향)을 따라 연장될 수 있다. 도 20에 도시된 바와 같이, 채널 구조체(CH)와 비트라인(1360c) 등이 배치되는 영역이 비트라인 본딩 영역 (BLBA)으로 정의될 수 있다. 실시 예에 있어서, 비트라인(1360c)은 비트라인 본딩 영역(BLBA)에서 페리퍼럴 회 로 영역(PERI)에서 페이지 버퍼를 제공하는 회로 소자들(1220c)과 전기적으로 연결될 수 있다. 예를 들어, 비트라인(1360c)은 페리퍼럴 회로 영역(PERI)에서 상부 본딩 메탈(1371c, 1372c)과 연결될 수 있다. 여기 서 상부 본딩 메탈(1371c, 1372c)은 페이지 버퍼의 회로 소자들(1220c)에 연결되는 하부 본딩 메탈 (1271c, 1272c)과 연결될 수 있다. 워드라인 본딩 영역(WLBA)에서, 워드라인들은 제 1 방향에 수직하면서 제 2 기판의 상면에 평행한 제 2 방향(X축 방향)을 따라 연장될 수 있다. 실시 예에 있어서, 워드라인 본 딩 영역(WLBA)은 복수의 셀 콘택 플러그들(1341-1347; 1340)과 연결될 수 있다. 예를 들어, 워드라인들과 셀 콘택 플러그들은, 제 2 방향을 따라 워드라인들 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 실시 예에 있어서, 워드라인들에 연결되는 셀 콘택 플러그들 의 상부에 제 1 메탈층(1350b)과 제 2 메탈층(1360b)이 차례로 연결될 수 있다. 실시 예에 있어서, 셀 콘 택 플러그들은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 페리퍼럴 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)을 통해 페리퍼럴 회로 영역(PERI)과 연결될 수 있다. 실시 예에 있어서, 셀 콘택 플러그들은 페리퍼럴 회로 영역(PERI)에서 로우 디코더를 제공하는 회 로 소자들(1220b)과 전기적으로 연결될 수 있다. 실시 예에 있어서, 로우 디코더를 제공하는 회로 소자들 (1220b)의 동작 전압은, 페이지 버퍼를 제공하는 회로 소자들(1220c)의 동작 전압과 다를 수 있다. 예를 들어, 페이지 버퍼를 제공하는 회로 소자들(1220c)의 동작 전압이 로우 디코더를 제공하는 회로 소 자들(1220b)의 동작 전압보다 클 수 있다. 외부 패드 본딩 영역(PA)에 공통 소스 라인 콘택 플러그가 배치될 수 있다. 실시 예에 있어서, 공통 소스 라인 콘택 플러그는 금속, 금속 화합물, 혹은 폴리실리콘 등의 도전성 물질로 형성될 수 있다. 공통 소스 라인 콘택 플러그는 공통 소스 라인과 전기적으로 연결될 수 있다. 공통 소스 라인 콘택 플러그 상부에 제 1 메탈층(1350a)과 제 2 메탈층(1360a)이 차례로 적층될 수 있다. 예를 들어, 공통 소스 라인 콘택 플러그, 제 1 메탈층(1350a), 및 제 2 메탈층(1360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으 로 정의될 수 있다. 제 2 메탈층(1360a)은 상부 메탈 비아(1371a)에 전기적으로 연결될 수 있다. 상부 메탈 비 아(1371a)는 상부 메탈 패턴(1372a)에 전기적으로 연결될 수 있다. 한편, 외부 패드 본딩 영역(PA)에는 입출력 패드들(1205, 1305)이 배치될 수 있다. 도 20를 참조하면, 제 1 기 판의 하부에는 제 1 기판의 하면을 덮는 하부 절연막이 형성될 수 있다. 또한, 하부 절연막 상에 제 1 입출력 패드가 형성될 수 있다. 실시 예에 있어서, 제 1 입출력 패드는 제 1 입 출력 콘택 플러그를 통해 페리퍼럴 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1220a, 1220b, 1220c) 중 적어도 하나와 연결될 수 있다. 실시 예에 있어서, 제 1 입출력 패드는 하부 절연막에 의해 제 1 기판과 분리될 수 있다. 또한, 제 1 입출력 콘택 플러그와 제 1 기판 사이에는 측 면 절연막이 배치됨으로써 제 1 입출력 콘택 플러그와 제 1 기판을 전기적으로 분리할 수 있다. 도 20를 참조하면, 제 2 기판의 상부에 제 2 기판의 상면을 덮는 상부 절연막이 형성될 수 있다. 또한, 상부 절연막 상에 제 2 입출력 패드가 배치될 수 있다. 실시 예에 있어서, 제 2 입출 력 패드는 제 2 입출력 콘택 플러그, 하부 메탈 패턴(1272a), 및 하부 메탈 비아(1271a)를 통해 페 리퍼럴 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1220a, 1220b, 1220c) 중 적어도 하나와 연결될 수 있 다. 실시 예에 있어서, 제 2 입출력 콘택 플러그가 배치되는 영역에 제 2 기판 및 공통 소스 라인 등이 배치되지 않을 수 있다. 또한, 제 2 입출력 패드는 제3 방향(Z축 방향)에서 워드라인들 과 오버랩 되지 않을 수 있다. 도 20를 참조하면, 제 2 입출력 콘택 플러그는 제 2 기판의 상면에 평행한 방향에서 제 2 기판과 분리될 수 있다. 또한, 제 2 입출력 콘택 플러그는 셀 영역 (CELL)의 층간 절연층을 관통하여 제 2 입출력 패드에 연결될 수 있다. 실시 예에 있어서, 제 2 입 출력 패드는 회로 소자(1220a)에 전기적으로 연결될 수 있다. 실시 예에 있어서, 제 1 입출력 패드와 제 2 입출력 패드는 선택적으로 형성될 수 있다. 예를 들어, 비휘발성 메모리 장치는 제 1 기판의 상부에 배치되는 제 1 입출력 패드만을 포함하거 나, 혹은 제 2 기판의 상부에 배치되는 제 2 입출력 패드만을 포함할 수 있다. 다른 실시 예에 있 어서, 비휘발성 메모리 장치는 제 1 입출력 패드와 제 2 입출력 패드를 모두 포함할 수도 있 다.셀 영역(CELL)과 페리퍼럴 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역 (BLBA) 각각에 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어 있을 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상 부 메탈층에 형성된 상부 메탈 패턴(1372a)에 대응하여 페리퍼럴 회로 영역(PERI)의 최상부 메탈층에 셀 영역 (CELL)의 상부 메탈 패턴(1372a)과 동일한 형태의 하부 메탈 패턴(1273a)을 형성할 수 있다. 페리퍼럴 회로 영 역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(1273a)은 페리퍼럴 회로 영역(PERI)에서 별도의 콘택과 연 결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 페리퍼럴 회로 영역(PERI)의 최상부 메탈층 에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 상부 메탈층에 페리퍼럴 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상부 메탈 패턴을 형성할 수도 있다. 본 발명의 실시 예에 따른 저장 장치는 UECC 발생 시 Fail Sector와 유사한 산포 모양을 가지는 정정된 영역(예: 같은 Page내 정정된 Sector 또는 인접 WL)의 정보를 활용하여 Fail Sector의 데이터를 정정할 수 있다. 실시 예에 있어서, 정정된 영역의 원본 데이터를 Controller에서 NAND로 D-in 후, Read level에 따른 Sensing 결과를 원본 데이터와 비교하여 Read Level에 따른 0/1 Fail Bit 정보가 도출될 수 있다. 실시 예에 있어서, 정정된 영역에서 얻은 0 Fail Bit과 1 Fail Bit의 합이 최소가 되는 Read Level을 Fail Sector에 적용하여 데이터가 정정될 수 있다. 실시 예에 있어서, 정정된 영역에서 얻은 0 Fail Bit과 1 Fail Bit 정보를 해 최적의 Soft Decision Offset이 설정될 수 있다. 한편, 본 발명의 리드 동작은 에러 정정된 섹터의 오리지널 데이터와 센싱 데이터를 비교하여 페일 비트 정보를 도출하고, 도출된 페일 비트 정보를 이용하여 페일 섹터에 대한 리드 동작을 다시 수행하고 있다. 하지만, 본 발명의 페일 비트 정보가 에러 정정된 섹터에 제한될 필요는 없다. 본 발명은 페일 섹터에 인접한 워드라인에 연결된 섹터의 오리지널 데이터와 센싱 데이터를 비교하여 페일 비트 정보를 도출하고, 도출된 페일 비트 정보 를 이용하여 페일 섹터에 대한 리드 동작을 다시 수행할 수도 있다."}
{"patent_id": "10-2020-0169715", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장치 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기 술적 사상을 포함 할 것이다."}
{"patent_id": "10-2020-0169715", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공 한다. 도 1은 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 2는 도 1에 도시된 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 3은 본 발명의 실시 예에 메모리 블록(BLKi, i는 2 이상의 정수)의 회로도를 예시적으로 보여주는 도면이다. 도 4a, 도 4b, 및 도 4c는 본 발명의 실시 예에 따른 제어기의 에러 정정 회로를 설명하기 위한 도면 들이다. 도 5a 및 도 5b는 산포 모양에 따른 최적의 리드 레벨을 예시적으로 보여주는 도면들이다. 도 6a, 도 6b, 도6c 및 도 6d는 본 발명의 개념을 예시적으로 보여주는 도면들이다. 도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100, NVM)에서 페일 비트 정보(FBI)를 생성하는 과정을 개념적으로 설명하는 도면이다. 도 8a, 도 8b, 및 도 8c는 본 발명의 실시 예에 따른 비휘발성 메모리 장치에서 리드 레벨에 따른 페일 비트를카운트함으로써 페일 비트 정보(FBI)를 출력하는 하는 과정을 설명하기 위한 도면들이다. 도 9a 및 도 9bs는 에러 정정된 영역에서의 상태를 기준으로 오리지널 데이터를 입력하는 방법을 예시적으로 보 여주는 도면들이다. 도 10은 본 발명의 실시 예에 따라 에러 정정된 영역의 페일 비트 정보를 이용하여 최적의 리드 레벨을 찾는 과 정을 보여주는 도면이다. 도 11은 본 발명의 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 12a, 도 12b, 및 도 12c는 본 발명의 실시 예에 따른 소프트디시젼 옵셋을 찾는 과정을 예시적으로 보여주는 도면들이다. 도 13은 본 발명의 다른 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 14는 본 발명의 다른 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 15는 본 발명의 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어그램이다. 도 16은 본 발명의 다른 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어그 램이다. 도 17은 본 발명의 또 다른 실시 예에 따른 저장 장치의 방어코드 과정을 예시적으로 보여주는 래더 다이어 그램이다. 도 18은 본 발명의 또 실시 예에 따른 저장 장치의 리드 동작을 예시적으로 보여주는 래더 다이어그램이다. 도 19는 본 발명의 다른 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 20은 본 발명의 실시 예에 따른 C2C 구조로 구현된 비휘발성 메모리 장치를 예시적으로 보여주는 도면 이다."}
