TimeQuest Timing Analyzer report for multiplier
Fri Oct 30 20:47:22 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S1'
 12. Slow Model Setup: 'bc:bloco_controle|state.S0'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'bc:bloco_controle|state.S3'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'bc:bloco_controle|state.S1'
 17. Slow Model Hold: 'bc:bloco_controle|state.S3'
 18. Slow Model Hold: 'bc:bloco_controle|state.S0'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 23. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'bc:bloco_controle|state.S1'
 35. Fast Model Setup: 'clk'
 36. Fast Model Setup: 'bc:bloco_controle|state.S0'
 37. Fast Model Setup: 'bc:bloco_controle|state.S3'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'bc:bloco_controle|state.S1'
 40. Fast Model Hold: 'bc:bloco_controle|state.S3'
 41. Fast Model Hold: 'bc:bloco_controle|state.S0'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 46. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 47. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 396.67 MHz ; 396.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S1 ; -1.656 ; -1.656        ;
; bc:bloco_controle|state.S0 ; -1.570 ; -1.570        ;
; clk                        ; -1.521 ; -7.005        ;
; bc:bloco_controle|state.S3 ; -1.460 ; -1.460        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.539 ; -17.234       ;
; bc:bloco_controle|state.S1 ; -0.646 ; -0.646        ;
; bc:bloco_controle|state.S3 ; -0.411 ; -0.411        ;
; bc:bloco_controle|state.S0 ; 1.458  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.468 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.698 ; -2.792        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -19.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.656 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -0.978     ; 0.725      ;
; 0.177  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.116      ; 0.720      ;
; 0.677  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.116      ; 0.720      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.570 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -0.728     ; 0.730      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.521 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.581     ; 1.976      ;
; -1.473 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.581     ; 1.928      ;
; -1.382 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.581     ; 1.837      ;
; -1.302 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.338      ;
; -1.248 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.581     ; 1.703      ;
; -1.232 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.268      ;
; -1.231 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.267      ;
; -1.195 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.231      ;
; -1.161 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.197      ;
; -1.160 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.196      ;
; -1.160 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.196      ;
; -1.150 ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.587     ; 1.599      ;
; -1.124 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.160      ;
; -1.111 ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.587     ; 1.560      ;
; -1.089 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.125      ;
; -1.085 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.121      ;
; -1.014 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.050      ;
; -0.978 ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 2.012      ;
; -0.943 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.979      ;
; -0.939 ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.973      ;
; -0.916 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.952      ;
; -0.885 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.587     ; 1.334      ;
; -0.775 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.811      ;
; -0.774 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.810      ;
; -0.756 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.587     ; 1.205      ;
; -0.738 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.774      ;
; -0.713 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.747      ;
; -0.702 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.738      ;
; -0.652 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.688      ;
; -0.628 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.004      ; 1.668      ;
; -0.584 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.618      ;
; -0.580 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.004      ; 1.620      ;
; -0.556 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.592      ;
; -0.489 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.004      ; 1.529      ;
; -0.355 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.004      ; 1.395      ;
; -0.252 ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.288      ;
; -0.202 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; 0.108  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.928      ;
; 0.370  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 1.000        ; 0.585      ; 1.251      ;
; 0.379  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.363      ; 2.020      ;
; 0.483  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.363      ; 1.916      ;
; 0.546  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.585      ; 1.075      ;
; 0.554  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.363      ; 1.845      ;
; 0.575  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.559      ; 2.020      ;
; 0.679  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.559      ; 1.916      ;
; 0.750  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.559      ; 1.845      ;
; 0.940  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.363      ; 1.459      ;
; 1.136  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.559      ; 1.459      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.560      ; 1.049      ;
; 1.562  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.566      ; 1.040      ;
; 1.562  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.566      ; 1.040      ;
; 1.562  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.566      ; 1.040      ;
; 1.562  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.566      ; 1.040      ;
; 1.774  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.500        ; 2.095      ; 1.107      ;
; 1.909  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 2.095      ; 0.972      ;
; 2.274  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 2.095      ; 1.107      ;
; 2.409  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 2.095      ; 0.972      ;
; 2.438  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 2.680      ; 1.028      ;
; 2.809  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 2.680      ; 0.657      ;
; 2.938  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 2.680      ; 1.028      ;
; 3.309  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 2.680      ; 0.657      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.460 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -0.782     ; 0.725      ;
; 0.083  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.021      ; 0.860      ;
; 0.583  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.021      ; 0.860      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.539 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.680      ; 0.657      ;
; -2.168 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.680      ; 1.028      ;
; -2.039 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.680      ; 0.657      ;
; -1.668 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.680      ; 1.028      ;
; -1.639 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.095      ; 0.972      ;
; -1.504 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.095      ; 1.107      ;
; -1.139 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.095      ; 0.972      ;
; -1.004 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.095      ; 1.107      ;
; -0.792 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.566      ; 1.040      ;
; -0.792 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.566      ; 1.040      ;
; -0.792 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.566      ; 1.040      ;
; -0.792 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.566      ; 1.040      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.777 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.560      ; 1.049      ;
; -0.493 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.559      ; 1.332      ;
; -0.412 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.559      ; 1.413      ;
; -0.410 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.559      ; 1.415      ;
; -0.396 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.559      ; 1.429      ;
; -0.297 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.363      ; 1.332      ;
; -0.216 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.363      ; 1.413      ;
; -0.214 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.363      ; 1.415      ;
; -0.200 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.363      ; 1.429      ;
; 0.224  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.585      ; 1.075      ;
; 0.400  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; 0.585      ; 1.251      ;
; 0.662  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.972  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.238      ;
; 1.022  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.125  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.004      ; 1.395      ;
; 1.259  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.004      ; 1.529      ;
; 1.326  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.350  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.004      ; 1.620      ;
; 1.354  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.618      ;
; 1.398  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.004      ; 1.668      ;
; 1.422  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.688      ;
; 1.472  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.483  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.747      ;
; 1.508  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.526  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.587     ; 1.205      ;
; 1.544  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.545  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.655  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.587     ; 1.334      ;
; 1.686  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.709  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.973      ;
; 1.713  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.748  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 2.012      ;
; 1.784  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.050      ;
; 1.855  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.859  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.125      ;
; 1.881  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.587     ; 1.560      ;
; 1.894  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.920  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.587     ; 1.599      ;
; 1.930  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 1.930  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 1.931  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.197      ;
; 1.965  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.231      ;
; 2.001  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.267      ;
; 2.002  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.268      ;
; 2.018  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.581     ; 1.703      ;
; 2.072  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.152  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.581     ; 1.837      ;
; 2.243  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.581     ; 1.928      ;
; 2.291  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.581     ; 1.976      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.646 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.116      ; 0.720      ;
; -0.146 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.116      ; 0.720      ;
; 1.703  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -0.978     ; 0.725      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.411 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.021      ; 0.860      ;
; 0.089  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.021      ; 0.860      ;
; 1.507  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -0.782     ; 0.725      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.458 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -0.728     ; 0.730      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.468 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.655      ; 1.223      ;
; 1.468 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.655      ; 1.223      ;
; 1.468 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.655      ; 1.223      ;
; 1.468 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.655      ; 1.223      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.698 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.655      ; 1.223      ;
; -0.698 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.655      ; 1.223      ;
; -0.698 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.655      ; 1.223      ;
; -0.698 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.655      ; 1.223      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.082 ; 3.082 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.093 ; 3.093 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.294 ; 3.294 ; Rise       ; clk             ;
; b[*]      ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.316 ; 2.316 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.128 ; 2.128 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.326 ; 3.326 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -2.852 ; -2.852 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -2.852 ; -2.852 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.863 ; -2.863 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -3.064 ; -3.064 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.452 ; -0.452 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.489 ; -0.489 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -0.452 ; -0.452 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.241 ; -3.241 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.095 ; -3.095 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.952 ; 4.952 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.410 ; 6.410 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.378 ; 6.378 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.410 ; 6.410 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.373 ; 6.373 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.397 ; 6.397 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.952 ; 4.952 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.373 ; 6.373 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.378 ; 6.378 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.410 ; 6.410 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.373 ; 6.373 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.397 ; 6.397 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S1 ; -0.406 ; -0.406        ;
; clk                        ; -0.394 ; -0.397        ;
; bc:bloco_controle|state.S0 ; -0.368 ; -0.368        ;
; bc:bloco_controle|state.S3 ; -0.338 ; -0.338        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.580 ; -14.149       ;
; bc:bloco_controle|state.S1 ; -0.277 ; -0.277        ;
; bc:bloco_controle|state.S3 ; -0.186 ; -0.186        ;
; bc:bloco_controle|state.S0 ; 0.890  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.567 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.687 ; -2.748        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -19.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.406 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -0.655     ; 0.360      ;
; 0.378  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.494      ; 0.358      ;
; 0.878  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.494      ; 0.358      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.394 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.502     ; 0.924      ;
; -0.374 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.502     ; 0.904      ;
; -0.306 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.502     ; 0.836      ;
; -0.252 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.502     ; 0.782      ;
; -0.236 ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.505     ; 0.763      ;
; -0.225 ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.505     ; 0.752      ;
; -0.102 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.505     ; 0.629      ;
; -0.078 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.505     ; 0.605      ;
; -0.003 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.035      ;
; 0.028  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.004      ;
; 0.038  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.994      ;
; 0.045  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.063  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.969      ;
; 0.073  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.959      ;
; 0.075  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.957      ;
; 0.080  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.952      ;
; 0.081  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 0.949      ;
; 0.092  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.940      ;
; 0.092  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 0.938      ;
; 0.098  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.934      ;
; 0.127  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.905      ;
; 0.137  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.895      ;
; 0.162  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.870      ;
; 0.213  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.819      ;
; 0.215  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 0.815      ;
; 0.215  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.817      ;
; 0.220  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.812      ;
; 0.236  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.796      ;
; 0.239  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.794      ;
; 0.239  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 0.791      ;
; 0.259  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.774      ;
; 0.260  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.772      ;
; 0.300  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.732      ;
; 0.327  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.706      ;
; 0.381  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.652      ;
; 0.419  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.613      ;
; 0.423  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.609      ;
; 0.558  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.474      ;
; 0.926  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 1.000        ; 0.503      ; 0.609      ;
; 1.012  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.503      ; 0.523      ;
; 1.266  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.089      ; 0.855      ;
; 1.266  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.500        ; 1.151      ; 0.558      ;
; 1.308  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.089      ; 0.813      ;
; 1.334  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.157      ; 0.855      ;
; 1.343  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.089      ; 0.778      ;
; 1.350  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.151      ; 0.474      ;
; 1.376  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.157      ; 0.813      ;
; 1.411  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.157      ; 0.778      ;
; 1.483  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.089      ; 0.638      ;
; 1.551  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.157      ; 0.638      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.640  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.159      ; 0.551      ;
; 1.648  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.162      ; 0.546      ;
; 1.648  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.162      ; 0.546      ;
; 1.648  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.162      ; 0.546      ;
; 1.648  ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.162      ; 0.546      ;
; 1.766  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.151      ; 0.558      ;
; 1.809  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 1.654      ; 0.518      ;
; 1.850  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.151      ; 0.474      ;
; 1.960  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 1.654      ; 0.367      ;
; 2.309  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 1.654      ; 0.518      ;
; 2.460  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 1.654      ; 0.367      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.368 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -0.524     ; 0.366      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.338 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -0.587     ; 0.360      ;
; 0.337  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.458      ; 0.413      ;
; 0.837  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.458      ; 0.413      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.580 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.654      ; 0.367      ;
; -1.429 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.654      ; 0.518      ;
; -1.080 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.654      ; 0.367      ;
; -0.970 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.151      ; 0.474      ;
; -0.929 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.654      ; 0.518      ;
; -0.886 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.151      ; 0.558      ;
; -0.768 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.162      ; 0.546      ;
; -0.768 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.162      ; 0.546      ;
; -0.768 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.162      ; 0.546      ;
; -0.768 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.162      ; 0.546      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.760 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.159      ; 0.551      ;
; -0.723 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.157      ; 0.586      ;
; -0.707 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.157      ; 0.602      ;
; -0.688 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.157      ; 0.621      ;
; -0.682 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.157      ; 0.627      ;
; -0.655 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.089      ; 0.586      ;
; -0.639 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.089      ; 0.602      ;
; -0.620 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.089      ; 0.621      ;
; -0.614 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.089      ; 0.627      ;
; -0.470 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.151      ; 0.474      ;
; -0.386 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.151      ; 0.558      ;
; -0.132 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.503      ; 0.523      ;
; -0.046 ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; 0.503      ; 0.609      ;
; 0.322  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.457  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.461  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.499  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.652      ;
; 0.553  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.706      ;
; 0.580  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.620  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.621  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.774      ;
; 0.641  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.791      ;
; 0.641  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.794      ;
; 0.644  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.660  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.665  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.815      ;
; 0.667  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.718  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.870      ;
; 0.743  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.895      ;
; 0.753  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.782  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.788  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.938      ;
; 0.799  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.949      ;
; 0.800  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.805  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.807  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.817  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.835  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.987      ;
; 0.842  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.852  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.883  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.035      ;
; 0.958  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.505     ; 0.605      ;
; 0.982  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.505     ; 0.629      ;
; 1.105  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.505     ; 0.752      ;
; 1.116  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.505     ; 0.763      ;
; 1.132  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.502     ; 0.782      ;
; 1.186  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.502     ; 0.836      ;
; 1.254  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.502     ; 0.904      ;
; 1.274  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.502     ; 0.924      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.277 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.494      ; 0.358      ;
; 0.223  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.494      ; 0.358      ;
; 1.015  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -0.655     ; 0.360      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.186 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.458      ; 0.413      ;
; 0.314  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.458      ; 0.413      ;
; 0.947  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -0.587     ; 0.360      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 0.890 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -0.524     ; 0.366      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.567 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.195      ; 0.660      ;
; 1.567 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.195      ; 0.660      ;
; 1.567 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.195      ; 0.660      ;
; 1.567 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.195      ; 0.660      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.687 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.195      ; 0.660      ;
; -0.687 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.195      ; 0.660      ;
; -0.687 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.195      ; 0.660      ;
; -0.687 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.195      ; 0.660      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.907 ; 1.907 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.694 ; 1.694 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.702 ; 1.702 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.907 ; 1.907 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.832 ; 1.832 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.275 ; 2.275 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.768 ; 0.768 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.679 ; 0.679 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.239 ; 2.239 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.275 ; 2.275 ; Rise       ; clk             ;
; inicio    ; clk        ; 1.805 ; 1.805 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.029  ; 0.029  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.473 ; 2.473 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.625 ; 3.625 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.593 ; 3.593 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.625 ; 3.625 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.591 ; 3.591 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.615 ; 3.615 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.473 ; 2.473 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.591 ; 3.591 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.593 ; 3.593 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.625 ; 3.625 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.591 ; 3.591 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.615 ; 3.615 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -1.656  ; -2.539  ; 1.468    ; -0.698  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -1.570  ; 0.890   ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -1.656  ; -0.646  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -1.460  ; -0.411  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -1.521  ; -2.539  ; 1.468    ; -0.698  ; -1.380              ;
; Design-wide TNS             ; -11.691 ; -18.291 ; 0.0      ; -2.792  ; -19.38              ;
;  bc:bloco_controle|state.S0 ; -1.570  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -1.656  ; -0.646  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -1.460  ; -0.411  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -7.005  ; -17.234 ; 0.000    ; -2.792  ; -19.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.082 ; 3.082 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.093 ; 3.093 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.294 ; 3.294 ; Rise       ; clk             ;
; b[*]      ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.316 ; 2.316 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.128 ; 2.128 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.326 ; 3.326 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.029  ; 0.029  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.952 ; 4.952 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.410 ; 6.410 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.378 ; 6.378 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.410 ; 6.410 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.373 ; 6.373 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.397 ; 6.397 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.473 ; 2.473 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.591 ; 3.591 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.593 ; 3.593 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.625 ; 3.625 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.591 ; 3.591 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.615 ; 3.615 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 37       ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 25       ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 40       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 37       ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 25       ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 40       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 4        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 4        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 30 20:47:22 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.656        -1.656 bc:bloco_controle|state.S1 
    Info (332119):    -1.570        -1.570 bc:bloco_controle|state.S0 
    Info (332119):    -1.521        -7.005 clk 
    Info (332119):    -1.460        -1.460 bc:bloco_controle|state.S3 
Info (332146): Worst-case hold slack is -2.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.539       -17.234 clk 
    Info (332119):    -0.646        -0.646 bc:bloco_controle|state.S1 
    Info (332119):    -0.411        -0.411 bc:bloco_controle|state.S3 
    Info (332119):     1.458         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.468         0.000 clk 
Info (332146): Worst-case removal slack is -0.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.698        -2.792 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.406        -0.406 bc:bloco_controle|state.S1 
    Info (332119):    -0.394        -0.397 clk 
    Info (332119):    -0.368        -0.368 bc:bloco_controle|state.S0 
    Info (332119):    -0.338        -0.338 bc:bloco_controle|state.S3 
Info (332146): Worst-case hold slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580       -14.149 clk 
    Info (332119):    -0.277        -0.277 bc:bloco_controle|state.S1 
    Info (332119):    -0.186        -0.186 bc:bloco_controle|state.S3 
    Info (332119):     0.890         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.567         0.000 clk 
Info (332146): Worst-case removal slack is -0.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.687        -2.748 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Fri Oct 30 20:47:22 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


