富聯網
2016/08/03  15:31

【財訊快報／李純君報導】晶圓代工二哥聯電(2303)今(3日)與ASIC設計服務暨IP 研發銷售廠商智原(3035)，共同發表智原於聯電28奈米HPCU制程的可程式設計12.5Gbps SerDes PHY IP方案。此次智原成功推出的SerDes PHY，為聯電28奈米 High-K/Metal Gate後閘極技術制程平臺中一系列高速I/O解決方案的第一步。    聯電介紹，由採用涵蓋1.25Gbps到12.5Gbps的可程式設計架構技術，此SerDes PHY能夠輕易支援10G/1GxPON被動光纖網路通訊設備。結合不同的PCS物理編碼子層電路，便可以支援SGMII、XAUI、QSGMII、USB3.1、PCIe 3.0、NVM Express、SATA 3等介面標準。透過智原SerDes PHY的高度整合彈性，客戶能夠在28 HPCU平臺縮短 SoC設計週期，且滿足從商用等級高效能配備到穿戴裝置低功耗的應用需求。     智原營運長林世欽提到，隨著高階制程的演進，系統單晶片(SoC)的整合複雜度不斷地提升，為了支持低功耗的各種高速介面傳輸標準，高速SerDes元件成為影響 SoC系統效能的關鍵電路設計技術。28奈米High-K/Metal Gate制程為主流的先進制程技術，聯電28 HPCU展現其技術卓越的效能表現。包含此次發表的12.5G SerDes，智原有信心能結合聯電28 HPC U制程的優勢，為客戶帶來更多高性價比的高速I/O 解決方案。    聯電矽智財研發暨設計支持處的簡山傑資深副總經理也表示，智原是聯電長期合作的IP供應商，聯電很高興將智原的可程式設計SerDes IP納入28 HPC U平臺資源，說明客戶擴展更高階的產品市場，期望與智原持續並肩合作，研發更多具發展潛力的SerDes解決方案。
