TimeQuest Timing Analyzer report for GG210
Wed Nov 13 14:02:03 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'alu_sel[0]'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'alu_sel[0]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'alu_sel[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'alu_sel[0]'
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'alu_sel[0]'
 31. Fast Model Hold: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'alu_sel[0]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; GG210                                              ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; alu_sel[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { alu_sel[0] } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.45 MHz ; 115.45 MHz      ; clk        ;      ;
; 118.98 MHz ; 118.98 MHz      ; alu_sel[0] ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; alu_sel[0] ; -10.112 ; -80.398       ;
; clk        ; -7.662  ; -241.565      ;
+------------+---------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.531 ; 0.000         ;
; alu_sel[0] ; 0.533 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -2.000 ; -294.756         ;
; alu_sel[0] ; -1.222 ; -1.222           ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'alu_sel[0]'                                                                                                                                                                                 ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -10.112 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.986      ; 11.768     ;
; -10.095 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.140      ; 11.786     ;
; -10.079 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.992      ; 11.748     ;
; -10.074 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 2.010      ; 11.757     ;
; -10.071 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.997      ; 11.751     ;
; -10.051 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.116      ; 11.722     ;
; -10.000 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 2.006      ; 11.650     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.973  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.927      ; 11.570     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.956  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.081      ; 11.588     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.940  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.933      ; 11.550     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.932  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.938      ; 11.553     ;
; -9.916  ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.314      ; 11.611     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.861  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 1.947      ; 11.452     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.777  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.255      ; 11.413     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -9.600  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.057      ; 11.212     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.933  ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 1.951      ; 10.557     ;
; -8.718  ; REG8:R1|data_out[6]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.989      ; 10.384     ;
; -8.692  ; REG8:R1|data_out[6]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.137      ; 10.380     ;
; -8.203  ; REG8:R1|data_out[7]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.143      ; 9.897      ;
; -8.195  ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.982      ; 9.847      ;
; -8.178  ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.136      ; 9.865      ;
; -8.162  ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.988      ; 9.827      ;
; -8.154  ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.993      ; 9.830      ;
; -7.999  ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 2.310      ; 9.690      ;
; -7.949  ; REG8:R1|data_out[4]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.136      ; 9.636      ;
; -7.933  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.988      ; 9.591      ;
; -7.933  ; REG8:R1|data_out[4]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.988      ; 9.598      ;
; -7.925  ; REG8:R1|data_out[4]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.993      ; 9.601      ;
; -7.916  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.142      ; 9.609      ;
; -7.900  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 1.994      ; 9.571      ;
; -7.895  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 2.012      ; 9.580      ;
; -7.892  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 1.999      ; 9.574      ;
; -7.872  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 2.118      ; 9.545      ;
; -7.821  ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 2.008      ; 9.473      ;
; -7.800  ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 1.988      ; 9.458      ;
; -7.783  ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 2.142      ; 9.476      ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -7.662 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 8.626      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.942 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.906      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.846 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.810      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.540 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.504      ;
; -6.412 ; REG8:R1|data_out[0]                                                                                        ; REG8:R1|data_out[0]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 7.448      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.334 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.298      ;
; -6.195 ; REG8:R1|data_out[0]                                                                                        ; REG8:R2|data_out[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.002     ; 7.229      ;
; -6.094 ; ALU:ula|result[1]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; alu_sel[0]   ; clk         ; 0.500        ; -2.058     ; 4.501      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.067 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 7.031      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -6.011 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.975      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.779 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 6.743      ;
; -5.601 ; REG8:R1|data_out[6]                                                                                        ; REG8:R3|data_out[6]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.637      ;
; -5.555 ; ALU:ula|result[4]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; alu_sel[0]   ; clk         ; 0.500        ; -2.256     ; 3.764      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.492 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 6.471      ;
; -5.463 ; ALU:ula|result[7]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; alu_sel[0]   ; clk         ; 0.500        ; -2.082     ; 3.846      ;
; -5.459 ; ALU:ula|result[0]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; alu_sel[0]   ; clk         ; 0.500        ; -1.952     ; 3.972      ;
; -5.449 ; REG8:R1|data_out[0]                                                                                        ; REG8:R3|data_out[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.002     ; 6.483      ;
; -5.429 ; REG8:R1|data_out[6]                                                                                        ; REG8:R2|data_out[6]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.465      ;
; -5.428 ; REG8:R1|data_out[6]                                                                                        ; REG8:R1|data_out[6]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.464      ;
; -5.379 ; REG8:R1|data_out[4]                                                                                        ; REG8:R1|data_out[4]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.415      ;
; -5.373 ; REG8:R1|data_out[7]                                                                                        ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; 0.005      ; 6.414      ;
; -5.173 ; ALU:ula|result[5]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; alu_sel[0]   ; clk         ; 0.500        ; -1.939     ; 3.699      ;
; -5.138 ; REG8:R1|data_out[7]                                                                                        ; REG8:R2|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.174      ;
; -5.134 ; REG8:R1|data_out[7]                                                                                        ; REG8:R1|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 6.170      ;
; -5.130 ; REG8:R1|data_out[1]                                                                                        ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.002     ; 6.164      ;
; -5.083 ; REG8:R1|data_out[4]                                                                                        ; REG8:R2|data_out[4]                                                                                       ; clk          ; clk         ; 1.000        ; -0.002     ; 6.117      ;
; -5.023 ; ALU:ula|result[2]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; alu_sel[0]   ; clk         ; 0.500        ; -1.948     ; 3.540      ;
; -4.901 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 5.880      ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                               ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; PC:pcounter|addr_out[9] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.694 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.694 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.700 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.991      ;
; 0.701 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.992      ;
; 0.701 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.992      ;
; 0.706 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.997      ;
; 0.708 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.999      ;
; 0.795 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.814 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; PC:pcounter|addr_out[8] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.828 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.838 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.911 ; REG8:R2|data_out[3]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.205      ;
; 0.912 ; REG8:R2|data_out[0]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.206      ;
; 0.933 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.224      ;
; 0.942 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.233      ;
; 0.990 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.279      ;
; 0.991 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.280      ;
; 0.995 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.284      ;
; 1.000 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.287      ;
; 1.007 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.294      ;
; 1.009 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.300      ;
; 1.017 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.023 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.310      ;
; 1.030 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.313      ;
; 1.032 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.315      ;
; 1.036 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.319      ;
; 1.037 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.320      ;
; 1.038 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.325      ;
; 1.044 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.327      ;
; 1.045 ; REG8:R3|data_out[0]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.339      ;
; 1.053 ; REG8:R3|data_out[3]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.347      ;
; 1.092 ; REG8:R2|data_out[3]     ; REG8:R3|data_out[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.358      ;
; 1.168 ; REG8:R2|data_out[1]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.458      ;
; 1.172 ; REG8:R3|data_out[5]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.462      ;
; 1.184 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.197 ; PC:pcounter|addr_out[8] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.202 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.491      ;
; 1.214 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.224 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.230 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.517      ;
; 1.232 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.523      ;
; 1.234 ; REG8:R3|data_out[3]     ; REG8:R3|data_out[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.244 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.527      ;
; 1.248 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.535      ;
; 1.248 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.537      ;
; 1.248 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.531      ;
; 1.253 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.540      ;
; 1.255 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.542      ;
; 1.261 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.550      ;
; 1.262 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.549      ;
; 1.266 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.553      ;
; 1.268 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.558      ;
; 1.270 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.271 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.554      ;
; 1.285 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.568      ;
; 1.295 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.326 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.335 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.622      ;
; 1.341 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.366 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.373 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.397 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.664      ;
; 1.412 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.437 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.442 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.731      ;
; 1.444 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.710      ;
; 1.445 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.711      ;
; 1.468 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.483 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.749      ;
; 1.508 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.515 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.516 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.539 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.554 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.820      ;
; 1.581 ; REG8:R2|data_out[6]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.870      ;
; 1.582 ; REG8:R2|data_out[2]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.871      ;
; 1.586 ; REG8:R3|data_out[4]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.876      ;
; 1.586 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.852      ;
; 1.587 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.625 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.636 ; REG8:R2|data_out[4]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.926      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'alu_sel[0]'                                                                                         ;
+-------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.533 ; alu_sel[0]          ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 5.008      ; 5.541      ;
; 0.668 ; REG8:R3|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.312      ; 2.480      ;
; 0.725 ; REG8:R2|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.312      ; 2.537      ;
; 0.839 ; alu_sel[0]          ; ALU:ula|result[1] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.810      ; 5.649      ;
; 0.848 ; alu_sel[0]          ; ALU:ula|result[7] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.834      ; 5.682      ;
; 0.877 ; alu_sel[0]          ; ALU:ula|result[2] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.700      ; 5.577      ;
; 0.918 ; alu_sel[0]          ; ALU:ula|result[5] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.691      ; 5.609      ;
; 0.943 ; alu_sel[0]          ; ALU:ula|result[6] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.686      ; 5.629      ;
; 0.997 ; alu_sel[0]          ; ALU:ula|result[3] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.680      ; 5.677      ;
; 1.033 ; alu_sel[0]          ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 5.008      ; 5.541      ;
; 1.177 ; alu_sel[0]          ; ALU:ula|result[0] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 4.704      ; 5.881      ;
; 1.183 ; REG8:R3|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 2.012      ; 2.695      ;
; 1.244 ; REG8:R2|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.143      ; 2.887      ;
; 1.339 ; alu_sel[0]          ; ALU:ula|result[1] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.810      ; 5.649      ;
; 1.348 ; alu_sel[0]          ; ALU:ula|result[7] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.834      ; 5.682      ;
; 1.377 ; alu_sel[0]          ; ALU:ula|result[2] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.700      ; 5.577      ;
; 1.418 ; alu_sel[0]          ; ALU:ula|result[5] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.691      ; 5.609      ;
; 1.443 ; alu_sel[0]          ; ALU:ula|result[6] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.686      ; 5.629      ;
; 1.497 ; alu_sel[0]          ; ALU:ula|result[3] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.680      ; 5.677      ;
; 1.676 ; REG8:R3|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 3.165      ;
; 1.677 ; alu_sel[0]          ; ALU:ula|result[0] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 4.704      ; 5.881      ;
; 1.706 ; REG8:R2|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 2.012      ; 3.218      ;
; 1.723 ; REG8:R2|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 3.212      ;
; 1.737 ; REG8:R2|data_out[3] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.988      ; 3.225      ;
; 1.877 ; REG8:R3|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.995      ; 3.372      ;
; 1.879 ; REG8:R3|data_out[3] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.988      ; 3.367      ;
; 1.985 ; REG8:R2|data_out[1] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 2.114      ; 3.599      ;
; 2.058 ; REG8:R3|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 3.696      ;
; 2.268 ; REG8:R3|data_out[1] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 2.113      ; 3.881      ;
; 2.312 ; REG8:R2|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.003      ; 3.815      ;
; 2.319 ; REG8:R1|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.310      ; 4.129      ;
; 2.365 ; REG8:R3|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 4.002      ;
; 2.433 ; REG8:R2|data_out[1] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.312      ; 4.245      ;
; 2.449 ; REG8:R2|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 3.943      ;
; 2.507 ; REG8:R3|data_out[3] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.316      ; 4.323      ;
; 2.552 ; REG8:R2|data_out[3] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.316      ; 4.368      ;
; 2.557 ; REG8:R3|data_out[4] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 4.195      ;
; 2.606 ; REG8:R3|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.004      ; 4.110      ;
; 2.614 ; REG8:R2|data_out[4] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 4.252      ;
; 2.665 ; REG8:R3|data_out[4] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.995      ; 4.160      ;
; 2.667 ; REG8:R3|data_out[4] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.990      ; 4.157      ;
; 2.667 ; REG8:R3|data_out[5] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 4.305      ;
; 2.701 ; REG8:R2|data_out[2] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.311      ; 4.512      ;
; 2.722 ; REG8:R2|data_out[4] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.995      ; 4.217      ;
; 2.724 ; REG8:R2|data_out[4] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.990      ; 4.214      ;
; 2.730 ; REG8:R3|data_out[1] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.311      ; 4.541      ;
; 2.771 ; REG8:R2|data_out[0] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.316      ; 4.587      ;
; 2.777 ; REG8:R3|data_out[5] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.990      ; 4.267      ;
; 2.780 ; REG8:R2|data_out[1] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.004      ; 4.284      ;
; 2.782 ; REG8:R2|data_out[1] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 4.420      ;
; 2.785 ; REG8:R1|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 4.274      ;
; 2.856 ; REG8:R3|data_out[3] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.142      ; 4.498      ;
; 2.861 ; REG8:R2|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 4.498      ;
; 2.890 ; REG8:R2|data_out[1] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.995      ; 4.385      ;
; 2.891 ; REG8:R2|data_out[5] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 4.528      ;
; 2.892 ; REG8:R2|data_out[1] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.990      ; 4.382      ;
; 2.901 ; REG8:R2|data_out[3] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.142      ; 4.543      ;
; 2.904 ; REG8:R3|data_out[0] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.316      ; 4.720      ;
; 2.918 ; REG8:R2|data_out[1] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.984      ; 4.402      ;
; 2.964 ; REG8:R3|data_out[3] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.999      ; 4.463      ;
; 2.966 ; REG8:R3|data_out[3] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.460      ;
; 2.995 ; REG8:R3|data_out[2] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.312      ; 4.807      ;
; 3.001 ; REG8:R2|data_out[5] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 4.490      ;
; 3.009 ; REG8:R2|data_out[3] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.999      ; 4.508      ;
; 3.011 ; REG8:R2|data_out[3] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.505      ;
; 3.043 ; REG8:R1|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 2.010      ; 4.553      ;
; 3.050 ; REG8:R2|data_out[2] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 4.687      ;
; 3.055 ; ALU:ula|result[4]   ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 3.055      ;
; 3.077 ; REG8:R3|data_out[1] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.003      ; 4.580      ;
; 3.079 ; REG8:R3|data_out[1] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 4.716      ;
; 3.080 ; REG8:R2|data_out[0] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 2.118      ; 4.698      ;
; 3.106 ; REG8:R1|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.143      ; 4.749      ;
; 3.118 ; REG8:R2|data_out[0] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.008      ; 4.626      ;
; 3.120 ; REG8:R2|data_out[0] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.142      ; 4.762      ;
; 3.158 ; REG8:R2|data_out[2] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.652      ;
; 3.160 ; REG8:R2|data_out[2] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 4.649      ;
; 3.186 ; REG8:R2|data_out[2] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.983      ; 4.669      ;
; 3.187 ; REG8:R3|data_out[1] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.681      ;
; 3.189 ; REG8:R3|data_out[1] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 4.678      ;
; 3.213 ; REG8:R3|data_out[0] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 2.118      ; 4.831      ;
; 3.215 ; REG8:R3|data_out[1] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.983      ; 4.698      ;
; 3.228 ; REG8:R2|data_out[0] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.999      ; 4.727      ;
; 3.230 ; REG8:R2|data_out[0] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.724      ;
; 3.251 ; REG8:R3|data_out[0] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.008      ; 4.759      ;
; 3.253 ; REG8:R3|data_out[0] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.142      ; 4.895      ;
; 3.256 ; REG8:R2|data_out[0] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.988      ; 4.744      ;
; 3.343 ; REG8:R1|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 2.002      ; 4.845      ;
; 3.344 ; REG8:R3|data_out[2] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.138      ; 4.982      ;
; 3.361 ; REG8:R3|data_out[0] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.999      ; 4.860      ;
; 3.363 ; REG8:R3|data_out[0] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.857      ;
; 3.389 ; REG8:R3|data_out[0] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.988      ; 4.877      ;
; 3.399 ; REG8:R1|data_out[3] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 4.888      ;
; 3.417 ; REG8:R1|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.994      ; 4.911      ;
; 3.452 ; REG8:R3|data_out[2] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 1.995      ; 4.947      ;
; 3.454 ; REG8:R3|data_out[2] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.990      ; 4.944      ;
; 3.474 ; REG8:R1|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 5.111      ;
; 3.480 ; REG8:R3|data_out[2] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 1.984      ; 4.964      ;
; 3.621 ; REG8:R1|data_out[5] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 2.137      ; 5.258      ;
; 3.731 ; REG8:R1|data_out[5] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 1.989      ; 5.220      ;
; 3.732 ; REG8:R1|data_out[2] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 2.310      ; 5.542      ;
+-------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'alu_sel[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; alu_sel[0] ; Rise       ; alu_sel[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[5]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[6]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[7]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Rise       ; alu_sel[0]|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Rise       ; alu_sel[0]|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Rise       ; ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Rise       ; ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[1]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[1]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[2]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[2]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[3]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[3]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[4]|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[4]|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[5]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[5]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[6]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[6]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[7]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[7]|datac        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; 7.903  ; 7.903  ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; 2.378  ; 2.378  ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; 7.901  ; 7.901  ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; 7.903  ; 7.903  ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; 10.256 ; 10.256 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; 10.897 ; 10.897 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; 8.830  ; 8.830  ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; 9.961  ; 9.961  ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; 8.544  ; 8.544  ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; 8.896  ; 8.896  ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; 8.798  ; 8.798  ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; 9.763  ; 9.763  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; 9.763  ; 9.763  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; 8.680  ; 8.680  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; 8.741  ; 8.741  ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; 13.778 ; 13.778 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; 13.511 ; 13.511 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; 13.624 ; 13.624 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; 13.778 ; 13.778 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; 10.662 ; 10.662 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; 3.694  ; 3.694  ; Rise       ; clk             ;
; R1_ld         ; clk        ; 4.544  ; 4.544  ; Rise       ; clk             ;
; R2_ld         ; clk        ; 4.392  ; 4.392  ; Rise       ; clk             ;
; R3_ld         ; clk        ; 4.473  ; 4.473  ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; 8.880  ; 8.880  ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; 6.660  ; 6.660  ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; 7.975  ; 7.975  ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; 6.869  ; 6.869  ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; 7.126  ; 7.126  ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; 7.539  ; 7.539  ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; 4.026  ; 4.026  ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; 3.787  ; 3.787  ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; 3.490  ; 3.490  ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; 3.737  ; 3.737  ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; 3.508  ; 3.508  ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; 3.507  ; 3.507  ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; 3.283  ; 3.283  ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; 3.742  ; 3.742  ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; 4.026  ; 4.026  ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; 3.737  ; 3.737  ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; 3.282  ; 3.282  ; Rise       ; clk             ;
; pc_ld         ; clk        ; 3.529  ; 3.529  ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; 10.894 ; 10.894 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; 11.007 ; 11.007 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; 8.425  ; 8.425  ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; 3.551  ; 3.551  ; Rise       ; clk             ;
; wren          ; clk        ; 3.805  ; 3.805  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; -0.533 ; -0.533 ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; -0.533 ; -0.533 ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; -1.721 ; -1.721 ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; -1.719 ; -1.719 ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; -4.975 ; -4.975 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; -6.741 ; -6.741 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; -6.063 ; -6.063 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; -7.997 ; -7.997 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; -6.143 ; -6.143 ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; -4.975 ; -4.975 ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; -5.692 ; -5.692 ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; -6.331 ; -6.331 ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; -5.497 ; -5.497 ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; -4.311 ; -4.311 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; -4.982 ; -4.982 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; -4.311 ; -4.311 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; -4.372 ; -4.372 ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; -4.554 ; -4.554 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; -4.835 ; -4.835 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; -4.554 ; -4.554 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; -4.667 ; -4.667 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; -4.298 ; -4.298 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; -4.298 ; -4.298 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; -5.187 ; -5.187 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; -3.387 ; -3.387 ; Rise       ; clk             ;
; R1_ld         ; clk        ; -3.831 ; -3.831 ; Rise       ; clk             ;
; R2_ld         ; clk        ; -3.582 ; -3.582 ; Rise       ; clk             ;
; R3_ld         ; clk        ; -3.731 ; -3.731 ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; -3.170 ; -3.170 ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; -3.382 ; -3.382 ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; -3.746 ; -3.746 ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; -3.381 ; -3.381 ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; -3.383 ; -3.383 ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; -3.170 ; -3.170 ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; -3.461 ; -3.461 ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; -3.427 ; -3.427 ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; -3.195 ; -3.195 ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; -3.052 ; -3.052 ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; -3.557 ; -3.557 ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; -3.260 ; -3.260 ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; -3.507 ; -3.507 ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; -3.277 ; -3.277 ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; -3.053 ; -3.053 ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; -3.512 ; -3.512 ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; -3.796 ; -3.796 ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; -3.507 ; -3.507 ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; -3.052 ; -3.052 ; Rise       ; clk             ;
; pc_ld         ; clk        ; -3.299 ; -3.299 ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; -5.235 ; -5.235 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; -5.235 ; -5.235 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; -5.438 ; -5.438 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; -5.551 ; -5.551 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; -3.259 ; -3.259 ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; -3.259 ; -3.259 ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; -4.023 ; -4.023 ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; -3.321 ; -3.321 ; Rise       ; clk             ;
; wren          ; clk        ; -3.536 ; -3.536 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 14.991 ; 14.991 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 14.991 ; 14.991 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 14.406 ; 14.406 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 14.452 ; 14.452 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 6.883  ; 6.883  ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 6.642  ; 6.642  ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 6.905  ; 6.905  ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 6.389  ; 6.389  ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 6.705  ; 6.705  ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 6.907  ; 6.907  ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 6.690  ; 6.690  ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 6.620  ; 6.620  ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 6.812  ; 6.812  ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 16.809 ; 16.809 ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 16.924 ; 16.924 ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 11.123 ; 11.123 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 11.123 ; 11.123 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 11.352 ; 11.352 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 11.403 ; 11.403 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 6.883  ; 6.883  ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 6.642  ; 6.642  ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 6.905  ; 6.905  ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 6.389  ; 6.389  ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 6.705  ; 6.705  ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 6.907  ; 6.907  ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 6.690  ; 6.690  ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 6.620  ; 6.620  ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 6.812  ; 6.812  ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 8.174  ; 8.174  ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 8.174  ; 8.174  ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 8.175  ; 8.175  ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 8.226  ; 8.226  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; mem_adr[0]   ; comp_out[0] ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; mem_adr[0]   ; comp_out[1] ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; mem_adr[0]   ; comp_out[2] ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; mem_adr[1]   ; comp_out[0] ; 16.592 ; 16.592 ; 16.592 ; 16.592 ;
; mem_adr[1]   ; comp_out[1] ; 15.946 ; 15.946 ; 15.946 ; 15.946 ;
; mem_adr[1]   ; comp_out[2] ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; mem_adr[2]   ; comp_out[0] ; 16.891 ; 16.891 ; 16.891 ; 16.891 ;
; mem_adr[2]   ; comp_out[1] ; 16.397 ; 16.397 ; 16.397 ; 16.397 ;
; mem_adr[2]   ; comp_out[2] ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; mem_adr[3]   ; comp_out[0] ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; mem_adr[3]   ; comp_out[1] ; 14.291 ; 14.291 ; 14.291 ; 14.291 ;
; mem_adr[3]   ; comp_out[2] ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; mem_adr[4]   ; comp_out[0] ; 15.612 ; 15.612 ; 15.612 ; 15.612 ;
; mem_adr[4]   ; comp_out[1] ; 15.272 ; 15.272 ; 15.272 ; 15.272 ;
; mem_adr[4]   ; comp_out[2] ; 15.324 ; 15.324 ; 15.324 ; 15.324 ;
; mem_adr[5]   ; comp_out[0] ; 13.774 ; 13.774 ; 13.774 ; 13.774 ;
; mem_adr[5]   ; comp_out[1] ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; mem_adr[5]   ; comp_out[2] ; 14.170 ; 14.170 ; 14.170 ; 14.170 ;
; mem_adr[6]   ; comp_out[0] ; 13.497 ; 13.497 ; 13.497 ; 13.497 ;
; mem_adr[6]   ; comp_out[1] ; 14.737 ; 14.737 ; 14.737 ; 14.737 ;
; mem_adr[6]   ; comp_out[2] ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; mem_adr[7]   ; comp_out[0] ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; mem_adr[7]   ; comp_out[1] ; 14.557 ; 14.557 ; 14.557 ; 14.557 ;
; mem_adr[7]   ; comp_out[2] ; 14.636 ; 14.636 ; 14.636 ; 14.636 ;
; sel_5e1[0]   ; comp_out[0] ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; sel_5e1[0]   ; comp_out[1] ; 16.075 ; 16.075 ; 16.075 ; 16.075 ;
; sel_5e1[0]   ; comp_out[2] ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; sel_5e1[1]   ; comp_out[0] ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; sel_5e1[1]   ; comp_out[1] ; 14.992 ; 14.992 ; 14.992 ; 14.992 ;
; sel_5e1[1]   ; comp_out[2] ; 15.040 ; 15.040 ; 15.040 ; 15.040 ;
; sel_5e1[2]   ; comp_out[0] ; 14.842 ; 14.842 ; 14.842 ; 14.842 ;
; sel_5e1[2]   ; comp_out[1] ; 15.053 ; 15.053 ; 15.053 ; 15.053 ;
; sel_5e1[2]   ; comp_out[2] ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; sel_5e2[0]   ; comp_out[0] ; 19.520 ; 19.520 ; 19.520 ; 19.520 ;
; sel_5e2[0]   ; comp_out[1] ; 19.731 ; 19.731 ; 19.731 ; 19.731 ;
; sel_5e2[0]   ; comp_out[2] ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; sel_5e2[1]   ; comp_out[0] ; 19.538 ; 19.538 ; 19.538 ; 19.538 ;
; sel_5e2[1]   ; comp_out[1] ; 19.749 ; 19.749 ; 19.749 ; 19.749 ;
; sel_5e2[1]   ; comp_out[2] ; 19.797 ; 19.797 ; 19.797 ; 19.797 ;
; sel_5e2[2]   ; comp_out[0] ; 19.418 ; 19.418 ; 19.418 ; 19.418 ;
; sel_5e2[2]   ; comp_out[1] ; 19.629 ; 19.629 ; 19.629 ; 19.629 ;
; sel_5e2[2]   ; comp_out[2] ; 19.677 ; 19.677 ; 19.677 ; 19.677 ;
; sel_mux4e[0] ; comp_out[0] ; 17.289 ; 17.289 ; 17.289 ; 17.289 ;
; sel_mux4e[0] ; comp_out[1] ; 16.704 ; 16.704 ; 16.704 ; 16.704 ;
; sel_mux4e[0] ; comp_out[2] ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; sel_mux4e[1] ; comp_out[0] ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; sel_mux4e[1] ; comp_out[1] ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; sel_mux4e[1] ; comp_out[2] ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; mem_adr[0]   ; comp_out[0] ; 15.980 ; 15.980 ; 15.980 ; 15.980 ;
; mem_adr[0]   ; comp_out[1] ; 16.191 ; 16.191 ; 16.191 ; 16.191 ;
; mem_adr[0]   ; comp_out[2] ; 16.239 ; 16.239 ; 16.239 ; 16.239 ;
; mem_adr[1]   ; comp_out[0] ; 13.681 ; 13.681 ; 13.681 ; 13.681 ;
; mem_adr[1]   ; comp_out[1] ; 13.222 ; 13.222 ; 13.222 ; 13.222 ;
; mem_adr[1]   ; comp_out[2] ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; mem_adr[2]   ; comp_out[0] ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; mem_adr[2]   ; comp_out[1] ; 15.777 ; 15.777 ; 15.777 ; 15.777 ;
; mem_adr[2]   ; comp_out[2] ; 15.833 ; 15.833 ; 15.833 ; 15.833 ;
; mem_adr[3]   ; comp_out[0] ; 13.410 ; 13.410 ; 13.410 ; 13.410 ;
; mem_adr[3]   ; comp_out[1] ; 13.648 ; 13.648 ; 13.648 ; 13.648 ;
; mem_adr[3]   ; comp_out[2] ; 13.699 ; 13.699 ; 13.699 ; 13.699 ;
; mem_adr[4]   ; comp_out[0] ; 14.017 ; 14.017 ; 14.017 ; 14.017 ;
; mem_adr[4]   ; comp_out[1] ; 14.526 ; 14.526 ; 14.526 ; 14.526 ;
; mem_adr[4]   ; comp_out[2] ; 14.581 ; 14.581 ; 14.581 ; 14.581 ;
; mem_adr[5]   ; comp_out[0] ; 12.509 ; 12.509 ; 12.509 ; 12.509 ;
; mem_adr[5]   ; comp_out[1] ; 12.761 ; 12.761 ; 12.761 ; 12.761 ;
; mem_adr[5]   ; comp_out[2] ; 12.811 ; 12.811 ; 12.811 ; 12.811 ;
; mem_adr[6]   ; comp_out[0] ; 13.329 ; 13.329 ; 13.329 ; 13.329 ;
; mem_adr[6]   ; comp_out[1] ; 13.677 ; 13.677 ; 13.677 ; 13.677 ;
; mem_adr[6]   ; comp_out[2] ; 13.730 ; 13.730 ; 13.730 ; 13.730 ;
; mem_adr[7]   ; comp_out[0] ; 13.667 ; 13.667 ; 13.667 ; 13.667 ;
; mem_adr[7]   ; comp_out[1] ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; mem_adr[7]   ; comp_out[2] ; 12.979 ; 12.979 ; 12.979 ; 12.979 ;
; sel_5e1[0]   ; comp_out[0] ; 12.496 ; 12.496 ; 12.496 ; 12.496 ;
; sel_5e1[0]   ; comp_out[1] ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; sel_5e1[0]   ; comp_out[2] ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; sel_5e1[1]   ; comp_out[0] ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; sel_5e1[1]   ; comp_out[1] ; 12.598 ; 12.598 ; 12.598 ; 12.598 ;
; sel_5e1[1]   ; comp_out[2] ; 12.647 ; 12.647 ; 12.647 ; 12.647 ;
; sel_5e1[2]   ; comp_out[0] ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; sel_5e1[2]   ; comp_out[1] ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; sel_5e1[2]   ; comp_out[2] ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; sel_5e2[0]   ; comp_out[0] ; 12.609 ; 12.609 ; 12.609 ; 12.609 ;
; sel_5e2[0]   ; comp_out[1] ; 13.135 ; 13.135 ; 13.135 ; 13.135 ;
; sel_5e2[0]   ; comp_out[2] ; 13.185 ; 13.185 ; 13.185 ; 13.185 ;
; sel_5e2[1]   ; comp_out[0] ; 12.078 ; 12.078 ; 12.078 ; 12.078 ;
; sel_5e2[1]   ; comp_out[1] ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; sel_5e2[1]   ; comp_out[2] ; 12.880 ; 12.880 ; 12.880 ; 12.880 ;
; sel_5e2[2]   ; comp_out[0] ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; sel_5e2[2]   ; comp_out[1] ; 12.914 ; 12.914 ; 12.914 ; 12.914 ;
; sel_5e2[2]   ; comp_out[2] ; 12.993 ; 12.993 ; 12.993 ; 12.993 ;
; sel_mux4e[0] ; comp_out[0] ; 12.943 ; 12.943 ; 12.943 ; 12.943 ;
; sel_mux4e[0] ; comp_out[1] ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; sel_mux4e[0] ; comp_out[2] ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; sel_mux4e[1] ; comp_out[0] ; 12.650 ; 12.650 ; 12.650 ; 12.650 ;
; sel_mux4e[1] ; comp_out[1] ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; sel_mux4e[1] ; comp_out[2] ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
+--------------+-------------+--------+--------+--------+--------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; alu_sel[0] ; -4.704 ; -36.785       ;
; clk        ; -3.413 ; -98.573       ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; alu_sel[0] ; -0.077 ; -0.077        ;
; clk        ; 0.243  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -2.000 ; -294.756         ;
; alu_sel[0] ; -1.222 ; -1.222           ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'alu_sel[0]'                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.670      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.692 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.794      ; 5.634      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.691 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.799      ; 5.642      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.676 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.802      ; 5.633      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.624 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.807      ; 5.570      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.611 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.937      ; 5.580      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.538 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.844      ; 5.492      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.249 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.809      ; 5.210      ;
; -4.167 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.922      ; 5.197      ;
; -4.155 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.858      ; 5.161      ;
; -4.154 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.863      ; 5.169      ;
; -4.139 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.866      ; 5.160      ;
; -4.131 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.873      ; 5.156      ;
; -4.104 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.908      ; 5.122      ;
; -4.087 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; 0.500        ; 0.871      ; 5.097      ;
; -4.074 ; REG8:R1|data_out[0]                                                                                        ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 1.001      ; 5.107      ;
; -3.569 ; REG8:R1|data_out[6]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.860      ; 4.581      ;
; -3.506 ; REG8:R1|data_out[6]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.919      ; 4.533      ;
; -3.304 ; REG8:R1|data_out[7]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.925      ; 4.337      ;
; -3.261 ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.918      ; 4.287      ;
; -3.249 ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.854      ; 4.251      ;
; -3.248 ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.859      ; 4.259      ;
; -3.233 ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.862      ; 4.250      ;
; -3.223 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.924      ; 4.255      ;
; -3.211 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.860      ; 4.219      ;
; -3.210 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.865      ; 4.227      ;
; -3.198 ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.924      ; 4.230      ;
; -3.195 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.868      ; 4.218      ;
; -3.187 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.875      ; 4.214      ;
; -3.186 ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; 0.500        ; 0.860      ; 4.194      ;
; -3.185 ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; 0.500        ; 0.865      ; 4.202      ;
; -3.170 ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; 0.500        ; 0.868      ; 4.193      ;
; -3.168 ; REG8:R1|data_out[2]                                                                                        ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; 0.500        ; 0.997      ; 4.197      ;
; -3.163 ; REG8:R1|data_out[4]                                                                                        ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; 0.500        ; 0.918      ; 4.189      ;
; -3.162 ; REG8:R2|data_out[0]                                                                                        ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; 0.500        ; 0.875      ; 4.189      ;
; -3.160 ; REG8:R3|data_out[0]                                                                                        ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; 0.500        ; 0.910      ; 4.180      ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.413 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.411      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.099 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -3.037 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.035      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.920 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.918      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.830 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.828      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.707 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.705      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.704 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.553 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.551      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.535 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; REG8:R2|data_out[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.314 ; REG8:R1|data_out[0]                                                                                        ; REG8:R1|data_out[0]                                                                                       ; clk          ; clk         ; 1.000        ; 0.000      ; 3.346      ;
; -2.294 ; ALU:ula|result[1]                                                                                          ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; alu_sel[0]   ; clk         ; 0.500        ; -0.845     ; 1.948      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.271 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ; REG8:R3|data_out[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.241      ;
; -2.226 ; REG8:R1|data_out[0]                                                                                        ; REG8:R2|data_out[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.002     ; 3.256      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.133 ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ; REG8:R3|data_out[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
+--------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'alu_sel[0]'                                                                                          ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; alu_sel[0]          ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.668      ; 2.591      ;
; 0.071  ; alu_sel[0]          ; ALU:ula|result[1] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.575      ; 2.646      ;
; 0.083  ; alu_sel[0]          ; ALU:ula|result[2] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.538      ; 2.621      ;
; 0.089  ; alu_sel[0]          ; ALU:ula|result[6] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.530      ; 2.619      ;
; 0.090  ; alu_sel[0]          ; ALU:ula|result[5] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.533      ; 2.623      ;
; 0.117  ; alu_sel[0]          ; ALU:ula|result[3] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.525      ; 2.642      ;
; 0.122  ; alu_sel[0]          ; ALU:ula|result[7] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.589      ; 2.711      ;
; 0.245  ; alu_sel[0]          ; ALU:ula|result[0] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 2.540      ; 2.785      ;
; 0.423  ; alu_sel[0]          ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.668      ; 2.591      ;
; 0.571  ; alu_sel[0]          ; ALU:ula|result[1] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.575      ; 2.646      ;
; 0.583  ; alu_sel[0]          ; ALU:ula|result[2] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.538      ; 2.621      ;
; 0.589  ; alu_sel[0]          ; ALU:ula|result[6] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.530      ; 2.619      ;
; 0.590  ; alu_sel[0]          ; ALU:ula|result[5] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.533      ; 2.623      ;
; 0.605  ; REG8:R3|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.999      ; 1.104      ;
; 0.617  ; alu_sel[0]          ; ALU:ula|result[3] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.525      ; 2.642      ;
; 0.622  ; alu_sel[0]          ; ALU:ula|result[7] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.589      ; 2.711      ;
; 0.634  ; REG8:R2|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.999      ; 1.133      ;
; 0.745  ; alu_sel[0]          ; ALU:ula|result[0] ; alu_sel[0]   ; alu_sel[0]  ; -0.500       ; 2.540      ; 2.785      ;
; 0.816  ; REG8:R3|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 0.875      ; 1.191      ;
; 0.913  ; REG8:R2|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.925      ; 1.338      ;
; 1.021  ; REG8:R3|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.381      ;
; 1.043  ; REG8:R2|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 0.875      ; 1.418      ;
; 1.050  ; REG8:R2|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.410      ;
; 1.129  ; REG8:R2|data_out[3] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.489      ;
; 1.146  ; REG8:R3|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.864      ; 1.510      ;
; 1.160  ; REG8:R3|data_out[3] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.520      ;
; 1.224  ; REG8:R2|data_out[1] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 0.906      ; 1.630      ;
; 1.241  ; REG8:R3|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 1.660      ;
; 1.296  ; ALU:ula|result[4]   ; ALU:ula|result[4] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 1.296      ;
; 1.312  ; REG8:R1|data_out[4] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.997      ; 1.809      ;
; 1.317  ; REG8:R3|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 1.736      ;
; 1.317  ; REG8:R3|data_out[1] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 0.905      ; 1.722      ;
; 1.364  ; REG8:R2|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 1.732      ;
; 1.373  ; REG8:R2|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.863      ; 1.736      ;
; 1.379  ; REG8:R3|data_out[3] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 1.003      ; 1.882      ;
; 1.387  ; REG8:R2|data_out[1] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.999      ; 1.886      ;
; 1.399  ; REG8:R3|data_out[4] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.920      ; 1.819      ;
; 1.418  ; REG8:R3|data_out[4] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.864      ; 1.782      ;
; 1.425  ; REG8:R2|data_out[3] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 1.003      ; 1.928      ;
; 1.428  ; REG8:R2|data_out[4] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.920      ; 1.848      ;
; 1.430  ; REG8:R3|data_out[4] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.861      ; 1.791      ;
; 1.447  ; REG8:R2|data_out[4] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.864      ; 1.811      ;
; 1.459  ; REG8:R2|data_out[4] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.861      ; 1.820      ;
; 1.470  ; REG8:R2|data_out[2] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.998      ; 1.968      ;
; 1.473  ; REG8:R3|data_out[5] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.920      ; 1.893      ;
; 1.480  ; REG8:R1|data_out[6] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.840      ;
; 1.489  ; REG8:R3|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.869      ; 1.858      ;
; 1.492  ; REG8:R3|data_out[1] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.998      ; 1.990      ;
; 1.504  ; REG8:R3|data_out[5] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.861      ; 1.865      ;
; 1.507  ; REG8:R2|data_out[1] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.869      ; 1.876      ;
; 1.529  ; REG8:R2|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 1.948      ;
; 1.548  ; REG8:R3|data_out[3] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.924      ; 1.972      ;
; 1.549  ; REG8:R2|data_out[0] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 1.003      ; 2.052      ;
; 1.556  ; REG8:R2|data_out[1] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.920      ; 1.976      ;
; 1.563  ; REG8:R2|data_out[5] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 1.982      ;
; 1.567  ; REG8:R3|data_out[3] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 1.935      ;
; 1.574  ; REG8:R3|data_out[0] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 1.003      ; 2.077      ;
; 1.575  ; REG8:R2|data_out[1] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.864      ; 1.939      ;
; 1.579  ; REG8:R3|data_out[3] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.865      ; 1.944      ;
; 1.584  ; REG8:R2|data_out[1] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.856      ; 1.940      ;
; 1.587  ; REG8:R2|data_out[1] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.861      ; 1.948      ;
; 1.594  ; REG8:R2|data_out[5] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 1.954      ;
; 1.594  ; REG8:R2|data_out[3] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.924      ; 2.018      ;
; 1.595  ; REG8:R3|data_out[2] ; ALU:ula|result[4] ; clk          ; alu_sel[0]  ; -0.500       ; 0.999      ; 2.094      ;
; 1.611  ; ALU:ula|result[0]   ; ALU:ula|result[0] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 1.611      ;
; 1.612  ; REG8:R3|data_out[1] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 1.980      ;
; 1.613  ; REG8:R2|data_out[3] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 1.981      ;
; 1.619  ; REG8:R1|data_out[0] ; ALU:ula|result[0] ; clk          ; alu_sel[0]  ; -0.500       ; 0.873      ; 1.992      ;
; 1.625  ; REG8:R2|data_out[3] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.865      ; 1.990      ;
; 1.639  ; REG8:R2|data_out[2] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 2.058      ;
; 1.657  ; REG8:R2|data_out[0] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 0.910      ; 2.067      ;
; 1.658  ; REG8:R2|data_out[2] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.863      ; 2.021      ;
; 1.661  ; REG8:R3|data_out[1] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 2.080      ;
; 1.667  ; REG8:R2|data_out[2] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.855      ; 2.022      ;
; 1.669  ; REG8:R2|data_out[0] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.873      ; 2.042      ;
; 1.670  ; REG8:R2|data_out[2] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 2.030      ;
; 1.680  ; REG8:R3|data_out[1] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.863      ; 2.043      ;
; 1.682  ; REG8:R3|data_out[0] ; ALU:ula|result[1] ; clk          ; alu_sel[0]  ; -0.500       ; 0.910      ; 2.092      ;
; 1.684  ; ALU:ula|result[7]   ; ALU:ula|result[7] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 1.684      ;
; 1.689  ; REG8:R3|data_out[1] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.855      ; 2.044      ;
; 1.692  ; REG8:R3|data_out[1] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 2.052      ;
; 1.694  ; REG8:R3|data_out[0] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.873      ; 2.067      ;
; 1.698  ; REG8:R1|data_out[7] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.925      ; 2.123      ;
; 1.718  ; REG8:R2|data_out[0] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.924      ; 2.142      ;
; 1.722  ; ALU:ula|result[6]   ; ALU:ula|result[6] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 1.722      ;
; 1.737  ; REG8:R2|data_out[0] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 2.105      ;
; 1.743  ; REG8:R3|data_out[0] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.924      ; 2.167      ;
; 1.746  ; REG8:R2|data_out[0] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 2.106      ;
; 1.749  ; REG8:R2|data_out[0] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.865      ; 2.114      ;
; 1.762  ; REG8:R3|data_out[0] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.868      ; 2.130      ;
; 1.764  ; REG8:R3|data_out[2] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.920      ; 2.184      ;
; 1.771  ; REG8:R3|data_out[0] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.860      ; 2.131      ;
; 1.774  ; REG8:R3|data_out[0] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.865      ; 2.139      ;
; 1.776  ; REG8:R1|data_out[6] ; ALU:ula|result[7] ; clk          ; alu_sel[0]  ; -0.500       ; 0.919      ; 2.195      ;
; 1.778  ; REG8:R1|data_out[5] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.863      ; 2.141      ;
; 1.783  ; REG8:R3|data_out[2] ; ALU:ula|result[5] ; clk          ; alu_sel[0]  ; -0.500       ; 0.864      ; 2.147      ;
; 1.792  ; REG8:R3|data_out[2] ; ALU:ula|result[3] ; clk          ; alu_sel[0]  ; -0.500       ; 0.856      ; 2.148      ;
; 1.795  ; REG8:R3|data_out[2] ; ALU:ula|result[6] ; clk          ; alu_sel[0]  ; -0.500       ; 0.861      ; 2.156      ;
; 1.795  ; ALU:ula|result[1]   ; ALU:ula|result[1] ; alu_sel[0]   ; alu_sel[0]  ; 0.000        ; 0.000      ; 1.795      ;
; 1.798  ; REG8:R1|data_out[2] ; ALU:ula|result[2] ; clk          ; alu_sel[0]  ; -0.500       ; 0.867      ; 2.165      ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                               ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; PC:pcounter|addr_out[9] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.291 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.491      ;
; 0.292 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.492      ;
; 0.293 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.493      ;
; 0.295 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.495      ;
; 0.295 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.495      ;
; 0.297 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.497      ;
; 0.298 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.498      ;
; 0.356 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; PC:pcounter|addr_out[8] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.394 ; REG8:R2|data_out[3]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.597      ;
; 0.395 ; REG8:R2|data_out[0]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.598      ;
; 0.403 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.603      ;
; 0.409 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.420 ; REG8:R3|data_out[0]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.623      ;
; 0.425 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.624      ;
; 0.425 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.624      ;
; 0.425 ; REG8:R3|data_out[3]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.628      ;
; 0.428 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.437 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.633      ;
; 0.438 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.637      ;
; 0.441 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.637      ;
; 0.449 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.645      ;
; 0.449 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.649      ;
; 0.457 ; PC:pcounter|addr_out[6] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.650      ;
; 0.458 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.654      ;
; 0.458 ; PC:pcounter|addr_out[5] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.651      ;
; 0.459 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.652      ;
; 0.461 ; PC:pcounter|addr_out[3] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.654      ;
; 0.468 ; PC:pcounter|addr_out[9] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg9  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.661      ;
; 0.496 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.502 ; PC:pcounter|addr_out[8] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; REG8:R2|data_out[3]     ; REG8:R3|data_out[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.714      ;
; 0.518 ; REG8:R2|data_out[1]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.717      ;
; 0.520 ; REG8:R3|data_out[5]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.719      ;
; 0.531 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.536 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.732      ;
; 0.537 ; PC:pcounter|addr_out[7] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.740      ;
; 0.542 ; REG8:R3|data_out[3]     ; REG8:R3|data_out[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.745      ;
; 0.546 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; PC:pcounter|addr_out[4] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg4  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.741      ;
; 0.549 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.744      ;
; 0.556 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.752      ;
; 0.556 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.755      ;
; 0.557 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.753      ;
; 0.559 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.758      ;
; 0.562 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.758      ;
; 0.563 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.759      ;
; 0.565 ; PC:pcounter|addr_out[2] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.758      ;
; 0.566 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; PC:pcounter|addr_out[0] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.762      ;
; 0.580 ; PC:pcounter|addr_out[1] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a8~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.581 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; PC:pcounter|addr_out[6] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.601 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; PC:pcounter|addr_out[5] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.607 ; PC:pcounter|addr_out[8] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.803      ;
; 0.616 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.628 ; PC:pcounter|addr_out[7] ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.827      ;
; 0.636 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.651 ; PC:pcounter|addr_out[4] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.667 ; REG8:R3|data_out[4]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.670 ; REG8:R2|data_out[2]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ; clk          ; clk         ; 0.000        ; 0.060      ; 0.868      ;
; 0.671 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; PC:pcounter|addr_out[3] ; PC:pcounter|addr_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.685 ; REG8:R2|data_out[6]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ; clk          ; clk         ; 0.000        ; 0.060      ; 0.883      ;
; 0.689 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; PC:pcounter|addr_out[2] ; PC:pcounter|addr_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; REG8:R2|data_out[4]     ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.890      ;
; 0.706 ; PC:pcounter|addr_out[0] ; PC:pcounter|addr_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.724 ; PC:pcounter|addr_out[1] ; PC:pcounter|addr_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MEMDATA:mem|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; PRGDATA:pmem|altsyncram:altsyncram_component|altsyncram_g181:auto_generated|ram_block1a4~porta_address_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'alu_sel[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; alu_sel[0] ; Rise       ; alu_sel[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[5]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[6]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ALU:ula|result[7]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ALU:ula|result[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Rise       ; alu_sel[0]|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Rise       ; alu_sel[0]|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Rise       ; ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Rise       ; ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[1]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[1]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[2]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[2]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[3]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[3]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[4]|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[4]|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[5]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[5]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[6]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[6]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; alu_sel[0] ; Fall       ; ula|result[7]|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; alu_sel[0] ; Fall       ; ula|result[7]|datac        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; 3.882 ; 3.882 ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; 0.718 ; 0.718 ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; 3.872 ; 3.872 ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; 3.882 ; 3.882 ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; 5.245 ; 5.245 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; 5.245 ; 5.245 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; 4.805 ; 4.805 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; 5.052 ; 5.052 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; 4.110 ; 4.110 ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; 4.604 ; 4.604 ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; 3.980 ; 3.980 ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; 4.115 ; 4.115 ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; 4.151 ; 4.151 ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; 4.608 ; 4.608 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; 4.608 ; 4.608 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; 4.105 ; 4.105 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; 4.142 ; 4.142 ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; 6.374 ; 6.374 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; 6.242 ; 6.242 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; 6.295 ; 6.295 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; 6.374 ; 6.374 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; 5.312 ; 5.312 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; 4.970 ; 4.970 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; 5.312 ; 5.312 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; 2.022 ; 2.022 ; Rise       ; clk             ;
; R1_ld         ; clk        ; 2.414 ; 2.414 ; Rise       ; clk             ;
; R2_ld         ; clk        ; 2.353 ; 2.353 ; Rise       ; clk             ;
; R3_ld         ; clk        ; 2.436 ; 2.436 ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; 3.274 ; 3.274 ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; 3.384 ; 3.384 ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; 2.142 ; 2.142 ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; 2.023 ; 2.023 ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; 1.857 ; 1.857 ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; 1.981 ; 1.981 ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; 1.881 ; 1.881 ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; 1.883 ; 1.883 ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; 1.776 ; 1.776 ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; 1.985 ; 1.985 ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; 2.142 ; 2.142 ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; 1.981 ; 1.981 ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; 1.779 ; 1.779 ; Rise       ; clk             ;
; pc_ld         ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; 5.147 ; 5.147 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; 1.928 ; 1.928 ; Rise       ; clk             ;
; wren          ; clk        ; 1.979 ; 1.979 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; 0.077  ; 0.077  ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; 0.077  ; 0.077  ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; -1.110 ; -1.110 ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; -1.097 ; -1.097 ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; -2.483 ; -2.483 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; -3.260 ; -3.260 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; -3.015 ; -3.015 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; -3.857 ; -3.857 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; -3.003 ; -3.003 ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; -2.483 ; -2.483 ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; -2.759 ; -2.759 ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; -3.023 ; -3.023 ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; -2.747 ; -2.747 ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; -2.201 ; -2.201 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; -2.520 ; -2.520 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; -2.201 ; -2.201 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; -2.238 ; -2.238 ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; -2.335 ; -2.335 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; -2.445 ; -2.445 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; -2.335 ; -2.335 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; -2.390 ; -2.390 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; -2.209 ; -2.209 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; -2.209 ; -2.209 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; -2.586 ; -2.586 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
; R1_ld         ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; R2_ld         ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
; R3_ld         ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; -1.993 ; -1.993 ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; -1.771 ; -1.771 ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; -1.659 ; -1.659 ; Rise       ; clk             ;
; pc_ld         ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; -2.680 ; -2.680 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; -2.735 ; -2.735 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
; wren          ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 7.371 ; 7.371 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 7.371 ; 7.371 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 7.126 ; 7.126 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 7.122 ; 7.122 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 3.940 ; 3.940 ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 8.834 ; 8.834 ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 8.834 ; 8.834 ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 8.567 ; 8.567 ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 8.571 ; 8.571 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 5.636 ; 5.636 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 5.636 ; 5.636 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 5.743 ; 5.743 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 5.742 ; 5.742 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 3.940 ; 3.940 ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 4.495 ; 4.495 ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; mem_adr[0]   ; comp_out[0] ; 9.020 ; 9.020 ; 9.020 ; 9.020 ;
; mem_adr[0]   ; comp_out[1] ; 8.775 ; 8.775 ; 8.775 ; 8.775 ;
; mem_adr[0]   ; comp_out[2] ; 8.771 ; 8.771 ; 8.771 ; 8.771 ;
; mem_adr[1]   ; comp_out[0] ; 8.435 ; 8.435 ; 8.435 ; 8.435 ;
; mem_adr[1]   ; comp_out[1] ; 8.168 ; 8.168 ; 8.168 ; 8.168 ;
; mem_adr[1]   ; comp_out[2] ; 8.172 ; 8.172 ; 8.172 ; 8.172 ;
; mem_adr[2]   ; comp_out[0] ; 8.533 ; 8.533 ; 8.533 ; 8.533 ;
; mem_adr[2]   ; comp_out[1] ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; mem_adr[2]   ; comp_out[2] ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; mem_adr[3]   ; comp_out[0] ; 7.436 ; 7.436 ; 7.436 ; 7.436 ;
; mem_adr[3]   ; comp_out[1] ; 7.378 ; 7.378 ; 7.378 ; 7.378 ;
; mem_adr[3]   ; comp_out[2] ; 7.377 ; 7.377 ; 7.377 ; 7.377 ;
; mem_adr[4]   ; comp_out[0] ; 8.013 ; 8.013 ; 8.013 ; 8.013 ;
; mem_adr[4]   ; comp_out[1] ; 7.829 ; 7.829 ; 7.829 ; 7.829 ;
; mem_adr[4]   ; comp_out[2] ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; mem_adr[5]   ; comp_out[0] ; 7.164 ; 7.164 ; 7.164 ; 7.164 ;
; mem_adr[5]   ; comp_out[1] ; 7.303 ; 7.303 ; 7.303 ; 7.303 ;
; mem_adr[5]   ; comp_out[2] ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; mem_adr[6]   ; comp_out[0] ; 7.024 ; 7.024 ; 7.024 ; 7.024 ;
; mem_adr[6]   ; comp_out[1] ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; mem_adr[6]   ; comp_out[2] ; 7.612 ; 7.612 ; 7.612 ; 7.612 ;
; mem_adr[7]   ; comp_out[0] ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; mem_adr[7]   ; comp_out[1] ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; mem_adr[7]   ; comp_out[2] ; 7.545 ; 7.545 ; 7.545 ; 7.545 ;
; sel_5e1[0]   ; comp_out[0] ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; sel_5e1[0]   ; comp_out[1] ; 8.238 ; 8.238 ; 8.238 ; 8.238 ;
; sel_5e1[0]   ; comp_out[2] ; 8.235 ; 8.235 ; 8.235 ; 8.235 ;
; sel_5e1[1]   ; comp_out[0] ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; sel_5e1[1]   ; comp_out[1] ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; sel_5e1[1]   ; comp_out[2] ; 7.732 ; 7.732 ; 7.732 ; 7.732 ;
; sel_5e1[2]   ; comp_out[0] ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; sel_5e1[2]   ; comp_out[1] ; 7.772 ; 7.772 ; 7.772 ; 7.772 ;
; sel_5e1[2]   ; comp_out[2] ; 7.769 ; 7.769 ; 7.769 ; 7.769 ;
; sel_5e2[0]   ; comp_out[0] ; 9.704 ; 9.704 ; 9.704 ; 9.704 ;
; sel_5e2[0]   ; comp_out[1] ; 9.822 ; 9.822 ; 9.822 ; 9.822 ;
; sel_5e2[0]   ; comp_out[2] ; 9.819 ; 9.819 ; 9.819 ; 9.819 ;
; sel_5e2[1]   ; comp_out[0] ; 9.716 ; 9.716 ; 9.716 ; 9.716 ;
; sel_5e2[1]   ; comp_out[1] ; 9.834 ; 9.834 ; 9.834 ; 9.834 ;
; sel_5e2[1]   ; comp_out[2] ; 9.831 ; 9.831 ; 9.831 ; 9.831 ;
; sel_5e2[2]   ; comp_out[0] ; 9.713 ; 9.713 ; 9.713 ; 9.713 ;
; sel_5e2[2]   ; comp_out[1] ; 9.831 ; 9.831 ; 9.831 ; 9.831 ;
; sel_5e2[2]   ; comp_out[2] ; 9.828 ; 9.828 ; 9.828 ; 9.828 ;
; sel_mux4e[0] ; comp_out[0] ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; sel_mux4e[0] ; comp_out[1] ; 8.500 ; 8.500 ; 8.500 ; 8.500 ;
; sel_mux4e[0] ; comp_out[2] ; 8.496 ; 8.496 ; 8.496 ; 8.496 ;
; sel_mux4e[1] ; comp_out[0] ; 9.087 ; 9.087 ; 9.087 ; 9.087 ;
; sel_mux4e[1] ; comp_out[1] ; 8.842 ; 8.842 ; 8.842 ; 8.842 ;
; sel_mux4e[1] ; comp_out[2] ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; mem_adr[0]   ; comp_out[0] ; 8.139 ; 8.139 ; 8.139 ; 8.139 ;
; mem_adr[0]   ; comp_out[1] ; 8.257 ; 8.257 ; 8.257 ; 8.257 ;
; mem_adr[0]   ; comp_out[2] ; 8.254 ; 8.254 ; 8.254 ; 8.254 ;
; mem_adr[1]   ; comp_out[0] ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; mem_adr[1]   ; comp_out[1] ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; mem_adr[1]   ; comp_out[2] ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; mem_adr[2]   ; comp_out[0] ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; mem_adr[2]   ; comp_out[1] ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; mem_adr[2]   ; comp_out[2] ; 8.056 ; 8.056 ; 8.056 ; 8.056 ;
; mem_adr[3]   ; comp_out[0] ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; mem_adr[3]   ; comp_out[1] ; 7.111 ; 7.111 ; 7.111 ; 7.111 ;
; mem_adr[3]   ; comp_out[2] ; 7.111 ; 7.111 ; 7.111 ; 7.111 ;
; mem_adr[4]   ; comp_out[0] ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; mem_adr[4]   ; comp_out[1] ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; mem_adr[4]   ; comp_out[2] ; 7.490 ; 7.490 ; 7.490 ; 7.490 ;
; mem_adr[5]   ; comp_out[0] ; 6.590 ; 6.590 ; 6.590 ; 6.590 ;
; mem_adr[5]   ; comp_out[1] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; mem_adr[5]   ; comp_out[2] ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; mem_adr[6]   ; comp_out[0] ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; mem_adr[6]   ; comp_out[1] ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; mem_adr[6]   ; comp_out[2] ; 7.079 ; 7.079 ; 7.079 ; 7.079 ;
; mem_adr[7]   ; comp_out[0] ; 7.108 ; 7.108 ; 7.108 ; 7.108 ;
; mem_adr[7]   ; comp_out[1] ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; mem_adr[7]   ; comp_out[2] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; sel_5e1[0]   ; comp_out[0] ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; sel_5e1[0]   ; comp_out[1] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; sel_5e1[0]   ; comp_out[2] ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; sel_5e1[1]   ; comp_out[0] ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; sel_5e1[1]   ; comp_out[1] ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; sel_5e1[1]   ; comp_out[2] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; sel_5e1[2]   ; comp_out[0] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; sel_5e1[2]   ; comp_out[1] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; sel_5e1[2]   ; comp_out[2] ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; sel_5e2[0]   ; comp_out[0] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; sel_5e2[0]   ; comp_out[1] ; 6.903 ; 6.903 ; 6.903 ; 6.903 ;
; sel_5e2[0]   ; comp_out[2] ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; sel_5e2[1]   ; comp_out[0] ; 6.459 ; 6.459 ; 6.459 ; 6.459 ;
; sel_5e2[1]   ; comp_out[1] ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; sel_5e2[1]   ; comp_out[2] ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; sel_5e2[2]   ; comp_out[0] ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; sel_5e2[2]   ; comp_out[1] ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; sel_5e2[2]   ; comp_out[2] ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; sel_mux4e[0] ; comp_out[0] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; sel_mux4e[0] ; comp_out[1] ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; sel_mux4e[0] ; comp_out[2] ; 6.612 ; 6.612 ; 6.612 ; 6.612 ;
; sel_mux4e[1] ; comp_out[0] ; 6.669 ; 6.669 ; 6.669 ; 6.669 ;
; sel_mux4e[1] ; comp_out[1] ; 6.583 ; 6.583 ; 6.583 ; 6.583 ;
; sel_mux4e[1] ; comp_out[2] ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
+--------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -10.112  ; -0.077 ; N/A      ; N/A     ; -2.000              ;
;  alu_sel[0]      ; -10.112  ; -0.077 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -7.662   ; 0.243  ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -321.963 ; -0.077 ; 0.0      ; 0.0     ; -295.978            ;
;  alu_sel[0]      ; -80.398  ; -0.077 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -241.565 ; 0.000  ; N/A      ; N/A     ; -294.756            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; 7.903  ; 7.903  ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; 2.378  ; 2.378  ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; 7.901  ; 7.901  ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; 7.903  ; 7.903  ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; 10.256 ; 10.256 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; 10.897 ; 10.897 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; 8.830  ; 8.830  ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; 9.961  ; 9.961  ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; 8.544  ; 8.544  ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; 8.896  ; 8.896  ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; 8.798  ; 8.798  ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; 9.763  ; 9.763  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; 9.763  ; 9.763  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; 8.680  ; 8.680  ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; 8.741  ; 8.741  ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; 13.778 ; 13.778 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; 13.511 ; 13.511 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; 13.624 ; 13.624 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; 13.778 ; 13.778 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; 10.662 ; 10.662 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; 11.293 ; 11.293 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; 3.694  ; 3.694  ; Rise       ; clk             ;
; R1_ld         ; clk        ; 4.544  ; 4.544  ; Rise       ; clk             ;
; R2_ld         ; clk        ; 4.392  ; 4.392  ; Rise       ; clk             ;
; R3_ld         ; clk        ; 4.473  ; 4.473  ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; 8.880  ; 8.880  ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; 6.660  ; 6.660  ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; 7.975  ; 7.975  ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; 6.869  ; 6.869  ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; 7.126  ; 7.126  ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; 7.539  ; 7.539  ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; 4.026  ; 4.026  ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; 3.787  ; 3.787  ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; 3.490  ; 3.490  ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; 3.737  ; 3.737  ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; 3.508  ; 3.508  ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; 3.507  ; 3.507  ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; 3.283  ; 3.283  ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; 3.742  ; 3.742  ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; 4.026  ; 4.026  ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; 3.737  ; 3.737  ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; 3.282  ; 3.282  ; Rise       ; clk             ;
; pc_ld         ; clk        ; 3.529  ; 3.529  ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; 10.894 ; 10.894 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; 11.007 ; 11.007 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; 8.425  ; 8.425  ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; 8.888  ; 8.888  ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; 3.551  ; 3.551  ; Rise       ; clk             ;
; wren          ; clk        ; 3.805  ; 3.805  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_sel[*]    ; alu_sel[0] ; 0.077  ; 0.077  ; Fall       ; alu_sel[0]      ;
;  alu_sel[0]   ; alu_sel[0] ; 0.077  ; 0.077  ; Fall       ; alu_sel[0]      ;
;  alu_sel[1]   ; alu_sel[0] ; -1.110 ; -1.110 ; Fall       ; alu_sel[0]      ;
;  alu_sel[2]   ; alu_sel[0] ; -1.097 ; -1.097 ; Fall       ; alu_sel[0]      ;
; mem_adr[*]    ; alu_sel[0] ; -2.483 ; -2.483 ; Fall       ; alu_sel[0]      ;
;  mem_adr[0]   ; alu_sel[0] ; -3.260 ; -3.260 ; Fall       ; alu_sel[0]      ;
;  mem_adr[1]   ; alu_sel[0] ; -3.015 ; -3.015 ; Fall       ; alu_sel[0]      ;
;  mem_adr[2]   ; alu_sel[0] ; -3.857 ; -3.857 ; Fall       ; alu_sel[0]      ;
;  mem_adr[3]   ; alu_sel[0] ; -3.003 ; -3.003 ; Fall       ; alu_sel[0]      ;
;  mem_adr[4]   ; alu_sel[0] ; -2.483 ; -2.483 ; Fall       ; alu_sel[0]      ;
;  mem_adr[5]   ; alu_sel[0] ; -2.759 ; -2.759 ; Fall       ; alu_sel[0]      ;
;  mem_adr[6]   ; alu_sel[0] ; -3.023 ; -3.023 ; Fall       ; alu_sel[0]      ;
;  mem_adr[7]   ; alu_sel[0] ; -2.747 ; -2.747 ; Fall       ; alu_sel[0]      ;
; sel_5e1[*]    ; alu_sel[0] ; -2.201 ; -2.201 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[0]   ; alu_sel[0] ; -2.520 ; -2.520 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[1]   ; alu_sel[0] ; -2.201 ; -2.201 ; Fall       ; alu_sel[0]      ;
;  sel_5e1[2]   ; alu_sel[0] ; -2.238 ; -2.238 ; Fall       ; alu_sel[0]      ;
; sel_5e2[*]    ; alu_sel[0] ; -2.335 ; -2.335 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[0]   ; alu_sel[0] ; -2.445 ; -2.445 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[1]   ; alu_sel[0] ; -2.335 ; -2.335 ; Fall       ; alu_sel[0]      ;
;  sel_5e2[2]   ; alu_sel[0] ; -2.390 ; -2.390 ; Fall       ; alu_sel[0]      ;
; sel_mux4e[*]  ; alu_sel[0] ; -2.209 ; -2.209 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[0] ; alu_sel[0] ; -2.209 ; -2.209 ; Fall       ; alu_sel[0]      ;
;  sel_mux4e[1] ; alu_sel[0] ; -2.586 ; -2.586 ; Fall       ; alu_sel[0]      ;
; IR_ld         ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
; R1_ld         ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; R2_ld         ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
; R3_ld         ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
; mem_adr[*]    ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  mem_adr[0]   ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  mem_adr[1]   ; clk        ; -1.993 ; -1.993 ; Rise       ; clk             ;
;  mem_adr[2]   ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  mem_adr[3]   ; clk        ; -1.771 ; -1.771 ; Rise       ; clk             ;
;  mem_adr[4]   ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  mem_adr[5]   ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  mem_adr[6]   ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  mem_adr[7]   ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
; mux2_in1[*]   ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  mux2_in1[0]  ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  mux2_in1[1]  ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  mux2_in1[2]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  mux2_in1[3]  ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  mux2_in1[4]  ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  mux2_in1[5]  ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  mux2_in1[6]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  mux2_in1[7]  ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  mux2_in1[8]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  mux2_in1[9]  ; clk        ; -1.659 ; -1.659 ; Rise       ; clk             ;
; pc_ld         ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
; sel_5e2[*]    ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  sel_5e2[0]   ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  sel_5e2[1]   ; clk        ; -2.680 ; -2.680 ; Rise       ; clk             ;
;  sel_5e2[2]   ; clk        ; -2.735 ; -2.735 ; Rise       ; clk             ;
; sel_mux4e[*]  ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  sel_mux4e[0] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  sel_mux4e[1] ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
; sel_mux_pc    ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
; wren          ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 14.991 ; 14.991 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 14.991 ; 14.991 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 14.406 ; 14.406 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 14.452 ; 14.452 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 6.883  ; 6.883  ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 6.642  ; 6.642  ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 6.905  ; 6.905  ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 6.379  ; 6.379  ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 6.389  ; 6.389  ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 6.639  ; 6.639  ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 6.705  ; 6.705  ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 6.907  ; 6.907  ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 6.690  ; 6.690  ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 6.626  ; 6.626  ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 6.620  ; 6.620  ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 6.812  ; 6.812  ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 16.809 ; 16.809 ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 16.924 ; 16.924 ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; comp_out[*]  ; alu_sel[0] ; 5.636 ; 5.636 ; Fall       ; alu_sel[0]      ;
;  comp_out[0] ; alu_sel[0] ; 5.636 ; 5.636 ; Fall       ; alu_sel[0]      ;
;  comp_out[1] ; alu_sel[0] ; 5.743 ; 5.743 ; Fall       ; alu_sel[0]      ;
;  comp_out[2] ; alu_sel[0] ; 5.742 ; 5.742 ; Fall       ; alu_sel[0]      ;
; IR_out[*]    ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  IR_out[0]   ; clk        ; 3.940 ; 3.940 ; Rise       ; clk             ;
;  IR_out[1]   ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  IR_out[2]   ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  IR_out[3]   ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  IR_out[4]   ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  IR_out[5]   ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[6]   ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
;  IR_out[7]   ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  IR_out[8]   ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  IR_out[9]   ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  IR_out[10]  ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  IR_out[11]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  IR_out[12]  ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  IR_out[13]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  IR_out[14]  ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  IR_out[15]  ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
; comp_out[*]  ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  comp_out[0] ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  comp_out[1] ; clk        ; 4.495 ; 4.495 ; Rise       ; clk             ;
;  comp_out[2] ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; mem_adr[0]   ; comp_out[0] ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; mem_adr[0]   ; comp_out[1] ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; mem_adr[0]   ; comp_out[2] ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; mem_adr[1]   ; comp_out[0] ; 16.592 ; 16.592 ; 16.592 ; 16.592 ;
; mem_adr[1]   ; comp_out[1] ; 15.946 ; 15.946 ; 15.946 ; 15.946 ;
; mem_adr[1]   ; comp_out[2] ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; mem_adr[2]   ; comp_out[0] ; 16.891 ; 16.891 ; 16.891 ; 16.891 ;
; mem_adr[2]   ; comp_out[1] ; 16.397 ; 16.397 ; 16.397 ; 16.397 ;
; mem_adr[2]   ; comp_out[2] ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; mem_adr[3]   ; comp_out[0] ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; mem_adr[3]   ; comp_out[1] ; 14.291 ; 14.291 ; 14.291 ; 14.291 ;
; mem_adr[3]   ; comp_out[2] ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; mem_adr[4]   ; comp_out[0] ; 15.612 ; 15.612 ; 15.612 ; 15.612 ;
; mem_adr[4]   ; comp_out[1] ; 15.272 ; 15.272 ; 15.272 ; 15.272 ;
; mem_adr[4]   ; comp_out[2] ; 15.324 ; 15.324 ; 15.324 ; 15.324 ;
; mem_adr[5]   ; comp_out[0] ; 13.774 ; 13.774 ; 13.774 ; 13.774 ;
; mem_adr[5]   ; comp_out[1] ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; mem_adr[5]   ; comp_out[2] ; 14.170 ; 14.170 ; 14.170 ; 14.170 ;
; mem_adr[6]   ; comp_out[0] ; 13.497 ; 13.497 ; 13.497 ; 13.497 ;
; mem_adr[6]   ; comp_out[1] ; 14.737 ; 14.737 ; 14.737 ; 14.737 ;
; mem_adr[6]   ; comp_out[2] ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; mem_adr[7]   ; comp_out[0] ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; mem_adr[7]   ; comp_out[1] ; 14.557 ; 14.557 ; 14.557 ; 14.557 ;
; mem_adr[7]   ; comp_out[2] ; 14.636 ; 14.636 ; 14.636 ; 14.636 ;
; sel_5e1[0]   ; comp_out[0] ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; sel_5e1[0]   ; comp_out[1] ; 16.075 ; 16.075 ; 16.075 ; 16.075 ;
; sel_5e1[0]   ; comp_out[2] ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; sel_5e1[1]   ; comp_out[0] ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; sel_5e1[1]   ; comp_out[1] ; 14.992 ; 14.992 ; 14.992 ; 14.992 ;
; sel_5e1[1]   ; comp_out[2] ; 15.040 ; 15.040 ; 15.040 ; 15.040 ;
; sel_5e1[2]   ; comp_out[0] ; 14.842 ; 14.842 ; 14.842 ; 14.842 ;
; sel_5e1[2]   ; comp_out[1] ; 15.053 ; 15.053 ; 15.053 ; 15.053 ;
; sel_5e1[2]   ; comp_out[2] ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; sel_5e2[0]   ; comp_out[0] ; 19.520 ; 19.520 ; 19.520 ; 19.520 ;
; sel_5e2[0]   ; comp_out[1] ; 19.731 ; 19.731 ; 19.731 ; 19.731 ;
; sel_5e2[0]   ; comp_out[2] ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; sel_5e2[1]   ; comp_out[0] ; 19.538 ; 19.538 ; 19.538 ; 19.538 ;
; sel_5e2[1]   ; comp_out[1] ; 19.749 ; 19.749 ; 19.749 ; 19.749 ;
; sel_5e2[1]   ; comp_out[2] ; 19.797 ; 19.797 ; 19.797 ; 19.797 ;
; sel_5e2[2]   ; comp_out[0] ; 19.418 ; 19.418 ; 19.418 ; 19.418 ;
; sel_5e2[2]   ; comp_out[1] ; 19.629 ; 19.629 ; 19.629 ; 19.629 ;
; sel_5e2[2]   ; comp_out[2] ; 19.677 ; 19.677 ; 19.677 ; 19.677 ;
; sel_mux4e[0] ; comp_out[0] ; 17.289 ; 17.289 ; 17.289 ; 17.289 ;
; sel_mux4e[0] ; comp_out[1] ; 16.704 ; 16.704 ; 16.704 ; 16.704 ;
; sel_mux4e[0] ; comp_out[2] ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; sel_mux4e[1] ; comp_out[0] ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; sel_mux4e[1] ; comp_out[1] ; 17.335 ; 17.335 ; 17.335 ; 17.335 ;
; sel_mux4e[1] ; comp_out[2] ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; mem_adr[0]   ; comp_out[0] ; 8.139 ; 8.139 ; 8.139 ; 8.139 ;
; mem_adr[0]   ; comp_out[1] ; 8.257 ; 8.257 ; 8.257 ; 8.257 ;
; mem_adr[0]   ; comp_out[2] ; 8.254 ; 8.254 ; 8.254 ; 8.254 ;
; mem_adr[1]   ; comp_out[0] ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; mem_adr[1]   ; comp_out[1] ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; mem_adr[1]   ; comp_out[2] ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; mem_adr[2]   ; comp_out[0] ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; mem_adr[2]   ; comp_out[1] ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; mem_adr[2]   ; comp_out[2] ; 8.056 ; 8.056 ; 8.056 ; 8.056 ;
; mem_adr[3]   ; comp_out[0] ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; mem_adr[3]   ; comp_out[1] ; 7.111 ; 7.111 ; 7.111 ; 7.111 ;
; mem_adr[3]   ; comp_out[2] ; 7.111 ; 7.111 ; 7.111 ; 7.111 ;
; mem_adr[4]   ; comp_out[0] ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; mem_adr[4]   ; comp_out[1] ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; mem_adr[4]   ; comp_out[2] ; 7.490 ; 7.490 ; 7.490 ; 7.490 ;
; mem_adr[5]   ; comp_out[0] ; 6.590 ; 6.590 ; 6.590 ; 6.590 ;
; mem_adr[5]   ; comp_out[1] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; mem_adr[5]   ; comp_out[2] ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; mem_adr[6]   ; comp_out[0] ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; mem_adr[6]   ; comp_out[1] ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; mem_adr[6]   ; comp_out[2] ; 7.079 ; 7.079 ; 7.079 ; 7.079 ;
; mem_adr[7]   ; comp_out[0] ; 7.108 ; 7.108 ; 7.108 ; 7.108 ;
; mem_adr[7]   ; comp_out[1] ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; mem_adr[7]   ; comp_out[2] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; sel_5e1[0]   ; comp_out[0] ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; sel_5e1[0]   ; comp_out[1] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; sel_5e1[0]   ; comp_out[2] ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; sel_5e1[1]   ; comp_out[0] ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; sel_5e1[1]   ; comp_out[1] ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; sel_5e1[1]   ; comp_out[2] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; sel_5e1[2]   ; comp_out[0] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; sel_5e1[2]   ; comp_out[1] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; sel_5e1[2]   ; comp_out[2] ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; sel_5e2[0]   ; comp_out[0] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; sel_5e2[0]   ; comp_out[1] ; 6.903 ; 6.903 ; 6.903 ; 6.903 ;
; sel_5e2[0]   ; comp_out[2] ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; sel_5e2[1]   ; comp_out[0] ; 6.459 ; 6.459 ; 6.459 ; 6.459 ;
; sel_5e2[1]   ; comp_out[1] ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; sel_5e2[1]   ; comp_out[2] ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; sel_5e2[2]   ; comp_out[0] ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; sel_5e2[2]   ; comp_out[1] ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; sel_5e2[2]   ; comp_out[2] ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; sel_mux4e[0] ; comp_out[0] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; sel_mux4e[0] ; comp_out[1] ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; sel_mux4e[0] ; comp_out[2] ; 6.612 ; 6.612 ; 6.612 ; 6.612 ;
; sel_mux4e[1] ; comp_out[0] ; 6.669 ; 6.669 ; 6.669 ; 6.669 ;
; sel_mux4e[1] ; comp_out[1] ; 6.583 ; 6.583 ; 6.583 ; 6.583 ;
; sel_mux4e[1] ; comp_out[2] ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
+--------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; alu_sel[0] ; alu_sel[0] ; 0        ; 0        ; 66       ; 174      ;
; clk        ; alu_sel[0] ; 0        ; 0        ; 1458     ; 0        ;
; alu_sel[0] ; clk        ; 0        ; 32       ; 0        ; 0        ;
; clk        ; clk        ; 647      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; alu_sel[0] ; alu_sel[0] ; 0        ; 0        ; 66       ; 174      ;
; clk        ; alu_sel[0] ; 0        ; 0        ; 1458     ; 0        ;
; alu_sel[0] ; clk        ; 0        ; 32       ; 0        ; 0        ;
; clk        ; clk        ; 647      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 485   ; 485  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 187   ; 187  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Nov 13 14:02:00 2019
Info: Command: quartus_sta GG210 -c GG210
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GG210.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name alu_sel[0] alu_sel[0]
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "mux5E2|Mux0|combout"
    Warning (332126): Node "mux4|Mux0~2|datab"
    Warning (332126): Node "mux4|Mux0~2|combout"
    Warning (332126): Node "mux5E2|Mux0~1|datac"
    Warning (332126): Node "mux5E2|Mux0~1|combout"
    Warning (332126): Node "mux5E2|Mux0|datac"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "mux5E2|Mux1|combout"
    Warning (332126): Node "mux4|Mux1~1|datad"
    Warning (332126): Node "mux4|Mux1~1|combout"
    Warning (332126): Node "mux4|Mux1~2|dataa"
    Warning (332126): Node "mux4|Mux1~2|combout"
    Warning (332126): Node "mux5E2|Mux1~1|datac"
    Warning (332126): Node "mux5E2|Mux1~1|combout"
    Warning (332126): Node "mux5E2|Mux1|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "mux5E2|Mux2|combout"
    Warning (332126): Node "mux4|Mux2~2|dataa"
    Warning (332126): Node "mux4|Mux2~2|combout"
    Warning (332126): Node "mux5E2|Mux2~1|datac"
    Warning (332126): Node "mux5E2|Mux2~1|combout"
    Warning (332126): Node "mux5E2|Mux2|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "mux5E2|Mux3|combout"
    Warning (332126): Node "mux4|Mux3~1|datab"
    Warning (332126): Node "mux4|Mux3~1|combout"
    Warning (332126): Node "mux4|Mux3~2|dataa"
    Warning (332126): Node "mux4|Mux3~2|combout"
    Warning (332126): Node "mux5E2|Mux3~1|datab"
    Warning (332126): Node "mux5E2|Mux3~1|combout"
    Warning (332126): Node "mux5E2|Mux3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "mux5E2|Mux4|combout"
    Warning (332126): Node "mux4|Mux4~2|datab"
    Warning (332126): Node "mux4|Mux4~2|combout"
    Warning (332126): Node "mux5E2|Mux4~4|datac"
    Warning (332126): Node "mux5E2|Mux4~4|combout"
    Warning (332126): Node "mux5E2|Mux4|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "mux5E2|Mux5|combout"
    Warning (332126): Node "mux4|Mux5~1|dataa"
    Warning (332126): Node "mux4|Mux5~1|combout"
    Warning (332126): Node "mux4|Mux5~2|dataa"
    Warning (332126): Node "mux4|Mux5~2|combout"
    Warning (332126): Node "mux5E2|Mux5~1|datab"
    Warning (332126): Node "mux5E2|Mux5~1|combout"
    Warning (332126): Node "mux5E2|Mux5|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "mux5E2|Mux6|combout"
    Warning (332126): Node "mux4|Mux6~2|datab"
    Warning (332126): Node "mux4|Mux6~2|combout"
    Warning (332126): Node "mux5E2|Mux6~1|datac"
    Warning (332126): Node "mux5E2|Mux6~1|combout"
    Warning (332126): Node "mux5E2|Mux6|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "mux5E2|Mux7|combout"
    Warning (332126): Node "mux4|Mux7~1|datab"
    Warning (332126): Node "mux4|Mux7~1|combout"
    Warning (332126): Node "mux4|Mux7~2|dataa"
    Warning (332126): Node "mux4|Mux7~2|combout"
    Warning (332126): Node "mux5E2|Mux7~1|datac"
    Warning (332126): Node "mux5E2|Mux7~1|combout"
    Warning (332126): Node "mux5E2|Mux7|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.112       -80.398 alu_sel[0] 
    Info (332119):    -7.662      -241.565 clk 
Info (332146): Worst-case hold slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 clk 
    Info (332119):     0.533         0.000 alu_sel[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -294.756 clk 
    Info (332119):    -1.222        -1.222 alu_sel[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.704
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.704       -36.785 alu_sel[0] 
    Info (332119):    -3.413       -98.573 clk 
Info (332146): Worst-case hold slack is -0.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.077        -0.077 alu_sel[0] 
    Info (332119):     0.243         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -294.756 clk 
    Info (332119):    -1.222        -1.222 alu_sel[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 69 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed Nov 13 14:02:03 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


