Fitter report for PR3
Sat Nov 17 01:03:51 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Nov 17 01:03:51 2018       ;
; Quartus Prime Version           ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                   ; PR3                                         ;
; Top-level Entity Name           ; PR3                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,064 / 15,880 ( 19 % )                     ;
; Total registers                 ; 4961                                        ;
; Total pins                      ; 103 / 314 ( 33 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,000,296 / 2,764,800 ( 72 % )              ;
; Total RAM Blocks                ; 256 / 270 ( 95 % )                          ;
; Total DSP Blocks                ; 84 / 84 ( 100 % )                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 5 ( 20 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_pll:pll|outclk_wire[0]~CLKENA0                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; altera_pll:pll|outclk_wire[1]~CLKENA0                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; clk40~inputCLKENA0                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; reset~inputCLKENA0                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                           ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ;                  ;                       ;
; atan2:atan2|diff[0]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[1]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[2]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[3]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[4]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[5]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[6]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[7]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[8]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[9]                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[10]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[11]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[12]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[13]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[14]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|diff[14]                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|diff[14]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; atan2:atan2|diff[14]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AY               ;                       ;
; atan2:atan2|frac[20]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[21]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[22]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[23]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[24]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[25]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[26]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[27]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[28]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[29]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[30]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[31]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[32]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[33]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[34]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|frac[35]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; RESULTA          ;                       ;
; atan2:atan2|zp[0]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[1]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[2]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[3]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[4]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[5]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[6]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[7]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[8]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[9]                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[10]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[11]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[12]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[13]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[14]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[15]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[16]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[17]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[18]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; atan2:atan2|zp[19]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; atan2:atan2|Mult0~8                                                                                                                                        ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a0                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a1                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a2                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a3                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a4                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a5                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a6                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a7                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a8                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a9                                                               ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a10                                                              ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a11                                                              ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a12                                                              ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a13                                                              ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[0]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[1]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[2]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[3]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[4]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[5]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[6]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[7]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[8]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[9]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[10]                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[11]                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[12]                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[13]                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.Re_reg[14]                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_9                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_10                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_10                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_10                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_11                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_11                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_11                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_12                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_12                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_12                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_13                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_13                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_13                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_14                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_14                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_14                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_15                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_15                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_15                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_16                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_16                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_16                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_17                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_17                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_17                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_18                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_18                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_18                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_19                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_19                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_19                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_20                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_20                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_20                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_21                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_21                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_21                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_22                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_22                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_22                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_23                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_23                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_23                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_24                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_24                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_24                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_25                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_25                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_25                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_26                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_26                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_26                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_27                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_27                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_27                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_28                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_28                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_28                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_29                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_29                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_29                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_30                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_30                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_30                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_31                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_31                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_31                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_32                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_32                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_32                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_33                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_33                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_9                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_10                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_10                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_10                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_11                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_11                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_11                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_12                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_12                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_12                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_13                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_13                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_13                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_14                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_14                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_14                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_15                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_15                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_15                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_16                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_16                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_16                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_17                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_17                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_17                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_18                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_18                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_18                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_19                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_19                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_19                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_20                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_20                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_20                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_21                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_21                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_21                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_22                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_22                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_22                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_23                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_23                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_23                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_24                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_24                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_24                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_25                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_25                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_25                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_26                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_26                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_26                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_27                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_27                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_27                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_28                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_28                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_28                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_29                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_29                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_29                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_30                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_30                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_30                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_31                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_31                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_9                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_10                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_10                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_10                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_11                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_11                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_11                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_12                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_12                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_12                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_13                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_13                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_13                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_14                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_14                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_14                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_15                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_15                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_15                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_16                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_16                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_16                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_17                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_17                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_17                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_18                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_18                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_18                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_19                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_19                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_19                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_20                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_20                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_20                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_21                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_21                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_21                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_22                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_22                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_22                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_23                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_23                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_23                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_24                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_24                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_24                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_25                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_25                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_25                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_26                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_26                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_26                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_27                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_27                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~318                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_9                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_10                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_10                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_10                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_11                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_11                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_4                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_4                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_4                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_5                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_5                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_5                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_6                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_6                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_6                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_7                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_7                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_7                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_8                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_8                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_8                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_9                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_9                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~317                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~737                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~998                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac                                                                                              ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~1078                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~316                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~392                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~770                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~429                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_3                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_4                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_5                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_6                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Im_reg[30]~_Duplicate_7                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[0]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[1]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[2]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[3]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[4]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[5]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[6]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[7]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[8]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[9]~_Duplicate_3                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[10]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[11]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[12]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[13]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[14]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[15]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[16]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[17]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[18]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[19]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[20]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[21]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[22]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[23]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[24]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[25]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[26]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[27]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[28]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[29]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[30]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                            ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                                 ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst|W_Re_reg[31]~_Duplicate_3                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[0][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[0][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~774                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[0][21]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a21                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~441                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[0][21]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ram_block1a21                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                                ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8                                                                                                       ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~349                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~437                                                                                                     ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a21                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[0][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a22                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a8                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a9                                                        ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a10                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a11                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a12                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a13                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a14                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a15                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a16                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a17                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a18                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a19                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a20                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a21                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[0][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a22                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a0                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a1                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a2                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a3                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a4                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a5                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a6                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a7                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a8                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a9                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a10                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a11                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a12                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a13                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a14                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a15                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a16                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a17                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a18                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a19                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a20                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a21                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a22                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[0][23]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a23                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][5]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][9]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][10]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][11]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][12]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][14]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][15]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][17]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][20]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][21]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][22]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][23]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a0                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a1                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a2                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a3                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a4                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a5                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a6                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a7                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a8                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a9                                                       ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a10                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a11                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a12                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a13                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a14                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a15                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a16                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a17                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a18                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a19                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a20                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a21                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a22                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[0][23]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ram_block1a23                                                      ; PORTBDATAOUT     ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][3]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_1                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_2                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_3                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                               ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][10]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][11]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][12]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][13]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; AY               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][17]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][20]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][21]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_4                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104                                                                                                    ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_1                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_1                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8                                                                                                      ; BX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_1                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_2                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_2                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_2                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_3                                                                              ; Q                ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_3                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445                                                                                                    ; AX               ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_3                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][23]~_Duplicate_4                                                                              ; Q                ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[2]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[1]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[3]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[1]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[2]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|counter_reg_bit[3]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[2]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]~DUPLICATE                                            ;                  ;                       ;
; atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|cntr_mjf:cntr1|counter_reg_bit[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|cntr_mjf:cntr1|counter_reg_bit[1]~DUPLICATE                                              ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1]~DUPLICATE                     ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[41]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[41]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[50]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[50]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[57]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[57]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[75]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[75]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[79]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[79]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[84]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[84]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[87]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[87]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[96]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[96]~DUPLICATE                    ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[102]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[102]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[113]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[113]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[136]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[136]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[137]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[137]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[181]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[181]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[200]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[200]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[203]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[203]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[213]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[213]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[214]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[214]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[220]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[220]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[242]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[242]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[246]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[246]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[249]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[249]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[253]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[253]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[260]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[260]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[263]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[263]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[293]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[293]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[296]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[296]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[297]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[297]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[324]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[324]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[327]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[327]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[335]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[335]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[338]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[338]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[360]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[360]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[367]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[367]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[371]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[371]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[373]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[373]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[391]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[391]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[393]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[393]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[412]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[412]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[413]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[413]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[415]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[415]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[424]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[424]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[428]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[428]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[429]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[429]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[445]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[445]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[453]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[453]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[455]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[455]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[457]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[457]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[469]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[469]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[492]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[492]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[504]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[504]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[512]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[512]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[532]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[532]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[538]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[538]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[540]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[540]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[542]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[542]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[543]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[543]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[544]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[544]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[550]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[550]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[576]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[576]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[600]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[600]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[624]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[624]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[648]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[648]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[672]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[672]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[696]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[696]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[744]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[744]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[792]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[792]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[816]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[816]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[840]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[840]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[864]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[864]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[984]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[984]~DUPLICATE                   ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1008]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1008]~DUPLICATE                  ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1032]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1032]~DUPLICATE                  ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1056]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1056]~DUPLICATE                  ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1080]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1080]~DUPLICATE                  ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[584]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[584]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[585]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[585]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[589]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[589]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[591]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[591]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[596]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[596]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[616]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[616]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[619]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[619]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[622]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[622]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[635]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[635]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[637]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[637]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[643]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[643]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[644]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[644]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[647]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[647]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[662]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[662]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[664]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[664]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[666]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[666]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[668]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[668]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[671]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[671]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[690]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[690]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[691]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[691]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[693]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[693]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[695]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[695]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[697]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[697]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[700]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[700]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[712]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[712]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[715]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[715]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[721]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[721]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[738]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[738]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[740]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[740]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[744]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[744]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[746]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[746]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[760]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[760]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[765]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[765]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[768]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[768]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[771]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[771]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[772]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[772]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[787]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[787]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[788]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[788]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[789]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[789]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[791]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[791]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[792]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[792]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[793]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[793]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[794]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[794]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[796]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[796]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[812]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[812]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[815]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[815]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[820]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[820]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[825]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[825]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[835]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[835]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[837]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[837]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[839]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[839]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[843]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[843]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[871]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[871]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[872]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[872]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[876]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[876]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[881]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[881]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[887]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[887]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[889]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[889]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[897]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[897]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[911]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[911]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[912]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[912]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[915]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[915]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[920]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[920]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[922]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[922]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[935]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[935]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[936]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[936]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[943]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[943]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[945]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[945]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[947]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[947]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[965]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[965]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[969]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[969]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[970]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[970]~DUPLICATE                         ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1012]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1012]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1016]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1016]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1019]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1019]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1020]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1020]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1022]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1022]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1036]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1036]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1037]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1037]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1042]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1042]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1044]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1044]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1046]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1046]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1047]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1047]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1060]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1060]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1063]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1063]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1065]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1065]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1066]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1066]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1068]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1068]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1069]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1069]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1083]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1083]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1093]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1093]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1101]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1101]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1113]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1113]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1114]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1114]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1119]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1119]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1120]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1120]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1127]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1127]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1133]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1133]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1136]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1136]~DUPLICATE                        ;                  ;                       ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1140]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1140]~DUPLICATE                        ;                  ;                       ;
; fft_int:fft|cascade_0:c0|wraddr[2]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_0:c0|wraddr[2]~DUPLICATE                                                                                                               ;                  ;                       ;
; fft_int:fft|cascade_0:c0|wraddr[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_0:c0|wraddr[4]~DUPLICATE                                                                                                               ;                  ;                       ;
; fft_int:fft|cascade_0:c0|wraddr[5]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_0:c0|wraddr[5]~DUPLICATE                                                                                                               ;                  ;                       ;
; fft_int:fft|cascade_0:c0|wraddr[6]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_0:c0|wraddr[6]~DUPLICATE                                                                                                               ;                  ;                       ;
; fft_int:fft|cascade_0:c0|wraddr[10]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_0:c0|wraddr[10]~DUPLICATE                                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[1]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[6]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[1].cn|cnt[10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[1].cn|cnt[10]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Im[11]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Im[11]~DUPLICATE                                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Re[10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Re[10]~DUPLICATE                                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Re[14]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|gen2.wy_Re[14]~DUPLICATE                                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|cnt[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|cnt[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|cnt[9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|cnt[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[2].cn|sink_rdack                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[2].cn|sink_rdack~DUPLICATE                                                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|cnt[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|cnt[2]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|cnt[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[3].cn|cnt[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[3].cn|cnt[10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[3].cn|cnt[10]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[0]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[2]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|cnt[3]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[1]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[4].cn|cnt[10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[4].cn|cnt[10]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[0]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[1]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[2]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[3]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[4]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|cnt[4]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.Im_reg[1][7]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[1]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[5].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[5].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[1]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[2]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[3]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[4]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[4]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|cnt[5]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][0]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Im_reg[1][16]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.wy_Re[32]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.wy_Re[32]~DUPLICATE                                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|cnt[2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|cnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|cnt[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|cnt[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|cnt[7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|cnt[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|cnt[9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|cnt[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|sink_rdack                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|sink_rdack~DUPLICATE                                                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[6].cn|source_ready                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[6].cn|source_ready~DUPLICATE                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Im_reg[1][19]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.Re_reg[1][18]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|cnt[2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|cnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|cnt[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|cnt[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[7].cn|source_ready                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[7].cn|source_ready~DUPLICATE                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|cnt[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|cnt[1]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|cnt[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|cnt[5]~DUPLICATE                                                                                              ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][13]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Im_reg[1][18]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][14]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.Re_reg[1][15]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|cnt[2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|cnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|cnt[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|cnt[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|cnt[7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|cnt[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|cnt[10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|cnt[10]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[8].cn|source_ready                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[8].cn|source_ready~DUPLICATE                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][1]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][6]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Im_reg[1][8]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][6]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4DUPLICATE                                                                       ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.Re_reg[1][19]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.wy_Im[50]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.wy_Im[50]~DUPLICATE                                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[1]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[6]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|cnt[10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|cnt[10]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[9].cn|source_ready                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[9].cn|source_ready~DUPLICATE                                                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][2]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][9]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_4                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.Re_reg[1][22]~_Duplicate_4DUPLICATE                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|cnt[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|cnt[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|cnt[4]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|cnt[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|cnt[5]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|cnt[5]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|cnt[7]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|cnt[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[10].cn|cnt[8]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[10].cn|cnt[8]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|cnt[5]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|cnt[5]~DUPLICATE                                                                                             ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][2]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][3]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Im_reg[1][4]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][0]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][1]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][4]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][5]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][7]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][8]~_Duplicate_4DUPLICATE                                                                      ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.Re_reg[1][16]~_Duplicate_4DUPLICATE                                                                     ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|cnt[2]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|cnt[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|cnt[4]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|cnt[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|cnt[9]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|cnt[9]~DUPLICATE                                                                                                          ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|cnt[10]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|cnt[10]~DUPLICATE                                                                                                         ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; fft_int:fft|cnt[1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[1]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[3]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[4]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[4]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[6]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[6]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[7]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[7]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[8]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[8]~DUPLICATE                                                                                                                               ;                  ;                       ;
; fft_int:fft|cnt[10]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_int:fft|cnt[10]~DUPLICATE                                                                                                                              ;                  ;                       ;
; input_buffer:ib|ram_rdaddr[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_rdaddr[2]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_rdaddr[4]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_rdaddr[4]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_rdaddr[5]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_rdaddr[5]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_rdaddr[6]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_rdaddr[6]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_rdaddr[7]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_rdaddr[7]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_wraddr[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_wraddr[2]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_wraddr[8]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_wraddr[8]~DUPLICATE                                                                                                                    ;                  ;                       ;
; input_buffer:ib|ram_wraddr[9]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; input_buffer:ib|ram_wraddr[9]~DUPLICATE                                                                                                                    ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; clk20      ; PIN_V12       ; QSF Assignment ;
; I/O Standard ; PR3            ;              ; clk20      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PR3            ;              ; sink[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PR3            ;              ; sink[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PR3            ;              ; sink[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11821 ) ; 0.00 % ( 0 / 11821 )       ; 0.00 % ( 0 / 11821 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11821 ) ; 0.00 % ( 0 / 11821 )       ; 0.00 % ( 0 / 11821 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11808 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/output_files/PR3.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,064 / 15,880        ; 19 %  ;
; ALMs needed [=A-B+C]                                        ; 3,064                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,559 / 15,880        ; 22 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,548                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,262                 ;       ;
;         [c] ALMs used for registers                         ; 749                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 576 / 15,880          ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 81 / 15,880           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 81                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 538 / 1,588           ; 34 %  ;
;     -- Logic LABs                                           ; 538                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,335                 ;       ;
;     -- 7 input functions                                    ; 3                     ;       ;
;     -- 6 input functions                                    ; 404                   ;       ;
;     -- 5 input functions                                    ; 214                   ;       ;
;     -- 4 input functions                                    ; 215                   ;       ;
;     -- <=3 input functions                                  ; 4,499                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 995                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,961                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,592 / 31,760        ; 14 %  ;
;         -- Secondary logic registers                        ; 369 / 31,760          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,629                 ;       ;
;         -- Routing optimization registers                   ; 332                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 103 / 314             ; 33 %  ;
;     -- Clock pins                                           ; 4 / 6                 ; 67 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 256 / 270             ; 95 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,000,296 / 2,764,800 ; 72 %  ;
; Total block memory implementation bits                      ; 2,621,440 / 2,764,800 ; 95 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 84 / 84               ; 100 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 5                 ; 20 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 72                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 15.5% / 15.5% / 15.7% ;       ;
; Peak interconnect usage (total/H/V)                         ; 26.6% / 28.7% / 26.0% ;       ;
; Maximum fan-out                                             ; 5278                  ;       ;
; Highest non-global fan-out                                  ; 176                   ;       ;
; Total fan-out                                               ; 37759                 ;       ;
; Average fan-out                                             ; 3.19                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3064 / 15880 ( 19 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3064                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3559 / 15880 ( 22 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1548                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1262                  ; 0                              ;
;         [c] ALMs used for registers                         ; 749                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 576 / 15880 ( 4 % )   ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 81 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 81                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 538 / 1588 ( 34 % )   ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 538                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5335                  ; 0                              ;
;     -- 7 input functions                                    ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 404                   ; 0                              ;
;     -- 5 input functions                                    ; 214                   ; 0                              ;
;     -- 4 input functions                                    ; 215                   ; 0                              ;
;     -- <=3 input functions                                  ; 4499                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 995                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 4592 / 31760 ( 14 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 369 / 31760 ( 1 % )   ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 4629                  ; 0                              ;
;         -- Routing optimization registers                   ; 332                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 101                   ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2000296               ; 0                              ;
; Total block memory implementation bits                      ; 2621440               ; 0                              ;
; M10K block                                                  ; 256 / 270 ( 94 % )    ; 0 / 270 ( 0 % )                ;
; DSP block                                                   ; 84 / 84 ( 100 % )     ; 0 / 84 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 110 ( 0 % )       ; 4 / 110 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 5 ( 0 % )         ; 1 / 5 ( 20 % )                 ;
; PLL Output Counter                                          ; 0 / 45 ( 0 % )        ; 2 / 45 ( 4 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 5 ( 0 % )         ; 1 / 5 ( 20 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 5 ( 0 % )         ; 1 / 5 ( 20 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 5759                  ; 0                              ;
;     -- Registered Input Connections                         ; 5631                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 5759                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 48104                 ; 5809                           ;
;     -- Registered Connections                               ; 28791                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 5759                           ;
;     -- hard_block:auto_generated_inst                       ; 5759                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 44                    ; 2                              ;
;     -- Output Ports                                         ; 59                    ; 4                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk40       ; V11   ; 3B       ; 15           ; 0            ; 0            ; 21                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset       ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 436                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][0]  ; AE12  ; 3B       ; 19           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][10] ; AG5   ; 3B       ; 19           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][11] ; AH6   ; 3B       ; 21           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][12] ; T12   ; 3B       ; 18           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][13] ; U11   ; 3B       ; 12           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][1]  ; AE11  ; 3B       ; 14           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][2]  ; AF10  ; 3B       ; 17           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][3]  ; AE9   ; 3B       ; 10           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][4]  ; AE8   ; 3B       ; 14           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][5]  ; AF6   ; 3B       ; 15           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][6]  ; T11   ; 3B       ; 12           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][7]  ; AE4   ; 3B       ; 10           ; 0            ; 74           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][8]  ; AG6   ; 3B       ; 17           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[0][9]  ; AH2   ; 3B       ; 18           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][0]  ; AF11  ; 3B       ; 17           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][10] ; AH4   ; 3B       ; 19           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][11] ; AH5   ; 3B       ; 21           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][12] ; T8    ; 3A       ; 4            ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][13] ; Y5    ; 3A       ; 2            ; 0            ; 74           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][1]  ; AD12  ; 3B       ; 19           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][2]  ; AD11  ; 3B       ; 14           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][3]  ; AD10  ; 3B       ; 10           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][4]  ; AF9   ; 3B       ; 14           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][5]  ; AE7   ; 3B       ; 12           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][6]  ; T13   ; 3B       ; 18           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][7]  ; AF5   ; 3B       ; 15           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][8]  ; AF4   ; 3B       ; 10           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[1][9]  ; AH3   ; 3B       ; 18           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][0]  ; AF22  ; 4A       ; 55           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][10] ; AF23  ; 4A       ; 59           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][11] ; AG26  ; 4A       ; 62           ; 0            ; 74           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][12] ; AA15  ; 4A       ; 46           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][13] ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][1]  ; AE24  ; 4A       ; 62           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][2]  ; AD19  ; 4A       ; 48           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][3]  ; AE19  ; 4A       ; 48           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][4]  ; AH23  ; 4A       ; 59           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][5]  ; AG24  ; 4A       ; 61           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][6]  ; AH26  ; 4A       ; 64           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][7]  ; AC23  ; 4A       ; 64           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][8]  ; AG19  ; 4A       ; 51           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sink[2][9]  ; AF21  ; 4A       ; 55           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; source_eop        ; AG21  ; 4A       ; 55           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_freq[0]    ; AA24  ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[10]   ; D12   ; 8A       ; 21           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[11]   ; U14   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[12]   ; AD5   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[13]   ; AG15  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[14]   ; AF17  ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[15]   ; AF26  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[16]   ; AF7   ; 3B       ; 17           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[17]   ; V13   ; 4A       ; 42           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[18]   ; Y16   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[19]   ; L8    ; 8A       ; 2            ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[1]    ; AH9   ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[20]   ; AG16  ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[21]   ; C12   ; 8A       ; 21           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[22]   ; AB23  ; 5A       ; 68           ; 12           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[23]   ; AH12  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[2]    ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[3]    ; AE25  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[4]    ; Y18   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[5]    ; W11   ; 3B       ; 15           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[6]    ; AA23  ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[7]    ; AF13  ; 4A       ; 32           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[8]    ; L9    ; 8A       ; 4            ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_freq[9]    ; AG13  ; 4A       ; 32           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseA[0]  ; AG28  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[10] ; AF18  ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[11] ; AE20  ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[12] ; AD20  ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[13] ; AH22  ; 4A       ; 59           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[14] ; AH21  ; 4A       ; 57           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[15] ; AH18  ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[1]  ; AH27  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[2]  ; AH24  ; 4A       ; 61           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[3]  ; AE22  ; 4A       ; 57           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[4]  ; AG20  ; 4A       ; 53           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[5]  ; AF20  ; 4A       ; 53           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[6]  ; AG18  ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[7]  ; AA19  ; 4A       ; 50           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[8]  ; AF25  ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseA[9]  ; AG23  ; 4A       ; 59           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_phaseB[0]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[10] ; E11   ; 8A       ; 15           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[11] ; AA20  ; 5A       ; 68           ; 10           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[12] ; AH13  ; 4A       ; 42           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[13] ; AG11  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[14] ; H5    ; 8A       ; 4            ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[15] ; AH19  ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[1]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[2]  ; AH8   ; 4A       ; 34           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[3]  ; V16   ; 5A       ; 68           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[4]  ; AG25  ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[5]  ; AF28  ; 4A       ; 66           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[6]  ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[7]  ; Y19   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[8]  ; L10   ; 8A       ; 4            ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_phaseB[9]  ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; source_sop        ; AD23  ; 4A       ; 57           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; source_valid      ; AA18  ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 6 / 16 ( 38 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 49 / 68 ( 72 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 7 / 13 ( 54 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; sink[2][12]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; source_valid                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 124        ; 4A             ; source_phaseA[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 167        ; 5A             ; source_phaseB[11]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; source_freq[6]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA24     ; 178        ; 5A             ; source_freq[0]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; source_freq[2]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB5      ; 32         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; source_freq[22]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 154        ; 4A             ; sink[2][7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A             ; source_phaseB[9]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 53         ; 3A             ; source_freq[12]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; sink[1][3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 65         ; 3B             ; sink[1][2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 79         ; 3B             ; sink[1][1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; sink[2][2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 127        ; 4A             ; source_phaseA[12]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; source_sop                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; sink[0][7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B             ; sink[1][5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 64         ; 3B             ; sink[0][4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 55         ; 3B             ; sink[0][3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; sink[0][1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 81         ; 3B             ; sink[0][0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; sink[2][3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 129        ; 4A             ; source_phaseA[11]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; source_phaseA[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 153        ; 4A             ; sink[2][1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 170        ; 5A             ; source_freq[3]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE26     ; 168        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; sink[1][8]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 69         ; 3B             ; sink[1][7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 67         ; 3B             ; sink[0][5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 72         ; 3B             ; source_freq[16]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 59         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 62         ; 3B             ; sink[1][4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 71         ; 3B             ; sink[0][2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 73         ; 3B             ; sink[1][0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; source_freq[7]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; source_freq[14]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF18     ; 120        ; 4A             ; source_phaseA[10]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; source_phaseA[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 135        ; 4A             ; sink[2][9]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 137        ; 4A             ; sink[2][0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 143        ; 4A             ; sink[2][10]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; source_phaseA[8]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 166        ; 5A             ; source_freq[15]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF27     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A             ; source_phaseB[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; sink[0][10]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 70         ; 3B             ; sink[0][8]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A             ; source_phaseB[13]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; source_freq[9]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ; 109        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A             ; source_freq[13]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 103        ; 4A             ; source_freq[20]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; source_phaseA[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 128        ; 4A             ; sink[2][8]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 131        ; 4A             ; source_phaseA[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 136        ; 4A             ; source_eop                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; source_phaseA[9]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 149        ; 4A             ; sink[2][5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 159        ; 4A             ; source_phaseB[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 152        ; 4A             ; sink[2][11]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; source_phaseA[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 75         ; 3B             ; sink[0][9]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 77         ; 3B             ; sink[1][9]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 78         ; 3B             ; sink[1][10]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 83         ; 3B             ; sink[1][11]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 85         ; 3B             ; sink[0][11]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 86         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A             ; source_phaseB[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 94         ; 4A             ; source_freq[1]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A             ; source_freq[23]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 107        ; 4A             ; source_phaseB[12]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 110        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 117        ; 4A             ; reset                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 123        ; 4A             ; source_phaseA[15]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 126        ; 4A             ; source_phaseB[15]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; source_phaseA[14]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 142        ; 4A             ; source_phaseA[13]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 144        ; 4A             ; sink[2][4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 147        ; 4A             ; source_phaseA[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; sink[2][6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 158        ; 4A             ; source_phaseA[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; source_freq[21]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A             ; source_freq[10]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; source_phaseB[10]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A             ; source_phaseB[14]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H6       ; 421        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; source_freq[19]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ; 422        ; 8A             ; source_freq[8]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L10      ; 420        ; 8A             ; source_phaseB[8]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; sink[1][12]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; sink[0][6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 74         ; 3B             ; sink[0][12]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 76         ; 3B             ; sink[1][6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; sink[0][13]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A             ; source_freq[11]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 68         ; 3B             ; clk40                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V12      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 106        ; 4A             ; source_freq[17]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 179        ; 5A             ; source_phaseB[3]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; source_phaseB[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 66         ; 3B             ; source_freq[5]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W12      ; 82         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A             ; source_phaseB[6]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; source_phaseB[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y5       ; 41         ; 3A             ; sink[1][13]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 38         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 28         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; sink[2][13]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 175        ; 5A             ; source_freq[18]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y17      ; 171        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A             ; source_freq[4]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y19      ; 169        ; 5A             ; source_phaseB[7]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; source_valid      ; Missing drive strength and slew rate ;
; source_sop        ; Missing drive strength and slew rate ;
; source_eop        ; Missing drive strength and slew rate ;
; source_freq[0]    ; Missing drive strength and slew rate ;
; source_freq[1]    ; Missing drive strength and slew rate ;
; source_freq[2]    ; Missing drive strength and slew rate ;
; source_freq[3]    ; Missing drive strength and slew rate ;
; source_freq[4]    ; Missing drive strength and slew rate ;
; source_freq[5]    ; Missing drive strength and slew rate ;
; source_freq[6]    ; Missing drive strength and slew rate ;
; source_freq[7]    ; Missing drive strength and slew rate ;
; source_freq[8]    ; Missing drive strength and slew rate ;
; source_freq[9]    ; Missing drive strength and slew rate ;
; source_freq[10]   ; Missing drive strength and slew rate ;
; source_freq[11]   ; Missing drive strength and slew rate ;
; source_freq[12]   ; Missing drive strength and slew rate ;
; source_freq[13]   ; Missing drive strength and slew rate ;
; source_freq[14]   ; Missing drive strength and slew rate ;
; source_freq[15]   ; Missing drive strength and slew rate ;
; source_freq[16]   ; Missing drive strength and slew rate ;
; source_freq[17]   ; Missing drive strength and slew rate ;
; source_freq[18]   ; Missing drive strength and slew rate ;
; source_freq[19]   ; Missing drive strength and slew rate ;
; source_freq[20]   ; Missing drive strength and slew rate ;
; source_freq[21]   ; Missing drive strength and slew rate ;
; source_freq[22]   ; Missing drive strength and slew rate ;
; source_freq[23]   ; Missing drive strength and slew rate ;
; source_phaseA[0]  ; Missing drive strength and slew rate ;
; source_phaseA[1]  ; Missing drive strength and slew rate ;
; source_phaseA[2]  ; Missing drive strength and slew rate ;
; source_phaseA[3]  ; Missing drive strength and slew rate ;
; source_phaseA[4]  ; Missing drive strength and slew rate ;
; source_phaseA[5]  ; Missing drive strength and slew rate ;
; source_phaseA[6]  ; Missing drive strength and slew rate ;
; source_phaseA[7]  ; Missing drive strength and slew rate ;
; source_phaseA[8]  ; Missing drive strength and slew rate ;
; source_phaseA[9]  ; Missing drive strength and slew rate ;
; source_phaseA[10] ; Missing drive strength and slew rate ;
; source_phaseA[11] ; Missing drive strength and slew rate ;
; source_phaseA[12] ; Missing drive strength and slew rate ;
; source_phaseA[13] ; Missing drive strength and slew rate ;
; source_phaseA[14] ; Missing drive strength and slew rate ;
; source_phaseA[15] ; Missing drive strength and slew rate ;
; source_phaseB[0]  ; Missing drive strength and slew rate ;
; source_phaseB[1]  ; Missing drive strength and slew rate ;
; source_phaseB[2]  ; Missing drive strength and slew rate ;
; source_phaseB[3]  ; Missing drive strength and slew rate ;
; source_phaseB[4]  ; Missing drive strength and slew rate ;
; source_phaseB[5]  ; Missing drive strength and slew rate ;
; source_phaseB[6]  ; Missing drive strength and slew rate ;
; source_phaseB[7]  ; Missing drive strength and slew rate ;
; source_phaseB[8]  ; Missing drive strength and slew rate ;
; source_phaseB[9]  ; Missing drive strength and slew rate ;
; source_phaseB[10] ; Missing drive strength and slew rate ;
; source_phaseB[11] ; Missing drive strength and slew rate ;
; source_phaseB[12] ; Missing drive strength and slew rate ;
; source_phaseB[13] ; Missing drive strength and slew rate ;
; source_phaseB[14] ; Missing drive strength and slew rate ;
; source_phaseB[15] ; Missing drive strength and slew rate ;
; clk40             ; Incomplete set of assignments        ;
; source_freq[0]    ; Missing location assignment          ;
; source_freq[1]    ; Missing location assignment          ;
; source_freq[2]    ; Missing location assignment          ;
; source_freq[3]    ; Missing location assignment          ;
; source_freq[4]    ; Missing location assignment          ;
; source_freq[5]    ; Missing location assignment          ;
; source_freq[6]    ; Missing location assignment          ;
; source_freq[7]    ; Missing location assignment          ;
; source_freq[8]    ; Missing location assignment          ;
; source_freq[9]    ; Missing location assignment          ;
; source_freq[10]   ; Missing location assignment          ;
; source_freq[11]   ; Missing location assignment          ;
; source_freq[12]   ; Missing location assignment          ;
; source_freq[13]   ; Missing location assignment          ;
; source_freq[14]   ; Missing location assignment          ;
; source_freq[15]   ; Missing location assignment          ;
; source_freq[16]   ; Missing location assignment          ;
; source_freq[17]   ; Missing location assignment          ;
; source_freq[18]   ; Missing location assignment          ;
; source_freq[19]   ; Missing location assignment          ;
; source_freq[20]   ; Missing location assignment          ;
; source_freq[21]   ; Missing location assignment          ;
; source_freq[22]   ; Missing location assignment          ;
; source_freq[23]   ; Missing location assignment          ;
; source_phaseB[0]  ; Missing location assignment          ;
; source_phaseB[1]  ; Missing location assignment          ;
; source_phaseB[2]  ; Missing location assignment          ;
; source_phaseB[3]  ; Missing location assignment          ;
; source_phaseB[4]  ; Missing location assignment          ;
; source_phaseB[5]  ; Missing location assignment          ;
; source_phaseB[6]  ; Missing location assignment          ;
; source_phaseB[7]  ; Missing location assignment          ;
; source_phaseB[8]  ; Missing location assignment          ;
; source_phaseB[9]  ; Missing location assignment          ;
; source_phaseB[10] ; Missing location assignment          ;
; source_phaseB[11] ; Missing location assignment          ;
; source_phaseB[12] ; Missing location assignment          ;
; source_phaseB[13] ; Missing location assignment          ;
; source_phaseB[14] ; Missing location assignment          ;
; source_phaseB[15] ; Missing location assignment          ;
; clk40             ; Missing location assignment          ;
+-------------------+--------------------------------------+


+------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                        ;
+--------------------------------------------------------------+---------------------------+
;                                                              ;                           ;
+--------------------------------------------------------------+---------------------------+
; altera_pll:pll|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                              ; Integer PLL               ;
;     -- PLL Location                                          ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                               ; Global Clock              ;
;     -- PLL Bandwidth                                         ; Auto                      ;
;         -- PLL Bandwidth Range                               ; 1200000 to 600000 Hz      ;
;     -- Reference Clock Frequency                             ; 40.0 MHz                  ;
;     -- Reference Clock Sourced by                            ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                     ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                    ; Normal                    ;
;     -- PLL Freq Min Lock                                     ; 40.000000 MHz             ;
;     -- PLL Freq Max Lock                                     ; 106.666666 MHz            ;
;     -- PLL Enable                                            ; On                        ;
;     -- PLL Fractional Division                               ; N/A                       ;
;     -- M Counter                                             ; 15                        ;
;     -- N Counter                                             ; 2                         ;
;     -- PLL Refclk Select                                     ;                           ;
;             -- PLL Refclk Select Location                    ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source            ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source            ; ref_clk1                  ;
;             -- ADJPLLIN source                               ; N/A                       ;
;             -- CORECLKIN source                              ; N/A                       ;
;             -- IQTXRXCLKIN source                            ; N/A                       ;
;             -- PLLIQCLKIN source                             ; N/A                       ;
;             -- RXIQCLKIN source                              ; N/A                       ;
;             -- CLKIN(0) source                               ; clk40~input               ;
;             -- CLKIN(1) source                               ; N/A                       ;
;             -- CLKIN(2) source                               ; N/A                       ;
;             -- CLKIN(3) source                               ; N/A                       ;
;     -- PLL Output Counter                                    ;                           ;
;         -- altera_pll:pll|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                        ; 20.0 MHz                  ;
;             -- Output Clock Location                         ; PLLOUTPUTCOUNTER_X0_Y1_N1 ;
;             -- C Counter Odd Divider Even Duty Enable        ; On                        ;
;             -- Duty Cycle                                    ; 50.0000                   ;
;             -- Phase Shift                                   ; 0.000000 degrees          ;
;             -- C Counter                                     ; 15                        ;
;             -- C Counter PH Mux PRST                         ; 0                         ;
;             -- C Counter PRST                                ; 1                         ;
;         -- altera_pll:pll|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                        ; 50.0 MHz                  ;
;             -- Output Clock Location                         ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable        ; Off                       ;
;             -- Duty Cycle                                    ; 50.0000                   ;
;             -- Phase Shift                                   ; 0.000000 degrees          ;
;             -- C Counter                                     ; 6                         ;
;             -- C Counter PH Mux PRST                         ; 0                         ;
;             -- C Counter PRST                                ; 1                         ;
;                                                              ;                           ;
+--------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                             ; Entity Name         ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |PR3                                               ; 3063.5 (16.0)        ; 3558.0 (16.0)                    ; 575.0 (0.0)                                       ; 80.5 (0.0)                       ; 0.0 (0.0)            ; 5335 (27)           ; 4961 (20)                 ; 0 (0)         ; 2000296           ; 256   ; 84         ; 103  ; 0            ; |PR3                                                                                                                                            ; PR3                 ; work         ;
;    |altera_pll:pll|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|altera_pll:pll                                                                                                                             ; altera_pll          ; work         ;
;    |atan2:atan2|                                   ; 1196.6 (243.8)       ; 1510.8 (257.7)                   ; 317.3 (15.6)                                      ; 3.1 (1.7)                        ; 0.0 (0.0)            ; 2187 (401)          ; 2660 (89)                 ; 0 (0)         ; 1403              ; 13    ; 1          ; 0    ; 0            ; |PR3|atan2:atan2                                                                                                                                ; atan2               ; work         ;
;       |altshift_taps:numer_rtl_0|                  ; 8.3 (0.0)            ; 9.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 46                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_0                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_quu:auto_generated|           ; 8.3 (4.7)            ; 9.5 (5.5)                        ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 46                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated                                                                        ; shift_taps_quu      ; work         ;
;             |altsyncram_kr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 46                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|altsyncram_kr91:altsyncram5                                            ; altsyncram_kr91     ; work         ;
;             |cntr_djf:cntr1|                       ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1                                                         ; cntr_djf            ; work         ;
;       |altshift_taps:numer_rtl_1|                  ; 8.5 (0.0)            ; 9.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 12 (0)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_1                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_puu:auto_generated|           ; 8.5 (4.5)            ; 9.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 12 (5)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated                                                                        ; shift_taps_puu      ; work         ;
;             |altsyncram_hr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|altsyncram_hr91:altsyncram5                                            ; altsyncram_hr91     ; work         ;
;             |cntr_cjf:cntr1|                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1                                                         ; cntr_cjf            ; work         ;
;       |altshift_taps:numer_rtl_2|                  ; 8.3 (0.0)            ; 9.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 12 (0)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_2                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_ouu:auto_generated|           ; 8.3 (4.7)            ; 9.5 (5.5)                        ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 12 (5)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated                                                                        ; shift_taps_ouu      ; work         ;
;             |altsyncram_gr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|altsyncram_gr91:altsyncram5                                            ; altsyncram_gr91     ; work         ;
;             |cntr_bjf:cntr1|                       ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1                                                         ; cntr_bjf            ; work         ;
;       |altshift_taps:numer_rtl_3|                  ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 13 (0)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_3                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_nuu:auto_generated|           ; 8.3 (4.5)            ; 8.5 (4.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 13 (5)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated                                                                        ; shift_taps_nuu      ; work         ;
;             |altsyncram_dr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|altsyncram_dr91:altsyncram5                                            ; altsyncram_dr91     ; work         ;
;             |cntr_ajf:cntr1|                       ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1                                                         ; cntr_ajf            ; work         ;
;       |altshift_taps:numer_rtl_4|                  ; 8.3 (0.0)            ; 8.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_4                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_0vu:auto_generated|           ; 8.3 (4.7)            ; 8.3 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated                                                                        ; shift_taps_0vu      ; work         ;
;             |altsyncram_tr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|altsyncram_tr91:altsyncram5                                            ; altsyncram_tr91     ; work         ;
;             |cntr_ijf:cntr1|                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1                                                         ; cntr_ijf            ; work         ;
;       |altshift_taps:numer_rtl_5|                  ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 10 (0)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_5                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_uuu:auto_generated|           ; 7.7 (4.0)            ; 7.7 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (8)              ; 10 (5)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated                                                                        ; shift_taps_uuu      ; work         ;
;             |altsyncram_rr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|altsyncram_rr91:altsyncram5                                            ; altsyncram_rr91     ; work         ;
;             |cntr_hjf:cntr1|                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1                                                         ; cntr_hjf            ; work         ;
;       |altshift_taps:numer_rtl_6|                  ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 10 (0)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_6                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_1vu:auto_generated|           ; 8.3 (4.5)            ; 8.5 (4.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 10 (5)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated                                                                        ; shift_taps_1vu      ; work         ;
;             |altsyncram_pr91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5                                            ; altsyncram_pr91     ; work         ;
;             |cntr_gjf:cntr1|                       ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1                                                         ; cntr_gjf            ; work         ;
;       |altshift_taps:numer_rtl_7|                  ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_7                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_suu:auto_generated|           ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 8 (4)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated                                                                        ; shift_taps_suu      ; work         ;
;             |altsyncram_lr91:altsyncram4|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4                                            ; altsyncram_lr91     ; work         ;
;             |cntr_ejf:cntr1|                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|cntr_ejf:cntr1                                                         ; cntr_ejf            ; work         ;
;       |altshift_taps:numer_rtl_8|                  ; 11.3 (0.0)           ; 12.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 8 (0)                     ; 0 (0)         ; 505               ; 3     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_8                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_a0v:auto_generated|           ; 11.3 (2.9)           ; 12.2 (3.7)                       ; 1.0 (0.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 23 (7)              ; 8 (3)                     ; 0 (0)         ; 505               ; 3     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated                                                                        ; shift_taps_a0v      ; work         ;
;             |altsyncram_gu91:altsyncram5|          ; 4.7 (4.7)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 505               ; 3     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|altsyncram_gu91:altsyncram5                                            ; altsyncram_gu91     ; work         ;
;             |cntr_rhf:cntr1|                       ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1                                                         ; cntr_rhf            ; work         ;
;       |altshift_taps:numer_rtl_9|                  ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_9                                                                                                      ; altshift_taps       ; work         ;
;          |shift_taps_tuu:auto_generated|           ; 3.7 (2.0)            ; 3.7 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 4 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated                                                                        ; shift_taps_tuu      ; work         ;
;             |altsyncram_jr91:altsyncram4|          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4                                            ; altsyncram_jr91     ; work         ;
;             |cntr_phf:cntr1|                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|cntr_phf:cntr1                                                         ; cntr_phf            ; work         ;
;       |altshift_taps:out_rtl_0|                    ; 10.1 (0.0)           ; 9.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 13 (0)                    ; 0 (0)         ; 490               ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:out_rtl_0                                                                                                        ; altshift_taps       ; work         ;
;          |shift_taps_h0v:auto_generated|           ; 10.1 (5.6)           ; 9.8 (5.3)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 19 (10)             ; 13 (6)                    ; 0 (0)         ; 490               ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated                                                                          ; shift_taps_h0v      ; work         ;
;             |altsyncram_3v91:altsyncram5|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 490               ; 1     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|altsyncram_3v91:altsyncram5                                              ; altsyncram_3v91     ; work         ;
;             |cntr_mjf:cntr1|                       ; 4.5 (4.0)            ; 4.5 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|cntr_mjf:cntr1                                                           ; cntr_mjf            ; work         ;
;                |cmpr_e9c:cmpr7|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|cntr_mjf:cntr1|cmpr_e9c:cmpr7                                            ; cmpr_e9c            ; work         ;
;       |delay:delay|                                ; 5.3 (5.3)            ; 21.1 (21.1)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|delay:delay                                                                                                                    ; delay               ; work         ;
;       |lpm_divide:div|                             ; 859.2 (0.0)          ; 1140.4 (0.0)                     ; 282.2 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1615 (0)            ; 2411 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div                                                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_0ro:auto_generated|           ; 859.2 (0.0)          ; 1140.4 (0.0)                     ; 282.2 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1615 (0)            ; 2411 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated                                                                                   ; lpm_divide_0ro      ; work         ;
;             |sign_div_unsign_roi:divider|          ; 859.2 (0.0)          ; 1140.4 (0.0)                     ; 282.2 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1615 (0)            ; 2411 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider                                                       ; sign_div_unsign_roi ; work         ;
;                |alt_u_div_i4g:divider|             ; 859.2 (607.6)        ; 1140.4 (891.7)                   ; 282.2 (284.7)                                     ; 1.0 (0.6)                        ; 0.0 (0.0)            ; 1615 (676)          ; 2411 (2411)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider                                 ; alt_u_div_i4g       ; work         ;
;                   |add_sub_0ic:add_sub_7|          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_0ic:add_sub_7           ; add_sub_0ic         ; work         ;
;                   |add_sub_1ic:add_sub_8|          ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_1ic:add_sub_8           ; add_sub_1ic         ; work         ;
;                   |add_sub_9jc:add_sub_9|          ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_9jc:add_sub_9           ; add_sub_9jc         ; work         ;
;                   |add_sub_ajc:add_sub_19|         ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ajc:add_sub_19          ; add_sub_ajc         ; work         ;
;                   |add_sub_bjc:add_sub_20|         ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_bjc:add_sub_20          ; add_sub_bjc         ; work         ;
;                   |add_sub_cjc:add_sub_21|         ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_cjc:add_sub_21          ; add_sub_cjc         ; work         ;
;                   |add_sub_djc:add_sub_22|         ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_djc:add_sub_22          ; add_sub_djc         ; work         ;
;                   |add_sub_ejc:add_sub_23|         ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ejc:add_sub_23          ; add_sub_ejc         ; work         ;
;                   |add_sub_fjc:add_sub_24|         ; 7.0 (7.0)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_24          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_25|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_25          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_26|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_26          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_27|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_27          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_28|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_28          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_29|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_29          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_30|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_30          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_31|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_31          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_32|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_32          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_33|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_33          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_34|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_34          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_35|         ; 7.0 (7.0)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_35          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_36|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_36          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_37|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_37          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_38|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_38          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_39|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_39          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_40|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_40          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_41|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_41          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_42|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_42          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_43|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_43          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_44|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_44          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_45|         ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_45          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_46|         ; 7.1 (7.1)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_46          ; add_sub_fjc         ; work         ;
;                   |add_sub_fjc:add_sub_47|         ; 7.1 (7.1)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_fjc:add_sub_47          ; add_sub_fjc         ; work         ;
;                   |add_sub_hjc:add_sub_17|         ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_hjc:add_sub_17          ; add_sub_hjc         ; work         ;
;                   |add_sub_ijc:add_sub_18|         ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ijc:add_sub_18          ; add_sub_ijc         ; work         ;
;                   |add_sub_jjc:add_sub_16|         ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_jjc:add_sub_16          ; add_sub_jjc         ; work         ;
;                   |add_sub_kjc:add_sub_15|         ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_kjc:add_sub_15          ; add_sub_kjc         ; work         ;
;                   |add_sub_ljc:add_sub_14|         ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ljc:add_sub_14          ; add_sub_ljc         ; work         ;
;                   |add_sub_mjc:add_sub_13|         ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_mjc:add_sub_13          ; add_sub_mjc         ; work         ;
;                   |add_sub_njc:add_sub_12|         ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_njc:add_sub_12          ; add_sub_njc         ; work         ;
;                   |add_sub_ojc:add_sub_11|         ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ojc:add_sub_11          ; add_sub_ojc         ; work         ;
;                   |add_sub_pjc:add_sub_10|         ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_pjc:add_sub_10          ; add_sub_pjc         ; work         ;
;                   |add_sub_shc:add_sub_3|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_shc:add_sub_3           ; add_sub_shc         ; work         ;
;                   |add_sub_thc:add_sub_4|          ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_thc:add_sub_4           ; add_sub_thc         ; work         ;
;                   |add_sub_uhc:add_sub_5|          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_uhc:add_sub_5           ; add_sub_uhc         ; work         ;
;                   |add_sub_vhc:add_sub_6|          ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_vhc:add_sub_6           ; add_sub_vhc         ; work         ;
;    |delay:delay|                                   ; 0.2 (0.2)            ; 72.2 (72.2)                      ; 72.0 (72.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 156 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|delay:delay                                                                                                                                ; delay               ; work         ;
;    |fft_int:fft|                                   ; 1820.0 (9.2)         ; 1919.8 (9.2)                     ; 173.2 (0.0)                                       ; 73.4 (0.0)                       ; 0.0 (0.0)            ; 3067 (18)           ; 2062 (21)                 ; 0 (0)         ; 1912877           ; 234   ; 83         ; 0    ; 0            ; |PR3|fft_int:fft                                                                                                                                ; fft_int             ; work         ;
;       |cascade_0:c0|                               ; 10.9 (10.9)          ; 14.3 (14.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 35 (35)                   ; 0 (0)         ; 57344             ; 7     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_0:c0                                                                                                                   ; cascade_0           ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 57344             ; 7     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0                                                                                           ; altsyncram          ; work         ;
;             |altsyncram_ncn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 57344             ; 7     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated                                                            ; altsyncram_ncn1     ; work         ;
;       |cascade_n:gen[10].cn|                       ; 197.0 (14.0)         ; 193.5 (14.5)                     ; 16.0 (0.5)                                        ; 19.5 (0.0)                       ; 0.0 (0.0)            ; 327 (28)            ; 223 (21)                  ; 0 (0)         ; 229376            ; 28    ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn                                                                                                           ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0                                                                                   ; altsyncram          ; work         ;
;             |altsyncram_ocn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated                                                    ; altsyncram_ocn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0                                                                                   ; altsyncram          ; work         ;
;             |altsyncram_ocn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated                                                    ; altsyncram_ocn1     ; work         ;
;          |butterfly:bf|                            ; 183.0 (183.0)        ; 179.0 (179.0)                    ; 15.5 (15.5)                                       ; 19.5 (19.5)                      ; 0.0 (0.0)            ; 299 (299)           ; 202 (202)                 ; 0 (0)         ; 32768             ; 4     ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf                                                                                              ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst                                                                          ; W_int32             ; work         ;
;                |altsyncram:W_Im_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 3     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0                                              ; altsyncram          ; work         ;
;                   |altsyncram_6nc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 3     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_6nc1:auto_generated               ; altsyncram_6nc1     ; work         ;
;                |altsyncram:W_Re_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0                                              ; altsyncram          ; work         ;
;                   |altsyncram_5nc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_5nc1:auto_generated               ; altsyncram_5nc1     ; work         ;
;       |cascade_n:gen[11].cn|                       ; 198.2 (13.2)         ; 211.7 (13.2)                     ; 19.5 (0.0)                                        ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 354 (26)            ; 251 (20)                  ; 0 (0)         ; 270381            ; 33    ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn                                                                                                           ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 102400            ; 13    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Im_rtl_0                                                                                   ; altsyncram          ; work         ;
;             |altsyncram_9dn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 102400            ; 13    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Im_rtl_0|altsyncram_9dn1:auto_generated                                                    ; altsyncram_9dn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 102400            ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Re_rtl_0                                                                                   ; altsyncram          ; work         ;
;             |altsyncram_9dn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 102400            ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Re_rtl_0|altsyncram_9dn1:auto_generated                                                    ; altsyncram_9dn1     ; work         ;
;          |butterfly:bf|                            ; 175.0 (175.0)        ; 188.5 (188.5)                    ; 19.5 (19.5)                                       ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 308 (308)           ; 219 (219)                 ; 0 (0)         ; 65536             ; 7     ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf                                                                                              ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst                                                                          ; W_int32             ; work         ;
;                |altsyncram:W_Im_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0                                              ; altsyncram          ; work         ;
;                   |altsyncram_ikc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ikc1:auto_generated               ; altsyncram_ikc1     ; work         ;
;                |altsyncram:W_Re_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 3     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0                                              ; altsyncram          ; work         ;
;                   |altsyncram_hkc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 3     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_hkc1:auto_generated               ; altsyncram_hkc1     ; work         ;
;          |delay_line_reg:dly1|                     ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 12 (0)                    ; 0 (0)         ; 45                ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1                                                                                       ; delay_line_reg      ; work         ;
;             |altshift_taps:sig_reg_rtl_0|          ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 12 (0)                    ; 0 (0)         ; 45                ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0                                                           ; altshift_taps       ; work         ;
;                |shift_taps_jbv:auto_generated|     ; 10.0 (3.7)           ; 10.0 (3.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (8)              ; 12 (4)                    ; 0 (0)         ; 45                ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated                             ; shift_taps_jbv      ; work         ;
;                   |altsyncram_rcc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 45                ; 1     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5 ; altsyncram_rcc1     ; work         ;
;                   |cntr_e1h:cntr6|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_e1h:cntr6              ; cntr_e1h            ; work         ;
;                   |cntr_rhf:cntr1|                 ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1              ; cntr_rhf            ; work         ;
;       |cascade_n:gen[1].cn|                        ; 36.9 (13.7)          ; 39.5 (13.7)                      ; 2.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (27)             ; 71 (22)                   ; 0 (0)         ; 61440             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[1].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 61440             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_pcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 61440             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated                                                     ; altsyncram_pcn1     ; work         ;
;          |butterfly:bf|                            ; 23.0 (23.0)          ; 24.3 (24.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[1].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;          |delay_line_reg:dly1|                     ; 0.3 (0.3)            ; 1.4 (1.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[1].cn|delay_line_reg:dly1                                                                                        ; delay_line_reg      ; work         ;
;       |cascade_n:gen[2].cn|                        ; 53.8 (13.3)          ; 67.0 (13.8)                      ; 13.2 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (27)             ; 122 (20)                  ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_qcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated                                                     ; altsyncram_qcn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_qcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated                                                     ; altsyncram_qcn1     ; work         ;
;          |butterfly:bf|                            ; 40.5 (40.5)          ; 51.5 (51.5)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;          |delay_line_reg:dly1|                     ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[2].cn|delay_line_reg:dly1                                                                                        ; delay_line_reg      ; work         ;
;       |cascade_n:gen[3].cn|                        ; 116.3 (14.0)         ; 125.8 (14.0)                     ; 10.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 194 (27)            ; 155 (18)                  ; 0 (0)         ; 139264            ; 17    ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69632             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_scn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69632             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated                                                     ; altsyncram_scn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69632             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_scn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69632             ; 8     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated                                                     ; altsyncram_scn1     ; work         ;
;          |butterfly:bf|                            ; 102.3 (100.4)        ; 111.8 (110.0)                    ; 10.1 (10.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 167 (163)           ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[4].cn|                        ; 125.2 (13.5)         ; 138.7 (13.5)                     ; 14.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 214 (27)            ; 171 (22)                  ; 0 (0)         ; 147456            ; 18    ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_ucn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated                                                     ; altsyncram_ucn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_ucn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated                                                     ; altsyncram_ucn1     ; work         ;
;          |butterfly:bf|                            ; 111.7 (103.5)        ; 125.2 (116.8)                    ; 14.0 (13.8)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 187 (170)           ; 149 (149)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 8.2 (8.2)            ; 8.3 (8.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[5].cn|                        ; 153.1 (14.1)         ; 169.3 (14.3)                     ; 17.2 (0.7)                                        ; 0.9 (0.4)                        ; 0.0 (0.0)            ; 265 (27)            ; 182 (22)                  ; 0 (0)         ; 155648            ; 19    ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_0dn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated                                                     ; altsyncram_0dn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_0dn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 9     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated                                                     ; altsyncram_0dn1     ; work         ;
;          |butterfly:bf|                            ; 139.0 (108.7)        ; 155.0 (125.0)                    ; 16.5 (16.8)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 238 (177)           ; 160 (160)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[6].cn|                        ; 212.2 (13.4)         ; 214.5 (12.9)                     ; 14.2 (0.0)                                        ; 11.9 (0.5)                       ; 0.0 (0.0)            ; 355 (27)            ; 195 (22)                  ; 0 (0)         ; 163840            ; 20    ; 10         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 81920             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_gcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 81920             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated                                                     ; altsyncram_gcn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 81920             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_gcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 81920             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated                                                     ; altsyncram_gcn1     ; work         ;
;          |butterfly:bf|                            ; 198.4 (166.4)        ; 201.6 (169.8)                    ; 14.6 (14.8)                                       ; 11.4 (11.4)                      ; 0.0 (0.0)            ; 328 (264)           ; 173 (173)                 ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[7].cn|                        ; 215.0 (13.5)         ; 231.7 (13.5)                     ; 23.2 (0.0)                                        ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 363 (27)            ; 198 (20)                  ; 0 (0)         ; 172032            ; 21    ; 8          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86016             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_icn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86016             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated                                                     ; altsyncram_icn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86016             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_icn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86016             ; 10    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated                                                     ; altsyncram_icn1     ; work         ;
;          |butterfly:bf|                            ; 201.5 (142.6)        ; 218.2 (156.0)                    ; 23.2 (19.7)                                       ; 6.5 (6.3)                        ; 0.0 (0.0)            ; 336 (272)           ; 178 (178)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 58.9 (58.9)          ; 62.2 (62.2)                      ; 3.5 (3.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[8].cn|                        ; 320.0 (14.2)         ; 326.2 (14.2)                     ; 20.0 (0.0)                                        ; 13.9 (0.0)                       ; 0.0 (0.0)            ; 493 (27)            ; 211 (22)                  ; 0 (0)         ; 180224            ; 22    ; 11         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90112             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_kcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90112             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated                                                     ; altsyncram_kcn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90112             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_kcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90112             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated                                                     ; altsyncram_kcn1     ; work         ;
;          |butterfly:bf|                            ; 305.9 (152.4)        ; 312.0 (160.0)                    ; 20.0 (19.5)                                       ; 13.9 (11.9)                      ; 0.0 (0.0)            ; 466 (281)           ; 189 (189)                 ; 0 (0)         ; 0                 ; 0     ; 11         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 153.4 (153.4)        ; 152.0 (152.0)                    ; 0.5 (0.5)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 185 (185)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;       |cascade_n:gen[9].cn|                        ; 172.1 (13.5)         ; 178.5 (13.5)                     ; 20.0 (0.0)                                        ; 13.6 (0.0)                       ; 0.0 (0.0)            ; 317 (27)            ; 227 (25)                  ; 0 (0)         ; 204800            ; 25    ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn                                                                                                            ; cascade_n           ; work         ;
;          |altsyncram:mem_Im_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 94208             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_mcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 94208             ; 12    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated                                                     ; altsyncram_mcn1     ; work         ;
;          |altsyncram:mem_Re_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 94208             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0                                                                                    ; altsyncram          ; work         ;
;             |altsyncram_mcn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 94208             ; 11    ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated                                                     ; altsyncram_mcn1     ; work         ;
;          |butterfly:bf|                            ; 158.6 (158.6)        ; 165.0 (165.0)                    ; 20.0 (20.0)                                       ; 13.6 (13.6)                      ; 0.0 (0.0)            ; 290 (290)           ; 202 (202)                 ; 0 (0)         ; 16384             ; 2     ; 12         ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf                                                                                               ; butterfly           ; work         ;
;             |W_int32:gen3.W_inst|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst                                                                           ; W_int32             ; work         ;
;                |altsyncram:W_Im_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0                                               ; altsyncram          ; work         ;
;                   |altsyncram_ejc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated                ; altsyncram_ejc1     ; work         ;
;                |altsyncram:W_Re_table_rtl_0|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0                                               ; altsyncram          ; work         ;
;                   |altsyncram_djc1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |PR3|fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_djc1:auto_generated                ; altsyncram_djc1     ; work         ;
;    |input_buffer:ib|                               ; 30.7 (32.3)          ; 39.2 (36.0)                      ; 12.5 (7.7)                                        ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 63 (53)                   ; 0 (0)         ; 86016             ; 9     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib                                                                                                                            ; input_buffer        ; work         ;
;       |altsyncram:gen[0].blockram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 9     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[0].blockram                                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_gt31:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 9     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated                                                                  ; altsyncram_gt31     ; work         ;
;       |altsyncram:gen[1].blockram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 0     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[1].blockram                                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_gt31:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 0     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[1].blockram|altsyncram_gt31:auto_generated                                                                  ; altsyncram_gt31     ; work         ;
;       |altsyncram:gen[2].blockram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 0     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[2].blockram                                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_gt31:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 0     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|altsyncram:gen[2].blockram|altsyncram_gt31:auto_generated                                                                  ; altsyncram_gt31     ; work         ;
;       |delay:delay|                                ; -1.6 (-1.6)          ; 3.2 (3.2)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PR3|input_buffer:ib|delay:delay                                                                                                                ; delay               ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; source_valid      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_sop        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_eop        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_freq[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseA[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; source_phaseB[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk40             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][13]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][13]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][13]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][12]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][12]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][12]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][3]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][3]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][6]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][6]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][6]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][7]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][7]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][7]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][8]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][8]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][8]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][9]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][9]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][9]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][10]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][10]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][10]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[2][11]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[1][11]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sink[0][11]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                                          ;                   ;         ;
;      - delay:delay|genX.buff[14][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[0][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[0][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[45][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[45][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[45][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|source[0]                                                                   ; 0                 ; 0       ;
;      - delay:delay|source[1]                                                                   ; 0                 ; 0       ;
;      - delay:delay|source[2]                                                                   ; 0                 ; 0       ;
;      - delay:delay|genX.buff[12][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[12][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[12][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[13][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[13][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[13][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[24][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[14][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[14][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[15][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[15][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[15][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[16][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[16][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[16][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[17][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[17][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[17][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[18][0]                                                            ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|source[3]                                                   ; 0                 ; 0       ;
;      - delay:delay|genX.buff[18][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[18][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[19][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[49][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[49][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[49][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[19][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[19][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[20][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[20][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[20][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[21][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[21][1]                                                            ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|genX.buff[0][4]                                             ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|source[1]                                                   ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|source[0]                                                   ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|genX.buff[0][3]                                             ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|source[2]                                                   ; 0                 ; 0       ;
;      - delay:delay|genX.buff[21][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[22][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[22][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[22][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[23][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[23][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[23][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[24][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[24][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[25][0]                                                            ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|source[4]                                                   ; 0                 ; 0       ;
;      - delay:delay|genX.buff[25][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[25][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[26][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[26][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[26][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[27][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[44][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[44][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[44][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[27][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[27][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[28][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[28][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[28][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[29][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[29][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[50][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[50][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[50][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[29][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[30][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[30][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[30][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[48][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[48][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[48][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[31][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[31][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[31][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[32][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[32][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[32][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[33][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[33][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[33][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[43][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[43][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[43][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[34][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[34][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[34][2]                                                            ; 0                 ; 0       ;
;      - input_buffer:ib|source_valid_p                                                          ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|genX.buff[0][1]                                             ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|genX.buff[0][0]                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[35][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[35][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[35][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[36][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[36][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[36][2]                                                            ; 0                 ; 0       ;
;      - input_buffer:ib|delay:delay|genX.buff[0][2]                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[37][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[37][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[37][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[38][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[38][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[38][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[42][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[42][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[42][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[39][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[39][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[39][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[47][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[47][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[47][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[40][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[40][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[40][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[46][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[41][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[41][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[41][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[46][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[46][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[0][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[11][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[11][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[11][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[10][2]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[10][1]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[10][0]                                                            ; 0                 ; 0       ;
;      - delay:delay|genX.buff[9][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[9][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[9][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[8][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[8][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[8][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[7][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[7][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[7][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[6][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[6][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[6][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[5][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[5][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[5][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[4][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[4][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[4][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[3][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[3][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[3][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[2][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[2][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[2][0]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[1][2]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[1][1]                                                             ; 0                 ; 0       ;
;      - delay:delay|genX.buff[1][0]                                                             ; 0                 ; 0       ;
;      - input_buffer:ib|source_state[0]                                                         ; 0                 ; 0       ;
;      - input_buffer:ib|sink_state[1]                                                           ; 0                 ; 0       ;
;      - input_buffer:ib|sink_state[0]~3                                                         ; 0                 ; 0       ;
;      - input_buffer:ib|source_eop_p~0                                                          ; 0                 ; 0       ;
;      - input_buffer:ib|source_sop_p~2                                                          ; 0                 ; 0       ;
;      - input_buffer:ib|sink_state~2                                                            ; 0                 ; 0       ;
;      - start~0                                                                                 ; 0                 ; 0       ;
;      - cnt~0                                                                                   ; 0                 ; 0       ;
;      - altera_pll:pll|general[0].gpll~FRACTIONAL_PLL                                           ; 0                 ; 0       ;
;      - reset~inputCLKENA0                                                                      ; 0                 ; 0       ;
; clk40                                                                                          ;                   ;         ;
; sink[2][13]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
; sink[1][13]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
; sink[0][13]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 0                 ; 0       ;
; sink[2][5]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
; sink[1][5]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a13 ; 1                 ; 0       ;
; sink[0][5]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
; sink[2][12]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
; sink[1][12]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
; sink[0][12]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 0                 ; 0       ;
; sink[2][0]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a5  ; 1                 ; 0       ;
; sink[1][0]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; sink[0][0]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; sink[2][1]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; sink[1][1]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; sink[0][1]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; sink[2][2]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; sink[1][2]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; sink[0][2]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; sink[2][3]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; sink[1][3]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; sink[0][3]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
; sink[2][4]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
; sink[1][4]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
; sink[0][4]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
; sink[2][6]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a3  ; 1                 ; 0       ;
; sink[1][6]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
; sink[0][6]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
; sink[2][7]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 0                 ; 0       ;
; sink[1][7]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
; sink[0][7]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a6  ; 1                 ; 0       ;
; sink[2][8]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
; sink[1][8]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
; sink[0][8]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
; sink[2][9]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 1                 ; 0       ;
; sink[1][9]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a8  ; 0                 ; 0       ;
; sink[0][9]                                                                                     ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
; sink[2][10]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
; sink[1][10]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
; sink[0][10]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 1                 ; 0       ;
; sink[2][11]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a9  ; 0                 ; 0       ;
; sink[1][11]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 1                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 1                 ; 0       ;
; sink[0][11]                                                                                    ;                   ;         ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 0                 ; 0       ;
;      - input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ram_block1a11 ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                    ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_pll:pll|outclk_wire[0]                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y1_N1 ; 26      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_pll:pll|outclk_wire[1]                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 5264    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; atan2:atan2|add[0]~0                                                                                                                                    ; MLABCELL_X47_Y6_N42       ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|cout_actual                                                          ; LABCELL_X63_Y4_N24        ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|cout_actual                                                          ; LABCELL_X30_Y5_N24        ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|cout_actual                                                          ; LABCELL_X58_Y13_N24       ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|cntr_ajf:cntr1|cout_actual                                                          ; LABCELL_X51_Y4_N24        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|cout_actual                                                          ; LABCELL_X45_Y1_N18        ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1|cout_actual                                                          ; LABCELL_X40_Y12_N48       ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|cout_actual                                                          ; LABCELL_X56_Y1_N24        ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|cntr_mjf:cntr1|cout_actual                                                            ; LABCELL_X58_Y2_N57        ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|add_sub_ejc:add_sub_23|result_int[24]~5      ; LABCELL_X48_Y3_N42        ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[1029]                                ; LABCELL_X48_Y5_N54        ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[1078]                                ; LABCELL_X43_Y3_N51        ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[147]                                 ; LABCELL_X41_Y9_N18        ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[196]                                 ; LABCELL_X41_Y9_N54        ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[245]                                 ; LABCELL_X43_Y5_N0         ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[294]                                 ; MLABCELL_X42_Y5_N0        ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[343]                                 ; LABCELL_X41_Y7_N6         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[392]                                 ; LABCELL_X41_Y7_N45        ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[441]                                 ; LABCELL_X38_Y5_N36        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[490]                                 ; LABCELL_X40_Y7_N6         ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[539]                                 ; LABCELL_X38_Y6_N48        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[588]                                 ; MLABCELL_X37_Y6_N48       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[637]                                 ; LABCELL_X36_Y6_N48        ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[686]                                 ; LABCELL_X35_Y6_N48        ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[735]                                 ; LABCELL_X33_Y6_N36        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[784]                                 ; MLABCELL_X37_Y4_N12       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[833]                                 ; MLABCELL_X37_Y4_N21       ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[882]                                 ; MLABCELL_X37_Y4_N6        ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[931]                                 ; LABCELL_X41_Y3_N42        ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|selnose[980]                                 ; LABCELL_X41_Y3_N36        ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; clk40                                                                                                                                                   ; PIN_V11                   ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; cnt~0                                                                                                                                                   ; MLABCELL_X25_Y4_N0        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_0:c0|valid_reg~0                                                                                                                    ; FF_X15_Y5_N34             ; 9       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_0:c0|wraddr[10]~0                                                                                                                   ; LABCELL_X21_Y5_N36        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[10].cn|always0~0                                                                                                              ; MLABCELL_X25_Y28_N36      ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|gen3.x_yn                                                                                                 ; FF_X37_Y11_N35            ; 142     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[10].cn|sop                                                                                                                    ; FF_X25_Y28_N34            ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[10].cn|source_ready~0                                                                                                         ; LABCELL_X45_Y14_N39       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|gen3.x_yn                                                                                                 ; FF_X59_Y6_N38             ; 148     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a0 ; M10K_X29_Y33_N0           ; 27      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a1 ; M10K_X29_Y33_N0           ; 25      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a2 ; M10K_X29_Y33_N0           ; 24      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a3 ; M10K_X29_Y33_N0           ; 23      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a4 ; M10K_X29_Y33_N0           ; 22      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a5 ; M10K_X29_Y33_N0           ; 21      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a6 ; M10K_X29_Y33_N0           ; 20      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a7 ; M10K_X29_Y33_N0           ; 19      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ram_block8a8 ; M10K_X29_Y33_N0           ; 18      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_e1h:cntr6|counter_comb_bita1~1      ; LABCELL_X23_Y5_N36        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|dffe7                                    ; FF_X23_Y5_N1              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|sop                                                                                                                    ; FF_X49_Y15_N40            ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[11].cn|source_ready                                                                                                           ; FF_X37_Y2_N20             ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[1].cn|always0~0                                                                                                               ; LABCELL_X15_Y5_N45        ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|cnt[0]                                                                                                     ; FF_X10_Y3_N8              ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[1].cn|delay_line_reg:dly1|sig_reg[3]                                                                                          ; FF_X11_Y6_N44             ; 9       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[2].cn|always0~0                                                                                                               ; LABCELL_X10_Y6_N45        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|cnt[0]                                                                                                     ; FF_X11_Y8_N56             ; 98      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|cnt[1]                                                                                                     ; FF_X11_Y8_N59             ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[2].cn|delay_line_reg:dly1|sig_reg[3]                                                                                          ; FF_X11_Y6_N14             ; 17      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[3].cn|always0~0                                                                                                               ; LABCELL_X15_Y11_N42       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X19_Y11_N8             ; 100     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[4].cn|always0~0                                                                                                               ; LABCELL_X23_Y13_N42       ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X21_Y12_N53            ; 106     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[5].cn|always0~0                                                                                                               ; LABCELL_X18_Y22_N42       ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X18_Y17_N35            ; 112     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[6].cn|always0~0                                                                                                               ; MLABCELL_X14_Y51_N36      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X17_Y57_N41            ; 119     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[7].cn|always0~0                                                                                                               ; LABCELL_X27_Y48_N42       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X21_Y37_N1             ; 124     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[7].cn|sop                                                                                                                     ; FF_X27_Y48_N40            ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[8].cn|always0~0                                                                                                               ; LABCELL_X23_Y44_N42       ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X28_Y43_N1             ; 130     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[8].cn|sop                                                                                                                     ; FF_X23_Y44_N40            ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[9].cn|always0~0                                                                                                               ; LABCELL_X22_Y33_N42       ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|gen3.x_yn                                                                                                  ; FF_X19_Y27_N35            ; 137     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft_int:fft|cascade_n:gen[9].cn|sop                                                                                                                     ; FF_X22_Y33_N37            ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; input_buffer:ib|delay:delay|source[3]                                                                                                                   ; FF_X21_Y5_N41             ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; input_buffer:ib|ram_rdaddr[6]~0                                                                                                                         ; LABCELL_X21_Y5_N3         ; 18      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; input_buffer:ib|ram_wren                                                                                                                                ; FF_X19_Y11_N1             ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; input_buffer:ib|sink_state~2                                                                                                                            ; MLABCELL_X25_Y5_N54       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_buffer:ib|source_data[13]~0                                                                                                                       ; LABCELL_X21_Y3_N18        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                   ; PIN_AH17                  ; 177     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                   ; PIN_AH17                  ; 260     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; start                                                                                                                                                   ; FF_X25_Y4_N32             ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+---------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                            ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; altera_pll:pll|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; altera_pll:pll|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y1_N1 ; 26      ; Global Clock         ; GCLK2            ; --                        ;
; altera_pll:pll|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 5264    ; Global Clock         ; GCLK0            ; --                        ;
; clk40                           ; PIN_V11                   ; 20      ; Global Clock         ; GCLK5            ; --                        ;
; reset                           ; PIN_AH17                  ; 260     ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                  ; Location                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|altsyncram_kr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 23           ; 2            ; 23           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 46     ; 23                          ; 2                           ; 23                          ; 2                           ; 46                  ; 1           ; 0     ; None                                 ; M10K_X62_Y4_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|altsyncram_hr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 2            ; 22           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 44     ; 22                          ; 2                           ; 22                          ; 2                           ; 44                  ; 1           ; 0     ; None                                 ; M10K_X29_Y5_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|altsyncram_gr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 21           ; 2            ; 21           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 42     ; 21                          ; 2                           ; 21                          ; 2                           ; 42                  ; 1           ; 0     ; None                                 ; M10K_X57_Y7_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_3|shift_taps_nuu:auto_generated|altsyncram_dr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 20           ; 2            ; 20           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 40     ; 20                          ; 2                           ; 20                          ; 2                           ; 40                  ; 1           ; 0     ; None                                 ; M10K_X57_Y4_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|altsyncram_tr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 2            ; 19           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 38     ; 19                          ; 2                           ; 19                          ; 2                           ; 38                  ; 1           ; 0     ; None                                 ; M10K_X44_Y1_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|altsyncram_rr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 2            ; 18           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 18                          ; 2                           ; 18                          ; 2                           ; 36                  ; 1           ; 0     ; None                                 ; M10K_X39_Y12_N0                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 2            ; 17           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 34     ; 17                          ; 2                           ; 17                          ; 2                           ; 34                  ; 1           ; 0     ; None                                 ; M10K_X57_Y1_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 2            ; 16           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 1           ; 0     ; None                                 ; M10K_X62_Y6_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|altsyncram_gu91:altsyncram5|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 101          ; 5            ; 101          ; yes                    ; no                      ; yes                    ; yes                     ; 505    ; 5                           ; 101                         ; 5                           ; 101                         ; 505                 ; 3           ; 0     ; None                                 ; M10K_X29_Y24_N0, M10K_X20_Y46_N0, M10K_X20_Y18_N0                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0     ; None                                 ; M10K_X12_Y6_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; atan2:atan2|altshift_taps:out_rtl_0|shift_taps_h0v:auto_generated|altsyncram_3v91:altsyncram5|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 49           ; 10           ; 49           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 490    ; 49                          ; 10                          ; 49                          ; 10                          ; 490                 ; 1           ; 0     ; None                                 ; M10K_X57_Y2_N0                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 14           ; 4096         ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 57344  ; 4096                        ; 14                          ; 4096                        ; 14                          ; 57344               ; 7           ; 0     ; None                                 ; M10K_X12_Y5_N0, M10K_X5_Y7_N0, M10K_X5_Y4_N0, M10K_X12_Y7_N0, M10K_X20_Y6_N0, M10K_X20_Y7_N0, M10K_X12_Y4_N0                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Im_rtl_0|altsyncram_ocn1:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 24           ; 4096         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 98304  ; 4096                        ; 24                          ; 4096                        ; 24                          ; 98304               ; 12          ; 0     ; None                                 ; M10K_X44_Y12_N0, M10K_X39_Y15_N0, M10K_X39_Y16_N0, M10K_X44_Y16_N0, M10K_X57_Y12_N0, M10K_X62_Y8_N0, M10K_X39_Y14_N0, M10K_X39_Y13_N0, M10K_X44_Y14_N0, M10K_X57_Y9_N0, M10K_X44_Y13_N0, M10K_X57_Y10_N0            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[10].cn|altsyncram:mem_Re_rtl_0|altsyncram_ocn1:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 24           ; 4096         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 98304  ; 4096                        ; 24                          ; 4096                        ; 24                          ; 98304               ; 12          ; 0     ; None                                 ; M10K_X57_Y8_N0, M10K_X62_Y11_N0, M10K_X62_Y10_N0, M10K_X57_Y14_N0, M10K_X62_Y12_N0, M10K_X62_Y14_N0, M10K_X57_Y16_N0, M10K_X62_Y13_N0, M10K_X57_Y15_N0, M10K_X44_Y15_N0, M10K_X62_Y15_N0, M10K_X62_Y9_N0            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_6nc1:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 3           ; 0     ; db/PR3.ram1_W_int32_ff2ad0f2.hdl.mif ; M10K_X29_Y13_N0, M10K_X57_Y11_N0, M10K_X57_Y13_N0                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_5nc1:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2           ; 0     ; db/PR3.ram0_W_int32_ff2ad0f2.hdl.mif ; M10K_X29_Y11_N0, M10K_X29_Y13_N0                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Im_rtl_0|altsyncram_9dn1:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 25           ; 4096         ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 102400 ; 4096                        ; 25                          ; 4096                        ; 25                          ; 102400              ; 13          ; 0     ; None                                 ; M10K_X44_Y11_N0, M10K_X39_Y4_N0, M10K_X39_Y2_N0, M10K_X39_Y5_N0, M10K_X29_Y6_N0, M10K_X44_Y2_N0, M10K_X44_Y5_N0, M10K_X39_Y3_N0, M10K_X44_Y6_N0, M10K_X44_Y7_N0, M10K_X44_Y3_N0, M10K_X44_Y4_N0, M10K_X39_Y6_N0     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Re_rtl_0|altsyncram_9dn1:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 25           ; 4096         ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 102400 ; 4096                        ; 25                          ; 4096                        ; 25                          ; 102400              ; 13          ; 0     ; None                                 ; M10K_X44_Y8_N0, M10K_X29_Y10_N0, M10K_X29_Y8_N0, M10K_X29_Y9_N0, M10K_X39_Y8_N0, M10K_X39_Y7_N0, M10K_X39_Y11_N0, M10K_X44_Y9_N0, M10K_X39_Y9_N0, M10K_X44_Y10_N0, M10K_X29_Y7_N0, M10K_X39_Y10_N0, M10K_X44_Y11_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ikc1:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; db/PR3.ram1_W_int32_754f4697.hdl.mif ; M10K_X62_Y5_N0, M10K_X57_Y5_N0, M10K_X62_Y7_N0, M10K_X57_Y6_N0                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_hkc1:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; db/PR3.ram0_W_int32_754f4697.hdl.mif ; M10K_X62_Y1_N0, M10K_X62_Y3_N0, M10K_X57_Y3_N0, M10K_X62_Y5_N0                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|altsyncram_rcc1:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 9            ; 5            ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 45     ; 5                           ; 9                           ; 5                           ; 9                           ; 45                  ; 1           ; 0     ; None                                 ; M10K_X29_Y33_N0                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 15           ; 4096         ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 61440  ; 4096                        ; 15                          ; 4096                        ; 15                          ; 61440               ; 8           ; 0     ; None                                 ; M10K_X12_Y3_N0, M10K_X5_Y1_N0, M10K_X5_Y2_N0, M10K_X12_Y2_N0, M10K_X5_Y3_N0, M10K_X5_Y5_N0, M10K_X5_Y6_N0, M10K_X12_Y1_N0                                                                                           ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; None                                 ; M10K_X20_Y10_N0, M10K_X12_Y11_N0, M10K_X12_Y9_N0, M10K_X12_Y12_N0, M10K_X20_Y9_N0, M10K_X5_Y10_N0, M10K_X12_Y13_N0, M10K_X12_Y10_N0                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; None                                 ; M10K_X20_Y11_N0, M10K_X20_Y8_N0, M10K_X5_Y8_N0, M10K_X5_Y11_N0, M10K_X5_Y12_N0, M10K_X5_Y13_N0, M10K_X5_Y9_N0, M10K_X12_Y8_N0                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Im_rtl_0|altsyncram_scn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 17           ; 4096         ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 69632  ; 4096                        ; 17                          ; 4096                        ; 17                          ; 69632               ; 9           ; 0     ; None                                 ; M10K_X12_Y15_N0, M10K_X12_Y14_N0, M10K_X29_Y18_N0, M10K_X12_Y18_N0, M10K_X29_Y16_N0, M10K_X12_Y17_N0, M10K_X12_Y16_N0, M10K_X20_Y14_N0, M10K_X20_Y16_N0                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[3].cn|altsyncram:mem_Re_rtl_0|altsyncram_scn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 17           ; 4096         ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 69632  ; 4096                        ; 17                          ; 4096                        ; 17                          ; 69632               ; 9           ; 0     ; None                                 ; M10K_X29_Y17_N0, M10K_X20_Y12_N0, M10K_X29_Y14_N0, M10K_X20_Y13_N0, M10K_X29_Y15_N0, M10K_X20_Y17_N0, M10K_X20_Y15_N0, M10K_X29_Y12_N0, M10K_X12_Y15_N0                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Im_rtl_0|altsyncram_ucn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 73728  ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 9           ; 0     ; None                                 ; M10K_X29_Y20_N0, M10K_X20_Y23_N0, M10K_X12_Y23_N0, M10K_X20_Y21_N0, M10K_X20_Y22_N0, M10K_X29_Y23_N0, M10K_X12_Y24_N0, M10K_X20_Y20_N0, M10K_X12_Y20_N0                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[4].cn|altsyncram:mem_Re_rtl_0|altsyncram_ucn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 73728  ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 9           ; 0     ; None                                 ; M10K_X12_Y19_N0, M10K_X29_Y19_N0, M10K_X12_Y26_N0, M10K_X12_Y22_N0, M10K_X20_Y19_N0, M10K_X29_Y21_N0, M10K_X12_Y21_N0, M10K_X29_Y22_N0, M10K_X12_Y25_N0                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Im_rtl_0|altsyncram_0dn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 19           ; 4096         ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 77824  ; 4096                        ; 19                          ; 4096                        ; 19                          ; 77824               ; 10          ; 0     ; None                                 ; M10K_X5_Y54_N0, M10K_X12_Y55_N0, M10K_X12_Y54_N0, M10K_X12_Y53_N0, M10K_X12_Y59_N0, M10K_X20_Y59_N0, M10K_X5_Y58_N0, M10K_X5_Y57_N0, M10K_X12_Y58_N0, M10K_X12_Y57_N0                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[5].cn|altsyncram:mem_Re_rtl_0|altsyncram_0dn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 19           ; 4096         ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 77824  ; 4096                        ; 19                          ; 4096                        ; 19                          ; 77824               ; 10          ; 0     ; None                                 ; M10K_X20_Y57_N0, M10K_X5_Y56_N0, M10K_X12_Y51_N0, M10K_X12_Y49_N0, M10K_X5_Y53_N0, M10K_X12_Y52_N0, M10K_X5_Y55_N0, M10K_X12_Y56_N0, M10K_X12_Y50_N0, M10K_X5_Y54_N0                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 20           ; 4096         ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 81920  ; 4096                        ; 20                          ; 4096                        ; 20                          ; 81920               ; 10          ; 0     ; None                                 ; M10K_X12_Y47_N0, M10K_X29_Y51_N0, M10K_X29_Y54_N0, M10K_X29_Y57_N0, M10K_X29_Y52_N0, M10K_X29_Y53_N0, M10K_X20_Y55_N0, M10K_X29_Y50_N0, M10K_X29_Y56_N0, M10K_X20_Y54_N0                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Re_rtl_0|altsyncram_gcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 20           ; 4096         ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 81920  ; 4096                        ; 20                          ; 4096                        ; 20                          ; 81920               ; 10          ; 0     ; None                                 ; M10K_X20_Y53_N0, M10K_X29_Y55_N0, M10K_X20_Y48_N0, M10K_X20_Y51_N0, M10K_X20_Y50_N0, M10K_X12_Y48_N0, M10K_X20_Y47_N0, M10K_X20_Y49_N0, M10K_X20_Y52_N0, M10K_X20_Y56_N0                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Im_rtl_0|altsyncram_icn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 21           ; 4096         ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 86016  ; 4096                        ; 21                          ; 4096                        ; 21                          ; 86016               ; 11          ; 0     ; None                                 ; M10K_X20_Y43_N0, M10K_X29_Y45_N0, M10K_X29_Y49_N0, M10K_X29_Y46_N0, M10K_X29_Y42_N0, M10K_X29_Y48_N0, M10K_X29_Y43_N0, M10K_X29_Y44_N0, M10K_X29_Y41_N0, M10K_X20_Y45_N0, M10K_X29_Y47_N0                           ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[7].cn|altsyncram:mem_Re_rtl_0|altsyncram_icn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 21           ; 4096         ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 86016  ; 4096                        ; 21                          ; 4096                        ; 21                          ; 86016               ; 11          ; 0     ; None                                 ; M10K_X20_Y41_N0, M10K_X12_Y42_N0, M10K_X20_Y44_N0, M10K_X12_Y43_N0, M10K_X12_Y45_N0, M10K_X20_Y42_N0, M10K_X20_Y40_N0, M10K_X12_Y41_N0, M10K_X12_Y44_N0, M10K_X12_Y46_N0, M10K_X20_Y43_N0                           ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Im_rtl_0|altsyncram_kcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 22           ; 4096         ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 90112  ; 4096                        ; 22                          ; 4096                        ; 22                          ; 90112               ; 11          ; 0     ; None                                 ; M10K_X29_Y34_N0, M10K_X20_Y36_N0, M10K_X20_Y38_N0, M10K_X29_Y38_N0, M10K_X29_Y37_N0, M10K_X29_Y35_N0, M10K_X29_Y40_N0, M10K_X29_Y36_N0, M10K_X20_Y37_N0, M10K_X20_Y35_N0, M10K_X29_Y39_N0                           ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[8].cn|altsyncram:mem_Re_rtl_0|altsyncram_kcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 22           ; 4096         ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 90112  ; 4096                        ; 22                          ; 4096                        ; 22                          ; 90112               ; 11          ; 0     ; None                                 ; M10K_X12_Y34_N0, M10K_X12_Y38_N0, M10K_X12_Y37_N0, M10K_X20_Y34_N0, M10K_X12_Y36_N0, M10K_X5_Y31_N0, M10K_X12_Y40_N0, M10K_X5_Y35_N0, M10K_X12_Y39_N0, M10K_X12_Y35_N0, M10K_X20_Y39_N0                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Im_rtl_0|altsyncram_mcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 23           ; 4096         ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 94208  ; 4096                        ; 23                          ; 4096                        ; 23                          ; 94208               ; 12          ; 0     ; None                                 ; M10K_X29_Y29_N0, M10K_X20_Y31_N0, M10K_X12_Y31_N0, M10K_X12_Y33_N0, M10K_X20_Y30_N0, M10K_X29_Y31_N0, M10K_X29_Y30_N0, M10K_X20_Y32_N0, M10K_X29_Y32_N0, M10K_X12_Y32_N0, M10K_X20_Y33_N0, M10K_X12_Y30_N0          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 23           ; 4096         ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 94208  ; 4096                        ; 23                          ; 4096                        ; 23                          ; 94208               ; 12          ; 0     ; None                                 ; M10K_X29_Y26_N0, M10K_X12_Y29_N0, M10K_X12_Y28_N0, M10K_X29_Y25_N0, M10K_X20_Y25_N0, M10K_X29_Y27_N0, M10K_X20_Y29_N0, M10K_X20_Y28_N0, M10K_X20_Y26_N0, M10K_X29_Y28_N0, M10K_X12_Y27_N0, M10K_X29_Y29_N0          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ALTSYNCRAM                ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2           ; 0     ; db/PR3.ram1_W_int32_8e6b6785.hdl.mif ; M10K_X20_Y24_N0, M10K_X20_Y27_N0                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Re_table_rtl_0|altsyncram_djc1:auto_generated|ALTSYNCRAM                ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; db/PR3.ram0_W_int32_8e6b6785.hdl.mif ; M10K_X20_Y24_N0                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; input_buffer:ib|altsyncram:gen[0].blockram|altsyncram_gt31:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 14           ; 2048         ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 28672  ; 2048                        ; 14                          ; 2048                        ; 14                          ; 28672               ; 9           ; 0     ; None                                 ; M10K_X29_Y3_N0, M10K_X29_Y2_N0, M10K_X20_Y1_N0, M10K_X20_Y3_N0, M10K_X29_Y4_N0, M10K_X20_Y4_N0, M10K_X20_Y2_N0, M10K_X29_Y1_N0, M10K_X20_Y5_N0                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; input_buffer:ib|altsyncram:gen[1].blockram|altsyncram_gt31:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 14           ; 2048         ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 28672  ; 2048                        ; 14                          ; 2048                        ; 14                          ; 28672               ; 9           ; 0     ; None                                 ; M10K_X29_Y3_N0, M10K_X29_Y2_N0, M10K_X20_Y1_N0, M10K_X20_Y3_N0, M10K_X29_Y4_N0, M10K_X20_Y4_N0, M10K_X20_Y2_N0, M10K_X29_Y1_N0, M10K_X20_Y5_N0                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; input_buffer:ib|altsyncram:gen[2].blockram|altsyncram_gt31:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 14           ; 2048         ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 28672  ; 2048                        ; 14                          ; 2048                        ; 14                          ; 28672               ; 8           ; 0     ; None                                 ; M10K_X29_Y3_N0, M10K_X29_Y2_N0, M10K_X20_Y1_N0, M10K_X20_Y3_N0, M10K_X29_Y4_N0, M10K_X20_Y4_N0, M10K_X20_Y2_N0, M10K_X29_Y1_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 47          ;
; Independent 18x18 plus 36         ; 16          ;
; Sum of two 18x18                  ; 20          ;
; Independent 27x27                 ; 1           ;
; Total number of DSP blocks        ; 84          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 36          ;
; Fixed Point Unsigned Multiplier   ; 25          ;
; Fixed Point Mixed Sign Multiplier ; 60          ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                          ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; atan2:atan2|Mult0~8                                           ; Independent 27x27         ; DSP_X66_Y1_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~8         ; Sum of two 18x18          ; DSP_X66_Y5_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~104       ; Sum of two 18x18          ; DSP_X66_Y7_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~104       ; Sum of two 18x18          ; DSP_X52_Y5_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~449       ; Two Independent 18x18     ; DSP_X66_Y15_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~349       ; Two Independent 18x18     ; DSP_X66_Y3_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult1~790       ; Two Independent 18x18     ; DSP_X66_Y9_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult0~690       ; Two Independent 18x18     ; DSP_X66_Y11_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~104       ; Sum of two 18x18          ; DSP_X52_Y9_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~449       ; Two Independent 18x18     ; DSP_X34_Y1_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~445       ; Two Independent 18x18     ; DSP_X52_Y1_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult2~790       ; Two Independent 18x18     ; DSP_X52_Y3_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|Mult3~786       ; Two Independent 18x18     ; DSP_X52_Y7_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~8         ; Sum of two 18x18          ; DSP_X24_Y13_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~100       ; Sum of two 18x18          ; DSP_X52_Y13_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~100       ; Sum of two 18x18          ; DSP_X34_Y11_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~445       ; Two Independent 18x18     ; DSP_X34_Y9_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~349       ; Two Independent 18x18     ; DSP_X34_Y5_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult1~786       ; Two Independent 18x18     ; DSP_X52_Y15_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult0~690       ; Two Independent 18x18     ; DSP_X34_Y15_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~100       ; Sum of two 18x18          ; DSP_X52_Y11_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~445       ; Two Independent 18x18     ; DSP_X34_Y3_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~441       ; Two Independent 18x18     ; DSP_X34_Y7_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult2~786       ; Two Independent 18x18     ; DSP_X34_Y13_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[10].cn|butterfly:bf|Mult3~782       ; Two Independent 18x18     ; DSP_X66_Y13_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~8          ; Sum of two 18x18          ; DSP_X16_Y23_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~96         ; Sum of two 18x18          ; DSP_X24_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~96         ; Sum of two 18x18          ; DSP_X16_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~441        ; Two Independent 18x18     ; DSP_X24_Y19_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~349        ; Two Independent 18x18     ; DSP_X24_Y21_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult1~782        ; Two Independent 18x18     ; DSP_X24_Y27_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult0~690        ; Two Independent 18x18     ; DSP_X24_Y23_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~96         ; Sum of two 18x18          ; DSP_X16_Y29_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~441        ; Two Independent 18x18     ; DSP_X16_Y21_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~437        ; Two Independent 18x18     ; DSP_X24_Y29_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult2~782        ; Two Independent 18x18     ; DSP_X16_Y27_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|Mult3~778        ; Two Independent 18x18     ; DSP_X16_Y31_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~8          ; Sum of two 18x18          ; DSP_X16_Y41_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~92         ; Sum of two 18x18          ; DSP_X16_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~92         ; Sum of two 18x18          ; DSP_X24_Y43_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~437        ; Two Independent 18x18     ; DSP_X16_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~349        ; Two Independent 18x18     ; DSP_X24_Y39_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult1~778        ; Two Independent 18x18     ; DSP_X16_Y47_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult0~690        ; Two Independent 18x18     ; DSP_X16_Y43_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~92         ; Sum of two 18x18          ; DSP_X24_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~437        ; Two Independent 18x18     ; DSP_X24_Y41_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult3~433        ; Two Independent 18x18     ; DSP_X24_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[8].cn|butterfly:bf|Mult2~778        ; Two Independent 18x18     ; DSP_X24_Y47_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult0~8          ; Sum of two 18x18          ; DSP_X16_Y35_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~88         ; Sum of two 18x18          ; DSP_X16_Y37_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~88         ; Sum of two 18x18          ; DSP_X24_Y33_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~433        ; Two Independent 18x18     ; DSP_X16_Y33_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult1~774        ; Two Independent 18x18     ; DSP_X16_Y39_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult3~88         ; Sum of two 18x18          ; DSP_X24_Y37_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~433        ; Two Independent 18x18     ; DSP_X24_Y31_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[7].cn|butterfly:bf|Mult2~774        ; Two Independent 18x18     ; DSP_X24_Y35_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~396        ; Two Independent 18x18     ; DSP_X24_Y51_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult0~657        ; Two Independent 18x18     ; DSP_X16_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult1~1078       ; Two Independent 18x18     ; DSP_X24_Y55_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~396        ; Two Independent 18x18     ; DSP_X24_Y53_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult2~737        ; Two Independent 18x18     ; DSP_X24_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|Mult3~733        ; Two Independent 18x18     ; DSP_X16_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y15_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y13_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y17_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y17_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult1~316        ; Two Independent 18x18     ; DSP_X16_Y15_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[5].cn|butterfly:bf|Mult2~316        ; Two Independent 18x18     ; DSP_X16_Y19_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y5_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y1_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y5_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y1_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult1~317        ; Two Independent 18x18     ; DSP_X24_Y3_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[4].cn|butterfly:bf|Mult2~317        ; Two Independent 18x18     ; DSP_X16_Y3_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y7_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y7_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult1~318        ; Two Independent 18x18     ; DSP_X16_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; fft_int:fft|cascade_n:gen[3].cn|butterfly:bf|Mult2~318        ; Two Independent 18x18     ; DSP_X24_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 20,971 / 130,276 ( 16 % ) ;
; C12 interconnects                           ; 348 / 6,848 ( 5 % )       ;
; C2 interconnects                            ; 8,210 / 51,436 ( 16 % )   ;
; C4 interconnects                            ; 4,746 / 25,120 ( 19 % )   ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )            ;
; Direct links                                ; 1,391 / 130,276 ( 1 % )   ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )            ;
; Local interconnects                         ; 1,885 / 31,760 ( 6 % )    ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )            ;
; R14 interconnects                           ; 411 / 6,046 ( 7 % )       ;
; R14/C12 interconnect drivers                ; 669 / 8,584 ( 8 % )       ;
; R3 interconnects                            ; 10,197 / 56,712 ( 18 % )  ;
; R6 interconnects                            ; 15,248 / 131,000 ( 12 % ) ;
; Spine clocks                                ; 16 / 150 ( 11 % )         ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )         ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 62           ; 0            ; 62           ; 0            ; 0            ; 103       ; 62           ; 0            ; 103       ; 103       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 41           ; 103          ; 41           ; 103          ; 103          ; 0         ; 41           ; 103          ; 0         ; 0         ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; source_valid       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_sop         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_eop         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_freq[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[8]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[9]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[10]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[11]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[12]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[13]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[14]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseA[15]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_phaseB[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk40              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[2][11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[1][11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sink[0][11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk40           ; clk40                ; 945.9             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                  ; Destination Register                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|dffe3a[1]                                                                                ; 0.969             ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|dffe3a[1]                                                                                ; 0.897             ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|dffe3a[1]                                                                                ; 0.875             ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|dffe3a[1]                                                                                ; 0.850             ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[4]                                            ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|dffe3a[1]                                                                                ; 0.844             ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[4]                                            ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|dffe3a[1]                                                                                ; 0.834             ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|dffe3a[1]                                                                                ; 0.800             ;
; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|cntr_ijf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_4|shift_taps_0vu:auto_generated|dffe3a[1]                                                                                ; 0.800             ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|dffe3a[1]                                                                                ; 0.784             ;
; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_0|shift_taps_quu:auto_generated|dffe3a[1]                                                                                ; 0.784             ;
; fft_int:fft|cascade_n:gen[2].cn|wr_buf                                                                                                           ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a10~porta_address_reg0                                      ; 0.778             ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|dffe3a[1]                                                                                ; 0.764             ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|dffe3a[1]                                                                                ; 0.761             ;
; input_buffer:ib|sink_state[1]                                                                                                                    ; input_buffer:ib|source_state[0]                                                                                                                              ; 0.713             ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[4]                                            ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|dffe3a[1]                                                                                ; 0.672             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[6]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.630             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[5]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.630             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[2]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.630             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[8]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.630             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[3]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.626             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[7]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.625             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[4]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.625             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|cnt[1]                                                                                              ; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|W_int32:gen3.W_inst|altsyncram:W_Im_table_rtl_0|altsyncram_ejc1:auto_generated|ram_block1a31~porta_address_reg0 ; 0.625             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~porta_address_reg0                              ; 0.614             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~porta_address_reg0                              ; 0.614             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|cntr_ejf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~porta_address_reg0                              ; 0.614             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~porta_address_reg0                              ; 0.611             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|counter_reg_bit[4]                                            ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~porta_address_reg0                              ; 0.611             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|cntr_ejf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~porta_address_reg0                              ; 0.611             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|cntr_ejf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~porta_address_reg0                              ; 0.611             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|cntr_ejf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~porta_address_reg0                              ; 0.611             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[899]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[965]                                     ; 0.610             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|cntr_gjf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~porta_address_reg0                              ; 0.608             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[802]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[866]                                     ; 0.606             ;
; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a12~porta_address_reg0                             ; 0.606             ;
; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a12~porta_address_reg0                             ; 0.606             ;
; atan2:atan2|out[3][3]                                                                                                                            ; atan2:atan2|source[15]                                                                                                                                       ; 0.589             ;
; atan2:atan2|out[3][9]                                                                                                                            ; atan2:atan2|source[15]                                                                                                                                       ; 0.582             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][2]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.578             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][8]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.577             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[946]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1018]                                    ; 0.574             ;
; atan2:atan2|out[3][5]                                                                                                                            ; atan2:atan2|source[15]                                                                                                                                       ; 0.572             ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|dffe3a[1]                                                                                ; 0.571             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[949]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1018]                                    ; 0.561             ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|dffe3a[1]                                                                                ; 0.546             ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|dffe3a[1]                                                                                ; 0.541             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1042]                  ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1115]                                    ; 0.540             ;
; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]                                            ; atan2:atan2|altshift_taps:numer_rtl_1|shift_taps_puu:auto_generated|dffe3a[1]                                                                                ; 0.539             ;
; fft_int:fft|cascade_n:gen[2].cn|rd_buf                                                                                                           ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Im_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a13~portb_address_reg0                                      ; 0.537             ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|source_Re[8]                                                                                        ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a8~porta_datain_reg0                                        ; 0.535             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[947]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1018]                                    ; 0.533             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|dffe3a[2]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~portb_address_reg0                              ; 0.532             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|dffe3a[0]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~portb_address_reg0                              ; 0.532             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|dffe3a[2]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~portb_address_reg0                              ; 0.532             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[874]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[940]                                     ; 0.531             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][13]                                                                                  ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.530             ;
; fft_int:fft|cascade_n:gen[2].cn|butterfly:bf|source_Re[9]                                                                                        ; fft_int:fft|cascade_n:gen[2].cn|altsyncram:mem_Re_rtl_0|altsyncram_qcn1:auto_generated|ram_block1a9~porta_datain_reg0                                        ; 0.530             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[898]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[965]                                     ; 0.528             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|dffe3a[0]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~portb_address_reg0                              ; 0.527             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|dffe3a[3]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~portb_address_reg0                              ; 0.527             ;
; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|dffe3a[4]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_6|shift_taps_1vu:auto_generated|altsyncram_pr91:altsyncram5|ram_block6a0~portb_address_reg0                              ; 0.527             ;
; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|dffe3a[3]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_7|shift_taps_suu:auto_generated|altsyncram_lr91:altsyncram4|ram_block5a0~portb_address_reg0                              ; 0.526             ;
; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|dffe3a[0]                                                                    ; atan2:atan2|altshift_taps:numer_rtl_9|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a12~portb_address_reg0                             ; 0.526             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1067]                  ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1141]                                    ; 0.521             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[875]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[940]                                     ; 0.521             ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|dffe3a[1]                                                                                ; 0.521             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1090]                  ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1168]                                    ; 0.520             ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|source_Im[5]                                                                                       ; fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Im_rtl_0|altsyncram_9dn1:auto_generated|ram_block1a5~porta_datain_reg0                                       ; 0.516             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|source_Re[4]                                                                                        ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a4~porta_datain_reg0                                        ; 0.515             ;
; fft_int:fft|cascade_n:gen[6].cn|butterfly:bf|source_Im[10]                                                                                       ; fft_int:fft|cascade_n:gen[6].cn|altsyncram:mem_Im_rtl_0|altsyncram_gcn1:auto_generated|ram_block1a10~porta_datain_reg0                                       ; 0.515             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|source_Re[14]                                                                                       ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a14~porta_datain_reg0                                       ; 0.514             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|source_Re[15]                                                                                       ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a15~porta_datain_reg0                                       ; 0.514             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[809]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[868]                                     ; 0.513             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][5]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.512             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][6]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.510             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|source_Re[3]                                                                                        ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a3~porta_datain_reg0                                        ; 0.510             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|source_Re[2]                                                                                        ; fft_int:fft|cascade_n:gen[1].cn|altsyncram:mem_Re_rtl_0|altsyncram_pcn1:auto_generated|ram_block1a2~porta_datain_reg0                                        ; 0.510             ;
; fft_int:fft|cascade_0:c0|Re_reg[11]                                                                                                              ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a11~porta_datain_reg0                                              ; 0.508             ;
; fft_int:fft|cascade_0:c0|Re_reg[4]                                                                                                               ; fft_int:fft|cascade_0:c0|altsyncram:mem_Re_rtl_0|altsyncram_ncn1:auto_generated|ram_block1a4~porta_datain_reg0                                               ; 0.508             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][1]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.507             ;
; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.Re_reg[1][0]                                                                                   ; fft_int:fft|cascade_n:gen[1].cn|butterfly:bf|gen1.new_x_Re[14]                                                                                               ; 0.503             ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[2]                                            ; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|dffe3a[0]                                                                                ; 0.501             ;
; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|cntr_bjf:cntr1|counter_reg_bit[3]                                            ; atan2:atan2|altshift_taps:numer_rtl_2|shift_taps_ouu:auto_generated|dffe3a[0]                                                                                ; 0.500             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[850]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[918]                                     ; 0.500             ;
; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[4]                                            ; atan2:atan2|altshift_taps:numer_rtl_5|shift_taps_uuu:auto_generated|dffe3a[1]                                                                                ; 0.498             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[973]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1041]                                    ; 0.493             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[901]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[965]                                     ; 0.492             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[969]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1041]                                    ; 0.491             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[581]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[640]                                     ; 0.489             ;
; fft_int:fft|cascade_n:gen[11].cn|butterfly:bf|source_Im[6]                                                                                       ; fft_int:fft|cascade_n:gen[11].cn|altsyncram:mem_Im_rtl_0|altsyncram_9dn1:auto_generated|ram_block1a6~porta_datain_reg0                                       ; 0.487             ;
; fft_int:fft|cascade_n:gen[9].cn|butterfly:bf|source_Re[6]                                                                                        ; fft_int:fft|cascade_n:gen[9].cn|altsyncram:mem_Re_rtl_0|altsyncram_mcn1:auto_generated|ram_block1a6~porta_datain_reg0                                        ; 0.487             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[803]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[866]                                     ; 0.486             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[685]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[743]                                     ; 0.485             ;
; input_buffer:ib|sink_state[0]                                                                                                                    ; input_buffer:ib|source_state[0]                                                                                                                              ; 0.477             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[582]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[640]                                     ; 0.477             ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0] ; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|dffe3a[2]                                     ; 0.477             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[585]                   ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[640]                                     ; 0.475             ;
; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1] ; fft_int:fft|cascade_n:gen[11].cn|delay_line_reg:dly1|altshift_taps:sig_reg_rtl_0|shift_taps_jbv:auto_generated|dffe3a[2]                                     ; 0.474             ;
; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFDenominator[1069]                  ; atan2:atan2|lpm_divide:div|lpm_divide_0ro:auto_generated|sign_div_unsign_roi:divider|alt_u_div_i4g:divider|DFFStage[1141]                                    ; 0.471             ;
; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]                                            ; atan2:atan2|altshift_taps:numer_rtl_8|shift_taps_a0v:auto_generated|dffe3a[0]                                                                                ; 0.471             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA4U23C6 for design "PR3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "altera_pll:pll|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 41 pins of 103 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL altera_pll:pll|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): altera_pll:pll|outclk_wire[0]~CLKENA0 with 56 fanout uses global clock CLKCTRL_G2
    Info (11162): altera_pll:pll|outclk_wire[1]~CLKENA0 with 6300 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): reset~inputCLKENA0 with 192 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk40~inputCLKENA0 with 20 fanout uses global clock CLKCTRL_G5
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver reset~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad reset is placed onto PIN_AH17
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'PR3.sdc'
Warning (332174): Ignored filter at PR3.sdc(2): clk50 could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 2
Warning (332049): Ignored create_clock at PR3.sdc(2): Argument <targets> is not an object ID File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 2
    Info (332050): create_clock -period 20 clk50 File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 2
Warning (332174): Ignored filter at PR3.sdc(3): clk20 could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 3
Warning (332049): Ignored create_clock at PR3.sdc(3): Argument <targets> is not an object ID File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 3
    Info (332050): create_clock -period 50 clk20 File: C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/PR3.sdc Line: 3
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 25.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   25.000        clk40
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 389 registers into blocks of type Block RAM
    Extra Info (176218): Packed 2610 registers into blocks of type DSP block
    Extra Info (176220): Created 2287 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "clk20" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:31
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:34
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X46_Y0 to location X56_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 36.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:47
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/output_files/PR3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 6272 megabytes
    Info: Processing ended: Sat Nov 17 01:03:59 2018
    Info: Elapsed time: 00:05:18
    Info: Total CPU time (on all processors): 00:08:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/foudm/Dropbox/TUe/5 - internship/PR4/output_files/PR3.fit.smsg.


