# RV32I-made-by-iverilog
這是基於HDL語言所進行的實做練習,內容為Single Cycle RV32I 實現


(如果是剛入門,可以參考 ： https://hackmd.io/v3cWqbAFQM6SJdFaUXeNJA 有很詳細的內容)
RV32I CPU 的實做介紹
本次實作的 RV32I 是基於精簡指令集（RISC-V）指令集架構的一個簡單版本，屬於單週期處理器設計。RV32I 代表的是 32 位元的基本整數指令集（I-Type），並支援加法、減法、位移、邏輯運算、比較以及記憶體存取指令。該實作透過一系列模組來完成，包括程式計數器（PC）、指令記憶體、暫存器檔案、運算邏輯單元（ALU）、數據記憶體以及控制單元。

程式計數器（PC）：負責追蹤當前指令的地址。每次指令執行後，PC 通常會更新至下一個指令地址。
指令記憶體（Instr Mem）：存放指令的記憶體。在每個週期中，CPU 根據 PC 從記憶體中取出對應的指令。
暫存器檔案（RegFile）：包含 32 個 32 位元的暫存器，支援兩個讀取和一個寫入操作。x0 寄存器永遠為零，這是 RISC-V 中的特殊要求。
運算邏輯單元（ALU）：實現了各種運算，包括加減法、位移運算、邏輯操作、比較操作等。根據控制信號和指令中的 funct3 和 funct7 來細化操作。
數據記憶體（Data Mem）：用於存取記憶體中的數據，支援載入和存儲操作。該模組根據控制信號進行讀寫。
控制單元（Control Unit）：根據指令的操作碼生成控制信號，協調數據通路中各模組的運作。控制單元決定指令的類型並生成對應的 ALUOp 和其他控制信號。
此實作的每個模組均被測試以確保其功能正確，最終 CPU 能夠處理基本的運算指令、條件跳轉以及記憶體存取等操作。RV32I 的設計重點在於實現簡單且高效的指令執行流程，使其能在單個時鐘週期內完成指令的取指、解碼、執行和寫回。
