Classic Timing Analyzer report for My_computer4bit
Thu Apr 01 08:38:20 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'mypc_clock'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                               ;
+------------------------------+-------+---------------+----------------------------------+-------------+----------------------+------------+------------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From        ; To                   ; From Clock ; To Clock   ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------+----------------------+------------+------------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 22.500 ns                        ; pc_instr[2] ; stack_output[3]~reg0 ; --         ; mypc_clock ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.100 ns                        ; IP[1]~reg0  ; IP[1]                ; mypc_clock ; --         ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.900 ns                         ; pc_instr[1] ; stop_flag~reg0       ; --         ; mypc_clock ; 0            ;
; Clock Setup: 'mypc_clock'    ; N/A   ; None          ; 41.84 MHz ( period = 23.900 ns ) ; SP[1]~reg0  ; zf~reg0              ; mypc_clock ; mypc_clock ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;             ;                      ;            ;            ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------+----------------------+------------+------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPF10K10TC144-3    ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; mypc_clock      ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'mypc_clock'                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------------------+----------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                                     ; To                   ; From Clock ; To Clock   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------------------+----------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; SP[1]~reg0                                                               ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; SP[0]~reg0                                                               ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 21.500 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.600 ns )                    ; SP[1]~reg0                                                               ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 19.400 ns               ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; SP[0]~reg0                                                               ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 19.200 ns               ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; SP[1]~reg0                                                               ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 19.200 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.200 ns )                    ; SP[1]~reg0                                                               ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.200 ns )                    ; SP[0]~reg0                                                               ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 47.39 MHz ( period = 21.100 ns )                    ; SP[1]~reg0                                                               ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.900 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; SP[0]~reg0                                                               ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.800 ns               ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; SP[1]~reg0                                                               ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.700 ns               ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; SP[0]~reg0                                                               ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.700 ns               ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.700 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.700 ns )                    ; SP[0]~reg0                                                               ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.500 ns               ;
; N/A                                     ; 48.31 MHz ( period = 20.700 ns )                    ; SP[2]~reg0                                                               ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.500 ns               ;
; N/A                                     ; 48.54 MHz ( period = 20.600 ns )                    ; SP[0]~reg0                                                               ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.400 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.100 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.100 ns               ;
; N/A                                     ; 49.50 MHz ( period = 20.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 49.75 MHz ( period = 20.100 ns )                    ; SP[0]~reg0                                                               ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.900 ns               ;
; N/A                                     ; 49.75 MHz ( period = 20.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.900 ns               ;
; N/A                                     ; 50.00 MHz ( period = 20.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.800 ns               ;
; N/A                                     ; 50.00 MHz ( period = 20.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.800 ns               ;
; N/A                                     ; 50.00 MHz ( period = 20.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.800 ns               ;
; N/A                                     ; 50.00 MHz ( period = 20.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.800 ns               ;
; N/A                                     ; 50.25 MHz ( period = 19.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.700 ns               ;
; N/A                                     ; 50.51 MHz ( period = 19.800 ns )                    ; SP[1]~reg0                                                               ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 50.51 MHz ( period = 19.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; SP[1]~reg0                                                               ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; SP[3]~reg0                                                               ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; SP[0]~reg0                                                               ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; SP[1]~reg0                                                               ; mypc_outB[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; SP[1]~reg0                                                               ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 51.28 MHz ( period = 19.500 ns )                    ; SP[0]~reg0                                                               ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 51.55 MHz ( period = 19.400 ns )                    ; SP[0]~reg0                                                               ; mypc_outB[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 51.55 MHz ( period = 19.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 51.55 MHz ( period = 19.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 51.55 MHz ( period = 19.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 51.81 MHz ( period = 19.300 ns )                    ; SP[1]~reg0                                                               ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 51.81 MHz ( period = 19.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 51.81 MHz ( period = 19.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 51.81 MHz ( period = 19.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 52.08 MHz ( period = 19.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; SP[1]~reg0                                                               ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; SP[0]~reg0                                                               ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 52.63 MHz ( period = 19.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 52.63 MHz ( period = 19.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 52.63 MHz ( period = 19.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 52.91 MHz ( period = 18.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 53.19 MHz ( period = 18.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 53.19 MHz ( period = 18.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 53.48 MHz ( period = 18.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 53.48 MHz ( period = 18.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 53.48 MHz ( period = 18.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 53.76 MHz ( period = 18.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.400 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2] ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.200 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; SP[0]~reg0                                                               ; mypc_outB[0]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.900 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3] ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.700 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; SP[2]~reg0                                                               ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.700 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.700 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.700 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; SP[2]~reg0                                                               ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[8][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; mypc_outA[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[2][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[8][1]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.400 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; SP[2]~reg0                                                               ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.200 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.200 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; SP[2]~reg0                                                               ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.200 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; SP[2]~reg0                                                               ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.200 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.200 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; mypc_outA[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.100 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.100 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.100 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[12][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.100 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; SP[2]~reg0                                                               ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; SP[2]~reg0                                                               ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[12][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 15.000 ns               ;
; N/A                                     ; 58.48 MHz ( period = 17.100 ns )                    ; SP[1]~reg0                                                               ; mypc_outB[0]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.900 ns               ;
; N/A                                     ; 58.48 MHz ( period = 17.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.900 ns               ;
; N/A                                     ; 58.48 MHz ( period = 17.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[2][3]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.900 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]                                 ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.800 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.800 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.800 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.800 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][0]                                 ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2]                                ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; SP[3]~reg0                                                               ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.17 MHz ( period = 16.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.700 ns               ;
; N/A                                     ; 59.52 MHz ( period = 16.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]                                 ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.600 ns               ;
; N/A                                     ; 59.52 MHz ( period = 16.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][3]                                ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.600 ns               ;
; N/A                                     ; 59.52 MHz ( period = 16.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.600 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]                                 ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2]                                ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[2][0]                                 ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.500 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][3]                                ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]                                 ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[12][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.400 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.300 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.300 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3]                                ; IP[3]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.300 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.300 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; SP[3]~reg0                                                               ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2]                                ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]                                 ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1]                                ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.200 ns               ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]                                 ; mypc_outB[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.100 ns               ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3]                                ; stack_output[3]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.100 ns               ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0]                                ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.100 ns               ;
; N/A                                     ; 61.73 MHz ( period = 16.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1]                                ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.000 ns               ;
; N/A                                     ; 61.73 MHz ( period = 16.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0]                                ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.000 ns               ;
; N/A                                     ; 61.73 MHz ( period = 16.200 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1]                                ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 14.000 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]                                 ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.900 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]                                 ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.900 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]                                 ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1]                                ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]                                 ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]                                 ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]                                 ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; SP[2]~reg0                                                               ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; SP[2]~reg0                                                               ; mypc_outB[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]                                 ; mypc_outB[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][0]                                 ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0]                                ; IP[0]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1]                                ; IP[1]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.700 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; mypc_outA[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; SP[2]~reg0                                                               ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]                                 ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0]                                ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]                                 ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[14][3]                                ; zf~reg0              ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.600 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; mypc_outA[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]                                 ; mypc_outB[2]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0]                                ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1]                                ; stack_output[1]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]                                 ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.500 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; mypc_outA[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; mypc_outA[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2] ; mypc_outA[3]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]                                 ; mypc_outB[1]~reg0    ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; SP[3]~reg0                                                               ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]                                 ; stack_output[2]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]                                 ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 64.52 MHz ( period = 15.500 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]                                 ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.300 ns               ;
; N/A                                     ; 64.52 MHz ( period = 15.500 ns )                    ; SP[2]~reg0                                                               ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.300 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0]                                ; stack_output[0]~reg0 ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.200 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]                                 ; IP[2]~reg0           ; mypc_clock ; mypc_clock ; None                        ; None                      ; 13.200 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                                          ;                      ;            ;            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------------------+----------------------+------------+------------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+-------------------------------------------+------------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From        ; To                                        ; To Clock   ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+-------------------------------------------+------------+
; N/A                                     ; None                                                ; 22.500 ns  ; pc_instr[2] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 21.600 ns  ; B[1]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 20.900 ns  ; A[1]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 20.900 ns  ; pc_instr[0] ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 20.400 ns  ; B[2]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 20.000 ns  ; A[2]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 19.900 ns  ; A[0]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 19.400 ns  ; A[3]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 19.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 19.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.100 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 19.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 19.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.800 ns  ; pc_instr[2] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 18.800 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.700 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.700 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 18.700 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.600 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[0] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.500 ns  ; pc_instr[3] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[0] ; IP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.400 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.300 ns  ; pc_instr[0] ; stack_output[2]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 18.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[0] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.200 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.100 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.100 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.100 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[0][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.000 ns  ; pc_instr[0] ; IP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 18.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[0][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 18.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 17.900 ns  ; pc_instr[1] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 17.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[0][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 17.800 ns  ; pc_instr[0] ; IP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 17.800 ns  ; pc_instr[2] ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 17.800 ns  ; pc_instr[2] ; stack_output[2]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 17.700 ns  ; B[0]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 17.700 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 17.600 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 17.600 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 17.600 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 17.500 ns  ; pc_instr[0] ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 17.200 ns  ; B[3]        ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; 17.100 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 17.000 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 16.900 ns  ; B[1]        ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 16.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 16.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 16.900 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 16.800 ns  ; pc_instr[0] ; mypc_outB[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 16.800 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 16.800 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 16.800 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 16.400 ns  ; pc_instr[0] ; mypc_outB[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 16.300 ns  ; A[1]        ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 16.300 ns  ; pc_instr[0] ; mypc_outB[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 16.300 ns  ; pc_instr[2] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 16.000 ns  ; pc_instr[0] ; IP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 15.800 ns  ; B[1]        ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.700 ns  ; B[1]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.500 ns  ; pc_instr[0] ; mypc_outB[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.300 ns  ; A[0]        ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 15.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; A[1]        ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.200 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; A[1]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.100 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.000 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.000 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 15.000 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.000 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 15.000 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.900 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; B[2]        ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[3] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; 14.800 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.700 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; B[2]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.600 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; A[2]        ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.500 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.400 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; A[2]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; A[0]        ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; B[2]        ; mypc_outB[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[3] ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[3][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.300 ns  ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 14.200 ns  ; A[0]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; 14.200 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 14.200 ns  ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;             ;                                           ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+-------------------------------------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                         ;
+-------+--------------+------------+--------------------------------------------------------------------------+-----------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                                     ; To              ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------------------+-----------------+------------+
; N/A   ; None         ; 12.100 ns  ; IP[1]~reg0                                                               ; IP[1]           ; mypc_clock ;
; N/A   ; None         ; 11.900 ns  ; SP[3]~reg0                                                               ; SP[3]           ; mypc_clock ;
; N/A   ; None         ; 11.900 ns  ; SP[2]~reg0                                                               ; SP[2]           ; mypc_clock ;
; N/A   ; None         ; 11.000 ns  ; stack_output[3]~reg0                                                     ; stack_output[3] ; mypc_clock ;
; N/A   ; None         ; 11.000 ns  ; stack_output[1]~reg0                                                     ; stack_output[1] ; mypc_clock ;
; N/A   ; None         ; 11.000 ns  ; mypc_outA[3]~reg0                                                        ; mypc_outA[3]    ; mypc_clock ;
; N/A   ; None         ; 10.900 ns  ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ; ADDRESS[0]      ; mypc_clock ;
; N/A   ; None         ; 10.900 ns  ; mypc_outB[2]~reg0                                                        ; mypc_outB[2]    ; mypc_clock ;
; N/A   ; None         ; 10.700 ns  ; SP[1]~reg0                                                               ; SP[1]           ; mypc_clock ;
; N/A   ; None         ; 10.600 ns  ; IP[2]~reg0                                                               ; IP[2]           ; mypc_clock ;
; N/A   ; None         ; 10.600 ns  ; IP[0]~reg0                                                               ; IP[0]           ; mypc_clock ;
; N/A   ; None         ; 10.000 ns  ; zf~reg0                                                                  ; zf              ; mypc_clock ;
; N/A   ; None         ; 10.000 ns  ; IP[3]~reg0                                                               ; IP[3]           ; mypc_clock ;
; N/A   ; None         ; 10.000 ns  ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3] ; ADDRESS[3]      ; mypc_clock ;
; N/A   ; None         ; 10.000 ns  ; mypc_outB[3]~reg0                                                        ; mypc_outB[3]    ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; cf~reg0                                                                  ; cf              ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; stack_output[2]~reg0                                                     ; stack_output[2] ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; stack_output[0]~reg0                                                     ; stack_output[0] ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; stop_flag~reg0                                                           ; stop_flag       ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; mypc_outB[1]~reg0                                                        ; mypc_outB[1]    ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; mypc_outB[0]~reg0                                                        ; mypc_outB[0]    ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; mypc_outA[2]~reg0                                                        ; mypc_outA[2]    ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; mypc_outA[1]~reg0                                                        ; mypc_outA[1]    ; mypc_clock ;
; N/A   ; None         ; 9.900 ns   ; mypc_outA[0]~reg0                                                        ; mypc_outA[0]    ; mypc_clock ;
; N/A   ; None         ; 9.600 ns   ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2] ; ADDRESS[2]      ; mypc_clock ;
; N/A   ; None         ; 9.500 ns   ; SP[0]~reg0                                                               ; SP[0]           ; mypc_clock ;
; N/A   ; None         ; 9.400 ns   ; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1] ; ADDRESS[1]      ; mypc_clock ;
+-------+--------------+------------+--------------------------------------------------------------------------+-----------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-------------------------------------------+------------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                                        ; To Clock   ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-------------------------------------------+------------+
; N/A                                     ; None                                                ; 0.900 ns  ; pc_instr[1] ; stop_flag~reg0                            ; mypc_clock ;
; N/A                                     ; None                                                ; 0.700 ns  ; pc_instr[3] ; IP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 0.400 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[4][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.400 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[6][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.400 ns  ; pc_instr[3] ; SP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[9][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[8][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[11][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[10][3] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; pc_instr[0] ; stop_flag~reg0                            ; mypc_clock ;
; N/A                                     ; None                                                ; 0.300 ns  ; pc_instr[3] ; stop_flag~reg0                            ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; pc_instr[3] ; SP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 0.200 ns  ; pc_instr[3] ; SP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; 0.000 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.000 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.000 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; 0.000 ns  ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[12][3] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[15][3] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.100 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[14][3] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[5][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[7][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[1][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[0][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[3][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[2][3]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.200 ns ; B[3]        ; altdpram:mypcMEM_STACK_rtl_1|cells[13][3] ; mypc_clock ;
; N/A                                     ; None                                                ; -0.300 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[1][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.300 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[0][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.300 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[3][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.300 ns ; B[0]        ; altdpram:mypcMEM_STACK_rtl_1|cells[2][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -0.600 ns ; pc_instr[3] ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -1.800 ns ; pc_instr[1] ; IP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -1.900 ns ; pc_instr[3] ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[13][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[12][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[15][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[14][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; B[3]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -2.200 ns ; pc_instr[2] ; IP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -2.300 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[9][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.300 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[8][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.300 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[11][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.300 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[10][2] ; mypc_clock ;
; N/A                                     ; None                                                ; -2.400 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[1][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.400 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[0][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.400 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[3][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.400 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[2][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.400 ns ; pc_instr[0] ; mypc_outA[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.500 ns ; pc_instr[0] ; IP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -2.500 ns ; pc_instr[0] ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -2.500 ns ; pc_instr[1] ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -2.500 ns ; pc_instr[3] ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.500 ns ; pc_instr[3] ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -2.600 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.600 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.600 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.600 ns ; B[2]        ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[2][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; pc_instr[3] ; mypc_outA[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; pc_instr[3] ; mypc_outB[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; pc_instr[3] ; mypc_outB[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.700 ns ; pc_instr[3] ; mypc_outB[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.800 ns ; B[0]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -2.900 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[3][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -2.900 ns ; pc_instr[1] ; mypc_outA[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -2.900 ns ; pc_instr[1] ; IP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.000 ns ; pc_instr[1] ; IP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.000 ns ; pc_instr[1] ; IP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.000 ns ; pc_instr[3] ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[1] ; mypc_outB[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[1] ; mypc_outB[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[1] ; mypc_outB[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[2] ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[3] ; IP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[3] ; IP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.100 ns ; pc_instr[3] ; IP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.200 ns ; pc_instr[0] ; mypc_outB[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.200 ns ; pc_instr[0] ; mypc_outB[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.200 ns ; pc_instr[0] ; mypc_outB[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.200 ns ; pc_instr[3] ; mypc_outB[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.400 ns ; pc_instr[0] ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.400 ns ; pc_instr[0] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.400 ns ; pc_instr[0] ; stack_output[2]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.400 ns ; pc_instr[0] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.400 ns ; pc_instr[2] ; zf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[5][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[4][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[7][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[6][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[13][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[12][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[15][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[14][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[9][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[8][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[11][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.500 ns ; B[1]        ; altdpram:mypcMEM_STACK_rtl_1|cells[10][1] ; mypc_clock ;
; N/A                                     ; None                                                ; -3.600 ns ; pc_instr[1] ; mypc_outB[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; mypc_outB[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; IP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; IP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[0] ; IP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -3.700 ns ; pc_instr[2] ; stop_flag~reg0                            ; mypc_clock ;
; N/A                                     ; None                                                ; -3.800 ns ; pc_instr[0] ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.900 ns ; B[0]        ; mypc_outB[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -3.900 ns ; pc_instr[1] ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.900 ns ; pc_instr[1] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.900 ns ; pc_instr[1] ; stack_output[2]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -3.900 ns ; pc_instr[1] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -4.000 ns ; pc_instr[1] ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -4.100 ns ; pc_instr[0] ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[0] ; SP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[3] ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[3] ; stack_output[1]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[3] ; stack_output[2]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -4.200 ns ; pc_instr[3] ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -4.300 ns ; A[3]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -4.300 ns ; A[0]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -4.300 ns ; pc_instr[0] ; SP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.300 ns ; pc_instr[1] ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -4.400 ns ; A[3]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -4.500 ns ; pc_instr[0] ; SP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.600 ns ; B[3]        ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -4.600 ns ; pc_instr[1] ; SP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.700 ns ; pc_instr[1] ; SP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.700 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -4.700 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -4.700 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -4.700 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[3] ; SP[0]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][2]  ; mypc_clock ;
; N/A                                     ; None                                                ; -4.900 ns ; pc_instr[0] ; SP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.000 ns ; pc_instr[2] ; mypc_outA[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -5.100 ns ; A[2]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -5.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.200 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.200 ns ; pc_instr[2] ; mypc_outA[2]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[1] ; SP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[2] ; mypc_outA[1]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[13][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[12][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[15][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.300 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[14][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.400 ns ; B[2]        ; cf~reg0                                   ; mypc_clock ;
; N/A                                     ; None                                                ; -5.400 ns ; pc_instr[1] ; SP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; B[0]        ; mypc_outA[0]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; B[0]        ; stack_output[0]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[9][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[8][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[11][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[10][0] ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[2] ; IP[1]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[2] ; IP[2]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.500 ns ; pc_instr[2] ; IP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.600 ns ; B[3]        ; stack_output[3]~reg0                      ; mypc_clock ;
; N/A                                     ; None                                                ; -5.700 ns ; pc_instr[2] ; mypc_outA[3]~reg0                         ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[0] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[1][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[0][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[1] ; altdpram:mypcMEM_STACK_rtl_1|cells[2][1]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[2] ; SP[3]~reg0                                ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[5][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[4][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[7][0]  ; mypc_clock ;
; N/A                                     ; None                                                ; -5.800 ns ; pc_instr[3] ; altdpram:mypcMEM_STACK_rtl_1|cells[6][0]  ; mypc_clock ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                           ;            ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-------------------------------------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu Apr 01 08:38:19 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off My_computer4bit -c My_computer4bit
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "mypc_clock" is an undefined clock
Info: Clock "mypc_clock" has Internal fmax of 41.84 MHz between source register "SP[1]~reg0" and destination register "zf~reg0" (period= 23.9 ns)
    Info: + Longest register to register delay is 21.700 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC8_B17; Fanout = 54; REG Node = 'SP[1]~reg0'
        Info: 2: + IC(4.000 ns) + CELL(1.900 ns) = 5.900 ns; Loc. = LC2_B11; Fanout = 1; COMB Node = 'altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00014|_~6'
        Info: 3: + IC(0.600 ns) + CELL(0.900 ns) = 7.400 ns; Loc. = LC3_B11; Fanout = 1; COMB Node = 'altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00014|$00012~3'
        Info: 4: + IC(0.000 ns) + CELL(1.300 ns) = 8.700 ns; Loc. = LC4_B11; Fanout = 1; COMB Node = 'altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00014|result_node~4'
        Info: 5: + IC(2.400 ns) + CELL(1.400 ns) = 12.500 ns; Loc. = LC5_B14; Fanout = 1; COMB Node = 'altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00020|$00012~3'
        Info: 6: + IC(0.000 ns) + CELL(1.300 ns) = 13.800 ns; Loc. = LC6_B14; Fanout = 4; COMB Node = 'altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00020|result_node~4'
        Info: 7: + IC(0.600 ns) + CELL(1.900 ns) = 16.300 ns; Loc. = LC4_B14; Fanout = 1; COMB Node = 'Mux12~0'
        Info: 8: + IC(2.500 ns) + CELL(1.400 ns) = 20.200 ns; Loc. = LC2_A13; Fanout = 1; COMB Node = 'Mux12~1'
        Info: 9: + IC(0.600 ns) + CELL(0.900 ns) = 21.700 ns; Loc. = LC1_A13; Fanout = 1; REG Node = 'zf~reg0'
        Info: Total cell delay = 11.000 ns ( 50.69 % )
        Info: Total interconnect delay = 10.700 ns ( 49.31 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "mypc_clock" to destination register is 3.900 ns
            Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 91; CLK Node = 'mypc_clock'
            Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC1_A13; Fanout = 1; REG Node = 'zf~reg0'
            Info: Total cell delay = 1.900 ns ( 48.72 % )
            Info: Total interconnect delay = 2.000 ns ( 51.28 % )
        Info: - Longest clock path from clock "mypc_clock" to source register is 3.900 ns
            Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 91; CLK Node = 'mypc_clock'
            Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC8_B17; Fanout = 54; REG Node = 'SP[1]~reg0'
            Info: Total cell delay = 1.900 ns ( 48.72 % )
            Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro clock to output delay of source is 0.900 ns
    Info: + Micro setup delay of destination is 1.300 ns
Info: tsu for register "stack_output[3]~reg0" (data pin = "pc_instr[2]", clock pin = "mypc_clock") is 22.500 ns
    Info: + Longest pin to register delay is 25.100 ns
        Info: 1: + IC(0.000 ns) + CELL(3.100 ns) = 3.100 ns; Loc. = PIN_68; Fanout = 25; PIN Node = 'pc_instr[2]'
        Info: 2: + IC(4.500 ns) + CELL(1.900 ns) = 9.500 ns; Loc. = LC5_A24; Fanout = 68; COMB Node = 'Decoder0~1'
        Info: 3: + IC(7.700 ns) + CELL(1.900 ns) = 19.100 ns; Loc. = LC3_B1; Fanout = 1; COMB Node = 'Selector4~0'
        Info: 4: + IC(2.600 ns) + CELL(1.900 ns) = 23.600 ns; Loc. = LC8_B18; Fanout = 1; COMB Node = 'Selector12~0'
        Info: 5: + IC(0.600 ns) + CELL(0.900 ns) = 25.100 ns; Loc. = LC7_B18; Fanout = 1; REG Node = 'stack_output[3]~reg0'
        Info: Total cell delay = 9.700 ns ( 38.65 % )
        Info: Total interconnect delay = 15.400 ns ( 61.35 % )
    Info: + Micro setup delay of destination is 1.300 ns
    Info: - Shortest clock path from clock "mypc_clock" to destination register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 91; CLK Node = 'mypc_clock'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC7_B18; Fanout = 1; REG Node = 'stack_output[3]~reg0'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
Info: tco from clock "mypc_clock" to destination pin "IP[1]" through register "IP[1]~reg0" is 12.100 ns
    Info: + Longest clock path from clock "mypc_clock" to source register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 91; CLK Node = 'mypc_clock'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC4_B4; Fanout = 18; REG Node = 'IP[1]~reg0'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro clock to output delay of source is 0.900 ns
    Info: + Longest register to pin delay is 7.300 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC4_B4; Fanout = 18; REG Node = 'IP[1]~reg0'
        Info: 2: + IC(3.400 ns) + CELL(3.900 ns) = 7.300 ns; Loc. = PIN_20; Fanout = 0; PIN Node = 'IP[1]'
        Info: Total cell delay = 3.900 ns ( 53.42 % )
        Info: Total interconnect delay = 3.400 ns ( 46.58 % )
Info: th for register "stop_flag~reg0" (data pin = "pc_instr[1]", clock pin = "mypc_clock") is 0.900 ns
    Info: + Longest clock path from clock "mypc_clock" to destination register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 91; CLK Node = 'mypc_clock'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC4_A24; Fanout = 1; REG Node = 'stop_flag~reg0'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro hold delay of destination is 1.400 ns
    Info: - Shortest pin to register delay is 4.400 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_54; Fanout = 30; PIN Node = 'pc_instr[1]'
        Info: 2: + IC(1.600 ns) + CELL(0.900 ns) = 4.400 ns; Loc. = LC4_A24; Fanout = 1; REG Node = 'stop_flag~reg0'
        Info: Total cell delay = 2.800 ns ( 63.64 % )
        Info: Total interconnect delay = 1.600 ns ( 36.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Thu Apr 01 08:38:20 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


