TimeQuest Timing Analyzer report for avr
Thu Jan  1 22:00:42 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpu:avr|control_unit:control|ack'
 12. Slow Model Setup: 'p|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'cpu:avr|control_unit:control|ack'
 14. Slow Model Hold: 'p|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'cpu:avr|control_unit:control|ack'
 16. Slow Model Minimum Pulse Width: 'p|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_27'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'cpu:avr|control_unit:control|ack'
 34. Fast Model Setup: 'p|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'cpu:avr|control_unit:control|ack'
 36. Fast Model Hold: 'p|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'cpu:avr|control_unit:control|ack'
 38. Fast Model Minimum Pulse Width: 'p|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_27'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; avr                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                          ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+--------------------------------------+
; CLOCK_27                         ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { CLOCK_27 }                         ;
; cpu:avr|control_unit:control|ack ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { cpu:avr|control_unit:control|ack } ;
; p|altpll_component|pll|clk[0]    ; Generated ; 39.999 ; 25.0 MHz   ; 0.000 ; 19.999 ; 50.00      ; 27        ; 25          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p|altpll_component|pll|inclk[0] ; { p|altpll_component|pll|clk[0] }    ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+-----------+-----------------+----------------------------------+-------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                       ; Note                    ;
+-----------+-----------------+----------------------------------+-------------------------+
; INF MHz   ; 84.83 MHz       ; cpu:avr|control_unit:control|ack ; limit due to hold check ;
; 21.41 MHz ; 21.41 MHz       ; p|altpll_component|pll|clk[0]    ;                         ;
+-----------+-----------------+----------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; cpu:avr|control_unit:control|ack ; -12.820 ; -202.060      ;
; p|altpll_component|pll|clk[0]    ; -10.899 ; -13695.049    ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; cpu:avr|control_unit:control|ack ; -5.894 ; -86.454       ;
; p|altpll_component|pll|clk[0]    ; -3.465 ; -1627.523     ;
+----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; cpu:avr|control_unit:control|ack ; -1.589 ; -272.372      ;
; p|altpll_component|pll|clk[0]    ; 17.872 ; 0.000         ;
; CLOCK_27                         ; 18.518 ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu:avr|control_unit:control|ack'                                                                                                                                              ;
+---------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                     ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; -12.820 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.559     ;
; -12.818 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.559     ;
; -12.816 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.565     ;
; -12.814 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.565     ;
; -12.804 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.553     ;
; -12.804 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.695      ; 16.550     ;
; -12.802 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.553     ;
; -12.802 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.550     ;
; -12.741 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.685      ; 16.473     ;
; -12.739 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.473     ;
; -12.726 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.475     ;
; -12.724 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.689      ; 16.475     ;
; -12.723 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.851      ; 16.488     ;
; -12.721 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.853      ; 16.488     ;
; -12.688 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.427     ;
; -12.686 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.427     ;
; -12.684 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.433     ;
; -12.682 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.433     ;
; -12.672 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.421     ;
; -12.672 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.695      ; 16.418     ;
; -12.670 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.421     ;
; -12.670 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.418     ;
; -12.659 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.377     ;
; -12.657 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.377     ;
; -12.637 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.823      ; 16.374     ;
; -12.635 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.825      ; 16.374     ;
; -12.633 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.686      ; 16.366     ;
; -12.631 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.688      ; 16.366     ;
; -12.628 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.380     ;
; -12.626 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.380     ;
; -12.616 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.355     ;
; -12.614 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.355     ;
; -12.612 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.361     ;
; -12.610 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.361     ;
; -12.609 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.685      ; 16.341     ;
; -12.608 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.855      ; 16.380     ;
; -12.607 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.341     ;
; -12.606 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.857      ; 16.380     ;
; -12.600 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.349     ;
; -12.600 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.695      ; 16.346     ;
; -12.598 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.349     ;
; -12.598 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.346     ;
; -12.594 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.343     ;
; -12.592 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.689      ; 16.343     ;
; -12.591 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.851      ; 16.356     ;
; -12.589 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.853      ; 16.356     ;
; -12.580 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.319     ;
; -12.578 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.319     ;
; -12.576 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.325     ;
; -12.574 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.325     ;
; -12.564 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.313     ;
; -12.564 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.695      ; 16.310     ;
; -12.562 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.313     ;
; -12.562 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.310     ;
; -12.537 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.685      ; 16.269     ;
; -12.535 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.269     ;
; -12.527 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.245     ;
; -12.525 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.245     ;
; -12.522 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.271     ;
; -12.520 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.689      ; 16.271     ;
; -12.519 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.851      ; 16.284     ;
; -12.517 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.853      ; 16.284     ;
; -12.505 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.823      ; 16.242     ;
; -12.503 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.825      ; 16.242     ;
; -12.501 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.685      ; 16.233     ;
; -12.501 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.686      ; 16.234     ;
; -12.499 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.233     ;
; -12.499 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.688      ; 16.234     ;
; -12.496 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.248     ;
; -12.494 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.248     ;
; -12.486 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.687      ; 16.235     ;
; -12.484 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.689      ; 16.235     ;
; -12.483 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.851      ; 16.248     ;
; -12.481 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.853      ; 16.248     ;
; -12.476 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.855      ; 16.248     ;
; -12.474 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.857      ; 16.248     ;
; -12.455 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.173     ;
; -12.453 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.173     ;
; -12.445 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.814      ; 16.159     ;
; -12.443 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.816      ; 16.159     ;
; -12.440 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[7]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.193     ;
; -12.438 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[7]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.193     ;
; -12.433 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.823      ; 16.170     ;
; -12.431 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.825      ; 16.170     ;
; -12.429 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.686      ; 16.162     ;
; -12.427 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.688      ; 16.162     ;
; -12.424 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.176     ;
; -12.422 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.176     ;
; -12.422 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.161     ;
; -12.420 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.161     ;
; -12.419 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.696      ; 16.137     ;
; -12.418 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.167     ;
; -12.417 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.698      ; 16.137     ;
; -12.416 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.167     ;
; -12.406 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.155     ;
; -12.406 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.695      ; 16.152     ;
; -12.404 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.699      ; 16.155     ;
; -12.404 ; cpu:avr|control_unit:control|instr_buffer[10] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.697      ; 16.152     ;
; -12.404 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.855      ; 16.176     ;
; -12.402 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 4.857      ; 16.176     ;
+---------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p|altpll_component|pll|clk[0]'                                                                                                                                                                                                                         ;
+---------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                                                                                          ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -10.899 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 11.429     ;
; -10.899 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 11.429     ;
; -10.891 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 11.421     ;
; -10.891 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 11.421     ;
; -10.869 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.305      ; 11.390     ;
; -10.869 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.305      ; 11.390     ;
; -10.863 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.305      ; 11.384     ;
; -10.863 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.305      ; 11.384     ;
; -10.835 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.309      ; 11.360     ;
; -10.835 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.309      ; 11.360     ;
; -10.759 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.312      ; 11.287     ;
; -10.759 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.312      ; 11.287     ;
; -10.750 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.309      ; 11.275     ;
; -10.750 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.309      ; 11.275     ;
; -10.700 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 11.231     ;
; -10.700 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 11.231     ;
; -10.630 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 11.162     ;
; -10.630 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 11.162     ;
; -10.590 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 11.122     ;
; -10.590 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 11.122     ;
; -10.454 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.985     ;
; -10.454 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.985     ;
; -10.442 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 10.972     ;
; -10.442 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 10.972     ;
; -10.428 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.954     ;
; -10.428 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.954     ;
; -10.426 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.985     ;
; -10.426 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.985     ;
; -10.418 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.949     ;
; -10.418 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.949     ;
; -10.347 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 10.877     ;
; -10.347 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.314      ; 10.877     ;
; -10.332 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.312      ; 10.860     ;
; -10.332 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.312      ; 10.860     ;
; -10.202 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.733     ;
; -10.202 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.733     ;
; -10.200 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.729     ;
; -10.200 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.729     ;
; -10.197 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|mem_rtl_1_bypass[4]                                                                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.259      ; 10.743     ;
; -10.197 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|mem_rtl_1_bypass[4]                                                                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.259      ; 10.743     ;
; -10.186 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.708     ;
; -10.186 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.708     ;
; -10.184 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.716     ;
; -10.184 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.706     ;
; -10.184 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.716     ;
; -10.184 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.706     ;
; -10.183 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.714     ;
; -10.183 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.714     ;
; -10.182 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.715     ;
; -10.182 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.715     ;
; -10.174 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.733     ;
; -10.174 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.733     ;
; -10.170 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.692     ;
; -10.170 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.306      ; 10.692     ;
; -10.167 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.700     ;
; -10.167 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.700     ;
; -10.158 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.708     ;
; -10.158 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.708     ;
; -10.156 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.716     ;
; -10.156 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.706     ;
; -10.156 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.716     ;
; -10.156 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.706     ;
; -10.155 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.687     ;
; -10.155 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.714     ;
; -10.155 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.687     ;
; -10.155 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.714     ;
; -10.148 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.674     ;
; -10.148 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.674     ;
; -10.147 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.673     ;
; -10.147 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.310      ; 10.673     ;
; -10.142 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.692     ;
; -10.142 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.334      ; 10.692     ;
; -10.134 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.665     ;
; -10.134 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.665     ;
; -10.128 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.657     ;
; -10.128 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.657     ;
; -10.127 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.687     ;
; -10.127 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.687     ;
; -10.125 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.654     ;
; -10.125 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.313      ; 10.654     ;
; -10.122 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.655     ;
; -10.122 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.317      ; 10.655     ;
; -10.106 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.665     ;
; -10.106 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.665     ;
; -10.016 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.576     ;
; -10.016 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.576     ;
; -9.951  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.482     ;
; -9.951  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.482     ;
; -9.923  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.482     ;
; -9.923  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.482     ;
; -9.850  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.381     ;
; -9.850  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.381     ;
; -9.840  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.372     ;
; -9.840  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.316      ; 10.372     ;
; -9.822  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.381     ;
; -9.822  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.343      ; 10.381     ;
; -9.812  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.372     ;
; -9.812  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.344      ; 10.372     ;
; -9.805  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.336     ;
; -9.805  ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.315      ; 10.336     ;
+---------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu:avr|control_unit:control|ack'                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -5.894 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.685      ; 3.041      ;
; -5.730 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.808      ; 3.328      ;
; -5.642 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.433      ; 3.041      ;
; -5.606 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.691      ; 3.335      ;
; -5.586 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.849      ; 3.513      ;
; -5.546 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.845      ; 3.549      ;
; -5.500 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.817      ; 3.567      ;
; -5.478 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.556      ; 3.328      ;
; -5.409 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.681      ; 3.522      ;
; -5.399 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.697      ; 3.548      ;
; -5.394 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.685      ; 3.041      ;
; -5.359 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.680      ; 3.571      ;
; -5.358 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.690      ; 3.582      ;
; -5.354 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.439      ; 3.335      ;
; -5.354 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.690      ; 3.586      ;
; -5.334 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.597      ; 3.513      ;
; -5.294 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.593      ; 3.549      ;
; -5.293 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.679      ; 3.636      ;
; -5.248 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.565      ; 3.567      ;
; -5.230 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.808      ; 3.328      ;
; -5.157 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.429      ; 3.522      ;
; -5.147 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.445      ; 3.548      ;
; -5.142 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.433      ; 3.041      ;
; -5.113 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.691      ; 3.828      ;
; -5.108 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.689      ; 3.831      ;
; -5.107 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.428      ; 3.571      ;
; -5.106 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.438      ; 3.582      ;
; -5.106 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.691      ; 3.335      ;
; -5.102 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.438      ; 3.586      ;
; -5.101 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.691      ; 3.840      ;
; -5.098 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.691      ; 3.843      ;
; -5.086 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.849      ; 3.513      ;
; -5.046 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.845      ; 3.549      ;
; -5.041 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.427      ; 3.636      ;
; -5.000 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.817      ; 3.567      ;
; -4.978 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.556      ; 3.328      ;
; -4.909 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.681      ; 3.522      ;
; -4.899 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.697      ; 3.548      ;
; -4.861 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.439      ; 3.828      ;
; -4.859 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.680      ; 3.571      ;
; -4.858 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.690      ; 3.582      ;
; -4.856 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.437      ; 3.831      ;
; -4.854 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.439      ; 3.335      ;
; -4.854 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.690      ; 3.586      ;
; -4.849 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.439      ; 3.840      ;
; -4.846 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 8.439      ; 3.843      ;
; -4.834 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.597      ; 3.513      ;
; -4.794 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.593      ; 3.549      ;
; -4.793 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.679      ; 3.636      ;
; -4.748 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.565      ; 3.567      ;
; -4.657 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.429      ; 3.522      ;
; -4.647 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.445      ; 3.548      ;
; -4.613 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.691      ; 3.828      ;
; -4.608 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.689      ; 3.831      ;
; -4.607 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.428      ; 3.571      ;
; -4.606 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.438      ; 3.582      ;
; -4.602 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.438      ; 3.586      ;
; -4.601 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.691      ; 3.840      ;
; -4.598 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.691      ; 3.843      ;
; -4.541 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.427      ; 3.636      ;
; -4.361 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.439      ; 3.828      ;
; -4.356 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.437      ; 3.831      ;
; -4.349 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.439      ; 3.840      ;
; -4.346 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 8.439      ; 3.843      ;
; 0.069  ; cpu:avr|control_unit:control|alu_rd[7]              ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.762      ; 2.831      ;
; 0.321  ; cpu:avr|control_unit:control|alu_rd[7]              ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.510      ; 2.831      ;
; 0.711  ; cpu:avr|control_unit:control|alu_rr[7]~_Duplicate_2 ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.789      ; 3.500      ;
; 0.963  ; cpu:avr|control_unit:control|alu_rr[7]~_Duplicate_2 ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.537      ; 3.500      ;
; 1.188  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.891      ; 4.079      ;
; 1.188  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.891      ; 4.079      ;
; 1.412  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.725      ; 4.137      ;
; 1.412  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.725      ; 4.137      ;
; 1.412  ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.725      ; 4.137      ;
; 1.412  ; cpu:avr|control_unit:control|alu_rr[3]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.725      ; 4.137      ;
; 1.412  ; cpu:avr|control_unit:control|alu_rr[4]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.725      ; 4.137      ;
; 1.440  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.639      ; 4.079      ;
; 1.440  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.639      ; 4.079      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[3]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[4]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.499  ; cpu:avr|control_unit:control|alu_rr[5]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.726      ; 4.225      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[3]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[4]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[5]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[6]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.585  ; cpu:avr|control_unit:control|alu_rr[7]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.863      ; 4.448      ;
; 1.664  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.473      ; 4.137      ;
; 1.664  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.473      ; 4.137      ;
; 1.664  ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.473      ; 4.137      ;
; 1.664  ; cpu:avr|control_unit:control|alu_rr[3]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.473      ; 4.137      ;
; 1.664  ; cpu:avr|control_unit:control|alu_rr[4]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.473      ; 4.137      ;
; 1.671  ; cpu:avr|control_unit:control|instr_buffer[6]        ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 6.757      ; 8.428      ;
; 1.672  ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.854      ; 4.526      ;
; 1.672  ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.854      ; 4.526      ;
; 1.672  ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 2.854      ; 4.526      ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p|altpll_component|pll|clk[0]'                                                                                                                                                                                   ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                    ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -3.465 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[5]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 2.945      ;
; -3.465 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[5]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 2.945      ;
; -3.459 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[7]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 2.951      ;
; -3.459 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[7]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 2.951      ;
; -3.383 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|state_machine:fsm|cycle_count ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.927      ; 3.060      ;
; -3.383 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|state_machine:fsm|cycle_count ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.927      ; 3.060      ;
; -3.357 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[4]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.893      ; 3.052      ;
; -3.357 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[1]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.893      ; 3.052      ;
; -3.357 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[4]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.893      ; 3.052      ;
; -3.357 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[1]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.893      ; 3.052      ;
; -3.220 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[3]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.190      ;
; -3.220 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[3]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.190      ;
; -3.219 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[0]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.191      ;
; -3.219 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[0]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.191      ;
; -3.215 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[6]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.195      ;
; -3.215 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[6]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.195      ;
; -3.214 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[2]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.196      ;
; -3.214 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[2]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.894      ; 3.196      ;
; -3.202 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.210      ;
; -3.202 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.210      ;
; -3.104 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~72                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.663      ; 2.825      ;
; -3.103 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~88                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.663      ; 2.826      ;
; -3.061 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.351      ;
; -3.061 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.351      ;
; -2.934 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.478      ;
; -2.934 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.478      ;
; -2.901 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[10]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.534      ;
; -2.901 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[10]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.534      ;
; -2.895 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[9]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.540      ;
; -2.895 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[9]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.540      ;
; -2.895 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.517      ;
; -2.895 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.517      ;
; -2.894 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[8]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.541      ;
; -2.894 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[8]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.919      ; 3.541      ;
; -2.857 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.555      ;
; -2.857 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.555      ;
; -2.851 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.561      ;
; -2.851 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.561      ;
; -2.833 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~688                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.665      ; 3.098      ;
; -2.725 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[1][0]                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.636      ; 3.177      ;
; -2.723 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[21][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.718      ;
; -2.723 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[21][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.718      ;
; -2.722 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[33][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.636      ; 3.180      ;
; -2.721 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~296                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.657      ; 3.202      ;
; -2.719 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~424                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.657      ; 3.204      ;
; -2.708 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.704      ;
; -2.708 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.704      ;
; -2.694 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~392                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.651      ; 3.223      ;
; -2.691 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~136                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.651      ; 3.226      ;
; -2.659 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~320                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.665      ; 3.272      ;
; -2.643 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[17][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.798      ;
; -2.643 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[17][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.798      ;
; -2.640 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[1][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.801      ;
; -2.640 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[1][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.925      ; 3.801      ;
; -2.614 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~520                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.660      ; 3.312      ;
; -2.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[5]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.808      ;
; -2.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.808      ;
; -2.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[5]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.808      ;
; -2.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.808      ;
; -2.583 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[49][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.638      ; 3.321      ;
; -2.581 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[48][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.638      ; 3.323      ;
; -2.571 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.836      ;
; -2.571 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.836      ;
; -2.571 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.836      ;
; -2.571 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.836      ;
; -2.570 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.837      ;
; -2.570 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.891      ; 3.837      ;
; -2.565 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~496                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.660      ; 3.361      ;
; -2.565 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[26] ; cpu:avr|sram:data_mem|memory~706                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.663      ; 3.364      ;
; -2.560 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~328                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.667      ; 3.373      ;
; -2.558 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~872                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.658      ; 3.366      ;
; -2.556 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~840                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.658      ; 3.368      ;
; -2.524 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[11][4]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.888      ;
; -2.524 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[11][4]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.896      ; 3.888      ;
; -2.523 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~704                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.667      ; 3.410      ;
; -2.523 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~576                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.667      ; 3.410      ;
; -2.509 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~672                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.661      ; 3.418      ;
; -2.474 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~8                             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.651      ; 3.443      ;
; -2.472 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[5]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.945      ;
; -2.472 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[5]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.945      ;
; -2.472 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~264                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.651      ; 3.445      ;
; -2.466 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~344                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.654      ; 3.454      ;
; -2.464 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.902      ; 3.954      ;
; -2.464 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[2]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.902      ; 3.954      ;
; -2.454 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~776                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.644      ; 3.456      ;
; -2.453 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~784                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.644      ; 3.457      ;
; -2.443 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.974      ;
; -2.443 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_2        ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.901      ; 3.974      ;
; -2.434 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~888                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.656      ; 3.488      ;
; -2.431 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~864                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.656      ; 3.491      ;
; -2.412 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[5][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.920      ; 4.024      ;
; -2.412 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[5][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.920      ; 4.024      ;
; -2.391 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[5]   ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[6]             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 4.019      ; 1.894      ;
; -2.382 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[12][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.050      ;
; -2.382 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[28][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.050      ;
; -2.382 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[12][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.050      ;
; -2.382 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[28][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.050      ;
; -2.363 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[16][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.069      ;
; -2.363 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[16][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.069      ;
; -2.360 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[0][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 5.916      ; 4.072      ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu:avr|control_unit:control|ack'                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[0]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[0]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[10]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[10]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[11]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[11]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[12]|dataa             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[12]|dataa             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[13]|datab             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[13]|datab             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[14]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[14]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]|datac             ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0|combout         ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0|combout         ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[1]|dataa              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[1]|dataa              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[2]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[2]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[3]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[3]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[4]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[4]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[5]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[5]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[6]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[6]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[7]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[7]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[8]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[8]|datac              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[9]|dataa              ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[9]|dataa              ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[0]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[0]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[10]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[10]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[11]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[11]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[12]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[12]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[13]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[13]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[14]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[14]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[15]           ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[15]           ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[1]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[1]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[2]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[2]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[3]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[3]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[4]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[4]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[5]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[5]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[6]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[6]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[7]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[7]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[8]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[8]            ;
; -1.589 ; -1.589       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[9]            ;
; -1.589 ; -1.589       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[9]            ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[0]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[0]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[10]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[10]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[11]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[11]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[12]|dataa             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[12]|dataa             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[13]|datab             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[13]|datab             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[14]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[14]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]|datac             ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0|combout         ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0|combout         ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[1]|dataa              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[1]|dataa              ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[2]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[2]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[3]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[3]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[4]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[4]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[5]|datac              ;
; -1.335 ; -1.335       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[5]|datac              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p|altpll_component|pll|clk[0]'                                                                                                                                                          ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                         ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg2  ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 2.503 ; 2.503 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 2.503 ; 2.503 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 3.093 ; 3.093 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 3.093 ; 3.093 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+------------+--------+--------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 2.917  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 12.498 ; 12.498 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.322 ; 11.322 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.184 ; 11.184 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 12.498 ; 12.498 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.207 ; 11.207 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.606 ; 11.606 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.539 ; 11.539 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.138 ; 11.138 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.155 ; 11.155 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 12.308 ; 12.308 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 12.308 ; 12.308 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 12.098 ; 12.098 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.499 ; 11.499 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 11.958 ; 11.958 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 12.079 ; 12.079 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 11.841 ; 11.841 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.689 ; 11.689 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 10.588 ; 10.588 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 10.648 ; 10.648 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 10.616 ; 10.616 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 10.816 ; 10.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 10.581 ; 10.581 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 10.831 ; 10.831 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 10.949 ; 10.949 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 10.878 ; 10.878 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 11.025 ; 11.025 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 10.998 ; 10.998 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 10.012 ; 10.012 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 10.012 ; 10.012 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 9.577  ; 9.577  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.532  ; 6.532  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 2.885  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 10.136 ; 10.136 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 8.571  ; 8.571  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 10.136 ; 10.136 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 5.408  ; 5.408  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 9.589  ; 9.589  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 9.589  ; 9.589  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 9.431  ; 9.431  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.392  ; 5.392  ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;        ; 2.917  ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;        ; 2.885  ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+------------+--------+--------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 2.917  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 11.138 ; 11.138 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.322 ; 11.322 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.184 ; 11.184 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 12.498 ; 12.498 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.207 ; 11.207 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.606 ; 11.606 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.539 ; 11.539 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.138 ; 11.138 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.155 ; 11.155 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 10.581 ; 10.581 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 12.308 ; 12.308 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 12.098 ; 12.098 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.499 ; 11.499 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 11.958 ; 11.958 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 12.079 ; 12.079 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 11.841 ; 11.841 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.689 ; 11.689 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 10.588 ; 10.588 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 10.648 ; 10.648 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 10.616 ; 10.616 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 10.816 ; 10.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 10.581 ; 10.581 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 10.831 ; 10.831 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 10.949 ; 10.949 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 10.878 ; 10.878 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 11.025 ; 11.025 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 10.998 ; 10.998 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 6.352  ; 6.352  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 6.535  ; 6.535  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 6.352  ; 6.352  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.191  ; 6.191  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 2.885  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 5.450  ; 5.450  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 5.450  ; 5.450  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 6.687  ; 6.687  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 5.408  ; 5.408  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 6.305  ; 6.305  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 6.361  ; 6.361  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 6.305  ; 6.305  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.392  ; 5.392  ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;        ; 2.917  ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;        ; 2.885  ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+-----------+------------+--------+------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference               ;
+-----------+------------+--------+------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 11.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.653 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 11.900 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.471 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.524 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.512 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.774 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.442 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 10.834 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 11.948 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 11.472 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.751 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 12.008 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 11.949 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 10.834 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.287 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.045 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+--------+------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+-----------+------------+--------+------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference               ;
+-----------+------------+--------+------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 11.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.653 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 11.900 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.471 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.524 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.512 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.774 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.442 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 10.834 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 11.948 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 11.472 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.751 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 12.008 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 11.949 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 10.834 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.287 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.045 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+--------+------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 11.025    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.653    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.025    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 11.900    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.471    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.524    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.512    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.774    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.442    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 10.834    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 11.948    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 11.472    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.751    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 12.008    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 11.949    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 10.834    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.287    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.045    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 11.025    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.653    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.025    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 11.900    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.471    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.524    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.512    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.774    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.442    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 10.834    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 11.948    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 11.472    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.751    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 12.008    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 11.949    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 10.834    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.287    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.045    ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; cpu:avr|control_unit:control|ack ; -5.298 ; -82.980       ;
; p|altpll_component|pll|clk[0]    ; -4.984 ; -5786.448     ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; cpu:avr|control_unit:control|ack ; -2.916 ; -42.994       ;
; p|altpll_component|pll|clk[0]    ; -1.768 ; -1170.871     ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; cpu:avr|control_unit:control|ack ; -0.395 ; -59.254       ;
; p|altpll_component|pll|clk[0]    ; 17.872 ; 0.000         ;
; CLOCK_27                         ; 18.518 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu:avr|control_unit:control|ack'                                                                                                                                             ;
+--------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                     ; Launch Clock                  ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+
; -5.298 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.479      ;
; -5.297 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.472      ;
; -5.289 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.570      ; 7.469      ;
; -5.288 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.569      ; 7.466      ;
; -5.258 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.479      ;
; -5.257 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.472      ;
; -5.256 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.437      ;
; -5.255 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.430      ;
; -5.249 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.610      ; 7.469      ;
; -5.248 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.609      ; 7.466      ;
; -5.247 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.570      ; 7.427      ;
; -5.246 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.569      ; 7.424      ;
; -5.224 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.566      ; 7.394      ;
; -5.221 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.652      ; 7.407      ;
; -5.220 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.401      ;
; -5.219 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.394      ;
; -5.217 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.568      ; 7.399      ;
; -5.216 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.437      ;
; -5.215 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.430      ;
; -5.211 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.570      ; 7.391      ;
; -5.210 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.569      ; 7.388      ;
; -5.207 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.610      ; 7.427      ;
; -5.206 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.609      ; 7.424      ;
; -5.199 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.380      ;
; -5.198 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.651      ; 7.385      ;
; -5.198 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.373      ;
; -5.197 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.634      ; 7.365      ;
; -5.192 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.365      ;
; -5.190 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.567      ; 7.361      ;
; -5.190 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.570      ; 7.370      ;
; -5.189 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.569      ; 7.367      ;
; -5.184 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.606      ; 7.394      ;
; -5.184 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.368      ;
; -5.182 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.566      ; 7.352      ;
; -5.181 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.692      ; 7.407      ;
; -5.180 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.401      ;
; -5.179 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.394      ;
; -5.179 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.652      ; 7.365      ;
; -5.177 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.608      ; 7.399      ;
; -5.175 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.568      ; 7.357      ;
; -5.171 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.610      ; 7.391      ;
; -5.170 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.609      ; 7.388      ;
; -5.159 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.380      ;
; -5.159 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.575      ; 7.344      ;
; -5.158 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.691      ; 7.385      ;
; -5.158 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.611      ; 7.373      ;
; -5.158 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.575      ; 7.337      ;
; -5.157 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.674      ; 7.365      ;
; -5.156 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.651      ; 7.343      ;
; -5.155 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.634      ; 7.323      ;
; -5.152 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.612      ; 7.365      ;
; -5.150 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.607      ; 7.361      ;
; -5.150 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.610      ; 7.370      ;
; -5.150 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.574      ; 7.334      ;
; -5.150 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.323      ;
; -5.149 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.609      ; 7.367      ;
; -5.149 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.573      ; 7.331      ;
; -5.148 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.567      ; 7.319      ;
; -5.146 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.566      ; 7.316      ;
; -5.144 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.612      ; 7.368      ;
; -5.143 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.652      ; 7.329      ;
; -5.142 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.606      ; 7.352      ;
; -5.142 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.326      ;
; -5.139 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.692      ; 7.365      ;
; -5.139 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.568      ; 7.321      ;
; -5.136 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.573      ; 7.319      ;
; -5.135 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.608      ; 7.357      ;
; -5.135 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.573      ; 7.312      ;
; -5.127 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.309      ;
; -5.126 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.571      ; 7.306      ;
; -5.125 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.566      ; 7.295      ;
; -5.122 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.652      ; 7.308      ;
; -5.120 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.651      ; 7.307      ;
; -5.119 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.615      ; 7.344      ;
; -5.119 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[7]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.570      ; 7.301      ;
; -5.119 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.634      ; 7.287      ;
; -5.118 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.615      ; 7.337      ;
; -5.118 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.568      ; 7.300      ;
; -5.117 ; cpu:avr|control_unit:control|instr_buffer[1]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.575      ; 7.302      ;
; -5.116 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.691      ; 7.343      ;
; -5.116 ; cpu:avr|control_unit:control|instr_buffer[1]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.575      ; 7.295      ;
; -5.115 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.674      ; 7.323      ;
; -5.114 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.287      ;
; -5.112 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.567      ; 7.283      ;
; -5.110 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.614      ; 7.334      ;
; -5.110 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[3]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.612      ; 7.323      ;
; -5.109 ; cpu:avr|control_unit:control|instr_buffer[0]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.613      ; 7.331      ;
; -5.108 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[5]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.607      ; 7.319      ;
; -5.108 ; cpu:avr|control_unit:control|instr_buffer[1]  ; cpu:avr|alu:ual|mul_out[11] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.574      ; 7.292      ;
; -5.107 ; cpu:avr|control_unit:control|instr_buffer[1]  ; cpu:avr|alu:ual|mul_out[10] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.573      ; 7.289      ;
; -5.106 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[4]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.606      ; 7.316      ;
; -5.106 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.572      ; 7.290      ;
; -5.103 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.692      ; 7.329      ;
; -5.102 ; cpu:avr|control_unit:control|instr_buffer[11] ; cpu:avr|alu:ual|mul_out[8]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.612      ; 7.326      ;
; -5.102 ; cpu:avr|control_unit:control|instr_buffer[13] ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.639      ; 7.271      ;
; -5.099 ; cpu:avr|control_unit:control|instr_buffer[2]  ; cpu:avr|alu:ual|mul_out[0]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.608      ; 7.321      ;
; -5.099 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.651      ; 7.286      ;
; -5.098 ; cpu:avr|control_unit:control|instr_buffer[14] ; cpu:avr|alu:ual|mul_out[9]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.634      ; 7.266      ;
; -5.096 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[14] ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.613      ; 7.319      ;
; -5.095 ; cpu:avr|control_unit:control|instr_buffer[7]  ; cpu:avr|alu:ual|mul_out[2]  ; p|altpll_component|pll|clk[0] ; cpu:avr|control_unit:control|ack ; 0.001        ; 2.613      ; 7.312      ;
+--------+-----------------------------------------------+-----------------------------+-------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                          ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -4.984 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.083      ; 5.208      ;
; -4.984 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.083      ; 5.208      ;
; -4.968 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 5.193      ;
; -4.968 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 5.193      ;
; -4.962 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.075      ; 5.178      ;
; -4.962 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.075      ; 5.178      ;
; -4.957 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.075      ; 5.173      ;
; -4.957 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.075      ; 5.173      ;
; -4.935 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.079      ; 5.155      ;
; -4.935 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.079      ; 5.155      ;
; -4.910 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.081      ; 5.132      ;
; -4.910 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.081      ; 5.132      ;
; -4.898 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 5.124      ;
; -4.898 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 5.124      ;
; -4.887 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.079      ; 5.107      ;
; -4.887 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.079      ; 5.107      ;
; -4.860 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 5.087      ;
; -4.860 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 5.087      ;
; -4.832 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 5.059      ;
; -4.832 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 5.059      ;
; -4.767 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.992      ;
; -4.767 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.992      ;
; -4.763 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.992      ;
; -4.763 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.992      ;
; -4.753 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.978      ;
; -4.753 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.978      ;
; -4.746 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.967      ;
; -4.746 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.967      ;
; -4.725 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.951      ;
; -4.725 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.951      ;
; -4.719 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|mem_rtl_1_bypass[4]                                                                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.022      ; 4.915      ;
; -4.719 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|mem_rtl_1_bypass[4]                                                                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.022      ; 4.915      ;
; -4.699 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.083      ; 4.923      ;
; -4.699 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.083      ; 4.923      ;
; -4.692 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.081      ; 4.914      ;
; -4.692 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.081      ; 4.914      ;
; -4.661 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.887      ;
; -4.661 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.887      ;
; -4.659 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.882      ;
; -4.659 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.882      ;
; -4.657 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.887      ;
; -4.657 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.887      ;
; -4.656 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.873      ;
; -4.656 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.873      ;
; -4.655 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.881      ;
; -4.655 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.881      ;
; -4.652 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.873      ;
; -4.652 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.873      ;
; -4.651 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.881      ;
; -4.651 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.881      ;
; -4.648 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.865      ;
; -4.648 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.865      ;
; -4.646 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.874      ;
; -4.646 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.874      ;
; -4.644 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.865      ;
; -4.644 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.865      ;
; -4.642 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.859      ;
; -4.642 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.870      ;
; -4.642 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.076      ; 4.859      ;
; -4.642 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.870      ;
; -4.639 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.866      ;
; -4.639 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.866      ;
; -4.638 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.859      ;
; -4.638 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a2~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.859      ;
; -4.635 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.866      ;
; -4.635 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.866      ;
; -4.630 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.851      ;
; -4.630 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.851      ;
; -4.628 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.855      ;
; -4.628 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.855      ;
; -4.625 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.846      ;
; -4.625 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.080      ; 4.846      ;
; -4.624 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.855      ;
; -4.624 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.855      ;
; -4.610 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.833      ;
; -4.610 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.833      ;
; -4.609 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.835      ;
; -4.609 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.085      ; 4.835      ;
; -4.607 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.830      ;
; -4.607 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.830      ;
; -4.605 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.835      ;
; -4.605 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.833      ;
; -4.605 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a5~portb_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.089      ; 4.835      ;
; -4.605 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.087      ; 4.833      ;
; -4.598 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.829      ;
; -4.598 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~portb_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.090      ; 4.829      ;
; -4.553 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.778      ;
; -4.553 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.778      ;
; -4.549 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.778      ;
; -4.549 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg8  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.778      ;
; -4.490 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.715      ;
; -4.490 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.715      ;
; -4.489 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.716      ;
; -4.489 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a1~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.086      ; 4.716      ;
; -4.488 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.713      ;
; -4.488 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.084      ; 4.713      ;
; -4.486 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.715      ;
; -4.486 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.088      ; 4.715      ;
; -4.480 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.703      ;
; -4.480 ; cpu:avr|control_unit:control|ack ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.001        ; 0.082      ; 4.703      ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu:avr|control_unit:control|ack'                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.916 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.214      ; 1.439      ;
; -2.901 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.199      ; 1.439      ;
; -2.849 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.281      ; 1.573      ;
; -2.834 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.266      ; 1.573      ;
; -2.798 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.293      ; 1.636      ;
; -2.783 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.278      ; 1.636      ;
; -2.777 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.212      ; 1.576      ;
; -2.762 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.197      ; 1.576      ;
; -2.751 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.294      ; 1.684      ;
; -2.742 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.276      ; 1.675      ;
; -2.736 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.279      ; 1.684      ;
; -2.727 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.261      ; 1.675      ;
; -2.695 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.215      ; 1.661      ;
; -2.690 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.210      ; 1.661      ;
; -2.680 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.200      ; 1.661      ;
; -2.675 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.195      ; 1.661      ;
; -2.673 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.209      ; 1.677      ;
; -2.669 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.214      ; 1.686      ;
; -2.665 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.214      ; 1.690      ;
; -2.658 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.194      ; 1.677      ;
; -2.654 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.199      ; 1.686      ;
; -2.650 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.199      ; 1.690      ;
; -2.645 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.208      ; 1.704      ;
; -2.630 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.193      ; 1.704      ;
; -2.537 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.212      ; 1.816      ;
; -2.533 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.211      ; 1.819      ;
; -2.528 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.213      ; 1.826      ;
; -2.526 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.213      ; 1.828      ;
; -2.522 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.197      ; 1.816      ;
; -2.518 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.196      ; 1.819      ;
; -2.513 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.198      ; 1.826      ;
; -2.511 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 0.000        ; 4.198      ; 1.828      ;
; -2.416 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.214      ; 1.439      ;
; -2.401 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[15] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.199      ; 1.439      ;
; -2.349 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.281      ; 1.573      ;
; -2.334 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[13] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.266      ; 1.573      ;
; -2.298 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.293      ; 1.636      ;
; -2.283 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[12] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.278      ; 1.636      ;
; -2.277 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.212      ; 1.576      ;
; -2.262 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[7]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.197      ; 1.576      ;
; -2.251 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.294      ; 1.684      ;
; -2.242 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.276      ; 1.675      ;
; -2.236 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[1]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.279      ; 1.684      ;
; -2.227 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[9]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.261      ; 1.675      ;
; -2.195 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.215      ; 1.661      ;
; -2.190 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.210      ; 1.661      ;
; -2.180 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[6]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.200      ; 1.661      ;
; -2.175 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[0]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.195      ; 1.661      ;
; -2.173 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.209      ; 1.677      ;
; -2.169 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.214      ; 1.686      ;
; -2.165 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.214      ; 1.690      ;
; -2.158 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[5]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.194      ; 1.677      ;
; -2.154 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[3]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.199      ; 1.686      ;
; -2.150 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[8]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.199      ; 1.690      ;
; -2.145 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.208      ; 1.704      ;
; -2.130 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[4]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.193      ; 1.704      ;
; -2.037 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.212      ; 1.816      ;
; -2.033 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.211      ; 1.819      ;
; -2.028 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.213      ; 1.826      ;
; -2.026 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.213      ; 1.828      ;
; -2.022 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[11] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.197      ; 1.816      ;
; -2.018 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[10] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.196      ; 1.819      ;
; -2.013 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[14] ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.198      ; 1.826      ;
; -2.011 ; cpu:avr|control_unit:control|ack                    ; cpu:avr|alu:ual|mul_out[2]  ; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; -0.500       ; 4.198      ; 1.828      ;
; -0.044 ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.340      ; 1.296      ;
; -0.044 ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.340      ; 1.296      ;
; -0.035 ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.343      ; 1.308      ;
; -0.035 ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.343      ; 1.308      ;
; -0.029 ; cpu:avr|control_unit:control|alu_rr[0]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.325      ; 1.296      ;
; -0.029 ; cpu:avr|control_unit:control|alu_rr[1]~_Duplicate_1 ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.325      ; 1.296      ;
; -0.020 ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.328      ; 1.308      ;
; -0.020 ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[1]  ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.328      ; 1.308      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[2]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[3]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[4]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[5]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[6]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.005  ; cpu:avr|control_unit:control|alu_rr[7]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.342      ; 1.347      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[2]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[3]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[4]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[5]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[6]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.008  ; cpu:avr|control_unit:control|alu_rr[7]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.330      ; 1.338      ;
; 0.011  ; cpu:avr|control_unit:control|alu_rd[7]              ; cpu:avr|alu:ual|mul_out[15] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.296      ; 1.307      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[2]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[3]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[4]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[5]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[6]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.020  ; cpu:avr|control_unit:control|alu_rr[7]              ; cpu:avr|alu:ual|mul_out[12] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.327      ; 1.347      ;
; 0.023  ; cpu:avr|control_unit:control|alu_rr[0]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.315      ; 1.338      ;
; 0.023  ; cpu:avr|control_unit:control|alu_rr[1]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.315      ; 1.338      ;
; 0.023  ; cpu:avr|control_unit:control|alu_rr[2]              ; cpu:avr|alu:ual|mul_out[13] ; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 0.000        ; 1.315      ; 1.338      ;
+--------+-----------------------------------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p|altpll_component|pll|clk[0]'                                                                                                                                                                                   ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                    ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -1.768 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[5]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.419      ;
; -1.768 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[5]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.419      ;
; -1.765 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[7]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.422      ;
; -1.765 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[7]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.422      ;
; -1.763 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~88                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.895      ; 1.284      ;
; -1.763 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~72                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.895      ; 1.284      ;
; -1.759 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|state_machine:fsm|cycle_count ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.921      ; 1.455      ;
; -1.759 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|state_machine:fsm|cycle_count ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.921      ; 1.455      ;
; -1.703 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[1]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.893      ; 1.483      ;
; -1.703 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[1]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.893      ; 1.483      ;
; -1.702 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[4]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.893      ; 1.484      ;
; -1.702 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[4]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.893      ; 1.484      ;
; -1.669 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.520      ;
; -1.669 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.520      ;
; -1.649 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~688                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.897      ; 1.400      ;
; -1.646 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[0]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.541      ;
; -1.646 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[0]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.541      ;
; -1.645 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[3]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.542      ;
; -1.645 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[6]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.542      ;
; -1.645 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[3]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.542      ;
; -1.645 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[6]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.542      ;
; -1.643 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[2]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.544      ;
; -1.643 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer_2[2]           ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.544      ;
; -1.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.580      ;
; -1.609 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.580      ;
; -1.604 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[1][0]                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.873      ; 1.421      ;
; -1.603 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[33][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.873      ; 1.422      ;
; -1.584 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~296                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.889      ; 1.457      ;
; -1.582 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~424                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.889      ; 1.459      ;
; -1.573 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~320                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.898      ; 1.477      ;
; -1.564 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~520                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.480      ;
; -1.558 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~392                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.884      ; 1.478      ;
; -1.555 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~136                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.884      ; 1.481      ;
; -1.551 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.638      ;
; -1.551 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.638      ;
; -1.548 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[26] ; cpu:avr|sram:data_mem|memory~706                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.895      ; 1.499      ;
; -1.530 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.659      ;
; -1.530 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.659      ;
; -1.530 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.659      ;
; -1.530 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.659      ;
; -1.524 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[10]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.684      ;
; -1.524 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[10]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.684      ;
; -1.521 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~328                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.899      ; 1.530      ;
; -1.520 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[8]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.688      ;
; -1.520 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[9]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.688      ;
; -1.520 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[8]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.688      ;
; -1.520 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|saved_pc[9]                   ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.915      ; 1.688      ;
; -1.512 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[48][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.875      ; 1.515      ;
; -1.512 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[49][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.875      ; 1.515      ;
; -1.512 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[21][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.701      ;
; -1.512 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[21][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.701      ;
; -1.505 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~496                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.539      ;
; -1.500 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~872                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.890      ; 1.542      ;
; -1.497 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~840                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.890      ; 1.545      ;
; -1.492 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~704                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.899      ; 1.559      ;
; -1.492 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~576                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.899      ; 1.559      ;
; -1.490 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~672                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.893      ; 1.555      ;
; -1.486 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.703      ;
; -1.486 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[3]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.703      ;
; -1.481 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[5]   ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[6]             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.180      ; 0.851      ;
; -1.481 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~344                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.886      ; 1.557      ;
; -1.481 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[17][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.732      ;
; -1.481 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[17][0]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.732      ;
; -1.478 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[1][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.735      ;
; -1.478 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[1][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.920      ; 1.735      ;
; -1.453 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~8                             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.884      ; 1.583      ;
; -1.450 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~264                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.884      ; 1.586      ;
; -1.449 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~888                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.888      ; 1.591      ;
; -1.447 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~864                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.888      ; 1.593      ;
; -1.436 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~784                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.878      ; 1.594      ;
; -1.435 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~776                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.878      ; 1.595      ;
; -1.430 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.759      ;
; -1.430 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rd_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.759      ;
; -1.410 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[26] ; cpu:avr|io_sram:io|memory[55][2]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.872      ; 1.614      ;
; -1.409 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~80                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.887      ; 1.630      ;
; -1.408 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~336                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.887      ; 1.631      ;
; -1.406 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[7]   ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[8]             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.180      ; 0.926      ;
; -1.406 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[11]  ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[12]            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.180      ; 0.926      ;
; -1.405 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[2]   ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[3]             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.180      ; 0.927      ;
; -1.396 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[38][0]                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.878      ; 1.634      ;
; -1.393 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.792      ;
; -1.393 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[2]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.792      ;
; -1.392 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|io_sram:io|memory[9][0]                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.877      ; 1.637      ;
; -1.392 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.793      ;
; -1.392 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[11][4]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.797      ;
; -1.392 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[1]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.793      ;
; -1.392 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[11][4]                 ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.896      ; 1.797      ;
; -1.377 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~552                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.870      ; 1.645      ;
; -1.372 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.813      ;
; -1.372 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|rr_addr_buf[0]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.892      ; 1.813      ;
; -1.370 ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[2]   ; cpu:avr|io_sram:io|timer_unit:timer0|clk_ps[4]             ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.180      ; 0.962      ;
; -1.370 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~992                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.889      ; 1.671      ;
; -1.369 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~96                            ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.889      ; 1.672      ;
; -1.365 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[28] ; cpu:avr|sram:data_mem|memory~752                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.890      ; 1.677      ;
; -1.365 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[26] ; cpu:avr|sram:data_mem|memory~322                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.681      ;
; -1.364 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[5][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.916      ; 1.845      ;
; -1.364 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|dual_port_sram:reg_file|mem[5][0]                  ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.916      ; 1.845      ;
; -1.360 ; dual_port_sram:frame_buffer|mem_rtl_0_bypass[26] ; cpu:avr|sram:data_mem|memory~458                           ; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.894      ; 1.686      ;
; -1.358 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[5]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.901      ; 1.836      ;
; -1.358 ; cpu:avr|control_unit:control|ack                 ; cpu:avr|control_unit:control|alu_out_buffer[4]             ; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0] ; 0.000        ; 2.901      ; 1.836      ;
+--------+--------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu:avr|control_unit:control|ack'                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[0]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[0]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[10]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[10]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[11]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[11]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[12]|dataa             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[12]|dataa             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[13]|datab             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[13]|datab             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[14]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[14]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]|datac             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0|combout         ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[15]~0|combout         ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[1]|dataa              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[1]|dataa              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[2]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[2]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[3]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[3]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[4]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[4]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[5]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[5]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[6]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[6]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[7]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[7]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[8]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[8]|datac              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[9]|dataa              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Rise       ; avr|ual|mul_out[9]|dataa              ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[0]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[0]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[10]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[10]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[11]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[11]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[12]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[12]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[13]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[13]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[14]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[14]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[15]           ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[15]           ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[1]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[1]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[2]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[2]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[3]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[3]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[4]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[4]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[5]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[5]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[6]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[6]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[7]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[7]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[8]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[8]            ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[9]            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; cpu:avr|alu:ual|mul_out[9]            ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[0]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[0]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[10]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[10]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[11]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[11]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[12]|dataa             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[12]|dataa             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[13]|datab             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[13]|datab             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[14]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[14]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]|datac             ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|inclk[0] ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0clkctrl|outclk   ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0|combout         ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[15]~0|combout         ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[1]|dataa              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[1]|dataa              ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[2]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[2]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[3]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[3]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[4]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[4]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[5]|datac              ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; cpu:avr|control_unit:control|ack ; Fall       ; avr|ual|mul_out[5]|datac              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p|altpll_component|pll|clk[0]'                                                                                                                                                          ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                         ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a4~portb_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_0|altsyncram_aug1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~porta_we_reg        ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 17.872 ; 19.999       ; 2.127          ; Low Pulse Width ; p|altpll_component|pll|clk[0] ; Fall       ; dual_port_sram:frame_buffer|altsyncram:mem_rtl_1|altsyncram_ldi1:auto_generated|ram_block1a0~portb_address_reg2  ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 1.538 ; 1.538 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 1.538 ; 1.538 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 1.412 ; 1.412 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 1.412 ; 1.412 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 1.463 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 6.430 ; 6.430 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.734 ; 5.734 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.693 ; 5.693 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.430 ; 6.430 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.685 ; 5.685 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.883 ; 5.883 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.829 ; 5.829 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.670 ; 5.670 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.688 ; 5.688 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 6.230 ; 6.230 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.230 ; 6.230 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 6.101 ; 6.101 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.816 ; 5.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 5.999 ; 5.999 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.084 ; 6.084 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.974 ; 5.974 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.725 ; 5.725 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.918 ; 5.918 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 5.346 ; 5.346 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 5.384 ; 5.384 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 5.465 ; 5.465 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 5.354 ; 5.354 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 5.477 ; 5.477 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 5.557 ; 5.557 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 5.521 ; 5.521 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 5.571 ; 5.571 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 5.558 ; 5.558 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 4.787 ; 4.787 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 4.787 ; 4.787 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 4.582 ; 4.582 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 3.210 ; 3.210 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 1.432 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 4.831 ; 4.831 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 4.102 ; 4.102 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 4.831 ; 4.831 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.722 ; 2.722 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 4.564 ; 4.564 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 4.564 ; 4.564 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.704 ; 2.704 ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;       ; 1.463 ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;       ; 1.432 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 1.463 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 5.670 ; 5.670 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.734 ; 5.734 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.693 ; 5.693 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.430 ; 6.430 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.685 ; 5.685 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.883 ; 5.883 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.829 ; 5.829 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.670 ; 5.670 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.688 ; 5.688 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.346 ; 5.346 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.230 ; 6.230 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 6.101 ; 6.101 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.816 ; 5.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 5.999 ; 5.999 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.084 ; 6.084 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.974 ; 5.974 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.725 ; 5.725 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.918 ; 5.918 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 5.346 ; 5.346 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 5.384 ; 5.384 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 5.465 ; 5.465 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 5.354 ; 5.354 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 5.477 ; 5.477 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 5.557 ; 5.557 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 5.521 ; 5.521 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 5.571 ; 5.571 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 5.558 ; 5.558 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.228 ; 3.228 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 3.040 ; 3.040 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 1.432 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.748 ; 2.748 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 2.748 ; 2.748 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.291 ; 3.291 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.722 ; 2.722 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 3.100 ; 3.100 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 3.130 ; 3.130 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 3.100 ; 3.100 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.704 ; 2.704 ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;       ; 1.463 ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;       ; 1.432 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.024 ;    ;    ; 5.024 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.024 ;    ;    ; 5.024 ;
+-------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------+
; Output Enable Times                                                                ;
+-----------+------------+-------+------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.629 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.889 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.629 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.070 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.765 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.814 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.803 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.921 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.824 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.549 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 5.821 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.904 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 6.169 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.016 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.549 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.697 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.607 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+-------------------------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+-----------+------------+-------+------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.629 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.889 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.629 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.070 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.765 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.814 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.803 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.921 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.824 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.549 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.025 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 5.821 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.904 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 6.169 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.016 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.549 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.697 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.607 ;      ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.629     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.889     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.629     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.070     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.765     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.814     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.803     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.921     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.824     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.549     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.025     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 5.821     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.904     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 6.169     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.016     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.549     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.697     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.607     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+-----------+------------+-----------+-----------+------------+-------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.629     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.889     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.629     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.070     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.765     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.814     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.803     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.921     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.824     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.549     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.025     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 5.821     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.904     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 6.169     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.016     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.549     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.697     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.607     ;           ; Rise       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------+------------+-----------+----------+---------+---------------------+
; Clock                             ; Setup      ; Hold      ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+-----------+----------+---------+---------------------+
; Worst-case Slack                  ; -12.820    ; -5.894    ; N/A      ; N/A     ; -1.589              ;
;  CLOCK_27                         ; N/A        ; N/A       ; N/A      ; N/A     ; 18.518              ;
;  cpu:avr|control_unit:control|ack ; -12.820    ; -5.894    ; N/A      ; N/A     ; -1.589              ;
;  p|altpll_component|pll|clk[0]    ; -10.899    ; -3.465    ; N/A      ; N/A     ; 17.872              ;
; Design-wide TNS                   ; -13897.109 ; -1713.977 ; 0.0      ; 0.0     ; -272.372            ;
;  CLOCK_27                         ; N/A        ; N/A       ; N/A      ; N/A     ; 0.000               ;
;  cpu:avr|control_unit:control|ack ; -202.060   ; -86.454   ; N/A      ; N/A     ; -272.372            ;
;  p|altpll_component|pll|clk[0]    ; -13695.049 ; -1627.523 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+------------+-----------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 2.503 ; 2.503 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 2.503 ; 2.503 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; SW[*]     ; CLOCK_27   ; 3.093 ; 3.093 ; Fall       ; p|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_27   ; 3.093 ; 3.093 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+------------+--------+--------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 2.917  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 12.498 ; 12.498 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 11.322 ; 11.322 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 11.184 ; 11.184 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 12.498 ; 12.498 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 11.207 ; 11.207 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 11.606 ; 11.606 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 11.539 ; 11.539 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 11.138 ; 11.138 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 11.155 ; 11.155 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 12.308 ; 12.308 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 12.308 ; 12.308 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 12.098 ; 12.098 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 11.499 ; 11.499 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 11.958 ; 11.958 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 12.079 ; 12.079 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 11.841 ; 11.841 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 11.689 ; 11.689 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 10.588 ; 10.588 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 10.648 ; 10.648 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 10.616 ; 10.616 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 10.816 ; 10.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 10.581 ; 10.581 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 10.831 ; 10.831 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 10.949 ; 10.949 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 10.878 ; 10.878 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 11.025 ; 11.025 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 10.998 ; 10.998 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 10.012 ; 10.012 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 10.012 ; 10.012 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 9.577  ; 9.577  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.532  ; 6.532  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 2.885  ;        ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 10.136 ; 10.136 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 8.571  ; 8.571  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 10.136 ; 10.136 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 5.408  ; 5.408  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 9.589  ; 9.589  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 9.589  ; 9.589  ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 9.431  ; 9.431  ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.392  ; 5.392  ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;        ; 2.917  ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;        ; 2.885  ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------+------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+------------+-------+-------+------------+-------------------------------+
; AUD_XCK   ; CLOCK_27   ; 1.463 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_27   ; 5.670 ; 5.670 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_27   ; 5.734 ; 5.734 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.693 ; 5.693 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_27   ; 6.430 ; 6.430 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.685 ; 5.685 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_27   ; 5.883 ; 5.883 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.829 ; 5.829 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_27   ; 5.670 ; 5.670 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.688 ; 5.688 ; Rise       ; p|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 5.346 ; 5.346 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 6.230 ; 6.230 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_27   ; 6.101 ; 6.101 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 5.816 ; 5.816 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_27   ; 5.999 ; 5.999 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 6.084 ; 6.084 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_27   ; 5.974 ; 5.974 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 5.725 ; 5.725 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_27   ; 5.918 ; 5.918 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 5.346 ; 5.346 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_27   ; 5.384 ; 5.384 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[11] ; CLOCK_27   ; 5.465 ; 5.465 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 5.354 ; 5.354 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[13] ; CLOCK_27   ; 5.477 ; 5.477 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 5.557 ; 5.557 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[15] ; CLOCK_27   ; 5.521 ; 5.521 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 5.571 ; 5.571 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  LEDR[17] ; CLOCK_27   ; 5.558 ; 5.558 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.228 ; 3.228 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 3.040 ; 3.040 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; 1.432 ;       ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.748 ; 2.748 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 2.748 ; 2.748 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.291 ; 3.291 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.722 ; 2.722 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 3.100 ; 3.100 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 3.130 ; 3.130 ; Rise       ; p|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 3.100 ; 3.100 ; Rise       ; p|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.704 ; 2.704 ; Rise       ; p|altpll_component|pll|clk[0] ;
; AUD_XCK   ; CLOCK_27   ;       ; 1.463 ; Fall       ; p|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ;       ; 1.432 ; Fall       ; p|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.024 ;    ;    ; 5.024 ;
+-------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
; From Clock                       ; To Clock                         ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 2032         ; 2032     ; 2032         ; 2032     ;
; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 10123992     ; 0        ; 10123992     ; 0        ;
; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0]    ; 2150562      ; 2150562  ; 10469599     ; 10469599 ;
; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0]    ; > 2147483647 ; 30556    ; > 2147483647 ; 782036   ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
; From Clock                       ; To Clock                         ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
; cpu:avr|control_unit:control|ack ; cpu:avr|control_unit:control|ack ; 2032         ; 2032     ; 2032         ; 2032     ;
; p|altpll_component|pll|clk[0]    ; cpu:avr|control_unit:control|ack ; 10123992     ; 0        ; 10123992     ; 0        ;
; cpu:avr|control_unit:control|ack ; p|altpll_component|pll|clk[0]    ; 2150562      ; 2150562  ; 10469599     ; 10469599 ;
; p|altpll_component|pll|clk[0]    ; p|altpll_component|pll|clk[0]    ; > 2147483647 ; 30556    ; > 2147483647 ; 782036   ;
+----------------------------------+----------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 742   ; 742  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 169   ; 169  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan  1 22:00:37 2015
Info: Command: quartus_sta avr -c avr
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "DE2_TOP" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity DE2_TOP -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity DE2_TOP -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 14622752 -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE2_TOP -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE2_TOP -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'avr.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p|altpll_component|pll|inclk[0]} -divide_by 27 -multiply_by 25 -duty_cycle 50.00 -name {p|altpll_component|pll|clk[0]} {p|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu:avr|control_unit:control|ack cpu:avr|control_unit:control|ack
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: avr|control|WideOr1~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr2~1  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr2~1  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr2~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr3~4  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr4~4  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datac  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datad  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datac  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datad  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: datac  to: combout
    Info (332098): Cell: avr|ual|Mux30~0  from: dataa  to: combout
    Info (332098): Cell: avr|ual|Mux30~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.820      -202.060 cpu:avr|control_unit:control|ack 
    Info (332119):   -10.899    -13695.049 p|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -5.894
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.894       -86.454 cpu:avr|control_unit:control|ack 
    Info (332119):    -3.465     -1627.523 p|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.589      -272.372 cpu:avr|control_unit:control|ack 
    Info (332119):    17.872         0.000 p|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: avr|control|WideOr1~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr1~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr2~0  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr2~1  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr2~1  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr2~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr3~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr3~3  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr3~4  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr4~2  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: dataa  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datab  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datac  to: combout
    Info (332098): Cell: avr|control|WideOr4~3  from: datad  to: combout
    Info (332098): Cell: avr|control|WideOr4~4  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datac  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[2]~24  from: datad  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datac  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group[3]~29  from: datad  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: dataa  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: datab  to: combout
    Info (332098): Cell: avr|control|decode|opcode_group~38  from: datac  to: combout
    Info (332098): Cell: avr|ual|Mux30~0  from: dataa  to: combout
    Info (332098): Cell: avr|ual|Mux30~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.298       -82.980 cpu:avr|control_unit:control|ack 
    Info (332119):    -4.984     -5786.448 p|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.916       -42.994 cpu:avr|control_unit:control|ack 
    Info (332119):    -1.768     -1170.871 p|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.395       -59.254 cpu:avr|control_unit:control|ack 
    Info (332119):    17.872         0.000 p|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 577 megabytes
    Info: Processing ended: Thu Jan  1 22:00:42 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


