/* Generated by Yosys 0.9+3621 (git sha1 84e9fa7, gcc 8.3.1 -fPIC -Os) */

module vsdPLLSoC(ref_clk, b_cp, b_vco, vco_in, en_cp, en_vco, VCCD, VSSD, VDDIO, VSSIO, VDDA, VSSA, gpio_3, gpio_2, gpio_1, gpio_0, clk);
  input VCCD;
  input VDDA;
  input VDDIO;
  input VSSA;
  input VSSD;
  input VSSIO;
  output b_cp;
  output b_vco;
  output clk;
  wire clk_pll;
  input en_cp;
  wire en_cp_pll;
  input en_vco;
  wire en_vco_pll;
  input gpio_0;
  input gpio_1;
  input gpio_2;
  input gpio_3;
  wire porb;
  input ref_clk;
  wire ref_clk_pll;
  input vco_in;
  wire vco_in_pll;
  chip_io PADFRAME (
    .B_0_pll(),
    .B_1_pll(),
    .B_2_pll(),
    .B_3_pll(),
    .B_CP(b_cp),
    .B_CP_pll(),
    .B_VCO(b_vco),
    .B_VCO_pll(),
    .CLK(clk),
    .CLK_pll(clk_pll),
    .EN_CP(en_cp),
    .EN_CP_pll(en_cp_pll),
    .EN_VCO(en_vco),
    .EN_VCO_pll(en_vco_pll),
    .GPIO_0(gpio_0),
    .GPIO_1(gpio_1),
    .GPIO_2(gpio_2),
    .GPIO_3(gpio_3),
    .PORB(porb),
    .REF_CLK(ref_clk),
    .REF_CLK_pll(ref_clk_pll),
    .VCO_IN(vco_in),
    .VCO_IN_pll(vco_in_pll)
  );
  avsdpll_1v8 PLL (
    .CLK(clk_pll),
    .ENb_CP(en_cp_pll),
    .ENb_VCO(en_vco_pll),
    .REF(ref_clk_pll),
    .VCO_IN(vco_in_pll)
  );
  simple_por POR (
    .porb_h(porb)
  );
endmodule
