gtkwave::addSignalsFromList {

TOP.clk_i

TOP.tb_isolde_log_interconnect.core_if[0].req[69:0]

TOP.tb_isolde_log_interconnect.core_if[0].rsp[34:0]
TOP.tb_isolde_log_interconnect.i_bank_1.tcdm_slave_i.rsp[34:0]

TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.bank_sel[0]

TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.data_agg_in[48:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.data_agg_out[48:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.data_agg_out[97:49]

TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.gnt_i[1:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.gnt_o[0]

TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.rdata_i[63:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.rdata_o[31:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.data_agg_in[48:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.add_i[31:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.ByteOffWidth[31:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.NumOutLog2[31:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.AddrMemWidth[31:0]

TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.wen_i[0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.wen_o[1:0]
TOP.tb_isolde_log_interconnect.dut.i_tcdm_interconnect.bank_sel[0]
}