{
  "module_name": "ddc_regs.h",
  "hash_id": "77a0b52c46aa59d5974756f5a6cd941f393eeb8f8eb7b840f96b738ac9336683",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/display/dc/gpio/ddc_regs.h",
  "human_readable_source": " \n\n#ifndef DRIVERS_GPU_DRM_AMD_DC_DEV_DC_GPIO_DDC_REGS_H_\n#define DRIVERS_GPU_DRM_AMD_DC_DEV_DC_GPIO_DDC_REGS_H_\n\n#include \"gpio_regs.h\"\n\n \n \n\n#define DDC_GPIO_REG_LIST_ENTRY(type, cd, id) \\\n\t.type ## _reg =   REG(DC_GPIO_DDC ## id ## _ ## type),\\\n\t.type ## _mask =  DC_GPIO_DDC ## id ## _ ## type ## __DC_GPIO_DDC ## id ## cd ## _ ## type ## _MASK,\\\n\t.type ## _shift = DC_GPIO_DDC ## id ## _ ## type ## __DC_GPIO_DDC ## id ## cd ## _ ## type ## __SHIFT\n\n#define DDC_GPIO_REG_LIST(cd, id) \\\n\t{\\\n\tDDC_GPIO_REG_LIST_ENTRY(MASK, cd, id),\\\n\tDDC_GPIO_REG_LIST_ENTRY(A, cd, id),\\\n\tDDC_GPIO_REG_LIST_ENTRY(EN, cd, id),\\\n\tDDC_GPIO_REG_LIST_ENTRY(Y, cd, id)\\\n\t}\n\n#define DDC_REG_LIST(cd, id) \\\n\tDDC_GPIO_REG_LIST(cd, id),\\\n\t.ddc_setup = REG(DC_I2C_DDC ## id ## _SETUP)\n\n\t#define DDC_REG_LIST_DCN2(cd, id) \\\n\tDDC_GPIO_REG_LIST(cd, id),\\\n\t.ddc_setup = REG(DC_I2C_DDC ## id ## _SETUP),\\\n\t.phy_aux_cntl = REG(PHY_AUX_CNTL), \\\n\t.dc_gpio_aux_ctrl_5 = REG(DC_GPIO_AUX_CTRL_5)\n\n#define DDC_GPIO_VGA_REG_LIST_ENTRY(type, cd)\\\n\t.type ## _reg =   REG(DC_GPIO_DDCVGA_ ## type),\\\n\t.type ## _mask =  DC_GPIO_DDCVGA_ ## type ## __DC_GPIO_DDCVGA ## cd ## _ ## type ## _MASK,\\\n\t.type ## _shift = DC_GPIO_DDCVGA_ ## type ## __DC_GPIO_DDCVGA ## cd ## _ ## type ## __SHIFT\n\n#define DDC_GPIO_VGA_REG_LIST(cd) \\\n\t{\\\n\tDDC_GPIO_VGA_REG_LIST_ENTRY(MASK, cd),\\\n\tDDC_GPIO_VGA_REG_LIST_ENTRY(A, cd),\\\n\tDDC_GPIO_VGA_REG_LIST_ENTRY(EN, cd),\\\n\tDDC_GPIO_VGA_REG_LIST_ENTRY(Y, cd)\\\n\t}\n\n#define DDC_VGA_REG_LIST(cd) \\\n\tDDC_GPIO_VGA_REG_LIST(cd),\\\n\t.ddc_setup = mmDC_I2C_DDCVGA_SETUP\n\n#define DDC_GPIO_I2C_REG_LIST_ENTRY(type, cd) \\\n\t.type ## _reg =   REG(DC_GPIO_I2CPAD_ ## type),\\\n\t.type ## _mask =  DC_GPIO_I2CPAD_ ## type ## __DC_GPIO_ ## cd ## _ ## type ## _MASK,\\\n\t.type ## _shift = DC_GPIO_I2CPAD_ ## type ## __DC_GPIO_ ## cd ## _ ## type ## __SHIFT\n\n#define DDC_GPIO_I2C_REG_LIST(cd) \\\n\t{\\\n\tDDC_GPIO_I2C_REG_LIST_ENTRY(MASK, cd),\\\n\tDDC_GPIO_I2C_REG_LIST_ENTRY(A, cd),\\\n\tDDC_GPIO_I2C_REG_LIST_ENTRY(EN, cd),\\\n\tDDC_GPIO_I2C_REG_LIST_ENTRY(Y, cd)\\\n\t}\n\n#define DDC_I2C_REG_LIST(cd) \\\n\tDDC_GPIO_I2C_REG_LIST(cd),\\\n\t.ddc_setup = 0\n\n#define DDC_I2C_REG_LIST_DCN2(cd) \\\n\tDDC_GPIO_I2C_REG_LIST(cd),\\\n\t.ddc_setup = 0,\\\n\t.phy_aux_cntl = REG(PHY_AUX_CNTL), \\\n\t.dc_gpio_aux_ctrl_5 = REG(DC_GPIO_AUX_CTRL_5)\n#define DDC_MASK_SH_LIST_COMMON(mask_sh) \\\n\t\tSF_DDC(DC_I2C_DDC1_SETUP, DC_I2C_DDC1_ENABLE, mask_sh),\\\n\t\tSF_DDC(DC_I2C_DDC1_SETUP, DC_I2C_DDC1_EDID_DETECT_ENABLE, mask_sh),\\\n\t\tSF_DDC(DC_I2C_DDC1_SETUP, DC_I2C_DDC1_EDID_DETECT_MODE, mask_sh),\\\n\t\tSF_DDC(DC_GPIO_DDC1_MASK, DC_GPIO_DDC1DATA_PD_EN, mask_sh),\\\n\t\tSF_DDC(DC_GPIO_DDC1_MASK, DC_GPIO_DDC1CLK_PD_EN, mask_sh),\\\n\t\tSF_DDC(DC_GPIO_DDC1_MASK, AUX_PAD1_MODE, mask_sh)\n\n#define DDC_MASK_SH_LIST(mask_sh) \\\n\t\tDDC_MASK_SH_LIST_COMMON(mask_sh),\\\n\t\tSF_DDC(DC_GPIO_I2CPAD_MASK, DC_GPIO_SDA_PD_DIS, mask_sh),\\\n\t\tSF_DDC(DC_GPIO_I2CPAD_MASK, DC_GPIO_SCL_PD_DIS, mask_sh)\n\n#define DDC_MASK_SH_LIST_DCN2(mask_sh, cd) \\\n\t{DDC_MASK_SH_LIST_COMMON(mask_sh),\\\n\t0,\\\n\t0,\\\n\t(PHY_AUX_CNTL__AUX## cd ##_PAD_RXSEL## mask_sh),\\\n\t(DC_GPIO_AUX_CTRL_5__DDC_PAD## cd ##_I2CMODE## mask_sh)}\n\n#define DDC_MASK_SH_LIST_DCN2_VGA(mask_sh) \\\n\t{DDC_MASK_SH_LIST_COMMON(mask_sh),\\\n\t0,\\\n\t0,\\\n\t0,\\\n\t0}\n\nstruct ddc_registers {\n\tstruct gpio_registers gpio;\n\tuint32_t ddc_setup;\n\tuint32_t phy_aux_cntl;\n\tuint32_t dc_gpio_aux_ctrl_5;\n};\n\nstruct ddc_sh_mask {\n\t \n\tuint32_t DC_I2C_DDC1_ENABLE;\n\tuint32_t DC_I2C_DDC1_EDID_DETECT_ENABLE;\n\tuint32_t DC_I2C_DDC1_EDID_DETECT_MODE;\n\t \n\tuint32_t DC_GPIO_DDC1DATA_PD_EN;\n\tuint32_t DC_GPIO_DDC1CLK_PD_EN;\n\tuint32_t AUX_PAD1_MODE;\n\t \n\tuint32_t DC_GPIO_SDA_PD_DIS;\n\tuint32_t DC_GPIO_SCL_PD_DIS;\n\t\n\tuint32_t AUX_PAD_RXSEL;\n\tuint32_t DDC_PAD_I2CMODE;\n};\n\n\n\n \n\n#define ddc_data_regs(id) \\\n{\\\n\tDDC_REG_LIST(DATA, id)\\\n}\n\n#define ddc_clk_regs(id) \\\n{\\\n\tDDC_REG_LIST(CLK, id)\\\n}\n\n#define ddc_vga_data_regs \\\n{\\\n\tDDC_VGA_REG_LIST(DATA)\\\n}\n\n#define ddc_vga_clk_regs \\\n{\\\n\tDDC_VGA_REG_LIST(CLK)\\\n}\n\n#define ddc_i2c_data_regs \\\n{\\\n\tDDC_I2C_REG_LIST(SDA)\\\n}\n\n#define ddc_i2c_clk_regs \\\n{\\\n\tDDC_I2C_REG_LIST(SCL)\\\n}\n#define ddc_data_regs_dcn2(id) \\\n{\\\n\tDDC_REG_LIST_DCN2(DATA, id)\\\n}\n\n#define ddc_clk_regs_dcn2(id) \\\n{\\\n\tDDC_REG_LIST_DCN2(CLK, id)\\\n}\n\n#define ddc_i2c_data_regs_dcn2 \\\n{\\\n\tDDC_I2C_REG_LIST_DCN2(SDA)\\\n}\n\n#define ddc_i2c_clk_regs_dcn2 \\\n{\\\n\tDDC_REG_LIST_DCN2(SCL)\\\n}\n\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}