# VHDL结构

## 实体

是基本组成部分，描述实体与外部电路的接口

### 实体说明

```vhdl
ENTITY Nmae IS
	[GENERIC();]
	[PORT();]
END ENTITY;
```

####  类属说明

`GENERIC ([常数名：数据类型：设定值], [;常数名：数据类型：设定值].....)`

#### 端口说明

`PORT([端口名：端口模式 数据类型;].....);`

## 结构体

### 结构体说明

```vhdl
ARCHITECTURE Name OF ENTITYNAME IS
[说明语句];
BEGIN
	[功能描述语句];
END ARCHITECTURE Name;
```

## 描述风格

#### 行为描述

描述电路的功能或行为，即电路输入与输出间转换的行为

#### 数据流描述（RTL描述）

反映数据经过一定的逻辑运算后在输入和输出间的传递

#### 结构描述

以元件或已完成的功能模型为基础，描述元件及它们之间的相互连接关系

# VHDL文字规则

## 数值型文字

### 数字型文字

- 整数型：十进制 2，12432，123_234_344，下划线只做分隔作用
- 实数型：十进制 2.1，34.2，3.4E-2
- 数制表示：由5部分组成
  - 十进制数表示的基数+#+数值+#十进制数表示的指数，0可省略
- 物理量：5.1KΩ，2 ns

### 字符串型文字

使用双引号引起来

O"1234"，"ERROR"

### 下标、下标段名

指示数组型变量或信号的某一元素

```vhdl
signal a =: STD_LOGIC_VECTOR (9 DOWNTO 0);
y < = a(3);
x < = a(5 DOWNTO 3);
```

### 注释

使用 `--`开头进行注释

## 标识符

### 短标识符

规则：

- 有效字符：英文字母（'A'~'Z','a'~'z'），数字（'0'~'9'）及下划线'_'
- 必须以英文字母开始
- 使用下划线只能是单一的下划线，不能下划线相邻，且前后必须有英文或数字
- 不区分大小写

### 扩展标识符

规则：

- 以反斜杠 \ 来界定，且反斜杠之间文字可以用数字开头	\2nand\,\74ls48\
- 允许包含图形符号和空格符，但无意义
- 反斜杠之间的文字可以和VHDL保留字相同
- 允许多个下划线相邻
- \or_gate\ ≠ or_gate
- 区分大小写
- 用反斜杠需要转义  ` \\`

# VHDL 基本数据对象与数据类型

## 数据对象

### 常量

`CONSTANT 常量名：数据类型 := 表达式;`

在程序包、实体、结构体、块、子程序或进程的说明区域定义

### 变量

`VARIABLE 变量名：数据类型 := 初始值;`

初始值不是必须的，只在仿真时有效

赋值使用 `:=`符号赋值

### 信号

`signal 信号名：数据类型 := 初始值;`

应用于实体、结构体或设计实体之间的信息交流

赋值使用`< =`符号

### 文件

`FILE 文件名：表达式;`

## 数据类型

### 整数型	INTEGER

使用 RANGE 限定范围

在 STANDARD 包中定义了两个子类型 自然数（NATURAL）和正整数（POSITIVE）

### 实数	REAL

### 位类型	BIT

只有 0，1 

支持逻辑运算

### 位矢量	BIT_VECTOR

位类型构成的数组





