TimeQuest Timing Analyzer report for TB_mp
Sat Mar 07 12:37:13 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 14. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 15. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 16. Slow 1200mV 85C Model Hold: 'cpu_clk'
 17. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 18. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 19. Slow 1200mV 85C Model Removal: 'cpu_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'cpu_clk'
 39. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 40. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 41. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 42. Slow 1200mV 0C Model Hold: 'cpu_clk'
 43. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 44. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 45. Slow 1200mV 0C Model Removal: 'cpu_clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'cpu_clk'
 64. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 65. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 66. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 67. Fast 1200mV 0C Model Hold: 'cpu_clk'
 68. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 69. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 70. Fast 1200mV 0C Model Removal: 'cpu_clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; cpu_clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                    ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] } ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl }    ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 148.96 MHz ; 148.96 MHz      ; cpu_clk                                    ;                         ;
; 338.07 MHz ; 115.77 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -5.980 ; -1739.944     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.169 ; -94.387       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.938 ; -19.353       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.381 ; -65.335       ;
; cpu_clk                                    ; -2.845 ; -5.326        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.240  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.695 ; -11.120             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.213 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -598.364      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.389  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.408  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                                                             ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                 ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -5.980 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.430     ; 3.538      ;
; -5.978 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[1][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.430     ; 3.536      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.889 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.459     ; 3.418      ;
; -5.810 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[9][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.429     ; 3.369      ;
; -5.746 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.408     ; 3.326      ;
; -5.745 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.408     ; 3.325      ;
; -5.713 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]      ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.240     ; 6.249      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.709 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.288     ; 3.409      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.685 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.435     ; 3.238      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.683 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.432     ; 3.239      ;
; -5.674 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.407     ; 3.255      ;
; -5.670 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[0][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.407     ; 3.251      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
; -5.630 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.237     ; 3.381      ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                 ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.169 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 6.747      ;
; -4.104 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.650      ;
; -3.929 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.608      ; 6.508      ;
; -3.916 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.606      ; 6.493      ;
; -3.912 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.606      ; 6.489      ;
; -3.907 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.609      ; 6.487      ;
; -3.877 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.606      ; 6.454      ;
; -3.864 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.440      ; 6.411      ;
; -3.861 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.609      ; 6.441      ;
; -3.851 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.438      ; 6.396      ;
; -3.847 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.608      ; 6.426      ;
; -3.847 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.438      ; 6.392      ;
; -3.842 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.390      ;
; -3.839 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.466      ; 6.189      ;
; -3.812 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.438      ; 6.357      ;
; -3.796 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.606      ; 6.373      ;
; -3.796 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.344      ;
; -3.782 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.440      ; 6.329      ;
; -3.752 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.442      ; 6.293      ;
; -3.742 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.450      ; 6.299      ;
; -3.731 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.438      ; 6.276      ;
; -3.675 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.447      ; 6.396      ;
; -3.663 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.440      ; 6.382      ;
; -3.649 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.609      ; 6.229      ;
; -3.632 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.466      ; 6.199      ;
; -3.609 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.605      ; 6.185      ;
; -3.599 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.467      ; 5.950      ;
; -3.586 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.935      ;
; -3.584 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.132      ;
; -3.582 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.931      ;
; -3.577 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 5.929      ;
; -3.549 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 6.127      ;
; -3.547 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.896      ;
; -3.544 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.437      ; 6.088      ;
; -3.531 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 5.883      ;
; -3.524 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 6.090      ;
; -3.517 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.467      ; 5.868      ;
; -3.512 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.443      ; 6.054      ;
; -3.502 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.451      ; 6.060      ;
; -3.499 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.039      ;
; -3.495 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.035      ;
; -3.490 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.444      ; 6.033      ;
; -3.489 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 6.045      ;
; -3.485 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 6.041      ;
; -3.484 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.030      ;
; -3.480 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.452      ; 6.039      ;
; -3.468 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 6.041      ;
; -3.466 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.815      ;
; -3.460 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.470      ; 6.029      ;
; -3.460 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.000      ;
; -3.451 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.435      ; 5.985      ;
; -3.450 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 6.006      ;
; -3.444 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.444      ; 5.987      ;
; -3.442 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 6.180      ;
; -3.435 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.448      ; 6.157      ;
; -3.434 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.452      ; 5.993      ;
; -3.430 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.443      ; 5.972      ;
; -3.423 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.143      ;
; -3.422 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.446      ; 6.142      ;
; -3.420 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.451      ; 5.978      ;
; -3.418 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.469      ; 6.169      ;
; -3.418 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.446      ; 6.138      ;
; -3.413 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 6.136      ;
; -3.410 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.128      ;
; -3.406 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.124      ;
; -3.401 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.442      ; 6.122      ;
; -3.398 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.471      ; 6.149      ;
; -3.392 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.450      ; 6.122      ;
; -3.392 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.467      ; 5.960      ;
; -3.390 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 5.968      ;
; -3.383 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.446      ; 6.103      ;
; -3.379 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 5.919      ;
; -3.379 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.945      ;
; -3.375 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.941      ;
; -3.371 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.089      ;
; -3.370 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 5.939      ;
; -3.369 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 5.925      ;
; -3.367 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.449      ; 6.090      ;
; -3.355 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.442      ; 6.076      ;
; -3.353 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 5.931      ;
; -3.353 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.448      ; 6.075      ;
; -3.351 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 5.929      ;
; -3.345 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.607      ; 5.923      ;
; -3.341 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.441      ; 6.061      ;
; -3.340 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.906      ;
; -3.325 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 5.871      ;
; -3.324 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 5.893      ;
; -3.319 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.468      ; 5.671      ;
; -3.310 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.467      ; 5.878      ;
; -3.302 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.446      ; 6.022      ;
; -3.290 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 6.008      ;
; -3.288 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 5.834      ;
; -3.286 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 5.832      ;
; -3.284 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.466      ; 5.851      ;
; -3.280 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.439      ; 5.826      ;
; -3.279 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.464      ; 5.627      ;
; -3.271 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.464      ; 5.836      ;
; -3.267 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.464      ; 5.832      ;
; -3.262 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.467      ; 5.830      ;
; -3.259 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.465      ; 5.825      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.938 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.636      ; 2.139      ;
; -1.774 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.818      ; 1.995      ;
; -1.747 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.816      ; 1.926      ;
; -1.745 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.817      ; 1.969      ;
; -1.476 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.656      ; 1.712      ;
; -1.413 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.657      ; 1.642      ;
; -1.032 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.669      ; 1.290      ;
; -1.016 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.818      ; 1.249      ;
; -0.997 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.668      ; 1.253      ;
; -0.985 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.817      ; 1.235      ;
; -0.959 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.839      ; 1.219      ;
; -0.951 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.838      ; 1.240      ;
; -0.913 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.835      ; 1.195      ;
; -0.881 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.816      ; 1.149      ;
; -0.855 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.660      ; 1.077      ;
; -0.671 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.845      ; 0.942      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                              ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -4.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.391      ; 2.242      ;
; -3.825 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.391      ; 2.798      ;
; -3.819 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.391      ; 2.324      ;
; -3.647 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.399      ; 2.984      ;
; -3.633 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.377      ; 2.976      ;
; -3.575 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.402      ; 3.059      ;
; -3.531 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.388      ; 3.089      ;
; -3.531 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.205      ; 2.906      ;
; -3.524 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.377      ; 3.085      ;
; -3.408 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.403      ; 3.227      ;
; -3.338 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.204      ; 3.098      ;
; -3.330 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.391      ; 2.813      ;
; -3.292 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.258      ; 3.198      ;
; -3.202 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.402      ; 3.432      ;
; -3.143 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.377      ; 2.986      ;
; -3.084 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.399      ; 3.067      ;
; -3.065 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.255      ; 3.422      ;
; -3.030 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.377      ; 3.099      ;
; -3.013 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.402      ; 3.141      ;
; -2.999 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.205      ; 2.958      ;
; -2.969 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.388      ; 3.171      ;
; -2.864 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.204      ; 3.092      ;
; -2.851 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.403      ; 3.304      ;
; -2.808 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.426      ; 3.850      ;
; -2.793 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.258      ; 3.217      ;
; -2.790 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.204      ; 3.646      ;
; -2.788 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.258      ; 3.702      ;
; -2.713 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.402      ; 3.441      ;
; -2.577 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.255      ; 3.430      ;
; -2.326 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.426      ; 3.852      ;
; -2.253 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.258      ; 3.757      ;
; -2.229 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.204      ; 3.727      ;
; -2.213 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.428      ; 1.245      ;
; -1.746 ; datapath:Unit1|reg_file:U2|RFr2[13]              ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.244      ; 1.528      ;
; -1.545 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.427      ; 1.912      ;
; -1.524 ; datapath:Unit1|reg_file:U2|RFr2[7]               ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.442      ; 1.948      ;
; -1.394 ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.412      ; 2.048      ;
; -1.251 ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[9]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.438      ; 2.217      ;
; -1.173 ; datapath:Unit1|reg_file:U2|RFr2[4]               ; datapath:Unit1|alu:U3|alu_tmp[4]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.467      ; 2.324      ;
; -1.172 ; datapath:Unit1|reg_file:U2|RFr2[15]              ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.430      ; 2.288      ;
; -1.139 ; datapath:Unit1|reg_file:U2|RFr1[15]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.427      ; 2.318      ;
; -1.014 ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.241      ; 2.257      ;
; -0.970 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[1]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.413      ; 2.473      ;
; -0.961 ; datapath:Unit1|reg_file:U2|RFr2[2]               ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.418      ; 2.487      ;
; -0.898 ; datapath:Unit1|reg_file:U2|RFr1[7]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.439      ; 2.571      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.938      ; 2.088      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.880 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.974      ; 2.124      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.866 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.973      ; 2.137      ;
; -0.861 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.297      ; 2.466      ;
; -0.809 ; datapath:Unit1|reg_file:U2|RFr2[8]               ; datapath:Unit1|alu:U3|alu_tmp[8]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.438      ; 2.659      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[4] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.970      ; 2.193      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[4] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.970      ; 2.193      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[4] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.970      ; 2.193      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[4] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.970      ; 2.193      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[4] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.970      ; 2.193      ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                  ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.845 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 3.073      ; 0.676      ;
; -2.352 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 3.073      ; 0.669      ;
; -2.306 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 3.071      ; 1.213      ;
; -1.779 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 3.071      ; 1.240      ;
; -0.138 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.126      ;
; -0.024 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.072      ; 3.234      ;
; -0.013 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.251      ;
; 0.009  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.073      ; 3.268      ;
; 0.009  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.071      ; 3.266      ;
; 0.013  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.073      ; 3.272      ;
; 0.027  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.072      ; 3.285      ;
; 0.032  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.296      ;
; 0.050  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.073      ; 3.309      ;
; 0.076  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.340      ;
; 0.079  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.343      ;
; 0.118  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.071      ; 3.375      ;
; 0.136  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.377      ;
; 0.144  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.072      ; 3.402      ;
; 0.144  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.072      ; 3.402      ;
; 0.172  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.413      ;
; 0.172  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.413      ;
; 0.172  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.413      ;
; 0.172  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.413      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.467      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.467      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.467      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.467      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.078      ; 3.467      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.427  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.211      ;
; 0.431  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.696      ;
; 0.435  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.702      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.710      ;
; 0.520  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.073      ; 3.299      ;
; 0.522  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.073      ; 3.301      ;
; 0.563  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.347      ;
; 0.568  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.073      ; 3.347      ;
; 0.584  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.368      ;
; 0.585  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.072      ; 3.363      ;
; 0.599  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.383      ;
; 0.601  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.867      ;
; 0.601  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa           ; ctrl_unit:Unit0|controller:U0|state.S_ADDb               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.868      ;
; 0.603  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.387      ;
; 0.605  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.071      ; 3.382      ;
; 0.628  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.072      ; 3.406      ;
; 0.643  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.404      ;
; 0.643  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.071      ; 3.420      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.669  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.934      ;
; 0.683  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.949      ;
; 0.688  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.955      ;
; 0.690  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.474      ;
; 0.690  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.474      ;
; 0.690  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.474      ;
; 0.690  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.474      ;
; 0.690  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.078      ; 3.474      ;
; 0.711  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.072      ; 3.489      ;
; 0.711  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.072      ; 3.489      ;
; 0.723  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.988      ;
; 0.734  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.495      ;
; 0.734  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD          ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.495      ;
; 0.734  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.495      ;
; 0.734  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.495      ;
; 0.745  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.011      ;
; 0.753  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.020      ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.129      ; 0.899      ;
; 0.446 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.100      ; 1.076      ;
; 0.470 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.119      ; 1.119      ;
; 0.506 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.123      ; 1.159      ;
; 0.531 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.123      ; 1.184      ;
; 0.541 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.101      ; 1.172      ;
; 0.556 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.101      ; 1.187      ;
; 0.572 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.937      ; 1.039      ;
; 0.730 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.945      ; 1.205      ;
; 0.766 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.947      ; 1.243      ;
; 1.110 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.933      ; 1.573      ;
; 1.173 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.932      ; 1.635      ;
; 1.229 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.099      ; 1.858      ;
; 1.261 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.101      ; 1.892      ;
; 1.280 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.101      ; 1.911      ;
; 1.601 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.912      ; 2.043      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
; -0.695 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.614      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
; 1.213 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.480      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datac            ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datac             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datac             ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datac            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datac             ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datac             ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datac             ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datac         ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.622 ; 0.637 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.264 ; 2.451 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.138 ; 0.053 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.262 ; 0.169 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.860  ; 9.793  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.810  ; 9.720  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.860  ; 9.793  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.203  ; 8.276  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.437  ; 9.371  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.346 ; 11.440 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.945  ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.945  ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.073  ; 8.121  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 9.677  ; 9.582  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.718  ; 9.640  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 10.393 ; 10.320 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.572 ; 10.581 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.542  ; 8.585  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.707  ; 9.630  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.791  ; 9.657  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 10.572 ; 10.581 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.533  ; 8.531  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.395  ; 9.330  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.240  ; 8.219  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.395  ; 9.330  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 10.183 ; 10.051 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 9.050  ; 9.162  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 10.183 ; 10.051 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.917  ; 9.814  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 10.073 ; 9.984  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.964  ; 9.883  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.514 ; 13.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 13.036 ; 12.868 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 12.860 ; 12.714 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.908 ; 11.901 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.091 ; 11.017 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.005 ; 10.981 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 12.576 ; 12.404 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.067 ; 10.133 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 12.912 ; 12.747 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.133 ; 10.136 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.279 ; 12.147 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 13.514 ; 13.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.981  ; 9.969  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.116  ; 9.148  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 12.336 ; 12.376 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.981 ; 10.961 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.968  ; 9.935  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 9.685  ; 9.616  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.672  ; 8.727  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.685  ; 9.616  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.423  ; 8.479  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.847  ; 8.790  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.303 ; 10.265 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.246  ; 4.388  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.286  ; 4.428  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.496  ; 9.482  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 11.618 ; 11.580 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 12.160 ; 11.974 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.110  ; 9.169  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.264  ; 9.293  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 11.272 ; 11.200 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 11.938 ; 11.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 11.021 ; 10.886 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 9.671  ; 9.747  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 9.129  ; 9.191  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 9.105  ; 9.122  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.200  ; 9.286  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.937  ; 8.941  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 10.938 ; 10.763 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 11.828 ; 11.854 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.551 ; 13.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.946 ; 12.777 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 12.850 ; 12.704 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 13.242 ; 13.340 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.193 ; 11.122 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.925 ; 10.905 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 13.144 ; 12.940 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.853 ; 10.870 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 13.392 ; 13.237 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.123 ; 10.126 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 12.756 ; 12.563 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 13.551 ; 13.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.975  ; 9.963  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.111  ; 9.166  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.094 ; 11.107 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 9.932  ; 9.850  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 10.405 ; 10.316 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.265  ; 9.228  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.882  ; 9.933  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.637  ; 9.560  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.979  ; 8.906  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 10.337 ; 10.244 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 10.668 ; 10.590 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 11.094 ; 11.107 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.569  ; 8.649  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.846  ; 8.902  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.090  ; 9.044  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.572  ; 9.643  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.339  ; 9.276  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.808  ; 9.743  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 9.558  ; 9.466  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.506  ; 9.488  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 11.631 ; 11.586 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 12.148 ; 11.968 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.130  ; 9.189  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.286  ; 9.318  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.903 ; 10.853 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 11.566 ; 11.371 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 11.955 ; 11.925 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.699  ; 9.764  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 9.190  ; 9.241  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 9.115  ; 9.132  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 9.161  ; 9.246  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.927  ; 8.931  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 11.333 ; 11.161 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 11.990 ; 11.988 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.246  ; 4.388  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.286  ; 4.428  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.109  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.109  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.897 ; 13.913 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.976 ; 13.801 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.606 ; 11.662 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.810 ; 13.668 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.467 ; 12.356 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.414 ; 13.230 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.645 ; 11.640 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.704 ; 12.579 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.191 ; 12.141 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.011 ; 12.856 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.297 ; 13.136 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.470 ; 13.335 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.976 ; 13.801 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.216 ; 12.126 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.331 ; 13.196 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.988 ; 11.896 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.334 ; 12.279 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.745 ; 11.668 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.037  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.037  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.863 ; 13.592 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.058 ; 12.844 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.934 ; 12.801 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.595 ; 11.607 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.750 ; 11.619 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.076 ; 11.052 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.285 ; 12.130 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.396 ; 10.428 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.633 ; 12.544 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.536 ; 10.627 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.152 ; 11.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.863 ; 13.592 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.282 ; 11.263 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.712 ; 11.547 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.651 ; 11.489 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.929  ; 9.871  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.158 ; 10.996 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.379 ; 10.432 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.250 ; 11.098 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.712 ; 11.547 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.129 ; 11.179 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.519 ; 10.380 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.900 ; 13.628 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.968 ; 12.753 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.924 ; 12.791 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.929 ; 13.046 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.852 ; 11.724 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.996 ; 10.976 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.853 ; 12.666 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.182 ; 11.165 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 13.034 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.526 ; 10.617 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.629 ; 12.408 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.900 ; 13.628 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.276 ; 11.257 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.461  ; 9.374  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.461  ; 9.374  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.512  ; 9.445  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.919  ; 7.989  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.105  ; 9.041  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 10.904 ; 10.971 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 7.797  ; 7.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.594  ; 9.493  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 7.797  ; 7.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 9.337  ; 9.244  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.377  ; 9.300  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 10.024 ; 9.952  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 8.247  ; 8.286  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.247  ; 8.286  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.367  ; 9.291  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.440  ; 9.311  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 10.196 ; 10.203 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.238  ; 8.234  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 7.957  ; 7.935  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 7.957  ; 7.935  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.066  ; 9.003  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 8.734  ; 8.840  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.734  ; 8.840  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.822  ; 9.694  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.566  ; 9.465  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.716  ; 9.629  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.611  ; 9.532  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 8.646  ; 8.567  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.811 ; 11.611 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 11.620 ; 11.483 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.023 ; 11.024 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 9.868  ; 9.788  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.090 ; 10.115 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.415 ; 11.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 9.226  ; 9.231  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.471 ; 11.333 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.255  ; 9.344  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.126 ; 10.997 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.581 ; 11.310 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.053  ; 9.001  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.646  ; 8.567  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 11.383 ; 11.433 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.458 ; 10.537 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.388  ; 9.324  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 8.131  ; 8.183  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.374  ; 8.425  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.344  ; 9.276  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.131  ; 8.183  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.539  ; 8.484  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.939  ; 9.900  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.130  ; 4.269  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.170  ; 4.309  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 8.646  ; 8.649  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 12.022 ; 11.808 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.186  ; 9.171  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 11.219 ; 11.182 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 11.742 ; 11.562 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 8.813  ; 8.868  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 8.962  ; 8.988  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.886 ; 10.817 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 11.527 ; 11.318 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 10.646 ; 10.516 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 9.350  ; 9.422  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.830  ; 8.888  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 8.806  ; 8.822  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 8.900  ; 8.981  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.646  ; 8.649  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 10.566 ; 10.398 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 11.422 ; 11.446 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 9.046  ; 8.995  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.722 ; 11.521 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.610 ; 11.473 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 12.357 ; 12.462 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 9.970  ; 9.893  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.011 ; 10.040 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 11.960 ; 11.773 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 9.983  ; 9.941  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.931 ; 11.802 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.245  ; 9.334  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.585 ; 11.397 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 11.617 ; 11.345 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.046  ; 8.995  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.792  ; 8.844  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 8.270  ; 8.345  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 9.580  ; 9.500  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 10.035 ; 9.947  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.941  ; 8.904  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.532  ; 9.579  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.298  ; 9.222  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.666  ; 8.594  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.971  ; 9.880  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 10.288 ; 10.212 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 10.750 ; 10.765 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.270  ; 8.345  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.538  ; 8.591  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.771  ; 8.726  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.233  ; 9.300  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.011  ; 8.949  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.462  ; 9.399  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 9.222  ; 9.131  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 8.636  ; 8.639  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 12.022 ; 11.808 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.195  ; 9.176  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 11.231 ; 11.187 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 11.731 ; 11.557 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 8.833  ; 8.888  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 8.982  ; 9.011  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.533 ; 10.484 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 11.170 ; 10.982 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 11.594 ; 11.567 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.378  ; 9.439  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.890  ; 8.938  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 8.816  ; 8.832  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 8.861  ; 8.941  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.636  ; 8.639  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 10.946 ; 10.780 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 11.578 ; 11.575 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.130  ; 4.269  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.170  ; 4.309  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.891  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.891  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.592 ; 11.562 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.154 ; 11.186 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.154 ; 11.208 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.271 ; 13.134 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.986 ; 11.877 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.892 ; 12.714 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.192 ; 11.186 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.212 ; 12.090 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.719 ; 11.669 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.504 ; 12.354 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.780 ; 12.624 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.946 ; 12.814 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.431 ; 13.261 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.737 ; 11.650 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.813 ; 12.682 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.522 ; 11.432 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.855 ; 11.801 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.292 ; 11.217 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.820  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.820  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.004 ; 10.033 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.439 ; 12.288 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.225 ; 11.090 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.666 ; 10.657 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.398 ; 10.253 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.661 ; 10.635 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.821 ; 11.671 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.004 ; 10.033 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.081 ; 11.970 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.099 ; 10.185 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.691 ; 11.535 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.335 ; 13.073 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.814 ; 10.794 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.559  ; 9.502  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.211 ; 11.053 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.559  ; 9.502  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.740 ; 10.583 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.988  ; 10.037 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.825 ; 10.677 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.271 ; 11.111 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.710 ; 10.756 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.124 ; 9.989  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.089 ; 10.175 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.350 ; 12.198 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.215 ; 11.080 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.000 ; 12.095 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.500 ; 10.358 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.582 ; 10.560 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.366 ; 12.186 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.761 ; 10.743 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.541 ; 12.439 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.089 ; 10.175 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.150 ; 11.935 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.371 ; 13.108 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.807 ; 10.788 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.829  ; 9.752  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 11.094 ; 10.997 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 11.174 ; 11.077 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.950  ; 9.873  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 11.000 ; 10.903 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 11.303 ; 11.206 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.062 ; 9.965  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.109 ; 10.032 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.136 ; 10.059 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 11.225 ; 11.242 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.160 ; 10.083 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.945  ; 9.868  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 10.130 ; 10.053 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 11.094 ; 10.997 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.582 ; 10.485 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.829  ; 9.752  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.062 ; 9.965  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.489  ; 9.412  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.670 ; 10.573 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.748 ; 10.651 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.605  ; 9.528  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.581 ; 10.484 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.872 ; 10.775 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.680  ; 9.583  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.758  ; 9.681  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.783  ; 9.706  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.880 ; 10.897 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.806  ; 9.729  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.600  ; 9.523  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.778  ; 9.701  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.670 ; 10.573 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.179 ; 10.082 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.489  ; 9.412  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.680  ; 9.583  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.844     ; 9.921     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 11.056    ; 11.153    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 11.199    ; 11.296    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.880     ; 9.957     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.966    ; 11.063    ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 11.247    ; 11.344    ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.068    ; 10.165    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.065    ; 10.142    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.075    ; 10.152    ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 11.249    ; 11.232    ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.118    ; 10.195    ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.885     ; 9.962     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 10.083    ; 10.160    ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 11.056    ; 11.153    ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.594    ; 10.691    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.844     ; 9.921     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.068    ; 10.165    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.500     ; 9.577     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.630    ; 10.727    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.768    ; 10.865    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.535     ; 9.612     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.544    ; 10.641    ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.814    ; 10.911    ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.681     ; 9.778     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.712     ; 9.789     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.722     ; 9.799     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.903    ; 10.886    ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.763     ; 9.840     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.539     ; 9.616     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.730     ; 9.807     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.630    ; 10.727    ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.187    ; 10.284    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.500     ; 9.577     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.681     ; 9.778     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                   ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 160.49 MHz ; 160.49 MHz      ; cpu_clk                                    ;                         ;
; 360.1 MHz  ; 127.62 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -5.364 ; -1547.574     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.732 ; -85.412       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.862 ; -18.505       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.963 ; -58.754       ;
; cpu_clk                                    ; -2.592 ; -4.757        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.321  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.530 ; -8.480             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.112 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -597.420      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.435  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.466  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                              ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                 ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -5.364 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.067     ; 3.286      ;
; -5.362 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[1][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.067     ; 3.284      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.259 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.093     ; 3.155      ;
; -5.231 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]      ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.228     ; 5.794      ;
; -5.210 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[9][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.066     ; 3.133      ;
; -5.145 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.047     ; 3.087      ;
; -5.144 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.047     ; 3.086      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.095 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.937     ; 3.147      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.047     ; 3.015      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.073 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.072     ; 2.990      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.072 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.069     ; 2.992      ;
; -5.070 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[0][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.047     ; 3.012      ;
; -5.047 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[3][2] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.053     ; 2.983      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.028 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]        ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.122      ;
; -5.020 ; datapath:Unit1|reg_file:U2|tmp_rf[14][4]    ; datapath:Unit1|reg_file:U2|RFr1[4]      ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.227     ; 5.584      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
; -5.020 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.895     ; 3.114      ;
+--------+---------------------------------------------+-----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -3.732 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 6.137      ;
; -3.674 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 6.050      ;
; -3.510 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.915      ;
; -3.508 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.340      ; 5.911      ;
; -3.503 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.340      ; 5.906      ;
; -3.491 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.343      ; 5.897      ;
; -3.478 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.340      ; 5.881      ;
; -3.457 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.343      ; 5.863      ;
; -3.453 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.612      ;
; -3.452 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.828      ;
; -3.450 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.824      ;
; -3.445 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.819      ;
; -3.437 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.842      ;
; -3.433 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.810      ;
; -3.420 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.794      ;
; -3.416 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.340      ; 5.819      ;
; -3.399 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.776      ;
; -3.379 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.755      ;
; -3.358 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.732      ;
; -3.348 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.716      ;
; -3.344 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.729      ;
; -3.291 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.195      ; 5.815      ;
; -3.281 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.802      ;
; -3.243 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.634      ;
; -3.238 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.343      ; 5.644      ;
; -3.231 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.390      ;
; -3.229 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.208      ; 5.386      ;
; -3.224 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.208      ; 5.381      ;
; -3.220 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.339      ; 5.622      ;
; -3.212 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.211      ; 5.372      ;
; -3.199 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.208      ; 5.356      ;
; -3.180 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.557      ;
; -3.178 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.211      ; 5.338      ;
; -3.162 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.184      ; 5.535      ;
; -3.158 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.317      ;
; -3.153 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.558      ;
; -3.137 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.208      ; 5.294      ;
; -3.135 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.528      ;
; -3.126 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.494      ;
; -3.124 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.490      ;
; -3.122 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.507      ;
; -3.120 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.194      ; 5.503      ;
; -3.119 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.485      ;
; -3.115 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.194      ; 5.498      ;
; -3.107 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.476      ;
; -3.103 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.197      ; 5.489      ;
; -3.095 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.471      ;
; -3.094 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.460      ;
; -3.090 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.194      ; 5.473      ;
; -3.083 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.211      ; 5.482      ;
; -3.079 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.182      ; 5.442      ;
; -3.076 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.213      ; 5.472      ;
; -3.073 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.442      ;
; -3.069 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.197      ; 5.455      ;
; -3.069 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.195      ; 5.593      ;
; -3.067 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.193      ; 5.589      ;
; -3.062 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.599      ;
; -3.062 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.193      ; 5.584      ;
; -3.059 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.580      ;
; -3.057 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.212      ; 5.607      ;
; -3.057 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.576      ;
; -3.053 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.421      ;
; -3.052 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.571      ;
; -3.050 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.575      ;
; -3.049 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.434      ;
; -3.040 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.562      ;
; -3.037 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.193      ; 5.559      ;
; -3.035 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.214      ; 5.585      ;
; -3.034 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.566      ;
; -3.032 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.398      ;
; -3.028 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.194      ; 5.411      ;
; -3.027 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.546      ;
; -3.021 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.412      ;
; -3.019 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.408      ;
; -3.016 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.196      ; 5.541      ;
; -3.014 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.403      ;
; -3.006 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.188      ; 5.528      ;
; -3.002 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.394      ;
; -3.000 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.405      ;
; -2.996 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.195      ; 5.520      ;
; -2.989 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.378      ;
; -2.986 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.507      ;
; -2.975 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.193      ; 5.497      ;
; -2.969 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.374      ;
; -2.968 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.360      ;
; -2.967 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.372      ;
; -2.965 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.185      ; 5.484      ;
; -2.962 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.342      ; 5.367      ;
; -2.959 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.211      ; 5.119      ;
; -2.948 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.339      ;
; -2.942 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.318      ;
; -2.941 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.097      ;
; -2.927 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.316      ;
; -2.913 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.209      ; 5.306      ;
; -2.911 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.287      ;
; -2.911 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.302      ;
; -2.909 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.285      ;
; -2.906 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.207      ; 5.297      ;
; -2.904 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.187      ; 5.280      ;
; -2.894 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.210      ; 5.288      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.862 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.501      ; 2.014      ;
; -1.668 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.665      ; 1.838      ;
; -1.654 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.663      ; 1.789      ;
; -1.651 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.664      ; 1.825      ;
; -1.388 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.527      ; 1.579      ;
; -1.332 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.528      ; 1.518      ;
; -1.001 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.532      ; 1.205      ;
; -0.968 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.531      ; 1.169      ;
; -0.967 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.674      ; 1.157      ;
; -0.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.674      ; 1.144      ;
; -0.933 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.686      ; 1.139      ;
; -0.923 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.685      ; 1.155      ;
; -0.887 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.682      ; 1.111      ;
; -0.858 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.668      ; 1.073      ;
; -0.817 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.525      ; 0.991      ;
; -0.657 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.691      ; 0.872      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                             ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                              ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -3.963 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.759      ; 2.009      ;
; -3.418 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.759      ; 2.074      ;
; -3.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.759      ; 2.591      ;
; -3.304 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.765      ; 2.674      ;
; -3.240 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.768      ; 2.741      ;
; -3.215 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.747      ; 2.745      ;
; -3.182 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.756      ; 2.787      ;
; -3.116 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.747      ; 2.844      ;
; -3.115 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.591      ; 2.689      ;
; -3.082 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.769      ; 2.900      ;
; -2.987 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.591      ; 2.817      ;
; -2.964 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.759      ; 2.528      ;
; -2.884 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.636      ; 2.965      ;
; -2.849 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.768      ; 3.132      ;
; -2.785 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.747      ; 2.695      ;
; -2.760 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.765      ; 2.738      ;
; -2.732 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.633      ; 3.114      ;
; -2.695 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.768      ; 2.806      ;
; -2.688 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.747      ; 2.792      ;
; -2.675 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.591      ; 2.649      ;
; -2.638 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.756      ; 2.851      ;
; -2.552 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.769      ; 2.950      ;
; -2.530 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.789      ; 3.472      ;
; -2.524 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.591      ; 3.280      ;
; -2.523 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.591      ; 2.801      ;
; -2.491 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.636      ; 2.878      ;
; -2.450 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.636      ; 3.399      ;
; -2.430 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.768      ; 3.071      ;
; -2.258 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.633      ; 3.108      ;
; -2.073 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.789      ; 3.449      ;
; -1.988 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.636      ; 3.381      ;
; -1.980 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.591      ; 3.344      ;
; -1.954 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.066      ; 1.142      ;
; -1.517 ; datapath:Unit1|reg_file:U2|RFr2[13]              ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.899      ; 1.412      ;
; -1.371 ; datapath:Unit1|reg_file:U2|RFr2[7]               ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.078      ; 1.737      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.065      ; 1.738      ;
; -1.202 ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.053      ; 1.881      ;
; -1.072 ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[9]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.074      ; 2.032      ;
; -1.045 ; datapath:Unit1|reg_file:U2|RFr2[15]              ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.068      ; 2.053      ;
; -1.027 ; datapath:Unit1|reg_file:U2|RFr2[4]               ; datapath:Unit1|alu:U3|alu_tmp[4]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.099      ; 2.102      ;
; -1.025 ; datapath:Unit1|reg_file:U2|RFr1[15]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.065      ; 2.070      ;
; -0.881 ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.897      ; 2.046      ;
; -0.859 ; datapath:Unit1|reg_file:U2|RFr2[2]               ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.057      ; 2.228      ;
; -0.846 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[1]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.053      ; 2.237      ;
; -0.813 ; datapath:Unit1|reg_file:U2|RFr1[7]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.075      ; 2.292      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.808 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.674      ; 1.896      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.807 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.642      ; 1.865      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.795 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.672      ; 1.907      ;
; -0.748 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.945      ; 2.227      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
; -0.738 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[8] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.656      ; 1.948      ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                         ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                  ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.592 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 2.790      ; 0.612      ;
; -2.107 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 2.790      ; 0.597      ;
; -2.076 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 2.787      ; 1.125      ;
; -1.593 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 2.787      ; 1.108      ;
; -0.089 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 2.877      ;
; 0.010  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 2.970      ;
; 0.024  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 2.990      ;
; 0.029  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 2.989      ;
; 0.032  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 2.992      ;
; 0.043  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.787      ; 3.001      ;
; 0.055  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 3.015      ;
; 0.063  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.029      ;
; 0.076  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 3.036      ;
; 0.100  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.066      ;
; 0.104  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.070      ;
; 0.145  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.787      ; 3.103      ;
; 0.148  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.089      ;
; 0.161  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 3.121      ;
; 0.161  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.789      ; 3.121      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.144      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.144      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.144      ;
; 0.203  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.144      ;
; 0.217  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.183      ;
; 0.217  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.183      ;
; 0.217  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.183      ;
; 0.217  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.183      ;
; 0.217  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.795      ; 3.183      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.398  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.640      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.645      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.645      ;
; 0.508  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 2.994      ;
; 0.549  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.792      ;
; 0.551  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa           ; ctrl_unit:Unit0|controller:U0|state.S_ADDb               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.793      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.789      ; 3.084      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.606  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.789      ; 3.086      ;
; 0.611  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.853      ;
; 0.624  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.867      ;
; 0.630  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.116      ;
; 0.631  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.873      ;
; 0.645  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.789      ; 3.125      ;
; 0.652  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.138      ;
; 0.655  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.789      ; 3.135      ;
; 0.656  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.898      ;
; 0.670  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.913      ;
; 0.673  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.159      ;
; 0.676  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.162      ;
; 0.677  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.787      ; 3.155      ;
; 0.687  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.929      ;
; 0.704  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.789      ; 3.184      ;
; 0.714  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.770      ; 3.175      ;
; 0.720  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.963      ;
; 0.728  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.787      ; 3.206      ;
; 0.744  ; ctrl_unit:Unit0|controller:U0|state.S_INIT           ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.987      ;
; 0.749  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.069      ; 0.989      ;
; 0.751  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa    ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.993      ;
; 0.769  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.255      ;
; 0.769  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.255      ;
; 0.769  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.255      ;
; 0.769  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.255      ;
; 0.769  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.795      ; 3.255      ;
; 0.773  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.016      ;
; 0.781  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.023      ;
+--------+------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.321 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.950      ; 0.801      ;
; 0.501 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.925      ; 0.956      ;
; 0.523 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.940      ; 0.993      ;
; 0.561 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.944      ; 1.035      ;
; 0.584 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.944      ; 1.058      ;
; 0.589 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.931      ; 1.050      ;
; 0.604 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.932      ; 1.066      ;
; 0.628 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.777      ; 0.935      ;
; 0.762 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.784      ; 1.076      ;
; 0.794 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.785      ; 1.109      ;
; 1.104 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.780      ; 1.414      ;
; 1.158 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.779      ; 1.467      ;
; 1.213 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.921      ; 1.664      ;
; 1.252 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.922      ; 1.704      ;
; 1.269 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.923      ; 1.722      ;
; 1.544 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.752      ; 1.826      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
; -0.530 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.458      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.356      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datac            ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datac             ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datac             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datac            ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datac             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datac             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datac             ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datac         ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datac         ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.584 ; 0.665 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.066 ; 2.372 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.089 ; -0.028 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.223 ; 0.085  ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.003  ; 8.837  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 8.953  ; 8.771  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.003  ; 8.837  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.468  ; 7.425  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.646  ; 8.401  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 10.384 ; 10.242 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.059  ; 8.853  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.059  ; 8.853  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 7.305  ; 7.298  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.809  ; 8.632  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.851  ; 8.682  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.486  ; 9.293  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 9.626  ; 9.516  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.754  ; 7.704  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.840  ; 8.665  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.000  ; 8.651  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.626  ; 9.516  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.740  ; 7.664  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.542  ; 8.394  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 7.514  ; 7.369  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.542  ; 8.394  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.280  ; 9.043  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.216  ; 8.225  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.280  ; 9.043  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.036  ; 8.831  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.179  ; 8.985  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.084  ; 8.894  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 12.371 ; 11.982 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.945 ; 11.557 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 11.791 ; 11.530 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.885 ; 10.763 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 10.102 ; 9.882  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.987  ; 9.903  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.489 ; 11.161 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 9.136  ; 9.088  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.810 ; 11.496 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.235  ; 9.100  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.276 ; 10.914 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 12.371 ; 11.982 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.103  ; 8.942  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.281  ; 8.213  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 11.243 ; 11.030 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 9.896  ; 9.810  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.070  ; 8.915  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 8.817  ; 8.654  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 7.871  ; 7.841  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.817  ; 8.654  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 7.679  ; 7.598  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.100  ; 7.886  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.392  ; 9.247  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.839  ; 3.978  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.879  ; 4.018  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 11.434 ; 10.994 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 11.434 ; 10.994 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 8.645  ; 8.505  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 10.664 ; 10.378 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 11.144 ; 10.773 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 8.261  ; 8.234  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 8.418  ; 8.332  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.329 ; 10.039 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 11.010 ; 10.513 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 10.114 ; 9.756  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 8.817  ; 8.727  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.305  ; 8.247  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 8.280  ; 8.189  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 8.344  ; 8.335  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.103  ; 8.019  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 10.078 ; 9.642  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 10.812 ; 10.635 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 12.408 ; 12.016 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.851 ; 11.469 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.781 ; 11.520 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 12.050 ; 11.987 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 10.218 ; 9.975  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.906  ; 9.830  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 12.023 ; 11.643 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 9.889  ; 9.750  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 12.259 ; 11.938 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.225  ; 9.090  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.723 ; 11.285 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 12.408 ; 12.016 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.097  ; 8.936  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.298  ; 8.236  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 10.052 ; 9.926  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 9.054  ; 8.858  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 9.495  ; 9.290  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.408  ; 8.300  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.016  ; 8.919  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.843  ; 8.569  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.163  ; 8.010  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.442  ; 9.222  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 9.731  ; 9.535  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 10.052 ; 9.926  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 7.811  ; 7.749  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.064  ; 7.977  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.332  ; 8.109  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.747  ; 8.646  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.573  ; 8.316  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.943  ; 8.772  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.714  ; 8.510  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 11.434 ; 10.994 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 11.434 ; 10.994 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.650  ; 8.511  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 10.680 ; 10.382 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 11.138 ; 10.767 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 8.281  ; 8.254  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 8.441  ; 8.354  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.984  ; 9.729  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 10.662 ; 10.196 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.888 ; 10.625 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 8.850  ; 8.743  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.366  ; 8.294  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 8.290  ; 8.199  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 8.305  ; 8.295  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.093  ; 8.009  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 10.441 ; 10.000 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 10.979 ; 10.747 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.839  ; 3.978  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.879  ; 4.018  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.564  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.564  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.618 ; 12.477 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.687 ; 12.407 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.517 ; 10.452 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.531 ; 12.293 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.298 ; 11.104 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.181 ; 11.876 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.545 ; 10.432 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.510 ; 11.303 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.027 ; 10.891 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.786 ; 11.549 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.060 ; 11.806 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.216 ; 11.985 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.687 ; 12.407 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.056 ; 10.876 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.095 ; 11.860 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.844 ; 10.682 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.153 ; 11.022 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.635 ; 10.461 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.404  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.404  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.607 ; 12.156 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.833 ; 11.477 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.727 ; 11.443 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.501 ; 10.365 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.641 ; 10.359 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.003 ; 9.844  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.105 ; 10.849 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.363  ; 9.285  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.440 ; 11.222 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.470  ; 9.473  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.034 ; 10.709 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.607 ; 12.156 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.207 ; 10.034 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.599 ; 10.326 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.539 ; 10.250 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.951  ; 8.790  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.094 ; 9.827  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.397  ; 9.276  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.161 ; 9.907  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.599 ; 10.326 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.079 ; 9.978  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.491  ; 9.268  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.644 ; 12.190 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.739 ; 11.389 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.717 ; 11.433 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.666 ; 11.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.757 ; 10.452 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.922  ; 9.771  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.639 ; 11.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.116 ; 9.947  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.889 ; 11.664 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.460  ; 9.463  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.481 ; 11.080 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.644 ; 12.190 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.201 ; 10.028 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 8.618  ; 8.443  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 8.618  ; 8.443  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 8.668  ; 8.508  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.196  ; 7.153  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.328  ; 8.092  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 9.965  ; 9.810  ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 7.039  ; 7.032  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.723  ; 8.525  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 7.039  ; 7.032  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.483  ; 8.312  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.524  ; 8.360  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.133  ; 8.948  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 7.469  ; 7.421  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.469  ; 7.421  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.514  ; 8.345  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 8.663  ; 8.328  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.267  ; 9.161  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.456  ; 7.383  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 7.242  ; 7.101  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 7.242  ; 7.101  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.227  ; 8.084  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 7.913  ; 7.921  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.913  ; 7.921  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 8.934  ; 8.706  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.699  ; 8.502  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.836  ; 8.650  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 8.746  ; 8.562  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 7.798  ; 7.710  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.785 ; 10.450 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.557 ; 10.307 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.025 ; 9.882  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 8.971  ; 8.774  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.166  ; 9.067  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.349 ; 10.163 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 8.334  ; 8.308  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 10.474 ; 10.190 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 8.398  ; 8.379  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 10.164 ; 9.876  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 10.530 ; 10.183 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 8.171  ; 8.099  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 7.798  ; 7.710  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.313 ; 10.212 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 9.457  ; 9.368  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 8.536  ; 8.370  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 7.398  ; 7.319  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 7.584  ; 7.555  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.490  ; 8.333  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 7.398  ; 7.319  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 7.805  ; 7.598  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.044  ; 8.905  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.721  ; 3.856  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.761  ; 3.896  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 7.816  ; 7.735  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 11.014 ; 10.592 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 8.339  ; 8.206  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 10.277 ; 10.003 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 10.737 ; 10.380 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 7.968  ; 7.942  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 8.119  ; 8.038  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 9.955  ; 9.677  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 10.610 ; 10.133 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.750  ; 9.406  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 8.504  ; 8.418  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.013  ; 7.957  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 7.989  ; 7.901  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 8.049  ; 8.040  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 7.816  ; 7.735  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 9.715  ; 9.296  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 10.417 ; 10.247 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 8.165  ; 8.093  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.692 ; 10.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.547 ; 10.297 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.190 ; 11.106 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 9.087  ; 8.867  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.086  ; 8.996  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.861 ; 10.626 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 9.060  ; 8.946  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 10.904 ; 10.614 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 8.388  ; 8.369  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 10.594 ; 10.233 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.566 ; 10.217 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 8.165  ; 8.093  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 7.996  ; 7.935  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 7.525  ; 7.465  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.717  ; 8.527  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 9.141  ; 8.943  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.097  ; 7.993  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.680  ; 8.586  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.518  ; 8.254  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 7.862  ; 7.714  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.091  ; 8.879  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 9.368  ; 9.179  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.722  ; 9.603  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 7.525  ; 7.465  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 7.770  ; 7.685  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.027  ; 7.811  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.425  ; 8.326  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.258  ; 8.010  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.612  ; 8.447  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.390  ; 8.194  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 7.806  ; 7.725  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 11.014 ; 10.592 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.344  ; 8.210  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 10.293 ; 10.006 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 10.732 ; 10.377 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 7.988  ; 7.962  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 8.141  ; 8.058  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.625  ; 9.380  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 10.276 ; 9.828  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.536 ; 10.287 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 8.538  ; 8.435  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.073  ; 8.003  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 7.999  ; 7.911  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 8.010  ; 8.000  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 7.806  ; 7.725  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 10.065 ; 9.640  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 10.579 ; 10.356 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.721  ; 3.856  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.761  ; 3.896  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.346  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.346  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.489 ; 10.350 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.095 ; 10.013 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.095 ; 10.032 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.027 ; 11.797 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.846 ; 10.658 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.689 ; 11.396 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.124 ; 10.013 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.046 ; 10.847 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.584 ; 10.452 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.311 ; 11.083 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.575 ; 11.330 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.724 ; 11.502 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.177 ; 11.907 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.609 ; 10.435 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.608 ; 11.383 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.406 ; 10.251 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.705 ; 10.578 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.209 ; 10.041 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.192  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.192  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.991  ; 8.916  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.261 ; 10.954 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.139 ; 9.897  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.625  ; 9.501  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.378  ; 9.108  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.610  ; 9.453  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.668 ; 10.418 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.991  ; 8.916  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.920 ; 10.690 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.060  ; 9.059  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.598 ; 10.284 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.109 ; 11.672 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.767  ; 9.597  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.598  ; 8.443  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.121 ; 9.844  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.598  ; 8.443  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.697  ; 9.440  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.026  ; 8.909  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.758  ; 9.513  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.180 ; 9.918  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.683  ; 9.584  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.115  ; 8.901  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.050  ; 9.049  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.168 ; 10.867 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.129 ; 9.887  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.790 ; 10.725 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.494  ; 9.201  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.530  ; 9.382  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.180 ; 10.881 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.717  ; 9.554  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.350 ; 11.114 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.050  ; 9.049  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.028 ; 10.641 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.145 ; 11.706 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.761  ; 9.591  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.947  ; 8.859  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.106 ; 10.037 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.186 ; 10.117 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.070  ; 8.982  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.027 ; 9.958  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.303 ; 10.234 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.157  ; 9.088  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.203  ; 9.115  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.228  ; 9.140  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.162 ; 10.155 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.252  ; 9.164  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.064  ; 8.976  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.217  ; 9.129  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.106 ; 10.037 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.632  ; 9.563  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.947  ; 8.859  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.157  ; 9.088  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.638 ; 8.550 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.713 ; 9.644 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.789 ; 9.720 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.757 ; 8.669 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.636 ; 9.567 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.902 ; 9.833 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.802 ; 8.733 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.884 ; 8.796 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.908 ; 8.820 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.848 ; 9.841 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.931 ; 8.843 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.750 ; 8.662 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.898 ; 8.810 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.713 ; 9.644 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.257 ; 9.188 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.638 ; 8.550 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.802 ; 8.733 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.815     ; 8.903     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.924     ; 9.993     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.051    ; 10.120    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.849     ; 8.937     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.845     ; 9.914     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.092    ; 10.161    ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.028     ; 9.097     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.020     ; 9.108     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.032     ; 9.120     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.022    ; 10.029    ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.070     ; 9.158     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.856     ; 8.944     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.037     ; 9.125     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.924     ; 9.993     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.515     ; 9.584     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.815     ; 8.903     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.028     ; 9.097     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.508     ; 8.596     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.535     ; 9.604     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.658     ; 9.727     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.540     ; 8.628     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.459     ; 9.528     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.696     ; 9.765     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.675     ; 8.744     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.705     ; 8.793     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.716     ; 8.804     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.713     ; 9.720     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.753     ; 8.841     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.547     ; 8.635     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.721     ; 8.809     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.535     ; 9.604     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.143     ; 9.212     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.508     ; 8.596     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.675     ; 8.744     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -2.613 ; -694.571      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.531 ; -29.445       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -0.696 ; -4.692        ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -2.423 ; -38.995       ;
; cpu_clk                                    ; -1.559 ; -3.085        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.214  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.143 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.560 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -450.660      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.312  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.378  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                               ;
+--------+---------------------------------------------+------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.613 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][7]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.774     ; 1.816      ;
; -2.610 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[1][7]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.774     ; 1.813      ;
; -2.525 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[9][7]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.773     ; 1.729      ;
; -2.470 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][2]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.759     ; 1.688      ;
; -2.469 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][2]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.759     ; 1.687      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.458 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.785     ; 1.650      ;
; -2.425 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[3][2]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.761     ; 1.641      ;
; -2.403 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[2][2]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.759     ; 1.621      ;
; -2.399 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[0][2]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.759     ; 1.617      ;
; -2.395 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]       ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.112     ; 3.155      ;
; -2.384 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]       ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.112     ; 3.144      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.379 ; datapath:Unit1|alu:U3|alu_tmp[6]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.707     ; 1.649      ;
; -2.374 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[8]       ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.112     ; 3.134      ;
; -2.359 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[15][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.781     ; 1.555      ;
; -2.358 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[10][7] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.781     ; 1.554      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[9]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.556      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.356 ; datapath:Unit1|alu:U3|alu_tmp[8]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.775     ; 1.558      ;
; -2.348 ; datapath:Unit1|reg_file:U2|tmp_rf[14][4]    ; datapath:Unit1|reg_file:U2|RFr1[4]       ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.111     ; 3.109      ;
; -2.348 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][5]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.708     ; 1.617      ;
; -2.347 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.708     ; 1.616      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.339 ; datapath:Unit1|alu:U3|alu_tmp[0]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.681     ; 1.635      ;
; -2.333 ; datapath:Unit1|alu:U3|alu_tmp[1]            ; datapath:Unit1|reg_file:U2|tmp_rf[10][1] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.763     ; 1.547      ;
; -2.331 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][7]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.531      ;
; -2.330 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][7]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.777     ; 1.530      ;
; -2.320 ; datapath:Unit1|alu:U3|alu_tmp[12]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.682     ; 1.615      ;
+--------+---------------------------------------------+------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.531 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 3.354      ;
; -1.505 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 3.317      ;
; -1.390 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.335      ; 3.214      ;
; -1.385 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.332      ; 3.206      ;
; -1.384 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.332      ; 3.205      ;
; -1.381 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.336      ; 3.206      ;
; -1.375 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.270      ; 3.092      ;
; -1.367 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.332      ; 3.188      ;
; -1.364 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.259      ; 3.177      ;
; -1.359 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.169      ;
; -1.358 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.168      ;
; -1.355 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.169      ;
; -1.350 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.335      ; 3.174      ;
; -1.349 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.336      ; 3.174      ;
; -1.341 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.151      ;
; -1.333 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.136      ;
; -1.324 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.259      ; 3.137      ;
; -1.323 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.137      ;
; -1.315 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.332      ; 3.136      ;
; -1.304 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.264      ; 3.122      ;
; -1.294 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.262      ; 3.200      ;
; -1.289 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.099      ;
; -1.273 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.269      ; 3.091      ;
; -1.261 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.257      ; 3.165      ;
; -1.236 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.336      ; 3.061      ;
; -1.234 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.271      ; 2.952      ;
; -1.229 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 2.944      ;
; -1.228 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 2.943      ;
; -1.225 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.272      ; 2.944      ;
; -1.214 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.331      ; 3.034      ;
; -1.211 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 2.926      ;
; -1.210 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.024      ;
; -1.209 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 3.030      ;
; -1.194 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.271      ; 2.912      ;
; -1.193 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.272      ; 2.912      ;
; -1.192 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 2.996      ;
; -1.188 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 2.997      ;
; -1.187 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.252      ; 2.988      ;
; -1.186 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.252      ; 2.987      ;
; -1.185 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 3.008      ;
; -1.183 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 2.988      ;
; -1.173 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.272      ; 2.998      ;
; -1.172 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 3.083      ;
; -1.169 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.252      ; 2.970      ;
; -1.166 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.250      ; 2.965      ;
; -1.163 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.265      ; 2.982      ;
; -1.161 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.273      ; 2.987      ;
; -1.159 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 2.971      ;
; -1.159 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.268      ; 2.874      ;
; -1.158 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.262      ; 2.974      ;
; -1.157 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.262      ; 2.973      ;
; -1.154 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.266      ; 2.974      ;
; -1.153 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.263      ; 3.060      ;
; -1.152 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 2.956      ;
; -1.151 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 2.956      ;
; -1.148 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.052      ;
; -1.147 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.051      ;
; -1.144 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.264      ; 3.052      ;
; -1.141 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.274      ; 3.062      ;
; -1.140 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.262      ; 2.956      ;
; -1.138 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.272      ; 3.059      ;
; -1.132 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.270      ; 2.951      ;
; -1.130 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 3.034      ;
; -1.127 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.267      ; 2.943      ;
; -1.126 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.264      ; 3.039      ;
; -1.126 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.267      ; 2.942      ;
; -1.123 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.265      ; 2.942      ;
; -1.123 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.271      ; 2.943      ;
; -1.122 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.266      ; 2.942      ;
; -1.120 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 3.025      ;
; -1.117 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.252      ; 2.918      ;
; -1.115 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 3.017      ;
; -1.114 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 3.016      ;
; -1.113 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.263      ; 3.020      ;
; -1.112 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.264      ; 3.020      ;
; -1.111 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.259      ; 3.017      ;
; -1.109 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.267      ; 2.925      ;
; -1.097 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 2.999      ;
; -1.092 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 2.915      ;
; -1.092 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.270      ; 2.911      ;
; -1.091 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.271      ; 2.911      ;
; -1.088 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.262      ; 2.904      ;
; -1.080 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.272      ; 2.799      ;
; -1.080 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 2.985      ;
; -1.079 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.259      ; 2.985      ;
; -1.078 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.260      ; 2.982      ;
; -1.074 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 2.897      ;
; -1.073 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 2.896      ;
; -1.069 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.334      ; 2.892      ;
; -1.068 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.269      ; 2.890      ;
; -1.066 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 2.878      ;
; -1.063 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.266      ; 2.882      ;
; -1.062 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.266      ; 2.881      ;
; -1.059 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.270      ; 2.882      ;
; -1.058 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.267      ; 2.772      ;
; -1.057 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.267      ; 2.873      ;
; -1.048 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 2.860      ;
; -1.047 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.258      ; 2.859      ;
; -1.045 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.255      ; 2.947      ;
; -1.045 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.266      ; 2.864      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.696 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.402      ; 1.129      ;
; -0.648 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.488      ; 1.090      ;
; -0.632 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.488      ; 1.074      ;
; -0.623 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.486      ; 1.041      ;
; -0.424 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.429      ; 0.891      ;
; -0.387 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.430      ; 0.854      ;
; -0.187 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.501      ; 0.650      ;
; -0.176 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.435      ; 0.654      ;
; -0.170 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.501      ; 0.640      ;
; -0.156 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.513      ; 0.631      ;
; -0.153 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.512      ; 0.646      ;
; -0.152 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.434      ; 0.629      ;
; -0.113 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.509      ; 0.598      ;
; -0.092 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.500      ; 0.573      ;
; -0.083 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.430      ; 0.542      ;
; 0.008  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.516      ; 0.473      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                             ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                              ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.423 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.360      ; 1.042      ;
; -2.169 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.360      ; 1.296      ;
; -2.118 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.366      ; 1.353      ;
; -2.090 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.352      ; 1.367      ;
; -2.062 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.369      ; 1.412      ;
; -2.046 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.273      ; 1.332      ;
; -2.037 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.351      ; 1.419      ;
; -2.032 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.358      ; 1.431      ;
; -1.984 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.369      ; 1.490      ;
; -1.962 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.272      ; 1.415      ;
; -1.945 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.300      ; 1.460      ;
; -1.897 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.368      ; 1.576      ;
; -1.890 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.360      ; 1.095      ;
; -1.843 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.298      ; 1.560      ;
; -1.721 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.376      ; 1.760      ;
; -1.688 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.273      ; 1.690      ;
; -1.682 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.300      ; 1.723      ;
; -1.585 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.366      ; 1.406      ;
; -1.580 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.360      ; 1.405      ;
; -1.529 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.369      ; 1.465      ;
; -1.499 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.358      ; 1.484      ;
; -1.496 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.352      ; 1.481      ;
; -1.460 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.369      ; 1.534      ;
; -1.456 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.351      ; 1.520      ;
; -1.430 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.272      ; 1.467      ;
; -1.422 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.273      ; 1.476      ;
; -1.357 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.368      ; 1.636      ;
; -1.314 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.300      ; 1.611      ;
; -1.312 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.298      ; 1.611      ;
; -1.232 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.771      ; 0.569      ;
; -1.188 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.376      ; 1.813      ;
; -1.139 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.273      ; 1.759      ;
; -1.082 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.300      ; 1.843      ;
; -1.025 ; datapath:Unit1|reg_file:U2|RFr2[13]              ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.686      ; 0.691      ;
; -0.930 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[11]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.770      ; 0.870      ;
; -0.920 ; datapath:Unit1|reg_file:U2|RFr2[7]               ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.784      ; 0.894      ;
; -0.842 ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.761      ; 0.949      ;
; -0.789 ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[9]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.778      ; 1.019      ;
; -0.751 ; datapath:Unit1|reg_file:U2|RFr1[15]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.770      ; 1.049      ;
; -0.749 ; datapath:Unit1|reg_file:U2|RFr2[15]              ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.775      ; 1.056      ;
; -0.731 ; datapath:Unit1|reg_file:U2|RFr2[4]               ; datapath:Unit1|alu:U3|alu_tmp[4]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.792      ; 1.091      ;
; -0.694 ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[13]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.683      ; 1.019      ;
; -0.669 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[1]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.762      ; 1.123      ;
; -0.667 ; datapath:Unit1|reg_file:U2|RFr2[2]               ; datapath:Unit1|alu:U3|alu_tmp[2]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.767      ; 1.130      ;
; -0.645 ; datapath:Unit1|reg_file:U2|RFr1[7]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[7]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.779      ; 1.164      ;
; -0.615 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.715      ; 1.130      ;
; -0.601 ; datapath:Unit1|reg_file:U2|RFr2[8]               ; datapath:Unit1|alu:U3|alu_tmp[8]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.781      ; 1.210      ;
; -0.600 ; datapath:Unit1|reg_file:U2|RFr2[5]               ; datapath:Unit1|alu:U3|alu_tmp[5]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.715      ; 1.145      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.554 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.526      ; 1.002      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.549 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.502      ; 0.983      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.545 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[0] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.524      ; 1.009      ;
; -0.538 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[8]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.775      ; 1.267      ;
; -0.533 ; datapath:Unit1|reg_file:U2|RFr2[1]               ; datapath:Unit1|alu:U3|alu_tmp[1]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.767      ; 1.264      ;
; -0.531 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[15]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.770      ; 1.269      ;
; -0.525 ; datapath:Unit1|reg_file:U2|RFr2[10]              ; datapath:Unit1|alu:U3|alu_tmp[10]    ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.784      ; 1.289      ;
+--------+--------------------------------------------------+--------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                             ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.559 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 1.647      ; 0.307      ;
; -1.320 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 1.641      ; 0.540      ;
; -1.051 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 1.647      ; 0.315      ;
; -0.760 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 1.641      ; 0.600      ;
; -0.095 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.641      ;
; -0.034 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.702      ;
; -0.031 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.644      ; 1.697      ;
; -0.030 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.641      ; 1.695      ;
; -0.014 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.644      ; 1.714      ;
; -0.002 ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.734      ;
; 0.009  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.745      ;
; 0.009  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.645      ; 1.738      ;
; 0.011  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.645      ; 1.740      ;
; 0.012  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.645      ; 1.741      ;
; 0.012  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.748      ;
; 0.037  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.746      ;
; 0.037  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.746      ;
; 0.037  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.746      ;
; 0.037  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.746      ;
; 0.056  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.765      ;
; 0.063  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.641      ; 1.788      ;
; 0.068  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.644      ; 1.796      ;
; 0.068  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.644      ; 1.796      ;
; 0.097  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.833      ;
; 0.097  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.833      ;
; 0.097  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.833      ;
; 0.097  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.833      ;
; 0.097  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.652      ; 1.833      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|cur_state[0]               ; ctrl_unit:Unit0|controller:U0|cur_state[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|cur_state[1]               ; ctrl_unit:Unit0|controller:U0|cur_state[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|cur_state[2]               ; ctrl_unit:Unit0|controller:U0|cur_state[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|cur_state[3]               ; ctrl_unit:Unit0|controller:U0|cur_state[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.190  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.314      ;
; 0.193  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa              ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.318      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.206  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.331      ;
; 0.262  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.388      ;
; 0.264  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.389      ;
; 0.298  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.307  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD           ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.431      ;
; 0.311  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.437      ;
; 0.317  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa              ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.442      ;
; 0.334  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.460      ;
; 0.335  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD           ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.459      ;
; 0.341  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.466      ;
; 0.344  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.470      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.481      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.482      ;
; 0.369  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.038      ; 0.491      ;
; 0.370  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.496      ;
; 0.381  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.506      ;
; 0.394  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.520      ;
; 0.407  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.533      ;
; 0.409  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.535      ;
; 0.425  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.550      ;
; 0.436  ; datapath:Unit1|reg_file:U2|tmp_rf[15][13]                ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.562      ;
; 0.436  ; datapath:Unit1|reg_file:U2|tmp_rf[11][13]                ; datapath:Unit1|reg_file:U2|RFr2[13]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.562      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.569      ;
; 0.445  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.571      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b        ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.575      ;
; 0.458  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.584      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.214 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.681      ; 0.425      ;
; 0.319 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.665      ; 0.514      ;
; 0.327 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.674      ; 0.531      ;
; 0.352 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.678      ; 0.560      ;
; 0.361 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.591      ; 0.482      ;
; 0.367 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.677      ; 0.574      ;
; 0.374 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.665      ; 0.569      ;
; 0.381 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.666      ; 0.577      ;
; 0.438 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.596      ; 0.564      ;
; 0.453 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.597      ; 0.580      ;
; 0.635 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.591      ; 0.756      ;
; 0.663 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.590      ; 0.783      ;
; 0.712 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.650      ; 0.892      ;
; 0.739 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.652      ; 0.921      ;
; 0.745 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.652      ; 0.927      ;
; 0.893 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.563      ; 0.986      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
; 0.560 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.043      ; 0.687      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_MULT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_MULTa                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                        ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.664 ; 0.664        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.664 ; 0.664        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.665 ; 0.665        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.665 ; 0.665        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.668 ; 0.668        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.668 ; 0.668        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datad          ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datad          ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.672 ; 0.672        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.672 ; 0.672        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.674 ; 0.674        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.675 ; 0.675        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.675 ; 0.675        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.675 ; 0.675        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.675 ; 0.675        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.677 ; 0.677        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.680 ; 0.680        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datac            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datac             ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datac             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datac            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datac             ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datac             ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datac             ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datac         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.300 ; 0.516 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.199 ; 1.345 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.095 ; -0.185 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.144 ; -0.118 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.171 ; 5.403 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.110 ; 5.336 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.171 ; 5.403 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.330 ; 4.526 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.898 ; 5.141 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.759 ; 6.126 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 5.200 ; 5.441 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.200 ; 5.441 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.293 ; 4.448 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 5.075 ; 5.297 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 5.102 ; 5.332 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 5.445 ; 5.715 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 5.518 ; 5.854 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.481 ; 4.674 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.101 ; 5.322 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 5.041 ; 5.263 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 5.518 ; 5.854 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.497 ; 4.674 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.932 ; 5.138 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.326 ; 4.492 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.932 ; 5.138 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 5.304 ; 5.553 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.774 ; 5.016 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.304 ; 5.553 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.182 ; 5.411 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 5.257 ; 5.513 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.210 ; 5.454 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 6.872 ; 7.318 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 6.727 ; 7.063 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 6.699 ; 6.965 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 6.278 ; 6.503 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.768 ; 5.947 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.761 ; 5.944 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 6.418 ; 6.796 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.277 ; 5.467 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 6.743 ; 7.000 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 5.258 ; 5.516 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 6.280 ; 6.652 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 6.872 ; 7.318 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.144 ; 5.401 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.813 ; 4.964 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 6.552 ; 6.935 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.946 ; 6.104 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 5.225 ; 5.397 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 5.078 ; 5.309 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.596 ; 4.793 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.078 ; 5.309 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.430 ; 4.623 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.621 ; 4.831 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.410 ; 5.701 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.305 ; 2.692 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.345 ; 2.732 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 6.433 ; 6.784 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 6.433 ; 6.784 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.005 ; 5.221 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 6.020 ; 6.389 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 6.322 ; 6.660 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.842 ; 5.047 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.898 ; 5.101 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.847 ; 6.173 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 6.156 ; 6.491 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.702 ; 6.009 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.083 ; 5.345 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.851 ; 5.076 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.808 ; 5.036 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 4.902 ; 5.118 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 4.715 ; 4.897 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 5.660 ; 5.939 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 6.161 ; 6.543 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 7.183 ; 7.463 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.647 ; 6.982 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 6.689 ; 6.955 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 7.183 ; 7.463 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.832 ; 6.031 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.704 ; 5.885 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 6.687 ; 7.100 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.675 ; 5.905 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 6.981 ; 7.288 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 5.248 ; 5.506 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 6.502 ; 6.887 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 6.899 ; 7.346 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.140 ; 5.396 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.817 ; 5.065 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.017 ; 6.302 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 5.189 ; 5.438 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 5.449 ; 5.717 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.871 ; 5.093 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 5.169 ; 5.461 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 5.011 ; 5.259 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.709 ; 4.892 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 5.416 ; 5.678 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 5.576 ; 5.869 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 6.017 ; 6.302 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.510 ; 4.728 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.651 ; 4.877 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.759 ; 4.972 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 5.002 ; 5.293 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.873 ; 5.100 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 5.160 ; 5.397 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.995 ; 5.215 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 6.433 ; 6.784 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 6.433 ; 6.784 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 5.000 ; 5.218 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 6.019 ; 6.391 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 6.333 ; 6.670 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.862 ; 5.067 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 4.906 ; 5.115 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.669 ; 5.980 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 5.978 ; 6.294 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 6.404 ; 6.729 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.109 ; 5.364 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.884 ; 5.109 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.818 ; 5.046 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 4.863 ; 5.080 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 4.705 ; 4.887 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 5.849 ; 6.165 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 6.228 ; 6.604 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.305 ; 2.692 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.345 ; 2.732 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.187 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.187 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.157 ; 7.404 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.270 ; 7.552 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.129 ; 6.349 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.204 ; 7.474 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.544 ; 6.739 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.982 ; 7.228 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.124 ; 6.309 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.664 ; 6.877 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.396 ; 6.599 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.797 ; 7.006 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.947 ; 7.166 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.034 ; 7.290 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.270 ; 7.552 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.381 ; 6.558 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.982 ; 7.229 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.298 ; 6.474 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.450 ; 6.661 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.153 ; 6.312 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.388 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.388 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.179 ; 7.549 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.833 ; 7.120 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.777 ; 7.111 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.131 ; 6.430 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.144 ; 6.396 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.867 ; 6.121 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.450 ; 6.742 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.500 ; 5.703 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.632 ; 6.952 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.608 ; 5.844 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.370 ; 6.641 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.179 ; 7.549 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.913 ; 6.163 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.224 ; 6.476 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.151 ; 6.402 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.308 ; 5.486 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.945 ; 6.182 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.550 ; 5.819 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.970 ; 6.222 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.224 ; 6.476 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.958 ; 6.263 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.604 ; 5.812 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.206 ; 7.577 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.753 ; 7.039 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.767 ; 7.101 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.036 ; 7.390 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.208 ; 6.480 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.810 ; 6.062 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.719 ; 7.046 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.898 ; 6.141 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.870 ; 7.240 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.598 ; 5.834 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.592 ; 6.876 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.206 ; 7.577 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.909 ; 6.158 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 4.932 ; 5.149 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 4.932 ; 5.149 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 4.992 ; 5.215 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.186 ; 4.375 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.732 ; 4.967 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.549 ; 5.888 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.148 ; 4.298 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.020 ; 5.251 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.148 ; 4.298 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.899 ; 5.112 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.926 ; 5.147 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 5.255 ; 5.514 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.329 ; 4.514 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.329 ; 4.514 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 4.926 ; 5.138 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.868 ; 5.081 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 5.325 ; 5.648 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.344 ; 4.514 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.185 ; 4.346 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.185 ; 4.346 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.763 ; 4.960 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.610 ; 4.842 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.610 ; 4.842 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.119 ; 5.358 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.001 ; 5.221 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 5.073 ; 5.319 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.027 ; 5.262 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.523 ; 4.612 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 6.049 ; 6.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.977 ; 6.226 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.697 ; 5.916 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.093 ; 5.269 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.252 ; 5.458 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.950 ; 6.109 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 4.863 ; 4.940 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.918 ; 6.188 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.849 ; 5.026 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.731 ; 5.953 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 5.984 ; 6.171 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 4.720 ; 4.806 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.523 ; 4.612 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 6.081 ; 6.345 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.626 ; 5.839 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.912 ; 5.030 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.282 ; 4.469 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.442 ; 4.631 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 4.902 ; 5.124 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.282 ; 4.469 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.468 ; 4.671 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.223 ; 5.503 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.249 ; 2.636 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.289 ; 2.676 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.554 ; 4.729 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 6.204 ; 6.541 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 4.836 ; 5.044 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.812 ; 6.167 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 6.099 ; 6.423 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.677 ; 4.874 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.731 ; 4.927 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.645 ; 5.959 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 5.942 ; 6.265 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.507 ; 5.803 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 4.912 ; 5.164 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.689 ; 4.906 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.648 ; 4.867 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 4.735 ; 4.944 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 4.554 ; 4.729 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 5.466 ; 5.735 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 5.943 ; 6.310 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.715 ; 4.801 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.969 ; 6.247 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.967 ; 6.216 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 6.601 ; 6.877 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.157 ; 5.353 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.196 ; 5.399 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 6.207 ; 6.401 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.248 ; 5.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 6.145 ; 6.464 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.839 ; 5.016 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.946 ; 6.180 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 6.011 ; 6.199 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 4.715 ; 4.801 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.656 ; 4.896 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.359 ; 4.570 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 5.009 ; 5.247 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 5.258 ; 5.515 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.705 ; 4.918 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.988 ; 5.269 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.843 ; 5.082 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.548 ; 4.723 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 5.228 ; 5.480 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 5.381 ; 5.662 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 5.841 ; 6.116 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.359 ; 4.570 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.497 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.599 ; 4.805 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.834 ; 5.113 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.709 ; 4.928 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.982 ; 5.209 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.822 ; 5.033 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.544 ; 4.719 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 6.204 ; 6.541 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.831 ; 5.040 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.810 ; 6.168 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 6.110 ; 6.434 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.697 ; 4.894 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 4.740 ; 4.940 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.475 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 5.772 ; 6.076 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 6.215 ; 6.529 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 4.938 ; 5.184 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.722 ; 4.939 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.658 ; 4.877 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 4.696 ; 4.905 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 4.544 ; 4.719 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 5.648 ; 5.952 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 6.008 ; 6.370 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.249 ; 2.636 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.289 ; 2.676 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.078 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.078 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.076 ; 6.232 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.893 ; 6.072 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.897 ; 6.109 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.926 ; 7.185 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.294 ; 6.482 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.712 ; 6.949 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.893 ; 6.072 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.409 ; 6.614 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.152 ; 6.346 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.534 ; 6.735 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.679 ; 6.890 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.762 ; 7.008 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.989 ; 7.260 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.137 ; 6.308 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.714 ; 6.951 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.056 ; 6.225 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.203 ; 6.406 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.920 ; 6.073 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.296 ; 5.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.514 ; 6.827 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.946 ; 6.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.669 ; 5.888 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.482 ; 5.677 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.652 ; 5.898 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.211 ; 6.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.296 ; 5.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.354 ; 6.645 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.382 ; 5.613 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.133 ; 6.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.909 ; 7.266 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.675 ; 5.917 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.116 ; 5.287 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.923 ; 6.164 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.116 ; 5.287 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.728 ; 5.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.349 ; 5.608 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.750 ; 5.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.995 ; 6.237 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.739 ; 6.032 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.399 ; 5.599 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.372 ; 5.603 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.434 ; 6.747 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.936 ; 6.194 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.573 ; 6.849 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.546 ; 5.761 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.596 ; 5.839 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.468 ; 6.784 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.681 ; 5.915 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.581 ; 6.921 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.372 ; 5.603 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.348 ; 6.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.936 ; 7.294 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.670 ; 5.912 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.177 ; 5.176 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.814 ; 5.800 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.875 ; 5.861 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.237 ; 5.236 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.779 ; 5.765 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.913 ; 5.899 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.273 ; 5.259 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.339 ; 5.338 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.360 ; 5.359 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 6.117 ; 6.152 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.371 ; 5.370 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.249 ; 5.248 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.342 ; 5.341 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.814 ; 5.800 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.587 ; 5.573 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.177 ; 5.176 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.273 ; 5.259 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.007 ; 5.006 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.609 ; 5.595 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.668 ; 5.654 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.064 ; 5.063 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.575 ; 5.561 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.704 ; 5.690 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.090 ; 5.076 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.163 ; 5.162 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.183 ; 5.182 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.944 ; 5.979 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.193 ; 5.192 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.076 ; 5.075 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.165 ; 5.164 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.609 ; 5.595 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.391 ; 5.377 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.007 ; 5.006 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.090 ; 5.076 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.454     ; 5.455     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 6.129     ; 6.143     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 6.212     ; 6.226     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.474     ; 5.475     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 6.079     ; 6.093     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 6.236     ; 6.250     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.552     ; 5.566     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.594     ; 5.595     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.608     ; 5.609     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 6.390     ; 6.355     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.634     ; 5.635     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.487     ; 5.488     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.601     ; 5.602     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 6.129     ; 6.143     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.882     ; 5.896     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.454     ; 5.455     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.552     ; 5.566     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.273     ; 5.274     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.911     ; 5.925     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.991     ; 6.005     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.292     ; 5.293     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.863     ; 5.877     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 6.014     ; 6.028     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.358     ; 5.372     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.407     ; 5.408     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.421     ; 5.422     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 6.208     ; 6.173     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.446     ; 5.447     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.305     ; 5.306     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.414     ; 5.415     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.911     ; 5.925     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.674     ; 5.688     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.273     ; 5.274     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.358     ; 5.372     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -5.980    ; -4.381  ; -0.695   ; 0.560   ; -3.000              ;
;  cpu_clk                                    ; -5.980    ; -2.845  ; -0.695   ; 0.560   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.169    ; -4.381  ; N/A      ; N/A     ; 0.378               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.938    ; 0.214   ; N/A      ; N/A     ; 0.312               ;
; Design-wide TNS                             ; -1853.684 ; -70.661 ; -11.12   ; 0.0     ; -598.364            ;
;  cpu_clk                                    ; -1739.944 ; -5.326  ; -11.120  ; 0.000   ; -598.364            ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -94.387   ; -65.335 ; N/A      ; N/A     ; 0.000               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -19.353   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.622 ; 0.665 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.264 ; 2.451 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.138 ; 0.053 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.262 ; 0.169 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.860  ; 9.793  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.810  ; 9.720  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.860  ; 9.793  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.203  ; 8.276  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.437  ; 9.371  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.346 ; 11.440 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.945  ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.945  ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.073  ; 8.121  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 9.677  ; 9.582  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.718  ; 9.640  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 10.393 ; 10.320 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.572 ; 10.581 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.542  ; 8.585  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.707  ; 9.630  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.791  ; 9.657  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 10.572 ; 10.581 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.533  ; 8.531  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.395  ; 9.330  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.240  ; 8.219  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.395  ; 9.330  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 10.183 ; 10.051 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 9.050  ; 9.162  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 10.183 ; 10.051 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.917  ; 9.814  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 10.073 ; 9.984  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.964  ; 9.883  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.514 ; 13.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 13.036 ; 12.868 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 12.860 ; 12.714 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.908 ; 11.901 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.091 ; 11.017 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.005 ; 10.981 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 12.576 ; 12.404 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.067 ; 10.133 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 12.912 ; 12.747 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.133 ; 10.136 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.279 ; 12.147 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 13.514 ; 13.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.981  ; 9.969  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.116  ; 9.148  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 12.336 ; 12.376 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.981 ; 10.961 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.968  ; 9.935  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 9.685  ; 9.616  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.672  ; 8.727  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.685  ; 9.616  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.423  ; 8.479  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.847  ; 8.790  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.303 ; 10.265 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.246  ; 4.388  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.286  ; 4.428  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.496  ; 9.482  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 11.618 ; 11.580 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 12.160 ; 11.974 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.110  ; 9.169  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.264  ; 9.293  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 11.272 ; 11.200 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 11.938 ; 11.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 11.021 ; 10.886 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 9.671  ; 9.747  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 9.129  ; 9.191  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 9.105  ; 9.122  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.200  ; 9.286  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.937  ; 8.941  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 10.938 ; 10.763 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 11.828 ; 11.854 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.551 ; 13.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.946 ; 12.777 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 12.850 ; 12.704 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 13.242 ; 13.340 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.193 ; 11.122 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.925 ; 10.905 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 13.144 ; 12.940 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.853 ; 10.870 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 13.392 ; 13.237 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.123 ; 10.126 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 12.756 ; 12.563 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 13.551 ; 13.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.975  ; 9.963  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.111  ; 9.166  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.094 ; 11.107 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 9.932  ; 9.850  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 10.405 ; 10.316 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.265  ; 9.228  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.882  ; 9.933  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.637  ; 9.560  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.979  ; 8.906  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 10.337 ; 10.244 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 10.668 ; 10.590 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 11.094 ; 11.107 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.569  ; 8.649  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.846  ; 8.902  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.090  ; 9.044  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.572  ; 9.643  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.339  ; 9.276  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.808  ; 9.743  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 9.558  ; 9.466  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 12.454 ; 12.232 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.506  ; 9.488  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 11.631 ; 11.586 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 12.148 ; 11.968 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.130  ; 9.189  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.286  ; 9.318  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.903 ; 10.853 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 11.566 ; 11.371 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 11.955 ; 11.925 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.699  ; 9.764  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 9.190  ; 9.241  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 9.115  ; 9.132  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 9.161  ; 9.246  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.927  ; 8.931  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 11.333 ; 11.161 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 11.990 ; 11.988 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.246  ; 4.388  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.286  ; 4.428  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.109  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.109  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.897 ; 13.913 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.976 ; 13.801 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.606 ; 11.662 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.810 ; 13.668 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.467 ; 12.356 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.414 ; 13.230 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.645 ; 11.640 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.704 ; 12.579 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.191 ; 12.141 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.011 ; 12.856 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.297 ; 13.136 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.470 ; 13.335 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.976 ; 13.801 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.216 ; 12.126 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.331 ; 13.196 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.988 ; 11.896 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.334 ; 12.279 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.745 ; 11.668 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.037  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.037  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.863 ; 13.592 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.058 ; 12.844 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.934 ; 12.801 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.595 ; 11.607 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.750 ; 11.619 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.076 ; 11.052 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.285 ; 12.130 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.396 ; 10.428 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.633 ; 12.544 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.536 ; 10.627 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.152 ; 11.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.863 ; 13.592 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.282 ; 11.263 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.712 ; 11.547 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.651 ; 11.489 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.929  ; 9.871  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.158 ; 10.996 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.379 ; 10.432 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.250 ; 11.098 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.712 ; 11.547 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.129 ; 11.179 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.519 ; 10.380 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.900 ; 13.628 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.968 ; 12.753 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.924 ; 12.791 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.929 ; 13.046 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.852 ; 11.724 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.996 ; 10.976 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.853 ; 12.666 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.182 ; 11.165 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 13.034 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.526 ; 10.617 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.629 ; 12.408 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.900 ; 13.628 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.276 ; 11.257 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 4.932 ; 5.149 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 4.932 ; 5.149 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 4.992 ; 5.215 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.186 ; 4.375 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.732 ; 4.967 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.549 ; 5.888 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.148 ; 4.298 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.020 ; 5.251 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.148 ; 4.298 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.899 ; 5.112 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.926 ; 5.147 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 5.255 ; 5.514 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.329 ; 4.514 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.329 ; 4.514 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 4.926 ; 5.138 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.868 ; 5.081 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 5.325 ; 5.648 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.344 ; 4.514 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.185 ; 4.346 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.185 ; 4.346 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.763 ; 4.960 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.610 ; 4.842 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.610 ; 4.842 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.119 ; 5.358 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.001 ; 5.221 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 5.073 ; 5.319 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.027 ; 5.262 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.523 ; 4.612 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 6.049 ; 6.327 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.977 ; 6.226 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.697 ; 5.916 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.093 ; 5.269 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.252 ; 5.458 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.950 ; 6.109 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 4.863 ; 4.940 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.918 ; 6.188 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.849 ; 5.026 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.731 ; 5.953 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 5.984 ; 6.171 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 4.720 ; 4.806 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.523 ; 4.612 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 6.081 ; 6.345 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.626 ; 5.839 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.912 ; 5.030 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.282 ; 4.469 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.442 ; 4.631 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 4.902 ; 5.124 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.282 ; 4.469 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.468 ; 4.671 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.223 ; 5.503 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.249 ; 2.636 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.289 ; 2.676 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.554 ; 4.729 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 6.204 ; 6.541 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 4.836 ; 5.044 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.812 ; 6.167 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 6.099 ; 6.423 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.677 ; 4.874 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.731 ; 4.927 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.645 ; 5.959 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 5.942 ; 6.265 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.507 ; 5.803 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 4.912 ; 5.164 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.689 ; 4.906 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.648 ; 4.867 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 4.735 ; 4.944 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 4.554 ; 4.729 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 5.466 ; 5.735 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 5.943 ; 6.310 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.715 ; 4.801 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.969 ; 6.247 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.967 ; 6.216 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 6.601 ; 6.877 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.157 ; 5.353 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.196 ; 5.399 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 6.207 ; 6.401 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.248 ; 5.363 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 6.145 ; 6.464 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.839 ; 5.016 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.946 ; 6.180 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 6.011 ; 6.199 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 4.715 ; 4.801 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.656 ; 4.896 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.359 ; 4.570 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 5.009 ; 5.247 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 5.258 ; 5.515 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.705 ; 4.918 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.988 ; 5.269 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.843 ; 5.082 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.548 ; 4.723 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 5.228 ; 5.480 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 5.381 ; 5.662 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 5.841 ; 6.116 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.359 ; 4.570 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.497 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.599 ; 4.805 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.834 ; 5.113 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.709 ; 4.928 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.982 ; 5.209 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.822 ; 5.033 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.544 ; 4.719 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 6.204 ; 6.541 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.831 ; 5.040 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.810 ; 6.168 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 6.110 ; 6.434 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.697 ; 4.894 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 4.740 ; 4.940 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.475 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 5.772 ; 6.076 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 6.215 ; 6.529 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 4.938 ; 5.184 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.722 ; 4.939 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.658 ; 4.877 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 4.696 ; 4.905 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 4.544 ; 4.719 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 5.648 ; 5.952 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 6.008 ; 6.370 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.249 ; 2.636 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.289 ; 2.676 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.078 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.078 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.076 ; 6.232 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.893 ; 6.072 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.897 ; 6.109 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.926 ; 7.185 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.294 ; 6.482 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.712 ; 6.949 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.893 ; 6.072 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.409 ; 6.614 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.152 ; 6.346 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.534 ; 6.735 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.679 ; 6.890 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.762 ; 7.008 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.989 ; 7.260 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.137 ; 6.308 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.714 ; 6.951 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.056 ; 6.225 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.203 ; 6.406 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.920 ; 6.073 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.296 ; 5.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.514 ; 6.827 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.946 ; 6.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.669 ; 5.888 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.482 ; 5.677 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.652 ; 5.898 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.211 ; 6.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.296 ; 5.492 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.354 ; 6.645 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.382 ; 5.613 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.133 ; 6.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.909 ; 7.266 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.675 ; 5.917 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.116 ; 5.287 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.923 ; 6.164 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.116 ; 5.287 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.728 ; 5.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.349 ; 5.608 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.750 ; 5.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.995 ; 6.237 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.739 ; 6.032 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.399 ; 5.599 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.372 ; 5.603 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.434 ; 6.747 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.936 ; 6.194 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.573 ; 6.849 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.546 ; 5.761 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.596 ; 5.839 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.468 ; 6.784 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.681 ; 5.915 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.581 ; 6.921 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.372 ; 5.603 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.348 ; 6.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.936 ; 7.294 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.670 ; 5.912 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4542     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 229      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4542     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 229      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 386   ; 386  ;
; Unconstrained Output Ports      ; 131   ; 131  ;
; Unconstrained Output Port Paths ; 279   ; 279  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Mar 07 12:37:09 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 48 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.980
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.980     -1739.944 cpu_clk 
    Info (332119):    -4.169       -94.387 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.938       -19.353 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -4.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.381       -65.335 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.845        -5.326 cpu_clk 
    Info (332119):     0.240         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.695       -11.120 cpu_clk 
Info (332146): Worst-case removal slack is 1.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.213         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -598.364 cpu_clk 
    Info (332119):     0.389         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.408         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.364
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.364     -1547.574 cpu_clk 
    Info (332119):    -3.732       -85.412 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.862       -18.505 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -3.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.963       -58.754 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.592        -4.757 cpu_clk 
    Info (332119):     0.321         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.530        -8.480 cpu_clk 
Info (332146): Worst-case removal slack is 1.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.112         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -597.420 cpu_clk 
    Info (332119):     0.435         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.466         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.613      -694.571 cpu_clk 
    Info (332119):    -1.531       -29.445 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -0.696        -4.692 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.423       -38.995 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.559        -3.085 cpu_clk 
    Info (332119):     0.214         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.143         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.560         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -450.660 cpu_clk 
    Info (332119):     0.312         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.378         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Sat Mar 07 12:37:13 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


