# P5 课上回忆

## 第一次
----
由于没有实现从寄存器转发而被数据抓出来了

寄

### T1L6

应该是助教故意把最难的一题放前面了

要求实现 load byte 的同时根据 load 出的结果决定写入的地址 （ < 0 载入 base, >= 0 载入 rt）

（在目前这种结构的 CPU 上）修改一下 DM，然后在 WB 和 MEM 修改一下输出就行了

之后如果架构改变的话可能做法也要有一些改变

### T2L2

`jonall`

效果是 PC+8 写入 $ra, 根据 reg[rs] ,reg[rt] 是否为相反数决定是跳转 还是 清空延迟槽

在 D 级的 CMP 模块中进行判断

> 早前错误的理解为我的流水线中预留了一个没有使用的信号，我直接使用该信号代表屏蔽指令来清除延迟槽了

由于错误 CPU 结构的问题，这一问的实现（主要是清空延迟槽）也许无法为任何人带来参考价值

需要注意的是直接通过相加判断相反数可能会遇到 0x80000000 的错误，需要寻找能够避免问题的方法

### T3L4

`addoi`

极其简单的题目

仅需修改 ALU 即可实现

----
以上，等待下一次上机吧 QAQ
