Timing Analyzer report for uart
Thu Nov 22 02:21:10 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rst'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rst'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'rst'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Hold: 'rst'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'rst'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Hold: 'rst'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.94 MHz ; 229.94 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.349 ; -278.487           ;
; rst   ; -1.759 ; -1.759             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
; rst   ; 1.581 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.099 ; -127.451              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.435 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -278.253                         ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.349 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.268      ;
; -3.345 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.264      ;
; -3.300 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.219      ;
; -3.263 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.182      ;
; -3.261 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.180      ;
; -3.260 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.179      ;
; -3.258 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.177      ;
; -3.257 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.176      ;
; -3.256 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.175      ;
; -3.249 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.242 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.076 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.996      ;
; -3.047 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.968      ;
; -2.987 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.907      ;
; -2.983 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.904      ;
; -2.938 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.901 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.821      ;
; -2.899 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.819      ;
; -2.898 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.818      ;
; -2.897 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.896 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.816      ;
; -2.895 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.894 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.814      ;
; -2.887 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.807      ;
; -2.880 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 3.800      ;
; -2.869 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.790      ;
; -2.867 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.788      ;
; -2.864 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.825 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.746      ;
; -2.816 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.737      ;
; -2.747 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.668      ;
; -2.714 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.635      ;
; -2.712 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.632      ;
; -2.664 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.584      ;
; -2.648 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.608 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 3.527      ;
; -2.608 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.527      ;
; -2.608 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.527      ;
; -2.608 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.527      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.598 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 3.517      ;
; -2.598 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.517      ;
; -2.598 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.517      ;
; -2.598 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.517      ;
; -2.585 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.435     ; 3.151      ;
; -2.562 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.482      ;
; -2.540 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.461      ;
; -2.540 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.461      ;
; -2.534 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.454      ;
; -2.532 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.452      ;
; -2.529 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.448      ;
; -2.523 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.520      ;
; -2.519 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.506      ; 5.516      ;
; -2.516 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.437      ;
; -2.506 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.433     ; 3.074      ;
; -2.505 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 3.424      ;
; -2.505 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.424      ;
; -2.505 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.424      ;
; -2.505 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.424      ;
; -2.490 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.487 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.407      ;
; -2.483 ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.431     ; 3.053      ;
; -2.481 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.401      ;
; -2.474 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.471      ;
; -2.457 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.377      ;
; -2.447 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.367      ;
; -2.437 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.434      ;
; -2.435 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.432      ;
; -2.434 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.431      ;
; -2.432 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.429      ;
; -2.431 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.428      ;
; -2.430 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.427      ;
; -2.423 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.420      ;
; -2.416 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 2.506      ; 5.413      ;
; -2.412 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.332      ;
; -2.394 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.315      ;
; -2.394 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.315      ;
; -2.369 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.354 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.343 ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.431     ; 2.913      ;
; -2.326 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.314 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.576     ; 2.739      ;
; -2.311 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.231      ;
; -2.302 ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.435     ; 2.868      ;
; -2.293 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.265      ; 3.474      ;
; -2.284 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.204      ;
; -2.284 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.204      ;
; -2.278 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.262      ; 3.456      ;
; -2.275 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.194      ;
; -2.270 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.265      ; 3.451      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                             ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.759 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -1.059     ; 0.743      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.486 ; flag.0010                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.779      ;
; 0.490 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.801      ;
; 0.500 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.508 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.513 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.806      ;
; 0.520 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.173      ;
; 0.533 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.186      ;
; 0.540 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.193      ;
; 0.540 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.193      ;
; 0.547 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.200      ;
; 0.550 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.203      ;
; 0.550 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.557 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.210      ;
; 0.562 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.215      ;
; 0.567 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.220      ;
; 0.582 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.235      ;
; 0.584 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.237      ;
; 0.585 ; uart_rx:uart_rx1|last~1                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.000        ; 1.060      ; 1.887      ;
; 0.586 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.240      ;
; 0.598 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.256      ;
; 0.598 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.252      ;
; 0.615 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.269      ;
; 0.616 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.270      ;
; 0.618 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.276      ;
; 0.625 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.283      ;
; 0.625 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.283      ;
; 0.626 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.479      ; 1.359      ;
; 0.627 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.285      ;
; 0.630 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.288      ;
; 0.636 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.294      ;
; 0.642 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.429      ;
; 0.649 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.649 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.651 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.651 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.309      ;
; 0.671 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.329      ;
; 0.685 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.702 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.702 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.706 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.708 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.727 ; irq2                                                                                                                                                ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.020      ;
; 0.743 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.058      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.057      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.057      ;
; 0.747 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.058      ;
; 0.747 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.749 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.752 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.065      ;
; 0.754 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.048      ;
; 0.755 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.047      ;
; 0.755 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.761 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.551      ;
; 0.765 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.078      ;
; 0.767 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                             ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.581 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.932     ; 0.679      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.099 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.854      ; 5.359      ;
; -2.082 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.859      ; 5.347      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.327      ;
; -2.050 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.849      ; 5.305      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.032 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.501      ; 5.024      ;
; -2.025 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.291      ;
; -2.021 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.855      ; 5.282      ;
; -2.013 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.271      ;
; -1.992 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.989      ;
; -1.992 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.506      ; 4.989      ;
; -1.992 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.506      ; 4.989      ;
; -1.992 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.506      ; 4.989      ;
; -1.987 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.500      ; 4.978      ;
; -1.987 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.253      ;
; -1.987 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 2.500      ; 4.978      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.958 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.500      ; 4.949      ;
; -1.939 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.936      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.928 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.926      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.909 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.506      ; 4.906      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.900 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.507      ; 4.898      ;
; -1.173 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.854      ; 4.933      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.164 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.501      ; 4.656      ;
; -1.155 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.859      ; 4.920      ;
; -1.144 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.902      ;
; -1.141 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.849      ; 4.896      ;
; -1.131 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.860      ; 4.897      ;
; -1.117 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.875      ;
; -1.105 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 1.000        ; 2.506      ; 4.602      ;
; -1.105 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.602      ;
; -1.105 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.602      ;
; -1.105 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.602      ;
; -1.102 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.855      ; 4.863      ;
; -1.098 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 2.500      ; 4.589      ;
; -1.098 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 2.500      ; 4.589      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.082 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 2.500      ; 4.573      ;
; -1.079 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.860      ; 4.845      ;
; -1.046 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.506      ; 4.543      ;
; -1.037 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.507      ; 4.535      ;
; -1.037 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.507      ; 4.535      ;
; -1.037 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.507      ; 4.535      ;
; -1.037 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.507      ; 4.535      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.435 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.626      ;
; 1.456 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.946      ; 4.643      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.461 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.603      ; 4.306      ;
; 1.472 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.655      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.478 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.602      ; 4.322      ;
; 1.485 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.676      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.487 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.332      ;
; 1.494 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.940      ; 4.675      ;
; 1.496 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.340      ;
; 1.497 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.680      ;
; 1.507 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.698      ;
; 1.525 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.945      ; 4.711      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.531 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.596      ; 4.369      ;
; 1.546 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.596      ; 4.384      ;
; 1.546 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 2.596      ; 4.384      ;
; 1.553 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.397      ;
; 1.553 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.397      ;
; 1.553 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.397      ;
; 1.553 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.397      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 1.609 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.597      ; 4.448      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.341 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.603      ; 4.686      ;
; 2.347 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 2.950      ; 5.038      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.349 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 2.602      ; 4.693      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
; 2.367 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.712      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 242.37 MHz ; 238.04 MHz      ; clk        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.126 ; -248.926          ;
; rst   ; -1.509 ; -1.509            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
; rst   ; 1.425 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.066 ; -125.874             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.295 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -278.253                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.126 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.104 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 4.033      ;
; -3.089 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 4.018      ;
; -3.052 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.981      ;
; -3.050 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.979      ;
; -3.048 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.977      ;
; -3.046 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.975      ;
; -3.044 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.973      ;
; -3.044 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.973      ;
; -3.024 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.953      ;
; -3.019 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.948      ;
; -2.891 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.821      ;
; -2.819 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.749      ;
; -2.812 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.742      ;
; -2.765 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.694      ;
; -2.743 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.672      ;
; -2.728 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.657      ;
; -2.724 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.654      ;
; -2.711 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.641      ;
; -2.710 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.640      ;
; -2.691 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.620      ;
; -2.689 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.618      ;
; -2.687 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.687 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.617      ;
; -2.687 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.617      ;
; -2.685 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.614      ;
; -2.683 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.612      ;
; -2.683 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.612      ;
; -2.663 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.658 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.073     ; 3.587      ;
; -2.648 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.578      ;
; -2.600 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.530      ;
; -2.530 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.460      ;
; -2.478 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.275      ;
; -2.474 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.403      ;
; -2.467 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.396      ;
; -2.456 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.305      ; 5.253      ;
; -2.441 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.238      ;
; -2.404 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.201      ;
; -2.402 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.199      ;
; -2.400 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.197      ;
; -2.399 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.328      ;
; -2.398 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.195      ;
; -2.396 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.193      ;
; -2.396 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.193      ;
; -2.379 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.308      ;
; -2.376 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.305      ; 5.173      ;
; -2.371 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 2.305      ; 5.168      ;
; -2.368 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.384     ; 2.986      ;
; -2.366 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.295      ;
; -2.365 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.294      ;
; -2.342 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.271      ;
; -2.342 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.271      ;
; -2.323 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.254      ;
; -2.323 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.254      ;
; -2.323 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.254      ;
; -2.323 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.254      ;
; -2.315 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.246      ;
; -2.313 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.243      ;
; -2.303 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.232      ;
; -2.283 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.381     ; 2.904      ;
; -2.275 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.204      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.266 ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.381     ; 2.887      ;
; -2.255 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.184      ;
; -2.244 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.173      ;
; -2.243 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.236 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.167      ;
; -2.236 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.167      ;
; -2.236 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.167      ;
; -2.236 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.167      ;
; -2.175 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.105      ;
; -2.167 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.150 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.080      ;
; -2.150 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.080      ;
; -2.146 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.075      ;
; -2.135 ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.383     ; 2.754      ;
; -2.106 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.569      ;
; -2.090 ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.384     ; 2.708      ;
; -2.088 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.018      ;
; -2.064 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.200      ; 3.303      ;
; -2.062 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.991      ;
; -2.058 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.199      ; 3.296      ;
; -2.058 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.056 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_datain_reg0           ; clk          ; clk         ; 1.000        ; 0.271      ; 3.366      ;
; -2.055 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 1.000        ; 0.266      ; 3.360      ;
; -2.055 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_we_reg                ; clk          ; clk         ; 1.000        ; 0.266      ; 3.360      ;
; -2.054 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.052 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.229      ; 3.205      ;
; -2.048 ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.381     ; 2.669      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                              ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.509 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -0.955     ; 0.669      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.450 ; flag.0010                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.718      ;
; 0.452 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.736      ;
; 0.465 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.732      ;
; 0.469 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.736      ;
; 0.477 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.482 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.749      ;
; 0.485 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.066      ;
; 0.498 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.079      ;
; 0.501 ; uart_rx:uart_rx1|last~1                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.000        ; 0.955      ; 1.681      ;
; 0.506 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.087      ;
; 0.509 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.090      ;
; 0.510 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.778      ;
; 0.512 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.093      ;
; 0.516 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.097      ;
; 0.522 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.103      ;
; 0.523 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.104      ;
; 0.530 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.111      ;
; 0.543 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.352      ; 1.125      ;
; 0.544 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.125      ;
; 0.546 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.127      ;
; 0.558 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.352      ; 1.140      ;
; 0.568 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.151      ;
; 0.569 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.352      ; 1.151      ;
; 0.573 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.352      ; 1.155      ;
; 0.579 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.313      ;
; 0.583 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.423      ; 1.236      ;
; 0.583 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.166      ;
; 0.584 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.167      ;
; 0.588 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.171      ;
; 0.588 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.171      ;
; 0.589 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.172      ;
; 0.599 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.182      ;
; 0.600 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.606 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.873      ;
; 0.607 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.609 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.612 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.195      ;
; 0.623 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.890      ;
; 0.624 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.627 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.353      ; 1.210      ;
; 0.637 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.904      ;
; 0.646 ; irq2                                                                                                                                                ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.653 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.653 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.655 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.670 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.676 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.942      ;
; 0.680 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.948      ;
; 0.680 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.948      ;
; 0.680 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.948      ;
; 0.681 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.948      ;
; 0.685 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.419      ;
; 0.689 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.973      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.974      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.974      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.692 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.976      ;
; 0.693 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.977      ;
; 0.694 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.979      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.979      ;
; 0.696 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.980      ;
; 0.696 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.980      ;
; 0.696 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.433      ;
; 0.700 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.700 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.435      ;
; 0.706 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.993      ;
; 0.709 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.995      ;
; 0.712 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                              ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.425 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.841     ; 0.614      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.066 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.613      ; 5.093      ;
; -2.053 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.615      ; 5.082      ;
; -2.047 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.608      ; 5.069      ;
; -2.015 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.607      ; 5.036      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -2.008 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.300      ; 4.800      ;
; -1.988 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.616      ; 5.018      ;
; -1.985 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.614      ; 5.013      ;
; -1.976 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.608      ; 4.998      ;
; -1.967 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.764      ;
; -1.967 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.764      ;
; -1.967 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.764      ;
; -1.967 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.764      ;
; -1.960 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.303      ; 4.755      ;
; -1.960 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 2.303      ; 4.755      ;
; -1.955 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.616      ; 4.985      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.927 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.301      ; 4.720      ;
; -1.915 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.712      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.906 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.704      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.305      ; 4.683      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -1.886 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.306      ; 4.684      ;
; -0.963 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.613      ; 4.490      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.955 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.300      ; 4.247      ;
; -0.948 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.615      ; 4.477      ;
; -0.936 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.458      ;
; -0.934 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.607      ; 4.455      ;
; -0.928 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.458      ;
; -0.914 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.436      ;
; -0.899 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 1.000        ; 2.305      ; 4.196      ;
; -0.899 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.196      ;
; -0.899 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.196      ;
; -0.899 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.196      ;
; -0.896 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.614      ; 4.424      ;
; -0.892 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 2.303      ; 4.187      ;
; -0.892 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 2.303      ; 4.187      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.410      ;
; -0.880 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 2.301      ; 4.173      ;
; -0.849 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.305      ; 4.146      ;
; -0.838 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.306      ; 4.136      ;
; -0.838 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.306      ; 4.136      ;
; -0.838 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.306      ; 4.136      ;
; -0.838 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.306      ; 4.136      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.295 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.213      ;
; 1.310 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.697      ; 4.227      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.311 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.391      ; 3.927      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.325 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.391      ; 3.941      ;
; 1.328 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.238      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.335 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.951      ;
; 1.341 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.259      ;
; 1.346 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.390      ; 3.961      ;
; 1.346 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.256      ;
; 1.349 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.259      ;
; 1.360 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.278      ;
; 1.374 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.696      ; 4.290      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.375 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.387      ; 3.987      ;
; 1.388 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.388      ; 4.001      ;
; 1.388 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 2.388      ; 4.001      ;
; 1.393 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 2.391      ; 4.009      ;
; 1.393 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.009      ;
; 1.393 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.009      ;
; 1.393 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.009      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 1.448 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.385      ; 4.058      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 2.391      ; 4.485      ;
; 2.369 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 2.698      ; 4.787      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.370 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.391      ; 4.486      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; -0.500       ; 2.690      ; 4.800      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
; 2.390 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.506      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.034 ; -47.916           ;
; rst   ; -0.225 ; -0.225            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
; rst   ; 0.682 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.847 ; -51.652              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.730 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -153.697                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.647      ;
; -1.032 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 1.136      ; 2.645      ;
; -1.005 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.618      ;
; -0.989 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.602      ;
; -0.986 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.599      ;
; -0.985 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.598      ;
; -0.983 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.596      ;
; -0.980 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.593      ;
; -0.980 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.593      ;
; -0.980 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 1.136      ; 2.593      ;
; -0.952 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.911 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.524      ;
; -0.886 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.884 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.857 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.808      ;
; -0.841 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.838 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.789      ;
; -0.837 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.788      ;
; -0.835 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.832 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.783      ;
; -0.832 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.783      ;
; -0.832 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.783      ;
; -0.804 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.763 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.708 ; rst                                                                                                                                                 ; irq2                                                                                                                                                ; rst          ; clk         ; 0.500        ; 1.134      ; 2.319      ;
; -0.706 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.657      ;
; -0.666 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.662 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.660 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.659 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.633 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.629 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.580      ;
; -0.619 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.617 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.568      ;
; -0.614 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.613 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.564      ;
; -0.612 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.611 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.608 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.603 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.554      ;
; -0.594 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.205     ; 1.376      ;
; -0.594 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.545      ;
; -0.590 ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.206     ; 1.371      ;
; -0.580 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.579 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.577 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.206     ; 1.358      ;
; -0.575 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.573 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.524      ;
; -0.572 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.523      ;
; -0.569 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.552 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.503      ;
; -0.543 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.494      ;
; -0.542 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.539 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.525 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.476      ;
; -0.518 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.516 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.467      ;
; -0.515 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.101      ; 1.625      ;
; -0.514 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.511 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 1.000        ; 0.133      ; 1.653      ;
; -0.511 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_we_reg                ; clk          ; clk         ; 1.000        ; 0.133      ; 1.653      ;
; -0.509 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_datain_reg0           ; clk          ; clk         ; 1.000        ; 0.136      ; 1.654      ;
; -0.509 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.507 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.458      ;
; -0.505 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.101      ; 1.615      ;
; -0.505 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.456      ;
; -0.504 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.101      ; 1.614      ;
; -0.501 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.500 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 1.000        ; 0.133      ; 1.642      ;
; -0.500 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_we_reg                ; clk          ; clk         ; 1.000        ; 0.133      ; 1.642      ;
; -0.498 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_datain_reg0           ; clk          ; clk         ; 1.000        ; 0.136      ; 1.643      ;
; -0.497 ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.205     ; 1.279      ;
; -0.481 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 1.000        ; 0.133      ; 1.623      ;
; -0.481 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_we_reg                ; clk          ; clk         ; 1.000        ; 0.133      ; 1.623      ;
; -0.479 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_datain_reg0           ; clk          ; clk         ; 1.000        ; 0.136      ; 1.624      ;
; -0.469 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.419      ;
; -0.467 ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.206     ; 1.248      ;
; -0.465 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.416      ;
; -0.464 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.414      ;
; -0.463 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.461 ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.205     ; 1.243      ;
; -0.461 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.412      ;
; -0.459 ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.205     ; 1.241      ;
; -0.458 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.209      ;
; -0.455 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.406      ;
; -0.452 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.403      ;
; -0.449 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.592      ;
; -0.449 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.101      ; 1.559      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                              ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.225 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -0.487     ; 0.309      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.324      ;
; 0.197 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.485      ;
; 0.200 ; flag.0010                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.486      ;
; 0.202 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.204 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; uart_rx:uart_rx1|last~1                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.000        ; 0.487      ; 0.806      ;
; 0.206 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.491      ;
; 0.207 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.492      ;
; 0.208 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.493      ;
; 0.211 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.496      ;
; 0.213 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.498      ;
; 0.216 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.501      ;
; 0.217 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.502      ;
; 0.218 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.504      ;
; 0.220 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.505      ;
; 0.221 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.507      ;
; 0.223 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.508      ;
; 0.225 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.511      ;
; 0.225 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.511      ;
; 0.231 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.351      ;
; 0.232 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.518      ;
; 0.237 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.523      ;
; 0.237 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.523      ;
; 0.237 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.523      ;
; 0.239 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.563      ;
; 0.243 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.529      ;
; 0.243 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.529      ;
; 0.246 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.532      ;
; 0.253 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.540      ;
; 0.255 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.541      ;
; 0.256 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.377      ;
; 0.257 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.265 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.270 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; irq2                                                                                                                                                ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.278 ; irq2                                                                                                                                                ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.287 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.289 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.291 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.294 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.305 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.434      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[6]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                              ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.682 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.429     ; 0.283      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.847 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 1.293      ; 2.585      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.131      ; 2.446      ;
; -0.837 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.576      ;
; -0.826 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.565      ;
; -0.821 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.560      ;
; -0.819 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.555      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 1.134      ; 2.424      ;
; -0.813 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 1.132      ; 2.422      ;
; -0.813 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 1.134      ; 2.424      ;
; -0.812 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.548      ;
; -0.811 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.547      ;
; -0.805 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.544      ;
; -0.798 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.411      ;
; -0.798 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.411      ;
; -0.798 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.411      ;
; -0.798 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.411      ;
; -0.788 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 1.135      ; 2.400      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.776 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.389      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.767 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 1.136      ; 2.380      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.765 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 1.136      ; 2.378      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.122 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 1.131      ; 2.230      ;
; -0.102 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 1.293      ; 2.340      ;
; -0.090 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.329      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.081 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 1.132      ; 2.190      ;
; -0.080 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 1.134      ; 2.191      ;
; -0.080 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 1.134      ; 2.191      ;
; -0.079 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.318      ;
; -0.073 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.309      ;
; -0.072 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.308      ;
; -0.071 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 1.000        ; 1.136      ; 2.184      ;
; -0.071 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 1.136      ; 2.184      ;
; -0.071 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 1.136      ; 2.184      ;
; -0.071 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 1.136      ; 2.184      ;
; -0.066 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.305      ;
; -0.062 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.298      ;
; -0.050 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.289      ;
; -0.048 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 1.135      ; 2.160      ;
; -0.042 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.155      ;
; -0.042 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.155      ;
; -0.042 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.155      ;
; -0.042 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.155      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.730 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.195      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 1.180      ; 2.036      ;
; 0.742 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.204      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.743 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 1.180      ; 2.037      ;
; 0.745 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.210      ;
; 0.751 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.213      ;
; 0.752 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.214      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.756 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.051      ;
; 0.757 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.222      ;
; 0.762 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.768 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.233      ;
; 0.780 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 1.344      ; 2.244      ;
; 0.785 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.079      ;
; 0.785 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.079      ;
; 0.785 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.079      ;
; 0.785 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.079      ;
; 0.794 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 1.178      ; 2.086      ;
; 0.794 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 1.178      ; 2.086      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.795 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 1.176      ; 2.085      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 0.833 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.176      ; 2.123      ;
; 1.488 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 1.345      ; 2.453      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.491 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 1.180      ; 2.285      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 1.180      ; 2.288      ;
; 1.494 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; -0.500       ; 1.342      ; 2.456      ;
; 1.495 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; -0.500       ; 1.342      ; 2.457      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
; 1.502 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 1.181      ; 2.297      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.349   ; 0.186 ; -2.099   ; 0.730   ; -3.201              ;
;  clk             ; -3.349   ; 0.186 ; -2.099   ; 0.730   ; -3.201              ;
;  rst             ; -1.759   ; 0.682 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -280.246 ; 0.0   ; -127.451 ; 0.0     ; -281.253            ;
;  clk             ; -278.487 ; 0.000 ; -127.451 ; 0.000   ; -278.253            ;
;  rst             ; -1.759   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1631     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 28       ; 14       ; 0        ; 0        ;
; clk        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1631     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 28       ; 14       ; 0        ; 0        ;
; clk        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 65       ; 65       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 65       ; 65       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Thu Nov 22 02:21:08 2018
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.349            -278.487 clk 
    Info (332119):    -1.759              -1.759 rst 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
    Info (332119):     1.581               0.000 rst 
Info (332146): Worst-case recovery slack is -2.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.099            -127.451 clk 
Info (332146): Worst-case removal slack is 1.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.435               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -278.253 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.126            -248.926 clk 
    Info (332119):    -1.509              -1.509 rst 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     1.425               0.000 rst 
Info (332146): Worst-case recovery slack is -2.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.066            -125.874 clk 
Info (332146): Worst-case removal slack is 1.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.295               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -278.253 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.034             -47.916 clk 
    Info (332119):    -0.225              -0.225 rst 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.682               0.000 rst 
Info (332146): Worst-case recovery slack is -0.847
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.847             -51.652 clk 
Info (332146): Worst-case removal slack is 0.730
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.730               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -153.697 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Thu Nov 22 02:21:10 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


