---
title: "[λ² λ¦΄λ΅κ·Έ HDL] 05.κ²μ΄νΈ μμ¤€ λ¨λΈλ§"
date: 2025-03-20 12:56:00 +09:00
categories: [Verilog, λ² λ¦΄λ΅κ·Έκ³µλ¶€]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---

# 5μ¥ κ²μ΄νΈ μμ¤€ λ¨λΈλ§
## 5.1. κ²μ΄νΈ ν•νƒ
β… Verilogμ—μ„ κ²μ΄νΈ ν•νƒ(Gate Primitives)λ€?

Verilogμ **κ²μ΄νΈ ν•νƒ(Gate Primitives)**λ” λ…Όλ¦¬ νλ΅ μ„¤κ³„λ¥Ό μ„ν•΄ μ κ³µλλ” κΈ°λ³Έμ μΈ λ…Όλ¦¬ κ²μ΄νΈμ…λ‹λ‹¤.

μ΄λ¬ν• κ²μ΄νΈλ” Verilogμ—μ„ **ν”„λ¦¬λ―Έν‹°λΈ(Primitive)**λ΅ μ •μλμ–΄ μμΌλ©°, μ„¤κ³„μκ°€ λ…Όλ¦¬ νλ΅λ¥Ό κ°„λ‹¨ν•κ³  μ§κ΄€μ μΌλ΅ ν‘ν„ν•  μ μλ„λ΅ μ§€μ›ν•©λ‹λ‹¤.

#### π“ κ²μ΄νΈ ν•νƒμ μ£Όμ” νΉμ§•

1. λ…Όλ¦¬ νλ΅ μ„¤κ³„

    - λ…Όλ¦¬ κ²μ΄νΈλ” λ””μ§€ν„Έ νλ΅μ κΈ°λ³Έ κµ¬μ„± μ”μ†λ΅, Verilogμ—μ„ ν”„λ¦¬λ―Έν‹°λΈλ΅ μ κ³µλ©λ‹λ‹¤.

    - μ΄λ¥Ό μ‚¬μ©ν•μ—¬ μ΅°ν•© λ…Όλ¦¬ νλ΅λ¥Ό μ„¤κ³„ν•  μ μμµλ‹λ‹¤.

2. λ‚΄μ¥ ν”„λ¦¬λ―Έν‹°λΈ

    - Verilogλ” AND, OR, NOT λ“± κΈ°λ³Έμ μΈ λ…Όλ¦¬ κ²μ΄νΈλ¥Ό λ‚΄μ¥ ν”„λ¦¬λ―Έν‹°λΈλ΅ μ κ³µν•©λ‹λ‹¤.

3. μ‚¬μ© μ©μ΄μ„±
    
    - ν”„λ¦¬λ―Έν‹°λΈλ” λ³„λ„μ μ •μ μ—†μ΄ λ°”λ΅ μ‚¬μ©ν•  μ μμµλ‹λ‹¤.

    - μ…λ ¥κ³Ό μ¶λ ¥ μ‹ νΈλ¥Ό μ—°κ²°ν•μ—¬ κ°„λ‹¨ν λ…Όλ¦¬ μ—°μ‚°μ„ μν–‰ν•©λ‹λ‹¤.


### 5.1.1.  And/Or κ²μ΄νΈ
β… Verilogμ—μ„ And/Or κ²μ΄νΈλ€?
Verilogλ” λ…Όλ¦¬ νλ΅ μ„¤κ³„λ¥Ό μ„ν•΄ κΈ°λ³Έμ μΈ λ…Όλ¦¬ κ²μ΄νΈμΈ AND, OR, NAND, NOR, XOR, XNORλ¥Ό μ κ³µν•©λ‹λ‹¤. μ΄λ“¤μ€ ν”„λ¦¬λ―Έν‹°λΈλ΅ μ •μλμ–΄ μμΌλ©°, κ°„λ‹¨ν• λ…Όλ¦¬ μ—°μ‚°μ„ μν–‰ν•λ” λ° μ‚¬μ©λ©λ‹λ‹¤. μ΄λ¬ν• κ²μ΄νΈλ” λ‘ κ° μ΄μƒμ μ…λ ¥μ„ μ§€μ›ν•λ©°, νΉμ • μ΅°κ±΄μ—μ„ zμ™€ xκ°€ λ§λ‚λ©΄ κ²°κ³Όλ” xλ΅ μ²λ¦¬λ©λ‹λ‹¤.

#### π“ And/Or κ²μ΄νΈμ μ£Όμ” νΉμ§•

1. κΈ°λ³Έ ν”„λ¦¬λ―Έν‹°λΈ μ κ³µ

    - Verilogλ” and, nand, or, nor, xor, xnor ν”„λ¦¬λ―Έν‹°λΈλ¥Ό κΈ°λ³Έμ μΌλ΅ μ κ³µν•©λ‹λ‹¤.

2. μΈμ¤ν„΄μ¤ μ΄λ¦„ μƒλµ κ°€λ¥

    - ν”„λ¦¬λ―Έν‹°λΈλ¥Ό μ‚¬μ©ν•  λ• μΈμ¤ν„΄μ¤ μ΄λ¦„μ„ μƒλµν•΄λ„ λ™μ‘ν•©λ‹λ‹¤.

3. λ‹¤μ¤‘ μ…λ ¥ μ§€μ›

    - λ‘ κ° μ΄μƒμ μ…λ ¥μ„ μ²λ¦¬ν•  μ μμµλ‹λ‹¤.

4. νΉμ κ°’ μ²λ¦¬ (z, x)

    - μ§„λ¦¬ν‘μ—μ„ z(κ³ μ„ν”Όλμ¤)μ™€ x(μ• μ μ—†λ” κ°’)κ°€ λ§λ‚λ©΄ κ²°κ³Όλ” ν•­μƒ xλ΅ μ²λ¦¬λ©λ‹λ‹¤.

### 5.1.2. Buf/Not κ²μ΄νΈ
β… Verilogμ—μ„ Buf/Not κ²μ΄νΈλ€?
Verilogμ Buf/Not κ²μ΄νΈλ” μ‹ νΈλ¥Ό μ „λ‹¬ν•κ±°λ‚ λ°μ „ν•λ” κΈ°λ³Έμ μΈ λ…Όλ¦¬ κ²μ΄νΈμ…λ‹λ‹¤. 

μ΄λ“¤μ€ ν”„λ¦¬λ―Έν‹°λΈλ΅ μ •μλμ–΄ μμΌλ©°, κ°„λ‹¨ν• μ‹ νΈ μ²λ¦¬ μ‘μ—…μ„ μν–‰ν•©λ‹λ‹¤. 

bufλ” μ…λ ¥ μ‹ νΈλ¥Ό κ·Έλ€λ΅ μ¶λ ¥ν•λ©°, notμ€ μ…λ ¥ μ‹ νΈλ¥Ό λ°μ „ν•μ—¬ μ¶λ ¥ν•©λ‹λ‹¤.

#### π“ Buf/Not κ²μ΄νΈμ μ£Όμ” νΉμ§•

1. ν”„λ¦¬λ―Έν‹°λΈ μ κ³µ

    - Verilogλ” buf(λ²„νΌ)μ™€ not(λ°μ „κΈ°) ν”„λ¦¬λ―Έν‹°λΈλ¥Ό κΈ°λ³Έμ μΌλ΅ μ κ³µν•©λ‹λ‹¤.

2. μΈμ¤ν„΄μ¤ μ΄λ¦„ μƒλµ κ°€λ¥

    - λ‹¤λ¥Έ ν”„λ¦¬λ―Έν‹°λΈμ™€ λ§μ°¬κ°€μ§€λ΅ μΈμ¤ν„΄μ¤ μ΄λ¦„ μ—†μ΄ μ‚¬μ©ν•  μ μμµλ‹λ‹¤.

3. λ‹¤μ¤‘ μ…λ ¥ μ§€μ›

    - λ‘ κ° μ΄μƒμ μ…λ ¥μ„ μ²λ¦¬ν•  μ μμµλ‹λ‹¤.

4. νΉμ κ°’ μ²λ¦¬ (x, z)

    - μ§„λ¦¬ν‘μ—μ„ μ…λ ¥ μ‹ νΈκ°€ λ¶ν™•μ‹¤(x)ν•κ±°λ‚ κ³ μ„ν”Όλμ¤(z)μΌ κ²½μ°, μ¶λ ¥μ€ ν•­μƒ λ¶ν™•μ‹¤(x)λ΅ μ²λ¦¬λ©λ‹λ‹¤.

### 5.1.3. μΈμ¤ν„΄μ¤ λ°°μ—΄
β… Verilogμ—μ„ μΈμ¤ν„΄μ¤ λ°°μ—΄(Instance Array)μ΄λ€?
Verilogμ **μΈμ¤ν„΄μ¤ λ°°μ—΄(Instance Array)**μ€ λ™μΌν• ν”„λ¦¬λ―Έν‹°λΈλ‚ λ¨λ“μ„ λ‹¤μμ μΈμ¤ν„΄μ¤λ΅ μƒμ„±ν•  λ• μ‚¬μ©λ©λ‹λ‹¤.

μ΄λ¥Ό ν†µν•΄ λ°λ³µμ μΌλ΅ κ°™μ€ κΈ°λ¥μ„ μν–‰ν•λ” μ—¬λ¬ μΈμ¤ν„΄μ¤λ¥Ό κ°„κ²°ν•κ² μ„ μ–Έν•κ³  κ΄€λ¦¬ν•  μ μμµλ‹λ‹¤.

μΈμ¤ν„΄μ¤ λ°°μ—΄μ€ μ£Όλ΅ λ²΅ν„° μ‹ νΈλ¥Ό μ²λ¦¬ν•λ” λ° ν™μ©λ©λ‹λ‹¤.

#### π“ μΈμ¤ν„΄μ¤ λ°°μ—΄μ μ£Όμ” νΉμ§•

1. λ°λ³µμ μΈ μΈμ¤ν„΄μ¤ μƒμ„±

    - λ™μΌν• ν”„λ¦¬λ―Έν‹°λΈλ‚ λ¨λ“μ„ λ‹¤μμ μΈμ¤ν„΄μ¤λ΅ μƒμ„±ν•μ—¬ λ°λ³µ μ‘μ—…μ„ κ°„μ†ν™”ν•©λ‹λ‹¤.

2. λ²΅ν„° μ‹ νΈ μ²λ¦¬

    - μ…λ ¥κ³Ό μ¶λ ¥μ΄ λ²΅ν„° ν•νƒμΌ λ•, κ° λΉ„νΈμ— λ€ν•΄ κ°λ³„μ μΌλ΅ μΈμ¤ν„΄μ¤λ¥Ό μƒμ„±ν•©λ‹λ‹¤.

3. κ°„κ²°ν• ν‘ν„

    - λ°°μ—΄μ„ μ‚¬μ©ν•μ—¬ μ—¬λ¬ μΈμ¤ν„΄μ¤λ¥Ό ν• μ¤„λ΅ μ„ μ–Έν•  μ μμµλ‹λ‹¤.

4. ν™•μ¥ κ°€λ¥μ„±

    - λ°°μ—΄ ν¬κΈ°λ¥Ό μ΅°μ •ν•μ—¬ ν•„μ”ν• λ§νΌμ μΈμ¤ν„΄μ¤λ¥Ό μƒμ„±ν•  μ μμµλ‹λ‹¤.


#### π“ μΈμ¤ν„΄μ¤ λ°°μ—΄ μ‚¬μ© μμ 

μμ  1: NAND κ²μ΄νΈ λ°°μ—΄

```verilog
module InstanceArrayExample;
    wire [7:0] OUT, IN1, IN2;

    // NAND κ²μ΄νΈ λ°°μ—΄ μ„ μ–Έ
    nand n_gate [7:0] (OUT, IN1, IN2);

    initial begin
        $monitor("IN1 = %b, IN2 = %b -> OUT = %b", IN1, IN2, OUT);
    end
endmodule
```
β” μ„¤λ…:

- nand ν”„λ¦¬λ―Έν‹°λΈλ¥Ό λ°°μ—΄λ΅ μ„ μ–Έν•μ—¬ 8κ°μ NAND κ²μ΄νΈλ¥Ό μƒμ„±ν–μµλ‹λ‹¤.

- κ° κ²μ΄νΈλ” μ…λ ¥ λ²΅ν„°(IN1, IN2)μ λΉ„νΈλ¥Ό μ²λ¦¬ν•μ—¬ μ¶λ ¥ λ²΅ν„°(OUT)λ΅ μ „λ‹¬ν•©λ‹λ‹¤.

μμ  2: νμƒλ μΈμ¤ν„΄μ¤ ν‘ν„

```verilog
module InstanceArrayDetailedExample;
    wire [7:0] OUT, IN1, IN2;

    // κ°κ°μ NAND κ²μ΄νΈλ¥Ό κ°λ³„μ μΌλ΅ μ„ μ–Έν• ν‘ν„
    nand n_gate[0] (OUT[0], IN1[0], IN2[0]);
    nand n_gate[1] (OUT[1], IN1[1], IN2[1]);
    nand n_gate[2] (OUT[2], IN1[2], IN2[2]);
    nand n_gate[3] (OUT[3], IN1[3], IN2[3]);
    nand n_gate[4] (OUT[4], IN1[4], IN2[4]);
    nand n_gate[5] (OUT[5], IN1[5], IN2[5]);
    nand n_gate[6] (OUT[6], IN1[6], IN2[6]);
    nand n_gate[7] (OUT[7], IN1[7], IN2[7]);

    initial begin
        $monitor("IN1 = %b, IN2 = %b -> OUT = %b", IN1, IN2, OUT);
    end
endmodule
```
β” μ„¤λ…:

- κ° NAND κ²μ΄νΈλ¥Ό κ°λ³„μ μΌλ΅ μ„ μ–Έν•μ—¬ ν‘ν„ν–μµλ‹λ‹¤.

- λ°°μ—΄ ν‘ν„κ³Ό λ™μΌν• κ²°κ³Όλ¥Ό μ κ³µν•μ§€λ§ μ½”λ“κ°€ κΈΈμ–΄μ§‘λ‹λ‹¤.


### 5.1.4. μμ 

## 5.2. κ²μ΄νΈ μ§€μ—°
### 5.2.1. μƒμΉ, ν•κ°•, ν„΄-μ¤ν”„ μ§€μ—°
β… Verilogμ—μ„ μƒμΉ, ν•κ°•, ν„΄-μ¤ν”„ μ§€μ—°μ΄λ€?
Verilogλ” κ²μ΄νΈ μ§€μ—°μ„ λ¨λΈλ§ν•κΈ° μ„ν•΄ μƒμΉ μ§€μ—°(Rise Delay), ν•κ°• μ§€μ—°(Fall Delay), **ν„΄-μ¤ν”„ μ§€μ—°(Turn-off Delay)**μ„ μ κ³µν•©λ‹λ‹¤. 

μ΄λ¬ν• μ§€μ—°μ€ λ…Όλ¦¬ κ²μ΄νΈμ μ¶λ ¥μ΄ μƒνƒλ¥Ό λ³€κ²½ν•  λ• κ±Έλ¦¬λ” μ‹κ°„μ„ λ‚νƒ€λ‚΄λ©°, μ‹¤μ  ν•λ“μ›¨μ–΄μ λ™μ‘μ„ μ‹λ®¬λ μ΄μ…ν•λ” λ° μ‚¬μ©λ©λ‹λ‹¤.

1. μƒμΉ μ§€μ—° (Rise Delay)
μ„¤λ…:
μ‹ νΈκ°€ 0, x, λλ” zμ—μ„ 1λ΅ λ³€ν•  λ• κ±Έλ¦¬λ” μ‹κ°„μ…λ‹λ‹¤.


2. ν•κ°• μ§€μ—° (Fall Delay)
    - μ‹ νΈκ°€ 1, x, zμ—μ„ 0μΌλ΅ λ³€ν•  λ• κ±Έλ¦¬λ” μ‹κ°„μ…λ‹λ‹¤125.

    - μμ‹: and #(4, 6) a2(out, i1, i2); μƒμΉ 4, ν•κ°• 6

3. ν„΄μ¤ν”„ μ§€μ—° (Turn-off Delay)
    - μ‹ νΈκ°€ 0, 1, xμ—μ„ zλ΅ λ³€ν•  λ• κ±Έλ¦¬λ” μ‹κ°„μ…λ‹λ‹¤

    - μμ‹: bufif0 #(3,4,5) b1 (out, in, control); μƒμΉ 3, ν•κ°• 4, ν„΄μ¤ν”„ 5

### 5.2.2. μµμ†/μ²ν•μ /μµλ€κ°’
β… Verilogμ—μ„ μµμ†/μ²ν•μ /μµλ€κ°’(Min/Typical/Max) μ§€μ—°μ΄λ€?
Verilogλ” λ””μ§€ν„Έ νλ΅μ μ§€μ—° μ‹κ°„μ„ λ¨λΈλ§ν•κΈ° μ„ν•΄ **μµμ†κ°’(Min), μ²ν•μ κ°’(Typical), μµλ€κ°’(Max)**μ„ μ κ³µν•©λ‹λ‹¤. μ΄λ¬ν• μ§€μ—° μ‹κ°„μ€ ν•λ“μ›¨μ–΄μ μ‹¤μ  λ™μ‘μ—μ„ λ°μƒν•  μ μλ” μ‹κ°„ λ²”μ„λ¥Ό μ •μν•λ©°, μ‹λ®¬λ μ΄ν„°μ— λ”°λΌ νΉμ • κ°’μ„ μ„ νƒν•μ—¬ μ‹λ®¬λ μ΄μ…μ„ μν–‰ν•©λ‹λ‹¤.

#### π“ μµμ†/μ²ν•μ /μµλ€κ°’μ μ •μ

1. μµμ†κ°’ (Min)

    - μ§€μ—° μ‹κ°„μ ν•ν•μ„ μΌλ΅, μ‹¤μ  μ§€μ—° μ‹κ°„μ΄ μ΄ κ°’λ³΄λ‹¤ μ‘μ„ μ μ—†μµλ‹λ‹¤.

    - κ°€μ¥ λΉ λ¥Έ νλ΅ λ™μ‘μ„ λ‚νƒ€λƒ…λ‹λ‹¤.

2. μ „ν•μ κ°’ (Typical)

    - μ§€μ—° μ‹κ°„μ ν‰κ· κ°’ λλ” κΈ°λ€κ°’μΌλ΅, μΌλ°μ μΌλ΅ μ‚¬μ©λλ” μ§€μ—° μ‹κ°„μ…λ‹λ‹¤.

    - μ‹¤μ  μ§€μ—° μ‹κ°„μ΄ μ΄ κ°’ κ·Όμ²μ— μμ„ κ°€λ¥μ„±μ΄ λ†’μµλ‹λ‹¤.
    
3. μµλ€κ°’ (Max)

    - μ§€μ—° μ‹κ°„μ μƒν•μ„ μΌλ΅, μ‹¤μ  μ§€μ—° μ‹κ°„μ΄ μ΄ κ°’λ³΄λ‹¤ ν΄ μ μ—†μµλ‹λ‹¤.

    - κ°€μ¥ λλ¦° νλ΅ λ™μ‘μ„ λ‚νƒ€λƒ…λ‹λ‹¤.

#### π“ μ§€μ—° μ‹κ°„ λ¨λΈλ§ μμ 
μμ  1: AND κ²μ΄νΈμ—μ„ μµμ†/μ²ν•μ /μµλ€κ°’ μ„¤μ •

```verilog
module MinTypMaxExample(input in1, input in2, output out);
    wire out;

    // AND κ²μ΄νΈ: μƒμΉ μ§€μ—° (Min: 2, Typ: 4, Max: 6)
    and #(2:4:6) a1 (out, in1, in2);

    initial begin
        $monitor("Time = %0t | out = %b", $time, out);
    end
endmodule
```

β” μ„¤λ…:

- and #(2:4:6)λ” μƒμΉ μ§€μ—°μ„ μµμ†κ°’ 2, μ²ν•μ κ°’ 4, μµλ€κ°’ 6μΌλ΅ μ„¤μ •ν•©λ‹λ‹¤.

- μ‹λ®¬λ μ΄ν„°λ” μ„¤μ •λ λ¨λ“μ— λ”°λΌ ν•λ‚μ κ°’μ„ μ„ νƒν•μ—¬ μ‹λ®¬λ μ΄μ…μ„ μν–‰ν•©λ‹λ‹¤.


μμ  2: BUFIF0 κ²μ΄νΈμ—μ„ λ¨λ“  μ§€μ—° μ„¤μ •

```verilog
module BufifMinTypMaxExample;
    wire out;

    // BUFIF0 κ²μ΄νΈ: μƒμΉ (Min: 1, Typ: 2, Max: 3), ν•κ°• (Min: 4, Typ: 5, Max: 6), ν„΄μ¤ν”„ (Min: 7, Typ: 8, Max: 9)
    bufif0 #(1:2:3, 4:5:6, 7:8:9) b1 (out, in, control);

    initial begin
        $monitor("Time = %0t | out = %b", $time, out);
    end
endmodule
```

β” μ„¤λ…:

- bufif0μ—μ„ μƒμΉ, ν•κ°•, ν„΄-μ¤ν”„ μ§€μ—°μ„ κ°κ° μµμ†κ°’/μ²ν•μ κ°’/μµλ€κ°’μΌλ΅ μ„¤μ •ν–μµλ‹λ‹¤.

- μ‹λ®¬λ μ΄ν„°λ” μ„¤μ •λ λ¨λ“μ— λ”°λΌ ν•λ‚μ κ°’μ„ μ„ νƒν•μ—¬ μ‹λ®¬λ μ΄μ…μ„ μν–‰ν•©λ‹λ‹¤.
