// 8-to-3 Encoder in Verilog
module encoder8to3 (
    input  [7:0] D,    // 8-bit input
    output reg [2:0] Y // 3-bit output
);

always @(*) begin
    case (D)
        8'b00000001: Y = 3'b000; // Input 0
        8'b00000010: Y = 3'b001; // Input 1
        8'b00000100: Y = 3'b010; // Input 2
        8'b00001000: Y = 3'b011; // Input 3
        8'b00010000: Y = 3'b100; // Input 4
        8'b00100000: Y = 3'b101; // Input 5
        8'b01000000: Y = 3'b110; // Input 6
        8'b10000000: Y = 3'b111; // Input 7
        default:     Y = 3'bxxx; // Undefined if multiple or no inputs are active
    endcase
end

endmodule