<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:37.1337</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7023116</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판 및 디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND DISPLAY DEVICE</inventionTitleEng><openDate>2025.01.23</openDate><openNumber>10-2025-0012036</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 기판 및 디스플레이 장치를 제공한다. 상기 디스플레이 기판(100/600)은 베이스 기판(101/601)과 상기 베이스 기판(101/601)에 배치되는 픽셀 회로(110/610)를 포함하며, 상기 픽셀 회로(110/610)는 스토리지 커패시터(C)를 포함하고, 상기 스토리지 커패시터(C)는 대향되는 제1 전극판(Cst1)과 제2 전극판(Cst2)을 포함하며, 상기 디스플레이 기판(100/600)은 도전막층(107/607)을 더 포함하며, 그중 상기 도전막층(107/607)은 제1 도전부(1074/6072)를 포함하고, 상기 제1 도전부(1074/6072)는 본체부(1074a/6072a)와 브리지부(1074b /6072b)를 포함하며, 상기 본체부(1074a/6072a)는 2개의 상기 제2 전극판(Cst2)에 대응되고, 상기 브리지부(1074b /6072b)는 2개의 상기 제2 전극판(Cst2)을 연결하며, 상기 제1 도전부(1074/6072)는 2개의 상기 제2 전극판(Cst2) 사이에 위치되는 노치(1074c/6072c)를 포함하며, 상기 노치(1074c/6072c)의 설치는 픽셀 투과율을 향상시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.12.07</internationOpenDate><internationOpenNumber>WO2023230919</internationOpenNumber><internationalApplicationDate>2022.05.31</internationalApplicationDate><internationalApplicationNumber>PCT/CN2022/096472</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스 기판, 상기 베이스 기판에 배치되며, 스토리지 커패시터를 포함하는 픽셀 회로- 상기 스토리지 커패시터는 대향되는 제1 전극판과 제2 전극판을 포함함 -를 포함하고, 제1 도전부를 포함하는 도전막층을 더 포함하며,상기 제1 도전부는 본체부와 브리지부를 포함하며, 상기 본체부는 2개의 상기 제2 전극판에 대응되고, 상기 브리지부는 2개의 상기 제2 전극판을 연결하며, 상기 제1 도전부는 2개의 상기 제2 전극판 사이에 위치되는 노치를 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 픽셀 회로는 구동 트랜지스터를 더 포함하고, 상기 디스플레이 기판은 제1 도전층, 제2 도전층 및 제1 반도체 층을 더 포함하며, 상기 제1 도전층은 대향되는 제1 단자와 제2 단자를 포함하는 제1 연결 구조를 포함하고, 상기 제1 단자는 상기 제1 반도체 층에 연결되고, 상기 제2 단자는 상기 구동 트랜지스터의 게이트 및 상기 스토리지 커패시터의 상기 제1 전극판에 전기적으로 연결되며, 상기 제1 도전층은 상기 제1 반도체 층의 상기 베이스 기판과 멀어지는 일측에 위치하고, 상기 제2 도전층은 상기 제1 도전층의 상기 베이스 기판과 멀어지는 일측에 위치하며, 상기 제2 도전층의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 연결 구조의 상기 베이스 기판 위에서의 정사 투영이 적어도 일부가 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 제1 도전층의 상기 베이스 기판 위에서의 정사 투영과 상기 노치의 상기 베이스 기판 위에서의 정사 투영은 중첩되는 부분이 없으며, 상기 제2 도전층의 상기 베이스 기판 위에서의 정사 투영과 상기 노치의 상기 베이스 기판 위에서의 정사 투영은 중첩되는 부분이 없는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서, 상기 제2 전극판의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전극판의 상기 베이스 기판 위에서의 정사 투영이 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제2 전극판 상에 개구가 형성되며, 상기 구동 트랜지스터의 게이트와 상기 제1 연결 구조 사이를 연결한 비아홀의 상기 베이스 기판 위에서의 정사 투영은 상기 개구의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 비아홀 내의 도전 구조와 상기 제2 전극판이 서로 절연되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제2 항 내지 제5 항 중의 어느 한 항에 있어서, 복수의 서브 픽셀을 더 포함하며, 각각의 상기 서브 픽셀은 상기 픽셀 회로와 발광 소자를 포함하고, 상기 제1 도전층은 상기 발광 소자의 제1 전극과 상기 제1 반도체 층 사이에 위치하며, 상기 제2 도전층은 상기 제1 도전층과 상기 발광 소자의 상기 제1 전극 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 제2 도전층은 서로 이격된 데이터선, 제1 전극 전환선 및 제1 전원 신호선을 포함하며, 상기 제1 전극 전환선은 상기 발광 소자의 상기 제1 전극에 연결되고, 상기 제1 전극 전환선의 베이스 기판 위에서의 정사 투영과 일부 상기 제1 연결 구조의 베이스 기판 위에서의 정사 투영이 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서, 상기 제1 전극 전환선은 긴 띠 모양이며, 전체적으로 그에 가장 가까운 상기 데이터선의 연장 방향을 따라 연장되며, 상기 제1 연결 구조는 전체적으로 그에 가장 가까운 상기 데이터선으로부터 멀리한 일측으로 연장되는 꺾인 선 모양이며, 상기 제1 연결 구조는 상기 제1 전극 전환선에 중첩되는 부분 및 상기 제1 전극 전환선에 중첩되지 않는 부분을 포함하며, 상기 중첩되지 않는 부분은 상기 중첩되는 부분에 비해 그에 가장 가까운 상기 데이터선으로부터 더 멀리 떨어져 있는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제7 항 또는 제8 항에 있어서, 상기 데이터선의 연장 방향은 제1 방향이고, 상기 데이터선의 연장 방향에 수직 또는 기본적으로 수직인 방향은 제2 방향이며, 상기 제1 도전층은 본체부와 분지부를 포함하는 전원 신호 연결선을 더 포함하며, 상기 전원 신호 연결선의 전체적인 연장 방향은 상기 제2 방향과 평행되며, 상기 분지부의 연장 방향은 상기 제1 방향과 평행되며,상기 제1 전원 신호선은 블록형 부분과 전체적으로 상기 제1 방향을 따라 연장되는 스트립형 부분을 포함하며, 상기 스트립형 부분은 인접되는 상기 블록형 부분을 연결하고, 상기 전원 신호 연결선의 본체부와 상기 제1 전원 신호선이 연결되어 격자 형태를 형성하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 스트립형 부분은 서로 대향되는 제1 스트립형 부분과 제2 스트립형 부분 및 상기 제1 스트립형 부분과 상기 제2 스트립형 부분을 연결하는 제3 스트립형 부분을 포함하며, 상기 제1 스트립형 부분과 상기 제2 스트립형 부분의 연장 방향은 상기 제1 방향과 평행하고, 상기 제3 스트립형 부분은 상기 제1 스트립형 부분과 상기 제2 스트립형 부분의 중간 영역을 연결하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 스트립형 부분은 중공 구조를 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제8항 내지 제11 항 중의 어느 한 항에 있어서, 상기 블록형 부분의 상기 제2 방향에서의 폭은 상기 스트립형 부분 전체의 제2 방향에서의 폭보다 크도록 구성되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제7 항 내지 제12 항 중의 어느 한 항에 있어서, 상기 제2 전극판과 상기 제1 전원 신호선이 전기적으로 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제7 항 내지 제13 항 중의 어느 한 항에 있어서, 상기 픽셀 회로는 제1 트랜지스터, 제2 트랜지스터, 제6 트랜지스터 및 제7 트랜지스터를 더 포함하며, 상기 제1 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 게이트에 연결되고, 상기 제1 트랜지스터의 제2 전극은 제1 초기 신호선에 연결되며, 상기 제2 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 게이트에 연결되고, 상기 제2 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제2 전극에 연결되며, 상기 제6 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제2 전극에 연결되며, 상기 제7 트랜지스터의 제1 전극은 상기 제6 트랜지스터의 제2 전극에 연결되고, 상기 제7 트랜지스터의 제2 전극은 제2 초기 신호선에 연결되며, 상기 디스플레이 기판은, 상기 베이스 기판과 상기 제2 도전층 사이에 위치하며, 제3 활성부, 제6 활성부 및 제7 활성부를 포함하는 제1 활성층 - 상기 제3 활성부는 상기 구동 트랜지스터의 채널 영역을 형성하도록 구성되고, 상기 제6 활성부는 상기 제6 트랜지스터의 채널 영역을 형성하도록 구성되며, 상기 제7 활성부는 상기 제7 트랜지스터의 채널 영역을 형성하도록 구성됨 -, 상기 제1 활성층과 상기 제2 도전층 사이에 위치하며, 제1 활성부와 제2 활성부를 포함하는 제2 활성층 - 상기 제1 활성부는 상기 제1 트랜지스터의 채널 영역을 형성하도록 구성되며, 상기 제2 활성부는 상기 제1 활성부에 연결되고 상기 제2 트랜지스터의 채널 영역을 형성하도록 구성됨 -을 더 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 제1 방향과 상기 제2 방향을 따라 분포되는 복수의 반복 유닛을 포함하며, 상기 반복 유닛 각각은 2개의 상기 픽셀 회로를 포함하고, 2개의 상기 픽셀 회로는 상기 제2 방향을 따라 분포되는 제1 픽셀 회로와 제2 픽셀 회로를 포함하며, 상기 제1 픽셀 회로와 상기 제2 픽셀 회로는 거울 대칭으로 배치되며, 상기 픽셀 회로 각각은 제4 트랜지스터와 제5 트랜지스터를 더 포함하며, 상기 제4 트랜지스터의 제1 전극은 상기 데이터선에 연결되고, 상기 제4 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제1 전극에 연결되며, 상기 제5 트랜지스터의 제1 전극은 상기 제1 전원 신호선에 연결되고, 상기 제5 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제1 전극에 연결되며, 상기 제1 활성층은, 상기 제3 활성부의 일측에 연결되며 상기 제4 트랜지스터의 채널 영역을 형성하도록 구성되는 제4 활성부, 상기 제5 트랜지스터의 채널 영역을 형성하도록 구성되는 제5 활성부를 더 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 제2 게이트 라인, 발광 제어 신호선, 제2 리셋 신호선 및 제2 도전부를 포함하는 제3 도전층을 더 포함하며, 상기 제2 게이트 라인의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 방향을 따라 연장되며 또한 상기 제4 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제2 게이트 라인의 일부 구조는 상기 제4 트랜지스터의 게이트를 형성하며, 상기 발광 제어 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 방향을 따라 연장되며 또한 상기 제6 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되고, 상기 발광 제어 신호선의 일부 구조는 상기 제6 트랜지스터의 게이트를 형성하며, 상기 제2 리셋 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 방향을 따라 연장되며 또한 상기 제7 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제2 리셋 신호선의 일부 구조는 상기 제7 트랜지스터의 게이트를 형성하고, 해당 행의 픽셀 회로 중의 제2 게이트 라인은 인접된 행의 픽셀 회로 중의 제2 리셋 신호선으로 겸용되며, 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영은 상기 제3 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제2 도전부는 상기 구동 트랜지스터의 게이트와 상기 스토리지 커패시터의 제1 전극판을 형성하도록 구성되며, 동일한 픽셀 회로 내에서, 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 게이트 라인의 상기 베이스 기판 위에서의 정사 투영과 상기 발광 제어 신호선의 상기 베이스 기판 위에서의 정사 투영 사이에 위치하며, 상기 제2 리셋 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 발광 제어 신호선의 상기 베이스 기판 위에서의 정사 투영이 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영에서 멀어지는 일측에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제2 활성층과 상기 제2 도전층 사이에 위치되는 제4 도전층을 더 포함하며, 상기 제4 도전층은 제1 리셋 신호선과 제1 게이트 라인을 포함하며, 상기 제1 리셋 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 제1 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제1 리셋 신호선의 일부 구조는 상기 제1 트랜지스터의 탑 게이트를 형성하도록 구성되며, 상기 제1 게이트 라인의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제1 게이트 라인의 일부 구조는 상기 제2 트랜지스터의 탑 게이트를 형성하도록 구성되며, 동일한 상기 픽셀 구동 회로 내에서, 상기 제1 게이트 라인의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영과 상기 제2 게이트 라인의 상기 베이스 기판 위에서의 정사 투영 사이에 위치하며, 상기 제1 리셋 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 게이트 라인의 상기 베이스 기판 위에서의 정사 투영이 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영에서 멀어지는 일측에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 도전막층은 상기 제1 초기 신호선, 제3 리셋 신호선 및 제3 게이트 라인을 더 포함하며, 상기 제1 초기 신호선의 상기 베이스 기판 위에서의 정사 투영은 상기 제1 리셋 신호선의 상기 베이스 기판 위에서의 정사 투영이 상기 제2 도전부의 상기 베이스 기판 위에서의 정사 투영에서 멀어지는 일측에 위치하며, 상기 제3 리셋 신호선은 비아홀을 통하여 상기 제1 리셋 신호선에 연결되며, 상기 베이스 기판 위에서의 정사 투영이 상기 제1 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되고, 상기 제3 리셋 신호선의 일부 구조는 상기 제1 트랜지스터의 바텀 게이트를 형성하며, 상기 제3 게이트 라인의 상기 베이스 기판 위에서의 정사 투영은 상기 제2 활성부의 상기 베이스 기판 위에서의 정사 투영에 중첩되며, 상기 제3 게이트 라인의 일부 구조는 상기 제2 트랜지스터의 바텀 게이트를 형성하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제7 항 내지 제18 항 중의 어느 한 항에 있어서, 상기 복수의 서브 픽셀은 복수의 제1 서브 픽셀, 복수의 제2 서브 픽셀 및 복수의 제3 서브 픽셀을 포함하며, 2개의 상기 제2 서브 픽셀이 제2 서브 픽셀 쌍을 구성하며, 하나의 상기 제2 서브 픽셀 쌍 중의 2개의 상기 제2 서브 픽셀은 각각 제1 픽셀 블록과 제2 픽셀 블록이며, 상기 제1 픽셀 블록과 상기 제2 픽셀 블록은 상기 제1 방향 또는 상기 제2 방향을 따라 교대로 배치되며, 상기 복수의 서브 픽셀은 복수의 최소 반복 유닛을 포함하며, 하나의 상기 최소 반복 유닛은 하나의 상기 제1 서브 픽셀, 하나의 상기 제1 픽셀 블록, 하나의 상기 제2 픽셀 블록 및 하나의 상기 제3 서브 픽셀을 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 제2 도전층의 상기 베이스 기판과 멀어지는 일측에 위치하는 제1 전극층을 더 포함하며, 상기 제1 전극층은 복수의 전극부를 포함하며, 상기 전극부 각각은 서로 연결되는 본체부와 증설부를 포함하고, 상기 증설부의 상기 베이스 기판 위에서의 정사 투영은 상기 제1 전극 전환선의 상기 베이스 기판 위에서의 정사 투영과 적어도 부분적으로 중첩되며, 상기 전극부 각각은 상기 제1 서브 픽셀, 상기 제1 픽셀 블록, 상기 제2 픽셀 블록 및 상기 제3 서브 픽셀 중 하나에 대응되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서, 복수의 상기 전극부는 세 가지 상이한 색상의 제1 전극부, 제2 전극부 및 제3 전극부를 포함하며, 상기 제1 전극부는 상기 제1 서브 픽셀에 대응되고, 상기 제2 전극부는 상기 제1 픽셀 블록 및 상기 제2 픽셀 블록 중 어느 하나에 대응되며, 상기 제3 전극부는 상기 제3 서브 픽셀에 대응되며, 상기 제1 전극부의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전원 신호선의 상기 베이스 기판 위에서의 정사 투영의 중첩 면적은, 상기 제2 전극부의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전원 신호선의 상기 베이스 기판 위에서의 정사 투영의 중첩 면적보다 크며, 또한 상기 제3 전극부의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전원 신호선의 상기 베이스 기판 위에서의 정사 투영의 중첩 면적보다 크며, 상기 제3 전극부의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전원 신호선의 상기 베이스 기판 위에서의 정사 투영의 중첩 면적은, 상기 제2 전극부의 상기 베이스 기판 위에서의 정사 투영과 상기 제1 전원 신호선의 상기 베이스 기판 위에서의 정사 투영의 중첩 면적보다 크도록 구성된, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서, 상기 제1 전극부는 청색광을 방출하는 청색 서브 픽셀에 대응되고, 상기 제2 전극부는 녹색광을 방출하는 녹색 서브 픽셀에 대응되며, 상기 제3 전극부는 적색광을 방출하는 적색 서브 픽셀에 대응되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>23. 제20 항 내지 제22 항 중의 어느 한 항에 있어서, 상기 제2 도전층은 복수의 상기 전극부와 일대일로 대응되는 복수의 제2 연결 구조를 더 포함하며, 상기 전극부는 비아홀을 통하여 대응되게 배치된 상기 제2 연결 구조에 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>24. 제2 항 내지 제23 항 중의 어느 한 항에 있어서, 상기 서브 픽셀은 차광부를 더 포함하며, 상기 차광부는 상기 구동 트랜지스터의 활성 반도체 패턴의 상기 베이스 기판과 멀어지는 일측에 위치하고, 상기 차광부의 상기 베이스 기판 위에서의 정사 투영은 상기 구동 트랜지스터의 활성 반도체 패턴의 상기 베이스 기판 위에서의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>25. 제1 항 내지 제24 항 중의 어느 한 항 따른 디스플레이 기판을 포함하는 디스플레이 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 쓰촨 프로빈스 청두 하이-테크 디벨롭먼트 존 (웨스트 존) 허주오 로드 ****호</address><code>520110216778</code><country>중국</country><engName>Chengdu BOE Optoelectronics Technology Co., Ltd.</engName><name>청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LI, Meng</engName><name>리, 멍</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>CHENG, Tianyi</engName><name>청, 톈이</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>HUANG, Yao</engName><name>황, 야오</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Binyan</engName><name>왕, 빈옌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.10</receiptDate><receiptNumber>1-1-2024-0748734-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.01.02</receiptDate><receiptNumber>1-5-2025-0001071-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>1-1-2025-0606215-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>1-1-2025-0606234-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.08.13</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247023116.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fdacaf8e16205969f0130c4bafd6ef8a51c8a8275eb9bf43ea229cf954e3aa7a6c67bce531d302483633136eafa5d0ed799c6684e741525a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf524da023263562912f168bfd587d36c76ef5cf3e4fb2ff5d58238d6bdb74cde6ac8a726ef8ada62bb76045c8a95ce6a7e959c6c55ccc56e9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>