---
layout:     post
title:      静电加速度计半物理仿真系统1.0
subtitle:   Using Guide
date:       2021-05-27
author:     MZ
header-img: img/post-bg-SG.jpg
catalog: true
tags:
    - Using Guide

---

[TOC]

# 半物理仿真系统操作指南

> powered by XMZ
>
> based on Red Pitaya

## 初级使用

### 软件安装

设计算法需要用到Simulink环境下的System Generator，因此电脑中首先应有包含Simulink控件的MatlabMatlab如何安装这里不详细讲述。

System Generator的安装过程在Vivado安装过程中，下面讲述如何安装Vivado。

#### Vivado及System Generator安装

System Generator软件不需要单独安装，在电脑已经安装Matlab后，安装Vivado时会有相关的选项，注意勾选就可以了。但是System Generator软件需要同MATLAB一同使用。

官方文档(UG973)中记录有推荐System Generator和Matlab搭配的版本，参见[UG973](https://www.xilinx.com/support/documentation-navigation/see-all-versions.html?xlnxproducttypes=Design Tools&xlnxdocumentid=UG973)。

本人使用Vivado2019.1与Matlab2019a（在线安装包附在文档所在文件夹内）完成设计，暂时没有发现什么致命问题，常见仿真出现莫名调用Vivado解释器失败的问题，重新打开工程可以解决。

其次安装Vivado，安装过程中在如下界面选择如下配置：

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521160155836.png" alt="image-20210521160155836" style="zoom:80%;" />

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521160237349.png" alt="image-20210521160237349" style="zoom:80%;" />

选择到下载目录后就可以等待安装。

安装激活lic已经放在文档所在文件夹，安装后加载lic对Vivado进行破解。

安装完毕后如果电脑中已经安装好Matlab则会弹出如下界面：

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521160323552.png" alt="image-20210521160323552" style="zoom:80%;" />

此时选择Matlab2019a，因为不是推荐配置，所以apply的时候会有warning。配置成功后进入sysgen需要从桌面sysgen软件图标入口进入，不要从matlab入口进入，否则无法向Simulink中添加Xilinx Block。

此时完成安装，sysgen软件使用说明以及入门工程可参考博客：[入门工程](https://xmzcool.github.io/2020/09/11/System-Generator使用指南/)。

### 工程移植

在新电脑进行工程移植可以分为两部分，分别为System Generator工程移植与Vivado工程移植。

#### System Generator 工程移植

首先将System Generator工程文件夹(Module)粘贴到新电脑中，文件夹包含Simulink浮点数半物理仿真系统仿真模型(SemiPhys_2DOF.slx)与System Generator定点化之后模型(ALmodule_Y.slx)。在使用浮点模型与定点模型之前要先运行StartFromHere_2DOF.m脚本，进行参数的初始化。

目前定点化模型为基础虚拟探头模型+Vfed额外输入信号模型，用来验证有关二次项效应。若只需要虚拟探头模型，则将下图中红框部分删掉，Vfed直接经过数值转变输出。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521171546433.png" alt="image-20210521171546433" style="zoom:80%;" />

根据实验时的不同，更改matlab工作区中的Cfix参数，确保和实验过程中所接固定差分电容值相同。

生成代码及相应过程参考上文提到的System Generator入门博客。

除了虚拟探头模型，还将传感灵敏度标定Source模型(Source_AL_Cfix_test.slx)、虚拟扰动加速度Source模型(Source.slx)、二次项标定ain叠加Source模型(Source_switch.slx)。

#### Vivado 工程移植

首先将Vivado工程文件夹(Redpitaya_v1.6)复制到新电脑中，备份后工程文件夹下的Redpitaya_v1.6.sdk(可以在文件名字后添加后缀，让Vivado不认识这个文件夹)，将原Redpitaya_v1.6.sdk文件夹删除。用Vivado2019.1打开工程(确保Vivado版本号为2019.1，不同版本所用IP核不同，并且之后版本将SDK将删除，更新为Vitis工具)，该工程为测试极板不对称对二次项影响工程，用作其他用途时需要对算法模型进行相应修改。

打开工程后，可以打开Block Design查看FPGA设计。其中ALmodule为算法模型所在模块。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527095519072.png" alt="image-20210521180353917" style="zoom:80%;" />

复制后的Vivado中自建IP核库中路径为红色错误，但此时若不改变设计，依旧可以正常使用(综合、布局布线、生成bitstream)自建的IP核。若更改算法模块则将生成的新的IP核路径添加到Vivado中，在Block Design中添加新的IP核就可以了。

由于当初添加约束文件是用绝对路径添加的，复制后的工程可能会出现约束文件找不到的情况，若约束文件为红色(.xdc)，则在工程中将红色的的约束文件移除，重新添加约束文件，约束文件放置在工程文件夹中的根目录。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527100009808.png" alt="image-20210527095519072" style="zoom:80%;" />

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527095950104.png" alt="image-20210527095950104" style="zoom:80%;" />

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527095950104.png" alt="image-20210527100009808" style="zoom:80%;" />

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527100044385.png" alt="image-20210527100044385" style="zoom:80%;" />

设计确定无误时，点击Generate Bitstream可顺序进行综合、布局布线、生成比特流文件，直接复制过来的工程可以直接Generate Bitstream。成功之后点击File中的Export Hardware选项，生成新的SDK文件夹以及SDK所需文件。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521183327984.png" alt="image-20210521181352746" style="zoom:80%;" />

之后选择File中的Launch SDK打开SDK，此时选择File下的Import选项。在打开的对话框内选择Existing Projects into Workspace。

![image-20210521183232372](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521183232372.png)

![image-20210521183327984](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521184325527.png)

在打开的对话框中分别选择之前备份的Redpitaya_v1.6.sdk文件夹下的CPU0、CPU0_bsp、CPU1、CPU1_bsp文件夹添加到现有工程中(添加文件夹后直接点击Finish)。

![image-20210521183835843](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521183835843.png)

添加之后可以在左侧Workspace中看到所添加的四个文件夹，其中CPU0图标应该会有小红叉，此时还不可以对CPU0进行bulid。展开CPU0_bsp，双击system.mss，点击Modify this BSP's Settings，进入BSP编辑界面。点击lwip211，修改phy_link_speed的值，改为Autodetect，点击ok，等待新的BSP生成完毕。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521183835843.png" alt="image-20210521184325527" style="zoom:80%;" />

![image-20210521184542351](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521184542351.png)

![image-20210521184613862](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521185419397.png)

新的BSP文件生成后，重新进入BSP设置界面，将之前修改的值改回为1000Mbps，再次等待BSP文件生成。经过新的BSP生成之后，CPU0文件夹图标就没有红叉图标了，可以Build了。CPU1本身就可以Build。可以对CPU0以及CPU1分别Build(上部小锤子图标)，此时两个文件应该均可以Build。

下面进行下板子之前的设置，点击run下的Run Configuration，保证如图红框内复选框全选，选择Application中确保CPU0与CPU1均复选，且CPU0为ps7_cortexa9_0，CPU1为ps7_cortexa9_1。

![image-20210521185419397](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521185419397.png)

![image-20210521185548702](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521185548702.png)

![image-20210521185712311](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521185712311.png)

设置完毕后，连接好JTAG与板子，可以进行Run。若Run不成功，多试几次。本人所用的JTAG常常出错。

### 二次项标定实验使用方法

首次移植成功后可以直接进行二次项标定实验(不对称因子为1.01)，分别在Vfed与ain处叠加开关正弦。

打开Vivado工程中的Block Design，在Almodule中设置两个DDS可分别设置加在Vfed与ain处的正弦频率。其中dds0修改的是ain叠加开关正弦的正弦频率，dds1修改的是vfed跌加开关正弦的频率。双击dds可按照图片修改正弦频率。

![image-20210521191630562](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521191722321.png)

![image-20210521191722321](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521191722321.png)

修改频率后生成比特流文件，在SDK中将程序下到板子中。将板子与电路连接好，并且打开地检盒的上位机软件，选择好地检盒的COM端口后对电路进行加电，此时可以看到Y路传感与反馈可以稳定在0附近，证明闭环成功。若要进行数据存储记得在打开地检盒串口前设置好保存路径并且勾选保存文件的复选框，再打开串口。

![image-20210521192325548](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521192325548.png)

闭环回路中，可以通过上位机对板子进行指令控制，通过串口调试助手打开板子的COM(注意和地检盒端口号区分，通过设备管理器可以查看COM号)，当板子下载成功后上位机会收到如图红框中的信息，证明半物理仿真系统运行正常，此时可以发送数字指令进行ain或vfed切换，注意串口助手不要选发送新行。发送切换成功后会在上位机接收到Set to SourceN的消息。

![image-20210521192615939](https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210521192615939.png)

下表记录了此实验下不同指令的算法模型动作：

| 半物理仿真系统上位机指令 |                ain动作                 |           vfed动作           |
| :----------------------: | :------------------------------------: | :--------------------------: |
|            0             |                 无动作                 |            无动作            |
|            1             |      叠加正向阶跃加速度1e-5m/s^2       |            无动作            |
|            2             |      叠加正向阶跃加速度7e-5m/s^2       |            无动作            |
|            3             |      叠加正向阶跃加速度7e-4m/s^2       |            无动作            |
|            4             | 叠加加速度方波(+1e-5m/s^2, -1e-5m/s^2) |            无动作            |
|            5             | 叠加开关正弦，开关500s加速度1e-5m/s^2  |            无动作            |
|            6             |                 无动作                 | 叠加开关正弦，开关500s电压2V |

通过不断切换指令可以完成实验。

## 进阶使用

### 重要模块简介及修改方法

#### 1. ADC、DAC控制模块

该模块用于控制ADC与DAC时序以及接收ADC发出DAC的数据，不同硬件平台该部分代码不同，对于本设计所使用平台，该部分代码基本不需要修改。

 <img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527174630274.png" alt="image-20210527174630274" style="zoom:80%;" />

所设计的ADC模块输出中PORT1_DATA为ADC通道1输出数据，PORT2_DATA为ADC通道2输出数据，这两个端口均为16位，其中低14位有效，高2位为符号位补位。剩余的带有m_axis前缀信号为AXI4-Stream总线协议信号，其中tdata为32位数据位(高16位为通道2，低16位为通道1)，tvalid一直为高电平，tkeep也均为有效，tlast为低，证明此数据信号一直为有效输出(是否使用总线信号，看设计需求)。test_counter为测试时的计数器信号。

> 此模块可以通过修改sys_clk的时钟，修改数据输出时钟频率，本设计由于在1M时钟下，因此该信号设置为1M，若要修改则修改PS7中的输出时钟。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527112626034.png" alt="image-20210527112626034" style="zoom:80%;" />

所设计的DAC输出模块的输入data1为通道1输入，data2为通道2输入，在signal_Combine中组合后给到axis_dac模块，由于DAC输出为DDR输出，因此DAC时钟除了aclk接入一个PS产生的1M时钟还需要利用PLL倍频或PS直接生成一个2M的时钟，接入axis_dac模块。若利用PLL时，需要讲PLL的locked信号接入。输出端口data_combine用来向空余的DAC输出用来测试的信号，输出信号由DAC通道2输出。

#### 2. FIFO控制模块

FIFO为跨时钟域FIFO，写慢读快，这是保证上传数据连续性的基础。此部分修改为修改网口收发数据一包大小，若想对网口收发部分进行修改，可以修改FIFO的深度和宽度。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527140652625.png" alt="image-20210527140652625" style="zoom:80%;" />

打开FIFO_Control_Rev模块可以看到里面的逻辑为控制AXI4-Stream总线信号，此处代码重点在于对tlast信号的控制。因为DMA对ARM核产生中断的标志为tlast的脉冲，但是fifo的输出信号无法控制tlast信号脉冲的时间，因此在fifo输出的信号中我们需要手动添加正确的tlast信号，相关tlast规则查看AXIS4-Stream信号的规则([AMBA Specifications](https://developer.arm.com/architectures/system-architectures/amba/specifications?_ga=2.195891115.604786428.1622104896-2061505174.1622104896))。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527164806730.png" alt="image-20210527164806730" style="zoom: 50%;" />

> 此处修改可以修改fifo深度宽度以及tlast信号的时序，以此来改变单次DMA接收数据包的大小。在这里更改后需要在SDK中对响应接收数组宽度进行更改，以免数组产生溢出。

#### 3. DMA以及PS核的设置

此处DMA模块若要修改则根据fifo修改的结果进行对应修改。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527165427679.png" alt="image-20210527165427679" style="zoom:80%;" />

PS核中设置了GPIO、UART、网口以及相关中断，此处其他地方不宜修改，可以修改相关时钟，本设计中所有时钟均为PS产生的时钟，若要使用ila则需要使用由ADC输出的125M的free-run时钟。双击PS可以设置时钟。

<img src="https://gitee.com/xmzcool/bloglmage/raw/master/img/image-20210527175506959.png" alt="image-20210527175506959" style="zoom:60%;" />

> 时钟系统修改时需要考虑到一些跨时钟域问题，比如FIFO读时钟与DMA模块时钟为20MHz，FIFO的写时钟为1MHz，因此布局布线会出现相应的跨时钟的问题，改变设计时尽量避免或降低。

#### 4. SDK修改





### 自制上位机软件的使用

### 高速传输系统的使用

## 下一代基于Zynq平台的半物理仿真系统的思考

- 本设计中，连续信号传输系统利用的是FIFO与DMA模块进行搭建，DMA产生中断另ARM核检查内存是否更新，此处可以简化成通过ARM核的HP通道直接对内存进行读写，ARM核通过轮询的方式检查内存是否更新，这样可以减小DMA模块对FPGA中资源占用的负担，但是相应的增加了ARM核的负担。
- 本设计中，在起初设计了比较快的时钟（10M），因此一开始设计为amp双核Bare的模式，将网口传输与DMA传输分别由两个核完成，此设计有个问题一直没有较好解决，即amp下双核共享内存问题，由于两个核需要交换大量DMA传来的数据，但是amp模式下两个核之间的内存空间相对独立，小部分数据共享还可以，大量数据频繁交换会有几率出现问题(负责网口传输的CPU无法读取到负责DMA传输的CPU的内存空间)，因此，在设计时，若出现数据交换问题，设计为tcp直接与host断连，防止上位机收到错误的数据。在后续的设计中尽量避免使用amp双核模式，尽量使用smp双核，并上linux系统，保证系统的稳定性，这样不用对双核的内存管理进行详细设计，方便产品快速成型。
- 本设计中，采集的ADC数据时钟信号为125M(板子在设计时，ADC时钟为free-run时钟，并不可控，所以降频时需要对125M数据进行抽取)没有在抽取前对数据进行滤波，在后续的更新设计中应该在125M数据后接入CIC滤波器(CIC可以通过System Generator中利用FDA Tool生成)，直接抽取会在低频叠加高频的噪声，影响数据的纯净度。
- 本设计中，板子有一个莫名的串扰，经测试，此串扰不是由电源引入，具体原因后续应该去研究寻找。