TimeQuest Timing Analyzer report for finalProject
Sun Apr 02 18:28:18 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temp'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 15. Slow 1200mV 85C Model Setup: 'reset'
 16. Slow 1200mV 85C Model Hold: 'reset'
 17. Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 18. Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temp'
 19. Slow 1200mV 85C Model Hold: 'clk_in'
 20. Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temp'
 21. Slow 1200mV 85C Model Recovery: 'clk_in'
 22. Slow 1200mV 85C Model Removal: 'clk_in'
 23. Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temp'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'
 40. Slow 1200mV 0C Model Setup: 'clk_in'
 41. Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 42. Slow 1200mV 0C Model Setup: 'reset'
 43. Slow 1200mV 0C Model Hold: 'reset'
 44. Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 45. Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'
 46. Slow 1200mV 0C Model Hold: 'clk_in'
 47. Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'
 48. Slow 1200mV 0C Model Recovery: 'clk_in'
 49. Slow 1200mV 0C Model Removal: 'clk_in'
 50. Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'
 66. Fast 1200mV 0C Model Setup: 'clk_in'
 67. Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 68. Fast 1200mV 0C Model Setup: 'reset'
 69. Fast 1200mV 0C Model Hold: 'reset'
 70. Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 71. Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'
 72. Fast 1200mV 0C Model Hold: 'clk_in'
 73. Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'
 74. Fast 1200mV 0C Model Recovery: 'clk_in'
 75. Fast 1200mV 0C Model Removal: 'clk_in'
 76. Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Slow Corner Signal Integrity Metrics
 94. Fast Corner Signal Integrity Metrics
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; finalProject                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk_in                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                                      ;
; clock_divider:b2v_inst14|temp               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:b2v_inst14|temp }               ;
; control_unit:b2v_inst11|present_state.add3a ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:b2v_inst11|present_state.add3a } ;
; reset                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                       ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 7.62 MHz   ; 7.62 MHz        ; clock_divider:b2v_inst14|temp ;      ;
; 239.18 MHz ; 239.18 MHz      ; clk_in                        ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temp               ; -135.484 ; -24479.636    ;
; clk_in                                      ; -3.181   ; -65.209       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.214   ; -12.357       ;
; reset                                       ; -1.589   ; -4.843        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -4.841 ; -69.362       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.669 ; -46.843       ;
; clock_divider:b2v_inst14|temp               ; -0.359 ; -0.359        ;
; clk_in                                      ; -0.175 ; -0.175        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -2.800 ; -394.438      ;
; clk_in                        ; -0.105 ; -1.361        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.087 ; -1.203        ;
; clock_divider:b2v_inst14|temp ; 0.815  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -36.000       ;
; reset                                       ; -3.000 ; -3.032        ;
; clock_divider:b2v_inst14|temp               ; -2.484 ; -1332.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.370  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                    ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                     ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -135.484 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.434     ; 131.535    ;
; -135.467 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.436     ; 131.516    ;
; -135.421 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.448     ; 131.458    ;
; -135.383 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 131.422    ;
; -135.308 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.440     ; 131.353    ;
; -135.307 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.439     ; 131.353    ;
; -135.255 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.097     ; 131.643    ;
; -135.238 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.099     ; 131.624    ;
; -135.192 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.111     ; 131.566    ;
; -135.160 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.437     ; 131.208    ;
; -135.154 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 131.530    ;
; -135.079 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.103     ; 131.461    ;
; -135.078 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 131.461    ;
; -135.060 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 131.099    ;
; -135.011 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.461     ; 131.535    ;
; -134.994 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.463     ; 131.516    ;
; -134.975 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.444     ; 131.016    ;
; -134.958 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 130.997    ;
; -134.949 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.414     ; 131.020    ;
; -134.948 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.475     ; 131.458    ;
; -134.931 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.100     ; 131.316    ;
; -134.912 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.458     ; 130.939    ;
; -134.910 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.473     ; 131.422    ;
; -134.874 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.456     ; 130.903    ;
; -134.872 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.441     ; 130.916    ;
; -134.856 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.452     ; 130.889    ;
; -134.850 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.447     ; 130.888    ;
; -134.835 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.467     ; 131.353    ;
; -134.834 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.466     ; 131.353    ;
; -134.833 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.445     ; 130.873    ;
; -134.831 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 131.207    ;
; -134.799 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.450     ; 130.834    ;
; -134.798 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.449     ; 130.834    ;
; -134.782 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.124     ; 131.643    ;
; -134.765 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.126     ; 131.624    ;
; -134.720 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.077     ; 131.128    ;
; -134.719 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.138     ; 131.566    ;
; -134.709 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.370     ; 130.824    ;
; -134.692 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.372     ; 130.805    ;
; -134.687 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.464     ; 131.208    ;
; -134.687 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.439     ; 130.733    ;
; -134.681 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.136     ; 131.530    ;
; -134.651 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.447     ; 130.689    ;
; -134.647 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.442     ; 130.690    ;
; -134.646 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.384     ; 130.747    ;
; -134.643 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 131.024    ;
; -134.627 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.115     ; 130.997    ;
; -134.621 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.110     ; 130.996    ;
; -134.613 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 130.652    ;
; -134.608 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.382     ; 130.711    ;
; -134.606 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.130     ; 131.461    ;
; -134.605 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.129     ; 131.461    ;
; -134.604 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.108     ; 130.981    ;
; -134.587 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.473     ; 131.099    ;
; -134.551 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.456     ; 130.580    ;
; -134.533 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.376     ; 130.642    ;
; -134.532 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.375     ; 130.642    ;
; -134.507 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 130.546    ;
; -134.502 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.471     ; 131.016    ;
; -134.487 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 130.526    ;
; -134.485 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.473     ; 130.997    ;
; -134.485 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.439     ; 130.531    ;
; -134.476 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.441     ; 131.020    ;
; -134.458 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.127     ; 131.316    ;
; -134.458 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 130.841    ;
; -134.453 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.957     ; 130.981    ;
; -134.440 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.424     ; 130.501    ;
; -134.439 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.485     ; 130.939    ;
; -134.436 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.959     ; 130.962    ;
; -134.418 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.105     ; 130.798    ;
; -134.401 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.483     ; 130.903    ;
; -134.399 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.468     ; 130.916    ;
; -134.390 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.971     ; 130.904    ;
; -134.385 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.373     ; 130.497    ;
; -134.384 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 130.760    ;
; -134.383 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.479     ; 130.889    ;
; -134.377 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.474     ; 130.888    ;
; -134.363 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.451     ; 130.397    ;
; -134.360 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.472     ; 130.873    ;
; -134.358 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.136     ; 131.207    ;
; -134.352 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.969     ; 130.868    ;
; -134.347 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.462     ; 130.370    ;
; -134.341 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.457     ; 130.369    ;
; -134.326 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.477     ; 130.834    ;
; -134.325 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.476     ; 130.834    ;
; -134.324 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.455     ; 130.354    ;
; -134.307 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.446     ; 130.346    ;
; -134.304 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.436     ; 130.353    ;
; -134.285 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.382     ; 130.388    ;
; -134.278 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 130.654    ;
; -134.277 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.963     ; 130.799    ;
; -134.276 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.962     ; 130.799    ;
; -134.258 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 130.634    ;
; -134.256 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 130.639    ;
; -134.247 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.104     ; 131.128    ;
; -134.236 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.397     ; 130.824    ;
; -134.219 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.399     ; 130.805    ;
; -134.214 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.466     ; 130.733    ;
; -134.178 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.474     ; 130.689    ;
; -134.178 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.449     ; 130.214    ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.181 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 4.114      ;
; -2.987 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.920      ;
; -2.978 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.911      ;
; -2.902 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.835      ;
; -2.890 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.823      ;
; -2.846 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.779      ;
; -2.816 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.749      ;
; -2.796 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.729      ;
; -2.786 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.719      ;
; -2.756 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.689      ;
; -2.745 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.679      ;
; -2.743 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.677      ;
; -2.741 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.675      ;
; -2.741 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.675      ;
; -2.741 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.674      ;
; -2.719 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.652      ;
; -2.659 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.592      ;
; -2.655 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.588      ;
; -2.652 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.585      ;
; -2.634 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.568      ;
; -2.631 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.558      ;
; -2.599 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.526      ;
; -2.546 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.480      ;
; -2.544 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.478      ;
; -2.542 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.476      ;
; -2.530 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.464      ;
; -2.528 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.462      ;
; -2.526 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.460      ;
; -2.525 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.458      ;
; -2.518 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.452      ;
; -2.512 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.446      ;
; -2.511 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.445      ;
; -2.509 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.443      ;
; -2.506 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.433      ;
; -2.505 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.439      ;
; -2.504 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.438      ;
; -2.504 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.438      ;
; -2.502 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.436      ;
; -2.490 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.429      ;
; -2.470 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.404      ;
; -2.468 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.402      ;
; -2.466 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.400      ;
; -2.458 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.392      ;
; -2.456 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.390      ;
; -2.454 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.388      ;
; -2.440 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.368      ;
; -2.427 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.354      ;
; -2.402 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.336      ;
; -2.396 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.330      ;
; -2.395 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.329      ;
; -2.395 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.329      ;
; -2.391 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.325      ;
; -2.387 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.321      ;
; -2.383 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.310      ;
; -2.382 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.316      ;
; -2.364 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.298      ;
; -2.362 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.296      ;
; -2.360 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.294      ;
; -2.354 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.288      ;
; -2.352 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.286      ;
; -2.350 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.284      ;
; -2.343 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.270      ;
; -2.328 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.267      ;
; -2.325 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.252      ;
; -2.324 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.258      ;
; -2.322 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.256      ;
; -2.321 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.249      ;
; -2.320 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.254      ;
; -2.306 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.240      ;
; -2.305 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.239      ;
; -2.305 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.239      ;
; -2.292 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.226      ;
; -2.291 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.225      ;
; -2.291 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.225      ;
; -2.291 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.230      ;
; -2.290 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.224      ;
; -2.288 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.215      ;
; -2.286 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.220      ;
; -2.286 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.220      ;
; -2.285 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.224      ;
; -2.280 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.214      ;
; -2.268 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.202      ;
; -2.268 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.202      ;
; -2.264 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.198      ;
; -2.242 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.170      ;
; -2.237 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.164      ;
; -2.230 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 3.157      ;
; -2.230 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.164      ;
; -2.229 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.163      ;
; -2.229 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.163      ;
; -2.220 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.154      ;
; -2.218 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.152      ;
; -2.218 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.152      ;
; -2.217 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.151      ;
; -2.217 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.151      ;
; -2.216 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.150      ;
; -2.212 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.140      ;
; -2.208 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.136      ;
; -2.208 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.142      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                           ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.214 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.853      ; 3.882      ;
; -2.009 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.053      ; 3.877      ;
; -2.004 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.053      ; 3.872      ;
; -1.980 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.053      ; 3.848      ;
; -1.833 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.853      ; 3.501      ;
; -1.830 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 3.716      ;
; -1.812 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.071      ; 3.163      ;
; -1.756 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.385      ; 3.956      ;
; -1.754 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.853      ; 3.422      ;
; -1.753 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.053      ; 3.621      ;
; -1.740 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.324      ; 3.344      ;
; -1.690 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.853      ; 3.358      ;
; -1.678 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.354      ; 3.847      ;
; -1.626 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.071      ; 2.977      ;
; -1.567 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.354      ; 3.736      ;
; -1.527 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.071      ; 2.878      ;
; -1.495 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.168      ; 4.046      ;
; -1.485 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.168      ; 4.036      ;
; -1.464 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.727      ; 4.469      ;
; -1.401 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.500      ; 4.284      ;
; -1.398 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.139      ; 2.817      ;
; -1.345 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.727      ; 4.350      ;
; -1.328 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.168      ; 3.879      ;
; -1.258 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.533      ; 3.606      ;
; -1.226 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.168      ; 3.777      ;
; -1.194 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 6.061      ;
; -1.188 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.198      ; 3.770      ;
; -1.188 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.318      ;
; -1.130 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.260      ;
; -1.122 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.252      ;
; -1.112 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 5.462      ;
; -1.111 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.186      ; 3.680      ;
; -1.090 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.220      ;
; -1.087 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.116      ; 4.551      ;
; -1.051 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.918      ;
; -1.043 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.173      ;
; -1.042 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.367      ; 3.224      ;
; -1.042 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.308      ; 3.165      ;
; -1.027 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.186      ; 3.596      ;
; -1.025 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.155      ;
; -1.024 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 3.154      ;
; -0.937 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 5.287      ;
; -0.933 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.444      ; 3.655      ;
; -0.933 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.800      ;
; -0.932 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.349      ; 5.567      ;
; -0.931 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.385      ; 3.131      ;
; -0.864 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.860      ; 4.072      ;
; -0.856 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.986      ;
; -0.835 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.702      ;
; -0.830 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 5.180      ;
; -0.828 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.695      ;
; -0.813 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.349      ; 5.448      ;
; -0.791 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.147      ; 5.281      ;
; -0.791 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.658      ;
; -0.783 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.913      ;
; -0.778 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.912      ; 5.033      ;
; -0.770 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.900      ;
; -0.765 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.895      ;
; -0.763 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.116      ; 4.227      ;
; -0.756 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.886      ;
; -0.752 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.882      ;
; -0.743 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.444      ; 3.465      ;
; -0.725 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.592      ;
; -0.717 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.584      ;
; -0.712 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.579      ;
; -0.693 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.854      ; 3.895      ;
; -0.650 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.583      ; 5.519      ;
; -0.646 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.349      ; 5.281      ;
; -0.645 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.444      ; 3.367      ;
; -0.637 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.574      ; 5.497      ;
; -0.633 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.927      ; 4.948      ;
; -0.632 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.912      ; 4.887      ;
; -0.624 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.491      ;
; -0.605 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.147      ; 5.095      ;
; -0.596 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.599      ; 5.481      ;
; -0.570 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.437      ;
; -0.551 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.736      ; 4.675      ;
; -0.546 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.349      ; 5.181      ;
; -0.543 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.736      ; 4.667      ;
; -0.508 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.315      ; 2.638      ;
; -0.506 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.147      ; 4.996      ;
; -0.489 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.356      ;
; -0.417 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 4.767      ;
; -0.415 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 4.765      ;
; -0.378 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.581      ; 5.245      ;
; -0.340 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.736      ; 4.464      ;
; -0.302 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.927      ; 4.617      ;
; -0.301 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.927      ; 4.616      ;
; -0.299 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.736      ; 4.423      ;
; -0.249 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 4.599      ;
; -0.230 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.921      ; 4.494      ;
; -0.222 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.921      ; 4.486      ;
; -0.142 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.962      ; 4.492      ;
; -0.135 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.927      ; 4.450      ;
; -0.029 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.927      ; 4.344      ;
; 0.000  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 5.556      ; 5.668      ;
; 0.002  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 5.556      ; 5.666      ;
; 0.022  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.921      ; 4.242      ;
; 0.115  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 5.521      ; 5.518      ;
; 0.116  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 5.521      ; 5.517      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                                   ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.589 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.852      ; 3.099      ;
; -0.734 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.207      ; 3.099      ;
; -0.651 ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.190      ; 4.379      ;
; -0.607 ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.769      ;
; -0.605 ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.767      ;
; -0.595 ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.757      ;
; -0.562 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.638      ;
; -0.541 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.190      ; 4.269      ;
; -0.528 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.480      ; 4.546      ;
; -0.475 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.638      ;
; -0.445 ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.410      ; 4.625      ;
; -0.417 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.493      ;
; -0.401 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.428      ; 4.367      ;
; -0.379 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.841      ; 2.814      ;
; -0.354 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.232      ; 2.355      ;
; -0.345 ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.507      ;
; -0.330 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.493      ;
; -0.304 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.192      ; 4.266      ;
; -0.303 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.844      ; 2.864      ;
; -0.293 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.369      ;
; -0.292 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.245      ; 2.136      ;
; -0.290 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.693      ; 4.753      ;
; -0.265 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.190      ; 3.993      ;
; -0.206 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.369      ;
; -0.205 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.832      ; 2.136      ;
; -0.195 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.271      ;
; -0.188 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.264      ;
; -0.173 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.893      ; 5.668      ;
; -0.173 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.245      ; 2.017      ;
; -0.171 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.693      ; 4.634      ;
; -0.171 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.893      ; 5.666      ;
; -0.157 ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.233      ;
; -0.151 ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.227      ;
; -0.133 ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.208      ; 4.379      ;
; -0.108 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.271      ;
; -0.101 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.264      ;
; -0.090 ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.252      ;
; -0.089 ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.410      ; 4.769      ;
; -0.088 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.613      ; 4.469      ;
; -0.087 ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.410      ; 4.767      ;
; -0.086 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.832      ; 2.017      ;
; -0.085 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.161      ;
; -0.080 ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.242      ;
; -0.077 ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.410      ; 4.757      ;
; -0.077 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.153      ;
; -0.074 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.538      ; 2.310      ;
; -0.070 ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.233      ;
; -0.064 ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.227      ;
; -0.058 ; control_unit:b2v_inst11|present_state.add4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.858      ; 5.518      ;
; -0.057 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.858      ; 5.517      ;
; -0.033 ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.106      ; 3.012      ;
; -0.030 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 6.255      ; 6.061      ;
; -0.023 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.208      ; 4.269      ;
; -0.010 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.498      ; 4.546      ;
; -0.010 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.479      ; 2.088      ;
; -0.006 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.245      ; 1.850      ;
; -0.005 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.893      ; 5.500      ;
; 0.002  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.161      ;
; 0.003  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.470      ; 2.066      ;
; 0.010  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.153      ;
; 0.016  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.060      ;
; 0.024  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.724      ; 4.470      ;
; 0.026  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.538      ; 2.210      ;
; 0.031  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.613      ; 4.350      ;
; 0.044  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.495      ; 2.050      ;
; 0.052  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.636      ; 5.462      ;
; 0.070  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 2.006      ;
; 0.073  ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.428      ; 4.625      ;
; 0.077  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.066      ; 2.088      ;
; 0.077  ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 4.085      ;
; 0.081  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.832      ; 1.850      ;
; 0.090  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.057      ; 2.066      ;
; 0.091  ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.477      ; 1.985      ;
; 0.094  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.245      ; 1.750      ;
; 0.095  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.412      ; 5.061      ;
; 0.100  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.412      ; 5.056      ;
; 0.102  ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.893      ; 5.393      ;
; 0.103  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.060      ;
; 0.109  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.858      ; 5.351      ;
; 0.113  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 6.255      ; 5.918      ;
; 0.117  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.446      ; 4.367      ;
; 0.131  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.082      ; 2.050      ;
; 0.156  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.970      ; 2.586      ;
; 0.157  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 2.006      ;
; 0.164  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.978      ; 4.443      ;
; 0.173  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.410      ; 4.507      ;
; 0.178  ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.064      ; 1.985      ;
; 0.179  ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.392      ; 3.983      ;
; 0.181  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.832      ; 1.750      ;
; 0.181  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.616      ; 4.201      ;
; 0.183  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.616      ; 4.199      ;
; 0.188  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.616      ; 4.194      ;
; 0.198  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.471      ; 4.043      ;
; 0.199  ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.665      ; 5.210      ;
; 0.202  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.883      ; 5.425      ;
; 0.203  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.471      ; 4.038      ;
; 0.214  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.210      ; 4.266      ;
; 0.215  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.858      ; 5.245      ;
; 0.227  ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.636      ; 5.287      ;
; 0.228  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.711      ; 4.753      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                                               ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                             ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.841 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.835      ; 2.024      ;
; -4.761 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.052      ; 2.321      ;
; -4.704 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.877      ; 2.203      ;
; -4.660 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.052      ; 2.422      ;
; -4.558 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.052      ; 2.524      ;
; -4.398 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.052      ; 2.684      ;
; -4.396 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.052      ; 2.686      ;
; -4.314 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.808      ; 2.024      ;
; -4.274 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.827      ; 2.583      ;
; -4.234 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.025      ; 2.321      ;
; -4.202 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.044      ; 2.872      ;
; -4.177 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.850      ; 2.203      ;
; -4.151 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.869      ; 2.748      ;
; -4.133 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.025      ; 2.422      ;
; -4.073 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.011      ; 2.968      ;
; -4.031 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.025      ; 2.524      ;
; -4.024 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.011      ; 3.017      ;
; -3.897 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.869      ; 3.002      ;
; -3.871 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.025      ; 2.684      ;
; -3.869 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.025      ; 2.686      ;
; -3.747 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.800      ; 2.583      ;
; -3.675 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.017      ; 2.872      ;
; -3.624 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.842      ; 2.748      ;
; -3.608 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.051      ; 3.473      ;
; -3.562 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.018      ; 3.486      ;
; -3.561 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.051      ; 3.520      ;
; -3.546 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.984      ; 2.968      ;
; -3.521 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.051      ; 3.560      ;
; -3.497 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.984      ; 3.017      ;
; -3.485 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.051      ; 3.596      ;
; -3.475 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.741      ; 1.296      ;
; -3.450 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.018      ; 3.598      ;
; -3.370 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.842      ; 3.002      ;
; -3.368 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.453      ;
; -3.313 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.040      ; 3.757      ;
; -3.250 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 7.007      ; 3.787      ;
; -3.187 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.865      ; 3.708      ;
; -3.165 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.865      ; 3.730      ;
; -3.162 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.659      ;
; -3.145 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.676      ;
; -3.081 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.024      ; 3.473      ;
; -3.077 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.970      ; 1.923      ;
; -3.068 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.753      ;
; -3.061 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.760      ;
; -3.052 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.769      ;
; -3.035 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 2.786      ;
; -3.035 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.991      ; 3.486      ;
; -3.034 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.024      ; 3.520      ;
; -3.024 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.020      ; 2.026      ;
; -3.007 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.569      ; 4.791      ;
; -2.994 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.024      ; 3.560      ;
; -2.969 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 2.992      ;
; -2.961 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.553      ; 3.821      ;
; -2.960 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.542      ; 4.811      ;
; -2.958 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.024      ; 3.596      ;
; -2.948 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.714      ; 1.296      ;
; -2.929 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.704      ; 4.004      ;
; -2.924 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.526      ; 3.831      ;
; -2.923 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.991      ; 3.598      ;
; -2.896 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.859      ; 2.993      ;
; -2.884 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.888      ; 3.034      ;
; -2.876 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.677      ; 4.030      ;
; -2.841 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.453      ;
; -2.820 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.001      ;
; -2.813 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.008      ;
; -2.803 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.018      ;
; -2.786 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.013      ; 3.757      ;
; -2.785 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.784      ; 3.029      ;
; -2.773 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.841      ; 3.098      ;
; -2.763 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.198      ;
; -2.746 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.215      ;
; -2.727 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.094      ;
; -2.723 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.980      ; 3.787      ;
; -2.702 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.259      ;
; -2.696 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.125      ;
; -2.695 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.126      ;
; -2.687 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.274      ;
; -2.671 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.290      ;
; -2.666 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.791      ; 3.155      ;
; -2.660 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.838      ; 3.708      ;
; -2.659 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.264      ; 2.635      ;
; -2.644 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.888      ; 3.274      ;
; -2.638 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.838      ; 3.730      ;
; -2.636 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.931      ; 3.325      ;
; -2.635 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.659      ;
; -2.632 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.001      ; 3.399      ;
; -2.618 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.676      ;
; -2.581 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.199      ; 2.648      ;
; -2.550 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.943      ; 1.923      ;
; -2.541 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.753      ;
; -2.534 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.760      ;
; -2.525 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.769      ;
; -2.508 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.764      ; 2.786      ;
; -2.497 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.993      ; 2.026      ;
; -2.487 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.569      ; 4.811      ;
; -2.480 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.542      ; 4.791      ;
; -2.479 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.199      ; 2.750      ;
; -2.451 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.553      ; 3.831      ;
; -2.442 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.904      ; 2.992      ;
; -2.434 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.526      ; 3.821      ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                    ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.669 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.217      ; 0.568      ;
; -3.970 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.008      ; 2.058      ;
; -3.866 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.008      ; 2.162      ;
; -3.362 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 2.024      ;
; -3.282 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.583      ; 2.321      ;
; -3.225 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.408      ; 2.203      ;
; -3.181 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.583      ; 2.422      ;
; -3.079 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.583      ; 2.524      ;
; -2.919 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.583      ; 2.684      ;
; -2.917 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.583      ; 2.686      ;
; -2.808 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 1.733      ;
; -2.795 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.358      ; 2.583      ;
; -2.759 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.788      ; 3.049      ;
; -2.737 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.311      ; 2.594      ;
; -2.723 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.575      ; 2.872      ;
; -2.703 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 1.838      ;
; -2.679 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.310      ; 2.651      ;
; -2.672 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.400      ; 2.748      ;
; -2.672 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.299      ; 1.647      ;
; -2.640 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 1.901      ;
; -2.635 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.538      ; 1.923      ;
; -2.602 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.514      ; 1.932      ;
; -2.594 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.542      ; 2.968      ;
; -2.580 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 1.961      ;
; -2.570 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.299      ; 1.749      ;
; -2.569 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.523      ; 1.974      ;
; -2.545 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.542      ; 3.017      ;
; -2.539 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.674      ; 2.155      ;
; -2.513 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.028      ;
; -2.512 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.029      ;
; -2.502 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.319      ; 2.837      ;
; -2.488 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.053      ;
; -2.486 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 2.992      ;
; -2.418 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.400      ; 3.002      ;
; -2.410 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.299      ; 1.909      ;
; -2.403 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.138      ;
; -2.378 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.163      ;
; -2.378 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.163      ;
; -2.338 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.997      ; 4.689      ;
; -2.320 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.221      ;
; -2.280 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.198      ;
; -2.275 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.299      ; 2.044      ;
; -2.263 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.215      ;
; -2.219 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.259      ;
; -2.204 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.274      ;
; -2.188 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.290      ;
; -2.153 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.325      ;
; -2.146 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.395      ;
; -2.129 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.582      ; 3.473      ;
; -2.083 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.549      ; 3.486      ;
; -2.082 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.582      ; 3.520      ;
; -2.042 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.582      ; 3.560      ;
; -2.009 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.521      ; 2.532      ;
; -2.006 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.582      ; 3.596      ;
; -1.971 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.549      ; 3.598      ;
; -1.943 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.451      ; 3.528      ;
; -1.942 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.536      ;
; -1.942 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.536      ;
; -1.931 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.508      ; 3.597      ;
; -1.924 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.554      ;
; -1.917 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.691      ; 3.794      ;
; -1.885 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.593      ;
; -1.854 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.624      ;
; -1.853 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.625      ;
; -1.834 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.571      ; 3.757      ;
; -1.802 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.691      ; 3.909      ;
; -1.785 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.458      ; 3.693      ;
; -1.771 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.538      ; 3.787      ;
; -1.754 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 6.997      ; 4.773      ;
; -1.708 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.396      ; 3.708      ;
; -1.686 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.396      ; 3.730      ;
; -1.532 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.833      ; 2.321      ;
; -1.509 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.184      ; 2.695      ;
; -1.426 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.848      ; 2.442      ;
; -1.406 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.184      ; 2.798      ;
; -1.269 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.014      ; 3.765      ;
; -1.234 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.184      ; 2.970      ;
; -1.215 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.491      ; 1.296      ;
; -1.184 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.014      ; 3.850      ;
; -1.008 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.022      ; 3.034      ;
; -1.000 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.875      ; 4.895      ;
; -0.970 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.764      ; 2.814      ;
; -0.905 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.875      ; 4.990      ;
; -0.903 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.908      ; 5.025      ;
; -0.826 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.455      ; 3.649      ;
; -0.817 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.720      ; 1.923      ;
; -0.809 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.908      ; 5.119      ;
; -0.807 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.014      ; 4.227      ;
; -0.768 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.022      ; 3.274      ;
; -0.764 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.770      ; 2.026      ;
; -0.752 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.875      ; 5.143      ;
; -0.745 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.875      ; 5.150      ;
; -0.720 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.455      ; 3.755      ;
; -0.653 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.908      ; 5.275      ;
; -0.649 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.908      ; 5.279      ;
; -0.324 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.073      ; 3.769      ;
; -0.319 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.073      ; 3.774      ;
; -0.301 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.224      ; 3.943      ;
; -0.126 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.215      ; 4.109      ;
; -0.122 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.555      ; 2.453      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                   ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.359 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.675      ; 1.692      ;
; 0.215  ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; -0.500       ; 1.675      ; 1.766      ;
; 0.373  ; register_32:b2v_IR|output[3]                  ; register_32:b2v_C_sign_extended|output[3]     ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.062      ; 0.592      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|present_state.fetch1a ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch1b ; control_unit:b2v_inst11|present_state.fetch1b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st6b    ; control_unit:b2v_inst11|present_state.st6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul3b   ; control_unit:b2v_inst11|present_state.mul3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|present_state.ldr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|present_state.ld4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|present_state.ld5a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|present_state.or4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|present_state.rol4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi3b   ; control_unit:b2v_inst11|present_state.ldi3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi4b   ; control_unit:b2v_inst11|present_state.ldi4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|present_state.ldi5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4b  ; control_unit:b2v_inst11|present_state.brpl4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jal3b   ; control_unit:b2v_inst11|present_state.jal3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub5b   ; control_unit:b2v_inst11|present_state.sub5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg4b   ; control_unit:b2v_inst11|present_state.neg4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul6b   ; control_unit:b2v_inst11|present_state.mul6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div6b   ; control_unit:b2v_inst11|present_state.div6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not4b   ; control_unit:b2v_inst11|present_state.not4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi5b  ; control_unit:b2v_inst11|present_state.andi5b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or5b    ; control_unit:b2v_inst11|present_state.or5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and5b   ; control_unit:b2v_inst11|present_state.and5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld7b    ; control_unit:b2v_inst11|present_state.ld7b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.175 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 2.411      ; 2.622      ;
; 0.362  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.580      ;
; 0.401  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 2.411      ; 2.698      ;
; 0.569  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.793      ;
; 0.844  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.844  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.065      ;
; 0.860  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.954  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.954  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.177      ;
; 0.959  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.177      ;
; 0.960  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.172      ;
; 0.972  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.190      ;
; 0.973  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.192      ;
; 0.974  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.192      ;
; 0.975  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.193      ;
; 0.976  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.194      ;
; 0.999  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.218      ;
; 1.030  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.249      ;
; 1.032  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.251      ;
; 1.066  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.066  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.067  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.285      ;
; 1.068  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.068  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.069  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.069  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.069  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.071  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.289      ;
; 1.071  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.289      ;
; 1.084  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.302      ;
; 1.085  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.086  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.304      ;
; 1.086  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.304      ;
; 1.087  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.305      ;
; 1.090  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.309      ;
; 1.117  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.056      ; 1.330      ;
; 1.125  ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.343      ;
; 1.142  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.361      ;
; 1.144  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.363      ;
; 1.144  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.363      ;
; 1.145  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.363      ;
; 1.155  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.373      ;
; 1.157  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.375      ;
; 1.158  ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|count[11] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.377      ;
; 1.158  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[14] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.377      ;
; 1.166  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.384      ;
; 1.171  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.067      ; 1.395      ;
; 1.178  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.178  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.179  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.397      ;
; 1.180  ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[21] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.181  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.399      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                 ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.800 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.891      ; 4.176      ;
; -2.800 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.891      ; 4.176      ;
; -2.800 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.891      ; 4.176      ;
; -2.800 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.891      ; 4.176      ;
; -2.532 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.158      ; 4.175      ;
; -2.531 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.181      ;
; -2.531 ; reset     ; control_unit:b2v_inst11|present_state.shl3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.181      ;
; -2.531 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.181      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.527 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.166      ; 4.178      ;
; -2.524 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.174      ;
; -2.524 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.174      ;
; -2.524 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.165      ; 4.174      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.176      ; 4.178      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.176      ; 4.178      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.176      ; 4.178      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.176      ; 4.178      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.186      ; 4.175      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.186      ; 4.175      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.186      ; 4.175      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.496 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.198      ; 4.179      ;
; -2.489 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.206      ; 4.180      ;
; -2.489 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.206      ; 4.180      ;
; -2.489 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.206      ; 4.180      ;
; -2.489 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.206      ; 4.180      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.482 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.214      ; 4.181      ;
; -2.474 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.218      ; 4.177      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.and4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.add4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.shr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.463 ; reset     ; control_unit:b2v_inst11|present_state.mul4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.231      ; 4.179      ;
; -2.323 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.382      ; 4.190      ;
; -2.323 ; reset     ; control_unit:b2v_inst11|present_state.shr3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.382      ; 4.190      ;
; -2.323 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.382      ; 4.190      ;
; -2.323 ; reset     ; control_unit:b2v_inst11|present_state.str_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.382      ; 4.190      ;
; -2.322 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.373      ; 4.180      ;
; -2.322 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.373      ; 4.180      ;
; -2.322 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.373      ; 4.180      ;
; -2.322 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.373      ; 4.180      ;
; -2.300 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.391      ; 4.176      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.290 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.399      ; 4.174      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.287 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 4.176      ;
; -2.282 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.414      ; 4.181      ;
; -2.282 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.414      ; 4.181      ;
; -2.282 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.414      ; 4.181      ;
; -2.282 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.414      ; 4.181      ;
; -2.282 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.414      ; 4.181      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.280 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.415      ; 4.180      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.424      ; 4.182      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.mul5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.424      ; 4.182      ;
; -2.273 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.420      ; 4.178      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_in'                                                                                      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.105 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.908      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.086 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 2.334      ; 2.895      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; -0.074 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 2.335      ; 2.884      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.785      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.046  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.758      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.580  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 2.334      ; 2.729      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.600  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 2.335      ; 2.710      ;
; 0.618  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.685      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.664  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.640      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
; 0.695  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.609      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.522      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.058 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.551      ;
; -0.014 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.594      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.003  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.618      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.023  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 2.418      ; 2.638      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.560  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.669      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.695      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.675  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.790      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.686  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 2.418      ; 2.801      ;
; 0.705  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.813      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                           ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.815 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 2.880      ; 3.882      ;
; 1.475 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; -0.500       ; 2.880      ; 4.042      ;
; 1.563 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.278      ; 3.028      ;
; 1.715 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.981      ; 3.883      ;
; 1.715 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.981      ; 3.883      ;
; 1.715 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.981      ; 3.883      ;
; 1.715 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.981      ; 3.883      ;
; 1.715 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.981      ; 3.883      ;
; 1.718 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.278      ; 3.183      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.908 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.781      ; 3.876      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.763      ; 3.875      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.763      ; 3.875      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.763      ; 3.875      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.763      ; 3.875      ;
; 1.932 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.757      ; 3.876      ;
; 1.932 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.757      ; 3.876      ;
; 1.932 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.757      ; 3.876      ;
; 1.946 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.751      ; 3.884      ;
; 1.946 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.751      ; 3.884      ;
; 1.946 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.751      ; 3.884      ;
; 1.946 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.751      ; 3.884      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 1.993 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.702      ; 3.882      ;
; 2.016 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.675      ; 3.878      ;
; 2.016 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.675      ; 3.878      ;
; 2.016 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.675      ; 3.878      ;
; 2.016 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.675      ; 3.878      ;
; 2.057 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.634      ; 3.878      ;
; 2.133 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.553      ; 3.873      ;
; 2.133 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.553      ; 3.873      ;
; 2.133 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.553      ; 3.873      ;
; 2.133 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.553      ; 3.873      ;
; 2.158 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.526      ; 3.871      ;
; 2.158 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.526      ; 3.871      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.173 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.519      ; 3.879      ;
; 2.177 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.517      ; 3.881      ;
; 2.177 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.517      ; 3.881      ;
; 2.177 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.517      ; 3.881      ;
; 2.177 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.517      ; 3.881      ;
; 2.177 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.517      ; 3.881      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.185 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.498      ; 3.870      ;
; 2.186 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.501      ; 3.874      ;
; 2.186 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.501      ; 3.874      ;
; 2.186 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.501      ; 3.874      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.st4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ld6b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ld5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.ld4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.194 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.492      ; 3.873      ;
; 2.197 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.490      ; 3.874      ;
; 2.197 ; reset     ; control_unit:b2v_inst11|present_state.ld3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.490      ; 3.874      ;
; 2.197 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.490      ; 3.874      ;
; 2.197 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.490      ; 3.874      ;
; 2.197 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.490      ; 3.874      ;
; 2.200 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.480      ; 3.867      ;
; 2.200 ; reset     ; control_unit:b2v_inst11|present_state.st5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.480      ; 3.867      ;
; 2.200 ; reset     ; control_unit:b2v_inst11|present_state.st4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.480      ; 3.867      ;
; 2.200 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.480      ; 3.867      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[6]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|temp|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147|combout          ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datad          ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datad            ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|datab            ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|combout          ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|dataa            ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin          ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad         ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout          ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout        ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout          ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|datad            ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grb|datad                  ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|datac            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout        ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|datac          ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad            ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|datac            ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Grb           ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|combout          ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grc|datad                  ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|combout          ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Yin|datad                  ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout          ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|datab          ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|dataa            ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Gra           ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|datad            ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IRin|datad                 ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout          ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|datad            ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datac                  ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|write_signal  ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|combout          ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rin           ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Grc           ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Yin           ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Zin           ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|datac          ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204|datac            ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|datab            ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Gra|datab                  ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|combout        ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|write_signal|datac         ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rin|datac                  ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout          ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IRin          ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datad            ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|dataa          ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout          ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad          ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Cout|datad                 ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204|combout          ;
; 0.056  ; 0.056        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad                ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|combout        ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|combout        ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|combout        ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr188|datac            ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|datad            ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datad            ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|read_signal   ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|combout        ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~6|datad          ;
; 0.063  ; 0.063        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr188|combout          ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Cout          ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin         ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197|datab            ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr200|dataa            ;
; 0.073  ; 0.073        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|combout          ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|datab          ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|combout        ;
; 0.075  ; 0.075        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rout|datad                 ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153~6|combout        ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|dataa          ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|datac          ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|BAout|datad                ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153~6|datac          ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|dataa          ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|combout          ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|combout        ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~6|combout        ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rout          ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|BAout         ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~9|combout        ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRout|datad               ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ZLowin|datad               ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.098  ; 0.098        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.098  ; 0.098        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MARin|datad                ;
; 0.098  ; 0.098        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRout        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|dataa            ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|dataa            ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datad            ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|dataa            ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|datab          ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datab            ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datad           ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|datad            ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|datab          ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datac            ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                  ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datab          ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa            ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datad            ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|datad            ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datac          ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|combout        ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datac         ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datac                  ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout        ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datad            ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|dataa            ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|datab            ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Cout          ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datad          ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datad            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr194|datab            ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|dataa          ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|datac                ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr185|datac            ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|datac          ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout          ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|datad          ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|datad          ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr197|datac            ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ZLowin|datad               ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout        ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr185|combout          ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout       ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datab         ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCout         ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr197|combout          ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                   ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; 2.503  ; 2.892  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; 1.632  ; 2.106  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; 1.484  ; 1.963  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; 2.132  ; 2.694  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; 1.306  ; 1.756  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; 1.744  ; 2.217  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; 1.537  ; 2.028  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; 1.711  ; 2.141  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; 1.914  ; 2.422  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; 0.835  ; 1.230  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; 0.742  ; 1.133  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; 0.781  ; 1.197  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; 0.805  ; 1.199  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; 0.796  ; 1.201  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; 0.809  ; 1.200  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; 0.942  ; 1.361  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; 0.869  ; 1.290  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; 0.882  ; 1.288  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; 1.103  ; 1.507  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; 1.418  ; 1.870  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; 0.897  ; 1.319  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; 1.087  ; 1.518  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; 2.503  ; 2.892  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; 1.447  ; 1.927  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; 0.741  ; 1.186  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; 0.866  ; 1.264  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; 1.168  ; 1.642  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; 1.445  ; 1.957  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; 0.927  ; 1.341  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; 1.076  ; 1.450  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; 1.280  ; 1.706  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; 0.884  ; 1.299  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; 0.840  ; 1.256  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; 1.737  ; 1.895  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; 3.634  ; 4.063  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; -1.012 ; -0.947 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.792  ; 1.314  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; -0.308 ; -0.683 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; -1.192 ; -1.643 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; -1.024 ; -1.479 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; -1.613 ; -2.129 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; -0.881 ; -1.308 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; -1.301 ; -1.751 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; -1.100 ; -1.568 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; -1.269 ; -1.677 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; -1.400 ; -1.871 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; -0.401 ; -0.775 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; -0.312 ; -0.683 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; -0.349 ; -0.743 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; -0.372 ; -0.745 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; -0.364 ; -0.747 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; -0.376 ; -0.747 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; -0.505 ; -0.901 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; -0.433 ; -0.833 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; -0.447 ; -0.832 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; -0.661 ; -1.043 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; -0.985 ; -1.417 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; -0.462 ; -0.862 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; -0.667 ; -1.078 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; -2.039 ; -2.419 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; -1.013 ; -1.471 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; -0.308 ; -0.732 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; -0.433 ; -0.809 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; -0.743 ; -1.197 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; -1.010 ; -1.499 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; -0.514 ; -0.909 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; -0.661 ; -1.015 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; -0.855 ; -1.260 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; -0.473 ; -0.868 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; -0.429 ; -0.825 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; -1.165 ; -1.323 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; -3.107 ; -3.527 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; 2.308  ; 2.224  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.439  ; -0.066 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 6.471  ; 6.436  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.410  ; 6.431  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.471  ; 6.436  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.034  ; 6.007  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 6.030  ; 5.999  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.009  ; 5.995  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 6.000  ; 5.973  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.038  ; 6.028  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.338  ; 6.319  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 5.978  ; 5.946  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.017  ; 5.992  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 5.823  ; 5.809  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.841  ; 5.821  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 5.836  ; 5.821  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.338  ; 6.319  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.090  ; 6.058  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.730 ; 10.691 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 5.833  ; 5.806  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.227  ; 6.245  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.286  ; 6.250  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 5.867  ; 5.839  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 5.862  ; 5.831  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 5.843  ; 5.827  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 5.833  ; 5.806  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 5.870  ; 5.858  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 5.663  ; 5.647  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 5.812  ; 5.780  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 5.850  ; 5.823  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 5.663  ; 5.647  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.681  ; 5.659  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 5.676  ; 5.659  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.157  ; 6.137  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 5.919  ; 5.887  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.389 ; 10.351 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 8.52 MHz   ; 8.52 MHz        ; clock_divider:b2v_inst14|temp ;                                                               ;
; 263.09 MHz ; 250.0 MHz       ; clk_in                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temp               ; -121.225 ; -21997.728    ;
; clk_in                                      ; -2.801   ; -54.273       ;
; control_unit:b2v_inst11|present_state.add3a ; -1.922   ; -10.722       ;
; reset                                       ; -1.325   ; -3.186        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -4.351 ; -63.353       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.161 ; -40.722       ;
; clock_divider:b2v_inst14|temp               ; -0.330 ; -0.330        ;
; clk_in                                      ; -0.177 ; -0.177        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -2.505 ; -351.411      ;
; clk_in                        ; -0.068 ; -0.724        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.038 ; -0.447        ;
; clock_divider:b2v_inst14|temp ; 0.787  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -36.000       ;
; reset                                       ; -3.000 ; -3.000        ;
; clock_divider:b2v_inst14|temp               ; -2.484 ; -1332.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.408  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                     ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                     ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -121.225 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.111     ; 117.599    ;
; -121.195 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.101     ; 117.579    ;
; -121.168 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.092     ; 117.561    ;
; -121.085 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 117.466    ;
; -121.066 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 117.447    ;
; -121.013 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.805     ; 117.693    ;
; -121.004 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.096     ; 117.393    ;
; -120.983 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.795     ; 117.673    ;
; -120.956 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.786     ; 117.655    ;
; -120.898 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.094     ; 117.289    ;
; -120.873 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.798     ; 117.560    ;
; -120.854 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.798     ; 117.541    ;
; -120.792 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.790     ; 117.487    ;
; -120.785 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.103     ; 117.167    ;
; -120.784 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.117     ; 117.152    ;
; -120.754 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.107     ; 117.132    ;
; -120.735 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.079     ; 117.141    ;
; -120.730 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.116     ; 117.599    ;
; -120.727 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.098     ; 117.114    ;
; -120.700 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.106     ; 117.579    ;
; -120.686 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.788     ; 117.383    ;
; -120.673 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.097     ; 117.561    ;
; -120.644 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.110     ; 117.019    ;
; -120.635 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.098     ; 117.022    ;
; -120.625 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.110     ; 117.000    ;
; -120.617 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.108     ; 116.994    ;
; -120.607 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 116.988    ;
; -120.606 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 116.989    ;
; -120.590 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.109     ; 117.466    ;
; -120.573 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.797     ; 117.261    ;
; -120.571 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.109     ; 117.447    ;
; -120.563 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 116.946    ;
; -120.541 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.064     ; 116.962    ;
; -120.523 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.773     ; 117.235    ;
; -120.518 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.810     ; 117.693    ;
; -120.511 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.054     ; 116.942    ;
; -120.509 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.101     ; 117.393    ;
; -120.488 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.800     ; 117.673    ;
; -120.484 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.045     ; 116.924    ;
; -120.461 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.791     ; 117.655    ;
; -120.457 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.100     ; 116.842    ;
; -120.447 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.096     ; 116.836    ;
; -120.440 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.110     ; 116.815    ;
; -120.436 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.099     ; 116.822    ;
; -120.423 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.792     ; 117.116    ;
; -120.405 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.802     ; 117.088    ;
; -120.403 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.099     ; 117.289    ;
; -120.401 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.057     ; 116.829    ;
; -120.399 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 116.780    ;
; -120.395 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.798     ; 117.082    ;
; -120.394 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.796     ; 117.083    ;
; -120.382 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.057     ; 116.810    ;
; -120.378 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.803     ; 117.560    ;
; -120.359 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.803     ; 117.541    ;
; -120.344 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.109     ; 116.720    ;
; -120.337 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 116.718    ;
; -120.320 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.049     ; 116.756    ;
; -120.303 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.686     ; 117.102    ;
; -120.297 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.795     ; 117.487    ;
; -120.294 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.097     ; 116.682    ;
; -120.294 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.085     ; 116.694    ;
; -120.290 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.108     ; 117.167    ;
; -120.289 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.122     ; 117.152    ;
; -120.273 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.676     ; 117.082    ;
; -120.259 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.112     ; 117.132    ;
; -120.246 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.667     ; 117.064    ;
; -120.240 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.084     ; 117.141    ;
; -120.235 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.790     ; 116.930    ;
; -120.232 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.103     ; 117.114    ;
; -120.228 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.095     ; 116.618    ;
; -120.228 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.804     ; 116.909    ;
; -120.224 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.793     ; 116.916    ;
; -120.214 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.047     ; 116.652    ;
; -120.194 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 116.575    ;
; -120.191 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.793     ; 117.383    ;
; -120.187 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.798     ; 116.874    ;
; -120.179 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.104     ; 116.560    ;
; -120.176 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.114     ; 116.547    ;
; -120.166 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.110     ; 116.541    ;
; -120.165 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.108     ; 116.542    ;
; -120.163 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.679     ; 116.969    ;
; -120.149 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.115     ; 117.019    ;
; -120.144 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.679     ; 116.950    ;
; -120.140 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.103     ; 117.022    ;
; -120.130 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.115     ; 117.000    ;
; -120.125 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.798     ; 116.812    ;
; -120.122 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.113     ; 116.994    ;
; -120.112 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.109     ; 116.988    ;
; -120.111 ; control_unit:b2v_inst11|Grb   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.107     ; 116.989    ;
; -120.101 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.056     ; 116.530    ;
; -120.082 ; control_unit:b2v_inst11|PCout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.671     ; 116.896    ;
; -120.082 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.791     ; 116.776    ;
; -120.078 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.802     ; 117.261    ;
; -120.068 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.107     ; 116.946    ;
; -120.051 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.032     ; 116.504    ;
; -120.046 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.069     ; 116.962    ;
; -120.028 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.778     ; 117.235    ;
; -120.016 ; control_unit:b2v_inst11|Cout  ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.059     ; 116.942    ;
; -120.016 ; control_unit:b2v_inst11|Gra   ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.789     ; 116.712    ;
; -120.006 ; control_unit:b2v_inst11|Grc   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.102     ; 116.389    ;
+----------+-------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.801 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.740      ;
; -2.637 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.576      ;
; -2.624 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.563      ;
; -2.506 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.445      ;
; -2.505 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.444      ;
; -2.495 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.434      ;
; -2.461 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.400      ;
; -2.417 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.356      ;
; -2.416 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.355      ;
; -2.407 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.346      ;
; -2.393 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.332      ;
; -2.381 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.321      ;
; -2.380 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.320      ;
; -2.380 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.319      ;
; -2.377 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.317      ;
; -2.343 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.282      ;
; -2.342 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.281      ;
; -2.294 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.233      ;
; -2.292 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.226      ;
; -2.282 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.222      ;
; -2.264 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.198      ;
; -2.226 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.165      ;
; -2.217 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.157      ;
; -2.216 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.156      ;
; -2.213 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.153      ;
; -2.204 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.144      ;
; -2.203 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.143      ;
; -2.200 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.140      ;
; -2.185 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.119      ;
; -2.181 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.121      ;
; -2.174 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.114      ;
; -2.174 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.114      ;
; -2.173 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.113      ;
; -2.122 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.056      ;
; -2.103 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.043      ;
; -2.096 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.036      ;
; -2.089 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.029      ;
; -2.087 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.027      ;
; -2.085 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.025      ;
; -2.085 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.025      ;
; -2.084 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.024      ;
; -2.081 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.021      ;
; -2.081 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.021      ;
; -2.078 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.018      ;
; -2.076 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.016      ;
; -2.074 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.014      ;
; -2.068 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.008      ;
; -2.064 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.050     ; 3.009      ;
; -2.063 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.003      ;
; -2.048 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.982      ;
; -2.047 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.981      ;
; -2.040 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.980      ;
; -2.029 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 2.964      ;
; -2.027 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.961      ;
; -2.010 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.950      ;
; -2.010 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.950      ;
; -2.009 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.949      ;
; -2.000 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.940      ;
; -1.998 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.938      ;
; -1.997 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.937      ;
; -1.997 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.937      ;
; -1.996 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.936      ;
; -1.996 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.936      ;
; -1.996 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.936      ;
; -1.995 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.935      ;
; -1.992 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.932      ;
; -1.990 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.930      ;
; -1.988 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.928      ;
; -1.986 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.926      ;
; -1.985 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.919      ;
; -1.981 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.921      ;
; -1.977 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.917      ;
; -1.973 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.913      ;
; -1.972 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.912      ;
; -1.969 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.909      ;
; -1.963 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.903      ;
; -1.963 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.903      ;
; -1.961 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.901      ;
; -1.960 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.050     ; 2.905      ;
; -1.959 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.899      ;
; -1.957 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.050     ; 2.902      ;
; -1.954 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.050     ; 2.899      ;
; -1.950 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.884      ;
; -1.933 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.867      ;
; -1.926 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 2.861      ;
; -1.923 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.863      ;
; -1.922 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.862      ;
; -1.921 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.861      ;
; -1.919 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.859      ;
; -1.918 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.858      ;
; -1.881 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.821      ;
; -1.881 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.821      ;
; -1.880 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.820      ;
; -1.880 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.820      ;
; -1.878 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.818      ;
; -1.877 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.817      ;
; -1.877 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.817      ;
; -1.875 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 2.810      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                            ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.922 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.639      ; 3.511      ;
; -1.744 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.820      ; 3.514      ;
; -1.739 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.820      ; 3.509      ;
; -1.719 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.820      ; 3.489      ;
; -1.569 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.934      ; 2.855      ;
; -1.569 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.639      ; 3.158      ;
; -1.554 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.840      ; 3.344      ;
; -1.519 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.820      ; 3.289      ;
; -1.496 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.639      ; 3.085      ;
; -1.463 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.174      ; 2.989      ;
; -1.453 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.639      ; 3.042      ;
; -1.446 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.132      ; 3.528      ;
; -1.435 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.101      ; 3.486      ;
; -1.410 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.934      ; 2.696      ;
; -1.332 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.101      ; 3.383      ;
; -1.318 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.934      ; 2.604      ;
; -1.314 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.898      ; 3.649      ;
; -1.306 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.898      ; 3.641      ;
; -1.300 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.425      ; 4.075      ;
; -1.197 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.425      ; 3.972      ;
; -1.186 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.206      ; 3.829      ;
; -1.182 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.999      ; 2.533      ;
; -1.174 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.898      ; 3.509      ;
; -1.079 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.898      ; 3.414      ;
; -1.078 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.929      ; 3.446      ;
; -1.042 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.269      ; 3.261      ;
; -1.012 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.995      ;
; -0.996 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 3.017      ;
; -0.973 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.466      ;
; -0.957 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.914      ; 3.308      ;
; -0.925 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.784      ; 4.117      ;
; -0.925 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.946      ;
; -0.917 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.938      ;
; -0.892 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.913      ;
; -0.888 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.914      ; 3.239      ;
; -0.864 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.105      ; 2.919      ;
; -0.854 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.837      ;
; -0.853 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.874      ;
; -0.853 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.063      ; 2.866      ;
; -0.830 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.164      ; 3.344      ;
; -0.830 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.323      ;
; -0.822 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.843      ;
; -0.821 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.842      ;
; -0.761 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.744      ;
; -0.749 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.132      ; 2.831      ;
; -0.729 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.913      ; 5.000      ;
; -0.692 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.545      ; 3.645      ;
; -0.690 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.183      ;
; -0.675 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.696      ;
; -0.667 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.164      ; 3.181      ;
; -0.632 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.784      ; 3.824      ;
; -0.629 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.724      ; 4.757      ;
; -0.615 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.108      ;
; -0.614 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.107      ;
; -0.612 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.633      ;
; -0.607 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.628      ;
; -0.602 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.512      ; 4.518      ;
; -0.593 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.913      ; 4.864      ;
; -0.589 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.082      ;
; -0.586 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.607      ;
; -0.586 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.540      ; 3.534      ;
; -0.584 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 5.077      ;
; -0.582 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.603      ;
; -0.578 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.164      ; 3.092      ;
; -0.578 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.599      ;
; -0.502 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.995      ;
; -0.496 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.329      ; 4.268      ;
; -0.494 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.987      ;
; -0.490 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.446      ;
; -0.489 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.329      ; 4.261      ;
; -0.474 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.130      ; 4.962      ;
; -0.471 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.724      ; 4.599      ;
; -0.452 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.913      ; 4.723      ;
; -0.448 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.512      ; 4.364      ;
; -0.430 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.127      ; 4.915      ;
; -0.420 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.913      ;
; -0.408 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.148      ; 4.914      ;
; -0.378 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.724      ; 4.506      ;
; -0.375 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.868      ;
; -0.371 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.864      ;
; -0.358 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.913      ; 4.629      ;
; -0.355 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.071      ; 2.376      ;
; -0.341 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.324      ;
; -0.338 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.321      ;
; -0.273 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.329      ; 4.045      ;
; -0.257 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.329      ; 4.029      ;
; -0.252 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.208      ;
; -0.247 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.203      ;
; -0.245 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.135      ; 4.738      ;
; -0.202 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.185      ;
; -0.113 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.030      ;
; -0.112 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.068      ;
; -0.109 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.540      ; 4.092      ;
; -0.106 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 4.023      ;
; -0.020 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 3.976      ;
; 0.086  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.987      ; 5.103      ;
; 0.088  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.987      ; 5.101      ;
; 0.110  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.513      ; 3.807      ;
; 0.169  ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.376      ; 3.650      ;
; 0.188  ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.376      ; 3.631      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                                    ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.325 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.663      ; 2.796      ;
; -0.506 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.982      ; 2.796      ;
; -0.444 ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.022      ; 4.308      ;
; -0.439 ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.022      ; 4.303      ;
; -0.430 ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.761      ; 3.953      ;
; -0.425 ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.022      ; 4.289      ;
; -0.380 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.384      ;
; -0.328 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.761      ; 3.851      ;
; -0.289 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.021      ; 4.072      ;
; -0.269 ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.042      ; 4.153      ;
; -0.257 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.384      ;
; -0.248 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.252      ;
; -0.219 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.631      ; 2.534      ;
; -0.219 ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.022      ; 4.083      ;
; -0.186 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.072      ; 2.099      ;
; -0.173 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.987      ; 3.922      ;
; -0.153 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.841      ; 3.836      ;
; -0.145 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.636      ; 2.573      ;
; -0.140 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.098      ; 1.922      ;
; -0.135 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.303      ; 4.280      ;
; -0.129 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.133      ;
; -0.125 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.252      ;
; -0.048 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.761      ; 3.571      ;
; -0.038 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.042      ;
; -0.035 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.098      ; 1.817      ;
; -0.033 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.378      ; 5.103      ;
; -0.033 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.037      ;
; -0.032 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.303      ; 4.177      ;
; -0.031 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.378      ; 5.101      ;
; -0.024 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.211      ; 4.075      ;
; -0.020 ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.024      ;
; -0.017 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.721      ; 1.922      ;
; -0.006 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.133      ;
; 0.004  ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 2.000      ;
; 0.020  ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.026      ; 3.848      ;
; 0.028  ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.026      ; 3.840      ;
; 0.033  ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.380      ; 2.121      ;
; 0.056  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 1.948      ;
; 0.063  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.849      ; 2.714      ;
; 0.064  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 1.940      ;
; 0.068  ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.034      ; 4.308      ;
; 0.073  ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.034      ; 4.303      ;
; 0.078  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.140      ; 4.995      ;
; 0.079  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.211      ; 3.972      ;
; 0.082  ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.773      ; 3.953      ;
; 0.082  ; control_unit:b2v_inst11|present_state.add4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.351      ; 4.961      ;
; 0.083  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.351      ; 4.960      ;
; 0.085  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.042      ;
; 0.087  ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.034      ; 4.289      ;
; 0.088  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.721      ; 1.817      ;
; 0.090  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.037      ;
; 0.103  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.024      ;
; 0.106  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.098      ; 1.676      ;
; 0.117  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.735      ; 5.466      ;
; 0.119  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.315      ; 1.880      ;
; 0.119  ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.378      ; 4.951      ;
; 0.127  ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 2.000      ;
; 0.127  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.380      ; 2.027      ;
; 0.128  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.312      ; 1.868      ;
; 0.142  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 1.862      ;
; 0.160  ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.026      ; 3.708      ;
; 0.179  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 1.948      ;
; 0.180  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.939      ; 4.578      ;
; 0.184  ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.773      ; 3.851      ;
; 0.184  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.939      ; 4.574      ;
; 0.185  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.333      ; 1.832      ;
; 0.187  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 1.940      ;
; 0.192  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.705      ; 2.357      ;
; 0.192  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.334      ; 3.984      ;
; 0.194  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 1.810      ;
; 0.200  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.098      ; 1.582      ;
; 0.213  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.535      ; 4.034      ;
; 0.213  ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.378      ; 4.857      ;
; 0.216  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.203      ; 3.825      ;
; 0.218  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.203      ; 3.823      ;
; 0.218  ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.320      ; 1.786      ;
; 0.222  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.203      ; 3.819      ;
; 0.223  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.033      ; 4.072      ;
; 0.229  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.721      ; 1.676      ;
; 0.232  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.351      ; 4.811      ;
; 0.236  ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.140      ; 4.837      ;
; 0.242  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.938      ; 1.880      ;
; 0.243  ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.054      ; 4.153      ;
; 0.251  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.935      ; 1.868      ;
; 0.255  ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.026      ; 3.613      ;
; 0.260  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.735      ; 5.323      ;
; 0.265  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 1.862      ;
; 0.268  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.687      ; 2.263      ;
; 0.277  ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.179      ; 4.721      ;
; 0.278  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.094      ; 3.658      ;
; 0.282  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.376      ; 4.913      ;
; 0.282  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.094      ; 3.654      ;
; 0.293  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.034      ; 4.083      ;
; 0.308  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.956      ; 1.832      ;
; 0.311  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.324      ; 2.357      ;
; 0.317  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.943      ; 1.810      ;
; 0.320  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.640      ; 4.158      ;
; 0.323  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.721      ; 1.582      ;
; 0.326  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.351      ; 4.717      ;
; 0.329  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.140      ; 4.744      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                                                ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                             ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.351 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.180      ; 1.859      ;
; -4.274 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.383      ; 2.139      ;
; -4.235 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.383      ; 2.178      ;
; -4.226 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.225      ; 2.029      ;
; -4.145 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.383      ; 2.268      ;
; -4.001 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.383      ; 2.412      ;
; -3.998 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.383      ; 2.415      ;
; -3.854 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.172      ; 2.348      ;
; -3.846 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.175      ; 1.859      ;
; -3.780 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.375      ; 2.625      ;
; -3.769 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.378      ; 2.139      ;
; -3.732 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.217      ; 2.515      ;
; -3.730 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.378      ; 2.178      ;
; -3.721 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.220      ; 2.029      ;
; -3.642 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.348      ; 2.736      ;
; -3.640 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.378      ; 2.268      ;
; -3.637 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.348      ; 2.741      ;
; -3.505 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.217      ; 2.742      ;
; -3.496 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.378      ; 2.412      ;
; -3.493 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.378      ; 2.415      ;
; -3.349 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.167      ; 2.348      ;
; -3.275 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.370      ; 2.625      ;
; -3.237 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.354      ; 3.147      ;
; -3.227 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.212      ; 2.515      ;
; -3.224 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.381      ; 3.187      ;
; -3.204 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.381      ; 3.207      ;
; -3.178 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.381      ; 3.233      ;
; -3.170 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.312      ; 1.172      ;
; -3.148 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.354      ; 3.236      ;
; -3.143 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.381      ; 3.268      ;
; -3.137 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.343      ; 2.736      ;
; -3.132 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.343      ; 2.741      ;
; -3.086 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.223      ;
; -3.000 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.212      ; 2.742      ;
; -2.945 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.373      ; 3.458      ;
; -2.904 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.405      ;
; -2.898 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.346      ; 3.478      ;
; -2.888 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.421      ;
; -2.833 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.215      ; 3.412      ;
; -2.825 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.215      ; 3.420      ;
; -2.818 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.491      ;
; -2.818 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.491      ;
; -2.803 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.506      ;
; -2.790 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.528      ; 1.768      ;
; -2.783 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.526      ;
; -2.775 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.901      ; 4.336      ;
; -2.760 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 5.991      ; 3.441      ;
; -2.750 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.896      ; 4.356      ;
; -2.740 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.561      ; 1.851      ;
; -2.732 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.349      ; 3.147      ;
; -2.727 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 5.986      ; 3.469      ;
; -2.721 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.708      ;
; -2.719 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.376      ; 3.187      ;
; -2.701 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.105      ; 3.614      ;
; -2.699 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.376      ; 3.207      ;
; -2.673 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.376      ; 3.233      ;
; -2.665 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.307      ; 1.172      ;
; -2.649 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.338      ; 2.719      ;
; -2.647 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.358      ; 2.741      ;
; -2.643 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.349      ; 3.236      ;
; -2.641 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.100      ; 3.669      ;
; -2.638 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.376      ; 3.268      ;
; -2.600 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.709      ;
; -2.596 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.713      ;
; -2.584 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.725      ;
; -2.581 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.223      ;
; -2.555 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.272      ; 2.747      ;
; -2.543 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.312      ; 2.799      ;
; -2.519 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.790      ;
; -2.503 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.926      ;
; -2.501 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.928      ;
; -2.491 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.938      ;
; -2.487 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.942      ;
; -2.485 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.824      ;
; -2.484 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.825      ;
; -2.465 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.279      ; 2.844      ;
; -2.464 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 2.965      ;
; -2.440 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.368      ; 3.458      ;
; -2.427 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.786      ; 2.389      ;
; -2.421 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.358      ; 2.967      ;
; -2.415 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 3.014      ;
; -2.399 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.405      ;
; -2.393 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.341      ; 3.478      ;
; -2.386 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.469      ; 3.113      ;
; -2.383 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.421      ;
; -2.375 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.723      ; 2.378      ;
; -2.328 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.210      ; 3.412      ;
; -2.320 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.210      ; 3.420      ;
; -2.313 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.491      ;
; -2.313 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.491      ;
; -2.298 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.506      ;
; -2.286 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.723      ; 2.467      ;
; -2.285 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.523      ; 1.768      ;
; -2.278 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.274      ; 2.526      ;
; -2.270 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.896      ; 4.336      ;
; -2.256 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 3.173      ;
; -2.255 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.399      ; 3.174      ;
; -2.255 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.901      ; 4.356      ;
; -2.255 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 5.986      ; 3.441      ;
; -2.238 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.392      ; 3.184      ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                     ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.161 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.651      ; 0.510      ;
; -3.547 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.372      ; 1.845      ;
; -3.457 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.372      ; 1.935      ;
; -2.924 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.763      ; 1.859      ;
; -2.847 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.966      ; 2.139      ;
; -2.808 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.966      ; 2.178      ;
; -2.799 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.808      ; 2.029      ;
; -2.718 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.966      ; 2.268      ;
; -2.574 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.966      ; 2.412      ;
; -2.571 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.966      ; 2.415      ;
; -2.485 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.565      ;
; -2.427 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.755      ; 2.348      ;
; -2.421 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.185      ; 2.784      ;
; -2.404 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.727      ; 2.343      ;
; -2.393 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.657      ;
; -2.358 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.818      ; 1.480      ;
; -2.353 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.958      ; 2.625      ;
; -2.333 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.717      ;
; -2.315 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.730      ; 2.435      ;
; -2.313 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.043      ; 1.750      ;
; -2.305 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.800      ; 2.515      ;
; -2.291 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.023      ; 1.752      ;
; -2.285 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.765      ;
; -2.269 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.818      ; 1.569      ;
; -2.247 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.025      ; 1.798      ;
; -2.221 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.829      ;
; -2.220 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.830      ;
; -2.215 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.931      ; 2.736      ;
; -2.210 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.931      ; 2.741      ;
; -2.207 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.708      ;
; -2.185 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.865      ;
; -2.171 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.142      ; 1.991      ;
; -2.160 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.757      ; 2.617      ;
; -2.128 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.922      ;
; -2.123 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.818      ; 1.715      ;
; -2.098 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.952      ;
; -2.097 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 1.953      ;
; -2.078 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.800      ; 2.742      ;
; -2.050 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 2.000      ;
; -2.039 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.289      ; 4.280      ;
; -1.989 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.818      ; 1.849      ;
; -1.989 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.926      ;
; -1.987 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.928      ;
; -1.977 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.938      ;
; -1.973 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.942      ;
; -1.950 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 2.965      ;
; -1.901 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.014      ;
; -1.892 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 2.158      ;
; -1.810 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.937      ; 3.147      ;
; -1.797 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.964      ; 3.187      ;
; -1.777 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.964      ; 3.207      ;
; -1.762 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.030      ; 2.288      ;
; -1.751 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.964      ; 3.233      ;
; -1.742 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.173      ;
; -1.741 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.174      ;
; -1.724 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.888      ; 3.184      ;
; -1.721 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.937      ; 3.236      ;
; -1.716 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.964      ; 3.268      ;
; -1.714 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.201      ;
; -1.702 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.101      ; 3.419      ;
; -1.702 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.928      ; 3.246      ;
; -1.688 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.227      ;
; -1.654 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.261      ;
; -1.653 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.262      ;
; -1.600 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.101      ; 3.521      ;
; -1.576 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.895      ; 3.339      ;
; -1.518 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.956      ; 3.458      ;
; -1.471 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.929      ; 3.478      ;
; -1.406 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.798      ; 3.412      ;
; -1.398 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.798      ; 3.420      ;
; -1.393 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 6.289      ; 4.426      ;
; -1.319 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.404      ; 2.105      ;
; -1.304 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.707      ; 2.423      ;
; -1.225 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.422      ; 2.217      ;
; -1.216 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.707      ; 2.511      ;
; -1.104 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.481      ; 3.397      ;
; -1.060 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.707      ; 2.667      ;
; -1.052 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.204      ; 1.172      ;
; -1.025 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.481      ; 3.476      ;
; -0.875 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.596      ; 2.741      ;
; -0.808 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.349      ; 2.561      ;
; -0.798 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.277      ; 4.499      ;
; -0.713 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.304      ; 4.611      ;
; -0.709 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.277      ; 4.588      ;
; -0.705 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.957      ; 3.272      ;
; -0.686 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.481      ; 3.815      ;
; -0.672 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.420      ; 1.768      ;
; -0.649 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.596      ; 2.967      ;
; -0.623 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.304      ; 4.701      ;
; -0.622 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.453      ; 1.851      ;
; -0.603 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.957      ; 3.374      ;
; -0.580 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.277      ; 4.717      ;
; -0.576 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.277      ; 4.721      ;
; -0.493 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.304      ; 4.831      ;
; -0.490 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.304      ; 4.834      ;
; -0.288 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.642      ; 3.374      ;
; -0.258 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.642      ; 3.404      ;
; -0.231 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.790      ; 3.579      ;
; -0.108 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.773      ; 3.685      ;
; -0.083 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.286      ; 2.223      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                    ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.330 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.538      ; 1.552      ;
; 0.187  ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; -0.500       ; 1.538      ; 1.569      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|present_state.fetch1a ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch1b ; control_unit:b2v_inst11|present_state.fetch1b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st6b    ; control_unit:b2v_inst11|present_state.st6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul3b   ; control_unit:b2v_inst11|present_state.mul3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|present_state.ldr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|present_state.ld4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|present_state.ld5a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|present_state.or4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|present_state.rol4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi3b   ; control_unit:b2v_inst11|present_state.ldi3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi4b   ; control_unit:b2v_inst11|present_state.ldi4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|present_state.ldi5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4b  ; control_unit:b2v_inst11|present_state.brpl4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jal3b   ; control_unit:b2v_inst11|present_state.jal3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub5b   ; control_unit:b2v_inst11|present_state.sub5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg4b   ; control_unit:b2v_inst11|present_state.neg4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul6b   ; control_unit:b2v_inst11|present_state.mul6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div6b   ; control_unit:b2v_inst11|present_state.div6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not4b   ; control_unit:b2v_inst11|present_state.not4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi5b  ; control_unit:b2v_inst11|present_state.andi5b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or5b    ; control_unit:b2v_inst11|present_state.or5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and5b   ; control_unit:b2v_inst11|present_state.and5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld7b    ; control_unit:b2v_inst11|present_state.ld7b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi5b   ; control_unit:b2v_inst11|present_state.ldi5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.177 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 2.222      ; 2.399      ;
; 0.320  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.519      ;
; 0.379  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 2.222      ; 2.455      ;
; 0.511  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.709      ;
; 0.511  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.709      ;
; 0.511  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.711      ;
; 0.515  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.716      ;
; 0.755  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.953      ;
; 0.755  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.955      ;
; 0.758  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.956      ;
; 0.760  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.959      ;
; 0.764  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.962      ;
; 0.765  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.963      ;
; 0.765  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.965      ;
; 0.766  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.964      ;
; 0.771  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.969      ;
; 0.772  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.972      ;
; 0.773  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.971      ;
; 0.844  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.042      ;
; 0.844  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.043      ;
; 0.845  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.044      ;
; 0.847  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.045      ;
; 0.849  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.049      ; 1.042      ;
; 0.849  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.047      ;
; 0.852  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.050      ;
; 0.852  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.051      ;
; 0.854  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.052      ;
; 0.856  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.054      ;
; 0.860  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.058      ;
; 0.861  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.060      ;
; 0.861  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.059      ;
; 0.862  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.061      ;
; 0.868  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.066      ;
; 0.869  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.068      ;
; 0.899  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.098      ;
; 0.927  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.126      ;
; 0.937  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.136      ;
; 0.940  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.138      ;
; 0.941  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.139      ;
; 0.941  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.140      ;
; 0.943  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.141      ;
; 0.945  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.945  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.947  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.145      ;
; 0.948  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.146      ;
; 0.952  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.952  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.956  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.154      ;
; 0.957  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.155      ;
; 0.958  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.156      ;
; 0.958  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.157      ;
; 0.963  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.161      ;
; 0.964  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.162      ;
; 0.975  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.174      ;
; 1.000  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.050      ; 1.194      ;
; 1.002  ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.201      ;
; 1.021  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.220      ;
; 1.023  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.222      ;
; 1.023  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.222      ;
; 1.033  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.232      ;
; 1.034  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.233      ;
; 1.036  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.234      ;
; 1.038  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.237      ;
; 1.039  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.237      ;
; 1.041  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.239      ;
; 1.041  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.043  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.241      ;
; 1.046  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.244      ;
; 1.048  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.247      ;
; 1.052  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.251      ;
; 1.052  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.250      ;
; 1.054  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.252      ;
; 1.059  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.049      ; 1.252      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.819      ; 3.809      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.819      ; 3.809      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.819      ; 3.809      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.819      ; 3.809      ;
; -2.263 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.067      ; 3.815      ;
; -2.263 ; reset     ; control_unit:b2v_inst11|present_state.shl3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.067      ; 3.815      ;
; -2.263 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.067      ; 3.815      ;
; -2.261 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.062      ; 3.808      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.259 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.066      ; 3.810      ;
; -2.253 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.070      ; 3.808      ;
; -2.253 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.070      ; 3.808      ;
; -2.253 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.070      ; 3.808      ;
; -2.246 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.081      ; 3.812      ;
; -2.246 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.081      ; 3.812      ;
; -2.246 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.081      ; 3.812      ;
; -2.246 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.081      ; 3.812      ;
; -2.236 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.087      ; 3.808      ;
; -2.236 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.087      ; 3.808      ;
; -2.236 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.087      ; 3.808      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.229 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.099      ; 3.813      ;
; -2.225 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.105      ; 3.815      ;
; -2.225 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.105      ; 3.815      ;
; -2.225 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.105      ; 3.815      ;
; -2.225 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.105      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.219 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.111      ; 3.815      ;
; -2.209 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.115      ; 3.809      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.and4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.add4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.shr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.202 ; reset     ; control_unit:b2v_inst11|present_state.mul4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.126      ; 3.813      ;
; -2.074 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.264      ; 3.823      ;
; -2.074 ; reset     ; control_unit:b2v_inst11|present_state.shr3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.264      ; 3.823      ;
; -2.074 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.264      ; 3.823      ;
; -2.074 ; reset     ; control_unit:b2v_inst11|present_state.str_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.264      ; 3.823      ;
; -2.071 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.257      ; 3.813      ;
; -2.071 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.257      ; 3.813      ;
; -2.071 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.257      ; 3.813      ;
; -2.071 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.257      ; 3.813      ;
; -2.041 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.283      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.037 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.287      ; 3.809      ;
; -2.035 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.296      ; 3.816      ;
; -2.035 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.296      ; 3.816      ;
; -2.035 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.296      ; 3.816      ;
; -2.035 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.296      ; 3.816      ;
; -2.035 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.296      ; 3.816      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.816      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.mul5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.816      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.str3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.816      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.027 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.302      ; 3.814      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.025 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.298      ; 3.808      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
; -2.022 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.303      ; 3.810      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.068 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.691      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.046 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 2.154      ; 2.675      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 2.155      ; 2.668      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.579      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.073  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.551      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 2.154      ; 2.554      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 2.155      ; 2.539      ;
; 0.617  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.506      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.652  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.472      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
; 0.677  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.447      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.369      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; -0.015 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.392      ;
; 0.019  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.425      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.045  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.457      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.060  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 2.228      ; 2.472      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.564  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.471      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.591  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.498      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.671  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.583      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.678  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 2.228      ; 2.590      ;
; 0.699  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.605      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.787 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 2.595      ; 3.556      ;
; 1.423 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; -0.500       ; 2.595      ; 3.692      ;
; 1.463 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.166      ; 2.803      ;
; 1.565 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.818      ; 3.557      ;
; 1.565 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.818      ; 3.557      ;
; 1.565 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.818      ; 3.557      ;
; 1.565 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.818      ; 3.557      ;
; 1.565 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.818      ; 3.557      ;
; 1.617 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.166      ; 2.957      ;
; 1.740 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.637      ; 3.551      ;
; 1.740 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.637      ; 3.551      ;
; 1.740 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.637      ; 3.551      ;
; 1.740 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.637      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.744 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.633      ; 3.551      ;
; 1.759 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.617      ; 3.550      ;
; 1.759 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.617      ; 3.550      ;
; 1.759 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.617      ; 3.550      ;
; 1.759 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.617      ; 3.550      ;
; 1.764 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.612      ; 3.550      ;
; 1.764 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.612      ; 3.550      ;
; 1.764 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.612      ; 3.550      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.608      ; 3.558      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.608      ; 3.558      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.608      ; 3.558      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.608      ; 3.558      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.817 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.565      ; 3.556      ;
; 1.841 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.538      ; 3.553      ;
; 1.841 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.538      ; 3.553      ;
; 1.841 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.538      ; 3.553      ;
; 1.841 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.538      ; 3.553      ;
; 1.880 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.500      ; 3.554      ;
; 1.953 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.420      ; 3.547      ;
; 1.953 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.420      ; 3.547      ;
; 1.953 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.420      ; 3.547      ;
; 1.953 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.420      ; 3.547      ;
; 1.979 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.394      ; 3.547      ;
; 1.979 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.394      ; 3.547      ;
; 1.989 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.391      ; 3.554      ;
; 1.989 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.391      ; 3.554      ;
; 1.989 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.391      ; 3.554      ;
; 1.989 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.391      ; 3.554      ;
; 1.989 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.391      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.386      ; 3.554      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 1.999 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.546      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.st4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ld6b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ld5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.ld4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.001 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.372      ; 3.547      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.and4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.or4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.ori4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.andi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.or3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.and3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.549      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.549      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.andi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.ori3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.367      ; 3.543      ;
; 2.002 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.373      ; 3.549      ;
; 2.009 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.366      ; 3.549      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[6]|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|temp|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grb|datad                  ;
; 0.073  ; 0.073        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Gra           ;
; 0.077  ; 0.077        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Grb           ;
; 0.079  ; 0.079        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147|combout          ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|dataa            ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datad          ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout          ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout          ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datad            ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Gra|datab                  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|datac            ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|datac          ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|combout          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout        ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|LOout|datad                ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|datab            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad            ;
; 0.095  ; 0.095        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad         ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|datad            ;
; 0.099  ; 0.099        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|LOout         ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IRin|datad                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|datab          ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grc|datad                  ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout        ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rin           ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rin|datac                  ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout          ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Yin|datad                  ;
; 0.110  ; 0.110        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin          ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rout|datad                 ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|write_signal  ;
; 0.112  ; 0.112        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|write_signal|datac         ;
; 0.113  ; 0.113        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IRin          ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Grc           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|dataa            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|datad            ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|read_signal   ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|dataa            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|datab            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|datac          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|combout        ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr166|combout          ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|combout        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204|datac            ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Yin           ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|combout          ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|dataa          ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rout          ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|In_portout|datad           ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRout|datad               ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|datac            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|datac          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|combout        ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|combout          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|dataa            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|combout        ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204|combout          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Cout|datad                 ;
; 0.126  ; 0.126        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|combout          ;
; 0.127  ; 0.127        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad                ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|combout        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|datad            ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|combout        ;
; 0.127  ; 0.127        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout          ;
; 0.128  ; 0.128        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr162|combout          ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|datab          ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~6|datad          ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|datad            ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datad            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|dataa          ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|datad            ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ZLowin|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|dataa          ;
; 0.132  ; 0.132        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|In_portout    ;
; 0.132  ; 0.132        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRout        ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|combout          ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|combout          ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Cout          ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153~6|datac          ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[0]|datad            ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197|datab            ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153~6|combout        ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datad            ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zlowout|datac              ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MDRin         ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCout         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr144|datad            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[0]|datad            ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datad            ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad                ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|PCout|datad                ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|datac                ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr144|combout          ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datab            ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|datab            ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr197|combout          ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datab         ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr197|datac            ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|read_signal   ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|combout       ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|dataa          ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|datad            ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|datac         ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|combout        ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|combout        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout        ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout       ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datab          ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|datac          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|read_signal|datad          ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr185|combout          ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|combout        ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Gra|datab                  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr185|datac            ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datac          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|dataa            ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datad          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datad            ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|dataa          ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|datad            ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Gra           ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ZLowin        ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                  ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|BAout         ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa            ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|datad          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|datad          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datad            ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Cout          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|datad          ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|datad         ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout          ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                   ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; 2.251  ; 2.542  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; 1.436  ; 1.820  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; 1.320  ; 1.690  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; 1.897  ; 2.348  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; 1.139  ; 1.500  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; 1.543  ; 1.928  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; 1.353  ; 1.767  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; 1.517  ; 1.856  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; 1.700  ; 2.099  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; 0.707  ; 1.026  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; 0.633  ; 0.942  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; 0.662  ; 0.997  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; 0.683  ; 0.999  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; 0.681  ; 1.000  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; 0.688  ; 1.001  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; 0.809  ; 1.149  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; 0.748  ; 1.079  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; 0.752  ; 1.093  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; 0.961  ; 1.270  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; 1.244  ; 1.614  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; 0.776  ; 1.108  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; 0.937  ; 1.290  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; 2.251  ; 2.542  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; 1.273  ; 1.650  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; 0.630  ; 0.979  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; 0.741  ; 1.061  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; 1.014  ; 1.389  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; 1.268  ; 1.690  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; 0.786  ; 1.133  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; 0.942  ; 1.246  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; 1.123  ; 1.471  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; 0.751  ; 1.096  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; 0.713  ; 1.051  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; 1.635  ; 1.760  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; 3.210  ; 3.595  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; -0.861 ; -0.705 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.745  ; 1.099  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; -0.244 ; -0.545 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; -1.044 ; -1.411 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; -0.908 ; -1.262 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; -1.431 ; -1.847 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; -0.761 ; -1.106 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; -1.149 ; -1.516 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; -0.963 ; -1.359 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; -1.124 ; -1.448 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; -1.241 ; -1.611 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; -0.321 ; -0.626 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; -0.249 ; -0.545 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; -0.276 ; -0.597 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; -0.297 ; -0.599 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; -0.294 ; -0.600 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; -0.302 ; -0.601 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; -0.418 ; -0.744 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; -0.359 ; -0.676 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; -0.364 ; -0.691 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; -0.566 ; -0.862 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; -0.859 ; -1.213 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; -0.388 ; -0.706 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; -0.563 ; -0.902 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; -1.837 ; -2.123 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; -0.887 ; -1.250 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; -0.244 ; -0.580 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; -0.354 ; -0.660 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; -0.637 ; -0.996 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; -0.881 ; -1.285 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; -0.419 ; -0.753 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; -0.572 ; -0.863 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; -0.745 ; -1.077 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; -0.386 ; -0.718 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; -0.348 ; -0.673 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; -1.112 ; -1.251 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; -2.753 ; -3.104 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; 2.009  ; 1.863  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.358  ; 0.011  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 6.034 ; 5.954 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 5.964 ; 5.944 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.034 ; 5.954 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 5.620 ; 5.562 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 5.616 ; 5.548 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 5.595 ; 5.543 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 5.592 ; 5.536 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 5.617 ; 5.573 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 5.892 ; 5.819 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 5.570 ; 5.505 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 5.604 ; 5.545 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 5.419 ; 5.382 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.437 ; 5.391 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 5.429 ; 5.391 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 5.892 ; 5.819 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 5.668 ; 5.610 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 9.928 ; 9.839 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 5.442 ; 5.386 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 5.800 ; 5.778 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 5.866 ; 5.788 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 5.469 ; 5.412 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 5.466 ; 5.398 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 5.446 ; 5.394 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 5.442 ; 5.386 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 5.466 ; 5.422 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 5.276 ; 5.239 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 5.422 ; 5.358 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 5.455 ; 5.396 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 5.276 ; 5.239 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.294 ; 5.248 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 5.287 ; 5.248 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 5.730 ; 5.658 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 5.516 ; 5.458 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 9.620 ; 9.534 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; clock_divider:b2v_inst14|temp               ; -77.528 ; -14010.551    ;
; clk_in                                      ; -1.393  ; -23.206       ;
; control_unit:b2v_inst11|present_state.add3a ; -0.828  ; -4.015        ;
; reset                                       ; -0.590  ; -0.590        ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -2.839 ; -40.547       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.715 ; -28.355       ;
; clock_divider:b2v_inst14|temp               ; -0.218 ; -0.218        ;
; clk_in                                      ; -0.158 ; -0.158        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -1.759 ; -252.230      ;
; clk_in                        ; -0.165 ; -2.801        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.161 ; -4.269        ;
; clock_divider:b2v_inst14|temp ; 0.390  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -37.888       ;
; reset                                       ; -3.000 ; -30.458       ;
; clock_divider:b2v_inst14|temp               ; -1.000 ; -1191.000     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.223  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                     ;
+---------+--------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -77.528 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.817     ; 75.188     ;
; -77.512 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.817     ; 75.172     ;
; -77.439 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 75.095     ;
; -77.437 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 75.093     ;
; -77.395 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.818     ; 75.054     ;
; -77.366 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.824     ; 75.019     ;
; -77.355 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.581     ; 75.251     ;
; -77.339 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.581     ; 75.235     ;
; -77.325 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.817     ; 74.985     ;
; -77.266 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 75.158     ;
; -77.264 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 75.156     ;
; -77.259 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 74.915     ;
; -77.252 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.757     ; 74.972     ;
; -77.236 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.757     ; 74.956     ;
; -77.223 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.808     ; 74.892     ;
; -77.222 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.582     ; 75.117     ;
; -77.193 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.588     ; 75.082     ;
; -77.163 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.761     ; 74.879     ;
; -77.161 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.761     ; 74.877     ;
; -77.152 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.581     ; 75.048     ;
; -77.139 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.827     ; 74.789     ;
; -77.135 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.819     ; 74.793     ;
; -77.119 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.822     ; 74.774     ;
; -77.119 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.820     ; 74.776     ;
; -77.119 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.758     ; 74.838     ;
; -77.090 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.764     ; 74.803     ;
; -77.086 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 74.978     ;
; -77.059 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.762     ; 74.774     ;
; -77.054 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.818     ; 74.713     ;
; -77.050 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.572     ; 74.955     ;
; -77.049 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.757     ; 74.769     ;
; -77.043 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.762     ; 74.758     ;
; -76.994 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.820     ; 74.651     ;
; -76.991 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 74.647     ;
; -76.983 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.761     ; 74.699     ;
; -76.970 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.766     ; 74.681     ;
; -76.968 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.766     ; 74.679     ;
; -76.966 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.591     ; 74.852     ;
; -76.962 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.583     ; 74.856     ;
; -76.947 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.748     ; 74.676     ;
; -76.946 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.586     ; 74.837     ;
; -76.946 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.584     ; 74.839     ;
; -76.927 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.551     ; 74.853     ;
; -76.926 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.763     ; 74.640     ;
; -76.911 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.551     ; 74.837     ;
; -76.910 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.818     ; 74.569     ;
; -76.897 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.769     ; 74.605     ;
; -76.881 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.582     ; 74.776     ;
; -76.863 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.767     ; 74.573     ;
; -76.859 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.759     ; 74.577     ;
; -76.856 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.762     ; 74.571     ;
; -76.843 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.762     ; 74.558     ;
; -76.843 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.760     ; 74.560     ;
; -76.838 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.555     ; 74.760     ;
; -76.836 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.555     ; 74.758     ;
; -76.833 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.826     ; 74.484     ;
; -76.821 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.584     ; 74.714     ;
; -76.818 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 74.710     ;
; -76.794 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.552     ; 74.719     ;
; -76.792 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 74.448     ;
; -76.790 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.766     ; 74.501     ;
; -76.778 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.758     ; 74.497     ;
; -76.765 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.558     ; 74.684     ;
; -76.754 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.753     ; 74.478     ;
; -76.737 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.582     ; 74.632     ;
; -76.724 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.551     ; 74.650     ;
; -76.718 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.760     ; 74.435     ;
; -76.715 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.761     ; 74.431     ;
; -76.680 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.821     ; 74.336     ;
; -76.670 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.772     ; 74.375     ;
; -76.666 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.764     ; 74.379     ;
; -76.665 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.454     ; 75.188     ;
; -76.660 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.590     ; 74.547     ;
; -76.658 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.555     ; 74.580     ;
; -76.650 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.767     ; 74.360     ;
; -76.650 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.765     ; 74.362     ;
; -76.649 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.454     ; 75.172     ;
; -76.634 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.758     ; 74.353     ;
; -76.622 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.542     ; 74.557     ;
; -76.619 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 74.511     ;
; -76.589 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.816     ; 74.250     ;
; -76.585 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.763     ; 74.299     ;
; -76.576 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.458     ; 75.095     ;
; -76.574 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.458     ; 75.093     ;
; -76.571 ; control_unit:b2v_inst11|MDRout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.703     ; 74.345     ;
; -76.557 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.766     ; 74.268     ;
; -76.555 ; control_unit:b2v_inst11|MDRout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.703     ; 74.329     ;
; -76.538 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.561     ; 74.454     ;
; -76.534 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.553     ; 74.458     ;
; -76.532 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.455     ; 75.054     ;
; -76.525 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.765     ; 74.237     ;
; -76.522 ; control_unit:b2v_inst11|Cout   ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.766     ; 74.233     ;
; -76.518 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.556     ; 74.439     ;
; -76.518 ; control_unit:b2v_inst11|PCout  ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.554     ; 74.441     ;
; -76.516 ; control_unit:b2v_inst11|Grc    ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.761     ; 74.232     ;
; -76.507 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.585     ; 74.399     ;
; -76.503 ; control_unit:b2v_inst11|Grb    ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.461     ; 75.019     ;
; -76.492 ; control_unit:b2v_inst11|Gra    ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.218     ; 75.251     ;
; -76.482 ; control_unit:b2v_inst11|MDRout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.707     ; 74.252     ;
; -76.480 ; control_unit:b2v_inst11|MDRout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.707     ; 74.250     ;
+---------+--------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.393 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.344      ;
; -1.293 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.244      ;
; -1.283 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.234      ;
; -1.268 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.219      ;
; -1.262 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.213      ;
; -1.220 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.171      ;
; -1.203 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.154      ;
; -1.200 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.151      ;
; -1.180 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.131      ;
; -1.176 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.127      ;
; -1.149 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.100      ;
; -1.143 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.094      ;
; -1.139 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.091      ;
; -1.119 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.070      ;
; -1.118 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.070      ;
; -1.115 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.067      ;
; -1.085 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.036      ;
; -1.084 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.036      ;
; -1.075 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.026      ;
; -1.055 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 2.002      ;
; -1.040 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.987      ;
; -1.020 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.972      ;
; -1.019 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.971      ;
; -1.018 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.970      ;
; -1.016 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.968      ;
; -1.015 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.967      ;
; -1.009 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.961      ;
; -1.008 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.960      ;
; -1.005 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.957      ;
; -1.003 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.954      ;
; -1.000 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.952      ;
; -0.997 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.949      ;
; -0.994 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.946      ;
; -0.993 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.945      ;
; -0.990 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.942      ;
; -0.989 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.944      ;
; -0.988 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.940      ;
; -0.987 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.939      ;
; -0.984 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.936      ;
; -0.980 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.932      ;
; -0.980 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.932      ;
; -0.979 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.931      ;
; -0.976 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.923      ;
; -0.957 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.905      ;
; -0.952 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.899      ;
; -0.948 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.900      ;
; -0.945 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.897      ;
; -0.940 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.888      ;
; -0.933 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.885      ;
; -0.929 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.881      ;
; -0.928 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.880      ;
; -0.926 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.878      ;
; -0.925 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.877      ;
; -0.922 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.874      ;
; -0.906 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.858      ;
; -0.905 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.857      ;
; -0.902 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.854      ;
; -0.901 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.853      ;
; -0.898 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.850      ;
; -0.893 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.840      ;
; -0.891 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.838      ;
; -0.887 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.842      ;
; -0.885 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.833      ;
; -0.884 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.836      ;
; -0.880 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.832      ;
; -0.880 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.832      ;
; -0.880 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.832      ;
; -0.879 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.831      ;
; -0.875 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.827      ;
; -0.874 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.826      ;
; -0.871 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.823      ;
; -0.870 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.822      ;
; -0.870 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.822      ;
; -0.869 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.821      ;
; -0.868 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.820      ;
; -0.865 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.817      ;
; -0.855 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.807      ;
; -0.854 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.806      ;
; -0.849 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.801      ;
; -0.848 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.800      ;
; -0.845 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.797      ;
; -0.844 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.796      ;
; -0.844 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.799      ;
; -0.842 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.790      ;
; -0.841 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.789      ;
; -0.841 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.793      ;
; -0.841 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.796      ;
; -0.838 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.786      ;
; -0.827 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.774      ;
; -0.827 ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.775      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                            ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -0.828 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.041      ; 2.192      ;
; -0.758 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.333      ; 2.414      ;
; -0.712 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.145      ; 2.180      ;
; -0.710 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.145      ; 2.178      ;
; -0.700 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.145      ; 2.168      ;
; -0.663 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.714      ; 1.967      ;
; -0.605 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.041      ; 1.969      ;
; -0.575 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.584      ; 1.749      ;
; -0.574 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.158      ; 2.055      ;
; -0.573 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.145      ; 2.041      ;
; -0.565 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.041      ; 1.929      ;
; -0.528 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.335      ; 2.186      ;
; -0.526 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.596      ; 2.712      ;
; -0.497 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.041      ; 1.861      ;
; -0.469 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.446      ; 2.569      ;
; -0.462 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.335      ; 2.120      ;
; -0.460 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.596      ; 2.646      ;
; -0.458 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.417      ; 2.198      ;
; -0.458 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.584      ; 1.632      ;
; -0.452 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.614      ; 1.656      ;
; -0.427 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.273      ; 2.354      ;
; -0.407 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.584      ; 1.581      ;
; -0.406 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.803      ; 2.844      ;
; -0.349 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.256      ; 2.259      ;
; -0.340 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.256      ; 2.250      ;
; -0.295 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.271      ; 2.220      ;
; -0.247 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.256      ; 2.157      ;
; -0.239 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.271      ; 2.164      ;
; -0.236 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.548      ;
; -0.236 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 3.242      ;
; -0.230 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.856      ;
; -0.224 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.284      ; 3.137      ;
; -0.207 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.419      ; 2.216      ;
; -0.193 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.819      ;
; -0.192 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.256      ; 2.102      ;
; -0.187 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.803      ; 2.625      ;
; -0.185 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.811      ;
; -0.171 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.656      ; 2.462      ;
; -0.168 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.794      ;
; -0.160 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.336      ; 1.819      ;
; -0.159 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.785      ;
; -0.150 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.462      ;
; -0.147 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.300      ; 1.770      ;
; -0.146 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.333      ; 1.802      ;
; -0.139 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 3.145      ;
; -0.135 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.570      ; 3.300      ;
; -0.133 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.759      ;
; -0.132 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.758      ;
; -0.113 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.657      ; 2.405      ;
; -0.109 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.419      ; 2.118      ;
; -0.095 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.407      ;
; -0.082 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 3.088      ;
; -0.076 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.284      ; 2.989      ;
; -0.064 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.570      ; 3.229      ;
; -0.052 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.419      ; 2.061      ;
; -0.052 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.678      ;
; -0.036 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.348      ;
; -0.028 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.340      ;
; -0.024 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.650      ;
; -0.018 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.715      ; 3.328      ;
; -0.014 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.640      ;
; 0.000  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.312      ;
; 0.001  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.718      ; 3.312      ;
; 0.001  ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.625      ;
; 0.011  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.615      ;
; 0.011  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.615      ;
; 0.026  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.286      ;
; 0.035  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.277      ;
; 0.038  ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.570      ; 3.127      ;
; 0.039  ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.273      ;
; 0.054  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.413      ; 2.988      ;
; 0.072  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.714      ; 3.237      ;
; 0.084  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 2.906      ;
; 0.085  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.227      ;
; 0.089  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.570      ; 3.076      ;
; 0.117  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.224      ; 2.768      ;
; 0.119  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.193      ;
; 0.120  ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.224      ; 2.765      ;
; 0.146  ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.303      ; 1.480      ;
; 0.159  ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.153      ;
; 0.161  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.172      ; 3.502      ;
; 0.162  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 2.844      ;
; 0.164  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.172      ; 3.499      ;
; 0.165  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 2.841      ;
; 0.169  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.413      ; 2.873      ;
; 0.221  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.156      ; 3.426      ;
; 0.222  ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.717      ; 3.090      ;
; 0.222  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.413      ; 2.820      ;
; 0.222  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 2.768      ;
; 0.222  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.156      ; 3.425      ;
; 0.223  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 2.767      ;
; 0.240  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.224      ; 2.645      ;
; 0.249  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.172      ; 3.414      ;
; 0.250  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 2.756      ;
; 0.251  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.224      ; 2.634      ;
; 0.306  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.172      ; 3.357      ;
; 0.307  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.345      ; 2.699      ;
; 0.307  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.156      ; 3.340      ;
; 0.308  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 2.682      ;
; 0.357  ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.292      ; 2.564      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                    ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.590 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.927      ; 1.886      ;
; -0.277 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.740      ; 1.886      ;
; 0.050  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.490      ; 2.756      ;
; 0.083  ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.311      ; 2.544      ;
; 0.101  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.457      ; 2.672      ;
; 0.118  ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.639      ; 3.502      ;
; 0.121  ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.639      ; 3.499      ;
; 0.125  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.444      ;
; 0.140  ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.311      ; 2.487      ;
; 0.172  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.112      ; 2.756      ;
; 0.178  ; control_unit:b2v_inst11|present_state.add4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.623      ; 3.426      ;
; 0.179  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.623      ; 3.425      ;
; 0.196  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.373      ;
; 0.205  ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.933      ; 2.544      ;
; 0.206  ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.639      ; 3.414      ;
; 0.219  ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.927      ; 1.693      ;
; 0.223  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.079      ; 2.672      ;
; 0.225  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.444      ;
; 0.228  ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.311      ; 2.399      ;
; 0.235  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.579      ; 1.424      ;
; 0.237  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 0.937      ; 1.185      ;
; 0.238  ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.829      ; 2.672      ;
; 0.240  ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.261      ; 3.502      ;
; 0.240  ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.829      ; 2.670      ;
; 0.243  ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.261      ; 3.499      ;
; 0.250  ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.829      ; 2.660      ;
; 0.251  ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.917      ; 1.717      ;
; 0.262  ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.933      ; 2.487      ;
; 0.263  ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.639      ; 3.357      ;
; 0.264  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.623      ; 3.340      ;
; 0.277  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.292      ;
; 0.296  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.373      ;
; 0.300  ; control_unit:b2v_inst11|present_state.add4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.245      ; 3.426      ;
; 0.301  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.245      ; 3.425      ;
; 0.308  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 0.937      ; 1.114      ;
; 0.323  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.623      ; 3.281      ;
; 0.328  ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.261      ; 3.414      ;
; 0.331  ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.238      ;
; 0.336  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.233      ;
; 0.337  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.537      ; 1.185      ;
; 0.341  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.228      ;
; 0.344  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.225      ;
; 0.349  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.981      ; 2.712      ;
; 0.350  ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.933      ; 2.399      ;
; 0.354  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.082      ; 1.213      ;
; 0.360  ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.451      ; 2.672      ;
; 0.362  ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.451      ; 2.670      ;
; 0.372  ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.451      ; 2.660      ;
; 0.373  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.085      ; 1.197      ;
; 0.376  ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.842      ; 2.547      ;
; 0.377  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.292      ;
; 0.377  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.829      ; 2.533      ;
; 0.385  ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.261      ; 3.357      ;
; 0.386  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.245      ; 3.340      ;
; 0.398  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.171      ;
; 0.401  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.017      ; 2.697      ;
; 0.407  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 0.937      ; 1.015      ;
; 0.407  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.162      ;
; 0.408  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.537      ; 1.114      ;
; 0.415  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.981      ; 2.646      ;
; 0.422  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.019      ; 2.678      ;
; 0.431  ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.238      ;
; 0.436  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.233      ;
; 0.441  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.228      ;
; 0.444  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.081      ; 1.122      ;
; 0.444  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.225      ;
; 0.445  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.245      ; 3.281      ;
; 0.447  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.122      ;
; 0.453  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.725      ; 2.353      ;
; 0.454  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.682      ; 1.213      ;
; 0.456  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.092      ; 1.780      ;
; 0.461  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 0.937      ; 0.961      ;
; 0.471  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.603      ; 2.712      ;
; 0.473  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.685      ; 1.197      ;
; 0.482  ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.087      ;
; 0.483  ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.734      ; 1.288      ;
; 0.484  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.947      ; 3.548      ;
; 0.484  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.575      ; 3.242      ;
; 0.488  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.019      ; 2.612      ;
; 0.491  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.078      ;
; 0.496  ; control_unit:b2v_inst11|present_state.ldr3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.514      ; 3.137      ;
; 0.498  ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.464      ; 2.547      ;
; 0.498  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.171      ;
; 0.499  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.451      ; 2.533      ;
; 0.507  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.537      ; 1.015      ;
; 0.507  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.162      ;
; 0.523  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.639      ; 2.697      ;
; 0.532  ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.740      ; 1.693      ;
; 0.537  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.603      ; 2.646      ;
; 0.542  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.734      ; 1.229      ;
; 0.544  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.641      ; 2.678      ;
; 0.544  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.681      ; 1.122      ;
; 0.545  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.415      ; 1.450      ;
; 0.547  ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.827      ; 2.361      ;
; 0.547  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.684      ; 1.122      ;
; 0.548  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.392      ; 1.424      ;
; 0.555  ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.306      ; 1.288      ;
; 0.556  ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.827      ; 2.352      ;
; 0.557  ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.084      ; 1.012      ;
; 0.561  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.537      ; 0.961      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                                                ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                             ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -2.839 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.888      ; 1.079      ;
; -2.780 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.004      ; 1.254      ;
; -2.733 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.908      ; 1.205      ;
; -2.708 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.004      ; 1.326      ;
; -2.702 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.251      ; 1.079      ;
; -2.654 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.004      ; 1.380      ;
; -2.643 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.367      ; 1.254      ;
; -2.596 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.271      ; 1.205      ;
; -2.571 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.367      ; 1.326      ;
; -2.570 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.004      ; 1.464      ;
; -2.568 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.004      ; 1.466      ;
; -2.517 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.367      ; 1.380      ;
; -2.514 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.883      ; 1.399      ;
; -2.493 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.999      ; 1.536      ;
; -2.433 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.367      ; 1.464      ;
; -2.431 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.367      ; 1.466      ;
; -2.384 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.983      ; 1.629      ;
; -2.384 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.983      ; 1.629      ;
; -2.377 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.246      ; 1.399      ;
; -2.375 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.903      ; 1.558      ;
; -2.356 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.362      ; 1.536      ;
; -2.247 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.346      ; 1.629      ;
; -2.247 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.346      ; 1.629      ;
; -2.238 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.266      ; 1.558      ;
; -2.237 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.903      ; 1.696      ;
; -2.159 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.987      ; 1.858      ;
; -2.124 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.003      ; 1.909      ;
; -2.121 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.003      ; 1.912      ;
; -2.108 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.003      ; 1.925      ;
; -2.107 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.987      ; 1.910      ;
; -2.106 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.622      ; 2.651      ;
; -2.100 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.266      ; 1.696      ;
; -2.088 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.003      ; 1.945      ;
; -2.073 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.129      ; 2.191      ;
; -2.062 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.019      ; 2.092      ;
; -2.022 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.350      ; 1.858      ;
; -1.987 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.366      ; 1.909      ;
; -1.984 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.366      ; 1.912      ;
; -1.971 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.366      ; 1.925      ;
; -1.970 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.350      ; 1.910      ;
; -1.956 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.620      ; 0.694      ;
; -1.951 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.366      ; 1.945      ;
; -1.915 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.996      ; 2.111      ;
; -1.888 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.980      ; 2.122      ;
; -1.873 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.376      ;
; -1.830 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.900      ; 2.100      ;
; -1.819 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 2.983      ; 0.694      ;
; -1.810 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.900      ; 2.120      ;
; -1.778 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.359      ; 2.111      ;
; -1.758 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.491      ;
; -1.751 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.343      ; 2.122      ;
; -1.742 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.507      ;
; -1.736 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.376      ;
; -1.720 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.792      ; 1.102      ;
; -1.717 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.760      ; 1.073      ;
; -1.710 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.539      ;
; -1.707 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.542      ;
; -1.701 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.656      ; 2.090      ;
; -1.696 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.553      ;
; -1.694 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.555      ;
; -1.694 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.259      ; 2.700      ;
; -1.693 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.263      ; 2.100      ;
; -1.673 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]   ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.263      ; 2.120      ;
; -1.671 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.766      ; 2.230      ;
; -1.670 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.652      ;
; -1.633 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.248      ; 1.645      ;
; -1.621 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.491      ;
; -1.612 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.330      ; 1.748      ;
; -1.605 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.507      ;
; -1.583 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.155      ; 1.102      ;
; -1.580 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.123      ; 1.073      ;
; -1.573 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.539      ;
; -1.570 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.542      ;
; -1.568 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.681      ;
; -1.564 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout        ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.019      ; 2.090      ;
; -1.562 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.251      ; 1.719      ;
; -1.560 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.689      ;
; -1.559 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.553      ;
; -1.557 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.582      ; 1.555      ;
; -1.557 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.622      ; 2.700      ;
; -1.555 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.767      ;
; -1.550 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.942      ; 1.422      ;
; -1.550 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.699      ;
; -1.549 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.216      ; 1.697      ;
; -1.539 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.783      ;
; -1.534 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.129      ; 2.230      ;
; -1.533 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.655      ; 1.652      ;
; -1.524 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.725      ;
; -1.507 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.815      ;
; -1.505 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.744      ;
; -1.504 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.745      ;
; -1.496 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.611      ; 1.645      ;
; -1.493 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.829      ;
; -1.491 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.831      ;
; -1.491 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Rin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.292      ; 1.831      ;
; -1.475 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.693      ; 1.748      ;
; -1.473 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.330      ; 1.887      ;
; -1.468 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.328      ; 1.890      ;
; -1.467 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.219      ; 1.782      ;
; -1.459 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout       ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.914      ; 1.485      ;
+--------+-----------------------------------------------+-------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                     ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.715 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.003      ; 0.308      ;
; -2.323 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.452      ; 1.149      ;
; -2.272 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.452      ; 1.200      ;
; -2.055 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.114      ; 1.079      ;
; -1.996 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.230      ; 1.254      ;
; -1.949 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.134      ; 1.205      ;
; -1.924 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.230      ; 1.326      ;
; -1.870 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.230      ; 1.380      ;
; -1.786 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.230      ; 1.464      ;
; -1.784 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.230      ; 1.466      ;
; -1.730 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.109      ; 1.399      ;
; -1.709 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.225      ; 1.536      ;
; -1.705 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 0.930      ;
; -1.645 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 0.990      ;
; -1.636 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.031      ; 1.415      ;
; -1.630 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.320      ; 1.710      ;
; -1.600 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.209      ; 1.629      ;
; -1.600 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.209      ; 1.629      ;
; -1.599 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.616      ; 1.037      ;
; -1.597 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.038      ;
; -1.591 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.129      ; 1.558      ;
; -1.575 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.612      ; 1.057      ;
; -1.571 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.019      ; 1.468      ;
; -1.570 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.474      ; 0.924      ;
; -1.569 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.613      ; 1.064      ;
; -1.564 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.071      ;
; -1.531 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.104      ;
; -1.530 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.105      ;
; -1.529 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.106      ;
; -1.518 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.474      ; 0.976      ;
; -1.512 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.652      ;
; -1.484 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.667      ; 1.203      ;
; -1.481 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.154      ;
; -1.459 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.176      ;
; -1.458 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.177      ;
; -1.453 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.129      ; 1.696      ;
; -1.449 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.030      ; 1.601      ;
; -1.433 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.474      ; 1.061      ;
; -1.418 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.217      ;
; -1.397 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.767      ;
; -1.381 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.783      ;
; -1.375 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.213      ; 1.858      ;
; -1.367 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.474      ; 1.127      ;
; -1.349 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.815      ;
; -1.340 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.229      ; 1.909      ;
; -1.337 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.298      ;
; -1.337 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.229      ; 1.912      ;
; -1.335 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.829      ;
; -1.333 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.831      ;
; -1.333 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.831      ;
; -1.324 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.229      ; 1.925      ;
; -1.323 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.213      ; 1.910      ;
; -1.305 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.996      ; 2.721      ;
; -1.304 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.229      ; 1.945      ;
; -1.254 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.615      ; 1.381      ;
; -1.207 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.957      ;
; -1.199 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.965      ;
; -1.189 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 1.975      ;
; -1.181 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.141      ; 1.980      ;
; -1.168 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.176      ; 2.028      ;
; -1.164 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.287      ; 2.143      ;
; -1.160 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 2.004      ;
; -1.144 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 2.020      ;
; -1.136 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 2.028      ;
; -1.131 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.222      ; 2.111      ;
; -1.108 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.287      ; 2.199      ;
; -1.106 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.144      ; 2.058      ;
; -1.104 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.206      ; 2.122      ;
; -1.046 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.126      ; 2.100      ;
; -1.026 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.126      ; 2.120      ;
; -0.910 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.414      ; 1.524      ;
; -0.897 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.194      ; 1.317      ;
; -0.861 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.414      ; 1.573      ;
; -0.824 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.197      ; 1.393      ;
; -0.780 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.893      ; 2.133      ;
; -0.752 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.426      ; 0.694      ;
; -0.745 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.414      ; 1.689      ;
; -0.742 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.893      ; 2.171      ;
; -0.658 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.386      ; 1.748      ;
; -0.631 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.141      ; 1.530      ;
; -0.567 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.584      ; 2.037      ;
; -0.537 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.356      ; 2.839      ;
; -0.526 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.893      ; 2.387      ;
; -0.519 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.386      ; 1.887      ;
; -0.516 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.598      ; 1.102      ;
; -0.513 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.566      ; 1.073      ;
; -0.511 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.584      ; 2.093      ;
; -0.490 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 3.996      ; 3.036      ;
; -0.487 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.356      ; 2.889      ;
; -0.482 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.372      ; 2.910      ;
; -0.433 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.372      ; 2.959      ;
; -0.394 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.356      ; 2.982      ;
; -0.389 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.356      ; 2.987      ;
; -0.338 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.372      ; 3.054      ;
; -0.334 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.372      ; 3.058      ;
; -0.330 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.414      ; 2.104      ;
; -0.310 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.414      ; 2.124      ;
; -0.250 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.465      ; 2.235      ;
; -0.238 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.494      ; 2.276      ;
; -0.188 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.494      ; 2.326      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                    ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.218 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.945      ; 0.936      ;
; 0.193  ; register_32:b2v_IR|output[3]                  ; register_32:b2v_C_sign_extended|output[3]     ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.036      ; 0.313      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|present_state.fetch1a ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch1b ; control_unit:b2v_inst11|present_state.fetch1b ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st6b    ; control_unit:b2v_inst11|present_state.st6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul3b   ; control_unit:b2v_inst11|present_state.mul3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|present_state.ldr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|present_state.ld4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|present_state.ld5a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|present_state.or4a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|present_state.rol4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi3b   ; control_unit:b2v_inst11|present_state.ldi3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi4b   ; control_unit:b2v_inst11|present_state.ldi4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|present_state.ldi5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl4b  ; control_unit:b2v_inst11|present_state.brpl4b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jal3b   ; control_unit:b2v_inst11|present_state.jal3b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub5b   ; control_unit:b2v_inst11|present_state.sub5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg4b   ; control_unit:b2v_inst11|present_state.neg4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul6b   ; control_unit:b2v_inst11|present_state.mul6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div6b   ; control_unit:b2v_inst11|present_state.div6b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not4b   ; control_unit:b2v_inst11|present_state.not4b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi5b  ; control_unit:b2v_inst11|present_state.andi5b  ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or5b    ; control_unit:b2v_inst11|present_state.or5b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and5b   ; control_unit:b2v_inst11|present_state.and5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld7b    ; control_unit:b2v_inst11|present_state.ld7b    ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi5b   ; control_unit:b2v_inst11|present_state.ldi5b   ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.158 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 1.401      ; 1.462      ;
; 0.195  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.314      ;
; 0.303  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.423      ;
; 0.304  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.428      ;
; 0.453  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.575      ;
; 0.464  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.587      ;
; 0.469  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.589      ;
; 0.483  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 1.401      ; 1.603      ;
; 0.516  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.032      ; 0.635      ;
; 0.519  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.530  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.651      ;
; 0.532  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.654      ;
; 0.534  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.654      ;
; 0.536  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.655      ;
; 0.547  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.667      ;
; 0.550  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.670      ;
; 0.582  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.702      ;
; 0.582  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.702      ;
; 0.582  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.702      ;
; 0.584  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.703      ;
; 0.584  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.705      ;
; 0.588  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.588  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.596  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.716      ;
; 0.597  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.717      ;
; 0.597  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.717      ;
; 0.599  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.718      ;
; 0.599  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.720      ;
; 0.601  ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.720      ;
; 0.604  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.032      ; 0.720      ;
; 0.605  ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|count[11] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.724      ;
; 0.606  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[14] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.725      ;
; 0.608  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.727      ;
; 0.613  ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|count[21] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.732      ;
; 0.613  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.732      ;
; 0.613  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.733      ;
; 0.614  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.734      ;
; 0.616  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[6]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.735      ;
; 0.616  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.735      ;
; 0.616  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.736      ;
; 0.616  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.735      ;
; 0.618  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[12] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.737      ;
; 0.618  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.039      ; 0.741      ;
; 0.632  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.751      ;
; 0.640  ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.032      ; 0.756      ;
; 0.648  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.768      ;
; 0.650  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.770      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -1.759 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.489      ; 2.725      ;
; -1.759 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.489      ; 2.725      ;
; -1.759 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.489      ; 2.725      ;
; -1.759 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.489      ; 2.725      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.616 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.634      ; 2.727      ;
; -1.600 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.646      ; 2.723      ;
; -1.598 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.648      ; 2.723      ;
; -1.598 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.648      ; 2.723      ;
; -1.598 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.648      ; 2.723      ;
; -1.589 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.657      ; 2.723      ;
; -1.589 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.657      ; 2.723      ;
; -1.589 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.657      ; 2.723      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.666      ; 2.731      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.shl3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.666      ; 2.731      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.666      ; 2.731      ;
; -1.583 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.669      ; 2.729      ;
; -1.583 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.669      ; 2.729      ;
; -1.583 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.669      ; 2.729      ;
; -1.583 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.669      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.573 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.679      ; 2.729      ;
; -1.572 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.677      ; 2.726      ;
; -1.572 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.681      ; 2.730      ;
; -1.572 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.681      ; 2.730      ;
; -1.572 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.681      ; 2.730      ;
; -1.572 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.681      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.566 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.687      ; 2.730      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.and4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.add4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.shr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.557 ; reset     ; control_unit:b2v_inst11|present_state.mul4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.695      ; 2.729      ;
; -1.478 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.775      ; 2.730      ;
; -1.478 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.775      ; 2.730      ;
; -1.478 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.775      ; 2.730      ;
; -1.478 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.775      ; 2.730      ;
; -1.476 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.784      ; 2.737      ;
; -1.476 ; reset     ; control_unit:b2v_inst11|present_state.shr3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.784      ; 2.737      ;
; -1.476 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.784      ; 2.737      ;
; -1.476 ; reset     ; control_unit:b2v_inst11|present_state.str_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.784      ; 2.737      ;
; -1.475 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.772      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.474 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.773      ; 2.724      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.468 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.777      ; 2.722      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.796      ; 2.731      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.796      ; 2.731      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.795      ; 2.730      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.796      ; 2.731      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.796      ; 2.731      ;
; -1.458 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.796      ; 2.731      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
; -1.456 ; reset     ; control_unit:b2v_inst11|present_state.div4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.794      ; 2.727      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.165 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 1.352      ; 1.984      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.124 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.947      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 1.356      ; 1.945      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.051 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.871      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; -0.035 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.855      ;
; 0.824  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 1.352      ; 1.495      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.841  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.482      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.852  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 1.356      ; 1.471      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.893  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.427      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
; 0.905  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.415      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.161 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.365      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.149 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.377      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.110 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 1.406      ; 1.420      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.099 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 1.405      ; 1.430      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 1.401      ; 1.442      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.774  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.800      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 1.406      ; 1.887      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.859  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 1.405      ; 1.888      ;
; 0.899  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 1.401      ; 1.924      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.390 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.690      ; 2.194      ;
; 0.835 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.714      ; 1.663      ;
; 0.913 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.714      ; 1.741      ;
; 0.971 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.110      ; 2.195      ;
; 0.971 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.110      ; 2.195      ;
; 0.971 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.110      ; 2.195      ;
; 0.971 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.110      ; 2.195      ;
; 0.971 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.110      ; 2.195      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.069 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.008      ; 2.191      ;
; 1.071 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.006      ; 2.191      ;
; 1.071 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.006      ; 2.191      ;
; 1.071 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.006      ; 2.191      ;
; 1.071 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.006      ; 2.191      ;
; 1.083 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.994      ; 2.191      ;
; 1.083 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.994      ; 2.191      ;
; 1.083 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.994      ; 2.191      ;
; 1.084 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.993      ; 2.191      ;
; 1.084 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.993      ; 2.191      ;
; 1.084 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.993      ; 2.191      ;
; 1.084 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.993      ; 2.191      ;
; 1.087 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.196      ;
; 1.087 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.196      ;
; 1.087 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.196      ;
; 1.087 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.196      ;
; 1.131 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.945      ; 2.190      ;
; 1.131 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.945      ; 2.190      ;
; 1.131 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.945      ; 2.190      ;
; 1.131 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.945      ; 2.190      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.133 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.948      ; 2.195      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.918      ; 2.190      ;
; 1.204 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.870      ; 2.188      ;
; 1.204 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.870      ; 2.188      ;
; 1.204 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.870      ; 2.188      ;
; 1.204 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.870      ; 2.188      ;
; 1.221 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.851      ; 2.186      ;
; 1.221 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.851      ; 2.186      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.850      ; 2.192      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.848      ; 2.190      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.850      ; 2.192      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.850      ; 2.192      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.850      ; 2.192      ;
; 1.228 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.850      ; 2.192      ;
; 1.229 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.847      ; 2.190      ;
; 1.229 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.847      ; 2.190      ;
; 1.229 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.847      ; 2.190      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.233 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.838      ; 2.185      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.st4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ld6b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ld5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.ld4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.234 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.839      ; 2.187      ;
; 1.236 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.840      ; 2.190      ;
; 1.236 ; reset     ; control_unit:b2v_inst11|present_state.ld3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.840      ; 2.190      ;
; 1.236 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.840      ; 2.190      ;
; 1.236 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.840      ; 2.190      ;
; 1.236 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.840      ; 2.190      ;
; 1.248 ; reset     ; control_unit:b2v_inst11|present_state.and4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.820      ; 2.182      ;
; 1.248 ; reset     ; control_unit:b2v_inst11|present_state.or4b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.820      ; 2.182      ;
; 1.248 ; reset     ; control_unit:b2v_inst11|present_state.ori4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.820      ; 2.182      ;
; 1.248 ; reset     ; control_unit:b2v_inst11|present_state.andi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.820      ; 2.182      ;
; 1.248 ; reset     ; control_unit:b2v_inst11|present_state.or3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.820      ; 2.182      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[6]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|temp|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; -0.270 ; -0.270       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Zin           ;
; -0.269 ; -0.269       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout          ;
; -0.267 ; -0.267       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datac                  ;
; -0.263 ; -0.263       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datad            ;
; -0.259 ; -0.259       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; -0.257 ; -0.257       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147|combout          ;
; -0.254 ; -0.254       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; -0.254 ; -0.254       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin          ;
; -0.248 ; -0.248       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datad            ;
; -0.247 ; -0.247       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datad          ;
; -0.242 ; -0.242       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|datab            ;
; -0.242 ; -0.242       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout        ;
; -0.240 ; -0.240       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|combout          ;
; -0.237 ; -0.237       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad         ;
; -0.234 ; -0.234       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout          ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|datad            ;
; -0.231 ; -0.231       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable  ;
; -0.228 ; -0.228       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datad            ;
; -0.226 ; -0.226       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout          ;
; -0.223 ; -0.223       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Yin|datad                  ;
; -0.222 ; -0.222       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; -0.221 ; -0.221       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|dataa          ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|dataa            ;
; -0.219 ; -0.219       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|combout          ;
; -0.217 ; -0.217       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Yin           ;
; -0.216 ; -0.216       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|datad            ;
; -0.215 ; -0.215       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout        ;
; -0.214 ; -0.214       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|combout        ;
; -0.214 ; -0.214       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout          ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|datac            ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197|datab            ;
; -0.212 ; -0.212       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|combout        ;
; -0.212 ; -0.212       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|datac          ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|datac          ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IRin|datad                 ;
; -0.210 ; -0.210       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204|datac            ;
; -0.209 ; -0.209       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; -0.209 ; -0.209       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ZLowin|datad               ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad            ;
; -0.206 ; -0.206       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|combout          ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grb|datad                  ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad                ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204|combout          ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IRin          ;
; -0.203 ; -0.203       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|ZLowin        ;
; -0.200 ; -0.200       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr188|datac            ;
; -0.200 ; -0.200       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|datad            ;
; -0.198 ; -0.198       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Grb           ;
; -0.198 ; -0.198       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin         ;
; -0.196 ; -0.196       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout          ;
; -0.196 ; -0.196       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr188|combout          ;
; -0.193 ; -0.193       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~6|datad          ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|combout          ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|combout        ;
; -0.190 ; -0.190       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad          ;
; -0.189 ; -0.189       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|combout        ;
; -0.188 ; -0.188       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~6|combout        ;
; -0.186 ; -0.186       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr200|dataa            ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|datac            ;
; -0.184 ; -0.184       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|read_signal   ;
; -0.183 ; -0.183       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Cout|datad                 ;
; -0.183 ; -0.183       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout         ;
; -0.181 ; -0.181       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|datab            ;
; -0.180 ; -0.180       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|combout          ;
; -0.179 ; -0.179       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|PCout|datad                ;
; -0.177 ; -0.177       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                ;
; -0.177 ; -0.177       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Cout          ;
; -0.176 ; -0.176       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout          ;
; -0.176 ; -0.176       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|dataa          ;
; -0.175 ; -0.175       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MARin|datad                ;
; -0.175 ; -0.175       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|dataa          ;
; -0.174 ; -0.174       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|BAout|datad                ;
; -0.174 ; -0.174       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|combout          ;
; -0.173 ; -0.173       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; -0.173 ; -0.173       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad             ;
; -0.172 ; -0.172       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCout         ;
; -0.171 ; -0.171       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; -0.170 ; -0.170       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|datad            ;
; -0.169 ; -0.169       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MARin         ;
; -0.168 ; -0.168       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|dataa            ;
; -0.168 ; -0.168       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|BAout         ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datad           ;
; -0.159 ; -0.159       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|write_signal  ;
; -0.156 ; -0.156       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|datab          ;
; -0.155 ; -0.155       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|write_signal|datac         ;
; -0.153 ; -0.153       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|datac                ;
; -0.152 ; -0.152       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~9|combout        ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|combout        ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout         ;
; -0.146 ; -0.146       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[3]|datad            ;
; -0.145 ; -0.145       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[1]|datad            ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[2]|datad            ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ALU_cs[0]|datad            ;
; -0.143 ; -0.143       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|combout        ;
; -0.142 ; -0.142       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Gra|datab                  ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|dataa          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.halt~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal_init       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6b          ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.223 ; 0.223        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|datad            ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datab            ;
; 0.237 ; 0.237        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.238 ; 0.238        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|datad            ;
; 0.239 ; 0.239        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                  ;
; 0.245 ; 0.245        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.245 ; 0.245        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datad            ;
; 0.249 ; 0.249        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.254 ; 0.254        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|dataa            ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|dataa            ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa            ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.263 ; 0.263        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.264 ; 0.264        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datad            ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datab          ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|datab            ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datac         ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|datab          ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|dataa            ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|datab          ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|datac                ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac          ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|dataa            ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ZLowin|datad               ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zlowout|datac              ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datac            ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ZLowin        ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datad           ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datab          ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datad            ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datac                  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|combout        ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Cout          ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|dataa          ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datab         ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr185|datac            ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr185|combout          ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datad            ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr197|datac            ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datad          ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr197|combout          ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout          ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad                ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr194|datab            ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                   ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; 1.353  ; 1.989  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; 0.886  ; 1.520  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; 0.822  ; 1.475  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; 1.186  ; 1.903  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; 0.708  ; 1.313  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; 0.960  ; 1.603  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; 0.855  ; 1.495  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; 0.930  ; 1.570  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; 1.045  ; 1.713  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; 0.418  ; 1.007  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; 0.373  ; 0.949  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; 0.385  ; 0.966  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; 0.404  ; 0.989  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; 0.400  ; 0.988  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; 0.413  ; 0.988  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; 0.496  ; 1.102  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; 0.452  ; 1.050  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; 0.460  ; 1.054  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; 0.578  ; 1.181  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; 0.745  ; 1.386  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; 0.476  ; 1.073  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; 0.570  ; 1.163  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; 1.353  ; 1.989  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; 0.803  ; 1.429  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; 0.409  ; 1.000  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; 0.455  ; 1.039  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; 0.624  ; 1.224  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; 0.792  ; 1.459  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; 0.496  ; 1.071  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; 0.547  ; 1.115  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; 0.669  ; 1.271  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; 0.480  ; 1.049  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; 0.437  ; 1.007  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; 0.923  ; 1.406  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; 2.065  ; 2.637  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; -0.546 ; -0.259 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.400  ; 1.168  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; -0.130 ; -0.693 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; -0.637 ; -1.256 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; -0.560 ; -1.197 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; -0.890 ; -1.575 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; -0.466 ; -1.057 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; -0.710 ; -1.337 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; -0.607 ; -1.231 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; -0.679 ; -1.303 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; -0.755 ; -1.398 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; -0.173 ; -0.748 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; -0.130 ; -0.693 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; -0.140 ; -0.708 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; -0.159 ; -0.731 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; -0.155 ; -0.730 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; -0.168 ; -0.730 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; -0.248 ; -0.840 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; -0.205 ; -0.789 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; -0.213 ; -0.793 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; -0.328 ; -0.917 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; -0.502 ; -1.127 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; -0.229 ; -0.813 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; -0.335 ; -0.912 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; -1.093 ; -1.719 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; -0.560 ; -1.170 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; -0.167 ; -0.742 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; -0.209 ; -0.780 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; -0.388 ; -0.971 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; -0.549 ; -1.197 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; -0.265 ; -0.825 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; -0.312 ; -0.867 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; -0.429 ; -1.017 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; -0.250 ; -0.804 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; -0.207 ; -0.763 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; -0.615 ; -1.080 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; -1.748 ; -2.342 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; 1.275  ; 0.960  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.292  ; -0.463 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 3.880 ; 3.952 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 3.839 ; 3.946 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 3.880 ; 3.952 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 3.633 ; 3.681 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 3.629 ; 3.678 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 3.618 ; 3.667 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 3.615 ; 3.657 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 3.629 ; 3.696 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 3.794 ; 3.863 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 3.608 ; 3.648 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.633 ; 3.680 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 3.523 ; 3.560 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.533 ; 3.570 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 3.531 ; 3.569 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 3.794 ; 3.863 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 3.679 ; 3.728 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.290 ; 6.368 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 3.514 ; 3.555 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 3.729 ; 3.832 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 3.769 ; 3.838 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 3.532 ; 3.578 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 3.528 ; 3.575 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 3.517 ; 3.564 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 3.514 ; 3.555 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 3.528 ; 3.592 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 3.427 ; 3.462 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 3.510 ; 3.547 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.533 ; 3.578 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 3.427 ; 3.462 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.437 ; 3.472 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 3.436 ; 3.472 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 3.687 ; 3.753 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 3.577 ; 3.624 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.100 ; 6.174 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                        ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                             ; -135.484   ; -4.841   ; -2.800   ; -0.161  ; -3.000              ;
;  clk_in                                      ; -3.181     ; -0.177   ; -0.165   ; -0.161  ; -3.000              ;
;  clock_divider:b2v_inst14|temp               ; -135.484   ; -0.359   ; -2.800   ; 0.390   ; -2.484              ;
;  control_unit:b2v_inst11|present_state.add3a ; -2.214     ; -4.669   ; N/A      ; N/A     ; 0.223               ;
;  reset                                       ; -1.589     ; -4.841   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                              ; -24562.045 ; -116.739 ; -395.799 ; -4.269  ; -1371.968           ;
;  clk_in                                      ; -65.209    ; -0.177   ; -2.801   ; -4.269  ; -37.888             ;
;  clock_divider:b2v_inst14|temp               ; -24479.636 ; -0.359   ; -394.438 ; 0.000   ; -1332.936           ;
;  control_unit:b2v_inst11|present_state.add3a ; -12.357    ; -46.843  ; N/A      ; N/A     ; 0.000               ;
;  reset                                       ; -4.843     ; -69.362  ; N/A      ; N/A     ; -30.458             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                   ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; 2.503  ; 2.892  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; 1.632  ; 2.106  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; 1.484  ; 1.963  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; 2.132  ; 2.694  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; 1.306  ; 1.756  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; 1.744  ; 2.217  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; 1.537  ; 2.028  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; 1.711  ; 2.141  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; 1.914  ; 2.422  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; 0.835  ; 1.230  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; 0.742  ; 1.133  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; 0.781  ; 1.197  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; 0.805  ; 1.199  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; 0.796  ; 1.201  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; 0.809  ; 1.200  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; 0.942  ; 1.361  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; 0.869  ; 1.290  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; 0.882  ; 1.288  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; 1.103  ; 1.507  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; 1.418  ; 1.870  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; 0.897  ; 1.319  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; 1.087  ; 1.518  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; 2.503  ; 2.892  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; 1.447  ; 1.927  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; 0.741  ; 1.186  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; 0.866  ; 1.264  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; 1.168  ; 1.642  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; 1.445  ; 1.957  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; 0.927  ; 1.341  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; 1.076  ; 1.450  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; 1.280  ; 1.706  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; 0.884  ; 1.299  ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; 0.840  ; 1.256  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; 1.737  ; 1.895  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; 3.634  ; 4.063  ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; -0.546 ; -0.259 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.792  ; 1.314  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port          ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst14|temp               ; -0.130 ; -0.545 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0]  ; clock_divider:b2v_inst14|temp               ; -0.637 ; -1.256 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1]  ; clock_divider:b2v_inst14|temp               ; -0.560 ; -1.197 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2]  ; clock_divider:b2v_inst14|temp               ; -0.890 ; -1.575 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3]  ; clock_divider:b2v_inst14|temp               ; -0.466 ; -1.057 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4]  ; clock_divider:b2v_inst14|temp               ; -0.710 ; -1.337 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5]  ; clock_divider:b2v_inst14|temp               ; -0.607 ; -1.231 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6]  ; clock_divider:b2v_inst14|temp               ; -0.679 ; -1.303 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7]  ; clock_divider:b2v_inst14|temp               ; -0.755 ; -1.398 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[8]  ; clock_divider:b2v_inst14|temp               ; -0.173 ; -0.626 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[9]  ; clock_divider:b2v_inst14|temp               ; -0.130 ; -0.545 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[10] ; clock_divider:b2v_inst14|temp               ; -0.140 ; -0.597 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[11] ; clock_divider:b2v_inst14|temp               ; -0.159 ; -0.599 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[12] ; clock_divider:b2v_inst14|temp               ; -0.155 ; -0.600 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[13] ; clock_divider:b2v_inst14|temp               ; -0.168 ; -0.601 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[14] ; clock_divider:b2v_inst14|temp               ; -0.248 ; -0.744 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[15] ; clock_divider:b2v_inst14|temp               ; -0.205 ; -0.676 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[16] ; clock_divider:b2v_inst14|temp               ; -0.213 ; -0.691 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[17] ; clock_divider:b2v_inst14|temp               ; -0.328 ; -0.862 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[18] ; clock_divider:b2v_inst14|temp               ; -0.502 ; -1.127 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[19] ; clock_divider:b2v_inst14|temp               ; -0.229 ; -0.706 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[20] ; clock_divider:b2v_inst14|temp               ; -0.335 ; -0.902 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[21] ; clock_divider:b2v_inst14|temp               ; -1.093 ; -1.719 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[22] ; clock_divider:b2v_inst14|temp               ; -0.560 ; -1.170 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[23] ; clock_divider:b2v_inst14|temp               ; -0.167 ; -0.580 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[24] ; clock_divider:b2v_inst14|temp               ; -0.209 ; -0.660 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[25] ; clock_divider:b2v_inst14|temp               ; -0.388 ; -0.971 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[26] ; clock_divider:b2v_inst14|temp               ; -0.549 ; -1.197 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[27] ; clock_divider:b2v_inst14|temp               ; -0.265 ; -0.753 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[28] ; clock_divider:b2v_inst14|temp               ; -0.312 ; -0.863 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[29] ; clock_divider:b2v_inst14|temp               ; -0.429 ; -1.017 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[30] ; clock_divider:b2v_inst14|temp               ; -0.250 ; -0.718 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[31] ; clock_divider:b2v_inst14|temp               ; -0.207 ; -0.673 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; clock_divider:b2v_inst14|temp               ; -0.615 ; -1.080 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop               ; clock_divider:b2v_inst14|temp               ; -1.748 ; -2.342 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset              ; control_unit:b2v_inst11|present_state.add3a ; 2.308  ; 2.224  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop               ; control_unit:b2v_inst11|present_state.add3a ; 0.439  ; 0.011  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+--------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 6.471  ; 6.436  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.410  ; 6.431  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.471  ; 6.436  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.034  ; 6.007  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 6.030  ; 5.999  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.009  ; 5.995  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 6.000  ; 5.973  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.038  ; 6.028  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.338  ; 6.319  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 5.978  ; 5.946  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.017  ; 5.992  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 5.823  ; 5.809  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.841  ; 5.821  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 5.836  ; 5.821  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.338  ; 6.319  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.090  ; 6.058  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.730 ; 10.691 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 3.514 ; 3.555 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 3.729 ; 3.832 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 3.769 ; 3.838 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 3.532 ; 3.578 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 3.528 ; 3.575 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 3.517 ; 3.564 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 3.514 ; 3.555 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 3.528 ; 3.592 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 3.427 ; 3.462 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 3.510 ; 3.547 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.533 ; 3.578 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 3.427 ; 3.462 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.437 ; 3.472 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 3.436 ; 3.472 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 3.687 ; 3.753 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 3.577 ; 3.624 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.100 ; 6.174 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; run           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[29]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[30]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[31]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[27]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[28]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[22]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[26]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[18]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[21]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[25]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[17]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[20]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[24]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[16]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[19]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[23]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[15]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[14]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[13]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[12]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; reset                                       ; 520          ; 0            ; 521      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; reset                                       ; 520          ; 0            ; 521      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 208   ; 208  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 02 18:27:21 2017
Info: Command: quartus_sta finalProject -c finalProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 35 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:b2v_inst14|temp clock_divider:b2v_inst14|temp
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name control_unit:b2v_inst11|present_state.add3a control_unit:b2v_inst11|present_state.add3a
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux32~1|combout"
    Warning (332126): Node "b2v_inst3|Mux32~1|datab"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux0~8|combout"
    Warning (332126): Node "b2v_inst3|Mux0~7|datac"
    Warning (332126): Node "b2v_inst3|Mux0~7|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~3|datac"
    Warning (332126): Node "b2v_inst3|Mux0~3|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux6~3|combout"
    Warning (332126): Node "b2v_inst3|Mux6~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux38~18|combout"
    Warning (332126): Node "b2v_inst3|Mux38~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux38~16|combout"
    Warning (332126): Node "b2v_inst3|Mux38~17|datad"
    Warning (332126): Node "b2v_inst3|Mux38~17|combout"
    Warning (332126): Node "b2v_inst3|Mux38~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux2~3|combout"
    Warning (332126): Node "b2v_inst3|Mux2~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux34~17|combout"
    Warning (332126): Node "b2v_inst3|Mux34~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux34~15|combout"
    Warning (332126): Node "b2v_inst3|Mux34~16|datad"
    Warning (332126): Node "b2v_inst3|Mux34~16|combout"
    Warning (332126): Node "b2v_inst3|Mux34~17|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux33~17|combout"
    Warning (332126): Node "b2v_inst3|Mux33~16|datac"
    Warning (332126): Node "b2v_inst3|Mux33~16|combout"
    Warning (332126): Node "b2v_inst3|Mux33~17|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "b2v_inst3|Mux1~6|combout"
    Warning (332126): Node "b2v_inst3|Mux1~3|datab"
    Warning (332126): Node "b2v_inst3|Mux1~3|combout"
    Warning (332126): Node "b2v_inst3|Mux1~4|datab"
    Warning (332126): Node "b2v_inst3|Mux1~4|combout"
    Warning (332126): Node "b2v_inst3|Mux1~5|dataa"
    Warning (332126): Node "b2v_inst3|Mux1~5|combout"
    Warning (332126): Node "b2v_inst3|Mux1~6|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux47~7|combout"
    Warning (332126): Node "b2v_inst3|Mux47~7|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux15~3|combout"
    Warning (332126): Node "b2v_inst3|Mux15~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux63~7|combout"
    Warning (332126): Node "b2v_inst3|Mux63~7|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux31~3|combout"
    Warning (332126): Node "b2v_inst3|Mux31~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux5~3|combout"
    Warning (332126): Node "b2v_inst3|Mux5~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux37~17|combout"
    Warning (332126): Node "b2v_inst3|Mux37~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux37~16|combout"
    Warning (332126): Node "b2v_inst3|Mux37~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux62~16|combout"
    Warning (332126): Node "b2v_inst3|Mux62~14|datac"
    Warning (332126): Node "b2v_inst3|Mux62~14|combout"
    Warning (332126): Node "b2v_inst3|Mux62~15|datab"
    Warning (332126): Node "b2v_inst3|Mux62~15|combout"
    Warning (332126): Node "b2v_inst3|Mux62~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux30~3|combout"
    Warning (332126): Node "b2v_inst3|Mux30~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux46~18|combout"
    Warning (332126): Node "b2v_inst3|Mux46~16|datac"
    Warning (332126): Node "b2v_inst3|Mux46~16|combout"
    Warning (332126): Node "b2v_inst3|Mux46~17|datad"
    Warning (332126): Node "b2v_inst3|Mux46~17|combout"
    Warning (332126): Node "b2v_inst3|Mux46~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux14~3|combout"
    Warning (332126): Node "b2v_inst3|Mux14~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux61~32|combout"
    Warning (332126): Node "b2v_inst3|Mux61~30|datab"
    Warning (332126): Node "b2v_inst3|Mux61~30|combout"
    Warning (332126): Node "b2v_inst3|Mux61~31|dataa"
    Warning (332126): Node "b2v_inst3|Mux61~31|combout"
    Warning (332126): Node "b2v_inst3|Mux61~32|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux29~3|combout"
    Warning (332126): Node "b2v_inst3|Mux29~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux35~19|combout"
    Warning (332126): Node "b2v_inst3|Mux35~18|datac"
    Warning (332126): Node "b2v_inst3|Mux35~18|combout"
    Warning (332126): Node "b2v_inst3|Mux35~19|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux3~3|combout"
    Warning (332126): Node "b2v_inst3|Mux3~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux45~17|combout"
    Warning (332126): Node "b2v_inst3|Mux45~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux45~15|combout"
    Warning (332126): Node "b2v_inst3|Mux45~16|datab"
    Warning (332126): Node "b2v_inst3|Mux45~16|combout"
    Warning (332126): Node "b2v_inst3|Mux45~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux28~13|combout"
    Warning (332126): Node "b2v_inst3|Mux28~13|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux50~17|combout"
    Warning (332126): Node "b2v_inst3|Mux50~15|datab"
    Warning (332126): Node "b2v_inst3|Mux50~15|combout"
    Warning (332126): Node "b2v_inst3|Mux50~16|datac"
    Warning (332126): Node "b2v_inst3|Mux50~16|combout"
    Warning (332126): Node "b2v_inst3|Mux50~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux18~3|combout"
    Warning (332126): Node "b2v_inst3|Mux18~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux7~3|combout"
    Warning (332126): Node "b2v_inst3|Mux7~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux39~20|combout"
    Warning (332126): Node "b2v_inst3|Mux39~17|datac"
    Warning (332126): Node "b2v_inst3|Mux39~17|combout"
    Warning (332126): Node "b2v_inst3|Mux39~18|datad"
    Warning (332126): Node "b2v_inst3|Mux39~18|combout"
    Warning (332126): Node "b2v_inst3|Mux39~20|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux8~3|combout"
    Warning (332126): Node "b2v_inst3|Mux8~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux44~18|combout"
    Warning (332126): Node "b2v_inst3|Mux44~16|datac"
    Warning (332126): Node "b2v_inst3|Mux44~16|combout"
    Warning (332126): Node "b2v_inst3|Mux44~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux44~17|combout"
    Warning (332126): Node "b2v_inst3|Mux44~18|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux11~3|combout"
    Warning (332126): Node "b2v_inst3|Mux11~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux52~16|combout"
    Warning (332126): Node "b2v_inst3|Mux52~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux52~14|combout"
    Warning (332126): Node "b2v_inst3|Mux52~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux52~15|combout"
    Warning (332126): Node "b2v_inst3|Mux52~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux22~3|combout"
    Warning (332126): Node "b2v_inst3|Mux22~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux9~3|combout"
    Warning (332126): Node "b2v_inst3|Mux9~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux27~3|combout"
    Warning (332126): Node "b2v_inst3|Mux27~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux55~17|combout"
    Warning (332126): Node "b2v_inst3|Mux55~15|datab"
    Warning (332126): Node "b2v_inst3|Mux55~15|combout"
    Warning (332126): Node "b2v_inst3|Mux55~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux55~16|combout"
    Warning (332126): Node "b2v_inst3|Mux55~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux26~3|combout"
    Warning (332126): Node "b2v_inst3|Mux26~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux48~7|combout"
    Warning (332126): Node "b2v_inst3|Mux48~7|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux25~3|combout"
    Warning (332126): Node "b2v_inst3|Mux25~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux24~3|combout"
    Warning (332126): Node "b2v_inst3|Mux24~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux21~4|combout"
    Warning (332126): Node "b2v_inst3|Mux21~4|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux51~18|combout"
    Warning (332126): Node "b2v_inst3|Mux51~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux51~16|combout"
    Warning (332126): Node "b2v_inst3|Mux51~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux51~17|combout"
    Warning (332126): Node "b2v_inst3|Mux51~18|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux42~15|combout"
    Warning (332126): Node "b2v_inst3|Mux42~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux42~14|combout"
    Warning (332126): Node "b2v_inst3|Mux42~15|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux49~16|combout"
    Warning (332126): Node "b2v_inst3|Mux49~14|datac"
    Warning (332126): Node "b2v_inst3|Mux49~14|combout"
    Warning (332126): Node "b2v_inst3|Mux49~15|datab"
    Warning (332126): Node "b2v_inst3|Mux49~15|combout"
    Warning (332126): Node "b2v_inst3|Mux49~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux4~3|combout"
    Warning (332126): Node "b2v_inst3|Mux4~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux36~19|combout"
    Warning (332126): Node "b2v_inst3|Mux36~18|dataa"
    Warning (332126): Node "b2v_inst3|Mux36~18|combout"
    Warning (332126): Node "b2v_inst3|Mux36~19|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux17~3|combout"
    Warning (332126): Node "b2v_inst3|Mux17~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux10~3|combout"
    Warning (332126): Node "b2v_inst3|Mux10~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux19~3|combout"
    Warning (332126): Node "b2v_inst3|Mux19~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux53~16|combout"
    Warning (332126): Node "b2v_inst3|Mux53~14|datac"
    Warning (332126): Node "b2v_inst3|Mux53~14|combout"
    Warning (332126): Node "b2v_inst3|Mux53~15|datad"
    Warning (332126): Node "b2v_inst3|Mux53~15|combout"
    Warning (332126): Node "b2v_inst3|Mux53~16|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux56~17|combout"
    Warning (332126): Node "b2v_inst3|Mux56~15|datac"
    Warning (332126): Node "b2v_inst3|Mux56~15|combout"
    Warning (332126): Node "b2v_inst3|Mux56~16|datac"
    Warning (332126): Node "b2v_inst3|Mux56~16|combout"
    Warning (332126): Node "b2v_inst3|Mux56~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux57~16|combout"
    Warning (332126): Node "b2v_inst3|Mux57~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux57~14|combout"
    Warning (332126): Node "b2v_inst3|Mux57~15|datac"
    Warning (332126): Node "b2v_inst3|Mux57~15|combout"
    Warning (332126): Node "b2v_inst3|Mux57~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux16~3|combout"
    Warning (332126): Node "b2v_inst3|Mux16~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux58~16|combout"
    Warning (332126): Node "b2v_inst3|Mux58~14|datab"
    Warning (332126): Node "b2v_inst3|Mux58~14|combout"
    Warning (332126): Node "b2v_inst3|Mux58~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux58~15|combout"
    Warning (332126): Node "b2v_inst3|Mux58~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux23~3|combout"
    Warning (332126): Node "b2v_inst3|Mux23~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux59~16|combout"
    Warning (332126): Node "b2v_inst3|Mux59~14|datab"
    Warning (332126): Node "b2v_inst3|Mux59~14|combout"
    Warning (332126): Node "b2v_inst3|Mux59~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux59~15|combout"
    Warning (332126): Node "b2v_inst3|Mux59~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux41~20|combout"
    Warning (332126): Node "b2v_inst3|Mux41~17|datac"
    Warning (332126): Node "b2v_inst3|Mux41~17|combout"
    Warning (332126): Node "b2v_inst3|Mux41~18|datad"
    Warning (332126): Node "b2v_inst3|Mux41~18|combout"
    Warning (332126): Node "b2v_inst3|Mux41~20|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux54~18|combout"
    Warning (332126): Node "b2v_inst3|Mux54~16|datac"
    Warning (332126): Node "b2v_inst3|Mux54~16|combout"
    Warning (332126): Node "b2v_inst3|Mux54~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux54~17|combout"
    Warning (332126): Node "b2v_inst3|Mux54~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux20~3|combout"
    Warning (332126): Node "b2v_inst3|Mux20~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux43~16|combout"
    Warning (332126): Node "b2v_inst3|Mux43~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~14|combout"
    Warning (332126): Node "b2v_inst3|Mux43~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~15|combout"
    Warning (332126): Node "b2v_inst3|Mux43~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux12~3|combout"
    Warning (332126): Node "b2v_inst3|Mux12~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux40~32|combout"
    Warning (332126): Node "b2v_inst3|Mux40~29|dataa"
    Warning (332126): Node "b2v_inst3|Mux40~29|combout"
    Warning (332126): Node "b2v_inst3|Mux40~30|datad"
    Warning (332126): Node "b2v_inst3|Mux40~30|combout"
    Warning (332126): Node "b2v_inst3|Mux40~32|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux60~17|combout"
    Warning (332126): Node "b2v_inst3|Mux60~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux60~15|combout"
    Warning (332126): Node "b2v_inst3|Mux60~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux60~16|combout"
    Warning (332126): Node "b2v_inst3|Mux60~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux13~3|combout"
    Warning (332126): Node "b2v_inst3|Mux13~3|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -135.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -135.484    -24479.636 clock_divider:b2v_inst14|temp 
    Info (332119):    -3.181       -65.209 clk_in 
    Info (332119):    -2.214       -12.357 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -1.589        -4.843 reset 
Info (332146): Worst-case hold slack is -4.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.841       -69.362 reset 
    Info (332119):    -4.669       -46.843 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.359        -0.359 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.175        -0.175 clk_in 
Info (332146): Worst-case recovery slack is -2.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.800      -394.438 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.105        -1.361 clk_in 
Info (332146): Worst-case removal slack is -0.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.087        -1.203 clk_in 
    Info (332119):     0.815         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -3.000        -3.032 reset 
    Info (332119):    -2.484     -1332.936 clock_divider:b2v_inst14|temp 
    Info (332119):     0.370         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -121.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -121.225    -21997.728 clock_divider:b2v_inst14|temp 
    Info (332119):    -2.801       -54.273 clk_in 
    Info (332119):    -1.922       -10.722 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -1.325        -3.186 reset 
Info (332146): Worst-case hold slack is -4.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.351       -63.353 reset 
    Info (332119):    -4.161       -40.722 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.330        -0.330 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.177        -0.177 clk_in 
Info (332146): Worst-case recovery slack is -2.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.505      -351.411 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.068        -0.724 clk_in 
Info (332146): Worst-case removal slack is -0.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.038        -0.447 clk_in 
    Info (332119):     0.787         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -2.484     -1332.936 clock_divider:b2v_inst14|temp 
    Info (332119):     0.408         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -77.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -77.528    -14010.551 clock_divider:b2v_inst14|temp 
    Info (332119):    -1.393       -23.206 clk_in 
    Info (332119):    -0.828        -4.015 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.590        -0.590 reset 
Info (332146): Worst-case hold slack is -2.839
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.839       -40.547 reset 
    Info (332119):    -2.715       -28.355 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.218        -0.218 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.158        -0.158 clk_in 
Info (332146): Worst-case recovery slack is -1.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.759      -252.230 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.165        -2.801 clk_in 
Info (332146): Worst-case removal slack is -0.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.161        -4.269 clk_in 
    Info (332119):     0.390         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.888 clk_in 
    Info (332119):    -3.000       -30.458 reset 
    Info (332119):    -1.000     -1191.000 clock_divider:b2v_inst14|temp 
    Info (332119):     0.223         0.000 control_unit:b2v_inst11|present_state.add3a 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 311 warnings
    Info: Peak virtual memory: 580 megabytes
    Info: Processing ended: Sun Apr 02 18:28:18 2017
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:00:55


