Welcher der folgenden regulären Ausdrücke entspricht (beschreibt denselben Satz von Zeichenfolgen wie) (a* + b)*(c + d)?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"Eine bestimmte RISC-Maschine mit Pipeline verfügt über 8 Allzweckregister R0, R1, . . . , R7 und unterstützt die folgenden Operationen.
ADD Rs1, Rs2, Rd Addieren Sie Rs1 zu Rs2 und setzen Sie die Summe in Rd ein
MUL Rs1, Rs2, Rd Multiplizieren Sie Rs1 mit Rs2 und setzen Sie das Produkt in Rd
Ein Vorgang dauert normalerweise einen Zyklus. Ein Vorgang dauert jedoch zwei Zyklen, wenn er ein Ergebnis erzeugt, das für den unmittelbar folgenden Vorgang in einer Vorgangssequenz erforderlich ist. Betrachten Sie den Ausdruck AB + ABC + BC, wobei sich die Variablen A, B, C in den Registern R0, R1, R2 befinden. Wenn der Inhalt dieser drei Register nicht geändert werden darf, was ist dann die minimale Anzahl von Taktzyklen, die für eine Operationssequenz erforderlich sind, die den Wert von AB + ABC + BC berechnet?",5,6,7,8,B
"Das Singleton-Entwurfsmuster wird verwendet, um sicherzustellen, dass nur eine einzelne Instanz einer Klasse instanziiert werden kann. Welche der folgenden Aussagen trifft auf dieses Entwurfsmuster zu?
I. Die Singleton-Klasse verfügt über eine statische Factorymethode, um ihre Instanz bereitzustellen.
II. Die Singleton-Klasse kann eine Unterklasse einer anderen Klasse sein.
III. Die Singleton-Klasse verfügt über einen privaten Konstruktor.",Ich nur,Nur II,Nur III,"I, II und III",D
"Ein Compiler generiert Code für die folgende Zuweisungsanweisung.
G := (A + B) * C - (D + E) * F
Der Zielcomputer verfügt über einen einzelnen Akkumulator und einen Einzeladressen-Befehlssatz, der aus den Befehlen Laden, Speichern, Addieren, Subtrahieren und Multiplizieren besteht. Bei den arithmetischen Operationen wird der linke Operand aus dem Akku übernommen und das Ergebnis erscheint im Akkumulator. Die kleinstmögliche Anzahl von Anweisungen im resultierenden Code ist",5,6,7,9,D
"Stellen Sie sich einen Computerentwurf vor, bei dem mehrere Prozessoren mit jeweils einem privaten Cache-Speicher den globalen Speicher über einen einzigen Bus gemeinsam nutzen. Dieser Bus ist die kritische Systemressource. Jeder Prozessor kann alle 500 Nanosekunden eine Anweisung ausführen, solange die Speicherreferenzen von seinem lokalen Cache erfüllt werden. Wenn ein Cachefehler auftritt, wird der Prozessor um weitere 2.000 Nanosekunden verzögert. Während der Hälfte dieser zusätzlichen Verspätung ist der Bus für die Bedienung des Cache-Fehlers vorgesehen. Während der anderen Hälfte kann der Prozessor nicht fortfahren, aber der Bus ist frei für Anfragen von anderen Prozessoren. Im Durchschnitt benötigt jede Anweisung 2 Speicherreferenzen. Im Durchschnitt treten Cachefehler bei 1 Prozent der Verweise auf. Welchen Anteil an der Kapazität des Busses würde ein einzelner Prozessor verbrauchen, wenn man Verzögerungen aufgrund der Konkurrenz durch andere Prozessoren ignoriert?",1/50,1/27,1/25,2/27,B
