<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:37.3637</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0044438</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>미세 피치 상호연결부를 갖는 양면 몰딩 시스템 인 패키지를 제조하기 위한 반도체 디바이스 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A DUAL-SIDE MOLDED  SYSTEM-IN-PACKAGE WITH FINE-PITCHED INTERCONNECTS</inventionTitleEng><openDate>2024.11.20</openDate><openNumber>10-2024-0164743</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판을 갖는다. 전기 컴포넌트는 기판의 제1 표면 위에 배치된다. 솔더 페이스트는 기판의 제1 표면 위에 배치된다. 전도성 필러가 솔더 페이스트 위에 배치된다. 인캡슐런트가 기판의 제1 표면, 전기 컴포넌트 및 전도성 필러 위에 증착된다. 전도성 필러 위에 솔더 범프가 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서,기판;기판의 제1 표면 상에 배치된 전기 컴포넌트;기판의 제1 표면 위에 배치된 전도성 필러;전도성 필러와 기판 사이에 배치된 솔더, 솔더 페이스트 또는 전도성 페이스트;기판, 전기 컴포넌트 및 전도성 필러 위에 증착된 인캡슐런트; 및인캡슐런트 외부의 전도성 필러 위에 형성된 솔더 범프를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 전도성 필러 위에 형성된 그래핀 코팅을 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 전도성 필러 위에 형성된 전도성 층을 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 기판의 제2 표면 위에 증착된 제2 인캡슐런트를 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 제2 인캡슐런트 위에 형성된 차폐 층을 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 제2 인캡슐런트 내에 기판의 제2 표면 위에 배열된 제2 전기 컴포넌트를 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 반도체 디바이스로서,기판;기판의 제1 표면 위에 배치된 전도성 필러;전도성 필러와 기판 사이에 배치된 솔더, 솔더 페이스트 또는 전도성 페이스트; 및전도성 필러 위에 형성된 솔더 범프를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 전도성 필러 위에 형성된 그래핀 코팅을 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 기판의 제1 표면 위에 증착된 제1 인캡슐런트 및기판의 제2 표면 위에 증착된 제2 인캡슐런트를 추가로 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은기판을 제공하는 단계;기판의 제1 표면 상에 전기 컴포넌트를 배치하는 단계;기판의 제1 표면 위에 솔더 페이스트를 배치하는 단계;솔더 페이스트 상에 전도성 필러를 배치하는 단계;기판, 전기 컴포넌트 및 전도성 필러의 제1 표면 위에 인캡슐런트를 증착하는 단계 및전도성 필러 위에 솔더 범프를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 전도성 필러 위에 그래핀 코팅을 형성하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 전도성 필러 위에 전도성 층을 형성하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 기판의 제2 표면 위에 제2 인캡슐런트를 증착하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 제2 인캡슐런트 위에 차폐 층을 형성하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 제2 인캡슐런트를 증착하기 전에 기판의 제2 표면 위에 제2 전기 컴포넌트를 배열하는 단계를 추가로 포함하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>SHIN, YongMoo</engName><name>신영무</name></inventorInfo><inventorInfo><address>대한민국, 경기도, 파주...</address><code> </code><country> </country><engName>KIM, SeongKuk</engName><name>김성국</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>KIM, SinJae</engName><name>김신재</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>HEO, SeokBeom</engName><name>허석범</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.05.11</priorityApplicationDate><priorityApplicationNumber>18/315,964</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.02</receiptDate><receiptNumber>1-1-2024-0363951-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.04.10</receiptDate><receiptNumber>9-1-2024-9003972-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240044438.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93878c971b8065682abd5220ae382c0cc3415702cfcc2ac266f29952d5dbfa257eee62c422835012c099847175243aac4cc84c21e575dce2a7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf21caa215be650f617f7da5a16a1830a9a551c3afd4e339fdd83f24b5238f848f057059ed5eb5fddda24c7549b569b3b35dd50ede1fb8dad6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>