module imem(input clk,
		input logic [31:0] a,
		output logic [31:0] rd);
	INST INST (a[31:2], ~clk, rd);	
	always@(rd)
	$display("%h", rd);
endmodule