α-Si LCD 閘極驅動電路器性能整合性改善之研究 
“Improving the reliability of on-panel gate drivers inα-Si TFT-LCDs” 
計畫編號：NSC 98-2221-E-035 -064 - 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：劉堂傑 逢甲大學電子工程學系教授 
 
一、 中文摘要 
隨著現代顯示器技術的進步，使得平面液
晶顯示器的需求迅速成長。近年來，為有效降
低驅動晶片與顯示面板之間匯流排硬體成本，
已有研究單位提倡將部份驅動電路(gate driver)
與顯示面板整合，又由於先進顯示技術均使用
非晶矽薄膜電晶體技術，因此與面板整合之驅
動積體電路亦須採用相同製程方能在玻璃基板
上實現。然而非晶矽薄膜電晶體技術相較於
CMOS 元件有其先天上之缺失，薄膜電晶體驅
動電路即存在下列幾項已知的議題： 
(a.)薄膜電晶體 Vth 特性漂移。 
(b.)電流驅動能力薄弱。 
(c.)傳統電路輸出點浮接問題。 
在我們過去的研究中，已經提出一種整合
式低雜訊與低應力效應之高可靠性閘驅動電
路。過去都處於無法將電路實現的困境，目前
由於勝華科技公司願意幫我們實現電路。因此
在本計畫我們將可以證明過去的理論是否能夠
實現，並可進一步的改進我們之前所使用的
TFT model。 
英文摘要 
According to the advancement of the 
flat-panel display technology, it is highly 
demanded in the market. Recently, it has been 
proposed to integrate gate drivers onto display 
panels in order to reduce the cost of bus 
interconnection. Since the fabrication technology 
can only be α- or poly-Si on glass substrates, as 
compared to those of CMOS technology, there are 
some well known issues about the performance of 
the thin-film transistors (TFTs): (a) the 
Vth-shifting problem after long-term operation; (b) 
weaker driving capability; and (c) possible 
floating in output. 
We have studied the related problems and 
designed a novel low noise of the integrated 
on-panel TFT gate driver. Now the WINTEX help 
us to complete the circuit, we can prove that our 
theories be correct. 
二、 計畫的緣由與目的 
近年來顯示器蓬勃發展，而在行動顯示裝置
上則以非晶矽(Amorphous Silicon) TFT-LCD 面
板的應用為主流。由於非晶矽比多晶矽
(poly-Silicon) 製程所需步驟少且良率高，極為
適合量產且符合行動裝置上，諸如高解析度、
重量輕和低消耗功率特性之需求。但是在小尺
寸的面板上製作高解析度的顯示規格，卻提高
了困難度，因為在小尺寸面板的周邊要製作大
量與驅動電路的連線，不僅空間有限且連線的
可靠度也是一大考量。以目前市面上 2.2～2.4
吋的 QVGA (240*RGB*320)小面板為例，就必
須製造超過一千個與週邊驅動電路的連線，在
有限的空間下是非常困難且不可靠的。所以實
用上，使用非晶矽薄膜電晶體(α-Si TFT)技術將
驅動電路製作在顯示器玻璃基板上，以達到整
合驅動電路與液晶面板為一體[1]已成為研究之
趨勢。這樣不僅減少連線數也減少了驅動 IC 的
啟動浮動效應消減之電路，T10 與 T12 導通將
P3 維持在一足夠 T9 導通之低電壓，P1 電壓經
由 T9 拉至低電壓準位 VSS，電容耦合效應經由
此路徑獲得削減。控制電路 T12 之設計可舒緩
T9 之電壓應力效應；等到下一次輸入訊號 Vin
進入時，P3 電壓經由 T11 獲得釋放，重置此浮
動效應消減電路。T3~T7 仍維持之交互導通的
雙下拉結構，減少下拉電晶體的壓力時間；T8
取代過去設計之放電路徑，將輸出驅動 TFT(T2)
較高的閘極電壓 P1 及時洩放，藉此提供了一個
高可靠性低雜訊整合式 TFT 面板閘驅動電路設
計。 
II. 改善 TFT 應力效應使用低驅動電壓設計 
圖 2(a)顯示的是我們團隊所設計閘極驅動
電路方塊圖，其中包含了主要的輸出電晶體
(Push Up Transistor) 、 雙 下 拉 架 構 (Dual 
Pull-down Structure)、放電路徑(Discharge-path)
與雜訊削減電路(Anti-fluctuating Structure)。過
去在設計雜訊削減電路時就有考慮到因為長時
間工作的 TFT Stress 效應之問題，已經將其控
制電路改為較低電壓的設計。 
 
圖 2 閘極驅動電路方塊圖 
現在我們的目標為更進一步的增加下拉電
晶體的壽命，我們使用過去的想法將雙下拉架
構也將其控制電路使用低驅動電壓的設計，如
圖 2 (b)。不過將其控電路的電壓降低之後，會
遇到問題在於下拉電晶體的電流驅動能力會因
驅動電壓下降而減少；因此在設計此電路會再
加入輔助電晶體以解決此問題。 
III. 改善 TFT 應力效應使用降低導通時間 
圖 3 為降低工作時間電路的方塊圖與圖 4
控制訊號時序圖。基本的要求在於不增加外部
信號的接腳數，因此我們將在內部進行波形整
形的動作。如圖 3 所示當 C1 與 C2 進入到電路
內部時經由邏輯電路將原本的 clock 分成四個
Duty Cycle 比較小的 clock ，如此可以將
pull-down 電晶體的工作時間再縮短為原來的一
半。原本因為使用 dual pull-down 所造成的輸出
點浮接雜訊變大的效應，在四組 clock 下我們預
期情形將會變得更嚴重，因此之前所設計的雜
訊削減電路也必須包含其中以抵抗因 clock 變
多所造成的不理想效應。 
 
圖 3 降低工作時間電路方塊圖 
 
浮動電壓已經到達 3.68V；從結果可以得知如果
沒有加入電容浮動電壓會增加至將近 3 倍。 
 
 
 
圖 7 (a) 集總式閘極驅動電路 Clock 1 與 P1 點的波形 
    (b) 集總式閘極驅動電路 Clock 1 與 Vout1的波形 
除了正常工作的電路之外，在量測電路的
過程中也出現了許多不是正常工作的輸出結
果。圖 7(a)顯示的是集總式閘極驅動電路之中的
Clock1 與 P1 點的波形，圖 7(b)顯示的是集總式
閘極驅動電路之中的 Clock1 與第一級輸出的波
形。我們的電源設定是從-10V~+15V，(a)圖乍
看之下似乎是正確，但是波形並不是輸出而是
P1 點，在我們的設計條件下 P1 點必須至少要大
於電源電壓加上門限電壓，因此我們設定 P1 點
的電壓最高為 28V，但是量測的結果可以看到
輸出的電壓並不符合我們的設定。也因 P1 點的
電壓不夠高導致(b)圖中的輸出電壓只有 9.2V，
而不能完整達到 15V。 
從量測得到的結果可以看出，只要 P1 點的
電壓不夠高就不足以推動後級的輸出，從相位
可以看出電路的的設定正確。至於 P1 點的電壓
不足可能的原因有兩個， 
第一：P1 點的電壓主要是利用 T2 電晶體
的寄生電容 CGS與其他電容作用，然而 T2 電晶
體的尺寸如果太小就會讓 P1 點的電壓下降，為
了要解決這個問題未來在設計T2尺寸的時候必
須再多加注意。 
第二：在電路中我們為了減緩 T2 點的應力
效應而多加了一放電電晶體 T8，在有輸出的時
候 T8 即被啟動將 P1 點的電壓作放電的動作，
如果 T8 的作用太快反而會讓 P1 點的電壓上不
去，因此後來的電路設計 T8 控制訊號不再是本
身的輸出，以改善這版電路之中的問題。 
II. 改善 TFT 應力效應使用低驅動電壓設計 
圖 8 就是改良之後的電路圖，與原本設計
不同的地方在進入下拉電晶體之前，會先經過
電晶體分壓再來驅動下拉電晶體，其中虛線框
起來的地方就是低驅動電壓的設計。 
降低驅動電壓雖然得到了工作時間延長的
好處，但是也犧牲掉了本身的電流驅動力；原
本的下拉電晶體工作主要分成兩個部分，第一
個部分為將輸出電壓由高的電壓準位放電至低
的電壓準位，第二個部分是將輸出節點在不需
要輸出的時候拉至低的電壓準位。降低驅動電
壓對於第二個部分來說影響比較小，因為輸出
節點只有在雜訊進來的時候電壓才會高起來，
因此不需要很大的電流驅動力就能完成此工
作；但是對於第一個部分來說電流的驅動能力
就顯得很重要，當電流驅動能力不足時輸出在
從高電位要轉變成為低電位的時間將會被拉
長，為了解決此問題我們增加了一顆下拉電晶
體 T14，它的控制訊號是下一級的輸出，因為下
一級輸出產生的時候就是本級該放電的時候。
但是 T14 與原本下拉電晶體不同的是它並不需
要長時間的工作，只有在輸出需要快速放電的
(a) 
(b) 
III. 改善 TFT 應力效應使用降低導通時間 
圖 11 為了與圖 8 相對照所設計的電路，圖
8 的設計理念是將長時間工作的電晶體，不改變
時間而是改變其控制電壓得以增加下拉電晶體
的操作壽命。圖 11 則是不改變其控制電壓而是
降低下拉電晶體的操作時間，原本的雙下拉架
構在這個版本中再增加了兩顆下拉電晶體，為
了要讓下拉電晶體的工作時間變小，我們也必
須跟著改變下拉電晶體的控制訊號時序。原本
的集總式閘極驅動電路是利用兩個 Clock 交互
的控制下拉電晶體，現在則是再延伸這個概
念，將原本的 Clock 的 Duty Cycle 減為原本的
一半，不過依然要注意其相位是否正確。圖 12
所示就是圖 11 的控制訊號，將原本的 C1 做處
理變成 C11 與 C12，C2 做處理變成 C21 與 C22。
因為控制時間變成了原本的一半，電晶體的操
作時間也會變成原本的一半。 
 
圖 11 低工作時間閘極驅動電路 
 
圖 12 低操作時間電路之控制訊號 
降低操作時間電路與降低驅動電壓電路其
中有一個設計概念是相同的，降低驅動電壓會
讓電晶體的驅動力下降，必須要加入一個快入
放電電晶體以彌補失去的驅動力；而降低操作
時間雖然不會改變電晶體的驅動力，而是倒通
時間變成原本的二分之一，為了要讓輸出電壓
的下降時間不會變得太久，也是一樣加入了一
個快速放電的電晶體。 
圖 13 是低工作時間電路第 1 級到第 10 的
輸出模擬結果，從結果上來看第 1 級到第 10 的
輸出電壓都是維持住 14.99V 符合我們的要求。 
 
圖 13 低工作時間電路 1 級到 10 級輸出模擬結果 
 
表 2 閘極驅動電晶體 Turn on Ratio 
表 2 所列是圖 8 與圖 11 電晶體之工作時間
表，其中紅色的字體表示使用了低驅動電壓的
設計概念，從表上可以很明顯的看出來，除了
抗雜訊架構的 T9 之外，其他顆電晶體的工作時
間都已經降為四分之一以下，在這電路中電晶
體T9不做任何改變的理由與低驅動電壓電路是
相同的，多了 T9 可以讓輸出波形更好，但是沒
有 T9 電路依然可以正常工作。 
 
O Kim, B. S. Bae and J. J., “2.0 inch a-Si:H 
TFT-LCD with Low Noise Integrated Gate 
Driver”, Society for Information Display 
2005 International Symposium Digest of 
Technical Papers, p.942-945. 
[6] Miin-Shyue Shiau, Ming-Yuan Tsao, 
Hong-Chong Wu, Ching-Hwa Cheng, 
Don-Gey Liu, “Reducing the Stress on the 
Output Transistors of On-Panel TFT Gate 
Drivers”, Chinese Journal of Electron 
Devices, vol.31, NO.1, China, 2008, 
Feb.,p.124-12 
[7] 吳柏蒼,鄧二郎,黃男雄,蕭敏學,吳鴻璋,劉堂
傑. “內建於非晶矽 TFT 顯示板之新型多重
下拉閘極驅動電路之研究,” 微電子技術發
展與應用研討會,台灣,中華民國, May,16, 
2008. 
[8] 鄧二郎, 蕭敏學, 黃男雄, 曹銘源, 劉堂傑. 
“集總式 TFT 閘極驅動器浮動效應消減電
路之研究,” 第三屆智慧生活科技研討會,
台灣,中華民國,June. 6, 2008. 
[9] 黃男雄,鄧二郎,吳鴻璋,蕭敏學,劉堂傑. “新
型高可靠性低雜訊整合式 TFT 面板閘驅動
電路之設計,” 2008台灣顯示科技研討會,台
灣,中華民國,June. 11, 2008. 
[10] 黃男雄,鄧二郎,吳鴻璋,蕭敏學,劉堂傑. “動
態移位系統中浮動雜訊消減技術之研究,” 
2008 全國電磁相容技術與實務研討會,台
灣,中華民國,July. 10, 2008. 
[11] Er Lang Deng, Miin Shyue Shiau, Nan Xiong 
Huang, Don Gey Liu, Hong Chong Wu, “A 
Novel Low Noise Design of the Integrated 
On-panel TFT Gate Driver” The 19th VLSI 
Design/CAD Symposium, Taiwan, Aug. 11, 
2008 
[12] 黃男雄, 蕭敏學,馬碩, 劉堂傑. “降低 TFT
閘極驅動器應力效應之研究,” 第五屆智慧
生活科技研討會 ,台灣 ,中華民國 ,June. 4, 
2010. 
[13] Nan Xiong Huang, Miin Shyue Shiau, 
Hong-Chong Wu, Don Gey Liu, “Improving 
Stress Effect and Low Noise Design of the 
Integrated On-panel TFT Gate Driver” 17th 
International Conference Mixed Design of 
Integrated Circuits and Systems, Wroclaw, 
24-26 June 2010. 
此現象我們先分析電路來找出主要的原因，我們可
以看到為了要讓輸出有足夠的驅動能力會將上拉
電晶體的尺寸大小增加，相對的只要有一小訊號進
入到上拉電晶體的閘極，會因電晶體尺寸較大而較
容易讓輸出電壓上升。我們可以發現如果可以抑制
上拉電晶體閘極端的電壓，就可以讓輸出電壓的雜
訊壓到最小。 
 
圖 1. 雙下拉閘極驅動電路方塊圖與其時序圖 
在過去為了解決雜訊的問題我們提出了集總
式 TFT 閘極驅動電路，電路之中包含原本的雙下
拉結構再增加了抗雜訊架構，此架構用來維持圖 2
中的 P1 點之電壓，雖然 Clock 在切換但是上拉電
晶體(T2)的閘極端持續的維持低電位，讓輸出節點
的雜訊得以壓抑至最低。 
 
圖 2. 集總式 TFT 閘極電路 
圖 2 為集總式 TFT 閘極電路，電路中的電晶
體 T3與 T4為交互導通的雙下拉結構，利用兩顆電
晶體輪流工作減少下拉電晶體的電壓應力時間，其
控制電路由時脈訊號 C2 與三顆電晶體(T5、T6 與
T7)所組成；電晶體 T8為放電路徑機制，將輸出驅
動電晶體 T2較高的閘極電壓 P1 適時洩放，舒緩電
晶體 T2之應力效應；由於節點 P1 為浮動效應耦合
之關鍵點，故由下拉電晶體(T9)大部分時間將節點
P1 電壓拉至低電壓準位 VSS，控制電路由三顆電
晶體所組成(T10、T11與 T12)，藉此消減輸出端之電
壓浮動效應。T9 之控制電路主要之功能為降低 T9
的導通電壓(Vgs)，因為應力效應產生的因素除了長
時間工作之外導通電壓的大小也是其中之一。因此
我們可以透過設計 T10 與 T12 的尺寸大小比例可以
控制 T9 的導通電壓，另外 T11 主要的功能在於當
P1 點需要高電壓的時候確保 T9電晶體不會導通進
而影響輸出電壓。 
集總式閘極電路包含了三種機制，第一為使用
雙下拉電晶體架構，藉由兩顆電晶體輪流工作藉以
減低原始電路中下拉電晶體長時間工作而遭受比
較嚴重的應力效應。第二為保留放電路徑機制
(T8)，當輸出達到足夠的電壓即刻放電，保護上拉
電晶體(T2)不會處於高電壓的狀態。第三則是加入
抗雜訊架構，將輸出節點因 Clock 訊號而產生之雜
訊壓抑至最小，並且考量 T9 長時間工作而設計期
控制電路的電壓延緩 T9 電晶體因應力效應而無法
工作。 
 
3. 新型集總式閘極電路 
 
傳統型的 TFT 閘極驅動電路通常都是使用單
一下拉電晶體的架構，每一級驅動電路都只有在必
須輸出的時候才是高電壓，其餘時間都必須處於低
電壓，因此下拉電晶體的工作時間非常的長。長時
間工作會讓 TFT 電晶體遭受較嚴重的應力效應，
而應力效應會造成門限電壓的飄移，嚴重的時候會
讓整體電路無法正常工作。為了減緩這嚴重的應力
效應問題，雙下拉架構[2][4][5]利用分時的概念在
輸出需要低電壓的時候下拉電晶體藉由 Clock 訊
號控制交替的工作。 
雖然雙下拉的架構已經將原本的時間減少變
為一半可以稍微減緩應力效應，但是對於 TFT 電
晶體來說依然不夠，所以我們希望可以更進一步的
從設計電路的方式來減緩應力效應。 
 
應力效應主要會造成門限電壓的偏移，式 1
就是一個描述門限電壓飄移的方程式[9]。式子中
的 k 是波茲曼常數，T 是絕對溫度，t 是電晶體的
偏壓時間，EA 是平均活化能，A 是電晶體退化速
率而 η=VGS/(VGS+VDS)，其中的 β與 n 是製程參
數，在一般的經驗中 β大約是 0.2~0.4 而 n 大約是
0.9~1.1。 
從式子上來分析，造成門限電壓的偏移主要有
兩個因子，分別是偏壓時間與偏壓電壓。而其中又
以偏壓電壓的影響較為顯著，與時間有關的參數是
β，而 β 的數值介於 0.2~0.4 之間。然而與偏壓電
壓相關的參數是 n，而 n 的數值介於 0.9~1.1 之
間。之前所設計的雙下拉電晶體所使用的就是降低
下拉電晶體的導通時間，從式子上來看可以得知，
雖然降低偏壓時間的確會減緩門限電壓的偏移，但
是其效果不是那麼的顯著。如果今天我們維持原本
的雙下拉的電路架構，並且降低雙下拉電晶體的驅
圖 6 所顯示的是閘極驅動電路的第 231 級到
240 級的輸出波型，我們的設定是要模擬 QVGA
解析度的面板，因此在閘極這邊必須要有 240 級的
電路，如同移位暫存器一般輸出一個接一個的往下
傳遞。由於後級的輸入就是前級的輸出，因此每一
級的輸出電壓都要維持在接近電源電壓的準位
15V；從圖形上我們可以看出即使模擬到第 240
級，輸出波型都有達到我們的需求。 
使用低驅動電壓的設計再加上快速放電電晶
體對於整體電路來說依然可以維持原本的電路特
性，並且原本下拉電晶體的部分功能被快速放電電
晶體取代，可以降低其尺寸大小；因此整體的電路
並不會因為使用低驅動電壓設計而造成整體面積
增加太多。 
 
圖 6. 閘極驅動電路第 231 級到 240 級的輸出 
5. 結論 
 
使用 TFT 電晶體來做電路會有一個嚴重的問
題要考量，應力效應會造成電晶體的門限電壓飄
移，而發生應力效應有兩個主要的原因，分別是電
晶體的工作時間與其偏壓電壓。過去的研究是利用
兩顆電晶體輪流工作來降低電晶體的工作時間，從
參考文獻[9]中可以得知工作時間與導通電壓都會
影響門限電壓的飄移速度，但是導通電壓影響的程
度會比工作時間還要來的大。 
在本研究中改變過去僅藉由分時的想法來延
長電路的壽命，轉變為維持原本的雙下拉架構，更
進一步的降低下拉電晶體的驅動電壓(VGS)，並且
增加一快速放電電晶體來解決下拉電晶體，因驅動
電壓下降而造成驅動能力不足的問題。在研究的設
定中下拉電晶體的導通電壓由原本的 25V 改變成
為 8V 下降了超過一半，想要改變導通電壓也只需
改變控制電路的尺寸大小。從模擬的結果看來，原
本電路的優點都有保持下來，操作功能正常而且電
路的面積也沒有增加太多。 
 
致謝 
 
本論文為國科會計畫之相關成果，計畫編號為
NSC 98-2221-E-035-064。 
 
參考文獻 
 
[1] H. C. Cheng, C. Y. Huang, J. W. Lin, Kung, J.J.-H., ”The 
reliability of amorphous silicon thin film transistors for LCD 
under DC and AC stresses” Solid-State and Integrated Circuit 
Technology, 1998. Proceedings, 1998 5th International 
Conference on 21-23, pp. 834 – 837, Oct. 1998. 
[2] S. Y. Yoon, Y. H. Jang, B. K., M. D. Chun, H. N. Cho, N. W. 
Cho, C. Y. Sohn, S. H. Jo, C. D. Kim and I. J. Chung, 
“Highly Stable Integrated Gate Driver Circuit using a-Si TFT 
with Dual Pull-down Structure” SID2005, Digest 172L, 
pp.348, 2005. 
[3] H. R. Han, J. F. Tsai, W. T. Liao, and W. C. Wang, “Reliable 
Integrated a-Si Select Line Driver for 2.2-in. QVGA 
TFT-LCD” SID2005, Digest 15_3, pp.946, 2005. 
[4] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. 
Liu, “Reducing the Stress on the Output Transistors of 
On-Panel TFT Gate Drivers”, Chinese Journal of Electron 
Devices , vol.31 , no.1 , pp.124-129, Feb. 2008. 
[5] M. Y. Tsao , M. S. Shiau , H. C. Wu, D. G. Liu, C. H. Cheng, 
“Reliable Gate Driver Circuits on Integrated TFT-LCD 
Panels,” Conference on electronic communication and 
Applications, CECA2006, Kaohsiung, R.O.C., July 6, 2006. 
[6] M. S. Shiau, M. Y. Tsao, H. C. Wu, D. G. Liu, C. H. Cheng, 
“Reduce High Voltage Stress Time on Gate Driver Circuits 
of Integrated TFT-LCD Panels,”  2006 Taiwan Display 
Conference, Taipei, R.O.C., June 15-16, 2006. 
[7] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. H. Kim, E. H. 
Kim, J. W. Choi, S. M. Hong, J. O Kim, B. S. Bae and J. J., 
“2.0 inch a-Si:H TFT-LCD with Low Noise Integrated Gate 
Driver” SID’05, Digest 15_2, 2005. 
[8] E. L. Deng, M. S. Shiau, N. X. Huang, D. G. Liu. “A Novel 
Design of Low Noise On-panel TFT Gate Driver,” 8th 
International Meeting on Information Display, International 
Display Manufacturing Conference and Asia Display, 
KINTEX, Ilsan, Korea, October 13-17 2008. 
[9] D. R. Allee, L. T. Clark, B. D. Vogt, R. Shringarpure, S. M. 
Venugopal, S. G. Uppili, K. Kaftanoglu, H. Shivalingaiah, Z. 
P. Li, J. J. Ravindra Fernando, E.J. Bawolek, S. M. O'Rourke, 
“Circuit-Level Impact of a-Si:H Thin-Film-Transistor 
Degradation Effects ” Electron Devices, IEEE Transactions 
Vol. 56, no. 6, pp. 1166-1176, Jnue 2009. 
 
 
way, the node P1 is located at the key point on the fluctuating 
influence path. 
 
Fig.1 The block diagram of Gate driver and its shift operation for gate scanning 
 
Fig.2 A low noise on-panel TFT gate driver [8] 
In the past, we proposed a modified on-panel TFT gate 
driver with anti-fluctuating structure in conjunction with the 
stress-reducing effect as shown in Fig.2 to reduce the noise 
coupling from C1 [6]. In order to decrease the number of TFTs, 
the anti-fluctuating structure is closely integrated into the on-
panel TFT gate driver with dual pull-down structure as well. 
Keeping the output node VO(n) from the ac coupling of clock C1, 
the voltage of node-P1 must be kept constantly and low enough 
to avoid the stress effect. An anti-fluctuation structure (T9-T11) 
is added and a low stress voltage node P3 is designed for the 
pull-down transistor (T9) of node P1. The voltage of node P3 is 
reset to VSS each time when the input pulse Vin is coming in 
order to not affect the proper bootstrapping-up operation of 
node P1. But at some time late, while the output pulse 
Vout(n+1) of the next stage is fed back , the node P3 will be 
biased and held at an appropriate small voltage level which is 
still large enough to pull down the node P1 voltage through T9 
by optimized-design of the size of T10 and T12. This situation 
is sustained until the coming of input pulse Vin of the next 
scan-turn. The connection of node P1 to a small constant 
voltage by a low resistance path as described above keeps it 
from the coupling of clock source C1 efficiently. An improved 
low-noise structure consists of a dual pull-down and an anti-
fluctuation was designed successively. The low noise on-panel 
TFT gate driver would be not only reduced the fluctuating 
noise of output but also modified the serious stress effect. 
III. IMPROVING STRESS EFFECT OF PULL-DOWN TRANSISTOR 
Conventional gate driver circuit uses single pull-down 
structure. The pull down transistor undergoes almost full duty 
cycle to guarantee gate driver provides a low voltage output 
for a long time. In order to relax the serious stress effect of 
pull-down transistor, a dual pull-down structure are 
proposed[2][4][5]. When gate driver circuit requires a low 
voltage output, one of the two pull-down transistors is turned 
on alternatively after half time of clock signal. 
A time-dependent semiempirical description of ΔVth is 
given by [9] 
 
 
where k is the Boltzmann constant, T is the absolute 
temperature, t is the bias-stress time duration, EA is the mean 
activation energy, A is the degradation rate, and 
η=VGS/(VGS+VDS). β and n are process related constants. In 
this equation that β is about 0.3 and n is about 1.0. 
Improving the stress effect of transistor further, two ways 
can be adopted, one is decreasing the turn-on time; and the 
other is diminishing the control voltage. From equation (1) we 
can understand to reduce the gate-voltage stress on our circuit, 
the lifetime of TFT-LCD driver will be increased. In this paper, 
a novel combined short turn-on time and well-designed low 
control voltage structure is proposed for reducing the stress 
effect of the dull pull-down transistors in advanced.  
 
Fig.3 Type1 of a low driving voltage design on-panel TFT gate drive 
We add some extra transistors for the purpose of reducing 
the control voltage as shown in Fig.3. First of all, by cascading 
The function will be correct, no matter what kinds of low 
voltage design. If we select the type1, we have to cascade the 
transistor, and the numbers of cascade transistor would be 
decided by the threshold of TFT. If we select the type2, we can 
just adjust the size of transistors of controlled signal such as T5, 
T15, T16 and T17. 
 
Fig.8 the node P2 and P4 simulation results of the type2 ciruit 
 
Fig.9 the clock C1, input and the output simulation results of the type2 circuit 
 
Fig.10 the output waveform of 231th to 240th of type2 
V. SUMMARY 
In this paper, we propose a novel stress reducing solution 
for the on-panel α-Si TFT-based gate driver of LCD display. 
We modify the structure of the pull-down configuration and 
implement the low control signal of dual pull-down to relax the 
stress effect of the transistors and it keeps up a long-term low 
noise structure. According to the results of our simulation with 
the Smart-SPICE level-35 for the α-Si TFT process model, it 
shows that our proposed structure works successively as 
expected to suppress the fluctuation noise phenomenon at the 
output node and to relax the high stress of the dual pull-down 
transistors. Thus it is a reasonable conclusion that the proposed 
integrated structures in this paper for an on-panel TFT gate 
diver can operate well with good reliability and low noise. 
ACKNOWLEDGMENT 
The authors would like to thank the financial supports from 
Feng Chia University (FCU) and National Science Council of 
R. O. C. under Grant NSC 98-2221-E-035-064.  
 
REFERENCES 
[1] H. C. Cheng, C. Y. Huang, J. W. Lin, Kung, J.J.-H., ”The reliability of 
amorphous silicon thin film transistors for LCD under DC and AC 
stresses” Solid-State and Integrated Circuit Technology, 1998. 
Proceedings, 1998 5th International Conference on 21-23, pp. 834 – 837, 
Oct. 1998. 
[2] S. Y. Yoon, Y. H. Jang, B. K., M. D. Chun, H. N. Cho, N. W. Cho, C. Y. 
Sohn, S. H. Jo, C. D. Kim and I. J. Chung, “Highly Stable Integrated 
Gate Driver Circuit using a-Si TFT with Dual Pull-down Structure” 
SID2005, Digest 172L, pp.348, 2005. 
[3] H. R. Han, J. F. Tsai, W. T. Liao, and W. C. Wang, “Reliable Integrated 
a-Si Select Line Driver for 2.2-in. QVGA TFT-LCD” SID2005, Digest 
15_3, pp.946, 2005. 
[4] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, 
“Reducing the Stress on the Output Transistors of On-Panel TFT Gate 
Drivers”, Chinese Journal of Electron Devices , vol.31 , no.1 , pp.124-
129, Feb. 2008. 
[5] M. Y. Tsao , M. S. Shiau , H. C. Wu, D. G. Liu, C. H. Cheng, “Reliable 
Gate Driver Circuits on Integrated TFT-LCD Panels,” Conference on 
electronic communication and Applications, CECA2006, Kaohsiung, 
R.O.C., July 6, 2006. 
[6] M. S. Shiau, M. Y. Tsao, H. C. Wu, D. G. Liu, C. H. Cheng, “Reduce 
High Voltage Stress Time on Gate Driver Circuits of Integrated TFT-
LCD Panels,”  2006 Taiwan Display Conference, Taipei, R.O.C., June 
15-16, 2006. 
[7] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. H. Kim, E. H. Kim, J. W. 
Choi, S. M. Hong, J. O Kim, B. S. Bae and J. J., “2.0 inch a-Si:H TFT-
LCD with Low Noise Integrated Gate Driver” SID’05, Digest 15_2, 
2005. 
[8] E. L. Deng, M. S. Shiau, N. X. Huang, D. G. Liu. “A Novel Design of 
Low Noise On-panel TFT Gate Driver,” 8th International Meeting on 
Information Display, International Display Manufacturing Conference 
and Asia Display, KINTEX, Ilsan, Korea, October 13-17 2008. 
[9] D. R. Allee, L. T. Clark, B. D. Vogt, R. Shringarpure, S. M. Venugopal, 
S. G. Uppili, K. Kaftanoglu, H. Shivalingaiah, Z. P. Li, J. J. Ravindra 
Fernando, E.J. Bawolek, S. M. O'Rourke, “Circuit-Level Impact of a-
Si:H Thin-Film-Transistor Degradation Effects ” Electron Devices, 
IEEE Transactions Vol. 56, no. 6, pp. 1166-1176, Jnue 2009. 
  
報告內容應包括下列各項： 
一、參加會議經過 
 
  6/22 晚上七點半我從桃園中正國際機場坐荷航出發，。到達時大約是波蘭當地時間(台灣-6) 
6/23 中午十二點左右， 坐火車到達 Mixdes conference 所在城市 Wrocław。其會議地點為 Hotel 
OrbisWroclaw。於 6/23 晚上九點左右到達會場並 Check in，報到，領取 programme。 
 
  6/24~26 為會議時間，其中我的報告時間為 6/25 早上 8:40。本來在我之前還有一個台灣人，
但似乎沒來波蘭參加 conference。開幕式後是兩篇 invited papers ，一位是 Berlin 科技大學
教授 R. Thewes 講有關 CMOS Sensor Arrays 的題目。另一位是 Hitachi 的 K. Itoh 講低壓 CMOS
LSIs 的電路設計。 
 
  該會議論文約有 45%為波蘭作者，20%為德國人，20%為其他國家。 
 
  6/25 一早 6:40 為我的報告時間，大約報告了 15 分鐘左右，由於我是代替黃男雄學長報告 
的關係，Chairman prof. Napieralski 並沒有詢問我太多問題。 
 
  下午則是 tourist acivity。由第三段介紹，此處略過。 
 
  6/26 下午三點前為正常報告，三點後為 poster session。由於大會分為 ABC 三個房間分別
進行報告，因此有些論文很可惜沒聽到，其中有兩篇論文與我們實驗室相關，一篇是 Low Power 
1 GHz Charge Pump Phase-Locked Loop in 0.18 um CMOS Process，另一篇是 Modelling 
of Capacitor Mismatch and Non-Linearity Effects in Charge Redistribution SAR ADCs
。 
  Poster 的部分很有趣，雖然我沒甚麼提問，不過聽各國人士在現場解說或問答蠻有意思的。
四、建議 
 
  雖然我對經費有些意見，因為實驗室差旅費嚴重不足，因此學生出國報告必須自費許多。但
現實之事總是難以兩全，國家經費有限，或許唯有實力以及研究成果才是倚靠。因此我並沒有特
別有建樹的意見。感謝仍舊遠大於牢騷之言。 
 
五、攜回資料名稱及內容 
 
  有攜帶一份 conference papers 總集本回來。內容是本次 Mixdes conferece 所有的 papers。
 
 
五、其他（會議照片） 
 
 
 
 
 
 
 
 
 
Improving Stress Effect and Low Noise Design of the 
Integrated On-panel TFT Gate Driver 
Nan Xiong Huang 
Graduate Institute of Electrical and Communication 
Engineering, Feng Chia University, 
TaiChung 40724, Taiwan, R.O.C. 
p9625234@fcu.edu.tw 
Miin Shyue Shiau 
Department of Electronic Engineering, Feng Chia University, 
TaiChung 40724, Taiwan, R.O.C. 
msshiau@fcu.edu.tw 
Hong-Chong Wu 
Graduate Institute of Information Engineering,  
Feng Chia University, TaiChung 40724, Taiwan, R.O.C. 
hwu@fcu.edu.tw 
Don Gey Liu 
Department of Electronic Engineering, Feng Chia University, 
TaiChung 40724, Taiwan, R.O.C. 
dgliu@fcu.edu.tw 
 
 
Abstract—In this paper, the reliable on-panel display gate 
driver is designed not only decreasing the fluctuation noise of the 
output signal, but also reducing the voltage stress effect of the 
dual pull-down transistors. The long-term high gate to source 
voltage causes the threshold voltage increased, and the 
fluctuation-noise on the output is coupled from the parasitical 
capacitance when the clock switches. Our work improved the 
stress effect of transistor of dual pull-down by reduced the 
controlled signal voltage and it maintained the anti-floating low 
noise structure. This gate driver was simulated by the Smart-
SPICE level-35 for the α-Si TFT process model. 
Keywords: gate driver; fluctuation noise; stress effect; 
I. INTRODUCTION 
Amorphous silicon (α-Si) Thin-Film Transistors (TFTs) 
have been widespread used in mobile applications due to their 
low fabrication cost with simple process and high yield rate. 
However, high resolution means more interconnection lines 
required between the driving circuit and the pixel array. Less 
external connections required between driver IC and display 
panel, to integrate the gate driver on a-Si TFT-LCD display 
panel seems to be the trend of modern consumer electronic 
products. Accounting for the cost and complexities of 
packaging and assembling, the integrated On-Panel Drivers 
(OPDs) provides an effective solution. It should be a good 
choice for high-solution display. 
Unfortunately, some transistors in gate driver, such as the 
pull-down transistors suffer high voltage stress for a long time 
that will cause their threshold voltage increasing and driving 
margin degradation[1]. In order to release the voltage stress of 
the pull-down transistors, the dual pull-down technique[2]~[6] 
doubling the numbers of pull-down transistor, has been 
proposed to share the turn-on cycle and to reduce the turn-on 
time of each transistor. However, the long-time floating state of 
the output node of each cell is a sensitive terminal which 
suffers the noise seriously coupling as a result of the periodic-
clocking operation of that stage. An anti-fluctuating structure is 
proposed in [7][8]. 
In this paper, we discuss the above-mentioned topics of our 
modified reliable gate driver in section 2. The first is the dual 
pull-down structure and the low noise design for overcoming 
the floating problem. In the section 3, we redesign the control 
signal of dual pull-down structure, and it can reduce the gate 
voltage of pull-down transistor to avoid suffered serious stress 
effect. The first is using cascade the transistors to diminish the 
control voltage. The second is using the voltage divider by the 
aspect-ratios of the transistors. And then by simulating with the 
Smart-SPICE level-35 for the α-Si TFT process model, it 
shows that our work has significant functional achievement. 
This gate driver would be not only reduced noise than that of 
the conventional one but also decreased stress effect of dual 
pull-down transistor. 
II. A LOW NOISE ON-PANEL TFT GATE DRIVER 
A gate driving unit provides a high pulse voltage to each 
row line for selecting matrix line by turns. When gate driver 
turns on a row of TFT, source driver provides data voltage to 
charge pixels. After the pixels are charged, the gate driver 
provides a low voltage to keep up the charge in the pixels of 
that line and then turns on next row line sequentially. Fig. 1 
shows the block diagrams of two-phase clocks (C1 and C2) 
controlled gate driver comprising a series of shift register cells 
for selecting each row line by scanning. 
In order to achieve the enough driving capability, the size 
of push-up TFT must be larger than that of others. As a result, 
the coupling effect is happened easily on the larger parasitical 
capacitance of push-up transistor. The output voltage and the 
node P1 voltage of the circuit suffer the coupling noise from 
the capacitance Cgs and Cgd while the clock is switching 
alternatively. For this reason, the output voltage is fluctuating 
seriously while no output pulse is shifted. 
Such fluctuation noise is resulted from the charge injection 
by means of the coupling of clock C1 to the node P1 via Cgd, 
and then to the output by Cgs while no output pulse is presented.  
Obviously, the output voltage is fluctuating seriously by this 
pull-down transistors can be lowing down. In our design these 
dual pull-down transistors are only used as the auxiliary 
discharge switches, because the lower control voltage will 
result to a longer time for the output voltage discharging from 
VDD to VSS. Thus, it is only suitable for a low voltage swing 
usage. For this reason, a main flash pull-down transistor (T14) 
is added, this transistor is designed with a little larger size and 
is turned on only a half period of clock C1, just likes a flash, in 
one whole scanning turn. So, the main switch (T14) and both 
of the dual pull-down transistors (T3-T4) are benefitting of  
light stress effect. In addition to low stress effect design, this 
circuit maintained the long-term low noise design with an 
additional storage-capacitor CFS. The VX is the reset signal, this 
signal before the input voltage and control the T13. We add 
this transistor to let the output signal maintaining low voltage 
level. Fig.4 shows another low stress effect design. In the type1 
described above, we cascade the transistors to diminish the 
control voltage for dual pull-down transistors, but the threshold 
voltage of TFT is not necessarily the same in different factory 
and process. If the threshold voltage is lower, we must cascade 
much number of transistors. For this reason, following the idea 
of the node P4, we use the voltage divider by the aspect-ratios 
of the transistors to make up the suitable smaller voltage in P2 
and P4. 
 
Fig.4 Type2 of a low driving voltage design on-panel TFT gate driver 
IV. SIMULATION RESULTS AND DISCUSSION 
In this paper, simulation with the level=35 of α-Si TFT 
process Spice Model and the operation voltage is used from 
+15V to -10V. Fig. 5 shows the voltage of node P2 and P4 of 
the type1 circuit. The node of P2 and P4 is the gate of dual 
pull-down transistors. If we reduce the gate to source voltage of 
pull-down transistors, we can relax the stress effect. 
The node voltage of P2 and P4 will be set and held at a 
small voltage level (about -2 V) but large enough to turn on the 
T3 and T4 (VGST3 = VGST4= 8V). Fig. 6 illustrates the 
waveforms of the voltages at the clock C1, the input and the 
output in the type1 circuit. From this figure, the output voltage 
would reach 15V and the function of gate driver would be 
correct. We add the main flash pull-down transistor (T14) to let 
the falling time of output voltage is not degenerating. 
Fig. 8 shows the voltage of node P2 and P4 of the type2 
circuit. As the same, the control voltage is decreased from 15V 
down to about -2V. Fig. 9 illustrates the waveforms of the 
voltages at the clock C1, the input and the output in the type2 
circuit. From the figure, the output voltage would reach 15V 
and the function of gate driver would be correct. The Fig.7 and 
Fig.10 are the waveforms of the 231th to the 240th output 
voltage of type1 and type2 respectively. Both of them show 
that the lower voltage of P2 and P4 would not influence the 
function of gate driver. 
 
Fig.5 the node P2 and P4 simulation results of the type1 circuit 
 
Fig.6 the clock C1, input and the output simulation results of the type1 circuit 
 
Fig.7 the output waveform of 231th to 240th of type1 
The function will be correct, no matter what kinds of low 
voltage design. If we select the type1, we have to cascade the 
transistor, and the numbers of cascade transistor would be 
decided by the threshold of TFT. If we select the type2, we can 
just adjust the size of transistors of controlled signal such as T5, 
T15, T16 and T17. 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本研究完成了過去集總式閘極驅動電路的量測，也從量測結果發現過去電路的缺點，因此
更進一步的提出修正後的電路；此電路可以實際的應用在實際的面板上，因為減少驅動電
路與面板之間的連線，可以有效的提升面板製造的良率。 
  目前的成果融合了過去幾項的研究項目，包含了雙下拉架構、抗雜訊架構與低驅動電
壓設計，雖然可以有效的延長電路壽命與提高輸出波形完整性，但是整體電路所使用的電
晶體與過去的電路相比增加了不少，未來將會針對過去幾個討論的議題，分開去評估每一
個架構對電路的影響，找出每種方式對於電路的影響，讓未來設計電路時可慮面積與效能
之間的取捨可以更加的簡單。 
 
