Analysis & Synthesis report for 8bitComputer
Mon Feb 25 21:35:31 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis IP Cores Summary
  9. Logic Cells Representing Combinational Loops
 10. General Register Statistics
 11. Parameter Settings for User Entity Instance: pll:inst13|altpll:altpll_component
 12. altpll Parameter Settings by Entity Instance
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Feb 25 21:35:31 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; 8bitComputer                                    ;
; Top-level Entity Name              ; 8bitComputer                                    ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 634                                             ;
;     Total combinational functions  ; 634                                             ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 25                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE22F17C6       ;                    ;
; Top-level entity name                                                      ; 8bitComputer       ; 8bitComputer       ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                 ;
+----------------------------------+-----------------+------------------------------------------+------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                                ; File Name with Absolute Path                                                 ; Library ;
+----------------------------------+-----------------+------------------------------------------+------------------------------------------------------------------------------+---------+
; 8bitComputer.bdf                 ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/8bitComputer.bdf              ;         ;
; Register.bdf                     ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/Register.bdf                  ;         ;
; DFF_Master_Slave.bdf             ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/DFF_Master_Slave.bdf          ;         ;
; ALU.bdf                          ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/ALU.bdf                       ;         ;
; Adder.bdf                        ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/Adder.bdf                     ;         ;
; RAMCells.bdf                     ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/RAMCells.bdf                  ;         ;
; RAM.bdf                          ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/RAM.bdf                       ;         ;
; PC.bdf                           ; yes             ; User Block Diagram/Schematic File        ; C:/Users/DTPC/Documents/Quartus/8 bit computer/PC.bdf                        ;         ;
; pll.v                            ; yes             ; User Wizard-Generated File               ; C:/Users/DTPC/Documents/Quartus/8 bit computer/pll.v                         ;         ;
; jk_flip_flop_master_slave.bdf    ; yes             ; Auto-Found Block Diagram/Schematic File  ; C:/Users/DTPC/Documents/Quartus/8 bit computer/jk_flip_flop_master_slave.bdf ;         ;
; altpll.tdf                       ; yes             ; Megafunction                             ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf                 ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                             ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc             ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                             ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc            ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                             ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc          ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                             ; c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc          ;         ;
; db/pll_altpll.v                  ; yes             ; Auto-Generated Megafunction              ; C:/Users/DTPC/Documents/Quartus/8 bit computer/db/pll_altpll.v               ;         ;
+----------------------------------+-----------------+------------------------------------------+------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                   ;
+---------------------------------------------+-------------------------------------------------+
; Resource                                    ; Usage                                           ;
+---------------------------------------------+-------------------------------------------------+
; Estimated Total logic elements              ; 634                                             ;
;                                             ;                                                 ;
; Total combinational functions               ; 634                                             ;
; Logic element usage by number of LUT inputs ;                                                 ;
;     -- 4 input functions                    ; 196                                             ;
;     -- 3 input functions                    ; 426                                             ;
;     -- <=2 input functions                  ; 12                                              ;
;                                             ;                                                 ;
; Logic elements by mode                      ;                                                 ;
;     -- normal mode                          ; 634                                             ;
;     -- arithmetic mode                      ; 0                                               ;
;                                             ;                                                 ;
; Total registers                             ; 0                                               ;
;     -- Dedicated logic registers            ; 0                                               ;
;     -- I/O registers                        ; 0                                               ;
;                                             ;                                                 ;
; I/O pins                                    ; 25                                              ;
; Embedded Multiplier 9-bit elements          ; 0                                               ;
; Total PLLs                                  ; 1                                               ;
;     -- PLLs                                 ; 1                                               ;
;                                             ;                                                 ;
; Maximum fan-out node                        ; PC:inst18|JK_flip_flop_master_slave:inst|inst~2 ;
; Maximum fan-out                             ; 340                                             ;
; Total fan-out                               ; 2138                                            ;
; Average fan-out                             ; 3.09                                            ;
+---------------------------------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                               ;
+-----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                          ; Library Name ;
+-----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+--------------+
; |8bitComputer                           ; 634 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 25   ; 0            ; |8bitComputer                                                                ; work         ;
;    |ALU:ALU|                            ; 96 (81)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU                                                        ; work         ;
;       |Adder:inst1|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst1                                            ; work         ;
;       |Adder:inst2|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst2                                            ; work         ;
;       |Adder:inst3|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst3                                            ; work         ;
;       |Adder:inst4|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst4                                            ; work         ;
;       |Adder:inst5|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst5                                            ; work         ;
;       |Adder:inst6|                     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst6                                            ; work         ;
;       |Adder:inst7|                     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst7                                            ; work         ;
;       |Adder:inst|                      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|ALU:ALU|Adder:inst                                             ; work         ;
;    |PC:inst11|                          ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst11                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst16|                          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst16                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst17|                          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst17                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst18|                          ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst18                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst18|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst1|                           ; 26 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst1                                                       ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst1                       ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst2                       ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst3                       ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst                        ; work         ;
;    |RAM:inst|                           ; 420 (36)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst                                                       ; work         ;
;       |RAMCells:inst|                   ; 384 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst                                         ; work         ;
;          |Register:inst10|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst11|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst12|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst13|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst14|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst15|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst16|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst17|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst18|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst19|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst1|               ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst2|               ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst3|               ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst6|               ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst9|               ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst|                ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst                           ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10   ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11   ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2    ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3    ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4    ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5    ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6    ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7    ; work         ;
;    |Register:ALURegisterB|              ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB                                          ; work         ;
;       |DFF_Master_Slave:inst10|         ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst10                  ; work         ;
;       |DFF_Master_Slave:inst11|         ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst11                  ; work         ;
;       |DFF_Master_Slave:inst2|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst2                   ; work         ;
;       |DFF_Master_Slave:inst3|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst3                   ; work         ;
;       |DFF_Master_Slave:inst4|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst4                   ; work         ;
;       |DFF_Master_Slave:inst5|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst5                   ; work         ;
;       |DFF_Master_Slave:inst6|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst6                   ; work         ;
;       |DFF_Master_Slave:inst7|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst7                   ; work         ;
;    |Register:RegisterA|                 ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA                                             ; work         ;
;       |DFF_Master_Slave:inst10|         ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst10                     ; work         ;
;       |DFF_Master_Slave:inst11|         ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst11                     ; work         ;
;       |DFF_Master_Slave:inst2|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst2                      ; work         ;
;       |DFF_Master_Slave:inst3|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst3                      ; work         ;
;       |DFF_Master_Slave:inst4|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst4                      ; work         ;
;       |DFF_Master_Slave:inst5|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst5                      ; work         ;
;       |DFF_Master_Slave:inst6|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst6                      ; work         ;
;       |DFF_Master_Slave:inst7|          ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst7                      ; work         ;
;    |pll:inst13|                         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|pll:inst13                                                     ; work         ;
;       |altpll:altpll_component|         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|pll:inst13|altpll:altpll_component                             ; work         ;
;          |pll_altpll:auto_generated|    ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |8bitComputer|pll:inst13|altpll:altpll_component|pll_altpll:auto_generated   ; work         ;
+-----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                           ;
+--------+--------------+---------+--------------+--------------+--------------------------+------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance          ; IP Include File                                      ;
+--------+--------------+---------+--------------+--------------+--------------------------+------------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |8bitComputer|pll:inst13 ; C:/Users/DTPC/Documents/Quartus/8 bit computer/pll.v ;
+--------+--------------+---------+--------------+--------------+--------------------------+------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                ;
+-----------------------------------------------------------------------+-----+
; Logic Cell Name                                                       ;     ;
+-----------------------------------------------------------------------+-----+
; PC:inst18|JK_flip_flop_master_slave:inst|inst1~0                      ;     ;
; PC:inst18|JK_flip_flop_master_slave:inst|inst5~0                      ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst3|inst1~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst3|inst5~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst1~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst1|inst1~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst5~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst1|inst5~0                     ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst1~0                      ;     ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst5~0                      ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst3|inst1~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst3|inst5~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst1~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst1|inst1~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst5~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst1|inst5~0                     ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst1~0                      ;     ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst5~0                      ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst3|inst1~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst3|inst5~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst1~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst1|inst1~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst5~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst1|inst5~0                     ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst|inst1~0                      ;     ;
; PC:inst11|JK_flip_flop_master_slave:inst|inst5~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst|inst1~0                       ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst|inst5~0                       ;     ;
; Register:ALURegisterB|DFF_Master_Slave:inst11|inst~0                  ;     ;
; Register:RegisterA|DFF_Master_Slave:inst11|inst~0                     ;     ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11|inst~0 ;     ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11|inst~0 ;     ;
; Register:ALURegisterB|DFF_Master_Slave:inst7|inst~0                   ;     ;
; Register:RegisterA|DFF_Master_Slave:inst7|inst~0                      ;     ;
; Register:ALURegisterB|DFF_Master_Slave:inst10|inst~0                  ;     ;
; Register:RegisterA|DFF_Master_Slave:inst10|inst~0                     ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst2|inst1~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst2|inst5~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst1~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst5~0                      ;     ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7|inst~0    ;     ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7|inst~0  ;     ;
; Register:ALURegisterB|DFF_Master_Slave:inst6|inst~0                   ;     ;
; Register:RegisterA|DFF_Master_Slave:inst6|inst~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst1~0                      ;     ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst5~0                      ;     ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6|inst~0    ;     ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6|inst~0  ;     ;
; Register:ALURegisterB|DFF_Master_Slave:inst5|inst~0                   ;     ;
; Register:RegisterA|DFF_Master_Slave:inst5|inst~0                      ;     ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5|inst~0    ;     ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5|inst~0   ;     ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5|inst~0  ;     ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5|inst~0  ;     ;
; Number of logic cells representing combinational loops                ; 322 ;
+-----------------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:inst13|altpll:altpll_component ;
+-------------------------------+-----------------------+-------------------------+
; Parameter Name                ; Value                 ; Type                    ;
+-------------------------------+-----------------------+-------------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped                 ;
; PLL_TYPE                      ; AUTO                  ; Untyped                 ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped                 ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped                 ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped                 ;
; SCAN_CHAIN                    ; LONG                  ; Untyped                 ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped                 ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer          ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped                 ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped                 ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped                 ;
; LOCK_HIGH                     ; 1                     ; Untyped                 ;
; LOCK_LOW                      ; 1                     ; Untyped                 ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped                 ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped                 ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped                 ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped                 ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped                 ;
; SKIP_VCO                      ; OFF                   ; Untyped                 ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped                 ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped                 ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped                 ;
; BANDWIDTH                     ; 0                     ; Untyped                 ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped                 ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped                 ;
; DOWN_SPREAD                   ; 0                     ; Untyped                 ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped                 ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped                 ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped                 ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped                 ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped                 ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped                 ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped                 ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped                 ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped                 ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped                 ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped                 ;
; CLK0_MULTIPLY_BY              ; 1                     ; Signed Integer          ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped                 ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped                 ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped                 ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped                 ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped                 ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped                 ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped                 ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped                 ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped                 ;
; CLK0_DIVIDE_BY                ; 10000                 ; Signed Integer          ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped                 ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped                 ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped                 ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer          ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                 ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                 ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped                 ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped                 ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped                 ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped                 ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped                 ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped                 ;
; DPA_DIVIDER                   ; 0                     ; Untyped                 ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped                 ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped                 ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped                 ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped                 ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped                 ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped                 ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped                 ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped                 ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped                 ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped                 ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped                 ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped                 ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped                 ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped                 ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped                 ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped                 ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped                 ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped                 ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped                 ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped                 ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped                 ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped                 ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped                 ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped                 ;
; VCO_MIN                       ; 0                     ; Untyped                 ;
; VCO_MAX                       ; 0                     ; Untyped                 ;
; VCO_CENTER                    ; 0                     ; Untyped                 ;
; PFD_MIN                       ; 0                     ; Untyped                 ;
; PFD_MAX                       ; 0                     ; Untyped                 ;
; M_INITIAL                     ; 0                     ; Untyped                 ;
; M                             ; 0                     ; Untyped                 ;
; N                             ; 1                     ; Untyped                 ;
; M2                            ; 1                     ; Untyped                 ;
; N2                            ; 1                     ; Untyped                 ;
; SS                            ; 1                     ; Untyped                 ;
; C0_HIGH                       ; 0                     ; Untyped                 ;
; C1_HIGH                       ; 0                     ; Untyped                 ;
; C2_HIGH                       ; 0                     ; Untyped                 ;
; C3_HIGH                       ; 0                     ; Untyped                 ;
; C4_HIGH                       ; 0                     ; Untyped                 ;
; C5_HIGH                       ; 0                     ; Untyped                 ;
; C6_HIGH                       ; 0                     ; Untyped                 ;
; C7_HIGH                       ; 0                     ; Untyped                 ;
; C8_HIGH                       ; 0                     ; Untyped                 ;
; C9_HIGH                       ; 0                     ; Untyped                 ;
; C0_LOW                        ; 0                     ; Untyped                 ;
; C1_LOW                        ; 0                     ; Untyped                 ;
; C2_LOW                        ; 0                     ; Untyped                 ;
; C3_LOW                        ; 0                     ; Untyped                 ;
; C4_LOW                        ; 0                     ; Untyped                 ;
; C5_LOW                        ; 0                     ; Untyped                 ;
; C6_LOW                        ; 0                     ; Untyped                 ;
; C7_LOW                        ; 0                     ; Untyped                 ;
; C8_LOW                        ; 0                     ; Untyped                 ;
; C9_LOW                        ; 0                     ; Untyped                 ;
; C0_INITIAL                    ; 0                     ; Untyped                 ;
; C1_INITIAL                    ; 0                     ; Untyped                 ;
; C2_INITIAL                    ; 0                     ; Untyped                 ;
; C3_INITIAL                    ; 0                     ; Untyped                 ;
; C4_INITIAL                    ; 0                     ; Untyped                 ;
; C5_INITIAL                    ; 0                     ; Untyped                 ;
; C6_INITIAL                    ; 0                     ; Untyped                 ;
; C7_INITIAL                    ; 0                     ; Untyped                 ;
; C8_INITIAL                    ; 0                     ; Untyped                 ;
; C9_INITIAL                    ; 0                     ; Untyped                 ;
; C0_MODE                       ; BYPASS                ; Untyped                 ;
; C1_MODE                       ; BYPASS                ; Untyped                 ;
; C2_MODE                       ; BYPASS                ; Untyped                 ;
; C3_MODE                       ; BYPASS                ; Untyped                 ;
; C4_MODE                       ; BYPASS                ; Untyped                 ;
; C5_MODE                       ; BYPASS                ; Untyped                 ;
; C6_MODE                       ; BYPASS                ; Untyped                 ;
; C7_MODE                       ; BYPASS                ; Untyped                 ;
; C8_MODE                       ; BYPASS                ; Untyped                 ;
; C9_MODE                       ; BYPASS                ; Untyped                 ;
; C0_PH                         ; 0                     ; Untyped                 ;
; C1_PH                         ; 0                     ; Untyped                 ;
; C2_PH                         ; 0                     ; Untyped                 ;
; C3_PH                         ; 0                     ; Untyped                 ;
; C4_PH                         ; 0                     ; Untyped                 ;
; C5_PH                         ; 0                     ; Untyped                 ;
; C6_PH                         ; 0                     ; Untyped                 ;
; C7_PH                         ; 0                     ; Untyped                 ;
; C8_PH                         ; 0                     ; Untyped                 ;
; C9_PH                         ; 0                     ; Untyped                 ;
; L0_HIGH                       ; 1                     ; Untyped                 ;
; L1_HIGH                       ; 1                     ; Untyped                 ;
; G0_HIGH                       ; 1                     ; Untyped                 ;
; G1_HIGH                       ; 1                     ; Untyped                 ;
; G2_HIGH                       ; 1                     ; Untyped                 ;
; G3_HIGH                       ; 1                     ; Untyped                 ;
; E0_HIGH                       ; 1                     ; Untyped                 ;
; E1_HIGH                       ; 1                     ; Untyped                 ;
; E2_HIGH                       ; 1                     ; Untyped                 ;
; E3_HIGH                       ; 1                     ; Untyped                 ;
; L0_LOW                        ; 1                     ; Untyped                 ;
; L1_LOW                        ; 1                     ; Untyped                 ;
; G0_LOW                        ; 1                     ; Untyped                 ;
; G1_LOW                        ; 1                     ; Untyped                 ;
; G2_LOW                        ; 1                     ; Untyped                 ;
; G3_LOW                        ; 1                     ; Untyped                 ;
; E0_LOW                        ; 1                     ; Untyped                 ;
; E1_LOW                        ; 1                     ; Untyped                 ;
; E2_LOW                        ; 1                     ; Untyped                 ;
; E3_LOW                        ; 1                     ; Untyped                 ;
; L0_INITIAL                    ; 1                     ; Untyped                 ;
; L1_INITIAL                    ; 1                     ; Untyped                 ;
; G0_INITIAL                    ; 1                     ; Untyped                 ;
; G1_INITIAL                    ; 1                     ; Untyped                 ;
; G2_INITIAL                    ; 1                     ; Untyped                 ;
; G3_INITIAL                    ; 1                     ; Untyped                 ;
; E0_INITIAL                    ; 1                     ; Untyped                 ;
; E1_INITIAL                    ; 1                     ; Untyped                 ;
; E2_INITIAL                    ; 1                     ; Untyped                 ;
; E3_INITIAL                    ; 1                     ; Untyped                 ;
; L0_MODE                       ; BYPASS                ; Untyped                 ;
; L1_MODE                       ; BYPASS                ; Untyped                 ;
; G0_MODE                       ; BYPASS                ; Untyped                 ;
; G1_MODE                       ; BYPASS                ; Untyped                 ;
; G2_MODE                       ; BYPASS                ; Untyped                 ;
; G3_MODE                       ; BYPASS                ; Untyped                 ;
; E0_MODE                       ; BYPASS                ; Untyped                 ;
; E1_MODE                       ; BYPASS                ; Untyped                 ;
; E2_MODE                       ; BYPASS                ; Untyped                 ;
; E3_MODE                       ; BYPASS                ; Untyped                 ;
; L0_PH                         ; 0                     ; Untyped                 ;
; L1_PH                         ; 0                     ; Untyped                 ;
; G0_PH                         ; 0                     ; Untyped                 ;
; G1_PH                         ; 0                     ; Untyped                 ;
; G2_PH                         ; 0                     ; Untyped                 ;
; G3_PH                         ; 0                     ; Untyped                 ;
; E0_PH                         ; 0                     ; Untyped                 ;
; E1_PH                         ; 0                     ; Untyped                 ;
; E2_PH                         ; 0                     ; Untyped                 ;
; E3_PH                         ; 0                     ; Untyped                 ;
; M_PH                          ; 0                     ; Untyped                 ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped                 ;
; CLK0_COUNTER                  ; G0                    ; Untyped                 ;
; CLK1_COUNTER                  ; G0                    ; Untyped                 ;
; CLK2_COUNTER                  ; G0                    ; Untyped                 ;
; CLK3_COUNTER                  ; G0                    ; Untyped                 ;
; CLK4_COUNTER                  ; G0                    ; Untyped                 ;
; CLK5_COUNTER                  ; G0                    ; Untyped                 ;
; CLK6_COUNTER                  ; E0                    ; Untyped                 ;
; CLK7_COUNTER                  ; E1                    ; Untyped                 ;
; CLK8_COUNTER                  ; E2                    ; Untyped                 ;
; CLK9_COUNTER                  ; E3                    ; Untyped                 ;
; L0_TIME_DELAY                 ; 0                     ; Untyped                 ;
; L1_TIME_DELAY                 ; 0                     ; Untyped                 ;
; G0_TIME_DELAY                 ; 0                     ; Untyped                 ;
; G1_TIME_DELAY                 ; 0                     ; Untyped                 ;
; G2_TIME_DELAY                 ; 0                     ; Untyped                 ;
; G3_TIME_DELAY                 ; 0                     ; Untyped                 ;
; E0_TIME_DELAY                 ; 0                     ; Untyped                 ;
; E1_TIME_DELAY                 ; 0                     ; Untyped                 ;
; E2_TIME_DELAY                 ; 0                     ; Untyped                 ;
; E3_TIME_DELAY                 ; 0                     ; Untyped                 ;
; M_TIME_DELAY                  ; 0                     ; Untyped                 ;
; N_TIME_DELAY                  ; 0                     ; Untyped                 ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped                 ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped                 ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped                 ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped                 ;
; ENABLE0_COUNTER               ; L0                    ; Untyped                 ;
; ENABLE1_COUNTER               ; L0                    ; Untyped                 ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped                 ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped                 ;
; LOOP_FILTER_C                 ; 5                     ; Untyped                 ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped                 ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped                 ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped                 ;
; VCO_POST_SCALE                ; 0                     ; Untyped                 ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped                 ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped                 ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped                 ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped                 ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK0                     ; PORT_USED             ; Untyped                 ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped                 ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped                 ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped                 ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped                 ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped                 ;
; PORT_ARESET                   ; PORT_UNUSED           ; Untyped                 ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped                 ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped                 ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped                 ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped                 ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped                 ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped                 ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped                 ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped                 ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped                 ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped                 ;
; M_TEST_SOURCE                 ; 5                     ; Untyped                 ;
; C0_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C1_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C2_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C3_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C4_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C5_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C6_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C7_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C8_TEST_SOURCE                ; 5                     ; Untyped                 ;
; C9_TEST_SOURCE                ; 5                     ; Untyped                 ;
; CBXI_PARAMETER                ; pll_altpll            ; Untyped                 ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped                 ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped                 ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer          ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped                 ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped                 ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped                 ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped                 ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped                 ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY              ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY            ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE            ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE          ;
+-------------------------------+-----------------------+-------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                       ;
+-------------------------------+------------------------------------+
; Name                          ; Value                              ;
+-------------------------------+------------------------------------+
; Number of entity instances    ; 1                                  ;
; Entity Instance               ; pll:inst13|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                             ;
;     -- PLL_TYPE               ; AUTO                               ;
;     -- PRIMARY_CLOCK          ; INCLK0                             ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                              ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                  ;
;     -- VCO_MULTIPLY_BY        ; 0                                  ;
;     -- VCO_DIVIDE_BY          ; 0                                  ;
+-------------------------------+------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 25 21:35:26 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off 8bitComputer -c 8bitComputer
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file 8bitcomputer.bdf
    Info (12023): Found entity 1: 8bitComputer
Info (12021): Found 1 design units, including 1 entities, in source file register.bdf
    Info (12023): Found entity 1: Register
Info (12021): Found 1 design units, including 1 entities, in source file dff_edge_trigger.bdf
    Info (12023): Found entity 1: DFF_Edge_Trigger
Info (12021): Found 1 design units, including 1 entities, in source file dff_master_slave.bdf
    Info (12023): Found entity 1: DFF_Master_Slave
Info (12021): Found 1 design units, including 1 entities, in source file 8bitcomputerregistertest.bdf
    Info (12023): Found entity 1: 8bitComputerRegisterTest
Info (12021): Found 1 design units, including 1 entities, in source file alu.bdf
    Info (12023): Found entity 1: ALU
Info (12021): Found 1 design units, including 1 entities, in source file adder.bdf
    Info (12023): Found entity 1: Adder
Info (12021): Found 1 design units, including 1 entities, in source file ramcells.bdf
    Info (12023): Found entity 1: RAMCells
Info (12021): Found 1 design units, including 1 entities, in source file ram.bdf
    Info (12023): Found entity 1: RAM
Info (12021): Found 1 design units, including 1 entities, in source file pc.bdf
    Info (12023): Found entity 1: PC
Info (12021): Found 1 design units, including 1 entities, in source file jk_flip_flop.bdf
    Info (12023): Found entity 1: JK_flip_flop
Info (12021): Found 1 design units, including 1 entities, in source file pll.v
    Info (12023): Found entity 1: pll
Info (12127): Elaborating entity "8bitComputer" for the top level hierarchy
Warning (275009): Pin "CLK" not connected
Warning (275008): Primitive "GND" of instance "inst10" not used
Warning (275008): Primitive "TRI" of instance "inst4" not used
Warning (275008): Primitive "TRI" of instance "inst5" not used
Warning (275008): Primitive "JKFF" of instance "inst6" not used
Warning (275008): Primitive "NOT" of instance "inst7" not used
Warning (275008): Primitive "TRI" of instance "inst8" not used
Warning (275008): Primitive "TRI" of instance "inst9" not used
Info (12128): Elaborating entity "PC" for hierarchy "PC:inst18"
Warning (275009): Pin "D1" not connected
Warning (275009): Pin "D2" not connected
Warning (275009): Pin "Clk_Enable" not connected
Warning (275009): Pin "D3" not connected
Warning (275009): Pin "D4" not connected
Warning (275008): Primitive "VCC" of instance "inst10" not used
Warning (275008): Primitive "GND" of instance "inst9" not used
Warning (12125): Using design file jk_flip_flop_master_slave.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: JK_flip_flop_master_slave
Info (12128): Elaborating entity "JK_flip_flop_master_slave" for hierarchy "PC:inst18|JK_flip_flop_master_slave:inst"
Info (12128): Elaborating entity "pll" for hierarchy "pll:inst13"
Info (12128): Elaborating entity "altpll" for hierarchy "pll:inst13|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll:inst13|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll:inst13|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "10000"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info (12023): Found entity 1: pll_altpll
Info (12128): Elaborating entity "pll_altpll" for hierarchy "pll:inst13|altpll:altpll_component|pll_altpll:auto_generated"
Info (12128): Elaborating entity "RAM" for hierarchy "RAM:inst"
Info (12128): Elaborating entity "RAMCells" for hierarchy "RAM:inst|RAMCells:inst"
Info (12128): Elaborating entity "Register" for hierarchy "RAM:inst|RAMCells:inst|Register:inst"
Info (12128): Elaborating entity "DFF_Master_Slave" for hierarchy "RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11"
Warning (275009): Pin "CLR" not connected
Warning (275008): Primitive "OR2" of instance "inst12" not used
Info (12128): Elaborating entity "ALU" for hierarchy "ALU:ALU"
Info (12128): Elaborating entity "Adder" for hierarchy "ALU:ALU|Adder:inst"
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst48" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst47" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst46" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst45" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst44" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst43" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst42" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:ALURegisterB|inst41" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst48" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst47" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst46" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst45" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst44" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst43" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst42" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "Register:RegisterA|inst41" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "PC:inst11|inst7" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "PC:inst16|inst7" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "PC:inst17|inst7" feeding internal logic into a wire
Warning (13044): Always-enabled tri-state buffer(s) removed
    Warning (13045): Converted the fanout from the always-enabled tri-state buffer "PC:inst18|inst4" to the node "Clk_Out" into a wire
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "PC:inst18|inst4" to the node "RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10|inst5" into an OR gate
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLR"
    Warning (15610): No output dependent on input pin "WERegisterA"
    Warning (15610): No output dependent on input pin "WERegisterB"
    Warning (15610): No output dependent on input pin "CLK"
Info (21057): Implemented 660 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 1 output pins
    Info (21060): Implemented 8 bidirectional pins
    Info (21061): Implemented 634 logic cells
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 48 warnings
    Info: Peak virtual memory: 4630 megabytes
    Info: Processing ended: Mon Feb 25 21:35:31 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


