# 实验1 三人表决电路的设计
## 一、实验目的
(1)	掌握设计文件的设计方法。

(2)	掌握测试文件的设计方法。

(3)	掌握FPGA下载测试方法。

## 二、实验主要仪器设备
(1)	FPGA实验板

(2)	FPGA实验板配套软件，ModelSim仿真软

## 三、设计任务与要求
### 1. 基本任务及要求
（1）按照少数服从多数的原则，用Verilog设计一个三人表决电路。

（2）用Verilog测试文件，实现ModelSim时序仿真。

（3）根据FPGA开发板，配置输入和输出管脚，生成下载文件，实现下载测试。

### 2. 扩展任务及要求
（1）用Verilog设计三人表决电路，满足如下要求：

三名裁判中有一名主裁判，只有在主裁判同意的前提下，至少有一名副裁判同意决议才能通过。

（2）用Verilog测试文件，实现ModelSim时序仿真。

（3）根据FPGA开发板，配置输入和输出管脚，生成下载文件，实现下载测试。
