FT 0x16
#define MP_DRAM_CNTL_RDREQ_CNTL_1__exe_MASK 0x800000
#define MP_DRAM_CNTL_RDREQ_CNTL_1__exe__SHIFT 0x17
#define MP_DRAM_CNTL_RDREQ_CNTL_1__snoop_MASK 0x1000000
#define MP_DRAM_CNTL_RDREQ_CNTL_1__snoop__SHIFT 0x18
#define MP_DRAM_CNTL_RDREQ_CNTL_1__shared_MASK 0x2000000
#define MP_DRAM_CNTL_RDREQ_CNTL_1__shared__SHIFT 0x19
#define MP_DRAM_CNTL_RDREQ_CNTL_1__vf_MASK 0x4000000
#define MP_DRAM_CNTL_RDREQ_CNTL_1__vf__SHIFT 0x1a
#define MP_DRAM_CNTL_RDREQ_CNTL_1__vfid_MASK 0xf8000000
#define MP_DRAM_CNTL_RDREQ_CNTL_1__vfid__SHIFT 0x1b
#define MP_DRAM_CNTL_RDRET_VALID__vld_0_MASK 0x1
#define MP_DRAM_CNTL_RDRET_VALID__vld_0__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_VALID__vld_1_MASK 0x2
#define MP_DRAM_CNTL_RDRET_VALID__vld_1__SHIFT 0x1
#define MP_DRAM_CNTL_RDRET_VALID__vld_2_MASK 0x4
#define MP_DRAM_CNTL_RDRET_VALID__vld_2__SHIFT 0x2
#define MP_DRAM_CNTL_RDRET_VALID__vld_3_MASK 0x8
#define MP_DRAM_CNTL_RDRET_VALID__vld_3__SHIFT 0x3
#define MP_DRAM_CNTL_RDRET_VALID__vld_4_MASK 0x10
#define MP_DRAM_CNTL_RDRET_VALID__vld_4__SHIFT 0x4
#define MP_DRAM_CNTL_RDRET_VALID__vld_5_MASK 0x20
#define MP_DRAM_CNTL_RDRET_VALID__vld_5__SHIFT 0x5
#define MP_DRAM_CNTL_RDRET_VALID__vld_6_MASK 0x40
#define MP_DRAM_CNTL_RDRET_VALID__vld_6__SHIFT 0x6
#define MP_DRAM_CNTL_RDRET_VALID__vld_7_MASK 0x80
#define MP_DRAM_CNTL_RDRET_VALID__vld_7__SHIFT 0x7
#define MP_DRAM_CNTL_RDRET_VALID__reserved_MASK 0xffff00
#define MP_DRAM_CNTL_RDRET_VALID__reserved__SHIFT 0x8
#define MP_DRAM_CNTL_RDRET_VALID__atomic_MASK 0xff000000
#define MP_DRAM_CNTL_RDRET_VALID__atomic__SHIFT 0x18
#define MP_DRAM_CNTL_RDRET_NACK__nack_0_MASK 0x3
#define MP_DRAM_CNTL_RDRET_NACK__nack_0__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_NACK__nack_1_MASK 0xc
#define MP_DRAM_CNTL_RDRET_NACK__nack_1__SHIFT 0x2
#define MP_DRAM_CNTL_RDRET_NACK__nack_2_MASK 0x30
#define MP_DRAM_CNTL_RDRET_NACK__nack_2__SHIFT 0x4
#define MP_DRAM_CNTL_RDRET_NACK__nack_3_MASK 0xc0
#define MP_DRAM_CNTL_RDRET_NACK__nack_3__SHIFT 0x6
#define MP_DRAM_CNTL_RDRET_NACK__nack_4_MASK 0x300
#define MP_DRAM_CNTL_RDRET_NACK__nack_4__SHIFT 0x8
#define MP_DRAM_CNTL_RDRET_NACK__nack_5_MASK 0xc00
#define MP_DRAM_CNTL_RDRET_NACK__nack_5__SHIFT 0xa
#define MP_DRAM_CNTL_RDRET_NACK__nack_6_MASK 0x3000
#define MP_DRAM_CNTL_RDRET_NACK__nack_6__SHIFT 0xc
#define MP_DRAM_CNTL_RDRET_NACK__nack_7_MASK 0xc000
#define MP_DRAM_CNTL_RDRET_NACK__nack_7__SHIFT 0xe
#define MP_DRAM_CNTL_RDRET_NACK__reserved_MASK 0xffff0000
#define MP_DRAM_CNTL_RDRET_NACK__reserved__SHIFT 0x10
#define MP_DRAM_CNTL_RDRET_DATA_0__DATA_MASK 0xffffffff
#define MP_DRAM_CNTL_RDRET_DATA_0__DATA__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_DATA_1__DATA_MASK 0xffffffff
#define MP_DRAM_CNTL_RDRET_DATA_1__DATA__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_DATA_2__DATA_MASK 0xffffffff
#define MP_DRAM_CNTL_RDRET_DATA_2__DATA__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_DATA_3__DATA_MASK 0xffffffff
#define MP_DRAM_CNTL_RDRET_DATA_3__DATA__SHIFT 0x0
#define MP_DRAM_CNTL_RDRET_DATA_4__DATA_MASK 0xffffffff
#define MP_DRAM_CNTL_RDRET_DA