# üìÖ Plano de Atividades ‚Äî Semana 1

O foco √© estabelecer os requisitos e o *baseline* arquitetural.

---

### üü¢ Dia 1 ‚Äî Caracteriza√ß√£o e Interface (Entrada)

| Atividade                                                                                                                                                                                                                                                                                                        | Fontes-chave                                   | Decis√µes T√©cnicas Tomadas                                                                                                               | Pontos Abertos                                                                          |
|:---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |:---------------------------------------------- |:--------------------------------------------------------------------------------------------------------------------------------------- |:--------------------------------------------------------------------------------------- |
| **1. An√°lise de Throughput e Formato:** Calcular o *throughput* bruto ($\approx 37 \text{ MB/s}$ para $640 \times 480 \times 16 \text{ bits} \times 60 \text{ fps}$). Definir formalmente **16 bits/pixel RAW** como formato de entrada alvo (com base na fonte 3, maior profundidade para garantir *lossless*). | **3**, **8**, **Dados do Sensor** (640√ó480@60) | **Formato:** Entrada **16 bits/pixel RAW**. **Throughput m√≠nimo requerido:** $\approx 37 \text{ MB/s}$.                                 | **Calibra√ß√£o:** Os dados chegam como **contagens brutas** ou **temperatura calibrada**? |
| **2. Defini√ß√£o da Interface AXI4-Stream:** Extrair os sinais essenciais (TVALID, TREADY, TLAST, TDATA, TID/TDEST). Definir largura de **TDATA** prim√°ria de **16 bits** (ou 32 bits para paralelismo inicial).                                                                                                   | **1**                                          | **Interface:** Padr√£o **AXI4-Stream**. **TDATA:** Iniciar com **16 bits** (1 pixel/ciclo), analisar 32 bits para dobrar o *throughput*. | **FPGA Alvo:** Para fixar a frequ√™ncia de clock (FMAX) e **lat√™ncia m√°xima** aceit√°vel. |
| **Entreg√°vel do Dia 1:** **1 p√°gina de Escopo e Interface** (com *throughput* alvo e sinais AXI4-Stream).                                                                                                                                                                                                        |                                                |                                                                                                                                         |                                                                                         |

---

### üü° Dia 2 ‚Äî An√°lise de Algoritmos para TIR e Baseline

| Atividade                                                                                                                                                                                                                 | Fontes-chave                       | Decis√µes T√©cnicas Tomadas                                                                                                                                                           | Pontos Abertos                                                                                           |
|:------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |:---------------------------------- |:----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |:-------------------------------------------------------------------------------------------------------- |
| **1. Matriz de *Trade-offs* Lossless:** Comparar RLE, LZW, CHE e Preditor+Golomb-Rice, focando em: **Complexidade de HW** (LUTs/BRAMs) e **potencial de CR** em imagens t√©rmicas (regi√µes homog√™neas, gradientes suaves). | **2**, **4**, **6**, **9**, **10** | **Baseline r√°pido:** **RLE** √© o prot√≥tipo inicial (fonte 9) para estabelecer lat√™ncia e √°rea m√≠nimas. **Candidato forte CR:** **Predictor + Golomb-Rice** (fonte 10) para 16 bits. | **CR m√≠nimo:** Qual √© o **CR m√≠nimo aceit√°vel** para a aplica√ß√£o (ex.: $\text{CR} > 1.5$)?               |
| **2. Arquitetura de Pipeline:** Decidir sobre a necessidade de um **FIFO BRAM-based (axis_fifo)** entre a entrada AXI4-Stream e o *core* de compress√£o para desacoplamento e suaviza√ß√£o de *backpressure*.                | **5**                              | **Decis√£o FIFO:** Incluir **AXIS FIFO** (fonte 5) na arquitetura inicial para bufferizar o *burst* do sensor e gerenciar *backpressure*.                                            | **Tamanho do Buffer:** Qual o **tamanho ideal do FIFO** para um *burst* m√°ximo (em palavras de 16 bits)? |
| **Entreg√°vel do Dia 2:** **Matriz comparativa de algoritmos (1 p√°gina)** e **Diagrama de blocos RTL (Draft)** (AXI-S ‚Üí FIFO ‚Üí Core).                                                                                      |                                    |                                                                                                                                                                                     |                                                                                                          |

---

### üî¥ Dia 3 ‚Äî Requisitos e Arquitetura Detalhada

| Atividade                                                                                                                                                                                                                                                         | Fontes-chave                             | Decis√µes T√©cnicas Tomadas                                                                         | Pontos Abertos                                                                                    |
|:----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |:---------------------------------------- |:------------------------------------------------------------------------------------------------- |:------------------------------------------------------------------------------------------------- |
| **1. Draft do DRS (Requisitos de Desempenho):** Documentar requisitos n√£o-funcionais: **Throughput m√≠nimo** (37 MB/s), **lat√™ncia m√°xima** (*a ser confirmada*, mas deve ser menor que 1 quadro/60 fps ‚âà 16,6 ms) e **meta CR inicial** (ex.: $\text{CR} > 1.5$). | **1**, **3**, **8**, **Dados do Sensor** | **Lat√™ncia:** $\text{Lat√™ncia} < 16,6 \text{ ms}$ (1 frame time). **CR meta:** $\text{CR} > 1.5$. | **Or√ßamento de Recursos:** Quantidade de **BRAMs e LUTs dispon√≠veis** na FPGA alvo.               |
| **2. Estrutura LZW (Opcional):** Documentar o uso de **BRAM Dual-Port** (fonte 2) para a tabela de *hash* LZW, como alternativa de alto desempenho, caso o RLE falhe no CR.                                                                                       | **2**                                    | **Design LZW:** Uso de **BRAM Dual-Port** para dicion√°rio LZW (*hash table*).                     | **Implementa√ß√£o:** Qual a melhor t√©cnica de *hash* (ex.: *Universal Hashing*, *Open Addressing*)? |
| **Entreg√°vel do Dia 3:** **Draft do Documento de Especifica√ß√£o de Requisitos (DRS v0.1)** (interfaces, m√©tricas, requisitos).                                                                                                                                     |                                          |                                                                                                   |                                                                                                   |

---

### üü£ Dia 4 ‚Äî Otimiza√ß√£o e Valida√ß√£o (Testes)

| Atividade                                                                                                                                                                                                                | Fontes-chave  | Decis√µes T√©cnicas Tomadas                                                                                                                                        | Pontos Abertos                                                                                                                                     |
|:------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ |:------------- |:---------------------------------------------------------------------------------------------------------------------------------------------------------------- |:-------------------------------------------------------------------------------------------------------------------------------------------------- |
| **1. Checklist de Otimiza√ß√µes FPGA:** Integrar as t√©cnicas de otimiza√ß√£o no Documento T√©cnico de Refer√™ncia (RTR): *pipelining*, *retiming*, uso de **BRAMs** e **DSPs** (se aplic√°vel), FSMs *one-hot*.                 | **7**         | **Otimiza√ß√£o:** Obrigatoriedade de **pipelining** extensivo para atingir a frequ√™ncia alvo (>150 MHz) e a taxa de dados.                                         | **Uso de DSP:** O algoritmo de compress√£o exige **multiplicadores** (DSP)? (Provavelmente n√£o, mas deve ser verificado).                           |
| **2. Plano de Valida√ß√£o:** Definir os *datasets* de teste (imagens com ru√≠do, gradientes, uniformidade) em formato **16 bits RAW**. Definir as m√©tricas de instrumenta√ß√£o (CR, *throughput*, *latency*, recursos de HW). | **4**, **10** | **Corretude:** Exig√™ncia de **igualdade bit-a-bit** na descompress√£o (*lossless*). **M√©tricas:** CR, *Throughput* (MB/s), *Latency* (Œºs/frame), uso de BRAM/LUT. | **Gera√ß√£o de Dataset:** Como obter/gerar **imagens sint√©ticas 16-bit** que representem o espectro LWIR (ex.: gradientes suaves, objetos pontuais)? |
| **Entreg√°vel do Dia 4:** **Checklist de Otimiza√ß√µes RTL** e **Plano de Teste Detalhado** (m√©tricas e *datasets*).                                                                                                        |               |                                                                                                                                                                  |                                                                                                                                                    |

---

### ‚ö´ Dia 5 ‚Äî Fechamento e Documenta√ß√£o

| Atividade                                                                                                                                                                                                                                         | Fontes-chave | Decis√µes T√©cnicas Tomadas                                                                              | Pontos Abertos                                                                                                                        |
|:------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |:------------ |:------------------------------------------------------------------------------------------------------ |:------------------------------------------------------------------------------------------------------------------------------------- |
| **1. Refinamento de Documentos:** Finalizar as se√ß√µes iniciais do **Documento T√©cnico de Refer√™ncia** (RTR) e do **DRS** com todas as decis√µes tomadas e refer√™ncias √†s fontes.                                                                   | **TODAS**    | **Candidatos prim√°rios:** RLE (baseline) e Predictor+Golomb-Rice (maior CR esperado para 16 bits TIR). | **Fechamento de requisitos:** Necessidade de **confirma√ß√£o dos pontos abertos** para fixar o or√ßamento de recursos e a taxa de clock. |
| **2. Prepara√ß√£o para a Implementa√ß√£o:** Preparar o *setup* de desenvolvimento (Verilog/VHDL, Testbench inicial) e esbo√ßar um m√≥dulo RLE simples (fonte 9) para obter um **CR e *throughput* baseline** (atividade pr√°tica para a pr√≥xima semana). | **9**        | **Prot√≥tipo:** Implementar **RLE simples** em Verilog para o *baseline* de CR na pr√≥xima semana.       | **Ferramenta de S√≠ntese/Simula√ß√£o:** Qual ambiente de desenvolvimento (ex.: Vivado, Quartus) ser√° usado?                              |
| **Entreg√°vel do Dia 5:** **RTR (Draft Completo)**, **DRS (v0.1 Final)** e **Matriz de Algoritmos Consolidada**.                                                                                                                                   |              |                                                                                                        |                                                                                                                                       |

---

### üìò Entreg√°veis Consolidados da Semana 1

1. **Documento T√©cnico de Refer√™ncia (Draft):** Revis√£o de algoritmos *lossless* aplicados a imagens LWIR (fontes 2, 4, 6, 8, 9, 10), arquitetura AXI-S/FIFO (fontes 1, 5) e checklist de otimiza√ß√£o (fonte 7).  
2. **Documento de Especifica√ß√£o de Requisitos (DRS v0.1):** Requisitos de interface (AXI4-Stream 16-bits), *throughput* (‚âà37 MB/s), lat√™ncia (<16,6 ms) e m√©tricas de aceita√ß√£o.  
3. **Matriz Comparativa de Algoritmos:** Tabela consolidada com recomenda√ß√£o de RLE (baseline) e Predictor+Golomb-Rice (CR).  
4. **Diagrama de Blocos RTL (Draft):** Esbo√ßo do pipeline AXI-S ‚Üí FIFO ‚Üí *Core* de Compress√£o Plug√°vel.

---

Este plano garante que a base te√≥rica e os requisitos de interface e desempenho estejam solidamente estabelecidos, mitigando os riscos antes de iniciar o desenvolvimento RTL.
