<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:59.2259</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0038864</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2022.10.05</openDate><openNumber>10-2022-0133576</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 기판층; 및 상기 제1 기판층 상에 배치되는 제2 기판층을 포함하고, 상기 제1 기판층은, 적어도 하나의 제1 절연층; 상기 제1 절연층에 배치되는 제1 회로 패턴; 및 상기 제1 절연층을 관통하며 상기 제1 회로 패턴과 연결되는 제1 비아를 포함하고, 상기 제2 기판층은, 상기 제1 절연층 상에 배치되는 적어도 2개 이상의 제2 절연층; 상기 제2 절연층에 배치되는 제2 회로 패턴; 및 상기 제2 절연층을 관통하며 상기 제2 회로 패턴과 연결되는 제2 비아를 포함하고, 상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연 물질을 포함하고, 상기 제2 비아의 폭은 상기 제1 비아의 폭과 다르다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 기판층; 및상기 제1 기판층 상에 배치되는 제2 기판층을 포함하고,상기 제1 기판층은,적어도 하나의 제1 절연층;상기 제1 절연층에 배치되는 제1 회로 패턴; 및상기 제1 절연층을 관통하며 상기 제1 회로 패턴과 연결되는 제1 비아를 포함하고,상기 제2 기판층은,상기 제1 절연층 상에 배치되는 적어도 2개 이상의 제2 절연층;상기 제2 절연층에 배치되는 제2 회로 패턴; 및상기 제2 절연층을 관통하며 상기 제2 회로 패턴과 연결되는 제2 비아를 포함하고,상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연 물질을 포함하고,상기 제2 비아의 폭은 상기 제1 비아의 폭과 다른,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은 PID(Photoimageable dielectics)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 비아의 폭은 상기 제1 비아의 폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제2 회로 패턴의 선폭 및 간격 중 적어도 하나는,상기 제1 회로 패턴의 선폭 및 간격 중 적어도 하나보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 절연층은,제1-1 절연층; 및상기 제1-1 절연층의 하면에 배치되는 제1-2 절연층을 포함하고,상기 제1 회로 패턴은,상기 제1-1 절연층의 상면에 배치되는 제1-1 회로 패턴;상기 제1-1 절연층과 상기 제1-2 절연층 사이에 배치되는 제1-2 회로 패턴; 및상기 제1-2 절연층의 하면에 배치되는 제1-3 회로 패턴을 포함하고,상기 제1 비아는,상기 제1-1 절연층을 관통하는 제1-1 비아; 및상기 제1-2 절연층을 관통하는 제1-2 비아를 포함하고,상기 제1-1 회로 패턴은,상기 제1-1 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2 절연층은,상기 제1-1 절연층의 상면에 배치되는 제2-1 절연층; 및상기 제2-1 절연층의 상면에 배치되는 제2-2 절연층을 포함하고, 상기 제2 회로 패턴은,상기 제2-1 절연층의 상면에 배치되는 제2-1 회로 패턴; 및상기 제2-2 절연층의 상면에 배치되는 제2-2 회로 패턴을 포함하고,상기 제2 비아는,상기 제2-1 절연층을 관통하는 제2-1 비아; 및상기 제2-2 절연층을 관통하는 제2-2 비아를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2-1 절연층은,상기 제1-1 절연층의 상면과 직접 접촉하며, 상기 제1-1 절연층의 상면 및 상기 제1-1 회로 패턴의 상면을 덮으며 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 제2-1 비아 및 상기 제2-2 비아의 폭은,상기 제1-1 비아 및 상기 제1-2 비아의 폭보다 작고,상기 제2-1 비아의 폭은,상기 제2-2 비아의 폭과 다른,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1-1 비아 및 상기 제1-2 비아는, 하면의 폭이 상면의 폭보다 크고,상기 제1-1 비아 및 상기 제1-2 비아의 하면의 폭은, 15㎛ 내지 40㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 제2-2 회로 패턴은 상기 제2 기판층의 최외측에 배치된 회로 패턴이고,상기 제2-2 비아는, 상기 제2-2 회로 패턴과 직접 연결되며,상기 제2-2 비아는, 상면의 폭이 하면의 폭보다 크고,상기 제2-2 비아의 상면의 폭은, 1㎛ 내지 6㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2-1 비아는 상면의 폭이 하면의 폭보다 크고,상기 제2-1 비아의 상면의 폭은, 상기 제2-2 비아의 상면의 폭보다 크고, 상기 제1-1 비아의 하면의 폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제6항에 있어서,상기 제2-2 회로 패턴은,제1 칩 실장 영역에 배치되는 제1 패드;제2 칩 실장 영역에 배치되는 제2 패드; 및상기 제1 패드와 상기 제2 패드 사이를 연결하는 복수의 트레이스를 포함하고,상기 트레이스의 선폭은 1㎛ 내지 6㎛의 범위를 만족하고,상기 복수의 트레이스 사이의 간격은 1㎛ 내지 6㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2-1 회로 패턴의 패드의 폭은, 상기 제2-2 회로 패턴의 상기 제1 및 제2 패드보다 크고,상기 제1-1 회로 패턴의 패드의 폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제6항에 있어서,상기 제2-2 회로 패턴은,상기 제2-2 절연층의 상면에 형성된 패턴 홈 내에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제5항에 있어서,상기 제1-1 회로 패턴의 층 구조는,상기 제1-2 회로 패턴 및 상기 제1-3 회로 패턴의 각각의 층 구조와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제6항에 있어서,상기 제2-1 회로 패턴 및 상기 제2-2 회로 패턴 각각은,티타늄을 포함하는 제1 도금층;상기 제1 도금층 상에 배치되고, 구리를 포함하는 제2 금속층; 및상기 제2 금속층 상에 배치되고, 구리를 포함하는 제3 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>17. 적어도 하나의 제1 절연층과, 상기 제1 절연층에 배치되는 제1 회로 패턴과, 상기 제1 절연층을 관통하는 제1 비아를 포함하는 제1 기판층;상기 제1 절연층의 상면에 배치되는 제2-1 절연층과, 상기 제2-1 절연층의 상면에 배치되고 최외측 절연층인 제2-2 절연층과, 상기 제2-1 절연층의 상면에 배치되는 제2-1 회로 패턴과, 상기 제2-2 절연층의 상면에 배치되는 제2-2 회로 패턴과, 상기 제2-1 절연층을 관통하는 제2-1 비아와, 상기 제2-2 절연층을 관통하는 제2-2 비아를 포함하는 제2 기판층;상기 제2-2 회로 패턴 상에 상호 이격되어 배치되는 제1 및 제2 접착부;상기 제1 및 제2 접착부 상에 각각 배치되는 제1 칩 및 제2 칩;상기 제2-2 절연층 상에 배치되고, 상기 제1 칩 및 상기 제2 칩을 몰딩하는 몰딩층; 및상기 제1 회로 패턴 중 최하측에 배치된 회로 패턴의 하면에 배치되는 제3 접착부를 포함하고,상기 제1 절연층은 프리프레그를 포함하고,상기 제2-1 절연층 및 상기 제2-2 절연층은 PID(Photoimageable dielectics)를 포함하며,상기 제2-2 회로 패턴은,상기 제1 접착부가 배치되는 제1 패드와,상기 제2 접착부가 배치되는 제2 패드와,상기 제1 패드와 상기 제2 패드 사이를 연결하는 트레이스를 포함하고,상기 트레이스는, 1㎛ 내지 6㎛의 범위를 만족하는,패키지 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는, 패키지 기판.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제2-2 회로 패턴은,상기 제1 패드 또는 상기 제2 패드와 이격되는 제3 패드를 포함하고,상기 제3 패드 상에 실장되고, 상기 제1 칩 또는 상기 제2 칩과 연결되는 메모리 칩을 더 포함하는,패키지 기판.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 제1 칩과 상기 제2 칩 사이의 이격 폭은, 60㎛ 내지 150㎛의 범위를 만족하는,패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KANG, TAE GYU</engName><name>강태규</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, WON SUK</engName><name>정원석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.03.25</receiptDate><receiptNumber>1-1-2021-0352368-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.13</receiptDate><receiptNumber>1-1-2024-0282509-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>9-5-2025-0482724-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0822970-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0822971-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210038864.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9377138e393d052094e554f23dd5b7f2e87bff7537228ab88e4909bdf0765b4812e116126bb2965645af0a97dcef12f4585cefeb8dc5f44b1a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb71804194521cabe1ff62bba62e79eb25a0c1ae0491ba6f92583aca72979027b928eda93724bfe0ec9f3d6e25132ab76c7bb2c8cc273c323</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>