Fitter report for Timestamp
Mon Apr  1 15:36:53 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr  1 15:36:53 2024          ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                      ; Timestamp                                      ;
; Top-level Entity Name              ; Timestamp                                      ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 1,272 / 114,480 ( 1 % )                        ;
;     Total combinational functions  ; 1,031 / 114,480 ( < 1 % )                      ;
;     Dedicated logic registers      ; 623 / 114,480 ( < 1 % )                        ;
; Total registers                    ; 623                                            ;
; Total pins                         ; 12 / 529 ( 2 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 1,835,008 / 3,981,312 ( 46 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1909 ) ; 0.00 % ( 0 / 1909 )        ; 0.00 % ( 0 / 1909 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1909 ) ; 0.00 % ( 0 / 1909 )        ; 0.00 % ( 0 / 1909 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1897 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Quartus_Proyects/Timestamp/output_files/Timestamp.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 1,272 / 114,480 ( 1 % )        ;
;     -- Combinational with no register       ; 649                            ;
;     -- Register only                        ; 241                            ;
;     -- Combinational with a register        ; 382                            ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 526                            ;
;     -- 3 input functions                    ; 381                            ;
;     -- <=2 input functions                  ; 124                            ;
;     -- Register only                        ; 241                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 714                            ;
;     -- arithmetic mode                      ; 317                            ;
;                                             ;                                ;
; Total registers*                            ; 623 / 117,053 ( < 1 % )        ;
;     -- Dedicated logic registers            ; 623 / 114,480 ( < 1 % )        ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 115 / 7,155 ( 2 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 12 / 529 ( 2 % )               ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                  ;
;                                             ;                                ;
; M9Ks                                        ; 224 / 432 ( 52 % )             ;
; Total block memory bits                     ; 1,835,008 / 3,981,312 ( 46 % ) ;
; Total block memory implementation bits      ; 2,064,384 / 3,981,312 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 4                              ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 2.6% / 2.3% / 3.1%             ;
; Peak interconnect usage (total/H/V)         ; 22.1% / 17.4% / 28.8%          ;
; Maximum fan-out                             ; 604                            ;
; Highest non-global fan-out                  ; 604                            ;
; Total fan-out                               ; 12184                          ;
; Average fan-out                             ; 5.65                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1272 / 114480 ( 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 649                    ; 0                              ;
;     -- Register only                        ; 241                    ; 0                              ;
;     -- Combinational with a register        ; 382                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 526                    ; 0                              ;
;     -- 3 input functions                    ; 381                    ; 0                              ;
;     -- <=2 input functions                  ; 124                    ; 0                              ;
;     -- Register only                        ; 241                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 714                    ; 0                              ;
;     -- arithmetic mode                      ; 317                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 623                    ; 0                              ;
;     -- Dedicated logic registers            ; 623 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 115 / 7155 ( 2 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 12                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1835008                ; 0                              ;
; Total RAM block bits                        ; 2064384                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 224 / 432 ( 51 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 2                      ; 1                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 1                      ; 2                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 12177                  ; 10                             ;
;     -- Registered Connections               ; 8059                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 3                              ;
;     -- hard_block:auto_generated_inst       ; 3                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 7                      ; 1                              ;
;     -- Output Ports                         ; 3                      ; 2                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK0       ; AH14  ; 3        ; 58           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; Hit        ; F24   ; 6        ; 115          ; 68           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; Hit(n)     ; F25   ; 6        ; 115          ; 68           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; One        ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST        ; M23   ; 6        ; 115          ; 40           ; 7            ; 604                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; Trigger    ; D26   ; 6        ; 115          ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; Trigger(n) ; C27   ; 6        ; 115          ; 61           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; Zero       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; init       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FCout1 ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FCout2 ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx     ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; Trigger(n)              ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 65 ( 5 % )  ; 2.5V          ; --           ;
; 6        ; 6 / 58 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 2 / 72 ( 3 % )  ; 2.5V          ; --           ;
; 8        ; 1 / 71 ( 1 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; init                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; One                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; Zero                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; CLK0                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; Trigger(n)                                                ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; Trigger                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; FCout2                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; Hit                                                       ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; Hit(n)                                                    ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; tx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; FCout1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RST                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                          ;
+-------------------------------+--------------------------------------------------------------------------------------+
; Name                          ; PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------+
; SDC pin name                  ; sc2|sc0|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Normal                                                                               ;
; Compensate clock              ; clock0                                                                               ;
; Compensated input/output pins ; --                                                                                   ;
; Switchover type               ; --                                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                                             ;
; Input frequency 1             ; --                                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                                             ;
; Nominal VCO frequency         ; 400.0 MHz                                                                            ;
; VCO post scale K counter      ; 2                                                                                    ;
; VCO frequency control         ; Auto                                                                                 ;
; VCO phase shift step          ; 312 ps                                                                               ;
; VCO multiply                  ; --                                                                                   ;
; VCO divide                    ; --                                                                                   ;
; Freq min lock                 ; 37.5 MHz                                                                             ;
; Freq max lock                 ; 81.27 MHz                                                                            ;
; M VCO Tap                     ; 0                                                                                    ;
; M Initial                     ; 1                                                                                    ;
; M value                       ; 8                                                                                    ;
; N value                       ; 1                                                                                    ;
; Charge pump current           ; setting 1                                                                            ;
; Loop filter resistance        ; setting 27                                                                           ;
; Loop filter capacitance       ; setting 0                                                                            ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                 ;
; Bandwidth type                ; Medium                                                                               ;
; Real time reconfigurable      ; Off                                                                                  ;
; Scan chain MIF file           ; --                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                  ;
; PLL location                  ; PLL_4                                                                                ;
; Inclk0 signal                 ; CLK0                                                                                 ;
; Inclk1 signal                 ; --                                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                                        ;
; Inclk1 signal type            ; --                                                                                   ;
+-------------------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+
; Name                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                        ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+
; PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 8    ; 1   ; 400.0 MHz        ; 0 (0 ps)    ; 45.00 (312 ps)   ; 50/50      ; C0      ; Bypass        ; --         ; --            ; 1       ; 0       ; sc2|sc0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; FCout1   ; Incomplete set of assignments ;
; FCout2   ; Incomplete set of assignments ;
; tx       ; Incomplete set of assignments ;
; RST      ; Incomplete set of assignments ;
; One      ; Incomplete set of assignments ;
; Zero     ; Incomplete set of assignments ;
; init     ; Incomplete set of assignments ;
; CLK0     ; Incomplete set of assignments ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                  ; Entity Name       ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |Timestamp                                     ; 1272 (0)    ; 623 (0)                   ; 0 (0)         ; 1835008     ; 224  ; 0            ; 0       ; 0         ; 12   ; 0            ; 649 (0)      ; 241 (0)           ; 382 (0)          ; |Timestamp                                                                                           ; Timestamp         ; work         ;
;    |Global_P:sc1|                              ; 384 (2)     ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (2)      ; 19 (0)            ; 149 (0)          ; |Timestamp|Global_P:sc1                                                                              ; Global_P          ; work         ;
;       |AFFD:sc7|                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 0 (0)            ; |Timestamp|Global_P:sc1|AFFD:sc7                                                                     ; AFFD              ; work         ;
;       |AFFD:sc8|                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 0 (0)            ; |Timestamp|Global_P:sc1|AFFD:sc8                                                                     ; AFFD              ; work         ;
;       |Coarse_Counter:sc0|                     ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 5 (0)            ; |Timestamp|Global_P:sc1|Coarse_Counter:sc0                                                           ; Coarse_Counter    ; work         ;
;          |Counter_N:sc0|                       ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |Timestamp|Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0                                             ; Counter_N         ; work         ;
;       |FFD:sc1|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|Global_P:sc1|FFD:sc1                                                                      ; FFD               ; work         ;
;       |FFD:sc5|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|Global_P:sc1|FFD:sc5                                                                      ; FFD               ; work         ;
;       |FFD:sc6|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|Global_P:sc1|FFD:sc6                                                                      ; FFD               ; work         ;
;       |FReg:sc4|                               ; 338 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 11 (0)            ; 121 (0)          ; |Timestamp|Global_P:sc1|FReg:sc4                                                                     ; FReg              ; work         ;
;          |Reg_N:sc0|                           ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 117 (117)        ; |Timestamp|Global_P:sc1|FReg:sc4|Reg_N:sc0                                                           ; Reg_N             ; work         ;
;          |Zero_Count:sc1|                      ; 216 (216)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 0 (0)             ; 10 (10)          ; |Timestamp|Global_P:sc1|FReg:sc4|Zero_Count:sc1                                                      ; Zero_Count        ; work         ;
;       |Fine_Counter:sc3|                       ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (0)          ; |Timestamp|Global_P:sc1|Fine_Counter:sc3                                                             ; Fine_Counter      ; work         ;
;          |Carry_Chain_N:sc0|                   ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (130)        ; |Timestamp|Global_P:sc1|Fine_Counter:sc3|Carry_Chain_N:sc0                                           ; Carry_Chain_N     ; work         ;
;       |Synchronizer:sc2|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |Timestamp|Global_P:sc1|Synchronizer:sc2                                                             ; Synchronizer      ; work         ;
;          |FFD:sc0|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|Global_P:sc1|Synchronizer:sc2|FFD:sc0                                                     ; FFD               ; work         ;
;          |FFD_N:sc1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Timestamp|Global_P:sc1|Synchronizer:sc2|FFD_N:sc1                                                   ; FFD_N             ; work         ;
;          |FFD_N:sc2|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Timestamp|Global_P:sc1|Synchronizer:sc2|FFD_N:sc2                                                   ; FFD_N             ; work         ;
;    |PLL:sc2|                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Timestamp|PLL:sc2                                                                                   ; PLL               ; work         ;
;       |PLL_400MHZ:sc0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Timestamp|PLL:sc2|PLL_400MHZ:sc0                                                                    ; PLL_400MHZ        ; work         ;
;          |altpll:altpll_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Timestamp|PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component                                            ; altpll            ; work         ;
;             |PLL_400MHZ_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Timestamp|PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated           ; PLL_400MHZ_altpll ; work         ;
;       |mux_2a1:sc1|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Timestamp|PLL:sc2|mux_2a1:sc1                                                                       ; mux_2a1           ; work         ;
;    |Shift_Left:sc3|                            ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 103 (103)         ; 25 (25)          ; |Timestamp|Shift_Left:sc3                                                                            ; Shift_Left        ; work         ;
;    |Shift_Left:sc4|                            ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 105 (105)         ; 23 (23)          ; |Timestamp|Shift_Left:sc4                                                                            ; Shift_Left        ; work         ;
;    |TDC:sc0|                                   ; 368 (1)     ; 141 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (1)      ; 10 (0)            ; 156 (0)          ; |Timestamp|TDC:sc0                                                                                   ; TDC               ; work         ;
;       |AFFD:sc5|                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Timestamp|TDC:sc0|AFFD:sc5                                                                          ; AFFD              ; work         ;
;       |FFD:sc4|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|TDC:sc0|FFD:sc4                                                                           ; FFD               ; work         ;
;       |FFD:sc6|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|TDC:sc0|FFD:sc6                                                                           ; FFD               ; work         ;
;       |Fine_Counter:sc1|                       ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 128 (0)          ; |Timestamp|TDC:sc0|Fine_Counter:sc1                                                                  ; Fine_Counter      ; work         ;
;          |Carry_Chain_N:sc0|                   ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 128 (128)        ; |Timestamp|TDC:sc0|Fine_Counter:sc1|Carry_Chain_N:sc0                                                ; Carry_Chain_N     ; work         ;
;       |Regs:sc2|                               ; 329 (0)     ; 134 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 8 (0)             ; 131 (0)          ; |Timestamp|TDC:sc0|Regs:sc2                                                                          ; Regs              ; work         ;
;          |FReg:sc1|                            ; 323 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 2 (0)             ; 131 (0)          ; |Timestamp|TDC:sc0|Regs:sc2|FReg:sc1                                                                 ; FReg              ; work         ;
;             |Reg_N:sc0|                        ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 126 (126)        ; |Timestamp|TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0                                                       ; Reg_N             ; work         ;
;             |Zero_Count:sc1|                   ; 213 (213)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (190)    ; 0 (0)             ; 23 (23)          ; |Timestamp|TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1                                                  ; Zero_Count        ; work         ;
;          |Reg_N:sc0|                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |Timestamp|TDC:sc0|Regs:sc2|Reg_N:sc0                                                                ; Reg_N             ; work         ;
;       |Synchronizer:sc0|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |Timestamp|TDC:sc0|Synchronizer:sc0                                                                  ; Synchronizer      ; work         ;
;          |FFD:sc0|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Timestamp|TDC:sc0|Synchronizer:sc0|FFD:sc0                                                          ; FFD               ; work         ;
;          |FFD_N:sc1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Timestamp|TDC:sc0|Synchronizer:sc0|FFD_N:sc1                                                        ; FFD_N             ; work         ;
;          |FFD_N:sc2|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Timestamp|TDC:sc0|Synchronizer:sc0|FFD_N:sc2                                                        ; FFD_N             ; work         ;
;       |restador_n:sc3|                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Timestamp|TDC:sc0|restador_n:sc3                                                                    ; restador_n        ; work         ;
;    |fsm_wr:sc7|                                ; 60 (60)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 37 (37)          ; |Timestamp|fsm_wr:sc7                                                                                ; fsm_wr            ; work         ;
;    |ram_dual:sc5|                              ; 195 (0)     ; 4 (0)                     ; 0 (0)         ; 1835008     ; 224  ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 3 (0)             ; 1 (0)            ; |Timestamp|ram_dual:sc5                                                                              ; ram_dual          ; work         ;
;       |altsyncram:ram_block_rtl_0|             ; 195 (0)     ; 4 (0)                     ; 0 (0)         ; 1835008     ; 224  ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 3 (0)             ; 1 (0)            ; |Timestamp|ram_dual:sc5|altsyncram:ram_block_rtl_0                                                   ; altsyncram        ; work         ;
;          |altsyncram_6ch1:auto_generated|      ; 195 (4)     ; 4 (4)                     ; 0 (0)         ; 1835008     ; 224  ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 3 (3)             ; 1 (0)            ; |Timestamp|ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated                    ; altsyncram_6ch1   ; work         ;
;             |decode_bua:decode2|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Timestamp|ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2 ; decode_bua        ; work         ;
;             |mux_8qb:mux3|                     ; 174 (174)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (173)    ; 0 (0)             ; 1 (1)            ; |Timestamp|ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|mux_8qb:mux3       ; mux_8qb           ; work         ;
;    |uart:sc6|                                  ; 56 (56)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 39 (39)          ; |Timestamp|uart:sc6                                                                                  ; uart              ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; FCout1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FCout2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; One        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Zero       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Trigger    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; init       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Hit        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLK0       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Trigger(n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; Hit(n)     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; RST                                                             ;                   ;         ;
;      - Shift_Left:sc3|shift_reg[0]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[1]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[2]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[3]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[4]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[5]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[6]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[7]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[8]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[9]                              ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[10]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[11]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[12]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[13]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[14]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[15]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[16]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[17]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[18]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[19]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[20]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[21]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[22]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[23]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[24]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[25]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[26]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[27]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[28]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[29]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[30]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[31]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[32]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[33]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[34]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[35]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[36]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[37]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[38]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[39]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[40]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[41]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[42]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[43]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[44]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[45]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[46]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[47]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[48]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[49]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[50]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[51]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[52]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[53]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[54]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[55]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[56]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[57]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[58]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[59]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[60]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[61]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[62]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[63]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[64]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[65]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[66]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[67]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[68]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[69]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[70]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[71]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[72]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[73]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[74]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[75]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[76]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[77]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[78]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[79]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[80]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[81]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[82]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[83]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[84]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[85]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[86]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[87]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[88]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[89]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[90]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[91]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[92]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[93]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[94]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[95]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[96]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[97]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[98]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[99]                             ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[100]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[101]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[102]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[103]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[104]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[105]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[106]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[107]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[108]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[109]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[110]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[111]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[112]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[113]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[114]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[115]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[116]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[117]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[118]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[119]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[120]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[121]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[122]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[123]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[124]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[125]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[126]                            ; 1                 ; 6       ;
;      - Shift_Left:sc3|shift_reg[127]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[0]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[1]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[2]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[3]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[4]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[5]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[6]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[7]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[8]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[9]                              ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[10]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[11]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[12]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[13]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[14]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[15]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[16]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[17]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[18]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[19]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[20]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[21]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[22]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[23]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[24]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[25]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[26]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[27]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[28]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[29]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[30]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[31]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[32]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[33]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[34]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[35]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[36]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[37]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[38]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[39]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[40]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[41]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[42]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[43]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[44]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[45]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[46]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[47]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[48]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[49]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[50]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[51]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[52]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[53]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[54]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[55]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[56]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[57]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[58]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[59]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[60]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[61]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[62]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[63]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[64]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[65]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[66]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[67]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[68]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[69]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[70]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[71]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[72]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[73]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[74]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[75]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[76]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[77]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[78]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[79]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[80]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[81]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[82]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[83]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[84]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[85]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[86]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[87]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[88]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[89]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[90]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[91]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[92]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[93]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[94]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[95]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[96]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[97]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[98]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[99]                             ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[100]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[101]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[102]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[103]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[104]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[105]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[106]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[107]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[108]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[109]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[110]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[111]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[112]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[113]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[114]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[115]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[116]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[117]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[118]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[119]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[120]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[121]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[122]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[123]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[124]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[125]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[126]                            ; 1                 ; 6       ;
;      - Shift_Left:sc4|shift_reg[127]                            ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[0]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[1]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[2]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[3]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[4]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[5]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[6]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[7]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[8]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[9]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[10]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[11]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[12]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[13]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[14]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[15]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q1p_reg[16]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[0]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[1]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[2]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[3]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[4]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[5]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[6]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[7]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[8]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[9]                                    ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[10]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[11]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[12]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[13]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[14]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[15]                                   ; 1                 ; 6       ;
;      - fsm_wr:sc7|Q2p_reg[16]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[0]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[1]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[2]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[3]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[4]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[5]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[6]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[7]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[8]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[9]                                   ; 1                 ; 6       ;
;      - uart:sc6|count_baud[10]                                  ; 1                 ; 6       ;
;      - uart:sc6|count_baud[11]                                  ; 1                 ; 6       ;
;      - uart:sc6|tx                                              ; 1                 ; 6       ;
;      - Global_P:sc1|AFFD:sc8|qp[1]                              ; 1                 ; 6       ;
;      - Global_P:sc1|AFFD:sc8|qp[0]                              ; 1                 ; 6       ;
;      - Global_P:sc1|TRST~0                                      ; 1                 ; 6       ;
;      - TDC:sc0|AFFD:sc5|qp[1]                                   ; 1                 ; 6       ;
;      - TDC:sc0|AFFD:sc5|qp[0]                                   ; 1                 ; 6       ;
;      - TDC:sc0|HRST~0                                           ; 1                 ; 6       ;
;      - uart:sc6|tx_state                                        ; 1                 ; 6       ;
;      - fsm_wr:sc7|qp[2]                                         ; 1                 ; 6       ;
;      - fsm_wr:sc7|qp[0]                                         ; 1                 ; 6       ;
;      - fsm_wr:sc7|qp[1]                                         ; 1                 ; 6       ;
;      - uart:sc6|baud_pulse                                      ; 1                 ; 6       ;
;      - uart:sc6|tx_buffer[0]~2                                  ; 1                 ; 6       ;
;      - uart:sc6|tx_count[2]                                     ; 1                 ; 6       ;
;      - uart:sc6|tx_count[1]                                     ; 1                 ; 6       ;
;      - uart:sc6|tx_count[0]                                     ; 1                 ; 6       ;
;      - uart:sc6|tx_count[3]                                     ; 1                 ; 6       ;
;      - uart:sc6|tx_count[4]                                     ; 1                 ; 6       ;
;      - uart:sc6|tx_busy                                         ; 1                 ; 6       ;
;      - Global_P:sc1|CRST                                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[0]                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[1]                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[2]                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[3]                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[4]                        ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[5]                        ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[119]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[115]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[114]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[108]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[113]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[112]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[107]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[106]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[105]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[104]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[99]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[98]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[97]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[96]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[101]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[100]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[103]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[102]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[95]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[94]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[91]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[90]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[85]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[84]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[87]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[86]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[89]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[88]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[79]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[78]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[77]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[76]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[81]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[80]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[83]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[82]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[75]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[74]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[69]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[71]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[70]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[68]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[67]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[66]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[65]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[64]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[53]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[52]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[58]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[57]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[56]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[55]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[54]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[47]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[46]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[45]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[44]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[49]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[51]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[50]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[48]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[39]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[38]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[37]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[36]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[41]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[40]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[43]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[42]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[35]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[29]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[31]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[28]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[25]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[24]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[19]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[11]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[10]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[9]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[8]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[13]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[12]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[18]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[17]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[16]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[15]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[14]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[5]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[4]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[1]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[0]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[3]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[2]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[7]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[6]                   ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[21]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[20]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[23]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[22]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[27]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[26]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[34]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[33]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[32]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[59]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[61]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[60]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[63]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[62]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[73]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[72]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[93]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[92]                  ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[109]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[111]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[110]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[118]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[117]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[116]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[121]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[120]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[123]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[122]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[0]~10     ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[125]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[127]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[126]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[124]                 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[0]~12     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[124]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[0]~4  ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[119]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[115]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[114]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[108]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[113]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[112]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[107]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[106]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[105]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[104]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[99]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[98]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[97]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[96]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[101]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[100]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[103]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[102]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[95]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[94]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[91]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[90]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[85]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[84]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[87]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[86]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[89]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[88]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[79]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[75]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[74]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[68]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[73]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[72]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[67]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[66]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[65]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[64]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[58]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[57]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[56]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[59]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[61]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[60]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[63]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[62]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[55]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[54]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[49]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[51]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[50]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[48]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[41]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[40]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[43]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[42]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[47]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[46]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[45]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[44]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[35]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[34]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[39]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[28]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[33]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[32]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[27]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[26]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[25]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[24]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[19]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[18]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[17]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[16]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[21]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[20]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[23]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[22]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[15]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[14]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[7]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[6]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[5]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[4]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[1]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[0]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[3]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[2]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[13]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[12]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[11]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[10]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[9]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[8]               ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[29]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[31]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[30]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[38]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[37]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[36]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[53]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[52]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[69]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[71]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[70]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[78]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[77]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[76]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[81]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[80]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[83]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[82]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[93]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[92]              ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[109]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[111]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[110]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[118]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[117]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[116]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[121]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[120]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[123]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[122]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[125]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[127]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Reg_N:sc0|Reg[126]             ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[0]~11 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[1]~15     ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[1]~18     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[1]~14 ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[1]~17 ; 1                 ; 6       ;
;      - Global_P:sc1|AFFD:sc7|qp[1]                              ; 1                 ; 6       ;
;      - Global_P:sc1|AFFD:sc7|qp[0]                              ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[2]~21     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[2]~18 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[3]~30     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[3]~28 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[4]~33     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[4]~32 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[5]~36     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[5]~35 ; 1                 ; 6       ;
;      - Global_P:sc1|FReg:sc4|Zero_Count:sc1|count_out[6]~37     ; 1                 ; 6       ;
;      - TDC:sc0|Regs:sc2|FReg:sc1|Zero_Count:sc1|count_out[6]~36 ; 1                 ; 6       ;
; One                                                             ;                   ;         ;
;      - Shift_Left:sc4|shift_reg[0]~feeder                       ; 1                 ; 6       ;
; Zero                                                            ;                   ;         ;
;      - Shift_Left:sc3|shift_reg[0]~feeder                       ; 0                 ; 6       ;
; Trigger                                                         ;                   ;         ;
;      - Global_P:sc1|FFD:sc1|Q                                   ; 1                 ; 0       ;
; init                                                            ;                   ;         ;
;      - Global_P:sc1|TRST~0                                      ; 0                 ; 6       ;
;      - fsm_wr:sc7|Mux38~4                                       ; 0                 ; 6       ;
;      - Global_P:sc1|CRST                                        ; 0                 ; 6       ;
; Hit                                                             ;                   ;         ;
;      - TDC:sc0|FFD:sc6|Q                                        ; 0                 ; 0       ;
; CLK0                                                            ;                   ;         ;
; Trigger(n)                                                      ;                   ;         ;
;      - Global_P:sc1|FFD:sc1|Q                                   ; 1                 ; 0       ;
; Hit(n)                                                          ;                   ;         ;
;      - TDC:sc0|FFD:sc6|Q                                        ; 0                 ; 0       ;
+-----------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK0                                                                                                        ; PIN_AH14           ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|AFFD:sc7|Mux0~0                                                                                ; LCCOMB_X88_Y37_N12 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|AFFD:sc8|Mux0~0                                                                                ; LCCOMB_X88_Y37_N16 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|CRST                                                                                           ; LCCOMB_X59_Y23_N8  ; 7       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[6]                                                         ; FF_X59_Y23_N25     ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|FFD:sc1|Q                                                                                      ; FF_X87_Y37_N11     ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|FFD:sc5|Q                                                                                      ; FF_X88_Y37_N27     ; 128     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Global_P:sc1|Synchronizer:sc2|FFD_N:sc2|Q                                                                   ; FF_X86_Y37_N31     ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Global_P:sc1|TRST~0                                                                                         ; LCCOMB_X87_Y37_N26 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Hit                                                                                                         ; PIN_F24            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; PLL:sc2|mux_2a1:sc1|Y                                                                                       ; LCCOMB_X59_Y1_N24  ; 578     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; RST                                                                                                         ; PIN_M23            ; 604     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; TDC:sc0|AFFD:sc5|Mux0~0                                                                                     ; LCCOMB_X83_Y37_N6  ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; TDC:sc0|FFD:sc4|Q                                                                                           ; FF_X83_Y37_N15     ; 134     ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; TDC:sc0|FFD:sc6|Q                                                                                           ; FF_X84_Y37_N11     ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; TDC:sc0|HRST~0                                                                                              ; LCCOMB_X84_Y37_N0  ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; TDC:sc0|Synchronizer:sc0|FFD_N:sc2|Q                                                                        ; FF_X83_Y37_N23     ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Trigger                                                                                                     ; PIN_D26            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; fsm_wr:sc7|Q1p_reg[10]~17                                                                                   ; LCCOMB_X83_Y37_N26 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fsm_wr:sc7|Q1p_reg[10]~46                                                                                   ; LCCOMB_X77_Y34_N8  ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fsm_wr:sc7|Q2p_reg[3]~49                                                                                    ; LCCOMB_X77_Y37_N10 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fsm_wr:sc7|qp[2]                                                                                            ; FF_X77_Y37_N1      ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1856w[3]~0 ; LCCOMB_X56_Y34_N18 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1873w[3]~0 ; LCCOMB_X56_Y34_N12 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1883w[3]~0 ; LCCOMB_X56_Y34_N30 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1893w[3]~0 ; LCCOMB_X56_Y34_N16 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1903w[3]~1 ; LCCOMB_X56_Y34_N22 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1913w[3]~1 ; LCCOMB_X56_Y34_N4  ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1923w[3]~0 ; LCCOMB_X56_Y34_N6  ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1933w[3]~0 ; LCCOMB_X56_Y34_N8  ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1952w[3]~0 ; LCCOMB_X56_Y34_N26 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1963w[3]~0 ; LCCOMB_X56_Y34_N0  ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1973w[3]~0 ; LCCOMB_X56_Y34_N10 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1983w[3]~0 ; LCCOMB_X56_Y34_N20 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode1993w[3]~0 ; LCCOMB_X56_Y34_N14 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode2003w[3]~0 ; LCCOMB_X56_Y34_N28 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode2013w[3]~0 ; LCCOMB_X56_Y34_N2  ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|decode_bua:decode2|w_anode2023w[3]~0 ; LCCOMB_X56_Y34_N24 ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; uart:sc6|LessThan0~3                                                                                        ; LCCOMB_X75_Y37_N4  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:sc6|tx_buffer[0]~2                                                                                     ; LCCOMB_X76_Y37_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:sc6|tx_count[4]~1                                                                                      ; LCCOMB_X76_Y37_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Global_P:sc1|FFD:sc5|Q                                                                           ; FF_X88_Y37_N27    ; 128     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; PLL:sc2|mux_2a1:sc1|Y                                                                            ; LCCOMB_X59_Y1_N24 ; 578     ; 46                                   ; Global Clock         ; GCLK17           ; --                        ;
; TDC:sc0|FFD:sc4|Q                                                                                ; FF_X83_Y37_N15    ; 134     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; RST~input ; 604                 ;
+-----------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ram_dual:sc5|altsyncram:ram_block_rtl_0|altsyncram_6ch1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 14           ; 131072       ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 1835008 ; 131072                      ; 14                          ; 131072                      ; 14                          ; 1835008             ; 224  ; None ; M9K_X64_Y28_N0, M9K_X37_Y27_N0, M9K_X78_Y28_N0, M9K_X64_Y30_N0, M9K_X37_Y25_N0, M9K_X51_Y14_N0, M9K_X78_Y27_N0, M9K_X37_Y28_N0, M9K_X78_Y26_N0, M9K_X37_Y18_N0, M9K_X78_Y10_N0, M9K_X37_Y26_N0, M9K_X37_Y23_N0, M9K_X51_Y12_N0, M9K_X37_Y20_N0, M9K_X51_Y10_N0, M9K_X64_Y21_N0, M9K_X64_Y20_N0, M9K_X64_Y18_N0, M9K_X64_Y23_N0, M9K_X64_Y16_N0, M9K_X64_Y17_N0, M9K_X78_Y20_N0, M9K_X64_Y19_N0, M9K_X64_Y14_N0, M9K_X64_Y13_N0, M9K_X64_Y7_N0, M9K_X64_Y26_N0, M9K_X78_Y22_N0, M9K_X64_Y10_N0, M9K_X78_Y23_N0, M9K_X64_Y8_N0, M9K_X51_Y20_N0, M9K_X51_Y19_N0, M9K_X51_Y18_N0, M9K_X51_Y17_N0, M9K_X78_Y18_N0, M9K_X51_Y15_N0, M9K_X51_Y16_N0, M9K_X37_Y19_N0, M9K_X78_Y16_N0, M9K_X64_Y5_N0, M9K_X78_Y14_N0, M9K_X51_Y21_N0, M9K_X37_Y16_N0, M9K_X78_Y15_N0, M9K_X37_Y15_N0, M9K_X78_Y13_N0, M9K_X15_Y23_N0, M9K_X51_Y9_N0, M9K_X51_Y7_N0, M9K_X37_Y7_N0, M9K_X78_Y12_N0, M9K_X37_Y9_N0, M9K_X78_Y11_N0, M9K_X37_Y24_N0, M9K_X64_Y11_N0, M9K_X64_Y12_N0, M9K_X51_Y5_N0, M9K_X15_Y25_N0, M9K_X51_Y24_N0, M9K_X51_Y26_N0, M9K_X51_Y23_N0, M9K_X51_Y22_N0, M9K_X51_Y30_N0, M9K_X51_Y28_N0, M9K_X51_Y27_N0, M9K_X51_Y29_N0, M9K_X37_Y14_N0, M9K_X51_Y13_N0, M9K_X15_Y29_N0, M9K_X15_Y27_N0, M9K_X37_Y13_N0, M9K_X37_Y11_N0, M9K_X37_Y12_N0, M9K_X37_Y30_N0, M9K_X15_Y26_N0, M9K_X37_Y10_N0, M9K_X15_Y24_N0, M9K_X37_Y8_N0, M9K_X51_Y25_N0, M9K_X64_Y25_N0, M9K_X78_Y24_N0, M9K_X78_Y25_N0, M9K_X64_Y9_N0, M9K_X51_Y11_N0, M9K_X51_Y8_N0, M9K_X78_Y21_N0, M9K_X37_Y22_N0, M9K_X78_Y9_N0, M9K_X51_Y6_N0, M9K_X64_Y6_N0, M9K_X78_Y17_N0, M9K_X37_Y17_N0, M9K_X37_Y21_N0, M9K_X78_Y19_N0, M9K_X37_Y32_N0, M9K_X37_Y44_N0, M9K_X51_Y33_N0, M9K_X78_Y30_N0, M9K_X78_Y44_N0, M9K_X37_Y45_N0, M9K_X15_Y33_N0, M9K_X37_Y47_N0, M9K_X15_Y35_N0, M9K_X78_Y45_N0, M9K_X37_Y43_N0, M9K_X37_Y42_N0, M9K_X15_Y32_N0, M9K_X78_Y47_N0, M9K_X64_Y24_N0, M9K_X64_Y27_N0, M9K_X64_Y32_N0, M9K_X64_Y36_N0, M9K_X78_Y33_N0, M9K_X78_Y37_N0, M9K_X64_Y44_N0, M9K_X64_Y31_N0, M9K_X78_Y38_N0, M9K_X78_Y34_N0, M9K_X64_Y58_N0, M9K_X78_Y46_N0, M9K_X64_Y39_N0, M9K_X64_Y43_N0, M9K_X78_Y36_N0, M9K_X78_Y32_N0, M9K_X78_Y55_N0, M9K_X78_Y52_N0, M9K_X37_Y35_N0, M9K_X37_Y33_N0, M9K_X64_Y15_N0, M9K_X64_Y22_N0, M9K_X51_Y32_N0, M9K_X51_Y31_N0, M9K_X64_Y29_N0, M9K_X78_Y29_N0, M9K_X37_Y34_N0, M9K_X64_Y35_N0, M9K_X37_Y31_N0, M9K_X37_Y29_N0, M9K_X78_Y31_N0, M9K_X37_Y37_N0, M9K_X37_Y36_N0, M9K_X51_Y34_N0, M9K_X78_Y40_N0, M9K_X64_Y61_N0, M9K_X78_Y42_N0, M9K_X51_Y37_N0, M9K_X51_Y39_N0, M9K_X51_Y40_N0, M9K_X37_Y41_N0, M9K_X64_Y40_N0, M9K_X37_Y39_N0, M9K_X64_Y37_N0, M9K_X78_Y39_N0, M9K_X37_Y40_N0, M9K_X78_Y43_N0, M9K_X64_Y41_N0, M9K_X51_Y38_N0, M9K_X78_Y41_N0, M9K_X64_Y38_N0, M9K_X64_Y34_N0, M9K_X51_Y41_N0, M9K_X51_Y44_N0, M9K_X78_Y35_N0, M9K_X64_Y33_N0, M9K_X51_Y42_N0, M9K_X37_Y38_N0, M9K_X51_Y35_N0, M9K_X51_Y36_N0, M9K_X51_Y51_N0, M9K_X51_Y46_N0, M9K_X51_Y43_N0, M9K_X51_Y45_N0, M9K_X37_Y54_N0, M9K_X37_Y53_N0, M9K_X64_Y49_N0, M9K_X64_Y47_N0, M9K_X78_Y54_N0, M9K_X64_Y54_N0, M9K_X78_Y50_N0, M9K_X64_Y52_N0, M9K_X64_Y57_N0, M9K_X64_Y45_N0, M9K_X64_Y42_N0, M9K_X64_Y48_N0, M9K_X64_Y51_N0, M9K_X78_Y49_N0, M9K_X64_Y50_N0, M9K_X64_Y46_N0, M9K_X78_Y48_N0, M9K_X64_Y56_N0, M9K_X51_Y53_N0, M9K_X64_Y53_N0, M9K_X51_Y50_N0, M9K_X64_Y59_N0, M9K_X37_Y59_N0, M9K_X78_Y53_N0, M9K_X51_Y57_N0, M9K_X78_Y56_N0, M9K_X51_Y59_N0, M9K_X51_Y55_N0, M9K_X51_Y56_N0, M9K_X51_Y54_N0, M9K_X37_Y58_N0, M9K_X51_Y61_N0, M9K_X78_Y51_N0, M9K_X51_Y58_N0, M9K_X37_Y49_N0, M9K_X51_Y49_N0, M9K_X51_Y47_N0, M9K_X51_Y48_N0, M9K_X37_Y52_N0, M9K_X51_Y52_N0, M9K_X37_Y48_N0, M9K_X37_Y50_N0, M9K_X51_Y60_N0, M9K_X64_Y55_N0, M9K_X37_Y46_N0, M9K_X37_Y55_N0, M9K_X37_Y57_N0, M9K_X37_Y56_N0, M9K_X64_Y60_N0, M9K_X37_Y51_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,368 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 564 / 10,120 ( 6 % )    ;
; C4 interconnects      ; 5,118 / 209,544 ( 2 % ) ;
; Direct links          ; 249 / 342,891 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 652 / 119,088 ( < 1 % ) ;
; R24 interconnects     ; 550 / 9,963 ( 6 % )     ;
; R4 interconnects      ; 4,234 / 289,782 ( 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.06) ; Number of LABs  (Total = 115) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 0                             ;
; 3                                           ; 10                            ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 6                             ;
; 14                                          ; 6                             ;
; 15                                          ; 2                             ;
; 16                                          ; 50                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.31) ; Number of LABs  (Total = 115) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 60                            ;
; 1 Clock                            ; 59                            ;
; 1 Clock enable                     ; 15                            ;
; 1 Sync. clear                      ; 3                             ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.46) ; Number of LABs  (Total = 115) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 1                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 14                            ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 115) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 6                             ;
; 3                                               ; 17                            ;
; 4                                               ; 5                             ;
; 5                                               ; 6                             ;
; 6                                               ; 5                             ;
; 7                                               ; 5                             ;
; 8                                               ; 3                             ;
; 9                                               ; 4                             ;
; 10                                              ; 7                             ;
; 11                                              ; 3                             ;
; 12                                              ; 2                             ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 1                             ;
; 16                                              ; 16                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.20) ; Number of LABs  (Total = 115) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 14                            ;
; 5                                            ; 8                             ;
; 6                                            ; 8                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 5                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 5                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 1                             ;
; 33                                           ; 3                             ;
; 34                                           ; 3                             ;
; 35                                           ; 13                            ;
; 36                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 12        ; 0            ; 12        ; 0            ; 0            ; 12        ; 12        ; 0            ; 12        ; 12        ; 0            ; 3            ; 0            ; 0            ; 5            ; 0            ; 3            ; 5            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 7            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 12           ; 0         ; 12           ; 12           ; 0         ; 0         ; 12           ; 0         ; 0         ; 12           ; 9            ; 12           ; 12           ; 7            ; 12           ; 9            ; 7            ; 12           ; 12           ; 12           ; 9            ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 5            ; 12           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; FCout1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FCout2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; One                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Zero               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Trigger            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; init               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Hit                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Trigger(n)         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Hit(n)             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                        ;
+-----------------------------------------------------+----------------------------+-------------------+
; Source Clock(s)                                     ; Destination Clock(s)       ; Delay Added in ns ;
+-----------------------------------------------------+----------------------------+-------------------+
; sc2|sc0|altpll_component|auto_generated|pll1|clk[0] ; TDC:sc0|FFD:sc4|Q,I/O      ; 539.5             ;
; sc2|sc0|altpll_component|auto_generated|pll1|clk[0] ; Global_P:sc1|FFD:sc5|Q,I/O ; 487.7             ;
; sc2|sc0|altpll_component|auto_generated|pll1|clk[0] ; TDC:sc0|FFD:sc4|Q          ; 15.6              ;
+-----------------------------------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                 ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                ; Delay Added in ns ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; TDC:sc0|FFD:sc4|Q                                   ; TDC:sc0|FFD:sc6|Q                                   ; 4.118             ;
; Global_P:sc1|FFD:sc1|Q                              ; TDC:sc0|FFD:sc6|Q                                   ; 3.515             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[6] ; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[6] ; 3.210             ;
; Global_P:sc1|FFD:sc5|Q                              ; Global_P:sc1|AFFD:sc7|qp[1]                         ; 3.135             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[5] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[5]                   ; 2.627             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[4] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[4]                   ; 2.627             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[3] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[3]                   ; 2.627             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[0] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[0]                   ; 2.627             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[1] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[1]                   ; 2.627             ;
; Shift_Left:sc4|shift_reg[36]                        ; FCout2                                              ; 2.480             ;
; Shift_Left:sc3|shift_reg[50]                        ; FCout2                                              ; 2.478             ;
; Global_P:sc1|Coarse_Counter:sc0|Counter_N:sc0|qp[2] ; TDC:sc0|Regs:sc2|Reg_N:sc0|Reg[2]                   ; 2.477             ;
; Shift_Left:sc4|shift_reg[41]                        ; FCout2                                              ; 2.463             ;
; Shift_Left:sc3|shift_reg[3]                         ; FCout2                                              ; 2.462             ;
; Shift_Left:sc3|shift_reg[6]                         ; FCout2                                              ; 2.461             ;
; Shift_Left:sc3|shift_reg[2]                         ; FCout2                                              ; 2.461             ;
; Shift_Left:sc3|shift_reg[0]                         ; FCout2                                              ; 2.461             ;
; Shift_Left:sc4|shift_reg[1]                         ; FCout2                                              ; 2.455             ;
; Shift_Left:sc4|shift_reg[0]                         ; FCout2                                              ; 2.454             ;
; Shift_Left:sc3|shift_reg[31]                        ; FCout2                                              ; 2.450             ;
; Shift_Left:sc3|shift_reg[28]                        ; FCout2                                              ; 2.449             ;
; Shift_Left:sc3|shift_reg[12]                        ; FCout2                                              ; 2.449             ;
; Shift_Left:sc3|shift_reg[32]                        ; FCout2                                              ; 2.448             ;
; Shift_Left:sc4|shift_reg[124]                       ; FCout2                                              ; 2.445             ;
; Shift_Left:sc4|shift_reg[13]                        ; FCout2                                              ; 2.445             ;
; Shift_Left:sc4|shift_reg[7]                         ; FCout2                                              ; 2.443             ;
; Shift_Left:sc3|shift_reg[27]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.390             ;
; Shift_Left:sc3|shift_reg[62]                        ; FCout2                                              ; 2.374             ;
; Shift_Left:sc3|shift_reg[60]                        ; FCout2                                              ; 2.374             ;
; Shift_Left:sc3|shift_reg[58]                        ; FCout2                                              ; 2.374             ;
; Shift_Left:sc3|shift_reg[56]                        ; FCout2                                              ; 2.374             ;
; Shift_Left:sc3|shift_reg[21]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.370             ;
; Shift_Left:sc4|shift_reg[119]                       ; FCout2                                              ; 2.370             ;
; Shift_Left:sc4|shift_reg[117]                       ; FCout2                                              ; 2.370             ;
; Shift_Left:sc4|shift_reg[111]                       ; FCout2                                              ; 2.370             ;
; Shift_Left:sc4|shift_reg[105]                       ; FCout2                                              ; 2.370             ;
; Shift_Left:sc3|shift_reg[17]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.369             ;
; Shift_Left:sc4|shift_reg[115]                       ; FCout2                                              ; 2.369             ;
; Shift_Left:sc4|shift_reg[113]                       ; FCout2                                              ; 2.369             ;
; Shift_Left:sc4|shift_reg[109]                       ; FCout2                                              ; 2.369             ;
; Shift_Left:sc4|shift_reg[107]                       ; FCout2                                              ; 2.369             ;
; Shift_Left:sc3|shift_reg[24]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.368             ;
; Shift_Left:sc4|shift_reg[83]                        ; FCout2                                              ; 2.368             ;
; Shift_Left:sc3|shift_reg[10]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.367             ;
; Shift_Left:sc4|shift_reg[87]                        ; FCout2                                              ; 2.367             ;
; Shift_Left:sc4|shift_reg[85]                        ; FCout2                                              ; 2.367             ;
; Shift_Left:sc4|shift_reg[81]                        ; FCout2                                              ; 2.367             ;
; Shift_Left:sc4|shift_reg[79]                        ; FCout2                                              ; 2.367             ;
; Shift_Left:sc3|shift_reg[4]                         ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.366             ;
; Shift_Left:sc4|shift_reg[4]                         ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.360             ;
; Shift_Left:sc4|shift_reg[2]                         ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.360             ;
; Shift_Left:sc4|shift_reg[11]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.352             ;
; Shift_Left:sc3|shift_reg[61]                        ; FCout2                                              ; 2.352             ;
; Shift_Left:sc3|shift_reg[59]                        ; FCout2                                              ; 2.351             ;
; Shift_Left:sc3|shift_reg[57]                        ; FCout2                                              ; 2.351             ;
; Shift_Left:sc4|shift_reg[24]                        ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.349             ;
; Shift_Left:sc4|shift_reg[6]                         ; Global_P:sc1|FReg:sc4|Reg_N:sc0|Reg[30]             ; 2.349             ;
; Shift_Left:sc3|shift_reg[68]                        ; FCout2                                              ; 2.349             ;
; Shift_Left:sc4|shift_reg[114]                       ; FCout2                                              ; 2.342             ;
; Shift_Left:sc4|shift_reg[118]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[116]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[112]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[110]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[108]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[106]                       ; FCout2                                              ; 2.341             ;
; Shift_Left:sc4|shift_reg[86]                        ; FCout2                                              ; 2.339             ;
; Shift_Left:sc4|shift_reg[84]                        ; FCout2                                              ; 2.339             ;
; Shift_Left:sc4|shift_reg[82]                        ; FCout2                                              ; 2.339             ;
; Shift_Left:sc4|shift_reg[80]                        ; FCout2                                              ; 2.338             ;
; Shift_Left:sc3|shift_reg[126]                       ; FCout1                                              ; 2.321             ;
; Shift_Left:sc3|shift_reg[124]                       ; FCout1                                              ; 2.320             ;
; Shift_Left:sc3|shift_reg[38]                        ; FCout1                                              ; 2.320             ;
; Shift_Left:sc4|shift_reg[127]                       ; FCout1                                              ; 2.316             ;
; Shift_Left:sc4|shift_reg[121]                       ; FCout1                                              ; 2.315             ;
; Shift_Left:sc4|shift_reg[122]                       ; FCout1                                              ; 2.314             ;
; Shift_Left:sc3|shift_reg[125]                       ; FCout1                                              ; 2.312             ;
; Shift_Left:sc3|shift_reg[36]                        ; FCout1                                              ; 2.309             ;
; Shift_Left:sc3|shift_reg[35]                        ; FCout2                                              ; 2.307             ;
; Shift_Left:sc3|shift_reg[43]                        ; FCout2                                              ; 2.305             ;
; Shift_Left:sc4|shift_reg[38]                        ; FCout1                                              ; 2.302             ;
; Shift_Left:sc4|shift_reg[45]                        ; FCout2                                              ; 2.301             ;
; Shift_Left:sc3|shift_reg[44]                        ; FCout2                                              ; 2.300             ;
; Shift_Left:sc4|shift_reg[43]                        ; FCout2                                              ; 2.299             ;
; Shift_Left:sc4|shift_reg[46]                        ; FCout2                                              ; 2.298             ;
; Shift_Left:sc4|shift_reg[40]                        ; FCout2                                              ; 2.297             ;
; Shift_Left:sc4|shift_reg[51]                        ; FCout2                                              ; 2.295             ;
; Shift_Left:sc3|shift_reg[48]                        ; FCout2                                              ; 2.295             ;
; Shift_Left:sc3|shift_reg[45]                        ; FCout2                                              ; 2.295             ;
; Shift_Left:sc4|shift_reg[104]                       ; FCout2                                              ; 2.294             ;
; Shift_Left:sc4|shift_reg[44]                        ; FCout2                                              ; 2.293             ;
; Shift_Left:sc4|shift_reg[52]                        ; FCout2                                              ; 2.292             ;
; Shift_Left:sc4|shift_reg[49]                        ; FCout2                                              ; 2.292             ;
; Shift_Left:sc4|shift_reg[47]                        ; FCout2                                              ; 2.292             ;
; Shift_Left:sc4|shift_reg[48]                        ; FCout2                                              ; 2.288             ;
; Shift_Left:sc3|shift_reg[11]                        ; FCout2                                              ; 2.282             ;
; Shift_Left:sc4|shift_reg[125]                       ; FCout2                                              ; 2.279             ;
; Shift_Left:sc3|shift_reg[34]                        ; FCout2                                              ; 2.279             ;
; Shift_Left:sc4|shift_reg[27]                        ; FCout2                                              ; 2.276             ;
; Shift_Left:sc4|shift_reg[5]                         ; FCout2                                              ; 2.276             ;
; Shift_Left:sc4|shift_reg[15]                        ; FCout2                                              ; 2.275             ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "Timestamp"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Quartus_Proyects/Timestamp/db/pll_400mhz_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Quartus_Proyects/Timestamp/db/pll_400mhz_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 2 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "Trigger" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Trigger(n)" File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/Timestamp.vhd Line: 16
    Warning (176118): Pin "Hit" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Hit(n)" File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/Timestamp.vhd Line: 17
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Timestamp.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL:sc2|PLL_400MHZ:sc0|altpll:altpll_component|PLL_400MHZ_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Quartus_Proyects/Timestamp/db/pll_400mhz_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node PLL:sc2|mux_2a1:sc1|Y  File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/mux_2a1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node TDC:sc0|FFD:sc4|Q  File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/FFD.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TDC:sc0|HRST~0 File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/TDC.vhd Line: 113
        Info (176357): Destination node TDC:sc0|AFFD:sc5|Mux1~0 File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/AFFD.vhd Line: 24
        Info (176357): Destination node TDC:sc0|AFFD:sc5|Mux2~0 File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/AFFD.vhd Line: 24
Info (176353): Automatically promoted node Global_P:sc1|FFD:sc5|Q  File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/FFD.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Global_P:sc1|AFFD:sc7|Mux1~0 File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/AFFD.vhd Line: 24
        Info (176357): Destination node Global_P:sc1|AFFD:sc7|Mux2~0 File: C:/My_Designs/Timestamp/Timestamp/Timestamp/src/AFFD.vhd Line: 24
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:48
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X58_Y24 to location X68_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:54
Info (11888): Total time spent on timing analysis during the Fitter is 11.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file C:/Quartus_Proyects/Timestamp/output_files/Timestamp.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5360 megabytes
    Info: Processing ended: Mon Apr  1 15:36:56 2024
    Info: Elapsed time: 00:04:39
    Info: Total CPU time (on all processors): 00:05:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Quartus_Proyects/Timestamp/output_files/Timestamp.fit.smsg.


