m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/mea_salida/simulation/modelsim
Emea_salida
Z1 w1574709104
Z2 DPx4 ieee 11 numeric_std 0 22 :ASDNFgHXf_ih3J@9F3Ze1
Z3 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z4 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
Z5 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z6 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z7 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd
Z8 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd
l0
L8
VEaejleli^R6dkJ69niH4m3
!s100 PFCmBDDZ8=5`z;fTa;]bg0
Z9 OV;C;10.5b;63
31
Z10 !s110 1574709110
!i10b 1
Z11 !s108 1574709110.000000
Z12 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd|
Z13 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd|
!i113 1
Z14 o-93 -work work
Z15 tExplicit 1 CvgOpt 0
Amea
R2
R3
R4
R5
R6
DEx4 work 10 mea_salida 0 22 Eaejleli^R6dkJ69niH4m3
l26
L19
V[NC`h5oJo?^40<@e44=Go2
!s100 FR`l532gD@m:9RoG6W]YP0
R9
31
R10
!i10b 1
R11
R12
R13
!i113 1
R14
R15
Etbmea_salida
Z16 w1573681915
R5
R6
R0
Z17 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/mea_salida/../test_bench/TBmea_salida.vhd
Z18 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/mea_salida/../test_bench/TBmea_salida.vhd
l0
L4
VFPYPLoL9Zj:[mM1>;VUHU3
!s100 <Y]S]Q7HacOngXc5gNO_R0
R9
31
R10
!i10b 1
R11
Z19 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/mea_salida/../test_bench/TBmea_salida.vhd|
Z20 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/mea_salida/../test_bench/TBmea_salida.vhd|
!i113 1
R14
R15
Abh
R5
R6
DEx4 work 12 tbmea_salida 0 22 FPYPLoL9Zj:[mM1>;VUHU3
l26
L7
V@1l0izDQ43=NTVP3fJcG83
!s100 gbH;7`J=?f121zF3i[jMY3
R9
31
R10
!i10b 1
R11
R19
R20
!i113 1
R14
R15
