digraph "CFG for '_Z4SqrtPfmmf' function" {
	label="CFG for '_Z4SqrtPfmmf' function";

	Node0x4d04a10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = getelementptr inbounds i8, i8 addrspace(4)* %6, i64 12\l  %12 = bitcast i8 addrspace(4)* %11 to i32 addrspace(4)*\l  %13 = load i32, i32 addrspace(4)* %12, align 4, !tbaa !6\l  %14 = mul i32 %5, %10\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %16 = add i32 %14, %15\l  %17 = sext i32 %16 to i64\l  %18 = icmp ult i64 %17, %2\l  br i1 %18, label %19, label %28\l|{<s0>T|<s1>F}}"];
	Node0x4d04a10:s0 -> Node0x4d06d30;
	Node0x4d04a10:s1 -> Node0x4d06dc0;
	Node0x4d06d30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%19:\l19:                                               \l  %20 = add i64 %1, -1\l  %21 = mul i64 %20, %2\l  %22 = udiv i32 %13, %10\l  %23 = mul i32 %22, %10\l  %24 = icmp ugt i32 %13, %23\l  %25 = zext i1 %24 to i32\l  %26 = add i32 %22, %25\l  %27 = mul i32 %26, %10\l  br label %29\l}"];
	Node0x4d06d30 -> Node0x4d07360;
	Node0x4d06dc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%28:\l28:                                               \l  ret void\l}"];
	Node0x4d07360 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%29:\l29:                                               \l  %30 = phi i64 [ %17, %19 ], [ %59, %29 ]\l  %31 = trunc i64 %30 to i32\l  %32 = add i64 %30, %21\l  %33 = getelementptr inbounds float, float addrspace(1)* %0, i64 %32\l  %34 = load float, float addrspace(1)* %33, align 4, !tbaa !16\l  %35 = tail call float @llvm.fabs.f32(float %34)\l  %36 = fmul contract float %35, %3\l  %37 = fcmp olt float %36, 0x39F0000000000000\l  %38 = select i1 %37, float 0x41F0000000000000, float 1.000000e+00\l  %39 = fmul float %36, %38\l  %40 = tail call float @llvm.sqrt.f32(float %39)\l  %41 = bitcast float %40 to i32\l  %42 = add nsw i32 %41, -1\l  %43 = bitcast i32 %42 to float\l  %44 = add nsw i32 %41, 1\l  %45 = bitcast i32 %44 to float\l  %46 = tail call i1 @llvm.amdgcn.class.f32(float %39, i32 608)\l  %47 = select i1 %37, float 0x3EF0000000000000, float 1.000000e+00\l  %48 = fneg float %45\l  %49 = tail call float @llvm.fma.f32(float %48, float %40, float %39)\l  %50 = fcmp ogt float %49, 0.000000e+00\l  %51 = fneg float %43\l  %52 = tail call float @llvm.fma.f32(float %51, float %40, float %39)\l  %53 = fcmp ole float %52, 0.000000e+00\l  %54 = select i1 %53, float %43, float %40\l  %55 = select i1 %50, float %45, float %54\l  %56 = fmul float %47, %55\l  %57 = select i1 %46, float %39, float %56\l  store float %57, float addrspace(1)* %33, align 4, !tbaa !16\l  %58 = add i32 %27, %31\l  %59 = sext i32 %58 to i64\l  %60 = icmp ult i64 %59, %2\l  br i1 %60, label %29, label %28, !llvm.loop !20\l|{<s0>T|<s1>F}}"];
	Node0x4d07360:s0 -> Node0x4d07360;
	Node0x4d07360:s1 -> Node0x4d06dc0;
}
