TimeQuest Timing Analyzer report for cs701
Wed May 06 17:03:50 2015
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 13. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 14. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 15. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 16. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 17. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 18. Slow 1200mV 85C Model Hold: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'CLK'
 35. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 36. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 37. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 38. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 39. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 40. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 41. Slow 1200mV 0C Model Hold: 'CLK'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'CLK'
 57. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 58. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 59. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 60. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 61. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 62. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 63. Fast 1200mV 0C Model Hold: 'CLK'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; cs701                                                            ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE115F29C7                                                    ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLK                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                        ;
; CONTROLUNIT:inst5|STATE.E0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.E0 } ;
; CONTROLUNIT:inst5|STATE.E2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.E2 } ;
; CONTROLUNIT:inst5|STATE.T2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.T2 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; 86.19 MHz  ; 86.19 MHz       ; CLK                        ;                         ;
; 707.21 MHz ; 197.32 MHz      ; CONTROLUNIT:inst5|STATE.T2 ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; CLK                        ; -10.602 ; -5146.615     ;
; CONTROLUNIT:inst5|STATE.E0 ; -6.079  ; -26.091       ;
; CONTROLUNIT:inst5|STATE.T2 ; -4.865  ; -80.036       ;
; CONTROLUNIT:inst5|STATE.E2 ; -2.606  ; -6.790        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.T2 ; -2.511 ; -10.796       ;
; CONTROLUNIT:inst5|STATE.E2 ; -2.118 ; -2.118        ;
; CONTROLUNIT:inst5|STATE.E0 ; -1.555 ; -2.667        ;
; CLK                        ; -0.199 ; -0.199        ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -1927.964     ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.387  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.400  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.402  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                         ;
+---------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                     ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.602 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 11.567     ;
; -10.567 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 11.532     ;
; -10.382 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 11.347     ;
; -10.347 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 11.312     ;
; -10.120 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 11.126     ;
; -9.865  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.065     ; 10.838     ;
; -9.828  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 10.832     ;
; -9.801  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 10.807     ;
; -9.671  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.645     ;
; -9.655  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 10.623     ;
; -9.546  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.065     ; 10.519     ;
; -9.544  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 10.520     ;
; -9.509  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 10.513     ;
; -9.365  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 10.415     ;
; -9.360  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.015     ; 10.383     ;
; -9.359  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 10.345     ;
; -9.358  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a51~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.087     ; 10.309     ;
; -9.355  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 10.361     ;
; -9.352  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.015     ; 10.375     ;
; -9.352  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 10.326     ;
; -9.337  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.050     ; 10.325     ;
; -9.336  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 10.304     ;
; -9.314  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.052     ; 10.300     ;
; -9.275  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.282     ;
; -9.225  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 10.201     ;
; -9.183  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.017     ; 10.204     ;
; -9.116  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 10.151     ;
; -9.116  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a83~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 10.085     ;
; -9.100  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 10.082     ;
; -9.066  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 10.033     ;
; -9.055  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 10.037     ;
; -9.048  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a65~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.010     ; 10.076     ;
; -9.039  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a51~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.990      ;
; -9.036  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 10.086     ;
; -9.035  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.049     ; 10.024     ;
; -9.026  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 10.032     ;
; -9.008  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.050     ; 9.996      ;
; -9.006  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.020     ; 10.024     ;
; -9.003  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 10.019     ;
; -8.992  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 10.008     ;
; -8.962  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a21~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 9.957      ;
; -8.929  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 9.930      ;
; -8.923  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a50~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 9.905      ;
; -8.918  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 9.919      ;
; -8.918  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a66~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 9.929      ;
; -8.896  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 9.881      ;
; -8.878  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.885      ;
; -8.878  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 9.920      ;
; -8.818  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 9.803      ;
; -8.800  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 9.772      ;
; -8.797  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a83~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 9.766      ;
; -8.795  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.017     ; 9.816      ;
; -8.795  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a60~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.769      ;
; -8.790  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.028     ; 9.800      ;
; -8.787  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a60~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.761      ;
; -8.779  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.028     ; 9.789      ;
; -8.774  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a8~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 9.755      ;
; -8.773  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.029     ; 9.782      ;
; -8.760  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.050     ; 9.748      ;
; -8.749  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.050     ; 9.737      ;
; -8.736  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a65~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.010     ; 9.764      ;
; -8.728  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 9.763      ;
; -8.727  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.707      ;
; -8.727  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 9.762      ;
; -8.718  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 9.726      ;
; -8.710  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 9.718      ;
; -8.706  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.049     ; 9.695      ;
; -8.703  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.663      ;
; -8.695  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 9.651      ;
; -8.695  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 9.645      ;
; -8.694  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.020     ; 9.712      ;
; -8.693  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a124~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 9.688      ;
; -8.692  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.672      ;
; -8.692  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a37~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 9.697      ;
; -8.685  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a124~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 9.680      ;
; -8.684  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 9.640      ;
; -8.678  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.645      ;
; -8.672  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 9.707      ;
; -8.668  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 9.674      ;
; -8.662  ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a69~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.173      ; 9.873      ;
; -8.649  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 9.624      ;
; -8.647  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a20~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.049     ; 9.636      ;
; -8.636  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.047     ; 9.627      ;
; -8.632  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a5~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.006     ; 9.664      ;
; -8.625  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.585      ;
; -8.617  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 9.567      ;
; -8.613  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 9.619      ;
; -8.612  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a9~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 9.593      ;
; -8.611  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a55~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.590      ;
; -8.604  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.555      ;
; -8.598  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 9.568      ;
; -8.598  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a79~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 9.564      ;
; -8.596  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a121~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.017     ; 9.617      ;
; -8.587  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 9.557      ;
; -8.587  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a79~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 9.553      ;
; -8.579  ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a90~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.168      ; 9.785      ;
; -8.571  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a97~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 9.554      ;
; -8.569  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a20~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.049     ; 9.558      ;
; -8.566  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 9.608      ;
; -8.565  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a21~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 9.560      ;
+---------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -6.079 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.799     ; 3.888      ;
; -6.057 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.799     ; 3.866      ;
; -6.051 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.799     ; 3.860      ;
; -5.465 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.400     ; 3.545      ;
; -5.136 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.205     ; 2.250      ;
; -5.079 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.016     ; 2.534      ;
; -4.953 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.792     ; 2.632      ;
; -4.887 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.023     ; 2.472      ;
; -4.772 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.176     ; 3.076      ;
; -4.760 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.176     ; 3.064      ;
; -4.755 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.205     ; 1.869      ;
; -4.718 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.792     ; 2.397      ;
; -4.700 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.400     ; 2.780      ;
; -4.403 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.016     ; 1.858      ;
; -4.402 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.981     ; 1.740      ;
; -4.332 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.586     ; 2.089      ;
; -4.231 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.981     ; 1.569      ;
; -4.198 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.586     ; 1.955      ;
; -3.955 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.362     ; 1.936      ;
; -3.856 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.362     ; 1.837      ;
; -3.627 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.586     ; 1.384      ;
; -0.478 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.606      ; 1.645      ;
; -0.381 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.795      ; 1.889      ;
; -0.338 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 2.411      ; 2.471      ;
; -0.013 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.606      ; 1.680      ;
; 0.084  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.795      ; 1.924      ;
; 0.159  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 2.411      ; 2.474      ;
; 0.785  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 2.225      ; 1.025      ;
; 1.250  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 2.225      ; 1.060      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                    ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -4.865 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.924     ; 2.250      ;
; -4.675 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.602     ; 2.534      ;
; -4.549 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.378     ; 2.632      ;
; -4.519 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.400     ; 2.331      ;
; -4.484 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.924     ; 1.869      ;
; -4.314 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.378     ; 2.397      ;
; -4.131 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.700     ; 1.740      ;
; -3.999 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.602     ; 1.858      ;
; -3.960 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.700     ; 1.569      ;
; -3.889 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.176     ; 1.925      ;
; -3.797 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.041     ; 2.089      ;
; -3.750 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.176     ; 1.786      ;
; -3.724 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.798      ;
; -3.705 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.605      ; 4.770      ;
; -3.663 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.041     ; 1.955      ;
; -3.662 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.736      ;
; -3.622 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.400     ; 1.434      ;
; -3.572 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.503      ; 3.545      ;
; -3.521 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.274     ; 1.558      ;
; -3.432 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.547      ; 4.733      ;
; -3.420 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.817     ; 1.936      ;
; -3.406 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.617      ;
; -3.405 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.479      ;
; -3.387 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.605      ; 4.452      ;
; -3.378 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.452      ;
; -3.371 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.274     ; 1.408      ;
; -3.359 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.605      ; 4.424      ;
; -3.352 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.426      ;
; -3.321 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.817     ; 1.837      ;
; -3.316 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 4.390      ;
; -3.092 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.041     ; 1.384      ;
; -3.047 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -2.101     ; 1.083      ;
; -2.998 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 3.752      ;
; -2.945 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.347      ; 3.893      ;
; -2.916 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.547      ; 4.217      ;
; -2.879 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.727      ; 3.076      ;
; -2.872 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.051      ; 4.679      ;
; -2.867 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.727      ; 3.064      ;
; -2.857 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.347      ; 3.821      ;
; -2.807 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.503      ; 2.780      ;
; -2.776 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.830      ; 4.211      ;
; -2.769 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.547      ; 4.070      ;
; -2.748 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 3.502      ;
; -2.704 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.345      ; 3.821      ;
; -2.695 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.347      ; 3.643      ;
; -2.691 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.547      ; 3.992      ;
; -2.685 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.553      ; 3.992      ;
; -2.683 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.830      ; 3.981      ;
; -2.662 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.829      ; 3.951      ;
; -2.637 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.830      ; 4.072      ;
; -2.629 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 3.840      ;
; -2.620 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.830      ; 3.918      ;
; -2.617 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.347      ; 3.581      ;
; -2.577 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.040      ; 4.371      ;
; -2.563 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 3.637      ;
; -2.552 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.605      ; 3.617      ;
; -2.523 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.051      ; 4.330      ;
; -2.519 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 3.273      ;
; -2.516 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 3.279      ;
; -2.506 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 3.580      ;
; -2.470 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.345      ; 3.587      ;
; -2.443 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.771      ; 3.968      ;
; -2.390 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.553      ; 3.697      ;
; -2.385 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.552      ; 3.693      ;
; -2.370 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.324      ; 3.467      ;
; -2.344 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.771      ; 3.869      ;
; -2.334 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 3.545      ;
; -2.312 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.553      ; 3.619      ;
; -2.308 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 3.071      ;
; -2.277 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.264      ; 4.295      ;
; -2.262 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 3.473      ;
; -2.225 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.324      ; 3.322      ;
; -2.221 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 2.984      ;
; -2.180 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.911      ; 4.806      ;
; -2.178 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.264      ; 4.196      ;
; -2.131 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.777      ; 3.662      ;
; -2.128 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.040      ; 3.922      ;
; -2.104 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.431      ; 3.082      ;
; -2.093 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 2.847      ;
; -2.081 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.275      ; 4.112      ;
; -2.041 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.911      ; 4.667      ;
; -2.033 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.553      ; 3.340      ;
; -1.982 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.275      ; 4.013      ;
; -1.872 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.552      ; 3.180      ;
; -1.667 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.207      ; 2.430      ;
; -1.662 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.135      ; 4.512      ;
; -1.563 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.552      ; 2.871      ;
; -1.530 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.065      ; 4.373      ;
; -1.450 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.776      ; 2.982      ;
; -1.441 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.776      ; 2.973      ;
; -1.424 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.606      ; 2.635      ;
; -1.418 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.065      ; 4.261      ;
; -1.330 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.065      ; 4.173      ;
; -1.165 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.552      ; 2.473      ;
; -0.912 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.135      ; 3.762      ;
; -0.865 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 3.055      ; 3.674      ;
; -0.783 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.645      ; 2.026      ;
; -0.705 ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.044      ; 2.350      ;
; -0.647 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.296      ; 2.411      ;
; -0.634 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.646      ; 2.053      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                         ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.606 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.135      ; 2.902      ;
; -2.593 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.135      ; 2.889      ;
; -2.410 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -1.464     ; 1.083      ;
; -2.268 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.135      ; 2.564      ;
; -2.199 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.359      ; 2.719      ;
; -1.844 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.359      ; 2.364      ;
; -1.774 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.360      ; 2.271      ;
; -1.696 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.135      ; 1.992      ;
; -1.425 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.359      ; 1.945      ;
; -1.406 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.136      ; 1.679      ;
; -1.362 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.360      ; 1.859      ;
; -1.326 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.136      ; 1.599      ;
; 1.595  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 3.946      ; 2.254      ;
; 2.003  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 3.946      ; 2.346      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                   ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.511 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 4.664      ; 2.385      ;
; -2.221 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 6.222      ; 4.233      ;
; -2.190 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.985      ; 1.027      ;
; -2.034 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 4.664      ; 2.382      ;
; -2.005 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 6.211      ; 4.438      ;
; -1.745 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.985      ; 0.992      ;
; -1.649 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 6.222      ; 4.325      ;
; -1.451 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 6.211      ; 4.512      ;
; -0.677 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.301      ; 1.856      ;
; -0.574 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.965      ; 1.623      ;
; -0.234 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.868      ; 3.164      ;
; -0.230 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.301      ; 1.823      ;
; -0.155 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.868      ; 3.243      ;
; -0.129 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.965      ; 1.588      ;
; -0.115 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.738      ; 2.153      ;
; -0.105 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.879      ; 3.304      ;
; -0.080 ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.736      ; 2.186      ;
; -0.065 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.738      ; 2.203      ;
; -0.035 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.653      ; 3.148      ;
; -0.019 ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.687      ; 2.198      ;
; 0.018  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.879      ; 3.427      ;
; 0.205  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.373      ; 2.108      ;
; 0.207  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.371      ; 2.108      ;
; 0.217  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.342      ; 2.089      ;
; 0.267  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.719      ; 3.516      ;
; 0.274  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.373      ; 2.177      ;
; 0.284  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.653      ; 3.467      ;
; 0.413  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.956      ; 1.899      ;
; 0.427  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.934      ; 1.891      ;
; 0.435  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.956      ; 1.921      ;
; 0.460  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.957      ; 1.947      ;
; 0.706  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.664      ; 3.900      ;
; 0.717  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.018      ; 2.265      ;
; 0.741  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 2.345      ;
; 0.769  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.664      ; 3.963      ;
; 0.777  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.664      ; 3.971      ;
; 0.942  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.233      ; 2.705      ;
; 0.969  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.233      ; 2.732      ;
; 0.984  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.719      ; 4.233      ;
; 1.144  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.018      ; 2.692      ;
; 1.186  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 2.274      ;
; 1.324  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.018      ; 2.872      ;
; 1.363  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.768      ; 3.661      ;
; 1.378  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.504      ; 4.412      ;
; 1.465  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.768      ; 3.763      ;
; 1.487  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.757      ; 3.774      ;
; 1.502  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.504      ; 4.536      ;
; 1.546  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 2.634      ;
; 1.548  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.019      ; 3.097      ;
; 1.589  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.757      ; 3.876      ;
; 1.626  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.542      ; 3.698      ;
; 1.632  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.773      ; 2.935      ;
; 1.645  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 3.249      ;
; 1.653  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.234      ; 3.417      ;
; 1.659  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 3.263      ;
; 1.702  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.076      ; 3.308      ;
; 1.738  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 3.342      ;
; 1.742  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.228      ; 3.500      ;
; 1.748  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 2.836      ;
; 1.749  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.076      ; 3.355      ;
; 1.758  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 2.846      ;
; 1.806  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 3.410      ;
; 1.828  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.291      ; 3.649      ;
; 1.840  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.019      ; 3.389      ;
; 1.844  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.228      ; 3.602      ;
; 1.854  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.018      ; 3.402      ;
; 1.854  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.019      ; 3.403      ;
; 1.861  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.289      ; 3.680      ;
; 1.880  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.291      ; 3.701      ;
; 1.896  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.109     ; 1.317      ;
; 1.911  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.553      ; 3.994      ;
; 1.925  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.680      ; 3.135      ;
; 1.960  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 3.048      ;
; 1.975  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.542      ; 4.047      ;
; 1.976  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.289      ; 3.795      ;
; 1.983  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 3.071      ;
; 1.989  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.013      ; 3.532      ;
; 2.034  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.013      ; 3.577      ;
; 2.052  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.995      ; 2.577      ;
; 2.063  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.210      ; 2.803      ;
; 2.066  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.106      ; 1.702      ;
; 2.076  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.680      ; 3.286      ;
; 2.104  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.289      ; 3.923      ;
; 2.121  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.210      ; 2.861      ;
; 2.161  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 3.395      ;
; 2.163  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.702      ; 3.395      ;
; 2.193  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.019      ; 3.742      ;
; 2.194  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.106      ; 1.830      ;
; 2.227  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 3.461      ;
; 2.261  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.553      ; 4.344      ;
; 2.261  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 3.349      ;
; 2.278  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.013      ; 3.821      ;
; 2.390  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 3.624      ;
; 2.391  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.702      ; 3.623      ;
; 2.401  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.684     ; 1.247      ;
; 2.460  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 3.694      ;
; 2.470  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.558      ; 3.558      ;
; 2.480  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.013      ; 4.023      ;
; 2.494  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.076      ; 4.100      ;
; 2.528  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.074      ; 4.132      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.118 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 4.111      ; 2.245      ;
; -1.711 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 4.111      ; 2.152      ;
; 0.986  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 1.458      ;
; 1.022  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.657      ; 1.709      ;
; 1.090  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.657      ; 1.777      ;
; 1.097  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 1.569      ;
; 1.407  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 1.879      ;
; 1.496  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.657      ; 2.183      ;
; 1.518  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.657      ; 2.205      ;
; 1.802  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.657      ; 2.489      ;
; 1.991  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 2.463      ;
; 2.042  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -1.193     ; 0.879      ;
; 2.110  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 2.582      ;
; 2.238  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.442      ; 2.710      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.555 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 2.340      ; 1.027      ;
; -1.090 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 2.340      ; 0.992      ;
; -0.391 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 2.534      ; 2.385      ;
; -0.362 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.743      ; 1.623      ;
; -0.359 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.973      ; 1.856      ;
; 0.103  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.743      ; 1.588      ;
; 0.106  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 2.534      ; 2.382      ;
; 0.108  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.973      ; 1.823      ;
; 3.056  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.329     ; 1.247      ;
; 3.279  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.114     ; 1.685      ;
; 3.381  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.114     ; 1.787      ;
; 3.551  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.329     ; 1.742      ;
; 3.652  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.711     ; 1.461      ;
; 3.691  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.329     ; 1.882      ;
; 3.825  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.711     ; 1.634      ;
; 3.937  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.696     ; 1.761      ;
; 4.192  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.135     ; 2.577      ;
; 4.200  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.926     ; 1.794      ;
; 4.203  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.920     ; 2.803      ;
; 4.246  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.481     ; 2.285      ;
; 4.261  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.920     ; 2.861      ;
; 4.327  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.481     ; 2.366      ;
; 4.562  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.788     ; 2.294      ;
; 4.563  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.926     ; 2.157      ;
; 4.603  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.696     ; 2.427      ;
; 4.948  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.135     ; 3.333      ;
; 5.707  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.573     ; 3.654      ;
; 5.737  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.573     ; 3.684      ;
; 5.775  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.573     ; 3.722      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.199 ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 3.587      ; 3.836      ;
; 0.064  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E2                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 3.107      ; 3.609      ;
; 0.075  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 3.115      ; 3.638      ;
; 0.123  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 1.970      ;
; 0.123  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 1.970      ;
; 0.188  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.035      ;
; 0.188  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.035      ;
; 0.236  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.621      ; 2.073      ;
; 0.236  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.621      ; 2.073      ;
; 0.242  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.626      ; 2.084      ;
; 0.242  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.626      ; 2.084      ;
; 0.276  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.117      ;
; 0.276  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.117      ;
; 0.276  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.117      ;
; 0.282  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.129      ;
; 0.282  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.129      ;
; 0.282  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.129      ;
; 0.308  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.626      ; 2.150      ;
; 0.309  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.621      ; 2.146      ;
; 0.309  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.621      ; 2.146      ;
; 0.329  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[31]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.814      ; 1.329      ;
; 0.359  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[29]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.814      ; 1.359      ;
; 0.401  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.632      ; 2.249      ;
; 0.401  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.632      ; 2.249      ;
; 0.458  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.305      ;
; 0.458  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.305      ;
; 0.458  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.631      ; 2.305      ;
; 0.460  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.622      ; 2.298      ;
; 0.460  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.622      ; 2.298      ;
; 0.474  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[24]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.584      ; 1.244      ;
; 0.488  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.632      ; 2.336      ;
; 0.488  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.632      ; 2.336      ;
; 0.489  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.622      ; 2.327      ;
; 0.489  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.622      ; 2.327      ;
; 0.500  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 3.115      ; 4.053      ;
; 0.507  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 3.587      ; 4.042      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[15]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[14]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[13]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[12]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[11]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[10]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[9]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[8]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[7]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[6]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[5]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[4]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[3]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[2]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.519  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[1]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.555      ;
; 0.546  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.387      ;
; 0.546  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.387      ;
; 0.546  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.625      ; 2.387      ;
; 0.574  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[28]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.584      ; 1.344      ;
; 0.609  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[30]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.817      ; 1.612      ;
; 0.612  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E2                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 3.107      ; 3.657      ;
; 0.660  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 3.115      ; 3.723      ;
; 0.678  ; CONTROLUNIT:inst5|STATE.T0                                                                                 ; CONTROLUNIT:inst5|STATE.T1                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.048      ; 0.912      ;
; 0.706  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[0]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.330      ; 1.742      ;
; 0.760  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 1.970      ;
; 0.760  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 1.970      ;
; 0.800  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.628      ; 2.644      ;
; 0.825  ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[0] ; CLK                        ; CLK         ; 0.000        ; 0.082      ; 1.093      ;
; 0.825  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.035      ;
; 0.825  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.035      ;
; 0.858  ; Datapath:inst|instruction_register:b2v_inst1|output[3]                                                     ; Datapath:inst|single_register:b2v_PC_REGISTER|output[3]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.082      ; 1.126      ;
; 0.873  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 2.073      ;
; 0.873  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 2.073      ;
; 0.879  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.989      ; 2.084      ;
; 0.879  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.989      ; 2.084      ;
; 0.880  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[27]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.808      ; 1.874      ;
; 0.913  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.988      ; 2.117      ;
; 0.913  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.988      ; 2.117      ;
; 0.913  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.988      ; 2.117      ;
; 0.919  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.129      ;
; 0.919  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.129      ;
; 0.919  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.129      ;
; 0.927  ; Datapath:inst|instruction_register:b2v_inst1|output[15]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[2] ; CLK                        ; CLK         ; 0.000        ; 0.082      ; 1.195      ;
; 0.945  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.989      ; 2.150      ;
; 0.946  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 2.146      ;
; 0.946  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 2.146      ;
; 0.949  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.593      ; 1.728      ;
; 0.965  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 3.115      ; 4.018      ;
; 1.038  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.995      ; 2.249      ;
; 1.038  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.995      ; 2.249      ;
; 1.083  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[2]                                                       ; CLK                        ; CLK         ; 0.000        ; 0.087      ; 1.356      ;
; 1.095  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.305      ;
; 1.095  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.305      ;
; 1.095  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.994      ; 2.305      ;
; 1.097  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.985      ; 2.298      ;
; 1.097  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.985      ; 2.298      ;
; 1.120  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.080      ; 1.386      ;
; 1.125  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.995      ; 2.336      ;
; 1.125  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.995      ; 2.336      ;
; 1.126  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.985      ; 2.327      ;
; 1.126  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.985      ; 2.327      ;
; 1.154  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.160  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                                                                              ; Datapath:inst|single_register:b2v_SVOP|output[15]                                                            ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.320      ; 2.186      ;
; 1.160  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                                                                              ; Datapath:inst|single_register:b2v_SVOP|output[14]                                                            ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.320      ; 2.186      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|datac            ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datac            ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datac            ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datac            ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|combout           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SOP_Ld_Reg|datac               ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datad             ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|datad             ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|datad              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|combout          ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datad               ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datac               ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datad                 ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datad                 ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[1]          ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|datad             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector38~0|datad             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|datab             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|datab            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|datac             ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datac             ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~2|datac             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datab             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~2|combout           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datad              ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|combout           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|combout            ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|combout             ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|datab              ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datac       ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[3]           ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[0]           ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|combout           ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|sel_ir|dataa                   ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; CONTROLUNIT:inst5|sel_ir             ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.453 ; 2.516 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.453 ; 2.901 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 2.453 ; 2.901 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 2.402 ; 2.872 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 1.742 ; 2.176 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 2.062 ; 2.541 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 2.059 ; 2.513 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 2.216 ; 2.702 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 2.117 ; 2.562 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 2.051 ; 2.500 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.917 ; 2.390 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 2.272 ; 2.784 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 2.184 ; 2.645 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 2.078 ; 2.459 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.950 ; 2.391 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 2.197 ; 2.689 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 2.063 ; 2.481 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.419 ; 0.511 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.730  ; 0.667  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 0.060  ; -0.006 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -1.953 ; -2.381 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -1.903 ; -2.352 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -1.271 ; -1.685 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -1.502 ; -1.946 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -1.574 ; -2.007 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -1.650 ; -2.097 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -1.634 ; -2.053 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -1.564 ; -1.994 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -1.437 ; -1.888 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -1.778 ; -2.267 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -1.617 ; -2.044 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.592 ; -1.954 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -1.469 ; -1.889 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -1.704 ; -2.174 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -1.584 ; -1.976 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.060  ; -0.006 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 10.388 ; 10.292 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 8.049  ; 8.130  ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 8.249  ; 8.272  ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 10.137 ; 9.877  ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 8.243  ; 8.283  ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 8.457  ; 8.490  ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 8.620  ; 8.637  ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 10.058 ; 9.984  ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 9.391  ; 9.317  ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 10.048 ; 9.963  ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 10.051 ; 9.979  ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 10.124 ; 9.969  ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 10.388 ; 10.292 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 9.851  ; 9.784  ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 9.352  ; 9.277  ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 9.559  ; 9.495  ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 9.686  ; 9.602  ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 11.260 ; 11.266 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 9.457  ; 9.354  ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 11.260 ; 11.266 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 7.976  ; 8.012  ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 9.849  ; 9.784  ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 9.714  ; 9.644  ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 9.430  ; 9.358  ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 9.775  ; 9.690  ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 10.138 ; 10.056 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 10.088 ; 10.004 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.733  ; 7.789  ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 10.149 ; 10.003 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 9.640  ; 9.561  ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 9.251  ; 9.204  ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 9.426  ; 9.363  ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 10.000 ; 9.907  ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 10.077 ; 9.991  ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 9.800  ; 9.680  ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 7.773  ; 7.849  ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 7.773  ; 7.849  ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 7.966  ; 7.986  ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 9.777  ; 9.527  ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.959  ; 7.996  ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 8.163  ; 8.194  ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 8.323  ; 8.337  ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 9.702  ; 9.629  ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 9.061  ; 8.989  ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 9.693  ; 9.610  ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 9.696  ; 9.625  ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 9.763  ; 9.613  ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 10.019 ; 9.925  ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 9.504  ; 9.438  ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 9.023  ; 8.950  ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 9.225  ; 9.161  ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 9.346  ; 9.264  ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 7.470  ; 7.522  ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 9.123  ; 9.024  ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 10.856 ; 10.861 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 7.704  ; 7.737  ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 9.503  ; 9.439  ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 9.372  ; 9.303  ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 9.099  ; 9.028  ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 9.433  ; 9.349  ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 9.780  ; 9.699  ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 9.730  ; 9.648  ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.470  ; 7.522  ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 9.789  ; 9.648  ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 9.300  ; 9.223  ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 8.926  ; 8.880  ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 9.095  ; 9.033  ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 9.647  ; 9.556  ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 9.720  ; 9.636  ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 9.435  ; 9.318  ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                   ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; 94.0 MHz   ; 94.0 MHz        ; CLK                        ;                         ;
; 716.33 MHz ; 229.67 MHz      ; CONTROLUNIT:inst5|STATE.T2 ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -9.638 ; -4616.099     ;
; CONTROLUNIT:inst5|STATE.E0 ; -5.569 ; -23.913       ;
; CONTROLUNIT:inst5|STATE.T2 ; -4.445 ; -75.515       ;
; CONTROLUNIT:inst5|STATE.E2 ; -2.337 ; -6.007        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.T2 ; -2.239 ; -9.049        ;
; CONTROLUNIT:inst5|STATE.E2 ; -1.875 ; -1.875        ;
; CONTROLUNIT:inst5|STATE.E0 ; -1.378 ; -2.390        ;
; CLK                        ; -0.133 ; -0.133        ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -1899.452     ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.249  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.398  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.438  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -9.638 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.071     ; 10.597     ;
; -9.606 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.070     ; 10.566     ;
; -9.342 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.071     ; 10.301     ;
; -9.310 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.070     ; 10.270     ;
; -9.306 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 10.309     ;
; -9.074 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.059     ; 10.045     ;
; -9.053 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 10.050     ;
; -9.008 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 10.012     ;
; -8.884 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 9.854      ;
; -8.879 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.067     ; 9.842      ;
; -8.776 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.058     ; 9.748      ;
; -8.765 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 9.735      ;
; -8.755 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.032     ; 9.753      ;
; -8.589 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a51~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.083     ; 9.536      ;
; -8.586 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.059     ; 9.557      ;
; -8.581 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 9.545      ;
; -8.573 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.029     ; 9.574      ;
; -8.532 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.015      ; 9.577      ;
; -8.530 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 9.512      ;
; -8.529 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 9.511      ;
; -8.491 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 9.474      ;
; -8.467 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.059     ; 9.438      ;
; -8.436 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.008     ; 9.458      ;
; -8.430 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.009     ; 9.451      ;
; -8.427 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 9.430      ;
; -8.386 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a83~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.069     ; 9.347      ;
; -8.377 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.013     ; 9.394      ;
; -8.312 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.005      ; 9.347      ;
; -8.311 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.051     ; 9.290      ;
; -8.291 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a51~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.082     ; 9.239      ;
; -8.279 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 9.263      ;
; -8.272 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 9.252      ;
; -8.271 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 9.235      ;
; -8.266 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 9.268      ;
; -8.240 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a65~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.006     ; 9.264      ;
; -8.227 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.019     ; 9.238      ;
; -8.225 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.016      ; 9.271      ;
; -8.222 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 9.205      ;
; -8.214 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.020     ; 9.224      ;
; -8.210 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.015     ; 9.225      ;
; -8.178 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a66~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.022     ; 9.186      ;
; -8.145 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 9.142      ;
; -8.145 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a21~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.040     ; 9.135      ;
; -8.132 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 9.128      ;
; -8.116 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a50~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 9.093      ;
; -8.088 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a83~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.068     ; 9.050      ;
; -8.079 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 9.060      ;
; -8.062 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.008      ; 9.100      ;
; -8.058 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 9.062      ;
; -8.055 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 9.060      ;
; -8.047 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.062     ; 9.015      ;
; -8.042 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 9.046      ;
; -8.025 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.014     ; 9.041      ;
; -8.023 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 9.010      ;
; -8.010 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 8.996      ;
; -8.005 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 8.987      ;
; -7.990 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 8.967      ;
; -7.972 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.045     ; 8.957      ;
; -7.960 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.004      ; 8.994      ;
; -7.959 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a60~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.059     ; 8.930      ;
; -7.958 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.936      ;
; -7.957 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a65~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.007     ; 8.980      ;
; -7.953 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a60~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 8.923      ;
; -7.943 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.074     ; 8.899      ;
; -7.942 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.076     ; 8.896      ;
; -7.940 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.083     ; 8.887      ;
; -7.931 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a37~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 8.930      ;
; -7.929 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.077     ; 8.882      ;
; -7.927 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.016     ; 8.941      ;
; -7.924 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a8~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.902      ;
; -7.920 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 8.906      ;
; -7.919 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.067     ; 8.882      ;
; -7.914 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.002      ; 8.946      ;
; -7.904 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a5~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.002     ; 8.932      ;
; -7.901 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a9~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 8.878      ;
; -7.894 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.056     ; 8.868      ;
; -7.888 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a121~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.013     ; 8.905      ;
; -7.886 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a20~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 8.872      ;
; -7.879 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 8.882      ;
; -7.872 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a79~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.064     ; 8.838      ;
; -7.869 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.073     ; 8.826      ;
; -7.867 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.062     ; 8.835      ;
; -7.866 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.082     ; 8.814      ;
; -7.862 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.001      ; 8.893      ;
; -7.859 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a79~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.065     ; 8.824      ;
; -7.854 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.063     ; 8.821      ;
; -7.852 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 8.857      ;
; -7.840 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a55~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.818      ;
; -7.838 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 8.843      ;
; -7.832 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 8.836      ;
; -7.829 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a124~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 8.823      ;
; -7.827 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 8.829      ;
; -7.826 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a66~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 8.833      ;
; -7.823 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a124~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.816      ;
; -7.822 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.082     ; 8.770      ;
; -7.817 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a41~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.077     ; 8.770      ;
; -7.812 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a20~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 8.799      ;
; -7.795 ; CONTROLUNIT:inst5|mux_A_sel[0]                                                                                                ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; 0.657      ; 8.972      ;
; -7.788 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a55~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 8.765      ;
; -7.783 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a69~porta_address_reg0 ; CLK                        ; CLK         ; 1.000        ; 0.141      ; 8.954      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.569 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.646     ; 3.612      ;
; -5.563 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.646     ; 3.606      ;
; -5.539 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.646     ; 3.582      ;
; -5.039 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.327     ; 3.286      ;
; -4.691 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.048     ; 2.072      ;
; -4.675 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.861     ; 2.379      ;
; -4.467 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.669     ; 2.363      ;
; -4.435 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.838     ; 2.286      ;
; -4.404 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.135     ; 2.843      ;
; -4.362 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.135     ; 2.801      ;
; -4.348 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -2.048     ; 1.729      ;
; -4.298 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.327     ; 2.545      ;
; -4.295 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.669     ; 2.191      ;
; -4.003 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.861     ; 1.707      ;
; -3.994 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.856     ; 1.567      ;
; -3.939 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.504     ; 1.886      ;
; -3.842 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.856     ; 1.415      ;
; -3.820 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.504     ; 1.767      ;
; -3.648 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.312     ; 1.787      ;
; -3.552 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.312     ; 1.691      ;
; -3.307 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.504     ; 1.254      ;
; -0.444 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.433      ; 1.529      ;
; -0.360 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.620      ; 1.768      ;
; -0.355 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 2.154      ; 2.306      ;
; 0.079  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.433      ; 1.506      ;
; 0.189  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.620      ; 1.719      ;
; 0.229  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 2.154      ; 2.222      ;
; 0.708  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.977      ; 0.943      ;
; 1.194  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.977      ; 0.957      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                     ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -4.445 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.792     ; 2.072      ;
; -4.332 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.508     ; 2.379      ;
; -4.166 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.436     ; 2.117      ;
; -4.124 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.316     ; 2.363      ;
; -4.102 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.792     ; 1.729      ;
; -3.952 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.316     ; 2.191      ;
; -3.748 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.600     ; 1.567      ;
; -3.660 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.508     ; 1.707      ;
; -3.599 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.244     ; 1.742      ;
; -3.596 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.600     ; 1.415      ;
; -3.488 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.244     ; 1.631      ;
; -3.473 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.369      ;
; -3.454 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.009     ; 1.886      ;
; -3.452 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.334      ; 4.340      ;
; -3.430 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.326      ;
; -3.351 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.371      ; 3.286      ;
; -3.350 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.436     ; 1.301      ;
; -3.335 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.009     ; 1.767      ;
; -3.306 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.284      ; 4.402      ;
; -3.237 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.249      ;
; -3.212 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.220     ; 1.412      ;
; -3.190 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.086      ;
; -3.165 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.334      ; 4.053      ;
; -3.163 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.817     ; 1.787      ;
; -3.154 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.050      ;
; -3.131 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 4.027      ;
; -3.129 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.334      ; 4.017      ;
; -3.095 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.991      ;
; -3.073 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.220     ; 1.273      ;
; -3.067 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.817     ; 1.691      ;
; -2.822 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.009     ; 1.254      ;
; -2.800 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 3.426      ;
; -2.796 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.120      ; 3.598      ;
; -2.780 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.284      ; 3.876      ;
; -2.740 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.734      ; 4.288      ;
; -2.734 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.120      ; 3.534      ;
; -2.716 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.563      ; 2.843      ;
; -2.709 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.284      ; 3.805      ;
; -2.683 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -1.925     ; 0.974      ;
; -2.674 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.563      ; 2.801      ;
; -2.667 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.527      ; 3.871      ;
; -2.633 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 3.259      ;
; -2.610 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.371      ; 2.545      ;
; -2.610 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.284      ; 3.706      ;
; -2.600 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.117      ; 3.544      ;
; -2.597 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.290      ; 3.699      ;
; -2.580 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.120      ; 3.382      ;
; -2.561 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.573      ;
; -2.556 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.527      ; 3.644      ;
; -2.545 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.527      ; 3.749      ;
; -2.529 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.526      ; 3.609      ;
; -2.521 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.120      ; 3.321      ;
; -2.497 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.527      ; 3.585      ;
; -2.452 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.725      ; 3.989      ;
; -2.426 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.322      ;
; -2.421 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.734      ; 3.969      ;
; -2.410 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.334      ; 3.298      ;
; -2.410 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.476      ; 3.698      ;
; -2.388 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.117      ; 3.332      ;
; -2.381 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 3.007      ;
; -2.373 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.269      ;
; -2.363 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 2.989      ;
; -2.314 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.476      ; 3.602      ;
; -2.278 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.100      ; 3.205      ;
; -2.278 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.290      ; 3.380      ;
; -2.276 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.917      ; 4.005      ;
; -2.260 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.289      ; 3.363      ;
; -2.251 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.290      ; 3.353      ;
; -2.242 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.254      ;
; -2.215 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 3.227      ;
; -2.205 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 2.831      ;
; -2.180 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.917      ; 3.909      ;
; -2.172 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.100      ; 3.099      ;
; -2.135 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 2.761      ;
; -2.131 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.495      ; 4.406      ;
; -2.121 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.725      ; 3.658      ;
; -2.095 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.926      ; 3.835      ;
; -2.048 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.495      ; 4.323      ;
; -2.042 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.482      ; 3.336      ;
; -2.023 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.182      ; 2.841      ;
; -1.999 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.926      ; 3.739      ;
; -1.978 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 2.604      ;
; -1.931 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.290      ; 3.033      ;
; -1.777 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.289      ; 2.880      ;
; -1.675 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.687      ; 4.142      ;
; -1.585 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.990      ; 2.211      ;
; -1.578 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.636      ; 4.047      ;
; -1.570 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.289      ; 2.673      ;
; -1.435 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.636      ; 3.904      ;
; -1.415 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.481      ; 2.710      ;
; -1.401 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.481      ; 2.696      ;
; -1.364 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.335      ; 2.376      ;
; -1.356 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.636      ; 3.825      ;
; -1.140 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.289      ; 2.243      ;
; -0.987 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.687      ; 3.454      ;
; -0.967 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.629      ; 3.408      ;
; -0.769 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.401      ; 1.849      ;
; -0.720 ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.771      ; 2.173      ;
; -0.712 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.828      ; 3.373      ;
; -0.692 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.980      ; 2.233      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.337 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 2.675      ;
; -2.335 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 2.673      ;
; -2.092 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -1.334     ; 0.974      ;
; -2.064 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 2.402      ;
; -1.986 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.301      ; 2.516      ;
; -1.668 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.301      ; 2.198      ;
; -1.578 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.302      ; 2.089      ;
; -1.480 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 1.818      ;
; -1.260 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.301      ; 1.790      ;
; -1.201 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.110      ; 1.520      ;
; -1.197 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.302      ; 1.708      ;
; -1.123 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.110      ; 1.442      ;
; 1.532  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 3.590      ; 2.010      ;
; 1.851  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 3.590      ; 2.191      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                    ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.239 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 4.167      ; 2.141      ;
; -1.965 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.536      ; 3.784      ;
; -1.952 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.665      ; 0.926      ;
; -1.762 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.526      ; 3.977      ;
; -1.677 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 4.167      ; 2.223      ;
; -1.482 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.665      ; 0.916      ;
; -1.229 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.536      ; 4.040      ;
; -1.054 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.526      ; 4.205      ;
; -0.612 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.056      ; 1.657      ;
; -0.519 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.760      ; 1.454      ;
; -0.083 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.056      ; 1.706      ;
; -0.016 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.760      ; 1.477      ;
; 0.019  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.351      ; 2.900      ;
; 0.023  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.374      ; 1.927      ;
; 0.048  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.373      ; 1.951      ;
; 0.063  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.374      ; 1.967      ;
; 0.079  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.351      ; 2.960      ;
; 0.086  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.359      ; 2.975      ;
; 0.099  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.332      ; 1.961      ;
; 0.193  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.165      ; 2.888      ;
; 0.237  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.359      ; 3.126      ;
; 0.288  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.065      ; 1.883      ;
; 0.291  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.063      ; 1.884      ;
; 0.299  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.040      ; 1.869      ;
; 0.352  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.065      ; 1.947      ;
; 0.424  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.165      ; 3.119      ;
; 0.425  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.213      ; 3.168      ;
; 0.509  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.663      ; 1.702      ;
; 0.510  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.681      ; 1.721      ;
; 0.532  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.682      ; 1.744      ;
; 0.540  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.681      ; 1.751      ;
; 0.830  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 2.064      ;
; 0.842  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.173      ; 3.545      ;
; 0.851  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.752      ; 2.133      ;
; 0.876  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.173      ; 3.579      ;
; 0.929  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.173      ; 3.632      ;
; 1.040  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.890      ; 2.460      ;
; 1.088  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.890      ; 2.508      ;
; 1.105  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.213      ; 3.848      ;
; 1.169  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 2.403      ;
; 1.238  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.305      ; 2.073      ;
; 1.374  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 2.608      ;
; 1.383  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.368      ; 3.281      ;
; 1.465  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.027      ; 4.022      ;
; 1.479  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.368      ; 3.377      ;
; 1.492  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.358      ; 3.380      ;
; 1.567  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.706      ; 2.803      ;
; 1.572  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.304      ; 2.406      ;
; 1.588  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.358      ; 3.476      ;
; 1.594  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.027      ; 4.151      ;
; 1.609  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.172      ; 3.311      ;
; 1.627  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.752      ; 2.909      ;
; 1.643  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.490      ; 2.663      ;
; 1.656  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.752      ; 2.938      ;
; 1.660  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.892      ; 3.082      ;
; 1.710  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.305      ; 2.545      ;
; 1.712  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.305      ; 2.547      ;
; 1.719  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.886      ; 3.135      ;
; 1.725  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.754      ; 3.009      ;
; 1.752  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.753      ; 3.035      ;
; 1.762  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.754      ; 3.046      ;
; 1.790  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.752      ; 3.072      ;
; 1.805  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.706      ; 3.041      ;
; 1.815  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.886      ; 3.231      ;
; 1.834  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.706      ; 3.070      ;
; 1.849  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.178     ; 1.201      ;
; 1.855  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.420      ; 2.805      ;
; 1.859  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.940      ; 3.329      ;
; 1.871  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.704      ; 3.105      ;
; 1.882  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.939      ; 3.351      ;
; 1.901  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.940      ; 3.371      ;
; 1.932  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.182      ; 3.644      ;
; 1.937  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.304      ; 2.771      ;
; 1.953  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.700      ; 3.183      ;
; 1.977  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.938      ; 3.445      ;
; 1.982  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.305      ; 2.817      ;
; 1.987  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.420      ; 2.937      ;
; 1.987  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.700      ; 3.217      ;
; 1.997  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.172      ; 3.699      ;
; 2.005  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.813      ; 2.348      ;
; 2.016  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.008      ; 1.554      ;
; 2.035  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.999      ; 2.564      ;
; 2.076  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.440      ; 3.046      ;
; 2.079  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.438      ; 3.047      ;
; 2.084  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.938      ; 3.552      ;
; 2.088  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.999      ; 2.617      ;
; 2.110  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.706      ; 3.346      ;
; 2.132  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.008      ; 1.670      ;
; 2.137  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.440      ; 3.107      ;
; 2.166  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.304      ; 3.000      ;
; 2.189  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.700      ; 3.419      ;
; 2.249  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.182      ; 3.961      ;
; 2.283  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.440      ; 3.253      ;
; 2.286  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.438      ; 3.254      ;
; 2.292  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.689     ; 1.133      ;
; 2.348  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.440      ; 3.318      ;
; 2.419  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.304      ; 3.253      ;
; 2.452  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.700      ; 3.682      ;
; 2.475  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.754      ; 3.759      ;
; 2.491  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.503     ; 1.518      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                           ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.875 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 3.740      ; 2.098      ;
; -1.552 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 3.740      ; 1.921      ;
; 0.927  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.387      ; 1.344      ;
; 0.942  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.573      ; 1.545      ;
; 1.003  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.572      ; 1.605      ;
; 1.030  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.387      ; 1.447      ;
; 1.306  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.386      ; 1.722      ;
; 1.366  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.573      ; 1.969      ;
; 1.366  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.572      ; 1.968      ;
; 1.640  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.572      ; 2.242      ;
; 1.782  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.386      ; 2.198      ;
; 1.863  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -1.090     ; 0.803      ;
; 1.923  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.386      ; 2.339      ;
; 2.039  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.386      ; 2.455      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                             ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.378 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 2.081      ; 0.926      ;
; -0.888 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 2.081      ; 0.916      ;
; -0.347 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 2.265      ; 2.141      ;
; -0.340 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.774      ; 1.657      ;
; -0.325 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.556      ; 1.454      ;
; 0.198  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.556      ; 1.477      ;
; 0.209  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.774      ; 1.706      ;
; 0.235  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 2.265      ; 2.223      ;
; 2.886  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.273     ; 1.133      ;
; 3.085  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.087     ; 1.518      ;
; 3.181  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.087     ; 1.614      ;
; 3.343  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.273     ; 1.590      ;
; 3.436  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.612     ; 1.344      ;
; 3.468  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.273     ; 1.715      ;
; 3.604  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.612     ; 1.512      ;
; 3.665  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.580     ; 1.605      ;
; 3.892  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.798     ; 1.614      ;
; 3.917  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.089     ; 2.348      ;
; 3.947  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.903     ; 2.564      ;
; 3.959  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.394     ; 2.085      ;
; 4.000  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.903     ; 2.617      ;
; 4.060  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.394     ; 2.186      ;
; 4.156  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.627     ; 2.049      ;
; 4.221  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.798     ; 1.943      ;
; 4.234  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.580     ; 2.174      ;
; 4.610  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.089     ; 3.041      ;
; 5.191  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.441     ; 3.270      ;
; 5.214  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.441     ; 3.293      ;
; 5.245  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.441     ; 3.324      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.133 ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 3.289      ; 3.570      ;
; 0.124  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.792      ;
; 0.124  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.792      ;
; 0.128  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 2.830      ; 3.372      ;
; 0.130  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E2                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.824      ; 3.358      ;
; 0.183  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.851      ;
; 0.183  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.851      ;
; 0.234  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 1.894      ;
; 0.234  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 1.894      ;
; 0.237  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.464      ; 1.902      ;
; 0.237  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.464      ; 1.902      ;
; 0.266  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 1.930      ;
; 0.266  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 1.930      ;
; 0.266  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 1.930      ;
; 0.269  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.937      ;
; 0.269  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.937      ;
; 0.269  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 1.937      ;
; 0.292  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 1.952      ;
; 0.292  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 1.952      ;
; 0.298  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.464      ; 1.963      ;
; 0.306  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[31]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.755      ; 1.232      ;
; 0.336  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[29]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.755      ; 1.262      ;
; 0.369  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.468      ; 2.038      ;
; 0.369  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.468      ; 2.038      ;
; 0.410  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 2.070      ;
; 0.410  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 2.070      ;
; 0.415  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[24]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.559      ; 1.145      ;
; 0.427  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 2.095      ;
; 0.427  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 2.095      ;
; 0.427  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.467      ; 2.095      ;
; 0.430  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 3.289      ; 3.633      ;
; 0.434  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.468      ; 2.103      ;
; 0.434  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.468      ; 2.103      ;
; 0.450  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 2.110      ;
; 0.450  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.459      ; 2.110      ;
; 0.491  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 2.155      ;
; 0.491  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 2.155      ;
; 0.491  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.463      ; 2.155      ;
; 0.510  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[28]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.559      ; 1.240      ;
; 0.514  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.830      ; 3.748      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[15]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[14]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[13]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[12]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[11]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[10]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[9]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[8]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[7]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[6]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[5]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[4]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[3]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[2]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.529  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[1]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.191      ; 1.411      ;
; 0.554  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[30]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.759      ; 1.484      ;
; 0.554  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E2                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 2.824      ; 3.282      ;
; 0.616  ; CONTROLUNIT:inst5|STATE.T0                                                                                 ; CONTROLUNIT:inst5|STATE.T1                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.045      ; 0.832      ;
; 0.624  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 2.830      ; 3.368      ;
; 0.687  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[0]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.192      ; 1.570      ;
; 0.715  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.792      ;
; 0.715  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.792      ;
; 0.719  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 1.465      ; 2.385      ;
; 0.765  ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[0] ; CLK                        ; CLK         ; 0.000        ; 0.074      ; 1.010      ;
; 0.774  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.851      ;
; 0.774  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.851      ;
; 0.786  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[27]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.751      ; 1.708      ;
; 0.793  ; Datapath:inst|instruction_register:b2v_inst1|output[3]                                                     ; Datapath:inst|single_register:b2v_PC_REGISTER|output[3]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.072      ; 1.036      ;
; 0.825  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 1.894      ;
; 0.825  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 1.894      ;
; 0.827  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.567      ; 1.565      ;
; 0.828  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.873      ; 1.902      ;
; 0.828  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.873      ; 1.902      ;
; 0.857  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.872      ; 1.930      ;
; 0.857  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.872      ; 1.930      ;
; 0.857  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.872      ; 1.930      ;
; 0.860  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.937      ;
; 0.860  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.937      ;
; 0.860  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 1.937      ;
; 0.867  ; Datapath:inst|instruction_register:b2v_inst1|output[15]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[2] ; CLK                        ; CLK         ; 0.000        ; 0.073      ; 1.111      ;
; 0.883  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 1.952      ;
; 0.883  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 1.952      ;
; 0.889  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.873      ; 1.963      ;
; 0.903  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 2.830      ; 3.637      ;
; 0.960  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.877      ; 2.038      ;
; 0.960  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.877      ; 2.038      ;
; 1.001  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 2.070      ;
; 1.001  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 2.070      ;
; 1.002  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[2]                                                       ; CLK                        ; CLK         ; 0.000        ; 0.080      ; 1.253      ;
; 1.018  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 2.095      ;
; 1.018  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 2.095      ;
; 1.018  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.876      ; 2.095      ;
; 1.025  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.877      ; 2.103      ;
; 1.025  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.877      ; 2.103      ;
; 1.039  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.071      ; 1.281      ;
; 1.041  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 2.110      ;
; 1.041  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.868      ; 2.110      ;
; 1.076  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.071      ; 1.318      ;
; 1.078  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                                                                              ; Datapath:inst|single_register:b2v_SVOP|output[15]                                                            ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.209      ; 1.978      ;
; 1.078  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                                                                              ; Datapath:inst|single_register:b2v_SVOP|output[14]                                                            ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.209      ; 1.978      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datac       ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datac               ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datac             ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMR_sel        ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|combout           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[0]           ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[3]           ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datac            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datac            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_A_sel[0]|datab             ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datac            ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datab             ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|datab              ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|datad             ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SVOP_Ld_Reg|datac              ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[1]          ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datad                 ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datad                 ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|combout            ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; CONTROLUNIT:inst5|sel_ir             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|datac            ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|combout           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|datad              ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|sel_ir|dataa                   ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|combout           ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datad               ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~2|combout           ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|combout             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|combout            ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datad              ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datad             ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|datad             ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.265 ; 2.375 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.181 ; 2.465 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 2.181 ; 2.465 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 2.136 ; 2.437 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 1.516 ; 1.814 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 1.814 ; 2.141 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 1.811 ; 2.110 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 1.948 ; 2.273 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 1.875 ; 2.157 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 1.804 ; 2.099 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.675 ; 2.008 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 2.006 ; 2.364 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.924 ; 2.221 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 1.832 ; 2.054 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.711 ; 1.996 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 1.933 ; 2.272 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 1.825 ; 2.080 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.394 ; 0.553 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.653  ; 0.524  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 0.039  ; -0.096 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -1.734 ; -2.003 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -1.690 ; -1.976 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -1.099 ; -1.379 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -1.313 ; -1.613 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -1.381 ; -1.662 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -1.443 ; -1.736 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -1.443 ; -1.707 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -1.371 ; -1.650 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -1.248 ; -1.564 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -1.565 ; -1.906 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -1.416 ; -1.687 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.401 ; -1.607 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -1.284 ; -1.551 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -1.494 ; -1.816 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -1.398 ; -1.633 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.039  ; -0.096 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 9.479  ; 9.268  ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 7.316  ; 7.301  ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 7.480  ; 7.436  ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 9.261  ; 8.861  ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.496  ; 7.439  ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 7.715  ; 7.618  ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 7.827  ; 7.768  ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 9.173  ; 8.989  ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 8.541  ; 8.386  ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 9.160  ; 8.970  ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 9.164  ; 8.983  ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 9.353  ; 8.924  ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 9.479  ; 9.268  ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 8.972  ; 8.814  ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 8.510  ; 8.346  ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 8.704  ; 8.555  ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 8.827  ; 8.647  ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 10.262 ; 10.176 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 8.622  ; 8.395  ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 10.262 ; 10.176 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 7.218  ; 7.201  ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 8.980  ; 8.814  ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 8.850  ; 8.678  ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 8.577  ; 8.425  ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 8.909  ; 8.725  ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 9.239  ; 9.060  ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 9.189  ; 9.011  ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 6.989  ; 6.998  ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 9.378  ; 8.956  ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 8.783  ; 8.603  ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 8.496  ; 8.251  ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 8.574  ; 8.428  ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 9.107  ; 8.921  ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 9.176  ; 8.998  ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 8.913  ; 8.726  ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 7.051 ; 7.035 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 7.051 ; 7.035 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 7.206 ; 7.162 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 8.918 ; 8.533 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.224 ; 7.168 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 7.433 ; 7.338 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 7.539 ; 7.482 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 8.830 ; 8.653 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 8.224 ; 8.073 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 8.819 ; 8.636 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 8.823 ; 8.648 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 9.005 ; 8.591 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 9.124 ; 8.921 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 8.638 ; 8.485 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 8.194 ; 8.035 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 8.383 ; 8.239 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 8.500 ; 8.326 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 6.736 ; 6.743 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 8.305 ; 8.086 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 9.877 ; 9.795 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.956 ; 6.938 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 8.649 ; 8.488 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 8.521 ; 8.356 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 8.260 ; 8.113 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 8.580 ; 8.403 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 8.895 ; 8.723 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 8.847 ; 8.674 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 6.736 ; 6.743 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 9.032 ; 8.625 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 8.457 ; 8.284 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 8.185 ; 7.948 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 8.256 ; 8.115 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 8.769 ; 8.590 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 8.834 ; 8.662 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 8.562 ; 8.381 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -4.724 ; -2466.250     ;
; CONTROLUNIT:inst5|STATE.E0 ; -3.058 ; -12.695       ;
; CONTROLUNIT:inst5|STATE.T2 ; -2.328 ; -32.851       ;
; CONTROLUNIT:inst5|STATE.E2 ; -0.869 ; -2.107        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.E2 ; -1.265 ; -1.265        ;
; CONTROLUNIT:inst5|STATE.T2 ; -1.250 ; -5.178        ;
; CONTROLUNIT:inst5|STATE.E0 ; -0.811 ; -1.319        ;
; CLK                        ; -0.307 ; -2.214        ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -881.235      ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.200  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.327  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.335  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -4.724 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a69~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.050      ; 5.783      ;
; -4.657 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a90~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.046      ; 5.712      ;
; -4.634 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a4~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.034      ; 5.677      ;
; -4.631 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a88~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.066      ; 5.706      ;
; -4.598 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 5.557      ;
; -4.573 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 5.532      ;
; -4.539 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a75~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.040      ; 5.588      ;
; -4.535 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a13~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.027      ; 5.571      ;
; -4.524 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a78~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.034      ; 5.567      ;
; -4.467 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 5.427      ;
; -4.444 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a115~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.027      ; 5.480      ;
; -4.442 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 5.402      ;
; -4.433 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a112~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.059      ; 5.501      ;
; -4.387 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.003     ; 5.393      ;
; -4.341 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a127~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.021      ; 5.371      ;
; -4.328 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a2~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.014      ; 5.351      ;
; -4.312 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a70~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.021      ; 5.342      ;
; -4.274 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 5.247      ;
; -4.261 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a82~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.040      ; 5.310      ;
; -4.260 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.090     ; 3.669      ;
; -4.235 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.090     ; 3.644      ;
; -4.226 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.012     ; 5.223      ;
; -4.212 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a3~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.003     ; 5.218      ;
; -4.191 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.090     ; 3.600      ;
; -4.166 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.090     ; 3.575      ;
; -4.160 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a86~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.096      ; 5.265      ;
; -4.156 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a27~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.051      ; 5.216      ;
; -4.142 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a114~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.045      ; 5.196      ;
; -4.141 ; CONTROLUNIT:inst5|mux_A_sel[0]                                                                                                ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; 0.406      ; 5.046      ;
; -4.138 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 5.106      ;
; -4.138 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.101     ; 2.536      ;
; -4.135 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a37~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.040      ; 5.184      ;
; -4.116 ; CONTROLUNIT:inst5|mux_A_sel[0]                                                                                                ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; 0.406      ; 5.021      ;
; -4.115 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a39~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.082      ; 5.206      ;
; -4.114 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.289     ; 3.324      ;
; -4.099 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 5.072      ;
; -4.095 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.289     ; 3.305      ;
; -4.094 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a32~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.073     ; 2.520      ;
; -4.091 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 5.052      ;
; -4.084 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a72~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.078     ; 2.505      ;
; -4.060 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 5.032      ;
; -4.051 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.012     ; 5.048      ;
; -4.040 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.011     ; 5.038      ;
; -4.027 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 5.009      ;
; -4.017 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 4.998      ;
; -4.014 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; 0.010      ; 5.033      ;
; -4.010 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a44~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; 0.010      ; 5.029      ;
; -4.007 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a59~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 4.988      ;
; -3.989 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a3~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.027      ; 5.025      ;
; -3.985 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; 0.029      ; 5.023      ;
; -3.984 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a116~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.033      ; 5.026      ;
; -3.975 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a11~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.019      ; 5.003      ;
; -3.974 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.009     ; 4.974      ;
; -3.967 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a126~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.097      ; 5.073      ;
; -3.966 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a98~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.097      ; 5.072      ;
; -3.963 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a67~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 4.931      ;
; -3.962 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a119~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.037      ; 5.008      ;
; -3.960 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a100~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.098      ; 5.067      ;
; -3.959 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a6~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.065      ; 5.033      ;
; -3.955 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a18~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.096      ; 5.060      ;
; -3.955 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_datain_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.173     ; 2.281      ;
; -3.954 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a89~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.092      ; 5.055      ;
; -3.953 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a92~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.094      ; 5.056      ;
; -3.953 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a17~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.027      ; 4.989      ;
; -3.952 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a9~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.058      ; 5.019      ;
; -3.950 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a0~porta_address_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.051      ; 5.010      ;
; -3.942 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.093     ; 2.348      ;
; -3.937 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 4.915      ;
; -3.936 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a88~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.081     ; 2.354      ;
; -3.936 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a69~porta_datain_reg0   ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.173     ; 2.262      ;
; -3.932 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a95~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.049      ; 4.990      ;
; -3.932 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a33~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.051      ; 4.992      ;
; -3.932 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.098     ; 2.333      ;
; -3.930 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a56~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.095      ; 5.034      ;
; -3.929 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a55~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.071     ; 2.357      ;
; -3.928 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a56~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.068     ; 2.359      ;
; -3.927 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 4.905      ;
; -3.926 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a18~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; 0.001      ; 4.936      ;
; -3.926 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a94~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.032      ; 4.967      ;
; -3.926 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_address_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.082     ; 2.343      ;
; -3.921 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_address_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.090     ; 2.330      ;
; -3.919 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a62~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.097     ; 2.321      ;
; -3.916 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 4.877      ;
; -3.915 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a51~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.059     ; 4.865      ;
; -3.914 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a109~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.045      ; 4.968      ;
; -3.914 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a28~porta_address_reg0    ; CLK                        ; CLK         ; 1.000        ; 0.039      ; 4.962      ;
; -3.912 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a39~porta_we_reg        ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.093     ; 2.318      ;
; -3.909 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a7~porta_address_reg0   ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.114     ; 2.294      ;
; -3.903 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a63~porta_we_reg        ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.073     ; 2.329      ;
; -3.901 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a22~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.076     ; 2.324      ;
; -3.897 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a74~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.066     ; 2.330      ;
; -3.897 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a37~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.085     ; 2.311      ;
; -3.893 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a30~porta_we_reg        ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.099     ; 2.293      ;
; -3.893 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a60~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.065     ; 2.327      ;
; -3.892 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a81~porta_datain_reg0   ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.159     ; 2.232      ;
; -3.891 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|ram_block1a105~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.052      ; 4.952      ;
; -3.890 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a14~porta_address_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.108     ; 2.281      ;
; -3.885 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a99~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 4.857      ;
; -3.884 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a32~porta_we_reg        ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.073     ; 2.310      ;
; -3.882 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 4.866      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.058 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.101     ; 2.015      ;
; -3.047 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.101     ; 2.004      ;
; -3.041 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.101     ; 1.998      ;
; -2.655 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.802     ; 1.852      ;
; -2.518 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.190     ; 1.326      ;
; -2.458 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.264     ; 1.108      ;
; -2.392 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.078     ; 1.312      ;
; -2.385 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.213     ; 1.230      ;
; -2.276 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.264     ; 0.926      ;
; -2.267 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.690     ; 1.576      ;
; -2.259 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.690     ; 1.568      ;
; -2.214 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.078     ; 1.134      ;
; -2.143 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.802     ; 1.340      ;
; -2.124 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.190     ; 0.932      ;
; -2.081 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.152     ; 0.843      ;
; -2.006 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.931     ; 0.998      ;
; -1.988 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.152     ; 0.750      ;
; -1.931 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.931     ; 0.923      ;
; -1.786 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.819     ; 0.890      ;
; -1.738 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.819     ; 0.842      ;
; -1.662 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.931     ; 0.654      ;
; 0.081  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.793      ; 0.741      ;
; 0.128  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.867      ; 0.852      ;
; 0.228  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.255      ; 1.141      ;
; 0.494  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.793      ; 0.828      ;
; 0.514  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.867      ; 0.966      ;
; 0.582  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.255      ; 1.287      ;
; 0.703  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.126      ; 0.461      ;
; 1.158  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.126      ; 0.506      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                     ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -2.328 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.124     ; 1.108      ;
; -2.289 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.951     ; 1.326      ;
; -2.163 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.839     ; 1.312      ;
; -2.146 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.124     ; 0.926      ;
; -2.138 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.279     ; 1.184      ;
; -1.985 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.839     ; 1.134      ;
; -1.951 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.012     ; 0.843      ;
; -1.895 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.951     ; 0.932      ;
; -1.858 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.012     ; 0.750      ;
; -1.779 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.167     ; 0.937      ;
; -1.745 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.660     ; 0.998      ;
; -1.716 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.167     ; 0.874      ;
; -1.709 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.154      ; 1.852      ;
; -1.670 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.660     ; 0.923      ;
; -1.629 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.279     ; 0.675      ;
; -1.572 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.744     ; 0.739      ;
; -1.569 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.410      ;
; -1.556 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.852      ; 2.396      ;
; -1.543 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.817      ; 2.498      ;
; -1.539 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.381      ;
; -1.525 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.548     ; 0.890      ;
; -1.498 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.744     ; 0.665      ;
; -1.477 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.548     ; 0.842      ;
; -1.419 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.260      ;
; -1.403 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.852      ; 2.243      ;
; -1.401 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.660     ; 0.654      ;
; -1.393 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.235      ;
; -1.374 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.284      ;
; -1.371 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.212      ;
; -1.358 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.852      ; 2.198      ;
; -1.341 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 2.183      ;
; -1.321 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.266      ; 1.576      ;
; -1.313 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.266      ; 1.568      ;
; -1.230 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.782      ; 2.062      ;
; -1.197 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.154      ; 1.340      ;
; -1.191 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -1.245     ; 0.522      ;
; -1.172 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.782      ; 2.014      ;
; -1.168 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.817      ; 2.123      ;
; -1.150 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.057      ; 2.346      ;
; -1.127 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.817      ; 2.082      ;
; -1.106 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.782      ; 1.938      ;
; -1.104 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.711      ; 1.839      ;
; -1.102 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.822      ; 2.062      ;
; -1.089 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.780      ; 2.012      ;
; -1.084 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.817      ; 2.039      ;
; -1.068 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.711      ; 1.803      ;
; -1.063 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.973      ;
; -1.052 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.782      ; 1.894      ;
; -1.050 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.965      ; 2.003      ;
; -1.043 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.965      ; 2.065      ;
; -1.035 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.964      ; 1.987      ;
; -1.019 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.965      ; 1.973      ;
; -0.999 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.712      ; 1.737      ;
; -0.992 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.051      ; 2.180      ;
; -0.987 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.965      ; 2.009      ;
; -0.969 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.780      ; 1.892      ;
; -0.950 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.791      ;
; -0.947 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.057      ; 2.143      ;
; -0.945 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.852      ; 1.785      ;
; -0.938 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.711      ; 1.673      ;
; -0.925 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.767      ;
; -0.922 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.540      ; 2.574      ;
; -0.904 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.822      ; 1.864      ;
; -0.899 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.769      ; 1.811      ;
; -0.891 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.929      ; 1.958      ;
; -0.874 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.051      ; 2.062      ;
; -0.865 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.775      ;
; -0.858 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.821      ; 1.817      ;
; -0.843 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.929      ; 1.910      ;
; -0.837 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.540      ; 2.489      ;
; -0.836 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.934      ; 1.908      ;
; -0.836 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.163      ; 2.136      ;
; -0.832 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.822      ; 1.792      ;
; -0.821 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.769      ; 1.733      ;
; -0.816 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.712      ; 1.554      ;
; -0.793 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.703      ;
; -0.793 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.712      ; 1.531      ;
; -0.788 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.163      ; 2.088      ;
; -0.769 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.822      ; 1.729      ;
; -0.751 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.169      ; 2.059      ;
; -0.730 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.823      ; 1.577      ;
; -0.703 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.169      ; 2.011      ;
; -0.696 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.652      ; 2.460      ;
; -0.642 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.711      ; 1.377      ;
; -0.627 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.821      ; 1.586      ;
; -0.523 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.712      ; 1.261      ;
; -0.516 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.821      ; 1.475      ;
; -0.471 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.609      ; 2.230      ;
; -0.430 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.609      ; 2.189      ;
; -0.421 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.853      ; 1.331      ;
; -0.415 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.933      ; 1.486      ;
; -0.409 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.609      ; 2.168      ;
; -0.395 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.933      ; 1.466      ;
; -0.255 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.821      ; 1.214      ;
; -0.238 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.652      ; 2.002      ;
; -0.208 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.600      ; 1.946      ;
; -0.097 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.913      ; 1.058      ;
; -0.092 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.721      ; 1.963      ;
; -0.008 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.232      ; 1.228      ;
; -0.005 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.914      ; 1.062      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.869 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.923     ; 0.522      ;
; -0.772 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 1.348      ;
; -0.764 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 1.340      ;
; -0.689 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 1.265      ;
; -0.568 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 1.256      ;
; -0.466 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 1.143      ;
; -0.450 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 1.138      ;
; -0.406 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 0.982      ;
; -0.245 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 0.810      ;
; -0.224 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 0.901      ;
; -0.217 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.109      ; 0.905      ;
; -0.204 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.003     ; 0.769      ;
; 1.126  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 2.054      ; 1.122      ;
; 1.700  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 2.054      ; 1.048      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                           ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.265 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 2.139      ; 0.999      ;
; -0.695 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 2.139      ; 1.069      ;
; 0.471  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 0.661      ;
; 0.481  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.268      ; 0.779      ;
; 0.522  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 0.712      ;
; 0.557  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.268      ; 0.855      ;
; 0.657  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 0.847      ;
; 0.716  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.268      ; 1.014      ;
; 0.717  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.268      ; 1.015      ;
; 0.907  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.268      ; 1.205      ;
; 0.916  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 1.106      ;
; 1.062  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 1.252      ;
; 1.104  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.160      ; 1.294      ;
; 1.159  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -0.780     ; 0.409      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                    ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.250 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.385      ; 1.240      ;
; -1.163 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.304      ; 2.246      ;
; -1.120 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.505      ; 0.490      ;
; -1.034 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.299      ; 2.370      ;
; -0.925 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.304      ; 2.004      ;
; -0.910 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.385      ; 1.100      ;
; -0.799 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.299      ; 2.125      ;
; -0.684 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.505      ; 0.446      ;
; -0.326 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.152      ; 0.931      ;
; -0.275 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 0.971      ; 0.801      ;
; -0.010 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.021      ; 1.541      ;
; 0.016  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.029      ; 1.575      ;
; 0.020  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.467      ; 1.017      ;
; 0.037  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.021      ; 1.588      ;
; 0.039  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.466      ; 1.035      ;
; 0.044  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.152      ; 0.821      ;
; 0.048  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.467      ; 1.045      ;
; 0.070  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.438      ; 1.038      ;
; 0.083  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.029      ; 1.642      ;
; 0.084  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.913      ; 1.527      ;
; 0.117  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.343      ; 0.990      ;
; 0.119  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.971      ; 0.715      ;
; 0.122  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.340      ; 0.992      ;
; 0.135  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.327      ; 0.992      ;
; 0.158  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.343      ; 1.031      ;
; 0.197  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.913      ; 1.640      ;
; 0.205  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.957      ; 1.692      ;
; 0.267  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.083      ; 0.880      ;
; 0.282  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.072      ; 0.884      ;
; 0.283  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.083      ; 0.896      ;
; 0.284  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.084      ; 0.898      ;
; 0.398  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.921      ; 1.849      ;
; 0.422  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.070      ; 1.022      ;
; 0.449  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.082      ;
; 0.497  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.921      ; 1.948      ;
; 0.534  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.178      ; 1.242      ;
; 0.572  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.957      ; 2.059      ;
; 0.583  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.178      ; 1.291      ;
; 0.600  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.921      ; 2.051      ;
; 0.627  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.061      ;
; 0.637  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.070      ; 1.237      ;
; 0.704  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.070      ; 1.304      ;
; 0.790  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.849      ; 2.169      ;
; 0.799  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.012      ; 1.341      ;
; 0.812  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.433      ; 1.775      ;
; 0.831  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.071      ; 1.432      ;
; 0.853  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.433      ; 1.816      ;
; 0.860  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.294      ;
; 0.867  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.500      ;
; 0.877  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.311      ;
; 0.878  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.179      ; 1.587      ;
; 0.892  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.428      ; 1.850      ;
; 0.895  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.320      ; 1.745      ;
; 0.904  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.338      ;
; 0.933  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.428      ; 1.891      ;
; 0.968  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.601      ;
; 0.979  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.071      ; 1.580      ;
; 0.980  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.414      ;
; 0.985  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.849      ; 2.364      ;
; 0.989  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.963      ; 1.482      ;
; 1.006  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.173      ; 1.709      ;
; 1.019  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.652      ;
; 1.021  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.654      ;
; 1.030  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.070      ; 1.630      ;
; 1.032  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.102      ; 1.664      ;
; 1.041  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.674      ;
; 1.041  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.065      ; 1.636      ;
; 1.042  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.476      ;
; 1.044  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.963      ; 1.537      ;
; 1.047  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.173      ; 1.750      ;
; 1.082  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.071      ; 1.683      ;
; 1.088  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.211      ; 1.829      ;
; 1.093  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.977      ; 1.600      ;
; 1.095  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.210      ; 1.835      ;
; 1.099  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.974      ; 1.603      ;
; 1.101  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.211      ; 1.842      ;
; 1.106  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.540      ;
; 1.113  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.211      ; 1.854      ;
; 1.128  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.065      ; 1.723      ;
; 1.132  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.977      ; 1.639      ;
; 1.142  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.071      ; 1.743      ;
; 1.157  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.325      ; 2.012      ;
; 1.162  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.211      ; 1.903      ;
; 1.181  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.320      ; 2.031      ;
; 1.193  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.977      ; 1.700      ;
; 1.196  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.065      ; 1.791      ;
; 1.198  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.974      ; 1.702      ;
; 1.211  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.126     ; 0.615      ;
; 1.235  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.977      ; 1.742      ;
; 1.272  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.018     ; 0.784      ;
; 1.289  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.514      ; 1.333      ;
; 1.301  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.514      ; 1.345      ;
; 1.307  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.904      ; 1.741      ;
; 1.326  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.018     ; 0.838      ;
; 1.343  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.406      ; 1.279      ;
; 1.345  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.325      ; 2.200      ;
; 1.365  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 1.998      ;
; 1.381  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.103      ; 2.014      ;
; 1.383  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.102      ; 2.015      ;
; 1.389  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.102      ; 2.021      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                             ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.811 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.186      ; 0.490      ;
; -0.355 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.186      ; 0.446      ;
; -0.197 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.322      ; 1.240      ;
; -0.171 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.857      ; 0.801      ;
; -0.140 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.956      ; 0.931      ;
; 0.163  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.322      ; 1.100      ;
; 0.243  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.857      ; 0.715      ;
; 0.250  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.956      ; 0.821      ;
; 1.859  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.793     ; 0.586      ;
; 1.974  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.685     ; 0.809      ;
; 2.015  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.685     ; 0.850      ;
; 2.081  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.793     ; 0.808      ;
; 2.152  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.793     ; 0.879      ;
; 2.168  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.014     ; 0.674      ;
; 2.246  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.014     ; 0.752      ;
; 2.295  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.023     ; 0.792      ;
; 2.362  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.549     ; 1.333      ;
; 2.374  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.549     ; 1.345      ;
; 2.406  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.122     ; 0.804      ;
; 2.416  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.657     ; 1.279      ;
; 2.475  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.915     ; 1.080      ;
; 2.483  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.915     ; 1.088      ;
; 2.566  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.122     ; 0.964      ;
; 2.638  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.023     ; 1.135      ;
; 2.648  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.091     ; 1.077      ;
; 2.711  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.657     ; 1.574      ;
; 3.173  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.983     ; 1.710      ;
; 3.185  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.983     ; 1.722      ;
; 3.187  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.983     ; 1.724      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.307 ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.945      ; 1.857      ;
; -0.146 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 0.942      ;
; -0.146 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 0.942      ;
; -0.143 ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.673      ; 1.749      ;
; -0.136 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 0.952      ;
; -0.136 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 0.952      ;
; -0.123 ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E2                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 1.670      ; 1.756      ;
; -0.104 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 0.985      ;
; -0.104 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 0.985      ;
; -0.104 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 0.985      ;
; -0.094 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 0.990      ;
; -0.081 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.003      ;
; -0.081 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.003      ;
; -0.070 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.014      ;
; -0.070 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.014      ;
; -0.070 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.014      ;
; -0.070 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.014      ;
; -0.057 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.027      ;
; -0.057 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.027      ;
; -0.057 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.027      ;
; -0.019 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 1.069      ;
; -0.019 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 1.069      ;
; -0.010 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.968      ; 1.072      ;
; -0.010 ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.968      ; 1.072      ;
; 0.005  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 1.093      ;
; 0.005  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.974      ; 1.093      ;
; 0.027  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.111      ;
; 0.027  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.111      ;
; 0.027  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.970      ; 1.111      ;
; 0.040  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 1.129      ;
; 0.040  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 1.129      ;
; 0.040  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.975      ; 1.129      ;
; 0.050  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.968      ; 1.132      ;
; 0.050  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.968      ; 1.132      ;
; 0.052  ; CONTROLUNIT:inst5|STATE.E0                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 1.673      ; 1.934      ;
; 0.068  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[31]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.449      ; 0.601      ;
; 0.078  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[29]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.449      ; 0.611      ;
; 0.135  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[24]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.334      ; 0.553      ;
; 0.148  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.973      ; 1.235      ;
; 0.176  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 0.942      ;
; 0.176  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 0.942      ;
; 0.186  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[28]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.333      ; 0.603      ;
; 0.186  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 0.952      ;
; 0.186  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 0.952      ;
; 0.204  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[30]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.451      ; 0.739      ;
; 0.218  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 0.985      ;
; 0.218  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 0.985      ;
; 0.218  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 0.985      ;
; 0.228  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 0.990      ;
; 0.241  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.003      ;
; 0.241  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.003      ;
; 0.252  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.014      ;
; 0.252  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.014      ;
; 0.252  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.014      ;
; 0.252  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.014      ;
; 0.265  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.027      ;
; 0.265  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.027      ;
; 0.265  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.027      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[15]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[14]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[13]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[12]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[11]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[10]                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[9]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[8]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[7]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[6]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[5]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[4]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[3]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[2]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.290  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[1]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.726      ;
; 0.302  ; CONTROLUNIT:inst5|STATE.T0                                                                                 ; CONTROLUNIT:inst5|STATE.T1                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.027      ; 0.413      ;
; 0.303  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 1.069      ;
; 0.303  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 1.069      ;
; 0.312  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.646      ; 1.072      ;
; 0.312  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.646      ; 1.072      ;
; 0.327  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 1.093      ;
; 0.327  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.652      ; 1.093      ;
; 0.338  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[27]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.446      ; 0.868      ;
; 0.349  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.111      ;
; 0.349  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.111      ;
; 0.349  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.648      ; 1.111      ;
; 0.362  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 1.129      ;
; 0.362  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 1.129      ;
; 0.362  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.653      ; 1.129      ;
; 0.372  ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[0] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.498      ;
; 0.372  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.646      ; 1.132      ;
; 0.372  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.646      ; 1.132      ;
; 0.375  ; CONTROLUNIT:inst5|SIP_Ld_Reg                                                                               ; Datapath:inst|single_register:b2v_SIP|output[0]                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.832      ; 0.811      ;
; 0.387  ; Datapath:inst|instruction_register:b2v_inst1|output[3]                                                     ; Datapath:inst|single_register:b2v_PC_REGISTER|output[3]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.513      ;
; 0.393  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                   ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.337      ; 0.814      ;
; 0.415  ; Datapath:inst|instruction_register:b2v_inst1|output[15]                                                    ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[2] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.541      ;
; 0.470  ; CONTROLUNIT:inst5|sel_ir                                                                                   ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.651      ; 1.235      ;
; 0.485  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                    ; Datapath:inst|instruction_register:b2v_inst1|output[2]                                                       ; CLK                        ; CLK         ; 0.000        ; 0.047      ; 0.616      ;
; 0.492  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.T0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 1.945      ; 2.156      ;
; 0.513  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.639      ;
; 0.531  ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_ur61:auto_generated|address_reg_a[2] ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                      ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.657      ;
; 0.534  ; CONTROLUNIT:inst5|STATE.E2                                                                                 ; CONTROLUNIT:inst5|STATE.E0                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 1.673      ; 1.926      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.E0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.E2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.Init                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T1                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_ksg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|address_reg_b[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_pll1:auto_generated|ram_block1a118~porta_datain_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.200 ; 0.200        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.203 ; 0.203        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.204 ; 0.204        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datac       ;
; 0.208 ; 0.208        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.213 ; 0.213        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.236 ; 0.236        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.236 ; 0.236        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datac            ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.250 ; 0.250        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.250 ; 0.250        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.253 ; 0.253        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datac            ;
; 0.253 ; 0.253        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datac            ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|datab              ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datad                 ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datad                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[1]          ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datac               ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMR_sel        ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[3]           ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[0]           ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_A_sel[0]|datab             ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|combout          ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datac             ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|datab            ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SVOP_Ld_Reg|datac              ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|datac            ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datad              ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SOP_Ld_Reg|datac               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|combout            ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datad             ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|datad             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|combout           ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|datab             ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datad               ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~2|combout           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|datad              ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|datac             ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~2|datac             ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|combout            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|combout             ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector38~0|datad             ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datab             ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.660 ; 0.660        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.661 ; 0.661        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|dataa      ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|dataa      ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|dataa      ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|dataa     ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|datac        ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datac        ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 1.172 ; 1.435 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 1.182 ; 1.883 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 1.182 ; 1.883 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 1.136 ; 1.848 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 0.830 ; 1.496 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 0.992 ; 1.679 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 0.970 ; 1.660 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 1.026 ; 1.733 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 0.976 ; 1.671 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 0.951 ; 1.632 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 0.903 ; 1.596 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 1.102 ; 1.823 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.007 ; 1.693 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 0.955 ; 1.617 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 0.904 ; 1.583 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 1.038 ; 1.743 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 0.957 ; 1.631 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.219 ; 0.463 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.417  ; 0.158  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 0.019  ; -0.211 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -0.936 ; -1.617 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -0.891 ; -1.582 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -0.597 ; -1.245 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -0.718 ; -1.378 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -0.730 ; -1.401 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -0.749 ; -1.422 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -0.735 ; -1.411 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -0.712 ; -1.373 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -0.667 ; -1.339 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -0.858 ; -1.558 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -0.730 ; -1.388 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -0.715 ; -1.359 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -0.666 ; -1.326 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -0.796 ; -1.480 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -0.715 ; -1.373 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.019  ; -0.211 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 5.420 ; 5.695 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.288 ; 4.464 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 4.368 ; 4.527 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 5.227 ; 5.424 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.384 ; 4.563 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 4.461 ; 4.659 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.561 ; 4.747 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 5.273 ; 5.520 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 4.926 ; 5.138 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 5.266 ; 5.515 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 5.274 ; 5.522 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 5.209 ; 5.451 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 5.420 ; 5.695 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 5.182 ; 5.418 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 4.904 ; 5.108 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 5.048 ; 5.264 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 5.093 ; 5.316 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 5.987 ; 6.397 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.930 ; 5.139 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 5.987 ; 6.397 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 4.245 ; 4.387 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 5.196 ; 5.435 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 5.093 ; 5.320 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 4.955 ; 5.164 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 5.142 ; 5.364 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 5.320 ; 5.571 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 5.280 ; 5.533 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 4.121 ; 4.259 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 5.244 ; 5.495 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 5.045 ; 5.271 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 4.834 ; 5.056 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.953 ; 5.162 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 5.243 ; 5.489 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 5.276 ; 5.522 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 5.116 ; 5.277 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 4.147 ; 4.318 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.147 ; 4.318 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 4.221 ; 4.374 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 5.048 ; 5.239 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.240 ; 4.413 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 4.313 ; 4.503 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.405 ; 4.585 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 5.088 ; 5.326 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 4.755 ; 4.958 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 5.083 ; 5.322 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 5.090 ; 5.328 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 5.030 ; 5.263 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 5.229 ; 5.494 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 5.001 ; 5.228 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 4.734 ; 4.930 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 4.874 ; 5.082 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 4.916 ; 5.131 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 3.984 ; 4.117 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.764 ; 4.965 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 5.775 ; 6.170 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 4.104 ; 4.240 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 5.016 ; 5.247 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 4.916 ; 5.134 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 4.785 ; 4.985 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 4.966 ; 5.179 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 5.135 ; 5.376 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 5.096 ; 5.338 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 3.984 ; 4.117 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 5.066 ; 5.308 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 4.871 ; 5.087 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 4.672 ; 4.886 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.782 ; 4.982 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 5.062 ; 5.298 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 5.092 ; 5.329 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 4.931 ; 5.085 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -10.602   ; -2.511  ; N/A      ; N/A     ; -3.000              ;
;  CLK                        ; -10.602   ; -0.307  ; N/A      ; N/A     ; -3.000              ;
;  CONTROLUNIT:inst5|STATE.E0 ; -6.079    ; -1.555  ; N/A      ; N/A     ; 0.335               ;
;  CONTROLUNIT:inst5|STATE.E2 ; -2.606    ; -2.118  ; N/A      ; N/A     ; 0.327               ;
;  CONTROLUNIT:inst5|STATE.T2 ; -4.865    ; -2.511  ; N/A      ; N/A     ; 0.200               ;
; Design-wide TNS             ; -5259.532 ; -15.78  ; 0.0      ; 0.0     ; -1927.964           ;
;  CLK                        ; -5146.615 ; -2.214  ; N/A      ; N/A     ; -1927.964           ;
;  CONTROLUNIT:inst5|STATE.E0 ; -26.091   ; -2.667  ; N/A      ; N/A     ; 0.000               ;
;  CONTROLUNIT:inst5|STATE.E2 ; -6.790    ; -2.118  ; N/A      ; N/A     ; 0.000               ;
;  CONTROLUNIT:inst5|STATE.T2 ; -80.036   ; -10.796 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.453 ; 2.516 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.453 ; 2.901 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 2.453 ; 2.901 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 2.402 ; 2.872 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 1.742 ; 2.176 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 2.062 ; 2.541 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 2.059 ; 2.513 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 2.216 ; 2.702 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 2.117 ; 2.562 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 2.051 ; 2.500 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.917 ; 2.390 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 2.272 ; 2.784 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 2.184 ; 2.645 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 2.078 ; 2.459 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.950 ; 2.391 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 2.197 ; 2.689 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 2.063 ; 2.481 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.419 ; 0.553 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.730  ; 0.667  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 0.060  ; -0.006 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -0.936 ; -1.617 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -0.891 ; -1.582 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -0.597 ; -1.245 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -0.718 ; -1.378 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -0.730 ; -1.401 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -0.749 ; -1.422 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -0.735 ; -1.411 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -0.712 ; -1.373 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -0.667 ; -1.339 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -0.858 ; -1.558 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -0.730 ; -1.388 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -0.715 ; -1.359 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -0.666 ; -1.326 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -0.796 ; -1.480 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -0.715 ; -1.373 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.060  ; -0.006 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 10.388 ; 10.292 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 8.049  ; 8.130  ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 8.249  ; 8.272  ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 10.137 ; 9.877  ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 8.243  ; 8.283  ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 8.457  ; 8.490  ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 8.620  ; 8.637  ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 10.058 ; 9.984  ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 9.391  ; 9.317  ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 10.048 ; 9.963  ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 10.051 ; 9.979  ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 10.124 ; 9.969  ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 10.388 ; 10.292 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 9.851  ; 9.784  ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 9.352  ; 9.277  ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 9.559  ; 9.495  ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 9.686  ; 9.602  ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 11.260 ; 11.266 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 9.457  ; 9.354  ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 11.260 ; 11.266 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 7.976  ; 8.012  ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 9.849  ; 9.784  ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 9.714  ; 9.644  ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 9.430  ; 9.358  ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 9.775  ; 9.690  ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 10.138 ; 10.056 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 10.088 ; 10.004 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.733  ; 7.789  ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 10.149 ; 10.003 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 9.640  ; 9.561  ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 9.251  ; 9.204  ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 9.426  ; 9.363  ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 10.000 ; 9.907  ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 10.077 ; 9.991  ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 9.800  ; 9.680  ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 4.147 ; 4.318 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.147 ; 4.318 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 4.221 ; 4.374 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 5.048 ; 5.239 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.240 ; 4.413 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 4.313 ; 4.503 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.405 ; 4.585 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 5.088 ; 5.326 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 4.755 ; 4.958 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 5.083 ; 5.322 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 5.090 ; 5.328 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 5.030 ; 5.263 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 5.229 ; 5.494 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 5.001 ; 5.228 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 4.734 ; 4.930 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 4.874 ; 5.082 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 4.916 ; 5.131 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 3.984 ; 4.117 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.764 ; 4.965 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 5.775 ; 6.170 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 4.104 ; 4.240 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 5.016 ; 5.247 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 4.916 ; 5.134 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 4.785 ; 4.985 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 4.966 ; 5.179 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 5.135 ; 5.376 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 5.096 ; 5.338 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 3.984 ; 4.117 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 5.066 ; 5.308 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 4.871 ; 5.087 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 4.672 ; 4.886 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.782 ; 4.982 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 5.062 ; 5.298 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 5.092 ; 5.329 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 4.931 ; 5.085 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Load_Ir       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ER                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Load_Ir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sop[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_svop[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Load_Ir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Load_Ir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sop[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sop[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sop[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sop[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_svop[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_svop[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_svop[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 15033    ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E0 ; CLK                        ; 2        ; 180      ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E2 ; CLK                        ; 82       ; 2        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CLK                        ; 32       ; 7381     ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 21       ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 4        ; 4        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 12       ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1        ; 1        ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1        ; 0        ; 116      ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0        ; 0        ; 6        ; 6        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 15033    ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E0 ; CLK                        ; 2        ; 180      ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E2 ; CLK                        ; 82       ; 2        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CLK                        ; 32       ; 7381     ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 21       ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 4        ; 4        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 12       ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1        ; 1        ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1        ; 0        ; 116      ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0        ; 0        ; 6        ; 6        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed May 06 17:03:41 2015
Info: Command: quartus_sta cs701 -c cs701
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst5|wr_en|combout" is a latch
    Warning: Node "inst5|wr_dest[0]|combout" is a latch
    Warning: Node "inst5|wr_dest[1]|combout" is a latch
    Warning: Node "inst5|wr_dest[2]|combout" is a latch
    Warning: Node "inst5|wr_dest[3]|combout" is a latch
    Warning: Node "inst5|sel_x[0]|combout" is a latch
    Warning: Node "inst5|sel_x[1]|combout" is a latch
    Warning: Node "inst5|sel_x[2]|combout" is a latch
    Warning: Node "inst5|sel_x[3]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[1]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[0]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[2]|combout" is a latch
    Warning: Node "inst5|mux_A_sel[0]|combout" is a latch
    Warning: Node "inst5|SIP_Ld_Reg|combout" is a latch
    Warning: Node "inst5|sel_z[0]|combout" is a latch
    Warning: Node "inst5|sel_z[1]|combout" is a latch
    Warning: Node "inst5|sel_z[2]|combout" is a latch
    Warning: Node "inst5|sel_z[3]|combout" is a latch
    Warning: Node "inst5|sel_ir|combout" is a latch
    Warning: Node "inst5|ld_IR|combout" is a latch
    Warning: Node "inst5|alu_op[1]|combout" is a latch
    Warning: Node "inst5|alu_op[0]|combout" is a latch
    Warning: Node "inst5|mux_DMR_sel|combout" is a latch
    Warning: Node "inst5|mux_PC_sel[0]|combout" is a latch
    Warning: Node "inst5|PC_reg_ld|combout" is a latch
    Warning: Node "inst5|mux_DM_Data_sel[0]|combout" is a latch
    Warning: Node "inst5|mux_DM_Data_sel[1]|combout" is a latch
    Warning: Node "inst5|mux_DMW_sel|combout" is a latch
    Warning: Node "inst5|mux_PC_sel[1]|combout" is a latch
    Warning: Node "inst5|data_write|combout" is a latch
    Warning: Node "inst5|SOP_Ld_Reg|combout" is a latch
    Warning: Node "inst5|SVOP_Ld_Reg|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'cs701.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.E0 CONTROLUNIT:inst5|STATE.E0
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.T2 CONTROLUNIT:inst5|STATE.T2
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.E2 CONTROLUNIT:inst5|STATE.E2
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -10.602
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -10.602     -5146.615 CLK 
    Info:    -6.079       -26.091 CONTROLUNIT:inst5|STATE.E0 
    Info:    -4.865       -80.036 CONTROLUNIT:inst5|STATE.T2 
    Info:    -2.606        -6.790 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -2.511
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.511       -10.796 CONTROLUNIT:inst5|STATE.T2 
    Info:    -2.118        -2.118 CONTROLUNIT:inst5|STATE.E2 
    Info:    -1.555        -2.667 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.199        -0.199 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1927.964 CLK 
    Info:     0.387         0.000 CONTROLUNIT:inst5|STATE.E0 
    Info:     0.400         0.000 CONTROLUNIT:inst5|STATE.E2 
    Info:     0.402         0.000 CONTROLUNIT:inst5|STATE.T2 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.638
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.638     -4616.099 CLK 
    Info:    -5.569       -23.913 CONTROLUNIT:inst5|STATE.E0 
    Info:    -4.445       -75.515 CONTROLUNIT:inst5|STATE.T2 
    Info:    -2.337        -6.007 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -2.239
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.239        -9.049 CONTROLUNIT:inst5|STATE.T2 
    Info:    -1.875        -1.875 CONTROLUNIT:inst5|STATE.E2 
    Info:    -1.378        -2.390 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.133        -0.133 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1899.452 CLK 
    Info:     0.249         0.000 CONTROLUNIT:inst5|STATE.T2 
    Info:     0.398         0.000 CONTROLUNIT:inst5|STATE.E0 
    Info:     0.438         0.000 CONTROLUNIT:inst5|STATE.E2 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.724
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.724     -2466.250 CLK 
    Info:    -3.058       -12.695 CONTROLUNIT:inst5|STATE.E0 
    Info:    -2.328       -32.851 CONTROLUNIT:inst5|STATE.T2 
    Info:    -0.869        -2.107 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -1.265
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.265        -1.265 CONTROLUNIT:inst5|STATE.E2 
    Info:    -1.250        -5.178 CONTROLUNIT:inst5|STATE.T2 
    Info:    -0.811        -1.319 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.307        -2.214 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -881.235 CLK 
    Info:     0.200         0.000 CONTROLUNIT:inst5|STATE.T2 
    Info:     0.327         0.000 CONTROLUNIT:inst5|STATE.E2 
    Info:     0.335         0.000 CONTROLUNIT:inst5|STATE.E0 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Wed May 06 17:03:50 2015
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


