本文创新点总结：

1、提出ZeD通用架构，用于加速具有可变稀疏性和非结构化特征的机器学习工作负载 (类型: [新架构])  
- 针对现有稀疏加速器在中等稀疏度（≤90%）矩阵处理中的低效问题，提出通用硬件设计方案  
- 支持跨ML工作负载（CNN/Transformer）的变长稀疏模式处理  

2、设计基于位树（bit-tree）的高效稀疏元数据压缩存储方案 (类型: [新方法])  
- 开发层次化位树格式替代传统CSR/COO格式  
- 实现与矩阵大小相关而非稀疏度相关的恒定元数据开销  
- 相比传统格式减少2-3倍存储开销，在4-bit量化场景优势显著  

3、创新多通道并行零值跳过机制 (类型: [硬件优化方法])  
- 低开销硬件设计实现连续零值的系统性跳过  
- 通过位树打包策略规避传统bitmap访问的硬件复杂度  

4、提出基于稀疏模式的存储器访问优化技术 (类型: [系统优化])  
- 分析矩阵内存访问模式并重组执行顺序  
- 通过行执行分组最大化内存复用率  
- 实现3.4倍内存流量降低  

5、建立面向ML工作负载的稀疏处理评估体系 (类型: [实验分析])  
- 覆盖CNN（ResNet）、ViT（DeiT）、NLP（BERT）等代表性模型  
- 验证架构在30%-90%稀疏区间的通用性  
- 取得3.2倍性能/面积比提升（相比SOTA加速器）  

补充说明：所有贡献点均通过算法-硬件协同设计实现，核心创新在于将存储优化（位树）、计算优化（零跳过）和内存优化（模式重组）三个维度有机结合，形成端到端解决方案。