TimeQuest Timing Analyzer report for Processor
Mon Nov 27 20:08:40 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.05 MHz ; 6.05 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -164.268 ; -11415.136    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.362 ; -110.933      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1063.671             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                   ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -164.268 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.008     ; 165.298    ;
; -164.268 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.008     ; 165.298    ;
; -164.149 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.008     ; 165.179    ;
; -164.149 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.008     ; 165.179    ;
; -164.130 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.008     ; 165.160    ;
; -164.128 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.008     ; 165.158    ;
; -164.028 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.008     ; 165.058    ;
; -164.028 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.008     ; 165.058    ;
; -164.028 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.008     ; 165.058    ;
; -163.975 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 165.007    ;
; -163.975 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 165.007    ;
; -163.856 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.888    ;
; -163.856 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.888    ;
; -163.837 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.869    ;
; -163.835 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.867    ;
; -163.809 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 164.838    ;
; -163.760 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 164.792    ;
; -163.760 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.792    ;
; -163.739 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.008     ; 164.769    ;
; -163.735 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.767    ;
; -163.735 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.767    ;
; -163.735 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.767    ;
; -163.689 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.009     ; 164.718    ;
; -163.662 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.008     ; 164.692    ;
; -163.641 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.673    ;
; -163.641 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.673    ;
; -163.622 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.654    ;
; -163.620 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.652    ;
; -163.543 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.557      ; 165.138    ;
; -163.535 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 164.565    ;
; -163.520 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.552    ;
; -163.520 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.552    ;
; -163.520 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.552    ;
; -163.516 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 164.547    ;
; -163.469 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.008     ; 164.499    ;
; -163.465 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.008     ; 164.495    ;
; -163.446 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.006     ; 164.478    ;
; -163.396 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 164.427    ;
; -163.369 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.401    ;
; -163.301 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 164.332    ;
; -163.250 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.559      ; 164.847    ;
; -163.242 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 164.274    ;
; -163.231 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.006     ; 164.263    ;
; -163.206 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 164.238    ;
; -163.206 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.238    ;
; -163.198 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 164.228    ;
; -163.181 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 164.212    ;
; -163.176 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.006     ; 164.208    ;
; -163.172 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.006     ; 164.204    ;
; -163.154 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.186    ;
; -163.094 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.009     ; 164.123    ;
; -163.087 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.119    ;
; -163.087 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 164.119    ;
; -163.068 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.100    ;
; -163.066 ; CU:Step1|stage[3]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 164.098    ;
; -163.035 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.559      ; 164.632    ;
; -163.027 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 164.059    ;
; -162.966 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.998    ;
; -162.966 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.998    ;
; -162.966 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.998    ;
; -162.961 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.006     ; 163.993    ;
; -162.957 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.008     ; 163.987    ;
; -162.957 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.006     ; 163.989    ;
; -162.905 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 163.937    ;
; -162.801 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 163.832    ;
; -162.772 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 163.804    ;
; -162.772 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.804    ;
; -162.747 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 163.778    ;
; -162.709 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 163.741    ;
; -162.709 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.741    ;
; -162.690 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 163.722    ;
; -162.677 ; CU:Step1|stage[3]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.006     ; 163.709    ;
; -162.664 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.696    ;
; -162.653 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.685    ;
; -162.653 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.685    ;
; -162.634 ; CU:Step1|stage[4]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.666    ;
; -162.632 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.664    ;
; -162.627 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 163.658    ;
; -162.600 ; CU:Step1|stage[3]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.632    ;
; -162.590 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.622    ;
; -162.590 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.622    ;
; -162.586 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 163.617    ;
; -162.571 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.603    ;
; -162.569 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.601    ;
; -162.532 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.564    ;
; -162.532 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.564    ;
; -162.532 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.564    ;
; -162.481 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.559      ; 164.078    ;
; -162.473 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 163.505    ;
; -162.469 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.501    ;
; -162.469 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.501    ;
; -162.469 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.501    ;
; -162.456 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.836      ; 164.330    ;
; -162.449 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.481    ;
; -162.445 ; CU:Step1|stage[7]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 163.477    ;
; -162.445 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 163.477    ;
; -162.407 ; CU:Step1|stage[3]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.006     ; 163.439    ;
; -162.403 ; CU:Step1|stage[3]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.006     ; 163.435    ;
; -162.326 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.358    ;
; -162.326 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 163.358    ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.362 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 6.490      ; 0.914      ;
; -5.361 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 6.490      ; 0.915      ;
; -5.255 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 6.375      ; 0.906      ;
; -5.143 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 6.375      ; 1.018      ;
; -3.838 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 6.473      ; 2.421      ;
; -3.810 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 6.386      ; 2.362      ;
; -3.746 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 6.381      ; 2.421      ;
; -3.631 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 6.510      ; 2.665      ;
; -3.631 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 6.501      ; 2.656      ;
; -3.514 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 6.393      ; 2.665      ;
; -3.513 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 6.384      ; 2.657      ;
; -3.393 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 6.485      ; 2.878      ;
; -3.334 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 6.493      ; 2.945      ;
; -3.214 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 6.493      ; 3.065      ;
; -3.180 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 6.485      ; 3.091      ;
; -3.143 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 6.486      ; 3.129      ;
; -3.123 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.427      ; 3.090      ;
; -3.019 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 6.368      ; 3.135      ;
; -2.924 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.425      ; 3.287      ;
; -2.825 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.418      ; 3.379      ;
; -2.817 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.682      ; 3.651      ;
; -2.788 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.684      ; 3.682      ;
; -2.712 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.675      ; 3.749      ;
; -2.673 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 6.327      ; 3.440      ;
; -2.557 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 6.419      ; 3.648      ;
; -2.525 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 6.421      ; 3.682      ;
; -2.468 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 6.325      ; 3.643      ;
; -2.449 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 6.412      ; 3.749      ;
; -2.381 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.682      ; 4.087      ;
; -2.375 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 6.377      ; 3.788      ;
; -2.323 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 6.325      ; 3.788      ;
; -2.117 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 6.419      ; 4.088      ;
; -2.081 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 6.318      ; 4.023      ;
; -1.886 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 6.491      ; 4.391      ;
; -1.822 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.425      ; 4.389      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.629  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.630  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.631  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.631  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.631  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.637  ; IR:Step12|Instruction[9]                                                          ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.638  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.736  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.022      ;
; 0.737  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.023      ;
; 0.770  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.774  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.863  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.149      ;
; 0.907  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.193      ;
; 0.912  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.912  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.920  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.206      ;
; 0.964  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.977  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 1.011  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.298      ;
; 1.016  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.301      ;
; 1.020  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.305      ;
; 1.027  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.511      ; 1.824      ;
; 1.055  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.341      ;
; 1.064  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.350      ;
; 1.066  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.074  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.101  ; IR:Step12|Instruction[13]                                                         ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.128  ; IR:Step12|Instruction[13]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clock        ; clock       ; 0.000        ; 0.503      ; 1.917      ;
; 1.136  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 1.419      ;
; 1.152  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.437      ;
; 1.154  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.440      ;
; 1.159  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 1.448      ;
; 1.245  ; IR:Step12|Instruction[10]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.532      ;
; 1.248  ; IR:Step12|Instruction[11]                                                         ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.255  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.264  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.550      ;
; 1.268  ; IR:Step12|Instruction[11]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.555      ;
; 1.292  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.578      ;
; 1.294  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.581      ;
; 1.301  ; IR:Step12|Instruction[14]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clock        ; clock       ; 0.000        ; 0.507      ; 2.094      ;
; 1.305  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.594      ;
; 1.319  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[6]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.606      ;
; 1.319  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[22]                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.606      ;
; 1.344  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.633      ;
; 1.366  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.647      ;
; 1.372  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.658      ;
; 1.452  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.738      ;
; 1.480  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.510      ; 2.276      ;
; 1.484  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.510      ; 2.280      ;
; 1.486  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.510      ; 2.282      ;
; 1.486  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.510      ; 2.282      ;
; 1.494  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.780      ;
; 1.512  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clock        ; clock       ; 0.000        ; -0.004     ; 1.794      ;
; 1.519  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.804      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 168.472 ; 168.472 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.093   ; 4.093   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.401   ; 4.401   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.870   ; 3.870   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.928   ; 3.928   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.079   ; 4.079   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.401   ; 4.401   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.213   ; 0.213   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.426  ; -0.426  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.500  ; -0.500  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.182  ; -0.182  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.192  ; -0.192  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.329  ; -0.329  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.432  ; -0.432  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.386  ; -0.386  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.428  ; -0.428  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.213   ; 0.213   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.075   ; 0.075   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.373 ; -7.373 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -3.845 ; -3.845 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -3.622 ; -3.622 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -3.622 ; -3.622 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.680 ; -3.680 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -3.831 ; -3.831 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.153 ; -4.153 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.748  ; 0.748  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.674  ; 0.674  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.748  ; 0.748  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.430  ; 0.430  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.440  ; 0.440  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.577  ; 0.577  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.680  ; 0.680  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.634  ; 0.634  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.676  ; 0.676  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.035  ; 0.035  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.173  ; 0.173  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 11.663 ; 11.663 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 11.438 ; 11.438 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.450 ; 11.450 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 11.565 ; 11.565 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 10.964 ; 10.964 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 11.515 ; 11.515 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.317 ; 11.317 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.832 ; 10.832 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 10.426 ; 10.426 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.150 ; 11.150 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 11.663 ; 11.663 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 10.724 ; 10.724 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 11.167 ; 11.167 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 10.225 ; 10.225 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 7.678  ; 7.678  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 7.883  ; 7.883  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 7.905  ; 7.905  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 8.028  ; 8.028  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 7.655  ; 7.655  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 8.585  ; 8.585  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.643  ; 8.643  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 7.866  ; 7.866  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 11.137 ; 11.137 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 10.255 ; 10.255 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.085 ; 14.085 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 14.110 ; 14.110 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.080 ; 14.080 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.110 ; 14.110 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 14.108 ; 14.108 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 14.103 ; 14.103 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 13.780 ; 13.780 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.781 ; 13.781 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 13.781 ; 13.781 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.485 ; 14.485 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.244 ; 14.244 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.862 ; 13.862 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.872 ; 13.872 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.869 ; 13.869 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 13.848 ; 13.848 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.243 ; 14.243 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.485 ; 14.485 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 14.229 ; 14.229 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 13.848 ; 13.848 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.185 ; 14.185 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.112 ; 14.112 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.224 ; 14.224 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.216 ; 14.216 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 14.209 ; 14.209 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.229 ; 14.229 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 14.933 ; 14.933 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 14.594 ; 14.594 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 14.686 ; 14.686 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 14.933 ; 14.933 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 14.638 ; 14.638 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 14.486 ; 14.486 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 14.367 ; 14.367 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 14.521 ; 14.521 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 16.711 ; 16.711 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.031 ; 15.031 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 13.400 ; 13.400 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 13.644 ; 13.644 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 16.711 ; 16.711 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 14.835 ; 14.835 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.275 ; 14.275 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 14.775 ; 14.775 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.163 ; 14.163 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.995 ; 17.995 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 17.995 ; 17.995 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 13.535 ; 13.535 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.498 ; 17.498 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.007 ; 14.007 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.744 ; 14.744 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.228 ; 14.228 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 15.708 ; 15.708 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.103 ; 15.103 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.390 ; 14.390 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 8.502  ; 8.502  ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 9.277  ; 9.277  ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 10.042 ; 10.042 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 9.831  ; 9.831  ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 10.058 ; 10.058 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 9.833  ; 9.833  ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 9.106  ; 9.106  ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 8.502  ; 8.502  ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 10.466 ; 10.466 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 9.348  ; 9.348  ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 9.381  ; 9.381  ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 8.710  ; 8.710  ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 11.083 ; 11.083 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.519 ; 11.519 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 11.207 ; 11.207 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 9.990  ; 9.990  ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 7.678  ; 7.678  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 7.883  ; 7.883  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 7.905  ; 7.905  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 8.028  ; 8.028  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 7.655  ; 7.655  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 8.585  ; 8.585  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.643  ; 8.643  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 7.866  ; 7.866  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 10.020 ; 10.020 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 11.053 ; 11.053 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 11.519 ; 11.519 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 11.207 ; 11.207 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 10.020 ; 10.020 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.085 ; 14.085 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 13.179 ; 13.179 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 13.695 ; 13.695 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 13.725 ; 13.725 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 13.721 ; 13.721 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 13.505 ; 13.505 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 13.179 ; 13.179 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.180 ; 13.180 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 13.179 ; 13.179 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 13.256 ; 13.256 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 13.863 ; 13.863 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.480 ; 13.480 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.479 ; 13.479 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.256 ; 13.256 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 13.266 ; 13.266 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 13.624 ; 13.624 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 13.858 ; 13.858 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 13.481 ; 13.481 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 13.481 ; 13.481 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 13.826 ; 13.826 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 13.752 ; 13.752 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 13.623 ; 13.623 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 13.609 ; 13.609 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 13.867 ; 13.867 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 13.867 ; 13.867 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 14.068 ; 14.068 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 14.310 ; 14.310 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 13.877 ; 13.877 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 14.101 ; 14.101 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 13.987 ; 13.987 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 14.128 ; 14.128 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 13.400 ; 13.400 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.031 ; 15.031 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 13.400 ; 13.400 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 13.644 ; 13.644 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 16.711 ; 16.711 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 14.835 ; 14.835 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.275 ; 14.275 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 14.775 ; 14.775 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.163 ; 14.163 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 13.535 ; 13.535 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 17.995 ; 17.995 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 13.535 ; 13.535 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.498 ; 17.498 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.007 ; 14.007 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.744 ; 14.744 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.228 ; 14.228 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 15.708 ; 15.708 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.103 ; 15.103 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.390 ; 14.390 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -64.048 ; -4306.944     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.801 ; -31.472       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -941.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                  ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -64.048 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 65.074     ;
; -64.048 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 65.074     ;
; -64.025 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.148     ; 64.909     ;
; -63.966 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.991     ;
; -63.966 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.991     ;
; -63.938 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.963     ;
; -63.938 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.963     ;
; -63.938 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.963     ;
; -63.919 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.946     ;
; -63.919 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.946     ;
; -63.901 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 64.927     ;
; -63.899 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 64.925     ;
; -63.896 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.781     ;
; -63.837 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.863     ;
; -63.837 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.863     ;
; -63.824 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.851     ;
; -63.824 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.851     ;
; -63.809 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.835     ;
; -63.809 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.835     ;
; -63.809 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.835     ;
; -63.801 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.686     ;
; -63.776 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.008     ; 64.800     ;
; -63.772 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.799     ;
; -63.770 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.797     ;
; -63.765 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.006     ; 64.791     ;
; -63.742 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.768     ;
; -63.742 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.768     ;
; -63.714 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.740     ;
; -63.714 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.740     ;
; -63.714 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.740     ;
; -63.707 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.733     ;
; -63.696 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.008     ; 64.720     ;
; -63.677 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.704     ;
; -63.675 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.702     ;
; -63.655 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 64.681     ;
; -63.650 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.006     ; 64.676     ;
; -63.647 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 64.672     ;
; -63.646 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.006     ; 64.672     ;
; -63.636 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.005     ; 64.663     ;
; -63.604 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.631     ;
; -63.604 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.631     ;
; -63.595 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.031     ; 64.596     ;
; -63.581 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.466     ;
; -63.578 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.005     ; 64.605     ;
; -63.567 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 64.592     ;
; -63.552 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 64.577     ;
; -63.541 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.005     ; 64.568     ;
; -63.526 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 64.553     ;
; -63.522 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.548     ;
; -63.522 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.548     ;
; -63.521 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.005     ; 64.548     ;
; -63.520 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.007     ; 64.545     ;
; -63.517 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.544     ;
; -63.494 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.520     ;
; -63.494 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.520     ;
; -63.494 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.520     ;
; -63.483 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.005     ; 64.510     ;
; -63.479 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.008     ; 64.503     ;
; -63.472 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 64.497     ;
; -63.466 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.030     ; 64.468     ;
; -63.457 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.484     ;
; -63.455 ; CU:Step1|stage[3]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.482     ;
; -63.439 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.464     ;
; -63.431 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 64.458     ;
; -63.426 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.005     ; 64.453     ;
; -63.422 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.449     ;
; -63.417 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.444     ;
; -63.417 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.444     ;
; -63.417 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.444     ;
; -63.417 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.444     ;
; -63.394 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.279     ;
; -63.394 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.279     ;
; -63.391 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 64.417     ;
; -63.371 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.030     ; 64.373     ;
; -63.350 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.375     ;
; -63.335 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.361     ;
; -63.335 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.361     ;
; -63.335 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.361     ;
; -63.335 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.361     ;
; -63.332 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 64.357     ;
; -63.321 ; CU:Step1|stage[3]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.005     ; 64.348     ;
; -63.310 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.336     ;
; -63.307 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.307 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.307 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.307 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.307 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.307 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.333     ;
; -63.300 ; CU:Step1|stage[7]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.327     ;
; -63.300 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.327     ;
; -63.296 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 64.322     ;
; -63.277 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.147     ; 64.162     ;
; -63.270 ; CU:Step1|stage[4]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.297     ;
; -63.270 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.297     ;
; -63.268 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.295     ;
; -63.268 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.295     ;
; -63.263 ; CU:Step1|stage[3]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.005     ; 64.290     ;
; -63.255 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 64.280     ;
; -63.252 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 64.277     ;
; -63.218 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.006     ; 64.244     ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.801 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.540      ; 0.391      ;
; -1.760 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 2.503      ; 0.395      ;
; -1.760 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 2.503      ; 0.395      ;
; -1.724 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.540      ; 0.468      ;
; -1.254 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.551      ; 0.949      ;
; -1.206 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.544      ; 0.990      ;
; -1.094 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.549      ; 1.107      ;
; -1.084 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.557      ; 1.125      ;
; -1.059 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 2.512      ; 1.105      ;
; -1.047 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 2.520      ; 1.125      ;
; -0.989 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 2.502      ; 1.165      ;
; -0.953 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 2.498      ; 1.197      ;
; -0.899 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.536      ; 1.289      ;
; -0.894 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 2.498      ; 1.256      ;
; -0.876 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.690      ; 1.466      ;
; -0.872 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.471      ; 1.251      ;
; -0.867 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 2.499      ; 1.284      ;
; -0.855 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 2.505      ; 1.302      ;
; -0.829 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.689      ; 1.512      ;
; -0.771 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.508      ; 1.389      ;
; -0.765 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.683      ; 1.570      ;
; -0.752 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.470      ; 1.370      ;
; -0.739 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 2.077      ; 0.990      ;
; -0.691 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.464      ; 1.425      ;
; -0.658 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.689      ; 1.683      ;
; -0.649 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.507      ; 1.510      ;
; -0.647 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 2.462      ; 1.467      ;
; -0.633 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.540      ; 1.559      ;
; -0.603 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 2.461      ; 1.510      ;
; -0.599 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.507      ; 1.560      ;
; -0.537 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 2.455      ; 1.570      ;
; -0.473 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.501      ; 1.680      ;
; -0.429 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 2.461      ; 1.684      ;
; -0.365 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 2.501      ; 1.788      ;
; -0.338 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.470      ; 1.784      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; IR:Step12|Instruction[9]                                                          ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.290  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.319  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.471      ;
; 0.324  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.329  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.356  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.367  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.375  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.384  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.396  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.548      ;
; 0.410  ; IR:Step12|Instruction[13]                                                         ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.562      ;
; 0.413  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.566      ;
; 0.421  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.572      ;
; 0.424  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.575      ;
; 0.427  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.577      ;
; 0.428  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.430  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.440  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.591      ;
; 0.441  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 0.596      ;
; 0.454  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.169      ; 0.775      ;
; 0.454  ; IR:Step12|Instruction[10]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.607      ;
; 0.457  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.169      ; 0.778      ;
; 0.459  ; IR:Step12|Instruction[11]                                                         ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.460  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.464  ; IR:Step12|Instruction[11]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.617      ;
; 0.467  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.619      ;
; 0.482  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.634      ;
; 0.498  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.515  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.169      ; 0.836      ;
; 0.517  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.169      ; 0.838      ;
; 0.522  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.675      ;
; 0.529  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.537  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.693      ;
; 0.541  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.695      ;
; 0.549  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.559  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.707      ;
; 0.560  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.711      ;
; 0.563  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.714      ;
; 0.588  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.735      ;
; 0.593  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.598  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[6]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.598  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[22]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.600  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; -0.007     ; 0.745      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 66.542 ; 66.542 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 1.884  ; 1.884  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 1.995  ; 1.995  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 1.818  ; 1.818  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.831  ; 1.831  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.870  ; 1.870  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 1.995  ; 1.995  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.422 ; -0.422 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.679 ; -0.679 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.726 ; -0.726 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.592 ; -0.592 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.587 ; -0.587 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.621 ; -0.621 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.684 ; -0.684 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.651 ; -0.651 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.685 ; -0.685 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.422 ; -0.422 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.424 ; -0.424 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.071 ; -3.071 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.764 ; -1.764 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.698 ; -1.698 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.698 ; -1.698 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.711 ; -1.711 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.750 ; -1.750 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.875 ; -1.875 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.846  ; 0.846  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.799  ; 0.799  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.846  ; 0.846  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.712  ; 0.712  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.707  ; 0.707  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.741  ; 0.741  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.804  ; 0.804  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.771  ; 0.771  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.805  ; 0.805  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.542  ; 0.542  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.544  ; 0.544  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 5.188 ; 5.188 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.219 ; 5.219 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.772 ; 4.772 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 5.184 ; 5.184 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 5.080 ; 5.080 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.853 ; 4.853 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 5.016 ; 5.016 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.436 ; 5.436 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 4.729 ; 4.729 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.052 ; 4.052 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 5.436 ; 5.436 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 5.436 ; 5.436 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.146 ; 6.146 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.550 ; 6.550 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.520 ; 6.520 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.550 ; 6.550 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.544 ; 6.544 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.545 ; 6.545 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.428 ; 6.428 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.432 ; 6.432 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.431 ; 6.431 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.527 ; 6.527 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.368 ; 6.368 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.373 ; 6.373 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.382 ; 6.382 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.533 ; 6.533 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.532 ; 6.532 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.369 ; 6.369 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.482 ; 6.482 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.472 ; 6.472 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.526 ; 6.526 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.529 ; 6.529 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.511 ; 6.511 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.532 ; 6.532 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.975 ; 6.975 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.784 ; 6.784 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.889 ; 6.889 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.975 ; 6.975 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.787 ; 6.787 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.738 ; 6.738 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.767 ; 6.767 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 6.302 ; 6.302 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.695 ; 6.695 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.931 ; 6.931 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.640 ; 6.640 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 8.244 ; 8.244 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 8.244 ; 8.244 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 6.269 ; 6.269 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 6.553 ; 6.553 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.932 ; 7.932 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.507 ; 6.507 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.552 ; 6.552 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.203 ; 7.203 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.691 ; 4.691 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.872 ; 4.872 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.888 ; 4.888 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.052 ; 4.052 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.146 ; 6.146 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.392 ; 6.392 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.422 ; 6.422 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.416 ; 6.416 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.366 ; 6.366 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.253 ; 6.253 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.188 ; 6.188 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.235 ; 6.235 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.233 ; 6.233 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.188 ; 6.188 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.197 ; 6.197 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.343 ; 6.343 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.421 ; 6.421 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.241 ; 6.241 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.241 ; 6.241 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.372 ; 6.372 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.363 ; 6.363 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.349 ; 6.349 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.344 ; 6.344 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.331 ; 6.331 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.351 ; 6.351 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.551 ; 6.551 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.551 ; 6.551 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.705 ; 6.705 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.787 ; 6.787 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.560 ; 6.560 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.604 ; 6.604 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.560 ; 6.560 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.633 ; 6.633 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.302 ; 6.302 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 6.302 ; 6.302 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.695 ; 6.695 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.931 ; 6.931 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.640 ; 6.640 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.269 ; 6.269 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 8.244 ; 8.244 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 6.269 ; 6.269 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 6.553 ; 6.553 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.932 ; 7.932 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.507 ; 6.507 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.552 ; 6.552 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.203 ; 7.203 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -164.268   ; -5.362   ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -164.268   ; -5.362   ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11415.136 ; -110.933 ; 0.0      ; 0.0     ; -1063.671           ;
;  clock           ; -11415.136 ; -110.933 ; N/A      ; N/A     ; -1063.671           ;
+------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 168.472 ; 168.472 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.093   ; 4.093   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.401   ; 4.401   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.870   ; 3.870   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.928   ; 3.928   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.079   ; 4.079   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.401   ; 4.401   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.213   ; 0.213   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.426  ; -0.426  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.500  ; -0.500  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.182  ; -0.182  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.192  ; -0.192  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.329  ; -0.329  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.432  ; -0.432  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.386  ; -0.386  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.428  ; -0.428  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.213   ; 0.213   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.075   ; 0.075   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.071 ; -3.071 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.764 ; -1.764 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.698 ; -1.698 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.698 ; -1.698 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.711 ; -1.711 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.750 ; -1.750 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.875 ; -1.875 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.846  ; 0.846  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.799  ; 0.799  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.846  ; 0.846  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.712  ; 0.712  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.707  ; 0.707  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.741  ; 0.741  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.804  ; 0.804  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.771  ; 0.771  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.805  ; 0.805  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.542  ; 0.542  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.544  ; 0.544  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 11.663 ; 11.663 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 11.438 ; 11.438 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.450 ; 11.450 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 11.565 ; 11.565 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 10.964 ; 10.964 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 11.515 ; 11.515 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.317 ; 11.317 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.832 ; 10.832 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 10.426 ; 10.426 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.150 ; 11.150 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 11.663 ; 11.663 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 10.724 ; 10.724 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 11.167 ; 11.167 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 10.225 ; 10.225 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 7.678  ; 7.678  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 7.883  ; 7.883  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 7.905  ; 7.905  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 8.028  ; 8.028  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 8.626  ; 8.626  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 7.655  ; 7.655  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 8.585  ; 8.585  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.643  ; 8.643  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 7.866  ; 7.866  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 11.137 ; 11.137 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 10.255 ; 10.255 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.842  ; 5.842  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.085 ; 14.085 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 14.110 ; 14.110 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.080 ; 14.080 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.110 ; 14.110 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 14.108 ; 14.108 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 14.103 ; 14.103 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 13.780 ; 13.780 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.781 ; 13.781 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 13.781 ; 13.781 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.485 ; 14.485 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.244 ; 14.244 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.862 ; 13.862 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.872 ; 13.872 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.869 ; 13.869 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 13.848 ; 13.848 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.243 ; 14.243 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.485 ; 14.485 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 14.229 ; 14.229 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 13.848 ; 13.848 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.185 ; 14.185 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.112 ; 14.112 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.224 ; 14.224 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.216 ; 14.216 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 14.209 ; 14.209 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.229 ; 14.229 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 14.933 ; 14.933 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 14.594 ; 14.594 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 14.686 ; 14.686 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 14.933 ; 14.933 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 14.638 ; 14.638 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 14.486 ; 14.486 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 14.367 ; 14.367 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 14.521 ; 14.521 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 16.711 ; 16.711 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.031 ; 15.031 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 13.400 ; 13.400 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 13.644 ; 13.644 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 16.711 ; 16.711 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 14.835 ; 14.835 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.275 ; 14.275 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 14.775 ; 14.775 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.163 ; 14.163 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.995 ; 17.995 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 17.995 ; 17.995 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 13.535 ; 13.535 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.498 ; 17.498 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.007 ; 14.007 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.744 ; 14.744 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.228 ; 14.228 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 15.708 ; 15.708 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.103 ; 15.103 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.390 ; 14.390 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.691 ; 4.691 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.872 ; 4.872 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.888 ; 4.888 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.052 ; 4.052 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.477 ; 4.477 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.959 ; 4.959 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.906 ; 2.906 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.146 ; 6.146 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.392 ; 6.392 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.422 ; 6.422 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.416 ; 6.416 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.366 ; 6.366 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.253 ; 6.253 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.188 ; 6.188 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.403 ; 6.403 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.235 ; 6.235 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.233 ; 6.233 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.188 ; 6.188 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.197 ; 6.197 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.343 ; 6.343 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.421 ; 6.421 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.241 ; 6.241 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.241 ; 6.241 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.372 ; 6.372 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.363 ; 6.363 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.349 ; 6.349 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.344 ; 6.344 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.331 ; 6.331 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.351 ; 6.351 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.551 ; 6.551 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.551 ; 6.551 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.705 ; 6.705 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.787 ; 6.787 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.560 ; 6.560 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.604 ; 6.604 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.560 ; 6.560 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.633 ; 6.633 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.302 ; 6.302 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 6.302 ; 6.302 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.695 ; 6.695 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.931 ; 6.931 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.640 ; 6.640 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.269 ; 6.269 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 8.244 ; 8.244 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 6.269 ; 6.269 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 6.553 ; 6.553 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.932 ; 7.932 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.507 ; 6.507 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.552 ; 6.552 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.203 ; 7.203 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 449   ; 449  ;
; Unconstrained Output Ports      ; 84    ; 84   ;
; Unconstrained Output Port Paths ; 208   ; 208  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 27 20:07:31 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -164.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -164.268    -11415.136 clock 
Info (332146): Worst-case hold slack is -5.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.362      -110.933 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1063.671 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 84 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -64.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -64.048     -4306.944 clock 
Info (332146): Worst-case hold slack is -1.801
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.801       -31.472 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -941.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 786 megabytes
    Info: Processing ended: Mon Nov 27 20:08:40 2017
    Info: Elapsed time: 00:01:09
    Info: Total CPU time (on all processors): 00:01:07


