/* Generated by Yosys 0.9 (git sha1 1979e0b) */

(* top =  1  *)
(* src = "q1_a.sv:1" *)
module q1_a(a, w);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  (* src = "q1_a.sv:1" *)
  input [7:0] a;
  (* src = "q1_a.sv:1" *)
  output [7:0] w;
  NOT _27_ (
    .A(a[2]),
    .Y(_00_)
  );
  NOT _28_ (
    .A(a[3]),
    .Y(_01_)
  );
  NOT _29_ (
    .A(a[4]),
    .Y(_02_)
  );
  NOT _30_ (
    .A(a[5]),
    .Y(_03_)
  );
  NOT _31_ (
    .A(a[6]),
    .Y(_04_)
  );
  NOT _32_ (
    .A(a[7]),
    .Y(_05_)
  );
  NOR _33_ (
    .A(a[1]),
    .B(a[0]),
    .Y(_06_)
  );
  NOT _34_ (
    .A(_06_),
    .Y(_07_)
  );
  NAND _35_ (
    .A(a[1]),
    .B(a[0]),
    .Y(_08_)
  );
  NOT _36_ (
    .A(_08_),
    .Y(_09_)
  );
  NOR _37_ (
    .A(_06_),
    .B(_09_),
    .Y(w[1])
  );
  NOR _38_ (
    .A(a[2]),
    .B(_07_),
    .Y(_10_)
  );
  NAND _39_ (
    .A(_00_),
    .B(_06_),
    .Y(_11_)
  );
  NOR _40_ (
    .A(_00_),
    .B(_06_),
    .Y(_12_)
  );
  NOR _41_ (
    .A(_10_),
    .B(_12_),
    .Y(w[2])
  );
  NOR _42_ (
    .A(a[3]),
    .B(_11_),
    .Y(_13_)
  );
  NOT _43_ (
    .A(_13_),
    .Y(_14_)
  );
  NOR _44_ (
    .A(_01_),
    .B(_10_),
    .Y(_15_)
  );
  NOR _45_ (
    .A(_13_),
    .B(_15_),
    .Y(w[3])
  );
  NOR _46_ (
    .A(a[4]),
    .B(_14_),
    .Y(_16_)
  );
  NAND _47_ (
    .A(_02_),
    .B(_13_),
    .Y(_17_)
  );
  NOR _48_ (
    .A(_02_),
    .B(_13_),
    .Y(_18_)
  );
  NOR _49_ (
    .A(_16_),
    .B(_18_),
    .Y(w[4])
  );
  NOR _50_ (
    .A(a[5]),
    .B(_17_),
    .Y(_19_)
  );
  NOT _51_ (
    .A(_19_),
    .Y(_20_)
  );
  NOR _52_ (
    .A(_03_),
    .B(_16_),
    .Y(_21_)
  );
  NOR _53_ (
    .A(_19_),
    .B(_21_),
    .Y(w[5])
  );
  NOR _54_ (
    .A(a[6]),
    .B(_20_),
    .Y(_22_)
  );
  NAND _55_ (
    .A(_04_),
    .B(_19_),
    .Y(_23_)
  );
  NOR _56_ (
    .A(_04_),
    .B(_19_),
    .Y(_24_)
  );
  NOR _57_ (
    .A(_22_),
    .B(_24_),
    .Y(w[6])
  );
  NAND _58_ (
    .A(_05_),
    .B(_23_),
    .Y(_25_)
  );
  NAND _59_ (
    .A(a[7]),
    .B(_22_),
    .Y(_26_)
  );
  NAND _60_ (
    .A(_25_),
    .B(_26_),
    .Y(w[7])
  );
  assign w[0] = a[0];
endmodule
