### 电路设计

### 功能仿真验证

功能仿真阶段不考虑电路的延迟。

### 综合实现

综合：生成逻辑网表

实现：生成门级电路网表。包括布局、布线

### Vivado流程

工作方式：

* project，图像化操作或tcl脚本方式
* Non-project，tcl脚本方式

源文件：

* 设计文件Design Sources
* 约束文件Constraints
* 激励文件Simulation Sources