<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="device_map_pinout_report" title="Pinout Report" column_number="7">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Function Name</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>E8</data>
            <data>IOBD_0_366</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_0_P/BUSY</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E7</data>
            <data>IOBS_0_365</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_0_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A1</data>
            <data>IOBS_0_269</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_15_N/D7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C8</data>
            <data>IOBD_0_362</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_1_P/VAUX9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D8</data>
            <data>IOBS_0_361</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_1_N/VAUX8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C6</data>
            <data>IOBD_0_358</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_2_P/VAUX7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D6</data>
            <data>IOBS_0_357</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_2_N/VAUX6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBD_0_266</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_16_P/D8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D9</data>
            <data>IOBD_0_354</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_3_P/IO_STATUS_C</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C9</data>
            <data>IOBS_0_353</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_3_N/CFG_CLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C2</data>
            <data>IOBS_0_265</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_16_N/D9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B8</data>
            <data>IOBD_0_350</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_4_P/FCS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A8</data>
            <data>IOBS_0_349</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_4_N/CS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B9</data>
            <data>IOBD_0_338</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_5_P/MODE_0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A9</data>
            <data>IOBS_0_337</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_5_N/MODE_1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G4</data>
            <data>IOBD_0_262</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_17_P/D10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBD_0_334</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_6_P/MODE_2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D4</data>
            <data>IOBR_0_333</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_6_N/VREF_L0/CSO_DOUT</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F4</data>
            <data>IOBS_0_261</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_17_N/D11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B7</data>
            <data>IOBD_0_330</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_7_P/RWSEL</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A7</data>
            <data>IOBS_0_329</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_7_N/INIT_FLAG_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E5</data>
            <data>IOBD_0_326</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_8_P/PLL0_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E6</data>
            <data>IOBS_0_325</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_8_N/PLL0_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D1</data>
            <data>IOBD_0_258</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_18_P/D12</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B6</data>
            <data>IOBD_0_322</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_9_P/CLK0_L0/DIFFCLK0_L0_P/PLL0_CLKFB_P/XTALA_L0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A6</data>
            <data>IOBS_0_321</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_9_N/CLK1_L0/DIFFCLK0_L0_N/PLL0_CLKFB_N/XTALB_L0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_0_257</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_18_N/D13</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B5</data>
            <data>IOBD_0_298</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_10_P/CLK2_L0/DIFFCLK1_L0_P/PLL1_CLKIN0</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBS_0_297</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_10_N/CLK3_L0/DIFFCLK1_L0_N/PLL1_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F7</data>
            <data>IOBD_0_294</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_11_P/PLL1_CLKIN2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F8</data>
            <data>IOBS_0_293</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_11_N/PLL1_CLKIN3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBD_0_254</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_19_P/D14</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B4</data>
            <data>IOBD_0_290</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_12_P/D0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBS_0_289</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_12_N/RRN_L0/D1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E2</data>
            <data>IOBS_0_253</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_19_N/D15</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_0_286</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_13_P/RRP_L0/D2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_0_285</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_13_N/D3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBD_0_282</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_14_P/D4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A2</data>
            <data>IOBS_0_281</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_14_N/D5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B1</data>
            <data>IOBD_0_270</data>
            <data>BANKL0</data>
            <data>DIFFI0_L0_15_P/D6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBD_0_242</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_0_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G5</data>
            <data>IOBS_0_241</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_0_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_0_145</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_15_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBD_0_238</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_1_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F2</data>
            <data>IOBS_0_237</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_1_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H5</data>
            <data>IOBD_0_234</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_2_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBS_0_233</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBD_0_142</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_16_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBD_0_230</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_3_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_0_229</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_3_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N2</data>
            <data>IOBS_0_141</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_16_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J6</data>
            <data>IOBD_0_226</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_4_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J7</data>
            <data>IOBS_0_225</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_4_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBD_0_214</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_5_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G2</data>
            <data>IOBS_0_213</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_5_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M5</data>
            <data>IOBD_0_138</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_17_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J5</data>
            <data>IOBD_0_210</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_6_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBR_0_209</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_6_N/VREF_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L5</data>
            <data>IOBS_0_137</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_17_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBD_0_206</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_7_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H3</data>
            <data>IOBS_0_205</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_7_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBD_0_202</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_8_P/PLL2_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBS_0_201</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_8_N/PLL2_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P1</data>
            <data>IOBD_0_134</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_18_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBD_0_198</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_9_P/CLK0_L1/DIFFCLK0_L1_P/PLL2_CLKFB_P/XTALA_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBS_0_197</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_9_N/CLK1_L1/DIFFCLK0_L1_N/PLL2_CLKFB_N/XTALB_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBS_0_133</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_18_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J1</data>
            <data>IOBD_0_174</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_10_P/CLK2_L1/DIFFCLK1_L1_P/PLL3_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J2</data>
            <data>IOBS_0_173</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_10_N/CLK3_L1/DIFFCLK1_L1_N/PLL3_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBD_0_170</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_11_P/PLL3_CLKIN2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBS_0_169</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_11_N/PLL3_CLKIN3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBD_0_130</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBD_0_166</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_12_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L2</data>
            <data>IOBS_0_165</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_12_N/RRN_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M4</data>
            <data>IOBS_0_129</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_19_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M7</data>
            <data>IOBD_0_162</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_13_P/RRP_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M6</data>
            <data>IOBS_0_161</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_13_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBD_0_158</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_14_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M2</data>
            <data>IOBS_0_157</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_14_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K4</data>
            <data>IOBD_0_146</data>
            <data>BANKL1</data>
            <data>DIFFI0_L1_15_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U4</data>
            <data>IOBD_0_118</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_0_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V4</data>
            <data>IOBS_0_117</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_0_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N7</data>
            <data>IOBS_0_21</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_15_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U5</data>
            <data>IOBD_0_114</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_1_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V5</data>
            <data>IOBS_0_113</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_1_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U6</data>
            <data>IOBD_0_110</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_2_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V6</data>
            <data>IOBS_0_109</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T9</data>
            <data>IOBD_0_18</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_16_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U7</data>
            <data>IOBD_0_106</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_3_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V7</data>
            <data>IOBS_0_105</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_3_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R9</data>
            <data>IOBS_0_17</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_16_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U8</data>
            <data>IOBD_0_102</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_4_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V8</data>
            <data>IOBS_0_101</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_4_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U9</data>
            <data>IOBD_0_90</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_5_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBS_0_89</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_5_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R6</data>
            <data>IOBD_0_14</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_17_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBD_0_86</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_6_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R4</data>
            <data>IOBR_0_85</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_6_N/VREF_L2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBS_0_13</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_17_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R1</data>
            <data>IOBD_0_82</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_7_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R2</data>
            <data>IOBS_0_81</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_7_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBD_0_78</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_8_P/PLL4_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T2</data>
            <data>IOBS_0_77</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_8_N/PLL4_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBD_0_10</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_18_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBD_0_74</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_9_P/CLK0_L2/DIFFCLK0_L2_P/PLL4_CLKFB_P/XTALA_L2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U2</data>
            <data>IOBS_0_73</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_9_N/CLK1_L2/DIFFCLK0_L2_N/PLL4_CLKFB_N/XTALB_L2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBS_0_9</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_18_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V1</data>
            <data>IOBD_0_50</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_10_P/CLK2_L2/DIFFCLK1_L2_P/PLL5_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V2</data>
            <data>IOBS_0_49</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_10_N/CLK3_L2/DIFFCLK1_L2_N/PLL5_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U3</data>
            <data>IOBD_0_46</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_11_P/PLL5_CLKIN2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V3</data>
            <data>IOBS_0_45</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_11_N/PLL5_CLKIN3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P8</data>
            <data>IOBD_0_6</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBD_0_42</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_12_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBS_0_41</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_12_N/RRN_L2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P7</data>
            <data>IOBS_0_5</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_19_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P5</data>
            <data>IOBD_0_38</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_13_P/RRP_L2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P6</data>
            <data>IOBS_0_37</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_13_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N5</data>
            <data>IOBD_0_34</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_14_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_0_33</data>
            <data>BANKL2</data>
            <data>DIFFIO_L2_14_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBD_0_22</data>
            <data>BANKL2</data>
            <data>DIFFI0_L2_15_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E12</data>
            <data>IOBD_152_366</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_0_P/VAUX5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E11</data>
            <data>IOBS_152_365</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_0_N/VAUX4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G12</data>
            <data>IOBS_152_269</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_15_N/D23/ADR6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D10</data>
            <data>IOBD_152_362</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_1_P/VAUX3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C10</data>
            <data>IOBS_152_361</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_1_N/VAUX2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C13</data>
            <data>IOBD_152_358</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_2_P/VAUX1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D13</data>
            <data>IOBS_152_357</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_2_N/VAUX0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B18</data>
            <data>IOBD_152_266</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_16_P/D24/ADR7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D11</data>
            <data>IOBD_152_354</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_3_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C11</data>
            <data>IOBS_152_353</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_3_N/ECCLKIN</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A18</data>
            <data>IOBS_152_265</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_16_N/D25/ADR8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B10</data>
            <data>IOBD_152_350</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_4_P/FCS2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A10</data>
            <data>IOBS_152_349</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_4_N/BFCE_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B11</data>
            <data>IOBD_152_338</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_5_P/BFOE_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A11</data>
            <data>IOBS_152_337</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_5_N/BADRVO_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C18</data>
            <data>IOBD_152_262</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_17_P/D26/ADR9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B12</data>
            <data>IOBD_152_334</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_6_P/BFWE_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A12</data>
            <data>IOBR_152_333</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_6_N/VREF_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBS_152_261</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_17_N/D27/ADR10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B13</data>
            <data>IOBD_152_330</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_7_P/VS1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A13</data>
            <data>IOBS_152_329</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_7_N/VS0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B15</data>
            <data>IOBD_152_326</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_8_P/PLL0_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A15</data>
            <data>IOBS_152_325</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_8_N/PLL0_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D18</data>
            <data>IOBD_152_258</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_18_P/D28/ADR11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B14</data>
            <data>IOBD_152_322</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_9_P/CLK0_R0/DIFFCLK0_R0_P/PLL0_CLKIN2/XTALA_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A14</data>
            <data>IOBS_152_321</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_9_N/CLK1_R0/DIFFCLK0_R0_N/PLL0_CLKIN3/XTALB_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBS_152_257</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_18_N/D29/ADR12</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B16</data>
            <data>IOBD_152_298</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_10_P/CLK2_R0/DIFFCLK1_R0_P/PLL1_CLKFB_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A16</data>
            <data>IOBS_152_297</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_10_N/CLK3_R0/DIFFCLK1_R0_N/PLL1_CLKFB_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C15</data>
            <data>IOBD_152_294</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_11_P/PLL1_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D15</data>
            <data>IOBS_152_293</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_11_N/PLL1_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E18</data>
            <data>IOBD_152_254</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_19_P/D30/ADR13</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B17</data>
            <data>IOBD_152_290</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_12_P/D16</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A17</data>
            <data>IOBS_152_289</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_12_N/RRN_R0/D17/ADR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E17</data>
            <data>IOBS_152_253</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_19_N/D31/ADR14</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F11</data>
            <data>IOBD_152_286</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_13_P/RRP_R0/D18/ADR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G11</data>
            <data>IOBS_152_285</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_13_N/D19/ADR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E15</data>
            <data>IOBD_152_282</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_14_P/D20/ADR3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E16</data>
            <data>IOBS_152_281</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_14_N/D21/ADR4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F12</data>
            <data>IOBD_152_270</data>
            <data>BANKR0</data>
            <data>DIFFI0_R0_15_P/D22/ADR5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBD_152_242</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_0_P/ADR16</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F13</data>
            <data>IOBS_152_241</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_0_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M14</data>
            <data>IOBS_152_145</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_15_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBD_152_238</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_1_P/ADR17</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F17</data>
            <data>IOBS_152_237</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_1_N/ADR18</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G14</data>
            <data>IOBD_152_234</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_2_P/ADR19</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBS_152_233</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_2_N/ADR20</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBD_152_142</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_16_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBD_152_230</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_3_P/ADR21</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBS_152_229</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_3_N/ADR22</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M17</data>
            <data>IOBS_152_141</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_16_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBD_152_226</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_4_P/ADR23</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H13</data>
            <data>IOBS_152_225</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_4_N/ADR24</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G18</data>
            <data>IOBD_152_214</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_5_P/ADR25</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G17</data>
            <data>IOBS_152_213</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_5_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N18</data>
            <data>IOBD_152_138</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_17_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J15</data>
            <data>IOBD_152_210</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_6_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J14</data>
            <data>IOBR_152_209</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_6_N/VREF_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N17</data>
            <data>IOBS_152_137</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_17_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBD_152_206</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_7_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J16</data>
            <data>IOBS_152_205</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_7_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K14</data>
            <data>IOBD_152_202</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_8_P/PLL2_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K15</data>
            <data>IOBS_152_201</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_8_N/PLL2_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBD_152_134</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_18_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>H18</data>
            <data>IOBD_152_198</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_9_P/CLK0_R1/DIFFCLK0_R1_P/PLL2_CLKIN2/XTALA_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBS_152_197</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_9_N/CLK1_R1/DIFFCLK0_R1_N/PLL2_CLKIN3/XTALB_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_152_133</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_18_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J18</data>
            <data>IOBD_152_174</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_10_P/CLK2_R1/DIFFCLK1_R1_P/PLL3_CLKFB_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J17</data>
            <data>IOBS_152_173</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_10_N/CLK3_R1/DIFFCLK1_R1_N/PLL3_CLKFB_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBD_152_170</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_11_P/PLL3_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBS_152_169</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_11_N/PLL3_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBD_152_130</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L18</data>
            <data>IOBD_152_166</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_12_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L17</data>
            <data>IOBS_152_165</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_12_N/RRN_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L14</data>
            <data>IOBS_152_129</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_19_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L13</data>
            <data>IOBD_152_162</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_13_P/RRP_R1</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>L12</data>
            <data>IOBS_152_161</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_13_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L16</data>
            <data>IOBD_152_158</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_14_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBS_152_157</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_14_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M13</data>
            <data>IOBD_152_146</data>
            <data>BANKR1</data>
            <data>DIFFI0_R1_15_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>R10</data>
            <data>IOBD_152_118</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_0_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBS_152_117</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_0_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U16</data>
            <data>IOBS_152_21</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_15_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U10</data>
            <data>IOBD_152_114</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_1_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>V10</data>
            <data>IOBS_152_113</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_1_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U13</data>
            <data>IOBD_152_110</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_2_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V13</data>
            <data>IOBS_152_109</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R14</data>
            <data>IOBD_152_18</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_16_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>U12</data>
            <data>IOBD_152_106</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_3_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>V12</data>
            <data>IOBS_152_105</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_3_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBS_152_17</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_16_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>U11</data>
            <data>IOBD_152_102</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_4_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>V11</data>
            <data>IOBS_152_101</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_4_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBD_152_90</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_5_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBS_152_89</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_5_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBD_152_14</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_17_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>P11</data>
            <data>IOBD_152_86</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_6_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P12</data>
            <data>IOBR_152_85</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_6_N/VREF_R2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T13</data>
            <data>IOBS_152_13</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_17_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>V18</data>
            <data>IOBD_152_82</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_7_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>V17</data>
            <data>IOBS_152_81</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_7_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>U18</data>
            <data>IOBD_152_78</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_8_P/PLL4_CLKIN0</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>U17</data>
            <data>IOBS_152_77</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_8_N/PLL4_CLKIN1</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>P13</data>
            <data>IOBD_152_10</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_18_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBD_152_74</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_9_P/CLK0_R2/DIFFCLK0_R2_P/PLL4_CLKIN2/XTALA_R2</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>T17</data>
            <data>IOBS_152_73</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_9_N/CLK1_R2/DIFFCLK0_R2_N/PLL4_CLKIN3/XTALB_R2</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>P14</data>
            <data>IOBS_152_9</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_18_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>R17</data>
            <data>IOBD_152_50</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_10_P/CLK2_R2/DIFFCLK1_R2_P/PLL5_CLKFB_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>R18</data>
            <data>IOBS_152_49</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_10_N/CLK3_R2/DIFFCLK1_R2_N/PLL5_CLKFB_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBD_152_46</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_11_P/PLL5_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_152_45</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_11_N/PLL5_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>N13</data>
            <data>IOBD_152_6</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R16</data>
            <data>IOBD_152_42</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_12_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T16</data>
            <data>IOBS_152_41</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_12_N/RRN_R2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N14</data>
            <data>IOBS_152_5</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_19_N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>U14</data>
            <data>IOBD_152_38</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_13_P/RRP_R2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V14</data>
            <data>IOBS_152_37</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_13_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U15</data>
            <data>IOBD_152_34</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_14_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBS_152_33</data>
            <data>BANKR2</data>
            <data>DIFFIO_R2_14_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V16</data>
            <data>IOBD_152_22</data>
            <data>BANKR2</data>
            <data>DIFFI0_R2_15_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="device_map_timing_constraint" title="Inferred clocks commands" column_number="1">
        <column_headers>
            <data>Command</data>
        </column_headers>
        <row>
            <data>create_clock -period {1000} -waveform {0 500} -name {tinyriscv_soc_top|jtag_TCK} [get_ports {jtag_TCK}] -add</data>
        </row>
        <row>
            <data>create_clock -period {1000} -waveform {0 500} -name {tinyriscv_soc_top|clk_in} [get_ports {clk_in}] -add</data>
        </row>
        <row>
            <data>create_clock -period {1000} -waveform {0 500} -name {pll|pll1/u_pll_e1/CLKOUT1} [get_pins {pll1/u_pll_e1.CLKOUT1}] -add</data>
        </row>
        <row>
            <data>set_clock_groups -name {Inferred_clock_group_0} -asynchronous -group [get_clocks {tinyriscv_soc_top|jtag_TCK}]</data>
        </row>
        <row>
            <data>set_clock_groups -name {Inferred_clock_group_1} -asynchronous -group [get_clocks {tinyriscv_soc_top|clk_in}]</data>
        </row>
        <row>
            <data>set_clock_groups -name {Inferred_clock_group_2} -asynchronous -group [get_clocks {pll|pll1/u_pll_e1/CLKOUT1}]</data>
        </row>
    </table>
    <table id="device_map_clock_signal" title="Clock Signal" column_number="5">
        <column_headers>
            <data>Driver_Pin_Name</data>
            <data>Clk_Source_Inst</data>
            <data>Clk_Inst_Name</data>
            <data>Net_Name</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>CLKOUT1</data>
            <data>pll1/u_pll_e1</data>
            <data>clkbufg_0</data>
            <data>clk</data>
            <data>1</data>
        </row>
        <row>
            <data>O</data>
            <data>jtag_TCK_ibuf</data>
            <data>clkbufg_1</data>
            <data>nt_jtag_TCK</data>
            <data>1</data>
        </row>
    </table>
    <table id="device_map_reset_signal" title="Reset Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Rst_Source_Inst</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>gpio_0/N9</data>
            <data>gpio_0/N9</data>
            <data>1474</data>
        </row>
        <row>
            <data>_$$_GND_$$_</data>
            <data>_$$_GND_$$_</data>
            <data>1</data>
        </row>
        <row>
            <data>jtag_reset_req_o</data>
            <data>u_jtag_top/u_jtag_dm/dm_reset_req</data>
            <data>5</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/N24</data>
            <data>u_jtag_top/u_jtag_dm/N24</data>
            <data>531</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/jtag_state_0</data>
            <data>u_jtag_top/u_jtag_driver/jtag_state_0</data>
            <data>5</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/N360</data>
            <data>u_jtag_top/u_jtag_driver/N360</data>
            <data>1</data>
        </row>
        <row>
            <data>uart_0/spi1/clk_cnt[8:0]_or</data>
            <data>uart_0/spi1/clk_cnt[8:0]_or</data>
            <data>9</data>
        </row>
        <row>
            <data>uart_0/spi1/N254</data>
            <data>uart_0/spi1/N254</data>
            <data>5</data>
        </row>
        <row>
            <data>uart_0/spi1/N685</data>
            <data>uart_0/spi1/N685_inv</data>
            <data>2</data>
        </row>
        <row>
            <data>uart_0/spi1/N662</data>
            <data>uart_0/spi1/N662</data>
            <data>24</data>
        </row>
        <row>
            <data>uart_0/spi2/clk_cnt[8:0]_or</data>
            <data>uart_0/spi2/clk_cnt[8:0]_or</data>
            <data>9</data>
        </row>
        <row>
            <data>uart_0/spi2/N253</data>
            <data>uart_0/spi2/N253</data>
            <data>5</data>
        </row>
        <row>
            <data>uart_0/spi2/N661</data>
            <data>uart_0/spi2/N661</data>
            <data>24</data>
        </row>
        <row>
            <data>u_rst_ctrl/ext_rst_sync/ticks_sync[0].dp_is_0.rst_0_dff/N0</data>
            <data>u_rst_ctrl/ext_rst_sync/ticks_sync[0].dp_is_0.rst_0_dff/N0</data>
            <data>2</data>
        </row>
    </table>
    <table id="device_map_high_fanout_singnal" title="High Fanout Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Driver</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>ntclkbufg_0</data>
            <data>clkbufg_0</data>
            <data>2939</data>
        </row>
        <row>
            <data>gpio_0/N9</data>
            <data>gpio_0/N9</data>
            <data>1474</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/N24</data>
            <data>u_jtag_top/u_jtag_dm/N24</data>
            <data>531</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs2_raddr_o [3]</data>
            <data>u_tinyriscv_core/u_idu/N334[3]</data>
            <data>258</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs2_raddr_o [2]</data>
            <data>u_tinyriscv_core/u_idu/N334[2]</data>
            <data>258</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs1_raddr_o [3]</data>
            <data>u_tinyriscv_core/u_idu/N330[3]</data>
            <data>258</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs1_raddr_o [2]</data>
            <data>u_tinyriscv_core/u_idu/N330[2]</data>
            <data>258</data>
        </row>
        <row>
            <data>ntclkbufg_1</data>
            <data>clkbufg_1</data>
            <data>228</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_idu_exu/en</data>
            <data>u_tinyriscv_core/u_idu_exu/N1</data>
            <data>217</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ctrl_flush_o</data>
            <data>u_tinyriscv_core/u_ifu/N44_5</data>
            <data>214</data>
        </row>
        <row>
            <data>m1_req_vld_i</data>
            <data>u_tinyriscv_core/u_exu/u_exu_dispatch/N63_3</data>
            <data>189</data>
        </row>
        <row>
            <data>m2_req_vld_i</data>
            <data>u_jtag_top/u_jtag_dm/N282</data>
            <data>142</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ex_csr_we_o</data>
            <data>u_tinyriscv_core/u_exu/u_exu_dispatch/N62</data>
            <data>140</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22007</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_28</data>
            <data>133</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22010</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_31</data>
            <data>133</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs2_raddr_o [1]</data>
            <data>u_tinyriscv_core/u_idu/N334[1]</data>
            <data>130</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs1_raddr_o [1]</data>
            <data>u_tinyriscv_core/u_idu/N330[1]</data>
            <data>130</data>
        </row>
        <row>
            <data>u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [3]</data>
            <data>u_rom/rom111/U_ipml_spram_ram1/N845[3]</data>
            <data>128</data>
        </row>
        <row>
            <data>u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [2]</data>
            <data>u_rom/rom111/U_ipml_spram_ram1/N845[2]</data>
            <data>128</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [17]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_17_4</data>
            <data>109</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [18]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_18_4</data>
            <data>106</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [3]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[3]</data>
            <data>102</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N17772</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N236_1</data>
            <data>99</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [16]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_16_4</data>
            <data>98</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [20]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20_4</data>
            <data>98</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [19]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_19_4</data>
            <data>98</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/req_bjp_o</data>
            <data>u_tinyriscv_core/u_exu/u_exu_dispatch/N60_3</data>
            <data>92</data>
        </row>
        <row>
            <data>u_rib/slave_sel [0]</data>
            <data>u_rib/N353</data>
            <data>90</data>
        </row>
        <row>
            <data>u_rib/slave_sel [1]</data>
            <data>u_rib/N354</data>
            <data>86</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [2]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[2]</data>
            <data>85</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [1]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[1]</data>
            <data>85</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [0]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[0]</data>
            <data>84</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [10]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[10]</data>
            <data>77</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [5]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[5]</data>
            <data>75</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/req_alu_o</data>
            <data>u_tinyriscv_core/u_exu/u_exu_dispatch/N58</data>
            <data>72</data>
        </row>
        <row>
            <data>u_tinyriscv_core/_N4626</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[0]</data>
            <data>67</data>
        </row>
        <row>
            <data>u_tinyriscv_core/_N4627</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[1]</data>
            <data>66</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs2_raddr_o [0]</data>
            <data>u_tinyriscv_core/u_idu/N334[0]</data>
            <data>66</data>
        </row>
        <row>
            <data>u_tinyriscv_core/id_rs1_raddr_o [0]</data>
            <data>u_tinyriscv_core/u_idu/N330[0]</data>
            <data>66</data>
        </row>
        <row>
            <data>s0_addr_o[12]</data>
            <data>u_rib/N216_12</data>
            <data>65</data>
        </row>
        <row>
            <data>m0_req_rdy_o</data>
            <data>u_rib/N196</data>
            <data>65</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_clint/csr_state_3</data>
            <data>u_tinyriscv_core/u_clint/csr_state_3</data>
            <data>65</data>
        </row>
        <row>
            <data>s0_addr_o[13]</data>
            <data>u_rib/N216_13</data>
            <data>65</data>
        </row>
        <row>
            <data>s0_addr_o[9]</data>
            <data>u_rib/N216_9</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[5]</data>
            <data>u_rib/N216_5</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_csr_reg/N92</data>
            <data>u_tinyriscv_core/u_csr_reg/N92</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[6]</data>
            <data>u_rib/N216_6</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_csr_reg/N96</data>
            <data>u_tinyriscv_core/u_csr_reg/N96</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_csr_reg/N99</data>
            <data>u_tinyriscv_core/u_csr_reg/N99</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/op_mul</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/N10</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/_N4270</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_42</data>
            <data>64</data>
        </row>
        <row>
            <data>u_rib/slave_sel [3]</data>
            <data>u_rib/N356</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[2]</data>
            <data>u_rib/N216_2</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[3]</data>
            <data>u_rib/N216_3</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[11]</data>
            <data>u_rib/N216_11</data>
            <data>64</data>
        </row>
        <row>
            <data>u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [1]</data>
            <data>u_rom/rom111/U_ipml_spram_ram1/N845[1]</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[10]</data>
            <data>u_rib/N216_10</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[7]</data>
            <data>u_rib/N216_7</data>
            <data>64</data>
        </row>
        <row>
            <data>u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [2]</data>
            <data>u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[2]</data>
            <data>64</data>
        </row>
        <row>
            <data>u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [1]</data>
            <data>u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[1]</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[8]</data>
            <data>u_rib/N216_8</data>
            <data>64</data>
        </row>
        <row>
            <data>s0_addr_o[4]</data>
            <data>u_rib/N216_4</data>
            <data>64</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5175_inv</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_18_inv</data>
            <data>63</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result</data>
            <data>63</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N297</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N297</data>
            <data>63</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_ge_divisor</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_15</data>
            <data>61</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/rx_data_r [2]</data>
            <data>u_jtag_top/u_jtag_dm/rx_data_r[2]</data>
            <data>60</data>
        </row>
        <row>
            <data>s3_addr_o[4]</data>
            <data>u_rib/N276_4</data>
            <data>57</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/N386</data>
            <data>u_jtag_top/u_jtag_dm/N386</data>
            <data>54</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [9]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[9]</data>
            <data>50</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/div_start</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/N4_3</data>
            <data>48</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/tx_valid</data>
            <data>u_jtag_top/u_jtag_driver/dtm_req_valid</data>
            <data>47</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [79]</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_395_3</data>
            <data>46</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/tx/state_0</data>
            <data>u_jtag_top/u_jtag_driver/tx/state_0</data>
            <data>45</data>
        </row>
        <row>
            <data>u_rib/slave_sel [4]</data>
            <data>u_rib/N357_5</data>
            <data>45</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_0</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_0</data>
            <data>44</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/rx/state_0</data>
            <data>u_jtag_top/u_jtag_dm/rx/state_0</data>
            <data>43</data>
        </row>
        <row>
            <data>u_tinyriscv_core/ie_dec_info_bus_o [6]</data>
            <data>u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[6]</data>
            <data>43</data>
        </row>
        <row>
            <data>u_rib/slave_sel [2]</data>
            <data>u_rib/N355_3</data>
            <data>43</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/need_resp</data>
            <data>u_jtag_top/u_jtag_dm/need_resp</data>
            <data>43</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/tx/state_0</data>
            <data>u_jtag_top/u_jtag_dm/tx/state_0</data>
            <data>42</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/rx/N68</data>
            <data>u_jtag_top/u_jtag_dm/rx/N68</data>
            <data>41</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/rx/state_0</data>
            <data>u_jtag_top/u_jtag_driver/rx/state_0</data>
            <data>41</data>
        </row>
        <row>
            <data>u_rib/mux_m_we</data>
            <data>u_rib/N89</data>
            <data>41</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/tx/N90</data>
            <data>u_jtag_top/u_jtag_driver/tx/N90</data>
            <data>40</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/N1029</data>
            <data>u_jtag_top/u_jtag_dm/N1029_3</data>
            <data>40</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/N325</data>
            <data>u_jtag_top/u_jtag_driver/N325_7</data>
            <data>40</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_clint/csr_state_4</data>
            <data>u_tinyriscv_core/u_clint/csr_state_4</data>
            <data>40</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/N317</data>
            <data>u_jtag_top/u_jtag_driver/N317_0</data>
            <data>40</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1</data>
            <data>39</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/rx/N68</data>
            <data>u_jtag_top/u_jtag_driver/rx/N68</data>
            <data>39</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_driver/rx_valid</data>
            <data>u_jtag_top/u_jtag_driver/rx/recv_rdy</data>
            <data>39</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126</data>
            <data>u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126</data>
            <data>38</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_clint/N180</data>
            <data>u_tinyriscv_core/u_clint/N180</data>
            <data>38</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/rx_data_r [39]</data>
            <data>u_jtag_top/u_jtag_dm/rx_data_r[39]</data>
            <data>38</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/tx/N90</data>
            <data>u_jtag_top/u_jtag_dm/tx/N90</data>
            <data>38</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/rx_data_r [37]</data>
            <data>u_jtag_top/u_jtag_dm/rx_data_r[37]</data>
            <data>38</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/req_muldiv_o</data>
            <data>u_tinyriscv_core/u_exu/u_exu_dispatch/N61</data>
            <data>37</data>
        </row>
        <row>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/div_ready</data>
            <data>u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/ready_o</data>
            <data>37</data>
        </row>
        <row>
            <data>u_jtag_top/u_jtag_dm/state_2</data>
            <data>u_jtag_top/u_jtag_dm/state_2</data>
            <data>36</data>
        </row>
    </table>
    <table id="device_map_resource_usage" title="Resource Usage Summary" column_number="4">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%)</data>
        </column_headers>
        <row>
            <data>APM</data>
            <data>4</data>
            <data>30</data>
            <data>14</data>
        </row>
        <row>
            <data>IOCKDLY</data>
            <data>0</data>
            <data>24</data>
            <data>0</data>
        </row>
        <row>
            <data>FF</data>
            <data>3076</data>
            <data>26304</data>
            <data>12</data>
        </row>
        <row>
            <data>LUT</data>
            <data>4526</data>
            <data>17536</data>
            <data>26</data>
        </row>
        <row>
            <data>Distributed RAM</data>
            <data>0</data>
            <data>4440</data>
            <data>0</data>
        </row>
        <row>
            <data>DLL</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>DQSL</data>
            <data>0</data>
            <data>18</data>
            <data>0</data>
        </row>
        <row>
            <data>DRM</data>
            <data>48</data>
            <data>48</data>
            <data>100</data>
        </row>
        <row>
            <data>FUSECODE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>IO</data>
            <data>25</data>
            <data>240</data>
            <data>11</data>
        </row>
        <row>
            <data>IOCKDIV</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKGATE</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>IPAL</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>PLL</data>
            <data>1</data>
            <data>6</data>
            <data>17</data>
        </row>
        <row>
            <data>RCKB</data>
            <data>0</data>
            <data>24</data>
            <data>0</data>
        </row>
        <row>
            <data>SCANCHAIN</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>START</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>USCM</data>
            <data>2</data>
            <data>20</data>
            <data>10</data>
        </row>
        <row>
            <data>HMEMC</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>ADC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>CRYSTAL</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>FLSIF</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>RESCAL</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>UDID</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
    </table>
    <table id="device_map_runtime" title="Device Map Runtime &amp; Memory" column_number="7">
        <column_headers>
            <data>Cpu Time</data>
            <data>Process Cpu Time</data>
            <data>Real Time</data>
            <data>Peak Memory (MB)</data>
            <data>Operation System</data>
            <data>CPU</data>
            <data>RAM(GB)</data>
        </column_headers>
        <row>
            <data>0h:0m:6s</data>
            <data>0h:0m:6s</data>
            <data>0h:0m:7s</data>
            <data>286</data>
            <data>WINDOWS 10 x86_64</data>
            <data>AMD Ryzen 7 4800U with Radeon Graphics</data>
            <data>15</data>
        </row>
    </table>
    <table id="device_map_messages" title="Device Map Messages" column_number="1">
        <column_headers/>
        <row>
            <data message="4">The instance clkbufg_0(GTP_CLKBUFG) has been inserted on the net clk in design, driver pin CLKOUT1(instance pll1/u_pll_e1) -&gt; load pin CLK(instance gpio_0/data_r[0]).</data>
        </row>
        <row>
            <data message="4">The instance clkbufg_1(GTP_CLKBUFG) has been inserted on the net nt_jtag_TCK in design, driver pin O(instance jtag_TCK_ibuf) -&gt; load pin I(instance u_jtag_top/u_jtag_driver/N358).</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: timer_0/N5.lt_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: timer_0/N17_1_0/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/N35.eq_0/gateop, insts:8.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/N126_1_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/N179.eq_0/gateop, insts:8.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/N182_1_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_jtag_top/u_jtag_dm/N20_1/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_csr_reg/N3_1_1/gateop, insts:63.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_gpr_reg/N252.eq_0/gateop, insts:3.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_gpr_reg/N260.eq_0/gateop, insts:3.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_0/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_1/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_0/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_1/gateop, insts:31.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_ifu/N13_1_0/gateop, insts:30.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/spi1/N20.eq_0/gateop, insts:5.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/spi1/N23_1_1/gateop, insts:8.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/spi2/N20.eq_0/gateop, insts:5.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: uart_0/spi2/N23_1_1/gateop, insts:8.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_1/gateop, insts:31.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_0/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_1/gateop, insts:32.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_1/gateop, insts:31.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_1/gateop, insts:31.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_2/gateop, insts:62.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m1/gopapm, insts:4.</data>
        </row>
        <row>
            <data message="5">Public-4010: Pcf file D:/FPGA_LAB_pangomicro/tinyriscv/FPGA_Competition-RISC-V_Processor-in-PGL22G-main/device_map/tinyriscv_soc_top.pcf has been covered.</data>
        </row>
    </table>
    <general_container id="device_map_settings">
        <table_container>
            <table id="device_map_settings" title="Device Map Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGL22G-6MBG324</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>tinyriscv_soc_top</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>Mapping</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Packing IOs with Flip-Flops</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Generate Detailed Map Report(-detail)</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Min Fanout To Report</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Number of Nets(Fanout &gt; Min Fanout) To Report</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Override .pcf</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Minimun Number of Register in a Control Set</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Optimize Logic with Constant Input</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Remove Duplicated Logic</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Infer Internal Clock</data>
                        <data>false</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="device_map_logic_constraint">
        <table_container>
            <table id="device_map_logic_constraint" title="Logical Constraint" column_number="3">
                <column_headers>
                    <data>Object</data>
                    <data>Attribute</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>n:nt_jtag_TCK</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <table id="device_map_io_table" title="IO Constraint" column_number="21">
                <column_headers>
                    <data>I/O NAME</data>
                    <data>I/O DIRECTION</data>
                    <data>LOC</data>
                    <data>VCCIO</data>
                    <data>IOSTANDARD</data>
                    <data>DRIVE</data>
                    <data>BUS_KEEPER</data>
                    <data>SLEW</data>
                    <data>HYS_DRIVE_MODE</data>
                    <data>VREF_MODE</data>
                    <data>VREF_MODE_VALUE</data>
                    <data>DDR_TERM_MODE</data>
                    <data>DIFF_IN_TERM_MODE</data>
                    <data>OPEN_DRAIN</data>
                    <data>IN_DELAY</data>
                    <data>OUT_DELAY</data>
                    <data>IPT</data>
                    <data>CAL_MODE</data>
                    <data>DDR_RES</data>
                    <data>IO_REGISTER</data>
                    <data>VIRTUAL_IO</data>
                </column_headers>
                <row>
                    <data>gpio[0]</data>
                    <data>inout</data>
                    <data>U11</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[1]</data>
                    <data>inout</data>
                    <data>P17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[2]</data>
                    <data>inout</data>
                    <data>T13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[3]</data>
                    <data>inout</data>
                    <data>R13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[4]</data>
                    <data>inout</data>
                    <data>P13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[5]</data>
                    <data>inout</data>
                    <data>P14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[6]</data>
                    <data>inout</data>
                    <data>R15</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>gpio[7]</data>
                    <data>inout</data>
                    <data>R14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>halted_ind</data>
                    <data>output</data>
                    <data>U10</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>jtag_TDO</data>
                    <data>output</data>
                    <data>V17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi2_clk</data>
                    <data>output</data>
                    <data>U17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi2_mosi</data>
                    <data>output</data>
                    <data>U18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi2_ss</data>
                    <data>output</data>
                    <data>M13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi_clk</data>
                    <data>output</data>
                    <data>N15</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi_mosi</data>
                    <data>output</data>
                    <data>L13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi_ss</data>
                    <data>output</data>
                    <data>P18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>uart_tx_pin</data>
                    <data>output</data>
                    <data>R18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>4</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>clk_in</data>
                    <data>input</data>
                    <data>B5</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>jtag_TCK</data>
                    <data>input</data>
                    <data>T17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>jtag_TDI</data>
                    <data>input</data>
                    <data>V18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>jtag_TMS</data>
                    <data>input</data>
                    <data>T18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>rst_ext_i</data>
                    <data>input</data>
                    <data>U12</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi2_miso</data>
                    <data>input</data>
                    <data>M14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>spi_miso</data>
                    <data>input</data>
                    <data>R17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>uart_rx_pin</data>
                    <data>input</data>
                    <data>N14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
            </table>
        </table_container>
    </general_container>
</tables>