第1部分：比特率设置
685行开始到690行结束，向内存中相应地方赋值，0x80给线路控制器设置好值，让0x0 0x1作为分频锁存器
33MHz= 33000000 Hz
目标比特率是115200
33000000÷16÷115200=17.90
所以让{UART_TLH, UART_TLL}拼接成为18就可以了

第2部分：cache初始化
758行新增宏 方便给指令cache写值

整体是一个循环，a0保存cache的基地址，a1存放的是cache总数（每种cache128个）和快内地址算出的偏移，将tag lo hi 清零，让v0，v1分别成为循环开始的指针和结束的指针
当v1=v0的时候，表示128次循环结束，跳出
循环体内部，利用store 清零，数据cache和指令cache都要清零，一共两路，按任务书给的地址安排，是偏移0x0开始第一路 偏移0x1000开始第二路
因为存放的是一块32位，所以一次地址+0x20

第3部分，tlb初始化

整体依旧是一个循环，a0从0开始，到a1存的32
因为任务书要求的Entry Hi比较特殊，把这个值给a2
每次循环把要存的 hi lo0 lo1 赋值，把index传过去，用tlbwi就可以了