TimeQuest Timing Analyzer report for DDA
Thu Feb 25 10:32:41 2016
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_int'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_int'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_int'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Signal Integrity Metrics (Slow 1200mv 0c Model)
 58. Signal Integrity Metrics (Slow 1200mv 85c Model)
 59. Signal Integrity Metrics (Fast 1200mv 0c Model)
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Full Version ;
; Revision Name      ; DDA                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+
; clk_int                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                   ; { clk_int }                                         ;
; PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk_int ; PLL|altpll_component|auto_generated|pll1|inclk[0] ; { PLL|altpll_component|auto_generated|pll1|clk[0] } ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 143.95 MHz ; 143.95 MHz      ; PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 3.053 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.452 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.719  ; 0.000         ;
; clk_int                                         ; 19.934 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 3.053 ; max[0]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.053 ; max[0]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.896      ;
; 3.067 ; max[0]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.067 ; max[0]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.850      ;
; 3.173 ; max[1]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.173 ; max[1]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.776      ;
; 3.198 ; max[1]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.198 ; max[1]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.719      ;
; 3.203 ; max[2]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.203 ; max[2]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.207 ; Xn[0]     ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.746      ;
; 3.217 ; max[2]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.217 ; max[2]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.221 ; Xn[0]     ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.700      ;
; 3.368 ; Xn[2]     ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.585      ;
; 3.368 ; Xn[2]     ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.585      ;
; 3.368 ; Xn[2]     ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.585      ;
; 3.368 ; Xn[2]     ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 6.585      ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.452 ; Y_P_out~reg0 ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; X_P_out~reg0 ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state2.00    ; state2.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state2.01    ; state2.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state2.10    ; state2.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; state0.11    ; state0.11    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; state1.00    ; state1.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state1.10    ; state1.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; X_end_t[0]   ; X_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Y_end_t[0]   ; Y_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.517 ; state0.00    ; state0.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.810      ;
; 0.530 ; state2.01    ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.824      ;
; 0.532 ; X_end_t[23]  ; dir_x        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.825      ;
; 0.704 ; Xs[23]       ; Xs[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.997      ;
; 0.738 ; count2[1]    ; count2[1]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.030      ;
; 0.740 ; count2[2]    ; count2[2]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.032      ;
; 0.745 ; state2.00    ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; X_en         ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.760 ; Yn[11]       ; Yn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; Yn[7]        ; Yn[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Yn[9]        ; Yn[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[11]    ; count[11]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; Xn[11]       ; Xn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; Xs[2]        ; Xs[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; count2[0]    ; count2[0]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; count2[3]    ; count2[3]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; Ys[10]       ; Ys[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[1]     ; count[1]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; count[7]     ; count[7]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; count[9]     ; count[9]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; Xn[1]        ; Xn[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; Xs[11]       ; Xs[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; Xs[12]       ; Xs[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; count2[13]   ; count2[13]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count2[5]    ; count2[5]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count2[11]   ; count2[11]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Ys[4]        ; Ys[4]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Ys[6]        ; Ys[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Ys[8]        ; Ys[8]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Yn[3]        ; Yn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Ys[12]       ; Ys[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Yn[13]       ; Yn[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Yn[15]       ; Yn[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Yn[17]       ; Yn[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count[13]    ; count[13]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count[15]    ; count[15]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count[17]    ; count[17]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Xs[1]        ; Xs[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Xs[7]        ; Xs[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Xs[9]        ; Xs[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Xs[14]       ; Xs[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Xs[16]       ; Xs[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; count2[15]   ; count2[15]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Yn[10]       ; Yn[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count[2]     ; count[2]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; count[3]     ; count[3]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; count[5]     ; count[5]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Ys[14]       ; Ys[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Ys[16]       ; Ys[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Xn[2]        ; Xn[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Xn[3]        ; Xn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Xs[13]       ; Xs[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; Xs[20]       ; Xs[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; Xs[22]       ; Xs[22]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; count2[6]    ; count2[6]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count2[7]    ; count2[7]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count2[9]    ; count2[9]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Ys[3]        ; Ys[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; Ys[5]        ; Ys[5]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; Yn[6]        ; Yn[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count[10]    ; count[10]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Y_en         ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; Ys[13]       ; Ys[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Ys[15]       ; Ys[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Ys[17]       ; Ys[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Ys[20]       ; Ys[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Ys[22]       ; Ys[22]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Yn[18]       ; Yn[18]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Yn[19]       ; Yn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Yn[21]       ; Yn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Xn[19]       ; Xn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; Xn[21]       ; Xn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count[12]    ; count[12]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count[18]    ; count[18]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count[19]    ; count[19]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count[21]    ; count[21]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; count2[14]   ; count2[14]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count2[4]    ; count2[4]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[4]     ; count[4]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[6]     ; count[6]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[8]     ; count[8]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; state2.10    ; state2.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.060      ;
; 0.766 ; Yn[23]       ; Yn[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[14]    ; count[14]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[16]    ; count[16]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; count[23]    ; count[23]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; Xs[19]       ; Xs[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; Xs[21]       ; Xs[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; count2[8]    ; count2[8]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; count2[10]   ; count2[10]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target       ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[12]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[13]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[14]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[15]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[16]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[17]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[18]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[19]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[20]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[21]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[22]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[23]      ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state0.10    ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state0.11    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[11]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[12]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[13]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[14]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[15]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[16]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[18]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[9]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[12]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[13]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[14]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[15]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[16]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[17]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[18]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[19]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[20]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[21]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[22]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[23]       ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[0]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[10]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[11]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[12]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[13]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[14]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[15]   ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[1]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[2]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[3]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[4]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[5]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[6]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[7]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[8]    ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[9]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[10]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[0]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[10]       ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[11]       ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[1]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[2]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[3]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[4]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[5]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[6]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[7]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[8]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[9]        ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[12]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[13]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[14]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[15]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[0]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[10]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[11]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[12]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[13]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[14]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[15]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[16]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[17]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[18]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[19]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[20]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[21]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[22]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[3]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[4]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[5]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[6]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_t[9]   ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[14]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[15]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[16]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[17]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[18]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[19]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[20]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[21]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[22]    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[23]    ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_P_out~reg0 ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_en         ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_int'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.022 ; 20.022       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_int ; Rise       ; clk_int                                                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; 11.026 ; 11.256 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; 9.189  ; 9.396  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; 8.771  ; 9.047  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; 10.102 ; 10.330 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; 10.172 ; 10.448 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; 9.964  ; 10.229 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; 10.211 ; 10.425 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; 9.909  ; 10.080 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; 9.164  ; 9.468  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; 11.026 ; 11.256 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; 9.578  ; 9.874  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; 10.234 ; 10.549 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; 10.072 ; 10.273 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; 9.633  ; 9.848  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; 9.264  ; 9.484  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; 9.804  ; 10.088 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; 9.901  ; 10.081 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; 9.694  ; 9.861  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; 9.159  ; 9.475  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; 10.396 ; 10.651 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; 9.857  ; 10.050 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; 10.420 ; 10.631 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; 10.087 ; 10.349 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; 9.627  ; 9.860  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; 9.984  ; 10.253 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; 10.438 ; 10.559 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; 7.013  ; 6.921  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; 9.166  ; 9.417  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; 10.187 ; 10.356 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; 10.032 ; 10.261 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; 10.438 ; 10.559 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; 10.122 ; 10.301 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; 9.368  ; 9.604  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; 9.422  ; 9.710  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; 5.882  ; 5.819  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; 6.302  ; 6.490  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; 8.515  ; 8.480  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; 8.697  ; 8.879  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; 9.180  ; 9.382  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; 8.814  ; 9.008  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; 8.989  ; 9.237  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; 8.732  ; 8.986  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; 8.492  ; 8.469  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; 8.310  ; 8.537  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; 8.718  ; 8.929  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; 8.971  ; 9.166  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; 8.285  ; 8.559  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; 7.979  ; 8.196  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; 6.108  ; 6.212  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; 5.825  ; 5.952  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; 5.463  ; 5.564  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; -3.830 ; -4.049 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; -4.210 ; -4.425 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; -3.929 ; -4.171 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; -4.162 ; -4.416 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; -4.040 ; -4.312 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; -4.630 ; -4.910 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; -4.643 ; -4.876 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; -4.578 ; -4.758 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; -3.985 ; -4.253 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; -4.676 ; -4.976 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; -4.091 ; -4.351 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; -4.861 ; -5.200 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; -4.458 ; -4.724 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; -4.471 ; -4.713 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; -3.901 ; -4.140 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; -4.464 ; -4.763 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; -4.325 ; -4.553 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; -4.481 ; -4.676 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; -4.104 ; -4.383 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; -4.843 ; -5.106 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; -3.830 ; -4.049 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; -4.794 ; -5.032 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; -4.609 ; -4.894 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; -4.103 ; -4.346 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; -4.579 ; -4.809 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; -1.519 ; -1.648 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; -2.056 ; -2.213 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; -4.341 ; -4.576 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; -4.582 ; -4.777 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; -4.447 ; -4.700 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; -5.405 ; -5.547 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; -5.106 ; -5.314 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; -4.451 ; -4.694 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; -4.607 ; -4.920 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; -1.519 ; -1.670 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; -1.569 ; -1.676 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; -4.182 ; -4.396 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; -4.242 ; -4.400 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; -4.573 ; -4.783 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; -4.007 ; -4.207 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; -4.518 ; -4.776 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; -4.056 ; -4.316 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; -4.274 ; -4.497 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; -4.137 ; -4.355 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; -4.248 ; -4.461 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; -4.632 ; -4.858 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; -4.159 ; -4.449 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; -3.995 ; -4.176 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; -1.692 ; -1.820 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; -1.549 ; -1.648 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; -2.946 ; -3.008 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 4.978 ; 5.054 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 7.229 ; 7.231 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 4.399 ; 4.474 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 6.622 ; 6.622 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 156.64 MHz ; 156.64 MHz      ; PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 3.616 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.718  ; 0.000         ;
; clk_int                                         ; 19.943 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 3.616 ; max[0]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.616 ; max[0]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.339      ;
; 3.636 ; max[0]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.636 ; max[0]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.288      ;
; 3.748 ; max[2]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.748 ; max[2]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.207      ;
; 3.754 ; max[1]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.754 ; max[1]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 6.201      ;
; 3.768 ; max[2]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.768 ; max[2]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.156      ;
; 3.774 ; max[1]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.774 ; max[1]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 6.150      ;
; 3.881 ; Xn[0]     ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.881 ; Xn[0]     ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 6.081      ;
; 3.901 ; Xn[0]     ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.901 ; Xn[0]     ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 6.030      ;
; 3.985 ; max[5]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 5.970      ;
; 3.985 ; max[5]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 5.970      ;
; 3.985 ; max[5]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 5.970      ;
; 3.985 ; max[5]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 5.970      ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.401 ; Y_P_out~reg0 ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; X_P_out~reg0 ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state2.00    ; state2.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state2.01    ; state2.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state2.10    ; state2.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; state1.00    ; state1.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state1.10    ; state1.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; X_end_t[0]   ; X_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state0.11    ; state0.11    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; Y_end_t[0]   ; Y_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.481 ; state0.00    ; state0.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.748      ;
; 0.498 ; X_end_t[23]  ; dir_x        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.765      ;
; 0.501 ; state2.01    ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.633 ; Xs[23]       ; Xs[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.901      ;
; 0.685 ; count2[1]    ; count2[1]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; state2.00    ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; count2[2]    ; count2[2]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.695 ; X_en         ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.704 ; Yn[9]        ; Yn[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Yn[11]       ; Yn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; count2[13]   ; count2[13]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count2[3]    ; count2[3]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count2[5]    ; count2[5]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; Yn[7]        ; Yn[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[9]     ; count[9]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; count[11]    ; count[11]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; Xs[2]        ; Xs[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; count2[11]   ; count2[11]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count[1]     ; count[1]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; count[7]     ; count[7]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; Yn[15]       ; Yn[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; Xn[11]       ; Xn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; Xs[9]        ; Xs[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; Xs[11]       ; Xs[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; Xs[12]       ; Xs[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; count2[15]   ; count2[15]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[6]    ; count2[6]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; Ys[12]       ; Ys[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; Yn[17]       ; Yn[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; Xn[1]        ; Xn[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; count[15]    ; count[15]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; Xs[1]        ; Xs[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; Xs[7]        ; Xs[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; Xs[14]       ; Xs[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; count2[7]    ; count2[7]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[9]    ; count2[9]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; Ys[8]        ; Ys[8]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Ys[10]       ; Ys[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Yn[3]        ; Yn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count[2]     ; count[2]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Ys[14]       ; Ys[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Ys[15]       ; Ys[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Yn[13]       ; Yn[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count[17]    ; count[17]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; Xs[16]       ; Xs[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; Ys[4]        ; Ys[4]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Ys[6]        ; Ys[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count[3]     ; count[3]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count[5]     ; count[5]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Yn[23]       ; Yn[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Ys[16]       ; Ys[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Ys[17]       ; Ys[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Yn[18]       ; Yn[18]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Xn[2]        ; Xn[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; count[13]    ; count[13]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; Xs[20]       ; Xs[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; Xs[22]       ; Xs[22]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; Yn[10]       ; Yn[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Ys[20]       ; Ys[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; Ys[22]       ; Ys[22]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; Yn[19]       ; Yn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; Yn[21]       ; Yn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; Xn[3]        ; Xn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; Xn[19]       ; Xn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; Xn[21]       ; Xn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; count[18]    ; count[18]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; count[23]    ; count[23]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; Xs[13]       ; Xs[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; count2[14]   ; count2[14]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count2[4]    ; count2[4]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count2[10]   ; count2[10]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count2[12]   ; count2[12]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; Yn[6]        ; Yn[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; count[8]     ; count[8]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; count[10]    ; count[10]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; Y_en         ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; Ys[13]       ; Ys[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; Ys[23]       ; Ys[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; count[12]    ; count[12]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; count[19]    ; count[19]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; count[21]    ; count[21]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; count2[0]    ; count2[0]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; count2[8]    ; count2[8]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; Ys[3]        ; Ys[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; Ys[5]        ; Ys[5]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count[4]     ; count[4]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count[6]     ; count[6]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count[14]    ; count[14]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; Xs[19]       ; Xs[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; Xs[21]       ; Xs[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target       ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_P_out~reg0 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_en         ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[0]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[10]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[11]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[1]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[2]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[3]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[4]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[5]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[6]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[7]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[8]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[9]        ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_P_out~reg0 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_en         ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[0]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[10]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[11]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[12]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[13]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[14]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[15]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[1]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[2]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[3]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[4]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[5]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[6]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[7]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[8]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[9]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; reg_Xs_0     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; reg_Ys_0     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state2.00    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state2.01    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state2.10    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[10]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[11]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[12]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[13]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[14]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[15]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[16]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[18]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[1]   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[2]   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[3]   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[4]   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[9]   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[0]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[10]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[11]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[12]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[13]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[14]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[15]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[16]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[17]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[18]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[19]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[1]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[20]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[21]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[22]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[23]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[2]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[3]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[4]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[5]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[6]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[7]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[8]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xn[9]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[12]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[13]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[14]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[15]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[16]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[17]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[18]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[19]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[20]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[21]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[22]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[23]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[12]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[13]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[14]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[15]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[0]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[10]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[11]       ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[1]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[2]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[3]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[4]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[5]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[6]        ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[7]        ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_int'                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 19.992 ; 19.992       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.008 ; 20.008       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_int ; Rise       ; clk_int                                                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; 10.170 ; 10.170 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; 8.407  ; 8.448  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; 8.005  ; 8.131  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; 9.296  ; 9.358  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; 9.355  ; 9.471  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; 9.129  ; 9.215  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; 9.381  ; 9.369  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; 9.077  ; 9.070  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; 8.371  ; 8.522  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; 10.170 ; 10.170 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; 8.798  ; 8.942  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; 9.396  ; 9.515  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; 9.269  ; 9.251  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; 8.835  ; 8.871  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; 8.493  ; 8.540  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; 9.009  ; 9.086  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; 9.094  ; 9.087  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; 8.902  ; 8.874  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; 8.380  ; 8.547  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; 9.562  ; 9.595  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; 9.041  ; 9.061  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; 9.609  ; 9.604  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; 9.299  ; 9.347  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; 8.824  ; 8.893  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; 9.167  ; 9.247  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; 9.632  ; 9.479  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; 6.306  ; 6.321  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; 8.236  ; 8.311  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; 9.383  ; 9.355  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; 9.238  ; 9.261  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; 9.632  ; 9.479  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; 9.314  ; 9.253  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; 8.573  ; 8.627  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; 8.613  ; 8.716  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; 5.298  ; 5.446  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; 5.684  ; 5.963  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; 7.650  ; 7.487  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; 7.855  ; 7.843  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; 8.405  ; 8.414  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; 8.052  ; 8.074  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; 8.227  ; 8.286  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; 7.973  ; 8.054  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; 7.664  ; 7.542  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; 7.542  ; 7.607  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; 7.927  ; 7.971  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; 8.183  ; 8.173  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; 7.517  ; 7.633  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; 7.242  ; 7.303  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; 5.625  ; 5.794  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; 5.362  ; 5.550  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; 4.984  ; 5.032  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; -3.339 ; -3.409 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; -3.693 ; -3.773 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; -3.426 ; -3.521 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; -3.644 ; -3.762 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; -3.535 ; -3.661 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; -4.085 ; -4.217 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; -4.129 ; -4.151 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; -4.036 ; -4.071 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; -3.481 ; -3.599 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; -4.137 ; -4.262 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; -3.580 ; -3.692 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; -4.303 ; -4.472 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; -3.930 ; -4.034 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; -3.934 ; -4.028 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; -3.416 ; -3.495 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; -3.942 ; -4.065 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; -3.785 ; -3.892 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; -3.954 ; -3.986 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; -3.587 ; -3.721 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; -4.298 ; -4.376 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; -3.339 ; -3.409 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; -4.253 ; -4.307 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; -4.072 ; -4.184 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; -3.590 ; -3.701 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; -4.047 ; -4.094 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; -1.295 ; -1.476 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; -1.780 ; -2.027 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; -3.816 ; -3.906 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; -4.060 ; -4.086 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; -3.931 ; -4.013 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; -4.864 ; -4.767 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; -4.564 ; -4.568 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; -3.928 ; -4.005 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; -4.054 ; -4.216 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; -1.295 ; -1.523 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; -1.346 ; -1.505 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; -3.657 ; -3.745 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; -3.741 ; -3.721 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; -4.042 ; -4.093 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; -3.509 ; -3.555 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; -3.989 ; -4.091 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; -3.551 ; -3.656 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; -3.751 ; -3.832 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; -3.623 ; -3.692 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; -3.729 ; -3.801 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; -4.098 ; -4.153 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; -3.637 ; -3.797 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; -3.498 ; -3.527 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; -1.457 ; -1.655 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; -1.322 ; -1.476 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; -2.618 ; -2.737 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 4.566 ; 4.714 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 6.522 ; 6.680 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 4.034 ; 4.178 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 5.965 ; 6.116 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.874 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.796  ; 0.000         ;
; clk_int                                         ; 19.594 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 6.874 ; Xn[0]     ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.874 ; Xn[0]     ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.078      ;
; 6.909 ; max[0]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.909 ; max[0]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.037      ;
; 6.914 ; max[1]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.914 ; max[1]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.032      ;
; 6.949 ; max[1]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; max[1]    ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 3.013      ;
; 6.949 ; Xn[2]     ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.949 ; Xn[2]     ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 3.003      ;
; 6.955 ; Xn[4]     ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.955 ; Xn[4]     ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.035     ; 2.997      ;
; 6.983 ; max[2]    ; Xn[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[1]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[2]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[3]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[4]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[5]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[6]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[7]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[8]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[9]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[10]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.983 ; max[2]    ; Xn[11]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.963      ;
; 6.984 ; Xn[0]     ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[16]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[17]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[18]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[19]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[20]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[21]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[22]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 6.984 ; Xn[0]     ; Xs[23]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.019     ; 2.984      ;
; 7.003 ; max[0]    ; Xs[12]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.959      ;
; 7.003 ; max[0]    ; Xs[13]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.959      ;
; 7.003 ; max[0]    ; Xs[14]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.959      ;
; 7.003 ; max[0]    ; Xs[15]  ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.959      ;
+-------+-----------+---------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; state1.00    ; state1.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state1.10    ; state1.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; Y_P_out~reg0 ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; X_P_out~reg0 ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state2.00    ; state2.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state2.01    ; state2.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state2.10    ; state2.10    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; X_end_t[0]   ; X_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Y_end_t[0]   ; Y_end_t[0]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state0.11    ; state0.11    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; X_end_t[23]  ; dir_x        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.328      ;
; 0.211 ; state2.01    ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.215 ; state0.00    ; state0.01    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.335      ;
; 0.272 ; Xs[23]       ; Xs[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.294 ; count2[1]    ; count2[1]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; count2[2]    ; count2[2]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; state2.00    ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.299 ; X_en         ; X_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; count[1]     ; count[1]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[9]     ; count[9]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[11]    ; count[11]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; count2[15]   ; count2[15]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Yn[9]        ; Yn[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Yn[11]       ; Yn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count[2]     ; count[2]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[3]     ; count[3]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[7]     ; count[7]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Xs[2]        ; Xs[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; count2[13]   ; count2[13]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count2[0]    ; count2[0]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count2[3]    ; count2[3]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count2[5]    ; count2[5]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count2[11]   ; count2[11]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Ys[10]       ; Ys[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Yn[3]        ; Yn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Yn[7]        ; Yn[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[5]     ; count[5]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[10]    ; count[10]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Yn[23]       ; Yn[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Ys[12]       ; Ys[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Yn[13]       ; Yn[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Yn[15]       ; Yn[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Yn[17]       ; Yn[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Xn[1]        ; Xn[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Xn[11]       ; Xn[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; count[13]    ; count[13]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[15]    ; count[15]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[17]    ; count[17]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[23]    ; count[23]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Xs[1]        ; Xs[1]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Xs[9]        ; Xs[9]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Xs[11]       ; Xs[11]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Xs[12]       ; Xs[12]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; count2[6]    ; count2[6]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count2[7]    ; count2[7]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count2[9]    ; count2[9]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[3]        ; Ys[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[4]        ; Ys[4]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[6]        ; Ys[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[8]        ; Ys[8]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Yn[10]       ; Yn[10]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[4]     ; count[4]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[6]     ; count[6]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[8]     ; count[8]     ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Ys[13]       ; Ys[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[14]       ; Ys[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[15]       ; Ys[15]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[16]       ; Ys[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[17]       ; Ys[17]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[20]       ; Ys[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Ys[23]       ; Ys[23]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Yn[18]       ; Yn[18]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Yn[19]       ; Yn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xn[2]        ; Xn[2]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Xn[3]        ; Xn[3]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Xn[19]       ; Xn[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[12]    ; count[12]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[18]    ; count[18]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[19]    ; count[19]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xs[7]        ; Xs[7]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xs[13]       ; Xs[13]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xs[14]       ; Xs[14]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xs[16]       ; Xs[16]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Xs[20]       ; Xs[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; count2[14]   ; count2[14]   ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count2[4]    ; count2[4]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count2[8]    ; count2[8]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Ys[5]        ; Ys[5]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Yn[6]        ; Yn[6]        ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Y_en         ; Y_P_out~reg0 ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; state2.10    ; state2.00    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Ys[19]       ; Ys[19]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Ys[22]       ; Ys[22]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Yn[20]       ; Yn[20]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Yn[21]       ; Yn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Xn[21]       ; Xn[21]       ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[14]    ; count[14]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[16]    ; count[16]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[20]    ; count[20]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[21]    ; count[21]    ; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
+-------+--------------+--------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL|altpll_component|auto_generated|pll1|clk[0]'                                          ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+-------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                           ; Clock Edge ; Target      ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+-------------+
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[0]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[10] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[11] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[12] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[13] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[14] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[15] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[16] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[17] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[18] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[19] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[1]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[20] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[21] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[22] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[23] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[2]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[3]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[4]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[5]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[6]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[7]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[8]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_0[9]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[0]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; X_end_t[17] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[0]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[10]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[11]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[12]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[13]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[14]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[15]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[16]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[17]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[18]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[19]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[1]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[20]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[21]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[22]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[23]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[2]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[3]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[4]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[5]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[6]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[7]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[8]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Xs[9]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[0]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[10] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[11] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[16] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[17] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[18] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[19] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[1]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[20] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[21] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[22] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[23] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[4]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[5]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[6]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Y_end_0[7]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[0]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[10]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[11]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[12]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[13]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[14]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[15]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[16]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[17]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[18]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[19]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[1]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[20]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[21]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[22]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[23]      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[2]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[3]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[4]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[5]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[6]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[7]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[8]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Yn[9]       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[0]   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[10]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[11]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[12]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[13]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[14]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[15]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[1]   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[2]   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; PLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count2[3]   ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_int'                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 19.622 ; 19.622       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_int ; Rise       ; clk_int~input|i                                           ;
; 20.377 ; 20.377       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; clk_int~input|o                                           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk_int ; Rise       ; PLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_int ; Rise       ; clk_int                                                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------+------------+-------+-------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; 5.008 ; 5.720 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; 4.181 ; 4.786 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; 4.106 ; 4.788 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; 4.569 ; 5.183 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; 4.624 ; 5.278 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; 4.576 ; 5.254 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; 4.615 ; 5.301 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; 4.499 ; 5.126 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; 4.222 ; 4.836 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; 5.008 ; 5.720 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; 4.428 ; 5.055 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; 4.690 ; 5.393 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; 4.561 ; 5.207 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; 4.379 ; 5.026 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; 4.212 ; 4.834 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; 4.475 ; 5.120 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; 4.490 ; 5.131 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; 4.382 ; 5.006 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; 4.219 ; 4.850 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; 4.697 ; 5.385 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; 4.464 ; 5.087 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; 4.702 ; 5.359 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; 4.565 ; 5.214 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; 4.379 ; 4.991 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; 4.546 ; 5.191 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; 4.699 ; 5.386 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; 3.309 ; 3.515 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; 4.291 ; 4.951 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; 4.623 ; 5.256 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; 4.575 ; 5.214 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; 4.699 ; 5.386 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; 4.594 ; 5.287 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; 4.289 ; 4.930 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; 4.296 ; 4.981 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; 2.742 ; 2.982 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; 2.986 ; 3.322 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; 3.981 ; 4.488 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; 4.029 ; 4.688 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; 4.213 ; 4.848 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; 4.048 ; 4.655 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; 4.149 ; 4.798 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; 4.031 ; 4.668 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; 3.929 ; 4.459 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; 3.817 ; 4.452 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; 4.002 ; 4.635 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; 4.091 ; 4.738 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; 3.850 ; 4.476 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; 3.686 ; 4.271 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; 2.798 ; 3.119 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; 2.689 ; 2.997 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; 2.530 ; 3.005 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; -1.897 ; -2.477 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; -2.041 ; -2.619 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; -1.947 ; -2.538 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; -2.034 ; -2.632 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; -2.025 ; -2.644 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; -2.273 ; -2.926 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; -2.237 ; -2.894 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; -2.194 ; -2.793 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; -1.983 ; -2.592 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; -2.269 ; -2.919 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; -2.045 ; -2.665 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; -2.384 ; -3.061 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; -2.163 ; -2.781 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; -2.162 ; -2.789 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; -1.930 ; -2.525 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; -2.174 ; -2.796 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; -2.107 ; -2.701 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; -2.154 ; -2.759 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; -2.058 ; -2.684 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; -2.317 ; -2.972 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; -1.897 ; -2.477 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; -2.297 ; -2.935 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; -2.222 ; -2.864 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; -2.008 ; -2.590 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; -2.221 ; -2.861 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; -0.783 ; -1.116 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; -1.078 ; -1.371 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; -2.099 ; -2.705 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; -2.192 ; -2.804 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; -2.158 ; -2.766 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; -2.536 ; -3.197 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; -2.447 ; -3.104 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; -2.159 ; -2.761 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; -2.234 ; -2.880 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; -0.783 ; -1.116 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; -0.853 ; -1.159 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; -2.020 ; -2.599 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; -2.052 ; -2.638 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; -2.201 ; -2.808 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; -1.968 ; -2.552 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; -2.202 ; -2.820 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; -2.014 ; -2.624 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; -2.062 ; -2.653 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; -2.028 ; -2.634 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; -2.050 ; -2.639 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; -2.208 ; -2.829 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; -2.054 ; -2.657 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; -1.950 ; -2.532 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; -0.886 ; -1.208 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; -0.842 ; -1.157 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; -1.437 ; -1.738 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 2.369 ; 2.282 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 3.729 ; 3.545 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 2.095 ; 2.012 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 3.441 ; 3.262 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+--------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 3.053 ; 0.186 ; N/A      ; N/A     ; 4.718               ;
;  PLL|altpll_component|auto_generated|pll1|clk[0] ; 3.053 ; 0.186 ; N/A      ; N/A     ; 4.718               ;
;  clk_int                                         ; N/A   ; N/A   ; N/A      ; N/A     ; 19.594              ;
; Design-wide TNS                                  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_int                                         ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; 11.026 ; 11.256 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; 9.189  ; 9.396  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; 8.771  ; 9.047  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; 10.102 ; 10.330 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; 10.172 ; 10.448 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; 9.964  ; 10.229 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; 10.211 ; 10.425 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; 9.909  ; 10.080 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; 9.164  ; 9.468  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; 11.026 ; 11.256 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; 9.578  ; 9.874  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; 10.234 ; 10.549 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; 10.072 ; 10.273 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; 9.633  ; 9.848  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; 9.264  ; 9.484  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; 9.804  ; 10.088 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; 9.901  ; 10.081 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; 9.694  ; 9.861  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; 9.159  ; 9.475  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; 10.396 ; 10.651 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; 9.857  ; 10.050 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; 10.420 ; 10.631 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; 10.087 ; 10.349 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; 9.627  ; 9.860  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; 9.984  ; 10.253 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; 10.438 ; 10.559 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; 7.013  ; 6.921  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; 9.166  ; 9.417  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; 10.187 ; 10.356 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; 10.032 ; 10.261 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; 10.438 ; 10.559 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; 10.122 ; 10.301 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; 9.368  ; 9.604  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; 9.422  ; 9.710  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; 5.882  ; 5.819  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; 6.302  ; 6.490  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; 8.515  ; 8.480  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; 8.697  ; 8.879  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; 9.180  ; 9.382  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; 8.814  ; 9.008  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; 8.989  ; 9.237  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; 8.732  ; 8.986  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; 8.492  ; 8.469  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; 8.310  ; 8.537  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; 8.718  ; 8.929  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; 8.971  ; 9.166  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; 8.285  ; 8.559  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; 7.979  ; 8.196  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; 6.108  ; 6.212  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; 5.825  ; 5.952  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; 5.463  ; 5.564  ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+------------+--------+--------+------------+-------------------------------------------------+
; X_end[*]   ; clk_int    ; -1.897 ; -2.477 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[0]  ; clk_int    ; -2.041 ; -2.619 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[1]  ; clk_int    ; -1.947 ; -2.538 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[2]  ; clk_int    ; -2.034 ; -2.632 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[3]  ; clk_int    ; -2.025 ; -2.644 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[4]  ; clk_int    ; -2.273 ; -2.926 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[5]  ; clk_int    ; -2.237 ; -2.894 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[6]  ; clk_int    ; -2.194 ; -2.793 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[7]  ; clk_int    ; -1.983 ; -2.592 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[8]  ; clk_int    ; -2.269 ; -2.919 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[9]  ; clk_int    ; -2.045 ; -2.665 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[10] ; clk_int    ; -2.384 ; -3.061 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[11] ; clk_int    ; -2.163 ; -2.781 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[12] ; clk_int    ; -2.162 ; -2.789 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[13] ; clk_int    ; -1.930 ; -2.525 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[14] ; clk_int    ; -2.174 ; -2.796 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[15] ; clk_int    ; -2.107 ; -2.701 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[16] ; clk_int    ; -2.154 ; -2.759 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[17] ; clk_int    ; -2.058 ; -2.684 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[18] ; clk_int    ; -2.317 ; -2.972 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[19] ; clk_int    ; -1.897 ; -2.477 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[20] ; clk_int    ; -2.297 ; -2.935 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[21] ; clk_int    ; -2.222 ; -2.864 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[22] ; clk_int    ; -2.008 ; -2.590 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  X_end[23] ; clk_int    ; -2.221 ; -2.861 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_end[*]   ; clk_int    ; -0.783 ; -1.116 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[0]  ; clk_int    ; -1.078 ; -1.371 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[1]  ; clk_int    ; -2.099 ; -2.705 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[2]  ; clk_int    ; -2.192 ; -2.804 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[3]  ; clk_int    ; -2.158 ; -2.766 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[4]  ; clk_int    ; -2.536 ; -3.197 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[5]  ; clk_int    ; -2.447 ; -3.104 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[6]  ; clk_int    ; -2.159 ; -2.761 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[7]  ; clk_int    ; -2.234 ; -2.880 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[8]  ; clk_int    ; -0.783 ; -1.116 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[9]  ; clk_int    ; -0.853 ; -1.159 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[10] ; clk_int    ; -2.020 ; -2.599 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[11] ; clk_int    ; -2.052 ; -2.638 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[12] ; clk_int    ; -2.201 ; -2.808 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[13] ; clk_int    ; -1.968 ; -2.552 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[14] ; clk_int    ; -2.202 ; -2.820 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[15] ; clk_int    ; -2.014 ; -2.624 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[16] ; clk_int    ; -2.062 ; -2.653 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[17] ; clk_int    ; -2.028 ; -2.634 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[18] ; clk_int    ; -2.050 ; -2.639 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[19] ; clk_int    ; -2.208 ; -2.829 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[20] ; clk_int    ; -2.054 ; -2.657 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[21] ; clk_int    ; -1.950 ; -2.532 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[22] ; clk_int    ; -0.886 ; -1.208 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
;  Y_end[23] ; clk_int    ; -0.842 ; -1.157 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n      ; clk_int    ; -1.437 ; -1.738 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 4.978 ; 5.054 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 7.229 ; 7.231 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+
; X_P_out   ; clk_int    ; 2.095 ; 2.012 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Y_P_out   ; clk_int    ; 3.441 ; 3.262 ; Rise       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; X_P_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y_P_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_int                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X_end[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y_end[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; X_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Y_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; X_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Y_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; X_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y_P_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 14414    ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; PLL|altpll_component|auto_generated|pll1|clk[0] ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 14414    ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 3274  ; 3274 ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Full Version
    Info: Processing started: Thu Feb 25 10:32:39 2016
Info: Command: quartus_sta DDA -c DDA
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_int clk_int
    Info (332110): create_generated_clock -source {PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL|altpll_component|auto_generated|pll1|clk[0]} {PLL|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.053               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.719               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.934               0.000 clk_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.616
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.616               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.718               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.943               0.000 clk_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.874
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.874               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.796               0.000 PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.594               0.000 clk_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 718 megabytes
    Info: Processing ended: Thu Feb 25 10:32:41 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


