add r0, r0, r1, lsl #5 
add r2, r0, r0, ror #14 
mov r1, r2 
bic r3, r0, r1 
