
@[toc]

# 一、可编程逻辑器件
## 1. 概述
逻辑器件 ：用来实现某种 `特定` **逻辑功能**的电子器件，最简单的逻辑器件是与、或、非门，在此基础上可实现复杂的时序和组合逻辑功能。

可编程逻辑器件(PLD－`Programmable Logic Device`)：器件的功能**不是固定不变**的，而是可根据用户的需要进行改变 ，即由 `编程` 的方法来**确定器件的逻辑功能**。

编程：对可编程逻辑器件内部用于连接逻辑门的 `开关` 进行 配置 ，以**实现需要的逻辑功能**。
 
## 2. PLD的作用与特点
传统数字系统的设计使用标准芯片，电路器件多，电路尺寸大，功耗大，可靠性差，可实现的数字系统规模受到限制。

而使用专用芯片后，系统功能和性能更优，但设计周期长，风险大，设计成本高，一旦完成设计就很难修改。

为了综合两种方法的优点，PLD诞生了：一种**按通用器件**来生产，但逻辑功能是由用户通过**对器件编程来设定**的集成电路。

PLD 的优点：
- 集成度高，可以替代多至几千块通用 `IC` 芯片，极大减小电路的面积，降低功耗，提高可靠性
- 具有完善先进的开发工具，提供语言、图形等设计方法，十分灵活；可以通过仿真工具来验证设计的正确性
- 可以反复地擦除、编程，方便设计的修改和升级
- 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间
- 保密性好

 ## 3. PLD的分类
简单PLD：
- PROM（可编程只读存储器，70年代）
- PLA（**可编程逻辑阵列**，70年代中）
- PAL（**可编程阵列**逻辑，70年代末）
- GAL（通用阵列逻辑，80年代中）

复杂PLD：
- CPLD （复杂PLD）
- FPGA（**现场可编程门阵列**）

---
# 二、简单PLD的原理与结构
## 1. 简单PLD的概念原理

任何 `组合逻辑` 函数均可化为 “与-或” 表达式，用 “与门-或门” **二级电路**实现， 任何 `时序电路` 都是由组合电路加上存储元件(触发器)构成的。

因此，从原理上说 ， **与-或阵列**加上**寄存器**的结构就可以实现任何数字逻辑电路。

PLD采用 **与-或阵列**加上**寄存器**，以及**可灵活配置的互连线**的结构 ， 即可实现任意的逻辑功能。

## 2. 简单PLD的结构原理
 <img src="https://img-blog.csdnimg.cn/20200514125357566.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="44%">
 
其中，输入电路由`缓冲器`和`反相器`构成，产生每个变量的**原/反变量信号**；

与或阵列由多个`多输入与门`和`多输入或门`组成，用以产生输入变量的各`乘积项`和`或项`。

连接到与阵列、或阵列的信号都要**经过一个开关**，通过一定的方法改变开关的状态，从而**改变与阵列、或阵列的连接方式**，以**产生不同的与-或表达式**，这个过程称为编程。

输出电路对将要输出的信号进行处理，既能输出纯`组合逻辑信号`，也能输出`时序逻辑信号`。

## 3. PLD的阵列图符号
### (1) 输入缓冲电路
 <img src="https://img-blog.csdnimg.cn/20200514125832601.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="23%">

### (2) 阵列线连接
<img src="https://img-blog.csdnimg.cn/20200514125857117.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="23%">
  
 其中，编程连接有一个 $\times$ 作为标志。
 
### (3) 多输入与门、或门的表达
<img src="https://img-blog.csdnimg.cn/20200514130113108.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="38%">


### (4) 简单阵列的表示
<img src="https://img-blog.csdnimg.cn/20200514130456629.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="31%">

该阵列表达了两个乘积项 $P_1$ 和 $P_2$，与或逻辑表达式是 $O_1 = P_1+P_2 = \overline {I_1} \cdot \overline {I_2} \cdot I_3 + I_1 \cdot I_2 \cdot \overline {I_3}$ 。不过该阵列是固定连接的 :|，还不能体现PLD的强大功能。

## 4. 简单PLD的结构分类

| 分类 | 与阵列 |或阵列 | 输出电路 | 编程方式 |
|:-:|:-:|:-:|:-:|:-:|
|PROM| 固定 | 可编程| 固定| 熔丝
|PLA |可编程 |可编程| 固定| 熔丝
|PAL |可编程 | 固定 | 固定|  熔丝
|GAL| 可编程 | 固定 | **可组态**|  电可擦除

---
## 5. 可编程只读存储器PROM
<img src="https://img-blog.csdnimg.cn/2020051413142680.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="33%">

从上图中可以看出，PROM有如下特点：
- PROM是以逻辑函数的**最小项表达式为依据**的
- **与阵列固定**，**产生输入变量的全部最小项**
- 器件的规模随着输入信号数量 $n$ 的增加呈 $2^n$ 指数级增长
- **组合型结构**，无触发器

<img src="https://img-blog.csdnimg.cn/202005141317150.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="30%"> 

上图表达的与或逻辑表达式为：$F_0 = A_0\overline {A_1} + \overline {A_0} A_1 \ ; \ F_1 = A_0A_1$ 。

---
## 6. 可编程逻辑阵列PLA
### (1) PLA的基本结构
<img src="https://img-blog.csdnimg.cn/20200514132222467.png" width="44%">
 <img src="https://img-blog.csdnimg.cn/20200514132641342.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="31%">

从图中可以看出：
- 用PLA实现逻辑函数的基本原理是基于函数的**最简与-或表达式**
- 与阵列可编程，**无需产生所有的最小项，电路规模小**
- 或阵列可编程，**电路实现灵活**
- 由于需要逻辑函数的最简与-或表达式，涉及的软件算法比较复杂，特别是对于多输出逻辑函数
- 与、或两级可编程，编程难度较大，一般由厂家完成
### (2) 示例
<img src="https://img-blog.csdnimg.cn/20200514143005649.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="31%">

上图实现的逻辑函数为： $F_1 = AB + \overline A\ \overline C\ ;\ F_2 = BC + A\overline B \ \overline C$

--- 
## 7. 可编程阵列逻辑PAL
### (1) PAL的基本结构
 <img src="https://img-blog.csdnimg.cn/20200514143500312.png" width="42%">
 <img src="https://img-blog.csdnimg.cn/20200514143728891.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="32%">

- 与阵列可编程，或阵列固定，输出端为**固定个数与项**的或
- 通常PAL输出端的与项个数达到8个，满足大多数逻辑函数的设计需求
- 易于制造，成本低
 
### (2) 示例
一个 $4$ 输入 $4$ 输出的PAL：
 <img src="https://img-blog.csdnimg.cn/20200514143935741.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="32%">

图中有反馈电路，实现的逻辑函数为：
$$\begin{aligned}
&F_1 =  AB\overline C + \overline A\ \overline BC\overline D\\
&F_2 = A + BCD\\
&F_3 = \overline AB + CD + \overline B\ \overline D\\
&F_4 = F_1 + A\overline C\ \overline D + \overline A\ \overline B\ \overline CD = AB\overline C + \overline A\ \overline BC\overline D  + A\overline C\ \overline D + \overline A\ \overline B\ \overline CD\\
\end{aligned}
$$
### (3) 带反馈寄存器的PAL
<img src="https://img-blog.csdnimg.cn/20200514144701651.png" width="55%">

该图是带有反馈寄存器的可编程阵列逻辑PAL：
- 时钟脉冲 `CP` 上升沿，或门的输出**被寄存到触发器中**。
- 输出端**经反馈送入与阵列**；
- 输出三态缓冲器在输出使能信号 `OE` 的控制下，可使输出端 $F_i$ 呈高阻状态，或将 `D` 触发器的 `Q` 端反向后由 $F_i$ 输出。

---
## 8. 通用阵列逻辑GAL
下图是PAL型GAL的基本结构：

<img src="https://img-blog.csdnimg.cn/20200514145058461.png" width="43%">
<img src="https://img-blog.csdnimg.cn/2020051414523254.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="46%">

由图中可以看出，在PAL的基础上，GAL的输出电路部分**增设了可编程的输出逻辑宏单元(OLMC)** ，通过编程可将 `OLMC` 设置为不同的工作状态 ， 从而实现PAL的所有输出结构， 产生组合、时序逻辑电路出。

 
 ---
# 三、CPLD与FPGA
## 1. 复杂可编程逻辑器件CPLD
`CPLD` 是在 `PAL` 、`GAL` 基础上发展起来的阵列型PLD， `CPLD` 集成度远远高于 `PAL` 和 `GAL` ，用来设计数字系统，体积小、功耗低、可靠性高。

`CPLD` 由若干个可编程 **逻辑宏单元** (LMC)组成，`LMC` 内部主要包括**与阵列、或阵列、可编程触发器和多路选择器**等，能独立地配置为时序或组合工作方式；
<img src="https://img-blog.csdnimg.cn/20200514145854627.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="46%"> 
I/O控制块：`I/O` 单元是 `CPLD` **外部封装引脚和内部逻辑**间的接口。每个 `I/O` 单元对应一个封装引脚，对 `I/O` 单元编程，可将引脚定义为**输入、输出和双向功能**；
 
内部连线矩阵：**可编程内部连线**的作用是实现**逻辑块与逻辑块**之间、**逻辑块与I/O块**之间以及**全局信号到逻辑块和I/O块**之间的连接；

通用的CPLD 器件逻辑阵列块LAB的结构： 
<img src="https://img-blog.csdnimg.cn/20200514150241191.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="46%"> 

`CPLD` 的计算部件 `LAB` 与 `PLD` 一样，也是基于与阵列和或阵列实现的。

## 2. 现场可编程门阵列FPGA
<img src="https://img-blog.csdnimg.cn/20200514150426252.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="46%"> 

可编程逻辑块`CLB`
- `CLB` 是 `FPGA` 的**基本逻辑单元**，所有的逻辑功能都是在 `CLB` 中完成的。
- `CLB` 主要由**逻辑函数发生器、触发器、数据选择器**等电路组成。逻辑函数发生器主要由查找表 `LUT(look up table)` 构成

<img src="https://img-blog.csdnimg.cn/20200514161600994.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L215UmVhbGl6YXRpb24=,size_16,color_FFFFFF,t_70" width="46%"> 

---

# 总结
到这里，基础的数字逻辑课程就完成了。当然，如果要深入学的话还有很多内容，比如说Verilog HDL语言的使用，异步时序逻辑电路的设计，甚至还需要实际操作......要精通的话，需要太多精力了。另外，下面还有另外一门关于硬件的慕课需要学习。


