# Verilog HDL 实现 流水线 MIPS 架构

分五段：取指、译码、计算、访存和写回，以及一个控制单元。上升沿更新中间寄存器，下降读数，修改存储状态。并使用转发和暂停解决了数据冲突。指令集支持所有的 ALU 操作，LW/SW 访存操作，但不支持所有跳转指令。  
