|clock_enable_divider
i_clk => o_clk_en_quarter~reg0.CLK
i_clk => o_clk_en_half~reg0.CLK
i_clk => r_clk_counter[0].CLK
i_clk => r_clk_counter[1].CLK
o_clk_en_half <= o_clk_en_half~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_clk_en_quarter <= o_clk_en_quarter~reg0.DB_MAX_OUTPUT_PORT_TYPE


