###################################################################

# Created by write_sdc on Mon Jun 17 07:48:39 2019

###################################################################
set sdc_version 2.0

set_units -time ns
create_clock [get_ports gclk]  -period 8.4  -waveform {0 3}
set_input_delay -clock gclk  -max 1.8  [get_ports gclk]
set_input_delay -clock gclk  -min 1.32  [get_ports gclk]
set_input_delay -clock gclk  -max 1.8  [get_ports reset_l]
set_input_delay -clock gclk  -min 1.32  [get_ports reset_l]
set_input_delay -clock gclk  -max 1.8  [get_ports pcx_spc0_grant_px]
set_input_delay -clock gclk  -min 1.32  [get_ports pcx_spc0_grant_px]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[144]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[144]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[143]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[143]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[142]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[142]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[141]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[141]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[140]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[140]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[139]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[139]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[138]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[138]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[137]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[137]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[136]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[136]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[135]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[135]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[134]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[134]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[133]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[133]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[132]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[132]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[131]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[131]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[130]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[130]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[129]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[129]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[128]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[128]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[127]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[127]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[126]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[126]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[125]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[125]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[124]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[124]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[123]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[123]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[122]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[122]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[121]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[121]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[120]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[120]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[119]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[119]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[118]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[118]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[117]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[117]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[116]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[116]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[115]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[115]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[114]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[114]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[113]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[113]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[112]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[112]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[111]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[111]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[110]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[110]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[109]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[109]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[108]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[108]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[107]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[107]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[106]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[106]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[105]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[105]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[104]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[104]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[103]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[103]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[102]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[102]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[101]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[101]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[100]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[100]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[99]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[99]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[98]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[98]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[97]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[97]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[96]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[96]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[95]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[95]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[94]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[94]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[93]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[93]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[92]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[92]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[91]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[91]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[90]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[90]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[89]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[89]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[88]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[88]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[87]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[87]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[86]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[86]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[85]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[85]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[84]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[84]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[83]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[83]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[82]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[82]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[81]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[81]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[80]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[80]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[79]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[79]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[78]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[78]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[77]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[77]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[76]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[76]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[75]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[75]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[74]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[74]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[73]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[73]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[72]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[72]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[71]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[71]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[70]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[70]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[69]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[69]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[68]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[68]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[67]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[67]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[66]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[66]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[65]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[65]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[64]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[64]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[63]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[63]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[62]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[62]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[61]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[61]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[60]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[60]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[59]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[59]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[58]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[58]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[57]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[57]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[56]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[56]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[55]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[55]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[54]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[54]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[53]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[53]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[52]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[52]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[51]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[51]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[50]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[50]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[49]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[49]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[48]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[48]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[47]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[47]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[46]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[46]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[45]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[45]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[44]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[44]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[43]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[43]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[42]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[42]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[41]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[41]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[40]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[40]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[39]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[39]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[38]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[38]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[37]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[37]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[36]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[36]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[35]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[35]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[34]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[34]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[33]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[33]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[32]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[32]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[31]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[31]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[30]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[30]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[29]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[29]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[28]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[28]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[27]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[27]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[26]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[26]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[25]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[25]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[24]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[24]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[23]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[23]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[22]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[22]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[21]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[21]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[20]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[20]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[19]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[19]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[18]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[18]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[17]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[17]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[16]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[16]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[15]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[15]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[14]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[14]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[13]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[13]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[12]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[12]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[11]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[11]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[10]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[10]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[9]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[9]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[8]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[8]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[7]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[7]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[6]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[6]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[5]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[5]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[4]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[4]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[3]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[3]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[2]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[2]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {cpx_spc0_data_cx2[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {cpx_spc0_data_cx2[0]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_command[3]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_command[3]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_command[2]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_command[2]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_command[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_command[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_command[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_command[0]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_data[3]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_data[3]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_data[2]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_data[2]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_data[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_data[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_srams_bist_data[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_srams_bist_data[0]}]
set_input_delay -clock gclk  -max 1.8  [get_ports rtap_core_val]
set_input_delay -clock gclk  -min 1.32  [get_ports rtap_core_val]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_threadid[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_threadid[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_threadid[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_threadid[0]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_id[3]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_id[3]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_id[2]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_id[2]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_id[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_id[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_id[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_id[0]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[47]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[47]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[46]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[46]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[45]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[45]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[44]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[44]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[43]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[43]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[42]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[42]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[41]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[41]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[40]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[40]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[39]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[39]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[38]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[38]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[37]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[37]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[36]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[36]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[35]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[35]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[34]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[34]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[33]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[33]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[32]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[32]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[31]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[31]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[30]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[30]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[29]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[29]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[28]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[28]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[27]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[27]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[26]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[26]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[25]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[25]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[24]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[24]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[23]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[23]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[22]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[22]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[21]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[21]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[20]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[20]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[19]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[19]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[18]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[18]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[17]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[17]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[16]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[16]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[15]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[15]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[14]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[14]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[13]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[13]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[12]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[12]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[11]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[11]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[10]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[10]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[9]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[9]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[8]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[8]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[7]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[7]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[6]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[6]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[5]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[5]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[4]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[4]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[3]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[3]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[2]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[2]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[1]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[1]}]
set_input_delay -clock gclk  -max 1.8  [get_ports {rtap_core_data[0]}]
set_input_delay -clock gclk  -min 1.32  [get_ports {rtap_core_data[0]}]
set_output_delay -clock gclk  -max 4.2  [get_ports spc_grst_l]
set_output_delay -clock gclk  -min 3.72  [get_ports spc_grst_l]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_req_pq[4]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_req_pq[4]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_req_pq[3]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_req_pq[3]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_req_pq[2]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_req_pq[2]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_req_pq[1]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_req_pq[1]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_req_pq[0]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_req_pq[0]}]
set_output_delay -clock gclk  -max 4.2  [get_ports spc0_pcx_atom_pq]
set_output_delay -clock gclk  -min 3.72  [get_ports spc0_pcx_atom_pq]
set_output_delay -clock gclk  -max 4.2  [get_ports {srams_rtap_data[3]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {srams_rtap_data[3]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {srams_rtap_data[2]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {srams_rtap_data[2]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {srams_rtap_data[1]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {srams_rtap_data[1]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {srams_rtap_data[0]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {srams_rtap_data[0]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[93]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[93]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[92]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[92]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[91]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[91]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[90]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[90]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[89]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[89]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[88]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[88]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[87]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[87]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[86]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[86]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[85]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[85]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[84]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[84]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[83]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[83]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[82]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[82]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[81]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[81]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[80]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[80]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[79]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[79]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[78]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[78]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[77]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[77]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[76]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[76]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[75]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[75]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[74]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[74]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[73]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[73]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[72]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[72]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[71]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[71]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[70]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[70]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[69]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[69]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[68]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[68]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[67]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[67]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[66]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[66]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[65]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[65]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[64]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[64]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[63]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[63]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[62]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[62]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[61]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[61]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[60]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[60]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[59]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[59]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[58]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[58]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[57]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[57]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[56]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[56]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[55]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[55]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[54]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[54]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[53]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[53]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[52]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[52]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[51]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[51]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[50]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[50]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[49]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[49]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[48]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[48]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[47]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[47]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[46]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[46]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[45]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[45]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[44]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[44]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[43]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[43]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[42]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[42]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[41]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[41]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[40]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[40]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[39]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[39]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[38]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[38]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[37]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[37]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[36]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[36]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[35]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[35]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[34]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[34]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[33]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[33]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[32]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[32]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[31]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[31]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[30]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[30]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[29]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[29]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[28]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[28]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[27]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[27]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[26]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[26]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[25]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[25]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[24]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[24]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[23]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[23]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[22]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[22]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[21]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[21]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[20]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[20]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[19]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[19]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[18]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[18]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[17]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[17]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[16]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[16]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[15]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[15]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[14]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[14]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[13]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[13]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[12]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[12]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[11]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[11]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[10]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[10]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[9]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[9]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[8]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[8]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[7]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[7]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[6]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[6]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[5]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[5]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[4]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[4]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[3]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[3]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[2]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[2]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[1]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[1]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {core_rtap_data[0]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {core_rtap_data[0]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[32]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[32]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[31]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[31]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[30]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[30]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[29]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[29]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[28]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[28]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[27]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[27]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[26]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[26]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[25]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[25]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[24]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[24]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[23]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[23]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[22]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[22]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[21]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[21]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[20]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[20]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[19]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[19]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[18]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[18]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[17]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[17]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[16]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[16]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[15]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[15]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[14]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[14]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[13]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[13]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[12]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[12]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[11]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[11]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[10]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[10]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[9]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[9]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[8]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[8]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[7]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[7]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[6]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[6]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[5]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[5]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[4]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[4]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[3]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[3]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[2]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[2]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[1]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[1]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_csm_pa[0]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_csm_pa[0]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[123]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[123]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[122]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[122]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[121]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[121]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[120]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[120]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[119]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[119]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[118]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[118]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[117]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[117]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[116]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[116]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[115]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[115]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[114]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[114]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[113]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[113]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[112]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[112]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[111]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[111]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[110]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[110]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[109]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[109]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[108]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[108]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[107]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[107]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[106]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[106]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[105]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[105]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[104]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[104]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[103]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[103]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[102]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[102]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[101]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[101]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[100]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[100]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[99]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[99]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[98]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[98]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[97]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[97]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[96]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[96]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[95]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[95]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[94]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[94]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[93]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[93]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[92]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[92]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[91]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[91]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[90]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[90]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[89]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[89]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[88]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[88]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[87]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[87]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[86]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[86]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[85]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[85]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[84]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[84]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[83]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[83]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[82]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[82]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[81]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[81]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[80]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[80]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[79]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[79]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[78]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[78]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[77]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[77]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[76]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[76]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[75]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[75]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[74]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[74]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[73]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[73]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[72]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[72]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[71]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[71]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[70]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[70]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[69]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[69]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[68]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[68]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[67]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[67]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[66]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[66]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[65]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[65]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[64]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[64]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[63]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[63]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[62]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[62]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[61]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[61]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[60]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[60]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[59]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[59]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[58]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[58]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[57]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[57]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[56]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[56]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[55]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[55]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[54]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[54]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[53]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[53]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[52]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[52]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[51]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[51]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[50]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[50]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[49]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[49]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[48]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[48]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[47]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[47]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[46]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[46]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[45]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[45]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[44]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[44]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[43]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[43]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[42]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[42]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[41]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[41]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[40]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[40]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[39]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[39]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[38]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[38]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[37]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[37]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[36]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[36]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[35]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[35]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[34]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[34]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[33]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[33]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[32]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[32]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[31]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[31]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[30]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[30]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[29]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[29]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[28]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[28]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[27]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[27]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[26]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[26]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[25]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[25]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[24]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[24]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[23]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[23]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[22]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[22]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[21]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[21]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[20]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[20]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[19]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[19]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[18]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[18]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[17]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[17]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[16]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[16]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[15]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[15]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[14]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[14]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[13]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[13]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[12]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[12]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[11]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[11]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[10]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[10]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[9]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[9]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[8]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[8]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[7]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[7]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[6]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[6]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[5]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[5]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[4]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[4]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[3]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[3]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[2]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[2]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[1]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[1]}]
set_output_delay -clock gclk  -max 4.2  [get_ports {spc0_pcx_data_pa[0]}]
set_output_delay -clock gclk  -min 3.72  [get_ports {spc0_pcx_data_pa[0]}]
